TimeQuest Timing Analyzer report for PMT_Timebin_Counts
Wed Jan 29 11:40:56 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'signal'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'signal'
 15. Slow Model Recovery: 'signal'
 16. Slow Model Removal: 'signal'
 17. Slow Model Minimum Pulse Width: 'signal'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 30. Fast Model Setup: 'signal'
 31. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 32. Fast Model Hold: 'signal'
 33. Fast Model Recovery: 'signal'
 34. Fast Model Removal: 'signal'
 35. Fast Model Minimum Pulse Width: 'signal'
 36. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'osc'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PMT_Timebin_Counts                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; signal                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { signal }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                         ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 94.27 MHz  ; 94.27 MHz       ; inst|altpll_component|pll|clk[0] ;                                                               ;
; 455.79 MHz ; 405.02 MHz      ; signal                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -2.510 ; -19.609       ;
; signal                           ; -1.194 ; -5.763        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; signal                           ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 1.485 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -0.733 ; -5.864        ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.469 ; -11.245       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.510 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 1.074      ;
; -2.508 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 1.072      ;
; -2.508 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 1.072      ;
; -2.505 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 1.069      ;
; -2.497 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 1.061      ;
; -2.361 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 0.925      ;
; -2.361 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 0.925      ;
; -2.359 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 0.923      ;
; 9.392  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.643     ;
; 9.394  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.641     ;
; 9.395  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.640     ;
; 9.396  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.639     ;
; 9.530  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.505     ;
; 9.532  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.503     ;
; 9.533  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.502     ;
; 9.534  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.501     ;
; 9.551  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.484     ;
; 9.553  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.482     ;
; 9.554  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.481     ;
; 9.555  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.480     ;
; 9.578  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.457     ;
; 9.643  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.393     ;
; 9.643  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.393     ;
; 9.643  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.393     ;
; 9.643  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.393     ;
; 9.685  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.350     ;
; 9.687  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.348     ;
; 9.688  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.347     ;
; 9.689  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.346     ;
; 9.690  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.345     ;
; 9.692  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.343     ;
; 9.693  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.342     ;
; 9.694  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.341     ;
; 9.716  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.319     ;
; 9.737  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.298     ;
; 9.781  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.255     ;
; 9.781  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.255     ;
; 9.781  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.255     ;
; 9.781  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.255     ;
; 9.791  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.244     ;
; 9.793  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.242     ;
; 9.794  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.241     ;
; 9.795  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.240     ;
; 9.802  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.234     ;
; 9.802  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.234     ;
; 9.802  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.234     ;
; 9.802  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.234     ;
; 9.862  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.173     ;
; 9.864  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.171     ;
; 9.865  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.170     ;
; 9.866  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.169     ;
; 9.871  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.164     ;
; 9.876  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.159     ;
; 9.936  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.100     ;
; 9.936  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.100     ;
; 9.936  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.100     ;
; 9.936  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.100     ;
; 9.941  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.095     ;
; 9.941  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.095     ;
; 9.941  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.095     ;
; 9.941  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.095     ;
; 9.958  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|recv_state.RX_READ_BITS  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.078     ;
; 9.977  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.058     ;
; 10.042 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.994      ;
; 10.042 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.994      ;
; 10.042 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.994      ;
; 10.042 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.994      ;
; 10.048 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.987      ;
; 10.052 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.983      ;
; 10.054 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.981      ;
; 10.055 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.980      ;
; 10.056 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.979      ;
; 10.096 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|recv_state.RX_READ_BITS  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.940      ;
; 10.113 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.923      ;
; 10.113 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.923      ;
; 10.113 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.923      ;
; 10.113 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.923      ;
; 10.117 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|recv_state.RX_READ_BITS  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.919      ;
; 10.121 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.914      ;
; 10.123 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.912      ;
; 10.124 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.911      ;
; 10.125 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.910      ;
; 10.194 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.841      ;
; 10.194 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.841      ;
; 10.194 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.841      ;
; 10.194 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.841      ;
; 10.194 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.841      ;
; 10.194 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.841      ;
; 10.194 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.841      ;
; 10.204 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.831      ;
; 10.206 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.829      ;
; 10.207 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.828      ;
; 10.208 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.827      ;
; 10.238 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.797      ;
; 10.251 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|recv_state.RX_READ_BITS  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.785      ;
; 10.256 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|recv_state.RX_READ_BITS  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.780      ;
; 10.276 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.759      ;
; 10.276 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.759      ;
; 10.276 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.759      ;
; 10.276 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.759      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'signal'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.194 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.232      ;
; -1.157 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.195      ;
; -1.118 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.156      ;
; -1.020 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.058      ;
; -0.998 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.036      ;
; -0.983 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.021      ;
; -0.958 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.996      ;
; -0.944 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.982      ;
; -0.940 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.978      ;
; -0.903 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.941      ;
; -0.878 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.916      ;
; -0.864 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.902      ;
; -0.860 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.898      ;
; -0.824 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.862      ;
; -0.823 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.861      ;
; -0.784 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.822      ;
; -0.784 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.822      ;
; -0.780 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.818      ;
; -0.765 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.803      ;
; -0.744 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.782      ;
; -0.743 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.781      ;
; -0.704 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.742      ;
; -0.704 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.742      ;
; -0.704 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.742      ;
; -0.700 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.738      ;
; -0.664 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.702      ;
; -0.663 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.701      ;
; -0.271 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.309      ;
; -0.271 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.309      ;
; -0.271 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.309      ;
; -0.269 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.307      ;
; -0.232 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.270      ;
; -0.232 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.270      ;
; -0.231 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.269      ;
; -0.097 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.135      ;
; 0.307  ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; test:inst1|tick                        ; test:inst1|tick                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.629 ; trigger_clock_hundreds:inst5|i[31]     ; trigger_clock_hundreds:inst5|i[31]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.642 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.646 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.646 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.665 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.951      ;
; 0.666 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.952      ;
; 0.670 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.956      ;
; 0.671 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.957      ;
; 0.672 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.958      ;
; 0.690 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.976      ;
; 0.691 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.977      ;
; 0.692 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.978      ;
; 0.693 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.979      ;
; 0.695 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.981      ;
; 0.765 ; uart:inst4|tx_data[5]                  ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.768 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.790 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.832 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.832 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.898 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.184      ;
; 0.900 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.186      ;
; 0.928 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.214      ;
; 0.928 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.214      ;
; 0.932 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.218      ;
; 0.932 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.218      ;
; 0.942 ; test:inst1|tx_clk_divider[9]           ; test:inst1|tx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.228      ;
; 0.946 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.231      ;
; 0.947 ; test:inst1|tx_clk_divider[7]           ; test:inst1|tx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.948 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.233      ;
; 0.950 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.235      ;
; 0.951 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.236      ;
; 0.953 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.238      ;
; 0.953 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.238      ;
; 0.953 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.238      ;
; 0.960 ; test:inst1|tx_clk_divider[0]           ; test:inst1|tx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.961 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[13]     ; trigger_clock_hundreds:inst5|i[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[7]      ; trigger_clock_hundreds:inst5|i[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[11]     ; trigger_clock_hundreds:inst5|i[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.262      ;
; 0.973 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[17]     ; trigger_clock_hundreds:inst5|i[17]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[18]     ; trigger_clock_hundreds:inst5|i[18]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[25]     ; trigger_clock_hundreds:inst5|i[25]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.265      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[20]     ; trigger_clock_hundreds:inst5|i[20]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[23]     ; trigger_clock_hundreds:inst5|i[23]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[27]     ; trigger_clock_hundreds:inst5|i[27]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[29]     ; trigger_clock_hundreds:inst5|i[29]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[30]     ; trigger_clock_hundreds:inst5|i[30]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.268      ;
; 0.979 ; test:inst1|tx_clk_divider[3]           ; test:inst1|tx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; test:inst1|tx_clk_divider[5]           ; test:inst1|tx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.269      ;
; 0.982 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.271      ;
; 0.982 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.271      ;
; 0.997 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.283      ;
; 1.004 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; trigger_clock_hundreds:inst5|i[12]     ; trigger_clock_hundreds:inst5|i[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.013 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.298      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[24]     ; trigger_clock_hundreds:inst5|i[24]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.300      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[19]     ; trigger_clock_hundreds:inst5|i[19]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[21]     ; trigger_clock_hundreds:inst5|i[21]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[22]     ; trigger_clock_hundreds:inst5|i[22]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[26]     ; trigger_clock_hundreds:inst5|i[26]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[28]     ; trigger_clock_hundreds:inst5|i[28]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.021 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.040 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.326      ;
; 1.047 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.333      ;
; 1.049 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.335      ;
; 1.060 ; uart:inst4|recv_state.RX_IDLE          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.346      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.731      ;
; 0.849 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.135      ;
; 0.983 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.270      ;
; 1.021 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.307      ;
; 1.023 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.309      ;
; 1.415 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.701      ;
; 1.416 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.702      ;
; 1.452 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.738      ;
; 1.456 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.495 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.781      ;
; 1.496 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.782      ;
; 1.517 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.803      ;
; 1.532 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.818      ;
; 1.536 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.822      ;
; 1.575 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.861      ;
; 1.576 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.862      ;
; 1.612 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.898      ;
; 1.616 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.902      ;
; 1.630 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.916      ;
; 1.655 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.941      ;
; 1.692 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.978      ;
; 1.696 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.982      ;
; 1.710 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.996      ;
; 1.735 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.021      ;
; 1.750 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.036      ;
; 1.772 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.058      ;
; 1.870 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.156      ;
; 1.909 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.195      ;
; 1.946 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.232      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
; 1.485 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.472      ; 2.025      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
; -0.733 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.472      ; 2.025      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 6.229 ; 6.229 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -5.981 ; -5.981 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.512  ; 4.512  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.909  ; 8.909  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.909  ; 8.909  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 7.816  ; 7.816  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 8.475  ; 8.475  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.583  ; 8.583  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 7.171  ; 7.171  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.438  ; 7.438  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 25.692 ; 25.692 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 25.660 ; 25.660 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 25.692 ; 25.692 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 25.568 ; 25.568 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 25.674 ; 25.674 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 25.344 ; 25.344 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 25.355 ; 25.355 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 25.349 ; 25.349 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 21.141 ; 21.141 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 21.141 ; 21.141 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 19.147 ; 19.147 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 16.099 ; 16.099 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.052 ; 17.052 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 18.778 ; 18.778 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 18.732 ; 18.732 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 20.806 ; 20.806 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.391  ; 5.391  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.948  ; 4.948  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 4.134  ; 4.134  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.512  ; 4.512  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 6.404  ; 6.404  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 7.444  ; 7.444  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 7.445  ; 7.445  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 6.794  ; 6.794  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 7.118  ; 7.118  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 6.404  ; 6.404  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.067  ; 7.067  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 8.165  ; 8.165  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 8.526  ; 8.526  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 8.557  ; 8.557  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 8.434  ; 8.434  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 8.542  ; 8.542  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 8.165  ; 8.165  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 8.217  ; 8.217  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 8.214  ; 8.214  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.887  ; 7.887  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 9.120  ; 9.120  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 10.023 ; 10.023 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 9.241  ; 9.241  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 8.450  ; 8.450  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 8.211  ; 8.211  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.887  ; 7.887  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 9.890  ; 9.890  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.391  ; 5.391  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.948  ; 4.948  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 4.134  ; 4.134  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -0.996 ; -7.683        ;
; signal                           ; 0.128  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; signal                           ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 1.624 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -0.744 ; -5.952        ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.222 ; -9.222        ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.996 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.492      ;
; -0.994 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.490      ;
; -0.994 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.490      ;
; -0.990 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.486      ;
; -0.987 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.483      ;
; -0.908 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.404      ;
; -0.908 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.404      ;
; -0.906 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.536     ; 0.402      ;
; 16.060 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.970      ;
; 16.060 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.970      ;
; 16.060 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.970      ;
; 16.060 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.970      ;
; 16.072 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.957      ;
; 16.076 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.953      ;
; 16.076 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.953      ;
; 16.078 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.951      ;
; 16.105 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.925      ;
; 16.105 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.925      ;
; 16.105 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.925      ;
; 16.105 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.925      ;
; 16.117 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.912      ;
; 16.121 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.908      ;
; 16.121 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.908      ;
; 16.123 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.906      ;
; 16.127 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.903      ;
; 16.127 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.903      ;
; 16.127 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.903      ;
; 16.127 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.903      ;
; 16.139 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.890      ;
; 16.141 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.889      ;
; 16.143 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.886      ;
; 16.143 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.886      ;
; 16.145 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.884      ;
; 16.175 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.855      ;
; 16.175 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.855      ;
; 16.175 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.855      ;
; 16.175 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.855      ;
; 16.186 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.844      ;
; 16.187 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.842      ;
; 16.191 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.838      ;
; 16.191 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.838      ;
; 16.192 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.838      ;
; 16.192 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.838      ;
; 16.192 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.838      ;
; 16.192 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.838      ;
; 16.193 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.836      ;
; 16.198 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.831      ;
; 16.198 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.831      ;
; 16.198 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.831      ;
; 16.198 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.831      ;
; 16.198 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.831      ;
; 16.198 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.831      ;
; 16.198 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.831      ;
; 16.204 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.825      ;
; 16.208 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.821      ;
; 16.208 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.821      ;
; 16.208 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.822      ;
; 16.210 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.819      ;
; 16.232 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.798      ;
; 16.232 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.798      ;
; 16.232 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.798      ;
; 16.232 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.798      ;
; 16.244 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.785      ;
; 16.248 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.248 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.781      ;
; 16.250 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.779      ;
; 16.253 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.253 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.253 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.253 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.253 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.253 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.253 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.256 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.774      ;
; 16.271 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.759      ;
; 16.271 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.759      ;
; 16.271 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.759      ;
; 16.271 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.759      ;
; 16.273 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.757      ;
; 16.279 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.750      ;
; 16.279 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.750      ;
; 16.279 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.750      ;
; 16.279 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.750      ;
; 16.279 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.750      ;
; 16.279 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.750      ;
; 16.279 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.750      ;
; 16.283 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.746      ;
; 16.287 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.742      ;
; 16.287 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.742      ;
; 16.289 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.740      ;
; 16.293 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.737      ;
; 16.293 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.737      ;
; 16.293 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.737      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'signal'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.128 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.904      ;
; 0.141 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.891      ;
; 0.163 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.869      ;
; 0.210 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.822      ;
; 0.222 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.810      ;
; 0.233 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.799      ;
; 0.235 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.797      ;
; 0.257 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.775      ;
; 0.257 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.775      ;
; 0.268 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.764      ;
; 0.270 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.762      ;
; 0.292 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.740      ;
; 0.304 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.728      ;
; 0.305 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.727      ;
; 0.319 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.713      ;
; 0.327 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.705      ;
; 0.327 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.705      ;
; 0.327 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.705      ;
; 0.339 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.693      ;
; 0.340 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.692      ;
; 0.362 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.670      ;
; 0.374 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.658      ;
; 0.375 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.657      ;
; 0.502 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.530      ;
; 0.510 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.522      ;
; 0.512 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.520      ;
; 0.562 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.470      ;
; 0.665 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; test:inst1|tick                        ; test:inst1|tick                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; trigger_clock_hundreds:inst5|i[31]     ; trigger_clock_hundreds:inst5|i[31]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; uart:inst4|rx                          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.262 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.266 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.266 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.267 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.419      ;
; 0.273 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.425      ;
; 0.275 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.427      ;
; 0.275 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.427      ;
; 0.276 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.428      ;
; 0.279 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.431      ;
; 0.281 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.433      ;
; 0.288 ; uart:inst4|tx_data[5]                  ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.440      ;
; 0.294 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.446      ;
; 0.333 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.484      ;
; 0.333 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.484      ;
; 0.339 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.491      ;
; 0.344 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.497      ;
; 0.345 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.498      ;
; 0.353 ; test:inst1|tx_clk_divider[0]           ; test:inst1|tx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; trigger_clock_hundreds:inst5|i[13]     ; trigger_clock_hundreds:inst5|i[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[7]      ; trigger_clock_hundreds:inst5|i[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[11]     ; trigger_clock_hundreds:inst5|i[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[17]     ; trigger_clock_hundreds:inst5|i[17]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[18]     ; trigger_clock_hundreds:inst5|i[18]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[25]     ; trigger_clock_hundreds:inst5|i[25]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[27]     ; trigger_clock_hundreds:inst5|i[27]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; test:inst1|tx_clk_divider[9]           ; test:inst1|tx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[20]     ; trigger_clock_hundreds:inst5|i[20]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[23]     ; trigger_clock_hundreds:inst5|i[23]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[29]     ; trigger_clock_hundreds:inst5|i[29]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[30]     ; trigger_clock_hundreds:inst5|i[30]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; test:inst1|tx_clk_divider[7]           ; test:inst1|tx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[12]     ; trigger_clock_hundreds:inst5|i[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; test:inst1|tx_clk_divider[3]           ; test:inst1|tx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; test:inst1|tx_clk_divider[5]           ; test:inst1|tx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[19]     ; trigger_clock_hundreds:inst5|i[19]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[24]     ; trigger_clock_hundreds:inst5|i[24]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[26]     ; trigger_clock_hundreds:inst5|i[26]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[21]     ; trigger_clock_hundreds:inst5|i[21]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[22]     ; trigger_clock_hundreds:inst5|i[22]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[28]     ; trigger_clock_hundreds:inst5|i[28]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.385 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.539      ;
; 0.387 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.541      ;
; 0.389 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.544      ;
; 0.391 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.545      ;
; 0.392 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.546      ;
; 0.393 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.547      ;
; 0.398 ; uart:inst4|recv_state.RX_IDLE          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.550      ;
; 0.402 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.557      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.367      ;
; 0.318 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.470      ;
; 0.368 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.522      ;
; 0.378 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.530      ;
; 0.505 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.658      ;
; 0.518 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.670      ;
; 0.540 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.693      ;
; 0.553 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.705      ;
; 0.561 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.713      ;
; 0.575 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.728      ;
; 0.588 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.740      ;
; 0.610 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.764      ;
; 0.623 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.775      ;
; 0.645 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.799      ;
; 0.658 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.810      ;
; 0.670 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.822      ;
; 0.717 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.869      ;
; 0.739 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.891      ;
; 0.752 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.904      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
; 1.624 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.535      ; 0.943      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
; -0.744 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.535      ; 0.943      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tick                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; test:inst1|tx_clk_divider[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 3.641 ; 3.641 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -3.521 ; -3.521 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.884 ; 1.884 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 3.495 ; 3.495 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.495 ; 3.495 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 3.337 ; 3.337 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.380 ; 3.380 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.844 ; 2.844 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.954 ; 2.954 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 9.525 ; 9.525 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 9.495 ; 9.495 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 9.525 ; 9.525 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 9.467 ; 9.467 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 9.512 ; 9.512 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 9.392 ; 9.392 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 9.402 ; 9.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 9.397 ; 9.397 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.991 ; 7.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 7.991 ; 7.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 7.216 ; 7.216 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 6.108 ; 6.108 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 6.494 ; 6.494 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 7.137 ; 7.137 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.165 ; 7.165 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 7.875 ; 7.875 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.238 ; 2.238 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.991 ; 1.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 1.716 ; 1.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.884 ; 1.884 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.569 ; 2.569 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.940 ; 2.940 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.026 ; 3.026 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.740 ; 2.740 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.825 ; 2.825 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.569 ; 2.569 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.863 ; 2.863 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.408 ; 3.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.514 ; 3.514 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.544 ; 3.544 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.486 ; 3.486 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.534 ; 3.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.408 ; 3.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.420 ; 3.420 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.415 ; 3.415 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.546 ; 3.546 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.852 ; 3.852 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.555 ; 3.555 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.341 ; 3.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.231 ; 3.231 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.821 ; 3.821 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.238 ; 2.238 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.991 ; 1.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 1.716 ; 1.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -2.510  ; 0.215 ; 1.485    ; -0.744  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -2.510  ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  signal                           ; -1.194  ; 0.215 ; 1.485    ; -0.744  ; -1.469              ;
; Design-wide TNS                   ; -25.372 ; 0.0   ; 0.0      ; -5.952  ; -11.245             ;
;  inst|altpll_component|pll|clk[0] ; -19.609 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  signal                           ; -5.763  ; 0.000 ; 0.000    ; -5.952  ; -11.245             ;
+-----------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 6.229 ; 6.229 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -3.521 ; -3.521 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.512  ; 4.512  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.909  ; 8.909  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.909  ; 8.909  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 7.816  ; 7.816  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 8.475  ; 8.475  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.583  ; 8.583  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 7.171  ; 7.171  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.438  ; 7.438  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 25.692 ; 25.692 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 25.660 ; 25.660 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 25.692 ; 25.692 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 25.568 ; 25.568 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 25.674 ; 25.674 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 25.344 ; 25.344 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 25.355 ; 25.355 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 25.349 ; 25.349 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 21.141 ; 21.141 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 21.141 ; 21.141 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 19.147 ; 19.147 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 16.099 ; 16.099 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.052 ; 17.052 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 18.778 ; 18.778 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 18.732 ; 18.732 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 20.806 ; 20.806 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.391  ; 5.391  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.948  ; 4.948  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 4.134  ; 4.134  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.884 ; 1.884 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.569 ; 2.569 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.940 ; 2.940 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.026 ; 3.026 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.740 ; 2.740 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.825 ; 2.825 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.569 ; 2.569 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.863 ; 2.863 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.408 ; 3.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.514 ; 3.514 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.544 ; 3.544 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.486 ; 3.486 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.534 ; 3.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.408 ; 3.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.420 ; 3.420 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.415 ; 3.415 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.546 ; 3.546 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.852 ; 3.852 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.555 ; 3.555 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.341 ; 3.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.231 ; 3.231 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.821 ; 3.821 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.238 ; 2.238 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.991 ; 1.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_test   ; osc        ; 1.716 ; 1.716 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 77806    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 77806    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 151   ; 151  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan 29 11:40:54 2014
Info: Command: quartus_sta PMT_Timebin_Counts -c PMT_Timebin_Counts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PMT_Timebin_Counts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name signal signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.510
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.510       -19.609 inst|altpll_component|pll|clk[0] 
    Info (332119):    -1.194        -5.763 signal 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 signal 
Info (332146): Worst-case recovery slack is 1.485
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.485         0.000 signal 
Info (332146): Worst-case removal slack is -0.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.733        -5.864 signal 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 signal 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.996        -7.683 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.128         0.000 signal 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 signal 
Info (332146): Worst-case recovery slack is 1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.624         0.000 signal 
Info (332146): Worst-case removal slack is -0.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.744        -5.952 signal 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 signal 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Wed Jan 29 11:40:56 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


