<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml" lang="" xml:lang="">
<head>
  <meta charset="utf-8" />
  <meta name="generator" content="pandoc" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0, user-scalable=yes" />
  <meta name="dcterms.date" content="2017-07-11" />
  <title>DDS in FPGA</title>
  <style>
    html {
      line-height: 1.5;
      font-family: Georgia, serif;
      font-size: 20px;
      color: #1a1a1a;
      background-color: #fdfdfd;
    }
    body {
      margin: 0 auto;
      max-width: 36em;
      padding-left: 50px;
      padding-right: 50px;
      padding-top: 50px;
      padding-bottom: 50px;
      hyphens: auto;
      word-wrap: break-word;
      text-rendering: optimizeLegibility;
      font-kerning: normal;
    }
    @media (max-width: 600px) {
      body {
        font-size: 0.9em;
        padding: 1em;
      }
    }
    @media print {
      body {
        background-color: transparent;
        color: black;
        font-size: 12pt;
      }
      p, h2, h3 {
        orphans: 3;
        widows: 3;
      }
      h2, h3, h4 {
        page-break-after: avoid;
      }
    }
    p {
      margin: 1em 0;
    }
    a {
      color: #1a1a1a;
    }
    a:visited {
      color: #1a1a1a;
    }
    img {
      max-width: 100%;
    }
    h1, h2, h3, h4, h5, h6 {
      margin-top: 1.4em;
    }
    h5, h6 {
      font-size: 1em;
      font-style: italic;
    }
    h6 {
      font-weight: normal;
    }
    ol, ul {
      padding-left: 1.7em;
      margin-top: 1em;
    }
    li > ol, li > ul {
      margin-top: 0;
    }
    blockquote {
      margin: 1em 0 1em 1.7em;
      padding-left: 1em;
      border-left: 2px solid #e6e6e6;
      color: #606060;
    }
    code {
      font-family: Menlo, Monaco, 'Lucida Console', Consolas, monospace;
      font-size: 85%;
      margin: 0;
    }
    pre {
      margin: 1em 0;
      overflow: auto;
    }
    pre code {
      padding: 0;
      overflow: visible;
    }
    .sourceCode {
     background-color: transparent;
     overflow: visible;
    }
    hr {
      background-color: #1a1a1a;
      border: none;
      height: 1px;
      margin: 1em 0;
    }
    table {
      margin: 1em 0;
      border-collapse: collapse;
      width: 100%;
      overflow-x: auto;
      display: block;
      font-variant-numeric: lining-nums tabular-nums;
    }
    table caption {
      margin-bottom: 0.75em;
    }
    tbody {
      margin-top: 0.5em;
      border-top: 1px solid #1a1a1a;
      border-bottom: 1px solid #1a1a1a;
    }
    th {
      border-top: 1px solid #1a1a1a;
      padding: 0.25em 0.5em 0.25em 0.5em;
    }
    td {
      padding: 0.125em 0.5em 0.25em 0.5em;
    }
    header {
      margin-bottom: 4em;
      text-align: center;
    }
    #TOC li {
      list-style: none;
    }
    #TOC a:not(:hover) {
      text-decoration: none;
    }
    code{white-space: pre-wrap;}
    span.smallcaps{font-variant: small-caps;}
    span.underline{text-decoration: underline;}
    div.column{display: inline-block; vertical-align: top; width: 50%;}
    div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
    ul.task-list{list-style: none;}
    .display.math{display: block; text-align: center; margin: 0.5rem auto;}
  </style>
  <!--[if lt IE 9]>
    <script src="//cdnjs.cloudflare.com/ajax/libs/html5shiv/3.7.3/html5shiv-printshiv.min.js"></script>
  <![endif]-->
</head>
<body>
<header id="title-block-header">
<h1 class="title">DDS in FPGA</h1>
<p class="date">2017-07-11</p>
</header>
<p>DDS（Direct Digital Synthesizer，直接频率合成器），或者叫 NCO（Numerically Controlled Oscillator，数控振荡器）是数字信号处理中的一个非常重要的组件。一般来说，DDS 利用查找表法产生一个数字的正弦曲线。其它的算法包括 CORDIC、泰勒展开等。典型的应用包括 DUC/DDC。</p>
<!--more-->
<h2 id="基础">基础</h2>
<p>简单来说，DDS 完成这样的运算：</p>
<p><span class="math display"><em>y</em> = sin (<em>Θ</em>(<em>n</em>))</span></p>
<p>其中 <span class="math inline"><em>y</em></span> 是 DDS 模块的输出；<span class="math inline"><em>n</em></span> 为整数，是现在时刻的编号；<span class="math inline"><em>Θ</em>(<em>n</em>)</span> 是期望输出曲线的相位。</p>
<p>由于在 FPGA 中，<span class="math inline"><em>Θ</em>(<em>n</em>)</span> 和 <span class="math inline"><em>y</em></span> 都需要量化，而且一般采用定点实现。这就引出了 DDS 中的两个硬件参数：</p>
<ul>
<li>相位位宽（Phase Width）：<span class="math inline"><em>B</em><sub><em>Θ</em>(<em>n</em>)</sub></span></li>
<li>输出位宽（Output Width）：<span class="math inline"><em>B</em><sub><em>y</em></sub></span></li>
</ul>
<p>一般来说有 <span class="math inline"><em>B</em><sub><em>y</em></sub> ≥ <em>B</em><sub><em>Θ</em>(<em>n</em>)</sub></span>，因为如果输出位宽比相位位宽还小的话，很多不同的相位会算出相同的结果，也就是计算中有大量的浪费。</p>
<p>考虑量化之后的 DDS 公式要写成：</p>
<p><span class="math display">$$y = \sin(2\pi\frac{\Theta(n)}{N})$$</span></p>
<p>其中 <span class="math inline"><em>N</em> = 2<sup><em>B</em><sub><em>Θ</em>(<em>n</em>)</sub></sup></span>。这两个硬件参数会影响 DDS 的两个主要性能指标：</p>
<ul>
<li>频率精度（Frequency Resolution）：<span class="math inline"><em>Δ</em><em>f</em></span></li>
<li>无杂散动态范围（Spurious Free Dynamic Range）：SFDR</li>
</ul>
<p>频率精度指 DDS 输出频率能够调整的最小步进，由相位位宽决定:</p>
<p><span class="math display">$$\Delta{f} = \frac{f_s}{N}$$</span></p>
<p>其中 <span class="math inline"><em>f</em><sub><em>s</em></sub></span> 是 DDS 对正弦曲线的采样率。例如 <span class="math inline"><em>f</em><sub><em>s</em></sub> = 100<em>M</em><em>H</em><em>z</em></span>、<span class="math inline"><em>B</em><sub><em>Θ</em>(<em>n</em>)</sub> = 10<em>b</em><em>i</em><em>t</em><em>s</em></span> 时有：</p>
<p><span class="math display"><em>Δ</em><em>f</em> ≈ 100<em>k</em><em>H</em><em>z</em></span></p>
<p>SFDR 反映输出信号的频谱纯度，由输出位宽决定，Xilinx 给出了一个近似的计算公式：</p>
<p><span class="math display"><em>S</em><em>F</em><em>D</em><em>R</em> = 6 × <em>B</em><sub><em>y</em></sub>[<em>d</em><em>B</em>]</span></p>
<p><span class="math inline"><em>B</em><sub><em>y</em></sub> = 16<em>b</em><em>i</em><em>t</em><em>s</em></span> 时，有 <span class="math inline"><em>S</em><em>F</em><em>D</em><em>R</em> = 96<em>d</em><em>B</em></span>。可以看到在上述配置下，SFDR 参数已经很不错了，但是频率精度却有些低。增加频率精度的方法是提高相位位宽，但是这会增加 <span class="math inline"><em>s</em><em>i</em><em>n</em>()</span> 函数计算时的复杂度。特别是采用查找表算法时，查找表体积随相位位宽指数增长。</p>
<p>一个折中的方法是相位位宽较高，但是真正计算正弦曲线时，仍然采用较低的位宽来计算，即截位后计算。这种方法提高到了频率精度，但是又带来了新的问题——计算时对相位量进行了截位，从而出现了相位误差。相位误差会造成输出波形的失真，表现为杂散（spur）。</p>
<figure>
<img src="/image/dds-spur.png" alt="相位误差造成的杂散" /><figcaption aria-hidden="true">相位误差造成的杂散</figcaption>
</figure>
<p>如上图所示，DDS 输出频率设定为 <span class="math inline">0.1<em>f</em><sub><em>s</em></sub></span>。红色为相位宽度和计算位宽一致（10 bits）时 DDS 的输出。蓝色为相位宽度为 16 bits、计算位宽为 10 bits 时 DDS 的输出。可以看到红色曲线的 SFDR 优于 100 dB，而蓝色为 60 dB。</p>
<p>需要说明的是，杂散是由于相位累加和计算位宽的不一致，即相位误差误差造成的。采用一致的累加位宽和计算位宽就能够避免这个问题。即便采用不一样的位宽，对于那些刚好“凑整”的输出频率，例如 <span class="math inline"><em>f</em><sub><em>s</em></sub>/4</span>、<span class="math inline"><em>f</em><sub><em>s</em></sub>/8</span>，也不会产生这个问题。即杂散的情况和输出频率有关。</p>
<p>Xilinx 给出了位宽不一致情况下 SFDR 的估算公式：</p>
<p><span class="math display"><em>S</em><em>F</em><em>D</em><em>R</em> = 6 × <em>B</em><sub><em>Θ</em>(<em>n</em>)</sub></span></p>
<p>其中 <span class="math inline"><em>B</em><sub><em>Θ</em>(<em>n</em>)</sub></span> 是用于计算的相位位宽。这时能看到一个有趣的结果：SFDR 同样是由相位位宽决定的，而输出位宽只要满足 <span class="math inline"><em>B</em><sub><em>y</em></sub> ≥ <em>B</em><sub><em>Θ</em>(<em>n</em>)</sub></span> 就足够了，再多也不是很有用。</p>
<h2 id="改进的算法">改进的算法</h2>
<p>我们希望在频率精度足够的同时改进 SFDR。常用的方法包括两个：相位抖动和插值。</p>
<h3 id="相位抖动">相位抖动</h3>
<p>相位抖动本质和 <a href="http://blog.michiru.me/posts/rounding-in-fpga.html">FPGA 中的修约</a>类似：将原本被我们截位掉的低位（看成小数点后的部分）修约到高位。而修约又不能采用四舍五入等固定的方法，因为固定的修约方法仍然会造成杂散。在上文的最后我们提到了随机修约，这正是我们想要的，但又有不同：</p>
<p>随机修约只针对小数部分为 0.5 的情况，其它小数值仍然遵守四舍五入。我们希望所有的小数部分都能随机的修约，当然，“舍”还是“入”的概率也应该由具体的小数值来决定。例如 0.5 有 50% 的几率舍去、有 50% 概率舍入；而 0.1 有 90% 的概率舍去，而只有 10% 的概率舍入。</p>
<p>具体的可以这样计算：在相位值截位之前，为其加上一个小的随机量（白噪声）。随着这个随机量期望的增大，DDS 输出信号频谱的底噪会被抬高，但是杂散却会降低。这是因为由于随机的舍去舍入，杂散的能量“平均”了。如果控制得当，杂散可以刚好压制到和低噪一样高，就能得到最好的 SFDR 性能。</p>
<figure>
<img src="/image/dds-dither.png" alt="相位抖动" /><figcaption aria-hidden="true">相位抖动</figcaption>
</figure>
<p>同样的，我们直接说结论，Xilinx 告诉我们相位抖动带来的好处大概是 12 dB，约等于 2 位相位位宽。如果是查找表实现的 DDS，在同样的 SFDR 性能下，相比没有相位抖动处理的 DDS，可以节约 3/4 的查找表体积。上图是 Xilinx 的仿真结果，采用了 12 bits 相位位宽。没有相位抖动时理论 SFDR 是红线（-72 dB），而有了相位抖动之后能够达到绿线（-84 dB）。注意到 Xilinx 采用了多个输出频率来测试，这时因为杂散是和输出频率相关的。</p>
<p>数字音乐播放器中也常用抖动来对音乐进行处理，特别是需要对音乐进行重采样，以及需要截位输出的时候。</p>
<h3 id="插值">插值</h3>
<p>插值的思路也很简单，利用小数部分和“周边”的几个采样点来计算出一个更近似的输出值。例如最简单的线性插值利用附近两个采样点，将小数部分作为权值来进行插值。更复杂的插值方法包括 sinc 插值等。</p>
<p>显然，插值需要更多额外的资源来进行计算，对于查找表实现的 DDS，后续插值是在 SFDR 要求特别高（例如 100 dB 以上）时唯一的选择。似乎 SFDR 要求不高时插值也可以用来缩小查找表体积，但其实 FPGA 中 DSP 和 BRAM 是差不多一样重要的资源，这样做不是特别值得。</p>
<h2 id="实现">实现</h2>
<p>Xilinx 的 <a href="http://www.xilinx.com/support/documentation/ip_documentation/dds_compiler/v6_0/pg141-dds-compiler.pdf">DDS IP</a> 设计非常典型，我们以此为例：它包括 <strong>Phase Generator</strong> 与 <strong>Phase to Sinusoid</strong> 电路。<strong>Phase Generator</strong> 中又包括 <strong>Phase Accmulator</strong> 和 <strong>Dither Generator</strong>；<strong>Phase to Sinusoid</strong> 中包括 <strong>SIN/COS LUT</strong> 和 <strong>Taylor Series Correction</strong>。</p>
<figure>
<img src="/image/dds-core-arch.png" alt="DDS Arch" /><figcaption aria-hidden="true">DDS Arch</figcaption>
</figure>
<p>由于 Xilinx DDS IP 在接口上的控制信号比较多，结构也设计的比较复杂，我们可以设计一个精简的 DDS。<strong>Dither Generator</strong> 和 <strong>Taylor Series Correction</strong> 是可选的，并且是互斥的。相位抖动 DDS 结构简单，我们考虑采用这种结构：</p>
<figure>
<img src="/image/dds-core-simple.png" alt="DDS 算法" /><figcaption aria-hidden="true">DDS 算法</figcaption>
</figure>
<p>首先是一个精确的，例如 16 bits 的相位累加器，其相位值加上抖动产生器产生的随机数。其和进行截位后作为查找表的地址。采用 System Generator 实现的上述 DDS 如下：</p>
<figure>
<img src="/image/dds-sysgen.png" alt="DDS 实现" /><figcaption aria-hidden="true">DDS 实现</figcaption>
</figure>
<p>需要注意的是，相位累加器的位宽为 16，相位计算（查表）时的位宽为 10，需要截位的 6 位都被加上了随机数。实际的系统中如果还需要精简，随机数的位数可以缩减到 3~4 位，但是其随机性必须要比较好。也就是说，如果采用 PRBS 作为抖动源的话，PRBS 序列的长度必须稍长。PRBS6 只有 63 bits，实验中会发现有点不够用（表现为输出信号仍然有较小的 spur），因此这里采用了 PRBS10 截取高 6 bits，效果稍好：</p>
<figure>
<img src="/image/dds-dither2.png" alt="DDS 实现2" /><figcaption aria-hidden="true">DDS 实现2</figcaption>
</figure>
<p>蓝色没有采用抖动；基佬紫为抖动之后的结果。可以看到 SFDR 大概有 71 dB，改善了 11 dB。</p>
<h2 id="其它一些细节">其它一些细节</h2>
<p>利用 Xilinx FPGA 中 BRAM 有两个接口的特性，可以同时实现 Sin 和 Cos 查找表而不用多做一个冗余的表，因为：</p>
<p><span class="math display">$$cos(x) = sin(x+\frac{\pi}{2})$$</span></p>
<p>当查找表位宽为 10 bits，输出位宽为 16 bits 时，完整的正弦曲线的比特数为 16384 bits，这刚好是 Xilinx FPGA 中 BRAM 最小单元的大小（18k BRAM）。当查找表位宽为 12 bits 时，可以利用正弦曲线的对称性缩小 3/4 的查找表，但需要额外的逻辑资源来进行数学“负数”运算，以及处理零点的问题。</p>
<h2 id="参考">参考</h2>
<ul>
<li><a href="http://www.xilinx.com/support/documentation/ip_documentation/dds_compiler/v6_0/pg141-dds-compiler.pdf">PG141</a></li>
<li><a href="http://www.ee.scu.edu/classes/2005fall/elen226/dds_2.pdf" class="uri">http://www.ee.scu.edu/classes/2005fall/elen226/dds_2.pdf</a></li>
<li><a href="http://www.analog.com/media/cn/training-seminars/tutorials/450968421DDS_Tutorial_rev12-2-99.pdf" class="uri">http://www.analog.com/media/cn/training-seminars/tutorials/450968421DDS_Tutorial_rev12-2-99.pdf</a></li>
</ul>
</body>
</html>
