Fitter report for Simulations
Mon Feb 05 13:37:41 2018
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Feb 05 13:37:41 2018      ;
; Quartus II 64-Bit Version       ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                   ; Simulations                                ;
; Top-level Entity Name           ; Sim1                                       ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC7C7F23C8                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 80 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 155                                        ;
; Total pins                      ; 35 / 268 ( 13 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 80 / 7,024,640 ( < 1 % )                   ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 1 / 13 ( 8 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.62        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  20.6%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; WSDBusy    ; Incomplete set of assignments ;
; wrfull     ; Incomplete set of assignments ;
; DATA_OUT   ; Incomplete set of assignments ;
; SYNC       ; Incomplete set of assignments ;
; RESET6     ; Incomplete set of assignments ;
; CLR        ; Incomplete set of assignments ;
; SCKOUT     ; Incomplete set of assignments ;
; LDAC       ; Incomplete set of assignments ;
; wrusedw[2] ; Incomplete set of assignments ;
; wrusedw[1] ; Incomplete set of assignments ;
; wrusedw[0] ; Incomplete set of assignments ;
; reset      ; Incomplete set of assignments ;
; refclk     ; Incomplete set of assignments ;
; data[19]   ; Incomplete set of assignments ;
; data[18]   ; Incomplete set of assignments ;
; data[17]   ; Incomplete set of assignments ;
; data[16]   ; Incomplete set of assignments ;
; OKIn       ; Incomplete set of assignments ;
; newWordHPS ; Incomplete set of assignments ;
; data[10]   ; Incomplete set of assignments ;
; data[8]    ; Incomplete set of assignments ;
; data[11]   ; Incomplete set of assignments ;
; data[9]    ; Incomplete set of assignments ;
; data[2]    ; Incomplete set of assignments ;
; data[0]    ; Incomplete set of assignments ;
; data[3]    ; Incomplete set of assignments ;
; data[1]    ; Incomplete set of assignments ;
; data[14]   ; Incomplete set of assignments ;
; data[12]   ; Incomplete set of assignments ;
; data[15]   ; Incomplete set of assignments ;
; data[13]   ; Incomplete set of assignments ;
; data[6]    ; Incomplete set of assignments ;
; data[4]    ; Incomplete set of assignments ;
; data[7]    ; Incomplete set of assignments ;
; data[5]    ; Incomplete set of assignments ;
; WSDBusy    ; Missing location assignment   ;
; wrfull     ; Missing location assignment   ;
; DATA_OUT   ; Missing location assignment   ;
; SYNC       ; Missing location assignment   ;
; RESET6     ; Missing location assignment   ;
; CLR        ; Missing location assignment   ;
; SCKOUT     ; Missing location assignment   ;
; LDAC       ; Missing location assignment   ;
; wrusedw[2] ; Missing location assignment   ;
; wrusedw[1] ; Missing location assignment   ;
; wrusedw[0] ; Missing location assignment   ;
; reset      ; Missing location assignment   ;
; refclk     ; Missing location assignment   ;
; data[19]   ; Missing location assignment   ;
; data[18]   ; Missing location assignment   ;
; data[17]   ; Missing location assignment   ;
; data[16]   ; Missing location assignment   ;
; OKIn       ; Missing location assignment   ;
; newWordHPS ; Missing location assignment   ;
; data[10]   ; Missing location assignment   ;
; data[8]    ; Missing location assignment   ;
; data[11]   ; Missing location assignment   ;
; data[9]    ; Missing location assignment   ;
; data[2]    ; Missing location assignment   ;
; data[0]    ; Missing location assignment   ;
; data[3]    ; Missing location assignment   ;
; data[1]    ; Missing location assignment   ;
; data[14]   ; Missing location assignment   ;
; data[12]   ; Missing location assignment   ;
; data[15]   ; Missing location assignment   ;
; data[13]   ; Missing location assignment   ;
; data[6]    ; Missing location assignment   ;
; data[4]    ; Missing location assignment   ;
; data[7]    ; Missing location assignment   ;
; data[5]    ; Missing location assignment   ;
+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                       ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                     ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                      ;                  ;                       ;
; reset~inputCLKENA0                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                      ;                  ;                       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[1]~DUPLICATE ;                  ;                       ;
; readSideDriver:inst1|currentState.PRESYNCLOW                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; readSideDriver:inst1|currentState.PRESYNCLOW~DUPLICATE                                                                               ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 381 ) ; 0.00 % ( 0 / 381 )         ; 0.00 % ( 0 / 381 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 381 ) ; 0.00 % ( 0 / 381 )         ; 0.00 % ( 0 / 381 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 371 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Dypole/Documents/FIFO_Version/Simulations/output_files/Simulations.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 80 / 56,480        ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 80                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 103 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 48                 ;       ;
;         [b] ALMs used for LUT logic                         ; 26                 ;       ;
;         [c] ALMs used for registers                         ; 29                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 23 / 56,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 14 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 14                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 133                ;       ;
;     -- 7 input functions                                    ; 4                  ;       ;
;     -- 6 input functions                                    ; 42                 ;       ;
;     -- 5 input functions                                    ; 8                  ;       ;
;     -- 4 input functions                                    ; 7                  ;       ;
;     -- <=3 input functions                                  ; 72                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 28                 ;       ;
; Dedicated logic registers                                   ; 155                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 153 / 112,960      ; < 1 % ;
;         -- Secondary logic registers                        ; 2 / 112,960        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 153                ;       ;
;         -- Routing optimization registers                   ; 2                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 35 / 268           ; 13 %  ;
;     -- Clock pins                                           ; 3 / 11             ; 27 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 2                  ;       ;
; M10K blocks                                                 ; 1 / 686            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 80 / 7,024,640     ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 7,024,640 ; < 1 % ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 1 / 7              ; 14 %  ;
; Global clocks                                               ; 2 / 16             ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.2% / 0.2% / 0.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 3.3% / 3.3% / 3.0% ;       ;
; Maximum fan-out                                             ; 116                ;       ;
; Highest non-global fan-out                                  ; 45                 ;       ;
; Total fan-out                                               ; 1116               ;       ;
; Average fan-out                                             ; 2.84               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 80 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 80                     ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 103 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 48                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 26                     ; 0                              ;
;         [c] ALMs used for registers                         ; 29                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 23 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56480 ( 0 % )      ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 14 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 14                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 133                    ; 0                              ;
;     -- 7 input functions                                    ; 4                      ; 0                              ;
;     -- 6 input functions                                    ; 42                     ; 0                              ;
;     -- 5 input functions                                    ; 8                      ; 0                              ;
;     -- 4 input functions                                    ; 7                      ; 0                              ;
;     -- <=3 input functions                                  ; 72                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 28                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 153 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 2 / 112960 ( < 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 153                    ; 0                              ;
;         -- Routing optimization registers                   ; 2                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 33                     ; 2                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 80                     ; 0                              ;
; Total block memory implementation bits                      ; 10240                  ; 0                              ;
; M10K block                                                  ; 1 / 686 ( < 1 % )      ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 0 / 122 ( 0 % )        ; 2 / 122 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 7 ( 0 % )          ; 1 / 7 ( 14 % )                 ;
; PLL Output Counter                                          ; 0 / 63 ( 0 % )         ; 1 / 63 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 7 ( 0 % )          ; 1 / 7 ( 14 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 7 ( 0 % )          ; 1 / 7 ( 14 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 232                    ; 0                              ;
;     -- Registered Input Connections                         ; 230                    ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 232                            ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 1115                   ; 267                            ;
;     -- Registered Connections                               ; 706                    ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 232                            ;
;     -- hard_block:auto_generated_inst                       ; 232                    ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 24                     ; 2                              ;
;     -- Output Ports                                         ; 11                     ; 2                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; OKIn       ; G16   ; 7A       ; 70           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[0]    ; C19   ; 7A       ; 78           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[10]   ; F20   ; 7A       ; 76           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[11]   ; P17   ; 5A       ; 89           ; 9            ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[12]   ; B22   ; 7A       ; 78           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[13]   ; F18   ; 7A       ; 76           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[14]   ; M20   ; 5B       ; 89           ; 37           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[15]   ; D22   ; 7A       ; 80           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[16]   ; K17   ; 5B       ; 89           ; 37           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[17]   ; M22   ; 5B       ; 89           ; 36           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[18]   ; F19   ; 7A       ; 76           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[19]   ; N20   ; 5B       ; 89           ; 35           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[1]    ; E20   ; 7A       ; 76           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[2]    ; P19   ; 5A       ; 89           ; 9            ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[3]    ; L19   ; 5B       ; 89           ; 38           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[4]    ; R16   ; 5A       ; 89           ; 8            ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[5]    ; N21   ; 5B       ; 89           ; 35           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[6]    ; L17   ; 5B       ; 89           ; 37           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[7]    ; M21   ; 5B       ; 89           ; 37           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[8]    ; M16   ; 5B       ; 89           ; 35           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[9]    ; C18   ; 7A       ; 78           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; newWordHPS ; K22   ; 5B       ; 89           ; 38           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; refclk     ; H13   ; 7A       ; 56           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset      ; N16   ; 5B       ; 89           ; 35           ; 43           ; 156                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLR        ; E10   ; 8A       ; 32           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT   ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LDAC       ; A22   ; 7A       ; 78           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; RESET6     ; K21   ; 5B       ; 89           ; 38           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SCKOUT     ; P18   ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SYNC       ; P16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WSDBusy    ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wrfull     ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wrusedw[0] ; A18   ; 7A       ; 74           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wrusedw[1] ; R21   ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wrusedw[2] ; M18   ; 5B       ; 89           ; 36           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 12 / 80 ( 15 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; wrusedw[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; LDAC                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; data[12]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; data[9]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C19      ; 393        ; 7A       ; data[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; data[15]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; CLR                             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; data[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; data[13]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F19      ; 397        ; 7A       ; data[18]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F20      ; 400        ; 7A       ; data[10]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; OKIn                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; refclk                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; data[16]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESET6                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; newWordHPS                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; data[6]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; WSDBusy                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; data[3]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; DATA_OUT                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; data[8]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; wrusedw[2]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; data[14]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; data[7]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; data[17]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; wrfull                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; data[19]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; data[5]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; SYNC                            ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; data[11]                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; SCKOUT                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; data[2]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; data[4]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; wrusedw[1]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                            ;                             ;
+------------------------------------------------------------------------------------------------------------+-----------------------------+
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                            ; Integer PLL                 ;
;     -- PLL Location                                                                                        ; FRACTIONALPLL_X89_Y74_N0    ;
;     -- PLL Feedback clock type                                                                             ; none                        ;
;     -- PLL Bandwidth                                                                                       ; Auto                        ;
;         -- PLL Bandwidth Range                                                                             ; 2000000 to 1500000 Hz       ;
;     -- Reference Clock Frequency                                                                           ; 100.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                          ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                   ; 300.0 MHz                   ;
;     -- PLL Operation Mode                                                                                  ; Direct                      ;
;     -- PLL Freq Min Lock                                                                                   ; 100.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                   ; 216.666666 MHz              ;
;     -- PLL Enable                                                                                          ; On                          ;
;     -- PLL Fractional Division                                                                             ; N/A                         ;
;     -- M Counter                                                                                           ; 6                           ;
;     -- N Counter                                                                                           ; 2                           ;
;     -- PLL Refclk Select                                                                                   ;                             ;
;             -- PLL Refclk Select Location                                                                  ; PLLREFCLKSELECT_X89_Y80_N0  ;
;             -- PLL Reference Clock Input 0 source                                                          ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                          ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                             ; N/A                         ;
;             -- CORECLKIN source                                                                            ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                          ; N/A                         ;
;             -- PLLIQCLKIN source                                                                           ; N/A                         ;
;             -- RXIQCLKIN source                                                                            ; N/A                         ;
;             -- CLKIN(0) source                                                                             ; refclk~input                ;
;             -- CLKIN(1) source                                                                             ; N/A                         ;
;             -- CLKIN(2) source                                                                             ; N/A                         ;
;             -- CLKIN(3) source                                                                             ; N/A                         ;
;     -- PLL Output Counter                                                                                  ;                             ;
;         -- newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                      ; 60.0 MHz                    ;
;             -- Output Clock Location                                                                       ; PLLOUTPUTCOUNTER_X89_Y79_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                      ; On                          ;
;             -- Duty Cycle                                                                                  ; 50.0000                     ;
;             -- Phase Shift                                                                                 ; 0.000000 degrees            ;
;             -- C Counter                                                                                   ; 5                           ;
;             -- C Counter PH Mux PRST                                                                       ; 0                           ;
;             -- C Counter PRST                                                                              ; 1                           ;
;                                                                                                            ;                             ;
+------------------------------------------------------------------------------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                   ; Library Name ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; |Sim1                                         ; 79.5 (0.5)           ; 102.0 (0.5)                      ; 22.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 155 (0)                   ; 0 (0)         ; 80                ; 1     ; 0          ; 35   ; 0            ; |Sim1                                                                                                                 ; work         ;
;    |FIFo1:inst2|                              ; 22.4 (0.0)           ; 38.4 (0.0)                       ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 78 (0)                    ; 0 (0)         ; 80                ; 1     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2                                                                                                     ; work         ;
;       |dcfifo:dcfifo_component|               ; 22.4 (0.0)           ; 38.4 (0.0)                       ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 78 (0)                    ; 0 (0)         ; 80                ; 1     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component                                                                             ; work         ;
;          |dcfifo_svs1:auto_generated|         ; 22.4 (4.3)           ; 38.4 (7.2)                       ; 16.0 (2.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (7)              ; 78 (16)                   ; 0 (0)         ; 80                ; 1     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated                                                  ; work         ;
;             |a_gray2bin_a9b:wrptr_g_gray2bin| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_gray2bin_a9b:wrptr_g_gray2bin                  ; work         ;
;             |a_gray2bin_a9b:ws_dgrp_gray2bin| ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_gray2bin_a9b:ws_dgrp_gray2bin                  ; work         ;
;             |a_graycounter_5cc:wrptr_g1p|     ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p                      ; work         ;
;             |a_graycounter_9u6:rdptr_g1p|     ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p                      ; work         ;
;             |alt_synch_pipe_nc8:rs_dgwp|      ; 2.0 (0.0)            ; 9.4 (0.0)                        ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                       ; work         ;
;                |dffpipe_jd9:dffpipe10|        ; 2.0 (2.0)            ; 9.4 (9.4)                        ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10 ; work         ;
;             |alt_synch_pipe_oc8:ws_dgrp|      ; 2.6 (0.0)            ; 9.8 (0.0)                        ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp                       ; work         ;
;                |dffpipe_kd9:dffpipe19|        ; 2.6 (2.6)            ; 9.8 (9.8)                        ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19 ; work         ;
;             |altsyncram_di71:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 80                ; 1     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram                         ; work         ;
;             |dffpipe_8d9:wrfull_reg|          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_8d9:wrfull_reg                           ; work         ;
;             |dffpipe_ad9:ws_brp|              ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_brp                               ; work         ;
;             |dffpipe_ad9:ws_bwp|              ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_bwp                               ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|   ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                    ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                    ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                   ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                   ; work         ;
;    |newpll:inst5|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|newpll:inst5                                                                                                    ; work         ;
;       |newpll_0002:newpll_inst|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|newpll:inst5|newpll_0002:newpll_inst                                                                            ; work         ;
;          |altera_pll:altera_pll_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i                                                    ; work         ;
;    |readSideDriver:inst1|                     ; 51.9 (51.9)          ; 57.1 (57.1)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|readSideDriver:inst1                                                                                            ; work         ;
;    |sync_2ff:inst3|                           ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|sync_2ff:inst3                                                                                                  ; work         ;
;    |sync_2ff:inst4|                           ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|sync_2ff:inst4                                                                                                  ; work         ;
;    |writeSideDriver:inst|                     ; 3.4 (3.4)            ; 3.5 (3.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sim1|writeSideDriver:inst                                                                                            ; work         ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; WSDBusy    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wrfull     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SYNC       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET6     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLR        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SCKOUT     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LDAC       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wrusedw[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wrusedw[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wrusedw[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; refclk     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[19]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[18]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[17]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[16]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; OKIn       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; newWordHPS ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[10]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[8]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[11]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[14]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[12]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[15]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[13]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------+-------------------+---------+
; reset                                                                                                       ;                   ;         ;
;      - sync_2ff:inst4|sync_out                                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[4]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[3]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[2]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[1]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[0]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[7]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[6]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|incrementer[5]                                                                  ; 1                 ; 0       ;
;      - sync_2ff:inst3|sync_out                                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[4]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[5]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[6]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[7]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[2]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[3]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[1]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[0]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[7]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[6]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[5]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[4]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[3]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|SyncHighCounter[2]                                                              ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[13]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[15]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[12]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[14]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[21]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[23]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[20]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[9]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[11]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[8]                                                                   ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[10]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[17]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[19]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[16]                                                                  ; 1                 ; 0       ;
;      - readSideDriver:inst1|outputWord[18]~0                                                                ; 1                 ; 0       ;
;      - newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL          ; 1                 ; 0       ;
; refclk                                                                                                      ;                   ;         ;
; data[19]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[18]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[17]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[16]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; OKIn                                                                                                        ;                   ;         ;
;      - sync_2ff:inst4|ff1~feeder                                                                            ; 0                 ; 0       ;
; newWordHPS                                                                                                  ;                   ;         ;
;      - sync_2ff:inst3|ff1~feeder                                                                            ; 1                 ; 0       ;
; data[10]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 0                 ; 0       ;
; data[8]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 0                 ; 0       ;
; data[11]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 0                 ; 0       ;
; data[9]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 0                 ; 0       ;
; data[2]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[0]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[3]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[1]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[14]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[12]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[15]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 0                 ; 0       ;
; data[13]                                                                                                    ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[6]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 0                 ; 0       ;
; data[4]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[7]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
; data[5]                                                                                                     ;                   ;         ;
;      - FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0 ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location                    ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|valid_rdreq~0 ; LABCELL_X77_Y52_N36         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|valid_wrreq~0 ; LABCELL_X75_Y51_N45         ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|outclk_wire[0]  ; PLLOUTPUTCOUNTER_X89_Y79_N1 ; 77      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; readSideDriver:inst1|Selector1~0                                             ; MLABCELL_X78_Y52_N57        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; readSideDriver:inst1|WideOr9                                                 ; LABCELL_X77_Y52_N30         ; 35      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; readSideDriver:inst1|currentState.CLOCKDOWN                                  ; FF_X77_Y51_N2               ; 5       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; readSideDriver:inst1|currentState.WRITEDATABIT                               ; FF_X77_Y51_N56              ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; readSideDriver:inst1|currentState.s0                                         ; FF_X78_Y52_N56              ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; readSideDriver:inst1|outputWord[18]~0                                        ; LABCELL_X79_Y51_N21         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                        ; PIN_N16                     ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                        ; PIN_N16                     ; 116     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; writeSideDriver:inst|wclock                                                  ; LABCELL_X75_Y51_N24         ; 45      ; Clock                      ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                               ;
+-----------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X89_Y79_N1 ; 77      ; Global Clock         ; GCLK9            ; --                        ;
; reset                                                                       ; PIN_N16                     ; 116     ; Global Clock         ; GCLK10           ; --                        ;
+-----------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; writeSideDriver:inst|wclock                                                                                                          ; 45      ;
; reset~input                                                                                                                          ; 40      ;
; readSideDriver:inst1|WideOr9                                                                                                         ; 35      ;
; readSideDriver:inst1|currentState.PRESYNCLOW~DUPLICATE                                                                               ; 31      ;
; readSideDriver:inst1|currentState.s0                                                                                                 ; 26      ;
; sync_2ff:inst4|sync_out                                                                                                              ; 25      ;
; readSideDriver:inst1|latch                                                                                                           ; 24      ;
; readSideDriver:inst1|currentState.SYNCHIGH                                                                                           ; 19      ;
; readSideDriver:inst1|Selector1~0                                                                                                     ; 16      ;
; ~QUARTUS_CREATED_GND~I                                                                                                               ; 12      ;
; readSideDriver:inst1|currentState.WRITEDATABIT                                                                                       ; 12      ;
; readSideDriver:inst1|LessThan1~1                                                                                                     ; 11      ;
; readSideDriver:inst1|LessThan1~0                                                                                                     ; 9       ;
; writeSideDriver:inst|state.s3                                                                                                        ; 8       ;
; readSideDriver:inst1|incrementer[1]                                                                                                  ; 8       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a0                                ; 7       ;
; writeSideDriver:inst|state.s2                                                                                                        ; 7       ;
; readSideDriver:inst1|incrementer[2]                                                                                                  ; 7       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdemp_eq_comp_msb_aeb                                                 ; 6       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdemp_eq_comp_lsb_aeb                                                 ; 6       ;
; readSideDriver:inst1|currentState.s3                                                                                                 ; 6       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a0                                ; 6       ;
; readSideDriver:inst1|currentState.s2                                                                                                 ; 6       ;
; readSideDriver:inst1|incrementer[0]                                                                                                  ; 6       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a2                                ; 5       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a1                                ; 5       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|valid_rdreq~0                                                         ; 5       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|valid_wrreq~0                                                         ; 5       ;
; readSideDriver:inst1|currentState.CLOCKDOWN                                                                                          ; 5       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|int_wrfull                                                            ; 5       ;
; writeSideDriver:inst|state.s0                                                                                                        ; 5       ;
; readSideDriver:inst1|SyncHighCounter[0]                                                                                              ; 4       ;
; readSideDriver:inst1|SyncHighCounter[1]                                                                                              ; 4       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[2]                                                            ; 4       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a2                                ; 4       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[1]                                                            ; 4       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[0]                                                            ; 4       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a1                                ; 4       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrfull_eq_comp_msb_mux_reg                                            ; 4       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                            ; 4       ;
; readSideDriver:inst1|incrementer[4]                                                                                                  ; 4       ;
; readSideDriver:inst1|incrementer[3]                                                                                                  ; 4       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                    ; 3       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|parity6                                   ; 3       ;
; readSideDriver:inst1|RDREQ                                                                                                           ; 3       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|parity8                                   ; 3       ;
; readSideDriver:inst1|SyncHighCounter[2]                                                                                              ; 3       ;
; readSideDriver:inst1|SyncHighCounter[3]                                                                                              ; 3       ;
; readSideDriver:inst1|SyncHighCounter[4]                                                                                              ; 3       ;
; readSideDriver:inst1|SyncHighCounter[5]                                                                                              ; 3       ;
; readSideDriver:inst1|SyncHighCounter[6]                                                                                              ; 3       ;
; readSideDriver:inst1|SyncHighCounter[7]                                                                                              ; 3       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe27a[1]           ; 3       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe27a[0]           ; 3       ;
; sync_2ff:inst3|sync_out                                                                                                              ; 3       ;
; writeSideDriver:inst|latch                                                                                                           ; 3       ;
; readSideDriver:inst1|incrementer[5]                                                                                                  ; 3       ;
; readSideDriver:inst1|incrementer[6]                                                                                                  ; 3       ;
; readSideDriver:inst1|incrementer[7]                                                                                                  ; 3       ;
; readSideDriver:inst1|currentState.PRESYNCLOW~feeder                                                                                  ; 2       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP                                       ; 2       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                                 ; 2       ;
; readSideDriver:inst1|DATA_OUT                                                                                                        ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[1]           ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdptr_g[2]                                                            ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdptr_g[1]                                                            ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[0]           ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdptr_g[0]                                                            ; 2       ;
; readSideDriver:inst1|configCounter[0]                                                                                                ; 2       ;
; readSideDriver:inst1|outputWord[18]~0                                                                                                ; 2       ;
; readSideDriver:inst1|outputWord[16]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[19]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[17]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[10]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[8]                                                                                                   ; 2       ;
; readSideDriver:inst1|outputWord[11]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[9]                                                                                                   ; 2       ;
; readSideDriver:inst1|outputWord[20]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[23]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[21]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[14]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[12]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[15]                                                                                                  ; 2       ;
; readSideDriver:inst1|outputWord[13]                                                                                                  ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_gray2bin_a9b:wrptr_g_gray2bin|xor1                                  ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[1]                                                        ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[2]                                                        ; 2       ;
; readSideDriver:inst1|LessThan0~0                                                                                                     ; 2       ;
; readSideDriver:inst1|LessThan2~2                                                                                                     ; 2       ;
; readSideDriver:inst1|configCounter[4]                                                                                                ; 2       ;
; readSideDriver:inst1|configCounter[5]                                                                                                ; 2       ;
; readSideDriver:inst1|configCounter[6]                                                                                                ; 2       ;
; readSideDriver:inst1|configCounter[7]                                                                                                ; 2       ;
; readSideDriver:inst1|configCounter[8]                                                                                                ; 2       ;
; readSideDriver:inst1|LessThan2~1                                                                                                     ; 2       ;
; readSideDriver:inst1|configCounter[9]                                                                                                ; 2       ;
; readSideDriver:inst1|configCounter[10]                                                                                               ; 2       ;
; readSideDriver:inst1|configCounter[11]                                                                                               ; 2       ;
; readSideDriver:inst1|configCounter[12]                                                                                               ; 2       ;
; readSideDriver:inst1|configCounter[13]                                                                                               ; 2       ;
; readSideDriver:inst1|configCounter[14]                                                                                               ; 2       ;
; readSideDriver:inst1|LessThan2~0                                                                                                     ; 2       ;
; readSideDriver:inst1|configCounter[1]                                                                                                ; 2       ;
; readSideDriver:inst1|configCounter[2]                                                                                                ; 2       ;
; readSideDriver:inst1|configCounter[3]                                                                                                ; 2       ;
; readSideDriver:inst1|outputWord[3]                                                                                                   ; 2       ;
; readSideDriver:inst1|outputWord[2]                                                                                                   ; 2       ;
; readSideDriver:inst1|outputWord[7]                                                                                                   ; 2       ;
; readSideDriver:inst1|outputWord[6]                                                                                                   ; 2       ;
; readSideDriver:inst1|outputWord[5]                                                                                                   ; 2       ;
; readSideDriver:inst1|outputWord[4]                                                                                                   ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe27a[2]           ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_bwp|dffe20a[0]                                         ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_brp|dffe20a[0]                                         ; 2       ;
; readSideDriver:inst1|currentState.s1                                                                                                 ; 2       ;
; readSideDriver:inst1|currentState.PRESYNCLOW                                                                                         ; 2       ;
; readSideDriver:inst1|currentState.SYNCLOW                                                                                            ; 2       ;
; writeSideDriver:inst|state.s1                                                                                                        ; 2       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[1]~DUPLICATE ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIGSHIFTEN2                                    ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFTENM                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_EXTSWITCHBUF                        ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_CLKOUT                              ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH7                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH6                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH5                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH4                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH3                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH2                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH1                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH0                                 ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI7                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI6                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI5                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI4                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI3                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI2                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI1                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI0                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_TCLK                                   ; 1       ;
; newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|fboutclk_wire[0]                                                        ; 1       ;
; data[5]~input                                                                                                                        ; 1       ;
; data[7]~input                                                                                                                        ; 1       ;
; data[4]~input                                                                                                                        ; 1       ;
; data[6]~input                                                                                                                        ; 1       ;
; data[13]~input                                                                                                                       ; 1       ;
; data[15]~input                                                                                                                       ; 1       ;
; data[12]~input                                                                                                                       ; 1       ;
; data[14]~input                                                                                                                       ; 1       ;
; data[1]~input                                                                                                                        ; 1       ;
; data[3]~input                                                                                                                        ; 1       ;
; data[0]~input                                                                                                                        ; 1       ;
; data[2]~input                                                                                                                        ; 1       ;
; data[9]~input                                                                                                                        ; 1       ;
; data[11]~input                                                                                                                       ; 1       ;
; data[8]~input                                                                                                                        ; 1       ;
; data[10]~input                                                                                                                       ; 1       ;
; newWordHPS~input                                                                                                                     ; 1       ;
; OKIn~input                                                                                                                           ; 1       ;
; data[16]~input                                                                                                                       ; 1       ;
; data[17]~input                                                                                                                       ; 1       ;
; data[18]~input                                                                                                                       ; 1       ;
; data[19]~input                                                                                                                       ; 1       ;
; refclk~input                                                                                                                         ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a0~_wirecell                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdptr_g[0]~0                                                          ; 1       ;
; readSideDriver:inst1|configCounter[0]~0                                                                                              ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[0]~0                                                          ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~2                 ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~1                 ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|delayed_wrptr_g[2]                                                    ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|delayed_wrptr_g[1]                                                    ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|delayed_wrptr_g[0]                                                    ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe14a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe14a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe14a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe20a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe20a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe20a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe15a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe15a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe15a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe16a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe16a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe16a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe22a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe22a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe22a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|_~1                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a2~0                              ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a1~0                              ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a0~0                              ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux|l1_w0_n0_mux_dataout~0                  ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~2                  ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~1                  ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~0                  ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[1]           ; 1       ;
; readSideDriver:inst1|Selector22~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector20~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector23~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector21~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector14~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector12~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector15~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector13~0                                                                                                    ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|_~0                                       ; 1       ;
; readSideDriver:inst1|Selector26~0                                                                                                    ; 1       ;
; readSideDriver:inst1|outputWord[18]                                                                                                  ; 1       ;
; readSideDriver:inst1|Selector24~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector27~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector25~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector18~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector16~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector19~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector17~0                                                                                                    ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe25a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe25a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe25a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|_~0                                       ; 1       ;
; sync_2ff:inst3|ff1                                                                                                                   ; 1       ;
; sync_2ff:inst4|ff1                                                                                                                   ; 1       ;
; readSideDriver:inst1|Selector38~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector37~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector36~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector33~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector32~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector31~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector30~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector29~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector28~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector35~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector34~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector3~0                                                                                                     ; 1       ;
; readSideDriver:inst1|Selector7~0                                                                                                     ; 1       ;
; readSideDriver:inst1|Selector6~0                                                                                                     ; 1       ;
; readSideDriver:inst1|Selector11~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector10~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector9~0                                                                                                     ; 1       ;
; readSideDriver:inst1|Selector8~0                                                                                                     ; 1       ;
; readSideDriver:inst1|Selector43~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector42~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector41~0                                                                                                    ; 1       ;
; readSideDriver:inst1|outputWord[22]                                                                                                  ; 1       ;
; readSideDriver:inst1|Selector39~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector40~0                                                                                                    ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a2~0                              ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe26a[2]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe26a[1]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a1~0                              ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe26a[0]           ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a0~0                              ; 1       ;
; writeSideDriver:inst|state~14                                                                                                        ; 1       ;
; sync_2ff:inst3|ff2                                                                                                                   ; 1       ;
; writeSideDriver:inst|latch~0                                                                                                         ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_gray2bin_a9b:wrptr_g_gray2bin|xor0                                  ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_gray2bin_a9b:ws_dgrp_gray2bin|xor0                                  ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[0]                                                        ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_gray2bin_a9b:ws_dgrp_gray2bin|xor1                                  ; 1       ;
; sync_2ff:inst4|ff2                                                                                                                   ; 1       ;
; readSideDriver:inst1|Selector0~1                                                                                                     ; 1       ;
; readSideDriver:inst1|Selector0~0                                                                                                     ; 1       ;
; readSideDriver:inst1|currentState~15                                                                                                 ; 1       ;
; readSideDriver:inst1|currentState~14                                                                                                 ; 1       ;
; readSideDriver:inst1|Selector2~0                                                                                                     ; 1       ;
; readSideDriver:inst1|Selector1~1                                                                                                     ; 1       ;
; readSideDriver:inst1|currentState.s4                                                                                                 ; 1       ;
; readSideDriver:inst1|Selector45~1                                                                                                    ; 1       ;
; readSideDriver:inst1|Selector45~0                                                                                                    ; 1       ;
; readSideDriver:inst1|Mux0~8                                                                                                          ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux|l1_w0_n0_mux_dataout~0                 ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~0                 ; 1       ;
; writeSideDriver:inst|state~13                                                                                                        ; 1       ;
; writeSideDriver:inst|state~12                                                                                                        ; 1       ;
; writeSideDriver:inst|state.s4                                                                                                        ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|op_1~1                                                                ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|op_1~0                                                                ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_bwp|dffe20a[1]                                         ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_brp|dffe20a[1]                                         ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_8d9:wrfull_reg|dffe19a[0]                                     ; 1       ;
; readSideDriver:inst1|Selector46~0                                                                                                    ; 1       ;
; readSideDriver:inst1|WideOr7                                                                                                         ; 1       ;
; writeSideDriver:inst|busy~0                                                                                                          ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[1]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[2]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[3]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[4]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[5]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[6]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[7]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[8]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[9]                                       ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[10]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[11]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[12]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[13]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[14]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[15]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[16]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[17]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[18]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[19]                                      ; 1       ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|q_b[0]                                       ; 1       ;
; readSideDriver:inst1|Add0~30                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~29                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~26                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~25                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~21                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~54                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~53                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~50                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~49                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~46                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~45                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~42                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~41                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~38                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~37                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~34                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~33                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~30                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~29                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~26                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~25                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~22                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~21                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~18                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~17                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~13                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~30                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~29                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~26                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~25                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~22                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~21                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~18                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~17                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~14                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~13                                                                                                         ; 1       ;
; readSideDriver:inst1|Add1~9                                                                                                          ; 1       ;
; readSideDriver:inst1|Add1~6                                                                                                          ; 1       ;
; readSideDriver:inst1|Add1~5                                                                                                          ; 1       ;
; readSideDriver:inst1|Add1~2                                                                                                          ; 1       ;
; readSideDriver:inst1|Add1~1                                                                                                          ; 1       ;
; readSideDriver:inst1|Add2~10                                                                                                         ; 1       ;
; readSideDriver:inst1|Add2~9                                                                                                          ; 1       ;
; readSideDriver:inst1|Add2~6                                                                                                          ; 1       ;
; readSideDriver:inst1|Add2~5                                                                                                          ; 1       ;
; readSideDriver:inst1|Add2~2                                                                                                          ; 1       ;
; readSideDriver:inst1|Add2~1                                                                                                          ; 1       ;
; readSideDriver:inst1|Add0~18                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~17                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~14                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~13                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~10                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~9                                                                                                          ; 1       ;
; readSideDriver:inst1|Mux0~13                                                                                                         ; 1       ;
; readSideDriver:inst1|Add0~6                                                                                                          ; 1       ;
; readSideDriver:inst1|Add0~5                                                                                                          ; 1       ;
; readSideDriver:inst1|Add0~2                                                                                                          ; 1       ;
; readSideDriver:inst1|Add0~1                                                                                                          ; 1       ;
; readSideDriver:inst1|Mux0~9                                                                                                          ; 1       ;
; readSideDriver:inst1|Mux0~4                                                                                                          ; 1       ;
; readSideDriver:inst1|Mux0~0                                                                                                          ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------+
; Name                                                                                               ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                             ;
+----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------+
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4            ; 20           ; 4            ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 80   ; 4                           ; 20                          ; 4                           ; 20                          ; 80                  ; 1           ; 0          ; None ; M10K_X76_Y51_N0 ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
+----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 299 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 81 / 16,664 ( < 1 % )   ;
; C2 interconnects             ; 148 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 112 / 72,600 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 41 / 374,484 ( < 1 % )  ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 80 / 112,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 116 / 15,868 ( < 1 % )  ;
; R14/C12 interconnect drivers ; 177 / 27,256 ( < 1 % )  ;
; R3 interconnects             ; 203 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 297 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 2 / 480 ( < 1 % )       ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ; 35        ; 35        ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ; 0         ; 0         ; 35           ; 24           ; 35           ; 35           ; 35           ; 35           ; 24           ; 35           ; 35           ; 35           ; 35           ; 24           ; 35           ; 35           ; 35           ; 35           ; 35           ; 35           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; WSDBusy            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wrfull             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SYNC               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET6             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLR                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SCKOUT             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LDAC               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wrusedw[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wrusedw[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wrusedw[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; refclk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OKIn               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; newWordHPS         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                           ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                          ; Destination Clock(s)                                                     ; Delay Added in ns ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
; readSideDriver:inst1|currentState.WRITEDATABIT                           ; inst5|newpll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 77.8              ;
; inst5|newpll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst5|newpll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 63.3              ;
; writeSideDriver:inst|state.s0                                            ; writeSideDriver:inst|state.s0                                            ; 43.8              ;
; readSideDriver:inst1|currentState.WRITEDATABIT                           ; readSideDriver:inst1|currentState.WRITEDATABIT                           ; 35.9              ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                            ; Destination Register                                                                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
; writeSideDriver:inst|state.s0                                                                                              ; writeSideDriver:inst|state.s1                                                                                              ; 10.012            ;
; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; readSideDriver:inst1|currentState.CLOCKDOWN                                                                                ; 9.641             ;
; readSideDriver:inst1|currentState.CLOCKDOWN                                                                                ; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; 8.682             ;
; readSideDriver:inst1|incrementer[7]                                                                                        ; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; 4.341             ;
; readSideDriver:inst1|incrementer[6]                                                                                        ; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; 4.341             ;
; readSideDriver:inst1|incrementer[4]                                                                                        ; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; 4.341             ;
; readSideDriver:inst1|incrementer[3]                                                                                        ; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; 4.341             ;
; readSideDriver:inst1|currentState.SYNCLOW                                                                                  ; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; 4.341             ;
; readSideDriver:inst1|incrementer[5]                                                                                        ; readSideDriver:inst1|currentState.WRITEDATABIT                                                                             ; 4.341             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a13~portb_address_reg0   ; readSideDriver:inst1|outputWord[10]                                                                                        ; 4.014             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a15~portb_address_reg0   ; readSideDriver:inst1|outputWord[8]                                                                                         ; 3.999             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a1~portb_address_reg0    ; readSideDriver:inst1|outputWord[22]                                                                                        ; 3.981             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a16~portb_address_reg0   ; readSideDriver:inst1|outputWord[7]                                                                                         ; 3.976             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a10~portb_address_reg0   ; readSideDriver:inst1|outputWord[13]                                                                                        ; 3.961             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a18~portb_address_reg0   ; readSideDriver:inst1|outputWord[5]                                                                                         ; 3.961             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a8~portb_address_reg0    ; readSideDriver:inst1|outputWord[15]                                                                                        ; 3.955             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a7~portb_address_reg0    ; readSideDriver:inst1|outputWord[16]                                                                                        ; 3.951             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a11~portb_address_reg0   ; readSideDriver:inst1|outputWord[12]                                                                                        ; 3.940             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a9~portb_address_reg0    ; readSideDriver:inst1|outputWord[14]                                                                                        ; 3.938             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a4~portb_address_reg0    ; readSideDriver:inst1|outputWord[19]                                                                                        ; 3.908             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a5~portb_address_reg0    ; readSideDriver:inst1|outputWord[18]                                                                                        ; 3.903             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a0~portb_address_reg0    ; readSideDriver:inst1|outputWord[23]                                                                                        ; 3.892             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a3~portb_address_reg0    ; readSideDriver:inst1|outputWord[20]                                                                                        ; 3.855             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a14~portb_address_reg0   ; readSideDriver:inst1|outputWord[9]                                                                                         ; 3.802             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a17~portb_address_reg0   ; readSideDriver:inst1|outputWord[6]                                                                                         ; 3.778             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a12~portb_address_reg0   ; readSideDriver:inst1|outputWord[11]                                                                                        ; 3.756             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a2~portb_address_reg0    ; readSideDriver:inst1|outputWord[21]                                                                                        ; 3.751             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a6~portb_address_reg0    ; readSideDriver:inst1|outputWord[17]                                                                                        ; 3.745             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|altsyncram_di71:fifo_ram|ram_block9a19~portb_address_reg0   ; readSideDriver:inst1|outputWord[4]                                                                                         ; 3.730             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a0                      ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdptr_g[0]                                                  ; 1.283             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[0]                                              ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_brp|dffe20a[0]                               ; 1.218             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[1]                                              ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_brp|dffe20a[1]                               ; 1.194             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[2]                                              ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_brp|dffe20a[0]                               ; 1.181             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a2                      ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; 1.162             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a0                      ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[0]                                                  ; 1.151             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|counter7a1                      ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_5cc:wrptr_g1p|parity8                         ; 1.130             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[1]                                                  ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_bwp|dffe20a[1]                               ; 1.008             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe27a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[0]                                              ; 0.995             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; wrfull                                                                                                                     ; 0.986             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe22a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[0] ; 0.980             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[2]                                                  ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|dffpipe_ad9:ws_bwp|dffe20a[1]                               ; 0.968             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe26a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe27a[2] ; 0.967             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[1] ; 0.967             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe27a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[2]                                              ; 0.967             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[0] ; 0.949             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[0] ; 0.949             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe14a[0] ; 0.949             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[1] ; 0.949             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[1] ; 0.949             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; wrfull                                                                                                                     ; 0.948             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe14a[2] ; 0.947             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe20a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[2] ; 0.937             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe20a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[0] ; 0.937             ;
; readSideDriver:inst1|outputWord[3]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[2]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[7]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[6]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[5]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[4]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[21]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[23]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[22]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[17]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[19]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[18]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[16]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[20]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[13]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[15]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[14]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[9]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[11]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[10]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[8]                                                                                         ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|incrementer[2]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|incrementer[1]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|incrementer[0]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; readSideDriver:inst1|outputWord[12]                                                                                        ; readSideDriver:inst1|DATA_OUT                                                                                              ; 0.936             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe22a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[2] ; 0.935             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe25a[2] ; 0.935             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe22a[1] ; 0.935             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe12a[2] ; 0.935             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe14a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe15a[0] ; 0.934             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe13a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe14a[1] ; 0.934             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe20a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[1] ; 0.923             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe21a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe22a[2] ; 0.922             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[2] ; 0.922             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|wrptr_g[0]                                                  ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|delayed_wrptr_g[0]                                          ; 0.893             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a1                      ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdptr_g[1]                                                  ; 0.803             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe16a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[1] ; 0.796             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe16a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[2] ; 0.796             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[2] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[2] ; 0.796             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe16a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[0] ; 0.789             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[1] ; 0.789             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe17a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe10|dffe18a[0] ; 0.789             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|a_graycounter_9u6:rdptr_g1p|counter5a2                      ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdptr_g[2]                                                  ; 0.788             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe27a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|ws_dgrp_reg[1]                                              ; 0.781             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdemp_eq_comp_msb_aeb                                       ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; 0.766             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[1] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe25a[1] ; 0.755             ;
; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe23a[0] ; FIFo1:inst2|dcfifo:dcfifo_component|dcfifo_svs1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe19|dffe24a[0] ; 0.754             ;
+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "Simulations"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 35 pins of 35 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): newpll:inst5|newpll_0002:newpll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 76 fanout uses global clock CLKCTRL_G9
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): reset~inputCLKENA0 with 133 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_svs1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe19|dffe20a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a* 
    Info (332165): Entity sync_2ff
        Info (332166): set_false_path -to *|sync_2ff:*|ff1 
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|sync_2ff:*|ff1 could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID
    Info (332050): run_legacy_fitter_flow
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Simulations.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst5|newpll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst5|newpll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst5|newpll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X67_Y46 to location X77_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/Dypole/Documents/FIFO_Version/Simulations/output_files/Simulations.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 2773 megabytes
    Info: Processing ended: Mon Feb 05 13:37:42 2018
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Dypole/Documents/FIFO_Version/Simulations/output_files/Simulations.fit.smsg.


