TimeQuest Timing Analyzer report for g07_lab5
Wed Apr  5 23:57:58 2017
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Recovery: 'clock'
 14. Slow Model Removal: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'clock'
 29. Fast Model Recovery: 'clock'
 30. Fast Model Removal: 'clock'
 31. Fast Model Minimum Pulse Width: 'clock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Progagation Delay
 44. Minimum Progagation Delay
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; g07_lab5                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.14 MHz ; 61.14 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -15.357 ; -6773.792     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.003 ; -6.018        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.647 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.631 ; -1171.085             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                         ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -15.357 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.006      ; 16.401     ;
; -15.342 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.003      ; 16.383     ;
; -15.325 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.368     ;
; -15.310 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.350     ;
; -15.310 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.350     ;
; -15.295 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.001     ; 16.332     ;
; -15.267 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.300     ;
; -15.267 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.300     ;
; -15.267 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.300     ;
; -15.267 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.300     ;
; -15.262 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.311     ;
; -15.260 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.293     ;
; -15.260 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.293     ;
; -15.260 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.293     ;
; -15.252 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.282     ;
; -15.252 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.282     ;
; -15.252 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.282     ;
; -15.252 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.282     ;
; -15.248 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 16.282     ;
; -15.245 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.275     ;
; -15.245 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.275     ;
; -15.245 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.275     ;
; -15.241 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 16.283     ;
; -15.233 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.007     ; 16.264     ;
; -15.230 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.010      ; 16.278     ;
; -15.226 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.001      ; 16.265     ;
; -15.215 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.007      ; 16.260     ;
; -15.187 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.003      ; 16.228     ;
; -15.183 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.016      ; 16.237     ;
; -15.179 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.006      ; 16.223     ;
; -15.172 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.210     ;
; -15.172 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.210     ;
; -15.172 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.210     ;
; -15.172 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.210     ;
; -15.166 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.206     ;
; -15.165 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.203     ;
; -15.165 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.203     ;
; -15.165 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.203     ;
; -15.155 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.195     ;
; -15.153 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; 0.001      ; 16.192     ;
; -15.151 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.015      ; 16.204     ;
; -15.147 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.190     ;
; -15.146 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.009      ; 16.193     ;
; -15.140 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.001     ; 16.177     ;
; -15.136 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.012      ; 16.186     ;
; -15.134 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.001      ; 16.173     ;
; -15.132 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.172     ;
; -15.119 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.002     ; 16.155     ;
; -15.112 ; bjt52:inst32|memory[16][1]                           ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.012      ; 16.162     ;
; -15.110 ; bjt26:inst11|memory[3][2]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.150     ;
; -15.105 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.003      ; 16.146     ;
; -15.097 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.127     ;
; -15.097 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.127     ;
; -15.097 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.127     ;
; -15.097 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.127     ;
; -15.093 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.136     ;
; -15.093 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.136     ;
; -15.093 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.136     ;
; -15.093 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.136     ;
; -15.090 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.120     ;
; -15.090 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.120     ;
; -15.090 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.120     ;
; -15.089 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.122     ;
; -15.089 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.122     ;
; -15.089 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.122     ;
; -15.089 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.122     ;
; -15.086 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.129     ;
; -15.086 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.129     ;
; -15.086 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; 0.005      ; 16.129     ;
; -15.082 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.115     ;
; -15.082 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.115     ;
; -15.082 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.115     ;
; -15.080 ; bjt52:inst32|memory[16][1]                           ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.129     ;
; -15.078 ; bjt26:inst11|memory[3][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.001      ; 16.117     ;
; -15.078 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.007     ; 16.109     ;
; -15.076 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.105     ;
; -15.076 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.105     ;
; -15.076 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.105     ;
; -15.076 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.105     ;
; -15.074 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; 0.006      ; 16.118     ;
; -15.073 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.113     ;
; -15.071 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.001      ; 16.110     ;
; -15.070 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.004     ; 16.104     ;
; -15.069 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.098     ;
; -15.069 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.098     ;
; -15.069 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.098     ;
; -15.067 ; bjt26:inst11|memory[0][1]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.014      ; 16.119     ;
; -15.065 ; bjt52:inst32|memory[16][1]                           ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.008      ; 16.111     ;
; -15.065 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.010      ; 16.113     ;
; -15.063 ; bjt26:inst11|memory[3][2]                            ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.002     ; 16.099     ;
; -15.063 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.004      ; 16.105     ;
; -15.058 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.001     ; 16.095     ;
; -15.057 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][1] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.086     ;
; -15.057 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.086     ;
; -15.057 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][5] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.086     ;
; -15.057 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.008     ; 16.087     ;
; -15.050 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 16.088     ;
; -15.042 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][2] ; clock        ; clock       ; 1.000        ; -0.020     ; 16.060     ;
; -15.042 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][1] ; clock        ; clock       ; 1.000        ; -0.020     ; 16.060     ;
; -15.042 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][0] ; clock        ; clock       ; 1.000        ; -0.020     ; 16.060     ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; systemFSM:inst74|kronus[0]     ; systemFSM:inst74|kronus[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|kronus[1]     ; systemFSM:inst74|kronus[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|kronus[2]     ; systemFSM:inst74|kronus[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|kronus[3]     ; systemFSM:inst74|kronus[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|kronus[4]     ; systemFSM:inst74|kronus[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.PILE    ; systemFSM:inst74|state.PILE    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst34|inst7     ; g07_debounder:inst34|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst34|inst      ; g07_debounder:inst34|inst      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; compFSM:inst|state.A           ; compFSM:inst|state.A           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; compFSM:inst|state.B           ; compFSM:inst|state.B           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; compFSM:inst|state.D           ; compFSM:inst|state.D           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst35|inst7     ; g07_debounder:inst35|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst35|inst      ; g07_debounder:inst35|inst      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst36|inst      ; g07_debounder:inst36|inst      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst36|inst7     ; g07_debounder:inst36|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bjt52:inst66|memory[51][0]     ; bjt52:inst66|memory[51][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.E       ; systemFSM:inst74|state.E       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_dealerFSM:inst23|state.B   ; g07_dealerFSM:inst23|state.B   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_dealerFSM:inst23|state.C   ; g07_dealerFSM:inst23|state.C   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.B       ; systemFSM:inst74|state.B       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|invalid_state ; systemFSM:inst74|invalid_state ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.G       ; systemFSM:inst74|state.G       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.616 ; bjt52:inst66|memory[9][1]      ; bjt52:inst66|memory[8][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.902      ;
; 0.619 ; bjt52:inst66|memory[37][3]     ; bjt52:inst66|memory[36][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; bjt52:inst66|memory[24][2]     ; bjt52:inst66|memory[23][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst32|memory[30][2]     ; bjt52:inst32|memory[29][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst66|memory[24][1]     ; bjt52:inst66|memory[23][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst66|memory[1][1]      ; bjt52:inst66|memory[0][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst32|memory[7][1]      ; bjt52:inst32|memory[6][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst66|memory[16][3]     ; bjt52:inst66|memory[15][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst32|memory[30][0]     ; bjt52:inst32|memory[29][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst32|memory[40][4]     ; bjt52:inst32|memory[39][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst66|memory[27][5]     ; bjt52:inst66|memory[26][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst32|memory[47][5]     ; bjt52:inst32|memory[46][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst32|memory[28][5]     ; bjt52:inst32|memory[27][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; bjt52:inst66|memory[47][3]     ; bjt52:inst66|memory[46][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst66|memory[1][2]      ; bjt52:inst66|memory[0][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst32|memory[5][3]      ; bjt52:inst32|memory[4][3]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst66|memory[49][5]     ; bjt52:inst66|memory[48][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst66|memory[18][4]     ; bjt52:inst66|memory[17][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; bjt52:inst66|memory[39][2]     ; bjt52:inst66|memory[38][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[29][2]     ; bjt52:inst66|memory[28][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[27][2]     ; bjt52:inst66|memory[26][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst32|memory[28][1]     ; bjt52:inst32|memory[27][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[37][4]     ; bjt52:inst66|memory[36][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[11][4]     ; bjt52:inst66|memory[10][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[9][4]      ; bjt52:inst66|memory[8][4]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[18][5]     ; bjt52:inst66|memory[17][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; bjt52:inst66|memory[20][1]     ; bjt52:inst66|memory[19][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst32|memory[45][1]     ; bjt52:inst32|memory[44][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst66|memory[5][3]      ; bjt52:inst66|memory[4][3]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst66|memory[47][0]     ; bjt52:inst66|memory[46][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst66|memory[22][4]     ; bjt52:inst66|memory[21][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.624 ; bjt52:inst66|memory[20][2]     ; bjt52:inst66|memory[19][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; bjt52:inst66|memory[49][1]     ; bjt52:inst66|memory[48][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; bjt52:inst66|memory[30][1]     ; bjt52:inst66|memory[29][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; bjt52:inst32|memory[45][3]     ; bjt52:inst32|memory[44][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; bjt52:inst66|memory[31][0]     ; bjt52:inst66|memory[30][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; bjt52:inst66|memory[14][2]     ; bjt52:inst66|memory[13][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[7][2]      ; bjt52:inst66|memory[6][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[18][1]     ; bjt52:inst66|memory[17][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt26:inst11|memory[17][1]     ; bjt26:inst11|memory[18][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[39][3]     ; bjt52:inst66|memory[38][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst32|memory[33][3]     ; bjt52:inst32|memory[32][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[49][0]     ; bjt52:inst66|memory[48][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[29][0]     ; bjt52:inst66|memory[28][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[16][0]     ; bjt52:inst66|memory[15][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[14][0]     ; bjt52:inst66|memory[13][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[5][0]      ; bjt52:inst66|memory[4][0]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst32|memory[45][0]     ; bjt52:inst32|memory[44][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[39][4]     ; bjt52:inst66|memory[38][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[3][4]      ; bjt52:inst66|memory[2][4]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[16][5]     ; bjt52:inst66|memory[15][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[7][5]      ; bjt52:inst66|memory[6][5]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[1][5]      ; bjt52:inst66|memory[0][5]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst32|memory[38][5]     ; bjt52:inst32|memory[37][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.626 ; bjt52:inst66|memory[5][2]      ; bjt52:inst66|memory[4][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst66|memory[3][2]      ; bjt52:inst66|memory[2][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst66|memory[3][1]      ; bjt52:inst66|memory[2][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst66|memory[3][3]      ; bjt52:inst66|memory[2][3]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst32|memory[20][0]     ; bjt52:inst32|memory[19][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst66|memory[20][5]     ; bjt52:inst66|memory[19][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; g07_debounder:inst35|inst      ; g07_debounder:inst35|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.627 ; bjt52:inst66|memory[14][1]     ; bjt52:inst66|memory[13][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst32|memory[38][1]     ; bjt52:inst32|memory[37][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst66|memory[41][0]     ; bjt52:inst66|memory[40][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst66|memory[20][0]     ; bjt52:inst66|memory[19][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst66|memory[14][5]     ; bjt52:inst66|memory[13][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst66|memory[9][5]      ; bjt52:inst66|memory[8][5]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; bjt26:inst11|memory[10][1]     ; bjt26:inst11|memory[11][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst66|memory[29][3]     ; bjt52:inst66|memory[28][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst66|memory[37][0]     ; bjt52:inst66|memory[36][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst66|memory[11][0]     ; bjt52:inst66|memory[10][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst32|memory[47][0]     ; bjt52:inst32|memory[46][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst66|memory[29][5]     ; bjt52:inst66|memory[28][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst32|memory[41][5]     ; bjt52:inst32|memory[40][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; bjt52:inst66|memory[22][2]     ; bjt52:inst66|memory[21][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst66|memory[43][1]     ; bjt52:inst66|memory[42][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst66|memory[41][1]     ; bjt52:inst66|memory[40][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst66|memory[34][1]     ; bjt52:inst66|memory[33][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                     ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.003 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.041      ;
; -1.003 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.041      ;
; -1.003 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.041      ;
; -1.003 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.041      ;
; -1.003 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.041      ;
; -1.003 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.041      ;
; -0.895 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.933      ;
; -0.895 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.933      ;
; -0.895 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.933      ;
; -0.895 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.933      ;
; -0.895 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.933      ;
; -0.895 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.933      ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.647 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.933      ;
; 1.647 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.933      ;
; 1.647 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.933      ;
; 1.647 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.933      ;
; 1.647 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.933      ;
; 1.647 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.933      ;
; 1.755 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.041      ;
; 1.755 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.041      ;
; 1.755 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.041      ;
; 1.755 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.041      ;
; 1.755 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.041      ;
; 1.755 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.041      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
; playp     ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
; resetp    ; clock      ; 6.885 ; 6.885 ; Rise       ; clock           ;
; upp       ; clock      ; 4.054 ; 4.054 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -4.703 ; -4.703 ; Rise       ; clock           ;
; playp     ; clock      ; -4.354 ; -4.354 ; Rise       ; clock           ;
; resetp    ; clock      ; -4.168 ; -4.168 ; Rise       ; clock           ;
; upp       ; clock      ; -3.806 ; -3.806 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 11.139 ; 11.139 ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
; invalid_led ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
; l_led       ; clock      ; 12.704 ; 12.704 ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 16.095 ; 16.095 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 15.910 ; 15.910 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 16.095 ; 16.095 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 15.436 ; 15.436 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 15.172 ; 15.172 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 15.571 ; 15.571 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 15.902 ; 15.902 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 20.433 ; 20.433 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 19.906 ; 19.906 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 19.858 ; 19.858 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 20.067 ; 20.067 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 20.010 ; 20.010 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 20.433 ; 20.433 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 19.781 ; 19.781 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 20.159 ; 20.159 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 23.469 ; 23.469 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 23.244 ; 23.244 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 22.852 ; 22.852 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 22.971 ; 22.971 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 22.885 ; 22.885 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 22.871 ; 22.871 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 23.464 ; 23.464 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 23.469 ; 23.469 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 20.899 ; 20.899 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 20.480 ; 20.480 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 20.502 ; 20.502 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 20.861 ; 20.861 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 20.835 ; 20.835 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 20.899 ; 20.899 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 20.867 ; 20.867 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 20.876 ; 20.876 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.822  ; 8.822  ; Rise       ; clock           ;
; w_led       ; clock      ; 10.897 ; 10.897 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 9.241  ; 9.241  ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
; invalid_led ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
; l_led       ; clock      ; 10.591 ; 10.591 ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 10.390 ; 10.390 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 11.128 ; 11.128 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 11.313 ; 11.313 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 10.654 ; 10.654 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 10.390 ; 10.390 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 10.793 ; 10.793 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 11.125 ; 11.125 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 12.352 ; 12.352 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 12.515 ; 12.515 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 12.425 ; 12.425 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 12.634 ; 12.634 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 12.579 ; 12.579 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 13.031 ; 13.031 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 12.352 ; 12.352 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 12.725 ; 12.725 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 13.437 ; 13.437 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 13.832 ; 13.832 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 13.437 ; 13.437 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 13.556 ; 13.556 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 13.475 ; 13.475 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 13.456 ; 13.456 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 14.054 ; 14.054 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 14.058 ; 14.058 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 12.444 ; 12.444 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 12.444 ; 12.444 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 12.473 ; 12.473 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 12.833 ; 12.833 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 12.803 ; 12.803 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 12.869 ; 12.869 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 12.837 ; 12.837 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 12.851 ; 12.851 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.822  ; 8.822  ; Rise       ; clock           ;
; w_led       ; clock      ; 9.644  ; 9.644  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.803 ; 13.803 ; 13.803 ; 13.803 ;
; displaymode[0] ; svnll[1]    ; 8.240  ;        ;        ; 8.240  ;
; displaymode[0] ; svnll[2]    ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; displaymode[0] ; svnll[3]    ; 13.329 ; 13.329 ; 13.329 ; 13.329 ;
; displaymode[0] ; svnll[4]    ; 13.065 ; 13.065 ; 13.065 ; 13.065 ;
; displaymode[0] ; svnll[5]    ; 13.464 ; 13.464 ; 13.464 ; 13.464 ;
; displaymode[0] ; svnll[6]    ; 13.795 ; 13.795 ; 13.795 ; 13.795 ;
; displaymode[0] ; svnlr[0]    ; 17.799 ; 17.799 ; 17.799 ; 17.799 ;
; displaymode[0] ; svnlr[1]    ; 17.751 ; 17.751 ; 17.751 ; 17.751 ;
; displaymode[0] ; svnlr[2]    ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; displaymode[0] ; svnlr[3]    ; 17.903 ; 17.903 ; 17.903 ; 17.903 ;
; displaymode[0] ; svnlr[4]    ; 18.326 ; 18.326 ; 18.326 ; 18.326 ;
; displaymode[0] ; svnlr[5]    ; 17.674 ; 17.674 ; 17.674 ; 17.674 ;
; displaymode[0] ; svnlr[6]    ; 18.052 ; 18.052 ; 18.052 ; 18.052 ;
; displaymode[0] ; svnrl[0]    ; 18.454 ; 18.454 ; 18.454 ; 18.454 ;
; displaymode[0] ; svnrl[1]    ; 18.062 ; 18.062 ; 18.062 ; 18.062 ;
; displaymode[0] ; svnrl[2]    ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; displaymode[0] ; svnrl[3]    ; 18.095 ; 18.095 ; 18.095 ; 18.095 ;
; displaymode[0] ; svnrl[4]    ; 18.081 ; 18.081 ; 18.081 ; 18.081 ;
; displaymode[0] ; svnrl[5]    ; 18.674 ; 18.674 ; 18.674 ; 18.674 ;
; displaymode[0] ; svnrl[6]    ; 18.679 ; 18.679 ; 18.679 ; 18.679 ;
; displaymode[0] ; svnrr[0]    ; 15.690 ; 15.690 ; 15.690 ; 15.690 ;
; displaymode[0] ; svnrr[1]    ; 15.712 ; 15.712 ; 15.712 ; 15.712 ;
; displaymode[0] ; svnrr[2]    ; 16.071 ; 16.071 ; 16.071 ; 16.071 ;
; displaymode[0] ; svnrr[3]    ; 16.045 ; 16.045 ; 16.045 ; 16.045 ;
; displaymode[0] ; svnrr[4]    ; 16.109 ; 16.109 ; 16.109 ; 16.109 ;
; displaymode[0] ; svnrr[5]    ; 16.077 ; 16.077 ; 16.077 ; 16.077 ;
; displaymode[0] ; svnrr[6]    ; 16.086 ; 16.086 ; 16.086 ; 16.086 ;
; displaymode[1] ; svnll[0]    ; 13.536 ; 13.536 ; 13.536 ; 13.536 ;
; displaymode[1] ; svnll[1]    ; 8.185  ;        ;        ; 8.185  ;
; displaymode[1] ; svnll[2]    ; 13.721 ; 13.721 ; 13.721 ; 13.721 ;
; displaymode[1] ; svnll[3]    ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; displaymode[1] ; svnll[4]    ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; displaymode[1] ; svnll[5]    ; 13.197 ; 13.197 ; 13.197 ; 13.197 ;
; displaymode[1] ; svnll[6]    ; 13.528 ; 13.528 ; 13.528 ; 13.528 ;
; displaymode[1] ; svnlr[0]    ; 17.532 ; 17.532 ; 17.532 ; 17.532 ;
; displaymode[1] ; svnlr[1]    ; 17.484 ; 17.484 ; 17.484 ; 17.484 ;
; displaymode[1] ; svnlr[2]    ; 17.693 ; 17.693 ; 17.693 ; 17.693 ;
; displaymode[1] ; svnlr[3]    ; 17.636 ; 17.636 ; 17.636 ; 17.636 ;
; displaymode[1] ; svnlr[4]    ; 18.059 ; 18.059 ; 18.059 ; 18.059 ;
; displaymode[1] ; svnlr[5]    ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; displaymode[1] ; svnlr[6]    ; 17.785 ; 17.785 ; 17.785 ; 17.785 ;
; displaymode[1] ; svnrl[0]    ; 15.379 ; 15.379 ; 15.379 ; 15.379 ;
; displaymode[1] ; svnrl[1]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; displaymode[1] ; svnrl[2]    ; 15.106 ; 15.106 ; 15.106 ; 15.106 ;
; displaymode[1] ; svnrl[3]    ; 15.020 ; 15.020 ; 15.020 ; 15.020 ;
; displaymode[1] ; svnrl[4]    ; 15.006 ; 15.006 ; 15.006 ; 15.006 ;
; displaymode[1] ; svnrl[5]    ; 15.599 ; 15.599 ; 15.599 ; 15.599 ;
; displaymode[1] ; svnrl[6]    ; 15.604 ; 15.604 ; 15.604 ; 15.604 ;
; displaymode[1] ; svnrr[0]    ; 12.615 ; 12.615 ; 12.615 ; 12.615 ;
; displaymode[1] ; svnrr[1]    ; 12.637 ; 12.637 ; 12.637 ; 12.637 ;
; displaymode[1] ; svnrr[2]    ; 12.996 ; 12.996 ; 12.996 ; 12.996 ;
; displaymode[1] ; svnrr[3]    ; 12.970 ; 12.970 ; 12.970 ; 12.970 ;
; displaymode[1] ; svnrr[4]    ; 13.034 ; 13.034 ; 13.034 ; 13.034 ;
; displaymode[1] ; svnrr[5]    ; 13.002 ; 13.002 ; 13.002 ; 13.002 ;
; displaymode[1] ; svnrr[6]    ; 13.011 ; 13.011 ; 13.011 ; 13.011 ;
+----------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 8.894  ; 8.894  ; 8.894  ; 8.894  ;
; displaymode[0] ; svnll[1]    ; 8.240  ;        ;        ; 8.240  ;
; displaymode[0] ; svnll[2]    ; 9.078  ; 9.078  ; 9.078  ; 9.078  ;
; displaymode[0] ; svnll[3]    ; 8.420  ; 8.420  ; 8.420  ; 8.420  ;
; displaymode[0] ; svnll[4]    ; 8.155  ; 8.155  ; 8.155  ; 8.155  ;
; displaymode[0] ; svnll[5]    ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; displaymode[0] ; svnll[6]    ; 9.940  ; 8.887  ; 8.887  ; 9.940  ;
; displaymode[0] ; svnlr[0]    ; 7.886  ; 10.548 ; 10.548 ; 7.886  ;
; displaymode[0] ; svnlr[1]    ; 8.509  ; 10.453 ; 10.453 ; 8.509  ;
; displaymode[0] ; svnlr[2]    ; 8.717  ; 10.663 ; 10.663 ; 8.717  ;
; displaymode[0] ; svnlr[3]    ; 8.659  ; 10.605 ; 10.605 ; 8.659  ;
; displaymode[0] ; svnlr[4]    ; 8.329  ; 11.057 ; 11.057 ; 8.329  ;
; displaymode[0] ; svnlr[5]    ; 8.424  ; 10.378 ; 10.378 ; 8.424  ;
; displaymode[0] ; svnlr[6]    ; 10.751 ; 8.807  ; 8.807  ; 10.751 ;
; displaymode[0] ; svnrl[0]    ; 12.705 ; 12.705 ; 12.705 ; 12.705 ;
; displaymode[0] ; svnrl[1]    ; 12.300 ; 12.300 ; 12.300 ; 12.300 ;
; displaymode[0] ; svnrl[2]    ; 12.419 ; 12.419 ; 12.419 ; 12.419 ;
; displaymode[0] ; svnrl[3]    ; 12.341 ; 12.341 ; 12.341 ; 12.341 ;
; displaymode[0] ; svnrl[4]    ; 12.319 ; 12.319 ; 12.319 ; 12.319 ;
; displaymode[0] ; svnrl[5]    ; 12.929 ; 12.929 ; 12.929 ; 12.929 ;
; displaymode[0] ; svnrl[6]    ; 12.923 ; 12.923 ; 12.923 ; 12.923 ;
; displaymode[0] ; svnrr[0]    ; 11.965 ; 11.729 ; 11.729 ; 11.965 ;
; displaymode[0] ; svnrr[1]    ; 11.987 ; 11.758 ; 11.758 ; 11.987 ;
; displaymode[0] ; svnrr[2]    ; 12.118 ; 12.346 ; 12.346 ; 12.118 ;
; displaymode[0] ; svnrr[3]    ; 12.088 ; 12.088 ; 12.088 ; 12.088 ;
; displaymode[0] ; svnrr[4]    ; 12.384 ; 12.154 ; 12.154 ; 12.384 ;
; displaymode[0] ; svnrr[5]    ; 12.122 ; 12.352 ; 12.352 ; 12.122 ;
; displaymode[0] ; svnrr[6]    ; 12.136 ; 12.136 ; 12.136 ; 12.136 ;
; displaymode[1] ; svnll[0]    ; 8.865  ; 9.681  ; 9.681  ; 8.865  ;
; displaymode[1] ; svnll[1]    ; 8.185  ;        ;        ; 8.185  ;
; displaymode[1] ; svnll[2]    ; 9.051  ; 9.866  ; 9.866  ; 9.051  ;
; displaymode[1] ; svnll[3]    ; 8.391  ; 9.207  ; 9.207  ; 8.391  ;
; displaymode[1] ; svnll[4]    ; 8.122  ; 8.943  ; 8.943  ; 8.122  ;
; displaymode[1] ; svnll[5]    ; 8.541  ; 9.346  ; 9.346  ; 8.541  ;
; displaymode[1] ; svnll[6]    ; 9.678  ; 8.917  ; 8.917  ; 9.678  ;
; displaymode[1] ; svnlr[0]    ; 7.636  ; 11.703 ; 11.703 ; 7.636  ;
; displaymode[1] ; svnlr[1]    ; 8.312  ; 11.613 ; 11.613 ; 8.312  ;
; displaymode[1] ; svnlr[2]    ; 8.521  ; 11.822 ; 11.822 ; 8.521  ;
; displaymode[1] ; svnlr[3]    ; 8.462  ; 11.767 ; 11.767 ; 8.462  ;
; displaymode[1] ; svnlr[4]    ; 8.521  ; 12.219 ; 12.219 ; 8.521  ;
; displaymode[1] ; svnlr[5]    ; 8.227  ; 11.540 ; 11.540 ; 8.227  ;
; displaymode[1] ; svnlr[6]    ; 11.913 ; 8.609  ; 8.609  ; 11.913 ;
; displaymode[1] ; svnrl[0]    ; 7.729  ; 11.610 ; 11.610 ; 7.729  ;
; displaymode[1] ; svnrl[1]    ; 7.327  ; 11.215 ; 11.215 ; 7.327  ;
; displaymode[1] ; svnrl[2]    ; 7.439  ; 11.334 ; 11.334 ; 7.439  ;
; displaymode[1] ; svnrl[3]    ; 7.325  ; 11.253 ; 11.253 ; 7.325  ;
; displaymode[1] ; svnrl[4]    ; 7.343  ; 11.234 ; 11.234 ; 7.343  ;
; displaymode[1] ; svnrl[5]    ; 7.719  ; 11.832 ; 11.832 ; 7.719  ;
; displaymode[1] ; svnrl[6]    ; 11.836 ; 7.709  ; 7.709  ; 11.836 ;
; displaymode[1] ; svnrr[0]    ; 7.286  ; 10.633 ; 10.633 ; 7.286  ;
; displaymode[1] ; svnrr[1]    ; 7.277  ; 10.662 ; 10.662 ; 7.277  ;
; displaymode[1] ; svnrr[2]    ; 7.636  ; 11.022 ; 11.022 ; 7.636  ;
; displaymode[1] ; svnrr[3]    ; 7.609  ; 10.992 ; 10.992 ; 7.609  ;
; displaymode[1] ; svnrr[4]    ; 7.674  ; 11.058 ; 11.058 ; 7.674  ;
; displaymode[1] ; svnrr[5]    ; 7.643  ; 11.026 ; 11.026 ; 7.643  ;
; displaymode[1] ; svnrr[6]    ; 11.040 ; 7.650  ; 7.650  ; 11.040 ;
+----------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.112 ; -2052.260     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.078 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.771 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -958.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                        ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -5.112 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.004      ; 6.148      ;
; -5.089 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.005     ; 6.116      ;
; -5.087 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.003      ; 6.122      ;
; -5.087 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.003      ; 6.122      ;
; -5.077 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.000      ; 6.109      ;
; -5.064 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.006     ; 6.090      ;
; -5.062 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.096      ;
; -5.061 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.088      ;
; -5.061 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.088      ;
; -5.061 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.088      ;
; -5.061 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.088      ;
; -5.059 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.086      ;
; -5.059 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.086      ;
; -5.059 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.086      ;
; -5.052 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.083      ;
; -5.044 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 6.079      ;
; -5.040 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.004      ; 6.076      ;
; -5.036 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.062      ;
; -5.036 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.062      ;
; -5.036 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.062      ;
; -5.036 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.062      ;
; -5.034 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.060      ;
; -5.034 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.060      ;
; -5.034 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.060      ;
; -5.027 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.008      ; 6.067      ;
; -5.026 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.003      ; 6.061      ;
; -5.020 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][2] ; clock        ; clock       ; 1.000        ; -0.017     ; 6.035      ;
; -5.020 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][1] ; clock        ; clock       ; 1.000        ; -0.017     ; 6.035      ;
; -5.020 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][0] ; clock        ; clock       ; 1.000        ; -0.017     ; 6.035      ;
; -5.020 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][4] ; clock        ; clock       ; 1.000        ; -0.017     ; 6.035      ;
; -5.020 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[24][5] ; clock        ; clock       ; 1.000        ; -0.017     ; 6.035      ;
; -5.019 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.002      ; 6.053      ;
; -5.017 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.005     ; 6.044      ;
; -5.015 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.003      ; 6.050      ;
; -5.005 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.008      ; 6.045      ;
; -5.005 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.000      ; 6.037      ;
; -5.004 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.001     ; 6.035      ;
; -5.003 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.006     ; 6.029      ;
; -5.002 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.007      ; 6.041      ;
; -5.001 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.035      ;
; -4.998 ; bjt26:inst11|memory[3][2]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.032      ;
; -4.995 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[24][2] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.009      ;
; -4.995 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[24][1] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.009      ;
; -4.995 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[24][0] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.009      ;
; -4.995 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[24][4] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.009      ;
; -4.995 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[24][5] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.009      ;
; -4.992 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.004      ; 6.028      ;
; -4.991 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.022      ;
; -4.989 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.016      ;
; -4.989 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.016      ;
; -4.989 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.016      ;
; -4.989 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.016      ;
; -4.987 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.014      ;
; -4.987 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.014      ;
; -4.987 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.014      ;
; -4.983 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][1] ; clock        ; clock       ; 1.000        ; -0.009     ; 6.006      ;
; -4.983 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 6.006      ;
; -4.983 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[11][5] ; clock        ; clock       ; 1.000        ; -0.009     ; 6.006      ;
; -4.982 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.001     ; 6.013      ;
; -4.980 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.007      ; 6.019      ;
; -4.976 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.007      ;
; -4.976 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.007      ;
; -4.976 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.007      ;
; -4.976 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.007      ;
; -4.975 ; bjt26:inst11|memory[3][2]                            ; bjt26:inst11|memory[5][5]  ; clock        ; clock       ; 1.000        ; -0.007     ; 6.000      ;
; -4.975 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.001      ;
; -4.975 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.001      ;
; -4.975 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.001      ;
; -4.975 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.001      ;
; -4.975 ; bjt26:inst11|memory[2][4]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.009      ;
; -4.974 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.005      ;
; -4.974 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.005      ;
; -4.974 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.005      ;
; -4.973 ; bjt26:inst11|memory[3][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; 0.001      ; 6.006      ;
; -4.973 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.999      ;
; -4.973 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.999      ;
; -4.973 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.999      ;
; -4.972 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.003      ; 6.007      ;
; -4.970 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[4][3]  ; clock        ; clock       ; 1.000        ; -0.015     ; 5.987      ;
; -4.970 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[4][0]  ; clock        ; clock       ; 1.000        ; -0.015     ; 5.987      ;
; -4.970 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; 0.004      ; 6.006      ;
; -4.963 ; bjt26:inst11|memory[3][2]                            ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.002     ; 5.993      ;
; -4.960 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.003      ; 5.995      ;
; -4.960 ; bjt26:inst11|memory[1][4]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.014      ; 6.006      ;
; -4.959 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.007      ; 5.998      ;
; -4.958 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.992      ;
; -4.958 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[11][1] ; clock        ; clock       ; 1.000        ; -0.010     ; 5.980      ;
; -4.958 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[11][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 5.980      ;
; -4.958 ; lpm_counter:inst12|cntr_j6f:auto_generated|safe_q[1] ; bjt26:inst11|memory[11][5] ; clock        ; clock       ; 1.000        ; -0.010     ; 5.980      ;
; -4.956 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][3]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.990      ;
; -4.956 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.990      ;
; -4.956 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.990      ;
; -4.956 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; 0.002      ; 5.990      ;
; -4.955 ; bjt26:inst11|memory[0][2]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.014      ; 6.001      ;
; -4.954 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.985      ;
; -4.954 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.985      ;
; -4.954 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.985      ;
; -4.954 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.985      ;
; -4.953 ; bjt52:inst32|memory[0][2]                            ; bjt26:inst11|memory[18][5] ; clock        ; clock       ; 1.000        ; 0.004      ; 5.989      ;
; -4.952 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][1] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.983      ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; systemFSM:inst74|kronus[0]     ; systemFSM:inst74|kronus[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|kronus[1]     ; systemFSM:inst74|kronus[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|kronus[2]     ; systemFSM:inst74|kronus[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|kronus[3]     ; systemFSM:inst74|kronus[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|kronus[4]     ; systemFSM:inst74|kronus[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.PILE    ; systemFSM:inst74|state.PILE    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst34|inst7     ; g07_debounder:inst34|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst34|inst      ; g07_debounder:inst34|inst      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; compFSM:inst|state.A           ; compFSM:inst|state.A           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; compFSM:inst|state.B           ; compFSM:inst|state.B           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; compFSM:inst|state.D           ; compFSM:inst|state.D           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst35|inst7     ; g07_debounder:inst35|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst35|inst      ; g07_debounder:inst35|inst      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst36|inst      ; g07_debounder:inst36|inst      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst36|inst7     ; g07_debounder:inst36|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bjt52:inst66|memory[51][0]     ; bjt52:inst66|memory[51][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.E       ; systemFSM:inst74|state.E       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_dealerFSM:inst23|state.B   ; g07_dealerFSM:inst23|state.B   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_dealerFSM:inst23|state.C   ; g07_dealerFSM:inst23|state.C   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.B       ; systemFSM:inst74|state.B       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|invalid_state ; systemFSM:inst74|invalid_state ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.G       ; systemFSM:inst74|state.G       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; bjt52:inst66|memory[37][3]     ; bjt52:inst66|memory[36][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; bjt52:inst32|memory[30][2]     ; bjt52:inst32|memory[29][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; bjt52:inst66|memory[9][1]      ; bjt52:inst66|memory[8][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; bjt52:inst32|memory[40][4]     ; bjt52:inst32|memory[39][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; bjt52:inst66|memory[27][5]     ; bjt52:inst66|memory[26][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; bjt52:inst32|memory[28][5]     ; bjt52:inst32|memory[27][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; bjt52:inst66|memory[24][2]     ; bjt52:inst66|memory[23][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst32|memory[7][1]      ; bjt52:inst32|memory[6][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst32|memory[5][3]      ; bjt52:inst32|memory[4][3]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst32|memory[30][0]     ; bjt52:inst32|memory[29][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst66|memory[18][4]     ; bjt52:inst66|memory[17][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst32|memory[47][5]     ; bjt52:inst32|memory[46][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; bjt52:inst66|memory[29][2]     ; bjt52:inst66|memory[28][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[27][2]     ; bjt52:inst66|memory[26][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[24][1]     ; bjt52:inst66|memory[23][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst32|memory[28][1]     ; bjt52:inst32|memory[27][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[39][3]     ; bjt52:inst66|memory[38][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[16][3]     ; bjt52:inst66|memory[15][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst32|memory[45][3]     ; bjt52:inst32|memory[44][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[14][0]     ; bjt52:inst66|memory[13][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[18][5]     ; bjt52:inst66|memory[17][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; bjt52:inst66|memory[47][3]     ; bjt52:inst66|memory[46][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[39][2]     ; bjt52:inst66|memory[38][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[14][2]     ; bjt52:inst66|memory[13][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[7][2]      ; bjt52:inst66|memory[6][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[1][2]      ; bjt52:inst66|memory[0][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[20][1]     ; bjt52:inst66|memory[19][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[18][1]     ; bjt52:inst66|memory[17][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[3][1]      ; bjt52:inst66|memory[2][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[1][1]      ; bjt52:inst66|memory[0][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt26:inst11|memory[17][1]     ; bjt26:inst11|memory[18][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst32|memory[45][1]     ; bjt52:inst32|memory[44][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[3][3]      ; bjt52:inst66|memory[2][3]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst32|memory[33][3]     ; bjt52:inst32|memory[32][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[47][0]     ; bjt52:inst66|memory[46][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[29][0]     ; bjt52:inst66|memory[28][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst32|memory[45][0]     ; bjt52:inst32|memory[44][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[49][5]     ; bjt52:inst66|memory[48][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[22][4]     ; bjt52:inst66|memory[21][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[3][4]      ; bjt52:inst66|memory[2][4]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[16][5]     ; bjt52:inst66|memory[15][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst32|memory[38][5]     ; bjt52:inst32|memory[37][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; bjt52:inst66|memory[5][2]      ; bjt52:inst66|memory[4][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[3][2]      ; bjt52:inst66|memory[2][2]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst32|memory[38][1]     ; bjt52:inst32|memory[37][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst32|memory[20][0]     ; bjt52:inst32|memory[19][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst32|memory[47][0]     ; bjt52:inst32|memory[46][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst32|memory[38][0]     ; bjt52:inst32|memory[37][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[37][4]     ; bjt52:inst66|memory[36][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[11][4]     ; bjt52:inst66|memory[10][4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[9][4]      ; bjt52:inst66|memory[8][4]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[20][5]     ; bjt52:inst66|memory[19][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[14][5]     ; bjt52:inst66|memory[13][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[9][5]      ; bjt52:inst66|memory[8][5]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst32|memory[41][5]     ; bjt52:inst32|memory[40][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; bjt52:inst66|memory[20][2]     ; bjt52:inst66|memory[19][2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[49][1]     ; bjt52:inst66|memory[48][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[41][1]     ; bjt52:inst66|memory[40][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[34][1]     ; bjt52:inst66|memory[33][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[30][1]     ; bjt52:inst66|memory[29][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[14][1]     ; bjt52:inst66|memory[13][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt26:inst11|memory[0][1]      ; bjt26:inst11|memory[1][1]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt26:inst11|memory[10][1]     ; bjt26:inst11|memory[11][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt26:inst11|memory[18][3]     ; bjt26:inst11|memory[17][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[5][3]      ; bjt52:inst66|memory[4][3]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[41][0]     ; bjt52:inst66|memory[40][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[37][0]     ; bjt52:inst66|memory[36][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[31][0]     ; bjt52:inst66|memory[30][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[20][0]     ; bjt52:inst66|memory[19][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[16][0]     ; bjt52:inst66|memory[15][0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[34][5]     ; bjt52:inst66|memory[33][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[29][5]     ; bjt52:inst66|memory[28][5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[7][5]      ; bjt52:inst66|memory[6][5]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[1][5]      ; bjt52:inst66|memory[0][5]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; g07_debounder:inst35|inst      ; g07_debounder:inst35|inst7     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; bjt26:inst11|memory[18][1]     ; bjt26:inst11|memory[17][1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst66|memory[41][3]     ; bjt52:inst66|memory[40][3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst32|memory[2][3]      ; bjt52:inst32|memory[1][3]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                    ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.078 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.109 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.923      ;
; 0.109 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.923      ;
; 0.109 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.923      ;
; 0.109 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.923      ;
; 0.109 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.923      ;
; 0.109 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.923      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.771 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.802 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 2.219 ; 2.219 ; Rise       ; clock           ;
; playp     ; clock      ; 2.057 ; 2.057 ; Rise       ; clock           ;
; resetp    ; clock      ; 3.053 ; 3.053 ; Rise       ; clock           ;
; upp       ; clock      ; 1.830 ; 1.830 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -2.099 ; -2.099 ; Rise       ; clock           ;
; playp     ; clock      ; -1.937 ; -1.937 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.923 ; -1.923 ; Rise       ; clock           ;
; upp       ; clock      ; -1.710 ; -1.710 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 5.391 ; 5.391 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.794 ; 4.794 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
; l_led       ; clock      ; 6.094 ; 6.094 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 7.244 ; 7.244 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 7.097 ; 7.097 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 7.244 ; 7.244 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 6.896 ; 6.896 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 6.797 ; 6.797 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 6.971 ; 6.971 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 7.113 ; 7.113 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 8.741 ; 8.741 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 8.528 ; 8.528 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 8.512 ; 8.512 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 8.617 ; 8.617 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 8.580 ; 8.580 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 8.741 ; 8.741 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 8.517 ; 8.517 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 8.661 ; 8.661 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 9.892 ; 9.892 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 9.823 ; 9.823 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 9.656 ; 9.656 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 9.721 ; 9.721 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 9.655 ; 9.655 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 9.677 ; 9.677 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 9.880 ; 9.880 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 9.892 ; 9.892 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 8.985 ; 8.985 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 8.794 ; 8.794 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 8.819 ; 8.819 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 8.955 ; 8.955 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 8.942 ; 8.942 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 8.985 ; 8.985 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 8.968 ; 8.968 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 8.981 ; 8.981 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
; w_led       ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.794 ; 4.794 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
; l_led       ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 5.035 ; 5.035 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.335 ; 5.335 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.482 ; 5.482 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 5.134 ; 5.134 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.035 ; 5.035 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.345 ; 5.345 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.828 ; 5.828 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.844 ; 5.844 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.828 ; 5.828 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 5.925 ; 5.925 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 5.895 ; 5.895 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 5.832 ; 5.832 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 5.976 ; 5.976 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 6.135 ; 6.135 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 6.316 ; 6.316 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 6.135 ; 6.135 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 6.198 ; 6.198 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 6.156 ; 6.156 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 6.372 ; 6.372 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 6.372 ; 6.372 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.772 ; 5.772 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.772 ; 5.772 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 5.839 ; 5.839 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.974 ; 5.974 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 6.002 ; 6.002 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.983 ; 5.983 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.999 ; 5.999 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; displaymode[0] ; svnll[1]    ; 3.823 ;       ;       ; 3.823 ;
; displaymode[0] ; svnll[2]    ; 5.903 ; 5.903 ; 5.903 ; 5.903 ;
; displaymode[0] ; svnll[3]    ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; displaymode[0] ; svnll[4]    ; 5.456 ; 5.456 ; 5.456 ; 5.456 ;
; displaymode[0] ; svnll[5]    ; 5.630 ; 5.630 ; 5.630 ; 5.630 ;
; displaymode[0] ; svnll[6]    ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; displaymode[0] ; svnlr[0]    ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; displaymode[0] ; svnlr[1]    ; 7.171 ; 7.171 ; 7.171 ; 7.171 ;
; displaymode[0] ; svnlr[2]    ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; displaymode[0] ; svnlr[3]    ; 7.239 ; 7.239 ; 7.239 ; 7.239 ;
; displaymode[0] ; svnlr[4]    ; 7.400 ; 7.400 ; 7.400 ; 7.400 ;
; displaymode[0] ; svnlr[5]    ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; displaymode[0] ; svnlr[6]    ; 7.320 ; 7.320 ; 7.320 ; 7.320 ;
; displaymode[0] ; svnrl[0]    ; 7.444 ; 7.444 ; 7.444 ; 7.444 ;
; displaymode[0] ; svnrl[1]    ; 7.277 ; 7.277 ; 7.277 ; 7.277 ;
; displaymode[0] ; svnrl[2]    ; 7.342 ; 7.342 ; 7.342 ; 7.342 ;
; displaymode[0] ; svnrl[3]    ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; displaymode[0] ; svnrl[4]    ; 7.298 ; 7.298 ; 7.298 ; 7.298 ;
; displaymode[0] ; svnrl[5]    ; 7.501 ; 7.501 ; 7.501 ; 7.501 ;
; displaymode[0] ; svnrl[6]    ; 7.513 ; 7.513 ; 7.513 ; 7.513 ;
; displaymode[0] ; svnrr[0]    ; 6.415 ; 6.415 ; 6.415 ; 6.415 ;
; displaymode[0] ; svnrr[1]    ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; displaymode[0] ; svnrr[2]    ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; displaymode[0] ; svnrr[3]    ; 6.563 ; 6.563 ; 6.563 ; 6.563 ;
; displaymode[0] ; svnrr[4]    ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; displaymode[0] ; svnrr[5]    ; 6.589 ; 6.589 ; 6.589 ; 6.589 ;
; displaymode[0] ; svnrr[6]    ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; displaymode[1] ; svnll[0]    ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; displaymode[1] ; svnll[1]    ; 3.800 ;       ;       ; 3.800 ;
; displaymode[1] ; svnll[2]    ; 5.798 ; 5.798 ; 5.798 ; 5.798 ;
; displaymode[1] ; svnll[3]    ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; displaymode[1] ; svnll[4]    ; 5.351 ; 5.351 ; 5.351 ; 5.351 ;
; displaymode[1] ; svnll[5]    ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; displaymode[1] ; svnll[6]    ; 5.667 ; 5.667 ; 5.667 ; 5.667 ;
; displaymode[1] ; svnlr[0]    ; 7.082 ; 7.082 ; 7.082 ; 7.082 ;
; displaymode[1] ; svnlr[1]    ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; displaymode[1] ; svnlr[2]    ; 7.171 ; 7.171 ; 7.171 ; 7.171 ;
; displaymode[1] ; svnlr[3]    ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; displaymode[1] ; svnlr[4]    ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; displaymode[1] ; svnlr[5]    ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; displaymode[1] ; svnlr[6]    ; 7.215 ; 7.215 ; 7.215 ; 7.215 ;
; displaymode[1] ; svnrl[0]    ; 6.273 ; 6.273 ; 6.273 ; 6.273 ;
; displaymode[1] ; svnrl[1]    ; 6.106 ; 6.106 ; 6.106 ; 6.106 ;
; displaymode[1] ; svnrl[2]    ; 6.171 ; 6.171 ; 6.171 ; 6.171 ;
; displaymode[1] ; svnrl[3]    ; 6.105 ; 6.105 ; 6.105 ; 6.105 ;
; displaymode[1] ; svnrl[4]    ; 6.127 ; 6.127 ; 6.127 ; 6.127 ;
; displaymode[1] ; svnrl[5]    ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; displaymode[1] ; svnrl[6]    ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; displaymode[1] ; svnrr[0]    ; 5.244 ; 5.244 ; 5.244 ; 5.244 ;
; displaymode[1] ; svnrr[1]    ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; displaymode[1] ; svnrr[2]    ; 5.392 ; 5.392 ; 5.392 ; 5.392 ;
; displaymode[1] ; svnrr[3]    ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; displaymode[1] ; svnrr[4]    ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; displaymode[1] ; svnrr[5]    ; 5.401 ; 5.401 ; 5.401 ; 5.401 ;
; displaymode[1] ; svnrr[6]    ; 5.420 ; 5.420 ; 5.420 ; 5.420 ;
+----------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; displaymode[0] ; svnll[1]    ; 3.823 ;       ;       ; 3.823 ;
; displaymode[0] ; svnll[2]    ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; displaymode[0] ; svnll[3]    ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; displaymode[0] ; svnll[4]    ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; displaymode[0] ; svnll[5]    ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; displaymode[0] ; svnll[6]    ; 4.368 ; 3.966 ; 3.966 ; 4.368 ;
; displaymode[0] ; svnlr[0]    ; 3.577 ; 4.554 ; 4.554 ; 3.577 ;
; displaymode[0] ; svnlr[1]    ; 3.843 ; 4.533 ; 4.533 ; 3.843 ;
; displaymode[0] ; svnlr[2]    ; 3.942 ; 4.632 ; 4.632 ; 3.942 ;
; displaymode[0] ; svnlr[3]    ; 3.908 ; 4.601 ; 4.601 ; 3.908 ;
; displaymode[0] ; svnlr[4]    ; 3.804 ; 4.762 ; 4.762 ; 3.804 ;
; displaymode[0] ; svnlr[5]    ; 3.837 ; 4.538 ; 4.538 ; 3.837 ;
; displaymode[0] ; svnlr[6]    ; 4.681 ; 3.986 ; 3.986 ; 4.681 ;
; displaymode[0] ; svnrl[0]    ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; displaymode[0] ; svnrl[1]    ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; displaymode[0] ; svnrl[2]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; displaymode[0] ; svnrl[3]    ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; displaymode[0] ; svnrl[4]    ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; displaymode[0] ; svnrl[5]    ; 5.413 ; 5.413 ; 5.413 ; 5.413 ;
; displaymode[0] ; svnrl[6]    ; 5.413 ; 5.413 ; 5.413 ; 5.413 ;
; displaymode[0] ; svnrr[0]    ; 5.081 ; 4.988 ; 4.988 ; 5.081 ;
; displaymode[0] ; svnrr[1]    ; 5.094 ; 5.055 ; 5.055 ; 5.094 ;
; displaymode[0] ; svnrr[2]    ; 5.190 ; 5.229 ; 5.229 ; 5.190 ;
; displaymode[0] ; svnrr[3]    ; 5.175 ; 5.175 ; 5.175 ; 5.175 ;
; displaymode[0] ; svnrr[4]    ; 5.258 ; 5.218 ; 5.218 ; 5.258 ;
; displaymode[0] ; svnrr[5]    ; 5.199 ; 5.238 ; 5.238 ; 5.199 ;
; displaymode[0] ; svnrr[6]    ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; displaymode[1] ; svnll[0]    ; 3.986 ; 4.260 ; 4.260 ; 3.986 ;
; displaymode[1] ; svnll[1]    ; 3.800 ;       ;       ; 3.800 ;
; displaymode[1] ; svnll[2]    ; 4.134 ; 4.407 ; 4.407 ; 4.134 ;
; displaymode[1] ; svnll[3]    ; 3.785 ; 4.059 ; 4.059 ; 3.785 ;
; displaymode[1] ; svnll[4]    ; 3.683 ; 3.960 ; 3.960 ; 3.683 ;
; displaymode[1] ; svnll[5]    ; 3.876 ; 4.135 ; 4.135 ; 3.876 ;
; displaymode[1] ; svnll[6]    ; 4.270 ; 4.013 ; 4.013 ; 4.270 ;
; displaymode[1] ; svnlr[0]    ; 3.513 ; 4.988 ; 4.988 ; 3.513 ;
; displaymode[1] ; svnlr[1]    ; 3.793 ; 4.972 ; 4.972 ; 3.793 ;
; displaymode[1] ; svnlr[2]    ; 3.893 ; 5.069 ; 5.069 ; 3.893 ;
; displaymode[1] ; svnlr[3]    ; 3.859 ; 5.039 ; 5.039 ; 3.859 ;
; displaymode[1] ; svnlr[4]    ; 3.882 ; 5.199 ; 5.199 ; 3.882 ;
; displaymode[1] ; svnlr[5]    ; 3.787 ; 4.976 ; 4.976 ; 3.787 ;
; displaymode[1] ; svnlr[6]    ; 5.120 ; 3.936 ; 3.936 ; 5.120 ;
; displaymode[1] ; svnrl[0]    ; 3.571 ; 4.957 ; 4.957 ; 3.571 ;
; displaymode[1] ; svnrl[1]    ; 3.395 ; 4.789 ; 4.789 ; 3.395 ;
; displaymode[1] ; svnrl[2]    ; 3.455 ; 4.854 ; 4.854 ; 3.455 ;
; displaymode[1] ; svnrl[3]    ; 3.396 ; 4.788 ; 4.788 ; 3.396 ;
; displaymode[1] ; svnrl[4]    ; 3.413 ; 4.809 ; 4.809 ; 3.413 ;
; displaymode[1] ; svnrl[5]    ; 3.565 ; 5.013 ; 5.013 ; 3.565 ;
; displaymode[1] ; svnrl[6]    ; 5.028 ; 3.557 ; 3.557 ; 5.028 ;
; displaymode[1] ; svnrr[0]    ; 3.363 ; 4.545 ; 4.545 ; 3.363 ;
; displaymode[1] ; svnrr[1]    ; 3.375 ; 4.612 ; 4.612 ; 3.375 ;
; displaymode[1] ; svnrr[2]    ; 3.509 ; 4.747 ; 4.747 ; 3.509 ;
; displaymode[1] ; svnrr[3]    ; 3.496 ; 4.732 ; 4.732 ; 3.496 ;
; displaymode[1] ; svnrr[4]    ; 3.539 ; 4.775 ; 4.775 ; 3.539 ;
; displaymode[1] ; svnrr[5]    ; 3.521 ; 4.756 ; 4.756 ; 3.521 ;
; displaymode[1] ; svnrr[6]    ; 4.772 ; 3.531 ; 3.531 ; 4.772 ;
+----------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.357   ; 0.215 ; -1.003   ; 0.771   ; -1.631              ;
;  clock           ; -15.357   ; 0.215 ; -1.003   ; 0.771   ; -1.631              ;
; Design-wide TNS  ; -6773.792 ; 0.0   ; -6.018   ; 0.0     ; -1171.085           ;
;  clock           ; -6773.792 ; 0.000 ; -6.018   ; 0.000   ; -1171.085           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
; playp     ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
; resetp    ; clock      ; 6.885 ; 6.885 ; Rise       ; clock           ;
; upp       ; clock      ; 4.054 ; 4.054 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -2.099 ; -2.099 ; Rise       ; clock           ;
; playp     ; clock      ; -1.937 ; -1.937 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.923 ; -1.923 ; Rise       ; clock           ;
; upp       ; clock      ; -1.710 ; -1.710 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 11.139 ; 11.139 ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
; invalid_led ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
; l_led       ; clock      ; 12.704 ; 12.704 ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 16.095 ; 16.095 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 15.910 ; 15.910 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 16.095 ; 16.095 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 15.436 ; 15.436 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 15.172 ; 15.172 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 15.571 ; 15.571 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 15.902 ; 15.902 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 20.433 ; 20.433 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 19.906 ; 19.906 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 19.858 ; 19.858 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 20.067 ; 20.067 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 20.010 ; 20.010 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 20.433 ; 20.433 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 19.781 ; 19.781 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 20.159 ; 20.159 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 23.469 ; 23.469 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 23.244 ; 23.244 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 22.852 ; 22.852 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 22.971 ; 22.971 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 22.885 ; 22.885 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 22.871 ; 22.871 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 23.464 ; 23.464 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 23.469 ; 23.469 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 20.899 ; 20.899 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 20.480 ; 20.480 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 20.502 ; 20.502 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 20.861 ; 20.861 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 20.835 ; 20.835 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 20.899 ; 20.899 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 20.867 ; 20.867 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 20.876 ; 20.876 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.822  ; 8.822  ; Rise       ; clock           ;
; w_led       ; clock      ; 10.897 ; 10.897 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.794 ; 4.794 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.296 ; 4.296 ; Rise       ; clock           ;
; l_led       ; clock      ; 5.185 ; 5.185 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 5.035 ; 5.035 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.335 ; 5.335 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.482 ; 5.482 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 5.134 ; 5.134 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.035 ; 5.035 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.345 ; 5.345 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.828 ; 5.828 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.844 ; 5.844 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.828 ; 5.828 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 5.925 ; 5.925 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 5.895 ; 5.895 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 5.832 ; 5.832 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 5.976 ; 5.976 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 6.135 ; 6.135 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 6.316 ; 6.316 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 6.135 ; 6.135 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 6.198 ; 6.198 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 6.156 ; 6.156 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 6.372 ; 6.372 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 6.372 ; 6.372 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.772 ; 5.772 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.772 ; 5.772 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 5.839 ; 5.839 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.974 ; 5.974 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 6.002 ; 6.002 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.983 ; 5.983 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.999 ; 5.999 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.803 ; 13.803 ; 13.803 ; 13.803 ;
; displaymode[0] ; svnll[1]    ; 8.240  ;        ;        ; 8.240  ;
; displaymode[0] ; svnll[2]    ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; displaymode[0] ; svnll[3]    ; 13.329 ; 13.329 ; 13.329 ; 13.329 ;
; displaymode[0] ; svnll[4]    ; 13.065 ; 13.065 ; 13.065 ; 13.065 ;
; displaymode[0] ; svnll[5]    ; 13.464 ; 13.464 ; 13.464 ; 13.464 ;
; displaymode[0] ; svnll[6]    ; 13.795 ; 13.795 ; 13.795 ; 13.795 ;
; displaymode[0] ; svnlr[0]    ; 17.799 ; 17.799 ; 17.799 ; 17.799 ;
; displaymode[0] ; svnlr[1]    ; 17.751 ; 17.751 ; 17.751 ; 17.751 ;
; displaymode[0] ; svnlr[2]    ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; displaymode[0] ; svnlr[3]    ; 17.903 ; 17.903 ; 17.903 ; 17.903 ;
; displaymode[0] ; svnlr[4]    ; 18.326 ; 18.326 ; 18.326 ; 18.326 ;
; displaymode[0] ; svnlr[5]    ; 17.674 ; 17.674 ; 17.674 ; 17.674 ;
; displaymode[0] ; svnlr[6]    ; 18.052 ; 18.052 ; 18.052 ; 18.052 ;
; displaymode[0] ; svnrl[0]    ; 18.454 ; 18.454 ; 18.454 ; 18.454 ;
; displaymode[0] ; svnrl[1]    ; 18.062 ; 18.062 ; 18.062 ; 18.062 ;
; displaymode[0] ; svnrl[2]    ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; displaymode[0] ; svnrl[3]    ; 18.095 ; 18.095 ; 18.095 ; 18.095 ;
; displaymode[0] ; svnrl[4]    ; 18.081 ; 18.081 ; 18.081 ; 18.081 ;
; displaymode[0] ; svnrl[5]    ; 18.674 ; 18.674 ; 18.674 ; 18.674 ;
; displaymode[0] ; svnrl[6]    ; 18.679 ; 18.679 ; 18.679 ; 18.679 ;
; displaymode[0] ; svnrr[0]    ; 15.690 ; 15.690 ; 15.690 ; 15.690 ;
; displaymode[0] ; svnrr[1]    ; 15.712 ; 15.712 ; 15.712 ; 15.712 ;
; displaymode[0] ; svnrr[2]    ; 16.071 ; 16.071 ; 16.071 ; 16.071 ;
; displaymode[0] ; svnrr[3]    ; 16.045 ; 16.045 ; 16.045 ; 16.045 ;
; displaymode[0] ; svnrr[4]    ; 16.109 ; 16.109 ; 16.109 ; 16.109 ;
; displaymode[0] ; svnrr[5]    ; 16.077 ; 16.077 ; 16.077 ; 16.077 ;
; displaymode[0] ; svnrr[6]    ; 16.086 ; 16.086 ; 16.086 ; 16.086 ;
; displaymode[1] ; svnll[0]    ; 13.536 ; 13.536 ; 13.536 ; 13.536 ;
; displaymode[1] ; svnll[1]    ; 8.185  ;        ;        ; 8.185  ;
; displaymode[1] ; svnll[2]    ; 13.721 ; 13.721 ; 13.721 ; 13.721 ;
; displaymode[1] ; svnll[3]    ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; displaymode[1] ; svnll[4]    ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; displaymode[1] ; svnll[5]    ; 13.197 ; 13.197 ; 13.197 ; 13.197 ;
; displaymode[1] ; svnll[6]    ; 13.528 ; 13.528 ; 13.528 ; 13.528 ;
; displaymode[1] ; svnlr[0]    ; 17.532 ; 17.532 ; 17.532 ; 17.532 ;
; displaymode[1] ; svnlr[1]    ; 17.484 ; 17.484 ; 17.484 ; 17.484 ;
; displaymode[1] ; svnlr[2]    ; 17.693 ; 17.693 ; 17.693 ; 17.693 ;
; displaymode[1] ; svnlr[3]    ; 17.636 ; 17.636 ; 17.636 ; 17.636 ;
; displaymode[1] ; svnlr[4]    ; 18.059 ; 18.059 ; 18.059 ; 18.059 ;
; displaymode[1] ; svnlr[5]    ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; displaymode[1] ; svnlr[6]    ; 17.785 ; 17.785 ; 17.785 ; 17.785 ;
; displaymode[1] ; svnrl[0]    ; 15.379 ; 15.379 ; 15.379 ; 15.379 ;
; displaymode[1] ; svnrl[1]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; displaymode[1] ; svnrl[2]    ; 15.106 ; 15.106 ; 15.106 ; 15.106 ;
; displaymode[1] ; svnrl[3]    ; 15.020 ; 15.020 ; 15.020 ; 15.020 ;
; displaymode[1] ; svnrl[4]    ; 15.006 ; 15.006 ; 15.006 ; 15.006 ;
; displaymode[1] ; svnrl[5]    ; 15.599 ; 15.599 ; 15.599 ; 15.599 ;
; displaymode[1] ; svnrl[6]    ; 15.604 ; 15.604 ; 15.604 ; 15.604 ;
; displaymode[1] ; svnrr[0]    ; 12.615 ; 12.615 ; 12.615 ; 12.615 ;
; displaymode[1] ; svnrr[1]    ; 12.637 ; 12.637 ; 12.637 ; 12.637 ;
; displaymode[1] ; svnrr[2]    ; 12.996 ; 12.996 ; 12.996 ; 12.996 ;
; displaymode[1] ; svnrr[3]    ; 12.970 ; 12.970 ; 12.970 ; 12.970 ;
; displaymode[1] ; svnrr[4]    ; 13.034 ; 13.034 ; 13.034 ; 13.034 ;
; displaymode[1] ; svnrr[5]    ; 13.002 ; 13.002 ; 13.002 ; 13.002 ;
; displaymode[1] ; svnrr[6]    ; 13.011 ; 13.011 ; 13.011 ; 13.011 ;
+----------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; displaymode[0] ; svnll[1]    ; 3.823 ;       ;       ; 3.823 ;
; displaymode[0] ; svnll[2]    ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; displaymode[0] ; svnll[3]    ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; displaymode[0] ; svnll[4]    ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; displaymode[0] ; svnll[5]    ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; displaymode[0] ; svnll[6]    ; 4.368 ; 3.966 ; 3.966 ; 4.368 ;
; displaymode[0] ; svnlr[0]    ; 3.577 ; 4.554 ; 4.554 ; 3.577 ;
; displaymode[0] ; svnlr[1]    ; 3.843 ; 4.533 ; 4.533 ; 3.843 ;
; displaymode[0] ; svnlr[2]    ; 3.942 ; 4.632 ; 4.632 ; 3.942 ;
; displaymode[0] ; svnlr[3]    ; 3.908 ; 4.601 ; 4.601 ; 3.908 ;
; displaymode[0] ; svnlr[4]    ; 3.804 ; 4.762 ; 4.762 ; 3.804 ;
; displaymode[0] ; svnlr[5]    ; 3.837 ; 4.538 ; 4.538 ; 3.837 ;
; displaymode[0] ; svnlr[6]    ; 4.681 ; 3.986 ; 3.986 ; 4.681 ;
; displaymode[0] ; svnrl[0]    ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; displaymode[0] ; svnrl[1]    ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; displaymode[0] ; svnrl[2]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; displaymode[0] ; svnrl[3]    ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; displaymode[0] ; svnrl[4]    ; 5.197 ; 5.197 ; 5.197 ; 5.197 ;
; displaymode[0] ; svnrl[5]    ; 5.413 ; 5.413 ; 5.413 ; 5.413 ;
; displaymode[0] ; svnrl[6]    ; 5.413 ; 5.413 ; 5.413 ; 5.413 ;
; displaymode[0] ; svnrr[0]    ; 5.081 ; 4.988 ; 4.988 ; 5.081 ;
; displaymode[0] ; svnrr[1]    ; 5.094 ; 5.055 ; 5.055 ; 5.094 ;
; displaymode[0] ; svnrr[2]    ; 5.190 ; 5.229 ; 5.229 ; 5.190 ;
; displaymode[0] ; svnrr[3]    ; 5.175 ; 5.175 ; 5.175 ; 5.175 ;
; displaymode[0] ; svnrr[4]    ; 5.258 ; 5.218 ; 5.218 ; 5.258 ;
; displaymode[0] ; svnrr[5]    ; 5.199 ; 5.238 ; 5.238 ; 5.199 ;
; displaymode[0] ; svnrr[6]    ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; displaymode[1] ; svnll[0]    ; 3.986 ; 4.260 ; 4.260 ; 3.986 ;
; displaymode[1] ; svnll[1]    ; 3.800 ;       ;       ; 3.800 ;
; displaymode[1] ; svnll[2]    ; 4.134 ; 4.407 ; 4.407 ; 4.134 ;
; displaymode[1] ; svnll[3]    ; 3.785 ; 4.059 ; 4.059 ; 3.785 ;
; displaymode[1] ; svnll[4]    ; 3.683 ; 3.960 ; 3.960 ; 3.683 ;
; displaymode[1] ; svnll[5]    ; 3.876 ; 4.135 ; 4.135 ; 3.876 ;
; displaymode[1] ; svnll[6]    ; 4.270 ; 4.013 ; 4.013 ; 4.270 ;
; displaymode[1] ; svnlr[0]    ; 3.513 ; 4.988 ; 4.988 ; 3.513 ;
; displaymode[1] ; svnlr[1]    ; 3.793 ; 4.972 ; 4.972 ; 3.793 ;
; displaymode[1] ; svnlr[2]    ; 3.893 ; 5.069 ; 5.069 ; 3.893 ;
; displaymode[1] ; svnlr[3]    ; 3.859 ; 5.039 ; 5.039 ; 3.859 ;
; displaymode[1] ; svnlr[4]    ; 3.882 ; 5.199 ; 5.199 ; 3.882 ;
; displaymode[1] ; svnlr[5]    ; 3.787 ; 4.976 ; 4.976 ; 3.787 ;
; displaymode[1] ; svnlr[6]    ; 5.120 ; 3.936 ; 3.936 ; 5.120 ;
; displaymode[1] ; svnrl[0]    ; 3.571 ; 4.957 ; 4.957 ; 3.571 ;
; displaymode[1] ; svnrl[1]    ; 3.395 ; 4.789 ; 4.789 ; 3.395 ;
; displaymode[1] ; svnrl[2]    ; 3.455 ; 4.854 ; 4.854 ; 3.455 ;
; displaymode[1] ; svnrl[3]    ; 3.396 ; 4.788 ; 4.788 ; 3.396 ;
; displaymode[1] ; svnrl[4]    ; 3.413 ; 4.809 ; 4.809 ; 3.413 ;
; displaymode[1] ; svnrl[5]    ; 3.565 ; 5.013 ; 5.013 ; 3.565 ;
; displaymode[1] ; svnrl[6]    ; 5.028 ; 3.557 ; 3.557 ; 5.028 ;
; displaymode[1] ; svnrr[0]    ; 3.363 ; 4.545 ; 4.545 ; 3.363 ;
; displaymode[1] ; svnrr[1]    ; 3.375 ; 4.612 ; 4.612 ; 3.375 ;
; displaymode[1] ; svnrr[2]    ; 3.509 ; 4.747 ; 4.747 ; 3.509 ;
; displaymode[1] ; svnrr[3]    ; 3.496 ; 4.732 ; 4.732 ; 3.496 ;
; displaymode[1] ; svnrr[4]    ; 3.539 ; 4.775 ; 4.775 ; 3.539 ;
; displaymode[1] ; svnrr[5]    ; 3.521 ; 4.756 ; 4.756 ; 3.521 ;
; displaymode[1] ; svnrr[6]    ; 4.772 ; 3.531 ; 3.531 ; 4.772 ;
+----------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 47075274 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 47075274 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 914   ; 914  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 2737  ; 2737 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Apr  5 23:57:56 2017
Info: Command: quartus_sta g07_lab5 -c g07_lab5
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g07_lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.357     -6773.792 clock 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clock 
Info (332146): Worst-case recovery slack is -1.003
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.003        -6.018 clock 
Info (332146): Worst-case removal slack is 1.647
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.647         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631     -1171.085 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.112     -2052.260 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332146): Worst-case recovery slack is 0.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.078         0.000 clock 
Info (332146): Worst-case removal slack is 0.771
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.771         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -958.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Wed Apr  5 23:57:58 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


