# 时序逻辑设计之计数器

## 时序逻辑基本概念（相较于之前的三八译码器）

- 时序逻辑区别于之前的组合逻辑

- 时序逻辑的核心部件：D触发器

	- D输入 

	- Q输出 

	- CK时钟

	- CK由0变化1的过程才会触发D端口的数据传送到Q端口

	- 特性：存储特性![image-20230920204456351](https://lgy0404.oss-cn-shanghai.aliyuncs.com/typoraimage-20230920204456351.png)

		

## 计数器基本概念，基本的4位加法器结构图

- 下一个数等于前一个数加1
- Cnt = cnt + 1
- 四位加法器
	- 左边是个加法器
	- 一边是高电平，值一直为1
	- 另一边是输出Q
	- Q的初始值是0
	- CK每来一个上升沿，Q端口的值加1

![image-20230920204624441](https://lgy0404.oss-cn-shanghai.aliyuncs.com/typoraimage-20230920204624441.png)

## 设计一个以1秒频率闪烁的LED灯（亮灭各500ms）



## 计数值与计数时间的关系。