VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {triangle}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {Operating Condition} {WCCOM}
  {PVT Mode} {max}
  {Tree Type} {balanced}
  {Process} {1.000}
  {Voltage} {0.900}
  {Temperature} {125.000}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {v10.12-s181_1 ((64bit) 07/28/2011 22:52 (Linux 2.6))}
  {DATE} {December 10, 2015}
END_BANNER
PATH 1
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST17/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST17/RC_CGIC_INST} {E} {CKLNQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {y_min_reg[1]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.137}
    {-} {Clock Gating Setup} {0.048}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.490}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.561}
    {=} {Slack Time} {-0.071}
  END_SLK_CLC
  SLK -0.071
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.031} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.029} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.012} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.010} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.007} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.078} {0.007} {} {} {} 
    INST {clk__L3_I1} {I} {^} {ZN} {v} {} {INVD6} {0.013} {0.000} {0.011} {} {0.091} {0.020} {} {1} {(64.90, 53.60) (65.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N1} {} {0.000} {0.000} {0.011} {0.008} {0.091} {0.020} {} {} {} 
    INST {clk__L4_I1} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.013} {} {0.103} {0.032} {} {1} {(70.30, 50.00) (71.10, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N1} {} {0.000} {0.000} {0.013} {0.004} {0.103} {0.032} {} {} {} 
    INST {clk__L5_I0} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.019} {} {0.137} {0.066} {} {1} {(74.10, 53.60) (75.70, 53.20)} 
    NET {} {} {} {} {} {clk__L5_N0} {} {0.000} {0.000} {0.019} {0.008} {0.137} {0.066} {} {} {} 
    INST {RC_CG_HIER_INST17/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.080} {0.000} {0.065} {} {0.218} {0.147} {} {3} {(41.70, 36.80) (40.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7548} {} {0.000} {0.000} {0.065} {0.006} {0.218} {0.147} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {y_min_reg[1]} {CP} {^} {Q} {v} {} {DFQD4} {0.143} {0.000} {0.031} {} {0.361} {0.290} {} {3} {(39.30, 32.60) (43.10, 32.80)} 
    NET {} {} {} {} {} {y_min[1]} {} {0.000} {0.000} {0.031} {0.008} {0.361} {0.290} {} {} {} 
    INST {g7363} {A2} {v} {ZN} {^} {} {OAI211D2} {0.037} {0.000} {0.048} {} {0.398} {0.327} {} {1} {(37.70, 32.60) (38.30, 32.40)} 
    NET {} {} {} {} {} {n_542} {} {0.000} {0.000} {0.048} {0.002} {0.398} {0.327} {} {} {} 
    INST {g7362} {A1} {^} {ZN} {v} {} {ND2D1} {0.040} {0.000} {0.044} {} {0.438} {0.367} {} {1} {(35.70, 32.40) (35.90, 32.80)} 
    NET {} {} {} {} {} {n_544} {} {0.000} {0.000} {0.044} {0.003} {0.438} {0.367} {} {} {} 
    INST {g7361} {A} {v} {CON} {^} {} {FCICOND1} {0.073} {0.000} {0.120} {} {0.511} {0.440} {} {1} {(35.10, 36.40) (34.90, 36.00)} 
    NET {} {} {} {} {} {n_545} {} {0.000} {0.000} {0.120} {0.003} {0.511} {0.440} {} {} {} 
    INST {g5975} {A2} {^} {ZN} {v} {} {OAI21D2} {0.049} {0.000} {0.049} {} {0.561} {0.490} {} {1} {(38.10, 34.80) (38.70, 34.20)} 
    HPIN {RC_CG_HIER_INST17} {enable} {v} {} {} {} {} {} {} {} {} {0.561} {0.490} {} {} {} 
    NET {} {} {} {} {} {n_372} {} {0.000} {0.000} {0.049} {0.003} {0.561} {0.490} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.111} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.113} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.130} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.132} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.149} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.078} {0.149} {} {} {} 
    INST {clk__L3_I1} {I} {^} {ZN} {v} {} {INVD6} {0.013} {0.000} {0.011} {} {0.091} {0.162} {} {1} {(64.90, 53.60) (65.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N1} {} {0.000} {0.000} {0.011} {0.008} {0.091} {0.162} {} {} {} 
    INST {clk__L4_I1} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.013} {} {0.103} {0.174} {} {1} {(70.30, 50.00) (71.10, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N1} {} {0.000} {0.000} {0.013} {0.004} {0.104} {0.175} {} {} {} 
    INST {clk__L5_I0} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.019} {} {0.137} {0.208} {} {1} {(74.10, 53.60) (75.70, 53.20)} 
    NET {} {} {} {} {} {clk__L5_N0} {} {0.000} {0.000} {0.019} {0.008} {0.137} {0.208} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1
PATH 2
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST10/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST10/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[2]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.104}
    {-} {Clock Gating Setup} {0.040}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.464}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.531}
    {=} {Slack Time} {-0.067}
  END_SLK_CLC
  SLK -0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.026} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.008} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.040} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.041} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.056} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.056} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.143} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.143} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[2]} {CP} {^} {Q} {v} {} {DFQD4} {0.160} {0.000} {0.046} {} {0.371} {0.304} {} {6} {(74.90, 47.80) (78.70, 48.00)} 
    NET {} {} {} {} {} {control[2]} {} {0.000} {0.000} {0.046} {0.021} {0.371} {0.304} {} {} {} 
    INST {g6162} {I} {v} {ZN} {^} {} {INVD6} {0.025} {0.000} {0.024} {} {0.396} {0.329} {} {2} {(71.70, 47.80) (72.50, 47.80)} 
    NET {} {} {} {} {} {n_149} {} {0.000} {0.000} {0.024} {0.009} {0.396} {0.329} {} {} {} 
    INST {g109} {A2} {^} {ZN} {v} {} {CKND2D4} {0.041} {0.000} {0.051} {} {0.437} {0.369} {} {4} {(72.30, 46.40) (73.30, 45.80)} 
    NET {} {} {} {} {} {n_525} {} {0.000} {0.000} {0.051} {0.017} {0.437} {0.370} {} {} {} 
    INST {g108} {I} {v} {ZN} {^} {} {CKND4} {0.028} {0.000} {0.028} {} {0.465} {0.398} {} {3} {(74.10, 49.80) (74.70, 50.00)} 
    NET {} {} {} {} {} {n_531} {} {0.000} {0.000} {0.028} {0.008} {0.465} {0.398} {} {} {} 
    INST {g105} {A1} {^} {Z} {^} {} {AO31D4} {0.066} {0.000} {0.029} {} {0.531} {0.464} {} {1} {(48.50, 53.80) (50.70, 53.20)} 
    HPIN {RC_CG_HIER_INST10} {enable} {^} {} {} {} {} {} {} {} {} {0.531} {0.464} {} {} {} 
    NET {} {} {} {} {} {n_532} {} {0.000} {0.000} {0.029} {0.003} {0.531} {0.464} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.109} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.127} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.144} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.144} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.157} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.158} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.171} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.171} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 2
PATH 3
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST4/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST4/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.079}
    {-} {Clock Gating Setup} {0.044}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.435}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.502}
    {=} {Slack Time} {-0.067}
  END_SLK_CLC
  SLK -0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.060} {-0.007} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.040} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.041} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.057} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.057} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.144} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.144} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {^} {} {DFQD4} {0.155} {0.000} {0.061} {} {0.366} {0.299} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.061} {0.023} {0.367} {0.300} {} {} {} 
    INST {g7408} {A1} {^} {ZN} {^} {} {INR2D4} {0.070} {0.000} {0.055} {} {0.436} {0.369} {} {3} {(77.10, 53.60) (78.30, 53.20)} 
    NET {} {} {} {} {} {n_597} {} {0.000} {0.000} {0.055} {0.008} {0.436} {0.369} {} {} {} 
    INST {g627} {I} {^} {ZN} {v} {} {INVD2} {0.029} {0.000} {0.028} {} {0.466} {0.399} {} {2} {(71.70, 55.40) (72.10, 55.40)} 
    NET {} {} {} {} {} {n_457} {} {0.000} {0.000} {0.028} {0.007} {0.466} {0.399} {} {} {} 
    INST {FE_RC_38_0} {A1} {v} {ZN} {^} {} {OAI21D4} {0.036} {0.000} {0.048} {} {0.502} {0.435} {} {1} {(72.30, 57.60) (71.90, 57.80)} 
    HPIN {RC_CG_HIER_INST4} {enable} {^} {} {} {} {} {} {} {} {} {0.502} {0.435} {} {} {} 
    NET {} {} {} {} {} {n_536} {} {0.000} {0.000} {0.048} {0.005} {0.502} {0.435} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.109} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.128} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.145} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.145} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 3
PATH 4
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D1_reg[4]} {CP}
  ENDPT {D1_reg[4]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.200}
    {-} {Setup} {0.086}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.514}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.581}
    {=} {Slack Time} {-0.067}
  END_SLK_CLC
  SLK -0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.007} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.015} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.015} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.030} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.030} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.068} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.068} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.111} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.111} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.149} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.149} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.295} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.295} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.380} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.381} {} {} {} 
    INST {g5918} {A2} {^} {Z} {^} {} {AN2XD1} {0.132} {0.000} {0.139} {} {0.580} {0.513} {} {7} {(54.90, 61.40) (55.50, 61.80)} 
    NET {} {} {} {} {} {n_407} {} {0.001} {0.000} {0.139} {0.016} {0.581} {0.514} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.109} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.128} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.154} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.154} {} {} {} 
    INST {RC_CG_HIER_INST9/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.113} {0.000} {0.118} {} {0.200} {0.267} {} {7} {(68.50, 68.80) (69.50, 68.60)} 
    NET {} {} {} {} {} {rc_gclk_7516} {} {0.000} {0.000} {0.118} {0.012} {0.200} {0.267} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 4
PATH 5
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST16/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST16/RC_CGIC_INST} {E} {CKLNQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[3]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.138}
    {-} {Clock Gating Setup} {0.046}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.492}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.558}
    {=} {Slack Time} {-0.066}
  END_SLK_CLC
  SLK -0.066
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.026} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.024} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.007} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.007} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.041} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.042} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.058} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.058} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.145} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.145} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[3]} {CP} {^} {Q} {^} {} {DFQD4} {0.150} {0.000} {0.052} {} {0.361} {0.294} {} {6} {(80.50, 40.40) (84.30, 40.40)} 
    NET {} {} {} {} {} {control[3]} {} {0.000} {0.000} {0.052} {0.018} {0.361} {0.295} {} {} {} 
    INST {FE_OCP_RBC22_control_3_} {I} {^} {ZN} {v} {} {CKND4} {0.027} {0.000} {0.024} {} {0.388} {0.322} {} {2} {(69.90, 46.20) (70.50, 46.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN22_control_3_} {} {0.000} {0.000} {0.024} {0.009} {0.388} {0.322} {} {} {} 
    INST {g109} {A1} {v} {ZN} {^} {} {CKND2D4} {0.041} {0.000} {0.062} {} {0.429} {0.363} {} {4} {(72.70, 46.20) (73.30, 45.80)} 
    NET {} {} {} {} {} {n_525} {} {0.000} {0.000} {0.062} {0.017} {0.429} {0.363} {} {} {} 
    INST {g107} {B1} {^} {ZN} {v} {} {IND2D2} {0.054} {0.000} {0.059} {} {0.483} {0.417} {} {4} {(67.50, 46.20) (67.90, 45.80)} 
    NET {} {} {} {} {} {n_535} {} {0.000} {0.000} {0.059} {0.009} {0.483} {0.417} {} {} {} 
    INST {g6123} {I} {v} {ZN} {^} {} {INVD2} {0.043} {0.000} {0.049} {} {0.526} {0.460} {} {3} {(57.50, 36.60) (57.90, 36.40)} 
    NET {} {} {} {} {} {n_160} {} {0.000} {0.000} {0.049} {0.009} {0.526} {0.460} {} {} {} 
    INST {g5974} {A1} {^} {ZN} {v} {} {OAI21D1} {0.032} {0.000} {0.038} {} {0.558} {0.492} {} {1} {(36.30, 38.40) (36.90, 38.80)} 
    HPIN {RC_CG_HIER_INST16} {enable} {v} {} {} {} {} {} {} {} {} {0.558} {0.492} {} {} {} 
    NET {} {} {} {} {} {n_374} {} {0.000} {0.000} {0.038} {0.002} {0.558} {0.492} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.106} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.108} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.125} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.127} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.145} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {0.146} {} {} {} 
    INST {clk__L3_I6} {I} {^} {ZN} {v} {} {INVD12} {0.011} {0.000} {0.008} {} {0.091} {0.157} {} {1} {(62.50, 51.80) (64.30, 51.20)} 
    NET {} {} {} {} {} {clk__L3_N6} {} {0.000} {0.000} {0.008} {0.007} {0.091} {0.157} {} {} {} 
    INST {clk__L4_I3} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.014} {} {0.103} {0.169} {} {1} {(66.70, 50.00) (67.50, 49.60)} 
    NET {} {} {} {} {} {clk__L4_N3} {} {0.000} {0.000} {0.014} {0.005} {0.103} {0.169} {} {} {} 
    INST {clk__L5_I2} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.020} {} {0.137} {0.203} {} {1} {(79.10, 51.60) (80.70, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N2} {} {0.000} {0.000} {0.020} {0.008} {0.138} {0.204} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 5
PATH 6
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D0_reg[4]} {CP}
  ENDPT {D0_reg[4]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.202}
    {-} {Setup} {0.086}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.516}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.581}
    {=} {Slack Time} {-0.065}
  END_SLK_CLC
  SLK -0.065
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.025} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.023} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.005} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.017} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.017} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.032} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.032} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.070} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.070} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.113} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.113} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.150} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.150} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.297} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.297} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.382} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.383} {} {} {} 
    INST {g5918} {A2} {^} {Z} {^} {} {AN2XD1} {0.132} {0.000} {0.139} {} {0.580} {0.515} {} {7} {(54.90, 61.40) (55.50, 61.80)} 
    NET {} {} {} {} {} {n_407} {} {0.001} {0.000} {0.139} {0.016} {0.581} {0.516} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.105} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.107} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.124} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.126} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.152} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.152} {} {} {} 
    INST {RC_CG_HIER_INST8/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.115} {0.000} {0.122} {} {0.202} {0.267} {} {7} {(75.50, 72.40) (76.50, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7512} {} {0.000} {0.000} {0.122} {0.013} {0.202} {0.267} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 6
PATH 7
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST15/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST15/RC_CGIC_INST} {E} {CKLNQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[3]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.143}
    {-} {Clock Gating Setup} {0.046}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.497}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.561}
    {=} {Slack Time} {-0.065}
  END_SLK_CLC
  SLK -0.065
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.025} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.023} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.005} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.005} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.043} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.043} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.059} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.059} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.146} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.146} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[3]} {CP} {^} {Q} {^} {} {DFQD4} {0.150} {0.000} {0.052} {} {0.361} {0.296} {} {6} {(80.50, 40.40) (84.30, 40.40)} 
    NET {} {} {} {} {} {control[3]} {} {0.000} {0.000} {0.052} {0.018} {0.361} {0.296} {} {} {} 
    INST {FE_OCP_RBC22_control_3_} {I} {^} {ZN} {v} {} {CKND4} {0.027} {0.000} {0.024} {} {0.388} {0.324} {} {2} {(69.90, 46.20) (70.50, 46.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN22_control_3_} {} {0.000} {0.000} {0.024} {0.009} {0.388} {0.324} {} {} {} 
    INST {g109} {A1} {v} {ZN} {^} {} {CKND2D4} {0.041} {0.000} {0.062} {} {0.429} {0.364} {} {4} {(72.70, 46.20) (73.30, 45.80)} 
    NET {} {} {} {} {} {n_525} {} {0.000} {0.000} {0.062} {0.017} {0.429} {0.365} {} {} {} 
    INST {g107} {B1} {^} {ZN} {v} {} {IND2D2} {0.054} {0.000} {0.059} {} {0.483} {0.418} {} {4} {(67.50, 46.20) (67.90, 45.80)} 
    NET {} {} {} {} {} {n_535} {} {0.000} {0.000} {0.059} {0.009} {0.483} {0.418} {} {} {} 
    INST {g6123} {I} {v} {ZN} {^} {} {INVD2} {0.043} {0.000} {0.049} {} {0.526} {0.462} {} {3} {(57.50, 36.60) (57.90, 36.40)} 
    NET {} {} {} {} {} {n_160} {} {0.000} {0.000} {0.049} {0.009} {0.526} {0.462} {} {} {} 
    INST {g55} {A1} {^} {ZN} {v} {} {OAI21D1} {0.035} {0.000} {0.040} {} {0.561} {0.497} {} {1} {(56.70, 36.40) (57.30, 36.20)} 
    HPIN {RC_CG_HIER_INST15} {enable} {v} {} {} {} {} {} {} {} {} {0.561} {0.497} {} {} {} 
    NET {} {} {} {} {} {n_540} {} {0.000} {0.000} {0.040} {0.002} {0.561} {0.497} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.105} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.106} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.124} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.125} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.144} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {0.144} {} {} {} 
    INST {clk__L3_I4} {I} {^} {ZN} {v} {} {INVD3} {0.017} {0.000} {0.018} {} {0.097} {0.161} {} {1} {(63.70, 53.60) (64.10, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N4} {} {0.000} {0.000} {0.018} {0.008} {0.097} {0.162} {} {} {} 
    INST {clk__L4_I2} {I} {v} {ZN} {^} {} {INVD6} {0.014} {0.000} {0.012} {} {0.111} {0.175} {} {1} {(68.50, 50.00) (69.30, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N2} {} {0.000} {0.000} {0.012} {0.004} {0.111} {0.175} {} {} {} 
    INST {clk__L5_I1} {I} {^} {Z} {^} {} {BUFFD8} {0.032} {0.000} {0.018} {} {0.143} {0.208} {} {1} {(69.50, 51.60) (71.30, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N1} {} {0.000} {0.000} {0.018} {0.006} {0.143} {0.208} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 7
PATH 8
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D1_reg[0]} {CP}
  ENDPT {D1_reg[0]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.200}
    {-} {Setup} {0.086}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.515}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.578}
    {=} {Slack Time} {-0.063}
  END_SLK_CLC
  SLK -0.063
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.023} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.021} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.004} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.003} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.018} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.018} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.034} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.034} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.072} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.072} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.114} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.114} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.152} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.152} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.298} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.299} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.383} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.385} {} {} {} 
    INST {g5970} {A2} {^} {Z} {^} {} {AN2XD1} {0.129} {0.000} {0.134} {} {0.577} {0.514} {} {7} {(65.50, 57.60) (66.10, 58.00)} 
    NET {} {} {} {} {} {n_404} {} {0.001} {0.000} {0.134} {0.015} {0.578} {0.515} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.103} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.105} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.122} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.124} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.150} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.151} {} {} {} 
    INST {RC_CG_HIER_INST9/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.113} {0.000} {0.118} {} {0.200} {0.263} {} {7} {(68.50, 68.80) (69.50, 68.60)} 
    NET {} {} {} {} {} {rc_gclk_7516} {} {0.000} {0.000} {0.118} {0.012} {0.200} {0.263} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 8
PATH 9
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST2/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST2/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[2]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.110}
    {-} {Clock Gating Setup} {0.049}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.461}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.524}
    {=} {Slack Time} {-0.063}
  END_SLK_CLC
  SLK -0.063
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.023} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.021} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.004} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.004} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.044} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.045} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.061} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.061} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.148} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.148} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[2]} {CP} {^} {Q} {^} {} {DFQD4} {0.153} {0.000} {0.056} {} {0.363} {0.300} {} {6} {(74.90, 47.80) (78.70, 48.00)} 
    NET {} {} {} {} {} {control[2]} {} {0.000} {0.000} {0.056} {0.021} {0.364} {0.301} {} {} {} 
    INST {g6162} {I} {^} {ZN} {v} {} {INVD6} {0.021} {0.000} {0.021} {} {0.385} {0.322} {} {2} {(71.70, 47.80) (72.50, 47.80)} 
    NET {} {} {} {} {} {n_149} {} {0.000} {0.000} {0.021} {0.009} {0.385} {0.322} {} {} {} 
    INST {g7358} {A1} {v} {ZN} {^} {} {NR2XD2} {0.048} {0.000} {0.075} {} {0.433} {0.370} {} {4} {(69.70, 47.80) (68.50, 47.40)} 
    NET {} {} {} {} {} {n_502} {} {0.000} {0.000} {0.075} {0.014} {0.434} {0.370} {} {} {} 
    INST {g6122} {A1} {^} {ZN} {v} {} {CKND2D4} {0.040} {0.000} {0.041} {} {0.473} {0.410} {} {5} {(64.90, 49.80) (65.50, 49.60)} 
    NET {} {} {} {} {} {n_400} {} {0.000} {0.000} {0.041} {0.010} {0.473} {0.410} {} {} {} 
    INST {g6055} {A1} {v} {ZN} {^} {} {CKND2D0} {0.051} {0.000} {0.070} {} {0.524} {0.461} {} {1} {(56.10, 55.20) (56.30, 55.60)} 
    HPIN {RC_CG_HIER_INST2} {enable} {^} {} {} {} {} {} {} {} {} {0.524} {0.461} {} {} {} 
    NET {} {} {} {} {} {n_345} {} {0.000} {0.000} {0.070} {0.002} {0.524} {0.461} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.103} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.105} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.122} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.123} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.142} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.142} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.157} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.158} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.173} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.173} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 9
PATH 10
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST1/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST1/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.124}
    {-} {Clock Gating Setup} {0.047}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.476}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.539}
    {=} {Slack Time} {-0.063}
  END_SLK_CLC
  SLK -0.063
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.023} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.021} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.004} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.060} {-0.003} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.044} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.045} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.061} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.061} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.148} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.148} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {^} {} {DFQD4} {0.155} {0.000} {0.061} {} {0.366} {0.303} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.061} {0.023} {0.367} {0.304} {} {} {} 
    INST {g7408} {A1} {^} {ZN} {^} {} {INR2D4} {0.070} {0.000} {0.055} {} {0.436} {0.374} {} {3} {(77.10, 53.60) (78.30, 53.20)} 
    NET {} {} {} {} {} {n_597} {} {0.000} {0.000} {0.055} {0.008} {0.436} {0.374} {} {} {} 
    INST {g6111} {A1} {^} {ZN} {v} {} {CKND2D1} {0.050} {0.000} {0.059} {} {0.487} {0.424} {} {3} {(65.90, 55.40) (66.10, 55.60)} 
    NET {} {} {} {} {} {n_398} {} {0.000} {0.000} {0.059} {0.005} {0.487} {0.424} {} {} {} 
    INST {g6049} {A1} {v} {ZN} {^} {} {CKND2D0} {0.052} {0.000} {0.063} {} {0.539} {0.476} {} {1} {(66.70, 55.40) (66.90, 55.60)} 
    HPIN {RC_CG_HIER_INST1} {enable} {^} {} {} {} {} {} {} {} {} {0.539} {0.476} {} {} {} 
    NET {} {} {} {} {} {n_341} {} {0.000} {0.000} {0.063} {0.002} {0.539} {0.476} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.103} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.104} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.122} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.122} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.170} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.171} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.186} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.187} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 10
PATH 11
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST8/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST8/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.087}
    {-} {Clock Gating Setup} {0.036}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.451}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.514}
    {=} {Slack Time} {-0.062}
  END_SLK_CLC
  SLK -0.062
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.022} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.021} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.003} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.045} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.046} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.061} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.061} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.148} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.148} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {v} {} {DFQD4} {0.162} {0.000} {0.049} {} {0.373} {0.311} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.049} {0.023} {0.373} {0.311} {} {} {} 
    INST {FE_RC_33_0} {A2} {v} {ZN} {^} {} {NR2XD2} {0.068} {0.000} {0.087} {} {0.441} {0.379} {} {6} {(81.30, 47.80) (81.70, 47.40)} 
    NET {} {} {} {} {} {n_491} {} {0.001} {0.000} {0.087} {0.017} {0.442} {0.380} {} {} {} 
    INST {g14} {A1} {^} {ZN} {v} {} {CKND2D2} {0.049} {0.000} {0.051} {} {0.491} {0.429} {} {2} {(70.50, 53.80) (70.00, 53.54)} 
    NET {} {} {} {} {} {n_492} {} {0.000} {0.000} {0.051} {0.007} {0.491} {0.429} {} {} {} 
    INST {g6052} {A1} {v} {ZN} {^} {} {ND2D2} {0.023} {0.000} {0.023} {} {0.514} {0.451} {} {1} {(72.50, 70.60) (72.50, 71.00)} 
    HPIN {RC_CG_HIER_INST8} {enable} {^} {} {} {} {} {} {} {} {} {0.514} {0.451} {} {} {} 
    NET {} {} {} {} {} {n_342} {} {0.000} {0.000} {0.023} {0.002} {0.514} {0.451} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.102} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.104} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.122} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.123} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.149} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.150} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 11
PATH 12
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {inc_y_reg} {CP}
  ENDPT {inc_y_reg} {D} {DFD2} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.005}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.603}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.665}
    {=} {Slack Time} {-0.062}
  END_SLK_CLC
  SLK -0.062
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.022} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.021} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.060} {-0.003} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.045} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.046} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.061} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.061} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.148} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.148} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {^} {} {DFQD4} {0.155} {0.000} {0.061} {} {0.366} {0.304} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.061} {0.023} {0.367} {0.304} {} {} {} 
    INST {g7408} {A1} {^} {ZN} {^} {} {INR2D4} {0.070} {0.000} {0.055} {} {0.436} {0.374} {} {3} {(77.10, 53.60) (78.30, 53.20)} 
    NET {} {} {} {} {} {n_597} {} {0.000} {0.000} {0.055} {0.008} {0.436} {0.374} {} {} {} 
    INST {g6111} {A1} {^} {ZN} {v} {} {CKND2D1} {0.050} {0.000} {0.059} {} {0.487} {0.424} {} {3} {(65.90, 55.40) (66.10, 55.60)} 
    NET {} {} {} {} {} {n_398} {} {0.000} {0.000} {0.059} {0.005} {0.487} {0.424} {} {} {} 
    INST {g6110} {I} {v} {ZN} {^} {} {INVD2} {0.060} {0.000} {0.079} {} {0.547} {0.484} {} {6} {(64.70, 55.60) (65.10, 55.40)} 
    NET {} {} {} {} {} {n_164} {} {0.000} {0.000} {0.079} {0.017} {0.547} {0.485} {} {} {} 
    INST {g626} {A1} {^} {ZN} {v} {} {CKND2D2} {0.028} {0.000} {0.029} {} {0.575} {0.513} {} {1} {(67.10, 44.00) (66.60, 44.27)} 
    NET {} {} {} {} {} {n_460} {} {0.000} {0.000} {0.029} {0.002} {0.575} {0.513} {} {} {} 
    INST {g616} {A1} {v} {ZN} {^} {} {MAOI22D1} {0.043} {0.000} {0.068} {} {0.618} {0.556} {} {1} {(64.90, 44.20) (65.30, 43.80)} 
    NET {} {} {} {} {} {n_465} {} {0.000} {0.000} {0.068} {0.002} {0.618} {0.556} {} {} {} 
    INST {g126} {B} {^} {ZN} {v} {} {OAI21D1} {0.047} {0.000} {0.038} {} {0.665} {0.603} {} {1} {(68.10, 40.20) (68.50, 40.20)} 
    NET {} {} {} {} {} {n_523} {} {0.000} {0.000} {0.038} {0.002} {0.665} {0.603} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.102} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.104} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.121} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.122} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.144} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.144} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.159} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.160} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.197} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.197} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.240} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.178} {0.240} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.270} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.270} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 12
PATH 13
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST9/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST9/RC_CGIC_INST} {E} {CKLNQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[1]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.087}
    {-} {Clock Gating Setup} {0.039}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.449}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.511}
    {=} {Slack Time} {-0.062}
  END_SLK_CLC
  SLK -0.062
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.022} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.021} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.060} {-0.003} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.045} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.046} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.061} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.062} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.148} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.149} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[1]} {CP} {^} {Q} {v} {} {DFQD4} {0.161} {0.000} {0.047} {} {0.371} {0.309} {} {8} {(79.90, 53.60) (83.70, 53.80)} 
    NET {} {} {} {} {} {control[1]} {} {0.000} {0.000} {0.047} {0.021} {0.372} {0.309} {} {} {} 
    INST {FE_RC_46_0} {A1} {v} {ZN} {v} {} {INR2XD2} {0.083} {0.000} {0.048} {} {0.454} {0.392} {} {3} {(80.50, 50.00) (81.30, 49.60)} 
    NET {} {} {} {} {} {n_426} {} {0.000} {0.000} {0.048} {0.011} {0.454} {0.392} {} {} {} 
    INST {g22} {A1} {v} {ZN} {^} {} {ND2D3} {0.033} {0.000} {0.039} {} {0.487} {0.425} {} {3} {(64.10, 47.80) (64.70, 48.20)} 
    NET {} {} {} {} {} {n_598} {} {0.000} {0.000} {0.039} {0.008} {0.488} {0.425} {} {} {} 
    INST {g6048} {A1} {^} {ZN} {v} {} {ND2D2} {0.023} {0.000} {0.021} {} {0.511} {0.449} {} {1} {(64.30, 66.80) (64.50, 67.20)} 
    HPIN {RC_CG_HIER_INST9} {enable} {v} {} {} {} {} {} {} {} {} {0.511} {0.449} {} {} {} 
    NET {} {} {} {} {} {n_343} {} {0.000} {0.000} {0.021} {0.002} {0.511} {0.449} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.102} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.104} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.121} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.123} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.149} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.150} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 13
PATH 14
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST13/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST13/RC_CGIC_INST} {E} {CKLNQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[2]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.124}
    {-} {Clock Gating Setup} {0.056}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.468}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.530}
    {=} {Slack Time} {-0.062}
  END_SLK_CLC
  SLK -0.062
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.022} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.020} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.003} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.045} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.046} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.062} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.062} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.149} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.149} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[2]} {CP} {^} {Q} {v} {} {DFQD4} {0.160} {0.000} {0.046} {} {0.371} {0.309} {} {6} {(74.90, 47.80) (78.70, 48.00)} 
    NET {} {} {} {} {} {control[2]} {} {0.000} {0.000} {0.046} {0.021} {0.371} {0.309} {} {} {} 
    INST {g6162} {I} {v} {ZN} {^} {} {INVD6} {0.025} {0.000} {0.024} {} {0.396} {0.334} {} {2} {(71.70, 47.80) (72.50, 47.80)} 
    NET {} {} {} {} {} {n_149} {} {0.000} {0.000} {0.024} {0.009} {0.396} {0.334} {} {} {} 
    INST {g109} {A2} {^} {ZN} {v} {} {CKND2D4} {0.041} {0.000} {0.051} {} {0.437} {0.375} {} {4} {(72.30, 46.40) (73.30, 45.80)} 
    NET {} {} {} {} {} {n_525} {} {0.000} {0.000} {0.051} {0.017} {0.437} {0.375} {} {} {} 
    INST {g108} {I} {v} {ZN} {^} {} {CKND4} {0.028} {0.000} {0.028} {} {0.465} {0.403} {} {3} {(74.10, 49.80) (74.70, 50.00)} 
    NET {} {} {} {} {} {n_531} {} {0.000} {0.000} {0.028} {0.008} {0.465} {0.403} {} {} {} 
    INST {g102} {B1} {^} {ZN} {v} {} {IND4D1} {0.065} {0.000} {0.082} {} {0.530} {0.468} {} {1} {(71.10, 47.60) (71.50, 47.40)} 
    HPIN {RC_CG_HIER_INST13} {enable} {v} {} {} {} {} {} {} {} {} {0.530} {0.468} {} {} {} 
    NET {} {} {} {} {} {n_533} {} {0.000} {0.000} {0.082} {0.002} {0.530} {0.468} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.102} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.104} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.121} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.122} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.169} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.170} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.186} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.186} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 14
PATH 15
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST14/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST14/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {x_max_reg[0]} {QN} {DFD2} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.129}
    {-} {Clock Gating Setup} {0.037}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.492}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.553}
    {=} {Slack Time} {-0.062}
  END_SLK_CLC
  SLK -0.062
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.022} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.020} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.001} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.018} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.017} {0.024} {0.080} {0.018} {} {} {} 
    INST {clk__L3_I3} {I} {^} {Z} {^} {} {BUFFD1} {0.049} {0.000} {0.042} {} {0.129} {0.067} {} {1} {(65.90, 50.00) (66.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N3} {} {0.000} {0.000} {0.042} {0.004} {0.129} {0.067} {} {} {} 
    INST {RC_CG_HIER_INST14/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.086} {0.000} {0.066} {} {0.215} {0.154} {} {3} {(67.70, 36.80) (68.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7536} {} {0.000} {0.000} {0.066} {0.006} {0.215} {0.154} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_max_reg[0]} {CP} {^} {QN} {^} {} {DFD2} {0.181} {0.000} {0.026} {} {0.396} {0.334} {} {4} {(65.50, 31.00) (69.70, 31.40)} 
    NET {} {} {} {} {} {n_137} {} {0.000} {0.000} {0.026} {0.004} {0.396} {0.335} {} {} {} 
    INST {FE_RC_39_0} {A1} {^} {ZN} {v} {} {AOI32D2} {0.032} {0.000} {0.048} {} {0.428} {0.366} {} {1} {(63.90, 34.80) (64.90, 35.20)} 
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.048} {0.002} {0.428} {0.366} {} {} {} 
    INST {g5983} {A1} {v} {ZN} {^} {} {OAI22D1} {0.046} {0.000} {0.083} {} {0.474} {0.412} {} {1} {(64.50, 38.40) (64.70, 38.20)} 
    NET {} {} {} {} {} {n_219} {} {0.000} {0.000} {0.083} {0.001} {0.474} {0.412} {} {} {} 
    INST {g5973} {A2} {^} {ZN} {^} {} {IOA21D1} {0.079} {0.000} {0.034} {} {0.553} {0.492} {} {1} {(66.50, 38.40) (66.95, 38.05)} 
    HPIN {RC_CG_HIER_INST14} {enable} {^} {} {} {} {} {} {} {} {} {0.553} {0.492} {} {} {} 
    NET {} {} {} {} {} {n_375} {} {0.000} {0.000} {0.034} {0.002} {0.553} {0.492} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.102} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.103} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.121} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.122} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.141} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.017} {0.024} {0.080} {0.141} {} {} {} 
    INST {clk__L3_I3} {I} {^} {Z} {^} {} {BUFFD1} {0.049} {0.000} {0.042} {} {0.129} {0.190} {} {1} {(65.90, 50.00) (66.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N3} {} {0.000} {0.000} {0.042} {0.004} {0.129} {0.190} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 15
PATH 16
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D0_reg[0]} {CP}
  ENDPT {D0_reg[0]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.202}
    {-} {Setup} {0.086}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.517}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.578}
    {=} {Slack Time} {-0.061}
  END_SLK_CLC
  SLK -0.061
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.021} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.019} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.002} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.001} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.020} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.020} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.036} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.036} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.074} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.074} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.116} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.116} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.154} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.154} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.300} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.301} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.385} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.387} {} {} {} 
    INST {g5970} {A2} {^} {Z} {^} {} {AN2XD1} {0.129} {0.000} {0.134} {} {0.577} {0.516} {} {7} {(65.50, 57.60) (66.10, 58.00)} 
    NET {} {} {} {} {} {n_404} {} {0.001} {0.000} {0.134} {0.015} {0.578} {0.517} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.101} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.103} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.120} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.122} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.148} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.149} {} {} {} 
    INST {RC_CG_HIER_INST8/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.115} {0.000} {0.122} {} {0.202} {0.263} {} {7} {(75.50, 72.40) (76.50, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7512} {} {0.000} {0.000} {0.122} {0.013} {0.202} {0.263} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 16
PATH 17
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST11/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST11/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[2]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.110}
    {-} {Clock Gating Setup} {0.041}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.469}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.529}
    {=} {Slack Time} {-0.060}
  END_SLK_CLC
  SLK -0.060
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.020} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.019} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.001} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.001} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.047} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.048} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.063} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.063} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.150} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.150} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[2]} {CP} {^} {Q} {v} {} {DFQD4} {0.160} {0.000} {0.046} {} {0.371} {0.311} {} {6} {(74.90, 47.80) (78.70, 48.00)} 
    NET {} {} {} {} {} {control[2]} {} {0.000} {0.000} {0.046} {0.021} {0.371} {0.311} {} {} {} 
    INST {g6162} {I} {v} {ZN} {^} {} {INVD6} {0.025} {0.000} {0.024} {} {0.396} {0.336} {} {2} {(71.70, 47.80) (72.50, 47.80)} 
    NET {} {} {} {} {} {n_149} {} {0.000} {0.000} {0.024} {0.009} {0.396} {0.336} {} {} {} 
    INST {g109} {A2} {^} {ZN} {v} {} {CKND2D4} {0.041} {0.000} {0.051} {} {0.437} {0.376} {} {4} {(72.30, 46.40) (73.30, 45.80)} 
    NET {} {} {} {} {} {n_525} {} {0.000} {0.000} {0.051} {0.017} {0.437} {0.377} {} {} {} 
    INST {g108} {I} {v} {ZN} {^} {} {CKND4} {0.028} {0.000} {0.028} {} {0.465} {0.405} {} {3} {(74.10, 49.80) (74.70, 50.00)} 
    NET {} {} {} {} {} {n_531} {} {0.000} {0.000} {0.028} {0.008} {0.465} {0.405} {} {} {} 
    INST {g103} {A1} {^} {ZN} {^} {} {IOA21D1} {0.064} {0.000} {0.035} {} {0.529} {0.469} {} {1} {(54.50, 50.00) (55.35, 49.45)} 
    HPIN {RC_CG_HIER_INST11} {enable} {^} {} {} {} {} {} {} {} {} {0.529} {0.469} {} {} {} 
    NET {} {} {} {} {} {n_534} {} {0.000} {0.000} {0.035} {0.002} {0.529} {0.469} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.100} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.102} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.119} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.120} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.139} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.139} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.154} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.095} {0.155} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.170} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.170} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 17
PATH 18
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[2][2]} {CP}
  ENDPT {yi_ff_reg[2][2]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.201}
    {-} {Setup} {0.091}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.511}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {-0.058}
  END_SLK_CLC
  SLK -0.058
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.018} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.017} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.001} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.001} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.023} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.023} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.039} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.039} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.076} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.076} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.119} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.119} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.157} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.157} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.303} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.303} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.331} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.331} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.359} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.361} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.412} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.412} {} {} {} 
    INST {g6128} {A1} {v} {ZN} {^} {} {NR2XD0} {0.098} {0.000} {0.156} {} {0.569} {0.511} {} {4} {(34.70, 38.40) (34.90, 38.80)} 
    NET {} {} {} {} {} {n_414} {} {0.000} {0.000} {0.156} {0.008} {0.569} {0.511} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.098} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.100} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.118} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.118} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.137} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.137} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.152} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.095} {0.153} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.168} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.168} {} {} {} 
    INST {RC_CG_HIER_INST11/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.091} {0.000} {0.086} {} {0.201} {0.260} {} {6} {(51.10, 49.80) (50.10, 49.40)} 
    NET {} {} {} {} {} {rc_gclk_7524} {} {0.000} {0.000} {0.086} {0.008} {0.201} {0.260} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 18
PATH 19
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {AD_reg[6]} {CP}
  ENDPT {AD_reg[6]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.070}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.540}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.597}
    {=} {Slack Time} {-0.057}
  END_SLK_CLC
  SLK -0.057
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.017} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.015} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.002} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.003} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.024} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.024} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.040} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.040} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.078} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.078} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.120} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.120} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.158} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.158} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.305} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.305} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.332} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.333} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.360} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.362} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.396} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.398} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.469} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.469} {} {} {} 
    INST {g6113} {A2} {^} {Z} {^} {} {AN2XD1} {0.071} {0.000} {0.045} {} {0.597} {0.540} {} {2} {(34.50, 74.60) (35.10, 74.00)} 
    NET {} {} {} {} {} {n_358} {} {0.000} {0.000} {0.045} {0.004} {0.597} {0.540} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.097} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.099} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.116} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.117} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.136} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.136} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.151} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.152} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.167} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.167} {} {} {} 
    INST {RC_CG_HIER_INST0/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.211} {0.268} {} {7} {(45.90, 67.20) (44.90, 66.60)} 
    NET {} {} {} {} {} {rc_gclk} {} {0.000} {0.000} {0.101} {0.010} {0.211} {0.268} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 19
PATH 20
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST3/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST3/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[3]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.110}
    {-} {Clock Gating Setup} {0.047}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.463}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.520}
    {=} {Slack Time} {-0.057}
  END_SLK_CLC
  SLK -0.057
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.017} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.015} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.002} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.002} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.050} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.051} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.067} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.067} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.154} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.154} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[3]} {CP} {^} {Q} {^} {} {DFQD4} {0.150} {0.000} {0.052} {} {0.360} {0.303} {} {6} {(80.50, 40.40) (84.30, 40.40)} 
    NET {} {} {} {} {} {control[3]} {} {0.000} {0.000} {0.052} {0.018} {0.361} {0.304} {} {} {} 
    INST {FE_OCP_RBC22_control_3_} {I} {^} {ZN} {v} {} {CKND4} {0.027} {0.000} {0.024} {} {0.388} {0.331} {} {2} {(69.90, 46.20) (70.50, 46.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN22_control_3_} {} {0.000} {0.000} {0.024} {0.009} {0.388} {0.331} {} {} {} 
    INST {g6137} {A1} {v} {ZN} {^} {} {NR2XD2} {0.041} {0.000} {0.060} {} {0.429} {0.372} {} {4} {(67.30, 47.80) (66.10, 47.40)} 
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.060} {0.011} {0.429} {0.372} {} {} {} 
    INST {g6120} {A2} {^} {ZN} {v} {} {CKND2D1} {0.042} {0.000} {0.041} {} {0.471} {0.414} {} {2} {(67.50, 53.80) (68.10, 53.60)} 
    NET {} {} {} {} {} {n_418} {} {0.000} {0.000} {0.041} {0.003} {0.471} {0.414} {} {} {} 
    INST {g6060} {A2} {v} {ZN} {^} {} {CKND2D0} {0.049} {0.000} {0.062} {} {0.520} {0.463} {} {1} {(70.90, 55.40) (71.50, 55.60)} 
    HPIN {RC_CG_HIER_INST3} {enable} {^} {} {} {} {} {} {} {} {} {0.520} {0.463} {} {} {} 
    NET {} {} {} {} {} {n_335} {} {0.000} {0.000} {0.062} {0.002} {0.520} {0.463} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.097} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.099} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.116} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.117} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.136} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.136} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.151} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.151} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.167} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.167} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 20
PATH 21
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST5/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST5/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[2]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.104}
    {-} {Clock Gating Setup} {0.039}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.465}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.522}
    {=} {Slack Time} {-0.057}
  END_SLK_CLC
  SLK -0.057
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.017} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.015} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.002} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.003} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.050} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.051} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.067} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.067} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.154} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.154} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[2]} {CP} {^} {Q} {v} {} {DFQD4} {0.160} {0.000} {0.046} {} {0.371} {0.314} {} {6} {(74.90, 47.80) (78.70, 48.00)} 
    NET {} {} {} {} {} {control[2]} {} {0.000} {0.000} {0.046} {0.021} {0.371} {0.314} {} {} {} 
    INST {g6162} {I} {v} {ZN} {^} {} {INVD6} {0.025} {0.000} {0.024} {} {0.396} {0.339} {} {2} {(71.70, 47.80) (72.50, 47.80)} 
    NET {} {} {} {} {} {n_149} {} {0.000} {0.000} {0.024} {0.009} {0.396} {0.339} {} {} {} 
    INST {g109} {A2} {^} {ZN} {v} {} {CKND2D4} {0.041} {0.000} {0.051} {} {0.437} {0.380} {} {4} {(72.30, 46.40) (73.30, 45.80)} 
    NET {} {} {} {} {} {n_525} {} {0.000} {0.000} {0.051} {0.017} {0.437} {0.380} {} {} {} 
    INST {g106} {A2} {v} {ZN} {^} {} {NR2D3} {0.043} {0.000} {0.048} {} {0.480} {0.423} {} {2} {(75.90, 55.60) (77.10, 55.80)} 
    NET {} {} {} {} {} {n_527} {} {0.000} {0.000} {0.048} {0.004} {0.480} {0.423} {} {} {} 
    INST {g104} {A1} {^} {Z} {^} {} {OR2XD1} {0.042} {0.000} {0.026} {} {0.522} {0.465} {} {1} {(80.10, 66.60) (81.10, 67.40)} 
    HPIN {RC_CG_HIER_INST5} {enable} {^} {} {} {} {} {} {} {} {} {0.522} {0.465} {} {} {} 
    NET {} {} {} {} {} {n_528} {} {0.000} {0.000} {0.026} {0.002} {0.522} {0.465} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.097} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.099} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.116} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.117} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.134} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.134} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.147} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.148} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.161} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.161} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 21
PATH 22
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST0/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST0/RC_CGIC_INST} {E} {CKLNQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[3]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.110}
    {-} {Clock Gating Setup} {0.048}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.462}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.518}
    {=} {Slack Time} {-0.056}
  END_SLK_CLC
  SLK -0.056
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.016} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.014} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.003} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.051} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.052} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.068} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.068} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.155} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.155} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[3]} {CP} {^} {Q} {v} {} {DFQD4} {0.158} {0.000} {0.043} {} {0.369} {0.313} {} {6} {(80.50, 40.40) (84.30, 40.40)} 
    NET {} {} {} {} {} {control[3]} {} {0.000} {0.000} {0.043} {0.018} {0.369} {0.313} {} {} {} 
    INST {FE_OCP_RBC22_control_3_} {I} {v} {ZN} {^} {} {CKND4} {0.028} {0.000} {0.028} {} {0.397} {0.341} {} {2} {(69.90, 46.20) (70.50, 46.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN22_control_3_} {} {0.000} {0.000} {0.028} {0.009} {0.397} {0.341} {} {} {} 
    INST {g6137} {A1} {^} {ZN} {v} {} {NR2XD2} {0.031} {0.000} {0.043} {} {0.428} {0.372} {} {4} {(67.30, 47.80) (66.10, 47.40)} 
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.043} {0.011} {0.428} {0.372} {} {} {} 
    INST {FE_RC_43_0} {A2} {v} {ZN} {^} {} {CKND2D3} {0.045} {0.000} {0.054} {} {0.473} {0.417} {} {4} {(76.30, 46.20) (77.50, 45.80)} 
    NET {} {} {} {} {} {n_422} {} {0.000} {0.000} {0.054} {0.010} {0.473} {0.417} {} {} {} 
    INST {g6058} {A1} {^} {ZN} {v} {} {CKND2D0} {0.045} {0.000} {0.048} {} {0.518} {0.462} {} {1} {(49.10, 66.60) (49.30, 66.80)} 
    HPIN {RC_CG_HIER_INST0} {enable} {v} {} {} {} {} {} {} {} {} {0.518} {0.462} {} {} {} 
    NET {} {} {} {} {} {n_339} {} {0.000} {0.000} {0.048} {0.002} {0.518} {0.462} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.096} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.098} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.115} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.116} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.135} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.135} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.150} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.151} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.166} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.166} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 22
PATH 23
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {BC_reg[6]} {CP}
  ENDPT {BC_reg[6]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.070}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.542}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.597}
    {=} {Slack Time} {-0.056}
  END_SLK_CLC
  SLK -0.056
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.016} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.014} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.004} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.026} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.026} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.041} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.042} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.079} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.079} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.122} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.122} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.160} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.160} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.306} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.306} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.334} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.334} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.361} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.363} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.397} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.399} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.470} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.470} {} {} {} 
    INST {g6113} {A2} {^} {Z} {^} {} {AN2XD1} {0.071} {0.000} {0.045} {} {0.597} {0.542} {} {2} {(34.50, 74.60) (35.10, 74.00)} 
    NET {} {} {} {} {} {n_358} {} {0.000} {0.000} {0.045} {0.004} {0.597} {0.542} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.096} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.097} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.115} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.116} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.134} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.135} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.149} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.150} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.165} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.166} {} {} {} 
    INST {RC_CG_HIER_INST6/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.101} {0.000} {0.104} {} {0.212} {0.268} {} {7} {(50.50, 67.20) (49.50, 66.60)} 
    NET {} {} {} {} {} {rc_gclk_7504} {} {0.000} {0.000} {0.104} {0.011} {0.212} {0.268} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 23
PATH 24
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {rst_int_reg} {CP}
  ENDPT {rst_int_reg} {D} {DFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.021}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.594}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.649}
    {=} {Slack Time} {-0.056}
  END_SLK_CLC
  SLK -0.056
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.016} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.014} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.003} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.004} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.051} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.052} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.068} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.068} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.155} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.155} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {^} {} {DFQD4} {0.155} {0.000} {0.061} {} {0.366} {0.310} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.061} {0.023} {0.367} {0.311} {} {} {} 
    INST {g7408} {A1} {^} {ZN} {^} {} {INR2D4} {0.070} {0.000} {0.055} {} {0.436} {0.381} {} {3} {(77.10, 53.60) (78.30, 53.20)} 
    NET {} {} {} {} {} {n_597} {} {0.000} {0.000} {0.055} {0.008} {0.436} {0.381} {} {} {} 
    INST {g627} {I} {^} {ZN} {v} {} {INVD2} {0.029} {0.000} {0.028} {} {0.466} {0.410} {} {2} {(71.70, 55.40) (72.10, 55.40)} 
    NET {} {} {} {} {} {n_457} {} {0.000} {0.000} {0.028} {0.007} {0.466} {0.410} {} {} {} 
    INST {FE_PSC27_n_457} {I} {v} {Z} {v} {} {BUFFD1} {0.058} {0.000} {0.035} {} {0.523} {0.468} {} {2} {(75.30, 46.20) (75.90, 46.60)} 
    NET {} {} {} {} {} {FE_PSN27_n_457} {} {0.000} {0.000} {0.035} {0.004} {0.523} {0.468} {} {} {} 
    INST {g621} {A1} {v} {ZN} {^} {} {NR2XD1} {0.043} {0.000} {0.061} {} {0.567} {0.511} {} {3} {(74.50, 47.80) (74.10, 47.40)} 
    NET {} {} {} {} {} {n_458} {} {0.000} {0.000} {0.061} {0.006} {0.567} {0.511} {} {} {} 
    INST {g7179} {A3} {^} {Z} {^} {} {AN3XD1} {0.082} {0.000} {0.039} {} {0.649} {0.594} {} {1} {(71.90, 36.60) (72.30, 36.80)} 
    NET {} {} {} {} {} {n_113} {} {0.000} {0.000} {0.039} {0.002} {0.649} {0.594} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.096} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.097} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.115} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.116} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.137} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.137} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.153} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.153} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.190} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.190} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.233} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.233} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.271} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.271} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 24
PATH 25
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D1_reg[6]} {CP}
  ENDPT {D1_reg[6]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.200}
    {-} {Setup} {0.085}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.515}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {-0.056}
  END_SLK_CLC
  SLK -0.056
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.016} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.014} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.004} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.004} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.026} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.026} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.042} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.042} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.079} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.079} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.122} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.122} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.160} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.160} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.306} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.306} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.391} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.392} {} {} {} 
    INST {g5892} {A2} {^} {Z} {^} {} {AN2XD1} {0.123} {0.000} {0.122} {} {0.570} {0.515} {} {7} {(64.70, 59.40) (65.30, 59.00)} 
    NET {} {} {} {} {} {n_408} {} {0.000} {0.000} {0.122} {0.014} {0.571} {0.515} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.096} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.097} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.115} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.117} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.143} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.143} {} {} {} 
    INST {RC_CG_HIER_INST9/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.113} {0.000} {0.118} {} {0.200} {0.255} {} {7} {(68.50, 68.80) (69.50, 68.60)} 
    NET {} {} {} {} {} {rc_gclk_7516} {} {0.000} {0.000} {0.118} {0.012} {0.200} {0.256} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 25
PATH 26
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D1_reg[1]} {CP}
  ENDPT {D1_reg[1]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.200}
    {-} {Setup} {0.078}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.522}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {-0.055}
  END_SLK_CLC
  SLK -0.055
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.015} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.013} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.004} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.005} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.027} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.027} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.042} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.042} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.080} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.080} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.123} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.123} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.160} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.160} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.307} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.307} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.392} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.393} {} {} {} 
    INST {g5962} {A2} {^} {Z} {^} {} {CKAN2D2} {0.129} {0.000} {0.079} {} {0.577} {0.522} {} {7} {(61.10, 59.40) (61.70, 59.80)} 
    NET {} {} {} {} {} {n_405} {} {0.001} {0.000} {0.079} {0.015} {0.577} {0.522} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.095} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.097} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.114} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.116} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.142} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.142} {} {} {} 
    INST {RC_CG_HIER_INST9/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.113} {0.000} {0.118} {} {0.200} {0.255} {} {7} {(68.50, 68.80) (69.50, 68.60)} 
    NET {} {} {} {} {} {rc_gclk_7516} {} {0.000} {0.000} {0.118} {0.012} {0.200} {0.255} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 26
PATH 27
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {AD_reg[5]} {CP}
  ENDPT {AD_reg[5]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.070}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.541}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.596}
    {=} {Slack Time} {-0.055}
  END_SLK_CLC
  SLK -0.055
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.015} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.013} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.004} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.005} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.027} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.027} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.042} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.042} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.080} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.080} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.123} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.123} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.161} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.161} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.307} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.307} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.335} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.335} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.362} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.364} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.398} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.400} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.471} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.471} {} {} {} 
    INST {g6117} {A2} {^} {Z} {^} {} {AN2XD1} {0.070} {0.000} {0.042} {} {0.596} {0.541} {} {2} {(36.30, 74.40) (36.90, 74.00)} 
    NET {} {} {} {} {} {n_355} {} {0.000} {0.000} {0.042} {0.004} {0.596} {0.541} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.095} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.096} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.114} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.115} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.133} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.134} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.149} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.149} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.165} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.165} {} {} {} 
    INST {RC_CG_HIER_INST0/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.211} {0.265} {} {7} {(45.90, 67.20) (44.90, 66.60)} 
    NET {} {} {} {} {} {rc_gclk} {} {0.000} {0.000} {0.101} {0.010} {0.211} {0.265} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 27
PATH 28
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {inc_x_reg} {CP}
  ENDPT {inc_x_reg} {D} {DFQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.002}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.613}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.667}
    {=} {Slack Time} {-0.054}
  END_SLK_CLC
  SLK -0.054
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.014} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.012} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.005} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.060} {0.006} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.053} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.054} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.070} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.070} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.157} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.157} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {^} {} {DFQD4} {0.155} {0.000} {0.061} {} {0.366} {0.312} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.061} {0.023} {0.367} {0.313} {} {} {} 
    INST {g7408} {A1} {^} {ZN} {^} {} {INR2D4} {0.070} {0.000} {0.055} {} {0.436} {0.383} {} {3} {(77.10, 53.60) (78.30, 53.20)} 
    NET {} {} {} {} {} {n_597} {} {0.000} {0.000} {0.055} {0.008} {0.436} {0.383} {} {} {} 
    INST {g6111} {A1} {^} {ZN} {v} {} {CKND2D1} {0.050} {0.000} {0.059} {} {0.487} {0.433} {} {3} {(65.90, 55.40) (66.10, 55.60)} 
    NET {} {} {} {} {} {n_398} {} {0.000} {0.000} {0.059} {0.005} {0.487} {0.433} {} {} {} 
    INST {g6110} {I} {v} {ZN} {^} {} {INVD2} {0.060} {0.000} {0.079} {} {0.547} {0.493} {} {6} {(64.70, 55.60) (65.10, 55.40)} 
    NET {} {} {} {} {} {n_164} {} {0.001} {0.000} {0.079} {0.017} {0.547} {0.494} {} {} {} 
    INST {g6050} {A1} {^} {ZN} {v} {} {NR2XD3} {0.044} {0.000} {0.045} {} {0.591} {0.537} {} {4} {(46.70, 50.00) (45.90, 50.00)} 
    NET {} {} {} {} {} {n_349} {} {0.001} {0.000} {0.045} {0.014} {0.592} {0.538} {} {} {} 
    INST {g24} {A2} {v} {ZN} {^} {} {CKND2D1} {0.035} {0.000} {0.035} {} {0.627} {0.573} {} {1} {(74.70, 42.40) (75.30, 42.40)} 
    NET {} {} {} {} {} {n_482} {} {0.000} {0.000} {0.035} {0.002} {0.627} {0.573} {} {} {} 
    INST {g23} {B} {^} {ZN} {v} {} {OAI21D1} {0.040} {0.000} {0.043} {} {0.667} {0.613} {} {1} {(76.30, 40.40) (76.70, 40.00)} 
    NET {} {} {} {} {} {n_483} {} {0.000} {0.000} {0.043} {0.002} {0.667} {0.613} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.094} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.113} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.114} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.135} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.135} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.151} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.151} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.188} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.188} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.231} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.231} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.269} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.269} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 28
PATH 29
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_reg[2]} {CPN}
  ENDPT {y_reg[2]} {D} {DFNSND2} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[1]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.030}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.578}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.631}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.012} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.006} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.054} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.055} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.070} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.070} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.157} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.157} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[1]} {CP} {^} {Q} {v} {} {DFQD4} {0.161} {0.000} {0.047} {} {0.371} {0.318} {} {8} {(79.90, 53.60) (83.70, 53.80)} 
    NET {} {} {} {} {} {control[1]} {} {0.000} {0.000} {0.047} {0.021} {0.372} {0.318} {} {} {} 
    INST {FE_RC_46_0} {A1} {v} {ZN} {v} {} {INR2XD2} {0.083} {0.000} {0.048} {} {0.454} {0.401} {} {3} {(80.50, 50.00) (81.30, 49.60)} 
    NET {} {} {} {} {} {n_426} {} {0.000} {0.000} {0.048} {0.011} {0.454} {0.401} {} {} {} 
    INST {g22} {A1} {v} {ZN} {^} {} {ND2D3} {0.033} {0.000} {0.039} {} {0.487} {0.434} {} {3} {(64.10, 47.80) (64.70, 48.20)} 
    NET {} {} {} {} {} {n_598} {} {0.000} {0.000} {0.039} {0.008} {0.487} {0.434} {} {} {} 
    INST {FE_PSC24_n_598} {I} {^} {Z} {^} {} {BUFFD2} {0.061} {0.000} {0.058} {} {0.549} {0.495} {} {4} {(61.10, 40.40) (61.70, 40.80)} 
    NET {} {} {} {} {} {FE_PSN24_n_598} {} {0.001} {0.000} {0.058} {0.012} {0.549} {0.496} {} {} {} 
    INST {g38} {S} {^} {Z} {v} {} {CKMUX2D1} {0.082} {0.000} {0.037} {} {0.631} {0.578} {} {1} {(41.10, 34.60) (42.70, 34.20)} 
    NET {} {} {} {} {} {n_516} {} {0.000} {0.000} {0.037} {0.002} {0.631} {0.578} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.120} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.122} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.140} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.140} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.188} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.188} {} {} {} 
    INST {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.073} {0.000} {0.042} {} {0.207} {0.261} {} {3} {(38.90, 36.60) (40.50, 36.00)} 
    NET {} {} {} {} {} {rc_gclk_7558} {} {0.000} {0.000} {0.042} {0.005} {0.207} {0.261} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 29
PATH 30
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {RLO_reg[0]} {CP}
  ENDPT {RLO_reg[0]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.086}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.524}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.578}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.012} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.028} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.028} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.044} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.044} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.081} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.081} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.124} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.124} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.162} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.162} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.308} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.308} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.393} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.394} {} {} {} 
    INST {g5970} {A2} {^} {Z} {^} {} {AN2XD1} {0.129} {0.000} {0.134} {} {0.577} {0.524} {} {7} {(65.50, 57.60) (66.10, 58.00)} 
    NET {} {} {} {} {} {n_404} {} {0.000} {0.000} {0.134} {0.015} {0.578} {0.524} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.113} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.132} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.132} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.147} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.148} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.163} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.164} {} {} {} 
    INST {RC_CG_HIER_INST3/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.100} {} {0.210} {0.263} {} {7} {(72.30, 59.60) (73.30, 59.00)} 
    NET {} {} {} {} {} {rc_gclk_7492} {} {0.000} {0.000} {0.100} {0.010} {0.210} {0.264} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 30
PATH 31
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D0_reg[6]} {CP}
  ENDPT {D0_reg[6]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.202}
    {-} {Setup} {0.085}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.517}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.012} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.028} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.028} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.044} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.044} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.081} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.081} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.124} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.124} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.162} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.162} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.308} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.308} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.393} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.394} {} {} {} 
    INST {g5892} {A2} {^} {Z} {^} {} {AN2XD1} {0.123} {0.000} {0.122} {} {0.570} {0.517} {} {7} {(64.70, 59.40) (65.30, 59.00)} 
    NET {} {} {} {} {} {n_408} {} {0.000} {0.000} {0.122} {0.014} {0.571} {0.517} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.114} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.140} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.141} {} {} {} 
    INST {RC_CG_HIER_INST8/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.115} {0.000} {0.122} {} {0.202} {0.255} {} {7} {(75.50, 72.40) (76.50, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7512} {} {0.000} {0.000} {0.122} {0.013} {0.202} {0.256} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 31
PATH 32
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {BC_reg[5]} {CP}
  ENDPT {BC_reg[5]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.070}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.543}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.596}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.012} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.028} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.028} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.044} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.044} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.081} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.081} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.124} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.124} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.162} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.162} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.308} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.308} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.336} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.336} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.364} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.366} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.400} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.402} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.473} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.473} {} {} {} 
    INST {g6117} {A2} {^} {Z} {^} {} {AN2XD1} {0.070} {0.000} {0.042} {} {0.596} {0.543} {} {2} {(36.30, 74.40) (36.90, 74.00)} 
    NET {} {} {} {} {} {n_355} {} {0.000} {0.000} {0.042} {0.004} {0.596} {0.543} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.113} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.132} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.132} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.147} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.148} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.163} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.164} {} {} {} 
    INST {RC_CG_HIER_INST6/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.101} {0.000} {0.104} {} {0.212} {0.265} {} {7} {(50.50, 67.20) (49.50, 66.60)} 
    NET {} {} {} {} {} {rc_gclk_7504} {} {0.000} {0.000} {0.104} {0.011} {0.212} {0.265} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 32
PATH 33
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {AD_reg[4]} {CP}
  ENDPT {AD_reg[4]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.069}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.541}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.594}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.011} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.028} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.029} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.044} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.044} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.082} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.082} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.124} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.124} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.162} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.162} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.309} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.309} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.337} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.337} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.364} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.366} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.400} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.402} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.473} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.473} {} {} {} 
    INST {g6115} {A2} {^} {Z} {^} {} {AN2XD1} {0.068} {0.000} {0.040} {} {0.594} {0.541} {} {2} {(38.90, 72.80) (39.50, 72.20)} 
    NET {} {} {} {} {} {n_356} {} {0.000} {0.000} {0.040} {0.003} {0.594} {0.541} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.113} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.132} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.132} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.147} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.147} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.163} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.163} {} {} {} 
    INST {RC_CG_HIER_INST0/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.211} {0.263} {} {7} {(45.90, 67.20) (44.90, 66.60)} 
    NET {} {} {} {} {} {rc_gclk} {} {0.000} {0.000} {0.101} {0.010} {0.211} {0.264} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 33
PATH 34
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST7/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST7/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[2]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.110}
    {-} {Clock Gating Setup} {0.040}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.470}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.523}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.011} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.054} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.055} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.071} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.071} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.158} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.158} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[2]} {CP} {^} {Q} {^} {} {DFQD4} {0.153} {0.000} {0.056} {} {0.364} {0.311} {} {6} {(74.90, 47.80) (78.70, 48.00)} 
    NET {} {} {} {} {} {control[2]} {} {0.000} {0.000} {0.056} {0.021} {0.364} {0.311} {} {} {} 
    INST {g6162} {I} {^} {ZN} {v} {} {INVD6} {0.021} {0.000} {0.021} {} {0.385} {0.332} {} {2} {(71.70, 47.80) (72.50, 47.80)} 
    NET {} {} {} {} {} {n_149} {} {0.000} {0.000} {0.021} {0.009} {0.385} {0.333} {} {} {} 
    INST {g7358} {A1} {v} {ZN} {^} {} {NR2XD2} {0.048} {0.000} {0.075} {} {0.433} {0.381} {} {4} {(69.70, 47.80) (68.50, 47.40)} 
    NET {} {} {} {} {} {n_502} {} {0.000} {0.000} {0.075} {0.014} {0.434} {0.381} {} {} {} 
    INST {g624} {A2} {^} {ZN} {v} {} {CKND2D2} {0.054} {0.000} {0.056} {} {0.488} {0.435} {} {4} {(71.10, 53.60) (71.40, 53.54)} 
    NET {} {} {} {} {} {n_463} {} {0.000} {0.000} {0.056} {0.009} {0.488} {0.435} {} {} {} 
    INST {g6057} {A2} {v} {ZN} {^} {} {CKND2D3} {0.035} {0.000} {0.032} {} {0.523} {0.470} {} {1} {(69.30, 55.40) (70.70, 55.80)} 
    HPIN {RC_CG_HIER_INST7} {enable} {^} {} {} {} {} {} {} {} {} {0.523} {0.470} {} {} {} 
    NET {} {} {} {} {} {n_344} {} {0.000} {0.000} {0.032} {0.004} {0.523} {0.470} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.113} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.131} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.132} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.147} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.147} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.163} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.163} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 34
PATH 35
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST12/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST12/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.087}
    {-} {Clock Gating Setup} {0.039}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.448}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.501}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.011} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.029} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.029} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.044} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.044} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.082} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.082} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.125} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.125} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.162} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.162} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {^} {} {DFD4} {0.158} {0.000} {0.039} {} {0.373} {0.321} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.039} {0.011} {0.374} {0.321} {} {} {} 
    INST {FE_RC_40_0} {A1} {^} {ZN} {v} {} {NR2XD4} {0.025} {0.000} {0.025} {} {0.399} {0.346} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.025} {0.009} {0.399} {0.346} {} {} {} 
    INST {g19} {I} {v} {ZN} {^} {} {INVD8} {0.033} {0.000} {0.045} {} {0.432} {0.379} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.045} {0.036} {0.434} {0.381} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {^} {ZN} {v} {} {CKND16} {0.034} {0.000} {0.034} {} {0.468} {0.415} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.001} {0.000} {0.034} {0.071} {0.469} {0.416} {} {} {} 
    INST {g6053} {A2} {v} {ZN} {^} {} {CKND2D1} {0.032} {0.000} {0.035} {} {0.501} {0.448} {} {1} {(52.10, 40.20) (52.70, 40.20)} 
    HPIN {RC_CG_HIER_INST12} {enable} {^} {} {} {} {} {} {} {} {} {0.501} {0.448} {} {} {} 
    NET {} {} {} {} {} {n_336} {} {0.000} {0.000} {0.035} {0.002} {0.501} {0.448} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.095} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.114} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.140} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.140} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 35
PATH 36
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D0_reg[1]} {CP}
  ENDPT {D0_reg[1]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.202}
    {-} {Setup} {0.078}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.525}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {-0.053}
  END_SLK_CLC
  SLK -0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.011} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.029} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.029} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.044} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.044} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.082} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.082} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.125} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.125} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.163} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.163} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.309} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.309} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.394} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.395} {} {} {} 
    INST {g5962} {A2} {^} {Z} {^} {} {CKAN2D2} {0.129} {0.000} {0.079} {} {0.577} {0.524} {} {7} {(61.10, 59.40) (61.70, 59.80)} 
    NET {} {} {} {} {} {n_405} {} {0.001} {0.000} {0.079} {0.015} {0.577} {0.525} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.094} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.114} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.140} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.140} {} {} {} 
    INST {RC_CG_HIER_INST8/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.115} {0.000} {0.122} {} {0.202} {0.255} {} {7} {(75.50, 72.40) (76.50, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7512} {} {0.000} {0.000} {0.122} {0.013} {0.202} {0.255} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 36
PATH 37
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {BC_reg[4]} {CP}
  ENDPT {BC_reg[4]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.069}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.543}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.594}
    {=} {Slack Time} {-0.051}
  END_SLK_CLC
  SLK -0.051
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.011} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.010} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.009} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.030} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.030} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.046} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.046} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.083} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.083} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.126} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.126} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.164} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.164} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.310} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.310} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.338} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.338} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.366} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.368} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.401} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.404} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.475} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.475} {} {} {} 
    INST {g6115} {A2} {^} {Z} {^} {} {AN2XD1} {0.068} {0.000} {0.040} {} {0.594} {0.543} {} {2} {(38.90, 72.80) (39.50, 72.20)} 
    NET {} {} {} {} {} {n_356} {} {0.000} {0.000} {0.040} {0.003} {0.594} {0.543} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.091} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.093} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.110} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.111} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.130} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.130} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.145} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.146} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.161} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.162} {} {} {} 
    INST {RC_CG_HIER_INST6/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.101} {0.000} {0.104} {} {0.212} {0.263} {} {7} {(50.50, 67.20) (49.50, 66.60)} 
    NET {} {} {} {} {} {rc_gclk_7504} {} {0.000} {0.000} {0.104} {0.011} {0.212} {0.263} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 37
PATH 38
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[1][2]} {CP}
  ENDPT {yi_ff_reg[1][2]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.089}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.518}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {-0.051}
  END_SLK_CLC
  SLK -0.051
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.011} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.009} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.009} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.030} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.031} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.046} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.046} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.084} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.084} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.126} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.126} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.164} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.164} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.311} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.311} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.339} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.339} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.366} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.368} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.420} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.420} {} {} {} 
    INST {g6128} {A1} {v} {ZN} {^} {} {NR2XD0} {0.098} {0.000} {0.156} {} {0.569} {0.518} {} {4} {(34.70, 38.40) (34.90, 38.80)} 
    NET {} {} {} {} {} {n_414} {} {0.000} {0.000} {0.156} {0.008} {0.569} {0.518} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.091} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.093} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.110} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.112} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.129} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.129} {} {} {} 
    INST {RC_CG_HIER_INST4/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.128} {0.000} {0.153} {} {0.206} {0.257} {} {7} {(53.10, 64.80) (52.10, 64.60)} 
    NET {} {} {} {} {} {rc_gclk_7496} {} {0.001} {0.000} {0.153} {0.016} {0.207} {0.258} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 38
PATH 39
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {AD_reg[3]} {CP}
  ENDPT {AD_reg[3]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.069}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.542}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.593}
    {=} {Slack Time} {-0.051}
  END_SLK_CLC
  SLK -0.051
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.011} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.009} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.009} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.031} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.031} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.046} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.046} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.084} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.084} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.127} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.127} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.164} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.164} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.311} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.311} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.339} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.339} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.366} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.368} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.402} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.404} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.475} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.475} {} {} {} 
    INST {g6114} {A2} {^} {Z} {^} {} {AN2XD1} {0.067} {0.000} {0.037} {} {0.593} {0.542} {} {2} {(41.50, 70.80) (42.10, 70.20)} 
    NET {} {} {} {} {} {n_354} {} {0.000} {0.000} {0.037} {0.003} {0.593} {0.542} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.091} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.093} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.110} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.111} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.129} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.130} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.145} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.145} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.161} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.161} {} {} {} 
    INST {RC_CG_HIER_INST0/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.211} {0.261} {} {7} {(45.90, 67.20) (44.90, 66.60)} 
    NET {} {} {} {} {} {rc_gclk} {} {0.000} {0.000} {0.101} {0.010} {0.211} {0.261} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 39
PATH 40
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[2][0]} {CP}
  ENDPT {yi_ff_reg[2][0]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.201}
    {-} {Setup} {0.089}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.513}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.563}
    {=} {Slack Time} {-0.050}
  END_SLK_CLC
  SLK -0.050
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.010} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.009} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.009} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.009} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.031} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.031} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.047} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.047} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.084} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.084} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.127} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.127} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.165} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.165} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.311} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.311} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.339} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.339} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.367} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.369} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.420} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.421} {} {} {} 
    INST {g18} {A1} {v} {ZN} {^} {} {NR2XD0} {0.092} {0.000} {0.145} {} {0.563} {0.512} {} {4} {(35.50, 38.40) (35.70, 38.80)} 
    NET {} {} {} {} {} {n_471} {} {0.000} {0.000} {0.145} {0.007} {0.563} {0.513} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.090} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.092} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.110} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.110} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.129} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.129} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.144} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.095} {0.145} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.160} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.160} {} {} {} 
    INST {RC_CG_HIER_INST11/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.091} {0.000} {0.086} {} {0.201} {0.252} {} {6} {(51.10, 49.80) (50.10, 49.40)} 
    NET {} {} {} {} {} {rc_gclk_7524} {} {0.000} {0.000} {0.086} {0.008} {0.201} {0.252} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 40
PATH 41
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {BC_reg[3]} {CP}
  ENDPT {BC_reg[3]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.069}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.544}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.593}
    {=} {Slack Time} {-0.049}
  END_SLK_CLC
  SLK -0.049
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.009} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.008} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.010} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.011} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.032} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.032} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.048} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.048} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.085} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.085} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.128} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.128} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.166} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.166} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.312} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.312} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.340} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.340} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.368} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.370} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.404} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.406} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.477} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.477} {} {} {} 
    INST {g6114} {A2} {^} {Z} {^} {} {AN2XD1} {0.067} {0.000} {0.037} {} {0.593} {0.544} {} {2} {(41.50, 70.80) (42.10, 70.20)} 
    NET {} {} {} {} {} {n_354} {} {0.000} {0.000} {0.037} {0.003} {0.593} {0.544} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.089} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.091} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.108} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.109} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.128} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.128} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.143} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.144} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.159} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.160} {} {} {} 
    INST {RC_CG_HIER_INST6/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.101} {0.000} {0.104} {} {0.212} {0.261} {} {7} {(50.50, 67.20) (49.50, 66.60)} 
    NET {} {} {} {} {} {rc_gclk_7504} {} {0.000} {0.000} {0.104} {0.011} {0.212} {0.261} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 41
PATH 42
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_reg[0]} {CPN}
  ENDPT {y_reg[0]} {D} {DFNSND2} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[1]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.029}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.628}
    {=} {Slack Time} {-0.049}
  END_SLK_CLC
  SLK -0.049
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.009} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.007} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.010} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.010} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.058} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.059} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.075} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.075} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.162} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.162} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[1]} {CP} {^} {Q} {v} {} {DFQD4} {0.161} {0.000} {0.047} {} {0.371} {0.322} {} {8} {(79.90, 53.60) (83.70, 53.80)} 
    NET {} {} {} {} {} {control[1]} {} {0.000} {0.000} {0.047} {0.021} {0.372} {0.323} {} {} {} 
    INST {FE_RC_46_0} {A1} {v} {ZN} {v} {} {INR2XD2} {0.083} {0.000} {0.048} {} {0.454} {0.405} {} {3} {(80.50, 50.00) (81.30, 49.60)} 
    NET {} {} {} {} {} {n_426} {} {0.000} {0.000} {0.048} {0.011} {0.454} {0.405} {} {} {} 
    INST {g22} {A1} {v} {ZN} {^} {} {ND2D3} {0.033} {0.000} {0.039} {} {0.487} {0.438} {} {3} {(64.10, 47.80) (64.70, 48.20)} 
    NET {} {} {} {} {} {n_598} {} {0.000} {0.000} {0.039} {0.008} {0.487} {0.438} {} {} {} 
    INST {FE_PSC24_n_598} {I} {^} {Z} {^} {} {BUFFD2} {0.061} {0.000} {0.058} {} {0.549} {0.499} {} {4} {(61.10, 40.40) (61.70, 40.80)} 
    NET {} {} {} {} {} {FE_PSN24_n_598} {} {0.001} {0.000} {0.058} {0.012} {0.549} {0.500} {} {} {} 
    INST {g7409} {S} {^} {Z} {v} {} {CKMUX2D1} {0.079} {0.000} {0.033} {} {0.628} {0.579} {} {1} {(39.10, 34.60) (40.70, 34.40)} 
    NET {} {} {} {} {} {n_599} {} {0.000} {0.000} {0.033} {0.002} {0.628} {0.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.089} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.091} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.116} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.118} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.136} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.136} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.183} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.184} {} {} {} 
    INST {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.073} {0.000} {0.042} {} {0.207} {0.256} {} {3} {(38.90, 36.60) (40.50, 36.00)} 
    NET {} {} {} {} {} {rc_gclk_7558} {} {0.000} {0.000} {0.042} {0.005} {0.207} {0.256} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 42
PATH 43
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST6/RC_CGIC_INST} {CP}
  ENDPT {RC_CG_HIER_INST6/RC_CGIC_INST} {E} {CKLNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.110}
    {-} {Clock Gating Setup} {0.039}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.472}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.520}
    {=} {Slack Time} {-0.049}
  END_SLK_CLC
  SLK -0.049
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.009} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.007} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.010} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.011} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.058} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.059} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.075} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.075} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.162} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.162} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {v} {} {DFQD4} {0.162} {0.000} {0.049} {} {0.373} {0.324} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.049} {0.023} {0.373} {0.325} {} {} {} 
    INST {FE_RC_33_0} {A2} {v} {ZN} {^} {} {NR2XD2} {0.068} {0.000} {0.087} {} {0.441} {0.393} {} {6} {(81.30, 47.80) (81.70, 47.40)} 
    NET {} {} {} {} {} {n_491} {} {0.001} {0.000} {0.087} {0.017} {0.442} {0.393} {} {} {} 
    INST {g6103} {A1} {^} {ZN} {v} {} {CKND2D2} {0.050} {0.000} {0.052} {} {0.492} {0.443} {} {2} {(69.10, 53.80) (68.60, 53.54)} 
    NET {} {} {} {} {} {n_169} {} {0.000} {0.000} {0.052} {0.007} {0.492} {0.443} {} {} {} 
    INST {g6054} {A1} {v} {ZN} {^} {} {CKND2D2} {0.028} {0.000} {0.027} {} {0.520} {0.472} {} {1} {(54.90, 69.00) (54.60, 68.73)} 
    HPIN {RC_CG_HIER_INST6} {enable} {^} {} {} {} {} {} {} {} {} {0.520} {0.472} {} {} {} 
    NET {} {} {} {} {} {n_340} {} {0.000} {0.000} {0.027} {0.002} {0.520} {0.472} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.089} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.090} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.108} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.109} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.127} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.127} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.142} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.143} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.158} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.159} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 43
PATH 44
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_max_reg[0]} {CP}
  ENDPT {y_max_reg[0]} {D} {SDFQND2} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.213}
    {-} {Setup} {0.098}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.515}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.563}
    {=} {Slack Time} {-0.048}
  END_SLK_CLC
  SLK -0.048
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.008} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.007} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.011} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.012} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.033} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.033} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.049} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.049} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.086} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.086} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.129} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.129} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.167} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.167} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.313} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.313} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.341} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.341} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.369} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.371} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.423} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.423} {} {} {} 
    INST {g18} {A1} {v} {ZN} {^} {} {NR2XD0} {0.092} {0.000} {0.145} {} {0.563} {0.515} {} {4} {(35.50, 38.40) (35.70, 38.80)} 
    NET {} {} {} {} {} {n_471} {} {0.000} {0.000} {0.145} {0.007} {0.563} {0.515} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.088} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.090} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.107} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.109} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.127} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {0.128} {} {} {} 
    INST {clk__L3_I6} {I} {^} {ZN} {v} {} {INVD12} {0.011} {0.000} {0.008} {} {0.091} {0.139} {} {1} {(62.50, 51.80) (64.30, 51.20)} 
    NET {} {} {} {} {} {clk__L3_N6} {} {0.000} {0.000} {0.008} {0.007} {0.091} {0.139} {} {} {} 
    INST {clk__L4_I3} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.014} {} {0.103} {0.151} {} {1} {(66.70, 50.00) (67.50, 49.60)} 
    NET {} {} {} {} {} {clk__L4_N3} {} {0.000} {0.000} {0.014} {0.005} {0.103} {0.152} {} {} {} 
    INST {clk__L5_I2} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.020} {} {0.137} {0.185} {} {1} {(79.10, 51.60) (80.70, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N2} {} {0.000} {0.000} {0.020} {0.008} {0.137} {0.186} {} {} {} 
    INST {RC_CG_HIER_INST16/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.075} {0.000} {0.056} {} {0.213} {0.261} {} {3} {(38.10, 40.60) (39.10, 40.80)} 
    NET {} {} {} {} {} {rc_gclk_7544} {} {0.000} {0.000} {0.056} {0.005} {0.213} {0.261} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 44
PATH 45
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[0][2]} {CP}
  ENDPT {yi_ff_reg[0][2]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.090}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.521}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {-0.048}
  END_SLK_CLC
  SLK -0.048
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.008} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.006} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.011} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.012} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.033} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.033} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.049} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.049} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.087} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.087} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.129} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.129} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.167} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.167} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.314} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.314} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.341} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.342} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.369} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.371} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.423} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.423} {} {} {} 
    INST {g6128} {A1} {v} {ZN} {^} {} {NR2XD0} {0.098} {0.000} {0.156} {} {0.569} {0.521} {} {4} {(34.70, 38.40) (34.90, 38.80)} 
    NET {} {} {} {} {} {n_414} {} {0.000} {0.000} {0.156} {0.008} {0.569} {0.521} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.088} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.090} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.107} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.108} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.125} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.125} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.138} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.139} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.152} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.152} {} {} {} 
    INST {RC_CG_HIER_INST10/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.107} {0.000} {0.115} {} {0.211} {0.259} {} {6} {(43.30, 51.80) (42.30, 51.40)} 
    NET {} {} {} {} {} {rc_gclk_7520} {} {0.000} {0.000} {0.115} {0.012} {0.211} {0.259} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 45
PATH 46
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_reg[1]} {CPN}
  ENDPT {y_reg[1]} {D} {DFNSND2} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[1]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.029}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.579}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.627}
    {=} {Slack Time} {-0.048}
  END_SLK_CLC
  SLK -0.048
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.008} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.006} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.011} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.012} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.059} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.060} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.076} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.076} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.163} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.163} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[1]} {CP} {^} {Q} {v} {} {DFQD4} {0.161} {0.000} {0.047} {} {0.371} {0.323} {} {8} {(79.90, 53.60) (83.70, 53.80)} 
    NET {} {} {} {} {} {control[1]} {} {0.000} {0.000} {0.047} {0.021} {0.372} {0.324} {} {} {} 
    INST {FE_RC_46_0} {A1} {v} {ZN} {v} {} {INR2XD2} {0.083} {0.000} {0.048} {} {0.454} {0.406} {} {3} {(80.50, 50.00) (81.30, 49.60)} 
    NET {} {} {} {} {} {n_426} {} {0.000} {0.000} {0.048} {0.011} {0.454} {0.406} {} {} {} 
    INST {g22} {A1} {v} {ZN} {^} {} {ND2D3} {0.033} {0.000} {0.039} {} {0.487} {0.439} {} {3} {(64.10, 47.80) (64.70, 48.20)} 
    NET {} {} {} {} {} {n_598} {} {0.000} {0.000} {0.039} {0.008} {0.487} {0.440} {} {} {} 
    INST {FE_PSC24_n_598} {I} {^} {Z} {^} {} {BUFFD2} {0.061} {0.000} {0.058} {} {0.549} {0.501} {} {4} {(61.10, 40.40) (61.70, 40.80)} 
    NET {} {} {} {} {} {FE_PSN24_n_598} {} {0.001} {0.000} {0.058} {0.012} {0.549} {0.501} {} {} {} 
    INST {g7203} {S} {^} {Z} {v} {} {CKMUX2D1} {0.078} {0.000} {0.032} {} {0.627} {0.579} {} {1} {(37.30, 38.40) (38.90, 38.20)} 
    NET {} {} {} {} {} {n_98} {} {0.000} {0.000} {0.032} {0.001} {0.627} {0.579} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.088} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.090} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.115} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.116} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.134} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.135} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.182} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.182} {} {} {} 
    INST {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.073} {0.000} {0.042} {} {0.207} {0.255} {} {3} {(38.90, 36.60) (40.50, 36.00)} 
    NET {} {} {} {} {} {rc_gclk_7558} {} {0.000} {0.000} {0.042} {0.005} {0.207} {0.255} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 46
PATH 47
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {control_reg[3]} {CP}
  ENDPT {control_reg[3]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.023}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.588}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.635}
    {=} {Slack Time} {-0.047}
  END_SLK_CLC
  SLK -0.047
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.007} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.005} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.012} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.013} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.034} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.034} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.050} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.050} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.088} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.088} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.130} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.130} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.168} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.168} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.315} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.315} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.399} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.447} {0.400} {} {} {} 
    INST {g625} {B1} {^} {ZN} {v} {} {IND2D2} {0.051} {0.000} {0.045} {} {0.498} {0.451} {} {2} {(74.30, 46.40) (74.70, 45.80)} 
    NET {} {} {} {} {} {n_455} {} {0.000} {0.000} {0.045} {0.004} {0.498} {0.451} {} {} {} 
    INST {g7228} {A2} {v} {ZN} {^} {} {NR2XD0} {0.060} {0.000} {0.078} {} {0.558} {0.511} {} {2} {(79.30, 46.00) (79.90, 46.40)} 
    NET {} {} {} {} {} {n_77} {} {0.000} {0.000} {0.078} {0.003} {0.558} {0.511} {} {} {} 
    INST {g7227} {I} {^} {ZN} {v} {} {INVD1} {0.036} {0.000} {0.035} {} {0.594} {0.547} {} {2} {(80.50, 42.40) (80.90, 42.20)} 
    NET {} {} {} {} {} {n_78} {} {0.000} {0.000} {0.035} {0.004} {0.594} {0.547} {} {} {} 
    INST {g7194} {A1} {v} {ZN} {^} {} {MOAI22D1} {0.041} {0.000} {0.052} {} {0.635} {0.588} {} {1} {(82.10, 42.40) (81.90, 41.80)} 
    NET {} {} {} {} {} {n_103} {} {0.000} {0.000} {0.052} {0.001} {0.635} {0.588} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.087} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.089} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.106} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.107} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.154} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.155} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.171} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.171} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.258} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.258} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 47
PATH 48
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {control_reg[2]} {CP}
  ENDPT {control_reg[2]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.017}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.593}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.640}
    {=} {Slack Time} {-0.047}
  END_SLK_CLC
  SLK -0.047
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.007} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.005} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.013} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.013} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.035} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.035} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.051} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.051} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.088} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.088} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.131} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.131} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.169} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.169} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.315} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.315} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.400} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.447} {0.401} {} {} {} 
    INST {g625} {B1} {^} {ZN} {v} {} {IND2D2} {0.051} {0.000} {0.045} {} {0.498} {0.452} {} {2} {(74.30, 46.40) (74.70, 45.80)} 
    NET {} {} {} {} {} {n_455} {} {0.000} {0.000} {0.045} {0.004} {0.498} {0.452} {} {} {} 
    INST {g7228} {A2} {v} {ZN} {^} {} {NR2XD0} {0.060} {0.000} {0.078} {} {0.558} {0.511} {} {2} {(79.30, 46.00) (79.90, 46.40)} 
    NET {} {} {} {} {} {n_77} {} {0.000} {0.000} {0.078} {0.003} {0.558} {0.511} {} {} {} 
    INST {g17} {A2} {^} {ZN} {v} {} {ND2D1} {0.052} {0.000} {0.050} {} {0.610} {0.563} {} {2} {(78.30, 44.00) (78.90, 44.20)} 
    NET {} {} {} {} {} {n_467} {} {0.000} {0.000} {0.050} {0.003} {0.610} {0.563} {} {} {} 
    INST {g7410} {A1} {v} {ZN} {^} {} {ND2D1} {0.030} {0.000} {0.031} {} {0.640} {0.593} {} {1} {(80.50, 47.60) (80.70, 47.40)} 
    NET {} {} {} {} {} {n_601} {} {0.000} {0.000} {0.031} {0.002} {0.640} {0.593} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.087} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.088} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.106} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.106} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.154} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.155} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.170} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.170} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.257} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.257} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 48
PATH 49
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[2][1]} {CP}
  ENDPT {yi_ff_reg[2][1]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.201}
    {-} {Setup} {0.088}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.513}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.560}
    {=} {Slack Time} {-0.046}
  END_SLK_CLC
  SLK -0.046
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.006} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.005} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.013} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.014} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.035} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.035} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.051} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.051} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.088} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.088} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.131} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.131} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.169} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.169} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.315} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.315} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.343} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.343} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.371} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.373} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.425} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.425} {} {} {} 
    INST {g6125} {A1} {v} {ZN} {^} {} {NR2XD0} {0.089} {0.000} {0.138} {} {0.559} {0.513} {} {4} {(37.50, 42.20) (37.70, 42.60)} 
    NET {} {} {} {} {} {n_413} {} {0.000} {0.000} {0.138} {0.007} {0.560} {0.513} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.086} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.088} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.105} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.106} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.125} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.125} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.140} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.095} {0.141} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.156} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.156} {} {} {} 
    INST {RC_CG_HIER_INST11/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.091} {0.000} {0.086} {} {0.201} {0.248} {} {6} {(51.10, 49.80) (50.10, 49.40)} 
    NET {} {} {} {} {} {rc_gclk_7524} {} {0.000} {0.000} {0.086} {0.008} {0.201} {0.248} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 49
PATH 50
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {control_reg[1]} {CP}
  ENDPT {control_reg[1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.592}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.638}
    {=} {Slack Time} {-0.046}
  END_SLK_CLC
  SLK -0.046
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.006} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.004} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.014} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.014} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.036} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.036} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.052} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.052} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.089} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.089} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.132} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.132} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.170} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.170} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.316} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.316} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.401} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.447} {0.402} {} {} {} 
    INST {g625} {B1} {^} {ZN} {v} {} {IND2D2} {0.051} {0.000} {0.045} {} {0.498} {0.453} {} {2} {(74.30, 46.40) (74.70, 45.80)} 
    NET {} {} {} {} {} {n_455} {} {0.000} {0.000} {0.045} {0.004} {0.498} {0.453} {} {} {} 
    INST {g7228} {A2} {v} {ZN} {^} {} {NR2XD0} {0.060} {0.000} {0.078} {} {0.558} {0.512} {} {2} {(79.30, 46.00) (79.90, 46.40)} 
    NET {} {} {} {} {} {n_77} {} {0.000} {0.000} {0.078} {0.003} {0.558} {0.512} {} {} {} 
    INST {g17} {A2} {^} {ZN} {v} {} {ND2D1} {0.052} {0.000} {0.050} {} {0.610} {0.564} {} {2} {(78.30, 44.00) (78.90, 44.20)} 
    NET {} {} {} {} {} {n_467} {} {0.000} {0.000} {0.050} {0.003} {0.610} {0.564} {} {} {} 
    INST {g16} {B} {v} {ZN} {^} {} {IOA21D1} {0.028} {0.000} {0.035} {} {0.638} {0.592} {} {1} {(80.10, 49.80) (79.95, 49.45)} 
    NET {} {} {} {} {} {n_468} {} {0.000} {0.000} {0.035} {0.002} {0.638} {0.592} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.086} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.087} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.105} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.105} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.153} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.154} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.169} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.169} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.256} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.256} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 50
PATH 51
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {RLO_reg[1]} {CP}
  ENDPT {RLO_reg[1]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.078}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.532}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {-0.045}
  END_SLK_CLC
  SLK -0.045
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.005} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.003} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.014} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.015} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.037} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.037} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.052} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.053} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.090} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.090} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.133} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.133} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.171} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.171} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.317} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.317} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.402} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.403} {} {} {} 
    INST {g5962} {A2} {^} {Z} {^} {} {CKAN2D2} {0.129} {0.000} {0.079} {} {0.577} {0.532} {} {7} {(61.10, 59.40) (61.70, 59.80)} 
    NET {} {} {} {} {} {n_405} {} {0.000} {0.000} {0.079} {0.015} {0.577} {0.532} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.085} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.086} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.104} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.105} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.123} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.124} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.138} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.139} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.154} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.155} {} {} {} 
    INST {RC_CG_HIER_INST3/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.100} {} {0.210} {0.255} {} {7} {(72.30, 59.60) (73.30, 59.00)} 
    NET {} {} {} {} {} {rc_gclk_7492} {} {0.000} {0.000} {0.100} {0.010} {0.210} {0.255} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 51
PATH 52
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {top_line_reg} {CP}
  ENDPT {top_line_reg} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {y_reg[0]} {QN} {DFNSND2} {v} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.039}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.569}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.613}
    {=} {Slack Time} {-0.044}
  END_SLK_CLC
  SLK -0.044
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.004} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.002} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.023} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.024} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.042} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.043} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.090} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.090} {} {} {} 
    INST {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.073} {0.000} {0.042} {} {0.207} {0.163} {} {3} {(38.90, 36.60) (40.50, 36.00)} 
    NET {} {} {} {} {} {rc_gclk_7558} {} {0.000} {0.000} {0.042} {0.005} {0.207} {0.163} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {y_reg[0]} {CPN} {v} {QN} {v} {} {DFNSND2} {0.228} {0.000} {0.043} {} {0.435} {0.391} {} {11} {(42.90, 34.80) (46.90, 35.00)} 
    NET {} {} {} {} {} {n_16} {} {0.000} {0.000} {0.043} {0.009} {0.435} {0.391} {} {} {} 
    INST {g7209} {A2} {v} {ZN} {^} {} {OAI21D2} {0.049} {0.000} {0.057} {} {0.484} {0.440} {} {1} {(42.50, 44.00) (43.10, 44.60)} 
    NET {} {} {} {} {} {n_92} {} {0.000} {0.000} {0.057} {0.003} {0.484} {0.440} {} {} {} 
    INST {g96} {A1} {^} {ZN} {v} {} {AOI21D2} {0.043} {0.000} {0.046} {} {0.527} {0.483} {} {1} {(46.70, 44.20) (46.30, 43.80)} 
    NET {} {} {} {} {} {n_517} {} {0.000} {0.000} {0.046} {0.006} {0.527} {0.483} {} {} {} 
    INST {g95} {A2} {v} {ZN} {^} {} {OAI32D1} {0.086} {0.000} {0.132} {} {0.613} {0.569} {} {1} {(68.10, 44.00) (68.50, 44.60)} 
    NET {} {} {} {} {} {n_518} {} {0.000} {0.000} {0.132} {0.002} {0.613} {0.569} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.084} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.086} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.103} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.104} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.126} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.126} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.141} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.141} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.179} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.179} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.222} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.178} {0.222} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.252} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.252} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 52
PATH 53
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {check_reg} {CP}
  ENDPT {check_reg} {D} {DFQD1} {v} {leading} {clk} {clk(C)(P) *}
  BEGINPT {control_reg[0]} {Q} {DFQD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.002}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.605}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.649}
    {=} {Slack Time} {-0.044}
  END_SLK_CLC
  SLK -0.044
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.004} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.002} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.015} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.060} {0.016} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.063} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.064} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.080} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.080} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.167} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.167} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {control_reg[0]} {CP} {^} {Q} {^} {} {DFQD4} {0.155} {0.000} {0.061} {} {0.366} {0.322} {} {8} {(80.50, 44.20) (84.30, 43.80)} 
    NET {} {} {} {} {} {control[0]} {} {0.000} {0.000} {0.061} {0.023} {0.367} {0.323} {} {} {} 
    INST {g7408} {A1} {^} {ZN} {^} {} {INR2D4} {0.070} {0.000} {0.055} {} {0.436} {0.392} {} {3} {(77.10, 53.60) (78.30, 53.20)} 
    NET {} {} {} {} {} {n_597} {} {0.000} {0.000} {0.055} {0.008} {0.436} {0.392} {} {} {} 
    INST {g6111} {A1} {^} {ZN} {v} {} {CKND2D1} {0.050} {0.000} {0.059} {} {0.487} {0.443} {} {3} {(65.90, 55.40) (66.10, 55.60)} 
    NET {} {} {} {} {} {n_398} {} {0.000} {0.000} {0.059} {0.005} {0.487} {0.443} {} {} {} 
    INST {g6110} {I} {v} {ZN} {^} {} {INVD2} {0.060} {0.000} {0.079} {} {0.547} {0.503} {} {6} {(64.70, 55.60) (65.10, 55.40)} 
    NET {} {} {} {} {} {n_164} {} {0.001} {0.000} {0.079} {0.017} {0.547} {0.503} {} {} {} 
    INST {g6050} {A1} {^} {ZN} {v} {} {NR2XD3} {0.044} {0.000} {0.045} {} {0.591} {0.547} {} {4} {(46.70, 50.00) (45.90, 50.00)} 
    NET {} {} {} {} {} {n_349} {} {0.001} {0.000} {0.045} {0.014} {0.592} {0.548} {} {} {} 
    INST {g7244} {A1} {v} {ZN} {^} {} {AOI21D4} {0.033} {0.000} {0.045} {} {0.625} {0.581} {} {1} {(70.30, 44.00) (70.70, 44.40)} 
    NET {} {} {} {} {} {n_62} {} {0.000} {0.000} {0.045} {0.002} {0.625} {0.581} {} {} {} 
    INST {g7224} {A1} {^} {ZN} {v} {} {NR2XD1} {0.024} {0.000} {0.025} {} {0.649} {0.605} {} {1} {(69.50, 46.20) (69.10, 46.60)} 
    NET {} {} {} {} {} {n_81} {} {0.000} {0.000} {0.025} {0.002} {0.649} {0.605} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.084} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.086} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.103} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.104} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.125} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.125} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.141} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.141} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.179} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.179} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.221} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.178} {0.221} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.252} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.252} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 53
PATH 54
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {control_reg[0]} {CP}
  ENDPT {control_reg[0]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.025}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.585}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.628}
    {=} {Slack Time} {-0.042}
  END_SLK_CLC
  SLK -0.042
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.002} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.001} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.017} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.017} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.039} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.039} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.055} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.055} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.092} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.092} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.135} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.135} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.173} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.173} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.319} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.319} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.404} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.447} {0.405} {} {} {} 
    INST {g625} {B1} {^} {ZN} {v} {} {IND2D2} {0.051} {0.000} {0.045} {} {0.498} {0.456} {} {2} {(74.30, 46.40) (74.70, 45.80)} 
    NET {} {} {} {} {} {n_455} {} {0.000} {0.000} {0.045} {0.004} {0.498} {0.456} {} {} {} 
    INST {g7228} {A2} {v} {ZN} {^} {} {NR2XD0} {0.060} {0.000} {0.078} {} {0.558} {0.516} {} {2} {(79.30, 46.00) (79.90, 46.40)} 
    NET {} {} {} {} {} {n_77} {} {0.000} {0.000} {0.078} {0.003} {0.558} {0.516} {} {} {} 
    INST {g7227} {I} {^} {ZN} {v} {} {INVD1} {0.036} {0.000} {0.035} {} {0.594} {0.552} {} {2} {(80.50, 42.40) (80.90, 42.20)} 
    NET {} {} {} {} {} {n_78} {} {0.000} {0.000} {0.035} {0.004} {0.594} {0.552} {} {} {} 
    INST {g7204} {B} {v} {ZN} {^} {} {OAI21D1} {0.033} {0.000} {0.063} {} {0.628} {0.585} {} {1} {(83.70, 38.60) (84.10, 38.80)} 
    NET {} {} {} {} {} {n_97} {} {0.000} {0.000} {0.063} {0.002} {0.628} {0.585} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.082} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.084} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.102} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.102} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.150} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.150} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.166} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.166} {} {} {} 
    INST {RC_CG_HIER_INST13/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.087} {0.000} {0.079} {} {0.211} {0.253} {} {4} {(76.90, 44.40) (77.90, 44.60)} 
    NET {} {} {} {} {} {rc_gclk_7532} {} {0.000} {0.000} {0.079} {0.007} {0.211} {0.253} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 54
PATH 55
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {RLO_reg[3]} {CP}
  ENDPT {RLO_reg[3]} {D} {SDFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.081}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.529}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.570}
    {=} {Slack Time} {-0.040}
  END_SLK_CLC
  SLK -0.040
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.000} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.001} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.019} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.019} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.041} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.041} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.057} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.057} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.094} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.094} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.137} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.137} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.175} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.175} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.321} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.321} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.406} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.407} {} {} {} 
    INST {g5929} {A2} {^} {Z} {^} {} {AN2XD1} {0.121} {0.000} {0.119} {} {0.569} {0.529} {} {7} {(56.10, 61.40) (56.70, 61.00)} 
    NET {} {} {} {} {} {n_406} {} {0.000} {0.000} {0.119} {0.013} {0.570} {0.529} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.080} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.082} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.099} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.100} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.119} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.119} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.134} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.135} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.150} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.151} {} {} {} 
    INST {RC_CG_HIER_INST3/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.100} {} {0.210} {0.251} {} {7} {(72.30, 59.60) (73.30, 59.00)} 
    NET {} {} {} {} {} {rc_gclk_7492} {} {0.000} {0.000} {0.100} {0.010} {0.210} {0.251} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 55
PATH 56
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[0][0]} {CP}
  ENDPT {yi_ff_reg[0][0]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.088}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.523}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.563}
    {=} {Slack Time} {-0.040}
  END_SLK_CLC
  SLK -0.040
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.000} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.002} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.019} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.020} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.041} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.041} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.057} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.057} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.095} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.095} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.137} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.137} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.175} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.175} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.321} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.322} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.349} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.349} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.377} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.379} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.431} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.431} {} {} {} 
    INST {g18} {A1} {v} {ZN} {^} {} {NR2XD0} {0.092} {0.000} {0.145} {} {0.563} {0.523} {} {4} {(35.50, 38.40) (35.70, 38.80)} 
    NET {} {} {} {} {} {n_471} {} {0.000} {0.000} {0.145} {0.007} {0.563} {0.523} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.080} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.082} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.099} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.100} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.117} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.117} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.130} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.131} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.144} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.144} {} {} {} 
    INST {RC_CG_HIER_INST10/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.107} {0.000} {0.115} {} {0.211} {0.251} {} {6} {(43.30, 51.80) (42.30, 51.40)} 
    NET {} {} {} {} {} {rc_gclk_7520} {} {0.000} {0.000} {0.115} {0.012} {0.211} {0.251} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 56
PATH 57
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {RLO_reg[2]} {CP}
  ENDPT {RLO_reg[2]} {D} {SDFD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.083}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.528}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.565}
    {=} {Slack Time} {-0.037}
  END_SLK_CLC
  SLK -0.037
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.003} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.005} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.022} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.023} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.045} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.045} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.060} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.060} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.098} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.098} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.141} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.141} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.178} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.178} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.325} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.325} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.410} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.411} {} {} {} 
    INST {g5944} {A2} {^} {Z} {^} {} {AN2XD1} {0.116} {0.000} {0.110} {} {0.564} {0.528} {} {7} {(62.50, 59.40) (63.10, 58.80)} 
    NET {} {} {} {} {} {n_370} {} {0.000} {0.000} {0.110} {0.012} {0.565} {0.528} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.077} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.079} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.096} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.097} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.115} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.116} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.131} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.131} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.147} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.147} {} {} {} 
    INST {RC_CG_HIER_INST3/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.100} {} {0.210} {0.247} {} {7} {(72.30, 59.60) (73.30, 59.00)} 
    NET {} {} {} {} {} {rc_gclk_7492} {} {0.000} {0.000} {0.100} {0.010} {0.210} {0.247} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 57
PATH 58
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[0][1]} {CP}
  ENDPT {yi_ff_reg[0][1]} {D} {SDFQND1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.087}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.524}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.560}
    {=} {Slack Time} {-0.036}
  END_SLK_CLC
  SLK -0.036
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.004} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.006} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.023} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.024} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.046} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.046} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.061} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.061} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.099} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.099} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.142} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.142} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.179} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.179} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.326} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.326} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.354} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.354} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.381} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.383} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.435} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.435} {} {} {} 
    INST {g6125} {A1} {v} {ZN} {^} {} {NR2XD0} {0.089} {0.000} {0.138} {} {0.559} {0.524} {} {4} {(37.50, 42.20) (37.70, 42.60)} 
    NET {} {} {} {} {} {n_413} {} {0.000} {0.000} {0.138} {0.007} {0.560} {0.524} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.076} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.078} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.095} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.096} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.113} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.113} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.126} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.126} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.140} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.140} {} {} {} 
    INST {RC_CG_HIER_INST10/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.107} {0.000} {0.115} {} {0.211} {0.247} {} {6} {(43.30, 51.80) (42.30, 51.40)} 
    NET {} {} {} {} {} {rc_gclk_7520} {} {0.000} {0.000} {0.115} {0.012} {0.211} {0.247} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 58
PATH 59
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[2][0]} {CP}
  ENDPT {xi_ff_reg[2][0]} {D} {SDFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.201}
    {-} {Setup} {0.078}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.523}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.556}
    {=} {Slack Time} {-0.033}
  END_SLK_CLC
  SLK -0.033
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.007} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.008} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.026} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.027} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.048} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.048} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.064} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.064} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.101} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.101} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.144} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.144} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.182} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.182} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.328} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.328} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.413} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.414} {} {} {} 
    INST {g7340} {A1} {^} {Z} {^} {} {AN2XD1} {0.108} {0.000} {0.096} {} {0.556} {0.523} {} {4} {(60.30, 34.60) (61.10, 34.20)} 
    NET {} {} {} {} {} {n_441} {} {0.000} {0.000} {0.096} {0.010} {0.556} {0.523} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.073} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.075} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.092} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.093} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.112} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.112} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.127} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.095} {0.128} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.143} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.143} {} {} {} 
    INST {RC_CG_HIER_INST11/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.091} {0.000} {0.086} {} {0.201} {0.235} {} {6} {(51.10, 49.80) (50.10, 49.40)} 
    NET {} {} {} {} {} {rc_gclk_7524} {} {0.000} {0.000} {0.086} {0.008} {0.201} {0.235} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 59
PATH 60
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_reg[2]} {CPN}
  ENDPT {x_reg[2]} {D} {DFNSND4} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {x_reg[1]} {Q} {SDFNSND4} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.045}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.567}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {-0.005}
  END_SLK_CLC
  SLK -0.005
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.035} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.037} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.062} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.064} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.082} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.082} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.132} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.132} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.207} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.207} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_reg[1]} {CPN} {v} {Q} {^} {} {SDFNSND4} {0.165} {0.000} {0.063} {} {0.377} {0.372} {} {9} {(54.30, 38.60) (58.90, 38.80)} 
    NET {} {} {} {} {} {x[1]} {} {0.000} {0.000} {0.063} {0.026} {0.377} {0.372} {} {} {} 
    INST {g7283} {A1} {^} {ZN} {v} {} {CKND2D1} {0.041} {0.000} {0.042} {} {0.418} {0.414} {} {1} {(51.50, 40.20) (51.70, 40.40)} 
    NET {} {} {} {} {} {n_25} {} {0.000} {0.000} {0.042} {0.003} {0.418} {0.414} {} {} {} 
    INST {g7186} {S0} {v} {Z} {v} {} {MUX3D0} {0.153} {0.000} {0.065} {} {0.571} {0.567} {} {1} {(49.30, 44.00) (52.10, 44.40)} 
    NET {} {} {} {} {} {n_108} {} {0.000} {0.000} {0.065} {0.002} {0.571} {0.567} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.045} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.046} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.071} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.073} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.091} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.091} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.141} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.142} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.217} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.217} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 60
PATH 61
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN}
  ENDPT {RC_CG_HIER_INST18/RC_CGIC_INST} {E} {CKLHQD1} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {inc_y_reg} {Q} {DFD2} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.137}
    {-} {Clock Gating Setup} {0.067}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.470}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.473}
    {=} {Slack Time} {-0.003}
  END_SLK_CLC
  SLK -0.003
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.037} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.039} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.056} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.057} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.079} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.079} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.094} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.094} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.132} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.132} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.175} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.175} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.205} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.205} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {inc_y_reg} {CP} {^} {Q} {v} {} {DFD2} {0.171} {0.000} {0.057} {} {0.378} {0.376} {} {7} {(68.70, 40.40) (72.30, 40.60)} 
    NET {} {} {} {} {} {inc_y} {} {0.000} {0.000} {0.057} {0.018} {0.379} {0.376} {} {} {} 
    INST {g6130} {A1} {v} {Z} {v} {} {OR2D0} {0.094} {0.000} {0.052} {} {0.473} {0.470} {} {1} {(64.90, 38.80) (65.90, 38.00)} 
    HPIN {RC_CG_HIER_INST18} {enable} {v} {} {} {} {} {} {} {} {} {0.473} {0.470} {} {} {} 
    NET {} {} {} {} {} {n_333} {} {0.000} {0.000} {0.052} {0.003} {0.473} {0.470} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.043} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.044} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.069} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.071} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.089} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.089} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.139} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.140} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 61
PATH 62
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_reg[1]} {CPN}
  ENDPT {x_reg[1]} {SE} {SDFNSND4} {^} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {inc_y_reg} {Q} {DFD2} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.229}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.383}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.384}
    {=} {Slack Time} {-0.001}
  END_SLK_CLC
  SLK -0.001
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.039} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.041} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.058} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.059} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.081} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.081} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.096} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.096} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.134} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.134} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.177} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.177} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.207} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.207} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {inc_y_reg} {CP} {^} {Q} {^} {} {DFD2} {0.175} {0.000} {0.085} {} {0.383} {0.382} {} {7} {(68.70, 40.40) (72.30, 40.60)} 
    NET {} {} {} {} {} {inc_y} {} {0.001} {0.000} {0.085} {0.018} {0.384} {0.383} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.041} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.043} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.068} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.069} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.087} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.088} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.137} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.138} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.213} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.213} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 62
PATH 63
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_reg[0]} {CPN}
  ENDPT {x_reg[0]} {SE} {SDFNSND4} {^} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {inc_y_reg} {Q} {DFD2} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.229}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.383}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.384}
    {=} {Slack Time} {-0.001}
  END_SLK_CLC
  SLK -0.001
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.039} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.041} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.058} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.059} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.081} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.081} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.096} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.096} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.134} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.134} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.177} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.177} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.207} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.207} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {inc_y_reg} {CP} {^} {Q} {^} {} {DFD2} {0.175} {0.000} {0.085} {} {0.383} {0.382} {} {7} {(68.70, 40.40) (72.30, 40.60)} 
    NET {} {} {} {} {} {inc_y} {} {0.001} {0.000} {0.085} {0.018} {0.384} {0.383} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.041} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.042} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.067} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.069} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.087} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.087} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.137} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.138} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.213} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.213} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 63
PATH 64
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C0_reg[4]} {CP}
  ENDPT {C0_reg[4]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.581}
    {=} {Slack Time} {0.001}
  END_SLK_CLC
  SLK 0.001
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.041} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.042} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.060} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.061} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.082} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.082} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.098} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.098} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.135} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.135} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.178} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.178} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.216} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.216} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.362} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.362} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.447} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.449} {} {} {} 
    INST {g5918} {A2} {^} {Z} {^} {} {AN2XD1} {0.132} {0.000} {0.139} {} {0.580} {0.581} {} {7} {(54.90, 61.40) (55.50, 61.80)} 
    NET {} {} {} {} {} {n_407} {} {0.001} {0.000} {0.139} {0.016} {0.581} {0.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.039} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.041} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.059} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.059} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.076} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.077} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.090} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.090} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.103} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.103} {} {} {} 
    INST {RC_CG_HIER_INST5/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.103} {0.000} {0.107} {} {0.207} {0.206} {} {7} {(79.50, 68.60) (80.50, 68.40)} 
    NET {} {} {} {} {} {rc_gclk_7500} {} {0.000} {0.000} {0.107} {0.011} {0.207} {0.207} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 64
PATH 65
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {B_reg[4]} {CP}
  ENDPT {B_reg[4]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.027}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.580}
    {=} {Slack Time} {0.001}
  END_SLK_CLC
  SLK 0.001
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.041} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.042} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.060} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.061} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.082} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.082} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.098} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.098} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.135} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.135} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.178} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.178} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.216} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.216} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.362} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.362} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.447} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.449} {} {} {} 
    INST {g5918} {A2} {^} {Z} {^} {} {AN2XD1} {0.132} {0.000} {0.139} {} {0.580} {0.581} {} {7} {(54.90, 61.40) (55.50, 61.80)} 
    NET {} {} {} {} {} {n_407} {} {0.000} {0.000} {0.139} {0.016} {0.580} {0.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.039} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.041} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.058} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.059} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.078} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.078} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.093} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.094} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.109} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.109} {} {} {} 
    INST {RC_CG_HIER_INST2/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.207} {0.207} {} {7} {(57.10, 63.40) (58.10, 63.40)} 
    NET {} {} {} {} {} {rc_gclk_7488} {} {0.000} {0.000} {0.096} {0.010} {0.208} {0.207} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 65
PATH 66
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C1_reg[4]} {CP}
  ENDPT {C1_reg[4]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.027}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.584}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.581}
    {=} {Slack Time} {0.003}
  END_SLK_CLC
  SLK 0.003
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.043} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.045} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.062} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.063} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.085} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.085} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.101} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.101} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.138} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.138} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.181} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.181} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.219} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.219} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.365} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.365} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.450} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.451} {} {} {} 
    INST {g5918} {A2} {^} {Z} {^} {} {AN2XD1} {0.132} {0.000} {0.139} {} {0.580} {0.583} {} {7} {(54.90, 61.40) (55.50, 61.80)} 
    NET {} {} {} {} {} {n_407} {} {0.001} {0.000} {0.139} {0.016} {0.581} {0.584} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.037} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.038} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.056} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.057} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.075} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.076} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.090} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.091} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.106} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.107} {} {} {} 
    INST {RC_CG_HIER_INST7/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.210} {0.207} {} {7} {(71.70, 72.40) (72.70, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7508} {} {0.000} {0.000} {0.101} {0.010} {0.210} {0.207} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 66
PATH 67
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {RLO_reg[4]} {CP}
  ENDPT {RLO_reg[4]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.584}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.580}
    {=} {Slack Time} {0.003}
  END_SLK_CLC
  SLK 0.003
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.043} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.045} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.063} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.063} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.085} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.085} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.101} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.101} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.138} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.138} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.181} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.181} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.219} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.219} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.365} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.365} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.450} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.451} {} {} {} 
    INST {g5918} {A2} {^} {Z} {^} {} {AN2XD1} {0.132} {0.000} {0.139} {} {0.580} {0.583} {} {7} {(54.90, 61.40) (55.50, 61.80)} 
    NET {} {} {} {} {} {n_407} {} {0.001} {0.000} {0.139} {0.016} {0.580} {0.584} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.037} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.038} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.056} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.057} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.075} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.075} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.090} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.091} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.106} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.107} {} {} {} 
    INST {RC_CG_HIER_INST3/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.100} {} {0.210} {0.207} {} {7} {(72.30, 59.60) (73.30, 59.00)} 
    NET {} {} {} {} {} {rc_gclk_7492} {} {0.000} {0.000} {0.100} {0.010} {0.210} {0.207} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 67
PATH 68
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C0_reg[0]} {CP}
  ENDPT {C0_reg[0]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.578}
    {=} {Slack Time} {0.004}
  END_SLK_CLC
  SLK 0.004
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.044} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.046} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.063} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.064} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.085} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.085} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.101} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.101} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.139} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.139} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.181} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.181} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.219} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.219} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.365} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.365} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.450} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.452} {} {} {} 
    INST {g5970} {A2} {^} {Z} {^} {} {AN2XD1} {0.129} {0.000} {0.134} {} {0.577} {0.581} {} {7} {(65.50, 57.60) (66.10, 58.00)} 
    NET {} {} {} {} {} {n_404} {} {0.001} {0.000} {0.134} {0.015} {0.578} {0.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.036} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.038} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.055} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.056} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.073} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.073} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.086} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.087} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.100} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.100} {} {} {} 
    INST {RC_CG_HIER_INST5/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.103} {0.000} {0.107} {} {0.207} {0.203} {} {7} {(79.50, 68.60) (80.50, 68.40)} 
    NET {} {} {} {} {} {rc_gclk_7500} {} {0.000} {0.000} {0.107} {0.011} {0.207} {0.203} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 68
PATH 69
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {B_reg[0]} {CP}
  ENDPT {B_reg[0]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.581}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {0.004}
  END_SLK_CLC
  SLK 0.004
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.044} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.046} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.063} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.064} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.085} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.085} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.101} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.101} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.139} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.139} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.181} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.181} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.219} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.219} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.366} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.366} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.450} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.452} {} {} {} 
    INST {g5970} {A2} {^} {Z} {^} {} {AN2XD1} {0.129} {0.000} {0.134} {} {0.577} {0.581} {} {7} {(65.50, 57.60) (66.10, 58.00)} 
    NET {} {} {} {} {} {n_404} {} {0.000} {0.000} {0.134} {0.015} {0.577} {0.581} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.036} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.038} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.055} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.056} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.075} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.075} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.090} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.091} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.106} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.106} {} {} {} 
    INST {RC_CG_HIER_INST2/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.207} {0.204} {} {7} {(57.10, 63.40) (58.10, 63.40)} 
    NET {} {} {} {} {} {rc_gclk_7488} {} {0.000} {0.000} {0.096} {0.010} {0.208} {0.204} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 69
PATH 70
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_max_reg[2]} {CP}
  ENDPT {y_max_reg[2]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.213}
    {-} {Setup} {0.037}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.576}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.007}
  END_SLK_CLC
  SLK 0.007
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.047} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.048} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.066} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.067} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.088} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.088} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.104} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.104} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.141} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.141} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.184} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.184} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.222} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.222} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.368} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.368} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.396} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.396} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.424} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.426} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.478} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.478} {} {} {} 
    INST {g6128} {A1} {v} {ZN} {^} {} {NR2XD0} {0.098} {0.000} {0.156} {} {0.569} {0.576} {} {4} {(34.70, 38.40) (34.90, 38.80)} 
    NET {} {} {} {} {} {n_414} {} {0.000} {0.000} {0.156} {0.008} {0.569} {0.576} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.033} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.035} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.052} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.054} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.072} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {0.073} {} {} {} 
    INST {clk__L3_I6} {I} {^} {ZN} {v} {} {INVD12} {0.011} {0.000} {0.008} {} {0.091} {0.084} {} {1} {(62.50, 51.80) (64.30, 51.20)} 
    NET {} {} {} {} {} {clk__L3_N6} {} {0.000} {0.000} {0.008} {0.007} {0.091} {0.084} {} {} {} 
    INST {clk__L4_I3} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.014} {} {0.103} {0.096} {} {1} {(66.70, 50.00) (67.50, 49.60)} 
    NET {} {} {} {} {} {clk__L4_N3} {} {0.000} {0.000} {0.014} {0.005} {0.103} {0.097} {} {} {} 
    INST {clk__L5_I2} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.020} {} {0.137} {0.130} {} {1} {(79.10, 51.60) (80.70, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N2} {} {0.000} {0.000} {0.020} {0.008} {0.138} {0.131} {} {} {} 
    INST {RC_CG_HIER_INST16/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.075} {0.000} {0.056} {} {0.213} {0.206} {} {3} {(38.10, 40.60) (39.10, 40.80)} 
    NET {} {} {} {} {} {rc_gclk_7544} {} {0.000} {0.000} {0.056} {0.005} {0.213} {0.206} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 70
PATH 71
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C1_reg[0]} {CP}
  ENDPT {C1_reg[0]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.584}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.578}
    {=} {Slack Time} {0.007}
  END_SLK_CLC
  SLK 0.007
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.047} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.048} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.066} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.067} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.088} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.088} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.104} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.104} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.141} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.141} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.184} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.184} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.222} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.222} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.368} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.368} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.453} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.455} {} {} {} 
    INST {g5970} {A2} {^} {Z} {^} {} {AN2XD1} {0.129} {0.000} {0.134} {} {0.577} {0.584} {} {7} {(65.50, 57.60) (66.10, 58.00)} 
    NET {} {} {} {} {} {n_404} {} {0.000} {0.000} {0.134} {0.015} {0.578} {0.584} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.033} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.035} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.052} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.053} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.072} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.072} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.087} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.088} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.103} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.104} {} {} {} 
    INST {RC_CG_HIER_INST7/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.210} {0.204} {} {7} {(71.70, 72.40) (72.70, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7508} {} {0.000} {0.000} {0.101} {0.010} {0.210} {0.204} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 71
PATH 72
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D1_reg[3]} {CP}
  ENDPT {D1_reg[3]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.200}
    {-} {Setup} {0.023}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.577}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.570}
    {=} {Slack Time} {0.008}
  END_SLK_CLC
  SLK 0.008
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.048} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.049} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.067} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.068} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.089} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.089} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.105} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.105} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.142} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.142} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.185} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.185} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.223} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.223} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.369} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.369} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.454} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.456} {} {} {} 
    INST {g5929} {A2} {^} {Z} {^} {} {AN2XD1} {0.121} {0.000} {0.119} {} {0.569} {0.577} {} {7} {(56.10, 61.40) (56.70, 61.00)} 
    NET {} {} {} {} {} {n_406} {} {0.000} {0.000} {0.119} {0.013} {0.570} {0.577} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.032} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.034} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.051} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.053} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.079} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.080} {} {} {} 
    INST {RC_CG_HIER_INST9/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.113} {0.000} {0.118} {} {0.200} {0.192} {} {7} {(68.50, 68.80) (69.50, 68.60)} 
    NET {} {} {} {} {} {rc_gclk_7516} {} {0.000} {0.000} {0.118} {0.012} {0.200} {0.192} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 72
PATH 73
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D0_reg[3]} {CP}
  ENDPT {D0_reg[3]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.202}
    {-} {Setup} {0.023}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.570}
    {=} {Slack Time} {0.010}
  END_SLK_CLC
  SLK 0.010
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.050} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.052} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.069} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.070} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.091} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.092} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.107} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.107} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.145} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.145} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.187} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.187} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.225} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.225} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.372} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.372} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.456} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.458} {} {} {} 
    INST {g5929} {A2} {^} {Z} {^} {} {AN2XD1} {0.121} {0.000} {0.119} {} {0.569} {0.579} {} {7} {(56.10, 61.40) (56.70, 61.00)} 
    NET {} {} {} {} {} {n_406} {} {0.000} {0.000} {0.119} {0.013} {0.570} {0.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.030} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.032} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.049} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.051} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.077} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.077} {} {} {} 
    INST {RC_CG_HIER_INST8/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.115} {0.000} {0.122} {} {0.202} {0.192} {} {7} {(75.50, 72.40) (76.50, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7512} {} {0.000} {0.000} {0.122} {0.013} {0.202} {0.192} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 73
PATH 74
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C0_reg[1]} {CP}
  ENDPT {C0_reg[1]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.019}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.588}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {0.011}
  END_SLK_CLC
  SLK 0.011
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.051} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.052} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.070} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.070} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.092} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.092} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.108} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.108} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.145} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.145} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.188} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.188} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.226} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.226} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.372} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.372} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.457} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.458} {} {} {} 
    INST {g5962} {A2} {^} {Z} {^} {} {CKAN2D2} {0.129} {0.000} {0.079} {} {0.577} {0.587} {} {7} {(61.10, 59.40) (61.70, 59.80)} 
    NET {} {} {} {} {} {n_405} {} {0.000} {0.000} {0.079} {0.015} {0.577} {0.588} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.029} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.031} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.049} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.049} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.066} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.067} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.080} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.080} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.093} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.093} {} {} {} 
    INST {RC_CG_HIER_INST5/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.103} {0.000} {0.107} {} {0.207} {0.196} {} {7} {(79.50, 68.60) (80.50, 68.40)} 
    NET {} {} {} {} {} {rc_gclk_7500} {} {0.000} {0.000} {0.107} {0.011} {0.207} {0.196} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 74
PATH 75
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {B_reg[1]} {CP}
  ENDPT {B_reg[1]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.020}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.588}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {0.011}
  END_SLK_CLC
  SLK 0.011
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.051} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.052} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.070} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.071} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.092} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.092} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.108} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.108} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.145} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.145} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.188} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.188} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.226} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.226} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.372} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.372} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.457} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.459} {} {} {} 
    INST {g5962} {A2} {^} {Z} {^} {} {CKAN2D2} {0.129} {0.000} {0.079} {} {0.577} {0.587} {} {7} {(61.10, 59.40) (61.70, 59.80)} 
    NET {} {} {} {} {} {n_405} {} {0.000} {0.000} {0.079} {0.015} {0.577} {0.588} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.029} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.031} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.048} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.049} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.068} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.068} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.083} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.084} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.099} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.099} {} {} {} 
    INST {RC_CG_HIER_INST2/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.207} {0.197} {} {7} {(57.10, 63.40) (58.10, 63.40)} 
    NET {} {} {} {} {} {rc_gclk_7488} {} {0.000} {0.000} {0.096} {0.010} {0.208} {0.197} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 75
PATH 76
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[1][0]} {CP}
  ENDPT {yi_ff_reg[1][0]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.574}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.563}
    {=} {Slack Time} {0.012}
  END_SLK_CLC
  SLK 0.012
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.052} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.053} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.071} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.071} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.093} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.093} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.109} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.109} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.146} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.146} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.189} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.189} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.227} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.227} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.373} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.373} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.401} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.401} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.429} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.430} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.482} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.482} {} {} {} 
    INST {g18} {A1} {v} {ZN} {^} {} {NR2XD0} {0.092} {0.000} {0.145} {} {0.563} {0.574} {} {4} {(35.50, 38.40) (35.70, 38.80)} 
    NET {} {} {} {} {} {n_471} {} {0.000} {0.000} {0.145} {0.007} {0.563} {0.574} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.028} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.030} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.048} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.049} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.067} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.067} {} {} {} 
    INST {RC_CG_HIER_INST4/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.128} {0.000} {0.153} {} {0.206} {0.195} {} {7} {(53.10, 64.80) (52.10, 64.60)} 
    NET {} {} {} {} {} {rc_gclk_7496} {} {0.001} {0.000} {0.153} {0.016} {0.207} {0.196} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 76
PATH 77
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_max_reg[1]} {CP}
  ENDPT {y_max_reg[1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.213}
    {-} {Setup} {0.041}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.571}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.560}
    {=} {Slack Time} {0.012}
  END_SLK_CLC
  SLK 0.012
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.052} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.053} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.071} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.072} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.093} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.093} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.109} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.109} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.146} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.146} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.189} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.189} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.227} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.227} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.373} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.373} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.401} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.401} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.429} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.431} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.483} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.483} {} {} {} 
    INST {g6125} {A1} {v} {ZN} {^} {} {NR2XD0} {0.089} {0.000} {0.138} {} {0.559} {0.571} {} {4} {(37.50, 42.20) (37.70, 42.60)} 
    NET {} {} {} {} {} {n_413} {} {0.000} {0.000} {0.138} {0.007} {0.560} {0.571} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.028} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.030} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.047} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.049} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.067} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {0.068} {} {} {} 
    INST {clk__L3_I6} {I} {^} {ZN} {v} {} {INVD12} {0.011} {0.000} {0.008} {} {0.091} {0.079} {} {1} {(62.50, 51.80) (64.30, 51.20)} 
    NET {} {} {} {} {} {clk__L3_N6} {} {0.000} {0.000} {0.008} {0.007} {0.091} {0.079} {} {} {} 
    INST {clk__L4_I3} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.014} {} {0.103} {0.091} {} {1} {(66.70, 50.00) (67.50, 49.60)} 
    NET {} {} {} {} {} {clk__L4_N3} {} {0.000} {0.000} {0.014} {0.005} {0.103} {0.092} {} {} {} 
    INST {clk__L5_I2} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.020} {} {0.137} {0.125} {} {1} {(79.10, 51.60) (80.70, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N2} {} {0.000} {0.000} {0.020} {0.008} {0.138} {0.126} {} {} {} 
    INST {RC_CG_HIER_INST16/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.075} {0.000} {0.056} {} {0.213} {0.201} {} {3} {(38.10, 40.60) (39.10, 40.80)} 
    NET {} {} {} {} {} {rc_gclk_7544} {} {0.000} {0.000} {0.056} {0.005} {0.213} {0.201} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 77
PATH 78
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {B_reg[6]} {CP}
  ENDPT {B_reg[6]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.025}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {0.012}
  END_SLK_CLC
  SLK 0.012
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.052} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.054} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.071} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.072} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.094} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.094} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.109} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.109} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.147} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.147} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.190} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.190} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.227} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.227} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.374} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.374} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.458} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.460} {} {} {} 
    INST {g5892} {A2} {^} {Z} {^} {} {AN2XD1} {0.123} {0.000} {0.122} {} {0.570} {0.582} {} {7} {(64.70, 59.40) (65.30, 59.00)} 
    NET {} {} {} {} {} {n_408} {} {0.000} {0.000} {0.122} {0.014} {0.571} {0.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.028} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.030} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.047} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.048} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.067} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.067} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.082} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.082} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.098} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.098} {} {} {} 
    INST {RC_CG_HIER_INST2/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.207} {0.195} {} {7} {(57.10, 63.40) (58.10, 63.40)} 
    NET {} {} {} {} {} {rc_gclk_7488} {} {0.000} {0.000} {0.096} {0.010} {0.208} {0.196} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 78
PATH 79
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C0_reg[6]} {CP}
  ENDPT {C0_reg[6]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.024}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {0.012}
  END_SLK_CLC
  SLK 0.012
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.052} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.054} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.071} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.072} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.094} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.094} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.109} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.109} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.147} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.147} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.190} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.190} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.228} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.228} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.374} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.374} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.459} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.460} {} {} {} 
    INST {g5892} {A2} {^} {Z} {^} {} {AN2XD1} {0.123} {0.000} {0.122} {} {0.570} {0.583} {} {7} {(64.70, 59.40) (65.30, 59.00)} 
    NET {} {} {} {} {} {n_408} {} {0.000} {0.000} {0.122} {0.014} {0.571} {0.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.028} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.030} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.047} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.048} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.065} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.065} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.078} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.078} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.092} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.092} {} {} {} 
    INST {RC_CG_HIER_INST5/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.103} {0.000} {0.107} {} {0.207} {0.195} {} {7} {(79.50, 68.60) (80.50, 68.40)} 
    NET {} {} {} {} {} {rc_gclk_7500} {} {0.000} {0.000} {0.107} {0.011} {0.207} {0.195} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 79
PATH 80
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D1_reg[2]} {CP}
  ENDPT {D1_reg[2]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.200}
    {-} {Setup} {0.022}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.578}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.565}
    {=} {Slack Time} {0.013}
  END_SLK_CLC
  SLK 0.013
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.053} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.055} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.073} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.073} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.095} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.095} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.111} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.111} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.148} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.148} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.191} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.191} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.229} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.229} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.375} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.375} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.460} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.461} {} {} {} 
    INST {g5944} {A2} {^} {Z} {^} {} {AN2XD1} {0.116} {0.000} {0.110} {} {0.564} {0.578} {} {7} {(62.50, 59.40) (63.10, 58.80)} 
    NET {} {} {} {} {} {n_370} {} {0.000} {0.000} {0.110} {0.012} {0.565} {0.578} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.028} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.046} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.048} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.074} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.074} {} {} {} 
    INST {RC_CG_HIER_INST9/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.113} {0.000} {0.118} {} {0.200} {0.186} {} {7} {(68.50, 68.80) (69.50, 68.60)} 
    NET {} {} {} {} {} {rc_gclk_7516} {} {0.000} {0.000} {0.118} {0.012} {0.200} {0.187} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 80
PATH 81
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {B_reg[3]} {CP}
  ENDPT {B_reg[3]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.025}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.014}
  END_SLK_CLC
  SLK 0.014
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.054} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.055} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.073} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.073} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.095} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.095} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.111} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.111} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.148} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.148} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.191} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.191} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.229} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.229} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.375} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.375} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.460} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.461} {} {} {} 
    INST {g5929} {A2} {^} {Z} {^} {} {AN2XD1} {0.121} {0.000} {0.119} {} {0.569} {0.583} {} {7} {(56.10, 61.40) (56.70, 61.00)} 
    NET {} {} {} {} {} {n_406} {} {0.000} {0.000} {0.119} {0.013} {0.569} {0.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.026} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.028} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.046} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.046} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.065} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.065} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.080} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.081} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.096} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.097} {} {} {} 
    INST {RC_CG_HIER_INST2/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.207} {0.194} {} {7} {(57.10, 63.40) (58.10, 63.40)} 
    NET {} {} {} {} {} {rc_gclk_7488} {} {0.000} {0.000} {0.096} {0.010} {0.207} {0.194} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 81
PATH 82
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C1_reg[1]} {CP}
  ENDPT {C1_reg[1]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.020}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.591}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {0.014}
  END_SLK_CLC
  SLK 0.014
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.054} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.055} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.073} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.073} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.095} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.095} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.111} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.111} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.148} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.148} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.191} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.191} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.229} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.229} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.375} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.375} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.460} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.461} {} {} {} 
    INST {g5962} {A2} {^} {Z} {^} {} {CKAN2D2} {0.129} {0.000} {0.079} {} {0.577} {0.590} {} {7} {(61.10, 59.40) (61.70, 59.80)} 
    NET {} {} {} {} {} {n_405} {} {0.000} {0.000} {0.079} {0.015} {0.577} {0.591} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.026} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.028} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.046} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.046} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.065} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.065} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.080} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.081} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.096} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.097} {} {} {} 
    INST {RC_CG_HIER_INST7/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.210} {0.197} {} {7} {(71.70, 72.40) (72.70, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7508} {} {0.000} {0.000} {0.101} {0.010} {0.210} {0.197} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 82
PATH 83
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C0_reg[3]} {CP}
  ENDPT {C0_reg[3]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.024}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.583}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.570}
    {=} {Slack Time} {0.014}
  END_SLK_CLC
  SLK 0.014
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.054} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.055} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.073} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.074} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.095} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.095} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.111} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.111} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.148} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.148} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.191} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.191} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.229} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.229} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.375} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.375} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.460} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.462} {} {} {} 
    INST {g5929} {A2} {^} {Z} {^} {} {AN2XD1} {0.121} {0.000} {0.119} {} {0.569} {0.583} {} {7} {(56.10, 61.40) (56.70, 61.00)} 
    NET {} {} {} {} {} {n_406} {} {0.000} {0.000} {0.119} {0.013} {0.570} {0.583} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.026} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.028} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.046} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.046} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.063} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.064} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.077} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.077} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.090} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.090} {} {} {} 
    INST {RC_CG_HIER_INST5/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.103} {0.000} {0.107} {} {0.207} {0.193} {} {7} {(79.50, 68.60) (80.50, 68.40)} 
    NET {} {} {} {} {} {rc_gclk_7500} {} {0.000} {0.000} {0.107} {0.011} {0.207} {0.193} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 83
PATH 84
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {A_reg[4]} {CP}
  ENDPT {A_reg[4]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.221}
    {-} {Setup} {0.027}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.594}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.580}
    {=} {Slack Time} {0.014}
  END_SLK_CLC
  SLK 0.014
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.054} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.055} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.073} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.074} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.095} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.095} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.111} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.111} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.148} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.148} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.191} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.191} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.229} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.229} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.375} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.375} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.460} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.462} {} {} {} 
    INST {g5918} {A2} {^} {Z} {^} {} {AN2XD1} {0.132} {0.000} {0.139} {} {0.580} {0.594} {} {7} {(54.90, 61.40) (55.50, 61.80)} 
    NET {} {} {} {} {} {n_407} {} {0.000} {0.000} {0.139} {0.016} {0.580} {0.594} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.026} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.028} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.045} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.046} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.093} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.094} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.110} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.110} {} {} {} 
    INST {RC_CG_HIER_INST1/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.220} {0.207} {} {7} {(64.90, 63.20) (63.90, 63.60)} 
    NET {} {} {} {} {} {rc_gclk_7484} {} {0.000} {0.000} {0.096} {0.010} {0.221} {0.207} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 84
PATH 85
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C1_reg[6]} {CP}
  ENDPT {C1_reg[6]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.025}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.586}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {0.015}
  END_SLK_CLC
  SLK 0.015
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.055} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.057} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.074} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.075} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.096} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.097} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.112} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.112} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.150} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.150} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.192} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.192} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.230} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.230} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.377} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.377} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.461} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.463} {} {} {} 
    INST {g5892} {A2} {^} {Z} {^} {} {AN2XD1} {0.123} {0.000} {0.122} {} {0.570} {0.585} {} {7} {(64.70, 59.40) (65.30, 59.00)} 
    NET {} {} {} {} {} {n_408} {} {0.000} {0.000} {0.122} {0.014} {0.571} {0.586} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.025} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.027} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.044} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.045} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.064} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.064} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.079} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.079} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.095} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.095} {} {} {} 
    INST {RC_CG_HIER_INST7/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.210} {0.195} {} {7} {(71.70, 72.40) (72.70, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7508} {} {0.000} {0.000} {0.101} {0.010} {0.210} {0.195} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 85
PATH 86
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {RLO_reg[6]} {CP}
  ENDPT {RLO_reg[6]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.025}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.586}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {0.015}
  END_SLK_CLC
  SLK 0.015
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.055} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.057} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.074} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.075} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.097} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.097} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.112} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.112} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.150} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.150} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.193} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.193} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.230} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.230} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.377} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.377} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.462} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.463} {} {} {} 
    INST {g5892} {A2} {^} {Z} {^} {} {AN2XD1} {0.123} {0.000} {0.122} {} {0.570} {0.586} {} {7} {(64.70, 59.40) (65.30, 59.00)} 
    NET {} {} {} {} {} {n_408} {} {0.000} {0.000} {0.122} {0.014} {0.571} {0.586} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.025} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.027} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.044} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.045} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.063} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.064} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.079} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.079} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.095} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.095} {} {} {} 
    INST {RC_CG_HIER_INST3/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.100} {} {0.210} {0.195} {} {7} {(72.30, 59.60) (73.30, 59.00)} 
    NET {} {} {} {} {} {rc_gclk_7492} {} {0.000} {0.000} {0.100} {0.010} {0.210} {0.195} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 86
PATH 87
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yi_ff_reg[1][1]} {CP}
  ENDPT {yi_ff_reg[1][1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.575}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.559}
    {=} {Slack Time} {0.016}
  END_SLK_CLC
  SLK 0.016
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.056} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.057} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.075} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.076} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.097} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.097} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.113} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.113} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.150} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.150} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.193} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.193} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.231} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.231} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.377} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.377} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.405} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.405} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.433} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.435} {} {} {} 
    INST {FE_PSC26_n_470} {I} {v} {Z} {v} {} {CKBD1} {0.052} {0.000} {0.041} {} {0.471} {0.487} {} {3} {(46.30, 40.20) (46.90, 39.80)} 
    NET {} {} {} {} {} {FE_PSN26_n_470} {} {0.000} {0.000} {0.041} {0.005} {0.471} {0.487} {} {} {} 
    INST {g6125} {A1} {v} {ZN} {^} {} {NR2XD0} {0.089} {0.000} {0.138} {} {0.559} {0.575} {} {4} {(37.50, 42.20) (37.70, 42.60)} 
    NET {} {} {} {} {} {n_413} {} {0.000} {0.000} {0.138} {0.007} {0.559} {0.575} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.024} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.026} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.043} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.045} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.063} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.063} {} {} {} 
    INST {RC_CG_HIER_INST4/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.128} {0.000} {0.153} {} {0.206} {0.191} {} {7} {(53.10, 64.80) (52.10, 64.60)} 
    NET {} {} {} {} {} {rc_gclk_7496} {} {0.001} {0.000} {0.153} {0.016} {0.207} {0.191} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 87
PATH 88
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D0_reg[2]} {CP}
  ENDPT {D0_reg[2]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.202}
    {-} {Setup} {0.022}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.580}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.565}
    {=} {Slack Time} {0.016}
  END_SLK_CLC
  SLK 0.016
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.056} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.058} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.075} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.076} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.097} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.097} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.113} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.113} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.151} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.151} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.193} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.193} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.231} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.231} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.377} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.378} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.462} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.464} {} {} {} 
    INST {g5944} {A2} {^} {Z} {^} {} {AN2XD1} {0.116} {0.000} {0.110} {} {0.564} {0.580} {} {7} {(62.50, 59.40) (63.10, 58.80)} 
    NET {} {} {} {} {} {n_370} {} {0.000} {0.000} {0.110} {0.012} {0.565} {0.580} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.024} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.026} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.043} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.045} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.071} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.072} {} {} {} 
    INST {RC_CG_HIER_INST8/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.115} {0.000} {0.122} {} {0.202} {0.186} {} {7} {(75.50, 72.40) (76.50, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7512} {} {0.000} {0.000} {0.122} {0.013} {0.202} {0.186} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 88
PATH 89
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C1_reg[3]} {CP}
  ENDPT {C1_reg[3]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.024}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.586}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.017}
  END_SLK_CLC
  SLK 0.017
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.057} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.058} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.076} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.076} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.098} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.098} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.114} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.114} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.151} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.151} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.194} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.194} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.232} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.232} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.378} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.378} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.463} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.464} {} {} {} 
    INST {g5929} {A2} {^} {Z} {^} {} {AN2XD1} {0.121} {0.000} {0.119} {} {0.569} {0.586} {} {7} {(56.10, 61.40) (56.70, 61.00)} 
    NET {} {} {} {} {} {n_406} {} {0.000} {0.000} {0.119} {0.013} {0.569} {0.586} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.023} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.043} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.043} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.062} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.062} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.077} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.078} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.093} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.094} {} {} {} 
    INST {RC_CG_HIER_INST7/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.210} {0.194} {} {7} {(71.70, 72.40) (72.70, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7508} {} {0.000} {0.000} {0.101} {0.010} {0.210} {0.194} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 89
PATH 90
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {A_reg[0]} {CP}
  ENDPT {A_reg[0]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.220}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.594}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {0.017}
  END_SLK_CLC
  SLK 0.017
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.057} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.059} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.076} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.077} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.098} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.098} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.114} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.114} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.152} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.152} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.194} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.194} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.232} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.232} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.378} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.378} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.463} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.465} {} {} {} 
    INST {g5970} {A2} {^} {Z} {^} {} {AN2XD1} {0.129} {0.000} {0.134} {} {0.577} {0.594} {} {7} {(65.50, 57.60) (66.10, 58.00)} 
    NET {} {} {} {} {} {n_404} {} {0.000} {0.000} {0.134} {0.015} {0.577} {0.594} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.023} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.042} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.043} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.090} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.091} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.107} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.107} {} {} {} 
    INST {RC_CG_HIER_INST1/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.220} {0.204} {} {7} {(64.90, 63.20) (63.90, 63.60)} 
    NET {} {} {} {} {} {rc_gclk_7484} {} {0.000} {0.000} {0.096} {0.010} {0.220} {0.204} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 90
PATH 91
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {B_reg[2]} {CP}
  ENDPT {B_reg[2]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.024}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.584}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.564}
    {=} {Slack Time} {0.019}
  END_SLK_CLC
  SLK 0.019
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.059} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.061} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.078} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.079} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.101} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.101} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.116} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.117} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.154} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.154} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.197} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.197} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.235} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.235} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.381} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.381} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.466} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.467} {} {} {} 
    INST {g5944} {A2} {^} {Z} {^} {} {AN2XD1} {0.116} {0.000} {0.110} {} {0.564} {0.584} {} {7} {(62.50, 59.40) (63.10, 58.80)} 
    NET {} {} {} {} {} {n_370} {} {0.000} {0.000} {0.110} {0.012} {0.564} {0.584} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.021} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.022} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.040} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.041} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.059} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.060} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.074} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.075} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.090} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.091} {} {} {} 
    INST {RC_CG_HIER_INST2/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.207} {0.188} {} {7} {(57.10, 63.40) (58.10, 63.40)} 
    NET {} {} {} {} {} {rc_gclk_7488} {} {0.000} {0.000} {0.096} {0.010} {0.208} {0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 91
PATH 92
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C0_reg[2]} {CP}
  ENDPT {C0_reg[2]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.023}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.584}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.565}
    {=} {Slack Time} {0.020}
  END_SLK_CLC
  SLK 0.020
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.060} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.061} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.079} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.080} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.101} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.101} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.117} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.117} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.154} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.154} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.197} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.197} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.235} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.235} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.381} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.381} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.466} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.468} {} {} {} 
    INST {g5944} {A2} {^} {Z} {^} {} {AN2XD1} {0.116} {0.000} {0.110} {} {0.564} {0.584} {} {7} {(62.50, 59.40) (63.10, 58.80)} 
    NET {} {} {} {} {} {n_370} {} {0.000} {0.000} {0.110} {0.012} {0.565} {0.584} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.020} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.022} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.039} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.040} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.057} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.057} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.070} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.071} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.084} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.084} {} {} {} 
    INST {RC_CG_HIER_INST5/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.103} {0.000} {0.107} {} {0.207} {0.187} {} {7} {(79.50, 68.60) (80.50, 68.40)} 
    NET {} {} {} {} {} {rc_gclk_7500} {} {0.000} {0.000} {0.107} {0.011} {0.207} {0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 92
PATH 93
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C1_reg[2]} {CP}
  ENDPT {C1_reg[2]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.023}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.587}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.565}
    {=} {Slack Time} {0.022}
  END_SLK_CLC
  SLK 0.022
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.062} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.064} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.081} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.082} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.104} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.104} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.119} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.120} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.157} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.157} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.200} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.200} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.238} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.238} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.384} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.384} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.469} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.470} {} {} {} 
    INST {g5944} {A2} {^} {Z} {^} {} {AN2XD1} {0.116} {0.000} {0.110} {} {0.564} {0.587} {} {7} {(62.50, 59.40) (63.10, 58.80)} 
    NET {} {} {} {} {} {n_370} {} {0.000} {0.000} {0.110} {0.012} {0.565} {0.587} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.018} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.019} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.037} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.038} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.056} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.057} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.071} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.072} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.087} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.088} {} {} {} 
    INST {RC_CG_HIER_INST7/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.210} {0.188} {} {7} {(71.70, 72.40) (72.70, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7508} {} {0.000} {0.000} {0.101} {0.010} {0.210} {0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 93
PATH 94
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {A_reg[1]} {CP}
  ENDPT {A_reg[1]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.221}
    {-} {Setup} {0.020}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.601}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.577}
    {=} {Slack Time} {0.024}
  END_SLK_CLC
  SLK 0.024
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.064} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.065} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.083} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.084} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.105} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.105} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.121} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.121} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.158} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.158} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.201} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.201} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.239} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.239} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.385} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.385} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.470} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.472} {} {} {} 
    INST {g5962} {A2} {^} {Z} {^} {} {CKAN2D2} {0.129} {0.000} {0.079} {} {0.577} {0.600} {} {7} {(61.10, 59.40) (61.70, 59.80)} 
    NET {} {} {} {} {} {n_405} {} {0.000} {0.000} {0.079} {0.015} {0.577} {0.601} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.016} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.018} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.035} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.036} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.083} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.084} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.100} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.100} {} {} {} 
    INST {RC_CG_HIER_INST1/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.220} {0.197} {} {7} {(64.90, 63.20) (63.90, 63.60)} 
    NET {} {} {} {} {} {rc_gclk_7484} {} {0.000} {0.000} {0.096} {0.010} {0.221} {0.197} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 94
PATH 95
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {A_reg[6]} {CP}
  ENDPT {A_reg[6]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.221}
    {-} {Setup} {0.025}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.596}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.571}
    {=} {Slack Time} {0.025}
  END_SLK_CLC
  SLK 0.025
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.065} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.067} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.084} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.085} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.107} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.107} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.122} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.122} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.160} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.160} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.203} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.203} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.240} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.240} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.387} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.387} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.472} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.473} {} {} {} 
    INST {g5892} {A2} {^} {Z} {^} {} {AN2XD1} {0.123} {0.000} {0.122} {} {0.570} {0.595} {} {7} {(64.70, 59.40) (65.30, 59.00)} 
    NET {} {} {} {} {} {n_408} {} {0.000} {0.000} {0.122} {0.014} {0.571} {0.596} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.015} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.017} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.034} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.034} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.082} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.083} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.099} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.099} {} {} {} 
    INST {RC_CG_HIER_INST1/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.220} {0.195} {} {7} {(64.90, 63.20) (63.90, 63.60)} 
    NET {} {} {} {} {} {rc_gclk_7484} {} {0.000} {0.000} {0.096} {0.010} {0.221} {0.196} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 95
PATH 96
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[0][0]} {CP}
  ENDPT {xi_ff_reg[0][0]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.029}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.582}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.556}
    {=} {Slack Time} {0.026}
  END_SLK_CLC
  SLK 0.026
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.066} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.067} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.085} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.086} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.107} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.107} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.123} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.123} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.160} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.160} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.203} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.203} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.241} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.241} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.387} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.387} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.472} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.473} {} {} {} 
    INST {g7340} {A1} {^} {Z} {^} {} {AN2XD1} {0.108} {0.000} {0.096} {} {0.556} {0.582} {} {4} {(60.30, 34.60) (61.10, 34.20)} 
    NET {} {} {} {} {} {n_441} {} {0.000} {0.000} {0.096} {0.010} {0.556} {0.582} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.014} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.016} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.033} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.034} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.051} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.051} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.064} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.065} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.078} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.078} {} {} {} 
    INST {RC_CG_HIER_INST10/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.107} {0.000} {0.115} {} {0.211} {0.185} {} {6} {(43.30, 51.80) (42.30, 51.40)} 
    NET {} {} {} {} {} {rc_gclk_7520} {} {0.000} {0.000} {0.115} {0.012} {0.211} {0.185} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 96
PATH 97
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {A_reg[3]} {CP}
  ENDPT {A_reg[3]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.221}
    {-} {Setup} {0.025}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.596}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.569}
    {=} {Slack Time} {0.027}
  END_SLK_CLC
  SLK 0.027
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.067} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.068} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.086} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.087} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.108} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.108} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.124} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.124} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.161} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.161} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.204} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.204} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.242} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.242} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.388} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.388} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.473} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.475} {} {} {} 
    INST {g5929} {A2} {^} {Z} {^} {} {AN2XD1} {0.121} {0.000} {0.119} {} {0.569} {0.596} {} {7} {(56.10, 61.40) (56.70, 61.00)} 
    NET {} {} {} {} {} {n_406} {} {0.000} {0.000} {0.119} {0.013} {0.569} {0.596} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.015} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.032} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.033} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.080} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.081} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.097} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.097} {} {} {} 
    INST {RC_CG_HIER_INST1/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.220} {0.194} {} {7} {(64.90, 63.20) (63.90, 63.60)} 
    NET {} {} {} {} {} {rc_gclk_7484} {} {0.000} {0.000} {0.096} {0.010} {0.221} {0.194} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 97
PATH 98
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {AD_reg[2]} {CP}
  ENDPT {AD_reg[2]} {D} {SDFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.066}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.545}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.516}
    {=} {Slack Time} {0.029}
  END_SLK_CLC
  SLK 0.029
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.069} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.071} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.088} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.089} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.110} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.110} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.126} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.126} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.164} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.164} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.206} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.206} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.244} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.244} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.390} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.391} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.418} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.418} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.446} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.448} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.482} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.484} {} {} {} 
    INST {g6116} {A2} {^} {Z} {^} {} {AN2XD1} {0.061} {0.000} {0.040} {} {0.516} {0.545} {} {2} {(38.10, 61.40) (38.70, 60.80)} 
    NET {} {} {} {} {} {n_353} {} {0.000} {0.000} {0.040} {0.003} {0.516} {0.545} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.011} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.013} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.030} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.031} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.050} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.050} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.065} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.066} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.081} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.082} {} {} {} 
    INST {RC_CG_HIER_INST0/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.211} {0.182} {} {7} {(45.90, 67.20) (44.90, 66.60)} 
    NET {} {} {} {} {} {rc_gclk} {} {0.000} {0.000} {0.101} {0.010} {0.211} {0.182} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 98
PATH 99
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_max_reg[0]} {CP}
  ENDPT {x_max_reg[0]} {D} {DFD2} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.028}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.587}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.556}
    {=} {Slack Time} {0.031}
  END_SLK_CLC
  SLK 0.031
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.071} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.073} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.090} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.091} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.113} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.113} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.128} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.128} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.166} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.166} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.209} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.209} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.246} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.246} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.393} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.393} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.478} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.479} {} {} {} 
    INST {g7340} {A1} {^} {Z} {^} {} {AN2XD1} {0.108} {0.000} {0.096} {} {0.556} {0.587} {} {4} {(60.30, 34.60) (61.10, 34.20)} 
    NET {} {} {} {} {} {n_441} {} {0.000} {0.000} {0.096} {0.010} {0.556} {0.587} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.009} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.011} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.028} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.030} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.048} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.017} {0.024} {0.080} {0.048} {} {} {} 
    INST {clk__L3_I3} {I} {^} {Z} {^} {} {BUFFD1} {0.049} {0.000} {0.042} {} {0.129} {0.098} {} {1} {(65.90, 50.00) (66.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N3} {} {0.000} {0.000} {0.042} {0.004} {0.129} {0.098} {} {} {} 
    INST {RC_CG_HIER_INST14/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.086} {0.000} {0.066} {} {0.215} {0.184} {} {3} {(67.70, 36.80) (68.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7536} {} {0.000} {0.000} {0.066} {0.006} {0.215} {0.184} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 99
PATH 100
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[1][0]} {CP}
  ENDPT {xi_ff_reg[1][0]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.588}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.556}
    {=} {Slack Time} {0.032}
  END_SLK_CLC
  SLK 0.032
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.072} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.074} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.091} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.092} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.114} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.114} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.129} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.129} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.167} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.167} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.210} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.210} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.247} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.247} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.394} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.394} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.479} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.448} {0.480} {} {} {} 
    INST {g7340} {A1} {^} {Z} {^} {} {AN2XD1} {0.108} {0.000} {0.096} {} {0.556} {0.588} {} {4} {(60.30, 34.60) (61.10, 34.20)} 
    NET {} {} {} {} {} {n_441} {} {0.000} {0.000} {0.096} {0.010} {0.556} {0.588} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.008} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.010} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.027} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.029} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.046} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.046} {} {} {} 
    INST {RC_CG_HIER_INST4/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.128} {0.000} {0.153} {} {0.206} {0.174} {} {7} {(53.10, 64.80) (52.10, 64.60)} 
    NET {} {} {} {} {} {rc_gclk_7496} {} {0.000} {0.000} {0.153} {0.016} {0.207} {0.175} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 100
PATH 101
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {A_reg[2]} {CP}
  ENDPT {A_reg[2]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.221}
    {-} {Setup} {0.024}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.597}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.564}
    {=} {Slack Time} {0.032}
  END_SLK_CLC
  SLK 0.032
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.072} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.074} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.091} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.092} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.114} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.114} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.129} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.130} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.167} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.167} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.210} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.210} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.248} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.248} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.394} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.394} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.479} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.002} {0.000} {0.138} {0.029} {0.448} {0.480} {} {} {} 
    INST {g5944} {A2} {^} {Z} {^} {} {AN2XD1} {0.116} {0.000} {0.110} {} {0.564} {0.597} {} {7} {(62.50, 59.40) (63.10, 58.80)} 
    NET {} {} {} {} {} {n_370} {} {0.000} {0.000} {0.110} {0.012} {0.564} {0.597} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.008} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.009} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.027} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {0.027} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.075} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.076} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.091} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.091} {} {} {} 
    INST {RC_CG_HIER_INST1/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.220} {0.188} {} {7} {(64.90, 63.20) (63.90, 63.60)} 
    NET {} {} {} {} {} {rc_gclk_7484} {} {0.000} {0.000} {0.096} {0.010} {0.221} {0.188} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 101
PATH 102
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D1_reg[5]} {CP}
  ENDPT {D1_reg[5]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.200}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.585}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.543}
    {=} {Slack Time} {0.042}
  END_SLK_CLC
  SLK 0.042
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.082} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.083} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.101} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.102} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.123} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.123} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.139} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.139} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.176} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.176} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.219} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.219} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.257} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.257} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.403} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.403} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.431} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.431} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.459} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.461} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.495} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.497} {} {} {} 
    INST {g5906} {A2} {^} {Z} {^} {} {AN2D2} {0.087} {0.000} {0.068} {} {0.542} {0.584} {} {7} {(50.90, 63.20) (51.50, 62.80)} 
    NET {} {} {} {} {} {n_371} {} {0.001} {0.000} {0.068} {0.013} {0.543} {0.585} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.002} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.000} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.017} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.019} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.045} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.046} {} {} {} 
    INST {RC_CG_HIER_INST9/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.113} {0.000} {0.118} {} {0.200} {0.158} {} {7} {(68.50, 68.80) (69.50, 68.60)} 
    NET {} {} {} {} {} {rc_gclk_7516} {} {0.000} {0.000} {0.118} {0.012} {0.200} {0.158} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 102
PATH 103
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {D0_reg[5]} {CP}
  ENDPT {D0_reg[5]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.202}
    {-} {Setup} {0.015}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.587}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.543}
    {=} {Slack Time} {0.044}
  END_SLK_CLC
  SLK 0.044
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.084} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.086} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.103} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.104} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.126} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.126} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.141} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.141} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.179} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.179} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.222} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.222} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.259} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.259} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.406} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.406} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.434} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.434} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.461} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.463} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.497} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.500} {} {} {} 
    INST {g5906} {A2} {^} {Z} {^} {} {AN2D2} {0.087} {0.000} {0.068} {} {0.542} {0.586} {} {7} {(50.90, 63.20) (51.50, 62.80)} 
    NET {} {} {} {} {} {n_371} {} {0.001} {0.000} {0.068} {0.013} {0.543} {0.587} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.004} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.002} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.015} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.017} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.043} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.043} {} {} {} 
    INST {RC_CG_HIER_INST8/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.115} {0.000} {0.122} {} {0.202} {0.158} {} {7} {(75.50, 72.40) (76.50, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7512} {} {0.000} {0.000} {0.122} {0.013} {0.202} {0.158} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 103
PATH 104
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_reg[1]} {CPN}
  ENDPT {x_reg[1]} {D} {SDFNSND4} {^} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {x_reg[1]} {Q} {SDFNSND4} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.063}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.549}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.505}
    {=} {Slack Time} {0.045}
  END_SLK_CLC
  SLK 0.045
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.085} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.086} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.111} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.113} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.131} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.131} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.181} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.182} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.257} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.257} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_reg[1]} {CPN} {v} {Q} {^} {} {SDFNSND4} {0.165} {0.000} {0.063} {} {0.377} {0.421} {} {9} {(54.30, 38.60) (58.90, 38.80)} 
    NET {} {} {} {} {} {x[1]} {} {0.000} {0.000} {0.063} {0.026} {0.377} {0.422} {} {} {} 
    INST {g7313} {I} {^} {ZN} {v} {} {INVD2} {0.039} {0.000} {0.039} {} {0.416} {0.461} {} {7} {(49.90, 42.40) (50.30, 42.20)} 
    NET {} {} {} {} {} {n_14} {} {0.000} {0.000} {0.039} {0.011} {0.416} {0.461} {} {} {} 
    INST {g7249} {B1} {v} {ZN} {^} {} {OAI22D0} {0.089} {0.000} {0.130} {} {0.505} {0.549} {} {1} {(53.10, 40.40) (54.30, 40.00)} 
    NET {} {} {} {} {} {n_58} {} {0.000} {0.000} {0.130} {0.002} {0.505} {0.549} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.005} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.003} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.022} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.024} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.042} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.042} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.092} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.092} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.167} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.167} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 104
PATH 105
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_reg[1]} {CPN}
  ENDPT {x_reg[1]} {SI} {SDFNSND4} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {x_min_reg[1]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.198}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.414}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.369}
    {=} {Slack Time} {0.045}
  END_SLK_CLC
  SLK 0.045
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.085} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.086} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.104} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.106} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.124} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {0.124} {} {} {} 
    INST {clk__L3_I4} {I} {^} {ZN} {v} {} {INVD3} {0.017} {0.000} {0.018} {} {0.097} {0.142} {} {1} {(63.70, 53.60) (64.10, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N4} {} {0.000} {0.000} {0.018} {0.008} {0.097} {0.142} {} {} {} 
    INST {clk__L4_I2} {I} {v} {ZN} {^} {} {INVD6} {0.014} {0.000} {0.012} {} {0.111} {0.155} {} {1} {(68.50, 50.00) (69.30, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N2} {} {0.000} {0.000} {0.012} {0.004} {0.111} {0.155} {} {} {} 
    INST {clk__L5_I1} {I} {^} {Z} {^} {} {BUFFD8} {0.032} {0.000} {0.018} {} {0.143} {0.188} {} {1} {(69.50, 51.60) (71.30, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N1} {} {0.000} {0.000} {0.018} {0.006} {0.143} {0.188} {} {} {} 
    INST {RC_CG_HIER_INST15/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.079} {0.000} {0.063} {} {0.222} {0.267} {} {3} {(51.90, 34.60) (50.90, 34.20)} 
    NET {} {} {} {} {} {rc_gclk_7540} {} {0.000} {0.000} {0.063} {0.006} {0.222} {0.267} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_min_reg[1]} {CP} {^} {Q} {v} {} {DFQD4} {0.147} {0.000} {0.035} {} {0.369} {0.414} {} {5} {(54.70, 30.80) (58.50, 31.20)} 
    NET {} {} {} {} {} {x_min[1]} {} {0.000} {0.000} {0.035} {0.011} {0.369} {0.414} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.005} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.003} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.022} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.024} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.042} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.042} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.092} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.092} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.167} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.167} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 105
PATH 106
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {B_reg[5]} {CP}
  ENDPT {B_reg[5]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.017}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.590}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.543}
    {=} {Slack Time} {0.048}
  END_SLK_CLC
  SLK 0.048
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.088} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.089} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.107} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.108} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.129} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.129} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.145} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.145} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.182} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.182} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.225} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.225} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.263} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.263} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.409} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.409} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.437} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.437} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.465} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.467} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.501} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.503} {} {} {} 
    INST {g5906} {A2} {^} {Z} {^} {} {AN2D2} {0.087} {0.000} {0.068} {} {0.542} {0.590} {} {7} {(50.90, 63.20) (51.50, 62.80)} 
    NET {} {} {} {} {} {n_371} {} {0.000} {0.000} {0.068} {0.013} {0.543} {0.590} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.008} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.006} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.011} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.012} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.031} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.031} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.046} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.047} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.062} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.062} {} {} {} 
    INST {RC_CG_HIER_INST2/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.207} {0.160} {} {7} {(57.10, 63.40) (58.10, 63.40)} 
    NET {} {} {} {} {} {rc_gclk_7488} {} {0.000} {0.000} {0.096} {0.010} {0.208} {0.160} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 106
PATH 107
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C0_reg[5]} {CP}
  ENDPT {C0_reg[5]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.591}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.543}
    {=} {Slack Time} {0.048}
  END_SLK_CLC
  SLK 0.048
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.088} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.090} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.107} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.108} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.129} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.130} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.145} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.145} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.183} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.183} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.225} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.225} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.263} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.263} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.410} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.410} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.438} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.438} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.465} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.467} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.501} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.504} {} {} {} 
    INST {g5906} {A2} {^} {Z} {^} {} {AN2D2} {0.087} {0.000} {0.068} {} {0.542} {0.590} {} {7} {(50.90, 63.20) (51.50, 62.80)} 
    NET {} {} {} {} {} {n_371} {} {0.000} {0.000} {0.068} {0.013} {0.543} {0.591} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.008} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.006} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.011} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.012} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.029} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.029} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.042} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.043} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.056} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.056} {} {} {} 
    INST {RC_CG_HIER_INST5/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.103} {0.000} {0.107} {} {0.207} {0.159} {} {7} {(79.50, 68.60) (80.50, 68.40)} 
    NET {} {} {} {} {} {rc_gclk_7500} {} {0.000} {0.000} {0.107} {0.011} {0.207} {0.159} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 107
PATH 108
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[2][1]} {CP}
  ENDPT {xi_ff_reg[2][1]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.201}
    {-} {Setup} {0.031}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.571}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.522}
    {=} {Slack Time} {0.049}
  END_SLK_CLC
  SLK 0.049
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.089} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.091} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.108} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.109} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.130} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.130} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.146} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.146} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.184} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.184} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.226} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.226} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.264} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.264} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.410} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.411} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.438} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.438} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.466} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.468} {} {} {} 
    INST {g6097} {A1} {v} {ZN} {^} {} {NR2XD0} {0.103} {0.000} {0.170} {} {0.522} {0.571} {} {4} {(53.70, 32.80) (53.90, 32.40)} 
    NET {} {} {} {} {} {n_410} {} {0.000} {0.000} {0.170} {0.009} {0.522} {0.571} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.009} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.007} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.010} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.011} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.030} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.030} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.045} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.046} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.061} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.061} {} {} {} 
    INST {RC_CG_HIER_INST11/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.091} {0.000} {0.086} {} {0.201} {0.152} {} {6} {(51.10, 49.80) (50.10, 49.40)} 
    NET {} {} {} {} {} {rc_gclk_7524} {} {0.000} {0.000} {0.086} {0.008} {0.201} {0.153} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 108
PATH 109
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_reg[0]} {CPN}
  ENDPT {x_reg[0]} {SI} {SDFNSND4} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {x_min_reg[0]} {Q} {DFQD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.197}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.415}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.366}
    {=} {Slack Time} {0.049}
  END_SLK_CLC
  SLK 0.049
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.089} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.091} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.108} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.110} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.128} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {0.129} {} {} {} 
    INST {clk__L3_I4} {I} {^} {ZN} {v} {} {INVD3} {0.017} {0.000} {0.018} {} {0.097} {0.146} {} {1} {(63.70, 53.60) (64.10, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N4} {} {0.000} {0.000} {0.018} {0.008} {0.097} {0.146} {} {} {} 
    INST {clk__L4_I2} {I} {v} {ZN} {^} {} {INVD6} {0.014} {0.000} {0.012} {} {0.111} {0.160} {} {1} {(68.50, 50.00) (69.30, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N2} {} {0.000} {0.000} {0.012} {0.004} {0.111} {0.160} {} {} {} 
    INST {clk__L5_I1} {I} {^} {Z} {^} {} {BUFFD8} {0.032} {0.000} {0.018} {} {0.143} {0.192} {} {1} {(69.50, 51.60) (71.30, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N1} {} {0.000} {0.000} {0.018} {0.006} {0.143} {0.192} {} {} {} 
    INST {RC_CG_HIER_INST15/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.079} {0.000} {0.063} {} {0.222} {0.272} {} {3} {(51.90, 34.60) (50.90, 34.20)} 
    NET {} {} {} {} {} {rc_gclk_7540} {} {0.000} {0.000} {0.063} {0.006} {0.223} {0.272} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_min_reg[0]} {CP} {^} {Q} {v} {} {DFQD4} {0.143} {0.000} {0.031} {} {0.366} {0.415} {} {3} {(44.70, 31.00) (48.50, 31.20)} 
    NET {} {} {} {} {} {x_min[0]} {} {0.000} {0.000} {0.031} {0.008} {0.366} {0.415} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.009} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.007} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.018} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.019} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.037} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.038} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.087} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.088} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.163} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.163} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 109
PATH 110
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[1][1]} {CP}
  ENDPT {xi_ff_reg[1][1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.035}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.572}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.522}
    {=} {Slack Time} {0.050}
  END_SLK_CLC
  SLK 0.050
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.090} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.092} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.109} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.110} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.131} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.132} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.147} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.147} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.185} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.185} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.227} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.227} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.265} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.265} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.412} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.412} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.440} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.440} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.467} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.469} {} {} {} 
    INST {g6097} {A1} {v} {ZN} {^} {} {NR2XD0} {0.103} {0.000} {0.170} {} {0.522} {0.572} {} {4} {(53.70, 32.80) (53.90, 32.40)} 
    NET {} {} {} {} {} {n_410} {} {0.000} {0.000} {0.170} {0.009} {0.522} {0.572} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.010} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.008} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.009} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.011} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.028} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.028} {} {} {} 
    INST {RC_CG_HIER_INST4/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.128} {0.000} {0.153} {} {0.206} {0.156} {} {7} {(53.10, 64.80) (52.10, 64.60)} 
    NET {} {} {} {} {} {rc_gclk_7496} {} {0.001} {0.000} {0.153} {0.016} {0.207} {0.157} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 110
PATH 111
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {RLO_reg[5]} {CP}
  ENDPT {RLO_reg[5]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.017}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.593}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.543}
    {=} {Slack Time} {0.051}
  END_SLK_CLC
  SLK 0.051
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.091} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.092} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.110} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.111} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.132} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.132} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.148} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.148} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.185} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.185} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.228} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.228} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.266} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.266} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.412} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.412} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.440} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.440} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.468} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.470} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.503} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.506} {} {} {} 
    INST {g5906} {A2} {^} {Z} {^} {} {AN2D2} {0.087} {0.000} {0.068} {} {0.542} {0.593} {} {7} {(50.90, 63.20) (51.50, 62.80)} 
    NET {} {} {} {} {} {n_371} {} {0.001} {0.000} {0.068} {0.013} {0.543} {0.593} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.011} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.009} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.009} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.028} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.028} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.043} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.044} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.059} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.060} {} {} {} 
    INST {RC_CG_HIER_INST3/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.100} {} {0.210} {0.160} {} {7} {(72.30, 59.60) (73.30, 59.00)} 
    NET {} {} {} {} {} {rc_gclk_7492} {} {0.000} {0.000} {0.100} {0.010} {0.210} {0.160} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 111
PATH 112
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {C1_reg[5]} {CP}
  ENDPT {C1_reg[5]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.210}
    {-} {Setup} {0.017}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.593}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.543}
    {=} {Slack Time} {0.051}
  END_SLK_CLC
  SLK 0.051
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.091} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.092} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.110} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.111} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.132} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.132} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.148} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.148} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.185} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.185} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.228} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.228} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.266} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.266} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.412} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.412} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.440} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.440} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.468} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.470} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.504} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.506} {} {} {} 
    INST {g5906} {A2} {^} {Z} {^} {} {AN2D2} {0.087} {0.000} {0.068} {} {0.542} {0.593} {} {7} {(50.90, 63.20) (51.50, 62.80)} 
    NET {} {} {} {} {} {n_371} {} {0.001} {0.000} {0.068} {0.013} {0.543} {0.593} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.011} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.009} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.009} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.028} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.028} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.043} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.044} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.059} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.060} {} {} {} 
    INST {RC_CG_HIER_INST7/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.210} {0.160} {} {7} {(71.70, 72.40) (72.70, 73.00)} 
    NET {} {} {} {} {} {rc_gclk_7508} {} {0.000} {0.000} {0.101} {0.010} {0.210} {0.160} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 112
PATH 113
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_max_reg[1]} {CP}
  ENDPT {x_max_reg[1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.573}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.522}
    {=} {Slack Time} {0.051}
  END_SLK_CLC
  SLK 0.051
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.091} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.093} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.110} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.111} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.132} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.133} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.148} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.148} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.186} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.186} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.228} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.228} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.266} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.266} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.413} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.413} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.441} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.441} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.468} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.470} {} {} {} 
    INST {g6097} {A1} {v} {ZN} {^} {} {NR2XD0} {0.103} {0.000} {0.170} {} {0.522} {0.573} {} {4} {(53.70, 32.80) (53.90, 32.40)} 
    NET {} {} {} {} {} {n_410} {} {0.000} {0.000} {0.170} {0.009} {0.522} {0.573} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.011} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.009} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.010} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.028} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.017} {0.024} {0.080} {0.029} {} {} {} 
    INST {clk__L3_I3} {I} {^} {Z} {^} {} {BUFFD1} {0.049} {0.000} {0.042} {} {0.129} {0.078} {} {1} {(65.90, 50.00) (66.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N3} {} {0.000} {0.000} {0.042} {0.004} {0.129} {0.078} {} {} {} 
    INST {RC_CG_HIER_INST14/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.086} {0.000} {0.066} {} {0.215} {0.164} {} {3} {(67.70, 36.80) (68.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7536} {} {0.000} {0.000} {0.066} {0.006} {0.215} {0.164} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 113
PATH 114
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[0][1]} {CP}
  ENDPT {xi_ff_reg[0][1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.037}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.574}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.522}
    {=} {Slack Time} {0.053}
  END_SLK_CLC
  SLK 0.053
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.093} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.094} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.112} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.113} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.134} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.134} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.150} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.150} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.187} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.187} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.230} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.230} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.268} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.268} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.414} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.414} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.442} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.442} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.470} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.471} {} {} {} 
    INST {g6097} {A1} {v} {ZN} {^} {} {NR2XD0} {0.103} {0.000} {0.170} {} {0.522} {0.574} {} {4} {(53.70, 32.80) (53.90, 32.40)} 
    NET {} {} {} {} {} {n_410} {} {0.000} {0.000} {0.170} {0.009} {0.522} {0.574} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.013} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.011} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.007} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.024} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.024} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.037} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.038} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.051} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.051} {} {} {} 
    INST {RC_CG_HIER_INST10/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.107} {0.000} {0.115} {} {0.211} {0.158} {} {6} {(43.30, 51.80) (42.30, 51.40)} 
    NET {} {} {} {} {} {rc_gclk_7520} {} {0.000} {0.000} {0.115} {0.012} {0.211} {0.159} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 114
PATH 115
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xo_reg[2]} {CP}
  ENDPT {xo_reg[2]} {CN} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.108}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.507}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.447}
    {=} {Slack Time} {0.060}
  END_SLK_CLC
  SLK 0.060
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.100} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.101} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.119} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.119} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.141} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.141} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.157} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.157} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.194} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.194} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.237} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.237} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.275} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.275} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.421} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.421} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.506} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.001} {0.000} {0.138} {0.029} {0.447} {0.507} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.020} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.018} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.000} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.001} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.027} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.028} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.155} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.215} {0.155} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 115
PATH 116
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xo_reg[0]} {CP}
  ENDPT {xo_reg[0]} {CN} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.108}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.507}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.447}
    {=} {Slack Time} {0.060}
  END_SLK_CLC
  SLK 0.060
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.100} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.102} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.119} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.120} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.141} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.141} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.157} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.157} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.195} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.195} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.237} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.237} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.275} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.275} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.421} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.422} {} {} {} 
    INST {g21} {A1} {v} {ZN} {^} {} {NR2XD2} {0.085} {0.000} {0.138} {} {0.446} {0.506} {} {13} {(80.50, 32.60) (79.30, 32.20)} 
    NET {} {} {} {} {} {n_472} {} {0.000} {0.000} {0.138} {0.029} {0.447} {0.507} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.020} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.018} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.001} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {0.001} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.027} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.027} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.154} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.215} {0.155} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 116
PATH 117
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {A_reg[5]} {CP}
  ENDPT {A_reg[5]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.221}
    {-} {Setup} {0.017}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.603}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.542}
    {=} {Slack Time} {0.061}
  END_SLK_CLC
  SLK 0.061
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.101} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.103} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.120} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.121} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.142} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.142} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.158} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.158} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.196} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.196} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.238} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.238} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.276} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.276} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.423} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.423} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.450} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.451} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.478} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.480} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.514} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.516} {} {} {} 
    INST {g5906} {A2} {^} {Z} {^} {} {AN2D2} {0.087} {0.000} {0.068} {} {0.542} {0.603} {} {7} {(50.90, 63.20) (51.50, 62.80)} 
    NET {} {} {} {} {} {n_371} {} {0.000} {0.000} {0.068} {0.013} {0.542} {0.603} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.021} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.019} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.002} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.000} {0.000} {0.025} {0.092} {0.059} {-0.001} {} {} {} 
    INST {clk__L2_I5} {I} {v} {Z} {v} {} {BUFFD8} {0.048} {0.000} {0.025} {} {0.107} {0.046} {} {1} {(75.50, 34.60) (77.30, 35.20)} 
    NET {} {} {} {} {} {clk__L2_N5} {} {0.001} {0.000} {0.025} {0.018} {0.108} {0.047} {} {} {} 
    INST {clk__L3_I8} {I} {v} {ZN} {^} {} {INVD12} {0.016} {0.000} {0.014} {} {0.124} {0.063} {} {2} {(59.10, 51.60) (60.90, 52.00)} 
    NET {} {} {} {} {} {clk__L3_N8} {} {0.000} {0.000} {0.014} {0.008} {0.124} {0.063} {} {} {} 
    INST {RC_CG_HIER_INST1/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.097} {0.000} {0.096} {} {0.220} {0.160} {} {7} {(64.90, 63.20) (63.90, 63.60)} 
    NET {} {} {} {} {} {rc_gclk_7484} {} {0.000} {0.000} {0.096} {0.010} {0.221} {0.160} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 117
PATH 118
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {busy_reg} {CP}
  ENDPT {busy_reg} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.591}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.526}
    {=} {Slack Time} {0.065}
  END_SLK_CLC
  SLK 0.065
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.105} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.106} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.124} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.125} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.146} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.146} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.162} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.162} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.199} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.199} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.242} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.242} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.280} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.280} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.426} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.426} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.454} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.454} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.482} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.484} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.518} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.520} {} {} {} 
    INST {FE_PSC25_FE_OCP_RBN13_n_470} {I} {^} {Z} {^} {} {CKBD1} {0.071} {0.000} {0.078} {} {0.526} {0.591} {} {5} {(39.70, 72.80) (40.30, 73.20)} 
    NET {} {} {} {} {} {FE_PSN25_FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.078} {0.008} {0.526} {0.591} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.025} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.023} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.004} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.014} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.014} {} {} {} 
    INST {RC_CG_HIER_INST4/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.128} {0.000} {0.153} {} {0.206} {0.142} {} {7} {(53.10, 64.80) (52.10, 64.60)} 
    NET {} {} {} {} {} {rc_gclk_7496} {} {0.000} {0.000} {0.153} {0.016} {0.207} {0.142} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 118
PATH 119
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {AD_reg[0]} {CP}
  ENDPT {AD_reg[0]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.012}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.598}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.532}
    {=} {Slack Time} {0.067}
  END_SLK_CLC
  SLK 0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.108} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.127} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.148} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.148} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.164} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.164} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.201} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.201} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.244} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.244} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.282} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.282} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.428} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.428} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.456} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.456} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.484} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.486} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.519} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.522} {} {} {} 
    INST {g6092} {A2} {^} {Z} {^} {} {CKAN2D1} {0.076} {0.000} {0.049} {} {0.532} {0.598} {} {2} {(50.50, 65.00) (51.10, 65.00)} 
    NET {} {} {} {} {} {n_351} {} {0.000} {0.000} {0.049} {0.004} {0.532} {0.598} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.007} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.012} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.012} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.027} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.028} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.043} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.044} {} {} {} 
    INST {RC_CG_HIER_INST0/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.211} {0.144} {} {7} {(45.90, 67.20) (44.90, 66.60)} 
    NET {} {} {} {} {} {rc_gclk} {} {0.000} {0.000} {0.101} {0.010} {0.211} {0.144} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 119
PATH 120
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yo_reg[0]} {CP}
  ENDPT {yo_reg[0]} {CN} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.214}
    {-} {Setup} {0.093}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.521}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.455}
    {=} {Slack Time} {0.067}
  END_SLK_CLC
  SLK 0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.108} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.127} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.148} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.148} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.164} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.164} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.201} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.201} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.244} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.244} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.282} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.282} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.428} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.428} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.456} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.456} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.484} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.486} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.520} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.521} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.006} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.020} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.020} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.148} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.214} {0.148} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 120
PATH 121
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xo_reg[1]} {CP}
  ENDPT {xo_reg[1]} {CN} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.093}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.521}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.455}
    {=} {Slack Time} {0.067}
  END_SLK_CLC
  SLK 0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.108} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.127} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.148} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.148} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.164} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.164} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.201} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.201} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.244} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.244} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.282} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.282} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.428} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.428} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.456} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.456} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.484} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.486} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.520} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.521} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.006} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.020} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.020} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.147} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.215} {0.148} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 121
PATH 122
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yo_reg[1]} {CP}
  ENDPT {yo_reg[1]} {CN} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.214}
    {-} {Setup} {0.093}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.521}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.454}
    {=} {Slack Time} {0.067}
  END_SLK_CLC
  SLK 0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.109} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.127} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.148} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.148} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.164} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.164} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.202} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.202} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.244} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.244} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.282} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.282} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.429} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.429} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.456} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.457} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.484} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.486} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.520} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.001} {0.000} {0.044} {0.071} {0.454} {0.521} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.025} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.006} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.020} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.020} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.147} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.214} {0.147} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 122
PATH 123
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yo_reg[2]} {CP}
  ENDPT {yo_reg[2]} {CN} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.214}
    {-} {Setup} {0.093}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.521}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.454}
    {=} {Slack Time} {0.067}
  END_SLK_CLC
  SLK 0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.107} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.109} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.126} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.127} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.149} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.149} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.164} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.165} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.202} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.202} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.245} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.245} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.283} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.283} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.429} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.429} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.457} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.457} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.484} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.486} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.520} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.001} {0.000} {0.044} {0.071} {0.454} {0.521} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.027} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.026} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.008} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.006} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {0.020} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {0.020} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.147} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.214} {0.147} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 123
PATH 124
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {BC_reg[0]} {CP}
  ENDPT {BC_reg[0]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.012}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.600}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.532}
    {=} {Slack Time} {0.068}
  END_SLK_CLC
  SLK 0.068
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.108} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.110} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.127} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.128} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.150} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.150} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.165} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.165} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.203} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.203} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.246} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.246} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.284} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.284} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.430} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.430} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.458} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.458} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.485} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.487} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.521} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.003} {0.000} {0.044} {0.071} {0.455} {0.524} {} {} {} 
    INST {g6092} {A2} {^} {Z} {^} {} {CKAN2D1} {0.076} {0.000} {0.049} {} {0.532} {0.600} {} {2} {(50.50, 65.00) (51.10, 65.00)} 
    NET {} {} {} {} {} {n_351} {} {0.000} {0.000} {0.049} {0.004} {0.532} {0.600} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.028} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.027} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.009} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.008} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.010} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.011} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.026} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.026} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.042} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.042} {} {} {} 
    INST {RC_CG_HIER_INST6/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.101} {0.000} {0.104} {} {0.212} {0.144} {} {7} {(50.50, 67.20) (49.50, 66.60)} 
    NET {} {} {} {} {} {rc_gclk_7504} {} {0.000} {0.000} {0.104} {0.011} {0.212} {0.144} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 124
PATH 125
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[2][2]} {CP}
  ENDPT {xi_ff_reg[2][2]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.201}
    {-} {Setup} {0.027}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.574}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.503}
    {=} {Slack Time} {0.071}
  END_SLK_CLC
  SLK 0.071
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.111} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.113} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.130} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.131} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.152} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.153} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.168} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.168} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.206} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.206} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.248} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.248} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.286} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.286} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.433} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.433} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.461} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.461} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.488} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.001} {0.000} {0.029} {0.036} {0.418} {0.489} {} {} {} 
    INST {g6096} {A1} {v} {ZN} {^} {} {NR2XD0} {0.084} {0.000} {0.137} {} {0.503} {0.574} {} {4} {(58.70, 36.40) (58.90, 36.20)} 
    NET {} {} {} {} {} {n_411} {} {0.000} {0.000} {0.137} {0.007} {0.503} {0.574} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.031} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.029} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.012} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.011} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.008} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.008} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.023} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.023} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.039} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.000} {0.000} {0.016} {0.018} {0.110} {0.039} {} {} {} 
    INST {RC_CG_HIER_INST11/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.091} {0.000} {0.086} {} {0.201} {0.130} {} {6} {(51.10, 49.80) (50.10, 49.40)} 
    NET {} {} {} {} {} {rc_gclk_7524} {} {0.000} {0.000} {0.086} {0.008} {0.201} {0.130} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 125
PATH 126
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {AD_reg[1]} {CP}
  ENDPT {AD_reg[1]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.011}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.600}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.528}
    {=} {Slack Time} {0.072}
  END_SLK_CLC
  SLK 0.072
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.112} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.113} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.131} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.132} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.153} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.153} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.169} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.169} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.206} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.206} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.249} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.249} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.287} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.287} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.433} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.433} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.390} {0.461} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.461} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.489} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.491} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.525} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.527} {} {} {} 
    INST {g6093} {A2} {^} {Z} {^} {} {CKAN2D1} {0.073} {0.000} {0.044} {} {0.528} {0.600} {} {2} {(43.50, 61.20) (44.10, 61.20)} 
    NET {} {} {} {} {} {n_352} {} {0.000} {0.000} {0.044} {0.003} {0.528} {0.600} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.032} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.030} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.013} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.012} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.007} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.007} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.022} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.023} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.038} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.039} {} {} {} 
    INST {RC_CG_HIER_INST0/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.100} {0.000} {0.101} {} {0.211} {0.139} {} {7} {(45.90, 67.20) (44.90, 66.60)} 
    NET {} {} {} {} {} {rc_gclk} {} {0.000} {0.000} {0.101} {0.010} {0.211} {0.139} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 126
PATH 127
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[1][2]} {CP}
  ENDPT {xi_ff_reg[1][2]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.207}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.575}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.503}
    {=} {Slack Time} {0.072}
  END_SLK_CLC
  SLK 0.072
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.112} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.114} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.131} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.132} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.154} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.154} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.169} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.169} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.207} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.207} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.250} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.250} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.287} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.287} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.434} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.434} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.462} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.462} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.489} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.001} {0.000} {0.029} {0.036} {0.418} {0.491} {} {} {} 
    INST {g6096} {A1} {v} {ZN} {^} {} {NR2XD0} {0.084} {0.000} {0.137} {} {0.503} {0.575} {} {4} {(58.70, 36.40) (58.90, 36.20)} 
    NET {} {} {} {} {} {n_411} {} {0.000} {0.000} {0.137} {0.007} {0.503} {0.575} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.032} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.031} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.013} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.011} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {0.006} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.079} {0.006} {} {} {} 
    INST {RC_CG_HIER_INST4/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.128} {0.000} {0.153} {} {0.206} {0.134} {} {7} {(53.10, 64.80) (52.10, 64.60)} 
    NET {} {} {} {} {} {rc_gclk_7496} {} {0.001} {0.000} {0.153} {0.016} {0.207} {0.135} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 127
PATH 128
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {po__reg} {CPN}
  ENDPT {po__reg} {D} {DFNSND2} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {check_reg} {Q} {DFQD1} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.036}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.572}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.499}
    {=} {Slack Time} {0.073}
  END_SLK_CLC
  SLK 0.073
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.113} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.115} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.132} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.133} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.154} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.155} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.170} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.170} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.208} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.208} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.250} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.178} {0.251} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.281} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.281} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {check_reg} {CP} {^} {Q} {^} {} {DFQD1} {0.150} {0.000} {0.083} {} {0.358} {0.431} {} {4} {(68.90, 42.20) (72.50, 42.80)} 
    NET {} {} {} {} {} {check} {} {0.000} {0.000} {0.083} {0.009} {0.358} {0.431} {} {} {} 
    INST {g7165} {B1} {^} {ZN} {v} {} {IND2D0} {0.043} {0.000} {0.040} {} {0.400} {0.473} {} {1} {(79.30, 40.40) (79.50, 39.80)} 
    NET {} {} {} {} {} {n_123} {} {0.000} {0.000} {0.040} {0.001} {0.400} {0.473} {} {} {} 
    INST {g7164} {A2} {v} {ZN} {^} {} {CKND2D0} {0.046} {0.000} {0.058} {} {0.447} {0.520} {} {1} {(79.70, 40.20) (80.30, 39.80)} 
    NET {} {} {} {} {} {n_124} {} {0.000} {0.000} {0.058} {0.002} {0.447} {0.520} {} {} {} 
    INST {g7156} {A2} {^} {ZN} {v} {} {CKND2D0} {0.052} {0.000} {0.057} {} {0.499} {0.572} {} {1} {(84.30, 38.60) (84.90, 38.60)} 
    NET {} {} {} {} {} {n_130} {} {0.000} {0.000} {0.057} {0.002} {0.499} {0.572} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.033} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.031} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {-0.006} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.040} {0.092} {0.067} {-0.006} {} {} {} 
    INST {clk__L2_I6} {I} {^} {ZN} {v} {} {INVD3} {0.021} {0.000} {0.018} {} {0.088} {0.015} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.018} {0.006} {0.089} {0.016} {} {} {} 
    INST {clk__L3_I9} {I} {v} {ZN} {^} {} {INVD4} {0.018} {0.000} {0.020} {} {0.107} {0.034} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.020} {0.007} {0.107} {0.034} {} {} {} 
    INST {clk__L4_I5} {I} {^} {Z} {^} {} {BUFFD12} {0.033} {0.000} {0.014} {} {0.140} {0.067} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.014} {0.002} {0.140} {0.067} {} {} {} 
    INST {clk__L5_I3} {I} {^} {Z} {^} {} {BUFFD2} {0.038} {0.000} {0.029} {} {0.178} {0.105} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.029} {0.005} {0.178} {0.105} {} {} {} 
    INST {clk__L6_I0} {I} {^} {ZN} {v} {} {INVD1} {0.030} {0.000} {0.035} {} {0.208} {0.135} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.035} {0.006} {0.208} {0.135} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 128
PATH 129
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_max_reg[2]} {CP}
  ENDPT {x_max_reg[2]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.039}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.576}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.503}
    {=} {Slack Time} {0.073}
  END_SLK_CLC
  SLK 0.073
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.113} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.115} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.132} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.133} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.155} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.155} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.170} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.170} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.208} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.208} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.251} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.251} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.289} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.289} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.435} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.435} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.463} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.463} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.490} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.001} {0.000} {0.029} {0.036} {0.418} {0.492} {} {} {} 
    INST {g6096} {A1} {v} {ZN} {^} {} {NR2XD0} {0.084} {0.000} {0.137} {} {0.503} {0.576} {} {4} {(58.70, 36.40) (58.90, 36.20)} 
    NET {} {} {} {} {} {n_411} {} {0.000} {0.000} {0.137} {0.007} {0.503} {0.576} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.033} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.032} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.014} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.012} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {0.006} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.017} {0.024} {0.080} {0.006} {} {} {} 
    INST {clk__L3_I3} {I} {^} {Z} {^} {} {BUFFD1} {0.049} {0.000} {0.042} {} {0.129} {0.055} {} {1} {(65.90, 50.00) (66.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N3} {} {0.000} {0.000} {0.042} {0.004} {0.129} {0.056} {} {} {} 
    INST {RC_CG_HIER_INST14/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.086} {0.000} {0.066} {} {0.215} {0.142} {} {3} {(67.70, 36.80) (68.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7536} {} {0.000} {0.000} {0.066} {0.006} {0.215} {0.142} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 129
PATH 130
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {BC_reg[1]} {CP}
  ENDPT {BC_reg[1]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.011}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.601}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.528}
    {=} {Slack Time} {0.073}
  END_SLK_CLC
  SLK 0.073
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.113} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.115} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.132} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.133} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.155} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.155} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.170} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.171} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.208} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.208} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.251} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.251} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.289} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.289} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.435} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.435} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.390} {0.463} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.463} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.490} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.492} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.526} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.529} {} {} {} 
    INST {g6093} {A2} {^} {Z} {^} {} {CKAN2D1} {0.073} {0.000} {0.044} {} {0.528} {0.601} {} {2} {(43.50, 61.20) (44.10, 61.20)} 
    NET {} {} {} {} {} {n_352} {} {0.000} {0.000} {0.044} {0.003} {0.528} {0.601} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.033} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.032} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.014} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.013} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {0.005} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {0.006} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.020} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.021} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.036} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.037} {} {} {} 
    INST {RC_CG_HIER_INST6/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.101} {0.000} {0.104} {} {0.212} {0.139} {} {7} {(50.50, 67.20) (49.50, 66.60)} 
    NET {} {} {} {} {} {rc_gclk_7504} {} {0.000} {0.000} {0.104} {0.011} {0.212} {0.139} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 130
PATH 131
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xi_ff_reg[0][2]} {CP}
  ENDPT {xi_ff_reg[0][2]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.211}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.578}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.503}
    {=} {Slack Time} {0.075}
  END_SLK_CLC
  SLK 0.075
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.115} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.116} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.134} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.135} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.156} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.156} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.172} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.172} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.209} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.209} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.252} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.252} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.290} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.290} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.436} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.436} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.464} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.464} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.492} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.001} {0.000} {0.029} {0.036} {0.418} {0.493} {} {} {} 
    INST {g6096} {A1} {v} {ZN} {^} {} {NR2XD0} {0.084} {0.000} {0.137} {} {0.503} {0.578} {} {4} {(58.70, 36.40) (58.90, 36.20)} 
    NET {} {} {} {} {} {n_411} {} {0.000} {0.000} {0.137} {0.007} {0.503} {0.578} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.035} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.033} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.016} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.015} {} {} {} 
    INST {clk__L2_I1} {I} {v} {ZN} {^} {} {INVD20} {0.017} {0.000} {0.015} {} {0.077} {0.002} {} {1} {(61.90, 32.60) (64.30, 32.80)} 
    NET {} {} {} {} {} {clk__L2_N1} {} {0.000} {0.000} {0.015} {0.015} {0.077} {0.002} {} {} {} 
    INST {clk__L3_I0} {I} {^} {ZN} {v} {} {INVD12} {0.013} {0.000} {0.011} {} {0.090} {0.015} {} {1} {(57.50, 40.20) (59.10, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N0} {} {0.001} {0.000} {0.011} {0.016} {0.091} {0.016} {} {} {} 
    INST {clk__L4_I0} {I} {v} {ZN} {^} {} {INVD12} {0.013} {0.000} {0.013} {} {0.104} {0.029} {} {2} {(49.90, 51.80) (51.50, 51.40)} 
    NET {} {} {} {} {} {clk__L4_N0} {} {0.000} {0.000} {0.013} {0.010} {0.104} {0.029} {} {} {} 
    INST {RC_CG_HIER_INST10/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.107} {0.000} {0.115} {} {0.211} {0.136} {} {6} {(43.30, 51.80) (42.30, 51.40)} 
    NET {} {} {} {} {} {rc_gclk_7520} {} {0.000} {0.000} {0.115} {0.012} {0.211} {0.136} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 131
PATH 132
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_min_reg[0]} {CP}
  ENDPT {y_min_reg[0]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.218}
    {-} {Setup} {0.027}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.591}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.511}
    {=} {Slack Time} {0.079}
  END_SLK_CLC
  SLK 0.079
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.119} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.121} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.138} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.139} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.161} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.161} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.176} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.177} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.214} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.214} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.257} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.257} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.295} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.295} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {^} {} {DFD4} {0.158} {0.000} {0.039} {} {0.373} {0.453} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.039} {0.011} {0.374} {0.453} {} {} {} 
    INST {FE_RC_40_0} {A1} {^} {ZN} {v} {} {NR2XD4} {0.025} {0.000} {0.025} {} {0.399} {0.478} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.025} {0.009} {0.399} {0.478} {} {} {} 
    INST {g19} {I} {v} {ZN} {^} {} {INVD8} {0.033} {0.000} {0.045} {} {0.432} {0.512} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.045} {0.036} {0.434} {0.513} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {^} {ZN} {v} {} {CKND16} {0.034} {0.000} {0.034} {} {0.468} {0.548} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.001} {0.000} {0.034} {0.071} {0.469} {0.549} {} {} {} 
    INST {g6099} {A1} {v} {ZN} {^} {} {CKND2D0} {0.042} {0.000} {0.057} {} {0.511} {0.591} {} {1} {(34.30, 36.20) (34.50, 36.00)} 
    NET {} {} {} {} {} {n_172} {} {0.000} {0.000} {0.057} {0.002} {0.511} {0.591} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.039} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.038} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.020} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.018} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {-0.001} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.078} {-0.001} {} {} {} 
    INST {clk__L3_I1} {I} {^} {ZN} {v} {} {INVD6} {0.013} {0.000} {0.011} {} {0.091} {0.012} {} {1} {(64.90, 53.60) (65.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N1} {} {0.000} {0.000} {0.011} {0.008} {0.091} {0.012} {} {} {} 
    INST {clk__L4_I1} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.013} {} {0.103} {0.024} {} {1} {(70.30, 50.00) (71.10, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N1} {} {0.000} {0.000} {0.013} {0.004} {0.104} {0.024} {} {} {} 
    INST {clk__L5_I0} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.019} {} {0.137} {0.058} {} {1} {(74.10, 53.60) (75.70, 53.20)} 
    NET {} {} {} {} {} {clk__L5_N0} {} {0.000} {0.000} {0.019} {0.008} {0.137} {0.058} {} {} {} 
    INST {RC_CG_HIER_INST17/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.080} {0.000} {0.065} {} {0.218} {0.138} {} {3} {(41.70, 36.80) (40.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7548} {} {0.000} {0.000} {0.065} {0.006} {0.218} {0.139} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 132
PATH 133
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_min_reg[1]} {CP}
  ENDPT {y_min_reg[1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.218}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.591}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.510}
    {=} {Slack Time} {0.082}
  END_SLK_CLC
  SLK 0.082
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.122} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.123} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.141} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.142} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.163} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.163} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.179} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.179} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.216} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.216} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.259} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.259} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.297} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.297} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {^} {} {DFD4} {0.158} {0.000} {0.039} {} {0.373} {0.455} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.039} {0.011} {0.374} {0.455} {} {} {} 
    INST {FE_RC_40_0} {A1} {^} {ZN} {v} {} {NR2XD4} {0.025} {0.000} {0.025} {} {0.399} {0.480} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.025} {0.009} {0.399} {0.481} {} {} {} 
    INST {g19} {I} {v} {ZN} {^} {} {INVD8} {0.033} {0.000} {0.045} {} {0.432} {0.514} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.045} {0.036} {0.434} {0.516} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {^} {ZN} {v} {} {CKND16} {0.034} {0.000} {0.034} {} {0.468} {0.550} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.001} {0.000} {0.034} {0.071} {0.469} {0.550} {} {} {} 
    INST {g6100} {A1} {v} {ZN} {^} {} {CKND2D0} {0.041} {0.000} {0.055} {} {0.510} {0.591} {} {1} {(38.90, 32.60) (39.10, 32.20)} 
    NET {} {} {} {} {} {n_171} {} {0.000} {0.000} {0.055} {0.002} {0.510} {0.591} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.042} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.040} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.023} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.021} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {-0.003} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.078} {-0.003} {} {} {} 
    INST {clk__L3_I1} {I} {^} {ZN} {v} {} {INVD6} {0.013} {0.000} {0.011} {} {0.091} {0.009} {} {1} {(64.90, 53.60) (65.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N1} {} {0.000} {0.000} {0.011} {0.008} {0.091} {0.010} {} {} {} 
    INST {clk__L4_I1} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.013} {} {0.103} {0.022} {} {1} {(70.30, 50.00) (71.10, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N1} {} {0.000} {0.000} {0.013} {0.004} {0.104} {0.022} {} {} {} 
    INST {clk__L5_I0} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.019} {} {0.137} {0.055} {} {1} {(74.10, 53.60) (75.70, 53.20)} 
    NET {} {} {} {} {} {clk__L5_N0} {} {0.000} {0.000} {0.019} {0.008} {0.137} {0.056} {} {} {} 
    INST {RC_CG_HIER_INST17/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.080} {0.000} {0.065} {} {0.218} {0.136} {} {3} {(41.70, 36.80) (40.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7548} {} {0.000} {0.000} {0.065} {0.006} {0.218} {0.136} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 133
PATH 134
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {BC_reg[2]} {CP}
  ENDPT {BC_reg[2]} {D} {DFD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.602}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.516}
    {=} {Slack Time} {0.086}
  END_SLK_CLC
  SLK 0.086
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.126} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.128} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.145} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.146} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.167} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.168} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.183} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.183} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.221} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.221} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.263} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.263} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.301} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.301} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {v} {} {DFD4} {0.146} {0.000} {0.031} {} {0.362} {0.448} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.031} {0.011} {0.362} {0.448} {} {} {} 
    INST {FE_RC_40_0} {A1} {v} {ZN} {^} {} {NR2XD4} {0.028} {0.000} {0.034} {} {0.389} {0.476} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.034} {0.009} {0.390} {0.476} {} {} {} 
    INST {g19} {I} {^} {ZN} {v} {} {INVD8} {0.028} {0.000} {0.029} {} {0.417} {0.503} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.029} {0.036} {0.419} {0.505} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {v} {ZN} {^} {} {CKND16} {0.034} {0.000} {0.044} {} {0.453} {0.539} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.002} {0.000} {0.044} {0.071} {0.455} {0.541} {} {} {} 
    INST {g6116} {A2} {^} {Z} {^} {} {AN2XD1} {0.061} {0.000} {0.040} {} {0.516} {0.602} {} {2} {(38.10, 61.40) (38.70, 60.80)} 
    NET {} {} {} {} {} {n_353} {} {0.000} {0.000} {0.040} {0.003} {0.516} {0.602} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.046} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.044} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.027} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {-0.026} {} {} {} 
    INST {clk__L2_I4} {I} {v} {ZN} {^} {} {INVD12} {0.019} {0.000} {0.018} {} {0.079} {-0.007} {} {1} {(58.50, 32.80) (60.30, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N4} {} {0.000} {0.000} {0.018} {0.015} {0.079} {-0.007} {} {} {} 
    INST {clk__L3_I7} {I} {^} {ZN} {v} {} {INVD12} {0.015} {0.000} {0.014} {} {0.094} {0.008} {} {1} {(64.10, 40.20) (65.70, 40.80)} 
    NET {} {} {} {} {} {clk__L3_N7} {} {0.001} {0.000} {0.014} {0.020} {0.094} {0.008} {} {} {} 
    INST {clk__L4_I4} {I} {v} {ZN} {^} {} {INVD16} {0.015} {0.000} {0.016} {} {0.110} {0.024} {} {6} {(54.70, 51.60) (56.70, 51.20)} 
    NET {} {} {} {} {} {clk__L4_N4} {} {0.001} {0.000} {0.016} {0.018} {0.110} {0.024} {} {} {} 
    INST {RC_CG_HIER_INST6/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.101} {0.000} {0.104} {} {0.212} {0.126} {} {7} {(50.50, 67.20) (49.50, 66.60)} 
    NET {} {} {} {} {} {rc_gclk_7504} {} {0.000} {0.000} {0.104} {0.011} {0.212} {0.126} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 134
PATH 135
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_min_reg[1]} {CP}
  ENDPT {x_min_reg[1]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.223}
    {-} {Setup} {0.027}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.596}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.509}
    {=} {Slack Time} {0.087}
  END_SLK_CLC
  SLK 0.087
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.127} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.128} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.146} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.146} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.168} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.168} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.184} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.184} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.221} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.221} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.264} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.264} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.302} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.302} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {^} {} {DFD4} {0.158} {0.000} {0.039} {} {0.373} {0.460} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.039} {0.011} {0.374} {0.460} {} {} {} 
    INST {FE_RC_40_0} {A1} {^} {ZN} {v} {} {NR2XD4} {0.025} {0.000} {0.025} {} {0.399} {0.485} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.025} {0.009} {0.399} {0.485} {} {} {} 
    INST {g19} {I} {v} {ZN} {^} {} {INVD8} {0.033} {0.000} {0.045} {} {0.432} {0.519} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.045} {0.036} {0.434} {0.521} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {^} {ZN} {v} {} {CKND16} {0.034} {0.000} {0.034} {} {0.468} {0.555} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.001} {0.000} {0.034} {0.071} {0.469} {0.555} {} {} {} 
    INST {g6098} {A1} {v} {ZN} {^} {} {CKND2D0} {0.040} {0.000} {0.055} {} {0.509} {0.596} {} {1} {(54.50, 32.40) (54.70, 32.20)} 
    NET {} {} {} {} {} {n_173} {} {0.000} {0.000} {0.055} {0.001} {0.509} {0.596} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.047} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.045} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.027} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.026} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {-0.007} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {-0.007} {} {} {} 
    INST {clk__L3_I4} {I} {^} {ZN} {v} {} {INVD3} {0.017} {0.000} {0.018} {} {0.097} {0.010} {} {1} {(63.70, 53.60) (64.10, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N4} {} {0.000} {0.000} {0.018} {0.008} {0.097} {0.010} {} {} {} 
    INST {clk__L4_I2} {I} {v} {ZN} {^} {} {INVD6} {0.014} {0.000} {0.012} {} {0.111} {0.024} {} {1} {(68.50, 50.00) (69.30, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N2} {} {0.000} {0.000} {0.012} {0.004} {0.111} {0.024} {} {} {} 
    INST {clk__L5_I1} {I} {^} {Z} {^} {} {BUFFD8} {0.032} {0.000} {0.018} {} {0.143} {0.056} {} {1} {(69.50, 51.60) (71.30, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N1} {} {0.000} {0.000} {0.018} {0.006} {0.143} {0.057} {} {} {} 
    INST {RC_CG_HIER_INST15/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.079} {0.000} {0.063} {} {0.222} {0.136} {} {3} {(51.90, 34.60) (50.90, 34.20)} 
    NET {} {} {} {} {} {rc_gclk_7540} {} {0.000} {0.000} {0.063} {0.006} {0.223} {0.136} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 135
PATH 136
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_min_reg[2]} {CP}
  ENDPT {x_min_reg[2]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.223}
    {-} {Setup} {0.027}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.595}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.508}
    {=} {Slack Time} {0.087}
  END_SLK_CLC
  SLK 0.087
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.127} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.129} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.146} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.147} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.168} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.168} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.184} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.184} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.222} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.222} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.264} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.264} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.302} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.302} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {^} {} {DFD4} {0.158} {0.000} {0.039} {} {0.374} {0.460} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.039} {0.011} {0.374} {0.460} {} {} {} 
    INST {FE_RC_40_0} {A1} {^} {ZN} {v} {} {NR2XD4} {0.025} {0.000} {0.025} {} {0.399} {0.486} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.025} {0.009} {0.399} {0.486} {} {} {} 
    INST {g19} {I} {v} {ZN} {^} {} {INVD8} {0.033} {0.000} {0.045} {} {0.432} {0.519} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.045} {0.036} {0.434} {0.521} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {^} {ZN} {v} {} {CKND16} {0.034} {0.000} {0.034} {} {0.468} {0.555} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.034} {0.071} {0.469} {0.555} {} {} {} 
    INST {g6101} {A1} {v} {ZN} {^} {} {CKND2D0} {0.040} {0.000} {0.057} {} {0.508} {0.595} {} {1} {(49.70, 31.20) (49.90, 31.40)} 
    NET {} {} {} {} {} {n_170} {} {0.000} {0.000} {0.057} {0.001} {0.508} {0.595} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.047} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.045} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.028} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.026} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {-0.008} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {-0.007} {} {} {} 
    INST {clk__L3_I4} {I} {^} {ZN} {v} {} {INVD3} {0.017} {0.000} {0.018} {} {0.097} {0.010} {} {1} {(63.70, 53.60) (64.10, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N4} {} {0.000} {0.000} {0.018} {0.008} {0.097} {0.010} {} {} {} 
    INST {clk__L4_I2} {I} {v} {ZN} {^} {} {INVD6} {0.014} {0.000} {0.012} {} {0.111} {0.024} {} {1} {(68.50, 50.00) (69.30, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N2} {} {0.000} {0.000} {0.012} {0.004} {0.111} {0.024} {} {} {} 
    INST {clk__L5_I1} {I} {^} {Z} {^} {} {BUFFD8} {0.032} {0.000} {0.018} {} {0.143} {0.056} {} {1} {(69.50, 51.60) (71.30, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N1} {} {0.000} {0.000} {0.018} {0.006} {0.143} {0.056} {} {} {} 
    INST {RC_CG_HIER_INST15/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.079} {0.000} {0.063} {} {0.222} {0.136} {} {3} {(51.90, 34.60) (50.90, 34.20)} 
    NET {} {} {} {} {} {rc_gclk_7540} {} {0.000} {0.000} {0.063} {0.006} {0.223} {0.136} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 136
PATH 137
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xo_reg[0]} {CP}
  ENDPT {xo_reg[0]} {D} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {x_reg[0]} {Q} {SDFNSND4} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.095}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.520}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.432}
    {=} {Slack Time} {0.088}
  END_SLK_CLC
  SLK 0.088
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.128} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.129} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.154} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.156} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.174} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.174} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.224} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.224} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.300} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.300} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_reg[0]} {CPN} {v} {Q} {^} {} {SDFNSND4} {0.154} {0.000} {0.044} {} {0.366} {0.454} {} {7} {(45.70, 36.40) (50.30, 36.20)} 
    NET {} {} {} {} {} {x[0]} {} {0.000} {0.000} {0.044} {0.016} {0.366} {0.454} {} {} {} 
    INST {FE_OCPC0_x_0_} {I} {^} {Z} {^} {} {BUFFD3} {0.066} {0.000} {0.054} {} {0.432} {0.520} {} {6} {(49.50, 34.80) (50.50, 35.20)} 
    NET {} {} {} {} {} {FE_OCPN0_x_0_} {} {0.000} {0.000} {0.054} {0.016} {0.432} {0.520} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.048} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.046} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.028} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.027} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {-0.001} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {-0.000} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.127} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.215} {0.127} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 137
PATH 138
  VIEW  default
  CHECK_TYPE {Clock Gating Setup Check}
  REF {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN}
  ENDPT {RC_CG_HIER_INST19/RC_CGIC_INST} {E} {CKLHQD1} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {inc_y_reg} {Q} {DFD2} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.135}
    {-} {Clock Gating Setup} {0.067}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.467}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.379}
    {=} {Slack Time} {0.088}
  END_SLK_CLC
  SLK 0.088
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.128} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.130} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.147} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.148} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.170} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.170} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.186} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.186} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.223} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.223} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.266} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.178} {0.266} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.296} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.296} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {inc_y_reg} {CP} {^} {Q} {v} {} {DFD2} {0.171} {0.000} {0.057} {} {0.378} {0.467} {} {7} {(68.70, 40.40) (72.30, 40.60)} 
    HPIN {RC_CG_HIER_INST19} {enable} {v} {} {} {} {} {} {} {} {} {0.379} {0.467} {} {} {} 
    NET {} {} {} {} {} {inc_y} {} {0.001} {0.000} {0.057} {0.018} {0.379} {0.467} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.048} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.047} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {-0.022} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {-0.020} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {-0.002} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {-0.002} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.046} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.046} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 138
PATH 139
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {y_min_reg[2]} {CP}
  ENDPT {y_min_reg[2]} {D} {DFQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.218}
    {-} {Setup} {0.019}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.598}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.509}
    {=} {Slack Time} {0.089}
  END_SLK_CLC
  SLK 0.089
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.129} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.131} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.148} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.149} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.171} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.082} {0.171} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.186} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.186} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.224} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.224} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.267} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.267} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.304} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.304} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {^} {} {DFD4} {0.158} {0.000} {0.039} {} {0.374} {0.463} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.039} {0.011} {0.374} {0.463} {} {} {} 
    INST {FE_RC_40_0} {A1} {^} {ZN} {v} {} {NR2XD4} {0.025} {0.000} {0.025} {} {0.399} {0.488} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.025} {0.009} {0.399} {0.488} {} {} {} 
    INST {g19} {I} {v} {ZN} {^} {} {INVD8} {0.033} {0.000} {0.045} {} {0.432} {0.521} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.045} {0.036} {0.434} {0.523} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {^} {ZN} {v} {} {CKND16} {0.034} {0.000} {0.034} {} {0.468} {0.557} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.001} {0.000} {0.034} {0.071} {0.469} {0.558} {} {} {} 
    INST {g6095} {A1} {v} {ZN} {^} {} {CKND2D0} {0.040} {0.000} {0.054} {} {0.509} {0.598} {} {1} {(32.90, 31.20) (33.10, 31.40)} 
    NET {} {} {} {} {} {n_174} {} {0.000} {0.000} {0.054} {0.001} {0.509} {0.598} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.049} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.047} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.030} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.028} {} {} {} 
    INST {clk__L2_I2} {I} {v} {ZN} {^} {} {INVD12} {0.017} {0.000} {0.016} {} {0.078} {-0.011} {} {2} {(65.90, 51.80) (67.50, 52.20)} 
    NET {} {} {} {} {} {clk__L2_N2} {} {0.000} {0.000} {0.016} {0.012} {0.078} {-0.011} {} {} {} 
    INST {clk__L3_I1} {I} {^} {ZN} {v} {} {INVD6} {0.013} {0.000} {0.011} {} {0.091} {0.002} {} {1} {(64.90, 53.60) (65.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N1} {} {0.000} {0.000} {0.011} {0.008} {0.091} {0.002} {} {} {} 
    INST {clk__L4_I1} {I} {v} {ZN} {^} {} {INVD6} {0.012} {0.000} {0.013} {} {0.103} {0.014} {} {1} {(70.30, 50.00) (71.10, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N1} {} {0.000} {0.000} {0.013} {0.004} {0.104} {0.014} {} {} {} 
    INST {clk__L5_I0} {I} {^} {Z} {^} {} {BUFFD8} {0.034} {0.000} {0.019} {} {0.137} {0.048} {} {1} {(74.10, 53.60) (75.70, 53.20)} 
    NET {} {} {} {} {} {clk__L5_N0} {} {0.000} {0.000} {0.019} {0.008} {0.137} {0.048} {} {} {} 
    INST {RC_CG_HIER_INST17/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.080} {0.000} {0.065} {} {0.218} {0.129} {} {3} {(41.70, 36.80) (40.70, 36.20)} 
    NET {} {} {} {} {} {rc_gclk_7548} {} {0.000} {0.000} {0.065} {0.006} {0.218} {0.129} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 139
PATH 140
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_min_reg[0]} {CP}
  ENDPT {x_min_reg[0]} {D} {DFQD4} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {rst_int_reg} {Q} {DFD4} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.223}
    {-} {Setup} {0.026}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.596}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.507}
    {=} {Slack Time} {0.090}
  END_SLK_CLC
  SLK 0.090
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.130} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.131} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.149} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.150} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.171} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.171} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.187} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.187} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.225} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.225} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.267} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.177} {0.267} {} {} {} 
    INST {clk__L6_I0} {I} {v} {ZN} {^} {} {INVD1} {0.038} {0.000} {0.055} {} {0.215} {0.305} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.055} {0.006} {0.215} {0.305} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {rst_int_reg} {CP} {^} {Q} {^} {} {DFD4} {0.158} {0.000} {0.039} {} {0.373} {0.463} {} {2} {(77.50, 36.40) (82.70, 36.00)} 
    NET {} {} {} {} {} {rst_int} {} {0.000} {0.000} {0.039} {0.011} {0.374} {0.463} {} {} {} 
    INST {FE_RC_40_0} {A1} {^} {ZN} {v} {} {NR2XD4} {0.025} {0.000} {0.025} {} {0.399} {0.489} {} {1} {(83.10, 31.00) (82.10, 30.60)} 
    NET {} {} {} {} {} {n_469} {} {0.000} {0.000} {0.025} {0.009} {0.399} {0.489} {} {} {} 
    INST {g19} {I} {v} {ZN} {^} {} {INVD8} {0.033} {0.000} {0.045} {} {0.432} {0.522} {} {6} {(81.70, 32.60) (82.10, 32.20)} 
    NET {} {} {} {} {} {n_470} {} {0.002} {0.000} {0.045} {0.036} {0.434} {0.524} {} {} {} 
    INST {FE_OCP_RBC13_n_470} {I} {^} {ZN} {v} {} {CKND16} {0.034} {0.000} {0.034} {} {0.468} {0.558} {} {31} {(45.70, 32.60) (46.70, 32.60)} 
    NET {} {} {} {} {} {FE_OCP_RBN13_n_470} {} {0.000} {0.000} {0.034} {0.071} {0.468} {0.558} {} {} {} 
    INST {g6094} {B1} {v} {ZN} {^} {} {IND2D0} {0.038} {0.000} {0.051} {} {0.507} {0.596} {} {1} {(49.70, 32.60) (49.70, 32.20)} 
    NET {} {} {} {} {} {n_175} {} {0.000} {0.000} {0.051} {0.002} {0.507} {0.596} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.050} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.048} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.031} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.029} {} {} {} 
    INST {clk__L2_I3} {I} {v} {ZN} {^} {} {INVD24} {0.018} {0.000} {0.017} {} {0.079} {-0.011} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.001} {0.000} {0.017} {0.024} {0.080} {-0.010} {} {} {} 
    INST {clk__L3_I4} {I} {^} {ZN} {v} {} {INVD3} {0.017} {0.000} {0.018} {} {0.097} {0.007} {} {1} {(63.70, 53.60) (64.10, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N4} {} {0.000} {0.000} {0.018} {0.008} {0.097} {0.007} {} {} {} 
    INST {clk__L4_I2} {I} {v} {ZN} {^} {} {INVD6} {0.014} {0.000} {0.012} {} {0.111} {0.021} {} {1} {(68.50, 50.00) (69.30, 50.40)} 
    NET {} {} {} {} {} {clk__L4_N2} {} {0.000} {0.000} {0.012} {0.004} {0.111} {0.021} {} {} {} 
    INST {clk__L5_I1} {I} {^} {Z} {^} {} {BUFFD8} {0.032} {0.000} {0.018} {} {0.143} {0.053} {} {1} {(69.50, 51.60) (71.30, 51.20)} 
    NET {} {} {} {} {} {clk__L5_N1} {} {0.000} {0.000} {0.018} {0.006} {0.143} {0.053} {} {} {} 
    INST {RC_CG_HIER_INST15/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.079} {0.000} {0.063} {} {0.222} {0.133} {} {3} {(51.90, 34.60) (50.90, 34.20)} 
    NET {} {} {} {} {} {rc_gclk_7540} {} {0.000} {0.000} {0.063} {0.006} {0.223} {0.133} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 140
PATH 141
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {po_reg} {CPN}
  ENDPT {po_reg} {D} {DFNSND2} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {check_reg} {Q} {DFQD1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.208}
    {-} {Setup} {0.031}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.577}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.482}
    {=} {Slack Time} {0.095}
  END_SLK_CLC
  SLK 0.095
  ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.135} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.136} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {0.154} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.025} {0.092} {0.060} {0.155} {} {} {} 
    INST {clk__L2_I6} {I} {v} {ZN} {^} {} {INVD3} {0.022} {0.000} {0.024} {} {0.081} {0.176} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.024} {0.006} {0.081} {0.176} {} {} {} 
    INST {clk__L3_I9} {I} {^} {ZN} {v} {} {INVD4} {0.016} {0.000} {0.014} {} {0.097} {0.192} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.014} {0.007} {0.097} {0.192} {} {} {} 
    INST {clk__L4_I5} {I} {v} {Z} {v} {} {BUFFD12} {0.038} {0.000} {0.015} {} {0.135} {0.229} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.015} {0.002} {0.135} {0.229} {} {} {} 
    INST {clk__L5_I3} {I} {v} {Z} {v} {} {BUFFD2} {0.043} {0.000} {0.024} {} {0.177} {0.272} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.024} {0.005} {0.178} {0.272} {} {} {} 
    INST {clk__L6_I1} {I} {v} {ZN} {^} {} {INVD1} {0.030} {0.000} {0.040} {} {0.208} {0.302} {} {3} {(68.10, 42.20) (68.50, 42.20)} 
    NET {} {} {} {} {} {clk__L6_N1} {} {0.000} {0.000} {0.040} {0.004} {0.208} {0.302} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {check_reg} {CP} {^} {Q} {v} {} {DFQD1} {0.160} {0.000} {0.056} {} {0.368} {0.463} {} {4} {(68.90, 42.20) (72.50, 42.80)} 
    NET {} {} {} {} {} {check} {} {0.000} {0.000} {0.056} {0.009} {0.368} {0.463} {} {} {} 
    INST {g7166} {A1} {v} {ZN} {^} {} {ND2D1} {0.039} {0.000} {0.042} {} {0.407} {0.501} {} {2} {(78.10, 40.20) (78.30, 39.80)} 
    NET {} {} {} {} {} {n_122} {} {0.000} {0.000} {0.042} {0.003} {0.407} {0.501} {} {} {} 
    INST {g7163} {A2} {^} {Z} {^} {} {OR2XD1} {0.047} {0.000} {0.032} {} {0.453} {0.548} {} {2} {(84.30, 36.40) (84.90, 37.00)} 
    NET {} {} {} {} {} {n_125} {} {0.000} {0.000} {0.032} {0.003} {0.453} {0.548} {} {} {} 
    INST {g7161} {B} {^} {ZN} {v} {} {IOA21D1} {0.029} {0.000} {0.033} {} {0.482} {0.577} {} {1} {(84.50, 32.60) (84.35, 33.15)} 
    NET {} {} {} {} {} {n_127} {} {0.000} {0.000} {0.033} {0.002} {0.482} {0.577} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.055} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.053} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {-0.028} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.001} {0.000} {0.040} {0.092} {0.067} {-0.027} {} {} {} 
    INST {clk__L2_I6} {I} {^} {ZN} {v} {} {INVD3} {0.021} {0.000} {0.018} {} {0.088} {-0.006} {} {1} {(57.30, 32.80) (57.70, 33.20)} 
    NET {} {} {} {} {} {clk__L2_N6} {} {0.000} {0.000} {0.018} {0.006} {0.089} {-0.006} {} {} {} 
    INST {clk__L3_I9} {I} {v} {ZN} {^} {} {INVD4} {0.018} {0.000} {0.020} {} {0.107} {0.012} {} {1} {(63.90, 36.40) (64.50, 36.20)} 
    NET {} {} {} {} {} {clk__L3_N9} {} {0.000} {0.000} {0.020} {0.007} {0.107} {0.012} {} {} {} 
    INST {clk__L4_I5} {I} {^} {Z} {^} {} {BUFFD12} {0.033} {0.000} {0.014} {} {0.140} {0.045} {} {1} {(74.10, 32.60) (76.10, 33.20)} 
    NET {} {} {} {} {} {clk__L4_N5} {} {0.000} {0.000} {0.014} {0.002} {0.140} {0.045} {} {} {} 
    INST {clk__L5_I3} {I} {^} {Z} {^} {} {BUFFD2} {0.038} {0.000} {0.029} {} {0.178} {0.083} {} {2} {(75.30, 38.40) (75.90, 38.00)} 
    NET {} {} {} {} {} {clk__L5_N3} {} {0.000} {0.000} {0.029} {0.005} {0.178} {0.083} {} {} {} 
    INST {clk__L6_I0} {I} {^} {ZN} {v} {} {INVD1} {0.030} {0.000} {0.035} {} {0.208} {0.113} {} {4} {(79.10, 34.80) (79.50, 35.20)} 
    NET {} {} {} {} {} {clk__L6_N0} {} {0.000} {0.000} {0.035} {0.006} {0.208} {0.113} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 141
PATH 142
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yo_reg[2]} {CP}
  ENDPT {yo_reg[2]} {D} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {y_reg[2]} {Q} {DFNSND2} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.214}
    {-} {Setup} {0.100}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.515}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.406}
    {=} {Slack Time} {0.109}
  END_SLK_CLC
  SLK 0.109
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.149} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.150} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.175} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.177} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.195} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.195} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.243} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.243} {} {} {} 
    INST {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.073} {0.000} {0.042} {} {0.207} {0.316} {} {3} {(38.90, 36.60) (40.50, 36.00)} 
    NET {} {} {} {} {} {rc_gclk_7558} {} {0.000} {0.000} {0.042} {0.005} {0.207} {0.316} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {y_reg[2]} {CPN} {v} {Q} {^} {} {DFNSND2} {0.199} {0.000} {0.080} {} {0.406} {0.515} {} {9} {(37.10, 31.00) (42.10, 30.60)} 
    NET {} {} {} {} {} {y[2]} {} {0.000} {0.000} {0.080} {0.017} {0.406} {0.515} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.069} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.067} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.050} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.048} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {-0.022} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {-0.022} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.106} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.214} {0.106} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 142
PATH 143
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yo_reg[1]} {CP}
  ENDPT {yo_reg[1]} {D} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {y_reg[1]} {Q} {DFNSND2} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.214}
    {-} {Setup} {0.097}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.518}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.398}
    {=} {Slack Time} {0.119}
  END_SLK_CLC
  SLK 0.119
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.159} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.161} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.186} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.188} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.206} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.206} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.254} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.254} {} {} {} 
    INST {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.073} {0.000} {0.042} {} {0.207} {0.327} {} {3} {(38.90, 36.60) (40.50, 36.00)} 
    NET {} {} {} {} {} {rc_gclk_7558} {} {0.000} {0.000} {0.042} {0.005} {0.207} {0.327} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {y_reg[1]} {CPN} {v} {Q} {^} {} {DFNSND2} {0.191} {0.000} {0.065} {} {0.398} {0.518} {} {8} {(39.10, 38.40) (44.10, 39.00)} 
    NET {} {} {} {} {} {y[1]} {} {0.000} {0.000} {0.065} {0.013} {0.398} {0.518} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.079} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.078} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.060} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.058} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {-0.032} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {-0.032} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.095} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.214} {0.095} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 143
PATH 144
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {yo_reg[0]} {CP}
  ENDPT {yo_reg[0]} {D} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {y_reg[0]} {Q} {DFNSND2} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.214}
    {-} {Setup} {0.096}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.518}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.397}
    {=} {Slack Time} {0.121}
  END_SLK_CLC
  SLK 0.121
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.161} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.162} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.187} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.189} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.207} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.207} {} {} {} 
    INST {clk__L3_I2} {I} {v} {Z} {v} {} {BUFFD2} {0.047} {0.000} {0.030} {} {0.134} {0.255} {} {1} {(72.90, 50.00) (73.50, 49.40)} 
    NET {} {} {} {} {} {clk__L3_N2} {} {0.000} {0.000} {0.030} {0.008} {0.135} {0.255} {} {} {} 
    INST {RC_CG_HIER_INST19/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.073} {0.000} {0.042} {} {0.207} {0.328} {} {3} {(38.90, 36.60) (40.50, 36.00)} 
    NET {} {} {} {} {} {rc_gclk_7558} {} {0.000} {0.000} {0.042} {0.005} {0.207} {0.328} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {y_reg[0]} {CPN} {v} {Q} {^} {} {DFNSND2} {0.190} {0.000} {0.063} {} {0.397} {0.518} {} {11} {(42.90, 34.80) (47.90, 35.20)} 
    NET {} {} {} {} {} {y[0]} {} {0.000} {0.000} {0.063} {0.013} {0.397} {0.518} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.081} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.079} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.062} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.060} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {-0.034} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {-0.034} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.094} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.214} {0.094} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 144
PATH 145
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {x_reg[0]} {CPN}
  ENDPT {x_reg[0]} {D} {SDFNSND4} {v} {trailing} {clk} {clk(C)(P) *}
  BEGINPT {x_reg[0]} {Q} {SDFNSND4} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.212}
    {-} {Setup} {0.083}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.529}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.395}
    {=} {Slack Time} {0.134}
  END_SLK_CLC
  SLK 0.134
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.174} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.176} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.201} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.202} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.220} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.221} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.271} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.271} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.346} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.346} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_reg[0]} {CPN} {v} {Q} {^} {} {SDFNSND4} {0.154} {0.000} {0.044} {} {0.366} {0.500} {} {7} {(45.70, 36.40) (50.30, 36.20)} 
    NET {} {} {} {} {} {x[0]} {} {0.000} {0.000} {0.044} {0.016} {0.366} {0.500} {} {} {} 
    INST {g7316} {I} {^} {ZN} {v} {} {INVD3} {0.029} {0.000} {0.028} {} {0.395} {0.529} {} {5} {(62.90, 40.40) (63.30, 39.80)} 
    NET {} {} {} {} {} {n_12} {} {0.000} {0.000} {0.028} {0.012} {0.395} {0.529} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.094} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.092} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {-0.067} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {-0.065} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {-0.047} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {-0.047} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.003} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.003} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.078} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.078} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 145
PATH 146
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xo_reg[2]} {CP}
  ENDPT {xo_reg[2]} {D} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {x_reg[2]} {Q} {DFNSND4} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.094}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.521}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.381}
    {=} {Slack Time} {0.140}
  END_SLK_CLC
  SLK 0.140
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.180} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.182} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.207} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.068} {0.209} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.086} {0.227} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.227} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.277} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.277} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.352} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.352} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_reg[2]} {CPN} {v} {Q} {^} {} {DFNSND4} {0.168} {0.000} {0.050} {} {0.380} {0.520} {} {14} {(45.70, 38.40) (51.50, 39.00)} 
    NET {} {} {} {} {} {x[2]} {} {0.000} {0.000} {0.050} {0.018} {0.381} {0.521} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.100} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.098} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.081} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.079} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {-0.053} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {-0.053} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.074} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.215} {0.074} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 146
PATH 147
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {xo_reg[1]} {CP}
  ENDPT {xo_reg[1]} {D} {DFKCNQD1} {^} {leading} {clk} {clk(C)(P) *}
  BEGINPT {x_reg[1]} {Q} {SDFNSND4} {^} {trailing} {clk} {clk(D)(N) }
  REQ_CLC
    {} {Other End Arrival Time} {0.215}
    {-} {Setup} {0.096}
    {+} {Phase Shift} {0.400}
    {=} {Required Time} {0.518}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.378}
    {=} {Slack Time} {0.141}
  END_SLK_CLC
  SLK 0.141
  ARR_CLC
    {} {Clock Fall Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {v} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {0.181} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {0.182} {} {} {} 
    INST {clk__L1_I0} {I} {v} {ZN} {^} {} {INVD24} {0.025} {0.000} {0.040} {} {0.067} {0.207} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.040} {0.092} {0.069} {0.209} {} {} {} 
    INST {clk__L2_I3} {I} {^} {ZN} {v} {} {INVD24} {0.018} {0.000} {0.015} {} {0.087} {0.227} {} {5} {(72.50, 51.80) (75.50, 51.80)} 
    NET {} {} {} {} {} {clk__L2_N3} {} {0.000} {0.000} {0.015} {0.024} {0.087} {0.227} {} {} {} 
    INST {clk__L3_I5} {I} {v} {Z} {v} {} {BUFFD3} {0.050} {0.000} {0.026} {} {0.137} {0.277} {} {1} {(72.70, 53.60) (73.70, 53.20)} 
    NET {} {} {} {} {} {clk__L3_N5} {} {0.000} {0.000} {0.026} {0.006} {0.137} {0.278} {} {} {} 
    INST {RC_CG_HIER_INST18/RC_CGIC_INST} {CPN} {v} {Q} {v} {} {CKLHQD1} {0.075} {0.000} {0.046} {} {0.212} {0.353} {} {3} {(53.70, 36.60) (52.10, 37.00)} 
    NET {} {} {} {} {} {rc_gclk_7552} {} {0.000} {0.000} {0.046} {0.005} {0.212} {0.353} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {x_reg[1]} {CPN} {v} {Q} {^} {} {SDFNSND4} {0.165} {0.000} {0.063} {} {0.377} {0.517} {} {9} {(54.30, 38.60) (58.90, 38.80)} 
    NET {} {} {} {} {} {x[1]} {} {0.001} {0.000} {0.063} {0.026} {0.378} {0.518} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.040}
    {=} {Beginpoint Arrival Time} {0.040}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.029} {0.040} {-0.101} {} {1} {(60.50, 0.00) } 
    NET {} {} {} {} {} {clk} {} {0.002} {0.000} {0.000} {0.029} {0.042} {-0.099} {} {} {} 
    INST {clk__L1_I0} {I} {^} {ZN} {v} {} {INVD24} {0.017} {0.000} {0.025} {} {0.059} {-0.082} {} {7} {(67.30, 32.60) (70.30, 32.40)} 
    NET {} {} {} {} {} {clk__L1_N0} {} {0.002} {0.000} {0.025} {0.092} {0.061} {-0.080} {} {} {} 
    INST {clk__L2_I0} {I} {v} {ZN} {^} {} {INVD4} {0.026} {0.000} {0.032} {} {0.087} {-0.054} {} {3} {(57.10, 50.00) (57.70, 50.20)} 
    NET {} {} {} {} {} {clk__L2_N0} {} {0.000} {0.000} {0.032} {0.012} {0.087} {-0.054} {} {} {} 
    INST {RC_CG_HIER_INST12/RC_CGIC_INST} {CP} {^} {Q} {^} {} {CKLNQD1} {0.127} {0.000} {0.145} {} {0.214} {0.074} {} {6} {(48.50, 40.60) (47.50, 40.00)} 
    NET {} {} {} {} {} {rc_gclk_7528} {} {0.000} {0.000} {0.145} {0.015} {0.215} {0.074} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 147

