<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7vx485tffg1157-1" LaunchTime="1514811267">
  <File Type="PWROPT-DRC" Name="top_drc_pwropted.rpt"/>
  <File Type="OPT-METHODOLOGY-DRC" Name="top_methodology_drc_opted.rpt"/>
  <File Type="INIT-TIMING" Name="top_timing_summary_init.rpt"/>
  <File Type="ROUTE-PWR-RPX" Name="top_power_routed.rpx"/>
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="OPT-HWDEF" Name="top.hwdef"/>
  <File Type="RDI-RDI" Name="top.vdi"/>
  <File Type="OPT-DCP" Name="top_opt.dcp"/>
  <File Type="OPT-DRC" Name="top_drc_opted.rpt"/>
  <File Type="OPT-TIMING" Name="top_timing_summary_opted.rpt"/>
  <File Type="PWROPT-DCP" Name="top_pwropt.dcp"/>
  <File Type="PWROPT-TIMING" Name="top_timing_summary_pwropted.rpt"/>
  <File Type="PLACE-DCP" Name="top_placed.dcp"/>
  <File Type="PLACE-IO" Name="top_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="top_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="top_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="top_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="top_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="top_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="top_incremental_reuse_pre_placed.rpt"/>
  <File Type="PLACE-TIMING" Name="top_timing_summary_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="top_postplace_pwropt.dcp"/>
  <File Type="POSTPLACE-PWROPT-TIMING" Name="top_timing_summary_postplace_pwropted.rpt"/>
  <File Type="PHYSOPT-DCP" Name="top_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="top_drc_physopted.rpt"/>
  <File Type="PHYSOPT-TIMING" Name="top_timing_summary_physopted.rpt"/>
  <File Type="ROUTE-ERROR-DCP" Name="top_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="top_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="top_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="top_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="top_drc_routed.pb"/>
  <File Type="BG-BIN" Name="top.bin"/>
  <File Type="ROUTE-DRC-RPX" Name="top_drc_routed.rpx"/>
  <File Type="BG-DRC" Name="top.drc"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="top_methodology_drc_routed.rpt"/>
  <File Type="BITSTR-MSK" Name="top.msk"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="top_methodology_drc_routed.rpx"/>
  <File Type="BG-BGN" Name="top.bgn"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="top_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR" Name="top_power_routed.rpt"/>
  <File Type="ROUTE-PWR-SUM" Name="top_power_summary_routed.pb"/>
  <File Type="ROUTE-STATUS" Name="top_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="top_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="top_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="top_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="top_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="top_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="top_clock_utilization_routed.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="top_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="top_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="top_timing_summary_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="top_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="top_timing_summary_postroute_physopted.rpx"/>
  <File Type="BG-BIT" Name="top.bit"/>
  <File Type="BITSTR-RBT" Name="top.rbt"/>
  <File Type="BITSTR-NKY" Name="top.nky"/>
  <File Type="BITSTR-BMM" Name="top_bd.bmm"/>
  <File Type="BITSTR-MMI" Name="top.mmi"/>
  <File Type="BITSTR-SYSDEF" Name="top.sysdef"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/fpga/constants.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/constants.vh"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/dualport_ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/dualport_ram.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/ram_sync.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/ram_sync.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/btb.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/btb.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/ram_sync_nolatch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/ram_sync_nolatch.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/src_manager.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/src_manager.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/gshare.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/gshare.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/alu_ops.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/alu_ops.vh"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rv32_opcodes.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rv32_opcodes.vh"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/alu.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/multiplier.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/multiplier.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/srcsel.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/srcsel.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/search_be.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/search_be.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/decoder.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rs_mul.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_mul.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rs_ldst.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_ldst.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rs_reqgen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_reqgen.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rrf_freelistmanager.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rrf_freelistmanager.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/oldest_finder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/oldest_finder.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/storebuf.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/storebuf.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/reorderbuf.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/reorderbuf.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/mpft.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/mpft.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_branch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_branch.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/tag_generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/tag_generator.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/imm_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/imm_gen.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/pipeline_if.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/pipeline_if.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/brimm_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/brimm_gen.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_mul.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_mul.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rs_branch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_branch.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rs_alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rs_alu.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/srcopr_manager.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/srcopr_manager.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/arf.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/arf.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prioenc.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/prioenc.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rrf.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/rrf.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_alu.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/exunit_ldst.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/exunit_ldst.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/alloc_issue_ino.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/alloc_issue_ino.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/imem.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/imem.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/define.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/define.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/uart.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/uart.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/pipeline.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/pipeline.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/system.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/system.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/dmem.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/dmem.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/top.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/topsim.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/topsim.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/imem_outa.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/imem_outa.v"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopLib" Val="xil_defaultlib"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/fpga/top.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/main.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ridecore/src/fpga/main.xdc"/>
        <Attr Name="ImportTime" Val="1509346389"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/fpga/main.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
</GenRun>
