---
layout: post
title: SPI
---

  SPI는 주로 임베디드 시스템에서 근거리 통신에 사용되는 동기 방식의 직렬 통신 인터페이스 입니다. 1980년대 중반에 모토로라가 개발했으며 표준으로 채택되었습니다. 일반적인 애플리케이션에는 SD카드와 액정 디스플레이가 포함되어 있습니다. 

  SPI 장치는 마스터 - 슬레이브 아키텍처를 사용하여 전 이중 방식으로 통신합니다. 마스터 장치는 읽기와 쓰기를 위해 프레임을 생성합니다. 여러 슬레이브 장치들은 슬레이브 선택(SS, slave select)회선을 통해 선택됩니다.

  SPI는 1~3선 직렬 버스와 대조되는 4선 직렬 버스라고도 합니다. SPI는 동기 직렬 인터페이스(synchronous serial interface)로 정확하게 기술 될 수 있지만, 4선 동기 직렬 프로토콜인 동기식 직렬 인터페이스(SSI, Synchronous Serial Interface) 프로토콜과는 다릅니다. SSI 프로토콜은 차동 시그널링을 사용하며 단일 단방향 통신 채널만 제공합니다.


## 목차
  1. __인터페이스__  
  2. __조작__
   - __데이터 전송__
   - __클록 극성과 위상__


## 인터페이스
---------------------------------------
  SPI 버스는 4개의 논리 신호를 사용합니다. 
  
  ![Single Master to Single Slave: basic SPI bus example.](https://upload.wikimedia.org/wikipedia/commons/thumb/e/ed/SPI_single_slave.svg/350px-SPI_single_slave.svg.png)
  
  - SLCK: Serial Clock (마스터에서 출력)
  - MOSI: Master Output Slave Input(마스터에서 데이터 출력)
  - MISO: Master Input Slave Output(슬레이브에서 데이터 출력)
  - SS: Slave Select (마스터에서 출력)

  위의 핀 이름이 가장 많이 사용되었지만 이전의 핀 명명규칙이 간혹 사용되었기 때문에 구형 IC 제품의 SPI 포트 핀 이름은 다를수 있습니다.


## 조작
---------------------------------------
  SPI 버스는 단일 마스터 장치 및 하나 이상의 슬레이브 장치로 작동 할 수 있습니다. 단일 디바이스인 경우, 슬레이브가 허용하면 SS핀은 논리 로우(logic low)로 고정 될 수 있습니다. 일부 슬레이브는 작동을 시작하기 위해 칩 선택 신호(SS)의 하강 에지(falling edge)를 요구합니다. 한 가지 예로는 Maxim MAX 1242 ADC로, 높은 주파수에서 낮은 주파수로 변환합니다. 여러 개의 슬레이비 장치가 있는 경우 각 슬레이브 장치에서 독립적인 SS 신호가 필요합니다.

  대부분 장치에는 tri-state 출력이 있기 때문에  선택하지 않으면 MISO 신호가 높은 온저항(impedance)가 됩니다. tri-state 출력이 없는 디바이스는 SPI 버스 세그먼트를 다른 디바이스와 공유 할 수 없기 떄문에 슬레이브 중 하나만 마스터와 대화할 수 있습니다.


### 데이터 전송
  버스 마스터는 통신을 시작하기 위해 슬레이브 장치가 지원하는 주파수(일반적으로 MHz)를 사용하여 클록(clock)을 발생시킵니다. 그런 다음 마스터는 선택 라인에서 논리 레벨이 0인 슬레이브 장치를 선택합니다. 아날로그 - 디지털 변환과 같이 대기 시간이 필요한 경우, 마스터는 클록 사이클을 발생시키기 전에 적어도 그 시간 동안은 대기해야 합니다.

  각 SPI 클록 사이클 동안, 전이중 데이터가 전송됩니다. 마스터는 MOSI 라인에 비트를 보내고 슬레이브는 그 비트를 읽습니다. 슬레이브는 MISO 라인에 비트를 보내고 마스터는 그 비트를 읽습니다. 이 시퀀스는 한 방향(one-directional) 데이터 전송인 경우에도 유지됩니다.

![A typical hardware setup using two shift registers to form an inter-chip circular buffer](https://upload.wikimedia.org/wikipedia/commons/thumb/b/bb/SPI_8-bit_circular_transfer.svg/400px-SPI_8-bit_circular_transfer.svg.png)

  전송에는 주어진 워드 크기의 두 개의 시프트 레지스터(마스터와 슬레이브에서 8비트)가 포함되며 가상의 링 토폴로지(virual ring topology)로 연결됩니다 데이터는 가장 중요한 비트 먼저 시프트됩니다. 클록 에지에서 마스터와 슬레이브 모두 1비트를 시프트해서 전송 라인에 출력합니다. 다음 클록 에지에서, 각 리시버(receiver)에서 비트는 전송 라인으로부터 샘플링되고 시프트 레지스터의 새로운 최하위 비트로 설정됩니다. 레지스터 비트가 out과 in으로 시프트된 후에 마스터와 슬레이브는 레지스터 값을 교환합니다. 더 많은 데이터를 교환해야 하는 경우 시프트 레지스터가 다시 로드되고 프로세스가 반복됩니다. 전송은 제한 없이 클럭주기 동안 계속 될 수 있습니다. 완료되면 마스터가 클럭 신호 발생(toggling)을 중지하고 일반적으로 슬레이브의 선택을 해제합니다.

  전송은 자주 8비트 워드로 구성됩니다. 그러나 Texas Instruments의 TSC2101와 같은 터치 스크린 컨트롤러나 오디오 코덱의 경우 16비트 워드, 디지털-아날로그 또는 아날로그 - 디지털 변환기의 경우 12비트 워드와 같이 다른 워드 크기도 일반적입니다.

  칩 선택 라인을 이용하여 활성화되지 않은 버스의 모든 슬레이브는 입력 클록 및 MOIS를 무시해야하며 MISO가 작동해서는 안됩니다.


### 클록 극성과 위상
  주파수를 체크하는 것외에 마스터는 데이터와 관련하여 클록 극성 및 위상을 구성해야 합니다. Motorola SPI Block Guide는 두 가지 옵션인 CPOL 및 CPHA를 지정하고 대부분의 공급 업체(vendors)는 해당 규칙을 채택했습니다. 

![](https://upload.wikimedia.org/wikipedia/commons/thumb/6/6b/SPI_timing_diagram2.svg/400px-SPI_timing_diagram2.svg.png)

  타이밍 다이어그램은 위에 나와 있습니다

## 출처
  1. Serial Peripheral Interface Bus(<https://en.wikipedia.org/wiki/Serial_Peripheral_Interface_Bus>)