module mux(
  input [2:0] a,b,c,
  input [1:0] sel,
  output reg [2:0] o);

always@(*)begin
  case(sel)
    2'b00: o=a;
    2'b01: o=b;
    2'b10: o=c;
  endcase
end
endmodule
