{
  "trial_type": "IPCase",
  "date": {
    "era": "Reiwa",
    "year": 2,
    "month": 7,
    "day": 29
  },
  "case_number": "令和1(行ケ)10099",
  "case_name": "審決取消請求事件",
  "court_name": "知的財産高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "89634",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=89634",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/634/089634_hanrei.pdf",
  "contents": "令和２年７月２９日判決言渡\n令和元年（行ケ）第１００９９号  審決取消請求事件\n口頭弁論終結日  令和２年６月１７日\n判                決\n原 告        ハンド  ヘルド  プロダクツ  インコーポレーティッド\n同訴訟代理人弁護士      根本   浩\n高    山    大      蔵\n同訴訟代理人弁理士     稲 葉 良 幸\n佐      藤        睦\n澤      井    光    一\n被 告       特 許 庁 長 官\n同 指 定 代 理 人        小    田              浩\n辻      本    泰    隆\n藤      原    直    欣\n西      出    隆    二\n小      出    浩    子\n主             文\n１  原告の請求を棄却する。\n２  訴訟費用は原告の負担とする。\n３  この判決に対する上告及び上告受理申立てのための付加期間を３０\n日と定める。\n事 実 及 び 理 由\n第１  請求\n特許庁が不服２０１７－１１７４４号事件について平成３１年３月４日にした審\n決を取り消す。\n第２  事案の概要\n本件は，原告の特許拒絶査定不服審判請求を不成立とした審決に対する取消訴訟\nである。争点は，進歩性の有無（引用発明の認定誤りに伴う相違点の看過）につい\nての認定判断の当否である。\n１  特許庁における手続の経緯\n原告は，発明の名称を「グローバル電子シャッター制御を持つイメージ読み取り\n装置」とする発明について，平成１８年３月７日を国際出願日とする特許出願（特\n願２００８－５００８４４号。優先権主張：平成１７年３月１１日［以下「本件優\n先日」という。］，優先権主張国：米国）をし，平成２５年１月１１日，上記特願２\n００８－５００８４４号の一部を特願２０１３－００３６１６号として分割出願し，\n平成２６年３月１０日，上記特願２０１３－００３６１６号の一部を特願２０１４\n－０４６４０９号として分割出願し，平成２７年１１月２０日，上記特願２０１４\n－０４６４０９号の一部を特願２０１５－２２７２１１号として分割出願したが，\n平成２９年４月５日付けで拒絶査定を受けた。\n原告は，平成２９年８月７日，拒絶査定不服審判（不服２０１７－１１７４４号）\nを請求する（甲８）とともに，同日付け手続補正書（甲９）により特許請求の範囲\nを変更する手続補正を行い，その後，平成３０年７月１３日付け手続補正書（甲１\n２）及び平成３１年１月１８日付け手続補正書（甲１５）により，それぞれ特許請\n求の範囲を変更する手続補正を行った。\n特許庁は，平成３１年３月４日，「本件審判の請求は，成り立たない。」との審決\n（以下「本件審決」という。）をし，その謄本は，同月１４日，原告に送達された。\n２  本願発明の要旨（甲１５）\n前記１の平成３１年１月１８日付け手続補正書による補正後の本願の請求項１に\n係る発明（以下「本願発明」という。）の要旨は，以下のとおりである（以下，本願\nの願書に添付した明細書及び図面の翻訳文［甲３の２］を「本願明細書」という。）。\n【請求項１】\n「バーコードを読み取る際に使⽤するための装置であって，該装置が，\n２次元イメージセンサアレイであって，前記２次元イメージセンサアレイは相補\n型⾦属酸化物半導体からなり，前記２次元イメージセンサアレイは行のピクセルを\n包含する，２次元イメージセンサアレイと，\n前記２次元イメージセンサアレイに光を焦点合わせする撮像レンズと，\nサポートアセンブリであって，前記サポートアセンブリは前記撮像レンズをサ\nポートするためのレンズホルダーを包含する，サポートアセンブリと，\n照明パターンを投射するのに使⽤するための照明光源であって，前記照明光源が，\n発光ダイオードからなる，照明光源と，\n露光期間中に同時に，前記２次元イメージセンサアレイの複数の行のピクセルを\n露光するように配置されたグローバル電⼦シャッター制御モジュールであって，２\n次元イメージセンサアレイにおける複数の行のピクセルの露光が同時に開始される\nように，グローバル電⼦シャッター制御モジュールが２次元イメージセンサアレイ\nを制御するように構成される，グローバル電子シャッター制御モジュールと\nを有し，\n該装置が，照明期間の間に，前記発光ダイオードを同時に駆動することができ，\n露光期間と照明期間との間の調整が少なくとも部分的に時間がオーバーラップする\n照明期間と露光期間とによって特徴づけられることを特徴とする装置。」\n３  本件審決の理由の要点\n(1)  甲１（特開２００３－１３２３０１号公報）に記載されている発明（以下\n「引用発明」という。）について\n甲１には，以下の引用発明が記載されている。\n「バーコード読み取り装置であって，\n光電変換により２次元画像を生成するためのＣＭＯＳ型のイメージセンサーで\nあって，ｍ行×ｎ列の画素Ｓ１１～Ｓｍｎから成る撮像素子部のイメージセンサー\n６と，\n被写体像をセンサー面に結像するためのレンズ部１と，\n撮影対象物を十分な光量で均一に照らすための赤色発光ダイオード（ＬＥＤ）２\n～５と，\nタイミング信号発生部に送る光電変換時間の情報を決定するシステム制御部８と，\nイメージセンサー６に駆動クロックを供給するタイミング信号発生部のタイミン\nグ信号発生器（ＴＧ）７と，\nを有し，\n各画素の増幅ＭＯＳトランジスタＭ３のゲートとフォトダイオードＰＤが電圧Ｖ\nＲに，垂直信号線Ｖ１～Ｖｎが電圧ＶＶＲにリセットされ，\nＬＥＤを点灯し(ｔ１)，\n全ての画素Ｓ１１～Ｓｍｎにおいて，同時に，フォトダイオードＰＤのカソード\n側に光信号電荷が蓄積され，その後，蓄積された光信号電荷が，同時に増幅ＭＯＳ\nトランジスタＭ３のゲートに転送され，その後，同時に光信号電荷の増幅ＭＯＳト\nランジスタＭ３への転送が終了し(ｔ２～ｔ５)，\n電荷転送終了後にＬＥＤを消灯し（ｔ６），\n第１行目の画素Ｓ１１～Ｓ１ｎの光信号電圧が光信号保持容量ＣＴＳに読み出さ\nれ(ｔ７～ｔ８)，\nノイズ電圧がノイズ信号保持容量ＣＴＮに読み出され(ｔ１１～ｔ１２)，\nノイズ信号保持容量ＣＴＮと光信号保持容量ＣＴＳに保持されていた電圧が順次\n差動回路ブロックに読み出され，光信号とノイズ信号との差がとられ，出力端子Ｖ\nＯＵＴに順次出力され(ｔ１４～ｔ１５)，\n以下同様に，垂直走査回路ブロックＶＳＲからの信号によって，第２行目～第\nｍ行目に接続された画素Ｓ２１～Ｓｍｎの信号が順次読み出され，全画素の読み出\nしが完了する装置。」\n(2)  本願発明と引用発明の対比及び相違点についての判断\nア  対比\n（一致点）\nバーコードを読み取る際に使用するための装置であって，該装置が，\n２次元イメージセンサアレイであって，前記２次元イメージセンサアレイは相補\n型金属酸化物半導体からなり，前記２次元イメージセンサアレイは行のピクセルを\n包含する，２次元イメージセンサアレイと，\n前記２次元イメージセンサアレイに光を焦点合わせする撮像レンズと，照明パ\nターンを投射するのに使用するための照明光源であって，前記照明光源が，発光ダ\nイオードからなる，照明光源と，\n露光期間中に同時に，前記２次元イメージセンサアレイの複数の行のピクセルを\n露光するように配置されたグローバル電子シャッター制御モジュールであって，２\n次元イメージセンサアレイにおける複数の行のピクセルの露光が同時に開始される\nように，グローバル電子シャッター制御モジュールが２次元イメージセンサアレイ\nを制御するように構成される，グローバル電子シャッター制御モジュールと\nを有し，\n該装置が，照明期間の間に，前記発光ダイオードを同時に駆動することができ，\n露光期間と照明期間との間の調整が少なくとも部分的に時間がオーバーラップする\n照明期間と露光期間とによって特徴づけられることを特徴とする装置。\n（相違点）\n本願発明が「サポートアセンブリであって，前記サポートアセンブリは前記撮像\nレンズをサポートするためのレンズホルダーを包含する，サポートアセンブリ」を\n有しているのに対して，引用発明は対応する構成を備えているのか定かでない点。\nイ  相違点についての判断\nバーコードを読み取る光学読取装置は，レンズを介してイメージセンサーにバー\nコードの画像を撮像するものであるから，光学読取装置においてレンズを保持する\n構成を備えていることは自明である。そして，バーコードを読み取る光学読取装置\nのレンズを保持する具体的構成として，甲２（⽶国特許出願公開第２００５／００\n０１０３５号明細書）に記載されているように，複数のレンズを保持するものとし\nて「レンズアセンブリ４０」を備え，レンズアセンブリ４０を包含するものとして\n「保持部８２と有する支持体８０」を備えることで，撮像レンズをサポートするた\nめのレンズホルダー及びレンズホルダーを包含するサポートアセンブリを備えこと\nは公知技術と認められる。\nそうすると，「バーコード読み取り装置」である引用発明においても，「レンズ部\n1」のレンズを保持するための構成は必要であることから，該保持するための構成と\nして甲２に記載の公知技術を採用して，相違点に係る構成を備えるようにすること\nは，当業者が適宜なし得る事項である。\nしたがって，本願発明は，引用発明及び甲２に記載された事項に基づいて当業者\nが容易に発明できたものであり，特許法２９条２項により特許を受けることができ\nない。\n第３  原告主張の審決取消事由\n１  取消事由１（引用発明の認定の誤り）\n(1) 本件審決は，引用発明は，「全ての画素Ｓ１１～Ｓｍｎにおいて，同時に，\nフォトダイオードＰＤのカソード側に光信号電荷が蓄積され，その後，蓄積された\n光信号電荷が，同時に増幅ＭＯＳトランジスタＭ３のゲートに転送され，その後，\n同時に光信号電荷の増幅ＭＯＳトランジスタＭ３への転送が終了し（ｔ２～ｔ５）」\nという構成を備えていると認定したが，以下の(2)～(4)のとおり，これは誤りであ\nる。\n(2) 甲１には，以下のとおり，全ての「画素Ｓ１１～Ｓｍｎ」において，同時に，\nフォトダイオードＰＤに光信号電荷が蓄積及び転送されること並びにリセットが解\n除されることは開示も示唆もされていないから，本件審決の引用発明の認定には誤\nりがある。\nア  甲１の段落【００２０】には，「図３の転送ＭＯＳトランジスタＴＸの\nゲートを一行目からｍ行目までの全ての画素について同時に選択する信号ＴＸａが，\n各行ごとに全ての画素を選択する信号の転送パルスＴＸ１～ＴＸｎ（原告注：ＴＸ\nｎはＴＸｍの誤記）とのＯＲ回路を通して各転送ＭＯＳトランジスタＴＸに接続さ\nれている。」ことが開示されており，また，【図３】には，行ごとの画素に対応し\nてＯＲ回路が設けられている。\n下記図に示すように，信号ＴＸａがローレベルであったとしても，信号ＴＸ１が\nローレベルで，信号ＴＸ２がハイレベルであった場合には，画素Ｓ１１～Ｓ１ｎに\nおけるトランジスタＴＸはオフとなりフォトダイオードＰＤに電荷が蓄積される一\n方で，画素Ｓ２１～Ｓ２ｎにおけるトランジスタＴＸはオンとなりフォトダイオー\nドＰＤに電荷は蓄積されない。\n甲１には，上記ＯＲ回路に入力される二つの入力信号について，「次に，φＴＸａ\nがローレベルになりフォトダイオードＰＤには光に応じた電荷の発生が可能になる\n（ｔ２）。」（段落【００２２】）と記載されているにすぎず，ｔ２の時点で，他方の\n入力信号である「ＴＸ１～ＴＸｍ」の信号の状態は一切記載も示唆もされていない\nから，甲１には，全ての「画素Ｓ１１～Ｓｍｎ」において，同時に，「電荷転送スイッ\nチＴＸ」がオフとなることが開示されているとはいえない。仮に，引用発明におい\nて，信号ＴＸａによって全ての「画素Ｓ１１～Ｓｍｎ」の選択が制御されるとする\nと，【図３】に記載された「φＴＸ１～ＴＸｍ」の信号が引用発明の動作に関係しな\nいこととなってしまう上，各行において，信号ＴＸａと信号ＴＸ１～ＴＸｍの二つ\nを入力とするＯＲ回路が敢えて図示されていることの技術的説明がつかない。また，\n段落【００２０】に「各行ごとに全ての画素を選択する信号の転送パルスＴＸ１～\nＴＸｍ」と明記されているＴＸ１～ＴＸｍの目的とも矛盾する。\nまた，甲１の段落【００２１】～【００２３】の記載は，第１行目の行に接続さ\nれた画素に対して行われる処理であるから，段落【００２２】の記載が示唆すると\nころは，第１行目の行の画素に対応するＯＲ回路の他方の入力信号である「ＴＸ１」\nがｔ２の時点においてローレベルになることのみで，第２行目以降の行の画素に対\n応するＯＲ回路の他方の入力信号である「ＴＸ２～ＴＸｍ」がローレベルになるこ\nとについては記載も示唆もない。同様に，甲１の段落【００２３】では，【図５】の\nｔ５の時点において，第１行目の行に接続された画素に対してフォトダイオードＰ\nＤの電荷転送が終了になること，すなわち，第１行目の行の画素に対応するＯＲ回\n路の他方の入力信号である「ＴＸ１」がローレベルになることが示唆されているに\nとどまり，第２行目以降の行の画素に対応するＯＲ回路の他方の入力信号である「Ｔ\nＸ２～ＴＸｍ」がローレベルになることは記載も示唆もされていない。\n本件審決は，ＯＲ回路の一方の入力信号である「φＴＸａがローレベルになる」\nという構成をもって，他方の入力信号である「ＴＸ１～ＴＸｍ」信号の状態につい\nていかなる開示があるかの検討を行うことなく，【図５】のｔ２の時点で，全ての「画\n素Ｓ１１～Ｓｍｎ」において，同時に，フォトダイオードＰＤに光信号電荷が蓄積\nされると認定しており，引用発明の認定に誤りがある。\nイ  甲１の段落【００２０】には，「一行目からｍ行目までの全ての画素のリ\nセットＭＯＳトランジスタＭ１のゲートを同時に選択する信号ＲＥＳａが，各行ご\nとに全ての画素をリセットするパルスＲＥＳ１～ＲＥＳｎ（原告注：ＲＥＳｎはＲ\nＥＳｍの誤記）とのＯＲ回路を通して各リセットＭＯＳトランジスタＭ１に接続さ\nれている。」ことが開示されており，また，【図３】には，行ごとの画素に対応して\nＯＲ回路が設けられている。\n前記アと同様，下記図に示すように，信号ＲＥＳａがローレベルでありかつ信号\nＲＥＳ１がローレベルであったとしても，他方で，信号ＲＥＳ２がハイレベルであっ\nた場合には，画素Ｓ１１～Ｓ１ｎにおけるトランジスタＭ１はオフとなりリセット\nが解除される一方で，画素Ｓ２１～Ｓ２ｎにおけるトランジスタＭ１はオンとなり\nリセットは解除されない。\n甲１の段落【００２２】には，上記ＯＲ回路に入力される二つの入力信号につい\nて，「リセットＭＯＳトランジスタＭ１のゲートへのパルスφＲＥＳａ，垂直信号線\nリセットＭＯＳトランジスタＭ８のゲートパルスφＶＲＥＳ，がローレベルとなり，\nＭ１（原告注：Ｍ１はＭ３の誤記）のゲートと垂直信号線のリセットが解除される\n（ｔ３）。」と記載され，【図５】のタイミング図においてｔ３の時点において φＲ\nＥＳ１がローレベルとなっていることが開示されているにすぎず，２行目以降の行\nに対応するＯＲ回路の他方の入力信号である「ＲＥＳ２～ＲＥＳｍ」の信号の状態\nは記載も示唆もされていない。甲１の段落【００２０】に「各行ごとに全ての画素\nをリセットするパルスＲＥＳ１～ＲＥＳｍ」と記載されているように，各行ごとに\nリセットするか否かを個別に制御するために用いられることが説明されている。\n本件審決は，ＯＲ回路の一方の入力信号である「ＲＥＳａ」が「ローレベルとな」\nるという構成をもって，２行目以降の行に対応するＯＲ回路の他方の入力信号であ\nる「ＲＥＳ２～ＲＥＳｍ」の信号の状態についていかなる開示があるかの検討を行\nうことなく，【図５】のｔ３の時点で，全ての「画素Ｓ１１～Ｓｍｎ」において，同\n時に，リセットＭＯＳトランジスタＭ１がオフとなって，リセットが解除されると\n認定したものであり，引用発明の認定に誤りがある。\nウ  甲１からは，ｔ２までの動作において，ＯＲ回路の一方の入力となるφ\nＲＥＳａ及びφＴＸａがハイレベルとなり，その時点において，全画素のリセット\nＭＯＳトランジスタＭ１及び転送ＭＯＳトランジスタＴＸがオン状態となって，こ\nれにより増幅ＭＯＳトランジスタＭ３のゲート及びフォトダイオードＰＤがそれぞ\nれ電圧ＶＲとなることは理解できる。\nしかし，φＲＥＳａ及びφＴＸａがｔ２の時点でハイレベルとなる以前において，\n全画素のトランジスタが一括してオフ状態でなければならないことについては甲１\nに記載も示唆もないから，ｔ２の時点以前において，全画素のトランジスタが一括\nしてオフ状態であること（すなわち，全てのＯＲ回路の出力がローレベルであるこ\nと）が，被告の主張するとおり自明であるとはいえない。\n(3) 甲１の記載事項に基づくと，以下のとおり，引用発明は，各行ごとに，異な\nるタイミングで，フォトダイオードＰＤに光信号電荷が蓄積される構成を備えてい\nると解される。\nア  甲１の段落【００１９】～【００２５】及び【図３】～【図５】による\nと，引用発明は，概ね，下記①～⑦の順番に行われる処理を備えている。\n①ＭＯＳトランジスタＭ３のゲートとフォトダイオードＰＤをリセットし，かつ，\n垂直信号線Ｖ１～Ｖｎをそれぞれリセットする（【図５】のｔ２まで。段落【００\n２１】）。\n②フォトダイオードＰＤへの電荷蓄積（【図５】のｔ２～ｔ４。段落【００２２】）\nを行う。この間，ＭＯＳトランジスタＭ３のゲート及び垂直信号線Ｖ１～Ｖｎをそ\nれぞれリセット解除する（【図５】のｔ３。段落【００２２】）。\n③フォトダイオードＰＤの電荷をＭＯＳトランジスタＭ３のゲートに転送し（【図\n５】のｔ４～ｔ５。段落【００２２】及び【００２３】），その後，垂直信号線Ｖ\n１～Ｖｎを介して光信号電圧を光信号保持容量ＣＴＳに読み出す（【図５】のｔ８\nまで。段落【００２３】）。\n④ＭＯＳトランジスタＭ３と垂直信号線Ｖ１～Ｖｎのそれぞれとをリセットし（【図\n５】のｔ９～ｔ１０。段落【００２３】），その後，ＭＯＳトランジスタＭ３のゲー\nト及び垂直信号線Ｖ１～Ｖｎをそれぞれリセット解除し（【図５】のｔ１０。段落\n【００２３】），その後，垂直信号線Ｖ１～Ｖｎを介してノイズ電圧をノイズ信号\n保持容量ＣＴＳに読み出す（【図５】のｔ１２まで。段落【００２３】）。\n⑤ノイズ信号保持容量ＣＴＳ及び光信号保持容量ＣＴＳに保持された電圧を差動回\n路ブロックに読み出し，光信号とノイズ信号の差に基づく出力を出力端子ＶＯＵＴ\nに出力する（【図５】のｔ１５まで。段落【００２３】）。\n⑥ノイズ信号保持容量ＣＴＳ及び光信号保持容量ＣＴＳをそれぞれリセットする\n（段落【００２４】）。\n⑦垂直走査回路ブロックＶＳＲからの信号によって，第２行目～第ｍ行目の行に接\n続された画素についての読み出しを順次行う（【段落００２５】）。\nイ  上記の処理⑥について，甲１に「以上で，第１行目に接続された画素セ\nルの読み出しが完了する。この後，第２行目の読み出しに先立って，ノイズ信号保\n持容量ＣＴＮおよび光信号保持容量ＣＴＳのリセットスイッチＭ９，Ｍ１０のゲー\nトへのφＣＴＲがハイレベルとなり，ＶＲＣＴにリセットされる。」（段落【００\n２４】）と記載されているとおり，処理⑥よりも前の処理①～⑤は，第１行目の行\nに接続された画素に対して行われる処理であり，また，処理⑥は，第２行目の行の\n読み出しに先立って行われる処理である。\n他方で，処理⑦における第２行目～第ｍ行目の各行に接続された画素については，\n甲１に「以下同様に，垂直走査回路ブロックＶＳＲからの信号によって，第２行目\n～第ｍ行目に接続された画素セルＣ２１～Ｃｍｎ（原告注：Ｃ２１～ＣｍｎはＳ２\n１～Ｓｍｎの誤記）の信号が順次読み出され，全画素セルの読み出しが完了する。」\n（段落【００２５】）と記載されているところ，第２行目～第ｍ行目の各行に接続\nされた画素の信号について，甲１において，画素の信号の「読み出し」の定義や記\n載がないこと及び甲１の段落【００２５】に第１行目の行に接続された画素につい\nての処理①～⑥の説明を受けて，「以下同様に」と記載されていることからすると，\n段落【００２５】の「以下同様に・・・順次読み出され，全画素セルの読み出しが\n完了する」とは，フォトダイオードＰＤへの電荷蓄積及びトランジスタＭ３への電\n荷転送を含む，画素を読み出すために行われる読み出し全体の処理，すなわち，処\n理①～⑥を繰り返すことを示すものといえる。\nウ  上記イの解釈は，甲１において開示された画素の読み出し動作とも整合\nする。\n(ｱ)  上記アの処理①～⑤のとおり，画素の光信号を垂直信号線Ｖ１～Ｖｎ\nを介して光信号保持容量ＣＴＳに読み出すためには，【図５】の最初からｔ２のと\nおり，パルスφＶＲＥＳをハイレベルにして，垂直信号線Ｖ１～Ｖｎをそれぞれリ\nセットし（処理①），【図５】のｔ３のとおり，パルスφＶＲＥＳをローレベルに\nして，それらのリセットを解除する（処理②）という一連の動作が必要である。そ\nして，第２行目の行に接続された画素の処理においても，上記第１行目の行と同様\nに，画素の光信号を垂直信号線Ｖ１～Ｖｎを介して光信号保持容量ＣＴＳに読み出\nすことが行われるから，第２行目の行に接続された画素の処理においても，垂直信\n号線Ｖ１～Ｖｎをそれぞれリセットし，それらのリセットを解除するという一連の\n動作が必要である。\n甲１の開示内容に接した当業者は，第２行目の行に接続された画素についての処\n理⑦は，第１行目の行に接続された画素についての処理①～⑥を終えた後，パルス\nφＶＲＥＳをハイレベルにして，垂直信号線Ｖ１～Ｖｎをそれぞれリセットし（【図\n５】の最初からｔ２まで），その後，パルスφＶＲＥＳをローレベルにして，垂直\n信号線Ｖ１～Ｖｎのリセットを解除するという（【図５】のｔ３），【図５】のタ\nイミングチャートの最初に戻って行われると理解するから，ここからしても引用発\n明は，各行ごとに，異なるタイミングで，フォトダイオードＰＤに光信号電荷が蓄\n積される構成を備えていると解されるべきである。\n(ｲ)  甲１の段落【００２５】には，「以下同様に，垂直走査回路ブロック\nＶＳＲからの信号によって，第２行目～第ｍ行目に接続された画素セルＣ２１～Ｃ\nｍｎ（原告注：Ｃ２１～ＣｍｎはＳ２１～Ｓｍｎの誤記）の信号が順次読み出され，\n全画素セルの読み出しが完了する。」と記載されている。ここで，「垂直走査回路\nブロックＶＳＲ」からの信号とは，【図３】に示すとおり，「ＳＥＬ１～ＳＥＬｍ」，\n「ＲＥＳ１～ＲＥＳｍ」及び「ＴＸ１～ＴＸｍ」を指すものである。そして，前記\nのとおり，段落【００２５】における「以下同様に・・・順次読み出され，全画素\nセルの読み出しが完了する」とは，フォトダイオードＰＤへの電荷蓄積及びトラン\nジスタＭ３への電荷転送を含む，画素を読み出すために行われる読み出し全体の処\n理を繰り返すことを示すにすぎないものであること，甲１には，各行において，信\n号ＴＸａと信号ＴＸ１～ＴＸｍの二つを入力とするＯＲ回路が敢えて図示されてお\nり，段落【００２０】において「各行ごとに全ての画素を選択する信号の転送パル\nスＴＸ１～ＴＸｍ」と明記されていることからすると，引用発明においては，第２\n行目～第ｍ行目の各行に接続された画素の読み出し処理において，「垂直走査回路\nブロックＶＳＲ」からの「ＴＸ１～ＴＸｍ」信号によって，各行ごとに，異なるタ\nイミングで，フォトダイオードＰＤに光信号電荷の蓄積を制御すると解される。\n(4)  ア  本願発明は，従来，ＣＭＯＳ（相補型金属酸化物半導体）ベースのイメー\nジリーダーは，伝統的に，各行ごとに，異なるタイミングで，露光及び読み出しを\n行う回転式シャッター（ローリングシャッター）を用いてきたところ（本願明細書\nの段落【０００５】），回転式シャッターでは，①各行のピクセルが露出される時\n間が異なることによって生じるイメージ歪及び②長い時間露光に曝されることによ\nるイメージぼやけが生じるという欠点があったことに鑑みて（段落【０００６】～\n【０００８】），そのような欠点を克服するために，「グローバル電子シャッター\n制御モジュール」について，「露光期間中に同時に，前記２次元イメージセンサア\nレイの複数の行のピクセルを露光するように配置されたグローバル電子シャッター\n制御モジュールであって，２次元イメージセンサアレイにおける複数の行のピクセ\nルの露光が同時に開始されるように，グローバル電子シャッター制御モジュールが\n２次元イメージセンサアレイを制御するように構成される，グローバル電子シャッ\nター制御モジュールと」という構成（以下，この構成のことを「特定事項Ｆ」とい\nう。）を採用したというものである。\nこれに対し，引用発明は，従来，ＣＣＤを用いたバーコード読み取り装置におい\nては，リセット動作に１画面分の走査時間を必要とし，これによりバーコードを読\nみ取るまでの立ち上がり時間が長時間かかっていた等の問題に鑑みて（甲１の段落\n【０００２】～【００１０】），イメージセンサをスリープ状態から画像取り込み\n可能な状態へとより高速に変換し，かつ，そのような変換を低消費電力で行うこと\nを発明の目的又は課題とするものであり（段落【００１１】及び【００２６】），\n本願発明のようにバーコードの取り込み及び復号を改善することを目的又は課題と\nするものではなく，甲１の従来の問題や発明の課題の記載を見ても，上記ＣＭＯＳ\nベースの各欠点については示唆されておらず，甲１において，全ての「画素Ｓ１１\n～Ｓｍｎ」において，同時に，フォトダイオードＰＤに光信号電荷が蓄積される「グ\nローバル電子シャッター」の構成を想起し得る記載又は示唆はない。\nイ  また，被告が引用発明認定の根拠とする甲１の段落【００２０】～【０\n０２５】の記載は，前記アのような引用発明の課題からして，バーコード読み取り\nの前段階である「センサの早期立ち上げ」という動作（従来の回転式シャッターを\n採用したＣＭＯＳセンサの立ち上げ動作を改善したもの）に関わる開示をしている\nものにすぎず，実際に画像のキャプチャを要する，バーコードを読み取る動作に関\nする何らかの機能を示唆するものではない。このことは，甲１の段落【００２６】\n～【００２９】で初めてバーコードを読み取るときの本露光時に行う動作（通常モー\nド）が説明されていることからも明らかである。\nウ  本件優先日において，ＣＭＯＳ２次元イメージセンサアレイを用いた\nバーコード読み取り装置には，通常，回転式シャッターが使用されていた（甲１８\n［特開２００３－２３３８０６号公報］，甲１９［特開２００３－３２５４１号公\n報］）上，甲１９は，段落【００４９】及び【００５０】において，ＣＣＤセンサ\nと対比して，従来のＣＭＯＳセンサは，回転式シャッターを使用する必要があるこ\nとを述べている。\n被告は，「露光後に一行毎の読み出しを順次行うことで全画素の読み出しとする」\nことが甲１に記載されていると主張するが，これは，甲１９の上記段落で説明され\nている問題を引き起こすものであるから，仮に引用発明が，被告が主張するとおり\nの動作を行うものであるとすると，甲１９に記載される技術常識に基づく回転式\nシャッターが必要となる。\n２  取消事由２（相違点の看過）\n本件審決は，前記１のとおり，引用発明が，「全ての画素Ｓ１１～Ｓｍｎにおいて，\n同時に，フォトダイオードＰＤのカソード側に光信号電荷が蓄積され，その後，蓄\n積された光信号電荷が，同時に増幅ＭＯＳトランジスタＭ３のゲートに転送され，\nその後，同時に光信号電荷の増幅ＭＯＳトランジスタＭ３への転送が終了し（ｔ２\n～ｔ５）」という構成を備えていることを前提として，本願発明と引用発明の一致点\nについて，「露光期間中に同時に，前記２次元イメージセンサアレイの複数の行のピ\nクセルを露光するように配置されたグローバル電子シャッター制御モジュールで\nあって，２次元イメージセンサアレイにおける複数の行のピクセルの露光が同時に\n開始されるように，グローバル電子シャッター制御モジュールが２次元イメージセ\nンサアレイを制御するように構成される，グローバル電子シャッター制御モジュー\nルと」（特定事項Ｆ）という構成が一致点であると誤って認定し，この構成に係る相\n違点を看過した。\nそして，この相違点は，引用発明及び甲２に記載された事項から当業者が容易に\n想到し得たものではない。\n３  本願発明の実施品の商業的成功\n本願発明の技術的特徴である「グローバル電子シャッターモジュール」を備えた\n実施品は，市場において販売されるや否や，急激にその売上げを伸ばし，原告のシェ\nア拡大に大きく貢献したものである（甲１７）。このような本願発明の実施品の商業\n的成功は，本願発明がこれまで解決されていなかった課題を解決するものとして市\n場に受け入れられたこと及び競合他社が本願発明と同様の設計思想に想到して具現\n化することが容易ではなかったことを示すものであり，進歩性の存在を肯定的に推\n認する間接事実として大いに参酌されるべきである。\n４  被告の主張に対する反論\n(1)  乙１（特表平１０－５０８１３３号公報），乙２（特開２００２－３６８\n２０１号公報），乙３（特開２００４－７７６３３号公報）に基づく主張について\nア  乙１～３に基づく周知例は，審決の理由においては挙げられておらず，\n審決の理由を構成するものではないから，本件訴訟の段階となって審決の理由の根\n拠として追加して主張することは許されるべきでなく，被告による乙１～３に基づ\nく周知例に関する主張は全て排斥されるべきである。\nイ  乙１～３の開示内容は，以下のとおりであるから，乙１～３の開示内容\nを踏まえても，引用発明が本願発明の特定事項Ｆに相当する構成を備えるとはいえ\nないし，本願発明が引用発明に基づいて容易に想到できるともいえない。\n(ｱ) 乙１は，１５頁１８行目～末行目及び【図３】～【図５】にあるとお\nり，１次元画像のみをキャプチャ対象とするもので，２次元イメージセンサアレイ\nに関するものではない。乙１には，２次元画像をキャプチャするための「２次元セ\nンサーアレイ」や「２次元イメージセンサアレイにおける複数の行のピクセルの露\n光が同時に開始されるように制御する」ことは記載も示唆もされておらず，グロー\nバル電子シャッターに相当する構成は開示されていない。乙１記載の装置は，個々\nの画素ごとに固有の選択信号によって画素を選択するもので（乙１の３頁６行目，\n７行目，１０頁２４行目～末行目，１２頁１３行目～１３頁８行目，２４頁末行目\n～２５頁１行目，２８頁１７行目，３０頁２１行目～２２行目，３１頁８行目～１\n４行目，【図１６】），「多方向パターン」と「非破壊読み取り」を容易にするた\nめに各画素に追加ハードウェアを設けるものである（乙１の３１頁８行目～１４行\n目）。\n(ｲ) 乙２には，グローバルシャッタ ーやグローバル電子シャッターモ\nジュールに関する記載は何ら含まれておらず，本願発明のようなグローバル電子\nシャッターを開示するものではない。また，乙２の装置は，転送ゲート電極１９の\n電位を三つの異なる電位レベルに設定する構成を採用することによって，「信号蓄\n積動作の開始，終了タイミングは全画素同時となるため，ゆがみのない画像を得る\nことができる」ものである（乙２の段落【００１２】，【００１５】～【００２２】）。\nまた，乙２は，本願発明のようなバーコードスキャンに関するものでもない。\n(ｳ) 乙３には，「固体撮像素子回路部３２」の回路構成やタイミングチャー\nトなどの具体的な記載が一切ないから，本願発明に係る「２次元イメージセンサア\nレイ」として記載された特定の構成は記載も示唆もされていない。また，乙３は，\n引用発明が属する技術である「バーコード読み取り技術」に関するものでもない。\n乙３の発明は，銀塩カメラと電子カメラを組み合わせた撮像装置という，極めて特\n殊な用途の技術分野において，従来，双方のカメラによって得られる画像のイメー\nジが一致しない場合があること等の問題点に鑑み，双方のカメラによって得られる\n画像の一致性を高めるとともに，このような撮像装置を安価に提供するということ\nを発明の課題としたもの（乙３の段落【０００１】～【００１０】）であり，その\nような極めて特殊な用途又は目的を達成するために，乙３では段落【００５５】及\nび【００５６】に記載された構成が採用されているにすぎない。乙３には，「露光\n後に一行毎の読み出しを順次行うことで全画素の読み出しとする」ことは何ら記載\nも示唆もされていない。\n(2)  消費電力及びバーコード読み取り時間について\n消費電力やバーコード読み取り時間は，ＬＥＤの強度や照射時間などその他の\n様々な要因によって決まるものであり，引用発明の目的又は課題が，消費電力の低\n下及びバーコードを読み取るまでの時間を短縮するというものであるからといって，\nそのことから直ちに，引用発明が，回転式シャッターであるか，グローバル電子\nシャッターであるかが特定できるものではない。\n甲１の段落【００２６】によると，引用発明は，「一括リセットのみで立ち上がり\n完了」としたことで，「低消費電力駆動」及び「バーコード読み取りまでのセンサの\n早期立ち上げ」を可能としたものである。そして，引用発明において，「一括リセッ\nトのみで立ち上がり完了」とするための構成は，「全ての画素の増幅ＭＯＳトランジ\nスタＭ３のゲートを同時にリセットするために，一行目からｍ行目までの全ての画\n素のリセットＭＯＳトランジスタＭ１のゲートを同時に選択する信号ＲＥＳａ」（段\n落【００２０】）であって，被告が主張するようなグローバル電子シャッターで動作\nすることではないから，消費電力やバーコード読み取り時間からグローバル電子\nシャッターで動作することが基礎付けられるものではない。\n第４  被告の主張\n１  引用発明について\n(1) 乙３の段落【００５５】，【００６６】には，ＣＭＯＳイメージセンサにお\nいて，全画素を電気的に一旦リセットし，全画素の同時露光を開始するとともに，\n全画素の同時露光を終了することが記載されているから，全画素リセットの後に全\n画素の同時露光とすることは，本件優先日前に周知であった。\nそして，甲１には，全画素を一括リセットすることに加え，露光後に一行毎の読\nみ出しを順次行うことで全画素の読み出しとすることが記載されているから，全画\n素リセットと順次読み出しとの間の露光を，全画素同時の露光として引用発明を認\n定することに何ら誤りはない。\n(2) 引用発明の動作\nア  全画素リセット\n(ｱ)  甲１の段落【００２１】によると，φＲＥＳａがハイレベル（橙）と\nなることにより，ＲＥＳａを一方の入力（【図３】）とし，かつＲＥＳ１～ＲＥＳ\nｍを他方の入力とする全てのＯＲ回路の出力がハイレベル（【図３】）となり，各\n画素を構成するリセットＭＯＳトランジスタＭ１（【図４】中央）がオン状態とな\nることが分かる。また，この動作により，【図４】のＭ１の電圧ＶＲにより「増幅\nＭＯＳトランジスタＭ３のゲート」が「電圧ＶＲ」になる（【図４】水色）ことか\nら，それ以前は，増幅ＭＯＳトランジスタＭ３（【図４】右下）のゲートの電圧は\nＶＲでないことが分かり，このためには，ＯＲ回路の一方の入力となるφＲＥＳａ\nがハイレベルとなる以前は，全てのＯＲ回路の出力をローレベルとし，各画素を構\n成するリセットＭＯＳトランジスタＭ１をオフ状態とする必要があり，ＯＲ回路の\n他方の入力となるＲＥＳ１～ＲＥＳｍ（【図３】）はローレベルであることが分か\nる。なお，甲１の【図５】の３行目には，φＲＥＳａがハイレベルとなる前後では，\n他方の入力であるＲＥＳ１をローレベルとすることが明示されている。\n(ｲ)  同様に，甲１の段落【００２１】によると，φＴＸａがハイレベル（黄）\nとなることにより，ＴＸａを一方の入力（【図３】左）とし，かつＴＸ１～ＴＸｍ\nを他方の入力とする全てのＯＲ回路の出力がハイレベル（【図３】左）となり，各\n画素を構成する転送ＭＯＳトランジスタＴＸ（【図４】左）がオン状態となること\nが分かる。また，この動作により，「フォトダイオードＰＤが電圧ＶＲ」になる（【図\n４】水色）ことから，それ以前は，フォトダイオードＰＤは電圧ＶＲでないことが\n分かり，このためには，ＯＲ回路の一方の入力となるφＴＸａがハイレベルとなる\n以前は，全てのＯＲ回路の出力をローレベルとし，各画素を構成する転送ＭＯＳト\nランジスタＴＸをオフ状態とする必要があり，ＯＲ回路の他方の入力となるＴＸ１\n～ＴＸｍ（【図３】）はローレベルであることが分かる。\nさらに，φＶＲＥＳがハイレベル（【図３】左下）となることにより，垂直信号\n線Ｖ１～Ｖｎ（【図３】）の下端部に接続された垂直信号線リセットＭＯＳトラン\nジスタＭ８（【図３】拡大図）がオン状態となり，垂直信号線Ｖ１～Ｖｎが，垂直\n信号線の下端部Ｍ８の電圧ＶＶＲにリセットされる。これらの動作により，各画素\nＳ１１～Ｓｍｎ及び垂直信号線Ｖ１～Ｖｎはリセットされる。\n【図３】拡大図\nイ  フォトダイオードＰＤのカソード側での光信号電荷の蓄積開始\n甲１の段落【００２２】の記載からすると，以下の動作が行われる。\n(ｱ) φＬＥＤをハイレベルとし，ＬＥＤが点灯する。\n(ｲ) φＴＸａ(ＴＸ（１）)がローレベルになることにより，転送ＭＯＳト\nランジスタＴＸ（【図４】左）がオフ状態となり，フォトダイオードＰＤのカソー\nド側に光信号電荷の蓄積を開始する。\n(ｳ) φＲＥＳａ(ＲＥＳ（１）)及びφＶＲＥＳ(ＶＲＥＳ)がローレベルと\nなり，リセットＭＯＳトランジスタＭ１（【図４】中央）及び垂直信号線リセット\nＭＯＳトランジスタＭ８（【図３】拡大図）のリセット状態を解除する。\nウ  蓄積された電荷の転送\n甲１の段落【００２２】及び【００２３】の記載からすると，以下の動作が行わ\nれる。\n(ｱ) φＴＸａがハイレベルになることにより，転送ＭＯＳトランジスタＴ\nＸ（【図４】左）がオン状態となり，フォトダイオードＰＤのカソードに蓄積され\nた光信号電荷が増幅ＭＯＳトランジスタＭ３（【図４】右下）のゲートに転送され\nる。そして，十分な時間を経てφＴＸａをローレベルとして，転送ＭＯＳトランジ\nスタＴＸ（【図４】左）をオフ状態とする。\n(ｲ) φＴＸａをローレベルとした後，φＬＥＤをオフ状態としＬＥＤを消\n灯する。\nエ  光信号電圧の読み出し\n甲１の段落【００２３】の記載からすると，以下の動作が行われる。\n(ｱ) φＳＥＬ１がハイレベルとなることにより，１行目の全ての画素Ｓ１\n１～Ｓ１ｎの選択ＭＯＳトランジスタＭ２（【図４】右上）がオン状態となり，増\n幅ＭＯＳトランジスタＭ３（【図４】右下）のゲートに転送された光信号電荷に応\nじた電圧が，増幅ＭＯＳトランジスタＭ３（【図４】右下）を通じて，対応する垂\n直信号線Ｖ１～Ｖｎに読み出される。\n(ｲ) φＴＳがハイレベル（【図３】左下）となることにより，垂直信号線\nＶ１～Ｖｎの下端部に接続された各光信号転送ＭＯＳトランジスタＭ５（【図３】）\nがオン状態となり，垂直信号線Ｖ１～Ｖｎに読み出された電圧が，光信号保持容量\nＣＴＳ（【図３】）に読み出される。\nオ  光信号電圧が読み出された画素のリセット\n甲１の段落【００２３】の記載からすると，以下の動作が行われる。\n(ｱ) φＲＥＳ1がハイレベルとなることにより，１行目の全ての画素Ｓ１１\n～Ｓ１ｎのリセットＭＯＳトランジスタＭ１（【図４】中央）がオン状態となり，\n１行目の全ての画素Ｓ１１～Ｓ１ｎの増幅ＭＯＳトランジスタＭ３（【図４】右下）\nのゲートがＶＲとなる。\n(ｲ) φＶＲＥＳがハイレベル（【図３】左下）となることにより，垂直信号\n線Ｖ１～Ｖｎに接続された垂直信号線リセットＭＯＳトランジスタＭ８（【図３】）\nがオン状態となり，垂直信号線Ｖ１～ＶｎがＶＶＲ（【図３】）にリセットされる。\nカ  ノイズ信号の読み出し\n甲１の段落【００２３】の記載からすると，以下の動作が行われる。\n(ｱ) φＲＥＳ１とφＶＲＥＳがローレベルとなることにより，１行目の全\nての画素Ｓ１１～Ｓ１ｎのリセットＭＯＳトランジスタＭ１（【図４】中央）及び\n垂直信号線Ｖ１～Ｖｎに接続された垂直信号線リセットＭＯＳトランジスタＭ８\n（【図３】）がオフ状態となり，リセット状態が解除される。\n(ｲ) φＳＥＬ１がハイレベルとなることにより，１行目の全ての画素Ｓ１\n１～Ｓ１ｎの選択ＭＯＳトランジスタＭ２（【図４】右上）がオン状態となり，増\n幅ＭＯＳトランジスタＭ３（【図４】右下）のゲートに電圧ＶＲがセットされた状\n態の電圧が，増幅ＭＯＳトランジスタＭ３（【図４】右下）を通じて，対応する垂\n直信号線Ｖ１～Ｖｎに読み出される。\n(ｳ) φＴＮ（【図３】左）がハイレベルとなることにより，垂直信号線Ｖ\n１～Ｖｎに接続された各ノイズ信号転送ＭＯＳトランジスタＭ４（【図３】）がオ\nン状態となり，垂直信号線Ｖ１～Ｖｎに読み出された電圧が，ノイズ信号保持容量\nＣＴＮ（【図３】）に読み出される。\nキ  光信号とノイズ信号との差の出力\n甲１の段落【００２３】の記載からすると，「水平走査回路ブロックＨＳＲから\nの信号Ｈ１～Ｈｎが順次ハイレベルとなり，各列に対応するノイズ保持容量ＣＴＮ\n及び光信号保持容量ＣＴＳに保持されていた電圧が順次差動回路ブロックに読み出\nされ，光信号とノイズ信号との差が差動回路ブロックから順次出力される。」とい\nう動作が行われる。\nク  ノイズ信号保持容量ＣＴＳ及び光信号保持容量ＣＴＳのリセット\n甲１の段落【００２４】の記載からすると，φＣＴＲがハイレベル（左端中央「Ｃ\nＴＲ」）となることにより，リセットスイッチＭ９，Ｍ１０をオン状態とし，各列\nのノイズ信号保持容量ＣＴＮ及び光信号保持容量ＣＴＳをＶＲＣＴにリセットする\nという動作が行われる。\nケ  第２行目～第ｍ行目に接続された画素セルＳ２１～Ｓｍｎの読み出し\n甲１の段落【００２５】の記載からすると，第２行目～第ｍ行目に接続された画\n素セルＳ２１～Ｓｍｎの信号の順次読み出しについて，前記エの光信号電圧の読み\n出し以降の動作のφＳＥＬ１及びφＲＥＳ１のそれぞれ対応する行の信号に読み替\nえて順次実行すればよいことは，当業者にとって自明である。\nコ  リセットについて\n甲１の【図５】を参照すると，前記カのノイズ信号の読み出しに係るｔ１１～ｔ\n１２の後のｔ１３においてφＶＲＥＳがハイレベルとなっているから，垂直信号線\nＶ１～Ｖｎに接続された垂直信号線リセットＭＯＳトランジスタＭ８がオン状態と\nなり，垂直信号線Ｖ１～ＶｎがＶＶＲにリセットされる。\nこのノイズ信号の読み出し後のリセットは，光信号電圧が読み出された後のリ\nセット及びリセットの解除（段落【００２３】）からも理解できるとおり，次の信\n号のためのものであるから，ノイズ信号の読み出しの後のリセットにおいても，垂\n直信号線Ｖ１～ＶｎがＶＶＲにリセットされた後，φＶＲＥＳをローレベルとして\nリセットを解除する必要があることは，当業者にとって自明である。\n２  取消事由１（引用発明の認定の誤り）について\n(1) 前記１のとおり，甲１に記載された発明は，本願発明の「２次元イメージセ\nンサアレイにおける複数の行のピクセルの露光が同時に開始される」に相当する動\n作を行っているから，本件審決の引用発明の認定に誤りはない。\nそして，上記の動作を行うためには，前記１(2)アのとおり，リセットＭＯＳトラ\nンジスタＭ１（橙）及び転送ＭＯＳトランジスタＴＸ（黄）のそれぞれのゲートに\n接続される「ＯＲ回路ＲＥＳ１～ｍ」及び「ＯＲ回路ＴＸ２～ｍ」の出力が，「Ｏ\nＲ回路ＲＥＳ１～ｍ」及び「ＯＲ回路ＴＸ２～ｍ」入力であるＲＥＳａ（橙）及び\nＴＸａ（黄）の状態の変化と同じになるために，リセットＭＯＳトランジスタＭ１\n（橙）及び転送ＭＯＳトランジスタＴＸ（黄）のそれぞれのゲートに接続される「Ｏ\nＲ回路ＲＥＳ１～ｍ」及び「ＯＲ回路ＴＸ２～ｍ」の他方の入力である「φＲＥＳ\n２～ｍ」及び「φＴＸ１～ｍ」の信号は，ローレベルのままとなることは，当業者\nにとって自明であり，引用発明の動作に関係しないレベル変化のない信号について，\n詳細に説明する必要がないから，甲１において特に明示されていないだけである。\n(2) 甲１の段落【００２０】の「図３の転送ＭＯＳトランジスタＴＸのゲートを\n１行目からｍ行目までの全ての画素について同時に選択する信号ＴＸａが，各行ご\nとに全ての画素を選択する信号の転送パルスＴＸ１～ＴＸｎとのＯＲ回路を通して\n各転送ＭＯＳトランジスタＴＸに接続されている。」の記載は，転送ＭＯＳトラン\nジスタＴＸのゲートにＯＲ回路を通して信号ＴＸａと信号ＴＸ１～ＴＸｎが接続さ\nれている甲１の【図３】に示されたセンサーの構成図を単に説明したものにすぎず，\nこの記載と引用発明の動作とは何ら矛盾することはない。\n(3) 甲１の段落【００２５】の「以下同様に，垂直走査回路ブロックＶＳＲから\nの信号によって，第２行目～第ｍ行目に接続された画素セルＣ２１～Ｃｍｎの信号\nが順次読み出され，全画素セルの読み出しが完了する。」の記載における「読み出\nされ」るの語に対応する記載は，「次に，選択ＭＯＳトランジスタＭ２のゲートパ\nルスφＳＥＬ１および，光信号転送ＭＯＳトランジスタＭ５のゲートパルスφＴＳ\nがハイレベルとなる（ｔ７）。これによって光信号電圧が光信号保持容量ＣＴＳに\n読み出される（ｔ７～ｔ８）。」（段落【００２３】）の「読み出される」である\nことは明らかであり，また，この「読み出される」を行うために必要な動作も段落\n【００２３】及び【００２４】に記載されている。\n(4) 甲１の段落【００４７】には，「以上述べてきた本実施形態の概念図を図１\n０にて述べる。これは図２の従来例と対比してある。読み取り動作は，プリ露光動\n作１０１１及び本露光動作１０１２からなる。プリ露光動作１０１１は，リセット\n１００１，蓄積１００２及び転送１００３を含む。本露光動作１０１２も，リセッ\nト，蓄積及び転送を含む。」と記載され，【図１０】の本露光では，【図５】のｔ\n２までで行われるリセット動作を行った後，フォトダイオードでの電荷蓄積を１回\n行い，その１回の電荷蓄積の後に，転送動作が行われており，このことからも被告\nの技術の理解は裏付けられる。\n(5) 甲１の段落【００２５】の「読み出され」るは，「光信号電圧が光信号保持\n容量ＣＴＳに読み出される（ｔ７～ｔ８）」の「読み出される」であるから，ｔ１\n３でハイレベルとなったφＶＲＥＳは，ｔ７に対応するタイミングの前にローレベ\nルとなればよいことは明らかであり，原告の「パルスφＶＲＥＳをローレベルにし\nて，垂直信号線Ｖ１～Ｖｎのリセットを解除するという（図５のｔ３），図５のタ\nイミングチャートの最初に戻って行われると理解する」との主張は，甲１の記載に\n基づいたものではなく，失当である。\n(6) 原告は，甲１において「グローバル電子シャッター」の構成を想起し得る記\n載又は示唆がないと主張するが，乙１～３の記載からすると，ＣＭＯＳイメージセ\nンサにおいて，２次元イメージセンサアレイにおける複数の行のピクセルの露光が\n同時に開始されるように制御する，いわゆるグローバル電子シャッターは，本件優\n先日前に周知技術となっていた。\nまた，乙２にあるように，ＣＭＯＳイメージセンサにおいて，２次元イメージセ\nンサアレイにおける複数の行のピクセルの露光が同時に開始されるように制御する\nことにより，「フォトダイオードの蓄積タイミングは全画素について同じとなるの\nで，高速で動く被写体を撮像してもゆがみのない像を得ることができる」ことは周\n知の事項であった。\nそして，乙１には，ＣＭＯＳイメージセンサをグローバル電子シャッターとして\n用いることに加え，【図２０】に示されるとおり「バーコードラベル６１１」の「光\n学読み取り器６００」であることについても記載されており，当該記載からみても，\n本件審決の引用発明の認定に誤りない。\n(7) 引用発明は，バーコードを読み取るまでに長時間要していたことを解決す\nる従来技術として，「リセット期間だけを高速のパルスで駆動し，立ち上がり時間\nを早くするアイデア」について「消費電力が増大するという問題」があるとして（甲\n１の段落【０００８】），それに対する解決手段を提供するものである。\n仮に，引用発明のＣＭＯＳイメージセンサが，原告の主張する回転式シャッター\nで動作するものであると，「装置全体でみた場合，最も電力消費が大きいのは照明\n用の光源(一般的にはＬＥＤが用いられる)」（段落【０００５】）であるところ，\nＬＥＤの発光を行の数分だけ行う必要があり，消費電力が増大してしまい，引用発\n明の目的又は課題と矛盾する。\nまた，引用発明が原告の主張のとおりに動作すると，引用発明は，【図５】の「ｔ\n２からｔ５の光電変換時間」（段落【００２３】）を，「ＣＭＯＳ型イメージセン\nサー」の行の数分だけとる必要があり，バーコードを読み取る時間が長くなるから，\nバーコードを読み取るまでの時間を短くするという，引用発明の目的又は課題と矛\n盾する。\n３  取消事由２（相違点の看過）について\n前記１，２のとおり，本件審決の引用発明の認定には誤りはないから，本願発明\nと引用発明との間の一致点及び相違点についての認定にも誤りはない。\n４  本願発明の実施品の商業的成功について\n一般に製品の売上げの増加及び高い市場シェアの維持は，その製品に対応する発\n明の技術的特徴以外にも，例えば製品の品質，寿命，サイズ，消費電力，コスト，\n営業努力，納期，市場規模の大小等々にも影響されるものである。\n本願発明の実施品が，原告の従来製品との比較で売上げが伸びたとしても，市場\n特有の事情によるとも考えられるし，比較対象が引用発明とは構造が異なる原告の\n従来製品であるから，そのことは引用発明に基づく容易想到性の判断に関係するも\nのではない。\n第５  当裁判所の判断\n１  本願発明について\n(1)  本願明細書（甲３の２）には，以下の記載がある。\n【背景技術】\n【０００３】\nハンドヘルドで，かつ固定してマウントされたバーコードおよび機械コードリー\nダー，等の多くの伝統的なイメージャーリーダーは，CCD（電荷転送素子）ベースの\nイメージセンサを用いている。CCD ベースのイメージセンサは，入射光エネルギー\nを電荷のパケットに変換する電気的に結合された光感受性フォトダイオードのアレ\nイを含む。動作において，電荷パケットは，以下の処理のために，CCD イメージセ\nンサの外にシフトされる。\n【０００４】\nいくつかのイメージリーダーは，CMOS ベースのイメージセンサを代替的な撮像技術\nとして用いる。CCD では，CMOS ベースのイメージセンサは，入射光エネルギーを電\n荷に変換する光感受性フォトダイオードのアレイを含む。しかしながら，CCD と異\nなり，CMOS ベースのイメージセンサは，２次元アレイ内の各ピクセルが，直接アド\nレスされることを許す。これの１つの利点は，フルフレームのサブ領域を，独立に\nアクセスすることができることである。CMOS ベースのイメージセンサのもう１つの\n利点は，一般に，それらは，ピクセル当たりのより低いコストを持つことである。\nこれは主に，CMOS イメージセンサが，マイクロプロセッサ等の共通集積回路を製造\nする高体積ウェハ製造施設内で，標準 CMOS プロセスにより作られることによる。よ\nり低いコストに加えて，共通製造プロセスは，CMOS ピクセルアレイを，クロックド\nライバ，デジタルロジック，A/D コンバータ等の他の標準的な電子デバイスととも\nに単一回路上に集積できることを意味する。これは，次に，空間的要件を低減し，\n電力の使用を低下させるさらなる利点を有する。\n【０００５】\nCMOS ベースのイメージリーダーは，伝統的にピクセルをセンサアレイ内に露出させ\nるために，回転式シャッターを使ってきた。回転するシャッターアーキテクチャに\nおいては，行ピクセルが活性化され，順に読み出される。１ピクセルのための露光\nあるいは積分時間は，ピクセルがリセットされるのと，その値が読み出されるのと\nの間の時間である。この概念は，図２Ａに表される。図２Ａにおいて，行「ａ」か\nら「ｎ」の各行のための露光は，バー４ａ…４n（一般に，４）で表現される。各バー\nの水平の伸び８は，特定の行のための露光期間に対応することが意図される。各バー\n４の水平配置位置は，各行のピクセルが露出されるシフト時間期間を示唆するもの\nである。図２Ａに見られるように，順次の行の露光期間は，重なり合う。これは図\n２Ｂに示される回転シャッターアーキテクチャのためのタイミング図に関してより\n詳細に示される。該タイミング図の，第２の１２ライン，および第３の１６ライン\nは，それぞれ，行ａのためのリセットタイミング信号，および読み出しタイミング\n信号を表している。第４の２０ライン，および第５の２４ラインは，それぞれ，行\nｂのための，リセットタイミング信号，および読み出しタイミング信号を表してい\nる。両図２Ａおよび２Ｂにおいて示されるように，行ｂのための露光は，行ａにつ\nいて値が読み出される前に開始される。隣接する行ピクセルのための露光時間は，\n代表的に，数百行のピクセルを，１フレームのデータの捕獲の間に露出し，読み出\nさなければならないため，実質的にオーバーラップする。第１のライン２８上の照\n明タイミングにより示されるように，そのオーバーラップする露出期間を持つ回転\nシャッターアーキテクチャは，照明がすべての行に対して与えられるよう，照明源\nが１フレームのデータを獲得するのに必要とされる実質的にすべての時間の間中\n残っていることを要求する。\n【０００６】\n動作において，回転するシャッターアーキテクチャは，少なくとも２つの不利を受\nける；イメージ歪と，イメージぼやけ，である。イメージ歪は，各行のピクセルが\n露出される時間が異なることによる結果物である。イメージ歪の効果は，速く動く\n物体が見られるように記録されるとき，最も顕著である。その効果は，バスのイメー\nジピクセル５０が，視野のフィールドを右から左へ通過するのを回転するシャッ\nターで撮ったイメージを表す図３に示されるイメージにおいて証明される。上端行\nのバスイメージピクセル５４は，底の行のピクセル５８より早くにとられ，かつバ\nスは左に進んでいるので，底の行のバスイメージピクセル５８は，上端行のバスイ\nメージピクセル５４に対し，左に変位される。\n【０００７】\nイメージぼやけは，イメージリーダーでの回転するシャッターアーキテクチャにお\nいて代表的に要求される長い露出時間の結果物である。上記したように，回転する\nシャッターアーキテクチャにおいては，照明源は，１フレームのデータを獲得する\nのに必要とされる実質的にすべての時間の間，残っていなければならない。バッテ\nリー，および／または照明源の限界により，１全フレームのデータの獲得の間に与\nえられる光は，短い露出時間では通常充分ではない。短い露出時間なしでは，ぼや\nけを起こす効果が顕著となる。ぼやけを起こす効果の共通の例は，例えば，ハンド\nヘルドイメージリーダーの手ぶれによるイメージセンサの変位を含む。\n【０００８】\nイメージ歪およびイメージぼやけを含む，現在の CMOS イメージリーダーの欠点を\n克服するイメージリーダーが必要とされる。\n【発明を実施するための形態】\n【００２２】\n本発明は，目標の鋭い歪んでいない像を獲得するためのイメージリーダー，および\n対応する方法を特徴づける。１つの実施形態において，該イメージリーダーは，す\nべて互いに電気的に通信する，２次元 CMOS ベースイメージセンサアレイ，タイミン\nグモジュール，照明モジュール，および制御モジュールよりなる。該照明モジュー\nルは，反射された光が，該イメージセンサアレイにより集められて処理されるよう\nに，１次元，または２次元バーコードのようなシンボロジーのような目標上に，光\nを照射する。その間に目標が照明される時間は，照明期間といわれる。イメージセ\nンサアレイによるイメージの捕獲は，１つの実施形態においては，アレイ内のすべ\nての，または実質的すべてのピクセルを同時に露出させることのできるタイミング\nモジュールにより駆動される。センサアレイでのピクセルの同時の露出は，イメー\nジリーダーをしてひずみのない像を獲得することを可能とする。ピクセルが集合的\nに活性化されて，入射光を電荷に光変換する時間は，センサアレイのための露出期\n間を定義する。該露出期間の終わりに，集められた電荷は，データが読み出される\nまで，シールドされたストレージ領域に転送される。１つの実施形態において，露\n出期間，および照明期間は，制御モジュールの制御の下にある。１つのそのような\n実施形態において，該制御モジュールは，少なくとも露出期間の一部を，照明期間\n内に起こらせる。照明期間，あるいは低い雰囲気照明の環境における露出期間，あ\nるいは高い雰囲気照明の環境における露出期間を十分に短くすることにより，本発\n明のイメージリーダーは，実質的にかすみのない像を，獲得することが可能である。\n【００５９】\n・・・該プロセス３００は，目標を照明光１６２で照らすよう，照明源を活性化す\nる（ステップ３０４）ことを含む。１つの実施形態において，照明源の活性化は照\n明制御タイミングパルス３５０に応答して起こる。活性化された照明源による目標\nの照明は，照明制御タイミングパルス３５０の期間の間起こる。１つの実施形態に\nおいて，照明源は，光源１６０であり，照明制御タイミングパルス３５０は，照明\nモジュール１０４内の照明制御モジュール１６４によって生成される。プロセス３\n００はまた，グローバル電子シャッターを作動させて，イメージセンサアレイにお\nける複数の行の複数のピクセルを，（ステップ３１２で）同時に露出させ，入射する\n放射を電気エネルギーに変換することを含む。複数のピクセルの同時の起動は，露\n出制御タイミングパルス３５４に応答して起こる。１つの実施形態において，複数\nのピクセルの同時の起動は，露出制御タイミングパルス３５４のスタート位置３６\n０に応答して起こる。さらなる実施形態において，露出制御タイミングパルス３５\n４は，センサアレイ制御モジュール１８６のグローバル電子シャッター制御モ\nジュール１９０（図５Ｂ）によって生成される。\n【００６９】\n・・・リセットゲート（RG)をもつリセットトランジスタ，転送ゲート（TG），信号\nトランジスタ（SIG），行選択ゲートをもつ行選択トランジスタ（RSEL），光検出器（Ｐ\nＤ），および浮遊拡散（FD）。グローバルシャッターの動作は，図１１に示される実\n施形態，およびここで図１２として再生されるタイミング図に関して，米国特許 No.\n６，５５２，３２３のカラム３，２５－４５行に記述されている。その開示は，読\nみ出しが，センサの各ピクセルにおける，集められた信号電荷の光検出器３０ａ，\n３０ｂから浮遊拡散１０ａ，１０ｂへの転送が同時になされることにより始まるこ\nとを示している。次に，行選択１（１５）は，オンされ，浮遊拡散１ （１０ａ）の\n信号レベルは，SS1 にパルスを与えることにより，列回路２０ａによりサンプルさ\nれ，保持される。行選択１（１ ５）は，そののちオフされ，行選択２ （２５）が\nオンされ，浮遊拡散２（１０ｂ）の信号レベルは，SS2 にパルスを与えることによ\nり，カラム回路２０ｂによりサンプルされ，保持される。読み出しされている行に\nおける浮遊拡散１０ａ，１０ｂは，そののち，RG にパルスを与えることにより，リ\nセットされる。次の行選択２ （２５）はオフされ，行選択１（１５）はオンされ，\n浮遊拡散１（１０ａ）のリセットレベルは，SRl にパルスを与えることにより，列\n回路２０ａによりサンプルされ，保持される。行選択１（１５）は，そののちオフ\nされ，行選択２（２５）は，オンされ，浮遊拡散２（１０ｂ）のリセットレベルは，\nSR2 にパルスを与えることにより，サンプルされ，保持される。列回路２０ａ，２\n０ｂによりサンプルされ，保持された信号の読み出しは，そののち，イメージセン\nサの次の行において始まるサンプルピクセル読み出しに先立ってなされる。\n(2)  本願発明の概要\nア  技術分野・背景技術\n本願発明は，ＣＭＯＳベースのイメージセンサを撮像技術として用いる，ハンド\nヘルドで，かつ固定してマウントされたバーコードおよび機械コードリーダー等の\nイメージリーダーに関するものである（段落【０００３】，【０００４】）。\nイ  課題\n回転式シャッターを使う伝統的なＣＭＯＳベースのイメージリーダーは，各行の\nピクセルが露出される時間が異なることによる「イメージ歪」及び照明源によって\n与えられる光が充分でないことから要求される長い露出時間における手ぶれ等によ\nる「イメージぼやけ」が生じるという課題があった（段落【０００５】～【０００\n７】）。\nウ  課題を解決するための手段\n本願発明は，「露光期間中に同時に，前記２次元イメージセンサアレイの複数の行\nのピクセルを露光するように配置されたグローバル電子シャッター制御モジュール\nであって，２次元イメージセンサアレイにおける複数の行のピクセルの露光が同時\nに開始されるように，グローバル電子シャッター制御モジュールが２次元イメージ\nセンサアレイを制御するように構成される，グローバル電子シャッター制御モ\nジュール」を有することにより前記課題を解決するものである（【請求項１】）。\nエ  効果\n回転式シャッターに代えてグローバル電子シャッター制御を行うことによって，\n複数の行でタイミングが異なっていた露光が同時に開始されることにより「イメー\nジ歪」が起こらなくなり，また，照明期間，あるいは低い雰囲気照明の環境におけ\nる露出期間，あるいは高い雰囲気照明の環境における露出期間を十分に短くするこ\nとにより，実質的にかすみのない像を獲得することが可能となる（段落【００２２】）。\n２  取消事由１（引用発明の認定の誤り）について\n(1) 甲１には，以下の記載がある。\n【０００１】\n【発明の属する技術分野】本発明は，バーコード読み取り技術に関し，特にイメー\nジセンサによるバーコード読み取り技術に関するものである。\n【０００５】このように，携帯端末に一体化されたバーコード読み取り装置では，\n一般的に２次電池をバッテリーとするため，連続動作時間延長のためにも，各部の\n消費電力は極力抑えなければならず，それはセンサーにとっても例外ではない。ま\nた，装置全体でみた場合，最も電力消費が大きいのは照明用の光源(一般的には LED\nが用いられる)であり，この光源の電力を削減することは最も有効な手段の１つで\nもある。\n【０００６】\n【発明が解決しようとする課題】そのような背景を鑑みて，世の中のバーコード読\nみ取り装置を調べたところ，CCD を用いて読み取りを行っているものの多くが図２\nに示したようなタイミング概念図で駆動している。まず読み取りのトリガーが ON さ\nれるまで，センサ駆動はスリープ状態にあり，電源を始めクロック（CLK）やセンサー\n駆動に必要なパルスは入力されていない。この状態で，トリガーが与えられると，\nまずセンサは装置の電源オフ時にフォトダイオードに貯まっていた不必要な電荷を\n捨て，同時に垂直転送路の不必要な電荷を排除するためのリセット動作を行う。\n【０００７】次にリセットが終了した段階で，任意の露光時間でフォトダイオード\nの電荷蓄積を行う。この電荷蓄積の終了した段階で，垂直，水平転送路に電荷を運\nびセンサ外部に伝えていた。\n【０００８】しかし，このリセット動作には１画面分の電荷をリセットする必要が\nあるため，時間としては１画面分の走査時間を必要する。そのためトリガースイッ\nチが押されてからバーコードを読み取るまでの立ち上がり時間が長時間かかってい\nた。この問題を解決するために特開平 08-044812 では，リセット期間だけを高速の\nパルスで駆動し，立ち上がり時間を早くするアイデアが出されている。しかしこの\nアイデアは消費電力が増大するという問題が残っている。\n【０００９】また，バーコード読み取り装置は図２のように，３フレーム分動作さ\nせ，１回目は上記説明によるリセット動作，２回目はプリ露光，３回目に本露光と\n同時に，２回目のプリ露光で決定されたゲインをかけ出力している。\n【００１０】この一連の動作の中で，露光時間は一定であり，本露光はゲイン調整\nだけで行っているため，光量が十分取れない状況下では，２値化が十分行えないこ\nとも考えうる。\n【００１１】本発明は，静止画撮像可能なバーコード読み取り装置において，確実\nに，且つ高速にバーコード読み取りを行い，低消費電力でセンサを駆動することを\n目的とする。\n【００１２】\n【課題を解決するための手段】本発明の一観点によれば，イメージ画像及びバーコー\nドが読み取り可能なバーコード読み取り装置であって，光電変換により２次元画像\nを生成するためのイメージセンサと，バーコードを読み取る際，前記イメージセン\nサのプリ露光動作において水平及び垂直方向の両方で間引いた画素の信号だけを読\nみ出し，該プリ露光動作にて読み出した信号に応じて本露光動作を行って全ての画\n素の信号を読み出す制御手段とを有することを特徴とするバーコード読み取り装置\nが提供される。\n【００１４】プリ露光動作において間引いた画素信号を読み出すことにより，読み\n出し時間を短くすることができる。また，プリ露光動作にて読み出した画素信号に\n応じて本露光動作を行って画素信号を読み出すことにより，読み取りエラーを防止\nすることができる。\n【００１５】\n【発明の実施の形態】図 1 は，本発明の実施形態によるバーコード読み取り装置の\nブロック構成図である。\n【００１６】図 1 において，1 は一般的な被写体像や，白黒のパターンで記載され\nたバーコードの被写体像をセンサー面に結像するためのレンズ部である。2 から 5\nはバーコードを照明するための赤色発光ダイオード（LED）で，イメージセンサー1\nの周囲に撮影対象物を十分な光量で均一に照らすために，高輝度型のものを上，下，\n右，左，各４個ずつ合計１６個配置してある。6 は撮像素子部であり，光電変換に\nより２次元画像を生成するための CMOS 型のイメージセンサーを用いる。7 はイメー\nジセンサー6 に駆動クロックを供給するタイミング信号発生器（TG）で，システム\n制御部 8 で演算された露光時間の情報を受け，それに従ってイメージセンサー6 の\n露光時間を可変する。10 は，イメージセンサー6 の画像出力信号を増幅する増幅度\n可変の増幅器(AGC)で，システム制御部 8 で演算された増幅度の情報を受け，それに\n従って増幅度を可変する。増幅器 10 で増幅された画像信号は 11 の A／D 変換器で\n量子化されて，12 の信号処理部（回路）に入る。ここでは，バーコード信号の２値\n化，解読などを行うと共に画像信号の平均値を演算し，そのしきい値をシステム制\n御部 8 に送る。システム制御部 8 は LED 駆動部 9 を通して LED のオン，オフを制御\nし，また信号処理部 12 からのしきい値により，タイミング信号発生部に送る光電変\n換時間の情報と増幅器に送る増幅度情報を決定する。また露光時間の初期設定や，\nシステム制御部 8 の初期設定は ROM18 に格納されている。次に 13 は信号処理のた\nめの画像メモリである。またこれらの解読が終わった状態でその情報を外部のパー\nソナルコンピュータ（パソコン）14 に伝えたり，またモニター15 に表示したり，解\n読終了や解読ミスを伝えるためのブザー16 に伝える。また記録媒体 17 を用意し，\n今までの解読した情報を蓄えることも可能である。\n【００１７】図 3 は本実施形態における CMOS 型のイメージセンサーのブロック図\nで，センサはｍ行×ｎ列の画素 S11～Smn から成るが，ｍ行×ｎ列に限定されるもの\nではない。\n【００１８】図 4 は画素の詳細図で，この図で光信号電荷を発生するフォトダイオー\nド PD はアノード側が接地されている。フォトダイオード PD のカソード側は，電荷\n転送スイッチ TX を介して，増幅 MOS トランジスタ M3 のゲートに接続されている。\nまた，上記増幅 MOS トランジスタ M3 のゲートには，これをリセットするためのリ\nセット MOS トランジスタ M1 のソースが接続され，リセット MOS トランジスタ M1 の\nドレインは，リセット電圧 VR に接続されている。さらに，上記増幅 MOS トランジス\nタ M3 のドレインは，動作電圧 VDD を供給するための行選択 MOS トランジスタ M2 に\n接続されている。\n【００１９】次に，本実施形態の固体撮像装置の駆動方法を図３，図４と，図５の\nタイミング図で説明する。\n【００２０】図３の転送 MOS トランジスタ TX のゲートを一行目からｍ行目までの\n全ての画素について同時に選択する信号 TXa が，各行ごとに全ての画素を選択する\n信号の転送パルス TX1～TXn(判決注：「TXm」の誤記と認める。)との OR 回路を通し\nて各転送 MOS トランジスタ TX に接続されている。また，全ての画素の増幅 MOS ト\nランジスタ M3 のゲートを同時にリセットするために，一行目からｍ行目までの全\nての画素のリセット MOS トランジスタ M1 のゲートを同時に選択する信号 RESa が，\n各行ごとに全ての画素をリセットするパルス RES1～RESn（判決注：「RESm」の誤記\nと認める。）との OR 回路を通して各リセット MOS トランジスタ M1 に接続されてい\nる。\n【００２１】このイメージセンサにおいて，まずリセット MOS トランジスタ M1 の\nゲートへのパルス φRESa，転送 MOS トランジスタ TX のゲートパルス φTXa および，\n垂直信号線リセット MOS トランジスタ M8 のゲートへのパルス φVRES がハイレベル\nとなる。これによって，増幅 MOS トランジスタ M3 のゲートとフォトダイオード PD\nが電圧 VR に，垂直信号線 V1～Vn が電圧 VVR にリセットされる（図 5 の t2 まで）。\n【００２２】次に，φTXa がローレベルになりフォトダイオード PD には光に応じた\n電荷の発生が可能になる（t2）。LED を点灯するモードでは t2 に先行して，制御信\n号 φLED がハイレベルになり LED を点灯する(t1)。続いて，リセット MOS トランジ\nスタ M1 のゲートへのパルス φRESa，垂直信号線リセット MOS トランジスタ M8 の\nゲートパルス φVRES，がローレベルとなり，M1 のゲート（判決注：「M3 のゲート」\nの誤記と認める。）と垂直信号線のリセットが解除される（t3）。時刻 t3 から所定の\n時間後，φTXa を再度ハイレベルにしてフォトダイオード PD の電荷を増幅 MOS トラ\nンジスタ M3 のゲートに転送する（t4）。\n【００２３】転送に十分な時間を経て，φTXa を再度ローレベルにしてフォトダイ\nオード PD の電荷転送を終了する（t5）。このとき，t2 から t5 の間が光電変換時間\nとなる。LED を点灯するモードでは，転送終了後に LED を消灯する（t6）。次に，選\n択 MOS トランジスタ M2 のゲートパルス φSEL1 および，光信号転送 MOS トランジス\nタ M5 のゲートパルス φTS がハイレベルとなる（t7）。これによって光信号電圧が光\n信号保持容量 CTS に読み出される（t7～t8）。容量 CTS に読み出した後，リセット\nMOS トランジスタ M1 のゲートへのパルスφRES1，垂直信号線リセット MOS トランジ\nスタ M8 のゲートパルス φVRES がハイレベルとなり，M1 のゲート（判決注：「M3 の\nゲート」の誤記と認める。）と垂直信号線がリセットされる（t9）。続いて φRES1 と\nφVRES がローレベルとなり（t10），M1 のゲート（判決注：「M3 のゲート」の誤記と\n認める。）と垂直信号線のリセットが解除された後，選択 MOS トランジスタ M2 のゲー\nトパルス φSEL1 および，ノイズ信号転送 MOS トランジスタ M4 のゲートパルス φTN\nがハイレベルとなる（t11）。これによってノイズ電圧が光信号保持容量 CTN（判決\n注:「ノイズ信号保持容量 CTN」の誤記と認める。）に読み出される（t11～t12）。こ\nの後，水平走査回路ブロック HSR からの信号 H1～Hn によって，各列の水平転送ス\nイッチ M6，M7 のゲートが順次ハイレベルとなり（t14～t15），ノイズ保持容量 CTN\n（判決注:「ノイズ信号保持容量 CTN」の誤記と認める。）と光信号保持容量 CTS に\n保持されていた電圧が順次差動回路ブロックに読み出される。差動回路ブロックで\nは，光信号とノイズ信号との差がとられ，出力端子 VOUT に順次出力される。\n【００２４】以上で，第１行目に接続された画素セルの読み出しが完了する。この\n後，第２行目の読み出しに先立って，ノイズ信号保持容量 CTN および光信号保持容\n量 CTS のリセットスイッチ M9，M10 のゲートへの φCTR がハイレベルとなり，VRCT\nにリセットされる。\n【００２５】以下同様に，垂直走査回路ブロック VSR からの信号によって，第２行\n目～第ｍ行目に接続された画素セル C21～Cmn（判決注:「S21～Smn」の誤記と認め\nる。）の信号が順次読み出され，全画素セルの読み出しが完了する。\n【００２６】以上の動作説明から，このような CMOS イメージセンサは，センサのス\nリープ状態から復帰する時に，一画面分の走査を必要とせず，一括リセットのみで\n立ち上がり完了となり，高速なパルスを必要とすることなく，低消費電力駆動が可\n能となり，なおかつバーコード読み取りまでのセンサの早期立ち上げを可能とする。\n【００２７】次に本実施形態の間引きモードについて説明する。図 6 は図 3 で述べ\nたセンサ回路図のうちの間引きモードを行うための水平走査回路ブロック HSR の回\n路構成図であり，図 7 は間引きモードを説明するためのタイミング図である。\n【００２８】なお，構成としては垂直走査回路ブロック VSR も同じであるのでここ\nでは水平走査回路ブロック HSR のみで説明していく。\n【００２９】ここで述べる通常モードは，バーコードを読み取る時の本露光時に行\nう動作である。ここで図解してはいないが，通常モードのおける HSR の動作につい\nて説明する。このとき φHMODE は常にローレベル（LOW）である。これにより，フ\nリップフロップ FF2 や FF5 の入力についている AND 回路がスルー状態になる。また，\nそれ以外の AND 回路は常に不通状態となる。このような状態で，まず HSR のスター\nトパルスとして φPHST が入力される。その後，φPH に同期してそのスタートパル\nスが遅延しながら走査されていく。それと同時に出力として H1～Hn が出力されて\nいく。次に図 7 のタイミングと共に間引きモードについて述べていく。\n【００３０】この間引きモードはプリ露光期間中に行う動作である。まず t1 で\nφHMODE をハイレベル（High）にする。その状態で φPHST によりスタートパルスを\nフリップフロップ FF1 に入力し(t2)，φPHST が High の時に φPH を入力し(t3)，そ\nの情報を遅延させて次のフリップフロップに伝播させていく。その後，t4 で φPH\nが入力されると FF1 からの出力と同時に H1 に出力され，それとともに FF2 の入力\nにある AND 回路に入力される。しかしここで φHMODE が High なっていると，2 入力\nAND 回路の片側の入力が LOW になっているため，もう片方の入力に何が入力されて\nも LOW が入力される。次の φPH で FF2 が駆動しても H2 からは LOW，つまり 0 しか\n出力されない。また，これと同時に，FF2 の上に配置してある AND 回路にも FF1 の\n出力が伝えられる。このとき φHMODE が High の時にだけこの AND 回路は FF1 から\nの出力をスルーするようになっている。これにより，FF１の出力は FF2 を超えて FF3\nに伝播していく。このため t5 で FF3 からの出力と同時に φH3 の出力となる。この\n出力と同時に FF4,FF5 を飛び越えて，FF6 に伝播していく。ｔ6 で φPH にパルスが\n入力されると FF6 から出力と同時に φH6 の出力となる。ここでは便宜上，FF6 まで\nしか記載してないが，このまま FFn まで伝播していき，最終的には φHn までの出力\nとなる。この時飛ばしたいフリップフロップは上記で述べた方法で行うことが可能\nである。\n【００３１】最後に t7 で φHMODE を LOW にし，t8 で φHRSTa を入力し，フリップ\nフロップのリセットを一括で行う。以上が HSR で間引きモードを行う一連の動作で\nある。\n【００３２】なお，ここではフリップフロップでスタートパルスを遅延させながら\n伝播させていく回路を述べたが，これだけに止まらず，例えば，スイッチング回路\nで情報を伝播させても良いし，またカウンターで構成し，その値で H1～Hn を出力す\nるような回路を構成しても良い。\n【００３３】このような間引き回路により，例えば図 9 に示すように，全画素領域\n901 において黒点の位置の読み取り画素 902 のみ読み取ることによって行う。これ\nは中央の被写体の割合が大きくなるようなところを細かく読み出し，それ以外のと\nころは水平，垂直方向で読み取り間隔を広げて読み取る。以上のことにより，プリ\n露光期間中は間引きモードで画素を読み出し，読み出し転送時間を短くする。これ\nにより本露光までの時間を短くすることが可能となり，バーコード読み取りのため\nのトリガースイッチが押された後，短時間で読み取ることが出きる。\n【００３４】図 8 は，本実施形態のバーコード読み取り装置の動作を説明するため\nのフローチャートである。\n【００３５】まず，バーコード読み取りのためにトリガースイッチが ON される\n（S801）。その直後に上記で述べたようにセンサの画素部で一括リセットされる\n（S802）。また装置そのものにはバーコード読み取りか，静止画読み取りのための撮\n像モードかの 2 種類の設定があり，その条件判断により各モードに切り替わる\n（S803）。\n【００３６】まずここで，撮像モードである場合，照明用の LED がオフ（OFF）にな\nる（S805）。これはある特定の色である LED を照明光として用いると，被写体の色と\nして，ある特定の色だけ強調され，また別の特定の色は感度が得られなくなるから\nである。またバーコード読み取りモードの時は照明用の LED をオン（ON）する（S804）。\n【００３７】その後，プリ露光となる間引きデータを読み込む（S806）。このときバー\nコード読み取りモードでは，この LED が ON されている照明時間を，本露光で用いる\n照明時間よりも短くしても構わない。その後，これらのデータを図 1 の A/D 変換器\n11 でディジタル変換し，処理回路１２で積分し平滑化することで平均値を算出する\n（S807）。この平均値が，予め設定された基準値よりも大きいか，小さいかでその後\nの本露光における処理を変える。またその基準値からどのくらい離れているかでそ\nれぞれの設定量を変えていく。\n【００３８】まず，この平均値が基準値よりも小さい場合について述べる。この状\n況は被写体が暗い場合である。このようなときにまずセンサの電子シャッターの\nシャッター時間などにより露光時間を長くするために，露光時間を算出する（S809）。\nそれと共にバーコード読み取りモードのときには LED の点灯時間も長くする（S810）。\nまたこの時間を算出するには先で述べた平均値が，基準値よりどのくらい離れてい\nるかで変化させる。撮像モードのときは既に LED は OFF されているので LED の点灯\n時間に関しては省略する。またこの露光時間はバーコード読み取り装置を手で持つ\n際の手ぶれに影響するため，露光時間の最大値として 1/120 秒ぐらいを予め図 1 に\n述べた ROM18 に書き込んでおく。次のステップ S811 でこの露光時間の最大値を基\n準判断とし条件分岐する。\n【００３９】ここで，露光時間算出結果が最大値を超えてなければ，算出された露\n光時間の設定で全データを読み込む（S821）。最大値を超えそうならば次のステップ\nに進み，省電力モードかどうかを判断する（S812）。これはユーザーが予め設定する\nことが可能である。この省電力モードの場合，次のステップ S814 でどのくらいゲイ\nンを与えればよいか計算し，その所望の値で全データ読み取り動作に入る（S821）。\nこのとき露光時間と与えるゲインの兼ね合いで最適なものを選ぶように調整される。\nまた撮像モードのときは無条件に YES が選択されるように処理する。\n【００４０】次に省電力モードでない場合，照明用 LED の発光強度を強くする（S813）。\nここではどのくらい強度を強めたらよいかを計算する。例えば電圧を上げるなどし\nて発光強度を強めるわけだが，このとき用いる LED の特性や，装置全体のシステム\n電圧などにより一意的に最大値が決まる。この最大値を図 1 の ROM18 に予め書き込\nみ，この値を超えるようならば次のステップでアナログゲインを調整する（S814）。\nこのように露光時間と，発光強度，ゲイン量の兼ね合いで最適なものを選ぶように\n調整され，その設定で本露光のために全データを読み取る（S821）。最大値を超えな\nい場合にはゲインは変化させずに露光時間，発光強度だけで調整し全データを読み\n込む。\n【００４１】次に先に述べた，間引きデータの平均値を算出した後の基準値よりも\n大きい場合，つまり被写体が明るい場合について述べる。\n【００４２】ここではまずセンサの電子シャッターなどを用いた露光時間を短くす\nるために，露光時間を算出する（S815）。それと共にバーコード読み取りモードのと\nきには LED の点灯時間も短くする（S816）。またこの時間を算出するには先で述べた\n平均値が，基準値よりどのくらい離れているかで変化させている。撮像モードのと\nきは既に LED は OFF されているので LED の点灯時間に関しては省略する。またこの\n露光時間はセンサの感度や，LED の明るさに応じて，露光時間の最小値は変化する。\nこの最小値を予め図 1 に述べた ROM18 に書き込んでおく。次のステップ S817 でこ\nの露光時間の最小値を基準判断とし条件分岐する。\n【００４３】ここで，露光時間算出結果が最小値を超えてなければ，その算出され\nた露光時間の設定で全データを読み込む（S821）。計算結果が最小値を超えそうなら\nば次のステップに進み，省電力モードかどうかを判断する（S818）。この省電力モー\nドでない場合，次のステップ S820 でどのくらいゲインを与えればよいか計算し，そ\nの算出された値で全データ読み取り動作に入る（S821）。このとき露光時間と与える\nゲインの兼ね合いで最適なものを選ぶように調整される。また撮像モードのときは\n無条件に NO が選択されるように処理する。\n【００４４】次に省電力モードの場合，照明用 LED の発光強度を弱くする（S819）。\nここではどのくらい弱めたらよいかを計算する。例えば電圧を下げるなどして発光\n強度を弱めるわけだが，最終的には LED の OFF が最小値となる。この状態でもまだ\n調整が必要であるなら，次のステップ S820 でアナログゲインを調整する。このよう\nに露光時間と，発光強度，ゲイン量の兼ね合いで最適なものを選ぶように調整され，\nその設定で本露光のために全データを読み取る（S821）。LED が OFF でない場合には\nゲインは変化させずに露光時間，発光強度だけで調整し全データを読み込む。\n【００４５】以上のような動作で本露光である全データを読み取り，図 1 の A/D 変\n換器 11 でディジタルに変換された後に処理回路１２で 2 値化，デコード処理を行\nいバーコードの解読を行う（S822）。これにより解読 OK ならば（S823），そのデコー\nド結果を出力し（S825），エラーの場合，エラーであることをユーザーに伝えるため\nに例えば図 1 のブザー16 にエラー音を出力する（S824）。\n【００４６】このフローチャートでは記載してないが，撮像モードの場合，全デー\nタを読み取った後に，A/D 変換器 11 でディジタル変換した後に，処理回路 12 で，\nエッジ強調や，モニターの特性に合わせたガンマ特性を掛けるなどする。なお，撮\n影モード時には，ステップ S810，S816，S821～S824 が省略される。\n【図１】\n【図３】\n【図４】\n【図５】\n【図８】\n(2)  引用発明の認定\nア  各画素における光信号電荷の蓄積及び蓄積された光信号電荷の増幅ＭＯ\nＳトランジスタＭ３のゲートへの転送について\n前記(1)で認定した甲１の段落【００２１】～【００２３】及び【図５】には，「転\n送ＭＯＳトランジスタＴＸ」が，段落【００２１】に「まず」と記載された時点か\nらｔ２まで及びｔ４からｔ５までの各期間に，「各行ごとに全ての画素を選択する\n信号の転送パルスＴＸ１～ＴＸｍ」ではなく，「転送ＭＯＳトランジスタＴＸのゲー\nトを一行目からｍ行目までの全ての画素について同時に選択する信号ＴＸａ」に\nよって制御されることが記載されている。\nまた，甲１の段落【００２１】，【００２２】，【００２６】及び【図５】には，段\n落【００２１】に「まず」と記載された時点からｔ３までの期間に，「増幅ＭＯＳト\nランジスタＭ３のゲートを同時にリセットするためリセットＭＯＳトランジスタＭ\n１」が，「各行ごとに全ての画素をリセットするパルスＲＥＳ１～ＲＥＳｍ」ではな\nく，「一行目からｍ行目までの全ての画素のリセットＭＯＳトランジスタＭ１のゲー\nトを同時に選択する信号ＲＥＳａ」によって制御されることが記載されている。\n従来の回転式シャッターでは，各行ごとに露光がされるから，リセットについて\nも各行ごとにされればよいところ，甲１の段落【００２６】で「一括リセット」と\n記載されているように，甲１がＴＸａ及びＲＥＳａで一括してリセット動作をして\nいることは，引用発明が従来の回転式シャッターではなく，全画素同時露光，すな\nわち，本願発明にいうグローバル電子シャッターと同じ構成を備えていることを推\n認させる。\n以上からすると，上記のようにＴＸａ及びＲＥＳａによって制御される，①ｔ２\nの時点で開始されるフォトダイオードＰＤのリセットを解除してフォトダイオード\nＰＤのカソード側に光信号電荷を蓄積する動作，②ｔ４の時点で開始される蓄積さ\nれた光信号電荷を増幅ＭＯＳトランジスタＭ３のゲートへ転送する動作，③ｔ５の\n時点で上記転送を終了する動作は，各行ごとの画素について行われるものではなく，\n１行目からｍ行目までの全ての画素について同時に行われるものであると認めるの\nが相当である。\nイ  画素セルの読み出しについて\n甲１の段落【００２３】には，「これによって光信号電圧が光信号保持容量ＣＴＳ\nに読み出される（ｔ７～ｔ８）」，「これによってノイズ電圧がノイズ信号保持容量Ｃ\nＴＮに読み出される（ｔ１１～ｔ１２）」，「差動回路ブロックでは，光信号とノイズ\n信号との差がとられ，出力端子ＶＯＵＴに順次出力される。」などとして，ｔ７から\nｔ１５までの時間に垂直走査回路ブロックＶＳＲからの信号の制御により１行目に\n接続された画素セルからの光信号が光信号保持容量ＣＴＳに，ノイズ信号がノイズ\n信号保持容量ＣＴＮにそれぞれ読み出された後，差動回路ブロックが両信号の差を\nとり，出力端子ＶＯＵＴに出力する動作が記載されており，それを受けて，段落【０\n０２４】では「以上で，第１行目に接続された画素セルの読み出しが完了する。」と\n記載され，さらに同段落の直後にある段落【００２５】には「以下同様に，垂直走\n査回路ブロックＶＳＲからの信号によって，第２行目～第ｍ行目に接続された画素\nセルＳ２１～Ｓｍｎの信号が順次読み出され，全画素セルの読み出しが完了する。」\nと記載されている。\n上記のような各段落の記載内容からすると，前記アのとおりｔ５までの時点で全\n画素セルにおいて同時的に蓄積され，増幅ＭＯＳトランジスタＭ３のゲートへ転送\nされた光信号が各行ごとに画素セルから読み出されるとともに，各行ごとに画素セ\nルからノイズ信号も読み出され，最終的にその差が出力端子ＶＯＵＴに出力される\nことを意味しているものと認められる。\nウ  なお，前記ア，イの認定を前提とすると，段落【００２２】に記載され\nたｔ３時点のφＶＲＥＳによる垂直信号線Ｖ１～Ｖｎのリセット解除は１行目の画\n素セルから光信号を読み出す際の動作として記載されたものであると認められ，２\n行目以降の画素セルからの光信号の読み出しに関し，垂直信号線Ｖ１～Ｖｎのリ\nセットの解除がどの段階で行われるのかは，甲１の各段落や【図５】のタイミング\n図には明示されていないこととなる。\nしかし，φＶＲＥＳがハイレベルのままだと光信号の読み出しができず，遅くと\nも２行目以降の画素セルから光信号を読み出す直前までのタイミングにφＶＲＥＳ\nをローレベルにしてリセット解除する必要があることは当業者には自明であり，そ\nのために甲１に２行目以降の画素セルから光信号を読み出す際にφＶＲＥＳをロー\nレベルにするタイミングが明示的に記載されなかったものと推認できるから，垂直\n信号線Ｖ１～Ｖｎのリセット解除について，ｔ３以外に甲１に明示的な記載がない\nからといって，前記ア，イの認定は左右されないというべきである。\nまた，前記ア，イの引用発明の認定を前提とすると，引用発明では，ＴＸ１～Ｔ\nＸｍが何ら用いられていないことになり，甲１の段落【００２０】に「各行ごとに\n全ての画素を選択する信号の転送パルスＴＸ１～ＴＸｍ」としてＴＸ１～ＴＸｍに\nついての説明があり，【図３】でＴＸａとＴＸ１～ＴＸｍによるＯＲ回路が図示され\nていることの技術的意義は必ずしも明らかではないといえるが，これまで検討して\nきたところに照らすと，そのことのみで，前記ア，イの認定は左右されるものでは\nない。\nエ  小括\n以上からすると，本件審決が認定したとおり，引用発明は，「全ての画素Ｓ１１～\nＳｍｎにおいて，同時に，フォトダイオードＰＤのカソード側に光信号電荷が蓄積\nされ，その後，蓄積された光信号電荷が，同時に増幅ＭＯＳトランジスタＭ３のゲー\nトに転送され，その後，同時に光信号電荷の増幅ＭＯＳトランジスタＭ３への転送\nが終了し（ｔ２～ｔ５）」という構成を備えているものと認められ，本件審決の引用\n発明の認定に誤りはない。\n(3)  原告の主張について\n原告は，①ｔ２時点，ｔ５時点におけるＴＸ２～ＴＸｍの信号の状態について甲\n１に開示がないことからすると，上記各時点で，共にＯＲ回路の入力となるＴＸａ\nによる制御がされているからといって，全ての「画素Ｓ１１～Ｓｍｎ」で同時露光\nがされているとはいえない，②ｔ３時点におけるＲＥＳ２～ＲＥＳｍの信号の状態\nについて甲１に開示がないことからすると，ｔ３時点で，共にＯＲ回路の入力とな\nるＲＥＳａによる制御がされているからといって，全ての「画素Ｓ１１～Ｓｍｎ」\nにおいてリセットが解除されるとは認められず，全画素で同時露光がされていると\nはいえない，③φＲＥＳａ及びφＴＸａがハイレベルとなる以前において，全画素\nのトランジスタが一括してオフ状態でなければならないことについて，甲１には記\n載も示唆もない，④画素セルからの光信号の読み出しに先立って行われる垂直信号\n線Ｖ１～Ｖｎのリセットの解除について，甲１にはｔ３時点でφＶＲＥＳをローレ\nベルにする動作しか明示されていないことや甲１の段落【００２５】に垂直走査回\n路ブロックＶＳＲからの信号によって２行目～ｍ行目の画素セルか信号を読み出す\nことが記載されていることから，引用発明では，２行目以降の画素セルについて，\n【図５】のタイミング図の最初に戻って順次処理がされることが裏付けられる，⑤\n引用発明の課題は，グローバル電子シャッターとは無関係であるし，本件で問題に\nなっている甲１の段落【００２０】～【００２５】の記載は，センサの立ち上げモー\nドについて記載したものであり，バーコードを読み取る動作に関する何らかの機能\nを示唆するものではない，⑥本件審決が認定する引用発明の構成は甲１８，１９か\nら認められる技術常識に反すると主張する。\nア  上記①～③について\nｔ２時点，ｔ５時点におけるＴＸ２～ＴＸｍの信号の状態について甲１に開示が\nなく，上記各時点で，ＴＸａによる制御がされており，また，ｔ３時点におけるＲ\nＥＳ２～ＲＥＳｍの信号の状態について甲１に開示がなく，ｔ３時点で，ＲＥＳａ\nによる制御がされていることから，前記(2)アのとおり，全画素セルで同時露光がさ\nれていると認められる。\n仮に，原告が主張するとおり，引用発明において，各行ごとに，画素セルの露光\nが行われるとすると，上記の各時点における制御は，ＴＸａ及びＲＥＳａではなく，\nＴＸ１～ＴＸｍ及びＲＥＳ１～ＲＥＳｍによってされるのが合理的であるところ，\n甲１には，そのような記載はない。\nまた，仮に原告が主張するとおり，ｔ２及びｔ５の時点でＴＸａがローレベルに\nなる一方で，ＴＸ２～ＴＸｍがハイレベルになっている（なお，ｔ２以前からハイ\nレベルとなっている場合も含む。）と，２行目以降の画素セル内で電荷の蓄積が開始\nされないし，電荷転送も終了しないことになるが，電力消費という観点からは無駄\nであり，そのような不合理な動作が引用発明において行われるとは考え難い。\n同様に，ｔ３の時点でＲＥＳａがローレベルになる一方で，ＲＥＳ２～ＲＥＳｍ\nがハイレベルになっている（なお，ｔ２以前からハイレベルの場合を含む。）と，２\n行目からｍ行目に接続された画素セル中の増幅トランジスタＭ３のゲートのリセッ\nトは解除されないが，これも露光を行わない画素についてリセットＭＯＳトランジ\nスタを駆動することになり，電力消費の点で無駄があるという点では上記と同様で\nあり，やはりそのような不合理な動作が引用発明において行われるとは考え難い。\nイ  上記④について\n上記④のうち，画素セルからの光信号の読み出しに先立って行われる垂直信号線\nＶ１～Ｖｎのリセットの解除について，甲１にはｔ３時点でφＶＲＥＳをローレベ\nルにする動作しか明示されていないことについては，前記(2)ウのとおりである。\nまた，垂直走査回路ブロックＶＳＲからの信号によって２行目以降の画素セルか\nらの信号が読み出されるとの甲１の段落【００２５】の記載についても，前記(2)イ\nで検討したとおり，垂直走査回路ブロックＶＳＲからの信号ＳＥＬ１～ＳＥＬｍ及\nびＲＥＳ１～ＲＥＳｍによる制御によって画像セルからの信号の読み出しがされる\nことを指すものと解されるのであり，原告の主張を裏付けるものとはいえない。\nウ  上記⑤について\n(ｱ)  甲１の段落【００２０】～【００２５】の記載について，原告は，\nセンサ立ち上げモードに関連する記載であり，バーコード読み取り動作に関する何\nらかの機能を示唆するものではないと主張する。\nしかし，①甲１の段落【００１９】に「次に，本実施形態の固体撮像装置の駆動\n方法を図３，図４と，図５のタイミング図で説明する。」とあり，それに続けて段落\n【００２０】～【００２５】が記載されていること，②引用発明のバーコードを読\nみ取る時の本露光時に行う動作である「通常モード」と，プリ露光期間中に行う動\n作である「間引きモード」について説明した段落【００２７】～【００３３】では，\n段落【００２０】～【００２５】で説明されているような露光動作の詳細は記載さ\nれず，「通常モード」が，φＨＭＯＤＥを常にローレベルにすることにより水平走査\nブロックＨＳＲから，信号 φＨ１～φＨｎ全てを順次出力するのに対して，「間引\nきモード」が，φＨＭＯＤＥをハイレベルにすることにより水平走査ブロックＨＳ\nＲから間引かれた信号 φＨ１，φＨ３，φＨ６を順次出力すること及び垂直走査回\n路ブロックＶＳＲも上記ＨＳＲと同じ構成であることについてのみ記載されている\nことからすると，段落【００２０】～【００２５】は，「通常モード」及び「間引き\nモード」の双方の動作モードにおける引用発明の基本的な駆動方法を説明したもの\nであると解される。甲１の段落【００２６】の記載は，バーコード読み取り装置に\n従来用いられていた，リセット動作に１画面分の走査時間を必要とするＣＣＤイ\nメージセンサーに代えて，引用発明が段落【００２０】～【００２５】に記載され\nた「転送ＭＯＳトランジスタＴＸのゲートを一行目からｍ行目までの全ての画素に\nついて同時に選択する信号ＴＸａ」及び「一行目からｍ行目までの全ての画素のリ\nセットＭＯＳトランジスタＭ１のゲートを同時に選択する信号ＲＥＳａ」により制\n御可能なＣＭＯＳ型のイメージセンサーを用いることにより，立上げ時に全画素で\n同時にリセットがかかるために早期に立上げ動作の完了が可能となることを説明し\nているもので，段落【００２０】～【００２５】がセンサ立ち上げ動作のみを基礎\n付けるものではないというべきである。\n（ｲ） 引用発明の課題について，甲１には，「静止画撮像可能なバーコード\n読み取り装置において，確実に，且つ高速にバーコード読み取りを行い，低消費電\n力でセンサを駆動する」（段落【００１１】）との課題やその課題を解決するため\nの手段として，プリ露光動作において間引いた画素信号を読み出し，プリ露光動作\nにて読み出した画素信号に応じて本露光動作を行って画素信号を読み出すこと（段\n落【００１４】，【００３４】～【００４６】，【図８】）は記載されているもの\nの，回転式シャッターに起因するイメージゆがみ等についての課題は記載されてい\nない。\nしかし，これまで検討してきたとおり，甲１の段落【００１９】～【００２６】\n及び【図３】～【図５】には，転送ＭＯＳトランジスタＴＸのゲートを一行目から\nｍ行目までの全ての画素について同時に選択する信号ＴＸａ及び一行目からｍ行目\nまでの全ての画素のリセットＭＯＳトランジスタＭ１のゲートを同時に選択する信\n号ＲＥＳａによって光電変換時間（ｔ２からｔ５の間）が制御され，露光が全ての\n画素「Ｓ１１～Ｓｍｎ」で同時に開始されかつ同時に終了するという，グローバル\n電子シャッターと相違しない動作が記載されている。そうすると，これらの記載は，\nグローバル電子シャッターと無関係とはいえず，前記(2)のとおり引用発明を認定\nすることができるというべきである。\nエ  上記⑥について\n原告は，本件発明において，ＣＭＯＳ２次元イメージセンサ―アレイを用いたバー\nコード読み取り装置には，通常，回転式シャッターが使用されており，ＣＭＯＳ２\n次元イメージセンサ―アレイに回転式シャッターを使用しないと問題を引き起こす\nと認識されていたと主張するので，以下判断する。\n(ｱ) 前記１の本願発明の概要（甲３の２）及び証拠（甲１９，乙２）並び\nに弁論の全趣旨によると，初期のＣＭＯＳイメージセンサアレイは，甲１９の【図\n４】，乙２の【図４】，【図５】のように，遮光された電荷保持領域を有さず，露\n光によってフォトダイオードで蓄積し，転送した電荷を保持することができなかっ\nたため，順次各行ごとに画素データを読み出す際に，露光（蓄積）時間が各行ごと\nに一定になるように，読み出しタイミングに先行して各行ごとに露光（蓄積）が開\n始されるという，いわゆる回転式シャッター（ローリングシャッター）方式が行わ\nれていたが，回転式シャッターの場合，各行ごとに電荷の蓄積開始と終了のタイミ\nングがずれるために高速度で動く被写体のイメージがゆがんでとらえられるなどの\n課題があったことが認められる。\n(ｲ)ａ  乙２には，次のような記載がある。\n【０００２】\n【従来の技術】従来，固体撮像装置としてはそのＳＮ比の良さからＣＣＤが多く使\nわれてきた。一方，消費電力の少なさや使い勝手の良さを長所とするいわゆる増幅\n型固体撮像装置の開発も行われてきた。増幅型固体撮像装置とは，フォトダイオー\nドに蓄積された信号電荷を画素に備わったトランジスタの制御電極に導き，信号電\n荷量に応じた出力を前記トランジスタの主電極から増幅して出力するものである。\n特にトランジスタとしてＭＯＳトランジスタを使ったいわゆるＣＭＯＳセンサはＣ\nＭＯＳプロセスとのマッチングが良く，駆動回路，信号処理回路をオンチップ化で\nきることから，開発に力が注がれている。\n【０００３】図４はＣＭＯＳセンサ画素の典型的な例を示す回路図である。１は単\n位画素，２は入射光によって発生した信号電荷を蓄積するためのフォトダイオード，\n３は信号電荷量に応じた増幅信号出力を出す増幅手段としての増幅用ＭＯＳトラン\nジスタ，４は信号電荷を受けＭＯＳトランジスタ３のゲート電極に接続するフロー\nティングディフュージョン部，５はフォトダイオード２に蓄積した信号電荷をフ\nローティングディフュージョン部４に転送するための転送手段としてのＭＯＳトラ\nンジスタ，６はフローティングディフュージョン部４をリセットするためのＭＯＳ\nトランジスタ，７は出力画素を選択するためのＭＯＳトランジスタである。\n【０００９】\n【発明が解決しようとする課題】しかしながら上記従来例においては，読み出しの\nための行を順次選択する。画素のフォトダイオードの蓄積開始，終了のタイミング\nは信号電荷転送時で決まるため，行毎にフォトダイオードの蓄積開始，終了のタイ\nミングがずれることになる。二次元固体撮像装置においては，１画面すなわち１\nフィールドの信号は全行の画素信号によって形成されるので，行毎の蓄積タイミン\nグがずれると，高速度で動く被写体の形状がゆがんでとらえられるという問題が\nあった。\n【００１０】そこで本発明は，信号蓄積動作の開始，終了タイミングを全画素同時\nに可能とすることにより，動く被写体でもゆがみのない画像を得ることができる固\n体撮像装置を提供することを目的とする。\n【００２０】（３）電荷保持領域２１における信号電荷の保持，という動作に移る。\nこの動作においては転送ゲート電極１９の電位はＶＨよりも低いＶＭに設定され，\nその時のポテンシャルが図１（ｂ）に示されている。この時，領域１７と領域２１\nとを隔てる転送ゲート下のチャネル電位は領域１７の電位よりも低く，しかし電荷\n保持領域２１の電位は領域２２の電位よりも高くなるようにＶＭの値が決められる。\n電荷保持領域２１における信号電荷は，その両端に存在するポテンシャル障壁に\nよって孤立し，また遮光層２３のために，光励起によって発生する電子が領域２１\nに入り込むこともおさえられているため，信号電荷の保持動作ができる。\n【００２２】上記の構成，動作を持つ画素によって二次元センサが形成されるなら\nば，「フォトダイオードに蓄積された信号電荷を電荷保持領域２１に転送する」と\nいう動作は全画素同時に行うことができ，したがって信号蓄積動作の開始，終了タ\nイミングは全画素同時となるため，ゆがみのない画像を得ることができる。また，\n図１からわかるように，フローティングディフュージョン領域１８は転送ゲート１\n９と接していないので，フローティングディフュージョン部４の全寄生容量は，従\n来構成のように転送ゲートとの容量を含まない。その分従来よりもフローティング\nディフュージョン部の全寄生容量が小さくでき，電荷変換係数が大きくしたがって\n感度が高くなるという効果がある。\n【図１】\nｂ  以上の記載によると，乙２には，読み取り対象をバーコードに限定\nしない２次元ＣＭＯＳイメージセンサアレイを用いた画像読み取り装置において，\n回転式シャッター方式によって高速度で動く被写体がゆがむという課題に対して，\n遮光した保持手段に電荷を保持することにより信号蓄積動作の開始，終了タイミン\nグを全画素同時として当該課題を解消するという，本願発明にいうグローバル電子\nシャッターに相当する構成が記載されていることが認められる。\n(ｳ)a  乙３には，以下の記載がある。\n【００５５】\n固体撮像素子回路部３２は，第２の制御手段７の一部として機能するもので，例え\nば，ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉ\nｃｏｎｄｕｃｔｏｒ）やＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）\nによって構成されている。なお，固体撮像素子回路部３２は，ＣＭＯＳならグロー\nバルシャッタ方式，ＣＣＤならプログレッシブ方式を採用している。\n【００５６】\nここで，グローバルシャッタ方式およびプログレッシブ方式とは，固体撮像素子の\n全画素を電気的に一旦リセットし，全画素の同時露出を開始するとともに，全画素\nの同時露出を終了することができる，いわゆる，電子シャッタ方式である。\nｂ  以上の記載によると，乙３には，固体撮像素子回路部３２をＣＭＯ\nＳイメージセンサとした場合に，信号蓄積動作の開始，終了タイミングを全画素同\n時とするグローバルシャッタ方式を採用することが記載されていることが認められ\nる。\n(ｴ) 以上の(ｱ)～(ｳ)からすると，本件優先日当時，ＣＭＯＳイメージセン\nサにおいて，回転式シャッターを採用した場合に，各行の画素セルが露光されるタ\nイミングが異なり，高速で動く被写体について画像がゆがむなど課題があったとこ\nろ，遮光した電荷保持領域を有することにより，全画素で同時に露光を開始して終\n了するという本願発明のグローバル電子シャッターに相当する構成を採用すること\nによって同課題を解決できることは公知になっていたと認められる。したがって，\n当業者は，本件優先日当時，ＣＭＯＳイメージセンサには回転式シャッターを採用\nしなければならないと認識することはなかったから，原告の上記主張は理由がない。\n(ｵ)  なお，原告は，乙２，３は，審決の理由に挙げられていないから，こ\nれを本件訴訟において追加して主張することは許されないと主張するが，上記のと\nおり，乙２，３を，本件優先日当時の技術常識を認定するために用いることは，審\n決取消訴訟の審理範囲を超えるものではないというべきである。\nまた，原告は，①乙２，３は本願発明のようなバーコードスキャンに関するもの\nではない，②乙２，３には，グローバル電子シャッターに関する記載は含まれてい\nない，③乙３に記載された発明は特殊な装置に関するものである，④乙３に「露光\n後に一行毎の読み出しを順次行うことで全画素の読み出しとする」ことは記載も示\n唆もされていないと主張するが，上記のとおり，乙２，３には，グローバル電子シャッ\nターに相当する技術思想が記載されているのであって，乙２，３がバーコードスキャ\nンに関するものではないことや乙３が特殊な装置であること，乙３に「露光後に一\n行毎の読み出しを順次行うことで全画素の読み出しとする」ことが記載されていな\nいことが，上記認定を左右するものではない。\nオ  以上からすると，原告の主張は，前記(2)の認定を左右するものとはいえ\nず，いずれも採用することができない。\n(4)  小括\n以上からすると，原告が主張する取消事由１は理由がない。\n３  取消事由２（相違点の看過）について\n前記１(2)で認定したとおり，本願発明の「グローバル電子シャッター」は，「全\n画素において同時に露光を開始するとともに，かつ，同時に露光を終了する」もの\nであるところ，引用発明の「全ての画素Ｓ１１～Ｓｍｎにおいて，同時に，フォト\nダイオードＰＤのカソード側に光信号電荷が蓄積され，その後，蓄積された光信号\n電荷が，同時に増幅ＭＯＳトランジスタＭ３のゲートに転送され，その後，同時に\n光信号電荷の増幅ＭＯＳトランジスタＭ３への転送が終了し（ｔ２～ｔ５）」との構\n成は，全画素において同時に露光を開始するとともに，同時に露光を終了すること\nを表したものであるといえるから，同構成は本願発明の「グローバル電子シャッター」\nに相当するものであると認められる。引用発明は，本願発明の「露光期間中に同時\nに，前記２次元イメージセンサアレイの複数の行のピクセルを露光するように配置\nされたグローバル電子シャッター制御モジュールであって，２次元イメージセンサ\nアレイにおける複数の行のピクセルの露光が同時に開始されるように，グローバル\n電子シャッター制御モジュールが２次元イメージセンサアレイを制御するように構\n成される，グローバル電子シャッター制御モジュールと」という構成（特定事項Ｆ）\nに相当する構成を備えているものであると認められる。\nしたがって，本件審決の一致点及び相違点の認定に誤りはなく，原告が主張する\n取消事由２は理由がない。\n４  本願発明の容易想到性について\n(1) これまで検討してきたところに照らすと，本願発明と引用発明の間には，\n本件審決で認定された前記第２の３(2)記載の相違点以外の相違点は存在しないと\nころ，同相違点は，甲２から容易想到なものであり，これについては特に原告も特\nに争っていない。\nしたがって，本願発明は，引用発明及び甲２に記載された事項に基づいて当業者\nが容易に発明できたものである。\n(2) 原告は，本願発明の実施品の商業的成功から本願発明の進歩性が基礎付けら\nれると主張するが，本願発明が進歩性を欠くのは既に判示したとおりである。実施\n品の商業的成功には，本願発明の技術的特徴以外に，ブランド力，広告宣伝力，営\n業努力，市場の環境，実施品の価格や品質など様々な要因が関係しているものであ\nるから，商業的成功から直ちに進歩性を認めることはできない。\n第６  結論\nよって，原告の請求には理由がないからこれを棄却することとして，主文のとお\nり判決する。\n知的財産高等裁判所第２部\n裁判長裁判官\n森              義      之\n裁判官\n眞    鍋    美  穂  子\n裁判官\n熊 谷 大 輔\n"
}