# 通用的 FIR 过滤器


<!-- CARD BEGIN -->

```scala
class MyManyElementFir(consts: Seq[Int], bitWidth: Int) extends Module {
  val io = IO(new Bundle {
    val in = Input(UInt(bitWidth.W))
    val out = Output(UInt(bitWidth.W))
  })

  val regs = mutable.ArrayBuffer[UInt]()
  for(i <- 0 until consts.length) {
      if(i == 0) regs += io.in
      else       regs += RegNext(regs(i - 1), 0.U)
  }
  
  val muls = mutable.ArrayBuffer[UInt]()
  for(i <- 0 until consts.length) {
      muls += regs(i) * consts(i).U
  }

  val scan = mutable.ArrayBuffer[UInt]()
  for(i <- 0 until consts.length) {
      if(i == 0) scan += muls(i)
      else scan += muls(i) + scan(i - 1)
  }

  io.out := scan.last
}
```

`ArrayBuffer` 是 Scala的收集器类型，允许我们使用 `+=` 对其附加数据

<!-- CARD END -->
<!--ID: 1699779811441-->


# 硬件收集器

<!-- CARD BEGIN -->

下面的代码向FIR生成器的IO添加了一个额外的const向量，允许在电路生成后外部更改系数。这是用Chisel集合类型Vec完成的。Vec支持许多scala集合方法，但它只能包含Chisel硬件元素。Vec应该只在普通Scala集合不能工作的情况下使用。
基本上这是两种情况之一。

你需要一个Bundle中的元素集合，通常是一个将被用作IO的Bundle。
您需要通过索引访问集合，该索引是硬件的一部分(想想Register File)。

```scala
class MyManyDynamicElementVecFir(length: Int) extends Module {
  val io = IO(new Bundle {
    val in = Input(UInt(8.W))
    val out = Output(UInt(8.W))
    val consts = Input(Vec(length, UInt(8.W)))
  })

  // Reference solution
  val regs = RegInit(VecInit(Seq.fill(length - 1)(0.U(8.W))))
  for(i <- 0 until length - 1) {
      if(i == 0) regs(i) := io.in
      else       regs(i) := regs(i - 1)
  }
  
  val muls = Wire(Vec(length, UInt(8.W)))
  for(i <- 0 until length) {
      if(i == 0) muls(i) := io.in * io.consts(i)
      else       muls(i) := regs(i - 1) * io.consts(i)
  }

  val scan = Wire(Vec(length, UInt(8.W)))
  for(i <- 0 until length) {
      if(i == 0) scan(i) := muls(i)
      else scan(i) := muls(i) + scan(i - 1)
  }

  io.out := scan(length - 1)
}
```

<!-- CARD END -->
<!--ID: 1699779811458-->
