library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;


entity maquina_de_estados is
port (clk, reset, estado:std_logic		
);

architecture estructura of maquina_de_estados is

	type e is (eReset, Primer0, Primer1, Segundo1, Tercer1, Cuarto1, Quinto1, Sexto1, Inicio);
	signal estado:e;

begin
	
	process(clk, reset)
	begin
	
	if reset ='0' then
		estado<=eReset;
		
	elsif (rising_edge(clk)) then
		case estado is
		
			when eReset =>
	
end estructura;

