TimeQuest Timing Analyzer report for sd_card
Thu Sep 10 02:43:07 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 13. Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'
 17. Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 33. Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 36. Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 37. Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 52. Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 53. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 54. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 56. Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sd_card                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; CLOCK_50                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                      ;
; clock_divisor:clk_div|clk_250k                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor:clk_div|clk_250k }                ;
; sd_interface:sd_int|init_block:init|state.END ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_interface:sd_int|init_block:init|state.END } ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 166.39 MHz ; 166.39 MHz      ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 307.69 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -5.146 ; -47.242       ;
; clock_divisor:clk_div|clk_250k                ; -3.267 ; -209.357      ;
; CLOCK_50                                      ; -2.250 ; -46.343       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.346 ; -1.492        ;
; clock_divisor:clk_div|clk_250k                ; -0.566 ; -22.523       ;
; sd_interface:sd_int|init_block:init|state.END ; 2.074  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -140.065      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.473  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                              ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -5.146 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 4.010      ;
; -5.055 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.908      ;
; -5.010 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.839      ;
; -5.005 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.869      ;
; -4.958 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.168     ; 3.790      ;
; -4.944 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.808      ;
; -4.914 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.767      ;
; -4.874 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.027     ; 3.679      ;
; -4.869 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.698      ;
; -4.862 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.724      ;
; -4.859 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.712      ;
; -4.844 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.168     ; 3.676      ;
; -4.820 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.649      ;
; -4.752 ; sd_interface:sd_int|init_block:init|response[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.128     ; 3.623      ;
; -4.744 ; sd_interface:sd_int|init_block:init|response[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.128     ; 3.615      ;
; -4.733 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.027     ; 3.538      ;
; -4.725 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.589      ;
; -4.723 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.134     ; 3.588      ;
; -4.721 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.583      ;
; -4.706 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.570      ;
; -4.689 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.132     ; 3.556      ;
; -4.672 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.027     ; 3.477      ;
; -4.668 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.270     ; 3.682      ;
; -4.664 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.132     ; 3.531      ;
; -4.660 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.522      ;
; -4.646 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.024     ; 3.454      ;
; -4.634 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.487      ;
; -4.625 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.454      ;
; -4.623 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.132     ; 3.490      ;
; -4.621 ; sd_interface:sd_int|init_block:init|response[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.128     ; 3.492      ;
; -4.620 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.168     ; 3.452      ;
; -4.616 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.480      ;
; -4.615 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.468      ;
; -4.615 ; sd_interface:sd_int|init_block:init|response[0]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.128     ; 3.486      ;
; -4.609 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.134     ; 3.474      ;
; -4.589 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.418      ;
; -4.570 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.399      ;
; -4.569 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.422      ;
; -4.550 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.132     ; 3.417      ;
; -4.544 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.408      ;
; -4.532 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.142     ; 3.388      ;
; -4.530 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.359      ;
; -4.527 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.270     ; 3.541      ;
; -4.518 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.380      ;
; -4.489 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.353      ;
; -4.475 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.168     ; 3.307      ;
; -4.472 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.024     ; 3.280      ;
; -4.466 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.270     ; 3.480      ;
; -4.465 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.379      ;
; -4.456 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.320      ;
; -4.453 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.027     ; 3.258      ;
; -4.448 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.356      ;
; -4.443 ; sd_interface:sd_int|init_block:init|response[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.128     ; 3.314      ;
; -4.441 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.303      ;
; -4.438 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.132     ; 3.305      ;
; -4.434 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.027     ; 3.239      ;
; -4.432 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.340      ;
; -4.425 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.134     ; 3.290      ;
; -4.424 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.142     ; 3.280      ;
; -4.422 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.284      ;
; -4.417 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.325      ;
; -4.410 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.168     ; 3.242      ;
; -4.400 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.135     ; 3.264      ;
; -4.399 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.290     ; 3.282      ;
; -4.396 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.310      ;
; -4.391 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.142     ; 3.247      ;
; -4.388 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.250      ;
; -4.385 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.134     ; 3.250      ;
; -4.374 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.256     ; 3.285      ;
; -4.368 ; sd_interface:sd_int|init_block:init|response[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.128     ; 3.239      ;
; -4.365 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.218      ;
; -4.365 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.279      ;
; -4.353 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.024     ; 3.161      ;
; -4.349 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.168     ; 3.181      ;
; -4.344 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.027     ; 3.149      ;
; -4.343 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.172      ;
; -4.332 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.194      ;
; -4.332 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.024     ; 3.140      ;
; -4.329 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.237      ;
; -4.324 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.238      ;
; -4.320 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.149      ;
; -4.318 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.142     ; 3.174      ;
; -4.316 ; sd_interface:sd_int|init_block:init|response[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.128     ; 3.187      ;
; -4.315 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.141     ; 3.174      ;
; -4.310 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.142     ; 3.166      ;
; -4.306 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.134     ; 3.171      ;
; -4.299 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.141     ; 3.158      ;
; -4.298 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.145     ; 3.151      ;
; -4.292 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.138     ; 3.154      ;
; -4.291 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.199      ;
; -4.286 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.141     ; 3.145      ;
; -4.284 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.198      ;
; -4.276 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.137     ; 3.138      ;
; -4.269 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.256     ; 3.186      ;
; -4.260 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.138     ; 3.122      ;
; -4.247 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.270     ; 3.261      ;
; -4.245 ; sd_interface:sd_int|init_block:init|response[7]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.263     ; 3.266      ;
; -4.242 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.290     ; 3.125      ;
; -4.241 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.259     ; 3.149      ;
; -4.240 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.171     ; 3.069      ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                     ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.267 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.180      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.176 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 4.089      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.084 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.994      ;
; -3.061 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.981      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.035 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.945      ;
; -3.011 ; sd_interface:sd_int|init_block:init|response[7]       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.933      ;
; -3.003 ; sd_interface:sd_int|init_block:init|response[4]       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.925      ;
; -2.999 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.919      ;
; -2.990 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.904      ;
; -2.979 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.899      ;
; -2.960 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.880      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.943 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.853      ;
; -2.905 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.825      ;
; -2.899 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.813      ;
; -2.885 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.805      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.882 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.792      ;
; -2.880 ; sd_interface:sd_int|init_block:init|response[2]       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.802      ;
; -2.875 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.795      ;
; -2.874 ; sd_interface:sd_int|init_block:init|response[0]       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.796      ;
; -2.809 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.727      ;
; -2.807 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.087     ; 3.718      ;
; -2.766 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.686      ;
; -2.758 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.087     ; 3.669      ;
; -2.742 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.660      ;
; -2.702 ; sd_interface:sd_int|init_block:init|response[5]       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.624      ;
; -2.685 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.666 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.087     ; 3.577      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.573      ;
; -2.660 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.580      ;
; -2.653 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.568      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.648 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.561      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.644 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.554      ;
; -2.640 ; sd_interface:sd_int|init_block:init|response[6]       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.562      ;
; -2.627 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.547      ;
; -2.605 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.087     ; 3.516      ;
; -2.598 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.518      ;
; -2.587 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.088     ; 3.497      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                    ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                 ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.250 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 3.170      ;
; -2.234 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 3.154      ;
; -2.232 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 3.152      ;
; -2.229 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 3.149      ;
; -2.218 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 3.138      ;
; -2.200 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 3.120      ;
; -2.140 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 3.060      ;
; -2.106 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 3.025      ;
; -2.090 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 3.009      ;
; -2.088 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 3.007      ;
; -2.085 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 3.004      ;
; -2.074 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.993      ;
; -2.056 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.975      ;
; -1.996 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.915      ;
; -1.983 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.902      ;
; -1.973 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.893      ;
; -1.940 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.859      ;
; -1.892 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.812      ;
; -1.888 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.808      ;
; -1.876 ; clock_divisor:clk_div|count_update[11]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.796      ;
; -1.861 ; clock_divisor:clk_div|count_update[15]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.781      ;
; -1.839 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.757      ;
; -1.817 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.736      ;
; -1.809 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.729      ;
; -1.790 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.710      ;
; -1.781 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.700      ;
; -1.779 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.698      ;
; -1.744 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.663      ;
; -1.732 ; clock_divisor:clk_div|count_update[11]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.651      ;
; -1.717 ; clock_divisor:clk_div|count_update[15]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.636      ;
; -1.698 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.618      ;
; -1.693 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.613      ;
; -1.682 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.602      ;
; -1.680 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.600      ;
; -1.677 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.597      ;
; -1.677 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.597      ;
; -1.675 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.595      ;
; -1.674 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.592      ;
; -1.672 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.592      ;
; -1.671 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.591      ;
; -1.666 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.586      ;
; -1.661 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.581      ;
; -1.655 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.573      ;
; -1.648 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.568      ;
; -1.646 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.546      ;
; -1.643 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.562      ;
; -1.643 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.563      ;
; -1.637 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.555      ;
; -1.637 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.557      ;
; -1.636 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.555      ;
; -1.635 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.553      ;
; -1.628 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.548      ;
; -1.627 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.547      ;
; -1.626 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.545      ;
; -1.618 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.537      ;
; -1.607 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.526      ;
; -1.570 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.490      ;
; -1.545 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.445      ;
; -1.543 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.462      ;
; -1.542 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.460      ;
; -1.540 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.460      ;
; -1.523 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.441      ;
; -1.515 ; sd_controller:sd_contr|edge_counter[4]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.415      ;
; -1.514 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.414      ;
; -1.511 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.411      ;
; -1.508 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.428      ;
; -1.507 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.426      ;
; -1.504 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.423      ;
; -1.500 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.420      ;
; -1.495 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.395      ;
; -1.494 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.413      ;
; -1.475 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.394      ;
; -1.472 ; sd_interface:sd_int|init_block:init|response[2] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.098     ; 2.362      ;
; -1.470 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.389      ;
; -1.466 ; sd_interface:sd_int|init_block:init|response[0] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.098     ; 2.356      ;
; -1.464 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.384      ;
; -1.430 ; sd_controller:sd_contr|edge_counter[3]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.330      ;
; -1.420 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.339      ;
; -1.419 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.337      ;
; -1.413 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.313      ;
; -1.411 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.330      ;
; -1.410 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.328      ;
; -1.409 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.329      ;
; -1.408 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.328      ;
; -1.405 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.324      ;
; -1.393 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.313      ;
; -1.391 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.309      ;
; -1.391 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.311      ;
; -1.390 ; sd_controller:sd_contr|edge_counter[3]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.290      ;
; -1.388 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.308      ;
; -1.383 ; sd_controller:sd_contr|edge_counter[4]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.283      ;
; -1.382 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.282      ;
; -1.381 ; sd_controller:sd_contr|edge_counter[6]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.281      ;
; -1.379 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.098     ; 2.279      ;
; -1.377 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.297      ;
; -1.377 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.078     ; 2.297      ;
; -1.376 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.295      ;
; -1.375 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.294      ;
; -1.372 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.079     ; 2.291      ;
; -1.372 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.290      ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.346 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 7.854      ; 6.956      ;
; -0.621 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 7.854      ; 7.181      ;
; -0.146 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 3.017      ; 3.319      ;
; 0.387  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.669      ;
; 0.432  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 1.793      ;
; 0.434  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.513      ; 1.133      ;
; 0.481  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 3.017      ; 3.446      ;
; 0.540  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.590      ; 2.316      ;
; 0.569  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.853      ;
; 0.638  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.922      ;
; 0.640  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.640  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.640  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.640  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.640  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.643  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.927      ;
; 0.644  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.657  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.659  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.660  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.662  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.662  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.663  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.683  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.965      ;
; 0.711  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 2.072      ;
; 0.744  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.513      ; 1.443      ;
; 0.749  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.513      ; 1.448      ;
; 0.840  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 2.201      ;
; 0.870  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.513      ; 1.569      ;
; 0.875  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.513      ; 1.574      ;
; 0.894  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 2.255      ;
; 0.915  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 2.276      ;
; 0.937  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 2.298      ;
; 0.956  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.240      ;
; 0.956  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.240      ;
; 0.957  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.241      ;
; 0.957  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.241      ;
; 0.958  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.958  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.958  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.958  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.961  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.245      ;
; 0.967  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.251      ;
; 0.967  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.251      ;
; 0.967  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.251      ;
; 0.968  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.252      ;
; 0.971  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.255      ;
; 0.971  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.255      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.256      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.256      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.256      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.257      ;
; 0.975  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.260      ;
; 0.976  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.260      ;
; 0.977  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.986  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.251      ;
; 0.989  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.254      ;
; 0.990  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.991  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.256      ;
; 0.994  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.995  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.996  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.513      ; 1.695      ;
; 1.001  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.513      ; 1.700      ;
; 1.037  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 2.398      ;
; 1.056  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.175      ; 2.417      ;
; 1.077  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.361      ;
; 1.078  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.362      ;
; 1.078  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.362      ;
; 1.079  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.363      ;
; 1.079  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.363      ;
; 1.079  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.363      ;
; 1.082  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.366      ;
; 1.082  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.366      ;
; 1.083  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.367      ;
; 1.083  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.367      ;
; 1.084  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.368      ;
; 1.084  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.368      ;
; 1.084  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.368      ;
; 1.087  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.371      ;
; 1.093  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.098      ; 1.377      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                    ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.566 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[43]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.408      ;
; -0.564 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI_bit               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.411      ;
; -0.553 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[38]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.421      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[46]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[45]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[42]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[41]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[40]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[16]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[15]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[11]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[9]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[7]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[6]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[5]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[4]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[3]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.533 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[2]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.441      ;
; -0.513 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[22]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.535      ; 4.460      ;
; -0.512 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[26]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.535      ; 4.461      ;
; -0.506 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[44]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.469      ;
; -0.504 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[13]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.470      ;
; -0.474 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[30]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.501      ;
; -0.458 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[36]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.517      ;
; -0.457 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[0]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.518      ;
; -0.456 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[19]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.519      ;
; -0.455 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[32]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.520      ;
; -0.451 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[23]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.535      ; 4.522      ;
; -0.450 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[21]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.535      ; 4.523      ;
; -0.449 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[24]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.535      ; 4.524      ;
; -0.445 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[17]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.535      ; 4.528      ;
; -0.445 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[25]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.535      ; 4.528      ;
; -0.414 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[47]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.560      ;
; -0.413 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[10]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.561      ;
; -0.410 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[39]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.564      ;
; -0.408 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[12]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.566      ;
; -0.406 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[14]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.568      ;
; -0.386 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[27]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.588      ;
; -0.385 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[8]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.536      ; 4.589      ;
; -0.367 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|CS_bit                 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.608      ;
; -0.312 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[1]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.663      ;
; -0.311 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[20]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.664      ;
; -0.310 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[29]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.665      ;
; -0.310 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[28]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.665      ;
; -0.309 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[35]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.666      ;
; -0.309 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[34]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.666      ;
; -0.308 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[31]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.667      ;
; -0.305 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[37]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.670      ;
; -0.304 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[18]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.671      ;
; -0.303 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[33]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.537      ; 4.672      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[46]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[45]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[42]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[41]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[40]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[16]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[15]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[11]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[9]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[7]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[6]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[5]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[4]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[3]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; -0.028 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[2]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.446      ;
; 0.003  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[38]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.477      ;
; 0.006  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[44]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.481      ;
; 0.008  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[13]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.482      ;
; 0.018  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[43]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.492      ;
; 0.042  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.251      ; 1.499      ;
; 0.061  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[26]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.535      ; 4.534      ;
; 0.061  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[22]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.535      ; 4.534      ;
; 0.081  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI_bit               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.556      ;
; 0.119  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[23]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.535      ; 4.592      ;
; 0.120  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[21]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.535      ; 4.593      ;
; 0.121  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[24]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.535      ; 4.594      ;
; 0.124  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[17]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.535      ; 4.597      ;
; 0.124  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[25]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.535      ; 4.597      ;
; 0.127  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[36]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.602      ;
; 0.129  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[0]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.604      ;
; 0.129  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[19]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.604      ;
; 0.130  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[32]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.605      ;
; 0.135  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.253      ; 1.594      ;
; 0.153  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|CS_bit                 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.628      ;
; 0.163  ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.290      ; 1.659      ;
; 0.175  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[27]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.649      ;
; 0.176  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[8]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.650      ;
; 0.177  ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; sd_interface:sd_int|init_block:init|state.END              ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.280      ; 1.663      ;
; 0.177  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[30]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.652      ;
; 0.192  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.131      ; 1.529      ;
; 0.192  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.135      ; 1.533      ;
; 0.199  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[47]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.673      ;
; 0.200  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.127      ; 1.533      ;
; 0.200  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[10]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.674      ;
; 0.201  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.139      ; 1.546      ;
; 0.202  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[39]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.676      ;
; 0.203  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[12]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.677      ;
; 0.205  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[14]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.536      ; 4.679      ;
; 0.207  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[1]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.537      ; 4.682      ;
; 0.229  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.163      ; 1.598      ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                         ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                              ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 2.074 ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.830     ; 1.264      ;
; 2.316 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0        ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.678     ; 1.658      ;
; 2.338 ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.960     ; 1.398      ;
; 2.417 ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.803     ; 1.634      ;
; 2.449 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.832     ; 1.637      ;
; 2.601 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.961     ; 1.660      ;
; 2.645 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.799     ; 1.866      ;
; 2.646 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.923     ; 1.743      ;
; 2.726 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.797     ; 1.949      ;
; 2.835 ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.685     ; 2.170      ;
; 2.845 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0        ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.921     ; 1.944      ;
; 2.899 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.923     ; 1.996      ;
; 2.946 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.921     ; 2.045      ;
; 2.954 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.807     ; 2.167      ;
; 2.955 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.686     ; 2.289      ;
; 2.978 ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.795     ; 2.203      ;
; 3.007 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.805     ; 2.222      ;
; 3.031 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.929     ; 2.122      ;
; 3.055 ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.793     ; 2.282      ;
; 3.061 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.283      ;
; 3.078 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.686     ; 2.412      ;
; 3.089 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.800     ; 2.309      ;
; 3.106 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.806     ; 2.320      ;
; 3.107 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.929     ; 2.198      ;
; 3.112 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.934     ; 2.198      ;
; 3.112 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.929     ; 2.203      ;
; 3.160 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.806     ; 2.374      ;
; 3.172 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.394      ;
; 3.181 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.807     ; 2.394      ;
; 3.200 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.800     ; 2.420      ;
; 3.206 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.804     ; 2.422      ;
; 3.217 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.804     ; 2.433      ;
; 3.238 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.804     ; 2.454      ;
; 3.242 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.801     ; 2.461      ;
; 3.246 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.808     ; 2.458      ;
; 3.254 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.961     ; 2.313      ;
; 3.257 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.835     ; 2.442      ;
; 3.264 ; sd_interface:sd_int|init_block:init|clock_counter[12]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.806     ; 2.478      ;
; 3.277 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.811     ; 2.486      ;
; 3.287 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.958     ; 2.349      ;
; 3.296 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.804     ; 2.512      ;
; 3.301 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.807     ; 2.514      ;
; 3.303 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.926     ; 2.397      ;
; 3.314 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.926     ; 2.408      ;
; 3.318 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.686     ; 2.652      ;
; 3.318 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.795     ; 2.543      ;
; 3.339 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.683     ; 2.676      ;
; 3.342 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.958     ; 2.404      ;
; 3.346 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.961     ; 2.405      ;
; 3.354 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.801     ; 2.573      ;
; 3.359 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.960     ; 2.419      ;
; 3.363 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.808     ; 2.575      ;
; 3.377 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.928     ; 2.469      ;
; 3.379 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.804     ; 2.595      ;
; 3.382 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.803     ; 2.599      ;
; 3.392 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.685     ; 2.727      ;
; 3.394 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.929     ; 2.485      ;
; 3.406 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.808     ; 2.618      ;
; 3.406 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.683     ; 2.743      ;
; 3.410 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.632      ;
; 3.417 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.835     ; 2.602      ;
; 3.425 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.835     ; 2.610      ;
; 3.427 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.795     ; 2.652      ;
; 3.436 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.658      ;
; 3.438 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.800     ; 2.658      ;
; 3.438 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.928     ; 2.530      ;
; 3.447 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.958     ; 2.509      ;
; 3.456 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.940     ; 2.536      ;
; 3.461 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.926     ; 2.555      ;
; 3.463 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.926     ; 2.557      ;
; 3.464 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.800     ; 2.684      ;
; 3.466 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.808     ; 2.678      ;
; 3.468 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.800     ; 2.688      ;
; 3.469 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.811     ; 2.678      ;
; 3.470 ; sd_interface:sd_int|init_block:init|response[1]            ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.932     ; 2.558      ;
; 3.470 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.928     ; 2.562      ;
; 3.474 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.926     ; 2.568      ;
; 3.479 ; sd_interface:sd_int|init_block:init|response[3]            ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.932     ; 2.567      ;
; 3.481 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.838     ; 2.663      ;
; 3.482 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.926     ; 2.576      ;
; 3.484 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.808     ; 2.696      ;
; 3.494 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.960     ; 2.554      ;
; 3.495 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.811     ; 2.704      ;
; 3.499 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.683     ; 2.836      ;
; 3.514 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.926     ; 2.608      ;
; 3.522 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.958     ; 2.584      ;
; 3.524 ; sd_interface:sd_int|init_block:init|clock_counter[12]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.928     ; 2.616      ;
; 3.528 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.835     ; 2.713      ;
; 3.536 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.803     ; 2.753      ;
; 3.539 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.929     ; 2.630      ;
; 3.540 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.802     ; 2.758      ;
; 3.544 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.804     ; 2.760      ;
; 3.546 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.835     ; 2.731      ;
; 3.551 ; sd_interface:sd_int|init_block:init|clock_counter[14]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.807     ; 2.764      ;
; 3.552 ; sd_interface:sd_int|init_block:init|clock_counter[9]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.806     ; 2.766      ;
; 3.552 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.774      ;
; 3.553 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.928     ; 2.645      ;
; 3.557 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.801     ; 2.776      ;
; 3.557 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.838     ; 2.739      ;
; 3.558 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.685     ; 2.893      ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.190  ; 0.378        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                               ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.0000        ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1351|datab                          ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD55_RESP_1311|datac                    ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                               ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                                 ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD55_1319|datac                         ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1327|datac                     ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_ACMD41_RESP_1295|datac                   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD41_1303|datac                         ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1335|datad                          ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1343|datad                     ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.0000_1359|datad                               ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1287|datad                                ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1287|datad                                ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.0000_1359|datad                               ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1343|datad                     ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1335|datad                          ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_ACMD41_RESP_1295|datac                   ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1327|datac                     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD41_1303|datac                         ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD55_1319|datac                         ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD55_RESP_1311|datac                    ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1351|datab                          ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                               ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                                 ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.560 ; 4.155 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.560 ; 4.155 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.024 ; 2.674 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.024 ; 2.674 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.868 ; -1.426 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.868 ; -1.426 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.401 ; -2.025 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.401 ; -2.025 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 11.261 ; 10.876 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.760  ; 8.650  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.375  ; 9.265  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.896  ; 8.836  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 10.262 ; 10.166 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.990  ; 8.851  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 9.224  ; 9.057  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 8.626  ; 8.489  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 8.467  ; 8.364  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.791  ; 8.679  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 11.261 ; 10.876 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 9.338  ; 9.225  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 9.046  ; 8.923  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.035  ; 8.917  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.815  ; 8.705  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 9.218  ; 9.158  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 11.167 ; 10.741 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 4.246  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 4.223  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 12.076 ; 12.170 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 12.272 ; 12.343 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 12.272 ; 12.343 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 8.141  ; 8.038  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.424  ; 8.314  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.012  ; 8.902  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.551  ; 8.490  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.864  ; 9.767  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.642  ; 8.505  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.868  ; 8.702  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 8.294  ; 8.158  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 8.141  ; 8.038  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.452  ; 8.340  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.907 ; 10.522 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.978  ; 8.865  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.698  ; 8.575  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.688  ; 8.571  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.475  ; 8.366  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.863  ; 8.802  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.817 ; 10.392 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 4.100  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 4.074  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 11.607 ; 11.693 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 11.796 ; 11.860 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 11.796 ; 11.860 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 175.5 MHz  ; 175.5 MHz       ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 336.25 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -4.631 ; -42.588       ;
; clock_divisor:clk_div|clk_250k                ; -2.938 ; -191.434      ;
; CLOCK_50                                      ; -1.974 ; -38.064       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.085 ; -1.132        ;
; clock_divisor:clk_div|clk_250k                ; -0.504 ; -18.314       ;
; sd_interface:sd_int|init_block:init|state.END ; 1.933  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -140.065      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.456  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                     ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                              ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -4.631 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.644      ;
; -4.577 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.077     ; 3.580      ;
; -4.547 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.102     ; 3.526      ;
; -4.514 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.527      ;
; -4.490 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.101     ; 3.470      ;
; -4.460 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.077     ; 3.463      ;
; -4.444 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 3.456      ;
; -4.407 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.101     ; 3.387      ;
; -4.396 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.965     ; 3.385      ;
; -4.395 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.103     ; 3.373      ;
; -4.394 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.102     ; 3.373      ;
; -4.390 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.078     ; 3.392      ;
; -4.380 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 3.392      ;
; -4.296 ; sd_interface:sd_int|init_block:init|response[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 3.316      ;
; -4.290 ; sd_interface:sd_int|init_block:init|response[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 3.310      ;
; -4.279 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.965     ; 3.268      ;
; -4.263 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 3.275      ;
; -4.251 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.264      ;
; -4.248 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 3.260      ;
; -4.248 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.261      ;
; -4.227 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.067     ; 3.241      ;
; -4.209 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.966     ; 3.197      ;
; -4.199 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.067     ; 3.213      ;
; -4.197 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.189     ; 3.347      ;
; -4.194 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.078     ; 3.196      ;
; -4.194 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.077     ; 3.197      ;
; -4.193 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.070     ; 3.204      ;
; -4.187 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.964     ; 3.177      ;
; -4.176 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.103     ; 3.154      ;
; -4.176 ; sd_interface:sd_int|init_block:init|response[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 3.196      ;
; -4.173 ; sd_interface:sd_int|init_block:init|response[0]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 3.193      ;
; -4.172 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.101     ; 3.152      ;
; -4.168 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.181      ;
; -4.162 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.175      ;
; -4.162 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.103     ; 3.140      ;
; -4.144 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.067     ; 3.158      ;
; -4.128 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.102     ; 3.107      ;
; -4.108 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.077     ; 3.111      ;
; -4.094 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.102     ; 3.073      ;
; -4.094 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.067     ; 3.108      ;
; -4.092 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.101     ; 3.072      ;
; -4.090 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.076     ; 3.094      ;
; -4.080 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.189     ; 3.230      ;
; -4.067 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.070     ; 3.078      ;
; -4.048 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 3.060      ;
; -4.046 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 3.058      ;
; -4.044 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.181     ; 3.103      ;
; -4.037 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.964     ; 3.027      ;
; -4.023 ; sd_interface:sd_int|init_block:init|response[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 3.043      ;
; -4.020 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.033      ;
; -4.018 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 3.031      ;
; -4.015 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.067     ; 3.029      ;
; -4.014 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.070     ; 3.025      ;
; -4.013 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.966     ; 3.001      ;
; -4.013 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.965     ; 3.002      ;
; -4.010 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.190     ; 3.159      ;
; -4.009 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.076     ; 3.013      ;
; -3.997 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.070     ; 3.008      ;
; -3.997 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 3.009      ;
; -3.995 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.101     ; 2.975      ;
; -3.985 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.181     ; 3.040      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.181     ; 3.034      ;
; -3.978 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.180     ; 3.034      ;
; -3.976 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 2.988      ;
; -3.964 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.077     ; 2.967      ;
; -3.961 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.076     ; 2.965      ;
; -3.954 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.182     ; 3.012      ;
; -3.948 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.182     ; 3.006      ;
; -3.946 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.209     ; 2.978      ;
; -3.946 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.103     ; 2.924      ;
; -3.942 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 2.955      ;
; -3.936 ; sd_interface:sd_int|init_block:init|response[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 2.956      ;
; -3.930 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.101     ; 2.910      ;
; -3.927 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.965     ; 2.916      ;
; -3.926 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.076     ; 2.930      ;
; -3.919 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.964     ; 2.909      ;
; -3.918 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.179     ; 2.975      ;
; -3.911 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.069     ; 2.923      ;
; -3.911 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.068     ; 2.924      ;
; -3.908 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.964     ; 2.898      ;
; -3.908 ; sd_interface:sd_int|init_block:init|response[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 2.928      ;
; -3.901 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.181     ; 2.956      ;
; -3.898 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.102     ; 2.877      ;
; -3.892 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.182     ; 2.950      ;
; -3.888 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.181     ; 2.947      ;
; -3.885 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.074     ; 2.893      ;
; -3.883 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.076     ; 2.887      ;
; -3.879 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.078     ; 2.881      ;
; -3.878 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.073     ; 2.887      ;
; -3.877 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.074     ; 2.885      ;
; -3.874 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.070     ; 2.885      ;
; -3.870 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.180     ; 2.930      ;
; -3.863 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.072     ; 2.873      ;
; -3.855 ; sd_interface:sd_int|init_block:init|response[7]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.182     ; 3.012      ;
; -3.855 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.180     ; 2.911      ;
; -3.849 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.103     ; 2.827      ;
; -3.849 ; sd_interface:sd_int|init_block:init|response[4]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.182     ; 3.006      ;
; -3.825 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.072     ; 2.835      ;
; -3.822 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.078     ; 2.824      ;
; -3.820 ; sd_interface:sd_int|init_block:init|response[1]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -1.061     ; 2.840      ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                         ;
+--------+----------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.859      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.826 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.747      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.747 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.667      ;
; -2.721 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.649      ;
; -2.687 ; sd_interface:sd_int|init_block:init|response[7]          ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 3.619      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.684 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.603      ;
; -2.681 ; sd_interface:sd_int|init_block:init|response[4]          ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 3.613      ;
; -2.680 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.077     ; 3.602      ;
; -2.634 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.562      ;
; -2.631 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.559      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.630 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.550      ;
; -2.615 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.543      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.077     ; 3.490      ;
; -2.567 ; sd_interface:sd_int|init_block:init|response[2]          ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 3.499      ;
; -2.564 ; sd_interface:sd_int|init_block:init|response[0]          ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 3.496      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.479      ;
; -2.544 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.472      ;
; -2.530 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.458      ;
; -2.505 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.433      ;
; -2.489 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.410      ;
; -2.467 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.073     ; 3.393      ;
; -2.464 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.073     ; 3.390      ;
; -2.426 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.346      ;
; -2.414 ; sd_interface:sd_int|init_block:init|response[5]          ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 3.346      ;
; -2.411 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.071     ; 3.339      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.390 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.311      ;
; -2.372 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.078     ; 3.293      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.283      ;
; -2.364 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.079     ; 3.284      ;
; -2.357 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.073     ; 3.283      ;
; -2.349 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|recv_data[12]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.083     ; 2.765      ;
; -2.349 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|recv_data[11]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.083     ; 2.765      ;
; -2.349 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|recv_data[10]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.083     ; 2.765      ;
; -2.349 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|recv_data[8]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.083     ; 2.765      ;
; -2.349 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|recv_data[7]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.083     ; 2.765      ;
; -2.349 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|recv_data[6]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.083     ; 2.765      ;
; -2.349 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|recv_data[4]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.083     ; 2.765      ;
+--------+----------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                     ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                 ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.974 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.901      ;
; -1.959 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.886      ;
; -1.958 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.885      ;
; -1.953 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.880      ;
; -1.945 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.872      ;
; -1.924 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.877 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.804      ;
; -1.848 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.775      ;
; -1.833 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.760      ;
; -1.832 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.759      ;
; -1.827 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.754      ;
; -1.819 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.746      ;
; -1.798 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.725      ;
; -1.751 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.678      ;
; -1.716 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.643      ;
; -1.709 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.635      ;
; -1.664 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.590      ;
; -1.644 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.571      ;
; -1.625 ; clock_divisor:clk_div|count_update[11]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.552      ;
; -1.625 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.552      ;
; -1.611 ; clock_divisor:clk_div|count_update[15]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.538      ;
; -1.590 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.517      ;
; -1.583 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.509      ;
; -1.553 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.480      ;
; -1.552 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.479      ;
; -1.523 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.449      ;
; -1.521 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.447      ;
; -1.518 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.445      ;
; -1.499 ; clock_divisor:clk_div|count_update[11]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.426      ;
; -1.485 ; clock_divisor:clk_div|count_update[15]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.412      ;
; -1.454 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.381      ;
; -1.450 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.377      ;
; -1.439 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.366      ;
; -1.438 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.365      ;
; -1.435 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.362      ;
; -1.434 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.361      ;
; -1.433 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.360      ;
; -1.430 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.357      ;
; -1.429 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.356      ;
; -1.426 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.353      ;
; -1.425 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.352      ;
; -1.421 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.348      ;
; -1.404 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.331      ;
; -1.400 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.327      ;
; -1.397 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.323      ;
; -1.395 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.322      ;
; -1.395 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.321      ;
; -1.395 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.322      ;
; -1.391 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.318      ;
; -1.381 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.307      ;
; -1.359 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.286      ;
; -1.359 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.270      ;
; -1.357 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.283      ;
; -1.352 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.278      ;
; -1.342 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.269      ;
; -1.318 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.245      ;
; -1.315 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.242      ;
; -1.313 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.240      ;
; -1.282 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.209      ;
; -1.279 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.206      ;
; -1.270 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.197      ;
; -1.269 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.180      ;
; -1.265 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.191      ;
; -1.261 ; sd_interface:sd_int|init_block:init|response[2] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.104     ; 2.146      ;
; -1.258 ; sd_interface:sd_int|init_block:init|response[0] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.104     ; 2.143      ;
; -1.248 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.159      ;
; -1.246 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.173      ;
; -1.245 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.172      ;
; -1.243 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.170      ;
; -1.243 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.154      ;
; -1.243 ; sd_controller:sd_contr|edge_counter[4]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.154      ;
; -1.236 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.162      ;
; -1.226 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.153      ;
; -1.223 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.149      ;
; -1.214 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.125      ;
; -1.202 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.129      ;
; -1.200 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.127      ;
; -1.197 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.124      ;
; -1.192 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.119      ;
; -1.187 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.113      ;
; -1.185 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.112      ;
; -1.184 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.111      ;
; -1.179 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.106      ;
; -1.171 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.098      ;
; -1.170 ; sd_controller:sd_contr|edge_counter[3]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.081      ;
; -1.167 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.094      ;
; -1.166 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.093      ;
; -1.154 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.081      ;
; -1.153 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.064      ;
; -1.150 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.077      ;
; -1.149 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.075      ;
; -1.147 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.074      ;
; -1.142 ; sd_controller:sd_contr|edge_counter[3]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.053      ;
; -1.132 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.043      ;
; -1.131 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.058      ;
; -1.130 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.057      ;
; -1.127 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.054      ;
; -1.127 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.038      ;
; -1.127 ; sd_controller:sd_contr|edge_counter[4]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.038      ;
; -1.124 ; sd_controller:sd_contr|edge_counter[6]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.088     ; 2.035      ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.085 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 7.135      ; 6.464      ;
; -0.607 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 7.135      ; 6.442      ;
; -0.047 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 2.732      ; 3.099      ;
; 0.340  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.086      ; 0.597      ;
; 0.392  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.467      ; 1.030      ;
; 0.397  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 1.641      ;
; 0.429  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 2.732      ; 3.075      ;
; 0.445  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.452      ; 2.068      ;
; 0.525  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.784      ;
; 0.584  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.585  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.586  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.586  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.586  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.587  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.589  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.589  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.589  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.599  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.603  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.628  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.086      ; 0.885      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 1.905      ;
; 0.663  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.467      ; 1.301      ;
; 0.692  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.467      ; 1.330      ;
; 0.759  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 2.003      ;
; 0.773  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.467      ; 1.411      ;
; 0.802  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.467      ; 1.440      ;
; 0.804  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 2.048      ;
; 0.829  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 2.073      ;
; 0.843  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 2.087      ;
; 0.862  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.121      ;
; 0.870  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.129      ;
; 0.872  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.131      ;
; 0.872  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.131      ;
; 0.872  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.131      ;
; 0.873  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.873  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.873  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.873  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.873  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.874  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.133      ;
; 0.874  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.133      ;
; 0.874  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.133      ;
; 0.877  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.136      ;
; 0.877  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.136      ;
; 0.883  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.467      ; 1.521      ;
; 0.883  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.142      ;
; 0.883  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.142      ;
; 0.883  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.142      ;
; 0.884  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.143      ;
; 0.885  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.888  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.147      ;
; 0.888  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.147      ;
; 0.890  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.892  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.899  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.903  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.912  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.467      ; 1.550      ;
; 0.941  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 2.185      ;
; 0.957  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 1.073      ; 2.201      ;
; 0.969  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.228      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.231      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.231      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.231      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.232      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.232      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.232      ;
; 0.980  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.239      ;
; 0.982  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.241      ;
; 0.982  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.241      ;
; 0.983  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.242      ;
; 0.983  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.242      ;
; 0.983  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.242      ;
; 0.983  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.088      ; 1.242      ;
; 0.984  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                    ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.504 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[43]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 3.944      ;
; -0.489 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI_bit               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 3.959      ;
; -0.484 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[38]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 3.964      ;
; -0.447 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[26]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.042      ; 3.999      ;
; -0.447 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[22]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.042      ; 3.999      ;
; -0.403 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[30]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.045      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[46]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[45]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[42]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[41]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[40]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[16]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[15]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[11]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[9]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[7]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[6]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[5]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[4]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[3]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.400 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[2]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.043      ; 4.047      ;
; -0.395 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[36]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.053      ;
; -0.394 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[23]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.042      ; 4.052      ;
; -0.393 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[21]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.042      ; 4.053      ;
; -0.393 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[0]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.055      ;
; -0.393 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[19]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.055      ;
; -0.391 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[24]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.042      ; 4.055      ;
; -0.391 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[32]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.057      ;
; -0.388 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[17]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.042      ; 4.058      ;
; -0.387 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[25]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.042      ; 4.059      ;
; -0.378 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[44]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.045      ; 4.071      ;
; -0.374 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[13]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.074      ;
; -0.351 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[47]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.097      ;
; -0.350 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[10]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.098      ;
; -0.347 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[39]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.101      ;
; -0.345 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[12]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.103      ;
; -0.344 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[14]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.104      ;
; -0.324 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[27]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.124      ;
; -0.323 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[8]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.125      ;
; -0.310 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|CS_bit                 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.045      ; 4.139      ;
; -0.258 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[1]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.190      ;
; -0.257 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[20]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.191      ;
; -0.256 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[29]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.192      ;
; -0.256 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[28]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.192      ;
; -0.255 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[35]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.193      ;
; -0.255 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[34]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.193      ;
; -0.254 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[31]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.194      ;
; -0.251 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[37]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.197      ;
; -0.250 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[18]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.198      ;
; -0.249 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[33]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.044      ; 4.199      ;
; -0.028 ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.174      ; 1.337      ;
; 0.069  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.176      ; 1.436      ;
; 0.083  ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.209      ; 1.483      ;
; 0.109  ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; sd_interface:sd_int|init_block:init|state.END              ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.199      ; 1.499      ;
; 0.110  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.062      ; 1.363      ;
; 0.116  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.064      ; 1.371      ;
; 0.125  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.068      ; 1.384      ;
; 0.127  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.072      ; 1.390      ;
; 0.141  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 1.096      ; 1.428      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[46]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[45]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[42]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[41]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[40]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[16]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[15]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[11]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[9]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[7]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[6]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[5]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[4]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[3]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.151  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[2]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.043      ; 4.098      ;
; 0.180  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[44]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.045      ; 4.129      ;
; 0.184  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[13]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.132      ;
; 0.221  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[38]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.169      ;
; 0.233  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[43]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.181      ;
; 0.278  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[22]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.042      ; 4.224      ;
; 0.279  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[26]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.042      ; 4.225      ;
; 0.290  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; sd_interface:sd_int|init_block:init|state.SEND_CMD0        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.959      ; 1.440      ;
; 0.301  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI_bit               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.249      ;
; 0.332  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[21]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.042      ; 4.278      ;
; 0.332  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[23]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.042      ; 4.278      ;
; 0.334  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[24]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.042      ; 4.280      ;
; 0.337  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[17]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.042      ; 4.283      ;
; 0.337  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[25]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.042      ; 4.283      ;
; 0.338  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[36]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.286      ;
; 0.339  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[0]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.287      ;
; 0.340  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[19]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.288      ;
; 0.341  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[32]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.044      ; 4.289      ;
; 0.355  ; sd_interface:sd_int|init_block:init|CS_bit                           ; sd_interface:sd_int|init_block:init|CS_bit                 ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[47]                         ; sd_interface:sd_int|init_block:init|MOSI[47]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[39]                         ; sd_interface:sd_int|init_block:init|MOSI[39]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[27]                         ; sd_interface:sd_int|init_block:init|MOSI[27]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[26]                         ; sd_interface:sd_int|init_block:init|MOSI[26]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[25]                         ; sd_interface:sd_int|init_block:init|MOSI[25]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[24]                         ; sd_interface:sd_int|init_block:init|MOSI[24]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[23]                         ; sd_interface:sd_int|init_block:init|MOSI[23]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[22]                         ; sd_interface:sd_int|init_block:init|MOSI[22]               ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                          ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                              ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 1.933 ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.794     ; 1.159      ;
; 2.160 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0        ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.651     ; 1.529      ;
; 2.175 ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.911     ; 1.284      ;
; 2.211 ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.769     ; 1.462      ;
; 2.244 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.795     ; 1.469      ;
; 2.423 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.912     ; 1.531      ;
; 2.428 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 1.684      ;
; 2.472 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.876     ; 1.616      ;
; 2.488 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.761     ; 1.747      ;
; 2.608 ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.657     ; 1.971      ;
; 2.627 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0        ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.875     ; 1.772      ;
; 2.673 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.876     ; 1.817      ;
; 2.705 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.771     ; 1.954      ;
; 2.711 ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.760     ; 1.971      ;
; 2.712 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.875     ; 1.857      ;
; 2.739 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.658     ; 2.101      ;
; 2.767 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.770     ; 2.017      ;
; 2.780 ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.758     ; 2.042      ;
; 2.795 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.658     ; 2.157      ;
; 2.799 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.882     ; 1.937      ;
; 2.804 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.762     ; 2.062      ;
; 2.844 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 2.100      ;
; 2.863 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.770     ; 2.113      ;
; 2.876 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.882     ; 2.014      ;
; 2.880 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.882     ; 2.018      ;
; 2.888 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.885     ; 2.023      ;
; 2.910 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.770     ; 2.160      ;
; 2.930 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.771     ; 2.179      ;
; 2.942 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.768     ; 2.194      ;
; 2.954 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 2.210      ;
; 2.956 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.762     ; 2.214      ;
; 2.961 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.768     ; 2.213      ;
; 2.991 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.765     ; 2.246      ;
; 2.991 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.768     ; 2.243      ;
; 2.997 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.909     ; 2.108      ;
; 3.003 ; sd_interface:sd_int|init_block:init|clock_counter[12]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.770     ; 2.253      ;
; 3.006 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.773     ; 2.253      ;
; 3.020 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.242      ;
; 3.027 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.912     ; 2.135      ;
; 3.028 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.879     ; 2.169      ;
; 3.031 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.776     ; 2.275      ;
; 3.038 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.771     ; 2.287      ;
; 3.043 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.879     ; 2.184      ;
; 3.055 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.655     ; 2.420      ;
; 3.063 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.658     ; 2.425      ;
; 3.066 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.768     ; 2.318      ;
; 3.076 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.909     ; 2.187      ;
; 3.078 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.773     ; 2.325      ;
; 3.079 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.912     ; 2.187      ;
; 3.082 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.881     ; 2.221      ;
; 3.086 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.911     ; 2.195      ;
; 3.087 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.657     ; 2.450      ;
; 3.090 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.765     ; 2.345      ;
; 3.093 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.759     ; 2.354      ;
; 3.117 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.773     ; 2.364      ;
; 3.119 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.759     ; 2.380      ;
; 3.119 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.655     ; 2.484      ;
; 3.120 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.768     ; 2.372      ;
; 3.130 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.882     ; 2.268      ;
; 3.130 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.767     ; 2.383      ;
; 3.136 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.762     ; 2.394      ;
; 3.141 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.909     ; 2.252      ;
; 3.150 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.372      ;
; 3.154 ; sd_interface:sd_int|init_block:init|response[1]            ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.883     ; 2.291      ;
; 3.162 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.891     ; 2.291      ;
; 3.164 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.762     ; 2.422      ;
; 3.168 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 2.424      ;
; 3.170 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.773     ; 2.417      ;
; 3.171 ; sd_interface:sd_int|init_block:init|response[3]            ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.883     ; 2.308      ;
; 3.172 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.879     ; 2.313      ;
; 3.173 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 2.429      ;
; 3.174 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.881     ; 2.313      ;
; 3.175 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.397      ;
; 3.179 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.879     ; 2.320      ;
; 3.187 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.879     ; 2.328      ;
; 3.192 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 2.448      ;
; 3.197 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.881     ; 2.336      ;
; 3.198 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.879     ; 2.339      ;
; 3.199 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.655     ; 2.564      ;
; 3.211 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.776     ; 2.455      ;
; 3.214 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.776     ; 2.458      ;
; 3.214 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.801     ; 2.433      ;
; 3.216 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.773     ; 2.463      ;
; 3.222 ; sd_interface:sd_int|init_block:init|clock_counter[12]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.881     ; 2.361      ;
; 3.227 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.909     ; 2.338      ;
; 3.232 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.911     ; 2.341      ;
; 3.239 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.879     ; 2.380      ;
; 3.242 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.464      ;
; 3.243 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.765     ; 2.498      ;
; 3.248 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.766     ; 2.502      ;
; 3.259 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 2.515      ;
; 3.261 ; sd_interface:sd_int|init_block:init|clock_counter[9]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.770     ; 2.511      ;
; 3.270 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.655     ; 2.635      ;
; 3.271 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.767     ; 2.524      ;
; 3.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.768     ; 2.525      ;
; 3.274 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.798     ; 2.496      ;
; 3.274 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.657     ; 2.637      ;
; 3.275 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.882     ; 2.413      ;
; 3.279 ; sd_interface:sd_int|init_block:init|clock_counter[14]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.771     ; 2.528      ;
; 3.282 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.764     ; 2.538      ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.189  ; 0.375        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.240  ; 0.426        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.240  ; 0.426        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.240  ; 0.426        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.240  ; 0.426        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.241  ; 0.427        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|gate_signal|clk                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|datac                                        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|combout                                      ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.0000        ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.0000_1359|datad                               ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1287|datad                                ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1343|datad                     ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1335|datad                          ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1351|datab                          ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD41_1303|datac                         ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_ACMD41_RESP_1295|datac                   ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1327|datac                     ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD55_1319|datac                         ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD55_RESP_1311|datac                    ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                               ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                              ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                               ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                                 ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD55_1319|datac                         ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD55_RESP_1311|datac                    ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1327|datac                     ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_ACMD41_RESP_1295|datac                   ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1351|datab                          ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD41_1303|datac                         ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1343|datad                     ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1335|datad                          ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1287|datad                                ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.0000_1359|datad                               ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.201 ; 3.635 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.201 ; 3.635 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 1.892 ; 2.333 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 1.892 ; 2.333 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.745 ; -1.141 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.745 ; -1.141 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.333 ; -1.756 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.333 ; -1.756 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 10.184 ; 9.722  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 7.994  ; 7.832  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.551  ; 8.373  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.102  ; 7.998  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.382  ; 9.174  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.190  ; 8.007  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.408  ; 8.193  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.868  ; 7.679  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.707  ; 7.573  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.006  ; 7.861  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.184 ; 9.722  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.540  ; 8.352  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.259  ; 8.079  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.247  ; 8.078  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.028  ; 7.886  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.407  ; 8.294  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.102 ; 9.594  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.870  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 3.779  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 11.006 ; 10.890 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 11.187 ; 11.041 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 11.187 ; 11.041 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 7.395  ; 7.262  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 7.671  ; 7.512  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.203  ; 8.029  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 7.773  ; 7.670  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 9.002  ; 8.798  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 7.858  ; 7.677  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.067  ; 7.857  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.550  ; 7.364  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.395  ; 7.262  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 7.680  ; 7.537  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.845  ; 9.384  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.193  ; 8.009  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 7.924  ; 7.747  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 7.913  ; 7.747  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.702  ; 7.562  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.067  ; 7.954  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 9.766  ; 9.260  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.719  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 3.628  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 10.562 ; 10.446 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 10.735 ; 10.591 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 10.735 ; 10.591 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -1.980 ; -18.014       ;
; clock_divisor:clk_div|clk_250k                ; -1.031 ; -59.927       ;
; CLOCK_50                                      ; -0.559 ; -5.289        ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -0.953 ; -1.098        ;
; clock_divisor:clk_div|clk_250k                ; -0.452 ; -14.795       ;
; sd_interface:sd_int|init_block:init|state.END ; 1.004  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -47.968       ;
; clock_divisor:clk_div|clk_250k                ; -1.000 ; -109.000      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.394  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                     ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                              ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.980 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.601     ; 1.890      ;
; -1.979 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.624     ; 1.866      ;
; -1.969 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.610     ; 1.870      ;
; -1.939 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.626     ; 1.824      ;
; -1.920 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.624     ; 1.807      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.813      ;
; -1.904 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.610     ; 1.805      ;
; -1.901 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.601     ; 1.811      ;
; -1.876 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.611     ; 1.776      ;
; -1.863 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.599     ; 1.775      ;
; -1.863 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.627     ; 1.747      ;
; -1.860 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.600     ; 1.771      ;
; -1.860 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.626     ; 1.745      ;
; -1.851 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.557     ; 1.717      ;
; -1.834 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.743      ;
; -1.802 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.624     ; 1.689      ;
; -1.801 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.600     ; 1.712      ;
; -1.799 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.599     ; 1.711      ;
; -1.788 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.697      ;
; -1.786 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.557     ; 1.652      ;
; -1.781 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.603     ; 1.689      ;
; -1.774 ; sd_interface:sd_int|init_block:init|response[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.590     ; 1.695      ;
; -1.774 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.599     ; 1.686      ;
; -1.773 ; sd_interface:sd_int|init_block:init|response[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.590     ; 1.694      ;
; -1.772 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.681      ;
; -1.770 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.610     ; 1.671      ;
; -1.767 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.611     ; 1.667      ;
; -1.761 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.610     ; 1.662      ;
; -1.761 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.601     ; 1.671      ;
; -1.760 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.669      ;
; -1.758 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.558     ; 1.623      ;
; -1.758 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.603     ; 1.666      ;
; -1.754 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.601     ; 1.664      ;
; -1.754 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.555     ; 1.622      ;
; -1.753 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.662      ;
; -1.747 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.627     ; 1.631      ;
; -1.746 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.662     ; 1.737      ;
; -1.734 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.624     ; 1.621      ;
; -1.730 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.627     ; 1.614      ;
; -1.713 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.608     ; 1.616      ;
; -1.713 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.626     ; 1.598      ;
; -1.713 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.608     ; 1.616      ;
; -1.709 ; sd_interface:sd_int|init_block:init|response[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.590     ; 1.630      ;
; -1.707 ; sd_interface:sd_int|init_block:init|response[0]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.590     ; 1.628      ;
; -1.706 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.626     ; 1.591      ;
; -1.706 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.599     ; 1.618      ;
; -1.702 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.624     ; 1.589      ;
; -1.700 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.608     ; 1.603      ;
; -1.691 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.599     ; 1.603      ;
; -1.690 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.603     ; 1.598      ;
; -1.689 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.656     ; 1.622      ;
; -1.683 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.600     ; 1.594      ;
; -1.682 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.627     ; 1.566      ;
; -1.681 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.590      ;
; -1.676 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.656     ; 1.610      ;
; -1.670 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.663     ; 1.660      ;
; -1.667 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.555     ; 1.535      ;
; -1.667 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.662     ; 1.658      ;
; -1.654 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.608     ; 1.557      ;
; -1.652 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.557     ; 1.518      ;
; -1.651 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.611     ; 1.551      ;
; -1.649 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.558     ; 1.514      ;
; -1.647 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.657     ; 1.580      ;
; -1.647 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.655     ; 1.581      ;
; -1.645 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.671     ; 1.564      ;
; -1.643 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.557     ; 1.509      ;
; -1.642 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.603     ; 1.550      ;
; -1.641 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.601     ; 1.551      ;
; -1.641 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.610     ; 1.542      ;
; -1.638 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.600     ; 1.549      ;
; -1.636 ; sd_interface:sd_int|init_block:init|response[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.590     ; 1.557      ;
; -1.636 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.656     ; 1.569      ;
; -1.627 ; sd_interface:sd_int|init_block:init|response[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.590     ; 1.548      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[10] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.535      ;
; -1.624 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.608     ; 1.527      ;
; -1.623 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.653     ; 1.559      ;
; -1.619 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.605     ; 1.526      ;
; -1.617 ; sd_interface:sd_int|init_block:init|clock_counter[12] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.526      ;
; -1.614 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.555     ; 1.482      ;
; -1.612 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.660     ; 1.605      ;
; -1.611 ; sd_interface:sd_int|init_block:init|clock_counter[6]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.627     ; 1.495      ;
; -1.602 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.555     ; 1.470      ;
; -1.601 ; sd_interface:sd_int|init_block:init|clock_counter[11] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.604     ; 1.509      ;
; -1.600 ; sd_interface:sd_int|init_block:init|clock_counter[13] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.626     ; 1.485      ;
; -1.600 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.657     ; 1.533      ;
; -1.597 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.624     ; 1.484      ;
; -1.597 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.656     ; 1.531      ;
; -1.595 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.611     ; 1.495      ;
; -1.595 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.656     ; 1.528      ;
; -1.594 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.657     ; 1.527      ;
; -1.592 ; sd_interface:sd_int|init_block:init|clock_counter[8]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.600     ; 1.503      ;
; -1.591 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.501      ;
; -1.583 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.600     ; 1.494      ;
; -1.580 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.671     ; 1.499      ;
; -1.574 ; sd_interface:sd_int|init_block:init|clock_counter[5]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.656     ; 1.507      ;
; -1.574 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.602     ; 1.484      ;
; -1.568 ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.655     ; 1.502      ;
; -1.567 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.654     ; 1.503      ;
; -1.566 ; sd_interface:sd_int|init_block:init|response[7]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.651     ; 1.568      ;
; -1.566 ; sd_interface:sd_int|init_block:init|response[4]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.651     ; 1.568      ;
+--------+-------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.031 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.967      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.051     ; 1.944      ;
; -0.987 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.933      ;
; -0.959 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.905      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.948 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.882      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[4]      ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.873      ;
; -0.940 ; sd_interface:sd_int|init_block:init|clock_counter[0]      ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.886      ;
; -0.939 ; sd_interface:sd_int|init_block:init|clock_counter[3]      ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.885      ;
; -0.914 ; sd_interface:sd_int|init_block:init|response[7]           ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.034     ; 1.867      ;
; -0.914 ; sd_interface:sd_int|init_block:init|response[4]           ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.034     ; 1.867      ;
; -0.911 ; sd_interface:sd_int|init_block:init|clock_counter[3]      ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.857      ;
; -0.910 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.854      ;
; -0.890 ; sd_interface:sd_int|init_block:init|clock_counter[0]      ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.836      ;
; -0.884 ; sd_interface:sd_int|init_block:init|clock_counter[2]      ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.830      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.883 ; sd_interface:sd_int|init_block:init|clock_counter[9]      ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.053     ; 1.817      ;
; -0.879 ; sd_interface:sd_int|init_block:init|clock_counter[7]      ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.050     ; 1.816      ;
; -0.869 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.050     ; 1.806      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.855 ; sd_interface:sd_int|init_block:init|clock_counter[14]     ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.054     ; 1.788      ;
; -0.841 ; sd_interface:sd_int|init_block:init|clock_counter[0]      ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.785      ;
; -0.839 ; sd_interface:sd_int|init_block:init|response[0]           ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.034     ; 1.792      ;
; -0.838 ; sd_interface:sd_int|init_block:init|clock_counter[2]      ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.784      ;
; -0.837 ; sd_interface:sd_int|init_block:init|response[2]           ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.034     ; 1.790      ;
; -0.813 ; sd_interface:sd_int|init_block:init|clock_counter[1]      ; sd_interface:sd_int|init_block:init|clock_counter[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 1.759      ;
; -0.809 ; sd_interface:sd_int|init_block:init|clock_counter[11]     ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.052     ; 1.744      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[12]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[11]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[10]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[8]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[7]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[6]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[4]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[5]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[0]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[1]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[2]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.808 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP ; sd_interface:sd_int|init_block:init|recv_data[3]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.429      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[12]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[11]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[10]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[8]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[7]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[6]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[4]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[5]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[0]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[1]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[2]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.805 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP  ; sd_interface:sd_int|init_block:init|recv_data[3]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.134      ; 1.426      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[12]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[11]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[10]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[8]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[7]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[6]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[4]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[5]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[0]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
; -0.799 ; sd_interface:sd_int|init_block:init|activator             ; sd_interface:sd_int|init_block:init|recv_data[1]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.137      ; 1.423      ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                     ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                 ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.559 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.506      ;
; -0.554 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.501      ;
; -0.553 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.500      ;
; -0.550 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.497      ;
; -0.549 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.496      ;
; -0.540 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.487      ;
; -0.521 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.468      ;
; -0.458 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.404      ;
; -0.450 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.396      ;
; -0.447 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.393      ;
; -0.444 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.391      ;
; -0.440 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.386      ;
; -0.435 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.381      ;
; -0.434 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.380      ;
; -0.433 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.379      ;
; -0.427 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.373      ;
; -0.422 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.368      ;
; -0.410 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.357      ;
; -0.396 ; clock_divisor:clk_div|count_update[11]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.343      ;
; -0.393 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.340      ;
; -0.390 ; clock_divisor:clk_div|count_update[15]          ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.337      ;
; -0.367 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.313      ;
; -0.364 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.310      ;
; -0.363 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.310      ;
; -0.350 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.297      ;
; -0.345 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.291      ;
; -0.338 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.283      ;
; -0.326 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.271      ;
; -0.322 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.267      ;
; -0.306 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.244      ;
; -0.301 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.247      ;
; -0.300 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.246      ;
; -0.297 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.243      ;
; -0.294 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.241      ;
; -0.291 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.237      ;
; -0.288 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.234      ;
; -0.286 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.233      ;
; -0.284 ; clock_divisor:clk_div|count_update[8]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.231      ;
; -0.281 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.228      ;
; -0.280 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.227      ;
; -0.279 ; clock_divisor:clk_div|count_update[11]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.225      ;
; -0.279 ; clock_divisor:clk_div|count_update[10]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.226      ;
; -0.278 ; clock_divisor:clk_div|count_update[13]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.225      ;
; -0.277 ; clock_divisor:clk_div|count_update[15]          ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.223      ;
; -0.277 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.224      ;
; -0.276 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.223      ;
; -0.275 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.222      ;
; -0.275 ; clock_divisor:clk_div|count_update[14]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.222      ;
; -0.274 ; clock_divisor:clk_div|count_update[12]          ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.221      ;
; -0.271 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.218      ;
; -0.268 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.215      ;
; -0.267 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.214      ;
; -0.265 ; clock_divisor:clk_div|count_update[9]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.212      ;
; -0.262 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.209      ;
; -0.258 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.203      ;
; -0.254 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.252 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.190      ;
; -0.251 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.197      ;
; -0.250 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.196      ;
; -0.247 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.192      ;
; -0.244 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.189      ;
; -0.242 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.180      ;
; -0.238 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.176      ;
; -0.238 ; sd_controller:sd_contr|edge_counter[4]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.176      ;
; -0.233 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.179      ;
; -0.229 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.175      ;
; -0.227 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.174      ;
; -0.220 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.166      ;
; -0.220 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.158      ;
; -0.219 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.165      ;
; -0.211 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.158      ;
; -0.198 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.145      ;
; -0.193 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.140      ;
; -0.190 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.135      ;
; -0.189 ; sd_controller:sd_contr|edge_counter[3]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.127      ;
; -0.186 ; clock_divisor:clk_div|count_update[3]           ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.131      ;
; -0.184 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.122      ;
; -0.182 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.128      ;
; -0.181 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.127      ;
; -0.175 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.120      ;
; -0.174 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.112      ;
; -0.174 ; sd_controller:sd_contr|edge_counter[4]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.112      ;
; -0.171 ; clock_divisor:clk_div|count_update[7]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.116      ;
; -0.170 ; sd_controller:sd_contr|edge_counter[2]          ; sd_controller:sd_contr|edge_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.108      ;
; -0.170 ; sd_controller:sd_contr|edge_counter[4]          ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.108      ;
; -0.169 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.115      ;
; -0.166 ; sd_controller:sd_contr|edge_counter[6]          ; sd_controller:sd_contr|edge_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.104      ;
; -0.165 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.111      ;
; -0.162 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.108      ;
; -0.161 ; clock_divisor:clk_div|count_update[1]           ; clock_divisor:clk_div|count_update[10]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.107      ;
; -0.159 ; sd_controller:sd_contr|edge_counter[3]          ; sd_controller:sd_contr|edge_counter[14] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.097      ;
; -0.158 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.104      ;
; -0.158 ; clock_divisor:clk_div|count_update[6]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.103      ;
; -0.157 ; clock_divisor:clk_div|count_update[5]           ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.040     ; 1.104      ;
; -0.152 ; clock_divisor:clk_div|count_update[4]           ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.098      ;
; -0.152 ; clock_divisor:clk_div|count_update[0]           ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.098      ;
; -0.152 ; sd_controller:sd_contr|edge_counter[1]          ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.049     ; 1.090      ;
; -0.151 ; clock_divisor:clk_div|count_update[2]           ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.097      ;
; -0.148 ; sd_interface:sd_int|init_block:init|response[2] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.011     ; 1.114      ;
; -0.146 ; sd_interface:sd_int|init_block:init|response[0] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.011     ; 1.112      ;
+--------+-------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.953 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 4.121      ; 3.387      ;
; -0.145 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 1.528      ; 1.602      ;
; 0.015  ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 4.121      ; 3.855      ;
; 0.044  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 0.833      ;
; 0.074  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.900      ; 1.058      ;
; 0.174  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.180  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.244      ; 0.508      ;
; 0.194  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 0.983      ;
; 0.251  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.384      ;
; 0.264  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.053      ;
; 0.284  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.073      ;
; 0.291  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.080      ;
; 0.292  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.298  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.087      ;
; 0.299  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.311  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.444      ;
; 0.332  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.244      ; 0.660      ;
; 0.335  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.244      ; 0.663      ;
; 0.342  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.131      ;
; 0.345  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.134      ;
; 0.377  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.166      ;
; 0.396  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.185      ;
; 0.398  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.244      ; 0.726      ;
; 0.401  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.244      ; 0.729      ;
; 0.441  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.574      ;
; 0.442  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.575      ;
; 0.442  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.575      ;
; 0.442  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.575      ;
; 0.442  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.575      ;
; 0.443  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.576      ;
; 0.443  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.576      ;
; 0.445  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.578      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.581      ;
; 0.449  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.584      ;
; 0.451  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.584      ;
; 0.451  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.584      ;
; 0.451  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.584      ;
; 0.452  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.241      ;
; 0.452  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.585      ;
; 0.452  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.585      ;
; 0.454  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.587      ;
; 0.454  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.587      ;
; 0.454  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.587      ;
; 0.454  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.587      ;
; 0.455  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.588      ;
; 0.455  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.588      ;
; 0.456  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.705      ; 1.245      ;
; 0.459  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.244      ; 0.792      ;
; 0.467  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.244      ; 0.795      ;
; 0.473  ; sd_interface:sd_int|init_block:init|response[6]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.186      ; 0.773      ;
; 0.487  ; sd_interface:sd_int|init_block:init|response[5]      ; sd_controller:sd_contr|gate_signal                   ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 0.186      ; 0.787      ;
; 0.504  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.637      ;
; 0.505  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.638      ;
; 0.505  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.638      ;
; 0.505  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.638      ;
; 0.506  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.639      ;
; 0.506  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.639      ;
; 0.507  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.640      ;
; 0.508  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.641      ;
; 0.508  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.641      ;
; 0.508  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.641      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                    ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[46]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[45]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[42]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[41]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[40]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[16]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[15]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[11]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[9]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[7]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[6]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[5]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[4]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[3]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.452 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[2]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.246      ;
; -0.439 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[44]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.491      ; 2.261      ;
; -0.438 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[13]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.261      ;
; -0.352 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[43]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.347      ;
; -0.337 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[38]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.362      ;
; -0.304 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI_bit               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.394      ;
; -0.275 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[26]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.487      ; 2.421      ;
; -0.275 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[22]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.487      ; 2.421      ;
; -0.250 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[30]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.448      ;
; -0.240 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[23]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.487      ; 2.456      ;
; -0.238 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[21]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.487      ; 2.458      ;
; -0.237 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[24]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.487      ; 2.459      ;
; -0.233 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[17]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.487      ; 2.463      ;
; -0.233 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[25]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.487      ; 2.463      ;
; -0.231 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[36]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.467      ;
; -0.230 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[0]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.468      ;
; -0.229 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[19]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.469      ;
; -0.228 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[32]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.470      ;
; -0.217 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[47]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.482      ;
; -0.216 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[10]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.483      ;
; -0.214 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[39]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.485      ;
; -0.212 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[12]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.487      ;
; -0.210 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[14]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.489      ;
; -0.195 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[1]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.503      ;
; -0.194 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[27]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.505      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[8]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.490      ; 2.506      ;
; -0.182 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|CS_bit                 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.491      ; 2.518      ;
; -0.156 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[28]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.542      ;
; -0.156 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[20]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.542      ;
; -0.155 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[34]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.543      ;
; -0.155 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[29]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.543      ;
; -0.154 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[35]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.544      ;
; -0.154 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[31]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.544      ;
; -0.151 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[37]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.547      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[18]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.548      ;
; -0.149 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[33]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.489      ; 2.549      ;
; -0.093 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[43]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.106      ;
; -0.086 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[38]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.113      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[46]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[45]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[42]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[41]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[40]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[16]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[15]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[11]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[9]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[7]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[6]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[5]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[4]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[3]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[2]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.126      ;
; -0.052 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[44]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.491      ; 2.148      ;
; -0.052 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[13]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.147      ;
; -0.047 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI_bit               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.151      ;
; -0.044 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[22]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.487      ; 2.152      ;
; -0.043 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[26]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.487      ; 2.153      ;
; -0.025 ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.645      ; 0.724      ;
; -0.017 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[23]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.487      ; 2.179      ;
; -0.016 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[21]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.487      ; 2.180      ;
; -0.015 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[24]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.487      ; 2.181      ;
; -0.014 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[36]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.184      ;
; -0.013 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[0]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.185      ;
; -0.012 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[19]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.186      ;
; -0.011 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[17]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.487      ; 2.185      ;
; -0.011 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[25]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.487      ; 2.185      ;
; -0.011 ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[32]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.187      ;
; -0.008 ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.649      ; 0.745      ;
; 0.007  ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.671      ; 0.782      ;
; 0.010  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.595      ; 0.709      ;
; 0.011  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[30]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.209      ;
; 0.013  ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.603      ; 0.720      ;
; 0.013  ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; sd_interface:sd_int|init_block:init|state.END              ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.667      ; 0.784      ;
; 0.013  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|CS_bit                 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.491      ; 2.213      ;
; 0.023  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.597      ; 0.724      ;
; 0.024  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[1]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.489      ; 2.222      ;
; 0.024  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[27]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.223      ;
; 0.025  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[8]                ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.224      ;
; 0.028  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[47]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.227      ;
; 0.029  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[10]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.228      ;
; 0.030  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.591      ; 0.725      ;
; 0.031  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[39]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.230      ;
; 0.033  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[12]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.232      ;
; 0.034  ; sd_interface:sd_int|init_block:init|state.END                        ; sd_interface:sd_int|init_block:init|MOSI[14]               ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.490      ; 2.233      ;
; 0.039  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.616      ; 0.759      ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                          ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                              ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 1.004 ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.443     ; 0.581      ;
; 1.107 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0        ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.372     ; 0.755      ;
; 1.120 ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.500     ; 0.640      ;
; 1.148 ; sd_interface:sd_int|init_block:init|state.SEND_CMD41       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 0.741      ;
; 1.162 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.445     ; 0.737      ;
; 1.241 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.501     ; 0.760      ;
; 1.248 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.420     ; 0.848      ;
; 1.256 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.477     ; 0.799      ;
; 1.291 ; sd_interface:sd_int|init_block:init|state.READ_CMD55_RESP  ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.420     ; 0.891      ;
; 1.346 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0        ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.476     ; 0.890      ;
; 1.365 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.478     ; 0.907      ;
; 1.388 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.430     ; 0.978      ;
; 1.389 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8        ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.475     ; 0.934      ;
; 1.403 ; sd_interface:sd_int|init_block:init|state.0000             ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.381     ; 1.042      ;
; 1.403 ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.418     ; 1.005      ;
; 1.417 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.429     ; 1.008      ;
; 1.436 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.382     ; 1.074      ;
; 1.439 ; sd_interface:sd_int|init_block:init|state.SEND_CMD55       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.417     ; 1.042      ;
; 1.464 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.485     ; 0.999      ;
; 1.468 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.382     ; 1.106      ;
; 1.468 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.486     ; 1.002      ;
; 1.470 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.486     ; 1.004      ;
; 1.477 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.483     ; 1.014      ;
; 1.482 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.429     ; 1.073      ;
; 1.496 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.425     ; 1.091      ;
; 1.503 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.424     ; 1.099      ;
; 1.509 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.425     ; 1.104      ;
; 1.515 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.424     ; 1.111      ;
; 1.519 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.429     ; 1.110      ;
; 1.521 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.114      ;
; 1.526 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.434     ; 1.112      ;
; 1.533 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.501     ; 1.052      ;
; 1.539 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.430     ; 1.129      ;
; 1.544 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.137      ;
; 1.548 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.141      ;
; 1.555 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.450     ; 1.125      ;
; 1.559 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.152      ;
; 1.566 ; sd_interface:sd_int|init_block:init|state.READ_ACMD41_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.419     ; 1.167      ;
; 1.569 ; sd_interface:sd_int|init_block:init|clock_counter[12]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.429     ; 1.160      ;
; 1.571 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.164      ;
; 1.574 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.482     ; 1.112      ;
; 1.579 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.498     ; 1.101      ;
; 1.583 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.437     ; 1.166      ;
; 1.588 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.434     ; 1.174      ;
; 1.590 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.500     ; 1.110      ;
; 1.591 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.430     ; 1.181      ;
; 1.592 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.484     ; 1.128      ;
; 1.592 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.382     ; 1.230      ;
; 1.592 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.483     ; 1.129      ;
; 1.600 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.419     ; 1.201      ;
; 1.616 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.498     ; 1.138      ;
; 1.617 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.450     ; 1.187      ;
; 1.618 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.211      ;
; 1.620 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.501     ; 1.139      ;
; 1.629 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.484     ; 1.165      ;
; 1.633 ; sd_interface:sd_int|init_block:init|response[1]            ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.480     ; 1.173      ;
; 1.634 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.486     ; 1.168      ;
; 1.634 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.428     ; 1.226      ;
; 1.636 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.379     ; 1.277      ;
; 1.638 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.483     ; 1.175      ;
; 1.639 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.379     ; 1.280      ;
; 1.641 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.234      ;
; 1.642 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.434     ; 1.228      ;
; 1.643 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.485     ; 1.178      ;
; 1.644 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.381     ; 1.283      ;
; 1.647 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.482     ; 1.185      ;
; 1.648 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.500     ; 1.168      ;
; 1.652 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.498     ; 1.174      ;
; 1.658 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.425     ; 1.253      ;
; 1.659 ; sd_interface:sd_int|init_block:init|clock_counter[13]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.426     ; 1.253      ;
; 1.660 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.482     ; 1.198      ;
; 1.661 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.453     ; 1.228      ;
; 1.661 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.437     ; 1.244      ;
; 1.664 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP   ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.422     ; 1.262      ;
; 1.665 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.424     ; 1.261      ;
; 1.665 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.483     ; 1.202      ;
; 1.666 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.425     ; 1.261      ;
; 1.671 ; sd_interface:sd_int|init_block:init|clock_counter[2]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.450     ; 1.241      ;
; 1.673 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.424     ; 1.269      ;
; 1.673 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.485     ; 1.208      ;
; 1.674 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.437     ; 1.257      ;
; 1.674 ; sd_interface:sd_int|init_block:init|clock_counter[1]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.482     ; 1.212      ;
; 1.679 ; sd_interface:sd_int|init_block:init|clock_counter[12]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.484     ; 1.215      ;
; 1.680 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.491     ; 1.209      ;
; 1.680 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.485     ; 1.215      ;
; 1.681 ; sd_interface:sd_int|init_block:init|clock_counter[0]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.427     ; 1.274      ;
; 1.681 ; sd_interface:sd_int|init_block:init|clock_counter[7]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.482     ; 1.219      ;
; 1.684 ; sd_interface:sd_int|init_block:init|response[3]            ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.480     ; 1.224      ;
; 1.689 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.428     ; 1.281      ;
; 1.690 ; sd_interface:sd_int|init_block:init|clock_counter[4]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.453     ; 1.257      ;
; 1.692 ; sd_interface:sd_int|init_block:init|response[6]            ; sd_interface:sd_int|init_block:init|next_state.END_1287              ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.480     ; 1.232      ;
; 1.693 ; sd_interface:sd_int|init_block:init|clock_counter[3]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.434     ; 1.279      ;
; 1.696 ; sd_interface:sd_int|init_block:init|clock_counter[10]      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.426     ; 1.290      ;
; 1.698 ; sd_interface:sd_int|init_block:init|clock_counter[12]      ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.500     ; 1.218      ;
; 1.699 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.424     ; 1.295      ;
; 1.703 ; sd_interface:sd_int|init_block:init|clock_counter[14]      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.430     ; 1.293      ;
; 1.703 ; sd_interface:sd_int|init_block:init|clock_counter[6]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.453     ; 1.270      ;
; 1.704 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.434     ; 1.290      ;
; 1.705 ; sd_interface:sd_int|init_block:init|clock_counter[8]       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.425     ; 1.300      ;
; 1.707 ; sd_interface:sd_int|init_block:init|clock_counter[5]       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.485     ; 1.242      ;
+-------+------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[13]|clk                        ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[14]|clk                        ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[15]|clk                        ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[8]|clk                         ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[9]|clk                         ;
; -0.070 ; -0.070       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; -0.070 ; -0.070       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.008  ; 0.192        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|clk_250k|clk                                 ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[0]|clk                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[10]|clk                         ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.0000        ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1351|datab                          ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD55_1319|datac                         ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD55_RESP_1311|datac                    ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_ACMD41_RESP_1295|datac                   ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD41_1303|datac                         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1327|datac                     ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1287|datad                                ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1343|datad                     ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1335|datad                          ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.0000_1359|datad                               ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                               ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                              ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                               ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                                 ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_ACMD41_RESP_1295 ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1327   ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD41_1303       ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.0000_1359|datad                               ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD55_RESP_1311  ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1343|datad                     ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1335|datad                          ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD55_1319       ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1287|datad                                ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_ACMD41_RESP_1295|datac                   ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1327|datac                     ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.0000_1359             ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD41_1303|datac                         ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1343   ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1335        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1287              ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD55_RESP_1311|datac                    ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD55_1319|datac                         ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1351        ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1351|datab                          ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 1.726 ; 2.622 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 1.726 ; 2.622 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 0.810 ; 1.790 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 0.810 ; 1.790 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.297 ; -1.183 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.297 ; -1.183 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.495 ; -1.450 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.495 ; -1.450 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 6.377 ; 6.180 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.673 ; 4.700 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.949 ; 5.018 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.740 ; 4.789 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 5.377 ; 5.512 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.758 ; 4.792 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.863 ; 4.904 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.575 ; 4.590 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.512 ; 4.525 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.643 ; 4.650 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.377 ; 6.180 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.924 ; 4.965 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.771 ; 4.792 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.786 ; 4.800 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.663 ; 4.670 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.887 ; 4.940 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.304 ; 6.084 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 2.353 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 2.425 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.508 ; 6.821 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 6.578 ; 6.901 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 6.578 ; 6.901 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.346 ; 4.357 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.503 ; 4.527 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.765 ; 4.829 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.565 ; 4.609 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 5.176 ; 5.303 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.582 ; 4.612 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.683 ; 4.721 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.407 ; 4.419 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.346 ; 4.357 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.471 ; 4.475 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.196 ; 5.996 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.741 ; 4.778 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.594 ; 4.612 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.609 ; 4.620 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.489 ; 4.494 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.706 ; 4.755 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.126 ; 5.903 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 2.280 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 2.347 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.261 ; 6.559 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 6.328 ; 6.636 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 6.328 ; 6.636 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                          ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                               ; -5.146   ; -1.346  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                      ; -2.250   ; -1.346  ; N/A      ; N/A     ; -3.000              ;
;  clock_divisor:clk_div|clk_250k                ; -3.267   ; -0.566  ; N/A      ; N/A     ; -1.285              ;
;  sd_interface:sd_int|init_block:init|state.END ; -5.146   ; 1.004   ; N/A      ; N/A     ; 0.394               ;
; Design-wide TNS                                ; -302.942 ; -24.015 ; 0.0      ; 0.0     ; -190.61             ;
;  CLOCK_50                                      ; -46.343  ; -1.492  ; N/A      ; N/A     ; -50.545             ;
;  clock_divisor:clk_div|clk_250k                ; -209.357 ; -22.523 ; N/A      ; N/A     ; -140.065            ;
;  sd_interface:sd_int|init_block:init|state.END ; -47.242  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.560 ; 4.155 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.560 ; 4.155 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.024 ; 2.674 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.024 ; 2.674 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.297 ; -1.141 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.297 ; -1.141 ; Rise       ; CLOCK_50                       ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.495 ; -1.450 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.495 ; -1.450 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 11.261 ; 10.876 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.760  ; 8.650  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.375  ; 9.265  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.896  ; 8.836  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 10.262 ; 10.166 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.990  ; 8.851  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 9.224  ; 9.057  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 8.626  ; 8.489  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 8.467  ; 8.364  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.791  ; 8.679  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 11.261 ; 10.876 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 9.338  ; 9.225  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 9.046  ; 8.923  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.035  ; 8.917  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.815  ; 8.705  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 9.218  ; 9.158  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 11.167 ; 10.741 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 4.246  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 4.223  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 12.076 ; 12.170 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 12.272 ; 12.343 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 12.272 ; 12.343 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.346 ; 4.357 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.503 ; 4.527 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.765 ; 4.829 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.565 ; 4.609 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 5.176 ; 5.303 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.582 ; 4.612 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.683 ; 4.721 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.407 ; 4.419 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.346 ; 4.357 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.471 ; 4.475 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.196 ; 5.996 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.741 ; 4.778 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.594 ; 4.612 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.609 ; 4.620 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.489 ; 4.494 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.706 ; 4.755 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.126 ; 5.903 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 2.280 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 2.347 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.261 ; 6.559 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 6.328 ; 6.636 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 6.328 ; 6.636 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SD_DAT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                           ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 396      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 10       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 521      ; 16       ; 378      ; 96       ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 10       ; 0        ; 50       ; 50       ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 365      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 396      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 10       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 521      ; 16       ; 378      ; 96       ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 10       ; 0        ; 50       ; 50       ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 365      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 10 02:43:04 2015
Info: Command: quartus_sta sd_card -c sd_card
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sd_card.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divisor:clk_div|clk_250k clock_divisor:clk_div|clk_250k
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_interface:sd_int|init_block:init|state.END sd_interface:sd_int|init_block:init|state.END
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.146             -47.242 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -3.267            -209.357 clock_divisor:clk_div|clk_250k 
    Info (332119):    -2.250             -46.343 CLOCK_50 
Info (332146): Worst-case hold slack is -1.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.346              -1.492 CLOCK_50 
    Info (332119):    -0.566             -22.523 clock_divisor:clk_div|clk_250k 
    Info (332119):     2.074               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -140.065 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.473               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.631
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.631             -42.588 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -2.938            -191.434 clock_divisor:clk_div|clk_250k 
    Info (332119):    -1.974             -38.064 CLOCK_50 
Info (332146): Worst-case hold slack is -1.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.085              -1.132 CLOCK_50 
    Info (332119):    -0.504             -18.314 clock_divisor:clk_div|clk_250k 
    Info (332119):     1.933               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -140.065 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.456               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.980             -18.014 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -1.031             -59.927 clock_divisor:clk_div|clk_250k 
    Info (332119):    -0.559              -5.289 CLOCK_50 
Info (332146): Worst-case hold slack is -0.953
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.953              -1.098 CLOCK_50 
    Info (332119):    -0.452             -14.795 clock_divisor:clk_div|clk_250k 
    Info (332119):     1.004               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.968 CLOCK_50 
    Info (332119):    -1.000            -109.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.394               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 536 megabytes
    Info: Processing ended: Thu Sep 10 02:43:07 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


