## *并行块*
**begin...end** 标识的是顺序快；**fork...join** 标识的是并行快。

- 块内语句并行执行，disable语句跳出该流程。
- 可被其他语句调用，也可通过层次名调用。
  
## 关键字*automatic* 自动属性 
Verilog默认是静态分配方式，内存仅分配一次（没有堆栈）。

  - **automatic** 对应于c中的可重入（每次调用都分配一次变量内存），fork同一代码会产生竞争。
  - **non-automatic** 对应static，在所有调用中全局共享。 

给module/interface加上automatic属性，可使module或interface内的
过程认为automatic，可实现递归/可重入/多线程等操作。

多线程操作由编译器决定操作顺序。

## *function/task/generate* 语句

**generate** 可基于条件语句或参数，重复生成多个模块实例/代码块。
- 条件生成构造 
  **generate if**/**generate case**,
    基于一组条件生成代码。
- 参数化模块，基于一组参数自定义设计。

**function** 可综合。一般用于计算，或用来代替组合逻辑。不能有输出端口，可通过函数名返回一个值。

    函数在零时间执行，不能包含时间控制，也不可用于测试。
    
    可调用本模块内其他函数，不可以调用任务。
    
    不能声明wire类型的变量。

    所有输入输出都是局部寄存器。

**task** 可综合/测试。一般用于测试/行为描述模块。

    可调用本模块内其他任务/函数，或调用本身。

    不能声明wire类型的变量，不能出现过程块（initial/always）。

    所有输入输出都是局部寄存器。

    关键字 disable 可禁止任务执行。

    任务只有一组本地变量，同一时刻调用两次相同任务会导致错误。

**Task 和 Function 的区别/注意点**
    
    task和function说明语句分别用来定义任务和函数，利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。

task和function说明语句的不同点：

（1）函数只能与主模块共用同一个仿真时间单位，而任务可以定义自己的仿真时间单位。

（2）函数不能启动任务，而任务能启动其他任务和函数。

（3）函数至少要有一个输入变量，而任务可以没有或有多个任何类型的变量。

（4）函数返回一个值，而任务则不返回值。

函数(function)的目的是通过返回一个值来响应输入信号的值。

而任务(task)能支持多种目的，能计算多个结果值，这些结果值只能通过被调用的任务的输出端口送出。

**System verilog**


always_comb:
Is for combinatorial logic, it is replacement for always @* when you do not want a latch. Now we can now differentiate our design intent between when we want and do not want latches.

always_ff @(posedge clk) :
Represents a flip-flop (ff), the process is triggered (executed) on every positive edge of the clock. This replaces always @(posedge clk).



always_comb is not equivalent to always @*, and you should no longer be using always @*. The biggest reason is that always @* does not work when constants or parameters are involved in the logic. They do not generate events to trigger the execution of the block. always_comb guarantees execution at time 0.


They are SystemVerilog and IPs are often design to be backwards compatible with Verilog, so usage of always @* will continue. Considering how many beginners post questions with manual sensitivity list I think we have a way to go before always_comb becomes the norm. – 

Yep, just think how long it is taking people to switch from using comment pragmas like //synthesis translate on to using ` ifdef SYNTHESIS. It's been over 25 years since `ifdef was added to Verilog. –


**“+:” “-:” 符号的意思**
  
  The value to the left always the starting index. The number to the right is the width and must be a positive constant. the + and - indicates to select the bits of a higher or lower index value then the starting index.
 对于小端格式地址 high-low，addr[pointer +: 2] 等价于 {addr[pointer+1],addr[pointer]}；对于大端则{addr[pointer],addr[pointer+1]}


## *其他语法规则*
  ***信号多驱动问题-不能在多个always块中改变同一信号。***


## *其他注意点*

**VCD、VPD：**
 VCD格式保存sim的历史结果，VPD比VCD可以压缩的更小。

**Linear-feedback shift register，线性反馈移位寄存器：**
 a linear-feedback shift register (LFSR) is a shift register whose input bit is a linear function of its previous state.

**Clock Jitter/Skew/Drift/Glitch/Wander**

`jitter`，时基误差。
  - 绝对抖动：时钟边沿和理想时钟的误差。
  - 周期抖动：描述时钟在短期内从一个周期到另个周期的变化，即**短期clk频率上的抖动**。比如级联电路可能会累积噪声产生抖动。可能取决于很多因素，也和clk相位噪声有关。

`wander`，时钟漂移，和jitter相反，描述长期的时钟误差。

`drift`，时钟漂移，由于**物理硬件精度有限**。描述特定周期的时钟速率逐渐和参考时钟偏离的现象，所有时钟都会漂移，除非重新同步。产生的根本原因是用来产生时钟的机制，其精度始终是有限的。

`skew`，时钟偏斜。指的是**同一时钟源clk在不同时间到达不同部件之后**，由于门电路或导线信号传播延迟等造成的**相位上的偏差**，根据寄存器接收信号偏差的早晚可分为积极/正偏差和消极/负偏差。时钟偏斜永远存在，到一定程度会影响电路时序。

`glitch`，信号毛刺。可由组合逻辑产生。比如在多时钟情况下多次切换，会造成时钟切换不同步产生毛刺（可用独热码实现）。
    
      要求时钟选择信号是独热码，本时钟对应的选择信号及其他时钟开启状态的信号作为输入，分别通过两个本时钟域的寄存器打两拍以消除亚稳态。来自其他时钟域信号的反相信号和本时钟域的选择信号作与运算后再打拍，用来控制对应的clock gating。这里其他时钟域的信号取反，是为了保证在其他时钟没有完全关闭时，本时钟不会被打开。各时钟clock gating的输出通过一个或门集合在一起送到后续电路。
————————————————                    
*[无毛刺切换时钟-csdn原文链接](https://blog.csdn.net/weixin_41155581/article/details/122096470)*


    Jitter is defined the short-term variations (long-term or slow variations are called wander) of the significant instants of a digital signal from their ideal positions in time. In case of a clock next rising or falling edge may come after or before the accuate cycle time..

    There can be many reasons inlcuding power supply variations, switching noise（开关噪声）, cross-talk（串扰）.. Random (gaussian) jitter due to temperature variations and semicinductor dopping variations（半导体掺杂变化） in devices.

*[clock jitter产生原因-原文链接](https://www.edaboard.com/threads/what-is-a-clock-jitter-and-when-does-it-occur.12850/)*
