
# risc v monociclo segmentado

Un monociclo segmentado en RISC-V 32 es un tipo de arquitectura de procesador que divide la ejecución de una instrucción en varias etapas (segmentos) como fetch, decode, execute, memory access, y write-back. Cada etapa se ejecuta en un ciclo de reloj diferente, permitiendo que múltiples instrucciones se procesen simultáneamente en distintas etapas del pipeline. Esto mejora la eficiencia y el rendimiento en comparación con un diseño de ciclo único, donde cada instrucción completa todas sus etapas en un solo ciclo de reloj.


## Documentation

[Arquitectura de Computadoras con RISC-V](https://editorial.utp.edu.co/ingenierias/arquitectura-de-computadoras-con-risc-v/)


## Authors

- [@stivcs](https://www.github.com/stivcs)


## Used By

Este proyecto se utilizo para el curso de arquitectura de computadores


