---
title: 13.verilog HDL组合电路之奇偶校验器
date: 2025-08-07 17:45:00
permalink: /pages/Verilog_13/
---

# **奇偶校验器：Parity Checker模块的实现**

## **1. 功能说明**

**奇偶校验器**用于检测一个二进制数据中 `1` 的个数是奇数还是偶数。  
是数字通信中的老熟人，常用于**错误检测（Error Detection）**中。

> 不纠错，只报错：这玩意不会修数据，但能告诉你“传的可能不对”。

---

## **2. 校验类型**

### **2.1 奇校验（Odd Parity）**

> 在原始数据后面加一个**奇校验位**，使得**整体1的个数为奇数**。

例：`1011`（三个1）→ 校验位为 `0`，保证总共有3个1  
   `1000`（一个1）→ 校验位为 `0`  
   `1100`（两个1）→ 校验位为 `1`

### **2.2 偶校验（Even Parity）**

> 校验位保证**总1的个数为偶数**。

例：`1011`（三个1）→ 校验位为 `1`（凑成四个1）  
  `1100`（两个1）→ 校验位为 `0`

---

## **3. 原理分析：全体异或判断**

关键结论：

- **所有位异或的结果** = **奇偶校验结果**
- 因为异或就是：“不同为1，相同为0”，正好能记录1的奇偶性。

所以：

- `P = D[3] ^ D[2] ^ D[1] ^ D[0]` 就能输出奇偶信息。

---

## **4. Verilog实现方式**

### **4.1 结构性描述：逐级异或（适合教学/多位扩展）**

```verilog
module parity_checker_struct (
    input wire [3:0] D,    // 原始4位数据
    output wire parity_odd,
    output wire parity_even
);
    wire xor1, xor2;

    assign xor1 = D[3] ^ D[2];
    assign xor2 = xor1 ^ D[1];
    assign parity_odd  = xor2 ^ D[0];
    assign parity_even = ~parity_odd;
endmodule


```

### **说明：**

- 逐级展开异或，逻辑路径清晰，适合结构化学习
- 输出两个信号，一个奇校验位，一个偶校验位

------

### **4.2 抽象描述：直接异或所有位**

```verilog
module parity_checker_abstract (
    input wire [7:0] D,      // 8位数据
    output wire parity_odd,
    output wire parity_even
);
    assign parity_odd  = ^D;     // 按位异或归约（^D 表示从 D[7] 到 D[0] 全异或）
    assign parity_even = ~^D;
endmodule
```

### **说明：**

- `^D` 是 Verilog 的“归约异或”操作符，非常简洁
- 支持任意位宽，适合实际项目使用
