Fitter report for TestTM1637
Thu Apr 22 21:55:01 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 22 21:55:01 2021           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; TestTM1637                                      ;
; Top-level Entity Name              ; TestTM1637                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,011 / 4,608 ( 22 % )                          ;
;     Total combinational functions  ; 984 / 4,608 ( 21 % )                            ;
;     Dedicated logic registers      ; 402 / 4,608 ( 9 % )                             ;
; Total registers                    ; 402                                             ;
; Total pins                         ; 7 / 89 ( 8 % )                                  ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1399 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1399 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1396    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/victor/workspace-quartus/TestTM1637/output_files/TestTM1637.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,011 / 4,608 ( 22 % ) ;
;     -- Combinational with no register       ; 609                    ;
;     -- Register only                        ; 27                     ;
;     -- Combinational with a register        ; 375                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 532                    ;
;     -- 3 input functions                    ; 113                    ;
;     -- <=2 input functions                  ; 339                    ;
;     -- Register only                        ; 27                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 697                    ;
;     -- arithmetic mode                      ; 287                    ;
;                                             ;                        ;
; Total registers*                            ; 402 / 4,851 ( 8 % )    ;
;     -- Dedicated logic registers            ; 402 / 4,608 ( 9 % )    ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 72 / 288 ( 25 % )      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 7 / 89 ( 8 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 2 / 8 ( 25 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 6%           ;
; Maximum fan-out                             ; 349                    ;
; Highest non-global fan-out                  ; 43                     ;
; Total fan-out                               ; 4141                   ;
; Average fan-out                             ; 2.92                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1011 / 4608 ( 22 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 609                  ; 0                              ;
;     -- Register only                        ; 27                   ; 0                              ;
;     -- Combinational with a register        ; 375                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 532                  ; 0                              ;
;     -- 3 input functions                    ; 113                  ; 0                              ;
;     -- <=2 input functions                  ; 339                  ; 0                              ;
;     -- Register only                        ; 27                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 697                  ; 0                              ;
;     -- arithmetic mode                      ; 287                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 402                  ; 0                              ;
;     -- Dedicated logic registers            ; 402 / 4608 ( 9 % )   ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 72 / 288 ( 25 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 7                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4141                 ; 0                              ;
;     -- Registered Connections               ; 1097                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 5                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock_in ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key      ; 144   ; 2        ; 1            ; 14           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; led     ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; scl     ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; scl_deb ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sda     ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sda_deb ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 19 ( 21 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 23 ( 4 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 23 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 4 / 24 ( 17 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; led                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clock_in                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; scl_deb                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; sda_deb                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; scl                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; sda                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; key                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                       ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name             ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
; |TestTM1637                ; 1011 (0)    ; 402 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 609 (0)      ; 27 (0)            ; 375 (0)          ; |TestTM1637                     ; work         ;
;    |control_tm1637:inst|   ; 132 (132)   ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 2 (2)             ; 55 (55)          ; |TestTM1637|control_tm1637:inst ; work         ;
;    |divider_clock:inst5|   ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 33 (33)          ; |TestTM1637|divider_clock:inst5 ; work         ;
;    |key:inst2|             ; 104 (104)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 1 (1)             ; 32 (32)          ; |TestTM1637|key:inst2           ; work         ;
;    |reset:inst3|           ; 48 (48)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 6 (6)             ; 28 (28)          ; |TestTM1637|reset:inst3         ; work         ;
;    |timer:inst11|          ; 596 (596)   ; 191 (191)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (405)    ; 13 (13)           ; 178 (178)        ; |TestTM1637|timer:inst11        ; work         ;
;    |tm1637:inst4|          ; 85 (85)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 4 (4)             ; 49 (49)          ; |TestTM1637|tm1637:inst4        ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; sda      ; Output   ; --            ; --            ; --                    ; --  ;
; sda_deb  ; Output   ; --            ; --            ; --                    ; --  ;
; scl      ; Output   ; --            ; --            ; --                    ; --  ;
; led      ; Output   ; --            ; --            ; --                    ; --  ;
; scl_deb  ; Output   ; --            ; --            ; --                    ; --  ;
; clock_in ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; clock_in                     ;                   ;         ;
; key                          ;                   ;         ;
;      - key:inst2|always0~0   ; 1                 ; 6       ;
;      - key:inst2|always0~1   ; 1                 ; 6       ;
;      - key:inst2|button_on~0 ; 1                 ; 6       ;
+------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                 ;
+---------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                  ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clock_in                              ; PIN_17             ; 349     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; control_tm1637:inst|cur_state.S_WAITC ; LCFF_X18_Y9_N21    ; 9       ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; control_tm1637:inst|data_latch        ; LCFF_X18_Y9_N1     ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_tm1637:inst|data_out[6]~2     ; LCCOMB_X10_Y9_N14  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_tm1637:inst|time_wait[31]~1   ; LCCOMB_X15_Y9_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; divider_clock:inst5|LessThan0~10      ; LCCOMB_X7_Y2_N0    ; 34      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; divider_clock:inst5|div_clk           ; LCFF_X7_Y2_N9      ; 53      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; key:inst2|button_on                   ; LCFF_X20_Y2_N29    ; 22      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; key:inst2|cnt_divider[5]~40           ; LCCOMB_X19_Y2_N10  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset:inst3|always0~4                 ; LCCOMB_X25_Y12_N30 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset:inst3|reset                     ; LCFF_X24_Y10_N21   ; 36      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; tm1637:inst4|sda_en~3                 ; LCCOMB_X22_Y10_N18 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; tm1637:inst4|sda_en~en                ; LCFF_X22_Y10_N25   ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; tm1637:inst4|wait_count[4]~0          ; LCCOMB_X19_Y10_N22 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                 ;
+-----------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                        ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+---------------+---------+----------------------+------------------+---------------------------+
; clock_in                    ; PIN_17        ; 349     ; Global Clock         ; GCLK2            ; --                        ;
; divider_clock:inst5|div_clk ; LCFF_X7_Y2_N9 ; 53      ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------+---------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; timer:inst11|always0~16               ; 43      ;
; key:inst2|always0~1                   ; 40      ;
; timer:inst11|LessThan1~9              ; 39      ;
; timer:inst11|LessThan0~9              ; 39      ;
; timer:inst11|cnt_divider[31]          ; 39      ;
; timer:inst11|LessThan0~1              ; 38      ;
; reset:inst3|reset                     ; 36      ;
; control_tm1637:inst|time_wait[31]     ; 34      ;
; divider_clock:inst5|LessThan0~10      ; 34      ;
; timer:inst11|sec_d~1                  ; 33      ;
; control_tm1637:inst|LessThan0~9       ; 33      ;
; reset:inst3|always0~4                 ; 33      ;
; tm1637:inst4|wait_count[4]~0          ; 33      ;
; timer:inst11|min_d~0                  ; 32      ;
; control_tm1637:inst|time_wait[31]~1   ; 32      ;
; key:inst2|LessThan1~15                ; 32      ;
; timer:inst11|sec_d~0                  ; 31      ;
; timer:inst11|min_e~1                  ; 29      ;
; timer:inst11|LessThan4~9              ; 28      ;
; timer:inst11|min_e~0                  ; 28      ;
; tm1637:inst4|cur_state.S_WAIT1        ; 26      ;
; tm1637:inst4|busy                     ; 23      ;
; key:inst2|button_on                   ; 22      ;
; timer:inst11|min_d~1                  ; 21      ;
; timer:inst11|min_e~25                 ; 19      ;
; timer:inst11|min_e~2                  ; 19      ;
; timer:inst11|sec_e~31                 ; 18      ;
; timer:inst11|sec_e~0                  ; 18      ;
; timer:inst11|min_d~32                 ; 17      ;
; timer:inst11|sec_d~20                 ; 17      ;
; timer:inst11|sec_d~19                 ; 17      ;
; timer:inst11|min_e~23                 ; 14      ;
; tm1637:inst4|cur_state.S_WAIT         ; 14      ;
; timer:inst11|sec_d~18                 ; 13      ;
; tm1637:inst4|Equal0~2                 ; 13      ;
; timer:inst11|Equal58~0                ; 12      ;
; control_tm1637:inst|data_latch        ; 12      ;
; tm1637:inst4|Selector28~0             ; 11      ;
; tm1637:inst4|cur_state~52             ; 11      ;
; tm1637:inst4|write_bit_count[0]       ; 10      ;
; timer:inst11|Equal10~0                ; 9       ;
; timer:inst11|sec_e~2                  ; 9       ;
; timer:inst11|sec_e~1                  ; 9       ;
; control_tm1637:inst|data_out[6]~1     ; 9       ;
; control_tm1637:inst|data_out[6]~0     ; 9       ;
; control_tm1637:inst|cur_state.S_WAITC ; 9       ;
; tm1637:inst4|cur_state.S_WRITE3       ; 9       ;
; timer:inst11|Equal1~8                 ; 8       ;
; timer:inst11|Equal34~0                ; 8       ;
; timer:inst11|LessThan2~9              ; 8       ;
; control_tm1637:inst|cur_state.S_WAITA ; 8       ;
; tm1637:inst4|write_bit_count[1]       ; 8       ;
; timer:inst11|Equal50~0                ; 7       ;
; timer:inst11|min_d~3                  ; 7       ;
; timer:inst11|min_d~2                  ; 7       ;
; timer:inst11|min_e~24                 ; 7       ;
; control_tm1637:inst|data_out[6]~2     ; 7       ;
; control_tm1637:inst|WideOr0~0         ; 7       ;
; control_tm1637:inst|cur_state.S_WAIT8 ; 7       ;
; control_tm1637:inst|cur_state.S_WAIT6 ; 7       ;
; timer:inst11|Equal37~0                ; 6       ;
; timer:inst11|Equal61~0                ; 6       ;
; timer:inst11|Equal49~8                ; 6       ;
; timer:inst11|Equal33~13               ; 6       ;
; timer:inst11|Equal20~0                ; 6       ;
; timer:inst11|Equal18~0                ; 6       ;
; timer:inst11|sec_d~2                  ; 6       ;
; key:inst2|cnt_divider[5]~40           ; 6       ;
; control_tm1637:inst|cur_state.S_IDLE  ; 6       ;
; control_tm1637:inst|cur_state.S_WAIT4 ; 6       ;
; control_tm1637:inst|cur_state.S_WAIT2 ; 6       ;
; tm1637:inst4|write_bit_count[2]       ; 6       ;
; timer:inst11|Equal48~0                ; 5       ;
; timer:inst11|data_one[6]~4            ; 5       ;
; timer:inst11|Equal5~0                 ; 5       ;
; timer:inst11|Equal13~0                ; 5       ;
; timer:inst11|data_four[6]~4           ; 5       ;
; timer:inst11|Equal49~9                ; 5       ;
; timer:inst11|Equal33~14               ; 5       ;
; timer:inst11|Equal17~15               ; 5       ;
; key:inst2|cnt_divider[31]             ; 5       ;
; control_tm1637:inst|cur_state.S_WAITE ; 5       ;
; tm1637:inst4|cur_state.S_IDLE         ; 5       ;
; timer:inst11|Add4~62                  ; 5       ;
; timer:inst11|Add3~62                  ; 5       ;
; timer:inst11|Add1~62                  ; 5       ;
; timer:inst11|Add2~62                  ; 5       ;
; timer:inst11|Equal26~0                ; 4       ;
; timer:inst11|Equal17~17               ; 4       ;
; timer:inst11|Equal3~1                 ; 4       ;
; timer:inst11|Equal2~0                 ; 4       ;
; timer:inst11|Equal16~0                ; 4       ;
; timer:inst11|Equal51~1                ; 4       ;
; timer:inst11|Equal19~0                ; 4       ;
; key:inst2|LessThan0~10                ; 4       ;
; key:inst2|cnt_divider[6]              ; 4       ;
; key:inst2|cnt_divider[7]              ; 4       ;
; key:inst2|cnt_divider[8]              ; 4       ;
; key:inst2|cnt_divider[9]              ; 4       ;
; key:inst2|cnt_divider[10]             ; 4       ;
; key:inst2|cnt_divider[14]             ; 4       ;
; key:inst2|cnt_divider[18]             ; 4       ;
; key:inst2|cnt_divider[19]             ; 4       ;
; key:inst2|cnt_divider[22]             ; 4       ;
; tm1637:inst4|cur_state.S_WRITE        ; 4       ;
; tm1637:inst4|cur_state.S_ACK2         ; 4       ;
; tm1637:inst4|cur_state.S_STOP3        ; 4       ;
; tm1637:inst4|sda_en~en                ; 4       ;
; key                                   ; 3       ;
; timer:inst11|convert~87               ; 3       ;
; timer:inst11|Equal32~0                ; 3       ;
; timer:inst11|data_two[3]~1            ; 3       ;
; timer:inst11|convert~42               ; 3       ;
; timer:inst11|data_three[3]~1          ; 3       ;
; timer:inst11|convert~36               ; 3       ;
; timer:inst11|convert~35               ; 3       ;
; timer:inst11|convert~23               ; 3       ;
; timer:inst11|Equal6~0                 ; 3       ;
; timer:inst11|data_one[3]~2            ; 3       ;
; timer:inst11|convert~20               ; 3       ;
; timer:inst11|LessThan3~9              ; 3       ;
; timer:inst11|min_e[27]                ; 3       ;
; timer:inst11|min_e[28]                ; 3       ;
; timer:inst11|min_e[29]                ; 3       ;
; timer:inst11|min_e[30]                ; 3       ;
; timer:inst11|min_e[4]                 ; 3       ;
; timer:inst11|min_e[5]                 ; 3       ;
; timer:inst11|min_e[6]                 ; 3       ;
; timer:inst11|min_e[16]                ; 3       ;
; timer:inst11|min_e[19]                ; 3       ;
; timer:inst11|min_e[20]                ; 3       ;
; timer:inst11|min_e[21]                ; 3       ;
; timer:inst11|min_e[22]                ; 3       ;
; timer:inst11|min_e[23]                ; 3       ;
; timer:inst11|min_e[24]                ; 3       ;
; timer:inst11|min_e[25]                ; 3       ;
; timer:inst11|min_e[26]                ; 3       ;
; timer:inst11|sec_d[21]                ; 3       ;
; timer:inst11|sec_d[24]                ; 3       ;
; timer:inst11|sec_d[25]                ; 3       ;
; timer:inst11|sec_d[26]                ; 3       ;
; timer:inst11|sec_d[20]                ; 3       ;
; timer:inst11|sec_d[19]                ; 3       ;
; timer:inst11|sec_d[18]                ; 3       ;
; timer:inst11|sec_d[5]                 ; 3       ;
; timer:inst11|sec_d[8]                 ; 3       ;
; timer:inst11|sec_d[9]                 ; 3       ;
; timer:inst11|sec_d[10]                ; 3       ;
; timer:inst11|sec_d[11]                ; 3       ;
; timer:inst11|sec_d[16]                ; 3       ;
; timer:inst11|sec_d[17]                ; 3       ;
; timer:inst11|cnt_divider[17]          ; 3       ;
; timer:inst11|cnt_divider[29]          ; 3       ;
; timer:inst11|cnt_divider[30]          ; 3       ;
; timer:inst11|data_three[7]            ; 3       ;
; control_tm1637:inst|data_out[6]~3     ; 3       ;
; control_tm1637:inst|time_wait[31]~0   ; 3       ;
; key:inst2|cnt_divider~15              ; 3       ;
; key:inst2|cnt_divider~14              ; 3       ;
; key:inst2|cnt_divider~10              ; 3       ;
; key:inst2|always0~0                   ; 3       ;
; key:inst2|cnt_divider[11]             ; 3       ;
; key:inst2|cnt_divider[12]             ; 3       ;
; key:inst2|cnt_divider[13]             ; 3       ;
; key:inst2|cnt_divider[15]             ; 3       ;
; key:inst2|cnt_divider[16]             ; 3       ;
; key:inst2|cnt_divider[17]             ; 3       ;
; key:inst2|cnt_divider[20]             ; 3       ;
; key:inst2|cnt_divider[21]             ; 3       ;
; key:inst2|cnt_divider[23]             ; 3       ;
; key:inst2|cnt_divider[24]             ; 3       ;
; key:inst2|cnt_divider[25]             ; 3       ;
; key:inst2|cnt_divider[26]             ; 3       ;
; key:inst2|cnt_divider[27]             ; 3       ;
; key:inst2|cnt_divider[28]             ; 3       ;
; key:inst2|cnt_divider[29]             ; 3       ;
; key:inst2|cnt_divider[30]             ; 3       ;
; control_tm1637:inst|cur_state.S_WAITD ; 3       ;
; control_tm1637:inst|cur_state.S_WAITB ; 3       ;
; control_tm1637:inst|cur_state.S_WAIT9 ; 3       ;
; control_tm1637:inst|cur_state.S_WAIT7 ; 3       ;
; control_tm1637:inst|cur_state.S_WAIT5 ; 3       ;
; control_tm1637:inst|cur_state.S_WAIT3 ; 3       ;
; control_tm1637:inst|cur_state.S_WAIT1 ; 3       ;
; tm1637:inst4|cur_state.S_ACK          ; 3       ;
; tm1637:inst4|cur_state.S_WRITE1       ; 3       ;
; tm1637:inst4|Selector31~0             ; 3       ;
; timer:inst11|Add3~54                  ; 3       ;
; timer:inst11|Add3~52                  ; 3       ;
; timer:inst11|Add3~50                  ; 3       ;
; timer:inst11|Add3~48                  ; 3       ;
; timer:inst11|Add3~46                  ; 3       ;
; timer:inst11|Add3~44                  ; 3       ;
; timer:inst11|Add3~42                  ; 3       ;
; timer:inst11|Add3~40                  ; 3       ;
; timer:inst11|Add3~38                  ; 3       ;
; timer:inst11|Add3~12                  ; 3       ;
; timer:inst11|Add3~10                  ; 3       ;
; timer:inst11|Add3~8                   ; 3       ;
; timer:inst11|Add2~52                  ; 3       ;
; timer:inst11|Add2~50                  ; 3       ;
; timer:inst11|Add2~48                  ; 3       ;
; timer:inst11|Add2~42                  ; 3       ;
; timer:inst11|Add2~40                  ; 3       ;
; timer:inst11|Add2~38                  ; 3       ;
; timer:inst11|Add2~36                  ; 3       ;
; timer:inst11|Add2~34                  ; 3       ;
; timer:inst11|Add2~32                  ; 3       ;
; timer:inst11|Add2~22                  ; 3       ;
; timer:inst11|Add2~20                  ; 3       ;
; timer:inst11|Add2~18                  ; 3       ;
; timer:inst11|Add2~16                  ; 3       ;
; timer:inst11|Add2~10                  ; 3       ;
; reset:inst3|cnt_divider[31]           ; 3       ;
; tm1637:inst4|wait_count[9]            ; 3       ;
; tm1637:inst4|wait_count[8]            ; 3       ;
; tm1637:inst4|wait_count[7]            ; 3       ;
; tm1637:inst4|wait_count[6]            ; 3       ;
; tm1637:inst4|wait_count[5]            ; 3       ;
; tm1637:inst4|wait_count[4]            ; 3       ;
; tm1637:inst4|wait_count[3]            ; 3       ;
; tm1637:inst4|wait_count[2]            ; 3       ;
; tm1637:inst4|wait_count[1]            ; 3       ;
; tm1637:inst4|wait_count[0]            ; 3       ;
; tm1637:inst4|sda_en~reg0              ; 3       ;
; tm1637:inst4|scl_en                   ; 3       ;
; timer:inst11|data_one[3]~5            ; 2       ;
; timer:inst11|data_four[3]~6           ; 2       ;
; timer:inst11|convert~88               ; 2       ;
; timer:inst11|Add0~98                  ; 2       ;
; timer:inst11|convert~75               ; 2       ;
; timer:inst11|convert~72               ; 2       ;
; timer:inst11|Equal64~0                ; 2       ;
; timer:inst11|convert~69               ; 2       ;
; timer:inst11|convert~65               ; 2       ;
; timer:inst11|Equal34~2                ; 2       ;
; timer:inst11|convert~53               ; 2       ;
; timer:inst11|convert~49               ; 2       ;
; timer:inst11|data_two[2]~3            ; 2       ;
; timer:inst11|convert~44               ; 2       ;
; timer:inst11|Equal30~0                ; 2       ;
; timer:inst11|data_three[4]~3          ; 2       ;
; timer:inst11|convert~38               ; 2       ;
; timer:inst11|convert~37               ; 2       ;
; timer:inst11|Equal38~0                ; 2       ;
; timer:inst11|Equal44~0                ; 2       ;
; timer:inst11|convert~33               ; 2       ;
; timer:inst11|Equal18~1                ; 2       ;
; timer:inst11|convert~27               ; 2       ;
; timer:inst11|Equal2~1                 ; 2       ;
; timer:inst11|Equal3~0                 ; 2       ;
; timer:inst11|sec_e~30                 ; 2       ;
; timer:inst11|sec_e~29                 ; 2       ;
; timer:inst11|sec_e~28                 ; 2       ;
; timer:inst11|sec_e~27                 ; 2       ;
; timer:inst11|sec_e~26                 ; 2       ;
; timer:inst11|sec_e~25                 ; 2       ;
; timer:inst11|sec_e~24                 ; 2       ;
; timer:inst11|sec_e~23                 ; 2       ;
; timer:inst11|sec_e~22                 ; 2       ;
; timer:inst11|sec_e~21                 ; 2       ;
; timer:inst11|sec_e~20                 ; 2       ;
; timer:inst11|sec_e~19                 ; 2       ;
; timer:inst11|sec_e~18                 ; 2       ;
; timer:inst11|sec_e~17                 ; 2       ;
; timer:inst11|sec_e~16                 ; 2       ;
; timer:inst11|sec_e~15                 ; 2       ;
; timer:inst11|sec_e~14                 ; 2       ;
; timer:inst11|sec_e~13                 ; 2       ;
; timer:inst11|sec_e~12                 ; 2       ;
; timer:inst11|sec_e~11                 ; 2       ;
; timer:inst11|sec_e~10                 ; 2       ;
; timer:inst11|sec_e~9                  ; 2       ;
; timer:inst11|sec_e~8                  ; 2       ;
; timer:inst11|sec_e~7                  ; 2       ;
; timer:inst11|sec_e~6                  ; 2       ;
; timer:inst11|sec_e~5                  ; 2       ;
; timer:inst11|sec_e~4                  ; 2       ;
; timer:inst11|sec_e~3                  ; 2       ;
; timer:inst11|Equal50~1                ; 2       ;
; timer:inst11|Equal51~0                ; 2       ;
; timer:inst11|Equal53~0                ; 2       ;
; timer:inst11|data_four[3]~2           ; 2       ;
; timer:inst11|min_d~31                 ; 2       ;
; timer:inst11|min_d~30                 ; 2       ;
; timer:inst11|min_d~29                 ; 2       ;
; timer:inst11|min_d~28                 ; 2       ;
; timer:inst11|min_d~27                 ; 2       ;
; timer:inst11|min_d~26                 ; 2       ;
; timer:inst11|min_d~25                 ; 2       ;
; timer:inst11|min_d~24                 ; 2       ;
; timer:inst11|min_d~23                 ; 2       ;
; timer:inst11|min_d~22                 ; 2       ;
; timer:inst11|min_d~21                 ; 2       ;
; timer:inst11|min_d~20                 ; 2       ;
; timer:inst11|min_d~19                 ; 2       ;
; timer:inst11|min_d~18                 ; 2       ;
; timer:inst11|min_d~17                 ; 2       ;
; timer:inst11|min_d~16                 ; 2       ;
; timer:inst11|min_d~15                 ; 2       ;
; timer:inst11|min_d~14                 ; 2       ;
; timer:inst11|min_d~13                 ; 2       ;
; timer:inst11|min_d~12                 ; 2       ;
; timer:inst11|min_d~11                 ; 2       ;
; timer:inst11|min_d~10                 ; 2       ;
; timer:inst11|min_d~9                  ; 2       ;
; timer:inst11|min_d~8                  ; 2       ;
; timer:inst11|min_d~7                  ; 2       ;
; timer:inst11|min_d~6                  ; 2       ;
; timer:inst11|min_d~5                  ; 2       ;
; timer:inst11|min_d~4                  ; 2       ;
; timer:inst11|min_d[21]                ; 2       ;
; timer:inst11|min_d[22]                ; 2       ;
; timer:inst11|min_d[23]                ; 2       ;
; timer:inst11|min_d[24]                ; 2       ;
; timer:inst11|min_d[25]                ; 2       ;
; timer:inst11|min_d[26]                ; 2       ;
; timer:inst11|min_d[27]                ; 2       ;
; timer:inst11|min_d[28]                ; 2       ;
; timer:inst11|min_d[29]                ; 2       ;
; timer:inst11|min_d[30]                ; 2       ;
; timer:inst11|min_d[31]                ; 2       ;
; timer:inst11|min_d[20]                ; 2       ;
; timer:inst11|min_d[19]                ; 2       ;
; timer:inst11|min_d[18]                ; 2       ;
; timer:inst11|min_d[3]                 ; 2       ;
; timer:inst11|min_d[4]                 ; 2       ;
; timer:inst11|min_d[5]                 ; 2       ;
; timer:inst11|min_d[6]                 ; 2       ;
; timer:inst11|min_d[7]                 ; 2       ;
; timer:inst11|min_d[8]                 ; 2       ;
; timer:inst11|min_d[9]                 ; 2       ;
; timer:inst11|min_d[10]                ; 2       ;
; timer:inst11|min_d[11]                ; 2       ;
; timer:inst11|min_d[12]                ; 2       ;
; timer:inst11|min_d[13]                ; 2       ;
; timer:inst11|min_d[14]                ; 2       ;
; timer:inst11|min_d[15]                ; 2       ;
; timer:inst11|min_d[16]                ; 2       ;
; timer:inst11|min_d[17]                ; 2       ;
; timer:inst11|min_d[0]                 ; 2       ;
; timer:inst11|min_d[1]                 ; 2       ;
; timer:inst11|min_d[2]                 ; 2       ;
; timer:inst11|min_e~22                 ; 2       ;
; timer:inst11|min_e~21                 ; 2       ;
; timer:inst11|min_e~20                 ; 2       ;
; timer:inst11|min_e~19                 ; 2       ;
; timer:inst11|min_e~18                 ; 2       ;
; timer:inst11|min_e~17                 ; 2       ;
; timer:inst11|min_e~16                 ; 2       ;
; timer:inst11|min_e~15                 ; 2       ;
; timer:inst11|min_e~14                 ; 2       ;
; timer:inst11|min_e~13                 ; 2       ;
; timer:inst11|min_e~12                 ; 2       ;
; timer:inst11|min_e~11                 ; 2       ;
; timer:inst11|min_e~10                 ; 2       ;
; timer:inst11|min_e~8                  ; 2       ;
; timer:inst11|min_e~6                  ; 2       ;
; timer:inst11|min_e~4                  ; 2       ;
; timer:inst11|min_e[31]                ; 2       ;
; timer:inst11|min_e[2]                 ; 2       ;
; timer:inst11|min_e[3]                 ; 2       ;
; timer:inst11|min_e[7]                 ; 2       ;
; timer:inst11|min_e[8]                 ; 2       ;
; timer:inst11|min_e[9]                 ; 2       ;
; timer:inst11|min_e[10]                ; 2       ;
; timer:inst11|min_e[11]                ; 2       ;
; timer:inst11|min_e[12]                ; 2       ;
; timer:inst11|min_e[13]                ; 2       ;
; timer:inst11|min_e[14]                ; 2       ;
; timer:inst11|min_e[15]                ; 2       ;
; timer:inst11|min_e[17]                ; 2       ;
; timer:inst11|min_e[18]                ; 2       ;
; timer:inst11|min_e[0]                 ; 2       ;
; timer:inst11|min_e[1]                 ; 2       ;
; timer:inst11|Equal19~1                ; 2       ;
; timer:inst11|Equal17~14               ; 2       ;
; timer:inst11|sec_d~17                 ; 2       ;
; timer:inst11|sec_d~16                 ; 2       ;
; timer:inst11|sec_d~15                 ; 2       ;
; timer:inst11|Equal17~10               ; 2       ;
; timer:inst11|sec_d~14                 ; 2       ;
; timer:inst11|sec_d~13                 ; 2       ;
; timer:inst11|sec_d~12                 ; 2       ;
; timer:inst11|sec_d~11                 ; 2       ;
; timer:inst11|Equal17~9                ; 2       ;
; timer:inst11|sec_d~10                 ; 2       ;
; timer:inst11|sec_d~9                  ; 2       ;
; timer:inst11|Equal17~4                ; 2       ;
; timer:inst11|sec_d~8                  ; 2       ;
; timer:inst11|sec_d~7                  ; 2       ;
; timer:inst11|sec_d~6                  ; 2       ;
; timer:inst11|sec_d~5                  ; 2       ;
; timer:inst11|sec_d~3                  ; 2       ;
; timer:inst11|sec_e[21]                ; 2       ;
; timer:inst11|sec_e[22]                ; 2       ;
; timer:inst11|sec_e[23]                ; 2       ;
; timer:inst11|sec_e[24]                ; 2       ;
; timer:inst11|sec_e[25]                ; 2       ;
; timer:inst11|sec_e[26]                ; 2       ;
; timer:inst11|sec_e[27]                ; 2       ;
; timer:inst11|sec_e[28]                ; 2       ;
; timer:inst11|sec_e[29]                ; 2       ;
; timer:inst11|sec_e[30]                ; 2       ;
; timer:inst11|sec_e[31]                ; 2       ;
; timer:inst11|sec_e[20]                ; 2       ;
; timer:inst11|sec_e[19]                ; 2       ;
; timer:inst11|sec_e[18]                ; 2       ;
; timer:inst11|sec_e[0]                 ; 2       ;
; timer:inst11|sec_e[1]                 ; 2       ;
; timer:inst11|sec_e[2]                 ; 2       ;
; timer:inst11|sec_e[3]                 ; 2       ;
; timer:inst11|sec_e[4]                 ; 2       ;
; timer:inst11|sec_e[5]                 ; 2       ;
; timer:inst11|sec_e[6]                 ; 2       ;
; timer:inst11|sec_e[7]                 ; 2       ;
; timer:inst11|sec_e[8]                 ; 2       ;
; timer:inst11|sec_e[9]                 ; 2       ;
; timer:inst11|sec_e[10]                ; 2       ;
; timer:inst11|sec_e[11]                ; 2       ;
; timer:inst11|sec_e[12]                ; 2       ;
; timer:inst11|sec_e[13]                ; 2       ;
; timer:inst11|sec_e[14]                ; 2       ;
; timer:inst11|sec_e[15]                ; 2       ;
; timer:inst11|sec_e[16]                ; 2       ;
; timer:inst11|sec_e[17]                ; 2       ;
; timer:inst11|sec_d[22]                ; 2       ;
; timer:inst11|sec_d[23]                ; 2       ;
; timer:inst11|sec_d[27]                ; 2       ;
; timer:inst11|sec_d[28]                ; 2       ;
; timer:inst11|sec_d[29]                ; 2       ;
; timer:inst11|sec_d[30]                ; 2       ;
; timer:inst11|sec_d[31]                ; 2       ;
; timer:inst11|sec_d[2]                 ; 2       ;
; timer:inst11|sec_d[3]                 ; 2       ;
; timer:inst11|sec_d[4]                 ; 2       ;
; timer:inst11|sec_d[6]                 ; 2       ;
; timer:inst11|sec_d[7]                 ; 2       ;
; timer:inst11|sec_d[12]                ; 2       ;
; timer:inst11|sec_d[13]                ; 2       ;
; timer:inst11|sec_d[14]                ; 2       ;
; timer:inst11|sec_d[15]                ; 2       ;
; timer:inst11|Add0~55                  ; 2       ;
; timer:inst11|Add0~52                  ; 2       ;
; timer:inst11|LessThan0~10             ; 2       ;
; timer:inst11|Add0~45                  ; 2       ;
; timer:inst11|Add0~42                  ; 2       ;
; timer:inst11|Add0~39                  ; 2       ;
; timer:inst11|Add0~36                  ; 2       ;
; timer:inst11|cnt_divider[15]          ; 2       ;
; timer:inst11|cnt_divider[10]          ; 2       ;
; timer:inst11|cnt_divider[6]           ; 2       ;
; timer:inst11|cnt_divider[7]           ; 2       ;
; timer:inst11|cnt_divider[8]           ; 2       ;
; timer:inst11|cnt_divider[9]           ; 2       ;
; timer:inst11|cnt_divider[11]          ; 2       ;
; timer:inst11|cnt_divider[12]          ; 2       ;
; timer:inst11|cnt_divider[13]          ; 2       ;
; timer:inst11|cnt_divider[14]          ; 2       ;
; timer:inst11|cnt_divider[20]          ; 2       ;
; timer:inst11|cnt_divider[21]          ; 2       ;
; timer:inst11|cnt_divider[22]          ; 2       ;
; timer:inst11|cnt_divider[18]          ; 2       ;
; timer:inst11|cnt_divider[19]          ; 2       ;
; timer:inst11|cnt_divider[16]          ; 2       ;
; timer:inst11|cnt_divider[23]          ; 2       ;
; timer:inst11|cnt_divider[24]          ; 2       ;
; timer:inst11|LessThan0~0              ; 2       ;
; timer:inst11|cnt_divider[25]          ; 2       ;
; timer:inst11|cnt_divider[26]          ; 2       ;
; timer:inst11|cnt_divider[27]          ; 2       ;
; timer:inst11|cnt_divider[28]          ; 2       ;
; timer:inst11|sec_d[0]                 ; 2       ;
; timer:inst11|sec_d[1]                 ; 2       ;
; tm1637:inst4|write_stop_bit           ; 2       ;
; reset:inst3|cnt_divider[0]            ; 2       ;
; key:inst2|cnt_divider~16              ; 2       ;
; key:inst2|LessThan0~6                 ; 2       ;
; key:inst2|LessThan0~5                 ; 2       ;
; key:inst2|LessThan0~3                 ; 2       ;
; key:inst2|LessThan0~2                 ; 2       ;
; control_tm1637:inst|LessThan0~10      ; 2       ;
; control_tm1637:inst|time_wait[30]     ; 2       ;
; control_tm1637:inst|time_wait[29]     ; 2       ;
; control_tm1637:inst|time_wait[28]     ; 2       ;
; control_tm1637:inst|time_wait[27]     ; 2       ;
; control_tm1637:inst|time_wait[26]     ; 2       ;
; control_tm1637:inst|time_wait[25]     ; 2       ;
; control_tm1637:inst|time_wait[24]     ; 2       ;
; control_tm1637:inst|time_wait[23]     ; 2       ;
; control_tm1637:inst|time_wait[22]     ; 2       ;
; control_tm1637:inst|time_wait[21]     ; 2       ;
; control_tm1637:inst|time_wait[20]     ; 2       ;
; control_tm1637:inst|time_wait[19]     ; 2       ;
; control_tm1637:inst|time_wait[18]     ; 2       ;
; control_tm1637:inst|time_wait[17]     ; 2       ;
; control_tm1637:inst|time_wait[16]     ; 2       ;
; control_tm1637:inst|time_wait[15]     ; 2       ;
; control_tm1637:inst|time_wait[14]     ; 2       ;
; control_tm1637:inst|time_wait[13]     ; 2       ;
; control_tm1637:inst|time_wait[12]     ; 2       ;
; control_tm1637:inst|time_wait[11]     ; 2       ;
; control_tm1637:inst|time_wait[0]      ; 2       ;
; control_tm1637:inst|time_wait[1]      ; 2       ;
; control_tm1637:inst|time_wait[2]      ; 2       ;
; control_tm1637:inst|time_wait[4]      ; 2       ;
; control_tm1637:inst|time_wait[6]      ; 2       ;
; control_tm1637:inst|time_wait[3]      ; 2       ;
; control_tm1637:inst|time_wait[5]      ; 2       ;
; control_tm1637:inst|time_wait[8]      ; 2       ;
; control_tm1637:inst|time_wait[9]      ; 2       ;
; control_tm1637:inst|time_wait[7]      ; 2       ;
; control_tm1637:inst|time_wait[10]     ; 2       ;
; tm1637:inst4|next_state.S_IDLE        ; 2       ;
; control_tm1637:inst|data_out[7]       ; 2       ;
; reset:inst3|flag_fin                  ; 2       ;
; reset:inst3|always0~3                 ; 2       ;
; reset:inst3|always0~1                 ; 2       ;
; tm1637:inst4|cur_state~61             ; 2       ;
; tm1637:inst4|cur_state~57             ; 2       ;
; divider_clock:inst5|bit_divider       ; 2       ;
; tm1637:inst4|sda_en~3                 ; 2       ;
; tm1637:inst4|WideOr4~0                ; 2       ;
; tm1637:inst4|cur_state.S_STOP1        ; 2       ;
; tm1637:inst4|cur_state.S_START        ; 2       ;
; tm1637:inst4|cur_state.S_STOP2        ; 2       ;
; tm1637:inst4|cur_state.S_ACK1         ; 2       ;
; tm1637:inst4|cur_state.S_WRITE2       ; 2       ;
; control_tm1637:inst|data_stop_bit     ; 2       ;
; timer:inst11|Add4~60                  ; 2       ;
; timer:inst11|Add4~58                  ; 2       ;
; timer:inst11|Add4~56                  ; 2       ;
; timer:inst11|Add4~54                  ; 2       ;
; timer:inst11|Add4~52                  ; 2       ;
; timer:inst11|Add4~50                  ; 2       ;
; timer:inst11|Add4~48                  ; 2       ;
; timer:inst11|Add4~46                  ; 2       ;
; timer:inst11|Add4~44                  ; 2       ;
; timer:inst11|Add4~42                  ; 2       ;
; timer:inst11|Add4~40                  ; 2       ;
; timer:inst11|Add4~38                  ; 2       ;
; timer:inst11|Add4~36                  ; 2       ;
; timer:inst11|Add4~34                  ; 2       ;
; timer:inst11|Add4~32                  ; 2       ;
; timer:inst11|Add4~30                  ; 2       ;
; timer:inst11|Add4~28                  ; 2       ;
; timer:inst11|Add4~26                  ; 2       ;
; timer:inst11|Add4~24                  ; 2       ;
; timer:inst11|Add4~22                  ; 2       ;
; timer:inst11|Add4~20                  ; 2       ;
; timer:inst11|Add4~18                  ; 2       ;
; timer:inst11|Add4~16                  ; 2       ;
; timer:inst11|Add4~14                  ; 2       ;
; timer:inst11|Add4~12                  ; 2       ;
; timer:inst11|Add4~10                  ; 2       ;
; timer:inst11|Add4~8                   ; 2       ;
; timer:inst11|Add4~6                   ; 2       ;
; timer:inst11|Add4~4                   ; 2       ;
; timer:inst11|Add4~2                   ; 2       ;
; timer:inst11|Add3~60                  ; 2       ;
; timer:inst11|Add3~58                  ; 2       ;
; timer:inst11|Add3~56                  ; 2       ;
; timer:inst11|Add3~36                  ; 2       ;
; timer:inst11|Add3~34                  ; 2       ;
; timer:inst11|Add3~32                  ; 2       ;
; timer:inst11|Add3~30                  ; 2       ;
; timer:inst11|Add3~28                  ; 2       ;
; timer:inst11|Add3~26                  ; 2       ;
; timer:inst11|Add3~24                  ; 2       ;
; timer:inst11|Add3~22                  ; 2       ;
; timer:inst11|Add3~20                  ; 2       ;
; timer:inst11|Add3~18                  ; 2       ;
; timer:inst11|Add3~16                  ; 2       ;
; timer:inst11|Add3~14                  ; 2       ;
; timer:inst11|Add3~6                   ; 2       ;
; timer:inst11|Add3~4                   ; 2       ;
; timer:inst11|Add3~2                   ; 2       ;
; timer:inst11|Add1~60                  ; 2       ;
; timer:inst11|Add1~58                  ; 2       ;
; timer:inst11|Add1~56                  ; 2       ;
; timer:inst11|Add1~54                  ; 2       ;
; timer:inst11|Add1~52                  ; 2       ;
; timer:inst11|Add1~50                  ; 2       ;
; timer:inst11|Add1~48                  ; 2       ;
; timer:inst11|Add1~46                  ; 2       ;
; timer:inst11|Add1~44                  ; 2       ;
; timer:inst11|Add1~42                  ; 2       ;
; timer:inst11|Add1~40                  ; 2       ;
; timer:inst11|Add1~38                  ; 2       ;
; timer:inst11|Add1~36                  ; 2       ;
; timer:inst11|Add1~34                  ; 2       ;
; timer:inst11|Add1~32                  ; 2       ;
; timer:inst11|Add1~30                  ; 2       ;
; timer:inst11|Add1~28                  ; 2       ;
; timer:inst11|Add1~26                  ; 2       ;
; timer:inst11|Add1~24                  ; 2       ;
; timer:inst11|Add1~22                  ; 2       ;
; timer:inst11|Add1~20                  ; 2       ;
; timer:inst11|Add1~18                  ; 2       ;
; timer:inst11|Add1~16                  ; 2       ;
; timer:inst11|Add1~14                  ; 2       ;
; timer:inst11|Add1~12                  ; 2       ;
; timer:inst11|Add1~10                  ; 2       ;
; timer:inst11|Add1~8                   ; 2       ;
; timer:inst11|Add1~6                   ; 2       ;
; timer:inst11|Add1~4                   ; 2       ;
; timer:inst11|Add1~2                   ; 2       ;
; timer:inst11|Add2~60                  ; 2       ;
; timer:inst11|Add2~58                  ; 2       ;
; timer:inst11|Add2~56                  ; 2       ;
; timer:inst11|Add2~54                  ; 2       ;
; timer:inst11|Add2~46                  ; 2       ;
; timer:inst11|Add2~44                  ; 2       ;
; timer:inst11|Add2~30                  ; 2       ;
; timer:inst11|Add2~28                  ; 2       ;
; timer:inst11|Add2~26                  ; 2       ;
; timer:inst11|Add2~24                  ; 2       ;
; timer:inst11|Add2~14                  ; 2       ;
; timer:inst11|Add2~12                  ; 2       ;
; timer:inst11|Add2~8                   ; 2       ;
; timer:inst11|Add2~6                   ; 2       ;
; timer:inst11|Add2~4                   ; 2       ;
; timer:inst11|Add0~70                  ; 2       ;
; timer:inst11|Add0~68                  ; 2       ;
; timer:inst11|Add0~66                  ; 2       ;
; timer:inst11|Add0~64                  ; 2       ;
; timer:inst11|Add0~62                  ; 2       ;
; timer:inst11|Add0~60                  ; 2       ;
; timer:inst11|Add0~58                  ; 2       ;
; timer:inst11|Add0~56                  ; 2       ;
; timer:inst11|Add0~48                  ; 2       ;
; timer:inst11|Add0~46                  ; 2       ;
; timer:inst11|Add0~32                  ; 2       ;
; timer:inst11|Add0~30                  ; 2       ;
; timer:inst11|Add0~28                  ; 2       ;
; timer:inst11|Add0~26                  ; 2       ;
; timer:inst11|Add0~24                  ; 2       ;
; timer:inst11|Add0~22                  ; 2       ;
; timer:inst11|Add0~20                  ; 2       ;
; timer:inst11|Add0~18                  ; 2       ;
; timer:inst11|Add0~16                  ; 2       ;
; timer:inst11|Add0~14                  ; 2       ;
; timer:inst11|Add0~12                  ; 2       ;
; timer:inst11|Add0~10                  ; 2       ;
; timer:inst11|Add0~8                   ; 2       ;
; timer:inst11|Add0~6                   ; 2       ;
; timer:inst11|Add0~4                   ; 2       ;
; timer:inst11|Add2~2                   ; 2       ;
; tm1637:inst4|next_state.S_STOP        ; 2       ;
; tm1637:inst4|next_state.S_WRITE       ; 2       ;
; key:inst2|Add0~60                     ; 2       ;
; key:inst2|Add0~58                     ; 2       ;
; key:inst2|Add0~56                     ; 2       ;
; key:inst2|Add0~54                     ; 2       ;
; key:inst2|Add0~52                     ; 2       ;
; key:inst2|Add0~50                     ; 2       ;
; key:inst2|Add0~48                     ; 2       ;
; key:inst2|Add0~46                     ; 2       ;
; key:inst2|Add0~44                     ; 2       ;
; key:inst2|Add0~42                     ; 2       ;
; key:inst2|Add0~40                     ; 2       ;
; key:inst2|Add0~38                     ; 2       ;
; key:inst2|Add0~36                     ; 2       ;
; key:inst2|Add0~34                     ; 2       ;
; key:inst2|Add0~32                     ; 2       ;
; key:inst2|Add0~30                     ; 2       ;
; key:inst2|Add0~28                     ; 2       ;
; key:inst2|Add0~26                     ; 2       ;
; key:inst2|Add0~24                     ; 2       ;
; key:inst2|Add0~20                     ; 2       ;
; key:inst2|Add0~18                     ; 2       ;
; key:inst2|Add0~16                     ; 2       ;
; key:inst2|Add0~14                     ; 2       ;
; key:inst2|Add0~12                     ; 2       ;
; tm1637:inst4|next_state.S_ACK         ; 2       ;
; reset:inst3|cnt_divider[30]           ; 2       ;
; reset:inst3|cnt_divider[29]           ; 2       ;
; reset:inst3|cnt_divider[28]           ; 2       ;
; reset:inst3|cnt_divider[27]           ; 2       ;
; reset:inst3|cnt_divider[26]           ; 2       ;
; reset:inst3|cnt_divider[25]           ; 2       ;
; reset:inst3|cnt_divider[22]           ; 2       ;
; reset:inst3|cnt_divider[17]           ; 2       ;
; reset:inst3|cnt_divider[16]           ; 2       ;
; reset:inst3|cnt_divider[15]           ; 2       ;
; reset:inst3|cnt_divider[10]           ; 2       ;
; reset:inst3|cnt_divider[9]            ; 2       ;
; reset:inst3|cnt_divider[8]            ; 2       ;
; reset:inst3|cnt_divider[7]            ; 2       ;
; reset:inst3|cnt_divider[6]            ; 2       ;
; reset:inst3|cnt_divider[14]           ; 2       ;
; reset:inst3|cnt_divider[13]           ; 2       ;
; reset:inst3|cnt_divider[12]           ; 2       ;
; reset:inst3|cnt_divider[11]           ; 2       ;
; reset:inst3|cnt_divider[24]           ; 2       ;
; reset:inst3|cnt_divider[23]           ; 2       ;
; reset:inst3|cnt_divider[21]           ; 2       ;
; reset:inst3|cnt_divider[20]           ; 2       ;
; reset:inst3|cnt_divider[19]           ; 2       ;
; reset:inst3|cnt_divider[18]           ; 2       ;
; tm1637:inst4|next_state.S_STOP1       ; 2       ;
; tm1637:inst4|next_state.S_ACK2        ; 2       ;
; tm1637:inst4|next_state.S_WRITE1      ; 2       ;
; tm1637:inst4|next_state.S_STOP3       ; 2       ;
; tm1637:inst4|next_state.S_WRITE3      ; 2       ;
; tm1637:inst4|next_state.S_STOP2       ; 2       ;
; tm1637:inst4|next_state.S_ACK1        ; 2       ;
; tm1637:inst4|next_state.S_WRITE2      ; 2       ;
; divider_clock:inst5|cnt_divider[30]   ; 2       ;
; divider_clock:inst5|cnt_divider[29]   ; 2       ;
; divider_clock:inst5|cnt_divider[28]   ; 2       ;
; divider_clock:inst5|cnt_divider[27]   ; 2       ;
; divider_clock:inst5|cnt_divider[26]   ; 2       ;
; divider_clock:inst5|cnt_divider[25]   ; 2       ;
; divider_clock:inst5|cnt_divider[24]   ; 2       ;
; divider_clock:inst5|cnt_divider[23]   ; 2       ;
; divider_clock:inst5|cnt_divider[22]   ; 2       ;
; divider_clock:inst5|cnt_divider[21]   ; 2       ;
; divider_clock:inst5|cnt_divider[20]   ; 2       ;
; divider_clock:inst5|cnt_divider[19]   ; 2       ;
; divider_clock:inst5|cnt_divider[18]   ; 2       ;
; divider_clock:inst5|cnt_divider[17]   ; 2       ;
; divider_clock:inst5|cnt_divider[16]   ; 2       ;
; divider_clock:inst5|cnt_divider[15]   ; 2       ;
; divider_clock:inst5|cnt_divider[14]   ; 2       ;
; divider_clock:inst5|cnt_divider[13]   ; 2       ;
; divider_clock:inst5|cnt_divider[12]   ; 2       ;
; divider_clock:inst5|cnt_divider[11]   ; 2       ;
; divider_clock:inst5|cnt_divider[10]   ; 2       ;
; divider_clock:inst5|cnt_divider[9]    ; 2       ;
; divider_clock:inst5|cnt_divider[8]    ; 2       ;
; divider_clock:inst5|cnt_divider[7]    ; 2       ;
; divider_clock:inst5|cnt_divider[6]    ; 2       ;
; divider_clock:inst5|cnt_divider[5]    ; 2       ;
; divider_clock:inst5|cnt_divider[4]    ; 2       ;
; divider_clock:inst5|cnt_divider[3]    ; 2       ;
; divider_clock:inst5|cnt_divider[2]    ; 2       ;
; divider_clock:inst5|cnt_divider[1]    ; 2       ;
; divider_clock:inst5|cnt_divider[0]    ; 2       ;
; divider_clock:inst5|cnt_divider[31]   ; 2       ;
; divider_clock:inst5|bit_divider~0     ; 1       ;
; divider_clock:inst5|div_clk~0         ; 1       ;
; timer:inst11|Add0~99                  ; 1       ;
; timer:inst11|convert~91               ; 1       ;
; timer:inst11|convert~90               ; 1       ;
; timer:inst11|convert~89               ; 1       ;
; timer:inst11|convert~86               ; 1       ;
; timer:inst11|convert~85               ; 1       ;
; timer:inst11|convert~84               ; 1       ;
; key:inst2|cnt_divider~50              ; 1       ;
; key:inst2|cnt_divider~49              ; 1       ;
; key:inst2|cnt_divider~48              ; 1       ;
; key:inst2|cnt_divider~47              ; 1       ;
; key:inst2|cnt_divider~46              ; 1       ;
; control_tm1637:inst|Add0~99           ; 1       ;
; control_tm1637:inst|Add0~98           ; 1       ;
; tm1637:inst4|cur_state~71             ; 1       ;
; tm1637:inst4|cur_state~70             ; 1       ;
; control_tm1637:inst|Selector8~2       ; 1       ;
; control_tm1637:inst|Selector8~1       ; 1       ;
; control_tm1637:inst|Selector8~0       ; 1       ;
; timer:inst11|min_e~37                 ; 1       ;
; timer:inst11|min_e~36                 ; 1       ;
; timer:inst11|min_e~35                 ; 1       ;
; timer:inst11|min_e~34                 ; 1       ;
; timer:inst11|min_e~33                 ; 1       ;
; timer:inst11|min_e~32                 ; 1       ;
; timer:inst11|min_e~31                 ; 1       ;
; timer:inst11|min_e~30                 ; 1       ;
; timer:inst11|min_e~29                 ; 1       ;
; timer:inst11|min_e~28                 ; 1       ;
; timer:inst11|min_e~27                 ; 1       ;
; timer:inst11|min_e~26                 ; 1       ;
; timer:inst11|sec_d~34                 ; 1       ;
; timer:inst11|sec_d~33                 ; 1       ;
; timer:inst11|sec_d~32                 ; 1       ;
; timer:inst11|sec_d~31                 ; 1       ;
; timer:inst11|sec_d~30                 ; 1       ;
; timer:inst11|sec_d~29                 ; 1       ;
; timer:inst11|sec_d~28                 ; 1       ;
; timer:inst11|sec_d~27                 ; 1       ;
; timer:inst11|sec_d~26                 ; 1       ;
; timer:inst11|sec_d~25                 ; 1       ;
; timer:inst11|sec_d~24                 ; 1       ;
; timer:inst11|sec_d~23                 ; 1       ;
; timer:inst11|sec_d~22                 ; 1       ;
; timer:inst11|sec_d~21                 ; 1       ;
; timer:inst11|Add0~97                  ; 1       ;
; timer:inst11|Add0~96                  ; 1       ;
; timer:inst11|Add0~95                  ; 1       ;
; timer:inst11|Add0~94                  ; 1       ;
; timer:inst11|Add0~93                  ; 1       ;
; timer:inst11|Add0~92                  ; 1       ;
; timer:inst11|Add0~91                  ; 1       ;
; timer:inst11|Add0~90                  ; 1       ;
; timer:inst11|Add0~89                  ; 1       ;
; timer:inst11|Add0~88                  ; 1       ;
; timer:inst11|Add0~87                  ; 1       ;
; timer:inst11|Add0~86                  ; 1       ;
; timer:inst11|Add0~85                  ; 1       ;
; timer:inst11|Add0~84                  ; 1       ;
; timer:inst11|Add0~83                  ; 1       ;
; timer:inst11|Add0~82                  ; 1       ;
; timer:inst11|Add0~81                  ; 1       ;
; timer:inst11|Add0~80                  ; 1       ;
; timer:inst11|Add0~79                  ; 1       ;
; timer:inst11|Add0~78                  ; 1       ;
; timer:inst11|Add0~77                  ; 1       ;
; timer:inst11|Add0~76                  ; 1       ;
; timer:inst11|Add0~75                  ; 1       ;
; timer:inst11|Add0~74                  ; 1       ;
; tm1637:inst4|Selector34~0             ; 1       ;
; timer:inst11|convert~83               ; 1       ;
; timer:inst11|convert~82               ; 1       ;
; timer:inst11|convert~81               ; 1       ;
; timer:inst11|convert~80               ; 1       ;
; timer:inst11|convert~79               ; 1       ;
; timer:inst11|convert~78               ; 1       ;
; timer:inst11|convert~77               ; 1       ;
; timer:inst11|convert~76               ; 1       ;
; timer:inst11|Equal14~0                ; 1       ;
; timer:inst11|convert~74               ; 1       ;
; timer:inst11|convert~73               ; 1       ;
; timer:inst11|data_four[3]~5           ; 1       ;
; timer:inst11|convert~71               ; 1       ;
; timer:inst11|convert~70               ; 1       ;
; timer:inst11|convert~68               ; 1       ;
; timer:inst11|convert~67               ; 1       ;
; timer:inst11|convert~66               ; 1       ;
; timer:inst11|convert~64               ; 1       ;
; timer:inst11|convert~63               ; 1       ;
; timer:inst11|convert~62               ; 1       ;
; timer:inst11|convert~61               ; 1       ;
; timer:inst11|convert~60               ; 1       ;
; timer:inst11|convert~59               ; 1       ;
; timer:inst11|convert~58               ; 1       ;
; timer:inst11|convert~57               ; 1       ;
; timer:inst11|convert~56               ; 1       ;
; timer:inst11|convert~55               ; 1       ;
; timer:inst11|flag_blink~0             ; 1       ;
; timer:inst11|convert~54               ; 1       ;
; timer:inst11|convert~52               ; 1       ;
; timer:inst11|convert~51               ; 1       ;
; timer:inst11|convert~50               ; 1       ;
; timer:inst11|convert~48               ; 1       ;
; timer:inst11|convert~47               ; 1       ;
; timer:inst11|convert~46               ; 1       ;
; timer:inst11|convert~45               ; 1       ;
; timer:inst11|data_two[2]~2            ; 1       ;
; timer:inst11|convert~43               ; 1       ;
; timer:inst11|data_two[3]~0            ; 1       ;
; timer:inst11|convert~41               ; 1       ;
; timer:inst11|convert~40               ; 1       ;
; timer:inst11|Equal34~1                ; 1       ;
; timer:inst11|convert~39               ; 1       ;
; timer:inst11|Equal39~0                ; 1       ;
; timer:inst11|data_three[4]~2          ; 1       ;
; timer:inst11|data_three[3]~0          ; 1       ;
; timer:inst11|convert~34               ; 1       ;
; timer:inst11|Equal1~9                 ; 1       ;
; timer:inst11|Equal13~1                ; 1       ;
; timer:inst11|convert~32               ; 1       ;
; timer:inst11|Equal24~0                ; 1       ;
; timer:inst11|convert~31               ; 1       ;
; timer:inst11|Equal17~16               ; 1       ;
; timer:inst11|convert~30               ; 1       ;
; timer:inst11|convert~29               ; 1       ;
; timer:inst11|convert~28               ; 1       ;
; timer:inst11|convert~26               ; 1       ;
; timer:inst11|convert~25               ; 1       ;
; timer:inst11|convert~24               ; 1       ;
; timer:inst11|Equal5~1                 ; 1       ;
; timer:inst11|data_one[6]~3            ; 1       ;
; timer:inst11|Equal1~7                 ; 1       ;
; timer:inst11|Equal1~6                 ; 1       ;
; timer:inst11|Equal1~5                 ; 1       ;
; timer:inst11|Equal1~4                 ; 1       ;
; timer:inst11|Equal1~3                 ; 1       ;
; timer:inst11|Equal1~2                 ; 1       ;
; timer:inst11|Equal1~1                 ; 1       ;
; timer:inst11|Equal1~0                 ; 1       ;
; timer:inst11|convert~22               ; 1       ;
; timer:inst11|convert~21               ; 1       ;
; timer:inst11|data_four[6]~3           ; 1       ;
; timer:inst11|convert~19               ; 1       ;
; timer:inst11|Equal49~7                ; 1       ;
; timer:inst11|Equal49~6                ; 1       ;
; timer:inst11|Equal49~5                ; 1       ;
; timer:inst11|Equal49~4                ; 1       ;
; timer:inst11|Equal49~3                ; 1       ;
; timer:inst11|Equal49~2                ; 1       ;
; timer:inst11|Equal49~1                ; 1       ;
; timer:inst11|Equal49~0                ; 1       ;
; timer:inst11|LessThan4~8              ; 1       ;
; timer:inst11|LessThan4~7              ; 1       ;
; timer:inst11|LessThan4~6              ; 1       ;
; timer:inst11|LessThan4~5              ; 1       ;
; timer:inst11|LessThan4~4              ; 1       ;
; timer:inst11|LessThan4~3              ; 1       ;
; timer:inst11|LessThan4~2              ; 1       ;
; timer:inst11|LessThan4~1              ; 1       ;
; timer:inst11|LessThan4~0              ; 1       ;
; timer:inst11|convert~18               ; 1       ;
; timer:inst11|Equal35~0                ; 1       ;
; timer:inst11|Equal33~12               ; 1       ;
; timer:inst11|Equal33~11               ; 1       ;
; timer:inst11|Equal33~10               ; 1       ;
; timer:inst11|Equal33~9                ; 1       ;
; timer:inst11|Equal33~8                ; 1       ;
; timer:inst11|Equal33~7                ; 1       ;
; timer:inst11|Equal33~6                ; 1       ;
; timer:inst11|Equal33~5                ; 1       ;
; timer:inst11|Equal33~4                ; 1       ;
; timer:inst11|Equal33~3                ; 1       ;
; timer:inst11|Equal33~2                ; 1       ;
; timer:inst11|Equal33~1                ; 1       ;
; timer:inst11|Equal33~0                ; 1       ;
; timer:inst11|min_e~9                  ; 1       ;
; timer:inst11|min_e~7                  ; 1       ;
; timer:inst11|min_e~5                  ; 1       ;
; timer:inst11|min_e~3                  ; 1       ;
; timer:inst11|LessThan3~8              ; 1       ;
; timer:inst11|LessThan3~7              ; 1       ;
; timer:inst11|LessThan3~6              ; 1       ;
; timer:inst11|LessThan3~5              ; 1       ;
; timer:inst11|LessThan3~4              ; 1       ;
; timer:inst11|LessThan3~3              ; 1       ;
; timer:inst11|LessThan3~2              ; 1       ;
; timer:inst11|LessThan3~1              ; 1       ;
; timer:inst11|LessThan3~0              ; 1       ;
; timer:inst11|convert~17               ; 1       ;
; timer:inst11|convert~16               ; 1       ;
; timer:inst11|Equal17~13               ; 1       ;
; timer:inst11|Equal17~12               ; 1       ;
; timer:inst11|Equal17~11               ; 1       ;
; timer:inst11|Equal17~8                ; 1       ;
; timer:inst11|Equal17~7                ; 1       ;
; timer:inst11|Equal17~6                ; 1       ;
; timer:inst11|Equal17~5                ; 1       ;
; timer:inst11|Equal17~3                ; 1       ;
; timer:inst11|Equal17~2                ; 1       ;
; timer:inst11|Equal17~1                ; 1       ;
; timer:inst11|Equal17~0                ; 1       ;
; timer:inst11|sec_d~4                  ; 1       ;
; timer:inst11|LessThan1~8              ; 1       ;
; timer:inst11|LessThan1~7              ; 1       ;
; timer:inst11|LessThan1~6              ; 1       ;
; timer:inst11|LessThan1~5              ; 1       ;
; timer:inst11|LessThan1~4              ; 1       ;
; timer:inst11|LessThan1~3              ; 1       ;
; timer:inst11|LessThan1~2              ; 1       ;
; timer:inst11|LessThan1~1              ; 1       ;
; timer:inst11|LessThan1~0              ; 1       ;
; timer:inst11|LessThan2~8              ; 1       ;
; timer:inst11|LessThan2~7              ; 1       ;
; timer:inst11|LessThan2~6              ; 1       ;
; timer:inst11|LessThan2~5              ; 1       ;
; timer:inst11|LessThan2~4              ; 1       ;
; timer:inst11|LessThan2~3              ; 1       ;
; timer:inst11|LessThan2~2              ; 1       ;
; timer:inst11|LessThan2~1              ; 1       ;
; timer:inst11|LessThan2~0              ; 1       ;
; timer:inst11|always0~15               ; 1       ;
; timer:inst11|always0~14               ; 1       ;
; timer:inst11|always0~13               ; 1       ;
; timer:inst11|always0~12               ; 1       ;
; timer:inst11|always0~11               ; 1       ;
; timer:inst11|always0~10               ; 1       ;
; timer:inst11|always0~9                ; 1       ;
; timer:inst11|always0~8                ; 1       ;
; timer:inst11|always0~7                ; 1       ;
; timer:inst11|always0~6                ; 1       ;
; timer:inst11|always0~5                ; 1       ;
; timer:inst11|always0~4                ; 1       ;
; timer:inst11|always0~3                ; 1       ;
; timer:inst11|cnt_divider[5]           ; 1       ;
; timer:inst11|cnt_divider[4]           ; 1       ;
; timer:inst11|cnt_divider[3]           ; 1       ;
; timer:inst11|always0~2                ; 1       ;
; timer:inst11|always0~1                ; 1       ;
; timer:inst11|LessThan0~8              ; 1       ;
; timer:inst11|LessThan0~7              ; 1       ;
; timer:inst11|LessThan0~6              ; 1       ;
; timer:inst11|LessThan0~5              ; 1       ;
; timer:inst11|LessThan0~4              ; 1       ;
; timer:inst11|LessThan0~3              ; 1       ;
; timer:inst11|LessThan0~2              ; 1       ;
; timer:inst11|always0~0                ; 1       ;
; timer:inst11|cnt_divider[2]           ; 1       ;
; timer:inst11|cnt_divider[0]           ; 1       ;
; timer:inst11|cnt_divider[1]           ; 1       ;
; reset:inst3|cnt_divider[0]~93         ; 1       ;
; tm1637:inst4|cur_state~69             ; 1       ;
; tm1637:inst4|Selector27~0             ; 1       ;
; key:inst2|cnt_divider~45              ; 1       ;
; key:inst2|cnt_divider~44              ; 1       ;
; key:inst2|cnt_divider~43              ; 1       ;
; key:inst2|cnt_divider~42              ; 1       ;
; key:inst2|cnt_divider~41              ; 1       ;
; key:inst2|cnt_divider~39              ; 1       ;
+---------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,309 / 15,666 ( 8 % ) ;
; C16 interconnects           ; 2 / 812 ( < 1 % )      ;
; C4 interconnects            ; 504 / 11,424 ( 4 % )   ;
; Direct links                ; 403 / 15,666 ( 3 % )   ;
; Global clocks               ; 2 / 8 ( 25 % )         ;
; Local interconnects         ; 595 / 4,608 ( 13 % )   ;
; R24 interconnects           ; 5 / 652 ( < 1 % )      ;
; R4 interconnects            ; 650 / 13,328 ( 5 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.04) ; Number of LABs  (Total = 72) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 50                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.15) ; Number of LABs  (Total = 72) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 62                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 6                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.51) ; Number of LABs  (Total = 72) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 6                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 7                            ;
; 22                                           ; 4                            ;
; 23                                           ; 0                            ;
; 24                                           ; 4                            ;
; 25                                           ; 4                            ;
; 26                                           ; 5                            ;
; 27                                           ; 4                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.26) ; Number of LABs  (Total = 72) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 3                            ;
; 2                                                ; 1                            ;
; 3                                                ; 2                            ;
; 4                                                ; 2                            ;
; 5                                                ; 1                            ;
; 6                                                ; 5                            ;
; 7                                                ; 4                            ;
; 8                                                ; 5                            ;
; 9                                                ; 6                            ;
; 10                                               ; 1                            ;
; 11                                               ; 0                            ;
; 12                                               ; 6                            ;
; 13                                               ; 8                            ;
; 14                                               ; 4                            ;
; 15                                               ; 3                            ;
; 16                                               ; 9                            ;
; 17                                               ; 3                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 2                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 1                            ;
; 25                                               ; 0                            ;
; 26                                               ; 3                            ;
; 27                                               ; 1                            ;
; 28                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.58) ; Number of LABs  (Total = 72) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 15                           ;
; 18                                           ; 8                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 5                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 4                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "TestTM1637"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TestTM1637.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_in (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node divider_clock:inst5|div_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.72 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 5 output pins without output pin load capacitance assignment
    Info (306007): Pin "sda" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sda_deb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "scl" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "scl_deb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /home/victor/workspace-quartus/TestTM1637/output_files/TestTM1637.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 407 megabytes
    Info: Processing ended: Thu Apr 22 21:55:01 2021
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/victor/workspace-quartus/TestTM1637/output_files/TestTM1637.fit.smsg.


