TimeQuest Timing Analyzer report for Calculator
Fri May 24 16:33:42 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'FSM:inst2|y_present[0]'
 14. Slow 1200mV 85C Model Hold: 'FSM:inst2|y_present[0]'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:inst2|y_present[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'CLK'
 32. Slow 1200mV 0C Model Setup: 'FSM:inst2|y_present[0]'
 33. Slow 1200mV 0C Model Hold: 'FSM:inst2|y_present[0]'
 34. Slow 1200mV 0C Model Hold: 'CLK'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:inst2|y_present[0]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'CLK'
 50. Fast 1200mV 0C Model Setup: 'FSM:inst2|y_present[0]'
 51. Fast 1200mV 0C Model Hold: 'FSM:inst2|y_present[0]'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:inst2|y_present[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Calculator                                                        ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; FSM:inst2|y_present[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:inst2|y_present[0] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                              ;
+------------+-----------------+------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                    ;
+------------+-----------------+------------------------+-------------------------+
; INF MHz    ; 172.41 MHz      ; FSM:inst2|y_present[0] ; limit due to hold check ;
; 163.72 MHz ; 163.72 MHz      ; CLK                    ;                         ;
+------------+-----------------+------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -5.108 ; -51.500       ;
; FSM:inst2|y_present[0] ; -1.782 ; -5.070        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; FSM:inst2|y_present[0] ; -2.850 ; -8.460        ;
; CLK                    ; -1.429 ; -1.429        ;
+------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; CLK                    ; -3.000 ; -16.000         ;
; FSM:inst2|y_present[0] ; -0.266 ; -2.339          ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -5.108 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.827      ;
; -5.021 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.740      ;
; -4.959 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.678      ;
; -4.899 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.618      ;
; -4.883 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.602      ;
; -4.876 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.595      ;
; -4.854 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.573      ;
; -4.853 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.572      ;
; -4.826 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.545      ;
; -4.767 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.486      ;
; -4.693 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.412      ;
; -4.682 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.401      ;
; -4.678 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.397      ;
; -4.640 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.359      ;
; -4.568 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.287      ;
; -4.547 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.266      ;
; -4.344 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.063      ;
; -4.344 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 5.063      ;
; -4.325 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 5.043      ;
; -4.316 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 5.034      ;
; -4.078 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 4.797      ;
; -4.078 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 4.797      ;
; -4.059 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.777      ;
; -4.050 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.768      ;
; -4.022 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.740      ;
; -4.002 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.720      ;
; -3.985 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.703      ;
; -3.978 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 4.697      ;
; -3.974 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 4.693      ;
; -3.938 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 4.657      ;
; -3.934 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.276     ; 4.653      ;
; -3.892 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.610      ;
; -3.877 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.595      ;
; -3.865 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.583      ;
; -3.588 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.306      ;
; -3.420 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.277     ; 4.138      ;
; -3.261 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 4.214      ;
; -3.252 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 4.205      ;
; -3.179 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 4.132      ;
; -2.982 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 3.935      ;
; -2.980 ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.914      ;
; -2.951 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.885      ;
; -2.932 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 3.885      ;
; -2.922 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.856      ;
; -2.914 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 3.867      ;
; -2.906 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 3.859      ;
; -2.905 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.839      ;
; -2.888 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.038     ; 3.845      ;
; -2.876 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.810      ;
; -2.806 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.740      ;
; -2.786 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 3.739      ;
; -2.763 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.697      ;
; -2.714 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.648      ;
; -2.700 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.634      ;
; -2.670 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.604      ;
; -2.651 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 3.604      ;
; -2.648 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 3.601      ;
; -2.638 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.572      ;
; -2.623 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.557      ;
; -2.619 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.553      ;
; -2.610 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.060     ; 3.545      ;
; -2.589 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.523      ;
; -2.556 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.331      ; 5.571      ;
; -2.553 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.331      ; 5.568      ;
; -2.485 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.060     ; 3.420      ;
; -2.445 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.379      ;
; -2.365 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.299      ;
; -2.348 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.282      ;
; -2.343 ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.062     ; 3.276      ;
; -2.328 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.262      ;
; -2.267 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.331      ; 5.282      ;
; -2.262 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.331      ; 5.277      ;
; -2.260 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.060     ; 3.195      ;
; -2.221 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.155      ;
; -2.185 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 3.119      ;
; -1.951 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.885      ;
; -1.945 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.331      ; 5.460      ;
; -1.940 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.874      ;
; -1.940 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.331      ; 5.455      ;
; -1.873 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.062     ; 2.806      ;
; -1.864 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.798      ;
; -1.850 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.784      ;
; -1.831 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.765      ;
; -1.827 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.062     ; 2.760      ;
; -1.818 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.331      ; 5.333      ;
; -1.762 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.696      ;
; -1.715 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.062     ; 2.648      ;
; -1.714 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.331      ; 5.229      ;
; -1.688 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.622      ;
; -1.650 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.331      ; 4.665      ;
; -1.650 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.331      ; 4.665      ;
; -1.615 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.330      ; 4.629      ;
; -1.614 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.330      ; 4.628      ;
; -1.609 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.060     ; 2.544      ;
; -1.594 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 2.547      ;
; -1.480 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.061     ; 2.414      ;
; -1.369 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.062     ; 2.302      ;
; -1.124 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.331      ; 4.639      ;
; -1.124 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.331      ; 4.639      ;
; -1.115 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 1.000        ; -0.042     ; 2.068      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FSM:inst2|y_present[0]'                                                                                               ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.782 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.082      ; 2.464      ;
; -1.661 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.083      ; 2.339      ;
; -1.627 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.080      ; 2.304      ;
; -1.537 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.082      ; 2.219      ;
; -1.536 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.080      ; 2.213      ;
; -1.536 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.083      ; 2.214      ;
; -1.516 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.082      ; 2.198      ;
; -1.461 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.082      ; 2.143      ;
; -1.460 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.080      ; 2.137      ;
; -1.460 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.083      ; 2.138      ;
; -1.395 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.083      ; 2.073      ;
; -1.361 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 1.080      ; 2.038      ;
; -1.063 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.301      ; 2.464      ;
; -0.942 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.302      ; 2.339      ;
; -0.908 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.299      ; 2.304      ;
; -0.818 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.301      ; 2.219      ;
; -0.817 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.299      ; 2.213      ;
; -0.817 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.302      ; 2.214      ;
; -0.797 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.301      ; 2.198      ;
; -0.742 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.301      ; 2.143      ;
; -0.741 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.299      ; 2.137      ;
; -0.741 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.302      ; 2.138      ;
; -0.676 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.302      ; 2.073      ;
; -0.642 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.299      ; 2.038      ;
; 1.350  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.689      ; 2.148      ;
; 1.393  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.690      ; 2.101      ;
; 1.393  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.687      ; 2.100      ;
; 1.475  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.906      ; 2.237      ;
; 1.486  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.909      ; 2.227      ;
; 1.532  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.908      ; 2.185      ;
; 1.756  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.687      ; 2.237      ;
; 1.767  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.690      ; 2.227      ;
; 1.813  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.689      ; 2.185      ;
; 2.069  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.908      ; 2.148      ;
; 2.112  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.909      ; 2.101      ;
; 2.112  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.906      ; 2.100      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FSM:inst2|y_present[0]'                                                                                                ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.850 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 4.460      ; 1.809      ;
; -2.839 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 4.462      ; 1.822      ;
; -2.771 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 4.461      ; 1.889      ;
; -2.490 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 4.071      ; 1.780      ;
; -2.487 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 4.070      ; 1.782      ;
; -2.480 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 4.072      ; 1.791      ;
; -2.400 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 4.461      ; 1.780      ;
; -2.397 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 4.460      ; 1.782      ;
; -2.390 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 4.462      ; 1.791      ;
; -1.980 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 4.070      ; 1.809      ;
; -1.969 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 4.072      ; 1.822      ;
; -1.901 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 4.071      ; 1.889      ;
; -0.097 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.553      ; 1.486      ;
; -0.090 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.555      ; 1.495      ;
; -0.064 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.554      ; 1.520      ;
; 0.004  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.553      ; 1.587      ;
; 0.013  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.943      ; 1.486      ;
; 0.020  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.555      ; 1.605      ;
; 0.020  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.945      ; 1.495      ;
; 0.046  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.944      ; 1.520      ;
; 0.071  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.554      ; 1.655      ;
; 0.114  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.943      ; 1.587      ;
; 0.128  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.554      ; 1.712      ;
; 0.130  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.945      ; 1.605      ;
; 0.141  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.553      ; 1.724      ;
; 0.143  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.554      ; 1.727      ;
; 0.148  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.555      ; 1.733      ;
; 0.152  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.553      ; 1.735      ;
; 0.168  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.555      ; 1.753      ;
; 0.181  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.944      ; 1.655      ;
; 0.238  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.944      ; 1.712      ;
; 0.251  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.943      ; 1.724      ;
; 0.253  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.944      ; 1.727      ;
; 0.258  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.945      ; 1.733      ;
; 0.262  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.943      ; 1.735      ;
; 0.278  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.945      ; 1.753      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.429 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.607      ; 1.564      ;
; -0.856 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.607      ; 1.637      ;
; 0.385  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.038      ; 0.580      ;
; 0.541  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.413      ; 3.340      ;
; 0.542  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.414      ; 3.342      ;
; 0.562  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 0.761      ;
; 0.577  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.414      ; 3.377      ;
; 0.661  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.414      ; 3.461      ;
; 0.684  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.607      ; 3.677      ;
; 0.691  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.104     ; 0.744      ;
; 0.694  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.414      ; 3.494      ;
; 0.720  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.414      ; 3.520      ;
; 0.746  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.413      ; 3.545      ;
; 0.746  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.414      ; 3.546      ;
; 0.770  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.414      ; 3.570      ;
; 0.933  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.607      ; 3.926      ;
; 0.945  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.607      ; 3.938      ;
; 1.190  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.414      ; 3.490      ;
; 1.198  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.413      ; 3.497      ;
; 1.235  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.414      ; 3.535      ;
; 1.260  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.607      ; 3.753      ;
; 1.302  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.414      ; 3.602      ;
; 1.302  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.414      ; 3.602      ;
; 1.302  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.414      ; 3.602      ;
; 1.312  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.414      ; 3.612      ;
; 1.371  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.414      ; 3.671      ;
; 1.378  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.413      ; 3.677      ;
; 1.452  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 1.670      ;
; 1.455  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 1.654      ;
; 1.526  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.607      ; 4.019      ;
; 1.613  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.607      ; 4.106      ;
; 1.682  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 1.881      ;
; 1.801  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.020      ;
; 1.807  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.026      ;
; 1.837  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.056      ;
; 2.008  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.226      ;
; 2.125  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.343      ;
; 2.148  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.367      ;
; 2.155  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.374      ;
; 2.189  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 2.388      ;
; 2.191  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.409      ;
; 2.195  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.414      ;
; 2.213  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.431      ;
; 2.261  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.060      ; 2.478      ;
; 2.275  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.494      ;
; 2.304  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.060      ; 2.521      ;
; 2.321  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.062      ; 2.540      ;
; 2.345  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.563      ;
; 2.353  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.571      ;
; 2.364  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.582      ;
; 2.371  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.589      ;
; 2.389  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.607      ;
; 2.398  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.616      ;
; 2.445  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.663      ;
; 2.465  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.683      ;
; 2.470  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.688      ;
; 2.548  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.766      ;
; 2.579  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.797      ;
; 2.614  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.668      ;
; 2.614  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.668      ;
; 2.614  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.668      ;
; 2.614  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.668      ;
; 2.650  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.868      ;
; 2.654  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.104     ; 2.707      ;
; 2.708  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.926      ;
; 2.741  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 2.959      ;
; 2.787  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.841      ;
; 2.787  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.005      ;
; 2.789  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.104     ; 2.842      ;
; 2.796  ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.014      ;
; 2.817  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.035      ;
; 2.833  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.104     ; 2.886      ;
; 2.878  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.932      ;
; 2.904  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.958      ;
; 2.939  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.104     ; 2.992      ;
; 2.939  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 2.993      ;
; 2.947  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.165      ;
; 2.965  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.183      ;
; 2.974  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.028      ;
; 2.974  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.028      ;
; 2.989  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.043      ;
; 2.993  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.211      ;
; 3.005  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.059      ;
; 3.018  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.072      ;
; 3.022  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.104     ; 3.075      ;
; 3.026  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.244      ;
; 3.029  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.083      ;
; 3.077  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.131      ;
; 3.117  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 3.316      ;
; 3.120  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.174      ;
; 3.136  ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.061      ; 3.354      ;
; 3.146  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.200      ;
; 3.182  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 3.381      ;
; 3.235  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.289      ;
; 3.240  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 3.439      ;
; 3.262  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.316      ;
; 3.268  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.322      ;
; 3.279  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.104     ; 3.332      ;
; 3.319  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.103     ; 3.373      ;
; 3.382  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.042      ; 3.581      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[0]|clk                    ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[1]|clk                    ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[2]|clk                    ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[3]|clk                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[0]|clk                      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[0]|clk                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[1]|clk                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[2]|clk                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[3]|clk                    ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[1]|clk                      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[2]|clk                      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[3]|clk                      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[4]|clk                      ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[1]|clk                      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[2]|clk                      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[3]|clk                      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[4]|clk                      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[0]|clk                      ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[0]|clk                    ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[1]|clk                    ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[2]|clk                    ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[3]|clk                    ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[0]|clk                    ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[1]|clk                    ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[2]|clk                    ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[3]|clk                    ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:inst2|y_present[0]'                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+
; -0.266 ; -0.266       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[0]               ;
; -0.266 ; -0.266       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[1]               ;
; -0.266 ; -0.266       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[2]               ;
; -0.265 ; -0.265       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[0]|datac             ;
; -0.265 ; -0.265       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]|datac             ;
; -0.265 ; -0.265       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[2]|datac             ;
; -0.248 ; -0.248       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|combout         ;
; -0.238 ; -0.238       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; -0.238 ; -0.238       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|outclk   ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|combout         ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]|datac             ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[1]               ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[0]|datac             ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[2]|datac             ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[0]               ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[2]               ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datab           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|combout              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datac           ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]~1|combout         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|datad                ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|datad           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]~1|datad           ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|dataa                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal13~0|dataa                ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|Equal13~0|combout              ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|combout              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|combout         ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|combout         ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|dataa           ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]|datac             ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[1]               ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[0]|datac             ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[2]|datac             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[0]               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[2]               ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|y_present[0]|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|y_present[0]|q                 ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|datad           ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[0]               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[1]               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[2]               ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[0]|datac             ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]|datac             ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[2]|datac             ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|dataa           ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|combout         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|combout              ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|combout         ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|Equal13~0|combout              ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal13~0|dataa                ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|dataa                ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]~1|datad           ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|datad                ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|datad           ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]~1|combout         ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datac           ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|combout              ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datab           ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIN[*]    ; CLK        ; 4.670 ; 5.066 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 4.596 ; 4.974 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 4.515 ; 4.942 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 4.670 ; 5.066 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 3.828 ; 4.261 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; 7.864 ; 8.384 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; 7.821 ; 8.384 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; 7.624 ; 8.208 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; 7.864 ; 8.332 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; 7.784 ; 8.231 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -2.668 ; -3.117 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -3.037 ; -3.442 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -3.071 ; -3.521 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -3.125 ; -3.565 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -2.668 ; -3.117 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; -2.800 ; -3.288 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; -2.800 ; -3.288 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; -3.358 ; -3.747 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; -2.944 ; -3.367 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; -2.900 ; -3.365 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------------+------------------------+--------+--------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+--------+--------+------------+------------------------+
; DP              ; CLK                    ; 13.284 ; 13.310 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 8.331  ; 8.262  ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 7.967  ; 7.921  ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 7.924  ; 7.892  ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 8.331  ; 8.222  ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 8.166  ; 8.189  ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 8.281  ; 8.138  ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 8.287  ; 8.142  ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 8.216  ; 8.262  ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 6.433  ; 6.418  ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 5.669  ; 5.655  ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 6.110  ; 6.131  ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 6.433  ; 6.418  ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 6.279  ; 6.280  ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 10.054 ; 10.080 ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 9.360  ; 9.322  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 9.052  ; 9.003  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 9.009  ; 8.972  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 9.349  ; 9.309  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 9.250  ; 9.271  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 9.360  ; 9.257  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 9.309  ; 9.273  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 9.296  ; 9.322  ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 7.638  ; 7.592  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 7.638  ; 7.592  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 7.335  ; 7.262  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.547  ; 7.469  ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 10.152 ; 10.178 ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 9.750  ; 9.712  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 9.442  ; 9.393  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 9.399  ; 9.362  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 9.739  ; 9.699  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 9.640  ; 9.661  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 9.750  ; 9.647  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 9.699  ; 9.663  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 9.686  ; 9.712  ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 8.028  ; 7.982  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 8.028  ; 7.982  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 7.725  ; 7.652  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.937  ; 7.859  ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; DP              ; CLK                    ; 8.729 ; 8.704 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 6.727 ; 6.666 ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 6.740 ; 6.709 ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 6.727 ; 6.666 ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 7.095 ; 6.962 ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 6.933 ; 6.912 ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 7.039 ; 7.011 ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 7.002 ; 6.983 ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 6.951 ; 7.018 ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 5.546 ; 5.530 ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 5.546 ; 5.530 ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 5.906 ; 5.911 ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 6.231 ; 6.198 ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 6.132 ; 6.129 ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 6.293 ; 6.875 ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 7.983 ; 7.964 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 7.995 ; 7.965 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 7.983 ; 7.964 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 8.296 ; 8.216 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 8.186 ; 8.163 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 8.294 ; 8.213 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 8.254 ; 8.181 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 8.203 ; 8.272 ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 7.123 ; 7.051 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 7.413 ; 7.368 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 7.123 ; 7.051 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.328 ; 7.251 ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 6.972 ; 6.426 ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 7.764 ; 7.745 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 7.776 ; 7.746 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 7.764 ; 7.745 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 8.077 ; 7.997 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 7.967 ; 7.944 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 8.075 ; 7.994 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 8.035 ; 7.962 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 7.984 ; 8.053 ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 6.904 ; 6.832 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 7.194 ; 7.149 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 6.904 ; 6.832 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.109 ; 7.032 ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; DIN[0]     ; DP             ; 11.553 ; 11.545 ; 11.974 ; 12.000 ;
; DIN[1]     ; DP             ; 11.650 ; 11.676 ; 12.077 ; 12.103 ;
; DIN[2]     ; DP             ; 11.680 ; 11.706 ; 12.077 ; 12.103 ;
; DIN[3]     ; DP             ; 11.341 ; 11.367 ; 11.774 ; 11.800 ;
; MOP[0]     ; DP             ; 15.203 ; 15.229 ; 15.769 ; 15.795 ;
; MOP[1]     ; DP             ; 15.006 ; 15.032 ; 15.593 ; 15.619 ;
; MOP[2]     ; DP             ; 15.117 ; 15.143 ; 15.606 ; 15.632 ;
; MOP[3]     ; DP             ; 14.993 ; 15.019 ; 15.480 ; 15.506 ;
; switch     ; DP             ; 8.553  ;        ;        ; 8.991  ;
; switch     ; Hex[0]         ; 8.409  ; 8.362  ; 8.866  ; 8.817  ;
; switch     ; Hex[1]         ; 8.371  ; 8.329  ; 8.818  ; 8.786  ;
; switch     ; Hex[2]         ; 8.741  ; 8.666  ; 9.135  ; 9.123  ;
; switch     ; Hex[3]         ; 8.607  ; 8.628  ; 9.064  ; 9.085  ;
; switch     ; Hex[4]         ; 8.717  ; 8.619  ; 9.174  ; 9.046  ;
; switch     ; Hex[5]         ; 8.697  ; 8.630  ; 9.123  ; 9.087  ;
; switch     ; Hex[6]         ; 8.653  ; 8.684  ; 9.110  ; 9.120  ;
; switch     ; bit_display[0] ; 6.891  ; 6.818  ; 7.336  ; 7.286  ;
; switch     ; bit_display[1] ; 6.697  ; 6.619  ; 7.121  ; 7.076  ;
; switch     ; bit_display[2] ; 7.062  ; 7.074  ; 7.581  ; 7.423  ;
; switch     ; bit_display[3] ;        ; 6.690  ; 7.187  ;        ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; DIN[0]     ; DP             ; 10.867 ; 10.852 ; 11.310 ; 11.295 ;
; DIN[1]     ; DP             ; 10.867 ; 10.852 ; 11.288 ; 11.273 ;
; DIN[2]     ; DP             ; 11.008 ; 10.993 ; 11.431 ; 11.416 ;
; DIN[3]     ; DP             ; 10.646 ; 10.631 ; 11.095 ; 11.080 ;
; MOP[0]     ; DP             ; 9.695  ; 9.082  ; 9.475  ; 10.127 ;
; MOP[1]     ; DP             ; 8.900  ; 8.920  ; 9.320  ; 9.370  ;
; MOP[2]     ; DP             ; 8.943  ; 8.938  ; 9.342  ; 9.419  ;
; MOP[3]     ; DP             ; 8.195  ; 9.191  ; 9.612  ; 8.653  ;
; switch     ; DP             ; 8.326  ;        ;        ; 8.749  ;
; switch     ; Hex[0]         ; 7.552  ; 7.522  ; 7.990  ; 7.988  ;
; switch     ; Hex[1]         ; 7.540  ; 7.604  ; 8.031  ; 7.946  ;
; switch     ; Hex[2]         ; 7.853  ; 7.773  ; 8.292  ; 8.242  ;
; switch     ; Hex[3]         ; 7.743  ; 7.720  ; 8.182  ; 8.190  ;
; switch     ; Hex[4]         ; 7.851  ; 7.770  ; 8.287  ; 8.236  ;
; switch     ; Hex[5]         ; 7.811  ; 7.738  ; 8.250  ; 8.209  ;
; switch     ; Hex[6]         ; 7.760  ; 7.829  ; 8.230  ; 8.268  ;
; switch     ; bit_display[0] ; 6.713  ; 6.636  ; 7.123  ; 7.083  ;
; switch     ; bit_display[1] ; 6.537  ; 6.461  ; 6.949  ; 6.904  ;
; switch     ; bit_display[2] ; 6.885  ; 6.891  ; 7.376  ; 7.233  ;
; switch     ; bit_display[3] ;        ; 6.527  ; 7.012  ;        ;
+------------+----------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                               ;
+------------+-----------------+------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                    ;
+------------+-----------------+------------------------+-------------------------+
; INF MHz    ; 196.23 MHz      ; FSM:inst2|y_present[0] ; limit due to hold check ;
; 181.98 MHz ; 181.98 MHz      ; CLK                    ;                         ;
+------------+-----------------+------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -4.495 ; -45.570       ;
; FSM:inst2|y_present[0] ; -1.666 ; -4.739        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; FSM:inst2|y_present[0] ; -2.511 ; -7.476        ;
; CLK                    ; -1.349 ; -1.349        ;
+------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLK                    ; -3.000 ; -16.000        ;
; FSM:inst2|y_present[0] ; -0.127 ; -1.053         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -4.495 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 5.220      ;
; -4.398 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 5.123      ;
; -4.394 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 5.119      ;
; -4.313 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 5.038      ;
; -4.303 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 5.028      ;
; -4.293 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 5.018      ;
; -4.283 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 5.008      ;
; -4.269 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.994      ;
; -4.268 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.993      ;
; -4.172 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.897      ;
; -4.170 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.895      ;
; -4.138 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.863      ;
; -4.108 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.833      ;
; -4.077 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.802      ;
; -4.042 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.767      ;
; -4.001 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.726      ;
; -3.880 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.606      ;
; -3.880 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.606      ;
; -3.865 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.590      ;
; -3.857 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.582      ;
; -3.654 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.380      ;
; -3.654 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.380      ;
; -3.639 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.364      ;
; -3.631 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.356      ;
; -3.610 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.335      ;
; -3.580 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.305      ;
; -3.530 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.256      ;
; -3.519 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.244      ;
; -3.500 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.226      ;
; -3.467 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.193      ;
; -3.453 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.178      ;
; -3.449 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.269     ; 4.175      ;
; -3.434 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.159      ;
; -3.434 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 4.159      ;
; -3.138 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 3.863      ;
; -2.951 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.270     ; 3.676      ;
; -2.898 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.854      ;
; -2.832 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.788      ;
; -2.792 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.748      ;
; -2.676 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.632      ;
; -2.610 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.566      ;
; -2.599 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.555      ;
; -2.574 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.034     ; 3.535      ;
; -2.562 ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.502      ;
; -2.528 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.484      ;
; -2.517 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.457      ;
; -2.497 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.437      ;
; -2.481 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.421      ;
; -2.461 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.401      ;
; -2.425 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.381      ;
; -2.411 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.351      ;
; -2.372 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.328      ;
; -2.337 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.277      ;
; -2.319 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.259      ;
; -2.317 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.257      ;
; -2.278 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.218      ;
; -2.277 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 3.233      ;
; -2.246 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.186      ;
; -2.236 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.176      ;
; -2.235 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.175      ;
; -2.226 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.166      ;
; -2.196 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 3.137      ;
; -2.165 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.151      ; 4.981      ;
; -2.134 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.151      ; 4.950      ;
; -2.104 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 3.045      ;
; -2.094 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 3.034      ;
; -2.019 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.959      ;
; -2.000 ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.940      ;
; -1.991 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.931      ;
; -1.990 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.930      ;
; -1.905 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.846      ;
; -1.904 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.151      ; 4.720      ;
; -1.877 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.151      ; 4.693      ;
; -1.874 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.814      ;
; -1.859 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.800      ;
; -1.660 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.600      ;
; -1.645 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.586      ;
; -1.615 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.151      ; 4.931      ;
; -1.587 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.527      ;
; -1.581 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.522      ;
; -1.577 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.518      ;
; -1.573 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.151      ; 4.889      ;
; -1.555 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.496      ;
; -1.524 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.464      ;
; -1.472 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.151      ; 4.788      ;
; -1.464 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.405      ;
; -1.439 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.379      ;
; -1.394 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.335      ;
; -1.388 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.151      ; 4.704      ;
; -1.367 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.152      ; 4.184      ;
; -1.367 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.152      ; 4.184      ;
; -1.348 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 2.304      ;
; -1.344 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.053     ; 2.286      ;
; -1.332 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.151      ; 4.148      ;
; -1.330 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 2.151      ; 4.146      ;
; -1.215 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.054     ; 2.156      ;
; -1.117 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.055     ; 2.057      ;
; -0.925 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.152      ; 4.242      ;
; -0.925 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 2.152      ; 4.242      ;
; -0.912 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 1.000        ; -0.039     ; 1.868      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FSM:inst2|y_present[0]'                                                                                                ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.666 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 2.222      ;
; -1.546 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 2.097      ;
; -1.527 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.860      ; 2.078      ;
; -1.451 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 2.007      ;
; -1.446 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 1.997      ;
; -1.444 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.860      ; 1.995      ;
; -1.440 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 1.996      ;
; -1.385 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 1.941      ;
; -1.380 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 1.931      ;
; -1.378 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.860      ; 1.929      ;
; -1.320 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.862      ; 1.871      ;
; -1.301 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.860      ; 1.852      ;
; -0.958 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 2.222      ;
; -0.838 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 2.097      ;
; -0.819 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.068      ; 2.078      ;
; -0.743 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 2.007      ;
; -0.738 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 1.997      ;
; -0.736 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.068      ; 1.995      ;
; -0.732 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 1.996      ;
; -0.677 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 1.941      ;
; -0.672 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 1.931      ;
; -0.670 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.068      ; 1.929      ;
; -0.612 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.070      ; 1.871      ;
; -0.593 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 1.068      ; 1.852      ;
; 1.234  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.283      ; 1.933      ;
; 1.267  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.283      ; 1.895      ;
; 1.269  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.281      ; 1.893      ;
; 1.379  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.489      ; 1.991      ;
; 1.385  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.491      ; 1.985      ;
; 1.415  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 3.491      ; 1.960      ;
; 1.671  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.281      ; 1.991      ;
; 1.677  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.283      ; 1.985      ;
; 1.707  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.283      ; 1.960      ;
; 1.942  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.491      ; 1.933      ;
; 1.975  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.491      ; 1.895      ;
; 1.977  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 3.489      ; 1.893      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FSM:inst2|y_present[0]'                                                                                                 ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.511 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 3.957      ; 1.626      ;
; -2.502 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 3.959      ; 1.637      ;
; -2.463 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 3.958      ; 1.675      ;
; -2.205 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 3.634      ; 1.609      ;
; -2.199 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 3.636      ; 1.617      ;
; -2.197 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 3.635      ; 1.618      ;
; -2.048 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 3.957      ; 1.609      ;
; -2.042 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 3.959      ; 1.617      ;
; -2.040 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 3.958      ; 1.618      ;
; -1.708 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 3.634      ; 1.626      ;
; -1.699 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 3.636      ; 1.637      ;
; -1.660 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 3.635      ; 1.675      ;
; 0.012  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.294      ; 1.336      ;
; 0.018  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.296      ; 1.344      ;
; 0.028  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.295      ; 1.353      ;
; 0.112  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.294      ; 1.436      ;
; 0.136  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.296      ; 1.462      ;
; 0.169  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.295      ; 1.494      ;
; 0.189  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.617      ; 1.336      ;
; 0.195  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.619      ; 1.344      ;
; 0.205  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.618      ; 1.353      ;
; 0.225  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.294      ; 1.549      ;
; 0.226  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.295      ; 1.551      ;
; 0.231  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.296      ; 1.557      ;
; 0.235  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.295      ; 1.560      ;
; 0.257  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.294      ; 1.581      ;
; 0.281  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 1.296      ; 1.607      ;
; 0.289  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.617      ; 1.436      ;
; 0.313  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.619      ; 1.462      ;
; 0.346  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.618      ; 1.494      ;
; 0.402  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.617      ; 1.549      ;
; 0.403  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.618      ; 1.551      ;
; 0.408  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.619      ; 1.557      ;
; 0.412  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.618      ; 1.560      ;
; 0.434  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.617      ; 1.581      ;
; 0.458  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.619      ; 1.607      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                   ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.349 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.421      ; 1.426      ;
; -0.820 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.421      ; 1.455      ;
; 0.341  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.034      ; 0.519      ;
; 0.443  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.225      ; 3.022      ;
; 0.472  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.224      ; 3.050      ;
; 0.494  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.225      ; 3.073      ;
; 0.519  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 0.702      ;
; 0.528  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.421      ; 3.303      ;
; 0.546  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.225      ; 3.125      ;
; 0.613  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.225      ; 3.192      ;
; 0.634  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.225      ; 3.213      ;
; 0.635  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.116     ; 0.663      ;
; 0.646  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.225      ; 3.225      ;
; 0.677  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.225      ; 3.256      ;
; 0.688  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.224      ; 3.266      ;
; 0.829  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.421      ; 3.604      ;
; 0.833  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 2.421      ; 3.608      ;
; 1.036  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.225      ; 3.115      ;
; 1.069  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.224      ; 3.147      ;
; 1.082  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.225      ; 3.161      ;
; 1.143  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.225      ; 3.222      ;
; 1.146  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.225      ; 3.225      ;
; 1.146  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.225      ; 3.225      ;
; 1.146  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.225      ; 3.225      ;
; 1.174  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.421      ; 3.449      ;
; 1.200  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.224      ; 3.278      ;
; 1.200  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.225      ; 3.279      ;
; 1.286  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 1.469      ;
; 1.290  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.421      ; 3.565      ;
; 1.314  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 1.512      ;
; 1.387  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 2.421      ; 3.662      ;
; 1.493  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 1.676      ;
; 1.619  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 1.818      ;
; 1.662  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 1.861      ;
; 1.678  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 1.877      ;
; 1.845  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.043      ;
; 1.937  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.136      ;
; 1.944  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.142      ;
; 1.971  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.972  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 2.155      ;
; 2.007  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.206      ;
; 2.007  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.205      ;
; 2.040  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.238      ;
; 2.053  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.252      ;
; 2.073  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.053      ; 2.270      ;
; 2.106  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.304      ;
; 2.107  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.306      ;
; 2.128  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.326      ;
; 2.143  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.342      ;
; 2.152  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.351      ;
; 2.155  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.354      ;
; 2.156  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.354      ;
; 2.167  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.365      ;
; 2.217  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.416      ;
; 2.247  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.445      ;
; 2.251  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.449      ;
; 2.283  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.482      ;
; 2.351  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.549      ;
; 2.377  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.406      ;
; 2.377  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.406      ;
; 2.377  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.406      ;
; 2.377  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.406      ;
; 2.403  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.601      ;
; 2.449  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.116     ; 2.477      ;
; 2.458  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.657      ;
; 2.488  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.686      ;
; 2.517  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.054      ; 2.715      ;
; 2.536  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.735      ;
; 2.559  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.588      ;
; 2.561  ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.760      ;
; 2.581  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.116     ; 2.609      ;
; 2.599  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.116     ; 2.627      ;
; 2.645  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.674      ;
; 2.653  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.852      ;
; 2.655  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.116     ; 2.683      ;
; 2.656  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.685      ;
; 2.670  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.699      ;
; 2.671  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.870      ;
; 2.691  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.720      ;
; 2.691  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.720      ;
; 2.700  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.899      ;
; 2.731  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 2.930      ;
; 2.732  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.761      ;
; 2.748  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.777      ;
; 2.756  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.785      ;
; 2.775  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.116     ; 2.803      ;
; 2.780  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.809      ;
; 2.791  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 2.974      ;
; 2.824  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.853      ;
; 2.847  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 3.030      ;
; 2.857  ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.055      ; 3.056      ;
; 2.866  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.895      ;
; 2.891  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.920      ;
; 2.898  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 3.081      ;
; 2.938  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.967      ;
; 2.954  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.983      ;
; 2.962  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 2.991      ;
; 2.981  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.116     ; 3.009      ;
; 3.045  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.115     ; 3.074      ;
; 3.046  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.039      ; 3.229      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[1]|clk                      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[2]|clk                      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[3]|clk                      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[4]|clk                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[3]|clk                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[0]|clk                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[1]|clk                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[2]|clk                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[3]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[0]|clk                      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[0]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[1]|clk                    ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[2]|clk                    ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[3]|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[0]|clk                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[0]|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[1]|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[2]|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[0]|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[1]|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[2]|clk                    ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[3]|clk                    ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[1]|clk                      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[2]|clk                      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[3]|clk                      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[4]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:inst2|y_present[0]'                                                                     ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|combout         ;
; -0.121 ; -0.121       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[0]|datac             ;
; -0.120 ; -0.120       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]|datac             ;
; -0.120 ; -0.120       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[2]|datac             ;
; -0.119 ; -0.119       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[0]               ;
; -0.118 ; -0.118       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[1]               ;
; -0.118 ; -0.118       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[2]               ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[0]               ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[1]               ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[2]               ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[0]|datac             ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]|datac             ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[2]|datac             ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|combout         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datab           ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|datad                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|datad           ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|combout              ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[0]               ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[1]               ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[2]               ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[0]|datac             ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]|datac             ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[2]|datac             ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]~1|combout         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datac           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|combout         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|dataa                ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal13~0|dataa                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|combout              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|combout         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]~1|datad           ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|Equal13~0|combout              ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|datad           ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|y_present[0]|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|y_present[0]|q                 ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|dataa           ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|datad           ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|Equal13~0|combout              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]~1|datad           ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|combout         ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|combout              ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal13~0|dataa                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|dataa                ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|combout         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datac           ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]~1|combout         ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[0]|datac             ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]|datac             ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[2]|datac             ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[0]               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[1]               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[2]               ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|combout              ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|datad           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|datad                ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datab           ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIN[*]    ; CLK        ; 4.115 ; 4.443 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 4.003 ; 4.323 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 3.934 ; 4.306 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 4.115 ; 4.443 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 3.348 ; 3.703 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; 6.977 ; 7.355 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; 6.977 ; 7.355 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; 6.784 ; 7.181 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; 6.932 ; 7.307 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; 6.848 ; 7.209 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -2.346 ; -2.708 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -2.671 ; -2.987 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -2.729 ; -3.055 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -2.774 ; -3.080 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -2.346 ; -2.708 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; -2.464 ; -2.858 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; -2.464 ; -2.858 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; -2.962 ; -3.285 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; -2.562 ; -2.929 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; -2.558 ; -2.907 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------------+------------------------+--------+--------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+--------+--------+------------+------------------------+
; DP              ; CLK                    ; 12.332 ; 12.282 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 7.742  ; 7.719  ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 7.415  ; 7.395  ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 7.435  ; 7.333  ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 7.742  ; 7.682  ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 7.618  ; 7.593  ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 7.701  ; 7.621  ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 7.711  ; 7.609  ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 7.604  ; 7.719  ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 6.097  ; 6.018  ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 5.383  ; 5.334  ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 5.797  ; 5.756  ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 6.097  ; 6.018  ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 5.953  ; 5.892  ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 9.367  ; 9.317  ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 8.660  ; 8.641  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 8.368  ; 8.307  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 8.354  ; 8.271  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 8.660  ; 8.586  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 8.548  ; 8.541  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 8.648  ; 8.533  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 8.630  ; 8.512  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 8.537  ; 8.641  ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 7.093  ; 6.992  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 7.093  ; 6.992  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 6.814  ; 6.717  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.018  ; 6.893  ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 9.387  ; 9.337  ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 8.983  ; 8.964  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 8.691  ; 8.630  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 8.677  ; 8.594  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 8.983  ; 8.909  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 8.871  ; 8.864  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 8.971  ; 8.856  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 8.953  ; 8.835  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 8.860  ; 8.964  ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 7.416  ; 7.315  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 7.416  ; 7.315  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 7.137  ; 7.040  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.341  ; 7.216  ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; DP              ; CLK                    ; 8.216 ; 8.107 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 6.363 ; 6.281 ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 6.372 ; 6.305 ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 6.363 ; 6.281 ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 6.667 ; 6.558 ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 6.552 ; 6.507 ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 6.646 ; 6.547 ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 6.623 ; 6.511 ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 6.515 ; 6.634 ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 5.272 ; 5.224 ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 5.272 ; 5.224 ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 5.611 ; 5.559 ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 5.913 ; 5.821 ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 5.818 ; 5.759 ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 5.955 ; 6.433 ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 7.405 ; 7.344 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 7.405 ; 7.347 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 7.405 ; 7.344 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 7.684 ; 7.598 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 7.580 ; 7.540 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 7.678 ; 7.565 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 7.654 ; 7.527 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 7.550 ; 7.667 ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 6.625 ; 6.530 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 6.891 ; 6.793 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 6.625 ; 6.530 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 6.820 ; 6.700 ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 6.505 ; 5.965 ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 7.197 ; 7.136 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 7.197 ; 7.139 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 7.197 ; 7.136 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 7.476 ; 7.390 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 7.372 ; 7.332 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 7.470 ; 7.357 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 7.446 ; 7.319 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 7.342 ; 7.459 ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 6.417 ; 6.322 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 6.683 ; 6.585 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 6.417 ; 6.322 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 6.612 ; 6.492 ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; DIN[0]     ; DP             ; 10.620 ; 10.570 ; 11.004 ; 10.954 ;
; DIN[1]     ; DP             ; 10.711 ; 10.661 ; 11.083 ; 11.033 ;
; DIN[2]     ; DP             ; 10.755 ; 10.705 ; 11.090 ; 11.040 ;
; DIN[3]     ; DP             ; 10.439 ; 10.389 ; 10.784 ; 10.734 ;
; MOP[0]     ; DP             ; 13.993 ; 13.943 ; 14.341 ; 14.291 ;
; MOP[1]     ; DP             ; 13.800 ; 13.750 ; 14.167 ; 14.117 ;
; MOP[2]     ; DP             ; 13.913 ; 13.863 ; 14.195 ; 14.145 ;
; MOP[3]     ; DP             ; 13.803 ; 13.753 ; 14.076 ; 14.026 ;
; switch     ; DP             ; 7.968  ;        ;        ; 8.229  ;
; switch     ; Hex[0]         ; 7.782  ; 7.720  ; 8.179  ; 8.095  ;
; switch     ; Hex[1]         ; 7.767  ; 7.685  ; 8.138  ; 8.082  ;
; switch     ; Hex[2]         ; 8.073  ; 8.000  ; 8.441  ; 8.397  ;
; switch     ; Hex[3]         ; 7.962  ; 7.955  ; 8.359  ; 8.352  ;
; switch     ; Hex[4]         ; 8.062  ; 7.946  ; 8.459  ; 8.314  ;
; switch     ; Hex[5]         ; 8.043  ; 7.926  ; 8.422  ; 8.323  ;
; switch     ; Hex[6]         ; 7.951  ; 8.054  ; 8.348  ; 8.422  ;
; switch     ; bit_display[0] ; 6.398  ; 6.304  ; 6.754  ; 6.688  ;
; switch     ; bit_display[1] ; 6.227  ; 6.131  ; 6.595  ; 6.528  ;
; switch     ; bit_display[2] ; 6.571  ; 6.547  ; 6.994  ; 6.822  ;
; switch     ; bit_display[3] ;        ; 6.203  ; 6.626  ;        ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; DIN[0]     ; DP             ; 10.044 ; 9.961  ; 10.419 ; 10.336 ;
; DIN[1]     ; DP             ; 10.044 ; 9.961  ; 10.376 ; 10.293 ;
; DIN[2]     ; DP             ; 10.191 ; 10.108 ; 10.497 ; 10.414 ;
; DIN[3]     ; DP             ; 9.851  ; 9.768  ; 10.215 ; 10.132 ;
; MOP[0]     ; DP             ; 8.966  ; 8.356  ; 8.775  ; 9.298  ;
; MOP[1]     ; DP             ; 8.271  ; 8.196  ; 8.621  ; 8.573  ;
; MOP[2]     ; DP             ; 8.318  ; 8.227  ; 8.637  ; 8.614  ;
; MOP[3]     ; DP             ; 7.619  ; 8.459  ; 8.884  ; 7.933  ;
; switch     ; DP             ; 7.766  ;        ;        ; 8.022  ;
; switch     ; Hex[0]         ; 7.011  ; 6.944  ; 7.364  ; 7.323  ;
; switch     ; Hex[1]         ; 7.002  ; 7.034  ; 7.404  ; 7.303  ;
; switch     ; Hex[2]         ; 7.285  ; 7.195  ; 7.643  ; 7.580  ;
; switch     ; Hex[3]         ; 7.184  ; 7.137  ; 7.539  ; 7.520  ;
; switch     ; Hex[4]         ; 7.281  ; 7.162  ; 7.637  ; 7.546  ;
; switch     ; Hex[5]         ; 7.255  ; 7.124  ; 7.613  ; 7.511  ;
; switch     ; Hex[6]         ; 7.147  ; 7.268  ; 7.533  ; 7.626  ;
; switch     ; bit_display[0] ; 6.241  ; 6.151  ; 6.571  ; 6.516  ;
; switch     ; bit_display[1] ; 6.090  ; 5.995  ; 6.448  ; 6.381  ;
; switch     ; bit_display[2] ; 6.417  ; 6.390  ; 6.819  ; 6.659  ;
; switch     ; bit_display[3] ;        ; 6.063  ; 6.476  ;        ;
+------------+----------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -2.426 ; -23.496       ;
; FSM:inst2|y_present[0] ; -0.731 ; -2.057        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; FSM:inst2|y_present[0] ; -1.720 ; -5.089        ;
; CLK                    ; -0.937 ; -0.937        ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLK                    ; -3.000 ; -16.501        ;
; FSM:inst2|y_present[0] ; -0.059 ; -0.383         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.426 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.223      ;
; -2.385 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.182      ;
; -2.317 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.114      ;
; -2.316 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.113      ;
; -2.303 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.100      ;
; -2.302 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.099      ;
; -2.300 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.097      ;
; -2.283 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.080      ;
; -2.273 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.070      ;
; -2.259 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.056      ;
; -2.220 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.017      ;
; -2.219 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 3.016      ;
; -2.157 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.954      ;
; -2.147 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.944      ;
; -2.141 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.938      ;
; -2.109 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.906      ;
; -2.013 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.191     ; 2.809      ;
; -1.971 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.768      ;
; -1.971 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.768      ;
; -1.962 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.191     ; 2.758      ;
; -1.939 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.736      ;
; -1.939 ; FSM:inst2|y_present[1]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.736      ;
; -1.930 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.727      ;
; -1.929 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.726      ;
; -1.924 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.721      ;
; -1.923 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.720      ;
; -1.910 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.707      ;
; -1.909 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.706      ;
; -1.855 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.652      ;
; -1.849 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.646      ;
; -1.845 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.642      ;
; -1.813 ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.610      ;
; -1.811 ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.608      ;
; -1.802 ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.190     ; 2.599      ;
; -1.774 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.191     ; 2.570      ;
; -1.692 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 1.000        ; -0.191     ; 2.488      ;
; -1.568 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.530      ;
; -1.560 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.522      ;
; -1.509 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.471      ;
; -1.378 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[2]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.340      ;
; -1.329 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.291      ;
; -1.278 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.240      ;
; -1.273 ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.225      ;
; -1.265 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.022     ; 2.230      ;
; -1.241 ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.203      ;
; -1.235 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 2.186      ;
; -1.219 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.171      ;
; -1.214 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 2.165      ;
; -1.198 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.150      ;
; -1.191 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 3.130      ;
; -1.170 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 3.109      ;
; -1.166 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.118      ;
; -1.140 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.102      ;
; -1.133 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.085      ;
; -1.120 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 2.071      ;
; -1.116 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 2.067      ;
; -1.090 ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.052      ;
; -1.090 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 2.041      ;
; -1.075 ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 2.037      ;
; -1.055 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.007      ;
; -1.055 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.007      ;
; -1.051 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 2.002      ;
; -1.050 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 2.002      ;
; -1.037 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 1.988      ;
; -1.027 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 2.966      ;
; -1.012 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 2.951      ;
; -0.975 ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.927      ;
; -0.972 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.924      ;
; -0.952 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.904      ;
; -0.931 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 1.882      ;
; -0.906 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.858      ;
; -0.903 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 1.854      ;
; -0.869 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.821      ;
; -0.848 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.800      ;
; -0.839 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.791      ;
; -0.740 ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.692      ;
; -0.718 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 1.669      ;
; -0.715 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 2.654      ;
; -0.712 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.664      ;
; -0.711 ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.663      ;
; -0.700 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 2.639      ;
; -0.700 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 2.639      ;
; -0.678 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.357      ; 2.617      ;
; -0.664 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.616      ;
; -0.663 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 1.614      ;
; -0.660 ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.612      ;
; -0.593 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.545      ;
; -0.587 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.539      ;
; -0.574 ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 1.525      ;
; -0.553 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 1.357      ; 2.992      ;
; -0.532 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 1.357      ; 2.971      ;
; -0.509 ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.461      ;
; -0.494 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.492      ; 2.568      ;
; -0.491 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.356      ; 2.429      ;
; -0.440 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 1.357      ; 2.879      ;
; -0.427 ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 1.000        ; -0.025     ; 1.389      ;
; -0.416 ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 1.000        ; -0.036     ; 1.367      ;
; -0.402 ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 1.000        ; -0.035     ; 1.354      ;
; -0.401 ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 1.000        ; 1.357      ; 2.840      ;
; -0.393 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.500        ; 1.492      ; 2.467      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FSM:inst2|y_present[0]'                                                                                                ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.731 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.618      ; 1.337      ;
; -0.678 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.619      ; 1.284      ;
; -0.648 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.617      ; 1.253      ;
; -0.605 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.618      ; 1.211      ;
; -0.605 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.617      ; 1.210      ;
; -0.599 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.618      ; 1.205      ;
; -0.599 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.619      ; 1.205      ;
; -0.554 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.617      ; 1.159      ;
; -0.554 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.618      ; 1.160      ;
; -0.551 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.619      ; 1.157      ;
; -0.517 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.619      ; 1.123      ;
; -0.487 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.500        ; 0.617      ; 1.092      ;
; -0.127 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.722      ; 1.337      ;
; -0.074 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.723      ; 1.284      ;
; -0.044 ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.721      ; 1.253      ;
; -0.001 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.722      ; 1.211      ;
; -0.001 ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.721      ; 1.210      ;
; 0.005  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.722      ; 1.205      ;
; 0.005  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.723      ; 1.205      ;
; 0.050  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.721      ; 1.159      ;
; 0.050  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.722      ; 1.160      ;
; 0.053  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.723      ; 1.157      ;
; 0.087  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.723      ; 1.123      ;
; 0.117  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 1.000        ; 0.721      ; 1.092      ;
; 1.099  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 2.165      ; 1.169      ;
; 1.115  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 2.268      ; 1.256      ;
; 1.121  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 2.270      ; 1.251      ;
; 1.138  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 2.166      ; 1.130      ;
; 1.140  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 2.164      ; 1.127      ;
; 1.164  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.500        ; 2.269      ; 1.208      ;
; 1.511  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 2.164      ; 1.256      ;
; 1.517  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 2.166      ; 1.251      ;
; 1.560  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 2.165      ; 1.208      ;
; 1.703  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 2.269      ; 1.169      ;
; 1.742  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 2.270      ; 1.130      ;
; 1.744  ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 1.000        ; 2.268      ; 1.127      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FSM:inst2|y_present[0]'                                                                                                 ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.720 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 2.612      ; 0.997      ;
; -1.713 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 2.614      ; 1.006      ;
; -1.656 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 2.614      ; 1.063      ;
; -1.526 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 2.362      ; 0.941      ;
; -1.506 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 2.360      ; 0.959      ;
; -1.503 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 0.000        ; 2.362      ; 0.964      ;
; -1.298 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 2.614      ; 0.941      ;
; -1.278 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 2.612      ; 0.959      ;
; -1.275 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 2.614      ; 0.964      ;
; -0.988 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[1] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 2.360      ; 0.997      ;
; -0.981 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[2] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 2.362      ; 1.006      ;
; -0.924 ; FSM:inst2|y_present[0] ; FSM:inst2|out_state[0] ; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; -0.500       ; 2.362      ; 1.063      ;
; -0.087 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.868      ; 0.811      ;
; -0.084 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.816      ;
; -0.058 ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.842      ;
; -0.046 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.854      ;
; -0.042 ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.868      ; 0.856      ;
; 0.004  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.904      ;
; 0.005  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.905      ;
; 0.023  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.923      ;
; 0.030  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.930      ;
; 0.034  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.868      ; 0.932      ;
; 0.036  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.868      ; 0.934      ;
; 0.039  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; 0.000        ; 0.870      ; 0.939      ;
; 0.161  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.120      ; 0.811      ;
; 0.164  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.816      ;
; 0.190  ; FSM:inst2|y_present[4] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.842      ;
; 0.202  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.854      ;
; 0.206  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.120      ; 0.856      ;
; 0.252  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.904      ;
; 0.253  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.905      ;
; 0.271  ; FSM:inst2|y_present[3] ; FSM:inst2|out_state[0] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.923      ;
; 0.278  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.930      ;
; 0.282  ; FSM:inst2|y_present[2] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.120      ; 0.932      ;
; 0.284  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[1] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.120      ; 0.934      ;
; 0.287  ; FSM:inst2|y_present[1] ; FSM:inst2|out_state[2] ; CLK                    ; FSM:inst2|y_present[0] ; -0.500       ; 1.122      ; 0.939      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                   ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.937 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.547      ; 0.829      ;
; -0.345 ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.547      ; 0.921      ;
; 0.170  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.407      ; 1.796      ;
; 0.175  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.406      ; 1.800      ;
; 0.183  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.406      ; 1.808      ;
; 0.208  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.022      ; 0.314      ;
; 0.227  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.406      ; 1.852      ;
; 0.238  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.406      ; 1.863      ;
; 0.244  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.407      ; 1.870      ;
; 0.286  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.406      ; 1.911      ;
; 0.291  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 0.400      ;
; 0.311  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.406      ; 1.936      ;
; 0.335  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.547      ; 2.101      ;
; 0.353  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.406      ; 1.978      ;
; 0.404  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 0.402      ;
; 0.404  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.547      ; 2.170      ;
; 0.430  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0] ; CLK         ; 0.000        ; 1.547      ; 2.196      ;
; 0.763  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 0.882      ;
; 0.805  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 0.914      ;
; 0.809  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.547      ; 2.075      ;
; 0.825  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.406      ; 1.950      ;
; 0.832  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.406      ; 1.957      ;
; 0.836  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.407      ; 1.962      ;
; 0.886  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.407      ; 2.012      ;
; 0.914  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.406      ; 2.039      ;
; 0.925  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.406      ; 2.050      ;
; 0.926  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.406      ; 2.051      ;
; 0.927  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[3]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 1.036      ;
; 0.948  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.067      ;
; 0.953  ; FSM:inst2|y_present[0]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.406      ; 2.078      ;
; 0.958  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.077      ;
; 0.988  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.107      ;
; 1.009  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.406      ; 2.134      ;
; 1.065  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.547      ; 2.331      ;
; 1.067  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 1.187      ;
; 1.121  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.240      ;
; 1.137  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.256      ;
; 1.138  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 1.258      ;
; 1.173  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.188  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.307      ;
; 1.202  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.321      ;
; 1.203  ; FSM:inst2|y_present[0]                      ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0] ; CLK         ; -0.500       ; 1.547      ; 2.469      ;
; 1.205  ; Datapath:inst|register_4bit:inst2|Output[3] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.324      ;
; 1.223  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 1.332      ;
; 1.232  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.351      ;
; 1.239  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.358      ;
; 1.251  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.370      ;
; 1.253  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.372      ;
; 1.260  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.379      ;
; 1.267  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.386      ;
; 1.301  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 1.421      ;
; 1.304  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 1.424      ;
; 1.308  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 1.428      ;
; 1.315  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.434      ;
; 1.318  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.437      ;
; 1.321  ; Datapath:inst|register_4bit:inst2|Output[2] ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.440      ;
; 1.368  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.487      ;
; 1.379  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.498      ;
; 1.436  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.555      ;
; 1.451  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.036      ; 1.571      ;
; 1.461  ; Datapath:inst|register_4bit:inst2|Output[1] ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.580      ;
; 1.486  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.605      ;
; 1.489  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.487      ;
; 1.489  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.487      ;
; 1.489  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.487      ;
; 1.489  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.487      ;
; 1.495  ; FSM:inst2|y_present[2]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.493      ;
; 1.508  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.506      ;
; 1.509  ; Datapath:inst|register_4bit:inst2|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.628      ;
; 1.518  ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.637      ;
; 1.560  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.558      ;
; 1.564  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.562      ;
; 1.566  ; Datapath:inst|register_4bit:inst5|Output[1] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.685      ;
; 1.571  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.569      ;
; 1.584  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.703      ;
; 1.601  ; Datapath:inst|register_4bit:inst5|Output[2] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.720      ;
; 1.603  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[0]                      ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.601      ;
; 1.614  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.612      ;
; 1.616  ; Datapath:inst|register_4bit:inst5|Output[0] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.735      ;
; 1.617  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.615      ;
; 1.629  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.085     ; 1.628      ;
; 1.629  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.085     ; 1.628      ;
; 1.631  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 1.740      ;
; 1.639  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.637      ;
; 1.652  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.650      ;
; 1.654  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.085     ; 1.653      ;
; 1.658  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.085     ; 1.657      ;
; 1.661  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.659      ;
; 1.670  ; FSM:inst2|y_present[2]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.668      ;
; 1.673  ; Datapath:inst|register_4bit:inst5|Output[3] ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; 0.035      ; 1.792      ;
; 1.691  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.689      ;
; 1.702  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.700      ;
; 1.774  ; FSM:inst2|y_present[1]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 1.883      ;
; 1.779  ; FSM:inst2|y_present[3]                      ; FSM:inst2|y_present[4]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 1.888      ;
; 1.792  ; FSM:inst2|y_present[4]                      ; FSM:inst2|y_present[1]                      ; CLK                    ; CLK         ; 0.000        ; 0.025      ; 1.901      ;
; 1.792  ; FSM:inst2|y_present[3]                      ; Datapath:inst|register_4bit:inst5|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.790      ;
; 1.796  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[3] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.794      ;
; 1.798  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[1] ; CLK                    ; CLK         ; 0.000        ; -0.085     ; 1.797      ;
; 1.802  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[0] ; CLK                    ; CLK         ; 0.000        ; -0.085     ; 1.801      ;
; 1.814  ; FSM:inst2|y_present[4]                      ; Datapath:inst|register_4bit:inst2|Output[2] ; CLK                    ; CLK         ; 0.000        ; -0.086     ; 1.812      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; 0.041  ; 0.225        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; 0.041  ; 0.225        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; 0.041  ; 0.225        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; 0.041  ; 0.225        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[0]|clk                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[0]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[1]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[0]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[1]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[2]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst5|Output[3]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[2]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|Output[3]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[1]|clk                      ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[2]|clk                      ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[3]|clk                      ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|y_present[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.556  ; 0.772        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[1]                      ;
; 0.556  ; 0.772        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[2]                      ;
; 0.556  ; 0.772        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[3]                      ;
; 0.556  ; 0.772        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[4]                      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[2] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[3] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[0] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst2|Output[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[0] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[2] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|register_4bit:inst5|Output[3] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FSM:inst2|y_present[0]                      ;
; 0.776  ; 0.776        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[1]|clk                      ;
; 0.776  ; 0.776        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[2]|clk                      ;
; 0.776  ; 0.776        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[3]|clk                      ;
; 0.776  ; 0.776        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[4]|clk                      ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|y_present[0]|clk                      ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[0]|clk                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[1]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[2]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst2|Output[3]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[0]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[1]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[2]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|inst5|Output[3]|clk                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:inst2|y_present[0]'                                                                     ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+
; -0.059 ; -0.059       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[0]               ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[1]               ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[2]               ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[0]|datac             ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]|datac             ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[2]|datac             ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|combout         ;
; 0.251  ; 0.251        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|combout         ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[0]|datac             ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]|datac             ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[2]|datac             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[0]               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[1]               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; FSM:inst2|out_state[2]               ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datab           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|combout              ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datac           ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]~1|combout         ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|Equal13~0|combout              ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]~1|datad           ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|dataa                ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal13~0|dataa                ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[0]               ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[1]               ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[2]               ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[0]|datac             ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]|datac             ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[2]|datac             ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|datad                ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|datad           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|combout              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|combout         ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|combout         ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|dataa           ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|datad           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|y_present[0]|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; inst2|y_present[0]|q                 ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|inclk[0] ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4clkctrl|outclk   ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|datad           ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|combout         ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[3]~4|dataa           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|combout              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|combout         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal15~0|datad                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~3|datad           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[0]|datac             ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]|datac             ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[2]|datac             ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[0]               ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[1]               ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Rise       ; FSM:inst2|out_state[2]               ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal13~0|dataa                ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|dataa                ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|Equal13~0|combout              ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[1]~1|datad           ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; FSM:inst2|y_present[0] ; Fall       ; inst2|out_state[1]~1|combout         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datac           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|Equal14~0|combout              ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FSM:inst2|y_present[0] ; Rise       ; inst2|out_state[3]~4|datab           ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIN[*]    ; CLK        ; 2.597 ; 3.189 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 2.555 ; 3.135 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 2.548 ; 3.125 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 2.597 ; 3.189 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 2.130 ; 2.730 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; 4.480 ; 5.152 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; 4.322 ; 5.152 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; 4.219 ; 5.025 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; 4.480 ; 5.106 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; 4.438 ; 5.048 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -1.474 ; -2.080 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -1.664 ; -2.283 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -1.717 ; -2.337 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -1.704 ; -2.336 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.474 ; -2.080 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; -1.563 ; -2.223 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; -1.563 ; -2.256 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; -1.886 ; -2.475 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; -1.625 ; -2.223 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; -1.564 ; -2.258 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; DP              ; CLK                    ; 7.701 ; 7.809 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 4.942 ; 4.980 ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 4.725 ; 4.787 ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 4.702 ; 4.766 ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 4.936 ; 4.980 ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 4.861 ; 4.970 ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 4.895 ; 4.799 ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 4.892 ; 4.883 ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 4.942 ; 4.882 ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 3.750 ; 3.847 ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 3.327 ; 3.390 ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 3.580 ; 3.674 ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 3.750 ; 3.847 ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 3.667 ; 3.788 ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 5.790 ; 5.898 ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 5.578 ; 5.616 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 5.367 ; 5.425 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 5.341 ; 5.404 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 5.435 ; 5.616 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 5.504 ; 5.609 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 5.534 ; 5.496 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 5.497 ; 5.558 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 5.578 ; 5.498 ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 4.451 ; 4.532 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 4.451 ; 4.532 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 4.298 ; 4.362 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 4.415 ; 4.477 ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 5.902 ; 6.010 ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 5.830 ; 5.868 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 5.619 ; 5.677 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 5.593 ; 5.656 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 5.687 ; 5.868 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 5.756 ; 5.861 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 5.786 ; 5.748 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 5.749 ; 5.810 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 5.830 ; 5.750 ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 4.703 ; 4.784 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 4.703 ; 4.784 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 4.550 ; 4.614 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 4.667 ; 4.729 ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; DP              ; CLK                    ; 5.140 ; 5.266 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 3.905 ; 3.958 ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 3.913 ; 3.986 ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 3.905 ; 3.958 ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 4.177 ; 4.148 ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 4.049 ; 4.137 ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 4.083 ; 4.229 ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 4.053 ; 4.184 ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 4.114 ; 4.059 ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 3.257 ; 3.318 ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 3.257 ; 3.318 ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 3.466 ; 3.549 ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 3.636 ; 3.723 ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 3.584 ; 3.700 ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 3.686 ; 4.048 ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 4.657 ; 4.733 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 4.664 ; 4.733 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 4.657 ; 4.773 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 4.835 ; 4.895 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 4.796 ; 4.879 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 4.826 ; 4.887 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 4.796 ; 4.842 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 4.858 ; 4.808 ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 4.181 ; 4.243 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 4.326 ; 4.404 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 4.181 ; 4.243 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 4.294 ; 4.353 ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 4.160 ; 3.925 ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 4.553 ; 4.629 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 4.560 ; 4.629 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 4.553 ; 4.669 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 4.731 ; 4.791 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 4.692 ; 4.775 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 4.722 ; 4.783 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 4.692 ; 4.738 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 4.754 ; 4.704 ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 4.077 ; 4.139 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 4.222 ; 4.300 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 4.077 ; 4.139 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 4.190 ; 4.249 ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; DIN[0]     ; DP             ; 6.706 ; 6.789 ; 7.286 ; 7.375 ;
; DIN[1]     ; DP             ; 6.780 ; 6.888 ; 7.357 ; 7.465 ;
; DIN[2]     ; DP             ; 6.776 ; 6.884 ; 7.368 ; 7.476 ;
; DIN[3]     ; DP             ; 6.585 ; 6.693 ; 7.185 ; 7.293 ;
; MOP[0]     ; DP             ; 8.685 ; 8.793 ; 9.556 ; 9.664 ;
; MOP[1]     ; DP             ; 8.582 ; 8.690 ; 9.429 ; 9.537 ;
; MOP[2]     ; DP             ; 8.649 ; 8.757 ; 9.444 ; 9.552 ;
; MOP[3]     ; DP             ; 8.607 ; 8.715 ; 9.368 ; 9.476 ;
; switch     ; DP             ; 5.032 ;       ;       ; 5.774 ;
; switch     ; Hex[0]         ; 4.959 ; 5.017 ; 5.574 ; 5.632 ;
; switch     ; Hex[1]         ; 4.933 ; 4.996 ; 5.548 ; 5.611 ;
; switch     ; Hex[2]         ; 5.137 ; 5.208 ; 5.664 ; 5.823 ;
; switch     ; Hex[3]         ; 5.096 ; 5.201 ; 5.711 ; 5.816 ;
; switch     ; Hex[4]         ; 5.126 ; 5.115 ; 5.741 ; 5.711 ;
; switch     ; Hex[5]         ; 5.093 ; 5.150 ; 5.704 ; 5.765 ;
; switch     ; Hex[6]         ; 5.170 ; 5.090 ; 5.785 ; 5.705 ;
; switch     ; bit_display[0] ; 4.034 ; 4.041 ; 4.668 ; 4.687 ;
; switch     ; bit_display[1] ; 3.946 ; 3.954 ; 4.542 ; 4.569 ;
; switch     ; bit_display[2] ; 4.142 ; 4.220 ; 4.805 ; 4.780 ;
; switch     ; bit_display[3] ;       ; 3.989 ; 4.557 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; DIN[0]     ; DP             ; 6.271 ; 6.354 ; 6.890 ; 6.973 ;
; DIN[1]     ; DP             ; 6.271 ; 6.354 ; 6.891 ; 6.974 ;
; DIN[2]     ; DP             ; 6.344 ; 6.427 ; 6.976 ; 7.059 ;
; DIN[3]     ; DP             ; 6.156 ; 6.239 ; 6.762 ; 6.845 ;
; MOP[0]     ; DP             ; 5.730 ; 5.447 ; 5.915 ; 6.332 ;
; MOP[1]     ; DP             ; 5.224 ; 5.364 ; 5.797 ; 5.956 ;
; MOP[2]     ; DP             ; 5.239 ; 5.361 ; 5.814 ; 5.981 ;
; MOP[3]     ; DP             ; 4.827 ; 5.456 ; 5.990 ; 5.536 ;
; switch     ; DP             ; 4.900 ;       ;       ; 5.631 ;
; switch     ; Hex[0]         ; 4.411 ; 4.480 ; 5.027 ; 5.115 ;
; switch     ; Hex[1]         ; 4.404 ; 4.531 ; 5.050 ; 5.089 ;
; switch     ; Hex[2]         ; 4.582 ; 4.642 ; 5.200 ; 5.279 ;
; switch     ; Hex[3]         ; 4.543 ; 4.626 ; 5.159 ; 5.262 ;
; switch     ; Hex[4]         ; 4.573 ; 4.634 ; 5.189 ; 5.269 ;
; switch     ; Hex[5]         ; 4.543 ; 4.589 ; 5.160 ; 5.226 ;
; switch     ; Hex[6]         ; 4.605 ; 4.555 ; 5.242 ; 5.172 ;
; switch     ; bit_display[0] ; 3.932 ; 3.935 ; 4.539 ; 4.565 ;
; switch     ; bit_display[1] ; 3.854 ; 3.861 ; 4.442 ; 4.468 ;
; switch     ; bit_display[2] ; 4.041 ; 4.111 ; 4.687 ; 4.669 ;
; switch     ; bit_display[3] ;       ; 3.893 ; 4.455 ;       ;
+------------+----------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -5.108  ; -2.850 ; N/A      ; N/A     ; -3.000              ;
;  CLK                    ; -5.108  ; -1.429 ; N/A      ; N/A     ; -3.000              ;
;  FSM:inst2|y_present[0] ; -1.782  ; -2.850 ; N/A      ; N/A     ; -0.266              ;
; Design-wide TNS         ; -56.57  ; -9.889 ; 0.0      ; 0.0     ; -18.339             ;
;  CLK                    ; -51.500 ; -1.429 ; N/A      ; N/A     ; -16.501             ;
;  FSM:inst2|y_present[0] ; -5.070  ; -8.460 ; N/A      ; N/A     ; -2.339              ;
+-------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIN[*]    ; CLK        ; 4.670 ; 5.066 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 4.596 ; 4.974 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 4.515 ; 4.942 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 4.670 ; 5.066 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 3.828 ; 4.261 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; 7.864 ; 8.384 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; 7.821 ; 8.384 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; 7.624 ; 8.208 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; 7.864 ; 8.332 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; 7.784 ; 8.231 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -1.474 ; -2.080 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -1.664 ; -2.283 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -1.717 ; -2.337 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -1.704 ; -2.336 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.474 ; -2.080 ; Rise       ; CLK             ;
; MOP[*]    ; CLK        ; -1.563 ; -2.223 ; Rise       ; CLK             ;
;  MOP[0]   ; CLK        ; -1.563 ; -2.256 ; Rise       ; CLK             ;
;  MOP[1]   ; CLK        ; -1.886 ; -2.475 ; Rise       ; CLK             ;
;  MOP[2]   ; CLK        ; -1.625 ; -2.223 ; Rise       ; CLK             ;
;  MOP[3]   ; CLK        ; -1.564 ; -2.258 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------------+------------------------+--------+--------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+--------+--------+------------+------------------------+
; DP              ; CLK                    ; 13.284 ; 13.310 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 8.331  ; 8.262  ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 7.967  ; 7.921  ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 7.924  ; 7.892  ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 8.331  ; 8.222  ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 8.166  ; 8.189  ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 8.281  ; 8.138  ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 8.287  ; 8.142  ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 8.216  ; 8.262  ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 6.433  ; 6.418  ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 5.669  ; 5.655  ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 6.110  ; 6.131  ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 6.433  ; 6.418  ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 6.279  ; 6.280  ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 10.054 ; 10.080 ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 9.360  ; 9.322  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 9.052  ; 9.003  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 9.009  ; 8.972  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 9.349  ; 9.309  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 9.250  ; 9.271  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 9.360  ; 9.257  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 9.309  ; 9.273  ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 9.296  ; 9.322  ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 7.638  ; 7.592  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 7.638  ; 7.592  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 7.335  ; 7.262  ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.547  ; 7.469  ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 10.152 ; 10.178 ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 9.750  ; 9.712  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 9.442  ; 9.393  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 9.399  ; 9.362  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 9.739  ; 9.699  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 9.640  ; 9.661  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 9.750  ; 9.647  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 9.699  ; 9.663  ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 9.686  ; 9.712  ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 8.028  ; 7.982  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 8.028  ; 7.982  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 7.725  ; 7.652  ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 7.937  ; 7.859  ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; Data Port       ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------------+------------------------+-------+-------+------------+------------------------+
; DP              ; CLK                    ; 5.140 ; 5.266 ; Rise       ; CLK                    ;
; Hex[*]          ; CLK                    ; 3.905 ; 3.958 ; Rise       ; CLK                    ;
;  Hex[0]         ; CLK                    ; 3.913 ; 3.986 ; Rise       ; CLK                    ;
;  Hex[1]         ; CLK                    ; 3.905 ; 3.958 ; Rise       ; CLK                    ;
;  Hex[2]         ; CLK                    ; 4.177 ; 4.148 ; Rise       ; CLK                    ;
;  Hex[3]         ; CLK                    ; 4.049 ; 4.137 ; Rise       ; CLK                    ;
;  Hex[4]         ; CLK                    ; 4.083 ; 4.229 ; Rise       ; CLK                    ;
;  Hex[5]         ; CLK                    ; 4.053 ; 4.184 ; Rise       ; CLK                    ;
;  Hex[6]         ; CLK                    ; 4.114 ; 4.059 ; Rise       ; CLK                    ;
; bit_display[*]  ; CLK                    ; 3.257 ; 3.318 ; Rise       ; CLK                    ;
;  bit_display[0] ; CLK                    ; 3.257 ; 3.318 ; Rise       ; CLK                    ;
;  bit_display[1] ; CLK                    ; 3.466 ; 3.549 ; Rise       ; CLK                    ;
;  bit_display[2] ; CLK                    ; 3.636 ; 3.723 ; Rise       ; CLK                    ;
;  bit_display[3] ; CLK                    ; 3.584 ; 3.700 ; Rise       ; CLK                    ;
; DP              ; FSM:inst2|y_present[0] ; 3.686 ; 4.048 ; Rise       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 4.657 ; 4.733 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 4.664 ; 4.733 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 4.657 ; 4.773 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 4.835 ; 4.895 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 4.796 ; 4.879 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 4.826 ; 4.887 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 4.796 ; 4.842 ; Rise       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 4.858 ; 4.808 ; Rise       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 4.181 ; 4.243 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 4.326 ; 4.404 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 4.181 ; 4.243 ; Rise       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 4.294 ; 4.353 ; Rise       ; FSM:inst2|y_present[0] ;
; DP              ; FSM:inst2|y_present[0] ; 4.160 ; 3.925 ; Fall       ; FSM:inst2|y_present[0] ;
; Hex[*]          ; FSM:inst2|y_present[0] ; 4.553 ; 4.629 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[0]         ; FSM:inst2|y_present[0] ; 4.560 ; 4.629 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[1]         ; FSM:inst2|y_present[0] ; 4.553 ; 4.669 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[2]         ; FSM:inst2|y_present[0] ; 4.731 ; 4.791 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[3]         ; FSM:inst2|y_present[0] ; 4.692 ; 4.775 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[4]         ; FSM:inst2|y_present[0] ; 4.722 ; 4.783 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[5]         ; FSM:inst2|y_present[0] ; 4.692 ; 4.738 ; Fall       ; FSM:inst2|y_present[0] ;
;  Hex[6]         ; FSM:inst2|y_present[0] ; 4.754 ; 4.704 ; Fall       ; FSM:inst2|y_present[0] ;
; bit_display[*]  ; FSM:inst2|y_present[0] ; 4.077 ; 4.139 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[0] ; FSM:inst2|y_present[0] ; 4.222 ; 4.300 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[1] ; FSM:inst2|y_present[0] ; 4.077 ; 4.139 ; Fall       ; FSM:inst2|y_present[0] ;
;  bit_display[2] ; FSM:inst2|y_present[0] ; 4.190 ; 4.249 ; Fall       ; FSM:inst2|y_present[0] ;
+-----------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; DIN[0]     ; DP             ; 11.553 ; 11.545 ; 11.974 ; 12.000 ;
; DIN[1]     ; DP             ; 11.650 ; 11.676 ; 12.077 ; 12.103 ;
; DIN[2]     ; DP             ; 11.680 ; 11.706 ; 12.077 ; 12.103 ;
; DIN[3]     ; DP             ; 11.341 ; 11.367 ; 11.774 ; 11.800 ;
; MOP[0]     ; DP             ; 15.203 ; 15.229 ; 15.769 ; 15.795 ;
; MOP[1]     ; DP             ; 15.006 ; 15.032 ; 15.593 ; 15.619 ;
; MOP[2]     ; DP             ; 15.117 ; 15.143 ; 15.606 ; 15.632 ;
; MOP[3]     ; DP             ; 14.993 ; 15.019 ; 15.480 ; 15.506 ;
; switch     ; DP             ; 8.553  ;        ;        ; 8.991  ;
; switch     ; Hex[0]         ; 8.409  ; 8.362  ; 8.866  ; 8.817  ;
; switch     ; Hex[1]         ; 8.371  ; 8.329  ; 8.818  ; 8.786  ;
; switch     ; Hex[2]         ; 8.741  ; 8.666  ; 9.135  ; 9.123  ;
; switch     ; Hex[3]         ; 8.607  ; 8.628  ; 9.064  ; 9.085  ;
; switch     ; Hex[4]         ; 8.717  ; 8.619  ; 9.174  ; 9.046  ;
; switch     ; Hex[5]         ; 8.697  ; 8.630  ; 9.123  ; 9.087  ;
; switch     ; Hex[6]         ; 8.653  ; 8.684  ; 9.110  ; 9.120  ;
; switch     ; bit_display[0] ; 6.891  ; 6.818  ; 7.336  ; 7.286  ;
; switch     ; bit_display[1] ; 6.697  ; 6.619  ; 7.121  ; 7.076  ;
; switch     ; bit_display[2] ; 7.062  ; 7.074  ; 7.581  ; 7.423  ;
; switch     ; bit_display[3] ;        ; 6.690  ; 7.187  ;        ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; DIN[0]     ; DP             ; 6.271 ; 6.354 ; 6.890 ; 6.973 ;
; DIN[1]     ; DP             ; 6.271 ; 6.354 ; 6.891 ; 6.974 ;
; DIN[2]     ; DP             ; 6.344 ; 6.427 ; 6.976 ; 7.059 ;
; DIN[3]     ; DP             ; 6.156 ; 6.239 ; 6.762 ; 6.845 ;
; MOP[0]     ; DP             ; 5.730 ; 5.447 ; 5.915 ; 6.332 ;
; MOP[1]     ; DP             ; 5.224 ; 5.364 ; 5.797 ; 5.956 ;
; MOP[2]     ; DP             ; 5.239 ; 5.361 ; 5.814 ; 5.981 ;
; MOP[3]     ; DP             ; 4.827 ; 5.456 ; 5.990 ; 5.536 ;
; switch     ; DP             ; 4.900 ;       ;       ; 5.631 ;
; switch     ; Hex[0]         ; 4.411 ; 4.480 ; 5.027 ; 5.115 ;
; switch     ; Hex[1]         ; 4.404 ; 4.531 ; 5.050 ; 5.089 ;
; switch     ; Hex[2]         ; 4.582 ; 4.642 ; 5.200 ; 5.279 ;
; switch     ; Hex[3]         ; 4.543 ; 4.626 ; 5.159 ; 5.262 ;
; switch     ; Hex[4]         ; 4.573 ; 4.634 ; 5.189 ; 5.269 ;
; switch     ; Hex[5]         ; 4.543 ; 4.589 ; 5.160 ; 5.226 ;
; switch     ; Hex[6]         ; 4.605 ; 4.555 ; 5.242 ; 5.172 ;
; switch     ; bit_display[0] ; 3.932 ; 3.935 ; 4.539 ; 4.565 ;
; switch     ; bit_display[1] ; 3.854 ; 3.861 ; 4.442 ; 4.468 ;
; switch     ; bit_display[2] ; 4.041 ; 4.111 ; 4.687 ; 4.669 ;
; switch     ; bit_display[3] ;       ; 3.893 ; 4.455 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DP             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bit_display[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bit_display[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bit_display[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bit_display[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hex[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hex[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hex[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hex[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hex[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hex[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Hex[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOP[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOP[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOP[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOP[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RUN                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DP             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; bit_display[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; bit_display[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; bit_display[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; bit_display[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Hex[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Hex[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Hex[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Hex[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Hex[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Hex[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Hex[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DP             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; bit_display[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bit_display[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bit_display[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bit_display[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Hex[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Hex[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Hex[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Hex[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Hex[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Hex[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Hex[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 4395     ; 0        ; 0        ; 0        ;
; FSM:inst2|y_present[0] ; CLK                    ; 1070     ; 1070     ; 0        ; 0        ;
; CLK                    ; FSM:inst2|y_present[0] ; 72       ; 0        ; 72       ; 0        ;
; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 18       ; 18       ; 18       ; 18       ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 4395     ; 0        ; 0        ; 0        ;
; FSM:inst2|y_present[0] ; CLK                    ; 1070     ; 1070     ; 0        ; 0        ;
; CLK                    ; FSM:inst2|y_present[0] ; 72       ; 0        ; 72       ; 0        ;
; FSM:inst2|y_present[0] ; FSM:inst2|y_present[0] ; 18       ; 18       ; 18       ; 18       ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 24 16:33:40 2019
Info: Command: quartus_sta Calculator -c Calculator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Calculator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name FSM:inst2|y_present[0] FSM:inst2|y_present[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.108       -51.500 CLK 
    Info (332119):    -1.782        -5.070 FSM:inst2|y_present[0] 
Info (332146): Worst-case hold slack is -2.850
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.850        -8.460 FSM:inst2|y_present[0] 
    Info (332119):    -1.429        -1.429 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -16.000 CLK 
    Info (332119):    -0.266        -2.339 FSM:inst2|y_present[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.495       -45.570 CLK 
    Info (332119):    -1.666        -4.739 FSM:inst2|y_present[0] 
Info (332146): Worst-case hold slack is -2.511
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.511        -7.476 FSM:inst2|y_present[0] 
    Info (332119):    -1.349        -1.349 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -16.000 CLK 
    Info (332119):    -0.127        -1.053 FSM:inst2|y_present[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.426       -23.496 CLK 
    Info (332119):    -0.731        -2.057 FSM:inst2|y_present[0] 
Info (332146): Worst-case hold slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720        -5.089 FSM:inst2|y_present[0] 
    Info (332119):    -0.937        -0.937 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -16.501 CLK 
    Info (332119):    -0.059        -0.383 FSM:inst2|y_present[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4613 megabytes
    Info: Processing ended: Fri May 24 16:33:42 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


