n work UART_Protocol_UART_Protocol_1 verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 5.45312;
av .compile_point_starttime_stamp "Tue Nov 14 17:42:06 2023";
av .compile_point_endtime_stamp "Tue Nov 14 17:42:12 2023";
av .compile_point_realtime_used 5.666;
