src/alu.sv
src/alu_components/divider.sv
src/assertions/divider_assertions.sv
src/controller.sv
src/core.sv
src/cache.sv
src/dcr.sv
src/decoder.sv
src/dispatch.sv
src/fetcher.sv
src/gpu.sv
src/lsu.sv
src/pc.sv
src/registers.sv
src/scheduler.sv

src/alu_components/divider.sv
src/assertions/divider_assertions.sv
src/cache_components/arbiters/rra.sv
src/cache_components/replacement/plru.sv

test/helpers/instructions.sv
test/helpers/memoryif.sv
test/helpers/memory.sv

src/pkg/alu_ops_pkg.sv
src/pkg/alu_state_pkg.sv
src/pkg/cache_state_pkg.sv
src/pkg/core_states_pkg.sv
src/pkg/fetcher_states_pkg.sv
src/pkg/lsu_states_pkg.sv
src/pkg/opcodes_pkg.sv

test/test_matadd.sv
test/test_matmul.sv
test/test_cache.sv
test/test_generic.sv
