

# 专利

[[王聪聪]]
![石墨烯碳化硅专利.jpg](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E7%9F%B3%E5%A2%A8%E7%83%AF%E7%A2%B3%E5%8C%96%E7%A1%85%E4%B8%93%E5%88%A9.jpg)

[[李再一]]
考虑陷阱引起的附加电导对漏电流的影响![](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/additional%20conduct.jpg)


- >567V 不收敛的问题在论坛上的咨询结果
- 只考虑V<567V时，同时考虑附加电导和复合率的IV图
---
- 在同时考虑了复合率和附加电导的仿真中，0-800V，没有碰到不收敛的情况
- 在器件中缺陷的位置有两种：SiC bulk or SiC/Si$O_2$ Interface
- 缺陷对电学性质的影响有两类：复合(Recombination)过程和陷阱效应(Trapping Effect),下面的仿真是为了验证这个事情
- 使用bulk缺陷$Z_{1/2}$的数据，其中$N_t =4.1e13cm^{-3}$ ,$\sigma _n=2e-14cm^2$ ,$\sigma _p=3e-14cm^2$,$E_t=E_C-0.68eV$ 
![nju_pin_reverse_iv_Z12trap.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/nju_pin_reverse_iv_Z12trap.png)
---
存在的问题
1.需要确认一下修改过的方程是否正确(DEVSIM使用的Scharfetter-Gummel形式)
2.实际情况中，C原子空缺会同时产生$Z_{1/2}$和$EH_{6/7}$两种缺陷，有必要同时考虑，$EH_{6/7}    \ \sigma_n  \ \sigma_p$需要查
3.关于缺陷参数测量的原理不清楚，读文献，JC讲
4.【2】完成后，如果和实验数据差距仍然较大，则添加interface缺陷


[[姜松廷]]
上传代码作图结果
- （目前图还没有做完-可能我本地需要个RooT？-or考虑在集群上画，数据在我本地-理论上周日之前可以出图-另外，缺陷的代码需要提交吗？我是手动改变的参数（浓度.俘获截面）-提交之前可能需要补充一下代码。）
- Synopsys trainning 是否看完了，上周的问题是否解决？是否产生新的问题？
- （看完了，上周的问题基本解决，目前还没有新的问题）
- 是否尝试从结构上开始建立缺陷？
- （目前在2D结构上制造了一个长0.1um宽0.1um的凹坑，不过跑出来的结果变化不明显）
- （考虑通过修改网格再看一看现象
- （另外，在2D结构上弄出一个凹坑，根据面积因子，拓展到三维的话会不会是一个长槽，那么用3D结构会不会更真实一点，那需要考虑一下完善这个3D结构）

[[赵森]]
1.解决参数坐标在devsim中的语法问题
2.更换gmsh内核，采用原始的build-in代替现在的OpenCASCADE,解决gmsh本身的物理数问题
会先采取2的方法，
可能需要杨涛学长的帮助

想法1：参数坐标产生的msh文件无法在devsim里运行，会产生语法错误
https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/mistakeindevsim.png
想法2：正在看原始开发者的gmsh库，学习他的语法方法（有点蒙，可能还需要一点时间）
[[张希媛]]



