Fitter report for de2i_150_qsys_pcie
Tue Oct 23 08:17:54 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. GXB Receiver Summary
 22. GXB Receiver Channel
 23. GXB Transmitter Summary
 24. GXB Transmitter Channel
 25. I/O Assignment Warnings
 26. PCI Express Hard-IP Blocks
 27. Fitter Resource Utilization by Entity
 28. Delay Chain Summary
 29. Pad To Core Delay Chain Fanout
 30. Control Signals
 31. Global & Other Fast Signals
 32. Non-Global High Fan-Out Signals
 33. Fitter RAM Summary
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 23 08:17:54 2018           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; de2i_150_qsys_pcie                              ;
; Top-level Entity Name              ; de2i_150_qsys_pcie                              ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX150DF31C7                                 ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 17,302 / 149,760 ( 12 % )                       ;
;     Total combinational functions  ; 14,656 / 149,760 ( 10 % )                       ;
;     Dedicated logic registers      ; 10,872 / 149,760 ( 7 % )                        ;
; Total registers                    ; 10991                                           ;
; Total pins                         ; 467 / 508 ( 92 % )                              ;
; Total virtual pins                 ; 1                                               ;
; Total memory bits                  ; 1,217,751 / 6,635,520 ( 18 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 720 ( 0 % )                                 ;
; Total GXB Receiver Channel PCS     ; 1 / 8 ( 13 % )                                  ;
; Total GXB Receiver Channel PMA     ; 1 / 8 ( 13 % )                                  ;
; Total GXB Transmitter Channel PCS  ; 1 / 8 ( 13 % )                                  ;
; Total GXB Transmitter Channel PMA  ; 1 / 8 ( 13 % )                                  ;
; Total PLLs                         ; 2 / 8 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Active Serial clock source                                                 ; FREQ_20MHz                            ; FREQ_40MHz                            ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                  ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                        ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a21 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a22 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a23 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a24 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a25 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a26 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a27 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a28 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a29 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a30 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a31 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[32] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a32 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[33] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a33 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[34] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a34 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[35] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a35 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[36] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a36 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[37] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a37 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[38] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a38 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[39] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a39 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[40] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a40 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[41] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a41 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[42] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a42 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[43] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a43 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[44] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a44 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[45] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a45 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[46] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a46 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[47] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a47 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[48] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a48 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[49] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a49 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[50] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a50 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[51] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a51 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[52] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a52 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[53] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a53 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[54] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a54 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[55] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a55 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[56] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a56 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[57] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a57 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[58] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a58 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[59] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a59 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[60] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a60 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[61] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a61 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[62] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a62 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|out_payload[63] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a63 ; PORTBDATAOUT     ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[0]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[0]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[0]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[1]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[1]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[1]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[2]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[2]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[2]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[3]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[3]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[3]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[4]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[5]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[6]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[6]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[6]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[7]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[7]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[7]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[8]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[8]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[8]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[9]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[9]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[9]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                     ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[10]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[10]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[10]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                    ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[11]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[11]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[11]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                    ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[12]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[12]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_addr[12]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                    ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_bank[0]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_bank[1]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[0]                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                        ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[0]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                        ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[0]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[1]                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                        ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[1]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[1]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[2]                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                        ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[2]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[2]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[3]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                        ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_cmd[3]                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[0]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[0]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[1]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[1]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[2]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[2]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[3]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[3]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[4]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[4]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[5]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[5]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[6]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[6]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[7]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[7]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[8]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[8]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[9]                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[9]                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                       ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[10]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[10]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[11]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[11]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[12]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[12]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[13]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[13]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[14]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[14]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[15]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[15]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[16]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[16]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[16]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[17]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[17]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[17]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[18]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[18]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[18]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[19]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[19]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[19]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[20]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[20]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[20]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[21]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[21]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[21]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[22]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[22]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[22]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[23]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[23]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[23]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[24]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[24]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[24]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[25]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[25]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[25]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[26]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[26]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[26]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[27]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[27]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[27]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[28]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[28]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[28]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[29]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[29]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[29]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[30]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[30]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[30]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[31]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[31]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_data[31]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_dqm[0]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_dqm[1]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_dqm[2]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_dqm[3]                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                      ; I                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_1                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_1                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_1                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_2                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_2                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_2                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_3                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_3                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_3                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_4                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_4                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_4                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_5                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_5                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_5                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_6                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_6                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_6                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_7                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_7                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_7                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_8                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                              ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_8                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_8                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_9                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_9                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                       ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_9                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_10                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_10                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_10                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_11                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_11                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_11                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_12                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_12                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_12                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_13                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_13                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_13                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_14                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_14                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_14                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_15                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_16                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_15                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_15                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_16                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_17                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_16                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_16                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_17                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_18                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_17                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_17                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_18                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_19                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_18                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_18                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_19                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_20                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_19                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_19                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_20                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_21                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_20                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_20                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_21                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_22                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_21                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_21                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_22                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_23                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_22                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_22                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_23                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_24                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_23                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_23                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_24                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_25                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_24                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_24                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_25                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_26                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_25                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_25                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_26                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_27                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_26                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_26                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_27                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_28                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_27                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_27                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_28                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_29                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_28                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_28                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_29                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_30                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_29                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_29                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_30                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_31                                                                                                                             ; Q                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_30                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_30                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_31                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                      ; OE               ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_31                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                         ;                  ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[0]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[1]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[2]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[3]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[4]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[5]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[6]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[7]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[8]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[9]                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                        ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[10]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[11]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[12]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[13]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[14]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[15]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[16]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[17]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[18]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[19]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[20]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[21]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[22]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[23]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[24]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[25]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[26]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[27]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[28]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[29]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[30]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                       ; O                ;                       ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|za_data[31]                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                       ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                              ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity            ; Ignored From ; Ignored To        ; Ignored Value          ; Ignored Source             ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Location                    ;                           ;              ; PCIE_RX_P[1]      ; PIN_AA2                ; QSF Assignment             ;
; Location                    ;                           ;              ; PCIE_TX_P[1]      ; PIN_Y4                 ; QSF Assignment             ;
; Synchronizer Identification ; alt_vipitc131_common_sync ;              ; data_out_sync0[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; I/O Standard                ; de2i_150_qsys_pcie        ;              ; PCIE_RX_P[1]      ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                ; de2i_150_qsys_pcie        ;              ; PCIE_TX_P[1]      ; 1.5-V PCML             ; QSF Assignment             ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[0]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[10]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[11]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[12]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[13]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[14]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[15]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[16]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[17]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[18]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[19]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[1]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[20]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[21]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[22]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[23]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[24]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[25]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[26]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[27]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[28]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[29]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[2]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[30]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[31]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[3]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[4]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[5]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[6]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[7]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[8]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; de2i_150_qsys_sdram       ;              ; za_data[9]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[0]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[10]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[11]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[12]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[13]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[14]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[15]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[16]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[17]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[18]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[19]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[1]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[20]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[21]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[22]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[23]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[24]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[25]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[26]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[27]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[28]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[29]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[2]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[30]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[31]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[3]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[4]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[5]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[6]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[7]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[8]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de2i_150_qsys_sdram       ;              ; m_data[9]         ; ON                     ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 27842 ) ; 0.00 % ( 0 / 27842 )       ; 0.00 % ( 0 / 27842 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 27842 ) ; 0.00 % ( 0 / 27842 )       ; 0.00 % ( 0 / 27842 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 27820 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 17,302 / 149,760 ( 12 % )      ;
;     -- Combinational with no register       ; 6430                           ;
;     -- Register only                        ; 2646                           ;
;     -- Combinational with a register        ; 8226                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 6824                           ;
;     -- 3 input functions                    ; 4815                           ;
;     -- <=2 input functions                  ; 3017                           ;
;     -- Register only                        ; 2646                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 11449                          ;
;     -- arithmetic mode                      ; 3207                           ;
;                                             ;                                ;
; Total registers*                            ; 10,991 / 152,165 ( 7 % )       ;
;     -- Dedicated logic registers            ; 10,872 / 149,760 ( 7 % )       ;
;     -- I/O registers                        ; 119 / 2,405 ( 5 % )            ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,316 / 9,360 ( 14 % )         ;
; Virtual pins                                ; 1                              ;
; I/O pins                                    ; 467 / 508 ( 92 % )             ;
;     -- Clock pins                           ; 7 / 10 ( 70 % )                ;
;     -- Dedicated input pins                 ; 2 / 25 ( 8 % )                 ;
;                                             ;                                ;
; M9Ks                                        ; 175 / 720 ( 24 % )             ;
; Total block memory bits                     ; 1,217,751 / 6,635,520 ( 18 % ) ;
; Total block memory implementation bits      ; 1,612,800 / 6,635,520 ( 24 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )                ;
; PLLs                                        ; 2 / 8 ( 25 % )                 ;
; Global signals                              ; 11                             ;
;     -- Global clocks                        ; 11 / 30 ( 37 % )               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                   ; 1 / 8 ( 13 % )                 ;
; GXB Receiver channel PMAs                   ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PCSs                ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PMAs                ; 1 / 8 ( 13 % )                 ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 5.4% / 5.4% / 5.4%             ;
; Peak interconnect usage (total/H/V)         ; 30.9% / 30.7% / 32.0%          ;
; Maximum fan-out                             ; 5997                           ;
; Highest non-global fan-out                  ; 972                            ;
; Total fan-out                               ; 95368                          ;
; Average fan-out                             ; 3.25                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                             ;
+----------------------------------------------+-------------------------+--------------------------------+
; Statistic                                    ; Top                     ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                            ;
;                                              ;                         ;                                ;
; Total logic elements                         ; 17302 / 149760 ( 12 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register        ; 6430                    ; 0                              ;
;     -- Register only                         ; 2646                    ; 0                              ;
;     -- Combinational with a register         ; 8226                    ; 0                              ;
;                                              ;                         ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                                ;
;     -- 4 input functions                     ; 6824                    ; 0                              ;
;     -- 3 input functions                     ; 4815                    ; 0                              ;
;     -- <=2 input functions                   ; 3017                    ; 0                              ;
;     -- Register only                         ; 2646                    ; 0                              ;
;                                              ;                         ;                                ;
; Logic elements by mode                       ;                         ;                                ;
;     -- normal mode                           ; 11449                   ; 0                              ;
;     -- arithmetic mode                       ; 3207                    ; 0                              ;
;                                              ;                         ;                                ;
; Total registers                              ; 10991                   ; 0                              ;
;     -- Dedicated logic registers             ; 10872 / 149760 ( 7 % )  ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                         ; 238                     ; 0                              ;
;                                              ;                         ;                                ;
; Total LABs:  partially or completely used    ; 1315 / 9360 ( 14 % )    ; 0 / 9360 ( 0 % )               ;
;                                              ;                         ;                                ;
; Virtual pins                                 ; 1                       ; 0                              ;
; I/O pins                                     ; 467                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 720 ( 0 % )         ; 0 / 720 ( 0 % )                ;
; Total memory bits                            ; 1217751                 ; 0                              ;
; Total RAM block bits                         ; 1612800                 ; 0                              ;
; PLL                                          ; 0 / 8 ( 0 % )           ; 2 / 8 ( 25 % )                 ;
; M9K                                          ; 175 / 720 ( 24 % )      ; 0 / 720 ( 0 % )                ;
; Clock control block                          ; 7 / 38 ( 18 % )         ; 5 / 38 ( 13 % )                ;
; GXB Central control unit                     ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                 ;
; Calibration block                            ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
; Double Data Rate I/O output circuitry        ; 55 / 456 ( 12 % )       ; 0 / 456 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 456 ( 7 % )        ; 0 / 456 ( 0 % )                ;
; GXB Receiver channel PCS                     ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; GXB Receiver channel PMA                     ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PCS                  ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PMA                  ; 0 / 8 ( 0 % )           ; 1 / 8 ( 12 % )                 ;
; PCI Express hard IP                          ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                ;
;                                              ;                         ;                                ;
; Connections                                  ;                         ;                                ;
;     -- Input Connections                     ; 11600                   ; 85                             ;
;     -- Registered Input Connections          ; 11190                   ; 0                              ;
;     -- Output Connections                    ; 280                     ; 11405                          ;
;     -- Registered Output Connections         ; 75                      ; 0                              ;
;                                              ;                         ;                                ;
; Internal Connections                         ;                         ;                                ;
;     -- Total Connections                     ; 95875                   ; 13923                          ;
;     -- Registered Connections                ; 46640                   ; 0                              ;
;                                              ;                         ;                                ;
; External Connections                         ;                         ;                                ;
;     -- Top                                   ; 390                     ; 11490                          ;
;     -- hard_block:auto_generated_inst        ; 11490                   ; 0                              ;
;                                              ;                         ;                                ;
; Partition Interface                          ;                         ;                                ;
;     -- Input Ports                           ; 63                      ; 85                             ;
;     -- Output Ports                          ; 207                     ; 145                            ;
;     -- Bidir Ports                           ; 195                     ; 0                              ;
;                                              ;                         ;                                ;
; Registered Ports                             ;                         ;                                ;
;     -- Registered Input Ports                ; 0                       ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 0                              ;
;                                              ;                         ;                                ;
; Port Connectivity                            ;                         ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 6                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 0                              ;
+----------------------------------------------+-------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK2_50        ; A15   ; 7        ; 57           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; CLOCK3_50        ; V11   ; 3B       ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; CLOCK_50         ; AJ16  ; 4        ; 57           ; 0            ; 7            ; 27                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; ENET_INT_N       ; E16   ; 8        ; 48           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_LINK100     ; F5    ; 8        ; 8            ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_CLK      ; L15   ; 8A       ; 57           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_COL      ; G15   ; 8        ; 53           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_CRS      ; D6    ; 8        ; 24           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_DATA[0]  ; F15   ; 8        ; 48           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_DATA[1]  ; E13   ; 8        ; 39           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_DATA[2]  ; A5    ; 8        ; 30           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_DATA[3]  ; B7    ; 8        ; 34           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_DV       ; A8    ; 8        ; 34           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_RX_ER       ; D11   ; 8        ; 32           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; ENET_TX_CLK      ; F13   ; 8        ; 39           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; FL_RY            ; AF19  ; 4        ; 75           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; G_SENSOR_INT1    ; AC30  ; 5        ; 117          ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; HSMC_CLKIN0      ; K15   ; 8A       ; 57           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; HSMC_CLKIN_N1    ; V30   ; 5        ; 117          ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; HSMC_CLKIN_N2    ; T30   ; 6        ; 117          ; 46           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1    ; V29   ; 5        ; 117          ; 46           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P2    ; T29   ; 6        ; 117          ; 46           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; IRDA_RXD         ; AH28  ; 4        ; 113          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; KEY[0]           ; AA26  ; 5        ; 117          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; KEY[1]           ; AE25  ; 5        ; 117          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; KEY[2]           ; AF30  ; 5        ; 117          ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; KEY[3]           ; AE26  ; 5        ; 117          ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; PCIE_PERST_N     ; A4    ; 8        ; 3            ; 91           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; PCIE_REFCLK_P    ; V15   ; 3A       ; 57           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ; no        ;
; PCIE_REFCLK_P(n) ; W15   ; 3A       ; 57           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; Fitter               ; no        ;
; PCIE_RX_P[0]     ; AC2   ; QL0      ; 0            ; 16           ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; PCIE_RX_P[0](n)  ; AC1   ; QL0      ; 0            ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ; no        ;
; SD_WP_N          ; AJ27  ; 4        ; 99           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; SMA_CLKIN        ; AK16  ; 4        ; 57           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; SW[0]            ; V28   ; 5        ; 117          ; 39           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[10]           ; R26   ; 6        ; 117          ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[11]           ; N26   ; 6        ; 117          ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[12]           ; M26   ; 6        ; 117          ; 56           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[13]           ; N25   ; 6        ; 117          ; 57           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[14]           ; J26   ; 6        ; 117          ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[15]           ; K25   ; 6        ; 117          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[16]           ; C30   ; 6        ; 117          ; 77           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[17]           ; H25   ; 6        ; 117          ; 79           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[1]            ; U30   ; 5        ; 117          ; 42           ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[2]            ; V21   ; 5        ; 117          ; 28           ; 7            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[3]            ; C2    ; 8        ; 15           ; 91           ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[4]            ; AB30  ; 5        ; 117          ; 27           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[5]            ; U21   ; 5        ; 117          ; 33           ; 7            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[6]            ; T28   ; 6        ; 117          ; 48           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[7]            ; R30   ; 6        ; 117          ; 51           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[8]            ; P30   ; 6        ; 117          ; 51           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; SW[9]            ; R29   ; 6        ; 117          ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; TD_CLK27         ; B15   ; 7        ; 57           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[0]       ; C17   ; 7        ; 63           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[1]       ; D17   ; 7        ; 63           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[2]       ; A16   ; 7        ; 61           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[3]       ; B16   ; 7        ; 61           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[4]       ; G18   ; 7        ; 66           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[5]       ; G17   ; 7        ; 79           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[6]       ; K18   ; 7        ; 63           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_DATA[7]       ; K17   ; 7        ; 61           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_HS            ; C28   ; 7        ; 113          ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; TD_VS            ; E22   ; 7        ; 95           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; UART_CTS         ; D26   ; 7        ; 99           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; UART_RXD         ; B27   ; 7        ; 101          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]    ; AG7   ; 3        ; 39           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]   ; AH6   ; 3        ; 21           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]   ; AE11  ; 3        ; 15           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]   ; AE10  ; 3        ; 8            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]    ; AJ7   ; 3        ; 41           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]    ; AG8   ; 3        ; 37           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]    ; AH8   ; 3        ; 37           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]    ; AE16  ; 4        ; 63           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]    ; AF16  ; 4        ; 61           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]    ; AE14  ; 3        ; 46           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]    ; AE15  ; 3        ; 46           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]    ; AE13  ; 3        ; 28           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]    ; AE12  ; 3        ; 26           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]      ; AH5   ; 3        ; 19           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]      ; AG6   ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N      ; AJ4   ; 3        ; 19           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE        ; AD6   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK        ; AE6   ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N       ; AG5   ; 3        ; 19           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]     ; AF10  ; 3        ; 8            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]     ; AB14  ; 3        ; 46           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]     ; AH15  ; 3        ; 53           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]     ; AH10  ; 3        ; 28           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N      ; AK4   ; 3        ; 21           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N       ; AK3   ; 3        ; 21           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EEP_I2C_SCLK    ; AG27  ; 4        ; 111          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_GTX_CLK    ; A12   ; 8        ; 46           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_MDC        ; C16   ; 8        ; 53           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_RST_N      ; C14   ; 8        ; 41           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[0] ; B12   ; 8        ; 46           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[1] ; E7    ; 8        ; 28           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[2] ; C13   ; 8        ; 41           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[3] ; D15   ; 8        ; 44           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_EN      ; D14   ; 8        ; 41           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_ER      ; D13   ; 8        ; 41           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N         ; AG19  ; 4        ; 77           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N         ; AJ19  ; 4        ; 70           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RESET_N      ; AG18  ; 4        ; 75           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N         ; AG17  ; 4        ; 68           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N         ; AK18  ; 4        ; 68           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[10]     ; AH21  ; 4        ; 84           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[11]     ; AG21  ; 4        ; 84           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[12]     ; AG22  ; 4        ; 88           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[13]     ; AD22  ; 4        ; 90           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[14]     ; AE24  ; 4        ; 115          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[15]     ; AD23  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[16]     ; AB21  ; 4        ; 104          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[17]     ; AH17  ; 4        ; 70           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[18]     ; AE17  ; 4        ; 66           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[19]     ; AG20  ; 4        ; 82           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[1]      ; AB22  ; 4        ; 108          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[20]     ; AK20  ; 4        ; 77           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[21]     ; AE19  ; 4        ; 75           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[22]     ; AA16  ; 3        ; 39           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[23]     ; AF15  ; 3        ; 48           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[24]     ; AG15  ; 3        ; 48           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[25]     ; Y17   ; 4        ; 61           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[26]     ; AB16  ; 3        ; 39           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[2]      ; AH19  ; 4        ; 75           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[3]      ; AK19  ; 4        ; 70           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[4]      ; AJ18  ; 4        ; 68           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[5]      ; AA18  ; 4        ; 77           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[6]      ; AH18  ; 4        ; 68           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[7]      ; AK17  ; 4        ; 66           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[8]      ; Y20   ; 4        ; 106          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[9]      ; AK21  ; 4        ; 82           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_SCLK   ; AK27  ; 4        ; 97           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]         ; E15   ; 8        ; 46           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]         ; E12   ; 8        ; 28           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]         ; G11   ; 8        ; 30           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]         ; F11   ; 8        ; 28           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]         ; F16   ; 8        ; 53           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]         ; D16   ; 8        ; 53           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]         ; F14   ; 8        ; 46           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]         ; G14   ; 8        ; 50           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]         ; B13   ; 8        ; 48           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]         ; G13   ; 8        ; 50           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]         ; F12   ; 8        ; 37           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]         ; G12   ; 8        ; 37           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]         ; J9    ; 8        ; 8            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]         ; G10   ; 8        ; 21           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]         ; G8    ; 8        ; 3            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]         ; G7    ; 8        ; 3            ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]         ; F7    ; 8        ; 5            ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]         ; AG30  ; 5        ; 117          ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]         ; F6    ; 8        ; 5            ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]         ; F4    ; 8        ; 10           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]         ; F10   ; 8        ; 21           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]         ; D10   ; 8        ; 19           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]         ; D7    ; 8        ; 30           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]         ; E6    ; 8        ; 21           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]         ; E4    ; 8        ; 10           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]         ; E3    ; 8        ; 12           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]         ; D5    ; 8        ; 21           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]         ; D4    ; 8        ; 26           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]         ; A14   ; 8        ; 50           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]         ; A13   ; 8        ; 50           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]         ; C7    ; 8        ; 24           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]         ; C6    ; 8        ; 26           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]         ; C5    ; 8        ; 26           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]         ; C4    ; 8        ; 28           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]         ; C3    ; 8        ; 19           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]         ; D3    ; 8        ; 19           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]         ; A10   ; 8        ; 44           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]         ; A9    ; 8        ; 34           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]         ; A7    ; 8        ; 32           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]         ; A6    ; 8        ; 30           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]         ; A11   ; 8        ; 44           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]         ; B6    ; 8        ; 32           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]         ; B9    ; 8        ; 34           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]         ; B10   ; 8        ; 39           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]         ; C8    ; 8        ; 17           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]         ; C9    ; 8        ; 17           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]         ; D8    ; 8        ; 5            ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]         ; D9    ; 8        ; 17           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]         ; E9    ; 8        ; 15           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]         ; E10   ; 8        ; 19           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]         ; F8    ; 8        ; 3            ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]         ; F9    ; 8        ; 15           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]         ; C10   ; 8        ; 39           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]         ; C11   ; 8        ; 32           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]         ; C12   ; 8        ; 37           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]         ; D12   ; 8        ; 37           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT0    ; G6    ; 8        ; 5            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_I2C_SCLK   ; AD26  ; 5        ; 117          ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK        ; C27   ; 7        ; 115          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN          ; AF4   ; 3        ; 8            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON          ; AF27  ; 5        ; 117          ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS          ; AG3   ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW          ; AJ3   ; 3        ; 17           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]         ; AA25  ; 5        ; 117          ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]         ; AB25  ; 5        ; 117          ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]         ; F27   ; 6        ; 117          ; 86           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]         ; F26   ; 6        ; 117          ; 86           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]         ; W26   ; 5        ; 117          ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]         ; Y22   ; 5        ; 117          ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]         ; Y25   ; 5        ; 117          ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]         ; AA22  ; 5        ; 117          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]         ; J25   ; 6        ; 117          ; 79           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]         ; T23   ; 5        ; 117          ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]        ; P21   ; 6        ; 117          ; 65           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]        ; N24   ; 6        ; 117          ; 59           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]        ; N21   ; 6        ; 117          ; 65           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]        ; M25   ; 6        ; 117          ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]        ; K24   ; 6        ; 117          ; 78           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]        ; L25   ; 6        ; 117          ; 68           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]        ; M21   ; 6        ; 117          ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]        ; M22   ; 6        ; 117          ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]         ; T24   ; 5        ; 117          ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]         ; V27   ; 5        ; 117          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]         ; W25   ; 5        ; 117          ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]         ; T21   ; 5        ; 117          ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]         ; T26   ; 5        ; 117          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]         ; R25   ; 6        ; 117          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]         ; T27   ; 5        ; 117          ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]         ; P25   ; 6        ; 117          ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]         ; R24   ; 6        ; 117          ; 55           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PCIE_TX_P[0]    ; AB4   ; QL0      ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PCIE_TX_P[0](n) ; AB3   ; QL0      ; 0            ; 16           ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PCIE_WAKE_N     ; C29   ; 6        ; 117          ; 77           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK          ; AH25  ; 4        ; 97           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SMA_CLKOUT      ; AF25  ; 4        ; 115          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM0_CE_N     ; AJ21  ; 4        ; 84           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM1_CE_N     ; AG23  ; 4        ; 95           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_ADSC_N    ; AK25  ; 4        ; 92           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_ADSP_N    ; AJ25  ; 4        ; 99           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_ADV_N     ; AH26  ; 4        ; 108          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_BE[0]     ; AF22  ; 4        ; 88           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_BE[1]     ; AK22  ; 4        ; 82           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_BE[2]     ; AJ22  ; 4        ; 82           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_BE[3]     ; AF21  ; 4        ; 88           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_CLK       ; AF24  ; 4        ; 115          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_GW_N      ; AK23  ; 4        ; 92           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_OE_N      ; AG24  ; 4        ; 104          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_WE_N      ; AK24  ; 4        ; 92           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TD_RESET_N      ; E25   ; 7        ; 113          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_RTS        ; A29   ; 7        ; 108          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD        ; H24   ; 7        ; 111          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N     ; F25   ; 7        ; 115          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]        ; E24   ; 7        ; 99           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]        ; C24   ; 7        ; 90           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]        ; B25   ; 7        ; 90           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]        ; C23   ; 7        ; 88           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]        ; F24   ; 7        ; 113          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]        ; A23   ; 7        ; 86           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]        ; G25   ; 7        ; 115          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]        ; C22   ; 7        ; 82           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK         ; D27   ; 7        ; 115          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]        ; D20   ; 7        ; 77           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]        ; C20   ; 7        ; 77           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]        ; A20   ; 7        ; 75           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]        ; K19   ; 7        ; 63           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]        ; A21   ; 7        ; 79           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]        ; F21   ; 7        ; 84           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]        ; A22   ; 7        ; 86           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]        ; B22   ; 7        ; 82           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS          ; B24   ; 7        ; 90           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]        ; A17   ; 7        ; 66           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]        ; C18   ; 7        ; 68           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]        ; B18   ; 7        ; 70           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]        ; A18   ; 7        ; 66           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]        ; E18   ; 7        ; 77           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]        ; E19   ; 7        ; 77           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]        ; B19   ; 7        ; 75           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]        ; C19   ; 7        ; 72           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N      ; AH20  ; 4        ; 84           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS          ; A24   ; 7        ; 90           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------+
; DRAM_DQ[0]      ; AD10  ; 3        ; 15           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe               ;
; DRAM_DQ[10]     ; AF12  ; 3        ; 26           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11]     ; AG9   ; 3        ; 26           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12]     ; AA13  ; 3        ; 37           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13]     ; AB11  ; 3        ; 34           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14]     ; AA12  ; 3        ; 34           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15]     ; AA15  ; 3        ; 46           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[16]     ; AH11  ; 3        ; 30           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_16 ;
; DRAM_DQ[17]     ; AG11  ; 3        ; 32           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_17 ;
; DRAM_DQ[18]     ; AH12  ; 3        ; 32           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_18 ;
; DRAM_DQ[19]     ; AG12  ; 3        ; 32           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_19 ;
; DRAM_DQ[1]      ; AD9   ; 3        ; 15           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[20]     ; AH13  ; 3        ; 34           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_20 ;
; DRAM_DQ[21]     ; AG13  ; 3        ; 34           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_21 ;
; DRAM_DQ[22]     ; AG14  ; 3        ; 41           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_22 ;
; DRAM_DQ[23]     ; AH14  ; 3        ; 41           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_23 ;
; DRAM_DQ[24]     ; AH9   ; 3        ; 26           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_24 ;
; DRAM_DQ[25]     ; AK8   ; 3        ; 44           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_25 ;
; DRAM_DQ[26]     ; AG10  ; 3        ; 28           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_26 ;
; DRAM_DQ[27]     ; AK7   ; 3        ; 41           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_27 ;
; DRAM_DQ[28]     ; AH7   ; 3        ; 39           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_28 ;
; DRAM_DQ[29]     ; AK6   ; 3        ; 24           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_29 ;
; DRAM_DQ[2]      ; AE9   ; 3        ; 5            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[30]     ; AJ6   ; 3        ; 24           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_30 ;
; DRAM_DQ[31]     ; AK5   ; 3        ; 24           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_31 ;
; DRAM_DQ[3]      ; AE8   ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]      ; AE7   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]      ; AF7   ; 3        ; 3            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]      ; AF6   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]      ; AF9   ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]      ; AB13  ; 3        ; 37           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]      ; AF13  ; 3        ; 28           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_9  ;
; EEP_I2C_SDAT    ; AG25  ; 4        ; 113          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; ENET_MDIO       ; C15   ; 8        ; 44           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FAN_CTRL        ; AF28  ; 5        ; 117          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[0]        ; AK29  ; 4        ; 106          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[10]       ; AA20  ; 4        ; 86           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[11]       ; AE21  ; 4        ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[12]       ; AH22  ; 4        ; 88           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[13]       ; AJ24  ; 4        ; 92           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[14]       ; AE22  ; 4        ; 90           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[15]       ; AK28  ; 4        ; 99           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[16]       ; AK9   ; 3        ; 44           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[17]       ; AJ10  ; 3        ; 30           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[18]       ; AK11  ; 3        ; 48           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[19]       ; AK12  ; 3        ; 50           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[1]        ; AE23  ; 4        ; 113          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[20]       ; AJ13  ; 3        ; 53           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[21]       ; AK15  ; 4        ; 63           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[22]       ; AC16  ; 3        ; 48           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[23]       ; AH16  ; 3        ; 53           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[24]       ; AG16  ; 4        ; 61           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[25]       ; AD16  ; 4        ; 63           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[26]       ; AJ15  ; 4        ; 63           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[27]       ; AK14  ; 3        ; 53           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[28]       ; AK13  ; 3        ; 50           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[29]       ; AJ12  ; 3        ; 50           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[2]        ; AH24  ; 4        ; 104          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[30]       ; AK10  ; 3        ; 44           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[31]       ; AJ9   ; 3        ; 44           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[3]        ; AH23  ; 4        ; 95           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[4]        ; AA21  ; 4        ; 108          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[5]        ; AE20  ; 4        ; 86           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[6]        ; Y19   ; 4        ; 86           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[7]        ; AA17  ; 4        ; 61           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[8]        ; AB17  ; 4        ; 66           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; FS_DQ[9]        ; Y18   ; 4        ; 77           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[0]         ; G16   ; 7        ; 68           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[10]        ; D22   ; 7        ; 95           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[11]        ; D21   ; 7        ; 92           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[12]        ; D23   ; 7        ; 88           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[13]        ; D24   ; 7        ; 99           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[14]        ; B28   ; 7        ; 104          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[15]        ; C25   ; 7        ; 95           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[16]        ; C26   ; 7        ; 99           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[17]        ; D28   ; 7        ; 113          ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[18]        ; D25   ; 7        ; 95           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[19]        ; F20   ; 7        ; 84           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[1]         ; F17   ; 7        ; 79           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[20]        ; E21   ; 7        ; 92           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[21]        ; F23   ; 7        ; 108          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[22]        ; G20   ; 7        ; 92           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[23]        ; F22   ; 7        ; 106          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[24]        ; G22   ; 7        ; 106          ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[25]        ; G24   ; 7        ; 111          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[26]        ; G23   ; 7        ; 108          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[27]        ; A25   ; 7        ; 97           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[28]        ; A26   ; 7        ; 97           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[29]        ; A19   ; 7        ; 70           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[2]         ; D18   ; 7        ; 68           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[30]        ; A28   ; 7        ; 104          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[31]        ; A27   ; 7        ; 101          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[32]        ; B30   ; 7        ; 108          ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[33]        ; AG28  ; 4        ; 113          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[34]        ; AG26  ; 4        ; 108          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[35]        ; Y21   ; 4        ; 106          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[3]         ; F18   ; 7        ; 66           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[4]         ; D19   ; 7        ; 72           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[5]         ; K21   ; 7        ; 111          ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[6]         ; F19   ; 7        ; 92           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[7]         ; K22   ; 7        ; 111          ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[8]         ; B21   ; 7        ; 79           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; GPIO[9]         ; C21   ; 7        ; 86           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; G_SENSOR_SDAT   ; AK26  ; 4        ; 95           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_CLKOUT_N1  ; AB28  ; 5        ; 117          ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_CLKOUT_N2  ; Y28   ; 5        ; 117          ; 28           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_CLKOUT_P1  ; AB27  ; 5        ; 117          ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_CLKOUT_P2  ; AA28  ; 5        ; 117          ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_D[0]       ; AC25  ; 5        ; 117          ; 6            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_D[1]       ; E27   ; 6        ; 117          ; 83           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_D[2]       ; AB26  ; 5        ; 117          ; 6            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_D[3]       ; E28   ; 6        ; 117          ; 83           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_I2C_SDAT   ; AD25  ; 5        ; 117          ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[0]  ; G27   ; 6        ; 117          ; 84           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[10] ; W28   ; 5        ; 117          ; 36           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[11] ; W30   ; 5        ; 117          ; 38           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[12] ; M30   ; 6        ; 117          ; 57           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[13] ; Y27   ; 5        ; 117          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[14] ; AA29  ; 5        ; 117          ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[15] ; AD28  ; 5        ; 117          ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[16] ; AE28  ; 5        ; 117          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[1]  ; G29   ; 6        ; 117          ; 70           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[2]  ; H27   ; 6        ; 117          ; 80           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[3]  ; K29   ; 6        ; 117          ; 64           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[4]  ; L28   ; 6        ; 117          ; 66           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[5]  ; M28   ; 6        ; 117          ; 59           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[6]  ; N30   ; 6        ; 117          ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[7]  ; P28   ; 6        ; 117          ; 52           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[8]  ; R28   ; 6        ; 117          ; 50           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_N[9]  ; U28   ; 5        ; 117          ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[0]  ; G26   ; 6        ; 117          ; 84           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[10] ; W27   ; 5        ; 117          ; 38           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[11] ; W29   ; 5        ; 117          ; 39           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[12] ; M29   ; 6        ; 117          ; 58           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[13] ; AA27  ; 5        ; 117          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[14] ; AB29  ; 5        ; 117          ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[15] ; AD27  ; 5        ; 117          ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[16] ; AE27  ; 5        ; 117          ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[1]  ; G28   ; 6        ; 117          ; 70           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[2]  ; J27   ; 6        ; 117          ; 80           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[3]  ; K28   ; 6        ; 117          ; 64           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[4]  ; L27   ; 6        ; 117          ; 66           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[5]  ; M27   ; 6        ; 117          ; 60           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[6]  ; N29   ; 6        ; 117          ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[7]  ; P27   ; 6        ; 117          ; 52           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[8]  ; R27   ; 6        ; 117          ; 50           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_RX_D_P[9]  ; U27   ; 5        ; 117          ; 42           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[0]  ; H28   ; 6        ; 117          ; 76           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[10] ; V26   ; 5        ; 117          ; 33           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[11] ; Y30   ; 5        ; 117          ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[12] ; AC28  ; 5        ; 117          ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[13] ; AD30  ; 5        ; 117          ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[14] ; AE30  ; 5        ; 117          ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[15] ; AH30  ; 5        ; 117          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[16] ; AG29  ; 5        ; 117          ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[1]  ; F29   ; 6        ; 117          ; 81           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[2]  ; D30   ; 6        ; 117          ; 74           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[3]  ; E30   ; 6        ; 117          ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[4]  ; G30   ; 6        ; 117          ; 61           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[5]  ; J30   ; 6        ; 117          ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[6]  ; K27   ; 6        ; 117          ; 72           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[7]  ; K30   ; 6        ; 117          ; 60           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[8]  ; T25   ; 5        ; 117          ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_N[9]  ; N28   ; 6        ; 117          ; 55           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[0]  ; J28   ; 6        ; 117          ; 76           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[10] ; V25   ; 5        ; 117          ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[11] ; AA30  ; 5        ; 117          ; 32           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[12] ; AC27  ; 5        ; 117          ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[13] ; AD29  ; 5        ; 117          ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[14] ; AE29  ; 5        ; 117          ; 19           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[15] ; AJ30  ; 5        ; 117          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[16] ; AH29  ; 5        ; 117          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[1]  ; F28   ; 6        ; 117          ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[2]  ; D29   ; 6        ; 117          ; 74           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[3]  ; F30   ; 6        ; 117          ; 69           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[4]  ; H30   ; 6        ; 117          ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[5]  ; J29   ; 6        ; 117          ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[6]  ; K26   ; 6        ; 117          ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[7]  ; L30   ; 6        ; 117          ; 60           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[8]  ; U25   ; 5        ; 117          ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; HSMC_TX_D_P[9]  ; N27   ; 6        ; 117          ; 56           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; I2C_SDAT        ; G21   ; 7        ; 106          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[0]     ; AG4   ; 3        ; 10           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[1]     ; AF3   ; 3        ; 12           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[2]     ; AH3   ; 3        ; 15           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[3]     ; AE5   ; 3        ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[4]     ; AH2   ; 3        ; 17           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[5]     ; AE3   ; 3        ; 10           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[6]     ; AH4   ; 3        ; 17           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; LCD_DATA[7]     ; AE4   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; SD_CMD          ; AF18  ; 4        ; 66           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; SD_DAT[0]       ; AH27  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; SD_DAT[1]       ; AJ28  ; 4        ; 104          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; SD_DAT[2]       ; AD24  ; 4        ; 115          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
; SD_DAT[3]       ; AE18  ; 4        ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AE8      ; INIT_DONE             ; Use as regular IO        ; DRAM_DQ[3]          ; Dual Purpose Pin          ;
; AD6      ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; DRAM_CKE            ; Dual Purpose Pin          ;
; AE7      ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; DRAM_DQ[4]          ; Dual Purpose Pin          ;
; AE4      ; DIFFIO_B2p, DATA5     ; Use as regular IO        ; LCD_DATA[7]         ; Dual Purpose Pin          ;
; AE5      ; DIFFIO_B2n, DATA6     ; Use as regular IO        ; LCD_DATA[3]         ; Dual Purpose Pin          ;
; AE10     ; DIFFIO_B3p, DATA7     ; Use as regular IO        ; DRAM_ADDR[12]       ; Dual Purpose Pin          ;
; AF28     ; DIFFIO_R55n, DEV_OE   ; Use as regular IO        ; FAN_CTRL            ; Dual Purpose Pin          ;
; AF27     ; DIFFIO_R55p, DEV_CLRn ; Use as regular IO        ; LCD_ON              ; Dual Purpose Pin          ;
; C2       ; DIFFIO_T4n, DATA4     ; Use as regular IO        ; SW[3]               ; Dual Purpose Pin          ;
; A4       ; CLKUSR                ; Use as regular IO        ; PCIE_PERST_N        ; Dual Purpose Pin          ;
; A3       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+--------------------------------------------------------------------------------+
; I/O Bank Usage                                                                 ;
+----------+-------------------+---------------+--------------+------------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )    ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )   ; --            ; --           ; --               ;
; 3        ; 82 / 82 ( 100 % ) ; 3.3V          ; --           ; --               ;
; 3B       ; 1 / 4 ( 25 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 2 / 2 ( 100 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 82 / 82 ( 100 % ) ; 3.3V          ; --           ; --               ;
; 5        ; 66 / 66 ( 100 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 69 / 69 ( 100 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; --               ;
; 8A       ; 2 / 2 ( 100 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 79 / 81 ( 98 % )  ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )     ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )   ; 2.5V          ; --           ; --               ;
+----------+-------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; PCIE_PERST_N                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 465        ; 8        ; ENET_RX_DATA[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 466        ; 8        ; HEX5[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 460        ; 8        ; HEX5[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 456        ; 8        ; ENET_RX_DV                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 458        ; 8        ; HEX5[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 442        ; 8        ; HEX5[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 443        ; 8        ; HEX5[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 438        ; 8        ; ENET_GTX_CLK                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 431        ; 8        ; HEX4[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 432        ; 8        ; HEX4[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; CLOCK2_50                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 418        ; 7        ; TD_DATA[2]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 412        ; 7        ; VGA_R[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 413        ; 7        ; VGA_R[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 405        ; 7        ; GPIO[29]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; VGA_G[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 393        ; 7        ; VGA_G[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 386        ; 7        ; VGA_G[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 387        ; 7        ; VGA_B[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 380        ; 7        ; VGA_VS                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 370        ; 7        ; GPIO[27]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 371        ; 7        ; GPIO[28]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ; 364        ; 7        ; GPIO[31]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A28      ; 362        ; 7        ; GPIO[30]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ; 357        ; 7        ; UART_RTS                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; DRAM_DQ[14]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 95         ; 3        ; DRAM_DQ[12]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; DRAM_DQ[15]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 99         ; 3        ; FS_ADDR[22]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 129        ; 4        ; FS_DQ[7]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 154        ; 4        ; FS_ADDR[5]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; FS_DQ[10]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 195        ; 4        ; FS_DQ[4]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 235        ; 5        ; LEDG[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; LEDG[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 223        ; 5        ; KEY[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ; 222        ; 5        ; HSMC_RX_D_P[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 246        ; 5        ; HSMC_CLKOUT_P2                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA29     ; 247        ; 5        ; HSMC_RX_D_N[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 250        ; 5        ; HSMC_TX_D_P[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; PCIE_TX_P[0](n)                                       ; output ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AB4      ; 28         ; QL0      ; PCIE_TX_P[0]                                          ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; DRAM_DQ[13]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; DRAM_DQ[8]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 110        ; 3        ; DRAM_DQM[1]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; FS_ADDR[26]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 136        ; 4        ; FS_DQ[8]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; FS_ADDR[16]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 196        ; 4        ; FS_ADDR[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; LEDG[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 210        ; 5        ; HSMC_D[2]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 239        ; 5        ; HSMC_CLKOUT_P1                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 238        ; 5        ; HSMC_CLKOUT_N1                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB29     ; 248        ; 5        ; HSMC_RX_D_P[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 242        ; 5        ; SW[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 31         ; QL0      ; PCIE_RX_P[0](n)                                       ; input  ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AC2      ; 30         ; QL0      ; PCIE_RX_P[0]                                          ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; FS_DQ[22]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; HSMC_D[0]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; HSMC_TX_D_P[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 236        ; 5        ; HSMC_TX_D_N[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; G_SENSOR_INT1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; DRAM_CKE                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; DRAM_DQ[1]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 63         ; 3        ; DRAM_DQ[0]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; FS_DQ[25]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; FS_ADDR[13]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 199        ; 4        ; FS_ADDR[15]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 206        ; 4        ; SD_DAT[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 208        ; 5        ; HSMC_I2C_SDAT                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 209        ; 5        ; HSMC_I2C_SCLK                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 233        ; 5        ; HSMC_RX_D_P[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 232        ; 5        ; HSMC_RX_D_N[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD29     ; 241        ; 5        ; HSMC_TX_D_P[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 240        ; 5        ; HSMC_TX_D_N[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; LCD_DATA[5]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE4      ; 51         ; 3        ; LCD_DATA[7]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 52         ; 3        ; LCD_DATA[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 45         ; 3        ; DRAM_CLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 40         ; 3        ; DRAM_DQ[4]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; DRAM_DQ[3]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 49         ; 3        ; DRAM_DQ[2]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 53         ; 3        ; DRAM_ADDR[12]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 61         ; 3        ; DRAM_ADDR[11]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 76         ; 3        ; DRAM_ADDR[9]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 80         ; 3        ; DRAM_ADDR[8]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 111        ; 3        ; DRAM_ADDR[6]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 112        ; 3        ; DRAM_ADDR[7]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 135        ; 4        ; DRAM_ADDR[4]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 137        ; 4        ; FS_ADDR[18]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 147        ; 4        ; SD_DAT[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 148        ; 4        ; FS_ADDR[21]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 166        ; 4        ; FS_DQ[5]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 167        ; 4        ; FS_DQ[11]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 173        ; 4        ; FS_DQ[14]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 200        ; 4        ; FS_DQ[1]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 207        ; 4        ; FS_ADDR[14]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5        ; KEY[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ; 215        ; 5        ; KEY[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5        ; HSMC_RX_D_P[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 228        ; 5        ; HSMC_RX_D_N[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 231        ; 5        ; HSMC_TX_D_P[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 230        ; 5        ; HSMC_TX_D_N[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; LCD_DATA[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 55         ; 3        ; LCD_EN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; DRAM_DQ[6]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 47         ; 3        ; DRAM_DQ[5]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; DRAM_DQ[7]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 54         ; 3        ; DRAM_DQM[0]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; DRAM_DQ[10]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 81         ; 3        ; DRAM_DQ[9]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; FS_ADDR[23]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 130        ; 4        ; DRAM_ADDR[5]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; SD_CMD                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 151        ; 4        ; FL_RY                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; SSRAM_BE[3]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 171        ; 4        ; SSRAM_BE[0]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; SSRAM_CLK                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 205        ; 4        ; SMA_CLKOUT                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; LCD_ON                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ; 224        ; 5        ; FAN_CTRL                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; KEY[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; LCD_RS                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 56         ; 3        ; LCD_DATA[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 68         ; 3        ; DRAM_CS_N                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 48         ; 3        ; DRAM_BA[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 97         ; 3        ; DRAM_ADDR[0]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 93         ; 3        ; DRAM_ADDR[2]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 78         ; 3        ; DRAM_DQ[11]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG10     ; 82         ; 3        ; DRAM_DQ[26]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 86         ; 3        ; DRAM_DQ[17]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 87         ; 3        ; DRAM_DQ[19]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 91         ; 3        ; DRAM_DQ[21]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 101        ; 3        ; DRAM_DQ[22]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 114        ; 3        ; FS_ADDR[24]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ; 131        ; 4        ; FS_DQ[24]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 143        ; 4        ; FL_WE_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 149        ; 4        ; FL_RESET_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 152        ; 4        ; FL_CE_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 159        ; 4        ; FS_ADDR[19]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ; 163        ; 4        ; FS_ADDR[11]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 168        ; 4        ; FS_ADDR[12]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 178        ; 4        ; SSRAM1_CE_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 186        ; 4        ; SSRAM_OE_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 201        ; 4        ; EEP_I2C_SDAT                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 193        ; 4        ; GPIO[34]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ; 197        ; 4        ; EEP_I2C_SCLK                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG28     ; 202        ; 4        ; GPIO[33]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG29     ; 219        ; 5        ; HSMC_TX_D_N[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ; 227        ; 5        ; HEX2[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; LCD_DATA[4]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH3      ; 60         ; 3        ; LCD_DATA[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 66         ; 3        ; LCD_DATA[6]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 69         ; 3        ; DRAM_BA[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ; 72         ; 3        ; DRAM_ADDR[10]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 98         ; 3        ; DRAM_DQ[28]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 94         ; 3        ; DRAM_ADDR[3]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ; 79         ; 3        ; DRAM_DQ[24]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 83         ; 3        ; DRAM_DQM[3]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 84         ; 3        ; DRAM_DQ[16]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 88         ; 3        ; DRAM_DQ[18]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 92         ; 3        ; DRAM_DQ[20]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 102        ; 3        ; DRAM_DQ[23]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 120        ; 3        ; DRAM_DQM[2]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 121        ; 3        ; FS_DQ[23]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 144        ; 4        ; FS_ADDR[17]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 141        ; 4        ; FS_ADDR[6]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 150        ; 4        ; FS_ADDR[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 160        ; 4        ; VGA_SYNC_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ; 161        ; 4        ; FS_ADDR[10]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 169        ; 4        ; FS_DQ[12]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 179        ; 4        ; FS_DQ[3]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ; 187        ; 4        ; FS_DQ[2]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ; 182        ; 4        ; SD_CLK                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 194        ; 4        ; SSRAM_ADV_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 198        ; 4        ; SD_DAT[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 203        ; 4        ; IRDA_RXD                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH29     ; 220        ; 5        ; HSMC_TX_D_P[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 217        ; 5        ; HSMC_TX_D_N[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; LCD_RW                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 67         ; 3        ; DRAM_CAS_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; DRAM_DQ[30]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 103        ; 3        ; DRAM_ADDR[1]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; FS_DQ[31]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 85         ; 3        ; FS_DQ[17]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; FS_DQ[29]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 122        ; 3        ; FS_DQ[20]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; FS_DQ[26]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 126        ; 4        ; CLOCK_50                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; FS_ADDR[4]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 145        ; 4        ; FL_OE_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; SSRAM0_CE_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 157        ; 4        ; SSRAM_BE[2]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; FS_DQ[13]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ25     ; 183        ; 4        ; SSRAM_ADSP_N                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; SD_WP_N                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 189        ; 4        ; SD_DAT[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; HSMC_TX_D_P[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; DRAM_WE_N                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ; 71         ; 3        ; DRAM_RAS_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK5      ; 74         ; 3        ; DRAM_DQ[31]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 75         ; 3        ; DRAM_DQ[29]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK7      ; 104        ; 3        ; DRAM_DQ[27]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 106        ; 3        ; DRAM_DQ[25]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 107        ; 3        ; FS_DQ[16]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 108        ; 3        ; FS_DQ[30]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 116        ; 3        ; FS_DQ[18]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 117        ; 3        ; FS_DQ[19]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ; 119        ; 3        ; FS_DQ[28]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK14     ; 123        ; 3        ; FS_DQ[27]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ; 133        ; 4        ; FS_DQ[21]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK16     ; 127        ; 4        ; SMA_CLKIN                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK17     ; 139        ; 4        ; FS_ADDR[7]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ; 140        ; 4        ; FL_WP_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK19     ; 146        ; 4        ; FS_ADDR[3]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 155        ; 4        ; FS_ADDR[20]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 156        ; 4        ; FS_ADDR[9]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 158        ; 4        ; SSRAM_BE[1]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 174        ; 4        ; SSRAM_GW_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 175        ; 4        ; SSRAM_WE_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK25     ; 177        ; 4        ; SSRAM_ADSC_N                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 180        ; 4        ; G_SENSOR_SDAT                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ; 181        ; 4        ; G_SENSOR_SCLK                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK28     ; 185        ; 4        ; FS_DQ[15]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ; 190        ; 4        ; FS_DQ[0]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; HEX5[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 457        ; 8        ; ENET_RX_DATA[3]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; HEX6[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 450        ; 8        ; HEX6[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; ENET_TX_DATA[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 435        ; 8        ; HEX1[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; TD_CLK27                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 7        ; TD_DATA[3]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; VGA_R[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 402        ; 7        ; VGA_R[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; GPIO[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 391        ; 7        ; VGA_G[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; VGA_HS                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 381        ; 7        ; VGA_B[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; UART_RXD                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 363        ; 7        ; GPIO[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; GPIO[32]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; SW[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 481        ; 8        ; HEX4[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 471        ; 8        ; HEX4[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 473        ; 8        ; HEX4[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 474        ; 8        ; HEX4[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 475        ; 8        ; HEX4[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 487        ; 8        ; HEX6[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 485        ; 8        ; HEX6[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 451        ; 8        ; HEX7[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 462        ; 8        ; HEX7[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 454        ; 8        ; HEX7[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 446        ; 8        ; ENET_TX_DATA[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 444        ; 8        ; ENET_RST_N                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 440        ; 8        ; ENET_MDIO                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 427        ; 8        ; ENET_MDC                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 414        ; 7        ; TD_DATA[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 407        ; 7        ; VGA_R[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 403        ; 7        ; VGA_R[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 397        ; 7        ; VGA_G[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 388        ; 7        ; GPIO[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 392        ; 7        ; VGA_B[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 384        ; 7        ; VGA_B[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 383        ; 7        ; VGA_B[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 372        ; 7        ; GPIO[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 368        ; 7        ; GPIO[16]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 345        ; 7        ; I2C_SCLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 349        ; 7        ; TD_HS                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 329        ; 6        ; PCIE_WAKE_N                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 328        ; 6        ; SW[16]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; HEX5[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 472        ; 8        ; HEX3[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 477        ; 8        ; HEX3[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 476        ; 8        ; ENET_RX_CRS                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 467        ; 8        ; HEX3[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 498        ; 8        ; HEX6[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 486        ; 8        ; HEX6[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 483        ; 8        ; HEX3[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 463        ; 8        ; ENET_RX_ER                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 455        ; 8        ; HEX7[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 447        ; 8        ; ENET_TX_ER                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 445        ; 8        ; ENET_TX_EN                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 441        ; 8        ; ENET_TX_DATA[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 428        ; 8        ; HEX0[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 415        ; 7        ; TD_DATA[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 408        ; 7        ; GPIO[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 404        ; 7        ; GPIO[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 398        ; 7        ; VGA_G[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 376        ; 7        ; GPIO[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 374        ; 7        ; GPIO[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 385        ; 7        ; GPIO[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 366        ; 7        ; GPIO[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 373        ; 7        ; GPIO[18]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 369        ; 7        ; UART_CTS                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 346        ; 7        ; VGA_CLK                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 350        ; 7        ; GPIO[17]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D29      ; 325        ; 6        ; HSMC_TX_D_P[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ; 324        ; 6        ; HSMC_TX_D_N[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 518        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 516        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 492        ; 8        ; HEX3[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E4       ; 493        ; 8        ; HEX3[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; HEX3[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 468        ; 8        ; ENET_TX_DATA[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; HEX6[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 484        ; 8        ; HEX7[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; HEX0[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 448        ; 8        ; ENET_RX_DATA[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; HEX0[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 433        ; 8        ; ENET_INT_N                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; VGA_R[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 400        ; 7        ; VGA_R[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; GPIO[20]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 375        ; 7        ; TD_VS                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; VGA_B[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 348        ; 7        ; TD_RESET_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; HSMC_D[1]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 337        ; 6        ; HSMC_D[3]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; HSMC_TX_D_N[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 519        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 517        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; HEX2[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F5       ; 495        ; 8        ; ENET_LINK100                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F6       ; 499        ; 8        ; HEX2[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 501        ; 8        ; HEX2[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 503        ; 8        ; HEX7[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 489        ; 8        ; HEX7[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 479        ; 8        ; HEX2[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 470        ; 8        ; HEX0[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 452        ; 8        ; HEX1[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 449        ; 8        ; ENET_TX_CLK                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 437        ; 8        ; HEX0[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 434        ; 8        ; ENET_RX_DATA[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 425        ; 8        ; HEX0[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 395        ; 7        ; GPIO[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 410        ; 7        ; GPIO[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 378        ; 7        ; GPIO[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 389        ; 7        ; GPIO[19]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ; 390        ; 7        ; VGA_G[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 360        ; 7        ; GPIO[23]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ; 355        ; 7        ; GPIO[21]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 347        ; 7        ; VGA_B[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ; 344        ; 7        ; VGA_BLANK_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F26      ; 342        ; 6        ; LEDG[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 341        ; 6        ; LEDG[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 336        ; 6        ; HSMC_TX_D_P[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F29      ; 335        ; 6        ; HSMC_TX_D_N[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 317        ; 6        ; HSMC_TX_D_P[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; HSMC_CLKOUT0                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 502        ; 8        ; HEX2[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 504        ; 8        ; HEX2[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; HEX1[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 464        ; 8        ; HEX0[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 453        ; 8        ; HEX1[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 429        ; 8        ; HEX1[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 430        ; 8        ; HEX1[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 426        ; 8        ; ENET_RX_COL                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 409        ; 7        ; GPIO[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 396        ; 7        ; TD_DATA[5]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 411        ; 7        ; TD_DATA[4]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; GPIO[22]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 359        ; 7        ; I2C_SDAT                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 361        ; 7        ; GPIO[24]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 356        ; 7        ; GPIO[26]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G24      ; 351        ; 7        ; GPIO[25]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G25      ; 343        ; 7        ; VGA_B[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G26      ; 340        ; 6        ; HSMC_RX_D_P[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 339        ; 6        ; HSMC_RX_D_N[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 319        ; 6        ; HSMC_RX_D_P[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 318        ; 6        ; HSMC_RX_D_N[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 303        ; 6        ; HSMC_TX_D_N[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; UART_TXD                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H25      ; 331        ; 6        ; SW[17]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; HSMC_RX_D_N[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 326        ; 6        ; HSMC_TX_D_N[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; HSMC_TX_D_P[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; HEX1[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; LEDG[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 322        ; 6        ; SW[14]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 334        ; 6        ; HSMC_RX_D_P[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 327        ; 6        ; HSMC_TX_D_P[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J29      ; 306        ; 6        ; HSMC_TX_D_P[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 305        ; 6        ; HSMC_TX_D_N[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; HSMC_CLKIN0                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; TD_DATA[7]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K18      ; 416        ; 7        ; TD_DATA[6]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K19      ; 417        ; 7        ; VGA_G[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; GPIO[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K22      ; 353        ; 7        ; GPIO[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; LEDR[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 323        ; 6        ; SW[15]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 321        ; 6        ; HSMC_TX_D_P[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 320        ; 6        ; HSMC_TX_D_N[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 308        ; 6        ; HSMC_RX_D_P[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 307        ; 6        ; HSMC_RX_D_N[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 301        ; 6        ; HSMC_TX_D_N[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; ENET_RX_CLK                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; LEDR[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; HSMC_RX_D_P[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 311        ; 6        ; HSMC_RX_D_N[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; HSMC_TX_D_P[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; LEDR[16]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 313        ; 6        ; LEDR[17]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; LEDR[13]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 293        ; 6        ; SW[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 300        ; 6        ; HSMC_RX_D_P[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 299        ; 6        ; HSMC_RX_D_N[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M29      ; 296        ; 6        ; HSMC_RX_D_P[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 295        ; 6        ; HSMC_RX_D_N[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; LEDR[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; LEDR[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 294        ; 6        ; SW[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 286        ; 6        ; SW[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ; 292        ; 6        ; HSMC_TX_D_P[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N28      ; 291        ; 6        ; HSMC_TX_D_N[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N29      ; 288        ; 6        ; HSMC_RX_D_P[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ; 287        ; 6        ; HSMC_RX_D_N[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; LEDR[10]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; LEDR[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; HSMC_RX_D_P[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 284        ; 6        ; HSMC_RX_D_N[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; SW[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; LEDR[9]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 279        ; 6        ; LEDR[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 278        ; 6        ; SW[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 281        ; 6        ; HSMC_RX_D_P[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 280        ; 6        ; HSMC_RX_D_N[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 276        ; 6        ; SW[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ; 283        ; 6        ; SW[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; LEDR[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; LEDR[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 268        ; 5        ; LEDR[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 255        ; 5        ; HSMC_TX_D_N[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 271        ; 5        ; LEDR[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 270        ; 5        ; LEDR[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T28      ; 277        ; 6        ; SW[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 275        ; 6        ; HSMC_CLKIN_P2                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ; 274        ; 6        ; HSMC_CLKIN_N2                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; SW[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; HSMC_TX_D_P[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; HSMC_RX_D_P[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 265        ; 5        ; HSMC_RX_D_N[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; SW[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; CLOCK3_50                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; PCIE_REFCLK_P                                         ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; SW[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; HSMC_TX_D_P[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 253        ; 5        ; HSMC_TX_D_N[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 264        ; 5        ; LEDR[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 263        ; 5        ; SW[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V29      ; 273        ; 5        ; HSMC_CLKIN_P1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V30      ; 272        ; 5        ; HSMC_CLKIN_N1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; PCIE_REFCLK_P(n)                                      ; input  ; HCSL         ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; LEDR[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 257        ; 5        ; LEDG[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 260        ; 5        ; HSMC_RX_D_P[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 259        ; 5        ; HSMC_RX_D_N[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 262        ; 5        ; HSMC_RX_D_P[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 261        ; 5        ; HSMC_RX_D_N[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; FS_ADDR[25]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 153        ; 4        ; FS_DQ[9]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ; 164        ; 4        ; FS_DQ[6]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 191        ; 4        ; FS_ADDR[8]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y21      ; 192        ; 4        ; GPIO[35]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y22      ; 234        ; 5        ; LEDG[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; LEDG[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; HSMC_RX_D_N[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 245        ; 5        ; HSMC_CLKOUT_N2                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; HSMC_TX_D_N[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|pll7 ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_qsys|sd1|pll7                                                                               ; u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1                                                                                                                                                 ;
; PLL type                      ; GPLL                                                                                                  ; MPLL                                                                                                                                                                                                                                                             ;
; PLL mode                      ; Normal                                                                                                ; No compensation                                                                                                                                                                                                                                                  ;
; Compensate clock              ; clock0                                                                                                ; --                                                                                                                                                                                                                                                               ;
; Compensated input/output pins ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
; Switchover type               ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                                                              ; 100.0 MHz                                                                                                                                                                                                                                                        ;
; Input frequency 1             ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                              ; 50.0 MHz                                                                                                                                                                                                                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                             ; 1250.0 MHz                                                                                                                                                                                                                                                       ;
; VCO post scale K counter      ; 2                                                                                                     ; --                                                                                                                                                                                                                                                               ;
; VCO frequency control         ; Auto                                                                                                  ; Auto                                                                                                                                                                                                                                                             ;
; VCO phase shift step          ; 208 ps                                                                                                ; 100 ps                                                                                                                                                                                                                                                           ;
; VCO multiply                  ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
; VCO divide                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
; DPA multiply                  ; --                                                                                                    ; 25                                                                                                                                                                                                                                                               ;
; DPA divide                    ; --                                                                                                    ; 2                                                                                                                                                                                                                                                                ;
; DPA divider counter value     ; 1                                                                                                     ; 1                                                                                                                                                                                                                                                                ;
; Freq min lock                 ; 25.0 MHz                                                                                              ; 48.02 MHz                                                                                                                                                                                                                                                        ;
; Freq max lock                 ; 66.67 MHz                                                                                             ; 128.01 MHz                                                                                                                                                                                                                                                       ;
; M VCO Tap                     ; 1                                                                                                     ; 0                                                                                                                                                                                                                                                                ;
; M Initial                     ; 2                                                                                                     ; 1                                                                                                                                                                                                                                                                ;
; M value                       ; 12                                                                                                    ; 25                                                                                                                                                                                                                                                               ;
; N value                       ; 1                                                                                                     ; 2                                                                                                                                                                                                                                                                ;
; Charge pump current           ; setting 1                                                                                             ; setting 1                                                                                                                                                                                                                                                        ;
; Loop filter resistance        ; setting 27                                                                                            ; setting 27                                                                                                                                                                                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                             ; setting 0                                                                                                                                                                                                                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                    ; 680 kHz to 980 kHz                                                                                                                                                                                                                                               ;
; Bandwidth type                ; Medium                                                                                                ; Medium                                                                                                                                                                                                                                                           ;
; Real time reconfigurable      ; Off                                                                                                   ; Off                                                                                                                                                                                                                                                              ;
; Scan chain MIF file           ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
; Preserve PLL counter order    ; Off                                                                                                   ; Off                                                                                                                                                                                                                                                              ;
; PLL location                  ; PLL_1                                                                                                 ; PLL_5                                                                                                                                                                                                                                                            ;
; Inclk0 signal                 ; CLOCK_50                                                                                              ; PCIE_REFCLK_P                                                                                                                                                                                                                                                    ;
; Inclk1 signal                 ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                         ; Dedicated Pin                                                                                                                                                                                                                                                    ;
; Inclk1 signal type            ; --                                                                                                    ; --                                                                                                                                                                                                                                                               ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------------+
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[0]                                                                                                                                                  ; clock0       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)        ; 11.25 (208 ps)   ; 50/50      ; C3      ; 4             ; 2/2 Even   ; --            ; 2       ; 1       ; u0|altpll_qsys|sd1|pll7|clk[0]                                                                                          ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[1]                                                                                                                                                  ; clock1       ; 3    ; 1   ; 150.0 MHz        ; -101 (-1875 ps) ; 11.25 (208 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; u0|altpll_qsys|sd1|pll7|clk[1]                                                                                          ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[2]                                                                                                                                                  ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 2       ; 1       ; u0|altpll_qsys|sd1|pll7|clk[2]                                                                                          ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[3]                                                                                                                                                  ; clock3       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 2       ; 1       ; u0|altpll_qsys|sd1|pll7|clk[3]                                                                                          ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)        ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[0] ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)        ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[1] ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)        ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[2] ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; GXB Receiver Summary                                                    ;
+----------------+---------------------+----------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location        ;
+----------------+---------------------+----------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------+
; GXB Receiver Channel                                               ;
+---------------------------------+----------------------------------+
; Protocol                        ; pcie                             ;
+---------------------------------+----------------------------------+
; Channel Number                  ; 0                                ;
; Logical Channel Number          ; 0                                ;
; Channel Width                   ; 8                                ;
; Base Data Rate                  ; 2500.0 Mbps                      ;
; Effective Data Rate             ; 2500.0 Mbps                      ;
; Run Length                      ; 40                               ;
; Rate Matcher                    ; Enabled                          ;
; Word Aligner Mode               ; Sync State Machine               ;
; Word Alignment Pattern          ; 0101111100                       ;
; Bad Pattern Count for Sync Loss ; 17                               ;
; Patterns to Reduce Error Count  ; 16                               ;
; Number of Patterns Until Sync   ; 4                                ;
; PPM Selection                   ; 8                                ;
; Low Latency PCS Mode Enable     ; Off                              ;
; 8B10B Mode                      ; normal                           ;
; Byte Deserializer               ; Off                              ;
; Deserialization Factor          ; 10                               ;
; Byte Ordering Mode              ; none                             ;
; Receiver Channel Location       ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
; CMU Location                    ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable                 ; On                               ;
; Channel Bonding                 ; none                             ;
; Equalizer DC Gain               ; 3                                ;
; Core Clock Frequency            ; 250.0 MHz                        ;
; Core Clock Source               ;                                  ;
; VCM                             ; 0.82V                            ;
+---------------------------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                       ;
+---------------------+----------------+---------------------+----------------------------------+
; Name                ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location     ;
+---------------------+----------------+---------------------+----------------------------------+
; PCIE_TX_P[0]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
+---------------------+----------------+---------------------+----------------------------------+


+-----------------------------------------------------------------+
; GXB Transmitter Channel                                         ;
+------------------------------+----------------------------------+
; Name                         ; PCIE_TX_P[0]~output              ;
+------------------------------+----------------------------------+
; Channel Number               ; 0                                ;
; Logical Channel Number       ; 0                                ;
; Channel Width                ; 8                                ;
; Base Data Rate               ; 2500.0 Mbps                      ;
; Effective Data Rate          ; 2500.0 Mbps                      ;
; Transmit Protocol            ; pcie                             ;
; Voltage Output Differential  ; 4                                ;
; 8B10B Mode                   ; normal                           ;
; Byte Serializer              ; Off                              ;
; Serialization Factor         ; 10                               ;
; Transmitter Channel Location ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
; CMU Location                 ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable              ; On                               ;
; Channel Bonding              ; none                             ;
; Polarity Inversion           ; Off                              ;
; Bit Reversal                 ; Off                              ;
; Preemphasis First Post Tap   ; 1                                ;
; Core Clock Frequency         ; 250.0 MHz                        ;
; Core Clock Source            ;                                  ;
; VCM                          ; 0.65V                            ;
+------------------------------+----------------------------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; DRAM_ADDR[0]    ; Missing drive strength               ;
; DRAM_ADDR[1]    ; Missing drive strength               ;
; DRAM_ADDR[2]    ; Missing drive strength               ;
; DRAM_ADDR[3]    ; Missing drive strength               ;
; DRAM_ADDR[4]    ; Missing drive strength               ;
; DRAM_ADDR[5]    ; Missing drive strength               ;
; DRAM_ADDR[6]    ; Missing drive strength               ;
; DRAM_ADDR[7]    ; Missing drive strength               ;
; DRAM_ADDR[8]    ; Missing drive strength               ;
; DRAM_ADDR[9]    ; Missing drive strength               ;
; DRAM_ADDR[10]   ; Missing drive strength               ;
; DRAM_ADDR[11]   ; Missing drive strength               ;
; DRAM_ADDR[12]   ; Missing drive strength               ;
; DRAM_BA[0]      ; Missing drive strength               ;
; DRAM_BA[1]      ; Missing drive strength               ;
; DRAM_CAS_N      ; Missing drive strength               ;
; DRAM_CKE        ; Missing drive strength               ;
; DRAM_CLK        ; Missing drive strength               ;
; DRAM_CS_N       ; Missing drive strength               ;
; DRAM_DQM[0]     ; Missing drive strength               ;
; DRAM_DQM[1]     ; Missing drive strength               ;
; DRAM_DQM[2]     ; Missing drive strength               ;
; DRAM_DQM[3]     ; Missing drive strength               ;
; DRAM_RAS_N      ; Missing drive strength               ;
; DRAM_WE_N       ; Missing drive strength               ;
; EEP_I2C_SCLK    ; Missing drive strength               ;
; ENET_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET_MDC        ; Missing drive strength and slew rate ;
; ENET_RST_N      ; Missing drive strength and slew rate ;
; ENET_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET_TX_EN      ; Missing drive strength and slew rate ;
; ENET_TX_ER      ; Missing drive strength and slew rate ;
; FL_CE_N         ; Missing drive strength               ;
; FL_OE_N         ; Missing drive strength               ;
; FL_WE_N         ; Missing drive strength               ;
; FL_WP_N         ; Missing drive strength               ;
; FL_RESET_N      ; Missing drive strength               ;
; FS_ADDR[1]      ; Missing drive strength               ;
; FS_ADDR[2]      ; Missing drive strength               ;
; FS_ADDR[3]      ; Missing drive strength               ;
; FS_ADDR[4]      ; Missing drive strength               ;
; FS_ADDR[5]      ; Missing drive strength               ;
; FS_ADDR[6]      ; Missing drive strength               ;
; FS_ADDR[7]      ; Missing drive strength               ;
; FS_ADDR[8]      ; Missing drive strength               ;
; FS_ADDR[9]      ; Missing drive strength               ;
; FS_ADDR[10]     ; Missing drive strength               ;
; FS_ADDR[11]     ; Missing drive strength               ;
; FS_ADDR[12]     ; Missing drive strength               ;
; FS_ADDR[13]     ; Missing drive strength               ;
; FS_ADDR[14]     ; Missing drive strength               ;
; FS_ADDR[15]     ; Missing drive strength               ;
; FS_ADDR[16]     ; Missing drive strength               ;
; FS_ADDR[17]     ; Missing drive strength               ;
; FS_ADDR[18]     ; Missing drive strength               ;
; FS_ADDR[19]     ; Missing drive strength               ;
; FS_ADDR[20]     ; Missing drive strength               ;
; FS_ADDR[21]     ; Missing drive strength               ;
; FS_ADDR[22]     ; Missing drive strength               ;
; FS_ADDR[23]     ; Missing drive strength               ;
; FS_ADDR[24]     ; Missing drive strength               ;
; FS_ADDR[25]     ; Missing drive strength               ;
; FS_ADDR[26]     ; Missing drive strength               ;
; G_SENSOR_SCLK   ; Missing drive strength               ;
; HEX0[0]         ; Missing drive strength and slew rate ;
; HEX0[1]         ; Missing drive strength and slew rate ;
; HEX0[2]         ; Missing drive strength and slew rate ;
; HEX0[3]         ; Missing drive strength and slew rate ;
; HEX0[4]         ; Missing drive strength and slew rate ;
; HEX0[5]         ; Missing drive strength and slew rate ;
; HEX0[6]         ; Missing drive strength and slew rate ;
; HEX1[0]         ; Missing drive strength and slew rate ;
; HEX1[1]         ; Missing drive strength and slew rate ;
; HEX1[2]         ; Missing drive strength and slew rate ;
; HEX1[3]         ; Missing drive strength and slew rate ;
; HEX1[4]         ; Missing drive strength and slew rate ;
; HEX1[5]         ; Missing drive strength and slew rate ;
; HEX1[6]         ; Missing drive strength and slew rate ;
; HEX2[0]         ; Missing drive strength and slew rate ;
; HEX2[1]         ; Missing drive strength and slew rate ;
; HEX2[2]         ; Missing drive strength and slew rate ;
; HEX2[3]         ; Missing drive strength and slew rate ;
; HEX2[4]         ; Missing drive strength and slew rate ;
; HEX2[5]         ; Missing drive strength and slew rate ;
; HEX2[6]         ; Missing drive strength and slew rate ;
; HEX3[0]         ; Missing drive strength and slew rate ;
; HEX3[1]         ; Missing drive strength and slew rate ;
; HEX3[2]         ; Missing drive strength and slew rate ;
; HEX3[3]         ; Missing drive strength and slew rate ;
; HEX3[4]         ; Missing drive strength and slew rate ;
; HEX3[5]         ; Missing drive strength and slew rate ;
; HEX3[6]         ; Missing drive strength and slew rate ;
; HEX4[0]         ; Missing drive strength and slew rate ;
; HEX4[1]         ; Missing drive strength and slew rate ;
; HEX4[2]         ; Missing drive strength and slew rate ;
; HEX4[3]         ; Missing drive strength and slew rate ;
; HEX4[4]         ; Missing drive strength and slew rate ;
; HEX4[5]         ; Missing drive strength and slew rate ;
; HEX4[6]         ; Missing drive strength and slew rate ;
; HEX5[0]         ; Missing drive strength and slew rate ;
; HEX5[1]         ; Missing drive strength and slew rate ;
; HEX5[2]         ; Missing drive strength and slew rate ;
; HEX5[3]         ; Missing drive strength and slew rate ;
; HEX5[4]         ; Missing drive strength and slew rate ;
; HEX5[5]         ; Missing drive strength and slew rate ;
; HEX5[6]         ; Missing drive strength and slew rate ;
; HEX6[0]         ; Missing drive strength and slew rate ;
; HEX6[1]         ; Missing drive strength and slew rate ;
; HEX6[2]         ; Missing drive strength and slew rate ;
; HEX6[3]         ; Missing drive strength and slew rate ;
; HEX6[4]         ; Missing drive strength and slew rate ;
; HEX6[5]         ; Missing drive strength and slew rate ;
; HEX6[6]         ; Missing drive strength and slew rate ;
; HEX7[0]         ; Missing drive strength and slew rate ;
; HEX7[1]         ; Missing drive strength and slew rate ;
; HEX7[2]         ; Missing drive strength and slew rate ;
; HEX7[3]         ; Missing drive strength and slew rate ;
; HEX7[4]         ; Missing drive strength and slew rate ;
; HEX7[5]         ; Missing drive strength and slew rate ;
; HEX7[6]         ; Missing drive strength and slew rate ;
; HSMC_CLKOUT0    ; Missing drive strength and slew rate ;
; HSMC_I2C_SCLK   ; Missing drive strength and slew rate ;
; I2C_SCLK        ; Missing drive strength               ;
; LCD_EN          ; Missing drive strength               ;
; LCD_ON          ; Missing drive strength and slew rate ;
; LCD_RS          ; Missing drive strength               ;
; LCD_RW          ; Missing drive strength               ;
; LEDG[0]         ; Missing drive strength and slew rate ;
; LEDG[1]         ; Missing drive strength and slew rate ;
; LEDG[2]         ; Missing drive strength and slew rate ;
; LEDG[3]         ; Missing drive strength and slew rate ;
; LEDG[4]         ; Missing drive strength and slew rate ;
; LEDG[5]         ; Missing drive strength and slew rate ;
; LEDG[6]         ; Missing drive strength and slew rate ;
; LEDG[7]         ; Missing drive strength and slew rate ;
; LEDG[8]         ; Missing drive strength and slew rate ;
; LEDR[0]         ; Missing drive strength and slew rate ;
; LEDR[1]         ; Missing drive strength and slew rate ;
; LEDR[2]         ; Missing drive strength and slew rate ;
; LEDR[3]         ; Missing drive strength and slew rate ;
; LEDR[4]         ; Missing drive strength and slew rate ;
; LEDR[5]         ; Missing drive strength and slew rate ;
; LEDR[6]         ; Missing drive strength and slew rate ;
; LEDR[7]         ; Missing drive strength and slew rate ;
; LEDR[8]         ; Missing drive strength and slew rate ;
; LEDR[9]         ; Missing drive strength and slew rate ;
; LEDR[10]        ; Missing drive strength and slew rate ;
; LEDR[11]        ; Missing drive strength and slew rate ;
; LEDR[12]        ; Missing drive strength and slew rate ;
; LEDR[13]        ; Missing drive strength and slew rate ;
; LEDR[14]        ; Missing drive strength and slew rate ;
; LEDR[15]        ; Missing drive strength and slew rate ;
; LEDR[16]        ; Missing drive strength and slew rate ;
; LEDR[17]        ; Missing drive strength and slew rate ;
; PCIE_WAKE_N     ; Missing drive strength and slew rate ;
; SD_CLK          ; Missing drive strength               ;
; SMA_CLKOUT      ; Missing drive strength               ;
; SSRAM_ADSC_N    ; Missing drive strength               ;
; SSRAM_ADSP_N    ; Missing drive strength               ;
; SSRAM_ADV_N     ; Missing drive strength               ;
; SSRAM_BE[0]     ; Missing drive strength               ;
; SSRAM_BE[1]     ; Missing drive strength               ;
; SSRAM_BE[2]     ; Missing drive strength               ;
; SSRAM_BE[3]     ; Missing drive strength               ;
; SSRAM_CLK       ; Missing drive strength               ;
; SSRAM_GW_N      ; Missing drive strength               ;
; SSRAM_OE_N      ; Missing drive strength               ;
; SSRAM_WE_N      ; Missing drive strength               ;
; SSRAM0_CE_N     ; Missing drive strength               ;
; SSRAM1_CE_N     ; Missing drive strength               ;
; TD_RESET_N      ; Missing drive strength               ;
; UART_RTS        ; Missing drive strength               ;
; UART_TXD        ; Missing drive strength               ;
; VGA_B[0]        ; Missing drive strength               ;
; VGA_B[1]        ; Missing drive strength               ;
; VGA_B[2]        ; Missing drive strength               ;
; VGA_B[3]        ; Missing drive strength               ;
; VGA_B[4]        ; Missing drive strength               ;
; VGA_B[5]        ; Missing drive strength               ;
; VGA_B[6]        ; Missing drive strength               ;
; VGA_B[7]        ; Missing drive strength               ;
; VGA_BLANK_N     ; Missing drive strength               ;
; VGA_CLK         ; Missing drive strength               ;
; VGA_G[0]        ; Missing drive strength               ;
; VGA_G[1]        ; Missing drive strength               ;
; VGA_G[2]        ; Missing drive strength               ;
; VGA_G[3]        ; Missing drive strength               ;
; VGA_G[4]        ; Missing drive strength               ;
; VGA_G[5]        ; Missing drive strength               ;
; VGA_G[6]        ; Missing drive strength               ;
; VGA_G[7]        ; Missing drive strength               ;
; VGA_HS          ; Missing drive strength               ;
; VGA_R[0]        ; Missing drive strength               ;
; VGA_R[1]        ; Missing drive strength               ;
; VGA_R[2]        ; Missing drive strength               ;
; VGA_R[3]        ; Missing drive strength               ;
; VGA_R[4]        ; Missing drive strength               ;
; VGA_R[5]        ; Missing drive strength               ;
; VGA_R[6]        ; Missing drive strength               ;
; VGA_R[7]        ; Missing drive strength               ;
; VGA_SYNC_N      ; Missing drive strength               ;
; VGA_VS          ; Missing drive strength               ;
; EEP_I2C_SDAT    ; Missing drive strength               ;
; ENET_MDIO       ; Missing drive strength and slew rate ;
; FAN_CTRL        ; Missing drive strength and slew rate ;
; FS_DQ[0]        ; Missing drive strength               ;
; FS_DQ[1]        ; Missing drive strength               ;
; FS_DQ[2]        ; Missing drive strength               ;
; FS_DQ[3]        ; Missing drive strength               ;
; FS_DQ[4]        ; Missing drive strength               ;
; FS_DQ[5]        ; Missing drive strength               ;
; FS_DQ[6]        ; Missing drive strength               ;
; FS_DQ[7]        ; Missing drive strength               ;
; FS_DQ[8]        ; Missing drive strength               ;
; FS_DQ[9]        ; Missing drive strength               ;
; FS_DQ[10]       ; Missing drive strength               ;
; FS_DQ[11]       ; Missing drive strength               ;
; FS_DQ[12]       ; Missing drive strength               ;
; FS_DQ[13]       ; Missing drive strength               ;
; FS_DQ[14]       ; Missing drive strength               ;
; FS_DQ[15]       ; Missing drive strength               ;
; FS_DQ[16]       ; Missing drive strength               ;
; FS_DQ[17]       ; Missing drive strength               ;
; FS_DQ[18]       ; Missing drive strength               ;
; FS_DQ[19]       ; Missing drive strength               ;
; FS_DQ[20]       ; Missing drive strength               ;
; FS_DQ[21]       ; Missing drive strength               ;
; FS_DQ[22]       ; Missing drive strength               ;
; FS_DQ[23]       ; Missing drive strength               ;
; FS_DQ[24]       ; Missing drive strength               ;
; FS_DQ[25]       ; Missing drive strength               ;
; FS_DQ[26]       ; Missing drive strength               ;
; FS_DQ[27]       ; Missing drive strength               ;
; FS_DQ[28]       ; Missing drive strength               ;
; FS_DQ[29]       ; Missing drive strength               ;
; FS_DQ[30]       ; Missing drive strength               ;
; FS_DQ[31]       ; Missing drive strength               ;
; GPIO[0]         ; Missing drive strength               ;
; GPIO[1]         ; Missing drive strength               ;
; GPIO[2]         ; Missing drive strength               ;
; GPIO[3]         ; Missing drive strength               ;
; GPIO[4]         ; Missing drive strength               ;
; GPIO[5]         ; Missing drive strength               ;
; GPIO[6]         ; Missing drive strength               ;
; GPIO[7]         ; Missing drive strength               ;
; GPIO[8]         ; Missing drive strength               ;
; GPIO[9]         ; Missing drive strength               ;
; GPIO[10]        ; Missing drive strength               ;
; GPIO[11]        ; Missing drive strength               ;
; GPIO[12]        ; Missing drive strength               ;
; GPIO[13]        ; Missing drive strength               ;
; GPIO[14]        ; Missing drive strength               ;
; GPIO[15]        ; Missing drive strength               ;
; GPIO[16]        ; Missing drive strength               ;
; GPIO[17]        ; Missing drive strength               ;
; GPIO[18]        ; Missing drive strength               ;
; GPIO[19]        ; Missing drive strength               ;
; GPIO[20]        ; Missing drive strength               ;
; GPIO[21]        ; Missing drive strength               ;
; GPIO[22]        ; Missing drive strength               ;
; GPIO[23]        ; Missing drive strength               ;
; GPIO[24]        ; Missing drive strength               ;
; GPIO[25]        ; Missing drive strength               ;
; GPIO[26]        ; Missing drive strength               ;
; GPIO[27]        ; Missing drive strength               ;
; GPIO[28]        ; Missing drive strength               ;
; GPIO[29]        ; Missing drive strength               ;
; GPIO[30]        ; Missing drive strength               ;
; GPIO[31]        ; Missing drive strength               ;
; GPIO[32]        ; Missing drive strength               ;
; GPIO[33]        ; Missing drive strength               ;
; GPIO[34]        ; Missing drive strength               ;
; GPIO[35]        ; Missing drive strength               ;
; G_SENSOR_SDAT   ; Missing drive strength               ;
; HSMC_CLKOUT_N1  ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_N2  ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_P1  ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_P2  ; Missing drive strength and slew rate ;
; HSMC_D[0]       ; Missing drive strength and slew rate ;
; HSMC_D[1]       ; Missing drive strength and slew rate ;
; HSMC_D[2]       ; Missing drive strength and slew rate ;
; HSMC_D[3]       ; Missing drive strength and slew rate ;
; HSMC_I2C_SDAT   ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[0]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[1]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[2]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[3]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[4]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[5]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[6]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[7]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[8]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[9]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[10] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[11] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[12] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[13] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[14] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[15] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[16] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[0]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[1]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[2]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[3]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[4]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[5]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[6]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[7]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[8]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[9]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[10] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[11] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[12] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[13] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[14] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[15] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[16] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[0]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[1]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[2]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[3]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[4]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[5]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[6]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[7]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[8]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[9]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[10] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[11] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[12] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[13] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[14] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[15] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[16] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[0]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[1]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[2]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[3]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[4]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[5]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[6]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[7]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[8]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[9]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[10] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[11] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[12] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[13] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[14] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[15] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[16] ; Missing drive strength and slew rate ;
; I2C_SDAT        ; Missing drive strength               ;
; LCD_DATA[0]     ; Missing drive strength               ;
; LCD_DATA[1]     ; Missing drive strength               ;
; LCD_DATA[2]     ; Missing drive strength               ;
; LCD_DATA[3]     ; Missing drive strength               ;
; LCD_DATA[4]     ; Missing drive strength               ;
; LCD_DATA[5]     ; Missing drive strength               ;
; LCD_DATA[6]     ; Missing drive strength               ;
; LCD_DATA[7]     ; Missing drive strength               ;
; SD_CMD          ; Missing drive strength               ;
; SD_DAT[0]       ; Missing drive strength               ;
; SD_DAT[1]       ; Missing drive strength               ;
; SD_DAT[2]       ; Missing drive strength               ;
; SD_DAT[3]       ; Missing drive strength               ;
; DRAM_DQ[0]      ; Missing drive strength               ;
; DRAM_DQ[1]      ; Missing drive strength               ;
; DRAM_DQ[2]      ; Missing drive strength               ;
; DRAM_DQ[3]      ; Missing drive strength               ;
; DRAM_DQ[4]      ; Missing drive strength               ;
; DRAM_DQ[5]      ; Missing drive strength               ;
; DRAM_DQ[6]      ; Missing drive strength               ;
; DRAM_DQ[7]      ; Missing drive strength               ;
; DRAM_DQ[8]      ; Missing drive strength               ;
; DRAM_DQ[9]      ; Missing drive strength               ;
; DRAM_DQ[10]     ; Missing drive strength               ;
; DRAM_DQ[11]     ; Missing drive strength               ;
; DRAM_DQ[12]     ; Missing drive strength               ;
; DRAM_DQ[13]     ; Missing drive strength               ;
; DRAM_DQ[14]     ; Missing drive strength               ;
; DRAM_DQ[15]     ; Missing drive strength               ;
; DRAM_DQ[16]     ; Missing drive strength               ;
; DRAM_DQ[17]     ; Missing drive strength               ;
; DRAM_DQ[18]     ; Missing drive strength               ;
; DRAM_DQ[19]     ; Missing drive strength               ;
; DRAM_DQ[20]     ; Missing drive strength               ;
; DRAM_DQ[21]     ; Missing drive strength               ;
; DRAM_DQ[22]     ; Missing drive strength               ;
; DRAM_DQ[23]     ; Missing drive strength               ;
; DRAM_DQ[24]     ; Missing drive strength               ;
; DRAM_DQ[25]     ; Missing drive strength               ;
; DRAM_DQ[26]     ; Missing drive strength               ;
; DRAM_DQ[27]     ; Missing drive strength               ;
; DRAM_DQ[28]     ; Missing drive strength               ;
; DRAM_DQ[29]     ; Missing drive strength               ;
; DRAM_DQ[30]     ; Missing drive strength               ;
; DRAM_DQ[31]     ; Missing drive strength               ;
+-----------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                               ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y16_N5                                                                                                             ;
; Protocol Spec            ; 1.1                                                                                                                           ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                      ;
; Link Width               ; 1                                                                                                                             ;
; Max Payload Size (bytes) ; 128                                                                                                                           ;
; Virtual Channels         ; 1                                                                                                                             ;
; BAR Registers            ;                                                                                                                               ;
;  BAR0 Type               ; 64-bit Prefetchable                                                                                                           ;
;  BAR0 Size               ; 27 bits                                                                                                                       ;
;  BAR1 Type               ; 64-bit Non-Prefetchable                                                                                                       ;
;  BAR1 Size               ; 0 bits                                                                                                                        ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR2 Size               ; 26 bits                                                                                                                       ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR3 Size               ; 0 bits                                                                                                                        ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR4 Size               ; 0 bits                                                                                                                        ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                       ;
;  BAR5 Size               ; 0 bits                                                                                                                        ;
; BAR I/O                  ; 32BIT                                                                                                                         ;
; BAR Prefetch             ; 32                                                                                                                            ;
; Device ID                ; 0xe001                                                                                                                        ;
; Subsystem ID             ; 0x4                                                                                                                           ;
; Revision ID              ; 0x1                                                                                                                           ;
; Vendor ID                ; 0x1172                                                                                                                        ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                        ;
; Class Code               ; 0x0                                                                                                                           ;
; Link Port Number         ; 0x1                                                                                                                           ;
; Tags Supported           ; 32                                                                                                                            ;
; Completion Timeout       ; NONE                                                                                                                          ;
; MSI Messages             ; 1                                                                                                                             ;
; MSI-X                    ; No                                                                                                                            ;
;  MSI-X Table Size        ; 0x0                                                                                                                           ;
;  MSI-X Offset            ; 0x0                                                                                                                           ;
;  MSI-X BAR               ; 0                                                                                                                             ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                           ;
;  MSI-X PBA BAR           ; 0                                                                                                                             ;
; Advanced Error Reporting ; No                                                                                                                            ;
; ECRC Check               ; No                                                                                                                            ;
; ECRC Generation          ; No                                                                                                                            ;
; ECRC Forwarding          ; No                                                                                                                            ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                           ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                         ; Library Name  ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+---------------+
; |de2i_150_qsys_pcie                                                                                                             ; 17302 (1)   ; 10872 (0)                 ; 119 (119)     ; 1217751     ; 175  ; 0            ; 0       ; 0         ; 0         ; 467  ; 1            ; 6430 (1)     ; 2646 (0)          ; 8226 (0)         ; |de2i_150_qsys_pcie                                                                                                                                                                                                                                                                                                                                                                                                                                      ; de2i_150_qsys_pcie                                  ; work          ;
;    |de2i_150_qsys:u0|                                                                                                           ; 17275 (0)   ; 10846 (0)                 ; 0 (0)         ; 1217751     ; 175  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6429 (0)     ; 2646 (0)          ; 8200 (0)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0                                                                                                                                                                                                                                                                                                                                                                                                                     ; de2i_150_qsys                                       ; de2i_150_qsys ;
;       |alt_vipitc131_IS2Vid:alt_vip_itc_0|                                                                                      ; 514 (134)   ; 339 (66)                  ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 174 (67)     ; 118 (6)           ; 222 (57)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0                                                                                                                                                                                                                                                                                                                                                                                  ; alt_vipitc131_IS2Vid                                ; de2i_150_qsys ;
;          |alt_vipitc131_IS2Vid_statemachine:statemachine|                                                                       ; 37 (37)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 10 (10)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_IS2Vid_statemachine:statemachine                                                                                                                                                                                                                                                                                                                                   ; alt_vipitc131_IS2Vid_statemachine                   ; de2i_150_qsys ;
;          |alt_vipitc131_common_fifo:input_fifo|                                                                                 ; 290 (0)     ; 238 (0)                   ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (0)       ; 110 (0)           ; 131 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo                                                                                                                                                                                                                                                                                                                                             ; alt_vipitc131_common_fifo                           ; de2i_150_qsys ;
;             |dcfifo:input_fifo|                                                                                                 ; 290 (0)     ; 238 (0)                   ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (0)       ; 110 (0)           ; 131 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo                                                                                                                                                                                                                                                                                                                           ; dcfifo                                              ; work          ;
;                |dcfifo_vok1:auto_generated|                                                                                     ; 290 (104)   ; 238 (77)                  ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (19)      ; 110 (55)          ; 131 (15)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated                                                                                                                                                                                                                                                                                                ; dcfifo_vok1                                         ; work          ;
;                   |a_gray2bin_5mb:rdptr_g_gray2bin|                                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_gray2bin_5mb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                ; a_gray2bin_5mb                                      ; work          ;
;                   |a_gray2bin_5mb:rs_dgwp_gray2bin|                                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_gray2bin_5mb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                ; a_gray2bin_5mb                                      ; work          ;
;                   |a_gray2bin_5mb:wrptr_g_gray2bin|                                                                             ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_gray2bin_5mb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                ; a_gray2bin_5mb                                      ; work          ;
;                   |a_gray2bin_5mb:ws_dgrp_gray2bin|                                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_gray2bin_5mb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                ; a_gray2bin_5mb                                      ; work          ;
;                   |a_graycounter_0pc:wrptr_g1p|                                                                                 ; 29 (29)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 22 (22)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_graycounter_0pc:wrptr_g1p                                                                                                                                                                                                                                                                    ; a_graycounter_0pc                                   ; work          ;
;                   |a_graycounter_4b7:rdptr_g1p|                                                                                 ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_graycounter_4b7:rdptr_g1p                                                                                                                                                                                                                                                                    ; a_graycounter_4b7                                   ; work          ;
;                   |alt_synch_pipe_dpl:rs_dgwp|                                                                                  ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 11 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|alt_synch_pipe_dpl:rs_dgwp                                                                                                                                                                                                                                                                     ; alt_synch_pipe_dpl                                  ; work          ;
;                      |dffpipe_ue9:dffpipe17|                                                                                    ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 11 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|alt_synch_pipe_dpl:rs_dgwp|dffpipe_ue9:dffpipe17                                                                                                                                                                                                                                               ; dffpipe_ue9                                         ; work          ;
;                   |alt_synch_pipe_epl:ws_dgrp|                                                                                  ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 2 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|alt_synch_pipe_epl:ws_dgrp                                                                                                                                                                                                                                                                     ; alt_synch_pipe_epl                                  ; work          ;
;                      |dffpipe_ve9:dffpipe20|                                                                                    ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|alt_synch_pipe_epl:ws_dgrp|dffpipe_ve9:dffpipe20                                                                                                                                                                                                                                               ; dffpipe_ve9                                         ; work          ;
;                   |altsyncram_a671:fifo_ram|                                                                                    ; 12 (3)      ; 3 (3)                     ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (1)             ; 5 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram                                                                                                                                                                                                                                                                       ; altsyncram_a671                                     ; work          ;
;                      |decode_4c7:decode12|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram|decode_4c7:decode12                                                                                                                                                                                                                                                   ; decode_4c7                                          ; work          ;
;                      |decode_4c7:wren_decode_a|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram|decode_4c7:wren_decode_a                                                                                                                                                                                                                                              ; decode_4c7                                          ; work          ;
;                      |mux_388:mux13|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram|mux_388:mux13                                                                                                                                                                                                                                                         ; mux_388                                             ; work          ;
;                   |dffpipe_3dc:rdaclr|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                                                             ; dffpipe_3dc                                         ; work          ;
;                   |dffpipe_te9:rs_brp|                                                                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 11 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_te9:rs_brp                                                                                                                                                                                                                                                                             ; dffpipe_te9                                         ; work          ;
;                   |dffpipe_te9:rs_bwp|                                                                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 11 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_te9:rs_bwp                                                                                                                                                                                                                                                                             ; dffpipe_te9                                         ; work          ;
;                   |dffpipe_te9:ws_brp|                                                                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_te9:ws_brp                                                                                                                                                                                                                                                                             ; dffpipe_te9                                         ; work          ;
;                   |dffpipe_te9:ws_bwp|                                                                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_te9:ws_bwp                                                                                                                                                                                                                                                                             ; dffpipe_te9                                         ; work          ;
;                   |mux_d68:rdemp_eq_comp_lsb_mux|                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|mux_d68:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                  ; mux_d68                                             ; work          ;
;                   |mux_d68:rdemp_eq_comp_msb_mux|                                                                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|mux_d68:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                  ; mux_d68                                             ; work          ;
;          |alt_vipitc131_common_generic_count:h_counter|                                                                         ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:h_counter                                                                                                                                                                                                                                                                                                                                     ; alt_vipitc131_common_generic_count                  ; de2i_150_qsys ;
;          |alt_vipitc131_common_generic_count:v_counter|                                                                         ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:v_counter                                                                                                                                                                                                                                                                                                                                     ; alt_vipitc131_common_generic_count                  ; de2i_150_qsys ;
;          |alt_vipitc131_common_sync:enable_sync|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_sync:enable_sync                                                                                                                                                                                                                                                                                                                                            ; alt_vipitc131_common_sync                           ; de2i_150_qsys ;
;       |alt_vipvfr131_vfr:alt_vip_vfr_0|                                                                                         ; 1899 (0)    ; 1554 (0)                  ; 0 (0)         ; 24666       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 344 (0)      ; 444 (0)           ; 1111 (0)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0                                                                                                                                                                                                                                                                                                                                                                                     ; alt_vipvfr131_vfr                                   ; de2i_150_qsys ;
;          |alt_vipvfr131_common_avalon_mm_slave:slave|                                                                           ; 678 (678)   ; 611 (611)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (67)      ; 228 (228)         ; 383 (383)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave                                                                                                                                                                                                                                                                                                                                          ; alt_vipvfr131_common_avalon_mm_slave                ; de2i_150_qsys ;
;          |alt_vipvfr131_common_stream_output:outputter|                                                                         ; 49 (49)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 36 (36)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_stream_output:outputter                                                                                                                                                                                                                                                                                                                                        ; alt_vipvfr131_common_stream_output                  ; de2i_150_qsys ;
;          |alt_vipvfr131_prc:prc|                                                                                                ; 1022 (3)    ; 790 (2)                   ; 0 (0)         ; 24666       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 232 (1)      ; 209 (0)           ; 581 (2)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc                                                                                                                                                                                                                                                                                                                                                               ; alt_vipvfr131_prc                                   ; de2i_150_qsys ;
;             |alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|                                                      ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 45 (45)           ; 25 (25)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave                                                                                                                                                                                                                                                                                                  ; alt_vipvfr131_common_avalon_mm_slave                ; de2i_150_qsys ;
;             |alt_vipvfr131_prc_core:prc_core|                                                                                   ; 223 (223)   ; 148 (148)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 38 (38)           ; 132 (132)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core                                                                                                                                                                                                                                                                                                                               ; alt_vipvfr131_prc_core                              ; de2i_150_qsys ;
;             |alt_vipvfr131_prc_read_master:read_master|                                                                         ; 746 (0)     ; 570 (0)                   ; 0 (0)         ; 24666       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 171 (0)      ; 126 (0)           ; 449 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master                                                                                                                                                                                                                                                                                                                     ; alt_vipvfr131_prc_read_master                       ; de2i_150_qsys ;
;                |alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|                                                ; 718 (316)   ; 542 (195)                 ; 0 (0)         ; 24666       ; 5    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 171 (115)    ; 124 (27)          ; 423 (174)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo                                                                                                                                                                                                                                                     ; alt_vipvfr131_common_avalon_mm_bursting_master_fifo ; de2i_150_qsys ;
;                   |alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|                                             ; 228 (0)     ; 177 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (0)       ; 78 (0)            ; 100 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo                                                                                                                                                                                     ; alt_vipvfr131_common_general_fifo                   ; de2i_150_qsys ;
;                      |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                              ; 208 (100)   ; 157 (47)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (49)      ; 78 (8)            ; 80 (43)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                                                                                                         ; alt_vipvfr131_common_fifo_usedw_calculator          ; de2i_150_qsys ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock|                          ; 56 (56)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (34)           ; 21 (21)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock                                            ; alt_vipvfr131_common_gray_clock_crosser             ; de2i_150_qsys ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                          ; 55 (55)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 19 (19)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock                                            ; alt_vipvfr131_common_gray_clock_crosser             ; de2i_150_qsys ;
;                      |alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                     ; alt_vipvfr131_common_ram_fifo                       ; de2i_150_qsys ;
;                         |altsyncram:ram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                      ; altsyncram                                          ; work          ;
;                            |altsyncram_22m1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_22m1:auto_generated                                                                       ; altsyncram_22m1                                     ; work          ;
;                   |alt_vipvfr131_common_general_fifo:cmd_fifo|                                                                  ; 176 (3)     ; 170 (2)                   ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (1)        ; 19 (0)            ; 151 (3)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo                                                                                                                                                                                                          ; alt_vipvfr131_common_general_fifo                   ; de2i_150_qsys ;
;                      |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                              ; 20 (5)      ; 20 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (1)            ; 5 (5)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                                                                                                                              ; alt_vipvfr131_common_fifo_usedw_calculator          ; de2i_150_qsys ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:rdcounter_to_wrclock                                                                 ; alt_vipvfr131_common_gray_clock_crosser             ; de2i_150_qsys ;
;                         |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock                                                                 ; alt_vipvfr131_common_gray_clock_crosser             ; de2i_150_qsys ;
;                         |alt_vipvfr131_common_std_logic_vector_delay:\dual_clock_gen:writes_this_read_cycle_delayer|            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_std_logic_vector_delay:\dual_clock_gen:writes_this_read_cycle_delayer                                                   ; alt_vipvfr131_common_std_logic_vector_delay         ; de2i_150_qsys ;
;                      |alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|         ; 144 (141)   ; 137 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 139 (136)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                                                                         ; alt_vipvfr131_common_logic_fifo                     ; de2i_150_qsys ;
;                         |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                             ; alt_vipvfr131_common_fifo_usedw_calculator          ; de2i_150_qsys ;
;                      |alt_vipvfr131_common_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                                                                 ; alt_vipvfr131_common_one_bit_delay                  ; de2i_150_qsys ;
;                      |alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                          ; 9 (2)       ; 9 (2)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 5 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                          ; alt_vipvfr131_common_ram_fifo                       ; de2i_150_qsys ;
;                         |alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|                                           ; 7 (2)       ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 3 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator                                                                              ; alt_vipvfr131_common_fifo_usedw_calculator          ; de2i_150_qsys ;
;                            |alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock|                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr131_common_gray_clock_crosser:\dual_clock_gen:wrcounter_to_rdclock ; alt_vipvfr131_common_gray_clock_crosser             ; de2i_150_qsys ;
;                         |altsyncram:ram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                           ; altsyncram                                          ; work          ;
;                            |altsyncram_sll1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_sll1:auto_generated                                                                                            ; altsyncram_sll1                                     ; work          ;
;                |alt_vipvfr131_common_pulling_width_adapter:width_adaptor|                                                       ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 26 (26)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_pulling_width_adapter:width_adaptor                                                                                                                                                                                                                                                            ; alt_vipvfr131_common_pulling_width_adapter          ; de2i_150_qsys ;
;          |alt_vipvfr131_vfr_control_packet_encoder:encoder|                                                                     ; 89 (89)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 4 (4)             ; 61 (61)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_vfr_control_packet_encoder:encoder                                                                                                                                                                                                                                                                                                                                    ; alt_vipvfr131_vfr_control_packet_encoder            ; de2i_150_qsys ;
;          |alt_vipvfr131_vfr_controller:controller|                                                                              ; 141 (141)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 130 (130)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_vfr_controller:controller                                                                                                                                                                                                                                                                                                                                             ; alt_vipvfr131_vfr_controller                        ; de2i_150_qsys ;
;       |altera_avalon_sc_fifo:buffer_write|                                                                                      ; 96 (93)     ; 58 (57)                   ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (36)      ; 2 (1)             ; 56 (31)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altsyncram:mem_rtl_0|                                                                                                 ; 28 (0)      ; 1 (0)                     ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 25 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work          ;
;             |altsyncram_edh1:auto_generated|                                                                                    ; 28 (1)      ; 1 (1)                     ; 0 (0)         ; 409600      ; 50   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 25 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|altsyncram:mem_rtl_0|altsyncram_edh1:auto_generated                                                                                                                                                                                                                                                                                                                              ; altsyncram_edh1                                     ; work          ;
;                |decode_d0b:decode2|                                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|altsyncram:mem_rtl_0|altsyncram_edh1:auto_generated|decode_d0b:decode2                                                                                                                                                                                                                                                                                                           ; decode_d0b                                          ; work          ;
;                |mux_csb:mux3|                                                                                                   ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|altsyncram:mem_rtl_0|altsyncram_edh1:auto_generated|mux_csb:mux3                                                                                                                                                                                                                                                                                                                 ; mux_csb                                             ; work          ;
;       |altera_reset_controller:rst_controller_002|                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                             ; de2i_150_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                           ; de2i_150_qsys ;
;       |altera_reset_controller:rst_controller|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                             ; de2i_150_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                           ; de2i_150_qsys ;
;       |avalon_filter_3x3:avalon_stream_filter_3x3|                                                                              ; 2616 (0)    ; 1257 (0)                  ; 0 (0)         ; 38613       ; 7    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1359 (0)     ; 204 (0)           ; 1053 (0)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3                                                                                                                                                                                                                                                                                                                                                                          ; avalon_filter_3x3                                   ; de2i_150_qsys ;
;          |conv:conv_unit|                                                                                                       ; 2616 (108)  ; 1257 (32)                 ; 0 (0)         ; 38613       ; 7    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1359 (76)    ; 204 (0)           ; 1053 (48)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit                                                                                                                                                                                                                                                                                                                                                           ; conv                                                ; work          ;
;             |mac:mac_00|                                                                                                        ; 276 (0)     ; 216 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (0)       ; 42 (0)            ; 188 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_00                                                                                                                                                                                                                                                                                                                                                ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_00|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                 ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 242 (242)   ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 42 (42)           ; 186 (186)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_00|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                             ; qmults                                              ; work          ;
;             |mac:mac_01|                                                                                                        ; 340 (0)     ; 162 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 143 (0)      ; 23 (0)            ; 174 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_01                                                                                                                                                                                                                                                                                                                                                ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 178 (178)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 143 (143)    ; 0 (0)             ; 35 (35)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_01|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                 ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 168 (168)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 145 (145)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_01|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                             ; qmults                                              ; work          ;
;             |mac:mac_02r|                                                                                                       ; 189 (0)     ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 142 (0)      ; 6 (0)             ; 41 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_02r                                                                                                                                                                                                                                                                                                                                               ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 180 (180)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 38 (38)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_02r|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_02r|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                            ; qmults                                              ; work          ;
;             |mac:mac_10|                                                                                                        ; 346 (0)     ; 164 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 150 (0)      ; 17 (0)            ; 179 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_10                                                                                                                                                                                                                                                                                                                                                ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 183 (183)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 35 (35)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_10|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                 ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 166 (166)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 17 (17)           ; 147 (147)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_10|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                             ; qmults                                              ; work          ;
;             |mac:mac_11|                                                                                                        ; 373 (0)     ; 150 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 190 (0)      ; 14 (0)            ; 169 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_11                                                                                                                                                                                                                                                                                                                                                ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 170 (170)    ; 0 (0)             ; 38 (38)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_11|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                 ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 171 (171)   ; 150 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 14 (14)           ; 137 (137)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_11|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                             ; qmults                                              ; work          ;
;             |mac:mac_12r|                                                                                                       ; 213 (0)     ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (0)      ; 8 (0)             ; 50 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_12r                                                                                                                                                                                                                                                                                                                                               ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 201 (201)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (155)    ; 0 (0)             ; 46 (46)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_12r|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_12r|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                            ; qmults                                              ; work          ;
;             |mac:mac_20|                                                                                                        ; 210 (0)     ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (0)       ; 3 (0)             ; 120 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_20                                                                                                                                                                                                                                                                                                                                                ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 204 (204)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 117 (117)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_20|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                 ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_20|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                             ; qmults                                              ; work          ;
;             |mac:mac_21|                                                                                                        ; 207 (0)     ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 168 (0)      ; 6 (0)             ; 33 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_21                                                                                                                                                                                                                                                                                                                                                ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 201 (201)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 168 (168)    ; 0 (0)             ; 33 (33)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_21|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                 ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_21|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                             ; qmults                                              ; work          ;
;             |mac:mac_22|                                                                                                        ; 184 (0)     ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 147 (0)      ; 14 (0)            ; 23 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_22                                                                                                                                                                                                                                                                                                                                                ; mac                                                 ; work          ;
;                |qadd:qadd_unit|                                                                                                 ; 169 (169)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 147 (147)    ; 0 (0)             ; 22 (22)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_22|qadd:qadd_unit                                                                                                                                                                                                                                                                                                                                 ; qadd                                                ; work          ;
;                |qmults:qmults_unit|                                                                                             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_22|qmults:qmults_unit                                                                                                                                                                                                                                                                                                                             ; qmults                                              ; work          ;
;             |register:r_00|                                                                                                     ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 26 (26)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_00                                                                                                                                                                                                                                                                                                                                             ; register                                            ; work          ;
;             |register:r_01|                                                                                                     ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 29 (29)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_01                                                                                                                                                                                                                                                                                                                                             ; register                                            ; work          ;
;             |register:r_02r|                                                                                                    ; 39 (39)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 29 (29)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_02r                                                                                                                                                                                                                                                                                                                                            ; register                                            ; work          ;
;             |register:r_10|                                                                                                     ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_10                                                                                                                                                                                                                                                                                                                                             ; register                                            ; work          ;
;             |register:r_11|                                                                                                     ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_11                                                                                                                                                                                                                                                                                                                                             ; register                                            ; work          ;
;             |register:r_12|                                                                                                     ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 44 (44)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_12                                                                                                                                                                                                                                                                                                                                             ; register                                            ; work          ;
;             |register:r_20r|                                                                                                    ; 39 (39)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 33 (33)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_20r                                                                                                                                                                                                                                                                                                                                            ; register                                            ; work          ;
;             |register:r_21r|                                                                                                    ; 43 (43)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 37 (37)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_21r                                                                                                                                                                                                                                                                                                                                            ; register                                            ; work          ;
;             |register:r_22r|                                                                                                    ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 25 (25)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_22r                                                                                                                                                                                                                                                                                                                                            ; register                                            ; work          ;
;             |shift:row_1r|                                                                                                      ; 58 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 27 (27)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_1r                                                                                                                                                                                                                                                                                                                                              ; shift                                               ; work          ;
;             |shift:row_2|                                                                                                       ; 89 (64)     ; 74 (64)                   ; 0 (0)         ; 38613       ; 7    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 36 (36)           ; 38 (28)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_2                                                                                                                                                                                                                                                                                                                                               ; shift                                               ; work          ;
;                |altshift_taps:hr_rtl_0|                                                                                         ; 25 (0)      ; 10 (0)                    ; 0 (0)         ; 38613       ; 7    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 10 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_2|altshift_taps:hr_rtl_0                                                                                                                                                                                                                                                                                                                        ; altshift_taps                                       ; work          ;
;                   |shift_taps_uum:auto_generated|                                                                               ; 25 (0)      ; 10 (0)                    ; 0 (0)         ; 38613       ; 7    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 10 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_2|altshift_taps:hr_rtl_0|shift_taps_uum:auto_generated                                                                                                                                                                                                                                                                                          ; shift_taps_uum                                      ; work          ;
;                      |altsyncram_cr81:altsyncram2|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 38613       ; 7    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_2|altshift_taps:hr_rtl_0|shift_taps_uum:auto_generated|altsyncram_cr81:altsyncram2                                                                                                                                                                                                                                                              ; altsyncram_cr81                                     ; work          ;
;                      |cntr_o1g:cntr1|                                                                                           ; 25 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 10 (10)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_2|altshift_taps:hr_rtl_0|shift_taps_uum:auto_generated|cntr_o1g:cntr1                                                                                                                                                                                                                                                                           ; cntr_o1g                                            ; work          ;
;                         |cmpr_1mc:cmpr4|                                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_2|altshift_taps:hr_rtl_0|shift_taps_uum:auto_generated|cntr_o1g:cntr1|cmpr_1mc:cmpr4                                                                                                                                                                                                                                                            ; cmpr_1mc                                            ; work          ;
;       |de2i_150_qsys_altpll_qsys:altpll_qsys|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys                                                                                                                                                                                                                                                                                                                                                                               ; de2i_150_qsys_altpll_qsys                           ; de2i_150_qsys ;
;          |de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1                                                                                                                                                                                                                                                                                                                                     ; de2i_150_qsys_altpll_qsys_altpll_ern2               ; de2i_150_qsys ;
;       |de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|                                                                       ; 2497 (0)    ; 1568 (0)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 846 (0)      ; 354 (0)           ; 1297 (0)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_mm_interconnect_0                     ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|                                                                   ; 43 (43)     ; 20 (20)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (23)      ; 3 (3)             ; 17 (17)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;             |altsyncram:mem_rtl_0|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                           ; altsyncram                                          ; work          ;
;                |altsyncram_84h1:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated                                                                                                                                                                                                                                                            ; altsyncram_84h1                                     ; work          ;
;          |altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|                                                                     ; 219 (219)   ; 198 (198)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 17 (17)           ; 184 (184)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                      ; 354 (354)   ; 330 (330)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 167 (167)         ; 165 (165)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                        ; 182 (182)   ; 168 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 20 (20)           ; 148 (148)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                 ; 150 (0)     ; 146 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 45 (0)            ; 101 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 150 (146)   ; 146 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 45 (45)           ; 101 (97)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                 ; 84 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 67 (0)            ; 14 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 84 (80)     ; 80 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 67 (64)           ; 14 (14)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                 ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 3 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 7 (3)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                     ; 86 (0)      ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 24 (0)            ; 59 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                  ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 86 (82)     ; 82 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 24 (23)           ; 59 (56)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                         ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_merlin_burst_adapter:sdram_s1_burst_adapter|                                                                   ; 340 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 162 (0)      ; 7 (0)             ; 171 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter                                                                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                   ; 340 (340)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 162 (162)    ; 7 (7)             ; 171 (171)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1                    ; de2i_150_qsys ;
;          |altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_agent|                                                         ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_master_agent                          ; de2i_150_qsys ;
;          |altera_merlin_master_agent:dma_read_master_data_read_master_agent|                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dma_read_master_data_read_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                          ; de2i_150_qsys ;
;          |altera_merlin_master_agent:dma_write_master_data_write_master_agent|                                                  ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dma_write_master_data_write_master_agent                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                          ; de2i_150_qsys ;
;          |altera_merlin_master_agent:video_dma_read_avalon_dma_master_agent|                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:video_dma_read_avalon_dma_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                          ; de2i_150_qsys ;
;          |altera_merlin_master_agent:video_dma_write_avalon_dma_master_agent|                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:video_dma_write_avalon_dma_master_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_master_agent                          ; de2i_150_qsys ;
;          |altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|                                               ; 41 (41)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 33 (33)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_master_translator                     ; de2i_150_qsys ;
;          |altera_merlin_master_translator:dma_read_master_data_read_master_translator|                                          ; 75 (75)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 62 (62)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:dma_read_master_data_read_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                     ; de2i_150_qsys ;
;          |altera_merlin_master_translator:dma_write_master_data_write_master_translator|                                        ; 151 (151)   ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 77 (77)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:dma_write_master_data_write_master_translator                                                                                                                                                                                                                                                                                     ; altera_merlin_master_translator                     ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:pcie_ip_txs_agent|                                                                          ; 39 (9)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (9)       ; 0 (0)             ; 10 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_txs_agent                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 30 (30)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 10 (10)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                         ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                             ; 42 (4)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (2)       ; 0 (0)             ; 13 (2)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 38 (38)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 11 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_traffic_limiter:dma_read_master_data_read_master_limiter|                                               ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:dma_read_master_data_read_master_limiter                                                                                                                                                                                                                                                                                            ; altera_merlin_traffic_limiter                       ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|                                                            ; 471 (345)   ; 197 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 262 (204)    ; 0 (0)             ; 209 (141)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 126 (126)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 68 (68)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:pcie_ip_txs_rsp_width_adapter|                                                            ; 47 (47)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 39 (39)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_rsp_width_adapter                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                               ; de2i_150_qsys_mm_interconnect_0_cmd_demux           ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                       ; de2i_150_qsys_mm_interconnect_0_cmd_demux_001       ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_cmd_demux_001:rsp_demux_001|                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                       ; de2i_150_qsys_mm_interconnect_0_cmd_demux_001       ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_cmd_mux:cmd_mux|                                                                      ; 109 (91)    ; 18 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (30)      ; 0 (0)             ; 69 (61)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_mm_interconnect_0_cmd_mux             ; de2i_150_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                      ; 18 (8)      ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (2)       ; 0 (0)             ; 8 (6)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; de2i_150_qsys ;
;                |altera_merlin_arb_adder:adder|                                                                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                        ; altera_merlin_arb_adder                             ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                              ; 22 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 7 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                           ; de2i_150_qsys_mm_interconnect_0_cmd_mux_001         ; de2i_150_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                      ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_router:router_001|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                                 ; de2i_150_qsys_mm_interconnect_0_router              ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_router:router|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                     ; de2i_150_qsys_mm_interconnect_0_router              ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_router_005:router_005|                                                                ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_router_005:router_005                                                                                                                                                                                                                                                                                                             ; de2i_150_qsys_mm_interconnect_0_router_005          ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_rsp_demux:rsp_demux|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                               ; de2i_150_qsys_mm_interconnect_0_rsp_demux           ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_0_rsp_mux:rsp_mux|                                                                      ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 49 (49)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_mm_interconnect_0_rsp_mux             ; de2i_150_qsys ;
;       |de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|                                                                       ; 2376 (0)    ; 1840 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 534 (0)      ; 644 (0)           ; 1198 (0)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_mm_interconnect_1                     ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rdata_fifo|                                                    ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 65 (65)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rsp_fifo|                                                      ; 45 (45)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 39 (39)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rdata_fifo|                                       ; 70 (70)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 65 (65)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rsp_fifo|                                         ; 47 (47)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 40 (40)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:video_dma_write_avalon_dma_control_slave_agent_rdata_fifo|                                      ; 70 (70)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 63 (63)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_write_avalon_dma_control_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:video_dma_write_avalon_dma_control_slave_agent_rsp_fifo|                                        ; 45 (45)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 39 (39)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_write_avalon_dma_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                 ; 188 (0)     ; 180 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 165 (0)           ; 15 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 188 (184)   ; 180 (176)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 165 (162)         ; 15 (14)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                 ; 190 (0)     ; 186 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 150 (0)           ; 36 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 190 (187)   ; 186 (182)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 150 (149)         ; 36 (34)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                 ; 138 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 22 (0)            ; 114 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 138 (134)   ; 136 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 22 (21)           ; 114 (111)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                 ; 138 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 68 (0)            ; 69 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 138 (134)   ; 136 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 68 (65)           ; 69 (68)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                 ; 138 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 124 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 138 (134)   ; 136 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (10)           ; 124 (123)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                     ; 185 (0)     ; 180 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 167 (0)           ; 13 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                  ; altera_avalon_st_handshake_clock_crosser            ; de2i_150_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                          ; 185 (181)   ; 180 (176)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 167 (164)         ; 13 (13)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                         ; altera_avalon_st_clock_crosser                      ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                       ; de2i_150_qsys ;
;          |altera_merlin_burst_adapter:alt_vip_vfr_0_avalon_slave_burst_adapter|                                                 ; 158 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (0)       ; 15 (0)            ; 79 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:alt_vip_vfr_0_avalon_slave_burst_adapter                                                                                                                                                                                                                                                                                              ; altera_merlin_burst_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                   ; 158 (158)   ; 85 (85)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 15 (15)           ; 79 (79)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                              ; altera_merlin_burst_adapter_13_1                    ; de2i_150_qsys ;
;          |altera_merlin_burst_adapter:video_dma_read_avalon_dma_control_slave_burst_adapter|                                    ; 152 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (0)       ; 19 (0)            ; 67 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_read_avalon_dma_control_slave_burst_adapter                                                                                                                                                                                                                                                                                 ; altera_merlin_burst_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                   ; 152 (152)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (66)      ; 19 (19)           ; 67 (67)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                 ; altera_merlin_burst_adapter_13_1                    ; de2i_150_qsys ;
;          |altera_merlin_burst_adapter:video_dma_write_avalon_dma_control_slave_burst_adapter|                                   ; 152 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (0)       ; 11 (0)            ; 73 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_write_avalon_dma_control_slave_burst_adapter                                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                   ; 152 (152)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (68)      ; 11 (11)           ; 73 (73)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1                    ; de2i_150_qsys ;
;          |altera_merlin_master_agent:pcie_ip_bar1_0_agent|                                                                      ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:pcie_ip_bar1_0_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                          ; de2i_150_qsys ;
;          |altera_merlin_master_translator:pcie_ip_bar1_0_translator|                                                            ; 120 (120)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 41 (41)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_ip_bar1_0_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_master_translator                     ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_agent|                                                           ; 53 (5)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (4)       ; 0 (0)             ; 30 (1)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 48 (48)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 29 (29)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:video_dma_read_avalon_dma_control_slave_agent|                                              ; 52 (4)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (3)       ; 0 (0)             ; 28 (1)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:video_dma_read_avalon_dma_control_slave_agent                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 48 (48)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 27 (27)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:video_dma_read_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:video_dma_write_avalon_dma_control_slave_agent|                                             ; 63 (4)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (4)       ; 0 (0)             ; 27 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:video_dma_write_avalon_dma_control_slave_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 59 (59)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 27 (27)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:video_dma_write_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_slave_translator:alt_vip_vfr_0_avalon_slave_translator|                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:alt_vip_vfr_0_avalon_slave_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                      ; de2i_150_qsys ;
;          |altera_merlin_slave_translator:video_dma_read_avalon_dma_control_slave_translator|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:video_dma_read_avalon_dma_control_slave_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                      ; de2i_150_qsys ;
;          |altera_merlin_slave_translator:video_dma_write_avalon_dma_control_slave_translator|                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:video_dma_write_avalon_dma_control_slave_translator                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                      ; de2i_150_qsys ;
;          |altera_merlin_traffic_limiter:pcie_ip_bar1_0_limiter|                                                                 ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pcie_ip_bar1_0_limiter                                                                                                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter                       ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:alt_vip_vfr_0_avalon_slave_cmd_width_adapter|                                             ; 106 (106)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (3)             ; 84 (84)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:alt_vip_vfr_0_avalon_slave_cmd_width_adapter                                                                                                                                                                                                                                                                                          ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:alt_vip_vfr_0_avalon_slave_rsp_width_adapter|                                             ; 134 (134)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 126 (126)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:alt_vip_vfr_0_avalon_slave_rsp_width_adapter                                                                                                                                                                                                                                                                                          ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:video_dma_read_avalon_dma_control_slave_cmd_width_adapter|                                ; 102 (102)   ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 80 (80)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_read_avalon_dma_control_slave_cmd_width_adapter                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:video_dma_read_avalon_dma_control_slave_rsp_width_adapter|                                ; 134 (134)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 128 (128)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_read_avalon_dma_control_slave_rsp_width_adapter                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:video_dma_write_avalon_dma_control_slave_cmd_width_adapter|                               ; 102 (102)   ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 75 (75)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_write_avalon_dma_control_slave_cmd_width_adapter                                                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:video_dma_write_avalon_dma_control_slave_rsp_width_adapter|                               ; 134 (134)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 123 (123)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_write_avalon_dma_control_slave_rsp_width_adapter                                                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_1_cmd_demux:cmd_demux|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|de2i_150_qsys_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                               ; de2i_150_qsys_mm_interconnect_1_cmd_demux           ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_1_router:router|                                                                        ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|de2i_150_qsys_mm_interconnect_1_router:router                                                                                                                                                                                                                                                                                                                     ; de2i_150_qsys_mm_interconnect_1_router              ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_1_rsp_mux:rsp_mux|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|de2i_150_qsys_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_mm_interconnect_1_rsp_mux             ; de2i_150_qsys ;
;       |de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|                                                                       ; 1560 (0)    ; 956 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 594 (0)      ; 42 (0)            ; 924 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_mm_interconnect_2                     ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:modular_sgdma_dispatcher_csr_agent_rsp_fifo|                                                    ; 47 (47)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 36 (36)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:modular_sgdma_dispatcher_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:modular_sgdma_dispatcher_descriptor_slave_agent_rdata_fifo|                                     ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:modular_sgdma_dispatcher_descriptor_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:modular_sgdma_dispatcher_descriptor_slave_agent_rsp_fifo|                                       ; 59 (59)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 46 (46)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:modular_sgdma_dispatcher_descriptor_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|                                                                     ; 47 (47)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 38 (38)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; de2i_150_qsys ;
;          |altera_merlin_burst_adapter:modular_sgdma_dispatcher_csr_burst_adapter|                                               ; 152 (0)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (0)       ; 1 (0)             ; 80 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_csr_burst_adapter                                                                                                                                                                                                                                                                                            ; altera_merlin_burst_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                   ; 152 (152)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (71)      ; 1 (1)             ; 80 (80)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                            ; altera_merlin_burst_adapter_13_1                    ; de2i_150_qsys ;
;          |altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|                                  ; 188 (0)     ; 142 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 142 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter                                                                                                                                                                                                                                                                               ; altera_merlin_burst_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                   ; 188 (188)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 142 (142)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                               ; altera_merlin_burst_adapter_13_1                    ; de2i_150_qsys ;
;          |altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|                                                                ; 201 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 93 (0)       ; 1 (0)             ; 107 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter                                                                                                                                                                                                                                                                                                             ; altera_merlin_burst_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                   ; 201 (201)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 93 (93)      ; 1 (1)             ; 107 (107)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                             ; altera_merlin_burst_adapter_13_1                    ; de2i_150_qsys ;
;          |altera_merlin_master_agent:pcie_ip_bar2_agent|                                                                        ; 23 (23)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:pcie_ip_bar2_agent                                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                          ; de2i_150_qsys ;
;          |altera_merlin_master_translator:pcie_ip_bar2_translator|                                                              ; 155 (155)   ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 39 (39)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_ip_bar2_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_translator                     ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent|                                                         ; 54 (8)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (6)       ; 1 (0)             ; 26 (2)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 46 (46)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 24 (24)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:modular_sgdma_dispatcher_descriptor_slave_agent|                                            ; 34 (1)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 1 (0)             ; 18 (1)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_descriptor_slave_agent                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 33 (33)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 17 (17)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_descriptor_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_slave_agent:pcie_ip_cra_agent|                                                                          ; 53 (7)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (4)       ; 1 (0)             ; 26 (3)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pcie_ip_cra_agent                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                           ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 46 (46)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 23 (23)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pcie_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                         ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_slave_translator:modular_sgdma_dispatcher_csr_translator|                                               ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:modular_sgdma_dispatcher_csr_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                      ; de2i_150_qsys ;
;          |altera_merlin_slave_translator:modular_sgdma_dispatcher_descriptor_slave_translator|                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:modular_sgdma_dispatcher_descriptor_slave_translator                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; de2i_150_qsys ;
;          |altera_merlin_slave_translator:pcie_ip_cra_translator|                                                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 16 (16)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:pcie_ip_cra_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                      ; de2i_150_qsys ;
;          |altera_merlin_traffic_limiter:pcie_ip_bar2_limiter|                                                                   ; 14 (14)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:pcie_ip_bar2_limiter                                                                                                                                                                                                                                                                                                                ; altera_merlin_traffic_limiter                       ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:modular_sgdma_dispatcher_csr_cmd_width_adapter|                                           ; 95 (95)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 86 (86)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_csr_cmd_width_adapter                                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:modular_sgdma_dispatcher_csr_rsp_width_adapter|                                           ; 42 (42)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 40 (40)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_csr_rsp_width_adapter                                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|                              ; 406 (367)   ; 187 (176)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (74)     ; 0 (0)             ; 304 (292)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter                                                                                                                                                                                                                                                                           ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                     ; 40 (40)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 12 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                    ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_rsp_width_adapter|                              ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_rsp_width_adapter                                                                                                                                                                                                                                                                           ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|                                                            ; 100 (100)   ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 90 (90)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |altera_merlin_width_adapter:pcie_ip_cra_rsp_width_adapter|                                                            ; 43 (43)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 42 (42)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:pcie_ip_cra_rsp_width_adapter                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                         ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_1_cmd_demux:cmd_demux|                                                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|de2i_150_qsys_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                               ; de2i_150_qsys_mm_interconnect_1_cmd_demux           ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_1_rsp_mux:rsp_mux|                                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|de2i_150_qsys_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_mm_interconnect_1_rsp_mux             ; de2i_150_qsys ;
;          |de2i_150_qsys_mm_interconnect_2_router:router|                                                                        ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|de2i_150_qsys_mm_interconnect_2_router:router                                                                                                                                                                                                                                                                                                                     ; de2i_150_qsys_mm_interconnect_2_router              ; de2i_150_qsys ;
;       |de2i_150_qsys_pcie_ip:pcie_ip|                                                                                           ; 3731 (0)    ; 2170 (0)                  ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1433 (0)     ; 759 (0)           ; 1539 (0)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip                                                                                                                                                                                                                                                                                                                                                                                       ; de2i_150_qsys_pcie_ip                               ; de2i_150_qsys ;
;          |altera_pcie_hard_ip_reset_controller:reset_controller_internal|                                                       ; 110 (32)    ; 73 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (6)       ; 14 (7)            ; 60 (19)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal                                                                                                                                                                                                                                                                                                                        ; altera_pcie_hard_ip_reset_controller                ; de2i_150_qsys ;
;             |altpcie_rs_serdes:altgx_reset|                                                                                     ; 78 (78)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 7 (7)             ; 41 (41)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset                                                                                                                                                                                                                                                                                          ; altpcie_rs_serdes                                   ; de2i_150_qsys ;
;          |altera_reset_controller:rst_controller|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                ; altera_reset_controller                             ; de2i_150_qsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                     ; altera_reset_synchronizer                           ; de2i_150_qsys ;
;          |altpcie_hip_pipen1b_qsys:pcie_internal_hip|                                                                           ; 3619 (0)    ; 2094 (0)                  ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1397 (0)     ; 743 (0)           ; 1479 (0)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip                                                                                                                                                                                                                                                                                                                                            ; altpcie_hip_pipen1b_qsys                            ; de2i_150_qsys ;
;             |alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0                                                                                                                                                                                                                                                                      ; alt4gxb_reset_controller                            ; de2i_150_qsys ;
;             |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                                                      ; 40 (40)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 38 (38)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                                                                                                                                                                                                               ; altpcie_tl_cfg_pipe                                 ; de2i_150_qsys ;
;             |altpcie_txcred_patch:txcred_patch0|                                                                                ; 38 (38)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 18 (18)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_txcred_patch:txcred_patch0                                                                                                                                                                                                                                                                                                         ; altpcie_txcred_patch                                ; de2i_150_qsys ;
;             |altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|                                                         ; 3544 (564)  ; 2039 (207)                ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1377 (233)   ; 741 (174)         ; 1426 (133)       ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge                                                                                                                                                                                                                                                                                  ; altpciexpav_stif_app                                ; de2i_150_qsys ;
;                |altpciexpav_stif_control_register:cntrl_reg|                                                                    ; 754 (0)     ; 550 (0)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 198 (0)      ; 228 (0)           ; 328 (0)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg                                                                                                                                                                                                                                      ; altpciexpav_stif_control_register                   ; de2i_150_qsys ;
;                   |altpciexpav_stif_cfg_status:i_cfg_stat|                                                                      ; 533 (533)   ; 440 (440)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 84 (84)      ; 201 (201)         ; 248 (248)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat                                                                                                                                                                                               ; altpciexpav_stif_cfg_status                         ; de2i_150_qsys ;
;                   |altpciexpav_stif_cr_avalon:i_avalon|                                                                         ; 193 (193)   ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 81 (81)      ; 25 (25)           ; 87 (87)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon                                                                                                                                                                                                  ; altpciexpav_stif_cr_avalon                          ; de2i_150_qsys ;
;                   |altpciexpav_stif_cr_interrupt:i_interrupt|                                                                   ; 68 (68)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 52 (52)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt                                                                                                                                                                                            ; altpciexpav_stif_cr_interrupt                       ; de2i_150_qsys ;
;                   |altpciexpav_stif_cr_mailbox:i_a2p_mb|                                                                        ; 11 (11)     ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb                                                                                                                                                                                                 ; altpciexpav_stif_cr_mailbox                         ; de2i_150_qsys ;
;                      |altsyncram:altsyncram_component|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component                                                                                                                                                                 ; altsyncram                                          ; work          ;
;                         |altsyncram_1sc1:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated                                                                                                                                  ; altsyncram_1sc1                                     ; work          ;
;                   |altpciexpav_stif_cr_mailbox:i_p2a_mb|                                                                        ; 11 (11)     ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb                                                                                                                                                                                                 ; altpciexpav_stif_cr_mailbox                         ; de2i_150_qsys ;
;                      |altsyncram:altsyncram_component|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component                                                                                                                                                                 ; altsyncram                                          ; work          ;
;                         |altsyncram_1sc1:auto_generated|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated                                                                                                                                  ; altsyncram_1sc1                                     ; work          ;
;                |altpciexpav_stif_rx:rx|                                                                                         ; 683 (64)    ; 483 (64)                  ; 0 (0)         ; 35440       ; 9    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 196 (0)      ; 232 (56)          ; 255 (8)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx                                                                                                                                                                                                                                                           ; altpciexpav_stif_rx                                 ; de2i_150_qsys ;
;                   |altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|                                                                     ; 527 (491)   ; 368 (348)                 ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 156 (141)    ; 175 (175)         ; 196 (148)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl                                                                                                                                                                                                                   ; altpciexpav_stif_rx_cntrl                           ; de2i_150_qsys ;
;                      |altpciexpav_stif_p2a_addrtrans:p2a_addr_trans|                                                            ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 26 (26)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|altpciexpav_stif_p2a_addrtrans:p2a_addr_trans                                                                                                                                                                     ; altpciexpav_stif_p2a_addrtrans                      ; de2i_150_qsys ;
;                      |scfifo:rx_input_fifo|                                                                                     ; 36 (0)      ; 20 (0)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 22 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo                                                                                                                                                                                              ; scfifo                                              ; work          ;
;                         |scfifo_9j31:auto_generated|                                                                            ; 36 (0)      ; 20 (0)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 22 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated                                                                                                                                                                   ; scfifo_9j31                                         ; work          ;
;                            |a_dpfifo_gp31:dpfifo|                                                                               ; 36 (25)     ; 20 (9)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 22 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo                                                                                                                                              ; a_dpfifo_gp31                                       ; work          ;
;                               |altsyncram_heh1:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_heh1:FIFOram                                                                                                                      ; altsyncram_heh1                                     ; work          ;
;                               |cntr_5s7:usedw_counter|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_5s7:usedw_counter                                                                                                                       ; cntr_5s7                                            ; work          ;
;                               |cntr_orb:rd_ptr_msb|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                          ; cntr_orb                                            ; work          ;
;                               |cntr_prb:wr_ptr|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_prb:wr_ptr                                                                                                                              ; cntr_prb                                            ; work          ;
;                   |altpciexpav_stif_rx_resp:rxavl_resp|                                                                         ; 69 (69)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)      ; 1 (1)             ; 35 (35)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp                                                                                                                                                                                                                       ; altpciexpav_stif_rx_resp                            ; de2i_150_qsys ;
;                   |altsyncram:cpl_ram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram                                                                                                                                                                                                                                        ; altsyncram                                          ; work          ;
;                      |altsyncram_5tl1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated                                                                                                                                                                                                         ; altsyncram_5tl1                                     ; work          ;
;                   |scfifo:pndgtxrd_fifo|                                                                                        ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo                                                                                                                                                                                                                                      ; scfifo                                              ; work          ;
;                      |scfifo_fj31:auto_generated|                                                                               ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated                                                                                                                                                                                                           ; scfifo_fj31                                         ; work          ;
;                         |a_dpfifo_mp31:dpfifo|                                                                                  ; 27 (16)     ; 20 (9)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (9)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo                                                                                                                                                                                      ; a_dpfifo_mp31                                       ; work          ;
;                            |altsyncram_leh1:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_leh1:FIFOram                                                                                                                                                              ; altsyncram_leh1                                     ; work          ;
;                            |cntr_5s7:usedw_counter|                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                               ; cntr_5s7                                            ; work          ;
;                            |cntr_orb:rd_ptr_msb|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                  ; cntr_orb                                            ; work          ;
;                            |cntr_prb:wr_ptr|                                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                      ; cntr_prb                                            ; work          ;
;                |altpciexpav_stif_tx:tx|                                                                                         ; 1572 (73)   ; 799 (65)                  ; 0 (0)         ; 18720       ; 11   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 750 (8)      ; 107 (1)           ; 715 (63)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx                                                                                                                                                                                                                                                           ; altpciexpav_stif_tx                                 ; de2i_150_qsys ;
;                   |altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|                                                               ; 58 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 30 (30)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans                                                                                                                                                                                                             ; altpciexpav_stif_a2p_addrtrans                      ; de2i_150_qsys ;
;                   |altpciexpav_stif_tx_cntrl:tx_cntrl|                                                                          ; 655 (628)   ; 292 (272)                 ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 346 (339)    ; 67 (67)           ; 242 (222)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl                                                                                                                                                                                                                        ; altpciexpav_stif_tx_cntrl                           ; de2i_150_qsys ;
;                      |scfifo:tx_output_fifo|                                                                                    ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo                                                                                                                                                                                                  ; scfifo                                              ; work          ;
;                         |scfifo_gj31:auto_generated|                                                                            ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated                                                                                                                                                                       ; scfifo_gj31                                         ; work          ;
;                            |a_dpfifo_np31:dpfifo|                                                                               ; 27 (16)     ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (9)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo                                                                                                                                                  ; a_dpfifo_np31                                       ; work          ;
;                               |altsyncram_meh1:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_meh1:FIFOram                                                                                                                          ; altsyncram_meh1                                     ; work          ;
;                               |cntr_5s7:usedw_counter|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_5s7:usedw_counter                                                                                                                           ; cntr_5s7                                            ; work          ;
;                               |cntr_orb:rd_ptr_msb|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                              ; cntr_orb                                            ; work          ;
;                               |cntr_prb:wr_ptr|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_prb:wr_ptr                                                                                                                                  ; cntr_prb                                            ; work          ;
;                   |altpciexpav_stif_txavl_cntrl:txavl|                                                                          ; 457 (429)   ; 216 (196)                 ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 204 (196)    ; 11 (11)           ; 242 (222)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl                                                                                                                                                                                                                        ; altpciexpav_stif_txavl_cntrl                        ; de2i_150_qsys ;
;                      |scfifo:pendingrd_fifo|                                                                                    ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo                                                                                                                                                                                                  ; scfifo                                              ; work          ;
;                         |scfifo_s031:auto_generated|                                                                            ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated                                                                                                                                                                       ; scfifo_s031                                         ; work          ;
;                            |a_dpfifo_3731:dpfifo|                                                                               ; 28 (17)     ; 20 (9)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (9)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo                                                                                                                                                  ; a_dpfifo_3731                                       ; work          ;
;                               |altsyncram_vdh1:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_vdh1:FIFOram                                                                                                                          ; altsyncram_vdh1                                     ; work          ;
;                               |cntr_5s7:usedw_counter|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_5s7:usedw_counter                                                                                                                           ; cntr_5s7                                            ; work          ;
;                               |cntr_orb:rd_ptr_msb|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                              ; cntr_orb                                            ; work          ;
;                               |cntr_prb:wr_ptr|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_prb:wr_ptr                                                                                                                                  ; cntr_prb                                            ; work          ;
;                   |altpciexpav_stif_txresp_cntrl:txresp|                                                                        ; 257 (257)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 165 (165)    ; 0 (0)             ; 92 (92)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp                                                                                                                                                                                                                      ; altpciexpav_stif_txresp_cntrl                       ; de2i_150_qsys ;
;                   |altsyncram:tx_cpl_buff|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff                                                                                                                                                                                                                                    ; altsyncram                                          ; work          ;
;                      |altsyncram_ish1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated                                                                                                                                                                                                     ; altsyncram_ish1                                     ; work          ;
;                   |scfifo:rd_bypass_fifo|                                                                                       ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo                                                                                                                                                                                                                                     ; scfifo                                              ; work          ;
;                      |scfifo_d241:auto_generated|                                                                               ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated                                                                                                                                                                                                          ; scfifo_d241                                         ; work          ;
;                         |a_dpfifo_k841:dpfifo|                                                                                  ; 37 (20)     ; 28 (11)                   ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo                                                                                                                                                                                     ; a_dpfifo_k841                                       ; work          ;
;                            |altsyncram_bfh1:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_bfh1:FIFOram                                                                                                                                                             ; altsyncram_bfh1                                     ; work          ;
;                            |cntr_7s7:usedw_counter|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_7s7:usedw_counter                                                                                                                                                              ; cntr_7s7                                            ; work          ;
;                            |cntr_qrb:rd_ptr_msb|                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_qrb:rd_ptr_msb                                                                                                                                                                 ; cntr_qrb                                            ; work          ;
;                            |cntr_rrb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_rrb:wr_ptr                                                                                                                                                                     ; cntr_rrb                                            ; work          ;
;                   |scfifo:txcmd_fifo|                                                                                           ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo                                                                                                                                                                                                                                         ; scfifo                                              ; work          ;
;                      |scfifo_8241:auto_generated|                                                                               ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated                                                                                                                                                                                                              ; scfifo_8241                                         ; work          ;
;                         |a_dpfifo_f841:dpfifo|                                                                                  ; 28 (17)     ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (9)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo                                                                                                                                                                                         ; a_dpfifo_f841                                       ; work          ;
;                            |altsyncram_1fh1:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram                                                                                                                                                                 ; altsyncram_1fh1                                     ; work          ;
;                            |cntr_5s7:usedw_counter|                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                  ; cntr_5s7                                            ; work          ;
;                            |cntr_orb:rd_ptr_msb|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                     ; cntr_orb                                            ; work          ;
;                            |cntr_prb:wr_ptr|                                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                         ; cntr_prb                                            ; work          ;
;                   |scfifo:wrdat_fifo|                                                                                           ; 39 (0)      ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 29 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo                                                                                                                                                                                                                                         ; scfifo                                              ; work          ;
;                      |scfifo_3131:auto_generated|                                                                               ; 39 (0)      ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 29 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated                                                                                                                                                                                                              ; scfifo_3131                                         ; work          ;
;                         |a_dpfifo_a731:dpfifo|                                                                                  ; 39 (22)     ; 28 (11)                   ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 29 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo                                                                                                                                                                                         ; a_dpfifo_a731                                       ; work          ;
;                            |altsyncram_reh1:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_reh1:FIFOram                                                                                                                                                                 ; altsyncram_reh1                                     ; work          ;
;                            |cntr_7s7:usedw_counter|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_7s7:usedw_counter                                                                                                                                                                  ; cntr_7s7                                            ; work          ;
;                            |cntr_qrb:rd_ptr_msb|                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_qrb:rd_ptr_msb                                                                                                                                                                     ; cntr_qrb                                            ; work          ;
;                            |cntr_rrb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr                                                                                                                                                                         ; cntr_rrb                                            ; work          ;
;          |de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal                                                                                                                                                                                                                                                                                                                                   ; de2i_150_qsys_pcie_ip_altgx_internal                ; de2i_150_qsys ;
;             |de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component                                                                                                                                                                                                                 ; de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8 ; de2i_150_qsys ;
;                |altpll:pll0|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0                                                                                                                                                                                                     ; altpll                                              ; work          ;
;                   |altpll_nn81:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated                                                                                                                                                                          ; altpll_nn81                                         ; work          ;
;       |de2i_150_qsys_sdram:sdram|                                                                                               ; 595 (462)   ; 298 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 297 (292)    ; 59 (1)            ; 239 (173)        ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                           ; de2i_150_qsys_sdram                                 ; de2i_150_qsys ;
;          |de2i_150_qsys_sdram_input_efifo_module:the_de2i_150_qsys_sdram_input_efifo_module|                                    ; 133 (133)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 58 (58)           ; 70 (70)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|de2i_150_qsys_sdram_input_efifo_module:the_de2i_150_qsys_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                         ; de2i_150_qsys_sdram_input_efifo_module              ; de2i_150_qsys ;
;       |de2i_150_qsys_video_dma_read:video_dma_read|                                                                             ; 283 (52)    ; 160 (19)                  ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 122 (29)     ; 0 (0)             ; 161 (23)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read                                                                                                                                                                                                                                                                                                                                                                         ; de2i_150_qsys_video_dma_read                        ; de2i_150_qsys ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                                  ; 150 (150)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 99 (99)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                                                                                                                                     ; altera_up_video_dma_control_slave                   ; de2i_150_qsys ;
;          |altera_up_video_dma_to_stream:From_Memory_to_Stream|                                                                  ; 85 (25)     ; 43 (8)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (17)      ; 0 (0)             ; 43 (8)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream                                                                                                                                                                                                                                                                                                                     ; altera_up_video_dma_to_stream                       ; de2i_150_qsys ;
;             |scfifo:Image_Buffer|                                                                                               ; 60 (0)      ; 35 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 35 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer                                                                                                                                                                                                                                                                                                 ; scfifo                                              ; work          ;
;                |scfifo_i8a1:auto_generated|                                                                                     ; 60 (8)      ; 35 (2)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (6)       ; 0 (0)             ; 35 (2)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated                                                                                                                                                                                                                                                                      ; scfifo_i8a1                                         ; work          ;
;                   |a_dpfifo_7041:dpfifo|                                                                                        ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo                                                                                                                                                                                                                                                 ; a_dpfifo_7041                                       ; work          ;
;                      |altsyncram_71c1:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|altsyncram_71c1:FIFOram                                                                                                                                                                                                                         ; altsyncram_71c1                                     ; work          ;
;                      |cntr_6e7:usedw_counter|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|cntr_6e7:usedw_counter                                                                                                                                                                                                                          ; cntr_6e7                                            ; work          ;
;                      |cntr_pdb:rd_ptr_msb|                                                                                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|cntr_pdb:rd_ptr_msb                                                                                                                                                                                                                             ; cntr_pdb                                            ; work          ;
;                      |cntr_qdb:wr_ptr|                                                                                          ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|cntr_qdb:wr_ptr                                                                                                                                                                                                                                 ; cntr_qdb                                            ; work          ;
;       |de2i_150_qsys_video_dma_write:video_dma_write|                                                                           ; 220 (45)    ; 142 (19)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (18)      ; 0 (0)             ; 143 (27)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write                                                                                                                                                                                                                                                                                                                                                                       ; de2i_150_qsys_video_dma_write                       ; de2i_150_qsys ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                                  ; 153 (153)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 98 (98)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                                                                                                                                   ; altera_up_video_dma_control_slave                   ; de2i_150_qsys ;
;          |altera_up_video_dma_to_memory:From_Stream_to_Memory|                                                                  ; 30 (30)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 26 (26)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|altera_up_video_dma_to_memory:From_Stream_to_Memory                                                                                                                                                                                                                                                                                                                   ; altera_up_video_dma_to_memory                       ; de2i_150_qsys ;
;       |dispatcher:modular_sgdma_dispatcher|                                                                                     ; 132 (1)     ; 89 (1)                    ; 0 (0)         ; 1048        ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (0)       ; 1 (0)             ; 89 (2)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher                                                                                                                                                                                                                                                                                                                                                                                 ; dispatcher                                          ; de2i_150_qsys ;
;          |csr_block:the_csr_block|                                                                                              ; 84 (84)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 68 (68)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|csr_block:the_csr_block                                                                                                                                                                                                                                                                                                                                                         ; csr_block                                           ; de2i_150_qsys ;
;          |descriptor_buffers:the_descriptor_buffers|                                                                            ; 49 (14)     ; 22 (5)                    ; 0 (0)         ; 1048        ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (8)       ; 1 (1)             ; 22 (5)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers                                                                                                                                                                                                                                                                                                                                       ; descriptor_buffers                                  ; de2i_150_qsys ;
;             |fifo_with_byteenables:the_read_command_FIFO|                                                                       ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 520         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO                                                                                                                                                                                                                                                                                           ; fifo_with_byteenables                               ; de2i_150_qsys ;
;                |altsyncram:the_dp_ram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                     ; altsyncram                                          ; work          ;
;                   |altsyncram_30d1:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 520         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_30d1                                     ; work          ;
;             |fifo_with_byteenables:the_write_command_FIFO|                                                                      ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 528         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO                                                                                                                                                                                                                                                                                          ; fifo_with_byteenables                               ; de2i_150_qsys ;
;                |altsyncram:the_dp_ram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 528         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                    ; altsyncram                                          ; work          ;
;                   |altsyncram_30d1:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 528         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_30d1                                     ; work          ;
;       |read_master:dma_read_master|                                                                                             ; 490 (270)   ; 203 (78)                  ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 270 (176)    ; 3 (0)             ; 217 (94)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master                                                                                                                                                                                                                                                                                                                                                                                         ; read_master                                         ; de2i_150_qsys ;
;          |MM_to_ST_Adapter:the_MM_to_ST_adapter|                                                                                ; 126 (126)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 3 (3)             ; 68 (68)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|MM_to_ST_Adapter:the_MM_to_ST_adapter                                                                                                                                                                                                                                                                                                                                                   ; MM_to_ST_Adapter                                    ; de2i_150_qsys ;
;          |read_burst_control:the_read_burst_control|                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|read_burst_control:the_read_burst_control                                                                                                                                                                                                                                                                                                                                               ; read_burst_control                                  ; de2i_150_qsys ;
;          |scfifo:the_master_to_st_fifo|                                                                                         ; 87 (0)      ; 55 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 55 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo                                                                                                                                                                                                                                                                                                                                                            ; scfifo                                              ; work          ;
;             |scfifo_0b11:auto_generated|                                                                                        ; 87 (0)      ; 55 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 55 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated                                                                                                                                                                                                                                                                                                                                 ; scfifo_0b11                                         ; work          ;
;                |a_dpfifo_j211:dpfifo|                                                                                           ; 87 (49)     ; 55 (20)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (29)      ; 0 (0)             ; 55 (20)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo                                                                                                                                                                                                                                                                                                            ; a_dpfifo_j211                                       ; work          ;
;                   |altsyncram_1oh1:FIFOram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|altsyncram_1oh1:FIFOram                                                                                                                                                                                                                                                                                    ; altsyncram_1oh1                                     ; work          ;
;                   |cntr_7tb:rd_ptr_msb|                                                                                         ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|cntr_7tb:rd_ptr_msb                                                                                                                                                                                                                                                                                        ; cntr_7tb                                            ; work          ;
;                   |cntr_8tb:wr_ptr|                                                                                             ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|cntr_8tb:wr_ptr                                                                                                                                                                                                                                                                                            ; cntr_8tb                                            ; work          ;
;                   |cntr_kt7:usedw_counter|                                                                                      ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|cntr_kt7:usedw_counter                                                                                                                                                                                                                                                                                     ; cntr_kt7                                            ; work          ;
;       |write_master:dma_write_master|                                                                                           ; 552 (215)   ; 206 (64)                  ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 299 (148)    ; 13 (1)            ; 240 (66)         ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master                                                                                                                                                                                                                                                                                                                                                                                       ; write_master                                        ; de2i_150_qsys ;
;          |ST_to_MM_Adapter:the_ST_to_MM_Adapter|                                                                                ; 122 (122)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 65 (65)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|ST_to_MM_Adapter:the_ST_to_MM_Adapter                                                                                                                                                                                                                                                                                                                                                 ; ST_to_MM_Adapter                                    ; de2i_150_qsys ;
;          |byte_enable_generator:the_byte_enable_generator|                                                                      ; 15 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|byte_enable_generator:the_byte_enable_generator                                                                                                                                                                                                                                                                                                                                       ; byte_enable_generator                               ; de2i_150_qsys ;
;             |thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM|                                                   ; 15 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (9)       ; 0 (0)             ; 4 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|byte_enable_generator:the_byte_enable_generator|thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM                                                                                                                                                                                                                                                                       ; thirty_two_bit_byteenable_FSM                       ; de2i_150_qsys ;
;                |sixteen_bit_byteenable_FSM:lower_sixteen_bit_byteenable_FSM|                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|byte_enable_generator:the_byte_enable_generator|thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM|sixteen_bit_byteenable_FSM:lower_sixteen_bit_byteenable_FSM                                                                                                                                                                                                           ; sixteen_bit_byteenable_FSM                          ; de2i_150_qsys ;
;                |sixteen_bit_byteenable_FSM:upper_sixteen_bit_byteenable_FSM|                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|byte_enable_generator:the_byte_enable_generator|thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM|sixteen_bit_byteenable_FSM:upper_sixteen_bit_byteenable_FSM                                                                                                                                                                                                           ; sixteen_bit_byteenable_FSM                          ; de2i_150_qsys ;
;          |scfifo:the_st_to_master_fifo|                                                                                         ; 128 (0)     ; 75 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (0)       ; 12 (0)            ; 63 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo                                                                                                                                                                                                                                                                                                                                                          ; scfifo                                              ; work          ;
;             |scfifo_1b11:auto_generated|                                                                                        ; 128 (0)     ; 75 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (0)       ; 12 (0)            ; 63 (0)           ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated                                                                                                                                                                                                                                                                                                                               ; scfifo_1b11                                         ; work          ;
;                |a_dpfifo_k211:dpfifo|                                                                                           ; 128 (68)    ; 75 (40)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (28)      ; 12 (12)           ; 63 (28)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo                                                                                                                                                                                                                                                                                                          ; a_dpfifo_k211                                       ; work          ;
;                   |altsyncram_3oh1:FIFOram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo|altsyncram_3oh1:FIFOram                                                                                                                                                                                                                                                                                  ; altsyncram_3oh1                                     ; work          ;
;                   |cntr_7tb:rd_ptr_msb|                                                                                         ; 23 (23)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 11 (11)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo|cntr_7tb:rd_ptr_msb                                                                                                                                                                                                                                                                                      ; cntr_7tb                                            ; work          ;
;                   |cntr_8tb:wr_ptr|                                                                                             ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo|cntr_8tb:wr_ptr                                                                                                                                                                                                                                                                                          ; cntr_8tb                                            ; work          ;
;                   |cntr_kt7:usedw_counter|                                                                                      ; 24 (24)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 12 (12)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo|cntr_kt7:usedw_counter                                                                                                                                                                                                                                                                                   ; cntr_kt7                                            ; work          ;
;          |write_burst_control:the_write_burst_control|                                                                          ; 72 (72)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 42 (42)          ; |de2i_150_qsys_pcie|de2i_150_qsys:u0|write_master:dma_write_master|write_burst_control:the_write_burst_control                                                                                                                                                                                                                                                                                                                                           ; write_burst_control                                 ; de2i_150_qsys ;
;    |heart_beat:heart_beat_clk50|                                                                                                ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |de2i_150_qsys_pcie|heart_beat:heart_beat_clk50                                                                                                                                                                                                                                                                                                                                                                                                          ; heart_beat                                          ; work          ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK2_50        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK3_50        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; EEP_I2C_SCLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_GTX_CLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_INT_N       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_LINK100     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_MDC         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RST_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_CLK      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_COL      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_CRS      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_DATA[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_DATA[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_DATA[2]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_DATA[3]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_DV       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_RX_ER       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_TX_CLK      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_TX_DATA[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_TX_DATA[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_TX_DATA[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_TX_DATA[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_TX_EN       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET_TX_ER       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_CE_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_OE_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RY            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; FL_WE_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_WP_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RESET_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[10]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[11]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[12]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[13]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[14]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[15]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[16]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[17]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[18]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[19]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[20]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[21]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[22]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[23]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[24]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[25]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FS_ADDR[26]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_INT1    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_SCLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN0      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_N1    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_N2    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_P1    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_P2    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT0     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_I2C_SCLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; IRDA_RXD         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[0]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[1]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[2]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[3]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_EN           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_ON           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RW           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PCIE_TX_P[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PCIE_WAKE_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CLK           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_WP_N          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SMA_CLKIN        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SMA_CLKOUT       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_ADSC_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_ADSP_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_ADV_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_BE[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_BE[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_BE[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_BE[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_GW_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_OE_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM_WE_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM0_CE_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SSRAM1_CE_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[10]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[11]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[12]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[13]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[14]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[15]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[16]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[17]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_CLK27         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[0]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[1]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[2]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[3]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[4]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[5]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[6]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[7]       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_HS            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_RESET_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TD_VS            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; UART_CTS         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; UART_RTS         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_RXD         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; UART_TXD         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_BLANK_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_SYNC_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EEP_I2C_SDAT     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ENET_MDIO        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FAN_CTRL         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[0]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[1]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[2]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[3]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[4]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[5]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[6]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[7]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[8]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[9]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[10]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[11]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[12]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[13]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[14]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[15]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[16]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[17]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[18]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[19]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[20]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[21]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[22]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[23]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[24]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[25]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[26]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[27]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[28]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[29]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[30]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FS_DQ[31]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[4]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[5]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[6]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[7]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[8]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[9]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[10]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[11]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[12]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[13]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[14]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[15]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[16]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[17]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[18]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[19]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[20]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[21]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[22]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[23]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[24]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[25]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[26]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[27]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[28]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[29]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[30]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[31]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[32]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[33]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[34]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[35]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; G_SENSOR_SDAT    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_N1   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_N2   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_P1   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_P2   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[0]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[1]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[2]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[3]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_I2C_SDAT    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[9]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[12]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_N[16]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[9]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[12]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[16]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[9]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[12]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_N[16]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[9]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[12]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[16]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SDAT         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[0]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[1]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[2]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[3]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[4]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[5]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[6]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_CMD           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[0]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[1]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[2]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[3]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; PCIE_RX_P[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; PCIE_PERST_N     ; Input    ; --            ; (6) 1322 ps   ; --                    ; --       ; --       ;
; PCIE_REFCLK_P    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[0]            ; Input    ; --            ; (6) 1325 ps   ; --                    ; --       ; --       ;
; SW[4]            ; Input    ; --            ; (6) 1325 ps   ; --                    ; --       ; --       ;
; SW[2]            ; Input    ; --            ; (6) 1325 ps   ; --                    ; --       ; --       ;
; SW[5]            ; Input    ; --            ; (6) 1325 ps   ; --                    ; --       ; --       ;
; SW[1]            ; Input    ; (6) 1325 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]            ; Input    ; --            ; (6) 1325 ps   ; --                    ; --       ; --       ;
; SW[3]            ; Input    ; --            ; (6) 1322 ps   ; --                    ; --       ; --       ;
; PCIE_TX_P[0](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PCIE_RX_P[0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; PCIE_REFCLK_P(n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                    ;                   ;         ;
; CLOCK3_50                                                                                                                                                    ;                   ;         ;
; ENET_INT_N                                                                                                                                                   ;                   ;         ;
; ENET_LINK100                                                                                                                                                 ;                   ;         ;
; ENET_RX_CLK                                                                                                                                                  ;                   ;         ;
; ENET_RX_COL                                                                                                                                                  ;                   ;         ;
; ENET_RX_CRS                                                                                                                                                  ;                   ;         ;
; ENET_RX_DATA[0]                                                                                                                                              ;                   ;         ;
; ENET_RX_DATA[1]                                                                                                                                              ;                   ;         ;
; ENET_RX_DATA[2]                                                                                                                                              ;                   ;         ;
; ENET_RX_DATA[3]                                                                                                                                              ;                   ;         ;
; ENET_RX_DV                                                                                                                                                   ;                   ;         ;
; ENET_RX_ER                                                                                                                                                   ;                   ;         ;
; ENET_TX_CLK                                                                                                                                                  ;                   ;         ;
; FL_RY                                                                                                                                                        ;                   ;         ;
; G_SENSOR_INT1                                                                                                                                                ;                   ;         ;
; HSMC_CLKIN0                                                                                                                                                  ;                   ;         ;
; HSMC_CLKIN_N1                                                                                                                                                ;                   ;         ;
; HSMC_CLKIN_N2                                                                                                                                                ;                   ;         ;
; HSMC_CLKIN_P1                                                                                                                                                ;                   ;         ;
; HSMC_CLKIN_P2                                                                                                                                                ;                   ;         ;
; IRDA_RXD                                                                                                                                                     ;                   ;         ;
; KEY[0]                                                                                                                                                       ;                   ;         ;
; KEY[1]                                                                                                                                                       ;                   ;         ;
; KEY[2]                                                                                                                                                       ;                   ;         ;
; KEY[3]                                                                                                                                                       ;                   ;         ;
; SD_WP_N                                                                                                                                                      ;                   ;         ;
; SMA_CLKIN                                                                                                                                                    ;                   ;         ;
; SW[7]                                                                                                                                                        ;                   ;         ;
; SW[8]                                                                                                                                                        ;                   ;         ;
; SW[9]                                                                                                                                                        ;                   ;         ;
; SW[10]                                                                                                                                                       ;                   ;         ;
; SW[11]                                                                                                                                                       ;                   ;         ;
; SW[12]                                                                                                                                                       ;                   ;         ;
; SW[13]                                                                                                                                                       ;                   ;         ;
; SW[14]                                                                                                                                                       ;                   ;         ;
; SW[15]                                                                                                                                                       ;                   ;         ;
; SW[16]                                                                                                                                                       ;                   ;         ;
; SW[17]                                                                                                                                                       ;                   ;         ;
; TD_CLK27                                                                                                                                                     ;                   ;         ;
; TD_DATA[0]                                                                                                                                                   ;                   ;         ;
; TD_DATA[1]                                                                                                                                                   ;                   ;         ;
; TD_DATA[2]                                                                                                                                                   ;                   ;         ;
; TD_DATA[3]                                                                                                                                                   ;                   ;         ;
; TD_DATA[4]                                                                                                                                                   ;                   ;         ;
; TD_DATA[5]                                                                                                                                                   ;                   ;         ;
; TD_DATA[6]                                                                                                                                                   ;                   ;         ;
; TD_DATA[7]                                                                                                                                                   ;                   ;         ;
; TD_HS                                                                                                                                                        ;                   ;         ;
; TD_VS                                                                                                                                                        ;                   ;         ;
; UART_CTS                                                                                                                                                     ;                   ;         ;
; UART_RXD                                                                                                                                                     ;                   ;         ;
; EEP_I2C_SDAT                                                                                                                                                 ;                   ;         ;
; ENET_MDIO                                                                                                                                                    ;                   ;         ;
; FAN_CTRL                                                                                                                                                     ;                   ;         ;
; FS_DQ[0]                                                                                                                                                     ;                   ;         ;
; FS_DQ[1]                                                                                                                                                     ;                   ;         ;
; FS_DQ[2]                                                                                                                                                     ;                   ;         ;
; FS_DQ[3]                                                                                                                                                     ;                   ;         ;
; FS_DQ[4]                                                                                                                                                     ;                   ;         ;
; FS_DQ[5]                                                                                                                                                     ;                   ;         ;
; FS_DQ[6]                                                                                                                                                     ;                   ;         ;
; FS_DQ[7]                                                                                                                                                     ;                   ;         ;
; FS_DQ[8]                                                                                                                                                     ;                   ;         ;
; FS_DQ[9]                                                                                                                                                     ;                   ;         ;
; FS_DQ[10]                                                                                                                                                    ;                   ;         ;
; FS_DQ[11]                                                                                                                                                    ;                   ;         ;
; FS_DQ[12]                                                                                                                                                    ;                   ;         ;
; FS_DQ[13]                                                                                                                                                    ;                   ;         ;
; FS_DQ[14]                                                                                                                                                    ;                   ;         ;
; FS_DQ[15]                                                                                                                                                    ;                   ;         ;
; FS_DQ[16]                                                                                                                                                    ;                   ;         ;
; FS_DQ[17]                                                                                                                                                    ;                   ;         ;
; FS_DQ[18]                                                                                                                                                    ;                   ;         ;
; FS_DQ[19]                                                                                                                                                    ;                   ;         ;
; FS_DQ[20]                                                                                                                                                    ;                   ;         ;
; FS_DQ[21]                                                                                                                                                    ;                   ;         ;
; FS_DQ[22]                                                                                                                                                    ;                   ;         ;
; FS_DQ[23]                                                                                                                                                    ;                   ;         ;
; FS_DQ[24]                                                                                                                                                    ;                   ;         ;
; FS_DQ[25]                                                                                                                                                    ;                   ;         ;
; FS_DQ[26]                                                                                                                                                    ;                   ;         ;
; FS_DQ[27]                                                                                                                                                    ;                   ;         ;
; FS_DQ[28]                                                                                                                                                    ;                   ;         ;
; FS_DQ[29]                                                                                                                                                    ;                   ;         ;
; FS_DQ[30]                                                                                                                                                    ;                   ;         ;
; FS_DQ[31]                                                                                                                                                    ;                   ;         ;
; GPIO[0]                                                                                                                                                      ;                   ;         ;
; GPIO[1]                                                                                                                                                      ;                   ;         ;
; GPIO[2]                                                                                                                                                      ;                   ;         ;
; GPIO[3]                                                                                                                                                      ;                   ;         ;
; GPIO[4]                                                                                                                                                      ;                   ;         ;
; GPIO[5]                                                                                                                                                      ;                   ;         ;
; GPIO[6]                                                                                                                                                      ;                   ;         ;
; GPIO[7]                                                                                                                                                      ;                   ;         ;
; GPIO[8]                                                                                                                                                      ;                   ;         ;
; GPIO[9]                                                                                                                                                      ;                   ;         ;
; GPIO[10]                                                                                                                                                     ;                   ;         ;
; GPIO[11]                                                                                                                                                     ;                   ;         ;
; GPIO[12]                                                                                                                                                     ;                   ;         ;
; GPIO[13]                                                                                                                                                     ;                   ;         ;
; GPIO[14]                                                                                                                                                     ;                   ;         ;
; GPIO[15]                                                                                                                                                     ;                   ;         ;
; GPIO[16]                                                                                                                                                     ;                   ;         ;
; GPIO[17]                                                                                                                                                     ;                   ;         ;
; GPIO[18]                                                                                                                                                     ;                   ;         ;
; GPIO[19]                                                                                                                                                     ;                   ;         ;
; GPIO[20]                                                                                                                                                     ;                   ;         ;
; GPIO[21]                                                                                                                                                     ;                   ;         ;
; GPIO[22]                                                                                                                                                     ;                   ;         ;
; GPIO[23]                                                                                                                                                     ;                   ;         ;
; GPIO[24]                                                                                                                                                     ;                   ;         ;
; GPIO[25]                                                                                                                                                     ;                   ;         ;
; GPIO[26]                                                                                                                                                     ;                   ;         ;
; GPIO[27]                                                                                                                                                     ;                   ;         ;
; GPIO[28]                                                                                                                                                     ;                   ;         ;
; GPIO[29]                                                                                                                                                     ;                   ;         ;
; GPIO[30]                                                                                                                                                     ;                   ;         ;
; GPIO[31]                                                                                                                                                     ;                   ;         ;
; GPIO[32]                                                                                                                                                     ;                   ;         ;
; GPIO[33]                                                                                                                                                     ;                   ;         ;
; GPIO[34]                                                                                                                                                     ;                   ;         ;
; GPIO[35]                                                                                                                                                     ;                   ;         ;
; G_SENSOR_SDAT                                                                                                                                                ;                   ;         ;
; HSMC_CLKOUT_N1                                                                                                                                               ;                   ;         ;
; HSMC_CLKOUT_N2                                                                                                                                               ;                   ;         ;
; HSMC_CLKOUT_P1                                                                                                                                               ;                   ;         ;
; HSMC_CLKOUT_P2                                                                                                                                               ;                   ;         ;
; HSMC_D[0]                                                                                                                                                    ;                   ;         ;
; HSMC_D[1]                                                                                                                                                    ;                   ;         ;
; HSMC_D[2]                                                                                                                                                    ;                   ;         ;
; HSMC_D[3]                                                                                                                                                    ;                   ;         ;
; HSMC_I2C_SDAT                                                                                                                                                ;                   ;         ;
; HSMC_RX_D_N[0]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[1]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[2]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[3]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[4]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[5]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[6]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[7]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[8]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[9]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_N[10]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_N[11]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_N[12]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_N[13]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_N[14]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_N[15]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_N[16]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[0]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[1]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[2]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[3]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[4]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[5]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[6]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[7]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[8]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[9]                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[10]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[11]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[12]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[13]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[14]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[15]                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[16]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_N[0]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[1]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[2]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[3]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[4]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[5]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[6]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[7]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[8]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[9]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_N[10]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_N[11]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_N[12]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_N[13]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_N[14]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_N[15]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_N[16]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_P[0]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[1]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[2]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[3]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[4]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[5]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[6]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[7]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[8]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[9]                                                                                                                                               ;                   ;         ;
; HSMC_TX_D_P[10]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_P[11]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_P[12]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_P[13]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_P[14]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_P[15]                                                                                                                                              ;                   ;         ;
; HSMC_TX_D_P[16]                                                                                                                                              ;                   ;         ;
; I2C_SDAT                                                                                                                                                     ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                  ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                  ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                  ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                  ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                  ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                  ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                  ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                  ;                   ;         ;
; SD_CMD                                                                                                                                                       ;                   ;         ;
; SD_DAT[0]                                                                                                                                                    ;                   ;         ;
; SD_DAT[1]                                                                                                                                                    ;                   ;         ;
; SD_DAT[2]                                                                                                                                                    ;                   ;         ;
; SD_DAT[3]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                  ;                   ;         ;
; CLOCK_50                                                                                                                                                     ;                   ;         ;
; PCIE_RX_P[0]                                                                                                                                                 ;                   ;         ;
; PCIE_PERST_N                                                                                                                                                 ;                   ;         ;
;      - de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2] ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                              ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_r                               ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
; PCIE_REFCLK_P                                                                                                                                                ;                   ;         ;
; SW[0]                                                                                                                                                        ;                   ;         ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr0~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_00|qmults:qmults_unit|partials~401                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr1~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|mac:mac_00|qmults:qmults_unit|partials~402                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~2                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_00[8]~0                                                             ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~2                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_12[31]~0                                                            ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~7                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr15~0                                                                 ; 1                 ; 6       ;
; SW[4]                                                                                                                                                        ;                   ;         ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr0~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr1~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~2                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~3                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_00[8]~1                                                             ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~2                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~3                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_12[31]~0                                                            ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~7                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr15~0                                                                 ; 1                 ; 6       ;
; SW[2]                                                                                                                                                        ;                   ;         ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr0~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr1~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~2                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_00[8]~0                                                             ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~4                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~5                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_12[31]~0                                                            ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~6                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~2                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr15~0                                                                 ; 1                 ; 6       ;
; SW[5]                                                                                                                                                        ;                   ;         ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr0~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr1~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~3                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_00[8]~1                                                             ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~4                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~5                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_12[31]~1                                                            ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~6                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~2                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr15~1                                                                 ; 1                 ; 6       ;
; SW[1]                                                                                                                                                        ;                   ;         ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~1                                                                 ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr0~1                                                                  ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~2                                                                 ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr1~1                                                                  ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~0                                                                  ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~2                                                                  ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_00[8]~0                                                             ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~0                                                                 ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~0                                                                  ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~1                                                                  ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~3                                                                 ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~1                                                                 ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_12[31]~0                                                            ; 0                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr15~1                                                                 ; 0                 ; 6       ;
; SW[6]                                                                                                                                                        ;                   ;         ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr0~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~2                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr1~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_00[8]~1                                                             ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~2                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_12[31]~1                                                            ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr15~1                                                                 ; 1                 ; 6       ;
; SW[3]                                                                                                                                                        ;                   ;         ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr60~1                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr0~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr1~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr2~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr4~2                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_00[8]~0                                                             ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~0                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr7~1                                                                  ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~0                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~4                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~5                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|kernel_12[31]~1                                                            ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder0~6                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|Decoder4~2                                                                 ; 1                 ; 6       ;
;      - de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|WideOr15~0                                                                 ; 1                 ; 6       ;
; PCIE_RX_P[0](n)                                                                                                                                              ;                   ;         ;
; PCIE_REFCLK_P(n)                                                                                                                                             ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                   ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                               ; PIN_AJ16              ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                               ; PIN_AJ16              ; 26      ; Clock                                 ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; PCIE_PERST_N                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_A4                ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; PCIE_REFCLK_P                                                                                                                                                                                                                                                                                                                                                                                          ; PIN_V15               ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|Equal19~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X69_Y82_N20    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_graycounter_4b7:rdptr_g1p|_~0                                                                                                                                                                                                                                  ; LCCOMB_X69_Y82_N26    ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram|decode_4c7:decode12|eq_node[1]                                                                                                                                                                                                          ; LCCOMB_X59_Y76_N8     ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram|decode_4c7:wren_decode_a|eq_node[0]                                                                                                                                                                                                     ; LCCOMB_X59_Y76_N14    ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_3dc:rdaclr|dffe15a[0]                                                                                                                                                                                                                                    ; FF_X69_Y82_N27        ; 3       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_3dc:rdaclr|dffe15a[0]                                                                                                                                                                                                                                    ; FF_X69_Y82_N27        ; 161     ; Async. clear                          ; yes    ; Global Clock         ; GCLK23           ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:h_counter|count[1]~15                                                                                                                                                                                                                                                                                           ; LCCOMB_X68_Y82_N28    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:v_counter|count[11]~14                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y80_N22    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|reset_counters                                                                                                                                                                                                                                                                                                                                     ; FF_X68_Y82_N19        ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|rst_vid_clk_reg2                                                                                                                                                                                                                                                                                                                                   ; FF_X75_Y82_N21        ; 99      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|WideOr1~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y51_N16    ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|always32~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y52_N30    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[0]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N6     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[10]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y53_N8     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[11]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y53_N2     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[12]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y53_N24    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[13]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y52_N18    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[14]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y52_N0     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[15]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y52_N8     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[16]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y52_N6     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[17]                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y52_N26    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[1]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y52_N12    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[2]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y52_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[3]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N20    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[4]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N4     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[5]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[6]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N16    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[7]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N28    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[8]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N30    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_avalon_mm_slave:slave|triggers_nxt[9]                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y53_N10    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_stream_output:outputter|dout_valid~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y76_N24    ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_common_stream_output:outputter|int_ready_OTERM2202                                                                                                                                                                                                                                                                                      ; FF_X51_Y59_N19        ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~1                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y53_N30    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~2                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y53_N16    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~3                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y53_N14    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~5                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y53_N22    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_core:prc_core|packet_samples_reg[0]~1                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y56_N0     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|update_read_emptiness_signals~0_OTERM2437                                                 ; FF_X48_Y59_N31        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_vipvfr131_common_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~0 ; LCCOMB_X57_Y47_N30    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][8]~16                                                   ; LCCOMB_X57_Y47_N8     ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[1][38]~62                                                  ; LCCOMB_X57_Y47_N14    ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register~108                                                        ; LCCOMB_X57_Y47_N16    ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|av_burstcount_int[2]~1                                                                                                                                                                                                ; LCCOMB_X56_Y39_N8     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|av_burstcount_int[5]~0                                                                                                                                                                                                ; LCCOMB_X57_Y42_N28    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_wrreq~0                                                                                                                                                                                                      ; LCCOMB_X49_Y53_N4     ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline2_en~1                                                                                                                                                                                                        ; LCCOMB_X57_Y43_N28    ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline2_overflow_en~0                                                                                                                                                                                               ; LCCOMB_X57_Y42_N22    ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid                                                                                                                                                                                                           ; FF_X58_Y43_N3         ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|write_count~8                                                                                                                                                                                                         ; LCCOMB_X57_Y42_N4     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_pulling_width_adapter:width_adaptor|buffers[0][20]~25                                                                                                                                                                                                            ; LCCOMB_X46_Y56_N30    ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|comb~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y59_N4     ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_vfr_controller:controller|WideOr12                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y53_N0     ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_vfr_controller:controller|do_control_packet                                                                                                                                                                                                                                                                                             ; FF_X40_Y56_N17        ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_vfr_controller:controller|state.IDLE                                                                                                                                                                                                                                                                                                    ; FF_X41_Y53_N13        ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_vfr_controller:controller|state.SENDING_ADDRESS                                                                                                                                                                                                                                                                                         ; FF_X40_Y53_N13        ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_vfr_controller:controller|state.SENDING_WORDS                                                                                                                                                                                                                                                                                           ; FF_X40_Y53_N11        ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|altsyncram:mem_rtl_0|altsyncram_edh1:auto_generated|decode_d0b:decode2|eq_node[0]                                                                                                                                                                                                                                                                  ; LCCOMB_X93_Y44_N22    ; 25      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|altsyncram:mem_rtl_0|altsyncram_edh1:auto_generated|decode_d0b:decode2|eq_node[1]                                                                                                                                                                                                                                                                  ; LCCOMB_X93_Y44_N4     ; 25      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|internal_out_ready                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X96_Y44_N18    ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|write                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X93_Y44_N18    ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                         ; FF_X57_Y90_N1         ; 2698    ; Async. clear                          ; yes    ; Global Clock         ; GCLK20           ; --                        ;
; de2i_150_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                             ; FF_X96_Y44_N13        ; 562     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                             ; FF_X96_Y44_N13        ; 3755    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|always5~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X89_Y38_N0     ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|register:r_22r|r[21]~23                                                                                                                                                                                                                                                                                                     ; LCCOMB_X79_Y22_N30    ; 290     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                      ; PLL_1                 ; 5993    ; Clock                                 ; yes    ; Global Clock         ; GCLK27           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                                                                      ; PLL_1                 ; 267     ; Clock                                 ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                                      ; PLL_1                 ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK26           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y25_N20    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|write                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y25_N8     ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y25_N2     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y25_N10    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y25_N12    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y25_N10    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y26_N0     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y26_N10    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y26_N22    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|always7~0                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y26_N8     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y28_N2     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                             ; LCCOMB_X44_Y28_N8     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                ; LCCOMB_X54_Y24_N0     ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~376                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~377                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~378                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N8      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~379                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~380                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N12     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~381                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~382                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~383                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y6_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                               ; LCCOMB_X53_Y22_N26    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y27_N10    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y26_N16    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y26_N2     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y27_N22    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y27_N20    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y27_N30    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                             ; LCCOMB_X55_Y26_N2     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y29_N10    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                                ; LCCOMB_X54_Y24_N22    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                        ; LCCOMB_X46_Y35_N2     ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                          ; LCCOMB_X55_Y24_N30    ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                            ; LCCOMB_X49_Y33_N10    ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                               ; LCCOMB_X55_Y33_N16    ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                ; LCCOMB_X54_Y30_N16    ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_agent|av_readdatavalid~1                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y24_N6     ; 27      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dma_read_master_data_read_master_agent|av_readdatavalid~4                                                                                                                                                                                                                                                ; LCCOMB_X44_Y24_N8     ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|always4~0                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N12    ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:dma_read_master_data_read_master_translator|always4~0                                                                                                                                                                                                                                               ; LCCOMB_X49_Y36_N2     ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:dma_write_master_data_write_master_translator|burstcount_register_lint[2]~11                                                                                                                                                                                                                        ; LCCOMB_X44_Y31_N30    ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~20                                                                                                                                                                                                          ; LCCOMB_X42_Y25_N10    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                        ; LCCOMB_X42_Y25_N30    ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                                           ; LCCOMB_X54_Y27_N24    ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:dma_read_master_data_read_master_limiter|pending_response_count[3]~0                                                                                                                                                                                                                                  ; LCCOMB_X47_Y24_N18    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:dma_read_master_data_read_master_limiter|save_dest_id~0                                                                                                                                                                                                                                               ; LCCOMB_X48_Y31_N4     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                   ; LCCOMB_X40_Y31_N0     ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|altera_merlin_burst_uncompressor:uncompressor|always1~0                                                                                                                                                                                                                   ; LCCOMB_X42_Y30_N12    ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                          ; LCCOMB_X47_Y29_N26    ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|always9~0                                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y28_N28    ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|count[2]~1                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y28_N22    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|p0_bwrap_field[0]~0                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y30_N16    ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|p0_reg_byte_cnt_field[2]~0                                                                                                                                                                                                                                                ; LCCOMB_X47_Y30_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_cmd_width_adapter|unaligned_read~0                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y32_N22    ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_rsp_width_adapter|data_reg[6]~32                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N8     ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_ip_txs_rsp_width_adapter|use_reg                                                                                                                                                                                                                                                                   ; FF_X38_Y25_N31        ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[4]~1                                                                                                                                                                                                                                  ; LCCOMB_X56_Y33_N26    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux:cmd_mux|share_count[0]~1                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y33_N8     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y33_N0     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]~0                                                                                                                                                                                                                          ; LCCOMB_X48_Y31_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|de2i_150_qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                              ; LCCOMB_X48_Y31_N24    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rdata_fifo|always0~2                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y47_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y50_N6     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                          ; FF_X38_Y50_N1         ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_agent_rsp_fifo|read~2                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y50_N14    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rdata_fifo|always0~2                                                                                                                                                                                                                                            ; LCCOMB_X44_Y44_N30    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                              ; LCCOMB_X44_Y44_N28    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                             ; FF_X44_Y44_N21        ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_read_avalon_dma_control_slave_agent_rsp_fifo|read~2                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y44_N6     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_write_avalon_dma_control_slave_agent_rdata_fifo|always0~2                                                                                                                                                                                                                                           ; LCCOMB_X45_Y46_N30    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:video_dma_write_avalon_dma_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                             ; LCCOMB_X45_Y46_N22    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~2                                                                                                                                                                                                                        ; LCCOMB_X28_Y45_N10    ; 87      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~2                                                                                                                                                                                                                        ; LCCOMB_X28_Y45_N2     ; 90      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                          ; LCCOMB_X45_Y46_N14    ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                          ; LCCOMB_X44_Y44_N4     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                          ; LCCOMB_X39_Y46_N2     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~2                                                                                                                                                                                                                            ; LCCOMB_X28_Y45_N24    ; 87      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                             ; LCCOMB_X32_Y50_N10    ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[6]                                                                                                                                                        ; FF_X34_Y51_N9         ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                              ; LCCOMB_X32_Y50_N24    ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                ; LCCOMB_X45_Y45_N2     ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                 ; LCCOMB_X46_Y45_N26    ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                               ; LCCOMB_X42_Y49_N26    ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                ; LCCOMB_X46_Y49_N18    ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_ip_bar1_0_translator|address_register[21]~99                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y47_N20    ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                         ; LCCOMB_X34_Y50_N4     ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_agent|m0_read                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y50_N30    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:video_dma_read_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                            ; LCCOMB_X44_Y44_N24    ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pcie_ip_bar1_0_limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y40_N24    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pcie_ip_bar1_0_limiter|save_dest_id~0                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y45_N30    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:alt_vip_vfr_0_avalon_slave_cmd_width_adapter|data_reg~33                                                                                                                                                                                                                                                ; LCCOMB_X28_Y51_N8     ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:alt_vip_vfr_0_avalon_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                    ; FF_X32_Y50_N3         ; 99      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:alt_vip_vfr_0_avalon_slave_rsp_width_adapter|always9~1                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y46_N18    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_read_avalon_dma_control_slave_cmd_width_adapter|data_reg~32                                                                                                                                                                                                                                   ; LCCOMB_X41_Y45_N20    ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_read_avalon_dma_control_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                                                       ; FF_X42_Y45_N9         ; 97      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_read_avalon_dma_control_slave_rsp_width_adapter|always9~1                                                                                                                                                                                                                                     ; LCCOMB_X44_Y44_N0     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_write_avalon_dma_control_slave_cmd_width_adapter|data_reg~32                                                                                                                                                                                                                                  ; LCCOMB_X42_Y49_N22    ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_write_avalon_dma_control_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                                                      ; FF_X42_Y49_N9         ; 97      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:video_dma_write_avalon_dma_control_slave_rsp_width_adapter|always9~1                                                                                                                                                                                                                                    ; LCCOMB_X45_Y46_N20    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:modular_sgdma_dispatcher_csr_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y44_N26    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:modular_sgdma_dispatcher_csr_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                        ; FF_X33_Y43_N17        ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:modular_sgdma_dispatcher_descriptor_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                        ; LCCOMB_X30_Y39_N18    ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                          ; LCCOMB_X20_Y39_N2     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pcie_ip_cra_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                         ; FF_X20_Y39_N29        ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                           ; LCCOMB_X28_Y42_N8     ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                            ; LCCOMB_X29_Y44_N20    ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                              ; LCCOMB_X25_Y42_N18    ; 122     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                               ; LCCOMB_X30_Y39_N10    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                            ; LCCOMB_X25_Y43_N20    ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                             ; LCCOMB_X19_Y39_N6     ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_ip_bar2_translator|burstcount_register_lint[6]~15                                                                                                                                                                                                                                              ; LCCOMB_X25_Y46_N30    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                                                                                         ; LCCOMB_X32_Y44_N4     ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                       ; LCCOMB_X33_Y44_N6     ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent|comb~0                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y44_N24    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent|m0_read                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y43_N2     ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_csr_agent|rp_valid                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y44_N0     ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_descriptor_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                   ; LCCOMB_X32_Y40_N8     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_descriptor_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~21                                                                                                                                                                            ; LCCOMB_X32_Y40_N14    ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:modular_sgdma_dispatcher_descriptor_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                          ; LCCOMB_X31_Y40_N20    ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pcie_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                                                                                                          ; LCCOMB_X18_Y38_N22    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pcie_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                                        ; LCCOMB_X19_Y39_N24    ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pcie_ip_cra_agent|comb~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y39_N18    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pcie_ip_cra_agent|rp_valid                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y39_N12    ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:pcie_ip_bar2_limiter|save_dest_id~0                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y44_N18    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_csr_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                                                                         ; LCCOMB_X28_Y42_N24    ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_csr_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                  ; FF_X28_Y42_N5         ; 97      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                     ; LCCOMB_X27_Y42_N20    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                                                            ; LCCOMB_X27_Y42_N22    ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|always9~0                                                                                                                                                                                                                                   ; LCCOMB_X32_Y38_N30    ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|count[3]~2                                                                                                                                                                                                                                  ; LCCOMB_X26_Y41_N26    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|p0_reg_byte_cnt_field[3]~0                                                                                                                                                                                                                  ; LCCOMB_X26_Y42_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|unaligned_read~1                                                                                                                                                                                                                            ; LCCOMB_X26_Y42_N12    ; 92      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_rsp_width_adapter|byteen_reg[3]~9                                                                                                                                                                                                                             ; LCCOMB_X31_Y36_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:modular_sgdma_dispatcher_descriptor_slave_rsp_width_adapter|use_reg                                                                                                                                                                                                                                     ; FF_X32_Y40_N11        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|byte_cnt_reg[2]~8                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y43_N6     ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:pcie_ip_cra_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                   ; FF_X25_Y43_N19        ; 106     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]                                                                                                                                                                                                                                                  ; FF_X1_Y20_N1          ; 48      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_cnt[3]~16                                                                                                                                                                                                                                       ; LCCOMB_X1_Y20_N4      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_r[2]                                                                                                                                                                                                                                            ; FF_X2_Y20_N25         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|ws_tmr_eq_0~6                                                                                                                                                                                                                                              ; LCCOMB_X3_Y20_N2      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                                                                                                                                                                                 ; FF_X4_Y29_N13         ; 6       ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|exits_r                                                                                                                                                                                                                                                                                  ; FF_X4_Y29_N15         ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                                                                                                                                                                                                                                                                               ; FF_X1_Y20_N27         ; 40      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|rsnt_cntn[2]~13                                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y29_N6      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|srst                                                                                                                                                                                                                                                                                     ; FF_X6_Y23_N5          ; 57      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                               ; FF_X4_Y29_N25         ; 69      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28]~33                                                                                                                                                                                                                                             ; LCCOMB_X3_Y24_N6      ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~0                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N12    ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~1                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N10    ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~10                                                                                                                                                                                                                                          ; LCCOMB_X16_Y29_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~11                                                                                                                                                                                                                                          ; LCCOMB_X16_Y29_N16    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~12                                                                                                                                                                                                                                          ; LCCOMB_X16_Y29_N8     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~13                                                                                                                                                                                                                                          ; LCCOMB_X16_Y29_N30    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~14                                                                                                                                                                                                                                          ; LCCOMB_X16_Y29_N2     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~15                                                                                                                                                                                                                                          ; LCCOMB_X16_Y29_N24    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~2                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N20    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~3                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N18    ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~4                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N28    ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~5                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N26    ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~6                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N4     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~7                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N6     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~8                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N14    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~9                                                                                                                                                                                                                                           ; LCCOMB_X16_Y29_N0     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr                                                                                                                                                         ; FF_X116_Y45_N17       ; 437     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[4]                                                                                                                                                 ; FF_X15_Y36_N11        ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|always0~1                                                                                                                                                          ; LCCOMB_X18_Y35_N4     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|avalon_state_reg.CRA_PIPE                                                                                                                                          ; FF_X18_Y35_N27        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|AvlRuptEnable_reg[16]~0                                                                                                                                      ; LCCOMB_X20_Y36_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[0]~1                                                                                                                                       ; LCCOMB_X22_Y36_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[16]~0                                                                                                                                      ; LCCOMB_X19_Y36_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[8]~2                                                                                                                                       ; LCCOMB_X22_Y36_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|ram_write~0                                                                                                                                                       ; LCCOMB_X16_Y36_N10    ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|ram_write~0                                                                                                                                                       ; LCCOMB_X15_Y36_N22    ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|PndgRdHeader_o[56]                                                                                                                                                                  ; LCCOMB_X26_Y38_N10    ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always23~1                                                                                                                                                                          ; LCCOMB_X25_Y40_N26    ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always24~1                                                                                                                                                                          ; LCCOMB_X26_Y39_N12    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always25~0                                                                                                                                                                          ; LCCOMB_X26_Y39_N10    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always26~0                                                                                                                                                                          ; LCCOMB_X26_Y39_N16    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always27~0                                                                                                                                                                          ; LCCOMB_X26_Y39_N18    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always28~0                                                                                                                                                                          ; LCCOMB_X26_Y39_N0     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always29~0                                                                                                                                                                          ; LCCOMB_X26_Y39_N8     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always30~1                                                                                                                                                                          ; LCCOMB_X26_Y39_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always31~0                                                                                                                                                                          ; LCCOMB_X26_Y39_N22    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|chk_hdr_rise                                                                                                                                                                        ; LCCOMB_X26_Y39_N30    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr[0]~16                                                                                                                                                                  ; LCCOMB_X25_Y40_N4     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[122]~0                                                                                                                                                                   ; LCCOMB_X22_Y40_N16    ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_modlen_reg[1]~9                                                                                                                                                                  ; LCCOMB_X26_Y38_N0     ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[11]                                                                                                                                                                        ; FF_X24_Y41_N21        ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[14]                                                                                                                                                                        ; FF_X25_Y41_N1         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[1]                                                                                                                                                                         ; FF_X25_Y41_N5         ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[2]                                                                                                                                                                         ; FF_X25_Y40_N23        ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[6]                                                                                                                                                                         ; FF_X25_Y40_N29        ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[7]                                                                                                                                                                         ; FF_X25_Y45_N27        ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~0                                                                                                            ; LCCOMB_X21_Y43_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~7                                                                                                            ; LCCOMB_X26_Y43_N30    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_rreq~8                                                                                                   ; LCCOMB_X24_Y43_N16    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_wreq                                                                                                     ; LCCOMB_X21_Y43_N20    ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[3]~20                                                                                                                                                             ; LCCOMB_X27_Y26_N24    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|cpl_done                                                                                                                                                                                ; LCCOMB_X30_Y37_N8     ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[2]~14                                                                                                                                                                      ; LCCOMB_X30_Y37_N24    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~3                                                                                                                                                    ; LCCOMB_X25_Y35_N30    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~6                                                                                                                                                    ; LCCOMB_X24_Y35_N2     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_leh1:FIFOram|q_b[15]                                                                                                                        ; M9K_X23_Y34_N0        ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_rreq                                                                                                                                             ; LCCOMB_X24_Y35_N12    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_wreq                                                                                                                                             ; LCCOMB_X25_Y35_N24    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|adapter_fifo_write_cntr[0]~20                                                                                                                                                            ; LCCOMB_X20_Y26_N4     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always17~0                                                                                                                                                                               ; LCCOMB_X24_Y25_N12    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always17~3                                                                                                                                                                               ; LCCOMB_X24_Y25_N28    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always1~0                                                                                                                                                                                ; LCCOMB_X26_Y26_N30    ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always5~0                                                                                                                                                                                ; LCCOMB_X24_Y26_N26    ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_dat_cntr[7]~14                                                                                                                                                                       ; LCCOMB_X30_Y25_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_transmit                                                                                                                                                                            ; LCCOMB_X20_Y23_N10    ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[32]~27                                                                                                                                                           ; LCCOMB_X31_Y27_N10    ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[32]~28                                                                                                                                                           ; LCCOMB_X27_Y28_N18    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|outstanding_tag_cntr~0                                                                                                                                                                   ; LCCOMB_X22_Y25_N30    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~5                                                                                                                ; LCCOMB_X22_Y24_N26    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~6                                                                                                                ; LCCOMB_X21_Y23_N12    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|valid_rreq~0                                                                                                       ; LCCOMB_X20_Y23_N16    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|valid_wreq                                                                                                         ; LCCOMB_X20_Y23_N30    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_sop_out_reg~1                                                                                                                                                                         ; LCCOMB_X20_Y23_N24    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[5]~12                                                                                                                                                                        ; LCCOMB_X24_Y25_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always15~0                                                                                                                                                                               ; LCCOMB_X38_Y31_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always16~0                                                                                                                                                                               ; LCCOMB_X38_Y31_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|burst_counter[9]~12                                                                                                                                                                      ; LCCOMB_X35_Y32_N22    ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|payload_byte_cntr[3]~30                                                                                                                                                                  ; LCCOMB_X34_Y33_N2     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_fifo_rdreq~0                                                                                                                                                                   ; LCCOMB_X39_Y29_N10    ; 22      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_state[1]                                                                                                                                                                       ; FF_X39_Y29_N7         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[2]~34                                                                                                                                                                        ; LCCOMB_X30_Y30_N4     ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|reads_cntr~8                                                                                                                                                                             ; LCCOMB_X38_Y32_N28    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~5                                                                                                                ; LCCOMB_X35_Y29_N4     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~6                                                                                                                ; LCCOMB_X38_Y32_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|valid_wreq~2                                                                                                       ; LCCOMB_X46_Y32_N14    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[0]                                                                                                                                                                           ; FF_X35_Y31_N15        ; 95      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[1]                                                                                                                                                                           ; FF_X35_Y31_N1         ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[3]                                                                                                                                                                           ; FF_X29_Y31_N1         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|CmdFifoWrReq_o~0                                                                                                                                                                       ; LCCOMB_X24_Y31_N20    ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|Equal3~0                                                                                                                                                                               ; LCCOMB_X26_Y33_N28    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[11]~14                                                                                                                                                                   ; LCCOMB_X26_Y34_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[6]~24                                                                                                                                                                    ; LCCOMB_X26_Y34_N12    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|lower_addr_reg[5]~7                                                                                                                                                                    ; LCCOMB_X24_Y32_N6     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[9]~18                                                                                                                                                            ; LCCOMB_X28_Y33_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[2]                                                                                                                                                                        ; FF_X24_Y33_N27        ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                                                                                                                        ; FF_X28_Y33_N23        ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[8]                                                                                                                                                                        ; FF_X22_Y33_N25        ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~7                                                                                                                                                   ; LCCOMB_X22_Y26_N10    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~8                                                                                                                                                   ; LCCOMB_X20_Y26_N26    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_rreq                                                                                                                                            ; LCCOMB_X20_Y26_N2     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_wreq                                                                                                                                            ; LCCOMB_X20_Y26_N0     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~5                                                                                                                                                       ; LCCOMB_X22_Y29_N2     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~6                                                                                                                                                       ; LCCOMB_X27_Y31_N8     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_rreq~1                                                                                                                                              ; LCCOMB_X22_Y29_N20    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_wreq                                                                                                                                                ; LCCOMB_X26_Y31_N16    ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~7                                                                                                                                                       ; LCCOMB_X37_Y27_N16    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~8                                                                                                                                                       ; LCCOMB_X35_Y28_N22    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_rreq~2                                                                                                                                              ; LCCOMB_X28_Y26_N28    ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_wreq                                                                                                                                                ; LCCOMB_X35_Y28_N26    ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_addr_strobe                                                                                                                                                                                                                                 ; FF_X9_Y28_N25         ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                                                                                                                                                                            ; FF_X1_Y45_N21         ; 1429    ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                                                                                                                                                                            ; FF_X1_Y45_N21         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rxm_read_data_valid                                                                                                                                                                                                                                ; LCCOMB_X37_Y40_N30    ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                                                                                                                                                                                 ; PCIEHIP_X0_Y16_N5     ; 4935    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|Selector108~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y2_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y3_N26     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|de2i_150_qsys_sdram_input_efifo_module:the_de2i_150_qsys_sdram_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y23_N14    ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|de2i_150_qsys_sdram_input_efifo_module:the_de2i_150_qsys_sdram_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y23_N8     ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                           ; FF_X44_Y3_N3          ; 106     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                           ; FF_X45_Y5_N25         ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X15_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X15_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X26_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X26_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X37_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X34_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X34_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X46_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X30_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X32_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X32_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X32_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X5_Y0_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X34_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X34_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X41_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X41_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X26_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X44_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X28_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X41_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X39_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X24_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X24_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X24_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X3_Y0_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X3_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X37_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X28_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~33                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y42_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~35                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y41_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~47                                                                                                                                                                                                                                                             ; LCCOMB_X47_Y42_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~51                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y43_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address~34                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y45_N26    ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|fifo_write                                                                                                                                                                                                                                                                            ; LCCOMB_X61_Y30_N22    ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|cntr_6e7:usedw_counter|_~0                                                                                                                                                                                        ; LCCOMB_X61_Y30_N0     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|cntr_pdb:rd_ptr_msb|_~0                                                                                                                                                                                           ; LCCOMB_X61_Y34_N2     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|cntr_qdb:wr_ptr|_~0                                                                                                                                                                                               ; LCCOMB_X64_Y27_N30    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|empty_dff                                                                                                                                                                                                         ; FF_X64_Y27_N5         ; 972     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|full_dff~0                                                                                                                                                                                                        ; LCCOMB_X61_Y34_N4     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|comb~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y30_N4     ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|pixel_address~40                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y40_N22    ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~33                                                                                                                                                                                                                                                           ; LCCOMB_X50_Y44_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~35                                                                                                                                                                                                                                                           ; LCCOMB_X51_Y45_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~47                                                                                                                                                                                                                                                           ; LCCOMB_X49_Y47_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address~52                                                                                                                                                                                                                                                           ; LCCOMB_X50_Y43_N28    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[11]~2                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y44_N30    ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_write:video_dma_write|pixel_address~40                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y44_N8     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|csr_block:the_csr_block|control[11]~40                                                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y42_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|csr_block:the_csr_block|control[1]                                                                                                                                                                                                                                                                                                                ; FF_X28_Y42_N21        ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|csr_block:the_csr_block|control[22]~49                                                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y42_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|csr_block:the_csr_block|control[24]~58                                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y43_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|csr_block:the_csr_block|control[7]~32                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y42_N14    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|csr_block:the_csr_block|sw_reset                                                                                                                                                                                                                                                                                                                  ; FF_X28_Y42_N23        ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|internal_used[2]~5                                                                                                                                                                                                                                          ; LCCOMB_X40_Y38_N0     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|read_address[1]~0                                                                                                                                                                                                                                           ; LCCOMB_X40_Y38_N20    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[1]~0                                                                                                                                                                                                                                          ; LCCOMB_X40_Y38_N26    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|internal_used[1]~5                                                                                                                                                                                                                                         ; LCCOMB_X39_Y38_N2     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|read_address[2]~0                                                                                                                                                                                                                                          ; LCCOMB_X39_Y38_N0     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|issue_write_descriptor                                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y34_N24    ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|write_en~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y39_N20    ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|MM_to_ST_Adapter:the_MM_to_ST_adapter|Mux23~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y23_N26    ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|MM_to_ST_Adapter:the_MM_to_ST_adapter|byte_address[1]                                                                                                                                                                                                                                                                                                     ; FF_X47_Y23_N29        ; 62      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|MM_to_ST_Adapter:the_MM_to_ST_adapter|fifo_write~6                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y38_N20    ; 37      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|MM_to_ST_Adapter:the_MM_to_ST_adapter|readdatavalid_d1                                                                                                                                                                                                                                                                                                    ; FF_X44_Y24_N7         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|flush                                                                                                                                                                                                                                                                                                                                                     ; FF_X49_Y36_N13        ; 63      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|go~0                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y38_N4     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|length_counter[17]~46                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X48_Y34_N2     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|pending_reads_counter[2]~26                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y38_N12    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|cntr_7tb:rd_ptr_msb|_~0                                                                                                                                                                                                                                                      ; LCCOMB_X70_Y36_N30    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|cntr_8tb:wr_ptr|_~0                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y36_N28    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|cntr_kt7:usedw_counter|_~0                                                                                                                                                                                                                                                   ; LCCOMB_X51_Y34_N26    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y36_N0     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y36_N18    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|write_master:dma_write_master|fifo_write                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y36_N26    ; 39      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|write_master:dma_write_master|reset_taken                                                                                                                                                                                                                                                                                                                                             ; FF_X46_Y35_N7         ; 52      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo|cntr_8tb:wr_ptr|_~0                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y36_N4     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                                                         ; LCCOMB_X51_Y32_N0     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; de2i_150_qsys:u0|write_master:dma_write_master|write_burst_control:the_write_burst_control|burst_begin                                                                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y33_N30    ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                           ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                       ; PIN_AJ16          ; 26      ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_3dc:rdaclr|dffe15a[0]                                                                            ; FF_X69_Y82_N27    ; 161     ; 0                                    ; Global Clock         ; GCLK23           ; --                        ;
; de2i_150_qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                 ; FF_X57_Y90_N1     ; 2698    ; 0                                    ; Global Clock         ; GCLK20           ; --                        ;
; de2i_150_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                     ; FF_X96_Y44_N13    ; 3755    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[0]                                                                                                                              ; PLL_1             ; 5993    ; 306                                  ; Global Clock         ; GCLK27           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[2]                                                                                                                              ; PLL_1             ; 267     ; 18                                   ; Global Clock         ; GCLK28           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[3]                                                                                                                              ; PLL_1             ; 2       ; 0                                    ; Global Clock         ; GCLK26           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                         ; FF_X4_Y29_N13     ; 6       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr ; FF_X116_Y45_N17   ; 437     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                    ; FF_X1_Y45_N21     ; 1429    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                         ; PCIEHIP_X0_Y16_N5 ; 4935    ; 420                                  ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|empty_dff ; 972     ;
; de2i_150_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                     ; 561     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 25           ; 16384        ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 409600 ; 16384                       ; 25                          ; 16384                       ; 25                          ; 409600              ; 50   ; None ; M9K_X81_Y82_N0, M9K_X81_Y78_N0, M9K_X65_Y78_N0, M9K_X65_Y75_N0, M9K_X36_Y80_N0, M9K_X36_Y77_N0, M9K_X36_Y79_N0, M9K_X36_Y78_N0, M9K_X65_Y79_N0, M9K_X81_Y79_N0, M9K_X65_Y73_N0, M9K_X65_Y74_N0, M9K_X36_Y72_N0, M9K_X36_Y74_N0, M9K_X81_Y74_N0, M9K_X81_Y75_N0, M9K_X52_Y76_N0, M9K_X52_Y77_N0, M9K_X65_Y76_N0, M9K_X65_Y77_N0, M9K_X52_Y70_N0, M9K_X36_Y68_N0, M9K_X52_Y69_N0, M9K_X52_Y68_N0, M9K_X52_Y72_N0, M9K_X52_Y71_N0, M9K_X52_Y82_N0, M9K_X52_Y81_N0, M9K_X81_Y72_N0, M9K_X81_Y73_N0, M9K_X65_Y69_N0, M9K_X65_Y70_N0, M9K_X36_Y70_N0, M9K_X36_Y71_N0, M9K_X36_Y75_N0, M9K_X36_Y76_N0, M9K_X65_Y82_N0, M9K_X65_Y81_N0, M9K_X52_Y80_N0, M9K_X65_Y80_N0, M9K_X65_Y72_N0, M9K_X65_Y71_N0, M9K_X52_Y79_N0, M9K_X52_Y78_N0, M9K_X81_Y77_N0, M9K_X81_Y76_N0, M9K_X52_Y74_N0, M9K_X52_Y75_N0, M9K_X81_Y69_N0, M9K_X65_Y68_N0                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_22m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 24                          ; 1024                        ; 24                          ; 24576               ; 3    ; None ; M9K_X52_Y52_N0, M9K_X52_Y54_N0, M9K_X52_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:cmd_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_sll1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 52           ; 2            ; 52           ; yes                    ; no                      ; yes                    ; yes                     ; 104    ; 2                           ; 45                          ; 2                           ; 45                          ; 90                  ; 2    ; None ; M9K_X52_Y49_N0, M9K_X52_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|altera_avalon_sc_fifo:buffer_write|altsyncram:mem_rtl_0|altsyncram_edh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 25           ; 16384        ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 409600 ; 16384                       ; 25                          ; 16384                       ; 25                          ; 409600              ; 50   ; None ; M9K_X110_Y42_N0, M9K_X94_Y40_N0, M9K_X94_Y46_N0, M9K_X110_Y50_N0, M9K_X110_Y36_N0, M9K_X110_Y48_N0, M9K_X81_Y48_N0, M9K_X81_Y42_N0, M9K_X110_Y41_N0, M9K_X94_Y37_N0, M9K_X94_Y41_N0, M9K_X94_Y49_N0, M9K_X110_Y46_N0, M9K_X110_Y45_N0, M9K_X81_Y43_N0, M9K_X94_Y43_N0, M9K_X94_Y35_N0, M9K_X94_Y32_N0, M9K_X94_Y38_N0, M9K_X94_Y52_N0, M9K_X94_Y48_N0, M9K_X110_Y49_N0, M9K_X81_Y49_N0, M9K_X94_Y44_N0, M9K_X110_Y40_N0, M9K_X110_Y38_N0, M9K_X94_Y50_N0, M9K_X94_Y51_N0, M9K_X81_Y41_N0, M9K_X81_Y44_N0, M9K_X94_Y36_N0, M9K_X110_Y43_N0, M9K_X81_Y40_N0, M9K_X94_Y34_N0, M9K_X81_Y50_N0, M9K_X81_Y52_N0, M9K_X110_Y47_N0, M9K_X94_Y42_N0, M9K_X81_Y47_N0, M9K_X94_Y47_N0, M9K_X94_Y33_N0, M9K_X110_Y44_N0, M9K_X81_Y45_N0, M9K_X81_Y51_N0, M9K_X81_Y46_N0, M9K_X94_Y45_N0, M9K_X110_Y37_N0, M9K_X110_Y39_N0, M9K_X94_Y39_N0, M9K_X81_Y39_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|avalon_filter_3x3:avalon_stream_filter_3x3|conv:conv_unit|shift:row_2|altshift_taps:hr_rtl_0|shift_taps_uum:auto_generated|altsyncram_cr81:altsyncram2|ALTSYNCRAM                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 633          ; 61           ; 633          ; 61           ; yes                    ; no                      ; yes                    ; yes                     ; 38613  ; 633                         ; 61                          ; 633                         ; 61                          ; 38613               ; 7    ; None ; M9K_X81_Y22_N0, M9K_X81_Y21_N0, M9K_X81_Y20_N0, M9K_X81_Y23_N0, M9K_X65_Y22_N0, M9K_X65_Y20_N0, M9K_X65_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2    ; None ; M9K_X36_Y22_N0, M9K_X36_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X23_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X23_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_heh1:FIFOram|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 82           ; 16           ; 82           ; yes                    ; no                      ; yes                    ; yes                     ; 1312   ; 16                          ; 80                          ; 16                          ; 80                          ; 1280                ; 3    ; None ; M9K_X23_Y41_N0, M9K_X23_Y43_N0, M9K_X23_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 66           ; 512          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 33792  ; 512                         ; 65                          ; 512                         ; 65                          ; 33280               ; 4    ; None ; M9K_X23_Y37_N0, M9K_X23_Y38_N0, M9K_X36_Y39_N0, M9K_X23_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_leh1:FIFOram|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 57           ; 16           ; 57           ; yes                    ; no                      ; yes                    ; yes                     ; 912    ; 16                          ; 55                          ; 16                          ; 55                          ; 880                 ; 2    ; None ; M9K_X23_Y34_N0, M9K_X23_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_meh1:FIFOram|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 66           ; 16           ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 1056   ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X23_Y23_N0, M9K_X23_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_vdh1:FIFOram|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 160    ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1    ; None ; M9K_X36_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 2    ; None ; M9K_X36_Y31_N0, M9K_X36_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_bfh1:FIFOram|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 99           ; 64           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 6336   ; 64                          ; 65                          ; 64                          ; 65                          ; 4160                ; 2    ; None ; M9K_X23_Y27_N0, M9K_X23_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 99           ; 16           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 1584   ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X23_Y31_N0, M9K_X23_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_reh1:FIFOram|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2    ; None ; M9K_X36_Y27_N0, M9K_X36_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|de2i_150_qsys_video_dma_read:video_dma_read|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_i8a1:auto_generated|a_dpfifo_7041:dpfifo|altsyncram_71c1:FIFOram|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 26           ; 128          ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 3328   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M9K_X65_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ALTSYNCRAM                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 128          ; 8            ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 8                           ; 65                          ; 8                           ; 65                          ; 520                 ; 3    ; None ; M9K_X36_Y37_N0, M9K_X36_Y40_N0, M9K_X36_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 128          ; 8            ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 8                           ; 66                          ; 8                           ; 66                          ; 528                 ; 3    ; None ; M9K_X36_Y35_N0, M9K_X36_Y34_N0, M9K_X36_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|read_master:dma_read_master|scfifo:the_master_to_st_fifo|scfifo_0b11:auto_generated|a_dpfifo_j211:dpfifo|altsyncram_1oh1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 52           ; 4096         ; 52           ; yes                    ; no                      ; yes                    ; yes                     ; 212992 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X65_Y40_N0, M9K_X65_Y39_N0, M9K_X81_Y37_N0, M9K_X81_Y36_N0, M9K_X65_Y36_N0, M9K_X65_Y34_N0, M9K_X65_Y33_N0, M9K_X65_Y38_N0, M9K_X81_Y34_N0, M9K_X81_Y32_N0, M9K_X65_Y41_N0, M9K_X81_Y38_N0, M9K_X65_Y35_N0, M9K_X81_Y35_N0, M9K_X65_Y37_N0, M9K_X81_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; de2i_150_qsys:u0|write_master:dma_write_master|scfifo:the_st_to_master_fifo|scfifo_1b11:auto_generated|a_dpfifo_k211:dpfifo|altsyncram_3oh1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 44           ; 4096         ; 44           ; yes                    ; no                      ; yes                    ; yes                     ; 180224 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X65_Y32_N0, M9K_X65_Y31_N0, M9K_X52_Y33_N0, M9K_X52_Y32_N0, M9K_X52_Y36_N0, M9K_X52_Y27_N0, M9K_X52_Y26_N0, M9K_X65_Y30_N0, M9K_X52_Y34_N0, M9K_X52_Y28_N0, M9K_X65_Y29_N0, M9K_X52_Y30_N0, M9K_X52_Y35_N0, M9K_X52_Y31_N0, M9K_X52_Y37_N0, M9K_X52_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------+
; Routing Usage Summary                                        ;
+-----------------------------------+--------------------------+
; Routing Resource Type             ; Usage                    ;
+-----------------------------------+--------------------------+
; Block interconnects               ; 29,144 / 445,464 ( 7 % ) ;
; C16 interconnects                 ; 516 / 12,402 ( 4 % )     ;
; C4 interconnects                  ; 14,159 / 263,952 ( 5 % ) ;
; Direct links                      ; 4,804 / 445,464 ( 1 % )  ;
; GXB block output buffers          ; 140 / 3,600 ( 4 % )      ;
; Global clocks                     ; 11 / 30 ( 37 % )         ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )            ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )           ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )            ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )            ;
; Local interconnects               ; 7,477 / 149,760 ( 5 % )  ;
; R24 interconnects                 ; 755 / 12,690 ( 6 % )     ;
; R4 interconnects                  ; 18,674 / 370,260 ( 5 % ) ;
+-----------------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.15) ; Number of LABs  (Total = 1316) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 46                             ;
; 2                                           ; 40                             ;
; 3                                           ; 24                             ;
; 4                                           ; 30                             ;
; 5                                           ; 17                             ;
; 6                                           ; 19                             ;
; 7                                           ; 14                             ;
; 8                                           ; 24                             ;
; 9                                           ; 24                             ;
; 10                                          ; 34                             ;
; 11                                          ; 45                             ;
; 12                                          ; 43                             ;
; 13                                          ; 46                             ;
; 14                                          ; 68                             ;
; 15                                          ; 93                             ;
; 16                                          ; 749                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.47) ; Number of LABs  (Total = 1316) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 876                            ;
; 1 Clock                            ; 1155                           ;
; 1 Clock enable                     ; 597                            ;
; 1 Sync. clear                      ; 108                            ;
; 1 Sync. load                       ; 36                             ;
; 2 Async. clears                    ; 112                            ;
; 2 Clock enables                    ; 280                            ;
; 2 Clocks                           ; 84                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.91) ; Number of LABs  (Total = 1316) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 8                              ;
; 2                                            ; 46                             ;
; 3                                            ; 9                              ;
; 4                                            ; 40                             ;
; 5                                            ; 11                             ;
; 6                                            ; 20                             ;
; 7                                            ; 11                             ;
; 8                                            ; 26                             ;
; 9                                            ; 3                              ;
; 10                                           ; 12                             ;
; 11                                           ; 11                             ;
; 12                                           ; 16                             ;
; 13                                           ; 10                             ;
; 14                                           ; 16                             ;
; 15                                           ; 29                             ;
; 16                                           ; 57                             ;
; 17                                           ; 43                             ;
; 18                                           ; 62                             ;
; 19                                           ; 54                             ;
; 20                                           ; 58                             ;
; 21                                           ; 67                             ;
; 22                                           ; 81                             ;
; 23                                           ; 74                             ;
; 24                                           ; 67                             ;
; 25                                           ; 45                             ;
; 26                                           ; 62                             ;
; 27                                           ; 46                             ;
; 28                                           ; 50                             ;
; 29                                           ; 40                             ;
; 30                                           ; 69                             ;
; 31                                           ; 32                             ;
; 32                                           ; 140                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.60) ; Number of LABs  (Total = 1316) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 73                             ;
; 2                                               ; 53                             ;
; 3                                               ; 46                             ;
; 4                                               ; 56                             ;
; 5                                               ; 51                             ;
; 6                                               ; 77                             ;
; 7                                               ; 73                             ;
; 8                                               ; 130                            ;
; 9                                               ; 100                            ;
; 10                                              ; 109                            ;
; 11                                              ; 96                             ;
; 12                                              ; 96                             ;
; 13                                              ; 55                             ;
; 14                                              ; 67                             ;
; 15                                              ; 55                             ;
; 16                                              ; 96                             ;
; 17                                              ; 27                             ;
; 18                                              ; 15                             ;
; 19                                              ; 6                              ;
; 20                                              ; 4                              ;
; 21                                              ; 5                              ;
; 22                                              ; 3                              ;
; 23                                              ; 4                              ;
; 24                                              ; 7                              ;
; 25                                              ; 4                              ;
; 26                                              ; 1                              ;
; 27                                              ; 2                              ;
; 28                                              ; 3                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.26) ; Number of LABs  (Total = 1316) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 9                              ;
; 3                                            ; 35                             ;
; 4                                            ; 29                             ;
; 5                                            ; 22                             ;
; 6                                            ; 36                             ;
; 7                                            ; 32                             ;
; 8                                            ; 31                             ;
; 9                                            ; 33                             ;
; 10                                           ; 26                             ;
; 11                                           ; 42                             ;
; 12                                           ; 46                             ;
; 13                                           ; 58                             ;
; 14                                           ; 46                             ;
; 15                                           ; 46                             ;
; 16                                           ; 59                             ;
; 17                                           ; 84                             ;
; 18                                           ; 57                             ;
; 19                                           ; 60                             ;
; 20                                           ; 63                             ;
; 21                                           ; 44                             ;
; 22                                           ; 65                             ;
; 23                                           ; 44                             ;
; 24                                           ; 47                             ;
; 25                                           ; 23                             ;
; 26                                           ; 29                             ;
; 27                                           ; 24                             ;
; 28                                           ; 36                             ;
; 29                                           ; 32                             ;
; 30                                           ; 26                             ;
; 31                                           ; 27                             ;
; 32                                           ; 26                             ;
; 33                                           ; 19                             ;
; 34                                           ; 10                             ;
; 35                                           ; 15                             ;
; 36                                           ; 14                             ;
; 37                                           ; 8                              ;
; 38                                           ; 8                              ;
; 39                                           ; 1                              ;
; 40                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 464          ; 55           ; 464          ; 0            ; 0            ; 467       ; 464          ; 0            ; 467       ; 467       ; 0            ; 179          ; 0            ; 0            ; 256          ; 0            ; 179          ; 256          ; 0            ; 0            ; 163          ; 179          ; 0            ; 0            ; 0            ; 0            ; 0            ; 467       ; 406          ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 412          ; 3            ; 467          ; 467          ; 0         ; 3            ; 467          ; 0         ; 0         ; 467          ; 288          ; 467          ; 467          ; 211          ; 467          ; 288          ; 211          ; 467          ; 467          ; 304          ; 288          ; 467          ; 467          ; 467          ; 467          ; 467          ; 0         ; 61           ; 467          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EEP_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_GTX_CLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_INT_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_LINK100       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_MDC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_COL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_CRS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_TX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_TX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_TX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_TX_EN         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_TX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_CE_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_OE_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_RY              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_WP_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_RESET_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_ADDR[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_SENSOR_INT1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN0        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_N1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_N2      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_P1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_P2      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT0       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_I2C_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IRDA_RXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_ON             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_RS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_RW             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_TX_P[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_WAKE_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_WP_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKIN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKOUT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_ADSC_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_ADSP_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_ADV_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_BE[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_BE[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_BE[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_BE[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_CLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_GW_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_OE_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM_WE_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM0_CE_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SSRAM1_CE_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; TD_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; UART_RXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_BLANK_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_SYNC_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EEP_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET_MDIO          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FAN_CTRL           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FS_DQ[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[25]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[26]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[27]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[28]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[29]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[30]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[31]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[32]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[33]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[34]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[35]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_SENSOR_SDAT      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_N1     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_N2     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P1     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P2     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_I2C_SDAT      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[10]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[11]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[12]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[13]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[14]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[15]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_N[16]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[10]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[11]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[12]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[13]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[14]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[15]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[16]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[10]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[11]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[12]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[13]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[14]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[15]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_N[16]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[10]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[11]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[12]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[13]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[14]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[15]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[16]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_SDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_CMD             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[16]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[17]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[18]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[19]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[20]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[21]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[22]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[23]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[24]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[25]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[26]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[27]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[28]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[29]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[30]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[31]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_RX_P[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_PERST_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_REFCLK_P      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_TX_P[0](n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_RX_P[0](n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_REFCLK_P(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 20 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; On                         ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                 ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                             ; Destination Clock(s)                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0    ; u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 97.8              ;
; u0|altpll_qsys|sd1|pll7|clk[2]                                              ; I/O                                                                         ; 38.4              ;
; u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 29.3              ;
; u0|altpll_qsys|sd1|pll7|clk[0]                                              ; u0|altpll_qsys|sd1|pll7|clk[0]                                              ; 6.6               ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                                                                                                                                                                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[2]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]                                                                                                                                                                                                                                          ; 3.216             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[9]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[9]                                                                                                                                                                                                                                          ; 3.201             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[5]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[5]                                                                                                                                                                                                                                          ; 3.201             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[14]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[14]                                                                                                                                                                                                                                         ; 3.200             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[10]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[10]                                                                                                                                                                                                                                         ; 3.200             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[16]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[16]                                                                                                                                                                                                                                         ; 3.195             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[0]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[0]                                                                                                                                                                                                                                          ; 3.195             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[12]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[12]                                                                                                                                                                                                                                         ; 3.194             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[6]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[6]                                                                                                                                                                                                                                          ; 3.194             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[4]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]                                                                                                                                                                                                                                          ; 3.194             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[11]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[11]                                                                                                                                                                                                                                         ; 3.191             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[3]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[3]                                                                                                                                                                                                                                          ; 3.191             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[8]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[8]                                                                                                                                                                                                                                          ; 3.187             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[17]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[17]                                                                                                                                                                                                                                         ; 3.184             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[1]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]                                                                                                                                                                                                                                          ; 3.184             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[15]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[15]                                                                                                                                                                                                                                         ; 3.175             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[19]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[19]                                                                                                                                                                                                                                         ; 3.171             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[7]                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]                                                                                                                                                                                                                                          ; 3.168             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[18]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[18]                                                                                                                                                                                                                                         ; 2.974             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[22]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[22]                                                                                                                                                                                                                                         ; 2.905             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[29]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[29]                                                                                                                                                                                                                                         ; 2.869             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[20]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[20]                                                                                                                                                                                                                                         ; 2.868             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[21]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[21]                                                                                                                                                                                                                                         ; 2.865             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[27]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[27]                                                                                                                                                                                                                                         ; 2.856             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[23]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[23]                                                                                                                                                                                                                                         ; 2.853             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[25]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[25]                                                                                                                                                                                                                                         ; 2.818             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[24]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[24]                                                                                                                                                                                                                                         ; 2.818             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[28]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28]                                                                                                                                                                                                                                         ; 2.677             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[31]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[31]                                                                                                                                                                                                                                         ; 2.674             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[26]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[26]                                                                                                                                                                                                                                         ; 2.651             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_wr_hip                                                                                                                                                                                                                   ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|ctl_wr_r                                                                                                                                                                                                                                                 ; 2.650             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[30]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[30]                                                                                                                                                                                                                                         ; 2.644             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[13]                                                                                                                                                                                                                  ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[13]                                                                                                                                                                                                                                         ; 2.530             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[21]                                                                                                                                                                                                                                                              ; VGA_R[5]                                                                                                                                                                                                                                                                                                                                                                                        ; 2.206             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[17]                                                                                                                                                                                                                                                              ; VGA_R[1]                                                                                                                                                                                                                                                                                                                                                                                        ; 2.155             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[16]                                                                                                                                                                                                                                                              ; VGA_R[0]                                                                                                                                                                                                                                                                                                                                                                                        ; 2.067             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[19]                                                                                                                                                                                                                                                              ; VGA_R[3]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.911             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[23]                                                                                                                                                                                                                                                              ; VGA_R[7]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.888             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[8]                                                                                                                                                                                                                                                               ; VGA_G[0]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.871             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[11]                                                                                                                                                                                                                                                              ; VGA_G[3]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.816             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[12]                                                                                                                                                                                                                                                              ; VGA_G[4]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.757             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[5]                                                                                                                                                                                                                                                               ; VGA_B[5]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.716             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[15]                                                                                                                                                                                                                                                              ; VGA_G[7]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.681             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[10]                                                                                                                                                                                                                                                              ; VGA_G[2]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.681             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[7]                                                                                                                                                                                                                                                               ; VGA_B[7]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.681             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[18]                                                                                                                                                                                                                                                              ; VGA_R[2]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.674             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[13]                                                                                                                                                                                                                                                              ; VGA_G[5]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.501             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[1]                                                                                                                                                                                                                                                               ; VGA_B[1]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.478             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[9]                                                                                                                                                                                                                                                               ; VGA_G[1]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.394             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[20]                                                                                                                                                                                                                                                              ; VGA_R[4]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.371             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[22]                                                                                                                                                                                                                                                              ; VGA_R[6]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.363             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[14]                                                                                                                                                                                                                                                              ; VGA_G[6]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.319             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[3]                                                                                                                                                                                                                                                               ; VGA_B[3]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.316             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|srst                                                                                                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[13]                                                                                                                                                                                                                                         ; 1.265             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[2]                                                                                                                                                                                                                                                               ; VGA_B[2]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.260             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[6]                                                                                                                                                                                                                                                               ; VGA_B[6]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.194             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[4]                                                                                                                                                                                                                                                               ; VGA_B[4]                                                                                                                                                                                                                                                                                                                                                                                        ; 1.125             ;
; de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|vid_data[0]                                                                                                                                                                                                                                                               ; VGA_B[0]                                                                                                                                                                                                                                                                                                                                                                                        ; 0.991             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[5]                                                                                                                              ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a5~porta_datain_reg0                                                                                             ; 0.340             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[20]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a20~porta_datain_reg0                                                                                            ; 0.340             ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[1] ; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_22m1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.309             ;
; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[0] ; de2i_150_qsys:u0|alt_vipvfr131_vfr:alt_vip_vfr_0|alt_vipvfr131_prc:prc|alt_vipvfr131_prc_read_master:read_master|alt_vipvfr131_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr131_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr131_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_22m1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.309             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[6]                                                                                                                              ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a6~porta_datain_reg0                                                                                             ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[7]                                                                                                                              ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a7~porta_datain_reg0                                                                                             ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[8]                                                                                                                              ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a8~porta_datain_reg0                                                                                             ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[9]                                                                                                                              ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a9~porta_datain_reg0                                                                                             ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[10]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a10~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[11]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a11~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[12]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a12~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[21]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a21~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[55]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a55~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[23]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[56]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a56~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[24]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[23]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a23~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[17]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[50]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a50~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[18]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a18~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[53]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a53~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[22]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[30]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a30~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[64]                                                                                     ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_meh1:FIFOram|ram_block1a64~porta_datain_reg0                                                     ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[28]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a28~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|cplram_data_out_reg[52]                                                                                                                            ; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_ip_txs_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_84h1:auto_generated|ram_block1a52~porta_datain_reg0                                                                                                                                                                                       ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[27]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a27~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[31]                                                                                                                             ; de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ram_block1a31~porta_datain_reg0                                                                                            ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[63]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a63~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[26]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                                                                                                 ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[15]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a15~porta_datain_reg0                                                                                                                                                                 ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[14]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                                                                                 ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[13]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a13~porta_datain_reg0                                                                                                                                                                 ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[12]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a12~porta_datain_reg0                                                                                                                                                                 ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]                                                                         ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                                                                                                  ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[42]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a42~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[94]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a94~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[95]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a95~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[78]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a78~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[88]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a88~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[90]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a90~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
; de2i_150_qsys:u0|de2i_150_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[92]                                                                        ; de2i_150_qsys:u0|dispatcher:modular_sgdma_dispatcher|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_30d1:auto_generated|ram_block1a92~porta_datain_reg0                                                                                                                                                                ; 0.266             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CGX150DF31C7 for design "de2i_150_qsys_pcie"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 3 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "PCIE_TX_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_P[0](n)" File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 338
    Warning (176118): Pin "PCIE_RX_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_P[0](n)" File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 337
    Warning (176118): Pin "PCIE_REFCLK_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_REFCLK_P(n)" File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 336
Critical Warning (167080): GXB Central Management Unit (CMU) de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0" must be 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 448
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y16_N5            de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpcie_hip_pipen1b_qsys.v Line: 2456
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cal_blk0 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 361
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 File: C:/Users/TungLT/Desktop/PCIE_Display/db/altpll_nn81.tdf Line: 35
        Info (167097): PLL_6                        
        Info (167097): PLL_7                        
        Info (167097): PLL_8                        
        Info (167097): PLL_2                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y28_N6                de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 448
            Info (167097): Regular Channel 0
                Info (167097): PIN_AC2                      PCIE_RX_P[0] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 337
                Info (167097): PIN_AC2                      PCIE_RX_P[0]~input File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 337
                Info (167097): RXPMA_X0_Y16_N6              de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pma0 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 705
                Info (167097): RXPCS_X0_Y16_N8              de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pcs0 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 595
                Info (167097): TXPCS_X0_Y16_N9              de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 799
                Info (167097): TXPMA_X0_Y16_N7              de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pma0 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 858
                Info (167097): PIN_AB4                      PCIE_TX_P[0] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 338
                Info (167097): PIN_AB4                      PCIE_TX_P[0]~output File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 338
            Info (167097): Regular Channel 1
                Info (167097): PIN_AA2                      
                Info (167097): PIN_AA2                      
                Info (167097): RXPMA_X0_Y22_N6              
                Info (167097): RXPCS_X0_Y22_N8              
                Info (167097): TXPCS_X0_Y22_N9              
                Info (167097): TXPMA_X0_Y22_N7              
                Info (167097): PIN_Y4                       
                Info (167097): PIN_Y4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_W2                       
                Info (167097): PIN_W2                       
                Info (167097): RXPMA_X0_Y29_N6              
                Info (167097): RXPCS_X0_Y29_N8              
                Info (167097): TXPCS_X0_Y29_N9              
                Info (167097): TXPMA_X0_Y29_N7              
                Info (167097): PIN_V4                       
                Info (167097): PIN_V4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_U2                       
                Info (167097): PIN_U2                       
                Info (167097): RXPMA_X0_Y35_N6              
                Info (167097): RXPCS_X0_Y35_N8              
                Info (167097): TXPCS_X0_Y35_N9              
                Info (167097): TXPMA_X0_Y35_N7              
                Info (167097): PIN_T4                       
                Info (167097): PIN_T4                       
        Info (167097): Atoms placed to IOBANK_QL1
            Info (167097): CMU_X0_Y62_N6                
            Info (167097): Regular Channel 0
                Info (167097): PIN_R2                       
                Info (167097): PIN_R2                       
                Info (167097): RXPMA_X0_Y50_N6              
                Info (167097): RXPCS_X0_Y50_N8              
                Info (167097): TXPCS_X0_Y50_N9              
                Info (167097): TXPMA_X0_Y50_N7              
                Info (167097): PIN_P4                       
                Info (167097): PIN_P4                       
            Info (167097): Regular Channel 1
                Info (167097): PIN_N2                       
                Info (167097): PIN_N2                       
                Info (167097): RXPMA_X0_Y56_N6              
                Info (167097): RXPCS_X0_Y56_N8              
                Info (167097): TXPCS_X0_Y56_N9              
                Info (167097): TXPMA_X0_Y56_N7              
                Info (167097): PIN_M4                       
                Info (167097): PIN_M4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_L2                       
                Info (167097): PIN_L2                       
                Info (167097): RXPMA_X0_Y63_N6              
                Info (167097): RXPCS_X0_Y63_N8              
                Info (167097): TXPCS_X0_Y63_N9              
                Info (167097): TXPMA_X0_Y63_N7              
                Info (167097): PIN_K4                       
                Info (167097): PIN_K4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_J2                       
                Info (167097): PIN_J2                       
                Info (167097): RXPMA_X0_Y69_N6              
                Info (167097): RXPCS_X0_Y69_N8              
                Info (167097): TXPCS_X0_Y69_N9              
                Info (167097): TXPMA_X0_Y69_N7              
                Info (167097): PIN_H4                       
                Info (167097): PIN_H4                       
Critical Warning (167080): GXB Central Management Unit (CMU) de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0" must be 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 448
Warning (15536): Implemented PLL "de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|pll7" as MPLL PLL type, but with warnings File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 148
    Warning (15559): Can't achieve requested value -100.0 degrees for clock output de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[1] of parameter phase shift -- achieved value of -101.3 degrees File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 148
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[0] port File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 148
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of -101 degrees (-1875 ps) for de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[1] port File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 148
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[2] port File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 148
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[3] port File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 148
Info (15535): Implemented PLL "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type File: C:/Users/TungLT/Desktop/PCIE_Display/db/altpll_nn81.tdf Line: 28
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port File: C:/Users/TungLT/Desktop/PCIE_Display/db/altpll_nn81.tdf Line: 28
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port File: C:/Users/TungLT/Desktop/PCIE_Display/db/altpll_nn81.tdf Line: 28
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port File: C:/Users/TungLT/Desktop/PCIE_Display/db/altpll_nn81.tdf Line: 28
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_vipitc131_common_sync
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
    Info (332165): Entity dcfifo_vok1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe20|dffe21a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe17|dffe18a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de2i_150_qsys_pcie.out.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332104): Reading SDC File: 'de2i_150_qsys_pcie.sdc'
Warning (332174): Ignored filter at de2i_150_qsys_pcie.sdc(17): *central_clk_div0* could not be matched with a clock File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 17
Warning (332174): Ignored filter at de2i_150_qsys_pcie.sdc(17): *_hssi_pcie_hip* could not be matched with a clock File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 17
Warning (332049): Ignored set_clock_groups at de2i_150_qsys_pcie.sdc(17): Argument -group with value [get_clocks { *central_clk_div0* }] contains zero elements File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 17
    Info (332050): set_clock_groups -exclusive -group [get_clocks { *central_clk_div0* }] -group [get_clocks { *_hssi_pcie_hip* }] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 17
Warning (332049): Ignored set_clock_groups at de2i_150_qsys_pcie.sdc(17): Argument -group with value [get_clocks { *_hssi_pcie_hip* }] contains zero elements File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 17
Warning (332174): Ignored filter at de2i_150_qsys_pcie.sdc(18): refclk*clkout could not be matched with a clock File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 18
Warning (332174): Ignored filter at de2i_150_qsys_pcie.sdc(18): *div0*coreclkout could not be matched with a clock File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 18
Warning (332049): Ignored set_clock_groups at de2i_150_qsys_pcie.sdc(18): Argument -group with value [get_clocks { refclk*clkout }] contains zero elements File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 18
    Info (332050): set_clock_groups -exclusive -group [get_clocks { refclk*clkout }] -group [get_clocks { *div0*coreclkout}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 18
Warning (332049): Ignored set_clock_groups at de2i_150_qsys_pcie.sdc(18): Argument -group with value [get_clocks { *div0*coreclkout}] contains zero elements File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.sdc Line: 18
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0|localrefclk} -duty_cycle 50.00 -name {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0|hiptxclkout} {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0|hiptxclkout}
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0|hiptxclkout} -divide_by 2 -duty_cycle 50.00 -name {u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} {u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0}
    Info (332110): create_generated_clock -source {u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0} -duty_cycle 50.00 -name {u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout} {u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}
    Info (332110): create_generated_clock -source {u0|altpll_qsys|sd1|pll7|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {u0|altpll_qsys|sd1|pll7|clk[0]} {u0|altpll_qsys|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_qsys|sd1|pll7|inclk[0]} -multiply_by 3 -phase -101.25 -duty_cycle 50.00 -name {u0|altpll_qsys|sd1|pll7|clk[1]} {u0|altpll_qsys|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|altpll_qsys|sd1|pll7|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|altpll_qsys|sd1|pll7|clk[2]} {u0|altpll_qsys|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {u0|altpll_qsys|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_qsys|sd1|pll7|clk[3]} {u0|altpll_qsys|sd1|pll7|clk[3]}
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[1]} -duty_cycle 50.00 -name {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pma0|clockout} {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pma0|clockout}
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|icdrclk} -divide_by 5 -duty_cycle 50.00 -name {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pma0|clockout} {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pma0|clockout}
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|icdrclk} {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|icdrclk}
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[0]} {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[1]} {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 20.00 -name {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[2]} {u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[2]}
    Info (332110): set_max_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info (332110): set_max_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info (332110): set_min_delay -to [get_ports { de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'de2i_150_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'de2i_150_qsys/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc'
Warning (332174): Ignored filter at altera_pci_express.sdc(14): *refclk_export could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 14
Warning (332049): Ignored create_clock at altera_pci_express.sdc(14): Argument <targets> is not an object ID File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 14
    Info (332050): create_clock -period "100 MHz" -name {refclk_pci_express} {*refclk_export} File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 14
Warning (332174): Ignored filter at altera_pci_express.sdc(16): *tx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 16
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(16): Argument <to> is not an object ID File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 16
    Info (332050): set_false_path -to {*tx_digitalreset_reg0c[0]} File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 16
Warning (332174): Ignored filter at altera_pci_express.sdc(17): *rx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 17
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(17): Argument <to> is not an object ID File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 17
    Info (332050): set_false_path -to {*rx_digitalreset_reg0c[0]} File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 17
Warning (332174): Ignored filter at altera_pci_express.sdc(18): *central_clk_div0* could not be matched with a clock File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 18
Warning (332054): Assignment set_clock_groups is accepted but has some problems at altera_pci_express.sdc(18): Argument -group with value [get_clocks { *central_clk_div0* }] contains zero elements File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 18
    Info (332050): set_clock_groups -exclusive -group [get_clocks { *central_clk_div0* }] -group [get_clocks { *_hssi_pcie_hip* }] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pci_express.sdc Line: 18
Info (332104): Reading SDC File: 'de2i_150_qsys/synthesis/submodules/alt_vipvfr131_vfr.sdc'
Info (332104): Reading SDC File: 'de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc'
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(64): u0|alt_vip_itc_0|mode_banks|u_calculate_mode_dynamic|* could not be matched with a net File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 64
Warning (332049): Ignored set_multicycle_path at alt_vipitc131_cvo.sdc(64): Argument <through> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 64
    Info (332050): set_multicycle_path -setup -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 2 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 64
Warning (332049): Ignored set_multicycle_path at alt_vipitc131_cvo.sdc(65): Argument <through> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 65
    Info (332050): set_multicycle_path -hold -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 1 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 65
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(68): *alt_vipitc131_IS2Vid:*|is_mode_match[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 68
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(68): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 68
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_mode_match[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 68
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(69): *alt_vipitc131_IS2Vid:*|is_interlaced[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 69
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(69): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 69
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_interlaced[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 69
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(70): *alt_vipitc131_IS2Vid:*|is_serial_output[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 70
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(70): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 70
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_serial_output[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 70
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(71): *alt_vipitc131_IS2Vid:*|is_sample_count[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 71
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(71): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 71
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sample_count[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 71
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(72): *alt_vipitc131_IS2Vid:*|is_line_count_f0[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 72
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(72): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 72
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_line_count_f0[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 72
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(73): *alt_vipitc131_IS2Vid:*|is_line_count_f1[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 73
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(73): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 73
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_line_count_f1[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 73
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(74): *alt_vipitc131_IS2Vid:*|is_h_front_porch[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 74
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(74): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 74
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_front_porch[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 74
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(75): *alt_vipitc131_IS2Vid:*|is_h_sync_length[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 75
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(75): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 75
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_sync_length[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 75
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(76): *alt_vipitc131_IS2Vid:*|is_h_blank[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 76
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(76): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 76
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_blank[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 76
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(77): *alt_vipitc131_IS2Vid:*|is_v_front_porch[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 77
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(77): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 77
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_front_porch[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 77
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(78): *alt_vipitc131_IS2Vid:*|is_v_sync_length[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 78
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(78): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 78
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_sync_length[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 78
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(79): *alt_vipitc131_IS2Vid:*|is_v_blank[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 79
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(79): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 79
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_blank[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 79
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(80): *alt_vipitc131_IS2Vid:*|is_v1_front_porch[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 80
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(80): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 80
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_front_porch[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 80
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(81): *alt_vipitc131_IS2Vid:*|is_v1_sync_length[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 81
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(81): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 81
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_sync_length[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 81
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(82): *alt_vipitc131_IS2Vid:*|is_v1_blank[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 82
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(82): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 82
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_blank[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 82
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(83): *alt_vipitc131_IS2Vid:*|is_ap_line[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 83
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(83): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 83
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_ap_line[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 83
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(84): *alt_vipitc131_IS2Vid:*|is_v1_rising_edge[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 84
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(84): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 84
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_rising_edge[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 84
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(85): *alt_vipitc131_IS2Vid:*|is_f_rising_edge[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 85
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(85): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 85
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_f_rising_edge[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 85
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(86): *alt_vipitc131_IS2Vid:*|is_f_falling_edge[*][*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 86
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(86): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 86
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_f_falling_edge[*][*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 86
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(87): *alt_vipitc131_IS2Vid:*|is_standard[*][* could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 87
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(87): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 87
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_standard[*][*}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 87
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(88): *alt_vipitc131_IS2Vid:*|is_sof_sample[*][* could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 88
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(88): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 88
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_sample[*][*}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 88
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(89): *alt_vipitc131_IS2Vid:*|is_sof_subsample[*][* could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 89
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(89): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 89
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_subsample[*][*}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 89
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(90): *alt_vipitc131_IS2Vid:*|is_sof_line[*][* could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 90
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(90): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 90
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_line[*][*}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 90
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(91): *alt_vipitc131_IS2Vid:*|is_vcoclk_divider_value[*][* could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 91
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(91): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 91
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_vcoclk_divider_value[*][*}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 91
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(92): *alt_vipitc131_IS2Vid:*|is_anc_line[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 92
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(92): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 92
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_anc_line[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 92
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(93): *alt_vipitc131_IS2Vid:*|is_v1_anc_line[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 93
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(93): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 93
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_anc_line[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 93
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(94): *alt_vipitc131_IS2Vid:*|is_valid_mode[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 94
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(94): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 94
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_valid_mode[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 94
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(95): *alt_vipitc131_IS2Vid:*|dirty_mode[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 95
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(95): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 95
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|dirty_mode[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 95
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(98): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:clear_underflow_sticky_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 98
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(98): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 98
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:clear_underflow_sticky_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 98
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(99): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:enable_resync_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 99
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(99): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 99
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:enable_resync_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 99
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(101): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlocked_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 101
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(101): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 101
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlocked_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 101
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(102): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlock_enable_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 102
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(102): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 102
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlock_enable_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 102
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(103): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:underflow_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 103
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(103): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 103
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:underflow_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 103
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(104): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 104
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(104): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 104
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 104
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(105): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_write_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 105
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(105): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 105
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_write_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 105
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(106): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:mode_change_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 106
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(106): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 106
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:mode_change_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 106
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(107): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 107
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(107): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 107
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 107
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(108): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 108
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(108): Argument <to> is an empty collection File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 108
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*]}] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/alt_vipitc131_cvo.sdc Line: 108
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info (332098): From: u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_wr_hip
    Info (332098): From: u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|l2_exit
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 18 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000   clock_50_1
    Info (332111):   20.000   clock_50_2
    Info (332111):   20.000   clock_50_3
    Info (332111):   10.000 pcie_ref_clk
    Info (332111):    6.666 u0|altpll_qsys|sd1|pll7|clk[0]
    Info (332111):    6.666 u0|altpll_qsys|sd1|pll7|clk[1]
    Info (332111):   40.000 u0|altpll_qsys|sd1|pll7|clk[2]
    Info (332111):   10.000 u0|altpll_qsys|sd1|pll7|clk[3]
    Info (332111):    0.800 u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[0]
    Info (332111):    4.000 u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[1]
    Info (332111):    4.000 u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|clk[2]
    Info (332111):    0.800 u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated|pll1|icdrclk
    Info (332111):    4.000 u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|receive_pma0|clockout
    Info (332111):    4.000 u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pcs0|hiptxclkout
    Info (332111):    4.000 u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|transmit_pma0|clockout
    Info (332111):    8.000 u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout
    Info (332111):    8.000 u0|pcie_ip|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0
    Info (332111):   40.000      vga_clk
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN AJ16 (CLKIO14, DIFFCLK_6p)) File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 224
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G25
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[0] (placed in counter C3 of PLL_1) File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 185
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G27
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_1) File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 185
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[2] (placed in counter C1 of PLL_1) File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 185
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|wire_pll7_clk[3] (placed in counter C2 of PLL_1) File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 185
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G26
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out  File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpcie_hip_pipen1b_qsys.v Line: 2456
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node de2i_150_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_rnw File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 215
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[23] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[22] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[21] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[20] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[19] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[18] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[17] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[16] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_sdram:sdram|active_addr[15] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_sdram.v Line: 442
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node de2i_150_qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr  File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpciexpav_stif_app.v Line: 462
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[0] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpciexpav_stif_app.v Line: 800
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[1] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpciexpav_stif_app.v Line: 800
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[3] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpciexpav_stif_app.v Line: 800
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[2] File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpciexpav_stif_app.v Line: 800
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr  File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altpciexpav_stif_cfg_status.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|dffpipe_3dc:rdaclr|dffe15a[0]  File: C:/Users/TungLT/Desktop/PCIE_Display/db/dffpipe_3dc.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|altsyncram_a671:fifo_ram|address_reg_b[0] File: C:/Users/TungLT/Desktop/PCIE_Display/db/altsyncram_a671.tdf Line: 46
        Info (176357): Destination node de2i_150_qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_vok1:auto_generated|a_graycounter_4b7:rdptr_g1p|_~0 File: C:/Users/TungLT/Desktop/PCIE_Display/db/dcfifo_vok1.tdf Line: 65
Info (176353): Automatically promoted node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn  File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_pcie_hard_ip_reset_controller.v Line: 213
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]~0 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/altera_reset_synchronizer.v Line: 75
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (176235): Finished register packing
    Extra Info (176218): Packed 64 registers into blocks of type Block RAM
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 77 register duplicates
Critical Warning (167080): GXB Central Management Unit (CMU) de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 361
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_pcie_ip_altgx_internal.v Line: 448
Critical Warning (167080): GXB Central Management Unit (CMU) de2i_150_qsys:u0|de2i_150_qsys_pcie_ip:pcie_ip|de2i_150_qsys_pcie_ip_altgx_internal:altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8:de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the DPRIO Reconfiguration feature requires that it must be
Warning (15064): PLL "de2i_150_qsys:u0|de2i_150_qsys_altpll_qsys:altpll_qsys|de2i_150_qsys_altpll_qsys_altpll_ern2:sd1|pll7" output port clk[2] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys/synthesis/submodules/de2i_150_qsys_altpll_qsys.v Line: 148
Info (128000): Starting physical synthesis optimizations for speed
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:11
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "PCIE_RX_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_TX_P[1]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:53
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:16
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:24
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X23_Y34 to location X34_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:58
Info (11888): Total time spent on timing analysis during the Fitter is 48.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:16
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 138 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at A15 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 218
    Info (169178): Pin CLOCK3_50 uses I/O standard 2.5 V at V11 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 221
    Info (169178): Pin ENET_RX_CLK uses I/O standard 2.5 V at L15 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 249
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at AF19 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 266
    Info (169178): Pin HSMC_CLKIN0 uses I/O standard 2.5 V at K15 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 292
    Info (169178): Pin IRDA_RXD uses I/O standard 3.3-V LVTTL at AH28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 315
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AJ27 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 345
    Info (169178): Pin SMA_CLKIN uses I/O standard 3.3-V LVTTL at AK16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 348
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B15 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 367
    Info (169178): Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at C17 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at D17 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at A16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at B16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at G18 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at G17 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at K18 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at K17 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 368
    Info (169178): Pin TD_HS uses I/O standard 3.3-V LVTTL at C28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 369
    Info (169178): Pin TD_VS uses I/O standard 3.3-V LVTTL at E22 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 371
    Info (169178): Pin UART_CTS uses I/O standard 3.3-V LVTTL at D26 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 374
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at B27 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 376
    Info (169178): Pin EEP_I2C_SDAT uses I/O standard 3.3-V LVTTL at AG25 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 240
    Info (169178): Pin FS_DQ[0] uses I/O standard 3.3-V LVTTL at AK29 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[1] uses I/O standard 3.3-V LVTTL at AE23 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[2] uses I/O standard 3.3-V LVTTL at AH24 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[3] uses I/O standard 3.3-V LVTTL at AH23 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[4] uses I/O standard 3.3-V LVTTL at AA21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[5] uses I/O standard 3.3-V LVTTL at AE20 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[6] uses I/O standard 3.3-V LVTTL at Y19 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[7] uses I/O standard 3.3-V LVTTL at AA17 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[8] uses I/O standard 3.3-V LVTTL at AB17 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[9] uses I/O standard 3.3-V LVTTL at Y18 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[10] uses I/O standard 3.3-V LVTTL at AA20 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[11] uses I/O standard 3.3-V LVTTL at AE21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[12] uses I/O standard 3.3-V LVTTL at AH22 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[13] uses I/O standard 3.3-V LVTTL at AJ24 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[14] uses I/O standard 3.3-V LVTTL at AE22 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[15] uses I/O standard 3.3-V LVTTL at AK28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[16] uses I/O standard 3.3-V LVTTL at AK9 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[17] uses I/O standard 3.3-V LVTTL at AJ10 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[18] uses I/O standard 3.3-V LVTTL at AK11 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[19] uses I/O standard 3.3-V LVTTL at AK12 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[20] uses I/O standard 3.3-V LVTTL at AJ13 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[21] uses I/O standard 3.3-V LVTTL at AK15 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[22] uses I/O standard 3.3-V LVTTL at AC16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[23] uses I/O standard 3.3-V LVTTL at AH16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[24] uses I/O standard 3.3-V LVTTL at AG16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[25] uses I/O standard 3.3-V LVTTL at AD16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[26] uses I/O standard 3.3-V LVTTL at AJ15 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[27] uses I/O standard 3.3-V LVTTL at AK14 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[28] uses I/O standard 3.3-V LVTTL at AK13 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[29] uses I/O standard 3.3-V LVTTL at AJ12 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[30] uses I/O standard 3.3-V LVTTL at AK10 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin FS_DQ[31] uses I/O standard 3.3-V LVTTL at AJ9 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at G16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at F17 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at D18 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at F18 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at D19 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at K21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at F19 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at K22 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at B21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at C21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at D22 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at D21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at D23 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at D24 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at B28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at C25 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at C26 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at D28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at D25 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at F20 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at E21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at F23 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at G20 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at F22 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at G22 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at G24 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at G23 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at A25 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at A26 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at A19 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at A28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at A27 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at B30 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AG28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AG26 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at Y21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169178): Pin G_SENSOR_SDAT uses I/O standard 3.3-V LVTTL at AK26 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 279
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at G21 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 312
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at AG4 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at AF3 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at AH3 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at AE5 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at AH2 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at AE3 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at AH4 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at AE4 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AF18 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 343
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AH27 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AJ28 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AD24 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AE18 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AD10 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AD9 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AE9 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AE8 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AE7 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AF7 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AF6 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF9 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AB13 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AF13 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AF12 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AG9 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AA13 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AB11 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AA12 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AA15 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at AH11 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at AG11 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at AH12 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at AG12 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at AH13 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at AG13 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at AG14 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at AH14 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at AH9 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at AK8 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at AG10 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at AK7 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at AH7 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at AK6 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at AJ6 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at AK5 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 233
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at AJ16 File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 224
Warning (169064): Following 163 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin EEP_I2C_SDAT has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 240
    Info (169065): Pin ENET_MDIO has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 247
    Info (169065): Pin FAN_CTRL has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 261
    Info (169065): Pin FS_DQ[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[4] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[5] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[6] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[7] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[8] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[9] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[10] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[11] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[12] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[13] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[14] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[15] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[16] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[17] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[18] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[19] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[20] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[21] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[22] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[23] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[24] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[25] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[26] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[27] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[28] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[29] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[30] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin FS_DQ[31] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 271
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[4] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[5] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[6] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[7] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 274
    Info (169065): Pin G_SENSOR_SDAT has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 279
    Info (169065): Pin HSMC_CLKOUT_N1 has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 298
    Info (169065): Pin HSMC_CLKOUT_N2 has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 299
    Info (169065): Pin HSMC_CLKOUT_P1 has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 300
    Info (169065): Pin HSMC_CLKOUT_P2 has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 301
    Info (169065): Pin HSMC_D[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 302
    Info (169065): Pin HSMC_D[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 302
    Info (169065): Pin HSMC_D[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 302
    Info (169065): Pin HSMC_D[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 302
    Info (169065): Pin HSMC_I2C_SDAT has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 304
    Info (169065): Pin HSMC_RX_D_N[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[4] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[5] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[6] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[7] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[8] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[9] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[10] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[11] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[12] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[13] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[14] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[15] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_N[16] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 305
    Info (169065): Pin HSMC_RX_D_P[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[4] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[5] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[6] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[7] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[8] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[9] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[10] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[11] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[12] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[13] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[14] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[15] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_RX_D_P[16] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 306
    Info (169065): Pin HSMC_TX_D_N[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[4] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[5] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[6] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[7] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[8] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[9] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[10] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[11] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[12] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[13] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[14] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[15] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_N[16] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 307
    Info (169065): Pin HSMC_TX_D_P[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[4] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[5] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[6] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[7] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[8] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[9] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[10] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[11] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[12] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[13] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[14] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[15] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin HSMC_TX_D_P[16] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 308
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 312
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 321
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 343
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable File: C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.v Line: 344
Info (144001): Generated suppressed messages file C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 117 warnings
    Info: Peak virtual memory: 1808 megabytes
    Info: Processing ended: Tue Oct 23 08:18:00 2018
    Info: Elapsed time: 00:05:40
    Info: Total CPU time (on all processors): 00:08:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/TungLT/Desktop/PCIE_Display/de2i_150_qsys_pcie.fit.smsg.


