# Word Selector (Selector de Palabra)

**Tipo**: LÃ³gica Combinacional Personalizada
**Estado**: ğŸ”´ #faltante **BLOQUEANTE**
**UbicaciÃ³n**: **NO EXISTE** (debe estar dentro de [[Memory Control]])
**Complejidad**: â­â­ Moderada
**Prioridad**: ğŸš¨ğŸš¨ URGENTE
**Tiempo estimado**: 2-3 horas

## DescripciÃ³n

El Word Selector selecciona una palabra especÃ­fica de 32 bits de las 4 palabras (128 bits totales) que devuelve la RAM en cada lectura de bloque. Usa los bits [3:2] de la direcciÃ³n para determinar quÃ© palabra seleccionar.

## Problema que Resuelve

### OrganizaciÃ³n de la RAM

La RAM devuelve **bloques completos de 16 bytes = 4 palabras**:

```
RAM Block (16 bytes = 128 bits):
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   O0    â”‚   O1    â”‚   O2    â”‚   O3    â”‚
â”‚ Word 0  â”‚ Word 1  â”‚ Word 2  â”‚ Word 3  â”‚
â”‚ [31:0]  â”‚ [31:0]  â”‚ [31:0]  â”‚ [31:0]  â”‚
â”‚Bytes 0-3â”‚Bytes 4-7â”‚Bytes 8-Bâ”‚Bytes C-Fâ”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### DirecciÃ³n de Byte del CPU

```
Address (32 bits):
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”
â”‚ [31:20]   â”‚   [19:4]    â”‚[3:2â”‚[1:0â”‚
â”‚  Unused   â”‚Block Addressâ”‚Wordâ”‚Byteâ”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”˜
              16 bits      2bit  2bit
                           â”‚     â”‚
                           â”‚     â””â”€â†’ Siempre 00 (alineaciÃ³n 4 bytes)
                           â”‚
                           â””â”€â†’ Selecciona palabra dentro del bloque
```

### Mapeo Word Offset â†’ Palabra

| Bits [3:2] | Palabra | Bytes | Salida RAM |
|------------|---------|-------|------------|
| 00 | Word 0 | 0-3 | O0 |
| 01 | Word 1 | 4-7 | O1 |
| 10 | Word 2 | 8-11 | O2 |
| 11 | Word 3 | 12-15 | O3 |

## Arquitectura

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              WORD SELECTOR                         â”‚
â”‚                                                    â”‚
â”‚  Address[3:2] = Word Offset                        â”‚
â”‚        â”‚                                           â”‚
â”‚        â–¼                                           â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                      â”‚
â”‚  â”‚   MUX    â”‚                                      â”‚
â”‚  â”‚   4:1    â”‚                                      â”‚
â”‚  â”‚  32-bit  â”‚                                      â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                                      â”‚
â”‚     â–²  â–²  â–²  â–²                                     â”‚
â”‚     â”‚  â”‚  â”‚  â”‚                                     â”‚
â”‚    O0 O1 O2 O3  (despuÃ©s de Little-Endian Conv)    â”‚
â”‚                                                    â”‚
â”‚        â”‚                                           â”‚
â”‚        â–¼                                           â”‚
â”‚  Selected Word (32 bits) â†’ DATA_READ               â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Entradas

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `O0_converted` | 32 bits | Palabra 0 (despuÃ©s de conversiÃ³n endian) |
| `O1_converted` | 32 bits | Palabra 1 (despuÃ©s de conversiÃ³n endian) |
| `O2_converted` | 32 bits | Palabra 2 (despuÃ©s de conversiÃ³n endian) |
| `O3_converted` | 32 bits | Palabra 3 (despuÃ©s de conversiÃ³n endian) |
| `WORD_OFFSET` | 2 bits | Bits [3:2] de la direcciÃ³n |

## Salidas

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `DATA_READ` | 32 bits | Palabra seleccionada para el CPU |

## LÃ³gica de SelecciÃ³n

### Tabla de Verdad

| WORD_OFFSET[1] | WORD_OFFSET[0] | DATA_READ |
|----------------|----------------|-----------|
| 0 | 0 | O0_converted |
| 0 | 1 | O1_converted |
| 1 | 0 | O2_converted |
| 1 | 1 | O3_converted |

### PseudocÃ³digo

```verilog
module word_selector (
    input wire [31:0] O0_conv,
    input wire [31:0] O1_conv,
    input wire [31:0] O2_conv,
    input wire [31:0] O3_conv,
    input wire [1:0] word_offset,
    output reg [31:0] data_read
);

always @(*) begin
    case (word_offset)
        2'b00: data_read = O0_conv;
        2'b01: data_read = O1_conv;
        2'b10: data_read = O2_conv;
        2'b11: data_read = O3_conv;
        default: data_read = 32'h00000000;
    endcase
end

endmodule
```

## ImplementaciÃ³n en Logisim

### OpciÃ³n 1: Multiplexer Nativo

```
Componente: Multiplexer
â”œâ”€ Data Bits: 32
â”œâ”€ Select Bits: 2
â”œâ”€ Inputs: 4
â””â”€ Conexiones:
   â”œâ”€ Input 0: O0_converted
   â”œâ”€ Input 1: O1_converted
   â”œâ”€ Input 2: O2_converted
   â”œâ”€ Input 3: O3_converted
   â”œâ”€ Select: WORD_OFFSET (bits [3:2] de ADDRESS)
   â””â”€ Output: DATA_READ
```

### OpciÃ³n 2: LÃ³gica con Demux + AND + OR

```
1. Decoder 2:4
   â”œâ”€ Input: WORD_OFFSET[1:0]
   â””â”€ Outputs: enable[0], enable[1], enable[2], enable[3]

2. AND Gates (4 Ã— 32-bit)
   â”œâ”€ O0_conv AND enable[0] (broadcasted)
   â”œâ”€ O1_conv AND enable[1]
   â”œâ”€ O2_conv AND enable[2]
   â””â”€ O3_conv AND enable[3]

3. OR Gate (4-input, 32-bit)
   â””â”€ Combina todos los resultados AND
```

**RecomendaciÃ³n**: Usar Multiplexer nativo (OpciÃ³n 1) - mÃ¡s simple y eficiente.

## Ejemplos de Uso

### Ejemplo 1: LW R1, 0(R0)

```
DirecciÃ³n solicitada: 0x00000000
â””â”€ Block address: 0x0000 (bits [19:4])
â””â”€ Word offset: 0b00 (bits [3:2])

RAM devuelve bloque 0:
â”œâ”€ O0 = 0x12345678
â”œâ”€ O1 = 0xAABBCCDD
â”œâ”€ O2 = 0xDEADBEEF
â””â”€ O3 = 0xCAFEBABE

DespuÃ©s de Little-Endian Conversion:
â”œâ”€ O0_conv = 0x1E6A2C48
â”œâ”€ O1_conv = 0xBB33DD57
â”œâ”€ O2_conv = 0xF77DB57B
â””â”€ O3_conv = 0x5D7F5F53

Word Selector:
â”œâ”€ WORD_OFFSET = 0b00
â””â”€ DATA_READ = O0_conv = 0x1E6A2C48 âœ“

R1 recibe: 0x1E6A2C48
```

### Ejemplo 2: LW R2, 4(R0)

```
DirecciÃ³n solicitada: 0x00000004
â””â”€ Block address: 0x0000 (mismo bloque)
â””â”€ Word offset: 0b01 (bits [3:2])

RAM devuelve mismo bloque 0 (ya en cachÃ© idealmente):
â”œâ”€ O0_conv = 0x1E6A2C48
â”œâ”€ O1_conv = 0xBB33DD57
â”œâ”€ O2_conv = 0xF77DB57B
â””â”€ O3_conv = 0x5D7F5F53

Word Selector:
â”œâ”€ WORD_OFFSET = 0b01
â””â”€ DATA_READ = O1_conv = 0xBB33DD57 âœ“

R2 recibe: 0xBB33DD57
```

### Ejemplo 3: LW R3, 8(R0)

```
DirecciÃ³n: 0x00000008
â””â”€ Word offset: 0b10

Word Selector:
â”œâ”€ WORD_OFFSET = 0b10
â””â”€ DATA_READ = O2_conv = 0xF77DB57B âœ“

R3 recibe: 0xF77DB57B
```

### Ejemplo 4: LW R4, 12(R0)

```
DirecciÃ³n: 0x0000000C
â””â”€ Word offset: 0b11

Word Selector:
â”œâ”€ WORD_OFFSET = 0b11
â””â”€ DATA_READ = O3_conv = 0x5D7F5F53 âœ“

R4 recibe: 0x5D7F5F53
```

### Ejemplo 5: Direcciones en Diferentes Bloques

```
DirecciÃ³n: 0x00000010 (16 decimal)
â””â”€ Block address: 0x0001 (bloque 1)
â””â”€ Word offset: 0b00 (palabra 0 del bloque 1)

RAM devuelve bloque 1:
â”œâ”€ O0_conv = 0x11111111
â”œâ”€ O1_conv = 0x22222222
â”œâ”€ O2_conv = 0x33333333
â””â”€ O3_conv = 0x44444444

Word Selector:
â”œâ”€ WORD_OFFSET = 0b00
â””â”€ DATA_READ = 0x11111111 âœ“
```

## IntegraciÃ³n en Memory Control

### Flujo Completo de Lectura

```
1. Control Unit solicita lectura en ADDRESS

2. Address Translator extrae:
   â”œâ”€ Block Address (bits [19:4]) â†’ a RAM
   â””â”€ Word Offset (bits [3:2]) â†’ a Word Selector

3. Memory State Machine espera RT cycles

4. RAM devuelve O0, O1, O2, O3 (big-endian)

5. Little-Endian Converter (Ã—4) convierte:
   â”œâ”€ O0 â†’ O0_conv
   â”œâ”€ O1 â†’ O1_conv
   â”œâ”€ O2 â†’ O2_conv
   â””â”€ O3 â†’ O3_conv

6. Word Selector selecciona:
   â”œâ”€ Input: O0_conv, O1_conv, O2_conv, O3_conv
   â”œâ”€ Select: Word Offset (bits [3:2])
   â””â”€ Output: DATA_READ (palabra correcta)

7. DATA_READ va al Data Path/Cache
```

### Diagrama de Conexiones

```
Memory Control
â”‚
â”œâ”€ Address Translator
â”‚  â”œâ”€ ADDRESS[19:4] â†’ RAM (ADDR)
â”‚  â””â”€ ADDRESS[3:2] â†’ Word Selector (WORD_OFFSET)
â”‚
â”œâ”€ RAM Interface
â”‚  â”œâ”€ O0 (32-bit, big-endian)
â”‚  â”œâ”€ O1 (32-bit, big-endian)
â”‚  â”œâ”€ O2 (32-bit, big-endian)
â”‚  â””â”€ O3 (32-bit, big-endian)
â”‚
â”œâ”€ Little-Endian Converters (Ã—4)
â”‚  â”œâ”€ O0 â†’ O0_conv
â”‚  â”œâ”€ O1 â†’ O1_conv
â”‚  â”œâ”€ O2 â†’ O2_conv
â”‚  â””â”€ O3 â†’ O3_conv
â”‚
â””â”€ Word Selector â­
   â”œâ”€ Inputs: O0_conv, O1_conv, O2_conv, O3_conv
   â”œâ”€ Select: WORD_OFFSET (ADDRESS[3:2])
   â””â”€ Output: DATA_READ â†’ Data Path
```

## Para Escrituras (SW)

Para escrituras, el Word Selector NO se usa directamente. En su lugar:

1. El dato a escribir (DATA_WRITE) va a UNA de las 4 palabras (I0-I3)
2. [[MASK Generator]] determina cuÃ¡l(es) palabra(s) escribir
3. El Word Offset se usa para seleccionar quÃ© I0/I1/I2/I3 recibe el dato

**Ver**: [[MASK Generator]] para detalles de escritura.

## Tests de ValidaciÃ³n

### Test 1: Lectura de 4 Palabras Consecutivas

```assembly
# Escribir patrÃ³n conocido
addi r1, r0, 0x1111
sw r1, 0(r0)    # Word 0 del bloque 0

addi r2, r0, 0x2222
sw r2, 4(r0)    # Word 1 del bloque 0

addi r3, r0, 0x3333
sw r3, 8(r0)    # Word 2 del bloque 0

addi r4, r0, 0x4444
sw r4, 12(r0)   # Word 3 del bloque 0

# Leer de vuelta
lw r5, 0(r0)    # Debe ser 0x1111
lw r6, 4(r0)    # Debe ser 0x2222
lw r7, 8(r0)    # Debe ser 0x3333
lw r8, 12(r0)   # Debe ser 0x4444

# Verificar
beq r5, r1, test1_ok
halt
test1_ok:
beq r6, r2, test2_ok
halt
test2_ok:
beq r7, r3, test3_ok
halt
test3_ok:
beq r8, r4, success
halt

success:
addi r10, r0, 99  # PASS
halt
```

### Test 2: Offset Correcto

```assembly
# Escribir valor Ãºnico en cada posiciÃ³n
addi r1, r0, 0xAAAA
sw r1, 0(r0)

addi r2, r0, 0xBBBB
sw r2, 4(r0)

# Verificar que NO se confunden
lw r3, 0(r0)
beq r3, r1, ok1
halt
ok1:

lw r4, 4(r0)
beq r4, r2, ok2
halt
ok2:

# Verificar que 0 != 4
beq r3, r4, fail   # Si son iguales, algo mal
addi r10, r0, 99   # PASS
halt

fail:
addi r10, r0, 1    # FAIL
halt
```

## Troubleshooting

### Problema: LW siempre devuelve O0

**SÃ­ntoma**: Todas las lecturas devuelven la misma palabra (O0)

**Causa**: Word Selector no conectado correctamente
- WORD_OFFSET no llega al selector
- Selector siempre en 00

**SoluciÃ³n**: Verificar que ADDRESS[3:2] se extrae y conecta al MUX select

### Problema: Lecturas incorrectas pero consistentes

**SÃ­ntoma**: LW devuelve valores incorrectos pero reproducibles

**Causa**: Word Offset mal extraÃ­do
- Usando bits incorrectos (ej: [2:1] en vez de [3:2])
- Off-by-one en selecciÃ³n

**SoluciÃ³n**: Verificar Address Translator

### Problema: Valores aleatorios

**SÃ­ntoma**: Cada LW devuelve valor diferente e impredecible

**Causa**: Word Selector recibe datos inestables
- Little-Endian Converter no completo
- Timing incorrecto

**SoluciÃ³n**: Verificar pipeline completo: RAM â†’ Converter â†’ Selector

## OptimizaciÃ³n para Cache

Cuando se implementa cache, el Word Selector se usa de forma similar:

```
Cache Line (4 palabras):
â”œâ”€ Word 0
â”œâ”€ Word 1
â”œâ”€ Word 2
â””â”€ Word 3

Cache Hit:
â”œâ”€ Word Offset (bits [3:2]) â†’ Word Selector
â””â”€ Selecciona palabra de la lÃ­nea de cache
```

**Ventaja**: Mismo Word Selector puede usarse tanto para:
- Lecturas directas de RAM (sin cache)
- Lecturas de lÃ­neas de cache (con cache)

## Costo en Logisim

### Usando MUX Nativo

```
Componentes:
â””â”€ 1 Multiplexer (4:1, 32-bit)

Costo estimado: ~2 unidades
```

### Usando LÃ³gica Discreta

```
Componentes:
â”œâ”€ 1 Decoder (2:4)
â”œâ”€ 4 AND gates (32-bit)
â””â”€ 1 OR gate (4-input, 32-bit)

Costo estimado: ~5-6 unidades
```

**RecomendaciÃ³n**: MUX nativo (mÃ¡s eficiente)

## Enlaces Relacionados

- [[Memory Control]] - Componente padre
- [[Address Translator]] - Proporciona WORD_OFFSET
- [[Little-Endian Converter]] - Prepara datos antes de selecciÃ³n
- [[MASK Generator]] - Equivalente para escrituras
- [[Memory State Machine]] - Coordina timing

---

**Prioridad**: ğŸš¨ğŸš¨ URGENTE
**Tiempo estimado**: 2-3 horas
**Complejidad**: Baja (es un MUX 4:1)
**Bloquea**: Lecturas de memoria (LW)
**Tests afectados**: tests/mem.asm, tests/sw-lw.asm, tests/push-pop.asm
