'Pravci u razvoju računarstva teže ka tome da se performanse računarskih sistema podignu na što viši nivo, kako bi se zadovoljile potrebe za obradom velikog broja podataka. Fokus je na razvoju procesora kao ključnog elementa u procesu obrade podataka. Međutim, trendovi poboljšanja performansi procesora, predviđeni Murovim zakonom, usporavaju se zbog fizičkih ograničenja poluprovodničke tehnologije, što čini poboljšanje performansi sve težim. Ovaj problem se pokušava rešiti različitim tehnikama koje ciljaju na poboljšanje performansi bez povećanja broja tranzistora i potrošnje energije.
U ovoj disertaciji su analizirani asimetrični višejezgarni procesori sa podrškom za transakcionu memoriju. Predstavljene su dve nove tehnike za poboljšanje performansi ovakvih procesora. Jedna tehnika se koristi za smanjenje zagušenja transakcija usled velikog paralelizma migracijom transakcija na brže jezgro. Transakcije koje najviše doprinose zagušenju, se sele za izvršavanje. Izvršavanjem na bržem jezgru se smanjuje verovatnoća konflikta sa drugim transakcijama, čime se povećava šansa za izbegavanje zagušenja. Druga tehnika prilagođava podsistem keš memorije tako da se smanji vreme pristupa keš memoriji i smanji šansa za pojavu lažnih konflikata, uz smanjenje broja tranzistora potrebnih za implementaciju keš memorije. Ovo se može postići korišćenjem malih i jednostavnih keš memorija.
Za obe tehnike su dati detaljni predlozi za implementaciju. Izrađeni su prototipovi ovih tehnika u simulatoru Gem5, koji precizno modeluje procesorski sistem. Evaluacija predloženih tehnika je izvršena simuliranjem velikog broja aplikacija iz standardnog seta aplikacija za testiranje transakcione memorije. Na osnovu analize rezultata simulacije, preporučeno je kako i kada koristiti predložene tehnike.'