<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xczu3eg-sbva484-1-i" LaunchTime="1701220588">
  <File Type="VDS-TIMING-PB" Name="u96v2_sbc_base_wrapper_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="u96v2_sbc_base_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="u96v2_sbc_base_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="u96v2_sbc_base_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="u96v2_sbc_base_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="u96v2_sbc_base_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="u96v2_sbc_base_wrapper.vds"/>
  <File Type="REPORTS-TCL" Name="u96v2_sbc_base_wrapper_reports.tcl"/>
  <File Type="PA-TCL" Name="u96v2_sbc_base_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/u96v2_sbc_base/u96v2_sbc_base.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../.local/hw_platform/prj/u96v2_sbc_base.srcs/sources_1/bd/u96v2_sbc_base/u96v2_sbc_base.bd"/>
        <Attr Name="ImportTime" Val="1701220481"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/u96v2_sbc_base_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../.local/hw_platform/prj/u96v2_sbc_base.gen/sources_1/bd/u96v2_sbc_base/hdl/u96v2_sbc_base_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1619535046"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="u96v2_sbc_base_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/base/u96v2_sbc_base.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../.local/hw_platform/prj/u96v2_sbc_base.srcs/constrs_1/imports/base/u96v2_sbc_base.xdc"/>
        <Attr Name="ImportTime" Val="1619534936"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../output/u96v2_sbc_base_ooc_copy.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="out_of_context"/>
        <Attr Name="ProcessingOrder" Val="EARLY"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PPRDIR/../scripts/_full_init_post.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;INIT_DESIGN;TCL.POST"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_init_pre.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;INIT_DESIGN;TCL.PRE"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_opt_post.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;OPT_DESIGN;TCL.POST"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_opt_pre.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;OPT_DESIGN;TCL.PRE"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_place_post.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;PLACE_DESIGN;TCL.POST"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_place_pre.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;PLACE_DESIGN;TCL.PRE"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_post_route_phys_opt_post.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;POST_ROUTE_PHYS_OPT_DESIGN;TCL.POST"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_route_post.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;ROUTE_DESIGN;TCL.POST"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_write_bitstream_post.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;WRITE_BITSTREAM;TCL.POST"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../scripts/_full_write_bitstream_pre.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;WRITE_BITSTREAM;TCL.PRE"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_xbar_0"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_axi_intc_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_1"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_zynq_ultra_ps_e_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_2"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_3"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_2"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_9"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_9"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_1"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_8"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_8"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_7"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_6"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_6"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_us_0"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_5"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_5"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_4"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_4"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_3"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_ds_0"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_auto_pc_7"/>
  <BlockFileSet Type="BlockSrcs" Name="u96v2_sbc_base_hardware_encoding_1_0"/>
</GenRun>
