m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
dC:/intelFPGA/20.1
v_ALU
Z0 !s110 1716054381
!i10b 1
!s100 1_Fch`n3=5>1bX4i_DNVY1
Z1 !s11b Dg1SIo80bB@j0V0VzS_@n1
I4i=HU3gHT`_e3U^dN92;X0
Z2 VDg1SIo80bB@j0V0VzS_@n1
Z3 dC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog
w1715993777
Z4 8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v
Z5 FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v
!i122 2
Z6 L0 1 37
Z7 OV;L;2020.1;71
r1
!s85 0
31
Z8 !s108 1716054381.000000
Z9 !s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v|
Z10 !s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v|
!i113 1
Z11 o-work work
Z12 tCvgOpt 0
n@_@a@l@u
vADD
!s110 1716055424
!i10b 1
!s100 Ln<KhCBmFM?CR?O>5oa453
R1
IJaIgBneXeH=CQE0cnb^fj2
R2
R3
w1716055419
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v
!i122 31
L0 1 11
R7
r1
!s85 0
31
!s108 1716055424.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v|
!i113 1
R11
R12
n@a@d@d
vALU
!s110 1716054665
!i10b 1
!s100 RXMdYQ^2V_aH3_jd;62A20
R1
If0L?h4Cne1G3PY_hZM3`g1
R2
R3
w1716054660
R4
R5
!i122 24
R6
R7
r1
!s85 0
31
!s108 1716054664.000000
R9
R10
!i113 1
R11
R12
n@a@l@u
vALUControl
!s110 1716054382
!i10b 1
!s100 V8;?jD^;6AFD=61CW_oCT2
R1
I=LfN?B`ENlGmCQz8Mi__92
R2
R3
w1715992732
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v
!i122 4
L0 1 28
R7
r1
!s85 0
31
!s108 1716054382.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v|
!i113 1
R11
R12
n@a@l@u@control
vControlUnit
!s110 1716054380
!i10b 1
!s100 FeIRnCD]o:0W<WoLE[6=[0
R1
IJH<oSf3XfDYaQd5LRUb6Z2
R2
R3
w1715978700
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v
!i122 1
L0 1 74
R7
r1
!s85 0
31
!s108 1716054380.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v|
!i113 1
R11
R12
n@control@unit
vDataPath
!s110 1716058199
!i10b 1
!s100 3^4QUOcWZNaT_[lfCmIKf1
R1
I]FBdC5HV<D^nQX9=?QMoT2
R2
R3
w1716058183
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v
!i122 46
L0 3 155
R7
r1
!s85 0
31
!s108 1716058199.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v|
!i113 1
R11
R12
n@data@path
vInstructionMemory
!s110 1716056388
!i10b 1
!s100 D[JmfMW``8gdd99OU9f6Z2
R1
Ia;]BNh_58YLQi_]C_Xz[^1
R2
R3
w1716056379
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v
!i122 41
Z13 L0 1 15
R7
r1
!s85 0
31
!s108 1716056388.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v|
!i113 1
R11
R12
n@instruction@memory
vMem
!s110 1716056391
!i10b 1
!s100 lQ7zPf@;n4NUf2GAl`:=M3
R1
I11jmoAmGmgli<RbVz7a:S2
R2
R3
w1716056308
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/MEM.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/MEM.v
!i122 42
L0 2 23
R7
r1
!s85 0
31
!s108 1716056391.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/MEM.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/MEM.v|
!i113 1
R11
R12
n@mem
vMux2_1_32
Z14 !s110 1716054388
!i10b 1
!s100 58Lo@l^;2lWGzDT4ECVLc0
R1
INhU:R<fjM[jS:i>1nE9M>0
R2
R3
Z15 w1715902188
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v
!i122 14
R13
R7
r1
!s85 0
31
Z16 !s108 1716054388.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v|
!i113 1
R11
R12
n@mux2_1_32
vMux2_1_5
R14
!i10b 1
!s100 Il?Sd:UBn5_9Eh]knDbU51
R1
IigLV^kFd@anR5SWA8J<K41
R2
R3
R15
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v
!i122 13
R13
R7
r1
!s85 0
31
R16
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v|
!i113 1
R11
R12
n@mux2_1_5
vMux2_1_8
Z17 !s110 1716054392
!i10b 1
!s100 ea:_APi2BN>[WRYn>a;zj0
R1
IMFNVM7Ym?lHbHAkPBFb@F2
R2
R3
R15
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v
!i122 20
R13
R7
r1
!s85 0
31
Z18 !s108 1716054392.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v|
!i113 1
R11
R12
n@mux2_1_8
vPC
!s110 1716055853
!i10b 1
!s100 U9M?1o6[8Sne>?lTNAk9z2
R1
I]KV<o@nM6ZFXL_C7J0DEf1
R2
R3
w1716055811
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v
!i122 35
R13
R7
r1
!s85 0
31
!s108 1716055853.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v|
!i113 1
R11
R12
n@p@c
vRegisterBank
!s110 1716054668
!i10b 1
!s100 `0TJJ88z9eRi9WloJSTUR2
R1
IUfB]>z=A5D<i6zn[P8jEM3
R2
R3
w1716054623
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v
!i122 25
L0 1 22
R7
r1
!s85 0
31
!s108 1716054668.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v|
!i113 1
R11
R12
n@register@bank
vShiftLeft2
R17
!i10b 1
!s100 MP_fkn4WYdeghEZRk[[Gi3
R1
IQE7Mn<WS3WVEMKG8;W@Fb3
R2
R3
w1715966780
Z19 8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v
Z20 FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v
!i122 19
Z21 L0 1 7
R7
r1
!s85 0
31
R18
Z22 !s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v|
Z23 !s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v|
!i113 1
R11
R12
n@shift@left2
vShiftLeft2_26_28
!s110 1716054670
!i10b 1
!s100 SC2eB^FKmRaGjn2zi]VUe1
R1
I65SSc5zP9jTNoFCi3MLjM1
R2
R3
w1716054497
R19
R20
!i122 26
R21
R7
r1
!s85 0
31
!s108 1716054670.000000
R22
R23
!i113 1
R11
R12
n@shift@left2_26_28
vShiftLeft2_32
!s110 1716055519
!i10b 1
!s100 9@h<2@Vh^IX:f?Xch1;9b0
R1
IH[o:ZLK4CeO[k_>FA@CDi2
R2
R3
w1716055512
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v
!i122 34
R21
R7
r1
!s85 0
31
!s108 1716055519.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v|
!i113 1
R11
R12
n@shift@left2_32
vSignExtend
!s110 1716054377
!i10b 1
!s100 X=c?EUWWC@ng1R>AU?;Qj1
R1
IXAdMWGDR5l>3BiOe2[oXE2
R2
R3
w1715909020
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v
!i122 0
L0 1 13
R7
r1
!s85 0
31
!s108 1716054377.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v|
!i113 1
R11
R12
n@sign@extend
vTB_ADD
Z24 !s110 1716054384
!i10b 1
!s100 n@>mGX4_mIb2Jj0zFLg@]2
R1
IOo2N4g;a4zLENVCi2O_z>2
R2
R3
w1715992219
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v
!i122 7
L0 3 25
R7
r1
!s85 0
31
!s108 1716054384.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v|
!i113 1
R11
R12
n@t@b_@a@d@d
vTB_ALU
!s110 1716054394
!i10b 1
!s100 IUFTzoCO>4`Don^o2d[NP0
R1
Ig6?N2G9]`j:CQGi=B]9923
R2
R3
w1715994218
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v
!i122 23
L0 3 39
R7
r1
!s85 0
31
!s108 1716054394.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v|
!i113 1
R11
R12
n@t@b_@a@l@u
vTB_ALUControl
!s110 1716054385
!i10b 1
!s100 S9cc6^@zLG3l:Y5QGOIB90
R1
I_44XI<BFOg0nh<6^`S9hj0
R2
R3
w1715992742
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_Control.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_Control.v
!i122 8
L0 3 40
R7
r1
!s85 0
31
Z25 !s108 1716054385.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_Control.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_Control.v|
!i113 1
R11
R12
n@t@b_@a@l@u@control
vTB_ControlUnit
!s110 1716054393
!i10b 1
!s100 M]DbNYIP[<Djbjb9DQ5C?2
R1
IW9SP4d;A:OBXdRN7T1JSV2
R2
R3
w1715992021
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v
!i122 22
L0 3 38
R7
r1
!s85 0
31
!s108 1716054393.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v|
!i113 1
R11
R12
n@t@b_@control@unit
vTB_DataPath
!s110 1716058281
!i10b 1
!s100 [HNj6Ii9BM9dYHM1D6dbY3
R1
IHJQVGlQNhTISNR5M;hJeA1
R2
R3
w1716058230
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v
!i122 48
L0 3 21
R7
r1
!s85 0
31
!s108 1716058281.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v|
!i113 1
R11
R12
n@t@b_@data@path
vTB_InstructionMem
!s110 1716055858
!i10b 1
!s100 iX;D;ZH[efhTQiXYzVS]91
R1
I^46b0:E:JDA0_U<5c@5;V3
R2
R3
w1716055849
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v
!i122 37
L0 3 28
R7
r1
!s85 0
31
!s108 1716055858.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v|
!i113 1
R11
R12
n@t@b_@instruction@mem
vTB_Mux2_1_32
R0
!i10b 1
!s100 <4a9P0TS9lefWU<h8Nna_0
R1
I4bRS@b7=jh]h86?blhoXk2
R2
R3
R15
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v
!i122 3
L0 3 30
R7
r1
!s85 0
31
R8
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v|
!i113 1
R11
R12
n@t@b_@mux2_1_32
vTB_PC
!s110 1716054386
!i10b 1
!s100 ;5]^cg3`_28N=>LSz?OZK1
R1
I`[]0z@6C^nfF^=``cFfW13
R2
R3
w1715994013
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v
!i122 9
L0 3 18
R7
r1
!s85 0
31
R25
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v|
!i113 1
R11
R12
n@t@b_@p@c
vTB_ShiftLeft
R24
!i10b 1
!s100 _Pa0>gV`A8A^>nV@lTEbS2
R1
IPfHFQ67FO5YAMTHAibZ4=0
R2
R3
w1715994237
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v
!i122 6
L0 2 14
R7
r1
!s85 0
31
!s108 1716054383.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v|
!i113 1
R11
R12
n@t@b_@shift@left
