# Sumador con Acarreo Anticipado en VHDL

## Descripción

Este proyecto implementa un sumador con acarreo anticipado utilizando VHDL, está desarrollado y simulado en el entorno de desarrollo Altera Quartus. El objetivo es realizar sumas binarias con mayor velocidad y eficiencia mediante el uso de la técnica de acarreo anticipado.

## Características

- **Sumador Binario**: Realiza sumas binarias con múltiples bits.
- **Acarreo Anticipado**: Mejora la velocidad del cálculo utilizando la técnica de acarreo anticipado.

## Archivos Incluidos

- `sumador.qpf`: Archivo del proyecto de Quartus.
- `sumador.vhd`: Código VHDL que implementa la lógica del sumador con acarreo anticipado.

## Uso

Para usar este proyecto, sigue estos pasos:

1. **Abrir el Proyecto**: Abre el archivo `sumador.qpf` en el entorno de desarrollo Altera Quartus.
2. **Asignar Pines**: Usa las herramientas de Quartus para asignar los pines.
3. **Programar**: Programa el diseño en el dispositivo FPGA.
