TimeQuest Timing Analyzer report for cpu_prj
Sat Aug 12 21:55:20 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; cpu_prj                                                            ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.0%      ;
;     Processors 5-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 33.09 MHz ; 33.09 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -29.224 ; -45147.739        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.431 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -4327.828                        ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -29.224 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 30.508     ;
; -29.204 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 30.485     ;
; -29.204 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 30.484     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.179 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.114     ;
; -29.156 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.255      ; 30.459     ;
; -29.156 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.068     ; 30.089     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 30.077     ;
; -29.110 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.255      ; 30.413     ;
; -29.107 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.254      ; 30.409     ;
; -29.097 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.396     ;
; -29.064 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.999     ;
; -29.064 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.999     ;
; -29.064 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 29.999     ;
; -29.064 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.066     ; 29.999     ;
; -29.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.998     ;
; -29.031 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.244      ; 30.323     ;
; -29.002 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.301     ;
; -28.999 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 30.283     ;
; -28.982 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 30.278     ;
; -28.982 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.247      ; 30.277     ;
; -28.981 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.253      ; 30.282     ;
; -28.979 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.069     ; 29.911     ;
; -28.979 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 30.260     ;
; -28.979 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 30.259     ;
; -28.966 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 30.262     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.957 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.907     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.954 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.889     ;
; -28.946 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.245      ; 30.239     ;
; -28.946 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.244      ; 30.238     ;
; -28.935 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.234     ;
; -28.934 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.270      ; 30.252     ;
; -28.934 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.253      ; 30.235     ;
; -28.934 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.053     ; 29.882     ;
; -28.931 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.255      ; 30.234     ;
; -28.931 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.068     ; 29.864     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 29.868     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.920 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.870     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.917 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 29.852     ;
; -28.915 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.248      ; 30.211     ;
; -28.915 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.247      ; 30.210     ;
; -28.912 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.245      ; 30.205     ;
; -28.907 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.243      ; 30.198     ;
; -28.898 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.267      ; 30.213     ;
; -28.898 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 29.843     ;
; -28.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.840     ;
; -28.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.840     ;
; -28.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.840     ;
; -28.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.840     ;
; -28.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.840     ;
; -28.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.840     ;
; -28.890 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 29.840     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; gpio:u_gpio|gpio_ctrl[27]                      ; gpio:u_gpio|gpio_ctrl[27]                      ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_ctrl[26]                      ; gpio:u_gpio|gpio_ctrl[26]                      ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_data[26]                      ; gpio:u_gpio|gpio_data[26]                      ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_data[8]                       ; gpio:u_gpio|gpio_data[8]                       ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_ctrl[8]                       ; gpio:u_gpio|gpio_ctrl[8]                       ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_ctrl[4]                       ; gpio:u_gpio|gpio_ctrl[4]                       ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_data[4]                       ; gpio:u_gpio|gpio_data[4]                       ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_data[23]                      ; gpio:u_gpio|gpio_data[23]                      ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_ctrl[5]                       ; gpio:u_gpio|gpio_ctrl[5]                       ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; gpio:u_gpio|gpio_ctrl[2]                       ; gpio:u_gpio|gpio_ctrl[2]                       ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[0]                       ; gpio:u_gpio|gpio_ctrl[0]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_data[14]                      ; gpio:u_gpio|gpio_data[14]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[14]                      ; gpio:u_gpio|gpio_ctrl[14]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; timer:u_timer|timer_ctrl[26]                   ; timer:u_timer|timer_ctrl[26]                   ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[18]                      ; gpio:u_gpio|gpio_ctrl[18]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[17]                      ; gpio:u_gpio|gpio_ctrl[17]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[9]                       ; gpio:u_gpio|gpio_ctrl[9]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_data[9]                       ; gpio:u_gpio|gpio_data[9]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[20]                      ; gpio:u_gpio|gpio_ctrl[20]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[10]                      ; gpio:u_gpio|gpio_ctrl[10]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_data[10]                      ; gpio:u_gpio|gpio_data[10]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[15]                      ; gpio:u_gpio|gpio_ctrl[15]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_data[31]                      ; gpio:u_gpio|gpio_data[31]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[31]                      ; gpio:u_gpio|gpio_ctrl[31]                      ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[3]                       ; gpio:u_gpio|gpio_ctrl[3]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[1]                       ; gpio:u_gpio|gpio_ctrl[1]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_data[1]                       ; gpio:u_gpio|gpio_data[1]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; timer:u_timer|timer_ctrl[6]                    ; timer:u_timer|timer_ctrl[6]                    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_ctrl[6]                       ; gpio:u_gpio|gpio_ctrl[6]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; gpio:u_gpio|gpio_data[6]                       ; gpio:u_gpio|gpio_data[6]                       ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[23]                      ; gpio:u_gpio|gpio_ctrl[23]                      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_data[7]                       ; gpio:u_gpio|gpio_data[7]                       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; timer:u_timer|timer_ctrl[16]                   ; timer:u_timer|timer_ctrl[16]                   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[16]                      ; gpio:u_gpio|gpio_ctrl[16]                      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; timer:u_timer|timer_ctrl[24]                   ; timer:u_timer|timer_ctrl[24]                   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[24]                      ; gpio:u_gpio|gpio_ctrl[24]                      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[24]                      ; gpio:u_gpio|gpio_data[24]                      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; timer:u_timer|timer_ctrl[8]                    ; timer:u_timer|timer_ctrl[8]                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_rx_data_buf_temp[8]           ; uart:u_uart|uart_rx_data_buf_temp[8]           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_rx_data_buf_temp[13]          ; uart:u_uart|uart_rx_data_buf_temp[13]          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_rx_data_buf_temp[9]           ; uart:u_uart|uart_rx_data_buf_temp[9]           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_rx_data_buf_temp[0]           ; uart:u_uart|uart_rx_data_buf_temp[0]           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_rx_data_buf_temp[15]          ; uart:u_uart|uart_rx_data_buf_temp[15]          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_rx_data_buf_temp[5]           ; uart:u_uart|uart_rx_data_buf_temp[5]           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_rx_data_buf_temp[1]           ; uart:u_uart|uart_rx_data_buf_temp[1]           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o  ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.BEGIN                ; uart:u_uart|uart_tx_state.BEGIN                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.TX_BYTE              ; uart:u_uart|uart_tx_state.TX_BYTE              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[0]                      ; uart:u_uart|tx_bit_cnt[0]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[1]                      ; uart:u_uart|tx_bit_cnt[1]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[2]                      ; uart:u_uart|tx_bit_cnt[2]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[3]                      ; uart:u_uart|tx_bit_cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.END                  ; uart:u_uart|uart_tx_state.END                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|byte_cnt[2]            ; uart_debug:u_uart_debug|byte_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|byte_cnt[0]            ; uart_debug:u_uart_debug|byte_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|byte_cnt[1]            ; uart_debug:u_uart_debug|byte_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_evalue[4]                  ; timer:u_timer|timer_evalue[4]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[7]           ; uart:u_uart|uart_rx_data_buf_temp[7]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[11]          ; uart:u_uart|uart_rx_data_buf_temp[11]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[11]                   ; timer:u_timer|timer_ctrl[11]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[29]                      ; gpio:u_gpio|gpio_data[29]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[29]                   ; timer:u_timer|timer_ctrl[29]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[21]                      ; gpio:u_gpio|gpio_ctrl[21]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[21]                      ; gpio:u_gpio|gpio_data[21]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[21]                   ; timer:u_timer|timer_ctrl[21]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[27]                      ; gpio:u_gpio|gpio_data[27]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[27]                   ; timer:u_timer|timer_ctrl[27]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[14]          ; uart:u_uart|uart_rx_data_buf_temp[14]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[14]                   ; timer:u_timer|timer_ctrl[14]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[18]                      ; gpio:u_gpio|gpio_data[18]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[18]                   ; timer:u_timer|timer_ctrl[18]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_evalue[8]                  ; timer:u_timer|timer_evalue[8]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[17]                   ; timer:u_timer|timer_ctrl[17]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[9]                    ; timer:u_timer|timer_ctrl[9]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[30]                   ; timer:u_timer|timer_ctrl[30]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[28]                      ; gpio:u_gpio|gpio_data[28]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[28]                   ; timer:u_timer|timer_ctrl[28]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[4]           ; uart:u_uart|uart_rx_data_buf_temp[4]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[4]                    ; timer:u_timer|timer_ctrl[4]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[20]                   ; timer:u_timer|timer_ctrl[20]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[11]                      ; gpio:u_gpio|gpio_data[11]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[11]                      ; gpio:u_gpio|gpio_ctrl[11]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[7]                       ; gpio:u_gpio|gpio_ctrl[7]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[7]                    ; timer:u_timer|timer_ctrl[7]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[10]                   ; timer:u_timer|timer_ctrl[10]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[15]                      ; gpio:u_gpio|gpio_data[15]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[15]                   ; timer:u_timer|timer_ctrl[15]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[25]                   ; timer:u_timer|timer_ctrl[25]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[22]                   ; timer:u_timer|timer_ctrl[22]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[31]                   ; timer:u_timer|timer_ctrl[31]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[3]           ; uart:u_uart|uart_rx_data_buf_temp[3]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[3]                    ; timer:u_timer|timer_ctrl[3]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[5]                       ; gpio:u_gpio|gpio_data[5]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[5]                    ; timer:u_timer|timer_ctrl[5]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[12]          ; uart:u_uart|uart_rx_data_buf_temp[12]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[12]                      ; gpio:u_gpio|gpio_ctrl[12]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[12]                      ; gpio:u_gpio|gpio_data[12]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[6]           ; uart:u_uart|uart_rx_data_buf_temp[6]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_data_rd                         ; uart:u_uart|tx_data_rd                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.053 ; 4.016 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.953 ; 3.004 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 1.765 ; 2.002 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; -0.124 ; -0.234 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.351  ; 0.218  ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.286 ; -1.514 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.992 ; 8.187 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 7.364 ; 7.613 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.992 ; 8.187 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.502 ; 7.632 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 6.799 ; 6.868 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 6.943 ; 7.062 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 6.564 ; 6.633 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 7.107 ; 7.347 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.709 ; 7.899 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.238 ; 7.365 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 6.564 ; 6.633 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 6.703 ; 6.819 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 35.75 MHz ; 35.75 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -26.973 ; -41916.778       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -4327.828                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -26.973 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.209      ; 28.221     ;
; -26.941 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.205      ; 28.185     ;
; -26.921 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.206      ; 28.166     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.895 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.841     ;
; -26.860 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.060     ; 27.802     ;
; -26.858 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 28.125     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.857 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.803     ;
; -26.811 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.227      ; 28.077     ;
; -26.809 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.225      ; 28.073     ;
; -26.797 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.223      ; 28.059     ;
; -26.786 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.732     ;
; -26.786 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 27.732     ;
; -26.786 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 27.732     ;
; -26.785 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.731     ;
; -26.785 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.731     ;
; -26.759 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.217      ; 28.015     ;
; -26.725 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.209      ; 27.973     ;
; -26.711 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.222      ; 27.972     ;
; -26.708 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.224      ; 27.971     ;
; -26.700 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.060     ; 27.642     ;
; -26.693 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.205      ; 27.937     ;
; -26.692 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.218      ; 27.949     ;
; -26.685 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.220      ; 27.944     ;
; -26.679 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 27.936     ;
; -26.673 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.206      ; 27.918     ;
; -26.660 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.214      ; 27.913     ;
; -26.659 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 27.919     ;
; -26.659 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.219      ; 27.917     ;
; -26.653 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 27.908     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.593     ;
; -26.644 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 27.900     ;
; -26.643 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.215      ; 27.897     ;
; -26.640 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.215      ; 27.894     ;
; -26.638 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.223      ; 27.900     ;
; -26.636 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 27.896     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 27.889     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 27.592     ;
; -26.627 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.217      ; 27.883     ;
; -26.622 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[11]                                                                     ; clk          ; clk         ; 1.000        ; -0.057     ; 27.567     ;
; -26.622 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 1.000        ; -0.057     ; 27.567     ;
; -26.622 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 1.000        ; -0.057     ; 27.567     ;
; -26.622 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 1.000        ; -0.057     ; 27.567     ;
; -26.619 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[19]                                                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 27.561     ;
; -26.619 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[30]                                                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 27.561     ;
; -26.619 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[0]                                                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 27.561     ;
; -26.619 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 27.561     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.614 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 27.569     ;
; -26.612 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.060     ; 27.554     ;
; -26.610 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 27.877     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 27.555     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.218      ; 27.864     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 27.564     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 27.564     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 27.564     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 27.564     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 27.564     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 27.564     ;
; -26.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 27.564     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; gpio:u_gpio|gpio_ctrl[27]                      ; gpio:u_gpio|gpio_ctrl[27]                      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; timer:u_timer|timer_ctrl[26]                   ; timer:u_timer|timer_ctrl[26]                   ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_ctrl[26]                      ; gpio:u_gpio|gpio_ctrl[26]                      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_data[26]                      ; gpio:u_gpio|gpio_data[26]                      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_data[8]                       ; gpio:u_gpio|gpio_data[8]                       ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_ctrl[8]                       ; gpio:u_gpio|gpio_ctrl[8]                       ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_ctrl[4]                       ; gpio:u_gpio|gpio_ctrl[4]                       ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_data[4]                       ; gpio:u_gpio|gpio_data[4]                       ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_data[23]                      ; gpio:u_gpio|gpio_data[23]                      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_ctrl[5]                       ; gpio:u_gpio|gpio_ctrl[5]                       ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; gpio:u_gpio|gpio_ctrl[2]                       ; gpio:u_gpio|gpio_ctrl[2]                       ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; timer:u_timer|timer_ctrl[6]                    ; timer:u_timer|timer_ctrl[6]                    ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[0]                       ; gpio:u_gpio|gpio_ctrl[0]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[14]                      ; gpio:u_gpio|gpio_data[14]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[14]                      ; gpio:u_gpio|gpio_ctrl[14]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[18]                      ; gpio:u_gpio|gpio_ctrl[18]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[17]                      ; gpio:u_gpio|gpio_ctrl[17]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[9]                       ; gpio:u_gpio|gpio_ctrl[9]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[9]                       ; gpio:u_gpio|gpio_data[9]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[20]                      ; gpio:u_gpio|gpio_ctrl[20]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[10]                      ; gpio:u_gpio|gpio_ctrl[10]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[10]                      ; gpio:u_gpio|gpio_data[10]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[15]                      ; gpio:u_gpio|gpio_ctrl[15]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[31]                      ; gpio:u_gpio|gpio_data[31]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[31]                      ; gpio:u_gpio|gpio_ctrl[31]                      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[3]                       ; gpio:u_gpio|gpio_ctrl[3]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[1]                       ; gpio:u_gpio|gpio_ctrl[1]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[1]                       ; gpio:u_gpio|gpio_data[1]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_ctrl[6]                       ; gpio:u_gpio|gpio_ctrl[6]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; gpio:u_gpio|gpio_data[6]                       ; gpio:u_gpio|gpio_data[6]                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[23]                      ; gpio:u_gpio|gpio_ctrl[23]                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[7]                       ; gpio:u_gpio|gpio_data[7]                       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; timer:u_timer|timer_ctrl[16]                   ; timer:u_timer|timer_ctrl[16]                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[16]                      ; gpio:u_gpio|gpio_ctrl[16]                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; timer:u_timer|timer_ctrl[24]                   ; timer:u_timer|timer_ctrl[24]                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_ctrl[24]                      ; gpio:u_gpio|gpio_ctrl[24]                      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; gpio:u_gpio|gpio_data[24]                      ; gpio:u_gpio|gpio_data[24]                      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; timer:u_timer|timer_ctrl[8]                    ; timer:u_timer|timer_ctrl[8]                    ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[0]                      ; uart:u_uart|tx_bit_cnt[0]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[1]                      ; uart:u_uart|tx_bit_cnt[1]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[2]                      ; uart:u_uart|tx_bit_cnt[2]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[3]                      ; uart:u_uart|tx_bit_cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|rx_bit_cnt[1]                      ; uart:u_uart|rx_bit_cnt[1]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|rx_bit_cnt[2]                      ; uart:u_uart|rx_bit_cnt[2]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|rx_bit_cnt[3]                      ; uart:u_uart|rx_bit_cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[10]          ; uart:u_uart|uart_rx_data_buf_temp[10]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[11]          ; uart:u_uart|uart_rx_data_buf_temp[11]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[8]           ; uart:u_uart|uart_rx_data_buf_temp[8]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[29]                   ; timer:u_timer|timer_ctrl[29]                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[13]          ; uart:u_uart|uart_rx_data_buf_temp[13]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[14]          ; uart:u_uart|uart_rx_data_buf_temp[14]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[18]                      ; gpio:u_gpio|gpio_data[18]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[18]                   ; timer:u_timer|timer_ctrl[18]                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_evalue[8]                  ; timer:u_timer|timer_evalue[8]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[17]                   ; timer:u_timer|timer_ctrl[17]                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[9]           ; uart:u_uart|uart_rx_data_buf_temp[9]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[9]                    ; timer:u_timer|timer_ctrl[9]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[28]                   ; timer:u_timer|timer_ctrl[28]                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[4]           ; uart:u_uart|uart_rx_data_buf_temp[4]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[11]                      ; gpio:u_gpio|gpio_ctrl[11]                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[0]           ; uart:u_uart|uart_rx_data_buf_temp[0]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[10]                   ; timer:u_timer|timer_ctrl[10]                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[15]          ; uart:u_uart|uart_rx_data_buf_temp[15]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[15]                   ; timer:u_timer|timer_ctrl[15]                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[31]                   ; timer:u_timer|timer_ctrl[31]                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[3]           ; uart:u_uart|uart_rx_data_buf_temp[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[5]           ; uart:u_uart|uart_rx_data_buf_temp[5]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[1]           ; uart:u_uart|uart_rx_data_buf_temp[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[12]          ; uart:u_uart|uart_rx_data_buf_temp[12]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[2]           ; uart:u_uart|uart_rx_data_buf_temp[2]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[6]           ; uart:u_uart|uart_rx_data_buf_temp[6]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_data_rd                         ; uart:u_uart|tx_data_rd                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o  ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_tx_state.BEGIN                ; uart:u_uart|uart_tx_state.BEGIN                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_tx_state.TX_BYTE              ; uart:u_uart|uart_tx_state.TX_BYTE              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_tx_state.END                  ; uart:u_uart|uart_tx_state.END                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.BEGIN       ; uart_debug:u_uart_debug|uart_state.BEGIN       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[1]             ; uart_debug:u_uart_debug|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[3]             ; uart_debug:u_uart_debug|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE   ; uart_debug:u_uart_debug|uart_state.SEND_BYTE   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.END         ; uart_debug:u_uart_debug|uart_state.END         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[2]            ; uart_debug:u_uart_debug|byte_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[0]            ; uart_debug:u_uart_debug|byte_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[1]            ; uart_debug:u_uart_debug|byte_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_state.BEGIN                ; uart:u_uart|uart_rx_state.BEGIN                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_state.RX_BYTE              ; uart:u_uart|uart_rx_state.RX_BYTE              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_state.END                  ; uart:u_uart|uart_rx_state.END                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_state.IDLE                 ; uart:u_uart|uart_rx_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_evalue[4]                  ; timer:u_timer|timer_evalue[4]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_data_buf_temp[7]           ; uart:u_uart|uart_rx_data_buf_temp[7]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[11]                   ; timer:u_timer|timer_ctrl[11]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[23]                   ; timer:u_timer|timer_ctrl[23]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[29]                      ; gpio:u_gpio|gpio_ctrl[29]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[29]                      ; gpio:u_gpio|gpio_data[29]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[13]                      ; gpio:u_gpio|gpio_ctrl[13]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[13]                      ; gpio:u_gpio|gpio_data[13]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[13]                   ; timer:u_timer|timer_ctrl[13]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[21]                      ; gpio:u_gpio|gpio_ctrl[21]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[21]                      ; gpio:u_gpio|gpio_data[21]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a26~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 3.876 ; 3.747 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.787 ; 2.869 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 1.540 ; 1.627 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; -0.107 ; -0.326 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.324  ; 0.101  ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.110 ; -1.195 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.224 ; 7.538 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 6.636 ; 7.010 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.224 ; 7.538 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 6.785 ; 6.976 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 6.141 ; 6.241 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 6.267 ; 6.438 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 5.911 ; 6.008 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 6.386 ; 6.747 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 6.950 ; 7.253 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 6.528 ; 6.712 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 5.911 ; 6.008 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 6.032 ; 6.198 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -12.457 ; -18441.401       ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.177 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2919.885                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.457 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.108      ; 13.574     ;
; -12.450 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.107      ; 13.566     ;
; -12.428 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.108      ; 13.545     ;
; -12.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.119      ; 13.543     ;
; -12.414 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.117      ; 13.540     ;
; -12.411 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.116      ; 13.536     ;
; -12.406 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.529     ;
; -12.387 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.510     ;
; -12.380 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.502     ;
; -12.376 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.117      ; 13.502     ;
; -12.369 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 13.494     ;
; -12.358 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.481     ;
; -12.352 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.108      ; 13.469     ;
; -12.349 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.476     ;
; -12.347 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.117      ; 13.473     ;
; -12.345 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.479     ;
; -12.345 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.107      ; 13.461     ;
; -12.344 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 13.476     ;
; -12.341 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.122      ; 13.472     ;
; -12.340 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.117      ; 13.466     ;
; -12.336 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.465     ;
; -12.334 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.128      ; 13.471     ;
; -12.333 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 13.468     ;
; -12.330 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.464     ;
; -12.327 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.451     ;
; -12.325 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 13.457     ;
; -12.323 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.108      ; 13.440     ;
; -12.321 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.112      ; 13.442     ;
; -12.320 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 13.443     ;
; -12.318 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.026     ; 13.279     ;
; -12.314 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.111      ; 13.434     ;
; -12.310 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.119      ; 13.438     ;
; -12.309 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.117      ; 13.435     ;
; -12.306 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.111      ; 13.426     ;
; -12.306 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.116      ; 13.431     ;
; -12.301 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.424     ;
; -12.298 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.422     ;
; -12.296 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.418     ;
; -12.292 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.112      ; 13.413     ;
; -12.291 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.117      ; 13.417     ;
; -12.289 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.252     ;
; -12.289 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.024     ; 13.252     ;
; -12.289 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.024     ; 13.252     ;
; -12.289 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.112      ; 13.410     ;
; -12.288 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.251     ;
; -12.288 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.251     ;
; -12.285 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.126      ; 13.420     ;
; -12.284 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.105      ; 13.398     ;
; -12.284 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 13.417     ;
; -12.284 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 13.409     ;
; -12.283 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.406     ;
; -12.281 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 13.413     ;
; -12.279 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 13.411     ;
; -12.279 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.124      ; 13.412     ;
; -12.278 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.121      ; 13.408     ;
; -12.276 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.406     ;
; -12.276 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.398     ;
; -12.275 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.404     ;
; -12.270 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.397     ;
; -12.270 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 13.402     ;
; -12.268 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.127      ; 13.404     ;
; -12.267 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.389     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.229     ;
; -12.262 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.117      ; 13.388     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.024     ; 13.223     ;
; -12.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.384     ;
; -12.259 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 13.394     ;
; -12.254 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.124      ; 13.387     ;
; -12.254 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.377     ;
; -12.253 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.122      ; 13.384     ;
; -12.253 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 13.376     ;
; -12.250 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.380     ;
; -12.249 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.128      ; 13.386     ;
; -12.248 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 13.383     ;
; -12.248 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.020     ; 13.215     ;
; -12.245 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.119      ; 13.373     ;
; -12.245 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.379     ;
; -12.244 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.371     ;
; -12.242 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.110      ; 13.361     ;
; -12.241 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.375     ;
; -12.240 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 13.372     ;
; -12.240 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 13.372     ;
; -12.237 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.122      ; 13.368     ;
; -12.237 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.017     ; 13.207     ;
; -12.236 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.112      ; 13.357     ;
; -12.236 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.117      ; 13.362     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; gpio:u_gpio|gpio_ctrl[27]                                   ; gpio:u_gpio|gpio_ctrl[27]                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; gpio:u_gpio|gpio_data[8]                                    ; gpio:u_gpio|gpio_data[8]                                    ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; gpio:u_gpio|gpio_ctrl[8]                                    ; gpio:u_gpio|gpio_ctrl[8]                                    ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; gpio:u_gpio|gpio_data[23]                                   ; gpio:u_gpio|gpio_data[23]                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[0]                                    ; gpio:u_gpio|gpio_ctrl[0]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[14]                                   ; gpio:u_gpio|gpio_data[14]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[14]                                   ; gpio:u_gpio|gpio_ctrl[14]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; timer:u_timer|timer_ctrl[26]                                ; timer:u_timer|timer_ctrl[26]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[26]                                   ; gpio:u_gpio|gpio_ctrl[26]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[26]                                   ; gpio:u_gpio|gpio_data[26]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[18]                                   ; gpio:u_gpio|gpio_ctrl[18]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[17]                                   ; gpio:u_gpio|gpio_ctrl[17]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[9]                                    ; gpio:u_gpio|gpio_ctrl[9]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[9]                                    ; gpio:u_gpio|gpio_data[9]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[4]                                    ; gpio:u_gpio|gpio_ctrl[4]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[4]                                    ; gpio:u_gpio|gpio_data[4]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[20]                                   ; gpio:u_gpio|gpio_ctrl[20]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[23]                                   ; gpio:u_gpio|gpio_ctrl[23]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[7]                                    ; gpio:u_gpio|gpio_data[7]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[10]                                   ; gpio:u_gpio|gpio_ctrl[10]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[10]                                   ; gpio:u_gpio|gpio_data[10]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[15]                                   ; gpio:u_gpio|gpio_ctrl[15]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[31]                                   ; gpio:u_gpio|gpio_data[31]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[31]                                   ; gpio:u_gpio|gpio_ctrl[31]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[3]                                    ; gpio:u_gpio|gpio_ctrl[3]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[5]                                    ; gpio:u_gpio|gpio_ctrl[5]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; timer:u_timer|timer_ctrl[16]                                ; timer:u_timer|timer_ctrl[16]                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[16]                                   ; gpio:u_gpio|gpio_ctrl[16]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[1]                                    ; gpio:u_gpio|gpio_ctrl[1]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[1]                                    ; gpio:u_gpio|gpio_data[1]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[2]                                    ; gpio:u_gpio|gpio_ctrl[2]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; timer:u_timer|timer_ctrl[6]                                 ; timer:u_timer|timer_ctrl[6]                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[6]                                    ; gpio:u_gpio|gpio_ctrl[6]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[6]                                    ; gpio:u_gpio|gpio_data[6]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[24]                                ; timer:u_timer|timer_ctrl[24]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[24]                                   ; gpio:u_gpio|gpio_ctrl[24]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[24]                                   ; gpio:u_gpio|gpio_data[24]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[8]                                 ; timer:u_timer|timer_ctrl[8]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE              ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.BEGIN                             ; uart:u_uart|uart_tx_state.BEGIN                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.TX_BYTE                           ; uart:u_uart|uart_tx_state.TX_BYTE                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[0]                                   ; uart:u_uart|tx_bit_cnt[0]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[1]                                   ; uart:u_uart|tx_bit_cnt[1]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[2]                                   ; uart:u_uart|tx_bit_cnt[2]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[3]                                   ; uart:u_uart|tx_bit_cnt[3]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.END                               ; uart:u_uart|uart_tx_state.END                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|bit_cnt[1]                          ; uart_debug:u_uart_debug|bit_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|bit_cnt[3]                          ; uart_debug:u_uart_debug|bit_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.END                      ; uart_debug:u_uart_debug|uart_state.END                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[2]                         ; uart_debug:u_uart_debug|byte_cnt[2]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[0]                         ; uart_debug:u_uart_debug|byte_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[1]                         ; uart_debug:u_uart_debug|byte_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.BEGIN                             ; uart:u_uart|uart_rx_state.BEGIN                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.RX_BYTE                           ; uart:u_uart|uart_rx_state.RX_BYTE                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[1]                                   ; uart:u_uart|rx_bit_cnt[1]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[2]                                   ; uart:u_uart|rx_bit_cnt[2]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[3]                                   ; uart:u_uart|rx_bit_cnt[3]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.END                               ; uart:u_uart|uart_rx_state.END                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.IDLE                              ; uart:u_uart|uart_rx_state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[10]                       ; uart:u_uart|uart_rx_data_buf_temp[10]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[4]                               ; timer:u_timer|timer_evalue[4]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[7]                        ; uart:u_uart|uart_rx_data_buf_temp[7]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[11]                       ; uart:u_uart|uart_rx_data_buf_temp[11]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[11]                                ; timer:u_timer|timer_ctrl[11]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[23]                                ; timer:u_timer|timer_ctrl[23]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[8]                        ; uart:u_uart|uart_rx_data_buf_temp[8]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[29]                                   ; gpio:u_gpio|gpio_ctrl[29]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[29]                                   ; gpio:u_gpio|gpio_data[29]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[29]                                ; timer:u_timer|timer_ctrl[29]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[13]                                   ; gpio:u_gpio|gpio_ctrl[13]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[13]                                   ; gpio:u_gpio|gpio_data[13]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[13]                                ; timer:u_timer|timer_ctrl[13]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[13]                       ; uart:u_uart|uart_rx_data_buf_temp[13]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[21]                                   ; gpio:u_gpio|gpio_ctrl[21]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[21]                                   ; gpio:u_gpio|gpio_data[21]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[21]                                ; timer:u_timer|timer_ctrl[21]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[27]                                   ; gpio:u_gpio|gpio_data[27]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[27]                                ; timer:u_timer|timer_ctrl[27]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[14]                       ; uart:u_uart|uart_rx_data_buf_temp[14]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[14]                                ; timer:u_timer|timer_ctrl[14]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[18]                                   ; gpio:u_gpio|gpio_data[18]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[18]                                ; timer:u_timer|timer_ctrl[18]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[8]                               ; timer:u_timer|timer_evalue[8]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[17]                                   ; gpio:u_gpio|gpio_data[17]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[17]                                ; timer:u_timer|timer_ctrl[17]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[9]                        ; uart:u_uart|uart_rx_data_buf_temp[9]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[9]                                 ; timer:u_timer|timer_ctrl[9]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[19]                                   ; gpio:u_gpio|gpio_ctrl[19]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[19]                                   ; gpio:u_gpio|gpio_data[19]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[19]                                ; timer:u_timer|timer_ctrl[19]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[30]                                   ; gpio:u_gpio|gpio_data[30]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[30]                                   ; gpio:u_gpio|gpio_ctrl[30]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[28]                                   ; gpio:u_gpio|gpio_ctrl[28]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[28]                                   ; gpio:u_gpio|gpio_data[28]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[28]                                ; timer:u_timer|timer_ctrl[28]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[4]                        ; uart:u_uart|uart_rx_data_buf_temp[4]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[32]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[33]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[34]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[35]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[36]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[37]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[38]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[39]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[40]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[41]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[42]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[43]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[44]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[45]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[46]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[47]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[48]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[49]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[50]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[51]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[52]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[53]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[54]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[55]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[56]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[57]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[58]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[59]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[60]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[61]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[62]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[63]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1_sign ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[32]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[33]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[34]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[35]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[36]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[37]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[38]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[39]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[40]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[41]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[42]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[43]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[44]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[45]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[46]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[47]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[48]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[49]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[50]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[51]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[52]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[53]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[54]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[55]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[56]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[57]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[58]  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 1.712 ; 2.152 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 1.294 ; 1.636 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 0.813 ; 1.403 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; -0.142 ; -0.409 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.130  ; -0.170 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -0.604 ; -1.186 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 3.817 ; 3.735 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 3.547 ; 3.471 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 3.817 ; 3.735 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 3.573 ; 3.507 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.273 ; 3.215 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.348 ; 3.287 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 3.167 ; 3.111 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 3.430 ; 3.357 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 3.690 ; 3.611 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 3.456 ; 3.392 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.167 ; 3.111 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.240 ; 3.181 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -29.224    ; 0.177 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -29.224    ; 0.177 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -45147.739 ; 0.0   ; 0.0      ; 0.0     ; -4327.828           ;
;  clk             ; -45147.739 ; 0.000 ; N/A      ; N/A     ; -4327.828           ;
+------------------+------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.053 ; 4.016 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.953 ; 3.004 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 1.765 ; 2.002 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; -0.107 ; -0.234 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.351  ; 0.218  ; Rise       ; clk             ;
; uart_rx        ; clk        ; -0.604 ; -1.186 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.992 ; 8.187 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 7.364 ; 7.613 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.992 ; 8.187 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.502 ; 7.632 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 6.799 ; 6.868 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 6.943 ; 7.062 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 3.167 ; 3.111 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 3.430 ; 3.357 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 3.690 ; 3.611 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 3.456 ; 3.392 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.167 ; 3.111 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.240 ; 3.181 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_debug_pin          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 1489  ; 1489 ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Aug 12 21:55:16 2023
Info: Command: quartus_sta cpu_prj -c cpu_prj
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_prj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -29.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.224    -45147.739 clk 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.431         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -4327.828 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -26.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -26.973    -41916.778 clk 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.381         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -4327.828 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.457    -18441.401 clk 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.177         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2919.885 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4854 megabytes
    Info: Processing ended: Sat Aug 12 21:55:20 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


