Fitter report for FPU
Thu Dec 04 12:33:06 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 04 12:33:06 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; FPU                                             ;
; Top-level Entity Name              ; MAC_FP_16                                       ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX22CF19C6                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 640 / 21,280 ( 3 % )                            ;
;     Total combinational functions  ; 640 / 21,280 ( 3 % )                            ;
;     Dedicated logic registers      ; 276 / 21,280 ( 1 % )                            ;
; Total registers                    ; 276                                             ;
; Total pins                         ; 50 / 167 ( 30 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                                  ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                                   ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                                   ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                                   ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 3.33        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-8         ;  22.2%      ;
;     Processors 9-12        ;  11.1%      ;
+----------------------------+-------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; Acc_Out[0]  ; Incomplete set of assignments ;
; Acc_Out[1]  ; Incomplete set of assignments ;
; Acc_Out[2]  ; Incomplete set of assignments ;
; Acc_Out[3]  ; Incomplete set of assignments ;
; Acc_Out[4]  ; Incomplete set of assignments ;
; Acc_Out[5]  ; Incomplete set of assignments ;
; Acc_Out[6]  ; Incomplete set of assignments ;
; Acc_Out[7]  ; Incomplete set of assignments ;
; Acc_Out[8]  ; Incomplete set of assignments ;
; Acc_Out[9]  ; Incomplete set of assignments ;
; Acc_Out[10] ; Incomplete set of assignments ;
; Acc_Out[11] ; Incomplete set of assignments ;
; Acc_Out[12] ; Incomplete set of assignments ;
; Acc_Out[13] ; Incomplete set of assignments ;
; Acc_Out[14] ; Incomplete set of assignments ;
; Acc_Out[15] ; Incomplete set of assignments ;
; rst         ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; A[10]       ; Incomplete set of assignments ;
; B[10]       ; Incomplete set of assignments ;
; A[11]       ; Incomplete set of assignments ;
; B[11]       ; Incomplete set of assignments ;
; A[12]       ; Incomplete set of assignments ;
; B[12]       ; Incomplete set of assignments ;
; B[13]       ; Incomplete set of assignments ;
; A[13]       ; Incomplete set of assignments ;
; A[14]       ; Incomplete set of assignments ;
; B[14]       ; Incomplete set of assignments ;
; B[9]        ; Incomplete set of assignments ;
; B[8]        ; Incomplete set of assignments ;
; A[9]        ; Incomplete set of assignments ;
; A[8]        ; Incomplete set of assignments ;
; B[7]        ; Incomplete set of assignments ;
; B[6]        ; Incomplete set of assignments ;
; B[5]        ; Incomplete set of assignments ;
; B[4]        ; Incomplete set of assignments ;
; B[3]        ; Incomplete set of assignments ;
; B[2]        ; Incomplete set of assignments ;
; B[1]        ; Incomplete set of assignments ;
; B[0]        ; Incomplete set of assignments ;
; A[7]        ; Incomplete set of assignments ;
; A[6]        ; Incomplete set of assignments ;
; A[5]        ; Incomplete set of assignments ;
; A[4]        ; Incomplete set of assignments ;
; A[3]        ; Incomplete set of assignments ;
; A[2]        ; Incomplete set of assignments ;
; A[1]        ; Incomplete set of assignments ;
; A[0]        ; Incomplete set of assignments ;
; A[15]       ; Incomplete set of assignments ;
; B[15]       ; Incomplete set of assignments ;
+-------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1028 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1028 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1018    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/FPU_ADD_MUL/output_files/FPU.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 640 / 21,280 ( 3 % ) ;
;     -- Combinational with no register       ; 364                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 276                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 216                  ;
;     -- 3 input functions                    ; 191                  ;
;     -- <=2 input functions                  ; 233                  ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 497                  ;
;     -- arithmetic mode                      ; 143                  ;
;                                             ;                      ;
; Total registers*                            ; 276 / 22,031 ( 1 % ) ;
;     -- Dedicated logic registers            ; 276 / 21,280 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 44 / 1,330 ( 3 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 50 / 167 ( 30 % )    ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M9Ks                                        ; 0 / 84 ( 0 % )       ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 1 / 20 ( 5 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )        ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 8%         ;
; Maximum fan-out                             ; 276                  ;
; Highest non-global fan-out                  ; 258                  ;
; Total fan-out                               ; 2621                 ;
; Average fan-out                             ; 2.55                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 640 / 21280 ( 3 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 364                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 276                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 216                 ; 0                              ;
;     -- 3 input functions                    ; 191                 ; 0                              ;
;     -- <=2 input functions                  ; 233                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 497                 ; 0                              ;
;     -- arithmetic mode                      ; 143                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 276                 ; 0                              ;
;     -- Dedicated logic registers            ; 276 / 21280 ( 1 % ) ; 0 / 21280 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 44 / 1330 ( 3 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 50                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )      ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2616                ; 5                              ;
;     -- Registered Connections               ; 751                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 34                  ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; A[0]  ; F18   ; 6        ; 52           ; 30           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[10] ; V12   ; 4        ; 27           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[11] ; C15   ; 7        ; 41           ; 41           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[12] ; D17   ; 6        ; 52           ; 31           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[13] ; J17   ; 6        ; 52           ; 23           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[14] ; D15   ; 7        ; 46           ; 41           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[15] ; B10   ; 8        ; 21           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[1]  ; K15   ; 5        ; 52           ; 18           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[2]  ; C13   ; 7        ; 36           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[3]  ; M18   ; 5        ; 52           ; 19           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[4]  ; L18   ; 5        ; 52           ; 19           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[5]  ; C12   ; 7        ; 36           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[6]  ; C14   ; 7        ; 43           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[7]  ; G15   ; 6        ; 52           ; 28           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[8]  ; D13   ; 7        ; 41           ; 41           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[9]  ; A14   ; 7        ; 34           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[0]  ; D12   ; 7        ; 31           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[10] ; H16   ; 6        ; 52           ; 28           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[11] ; A18   ; 7        ; 46           ; 41           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[12] ; B15   ; 7        ; 41           ; 41           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[13] ; K16   ; 5        ; 52           ; 18           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[14] ; D18   ; 6        ; 52           ; 31           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[15] ; D10   ; 7        ; 29           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[1]  ; A13   ; 7        ; 31           ; 41           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[2]  ; B13   ; 7        ; 31           ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[3]  ; G17   ; 6        ; 52           ; 27           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[4]  ; B16   ; 7        ; 38           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[5]  ; G18   ; 6        ; 52           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[6]  ; E12   ; 7        ; 41           ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[7]  ; D14   ; 7        ; 43           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[8]  ; A16   ; 7        ; 38           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[9]  ; A15   ; 7        ; 34           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk   ; M10   ; 3A       ; 27           ; 0            ; 14           ; 276                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst   ; V11   ; 4        ; 27           ; 0            ; 7            ; 258                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Acc_Out[0]  ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[10] ; F17   ; 6        ; 52           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[11] ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[12] ; P10   ; 3        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[13] ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[14] ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[15] ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[1]  ; A11   ; 8        ; 23           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[2]  ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[3]  ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[4]  ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[5]  ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[6]  ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[7]  ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[8]  ; E18   ; 6        ; 52           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Acc_Out[9]  ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE            ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS              ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE   ; Use as regular IO        ; B[5]             ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn ; Use as regular IO        ; Acc_Out[8]       ; Dual Purpose Pin          ;
; A4       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG              ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                  ; -                        ; -                ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 2 / 26 ( 8 % )   ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 2 / 28 ( 7 % )   ; 2.5V          ; --           ; --               ;
; 5        ; 4 / 20 ( 20 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 12 / 18 ( 67 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 20 / 28 ( 71 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 10 / 23 ( 43 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; Acc_Out[6]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; Acc_Out[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; Acc_Out[15]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; Acc_Out[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; B[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; A[9]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; B[9]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; B[8]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 122        ; 7        ; B[11]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; Acc_Out[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; A[15]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; B[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; B[12]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; B[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 151        ; 8        ; Acc_Out[11]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; Acc_Out[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; Acc_Out[4]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; A[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; A[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; A[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; A[11]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; Acc_Out[5]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; B[15]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; Acc_Out[7]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; B[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; A[8]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; B[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; A[14]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; A[12]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; B[14]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; Acc_Out[14]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; B[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; Acc_Out[8]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F17      ; 102        ; 6        ; Acc_Out[10]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; A[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; A[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; Acc_Out[9]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; B[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; B[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; B[10]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; Acc_Out[13]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; A[13]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; A[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; B[13]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; A[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; A[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 89         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; Acc_Out[12]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 51         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 49         ; 4        ; rst                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; A[10]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                               ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; |MAC_FP_16                                 ; 640 (0)     ; 276 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 50   ; 0            ; 364 (0)      ; 0 (0)             ; 276 (0)          ; |MAC_FP_16                                                                                        ; work         ;
;    |FP_Add_16:u_adder|                     ; 182 (115)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 171 (106)    ; 0 (0)             ; 11 (9)           ; |MAC_FP_16|FP_Add_16:u_adder                                                                      ; work         ;
;       |ei_adder32:u_mant_add|              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add                                                ; work         ;
;          |full_adder:ADD_LOOP[19].fa|      ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa                     ; work         ;
;          |full_adder:ADD_LOOP[21].fa|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[21].fa                     ; work         ;
;          |full_adder:ADD_LOOP[22].fa|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[22].fa                     ; work         ;
;          |full_adder:ADD_LOOP[23].fa|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[23].fa                     ; work         ;
;          |full_adder:ADD_LOOP[24].fa|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[24].fa                     ; work         ;
;          |full_adder:ADD_LOOP[25].fa|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[25].fa                     ; work         ;
;          |full_adder:ADD_LOOP[26].fa|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[26].fa                     ; work         ;
;          |full_adder:ADD_LOOP[27].fa|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[27].fa                     ; work         ;
;          |full_adder:ADD_LOOP[28].fa|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[28].fa                     ; work         ;
;          |full_adder:ADD_LOOP[29].fa|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[29].fa                     ; work         ;
;          |full_adder:ADD_LOOP[30].fa|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[30].fa                     ; work         ;
;       |ei_adder8:u_abs_diff|               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_abs_diff                                                 ; work         ;
;          |full_adder:LOOP_8[1].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_abs_diff|full_adder:LOOP_8[1].fa                         ; work         ;
;          |full_adder:LOOP_8[2].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_abs_diff|full_adder:LOOP_8[2].fa                         ; work         ;
;          |full_adder:LOOP_8[3].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_abs_diff|full_adder:LOOP_8[3].fa                         ; work         ;
;       |ei_adder8:u_cmp_exp|                ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_cmp_exp                                                  ; work         ;
;          |full_adder:LOOP_8[0].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[0].fa                          ; work         ;
;          |full_adder:LOOP_8[1].fa|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[1].fa                          ; work         ;
;          |full_adder:LOOP_8[2].fa|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[2].fa                          ; work         ;
;          |full_adder:LOOP_8[3].fa|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[3].fa                          ; work         ;
;          |full_adder:LOOP_8[4].fa|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[4].fa                          ; work         ;
;       |ei_adder8:u_norm_exp|               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_norm_exp                                                 ; work         ;
;          |full_adder:LOOP_8[0].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Add_16:u_adder|ei_adder8:u_norm_exp|full_adder:LOOP_8[0].fa                         ; work         ;
;    |FP_Mul_16:u_multiplier|                ; 418 (74)    ; 260 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (23)     ; 0 (0)             ; 260 (51)         ; |MAC_FP_16|FP_Mul_16:u_multiplier                                                                 ; work         ;
;       |Mantissa_Multiplier_16:u_mant_mult| ; 332 (38)    ; 209 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 123 (26)     ; 0 (0)             ; 209 (12)         ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult                              ; work         ;
;          |ei_multiplier:u_HH|              ; 29 (4)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 25 (0)           ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH           ; work         ;
;             |regN:ra|                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra   ; work         ;
;             |regN:rb|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rb   ; work         ;
;             |regN:rout|                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout ; work         ;
;             |regN:rr10|                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10 ; work         ;
;             |regN:rr11|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr11 ; work         ;
;             |regN:rr20|                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20 ; work         ;
;          |ei_multiplier:u_HL|              ; 73 (16)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 57 (0)           ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL           ; work         ;
;             |regN:rb|                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb   ; work         ;
;             |regN:rout|                    ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout ; work         ;
;             |regN:rr10|                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10 ; work         ;
;             |regN:rr11|                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11 ; work         ;
;             |regN:rr12|                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12 ; work         ;
;             |regN:rr13|                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13 ; work         ;
;             |regN:rr20|                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20 ; work         ;
;             |regN:rr21|                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21 ; work         ;
;          |ei_multiplier:u_LH|              ; 63 (14)     ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 49 (0)           ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH           ; work         ;
;             |regN:ra|                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra   ; work         ;
;             |regN:rout|                    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout ; work         ;
;             |regN:rr10|                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10 ; work         ;
;             |regN:rr11|                    ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11 ; work         ;
;             |regN:rr20|                    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20 ; work         ;
;          |ei_multiplier:u_LL|              ; 130 (56)    ; 67 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (56)      ; 0 (0)             ; 67 (0)           ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL           ; work         ;
;             |regN:rout|                    ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout ; work         ;
;             |regN:rr10|                    ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10 ; work         ;
;             |regN:rr11|                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11 ; work         ;
;             |regN:rr12|                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12 ; work         ;
;             |regN:rr13|                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13 ; work         ;
;             |regN:rr20|                    ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20 ; work         ;
;             |regN:rr21|                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |MAC_FP_16|FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21 ; work         ;
;       |ei_adder8:u_add_exp1|               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1                                            ; work         ;
;          |full_adder:LOOP_8[0].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[0].fa                    ; work         ;
;          |full_adder:LOOP_8[1].fa|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa                    ; work         ;
;          |full_adder:LOOP_8[2].fa|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[2].fa                    ; work         ;
;          |full_adder:LOOP_8[3].fa|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa                    ; work         ;
;       |ei_adder8:u_inc_exp|                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_inc_exp                                             ; work         ;
;          |full_adder:LOOP_8[2].fa|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_inc_exp|full_adder:LOOP_8[2].fa                     ; work         ;
;       |ei_adder8:u_sub_bias|               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias                                            ; work         ;
;          |full_adder:LOOP_8[2].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[2].fa                    ; work         ;
;          |full_adder:LOOP_8[3].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[3].fa                    ; work         ;
;          |full_adder:LOOP_8[4].fa|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MAC_FP_16|FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[4].fa                    ; work         ;
;    |regN:u_acc_reg|                        ; 51 (51)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 16 (16)          ; |MAC_FP_16|regN:u_acc_reg                                                                         ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Acc_Out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Acc_Out[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A[10]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B[10]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[11]       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[11]       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; A[12]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[12]       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[13]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[13]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[14]       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[14]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[9]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[8]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; A[9]        ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; A[8]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[7]        ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[6]        ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[4]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[2]        ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[1]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[0]        ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; A[7]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[6]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; A[5]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; A[4]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[2]        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; A[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[15]       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[15]       ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; rst                                                                                             ;                   ;         ;
; clk                                                                                             ;                   ;         ;
; A[10]                                                                                           ;                   ;         ;
; B[10]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|sum~0                ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[2].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[0].fa|sum~0                ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~2                                                         ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|pipe_e~29                                                         ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|pipe_e~30                                                         ; 0                 ; 6       ;
; A[11]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|sum~0                ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~2                                                         ; 0                 ; 6       ;
; B[11]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|sum~0                ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~2                                                         ; 0                 ; 6       ;
; A[12]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[2].fa|sum~0                ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[2].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~3                                                         ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa|sum~0                ; 0                 ; 6       ;
; B[12]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[2].fa|sum~0                ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[2].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~3                                                         ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa|sum~0                ; 0                 ; 6       ;
; B[13]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[3].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~3                                                         ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|pipe_e~27                                                         ; 0                 ; 6       ;
; A[13]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[3].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa|cout~0               ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~3                                                         ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa|sum~0                ; 0                 ; 6       ;
; A[14]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|pipe_e[0][4]~24                                                   ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~3                                                         ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[4].fa|sum~0                ; 0                 ; 6       ;
; B[14]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|pipe_e[0][4]~24                                                   ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~3                                                         ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[4].fa|sum~0                ; 1                 ; 6       ;
; B[9]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rb|q~0 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~2                                                         ; 0                 ; 6       ;
; B[8]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rb|q~1 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~2                                                         ; 0                 ; 6       ;
; A[9]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q~0 ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~2                                                         ; 1                 ; 6       ;
; A[8]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q~1 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~2                                                         ; 0                 ; 6       ;
; B[7]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~0 ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~1                                                         ; 1                 ; 6       ;
; B[6]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~1 ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~1                                                         ; 1                 ; 6       ;
; B[5]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~2 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~1                                                         ; 0                 ; 6       ;
; B[4]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~3 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~1                                                         ; 0                 ; 6       ;
; B[3]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~4 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~0                                                         ; 0                 ; 6       ;
; B[2]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~5 ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~0                                                         ; 1                 ; 6       ;
; B[1]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~6 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~0                                                         ; 0                 ; 6       ;
; B[0]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~7 ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr1~0                                                         ; 1                 ; 6       ;
; A[7]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~0 ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~1                                                         ; 1                 ; 6       ;
; A[6]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~1 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~1                                                         ; 0                 ; 6       ;
; A[5]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~2 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~1                                                         ; 0                 ; 6       ;
; A[4]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~3 ; 1                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~1                                                         ; 1                 ; 6       ;
; A[3]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~4 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~0                                                         ; 0                 ; 6       ;
; A[2]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~5 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~0                                                         ; 0                 ; 6       ;
; A[1]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~6 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~0                                                         ; 0                 ; 6       ;
; A[0]                                                                                            ;                   ;         ;
;      - FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~7 ; 0                 ; 6       ;
;      - FP_Mul_16:u_multiplier|WideOr0~0                                                         ; 0                 ; 6       ;
; A[15]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|s_calc                                                            ; 0                 ; 6       ;
; B[15]                                                                                           ;                   ;         ;
;      - FP_Mul_16:u_multiplier|s_calc                                                            ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                        ;
+------+----------+---------+-------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+-------------+--------+----------------------+------------------+---------------------------+
; clk  ; PIN_M10  ; 276     ; Clock       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; rst  ; PIN_V11  ; 258     ; Sync. clear ; no     ; --                   ; --               ; --                        ;
+------+----------+---------+-------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_M10  ; 276     ; 11                                   ; Global Clock         ; GCLK17           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                       ; 258     ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[4].fa|cout~3                            ; 31      ;
; FP_Add_16:u_adder|shift_amt[2]~0                                                                ; 29      ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[4].fa|cout~2                            ; 29      ;
; regN:u_acc_reg|q[10]                                                                            ; 27      ;
; FP_Mul_16:u_multiplier|Mul_Out[10]                                                              ; 26      ;
; FP_Add_16:u_adder|shift_amt[3]~2                                                                ; 22      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q[2]       ; 21      ;
; FP_Add_16:u_adder|ShiftRight0~40                                                                ; 15      ;
; FP_Add_16:u_adder|shift_amt[1]~1                                                                ; 15      ;
; regN:u_acc_reg|q[0]~0                                                                           ; 15      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[21]                             ; 14      ;
; FP_Add_16:u_adder|ShiftRight0~11                                                                ; 13      ;
; FP_Add_16:u_adder|WideOr0~4                                                                     ; 13      ;
; regN:u_acc_reg|q[14]                                                                            ; 13      ;
; FP_Mul_16:u_multiplier|Mul_Out[12]~4                                                            ; 12      ;
; regN:u_acc_reg|q[0]~3                                                                           ; 12      ;
; FP_Add_16:u_adder|WideOr1~4                                                                     ; 12      ;
; FP_Mul_16:u_multiplier|Mul_Out[14]                                                              ; 12      ;
; regN:u_acc_reg|q[15]                                                                            ; 12      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[1]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[2]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[3]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[4]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[5]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[6]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[7]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[1]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[2]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[3]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[4]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[5]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[6]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[7]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q[0]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q[1]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rb|q[0]       ; 11      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rb|q[1]       ; 11      ;
; regN:u_acc_reg|q[3]~10                                                                          ; 11      ;
; FP_Add_16:u_adder|ShiftRight0~30                                                                ; 11      ;
; FP_Add_16:u_adder|real_overflow~2                                                               ; 10      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q[0]       ; 10      ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q[0]       ; 10      ;
; FP_Add_16:u_adder|do_sub~0                                                                      ; 10      ;
; FP_Mul_16:u_multiplier|Mul_Out[15]                                                              ; 10      ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[0].fa|sum~0                             ; 8       ;
; FP_Add_16:u_adder|ei_adder8:u_abs_diff|full_adder:LOOP_8[1].fa|cout~0                           ; 8       ;
; regN:u_acc_reg|q[12]                                                                            ; 8       ;
; regN:u_acc_reg|q[7]                                                                             ; 8       ;
; B[10]~input                                                                                     ; 7       ;
; A[10]~input                                                                                     ; 7       ;
; FP_Mul_16:u_multiplier|Mul_Out[7]                                                               ; 7       ;
; FP_Mul_16:u_multiplier|Mul_Out[12]                                                              ; 7       ;
; regN:u_acc_reg|q[13]                                                                            ; 7       ;
; regN:u_acc_reg|q[11]                                                                            ; 7       ;
; regN:u_acc_reg|q[0]                                                                             ; 7       ;
; FP_Add_16:u_adder|ShiftRight0~38                                                                ; 6       ;
; FP_Mul_16:u_multiplier|Mul_Out[13]                                                              ; 6       ;
; FP_Mul_16:u_multiplier|Mul_Out[11]                                                              ; 6       ;
; regN:u_acc_reg|q[9]                                                                             ; 6       ;
; regN:u_acc_reg|q[8]                                                                             ; 6       ;
; regN:u_acc_reg|q[6]                                                                             ; 6       ;
; regN:u_acc_reg|q[5]                                                                             ; 6       ;
; regN:u_acc_reg|q[4]                                                                             ; 6       ;
; regN:u_acc_reg|q[3]                                                                             ; 6       ;
; regN:u_acc_reg|q[2]                                                                             ; 6       ;
; regN:u_acc_reg|q[1]                                                                             ; 6       ;
; FP_Mul_16:u_multiplier|pipe_e[0][4]~25                                                          ; 5       ;
; FP_Mul_16:u_multiplier|pipe_z[4]                                                                ; 5       ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[1].fa|sum~0                             ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[0]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[1]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[2]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[3]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[4]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[5]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[6]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[8]                                                               ; 5       ;
; FP_Mul_16:u_multiplier|Mul_Out[9]                                                               ; 5       ;
; A[13]~input                                                                                     ; 4       ;
; B[13]~input                                                                                     ; 4       ;
; B[12]~input                                                                                     ; 4       ;
; A[12]~input                                                                                     ; 4       ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[4].fa|cout~4                            ; 4       ;
; FP_Add_16:u_adder|ShiftRight0~83                                                                ; 4       ;
; FP_Mul_16:u_multiplier|pipe_e[4][0]                                                             ; 4       ;
; FP_Add_16:u_adder|exp_common[1]~1                                                               ; 4       ;
; FP_Add_16:u_adder|ei_adder8:u_norm_exp|full_adder:LOOP_8[0].fa|cout~0                           ; 4       ;
; FP_Add_16:u_adder|ShiftRight0~70                                                                ; 4       ;
; FP_Add_16:u_adder|ShiftRight0~41                                                                ; 4       ;
; FP_Add_16:u_adder|ShiftRight0~35                                                                ; 4       ;
; FP_Add_16:u_adder|ShiftRight0~33                                                                ; 4       ;
; FP_Add_16:u_adder|ShiftRight0~10                                                                ; 4       ;
; FP_Add_16:u_adder|ei_adder8:u_abs_diff|full_adder:LOOP_8[3].fa|cout~0                           ; 4       ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[1].fa|cout~0                            ; 4       ;
; B[14]~input                                                                                     ; 3       ;
; A[14]~input                                                                                     ; 3       ;
; B[11]~input                                                                                     ; 3       ;
; A[11]~input                                                                                     ; 3       ;
; FP_Add_16:u_adder|operand2[27]~29                                                               ; 3       ;
; FP_Add_16:u_adder|operand2[22]~27                                                               ; 3       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|cout~0                      ; 3       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[1].fa|sum~0                       ; 3       ;
; FP_Mul_16:u_multiplier|pipe_e[4][1]                                                             ; 3       ;
; FP_Add_16:u_adder|exp_common[2]~2                                                               ; 3       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[30].fa|cout~0                       ; 3       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[26].fa|cout~0                       ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~79                                                                ; 3       ;
; FP_Add_16:u_adder|m_big_32[23]~8                                                                ; 3       ;
; FP_Add_16:u_adder|m_big_32[27]~4                                                                ; 3       ;
; FP_Add_16:u_adder|operand2[28]~26                                                               ; 3       ;
; FP_Add_16:u_adder|operand2[31]~24                                                               ; 3       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[21].fa|cout~0                       ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~69                                                                ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~68                                                                ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~58                                                                ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~55                                                                ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~43                                                                ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~42                                                                ; 3       ;
; FP_Add_16:u_adder|mant_small[0]~0                                                               ; 3       ;
; FP_Add_16:u_adder|m_big_32[22]~0                                                                ; 3       ;
; FP_Add_16:u_adder|ShiftRight0~28                                                                ; 3       ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[2].fa|cout~0                            ; 3       ;
; A[0]~input                                                                                      ; 2       ;
; A[1]~input                                                                                      ; 2       ;
; A[2]~input                                                                                      ; 2       ;
; A[3]~input                                                                                      ; 2       ;
; A[4]~input                                                                                      ; 2       ;
; A[5]~input                                                                                      ; 2       ;
; A[6]~input                                                                                      ; 2       ;
; A[7]~input                                                                                      ; 2       ;
; B[0]~input                                                                                      ; 2       ;
; B[1]~input                                                                                      ; 2       ;
; B[2]~input                                                                                      ; 2       ;
; B[3]~input                                                                                      ; 2       ;
; B[4]~input                                                                                      ; 2       ;
; B[5]~input                                                                                      ; 2       ;
; B[6]~input                                                                                      ; 2       ;
; B[7]~input                                                                                      ; 2       ;
; A[8]~input                                                                                      ; 2       ;
; A[9]~input                                                                                      ; 2       ;
; B[8]~input                                                                                      ; 2       ;
; B[9]~input                                                                                      ; 2       ;
; FP_Add_16:u_adder|operand2[24]~32                                                               ; 2       ;
; FP_Add_16:u_adder|operand2[25]~31                                                               ; 2       ;
; FP_Add_16:u_adder|operand2[26]~30                                                               ; 2       ;
; FP_Add_16:u_adder|operand2[30]~28                                                               ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~82                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~81                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~80                                                                ; 2       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa|cout~0                      ; 2       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[3].fa|cout~0                      ; 2       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[2].fa|cout~0                      ; 2       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[2].fa|cout~0                      ; 2       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[2].fa|sum~0                       ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[11]                             ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[12]                             ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[13]                             ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[14]                             ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[15]                             ; 2       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_inc_exp|full_adder:LOOP_8[2].fa|cout~0                       ; 2       ;
; FP_Mul_16:u_multiplier|pipe_e[4][2]                                                             ; 2       ;
; FP_Mul_16:u_multiplier|pipe_e[4][3]                                                             ; 2       ;
; FP_Add_16:u_adder|exp_common[3]~3                                                               ; 2       ;
; FP_Add_16:u_adder|exp_common[0]~0                                                               ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[30].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[29].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[28].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[27].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[26].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[25].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[24].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[23].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[29].fa|cout~0                       ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[28].fa|cout~2                       ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[25].fa|cout~0                       ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[24].fa|cout~0                       ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[23].fa|cout~2                       ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[23].fa|cout~0                       ; 2       ;
; FP_Add_16:u_adder|m_big_32[24]~7                                                                ; 2       ;
; FP_Add_16:u_adder|m_big_32[25]~6                                                                ; 2       ;
; FP_Add_16:u_adder|m_big_32[26]~5                                                                ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[28].fa|cout~0                       ; 2       ;
; FP_Add_16:u_adder|m_big_32[29]~3                                                                ; 2       ;
; FP_Add_16:u_adder|operand2[29]~25                                                               ; 2       ;
; FP_Add_16:u_adder|m_big_32[30]~2                                                                ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[22].fa|sum                          ; 2       ;
; FP_Add_16:u_adder|m_big_32[21]~1                                                                ; 2       ;
; FP_Add_16:u_adder|operand2[21]~23                                                               ; 2       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~27                      ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~75                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~73                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~72                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~71                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~67                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~66                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~65                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~62                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~61                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~60                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~57                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~52                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~51                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~50                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~49                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~46                                                                ; 2       ;
; FP_Add_16:u_adder|operand2[20]~22                                                               ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~36                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~29                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~27                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~26                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~24                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~23                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~21                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~20                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~19                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~17                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~16                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~14                                                                ; 2       ;
; FP_Add_16:u_adder|ShiftRight0~13                                                                ; 2       ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[3].fa|sum~0                             ; 2       ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[2].fa|sum                               ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[16]                             ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[17]                             ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[18]                             ; 2       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[19]                             ; 2       ;
; B[15]~input                                                                                     ; 1       ;
; A[15]~input                                                                                     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q[2]~2     ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~30                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~29                      ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~30                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~29                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~20                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~19                                                               ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~84                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~28                      ; 1       ;
; FP_Mul_16:u_multiplier|s_calc                                                                   ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~28                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~27                                                                ; 1       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[3].fa|sum~0                       ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~26                                                                ; 1       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_sub_bias|full_adder:LOOP_8[4].fa|sum~0                       ; 1       ;
; FP_Mul_16:u_multiplier|Result_is_Zero                                                           ; 1       ;
; FP_Mul_16:u_multiplier|WideOr1~3                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr1~2                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr1~1                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr1~0                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr0~4                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr0~3                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr0~2                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr0~1                                                                ; 1       ;
; FP_Mul_16:u_multiplier|WideOr0~0                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~7        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~6        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~5        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~4        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~3        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~2        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~1        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:ra|q~0        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~7        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~6        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~5        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~4        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~3        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~2        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~1        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rb|q~0        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q~1        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:ra|q~0        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rb|q~1        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rb|q~0        ; 1       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_add_exp1|full_adder:LOOP_8[0].fa|sum~0                       ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[0][4]~24                                                          ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s~3                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~23                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[0][2]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~22                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[0][3]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~21                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[0][4]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z~3                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q~12     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q~12     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q~27     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q~27     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q~27     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[1][1]~55        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[0][1]~54        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[1][2]~53        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[0][2]~52        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[1][3]~51        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[0][3]~50        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[1][4]~49        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[0][4]~48        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[1][5]~47        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[0][5]~46        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[1][6]~45        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[0][6]~44        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[1][7]~43        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[0][7]~42        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[3][3]~41        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[2][3]~40        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[3][4]~39        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[2][4]~38        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[3][5]~37        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[2][5]~36        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[3][6]~35        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[2][6]~34        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[3][7]~33        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[2][7]~32        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[3][8]~31        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[2][8]~30        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[3][9]~29        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[2][9]~28        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q~27     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[5][5]~27        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[4][5]~26        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[5][6]~25        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[4][6]~24        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[5][7]~23        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[4][7]~22        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[5][8]~21        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[4][8]~20        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[5][9]~19        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[4][9]~18        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[5][10]~17       ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[4][10]~16       ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[5][11]~15       ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[4][11]~14       ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[7][7]~13        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[6][7]~12        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[7][8]~11        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[6][8]~10        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[7][9]~9         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[6][9]~8         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[7][10]~7        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[6][10]~6        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[7][11]~5        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[6][11]~4        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[7][12]~3        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[6][12]~2        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[7][13]~1        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|pp[6][13]~0        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~8      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~7      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~6      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~5      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~4      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~3      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~2      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[1][1]~13        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[0][1]~12        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[1][2]~11        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[0][2]~10        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[1][3]~9         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[0][3]~8         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[1][4]~7         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[0][4]~6         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[1][5]~5         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[0][5]~4         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[1][6]~3         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[0][6]~2         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[1][7]~1         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|pp[0][7]~0         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q~1      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q~12     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q~12     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[1][1]~15        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[0][1]~14        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[1][2]~13        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[0][2]~12        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[3][3]~11        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[2][3]~10        ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[3][4]~9         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[2][4]~8         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q~12     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[5][5]~7         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[4][5]~6         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[5][6]~5         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[4][6]~4         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[7][7]~3         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[6][7]~2         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[7][8]~1         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|pp[6][8]~0         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr11|q~1      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr11|q~0      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|pp[1][1]~3         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|pp[0][1]~2         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|pp[1][2]~1         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|pp[0][2]~0         ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[7]~0   ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~20                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[0][0]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~19                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[0][1]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s~2                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s[1]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~18                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[1][2]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~17                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[1][3]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~16                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[1][4]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z~2                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z[1]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q~13     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q~12     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q~19     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q~18     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q~28     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q~27     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q~31     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q~30     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr11|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q~19     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q~18     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr11|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr11|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr11|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~15                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[1][0]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~14                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[1][1]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s~1                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s[2]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~13                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[2][2]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~12                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[2][3]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~11                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[2][4]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z~1                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z[2]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q~5      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q~4      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q~3      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q~2      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q~1      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q~30     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q~29     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q~28     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q~27     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~10     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~9      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~8      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~7      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~6      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~5      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~4      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~3      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~2      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~1      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q~0      ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q~0      ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~10                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[2][0]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~9                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[2][1]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s~0                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s[3]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m~23                              ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m~22                              ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m~21                              ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m~20                              ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m~19                              ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m~18                              ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~8                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[3][2]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~7                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[3][3]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~6                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[3][4]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z~0                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z[3]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[0]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rout|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rout|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~5                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[3][0]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e~4                                                                 ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[3][1]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~18                                                               ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s[4]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~17                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|Out_m[10]                             ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~16                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~15                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~14                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~13                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~12                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~11                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~10                                                               ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~9                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~8                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~7                                                                ; 1       ;
; FP_Mul_16:u_multiplier|ei_adder8:u_inc_exp|full_adder:LOOP_8[2].fa|sum                          ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~6                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_e[4][4]                                                             ; 1       ;
; FP_Mul_16:u_multiplier|Mul_Out~5                                                                ; 1       ;
; regN:u_acc_reg|q[15]~50                                                                         ; 1       ;
; regN:u_acc_reg|q[15]~49                                                                         ; 1       ;
; regN:u_acc_reg|q~48                                                                             ; 1       ;
; regN:u_acc_reg|q[14]~47                                                                         ; 1       ;
; regN:u_acc_reg|q[14]~46                                                                         ; 1       ;
; regN:u_acc_reg|q[14]~45                                                                         ; 1       ;
; regN:u_acc_reg|q[14]~44                                                                         ; 1       ;
; regN:u_acc_reg|q[14]~43                                                                         ; 1       ;
; regN:u_acc_reg|q[13]~42                                                                         ; 1       ;
; regN:u_acc_reg|q[13]~41                                                                         ; 1       ;
; regN:u_acc_reg|q[13]~40                                                                         ; 1       ;
; regN:u_acc_reg|q[12]~39                                                                         ; 1       ;
; regN:u_acc_reg|q[12]~38                                                                         ; 1       ;
; regN:u_acc_reg|q[12]~37                                                                         ; 1       ;
; regN:u_acc_reg|q[11]~36                                                                         ; 1       ;
; regN:u_acc_reg|q[11]~35                                                                         ; 1       ;
; regN:u_acc_reg|q[10]~34                                                                         ; 1       ;
; regN:u_acc_reg|q[10]~33                                                                         ; 1       ;
; regN:u_acc_reg|q[9]~32                                                                          ; 1       ;
; regN:u_acc_reg|q[9]~31                                                                          ; 1       ;
; regN:u_acc_reg|q[9]~30                                                                          ; 1       ;
; regN:u_acc_reg|q[8]~29                                                                          ; 1       ;
; regN:u_acc_reg|q[8]~28                                                                          ; 1       ;
; regN:u_acc_reg|q[8]~27                                                                          ; 1       ;
; regN:u_acc_reg|q[7]~26                                                                          ; 1       ;
; regN:u_acc_reg|q[7]~25                                                                          ; 1       ;
; regN:u_acc_reg|q[7]~24                                                                          ; 1       ;
; regN:u_acc_reg|q[6]~23                                                                          ; 1       ;
; regN:u_acc_reg|q[6]~22                                                                          ; 1       ;
; regN:u_acc_reg|q[6]~21                                                                          ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[28].fa|sum~0                        ; 1       ;
; regN:u_acc_reg|q[5]~20                                                                          ; 1       ;
; regN:u_acc_reg|q[5]~19                                                                          ; 1       ;
; regN:u_acc_reg|q[5]~18                                                                          ; 1       ;
; regN:u_acc_reg|q[4]~17                                                                          ; 1       ;
; regN:u_acc_reg|q[4]~16                                                                          ; 1       ;
; regN:u_acc_reg|q[4]~15                                                                          ; 1       ;
; regN:u_acc_reg|q[3]~14                                                                          ; 1       ;
; regN:u_acc_reg|q[3]~13                                                                          ; 1       ;
; regN:u_acc_reg|q[3]~12                                                                          ; 1       ;
; regN:u_acc_reg|q[2]~11                                                                          ; 1       ;
; regN:u_acc_reg|q[2]~9                                                                           ; 1       ;
; regN:u_acc_reg|q[2]~8                                                                           ; 1       ;
; regN:u_acc_reg|q[1]~7                                                                           ; 1       ;
; regN:u_acc_reg|q[1]~6                                                                           ; 1       ;
; regN:u_acc_reg|q[1]~5                                                                           ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[23].fa|sum~0                        ; 1       ;
; regN:u_acc_reg|q[0]~4                                                                           ; 1       ;
; regN:u_acc_reg|q[0]~2                                                                           ; 1       ;
; regN:u_acc_reg|q[0]~1                                                                           ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[23].fa|cout~1                       ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[28].fa|cout~1                       ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[21].fa|sum                          ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~78                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~26                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~25                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~24                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~23                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~22                      ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~77                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~21                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~20                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~19                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~18                      ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~76                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~17                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~16                      ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~74                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~15                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~14                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~13                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~12                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~11                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~10                      ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~9                       ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~64                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~63                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~8                       ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~7                       ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~6                       ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~5                       ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~4                       ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~3                       ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~59                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~56                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~54                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~53                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~48                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~47                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~45                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~44                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder32:u_mant_add|full_adder:ADD_LOOP[19].fa|cout~2                       ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~39                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~37                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~34                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~32                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~31                                                                ; 1       ;
; FP_Add_16:u_adder|ei_adder8:u_cmp_exp|full_adder:LOOP_8[3].fa|sum                               ; 1       ;
; FP_Add_16:u_adder|ei_adder8:u_abs_diff|full_adder:LOOP_8[2].fa|cout~0                           ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~25                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~22                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~18                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~15                                                                ; 1       ;
; FP_Add_16:u_adder|ShiftRight0~12                                                                ; 1       ;
; FP_Add_16:u_adder|WideOr1~3                                                                     ; 1       ;
; FP_Add_16:u_adder|WideOr1~2                                                                     ; 1       ;
; FP_Add_16:u_adder|WideOr1~1                                                                     ; 1       ;
; FP_Add_16:u_adder|WideOr1~0                                                                     ; 1       ;
; FP_Add_16:u_adder|WideOr0~3                                                                     ; 1       ;
; FP_Add_16:u_adder|WideOr0~2                                                                     ; 1       ;
; FP_Add_16:u_adder|WideOr0~1                                                                     ; 1       ;
; FP_Add_16:u_adder|WideOr0~0                                                                     ; 1       ;
; FP_Mul_16:u_multiplier|pipe_s[0]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|pipe_z[0]                                                                ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[9]~24  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[8]~23  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[8]~22  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[7]~21  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[7]~20  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[6]~19  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[6]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[5]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[5]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[4]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[4]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[3]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[3]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[2]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[2]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[1]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[11]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[10]~24 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[10]~23 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[9]~22  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[9]~21  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[8]~20  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[8]~19  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[7]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[7]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[6]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[6]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[5]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[5]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[4]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[4]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[3]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[3]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[13]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[12]~24 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[12]~23 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[11]~22 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[11]~21 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[10]~20 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[10]~19 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[9]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[9]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[8]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[8]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[7]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[7]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[6]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[6]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[5]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[5]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[15]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[14]~24 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[14]~23 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[13]~22 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[13]~21 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[12]~20 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[12]~19 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[11]~18 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[11]~17 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[10]~16 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[10]~15 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[9]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[9]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[8]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[8]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[7]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[7]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[9]~25  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[8]~24  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[8]~23  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[7]~22  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[7]~21  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[6]~20  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[6]~19  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[5]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[5]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[4]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[4]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[3]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[3]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[2]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[2]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[1]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[1]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[4]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[3]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[3]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[2]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[2]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[1]~5   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[1]~4   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[6]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[5]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[5]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[4]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[4]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[3]~5   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[3]~4   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[8]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[7]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[7]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[6]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[6]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[5]~5   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[5]~4   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[10]~10 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[9]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[9]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[8]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[8]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[7]~5   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[7]~4   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[4]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[3]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[3]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[2]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[2]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[1]~5   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[1]~4   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[1]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[12]~29 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[11]~28 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[11]~27 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[10]~26 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[10]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[9]~24  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[9]~23  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[8]~22  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[8]~21  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[7]~20  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[7]~19  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[6]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[6]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[5]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[5]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[4]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[4]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[3]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[2]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr10|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr11|q[11]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[15]~28 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[14]~27 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[14]~26 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[13]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[13]~24 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[12]~23 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[12]~22 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[11]~21 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[11]~20 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[10]~19 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[10]~18 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[9]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[9]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[8]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[8]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[7]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[7]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[6]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[6]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[11]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[11]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[12]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[12]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr12|q[13]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[13]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[14]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr13|q[15]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[10]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[9]~24  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[9]~23  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[8]~22  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[8]~21  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[7]~20  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[7]~19  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[6]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[6]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[5]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[5]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[4]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[4]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[3]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[3]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[2]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[2]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr10|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[7]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[6]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[6]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[5]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[5]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[4]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[4]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[3]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[3]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[2]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[2]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr10|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr11|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[11]~16 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[10]~15 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[10]~14 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[9]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[9]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[8]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[8]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[7]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[7]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[6]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[6]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr12|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr13|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[5]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[4]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[4]~8   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[3]~7   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[3]~6   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[2]~5   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[2]~4   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr10|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HH|regN:rr20|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[2]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[3]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[15]~30 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[14]~29 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[14]~28 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[13]~27 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[13]~26 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[12]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[12]~24 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[11]~23 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[11]~22 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[10]~21 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[10]~20 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[9]~19  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[9]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[8]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[8]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[8]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[8]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[8]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rout|q[8]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[11]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[11]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr20|q[12]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[12]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[13]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[14]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LL|regN:rr21|q[15]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[7]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[8]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[9]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_LH|regN:rr20|q[10]    ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[12]~25 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[11]~24 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[11]~23 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[10]~22 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[10]~21 ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[9]~20  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[9]~19  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[8]~18  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[8]~17  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[7]~16  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[7]~15  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[6]~14  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[6]~13  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[5]~12  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[5]~11  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[4]~10  ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rout|q[4]~9   ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[4]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[5]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr21|q[6]     ; 1       ;
; FP_Mul_16:u_multiplier|Mantissa_Multiplier_16:u_mant_mult|ei_multiplier:u_HL|regN:rr20|q[7]     ; 1       ;
+-------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 878 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 37 / 2,912 ( 1 % )     ;
; C4 interconnects                  ; 374 / 54,912 ( < 1 % ) ;
; Direct links                      ; 191 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 271 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 23 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 463 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.55) ; Number of LABs  (Total = 44) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 4                            ;
; 15                                          ; 2                            ;
; 16                                          ; 31                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.98) ; Number of LABs  (Total = 44) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 34                           ;
; 1 Sync. clear                      ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.61) ; Number of LABs  (Total = 44) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 5                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.05) ; Number of LABs  (Total = 44) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 2                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 2                            ;
; 6                                                ; 0                            ;
; 7                                                ; 2                            ;
; 8                                                ; 3                            ;
; 9                                                ; 7                            ;
; 10                                               ; 5                            ;
; 11                                               ; 3                            ;
; 12                                               ; 8                            ;
; 13                                               ; 4                            ;
; 14                                               ; 2                            ;
; 15                                               ; 3                            ;
; 16                                               ; 0                            ;
; 17                                               ; 0                            ;
; 18                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.52) ; Number of LABs  (Total = 44) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 3                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 16           ; 0            ; 0            ; 34           ; 0            ; 16           ; 34           ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 34           ; 50           ; 50           ; 16           ; 50           ; 34           ; 16           ; 50           ; 50           ; 50           ; 34           ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Acc_Out[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Acc_Out[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119004): Automatically selected device EP4CGX22CF19C6 for design FPU
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 50 pins of 50 total pins
    Info (169086): Pin Acc_Out[0] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[1] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[2] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[3] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[4] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[5] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[6] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[7] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[8] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[9] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[10] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[11] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[12] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[13] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[14] not assigned to an exact location on the device
    Info (169086): Pin Acc_Out[15] not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin A[10] not assigned to an exact location on the device
    Info (169086): Pin B[10] not assigned to an exact location on the device
    Info (169086): Pin A[11] not assigned to an exact location on the device
    Info (169086): Pin B[11] not assigned to an exact location on the device
    Info (169086): Pin A[12] not assigned to an exact location on the device
    Info (169086): Pin B[12] not assigned to an exact location on the device
    Info (169086): Pin B[13] not assigned to an exact location on the device
    Info (169086): Pin A[13] not assigned to an exact location on the device
    Info (169086): Pin A[14] not assigned to an exact location on the device
    Info (169086): Pin B[14] not assigned to an exact location on the device
    Info (169086): Pin B[9] not assigned to an exact location on the device
    Info (169086): Pin B[8] not assigned to an exact location on the device
    Info (169086): Pin A[9] not assigned to an exact location on the device
    Info (169086): Pin A[8] not assigned to an exact location on the device
    Info (169086): Pin B[7] not assigned to an exact location on the device
    Info (169086): Pin B[6] not assigned to an exact location on the device
    Info (169086): Pin B[5] not assigned to an exact location on the device
    Info (169086): Pin B[4] not assigned to an exact location on the device
    Info (169086): Pin B[3] not assigned to an exact location on the device
    Info (169086): Pin B[2] not assigned to an exact location on the device
    Info (169086): Pin B[1] not assigned to an exact location on the device
    Info (169086): Pin B[0] not assigned to an exact location on the device
    Info (169086): Pin A[7] not assigned to an exact location on the device
    Info (169086): Pin A[6] not assigned to an exact location on the device
    Info (169086): Pin A[5] not assigned to an exact location on the device
    Info (169086): Pin A[4] not assigned to an exact location on the device
    Info (169086): Pin A[3] not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
    Info (169086): Pin A[1] not assigned to an exact location on the device
    Info (169086): Pin A[0] not assigned to an exact location on the device
    Info (169086): Pin A[15] not assigned to an exact location on the device
    Info (169086): Pin B[15] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 49 (unused VREF, 2.5V VCCIO, 33 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.84 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/FPU_ADD_MUL/output_files/FPU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5854 megabytes
    Info: Processing ended: Thu Dec 04 12:33:06 2025
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/FPU_ADD_MUL/output_files/FPU.fit.smsg.


