> 这里是北京科技大学数字逻辑课程的相关网站，本网站由2020级数字逻辑的助教创建并维护
# 2020
## 写在前面

数字逻辑是计算机系统设计的一门基础课程。课程的终极目标是让学生掌握设计复杂数字系统的能力。生活中的一切电子产品，大到电脑，小到电子表电子秤都是一个数字系统。在这门课程的实验里，你将从简单的流水灯开始，逐步掌握构建数字系统的能力，甚至最终完成一个处理器。

欢迎来到数字逻辑的世界！

## 问题汇总与验收要求

点击下面的页面，进入问题汇总页面
[问题汇总页面](https://zhangziqing.github.io/DigitalLogic_Info/Problems.html)

## Verilog相关的说明

暂无，敬请期待

## 相关资料下载

### 板卡资料手册

我们的EGO1板子是分两个批次购买的，所以可能会出现开发手册和实际硬件不符的情况，下面的是新版本的开发手册

[新版Ego1开发手册](./document/Ego1_UserManual_v2.2.pdf)

[新版Ego1原理图](./document/
Ego1SchematicDiagram.pdf)


### 参考书目

[Verilog设计（原书第2版）](./document/Verilog设计（原书第2版）.pdf)

[数字设计原理与实践](./document/数字设计原理与实践.pdf)

Verilog数字系统设计教程 第3版 夏宇闻2013.pdf

> 此书对Verilog的语法介绍的极其详细，（详细到很多功能其实基本没机会用到），语法上有不清楚的地方建议参考
>
> PS:文件太大了，没有放到网页上来

[计算机组成原理设计指导书——Verilog部分](./document/计算机组成原理设计指导书——Verilog部分.pdf)

> 本书是计算机组成原理课程的Verilog部分，可以作为一个速查手册来查询常用模块和常用Verilog语法

---

## 想写在前面但由于写太多了只好放在后面

常常有人问，为什么要有实验呢？

用官方一点的说法，计算机专业的课程依赖于大量的实践。如果只是脱离实践，只讲复杂而生硬的语法，那么我们的课程就会从培养一个具有系统能力的计算机人才变成培养一个人形语法检查器，只会考试而无实际能力。没有实践，就没有真正的能力。我们希望各位同学，能在这门课程的作业和实验中，逐渐培养自己的能力，包括独立思考的能力，解决问题的能力，设计复杂系统的工程能力。

对于我自己，看到数逻实验，我回想起，自己第一次做流水灯实验的迷茫，抄错代码还不等仿真的我看着流水灯飞驰而去，快到几乎连成一条直线。做计时器实验时，无数次的仿真，无数次的综合上版之后，计数器还是没办法正确的计数....

实验是痛苦的，尤其是数逻的实验，反复的仿真综合实现生成比特流上板会消磨人的耐心。冗长和难读的的代码让Debug也变得异常困难，每一次上板都要求FPGA上的每一个LUT单元祈祷，希望他们能正确工作。想起当时的自己，该踩的坑，该错的路，一个不少，一米没落。

但是，实践的过程是一条探索之路，这条路本就充满崎岖与曲折。当你被实验摁着摩擦之时，实验也在打磨着你，让你逐渐成长。

那天，我终于在错误的代码中理解了流水灯的运行，设计出了一个变速流水灯。那天，我终于理解了reg和wire的区别，了解了状态机的设计，计时器终于正确的实现了倒计时。那种喜悦，或许你们也能在实验当中感受到。

实验很难，但我们还是想努力让它没那么难，我们希望大家能够更轻松的学到知识。现在使用Verilog自动评测机，在线作业使用的Verilog IDE，都是许多届学长代代传承逐渐发展至今的。想象一下，没有了这些工具，我们的数字逻辑课程会变成什么样子？我不知道，因为我也是在前人撑起的荫蔽下才走到今天的。看着学长们的成果，我心中常怀着一份敬意。作为助教，我们也希望能够帮助大家，尽力扫除大家探索道路上的困难。希望大家能够在这个过程中，感受到数字逻辑的魅力。

——Zakilim

# 2022
## 前言
在大学的课业中，少不了的就是实验课。你也许认为所谓实验课，不过是机械重复书本上既定的步骤，复现这费时而无意义的实验并抄写枯燥麻木的报告。但事实上，在我们的学习长路中实验是不可或缺的。请不要陷入理想情况的陷阱，静下心来，感受真实世界的不完美。

多年以后，面对Vivado，我将会回想起何杰老师向我们介绍数字逻辑的那个遥远的下午。在我最初做Verilog上板实验的时候，总会遇到各种无端而诡异的问题。或是代码报错，或是多驱动，有些问题在当时甚至只能归为玄学。而这些问题在最终解决的时候总会让你有极大的满足感。有时的波形错误不深究就无法发现——传输过程中的干扰，或者是对某些元件实现的不完美，都会导致你的电路出现问题。静下心来，一点一点排查，一步一步逼近那终将无处可逃的真相。请你相信，真相永远不会是“狐狸在冬青树下埋葬它的奶奶”。

实验用到的细粒度Verilog自动测评机、Logisim测评机、在线的Verilog IDE，都是经过许多届学长代代传承下来而发展至今的，这其中也包括你们现所看到的这个资料站。在今年，我们加入了更多更有趣而实用的实验，而其难度也相应地有所提升。请不要对此感到苦恼，既然选择了登山，何不去攀上更高的山峰呢。我们希望大家能在这个过程中有所收获，有所成长。作为助教，欢迎大家与我们多多交流，向我们提出有意思的问题，或是为我们的课程提供宝贵的建议。

我们也希望大家能穿过漫漫彩虹长廊，在最后的房间里，面对那座黑檀木钟。

——Kevin & Zany