# Memory State Machine (M√°quina de Estados de Memoria)

**Tipo**: FSM (Finite State Machine)
**Estado**: #implementado 
**Ubicaci√≥n**: **NO EXISTE** (debe estar dentro de [[Memory Control]])
**Complejidad**: ‚≠ê‚≠ê Moderada
**Prioridad**: üö®üö® URGENTE

## Descripci√≥n

La Memory State Machine es el n√∫cleo del [[Memory Control]], responsable de gestionar el timing de operaciones de lectura/escritura con la RAM as√≠ncrona. Controla los ciclos de espera (RT para lectura, WT para escritura) y se√±aliza cuando la operaci√≥n ha completado.

## Responsabilidades

1. **Gestionar timing RT/WT** - Contar ciclos de espera correctos
2. **Activar CS (Chip Select)** - Habilitar RAM cuando necesario
3. **Configurar R/W** - Indicar operaci√≥n de lectura o escritura
4. **Se√±alizar completado (MC_END)** - Avisar al [[Control Unit]]
5. **Mantener direcciones estables** durante operaci√≥n

## Estados de la FSM

```mermaid
stateDiagram-v2
    [*] --> IDLE

    IDLE --> LOAD_ADDR : START_MC=1
    note right of IDLE
        Esperando solicitud
        MC_END=0
        CS=0
    end note

    LOAD_ADDR --> INIT_WAIT : 1 ciclo
    note right of LOAD_ADDR
        ‚Ä¢ Cargar ADDRESS en ADDR
        ‚Ä¢ Activar CS=1
        ‚Ä¢ Configurar R/W_RAM
        ‚Ä¢ Capturar RT o WT de RAM
        ‚Ä¢ Inicializar contador=0
    end note

    INIT_WAIT --> WAIT_CYCLES : 1 ciclo
    note right of INIT_WAIT
        Dar tiempo a RAM para
        responder con RT/WT
    end note

    WAIT_CYCLES --> WAIT_CYCLES : counter < target_cycles
    WAIT_CYCLES --> COMPLETE : counter == target_cycles
    note right of WAIT_CYCLES
        target_cycles = RT (si R/W=0)
                     o WT (si R/W=1)
        counter++ cada CLK
    end note

    COMPLETE --> IDLE : MC_END=1 (1 ciclo)
    note right of COMPLETE
        ‚Ä¢ Si lectura: capturar O0-O3
        ‚Ä¢ Generar MC_END=1
        ‚Ä¢ Desactivar CS=0
        ‚Ä¢ Volver a IDLE
    end note
```

## Tabla de Transiciones

| Estado Actual | Condici√≥n         | Pr√≥ximo Estado | Acciones                         |
| ------------- | ----------------- | -------------- | -------------------------------- |
| IDLE          | START_MC=0        | IDLE           | MC_END=0, CS=0                   |
| IDLE          | START_MC=1        | LOAD_ADDR      | Capturar ADDRESS, R/W            |
| LOAD_ADDR     | Always            | INIT_WAIT      | CS=1, R/W_RAM ‚Üê R/W, cargar addr |
| INIT_WAIT     | Always            | WAIT_CYCLES    | Leer RT o WT, counter=0          |
| WAIT_CYCLES   | counter < target  | WAIT_CYCLES    | counter++                        |
| WAIT_CYCLES   | counter == target | COMPLETE       | -                                |
| COMPLETE      | Always            | IDLE           | MC_END=1, CS=0                   |

## Se√±ales de Estado

### Estados (codificaci√≥n sugerida)

| Estado | C√≥digo | Bits |
|--------|--------|------|
| IDLE | 000 | 3 bits |
| LOAD_ADDR | 001 | |
| INIT_WAIT | 010 | |
| WAIT_CYCLES | 011 | |
| COMPLETE | 100 | |

### Registros Internos

| Registro | Ancho | Descripci√≥n |
|----------|-------|-------------|
| `current_state` | 3 bits | Estado actual de FSM |
| `counter` | 4 bits | Contador de ciclos (0-15) |
| `target_cycles` | 4 bits | RT o WT objetivo |
| `operation_type` | 1 bit | 0=Read, 1=Write |

## Entradas

| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `START_MC` | 1 bit | Inicia operaci√≥n (desde [[Control Unit]]) |
| `R/W` | 1 bit | Tipo de operaci√≥n: 0=Read, 1=Write |
| `RT` | 4 bits | Read Time de RAM (ciclos) |
| `WT` | 4 bits | Write Time de RAM (ciclos) |
| `CLK` | 1 bit | Reloj del sistema |
| `RESET` | 1 bit | Reset sincr√≥nico |

## Salidas

| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `MC_END` | 1 bit | Operaci√≥n completada (a [[Control Unit]]) |
| `CS` | 1 bit | Chip Select para RAM |
| `R/W_RAM` | 1 bit | Control R/W para RAM |

**‚ö†Ô∏è IMPORTANTE: CAPTURE_DATA FUE ELIMINADO**

La se√±al `CAPTURE_DATA` fue eliminada de la especificaci√≥n porque es innecesaria.

### Justificaci√≥n

En Logisim, los registros capturan datos autom√°ticamente en el flanco de reloj cuando est√°n habilitados. La captura de datos de O0-O3 ocurre impl√≠citamente en el estado COMPLETE sin necesidad de una se√±al especial de captura.

El dato simplemente se lee de las salidas O0-O3 de la RAM y se procesa a trav√©s del [[Word Selector]] y [[Little-Endian Converter]] cuando `MC_END=1`.

## Pseudoc√≥digo Verilog

```verilog
module memory_state_machine (
    input wire CLK,
    input wire RESET,
    input wire START_MC,
    input wire R_W,              // 0=Read, 1=Write
    input wire [3:0] RT,         // Read time from RAM
    input wire [3:0] WT,         // Write time from RAM
    output reg MC_END,
    output reg CS,
    output reg R_W_RAM
    // NOTA: CAPTURE_DATA fue eliminado - es innecesario en Logisim
);

// Estados
localparam IDLE        = 3'b000;
localparam LOAD_ADDR   = 3'b001;
localparam INIT_WAIT   = 3'b010;
localparam WAIT_CYCLES = 3'b011;
localparam COMPLETE    = 3'b100;

// Registros
reg [2:0] current_state, next_state;
reg [3:0] counter;
reg [3:0] target_cycles;
reg operation_type;  // 0=Read, 1=Write

// L√≥gica de estados
always @(posedge CLK) begin
    if (RESET) begin
        current_state <= IDLE;
        counter <= 4'b0000;
        target_cycles <= 4'b0000;
        operation_type <= 1'b0;
    end
    else begin
        current_state <= next_state;

        case (current_state)
            LOAD_ADDR: begin
                operation_type <= R_W;
                counter <= 4'b0000;
            end

            INIT_WAIT: begin
                // Capturar RT o WT seg√∫n operaci√≥n
                target_cycles <= (operation_type == 1'b0) ? RT : WT;
            end

            WAIT_CYCLES: begin
                counter <= counter + 1;
            end
        endcase
    end
end

// L√≥gica de transiciones
always @(*) begin
    case (current_state)
        IDLE: begin
            if (START_MC == 1'b1)
                next_state = LOAD_ADDR;
            else
                next_state = IDLE;
        end

        LOAD_ADDR: begin
            next_state = INIT_WAIT;
        end

        INIT_WAIT: begin
            next_state = WAIT_CYCLES;
        end

        WAIT_CYCLES: begin
            if (counter >= target_cycles)
                next_state = COMPLETE;
            else
                next_state = WAIT_CYCLES;
        end

        COMPLETE: begin
            next_state = IDLE;
        end

        default: begin
            next_state = IDLE;
        end
    endcase
end

// L√≥gica de salidas
always @(*) begin
    // Valores por defecto
    MC_END = 1'b0;
    CS = 1'b0;
    R_W_RAM = 1'b0;

    case (current_state)
        IDLE: begin
            MC_END = 1'b0;
            CS = 1'b0;
        end

        LOAD_ADDR: begin
            CS = 1'b1;
            R_W_RAM = operation_type;
        end

        INIT_WAIT: begin
            CS = 1'b1;
            R_W_RAM = operation_type;
        end

        WAIT_CYCLES: begin
            CS = 1'b1;
            R_W_RAM = operation_type;
        end

        COMPLETE: begin
            MC_END = 1'b1;
            CS = 1'b0;
            // Nota: CAPTURE_DATA eliminado
            // Los datos de O0-O3 se leen directamente cuando MC_END=1
        end
    endcase
end

endmodule
```

## Timing Diagrams

### Operaci√≥n de Lectura (RT=3 cycles)

```
CLK:        ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___
            0   1   2   3   4   5   6   7   8

State:      [IDLE][LOAD][INIT][WAIT][WAIT][WAIT][COMP][IDLE]

START_MC:   ________‚îÄ‚îÄ‚îÄ_______________________________________

R/W:        ________0_________________________________________

CS:         ________________‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ________

R/W_RAM:    ________________0‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ________

Counter:    [0][0][0][0][1][2][3][3][0]
                        ‚îî‚îÄ Incrementa cada ciclo

MC_END:     ____________________________________________‚îÄ‚îÄ‚îÄ___
                                                        ‚Üë Datos O0-O3 disponibles
```

### Operaci√≥n de Escritura (WT=2 cycles)

```
CLK:        ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___
            0   1   2   3   4   5   6   7

State:      [IDLE][LOAD][INIT][WAIT][WAIT][COMP][IDLE]

START_MC:   ________‚îÄ‚îÄ‚îÄ_______________________________

R/W:        ________1_________________________________

CS:         ________________‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ________

R/W_RAM:    ________________1‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ________

Counter:    [0][0][0][0][1][2][2][0]
                        ‚îî‚îÄ Incrementa

MC_END:     ____________________________________‚îÄ‚îÄ‚îÄ___

I0-I3:      ________________[DATA]‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ
                            ‚îî‚îÄ Mantener estable durante WT
```

## Casos Especiales

### 1. RT o WT = 0 (Instant√°neo)

Si RAM responde con RT=0 o WT=0 (memoria instant√°nea):

```
CLK:        ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___‚îÄ‚îÄ‚îÄ___
            0   1   2   3   4

State:      [IDLE][LOAD][INIT][WAIT][COMP]
                              ‚îî‚îÄ counter(0) == target(0) ‚Üí COMPLETE

Counter:    [0][0][0][0][0]

MC_END:     ________________________‚îÄ‚îÄ‚îÄ
```

**Total**: 4 ciclos m√≠nimo (LOAD + INIT + WAIT + COMPLETE)

### 2. RT o WT muy grande (15 cycles)

```
State:      [IDLE][LOAD][INIT][WAIT][WAIT]...[WAIT][COMP]
                              ‚îî‚îÄ‚îÄ‚îÄ‚îÄ 15 ciclos ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Counter:    0 ‚Üí 1 ‚Üí 2 ‚Üí ... ‚Üí 14 ‚Üí 15

Total: 4 + 15 = 19 ciclos
```

**L√≠mite**: Counter de 4 bits soporta hasta 15 cycles.

### 3. START_MC pulsado durante operaci√≥n

```
State:      [WAIT][WAIT][WAIT]...
            ‚Üì
START_MC:   ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ  (ignorado)
```

**Comportamiento**: START_MC se ignora si no en IDLE.

**Prevenci√≥n**: [[Control Unit]] debe garantizar START_MC solo cuando MC_END activo.

## Implementaci√≥n en Logisim

### Subcircuito "Memory FSM"

```
Componentes:
‚îú‚îÄ State Register (3 bits)
‚îÇ  ‚îî‚îÄ Almacena current_state
‚îÇ
‚îú‚îÄ Counter Register (4 bits)
‚îÇ  ‚îî‚îÄ Cuenta ciclos de espera
‚îÇ
‚îú‚îÄ Target Register (4 bits)
‚îÇ  ‚îî‚îÄ Almacena RT o WT
‚îÇ
‚îú‚îÄ Operation Type Register (1 bit)
‚îÇ  ‚îî‚îÄ Almacena R/W
‚îÇ
‚îú‚îÄ Comparator
‚îÇ  ‚îú‚îÄ Input A: counter
‚îÇ  ‚îú‚îÄ Input B: target_cycles
‚îÇ  ‚îî‚îÄ Output: counter_done (counter >= target)
‚îÇ
‚îú‚îÄ Next State Logic (ROM o combinacional)
‚îÇ  ‚îú‚îÄ Inputs: current_state, START_MC, counter_done
‚îÇ  ‚îî‚îÄ Output: next_state
‚îÇ
‚îî‚îÄ Output Logic (ROM o combinacional)
   ‚îú‚îÄ Input: current_state
   ‚îî‚îÄ Outputs: MC_END, CS, R_W_RAM, CAPTURE_DATA
```

### Conexiones con [[Memory Control]]

```
Memory Control
‚îú‚îÄ Control Unit Interface
‚îÇ  ‚îú‚îÄ IN: START_MC
‚îÇ  ‚îú‚îÄ IN: R/W
‚îÇ  ‚îî‚îÄ OUT: MC_END
‚îÇ
‚îú‚îÄ Memory FSM ‚≠ê (este componente)
‚îÇ  ‚îú‚îÄ Coordina timing
‚îÇ  ‚îî‚îÄ Genera CS, R_W_RAM
‚îÇ
‚îú‚îÄ Address Translator
‚îÇ  ‚îî‚îÄ Traduce direcciones
‚îÇ
‚îú‚îÄ Data Path
‚îÇ  ‚îú‚îÄ Little-Endian Converter
‚îÇ  ‚îú‚îÄ Word Selector
‚îÇ  ‚îî‚îÄ MASK Generator
‚îÇ
‚îî‚îÄ RAM Interface
   ‚îú‚îÄ OUT: CS, R_W_RAM
   ‚îú‚îÄ OUT: ADDR, I0-I3, MASK
   ‚îî‚îÄ IN: O0-O3, RT, WT
```

## Tests de Validaci√≥n

### Test 1: Lectura B√°sica

```
Stimulus:
‚îú‚îÄ START_MC = 1 (1 ciclo)
‚îú‚îÄ R/W = 0 (Read)
‚îî‚îÄ RT = 3 (de RAM)

Expected:
‚îú‚îÄ CS activa durante 3 cycles en WAIT
‚îú‚îÄ MC_END=1 en ciclo COMPLETE
‚îú‚îÄ CAPTURE_DATA=1 cuando MC_END=1
‚îî‚îÄ Total: ~7 ciclos
```

### Test 2: Escritura B√°sica

```
Stimulus:
‚îú‚îÄ START_MC = 1
‚îú‚îÄ R/W = 1 (Write)
‚îî‚îÄ WT = 2

Expected:
‚îú‚îÄ CS activa durante 2 cycles
‚îú‚îÄ R_W_RAM = 1 durante operaci√≥n
‚îú‚îÄ MC_END=1 en COMPLETE
‚îî‚îÄ Total: ~6 ciclos
```

### Test 3: Operaci√≥n R√°pida (RT=0)

```
Stimulus:
‚îú‚îÄ START_MC = 1
‚îú‚îÄ R/W = 0
‚îî‚îÄ RT = 0

Expected:
‚îú‚îÄ M√≠nimo 4 ciclos (LOAD+INIT+WAIT+COMPLETE)
‚îú‚îÄ WAIT state solo 1 ciclo (0 >= 0)
‚îî‚îÄ MC_END activa correctamente
```

### Test 4: M√∫ltiples Operaciones Consecutivas

```
Stimulus:
‚îú‚îÄ Op 1: START_MC, R/W=0, RT=2
‚îú‚îÄ Wait for MC_END
‚îú‚îÄ Op 2: START_MC, R/W=1, WT=3
‚îú‚îÄ Wait for MC_END

Expected:
‚îú‚îÄ Ambas operaciones completan correctamente
‚îú‚îÄ No overlap entre operaciones
‚îî‚îÄ FSM vuelve a IDLE entre operaciones
```

## Troubleshooting

### Problema: MC_END nunca se activa

**Causas**:
1. Counter no incrementa
2. target_cycles nunca alcanzado
3. FSM atascada en WAIT_CYCLES

**Soluci√≥n**: Verificar l√≥gica de counter y comparador

### Problema: Operaci√≥n muy r√°pida/lenta

**Causas**:
1. RT/WT no capturados correctamente
2. Counter incrementa incorrectamente

**Soluci√≥n**: Verificar timing de captura de RT/WT en INIT_WAIT

### Problema: CS siempre activo

**Causa**: FSM no vuelve a IDLE
**Soluci√≥n**: Verificar transici√≥n COMPLETE ‚Üí IDLE

## Enlaces Relacionados

- [[Memory Control]] - Componente padre
- [[Control Unit]] - Env√≠a START_MC, recibe MC_END
- [[Address Translator]] - Traduce direcciones
- [[Little-Endian Converter]] - Procesa datos

---

**Prioridad**: üö®üö® URGENTE (parte cr√≠tica de Memory Control)
**Tiempo estimado**: 2-3 d√≠as (dentro de los 5-6 d√≠as de Memory Control)
**Bloquea**: Todo acceso a memoria
