Fitter report for milestone2test
Thu May 16 22:49:06 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Fitter Device Options
 17. Operating Settings and Conditions
 18. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Failed - Thu May 16 22:49:06 2019           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; milestone2test                              ;
; Top-level Entity Name           ; synthi_top                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 63 / 56,480 ( < 1 % )                       ;
; Total registers                 ; 79                                          ;
; Total pins                      ; 32 / 268 ( 12 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Location     ;                ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]     ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10]    ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11]    ; PIN_AA5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12]    ; PIN_Y7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]     ; PIN_V8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]     ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]     ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]     ; PIN_V5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]     ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]     ; PIN_W7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]     ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]     ; PIN_Y5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]     ; PIN_Y6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_0      ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_1      ; PIN_V8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_10     ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_11     ; PIN_AA5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_12     ; PIN_Y7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_2      ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_3      ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_4      ; PIN_V5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_5      ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_6      ; PIN_W7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_7      ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_8      ; PIN_Y5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR_9      ; PIN_Y6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]       ; PIN_U7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]       ; PIN_R4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_0        ; PIN_U7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_1        ; PIN_R4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N       ; PIN_V7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE         ; PIN_AA6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK         ; PIN_AE5       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N        ; PIN_T4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[0]      ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[1]      ; PIN_W4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[2]      ; PIN_K8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[3]      ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM_0       ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM_1       ; PIN_W4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM_2       ; PIN_K8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM_3       ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]       ; PIN_W3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]      ; PIN_AB1       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]      ; PIN_AA3       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]      ; PIN_AB2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]      ; PIN_AC1       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]      ; PIN_AB3       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]      ; PIN_AC2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[16]      ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[17]      ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[18]      ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[19]      ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]       ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[20]      ; PIN_N4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[21]      ; PIN_M4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[22]      ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[23]      ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[24]      ; PIN_U5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[25]      ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[26]      ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[27]      ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[28]      ; PIN_R3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[29]      ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]       ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[30]      ; PIN_U4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[31]      ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]       ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]       ; PIN_V3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]       ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]       ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]       ; PIN_U3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]       ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]       ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_0        ; PIN_W3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_1        ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_10       ; PIN_AB1       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_11       ; PIN_AA3       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_12       ; PIN_AB2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_13       ; PIN_AC1       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_14       ; PIN_AB3       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_15       ; PIN_AC2       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_16       ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_17       ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_18       ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_19       ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_2        ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_20       ; PIN_N4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_21       ; PIN_M4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_22       ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_23       ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_24       ; PIN_U5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_25       ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_26       ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_27       ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_28       ; PIN_R3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_29       ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_3        ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_30       ; PIN_U4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_31       ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_4        ; PIN_V3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_5        ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_6        ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_7        ; PIN_U3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_8        ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ_9        ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N       ; PIN_U6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N        ; PIN_V6        ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA_0  ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA_1  ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA_2  ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA_3  ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA_0  ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA_1  ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA_2  ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA_3  ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA_0  ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA_1  ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA_2  ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA_3  ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA_0  ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA_1  ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA_2  ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA_3  ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[0]         ; PIN_J10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[1]         ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[2]         ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[3]         ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[4]         ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[5]         ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[6]         ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; EX_IO_0          ; PIN_J10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO_1          ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO_2          ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO_3          ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO_4          ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO_5          ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO_6          ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_0        ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_1        ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_10       ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_11       ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_12       ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_13       ; PIN_AD8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_14       ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_15       ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_16       ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_17       ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_18       ; PIN_AC12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_19       ; PIN_AD12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_2        ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_20       ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_21       ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_22       ; PIN_AD11      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_3        ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_4        ; PIN_Y12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_5        ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_6        ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_7        ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_8        ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR_9        ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_0          ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_1          ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_2          ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_3          ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_4          ; PIN_AF11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_5          ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_6          ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ_7          ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N         ; PIN_AE11      ; QSF Assignment ;
; Location     ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0           ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1           ; PIN_AC15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_10          ; PIN_AC19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_11          ; PIN_AF16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_12          ; PIN_AD19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_13          ; PIN_AF15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_14          ; PIN_AF24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_15          ; PIN_AE21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_16          ; PIN_AF25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_17          ; PIN_AC22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_18          ; PIN_AE22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_19          ; PIN_AF21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2           ; PIN_AB21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_20          ; PIN_AF22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_21          ; PIN_AD22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_22          ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_23          ; PIN_AD25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_24          ; PIN_AH25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_25          ; PIN_AE25      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_27          ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_28          ; PIN_AH22      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_29          ; PIN_AF26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_3           ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_30          ; PIN_AE20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_31          ; PIN_AG23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_32          ; PIN_AF20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_33          ; PIN_AH26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_34          ; PIN_AH23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_35          ; PIN_AG26      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_4           ; PIN_AC21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_5           ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_6           ; PIN_AD21      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_7           ; PIN_AE16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_8           ; PIN_AD15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO_9           ; PIN_AE15      ; QSF Assignment ;
; Location     ;                ;              ; HEX0[0]          ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]          ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]          ; PIN_E17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]          ; PIN_L26       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]          ; PIN_L25       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]          ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]          ; PIN_H22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_0           ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_1           ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_2           ; PIN_E17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_3           ; PIN_L26       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_4           ; PIN_L25       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_5           ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_6           ; PIN_H22       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[0]          ; PIN_M24       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[1]          ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[2]          ; PIN_W21       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[3]          ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[4]          ; PIN_W25       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[5]          ; PIN_U23       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[6]          ; PIN_U24       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_0           ; PIN_M24       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_1           ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_2           ; PIN_W21       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_3           ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_4           ; PIN_W25       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_5           ; PIN_U23       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_6           ; PIN_U24       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[0]          ; PIN_AA25      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[1]          ; PIN_AA26      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[2]          ; PIN_Y25       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[3]          ; PIN_W26       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[4]          ; PIN_Y26       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[5]          ; PIN_W27       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[6]          ; PIN_W28       ; QSF Assignment ;
; Location     ;                ;              ; HEX2_0           ; PIN_AA25      ; QSF Assignment ;
; Location     ;                ;              ; HEX2_1           ; PIN_AA26      ; QSF Assignment ;
; Location     ;                ;              ; HEX2_2           ; PIN_Y25       ; QSF Assignment ;
; Location     ;                ;              ; HEX2_3           ; PIN_W26       ; QSF Assignment ;
; Location     ;                ;              ; HEX2_4           ; PIN_Y26       ; QSF Assignment ;
; Location     ;                ;              ; HEX2_5           ; PIN_W27       ; QSF Assignment ;
; Location     ;                ;              ; HEX2_6           ; PIN_W28       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[0]          ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[1]          ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[2]          ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[3]          ; PIN_AA21      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[4]          ; PIN_AD24      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[5]          ; PIN_AF23      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[6]          ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3_0           ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3_1           ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3_2           ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; HEX3_3           ; PIN_AA21      ; QSF Assignment ;
; Location     ;                ;              ; HEX3_4           ; PIN_AD24      ; QSF Assignment ;
; Location     ;                ;              ; HEX3_5           ; PIN_AF23      ; QSF Assignment ;
; Location     ;                ;              ; HEX3_6           ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[0]          ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[1]          ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[2]          ; PIN_AG21      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[3]          ; PIN_AH21      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[4]          ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[5]          ; PIN_AF19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4[6]          ; PIN_AE18      ; QSF Assignment ;
; Location     ;                ;              ; HEX4_0           ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4_1           ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4_2           ; PIN_AG21      ; QSF Assignment ;
; Location     ;                ;              ; HEX4_3           ; PIN_AH21      ; QSF Assignment ;
; Location     ;                ;              ; HEX4_4           ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4_5           ; PIN_AF19      ; QSF Assignment ;
; Location     ;                ;              ; HEX4_6           ; PIN_AE18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[0]          ; PIN_AD18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[1]          ; PIN_AC18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[2]          ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[3]          ; PIN_AH19      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[4]          ; PIN_AG19      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[5]          ; PIN_AF18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5[6]          ; PIN_AH18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5_0           ; PIN_AD18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5_1           ; PIN_AC18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5_2           ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5_3           ; PIN_AH19      ; QSF Assignment ;
; Location     ;                ;              ; HEX5_4           ; PIN_AG19      ; QSF Assignment ;
; Location     ;                ;              ; HEX5_5           ; PIN_AF18      ; QSF Assignment ;
; Location     ;                ;              ; HEX5_6           ; PIN_AH18      ; QSF Assignment ;
; Location     ;                ;              ; HEX6[0]          ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; HEX6[1]          ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; HEX6[2]          ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; HEX6[3]          ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; HEX6[4]          ; PIN_AB15      ; QSF Assignment ;
; Location     ;                ;              ; HEX6[5]          ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; HEX6[6]          ; PIN_AC17      ; QSF Assignment ;
; Location     ;                ;              ; HEX6_0           ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; HEX6_1           ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; HEX6_2           ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; HEX6_3           ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; HEX6_4           ; PIN_AB15      ; QSF Assignment ;
; Location     ;                ;              ; HEX6_5           ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; HEX6_6           ; PIN_AC17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7[0]          ; PIN_AD17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7[1]          ; PIN_AE17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7[2]          ; PIN_AG17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7[3]          ; PIN_AH17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7[4]          ; PIN_AF17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7[5]          ; PIN_AG18      ; QSF Assignment ;
; Location     ;                ;              ; HEX7[6]          ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; HEX7_0           ; PIN_AD17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7_1           ; PIN_AE17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7_2           ; PIN_AG17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7_3           ; PIN_AH17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7_4           ; PIN_AF17      ; QSF Assignment ;
; Location     ;                ;              ; HEX7_5           ; PIN_AG18      ; QSF Assignment ;
; Location     ;                ;              ; HEX7_6           ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D_0         ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D_1         ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D_2         ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D_3         ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_0    ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_1    ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_10   ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_11   ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_12   ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_13   ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_14   ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_15   ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_16   ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_2    ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_3    ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_4    ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_5    ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_6    ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_7    ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_8    ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N_9    ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_0    ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_1    ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_10   ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_11   ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_12   ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_13   ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_14   ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_15   ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_16   ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_2    ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_3    ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_4    ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_5    ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_6    ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_7    ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_8    ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P_9    ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_0    ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_1    ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_10   ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_11   ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_12   ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_13   ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_14   ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_15   ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_16   ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_2    ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_3    ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_4    ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_5    ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_6    ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_7    ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_8    ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N_9    ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_0    ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_1    ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_10   ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_11   ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_12   ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_13   ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_14   ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_15   ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_16   ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_2    ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_3    ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_4    ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_5    ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_6    ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_7    ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_8    ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P_9    ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; KEY_0            ; PIN_M23       ; QSF Assignment ;
; Location     ;                ;              ; KEY_1            ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; KEY_2            ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; KEY_3            ; PIN_R24       ; QSF Assignment ;
; Location     ;                ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_0       ; PIN_L3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_1       ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_2       ; PIN_L2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_3       ; PIN_K7        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_4       ; PIN_K1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_5       ; PIN_K2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_6       ; PIN_M3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA_7       ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment ;
; Location     ;                ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment ;
; Location     ;                ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment ;
; Location     ;                ;              ; LEDG[0]          ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[1]          ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[2]          ; PIN_E25       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[3]          ; PIN_E24       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[4]          ; PIN_H21       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[5]          ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[6]          ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[7]          ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; LEDG[8]          ; PIN_F17       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_0           ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_1           ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_2           ; PIN_E25       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_3           ; PIN_E24       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_4           ; PIN_H21       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_5           ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_6           ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_7           ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; LEDG_8           ; PIN_F17       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[0]          ; PIN_G19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[10]         ; PIN_J15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[11]         ; PIN_H16       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[12]         ; PIN_J16       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[13]         ; PIN_H17       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[14]         ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[15]         ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[16]         ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[17]         ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[1]          ; PIN_F19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[2]          ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[3]          ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[4]          ; PIN_F18       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[5]          ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[6]          ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[7]          ; PIN_H19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[8]          ; PIN_J17       ; QSF Assignment ;
; Location     ;                ;              ; LEDR[9]          ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_0           ; PIN_G19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_1           ; PIN_F19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_10          ; PIN_J15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_11          ; PIN_H16       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_12          ; PIN_J16       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_13          ; PIN_H17       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_14          ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_15          ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_16          ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_17          ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_2           ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_3           ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_4           ; PIN_F18       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_5           ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_6           ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_7           ; PIN_H19       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_8           ; PIN_J17       ; QSF Assignment ;
; Location     ;                ;              ; LEDR_9           ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR_0       ; PIN_H7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR_1       ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N_0     ; PIN_C4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N_1     ; PIN_D4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_0       ; PIN_J6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_1       ; PIN_K4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_10      ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_11      ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_12      ; PIN_G3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_13      ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_14      ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_15      ; PIN_G4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_2       ; PIN_J5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_3       ; PIN_K3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_4       ; PIN_J4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_5       ; PIN_J3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_6       ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_7       ; PIN_H6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_8       ; PIN_H3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA_9       ; PIN_H4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ_0       ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ_1       ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT_0        ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT_1        ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RD_N         ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_WR_N         ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK          ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2         ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT          ; PIN_H5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2         ; PIN_F5        ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT_0         ; PIN_AE14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT_1         ; PIN_AF13      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT_2         ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT_3         ; PIN_AC14      ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[0]     ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[10]    ; PIN_AF2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[11]    ; PIN_AD3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[12]    ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[13]    ; PIN_AC3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[14]    ; PIN_AA4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[15]    ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[16]    ; PIN_AC11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[17]    ; PIN_AB9       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[18]    ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[19]    ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[1]     ; PIN_AD7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[2]     ; PIN_AE7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[3]     ; PIN_AC7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[4]     ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[5]     ; PIN_AE6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[6]     ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[7]     ; PIN_AC5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[8]     ; PIN_AF5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[9]     ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_0      ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_1      ; PIN_AD7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_10     ; PIN_AF2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_11     ; PIN_AD3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_12     ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_13     ; PIN_AC3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_14     ; PIN_AA4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_15     ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_16     ; PIN_AC11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_17     ; PIN_AB9       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_18     ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_19     ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_2      ; PIN_AE7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_3      ; PIN_AC7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_4      ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_5      ; PIN_AE6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_6      ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_7      ; PIN_AC5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_8      ; PIN_AF5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR_9      ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_CE_N        ; PIN_AF8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[0]       ; PIN_AH3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[10]      ; PIN_AE2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[11]      ; PIN_AE1       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[12]      ; PIN_AE3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[13]      ; PIN_AE4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[14]      ; PIN_AF3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[15]      ; PIN_AG3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[1]       ; PIN_AF4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[2]       ; PIN_AG4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[3]       ; PIN_AH4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[4]       ; PIN_AF6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[5]       ; PIN_AG6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[6]       ; PIN_AH6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[7]       ; PIN_AF7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[8]       ; PIN_AD1       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[9]       ; PIN_AD2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_0        ; PIN_AH3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_1        ; PIN_AF4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_10       ; PIN_AE2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_11       ; PIN_AE1       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_12       ; PIN_AE3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_13       ; PIN_AE4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_14       ; PIN_AF3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_15       ; PIN_AG3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_2        ; PIN_AG4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_3        ; PIN_AH4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_4        ; PIN_AF6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_5        ; PIN_AG6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_6        ; PIN_AH6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_7        ; PIN_AF7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_8        ; PIN_AD1       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ_9        ; PIN_AD2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_LB_N        ; PIN_AD4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_OE_N        ; PIN_AD5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_UB_N        ; PIN_AC4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_WE_N        ; PIN_AE8       ; QSF Assignment ;
; Location     ;                ;              ; SW_0             ; PIN_AB28      ; QSF Assignment ;
; Location     ;                ;              ; SW_1             ; PIN_AC28      ; QSF Assignment ;
; Location     ;                ;              ; SW_10            ; PIN_AC24      ; QSF Assignment ;
; Location     ;                ;              ; SW_11            ; PIN_AB24      ; QSF Assignment ;
; Location     ;                ;              ; SW_12            ; PIN_AB23      ; QSF Assignment ;
; Location     ;                ;              ; SW_13            ; PIN_AA24      ; QSF Assignment ;
; Location     ;                ;              ; SW_14            ; PIN_AA23      ; QSF Assignment ;
; Location     ;                ;              ; SW_15            ; PIN_AA22      ; QSF Assignment ;
; Location     ;                ;              ; SW_16            ; PIN_Y24       ; QSF Assignment ;
; Location     ;                ;              ; SW_17            ; PIN_Y23       ; QSF Assignment ;
; Location     ;                ;              ; SW_2             ; PIN_AC27      ; QSF Assignment ;
; Location     ;                ;              ; SW_3             ; PIN_AD27      ; QSF Assignment ;
; Location     ;                ;              ; SW_4             ; PIN_AB27      ; QSF Assignment ;
; Location     ;                ;              ; SW_5             ; PIN_AC26      ; QSF Assignment ;
; Location     ;                ;              ; SW_6             ; PIN_AD26      ; QSF Assignment ;
; Location     ;                ;              ; SW_7             ; PIN_AB26      ; QSF Assignment ;
; Location     ;                ;              ; SW_8             ; PIN_AC25      ; QSF Assignment ;
; Location     ;                ;              ; SW_9             ; PIN_AB25      ; QSF Assignment ;
; Location     ;                ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_0        ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_1        ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_2        ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_3        ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_4        ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_5        ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_6        ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA_7        ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment ;
; Location     ;                ;              ; To               ; LOCATION      ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_BLANK_N      ; PIN_F11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]         ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]         ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]         ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]         ; PIN_B11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[4]         ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[5]         ; PIN_C12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[6]         ; PIN_D11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[7]         ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_0          ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_1          ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_2          ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_3          ; PIN_B11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_4          ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_5          ; PIN_C12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_6          ; PIN_D11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B_7          ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_CLK          ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]         ; PIN_G8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]         ; PIN_G11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]         ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]         ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[4]         ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[5]         ; PIN_B8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[6]         ; PIN_F10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[7]         ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_0          ; PIN_G8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_1          ; PIN_G11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_2          ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_3          ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_4          ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_5          ; PIN_B8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_6          ; PIN_F10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G_7          ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS           ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]         ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]         ; PIN_E11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]         ; PIN_D10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]         ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[4]         ; PIN_G10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[5]         ; PIN_J12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[6]         ; PIN_H8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[7]         ; PIN_H10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_0          ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_1          ; PIN_E11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_2          ; PIN_D10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_3          ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_4          ; PIN_G10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_5          ; PIN_J12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_6          ; PIN_H8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R_7          ; PIN_H10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS           ; PIN_C13       ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; CLOCK2_50        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; CLOCK3_50        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_0      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_1      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_10     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_11     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_12     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_2      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_3      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_4      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_5      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_6      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_7      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_8      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_ADDR_9      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_BA[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_BA[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_BA_0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_BA_1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_CAS_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_CKE         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_CLK         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_CS_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM_0       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM_1       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM_2       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQM_3       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[23]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[24]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[25]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[26]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[27]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[28]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[29]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[30]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[31]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_10       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_11       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_12       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_13       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_14       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_15       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_16       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_17       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_18       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_19       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_2        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_20       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_21       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_22       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_23       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_24       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_25       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_26       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_27       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_28       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_29       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_3        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_30       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_31       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_4        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_5        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_6        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_7        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_8        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_DQ_9        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_RAS_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; DRAM_WE_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA_0  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA_1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA_2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DATA_3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA_0  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA_1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA_2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_DATA_3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA_0  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA_1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA_2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DATA_3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA_0  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA_1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA_2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_DATA_3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; ENETCLK_25       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO_0          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO_1          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO_2          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO_3          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO_4          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO_5          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; EX_IO_6          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_10       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_11       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_12       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_13       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_14       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_15       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_16       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_17       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_18       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_19       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_2        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_20       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_21       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_22       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_3        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_4        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_5        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_6        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_7        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_8        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_ADDR_9        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_CE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_0          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_1          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_2          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_3          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_4          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_5          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_6          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_DQ_7          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_OE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_RST_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_WE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; FL_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[0]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[10]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[11]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[12]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[13]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[14]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[15]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[16]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[17]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[18]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[19]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[1]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[20]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[21]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[22]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[23]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[24]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[25]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[26]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[27]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[28]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[29]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[2]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[30]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[31]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[32]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[33]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[34]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[35]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[3]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[4]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[5]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[6]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[7]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[8]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO[9]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_0           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_1           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_10          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_11          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_12          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_13          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_14          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_15          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_16          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_17          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_18          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_19          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_2           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_20          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_21          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_22          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_23          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_24          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_25          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_27          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_28          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_29          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_3           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_30          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_31          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_32          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_33          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_34          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_35          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_4           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_5           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_6           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_7           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_8           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; GPIO_9           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0[0]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0[1]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0[2]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0[3]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0[4]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0[5]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0[6]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0_0           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0_1           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0_2           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0_3           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0_4           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0_5           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX0_6           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1[0]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1[1]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1[2]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1[3]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1[4]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1[5]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1[6]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1_0           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1_1           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1_2           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1_3           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1_4           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1_5           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX1_6           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2[0]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2[1]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2[2]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2[3]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2[4]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2[5]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2[6]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2_0           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2_1           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2_2           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2_3           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2_4           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2_5           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX2_6           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3[0]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3[1]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3[2]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3[3]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3[4]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3[5]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3[6]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3_0           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3_1           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3_2           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3_3           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3_4           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3_5           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX3_6           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4[0]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4[1]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4[2]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4[3]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4[4]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4[5]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4[6]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4_0           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4_1           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4_2           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4_3           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4_4           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4_5           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX4_6           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5[0]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5[1]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5[2]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5[3]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5[4]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5[5]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5[6]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5_0           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5_1           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5_2           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5_3           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5_4           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5_5           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX5_6           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6[0]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6[1]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6[2]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6[3]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6[4]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6[5]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6[6]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6_0           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6_1           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6_2           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6_3           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6_4           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6_5           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX6_6           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7[0]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7[1]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7[2]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7[3]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7[4]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7[5]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7[6]          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7_0           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7_1           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7_2           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7_3           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7_4           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7_5           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HEX7_6           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKIN0      ; 3.0-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKIN_P1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKIN_P2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKOUT0     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKOUT_P1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_CLKOUT_P2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D[0]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D[1]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D[2]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D[3]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D_0         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D_1         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D_2         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_D_3         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_0    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_10   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_11   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_12   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_13   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_14   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_15   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_16   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_3    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_4    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_5    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_6    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_7    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_8    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_N_9    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_0    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_10   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_11   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_12   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_13   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_14   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_15   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_16   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_3    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_4    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_5    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_6    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_7    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_8    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_RX_D_P_9    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_0    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_10   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_11   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_12   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_13   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_14   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_15   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_16   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_3    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_4    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_5    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_6    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_7    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_8    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_N_9    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_0    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_10   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_11   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_12   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_13   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_14   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_15   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_16   ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_3    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_4    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_5    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_6    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_7    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_8    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; HSMC_TX_D_P_9    ; LVDS          ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; IRDA_RXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; KEY_0            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; KEY_1            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; KEY_2            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; KEY_3            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_BLON         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_0       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_1       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_2       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_3       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_4       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_5       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_6       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_DATA_7       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_EN           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_ON           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_RS           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LCD_RW           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[0]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[1]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[2]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[3]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[4]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[5]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[6]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[7]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG[8]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_0           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_1           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_2           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_3           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_4           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_5           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_6           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_7           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDG_8           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[0]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[10]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[11]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[12]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[13]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[14]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[15]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[16]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[17]         ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[1]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[2]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[3]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[4]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[5]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[6]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[7]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[8]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR[9]          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_0           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_1           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_10          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_11          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_12          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_13          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_14          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_15          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_16          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_17          ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_2           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_3           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_4           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_5           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_6           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_7           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_8           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; LEDR_9           ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_ADDR[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_ADDR[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_ADDR_0       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_ADDR_1       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_CS_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DACK_N[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DACK_N[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DACK_N_0     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DACK_N_1     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_0       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_1       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_10      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_11      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_12      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_13      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_14      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_15      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_2       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_3       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_4       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_5       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_6       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_7       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_8       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DATA_9       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DREQ[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DREQ[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DREQ_0       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_DREQ_1       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_FSPEED       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_INT[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_INT[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_INT_0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_INT_1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_LSPEED       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_RD_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_RST_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; OTG_WR_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; PS2_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; PS2_CLK2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; PS2_DAT          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; PS2_DAT2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_CLK           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_CMD           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT_0         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT_1         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT_2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_DAT_3         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SD_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[13]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[14]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[15]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[16]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[17]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[18]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[19]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_0      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_1      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_10     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_11     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_12     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_13     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_14     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_15     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_16     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_17     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_18     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_19     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_2      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_3      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_4      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_5      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_6      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_7      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_8      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_ADDR_9      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_CE_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_10       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_11       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_12       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_13       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_14       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_15       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_2        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_3        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_4        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_5        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_6        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_7        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_8        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_DQ_9        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_LB_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_OE_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_UB_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SRAM_WE_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_0             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_1             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_10            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_11            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_12            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_13            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_14            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_15            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_16            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_17            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_2             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_3             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_4             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_5             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_6             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_7             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_8             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; SW_9             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_CLK27         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_2        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_3        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_4        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_5        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_6        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_DATA_7        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_HS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; TD_VS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; To               ; I/O STANDARD  ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; UART_CTS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; UART_RTS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; UART_RXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; UART_TXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_BLANK_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_0          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_1          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_2          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_3          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_4          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_5          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_6          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_B_7          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_0          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_1          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_2          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_3          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_4          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_5          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_6          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_G_7          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_HS           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_0          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_1          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_2          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_3          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_4          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_5          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_6          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_R_7          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_SYNC_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; synthi_top     ;              ; VGA_VS           ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+---------------+----------------+


+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                       ;
+-------------------------------------------------------------+---------------+-------+
; Resource                                                    ; Usage         ; %     ;
+-------------------------------------------------------------+---------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 63 / 56,480   ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 63            ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 64 / 56,480   ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 32            ;       ;
;         [b] ALMs used for LUT logic                         ; 24            ;       ;
;         [c] ALMs used for registers                         ; 8             ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0             ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 56,480    ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480    ; 0 %   ;
;         [a] Due to location constrained logic               ; 0             ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0             ;       ;
;         [c] Due to LAB input limits                         ; 0             ;       ;
;         [d] Due to virtual I/Os                             ; 0             ;       ;
;                                                             ;               ;       ;
; Difficulty packing design                                   ; No fit        ;       ;
;                                                             ;               ;       ;
; Total LABs:  partially or completely used                   ; 9 / 5,648     ; < 1 % ;
;     -- Logic LABs                                           ; 9             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0             ;       ;
;                                                             ;               ;       ;
; Combinational ALUT usage for logic                          ; 108           ;       ;
;     -- 7 input functions                                    ; 2             ;       ;
;     -- 6 input functions                                    ; 24            ;       ;
;     -- 5 input functions                                    ; 15            ;       ;
;     -- 4 input functions                                    ; 22            ;       ;
;     -- <=3 input functions                                  ; 45            ;       ;
; Combinational ALUT usage for route-throughs                 ; 0             ;       ;
;                                                             ;               ;       ;
; Dedicated logic registers                                   ; 79            ;       ;
;     -- By type:                                             ;               ;       ;
;         -- Primary logic registers                          ; 79 / 112,960  ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 112,960   ; 0 %   ;
;     -- By function:                                         ;               ;       ;
;         -- Design implementation registers                  ; 79            ;       ;
;         -- Routing optimization registers                   ; 0             ;       ;
;                                                             ;               ;       ;
; Virtual pins                                                ; 0             ;       ;
; I/O pins                                                    ; 32 / 268      ; 12 %  ;
;     -- Clock pins                                           ; 0 / 11        ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 23        ; 0 %   ;
;                                                             ;               ;       ;
; M10K blocks                                                 ; 0 / 686       ; 0 %   ;
; Total MLAB memory bits                                      ; 0             ;       ;
; Total block memory bits                                     ; 0 / 7,024,640 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640 ; 0 %   ;
;                                                             ;               ;       ;
; Total DSP Blocks                                            ; 0 / 156       ; 0 %   ;
;                                                             ;               ;       ;
; Fractional PLLs                                             ; 0 / 7         ; 0 %   ;
; Global signals                                              ; 0             ;       ;
;     -- Global clocks                                        ; 0 / 16        ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88        ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18        ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120       ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120       ; 0 %   ;
; JTAGs                                                       ; 0 / 1         ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1         ; 0 %   ;
; CRC blocks                                                  ; 0 / 1         ; 0 %   ;
; Remote update blocks                                        ; 0 / 1         ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1         ; 0 %   ;
; Hard IPs                                                    ; 0 / 1         ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6         ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6         ; 0 %   ;
; Channel PLLs                                                ; 0 / 6         ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3         ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2         ; 0 %   ;
; Maximum fan-out                                             ; 79            ;       ;
; Highest non-global fan-out                                  ; 79            ;       ;
; Total fan-out                                               ; 725           ;       ;
; Average fan-out                                             ; 2.88          ;       ;
+-------------------------------------------------------------+---------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                        ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; GPIO_26    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[10]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[11]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[12]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[13]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[14]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[15]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[16]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[17]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; None         ; Off         ; --                        ; User                 ; no        ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_ADCLRCK ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_BCLK    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT  ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACLRCK ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK     ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; I2C_SCLK    ; Unassigned ; --       ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group         ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------+
; I2C_SDAT ; Unassigned ; --       ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; i2c_master:i2c_master_1|sda ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 3B       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; 4A       ; 0 / 48 ( 0 % ) ; --            ; --           ; 0V            ;
; 5A       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 5B       ; 0 / 16 ( 0 % ) ; --            ; --           ; 0V            ;
; 7A       ; 0 / 80 ( 0 % ) ; --            ; --           ; 0V            ;
; 8A       ; 0 / 32 ( 0 % ) ; --            ; --           ; 0V            ;
; Unknown  ; 32             ; --            ;              ;               ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;         ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;         ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;         ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;         ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;         ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;         ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;         ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;         ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ;         ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+-----------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                         ; Entity Name      ; Library Name ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+-----------------------------------------------------------------------------+------------------+--------------+
; |synthi_top                              ; 61.0 (0.0)           ; 63.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 79 (0)                    ; 0 (0)         ; 0                 ; 0          ; 32   ; 0            ; |synthi_top                                                                 ; synthi_top       ; work         ;
;    |codec_controller:codec_controller_1| ; 5.7 (5.7)            ; 5.8 (5.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |synthi_top|codec_controller:codec_controller_1                             ; codec_controller ; work         ;
;    |i2c_master:i2c_master_1|             ; 45.7 (45.7)          ; 46.9 (46.9)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (84)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |synthi_top|i2c_master:i2c_master_1                                         ; i2c_master       ; work         ;
;    |i2s_master:i2s_master_1|             ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |synthi_top|i2s_master:i2s_master_1                                         ; i2s_master       ; work         ;
;    |infrastructure:infrastructure_1|     ; 4.9 (0.0)            ; 5.4 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |synthi_top|infrastructure:infrastructure_1                                 ; infrastructure   ; work         ;
;       |modulo_divider:modulo_divider_1|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |synthi_top|infrastructure:infrastructure_1|modulo_divider:modulo_divider_1 ; modulo_divider   ; work         ;
;       |synchronize:synchronize_1|        ; 1.6 (1.6)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |synthi_top|infrastructure:infrastructure_1|synchronize:synchronize_1       ; synchronize      ; work         ;
;       |synchronize:synchronize_2|        ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |synthi_top|infrastructure:infrastructure_1|synchronize:synchronize_2       ; synchronize      ; work         ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+-----------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; KEY[2]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[10]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[11]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[12]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[13]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[14]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[15]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[16]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[17]      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; GPIO_26     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; AUD_XCK     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; AUD_DACDAT  ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; AUD_BCLK    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; AUD_DACLRCK ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; AUD_ADCLRCK ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; I2C_SCLK    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; I2C_SDAT    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; SW[10]              ;                   ;         ;
; SW[11]              ;                   ;         ;
; SW[12]              ;                   ;         ;
; SW[13]              ;                   ;         ;
; SW[14]              ;                   ;         ;
; SW[15]              ;                   ;         ;
; SW[16]              ;                   ;         ;
; SW[17]              ;                   ;         ;
; GPIO_26             ;                   ;         ;
; SW[3]               ;                   ;         ;
; AUD_ADCDAT          ;                   ;         ;
; I2C_SDAT            ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[1]               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+--------------------------------------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location   ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                 ; Unassigned ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; codec_controller:codec_controller_1|counter~0                            ; Unassigned ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; codec_controller:codec_controller_1|flip_flops~0                         ; Unassigned ; 7       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_1|Equal2~0                                         ; Unassigned ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_1|bit_count[1]~0                                   ; Unassigned ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_1|byte_count[0]~1                                  ; Unassigned ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_1|data[19]~0                                       ; Unassigned ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_1|fsm_state.S_SEND_BYTE                            ; Unassigned ; 17      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; i2s_master:i2s_master_1|LessThan0~1                                      ; Unassigned ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; i2s_master:i2s_master_1|bclk_sig                                         ; Unassigned ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; infrastructure:infrastructure_1|modulo_divider:modulo_divider_1|count[1] ; Unassigned ; 79      ; Clock        ; no     ; --                   ; --               ; --                        ;
; infrastructure:infrastructure_1|synchronize:synchronize_1|signal_o[0]    ; Unassigned ; 60      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------+------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "milestone2test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "KEY[3]" -- illegal location assignment PIN_R24 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 40
Error (171016): Can't place node "SW[4]" -- illegal location assignment PIN_AB27 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[5]" -- illegal location assignment PIN_AC26 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[6]" -- illegal location assignment PIN_AD26 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[7]" -- illegal location assignment PIN_AB26 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[8]" -- illegal location assignment PIN_AC25 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[9]" -- illegal location assignment PIN_AB25 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[10]" -- illegal location assignment PIN_AC24 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[11]" -- illegal location assignment PIN_AB24 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[12]" -- illegal location assignment PIN_AB23 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[13]" -- illegal location assignment PIN_AA24 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[14]" -- illegal location assignment PIN_AA23 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[16]" -- illegal location assignment PIN_Y24 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[17]" -- illegal location assignment PIN_Y23 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "GPIO_26" -- illegal location assignment PIN_AG22 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 44
Error (171016): Can't place node "AUD_DACDAT" -- illegal location assignment PIN_D1 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 47
Error (171016): Can't place node "AUD_BCLK" -- illegal location assignment PIN_F2 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 48
Error (171016): Can't place node "AUD_DACLRCK" -- illegal location assignment PIN_E3 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 49
Error (171016): Can't place node "SW[3]" -- illegal location assignment PIN_AD27 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "AUD_ADCDAT" -- illegal location assignment PIN_D2 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 51
Error (171016): Can't place node "CLOCK_50" -- illegal location assignment PIN_Y2 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 35
Error (171016): Can't place node "KEY[0]" -- illegal location assignment PIN_M23 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 40
Error (171016): Can't place node "SW[0]" -- illegal location assignment PIN_AB28 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[2]" -- illegal location assignment PIN_AC27 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Error (171016): Can't place node "SW[1]" -- illegal location assignment PIN_AC28 File: D:/DIGITALTECHNIK_FPGA/DTP2_fpga_synth/Milestone2/source/synthi_top.vhd Line: 42
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (11802): Can't fit design in device. Modify your design to reduce resources, or choose a larger device. The Intel FPGA Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.
Error: Quartus Prime Fitter was unsuccessful. 26 errors, 3 warnings
    Error: Peak virtual memory: 5157 megabytes
    Error: Processing ended: Thu May 16 22:49:06 2019
    Error: Elapsed time: 00:00:03
    Error: Total CPU time (on all processors): 00:00:02


