TimeQuest Timing Analyzer report for Multiciclo
Tue Dec 11 11:37:49 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Multiciclo                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 74.55 MHz  ; 74.55 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -12.413 ; -1993.243     ;
; clk_rom ; -3.665  ; -213.848      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.540 ; 0.000         ;
; clk_rom ; 1.230 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.413 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 13.404     ;
; -12.390 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 13.393     ;
; -12.367 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.410     ;
; -12.365 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 13.380     ;
; -12.365 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.380     ;
; -12.364 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.377     ;
; -12.364 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.377     ;
; -12.364 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.377     ;
; -12.364 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.377     ;
; -12.355 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 13.396     ;
; -12.355 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.403     ;
; -12.354 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.399     ;
; -12.353 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.392     ;
; -12.328 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.371     ;
; -12.321 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.368     ;
; -12.296 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.330     ;
; -12.296 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.330     ;
; -12.296 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.330     ;
; -12.296 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.330     ;
; -12.285 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 13.276     ;
; -12.270 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.301     ;
; -12.270 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.301     ;
; -12.270 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.301     ;
; -12.270 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.301     ;
; -12.266 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.003     ; 13.299     ;
; -12.262 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 13.265     ;
; -12.239 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.282     ;
; -12.237 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 13.252     ;
; -12.237 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.252     ;
; -12.236 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.249     ;
; -12.236 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.249     ;
; -12.236 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.249     ;
; -12.236 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.249     ;
; -12.229 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 13.220     ;
; -12.227 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 13.268     ;
; -12.227 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.275     ;
; -12.226 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.271     ;
; -12.225 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.264     ;
; -12.206 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 13.209     ;
; -12.200 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.243     ;
; -12.193 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.240     ;
; -12.192 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 13.183     ;
; -12.183 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.226     ;
; -12.181 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 13.196     ;
; -12.181 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.196     ;
; -12.180 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.193     ;
; -12.180 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.193     ;
; -12.180 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.193     ;
; -12.180 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.193     ;
; -12.171 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 13.212     ;
; -12.171 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.219     ;
; -12.170 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.215     ;
; -12.169 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 13.172     ;
; -12.169 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.208     ;
; -12.168 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.202     ;
; -12.168 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.202     ;
; -12.168 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.202     ;
; -12.168 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.202     ;
; -12.146 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.189     ;
; -12.144 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 13.159     ;
; -12.144 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.159     ;
; -12.144 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.187     ;
; -12.143 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.156     ;
; -12.143 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.156     ;
; -12.143 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.156     ;
; -12.143 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.156     ;
; -12.142 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.173     ;
; -12.142 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.173     ;
; -12.142 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.173     ;
; -12.142 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.173     ;
; -12.138 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.003     ; 13.171     ;
; -12.137 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.184     ;
; -12.134 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 13.175     ;
; -12.134 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.182     ;
; -12.133 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.178     ;
; -12.132 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.171     ;
; -12.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.146     ;
; -12.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.146     ;
; -12.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.146     ;
; -12.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.146     ;
; -12.107 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.150     ;
; -12.100 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.147     ;
; -12.086 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 13.077     ;
; -12.086 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.117     ;
; -12.086 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.117     ;
; -12.086 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.117     ;
; -12.086 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.117     ;
; -12.082 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.003     ; 13.115     ;
; -12.075 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.109     ;
; -12.075 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.109     ;
; -12.075 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.109     ;
; -12.075 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.109     ;
; -12.065 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.092     ;
; -12.063 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.033     ; 13.066     ;
; -12.050 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.086     ;
; -12.049 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.080     ;
; -12.049 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.080     ;
; -12.049 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.080     ;
; -12.049 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.080     ;
; -12.045 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.003     ; 13.078     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.665 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.681      ;
; -3.639 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.655      ;
; -3.634 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.650      ;
; -3.622 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.638      ;
; -3.619 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.635      ;
; -3.426 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.442      ;
; -3.416 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.432      ;
; -3.396 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.412      ;
; -3.386 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.402      ;
; -3.360 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.376      ;
; -3.355 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.371      ;
; -3.343 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.359      ;
; -3.340 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.356      ;
; -3.336 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.352      ;
; -3.336 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.352      ;
; -3.334 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.350      ;
; -3.334 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.350      ;
; -3.334 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.350      ;
; -3.331 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.347      ;
; -3.329 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.352      ;
; -3.328 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.344      ;
; -3.323 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.339      ;
; -3.312 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.335      ;
; -3.311 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.316      ;
; -3.307 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.330      ;
; -3.306 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.329      ;
; -3.306 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.329      ;
; -3.302 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.325      ;
; -3.285 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.290      ;
; -3.280 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.285      ;
; -3.275 ; regbuf:rgB|sr_out[28]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 4.317      ;
; -3.272 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.295      ;
; -3.268 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.291      ;
; -3.268 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.273      ;
; -3.265 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.270      ;
; -3.257 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.280      ;
; -3.237 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.260      ;
; -3.237 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.260      ;
; -3.237 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.252      ;
; -3.228 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.243      ;
; -3.227 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.242      ;
; -3.226 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.241      ;
; -3.225 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.240      ;
; -3.224 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.239      ;
; -3.224 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.229      ;
; -3.221 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.236      ;
; -3.218 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.233      ;
; -3.198 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.203      ;
; -3.193 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.198      ;
; -3.181 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.186      ;
; -3.178 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.183      ;
; -3.174 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.186      ;
; -3.170 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.186      ;
; -3.152 ; regbuf:rgB|sr_out[12]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.193      ;
; -3.152 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.164      ;
; -3.151 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.163      ;
; -3.151 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.163      ;
; -3.147 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.163      ;
; -3.147 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.159      ;
; -3.144 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.160      ;
; -3.143 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.165      ;
; -3.142 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.154      ;
; -3.139 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.155      ;
; -3.137 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.153      ;
; -3.127 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.143      ;
; -3.124 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.140      ;
; -3.121 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.143      ;
; -3.120 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.132      ;
; -3.120 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.142      ;
; -3.120 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.142      ;
; -3.119 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.131      ;
; -3.119 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.131      ;
; -3.117 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.133      ;
; -3.116 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.138      ;
; -3.116 ; regbuf:rgB|sr_out[21]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.088      ; 4.169      ;
; -3.115 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.127      ;
; -3.103 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.119      ;
; -3.097 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.113      ;
; -3.097 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.113      ;
; -3.095 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.111      ;
; -3.095 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.111      ;
; -3.095 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.111      ;
; -3.095 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.100      ;
; -3.093 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.116      ;
; -3.092 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.108      ;
; -3.089 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.105      ;
; -3.086 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.091      ;
; -3.085 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.108      ;
; -3.085 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.108      ;
; -3.085 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.090      ;
; -3.085 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.107      ;
; -3.084 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.100      ;
; -3.084 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.089      ;
; -3.083 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.088      ;
; -3.082 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.087      ;
; -3.081 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.097      ;
; -3.081 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.097      ;
; -3.079 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.098      ;
; -3.079 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.084      ;
; -3.072 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.077      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.546 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.575 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.667 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgA|sr_out[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.677 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.707 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.794 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.797 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.803 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.807 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.834 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.837 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.839 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgA|sr_out[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.844 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.986 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.254      ;
; 1.032 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]        ; clk          ; clk         ; 0.000        ; 0.023      ; 1.321      ;
; 1.137 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.404      ;
; 1.143 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st ; clk          ; clk         ; 0.000        ; 0.001      ; 1.410      ;
; 1.160 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.419      ;
; 1.198 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.465      ;
; 1.198 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.465      ;
; 1.198 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.465      ;
; 1.198 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.465      ;
; 1.222 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.223 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                     ; clk          ; clk         ; 0.000        ; -0.014     ; 1.475      ;
; 1.230 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.254 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.269 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.536      ;
; 1.281 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.548      ;
; 1.286 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                      ; clk          ; clk         ; 0.000        ; -0.022     ; 1.530      ;
; 1.290 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                         ; clk          ; clk         ; 0.000        ; -0.007     ; 1.549      ;
; 1.299 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                     ; clk          ; clk         ; 0.000        ; 0.007      ; 1.572      ;
; 1.307 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.573      ;
; 1.342 ; reg:pc|sr_out[26]                         ; regbuf:regULA|sr_out[26]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.608      ;
; 1.344 ; reg:pc|sr_out[24]                         ; regbuf:regULA|sr_out[24]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.610      ;
; 1.348 ; regbuf:rgA|sr_out[19]                     ; regbuf:regULA|sr_out[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.354 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                         ; clk          ; clk         ; 0.000        ; -0.012     ; 1.608      ;
; 1.358 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                      ; clk          ; clk         ; 0.000        ; -0.011     ; 1.613      ;
; 1.366 ; reg:pc|sr_out[21]                         ; regbuf:regULA|sr_out[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.378 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]        ; clk          ; clk         ; 0.000        ; 0.040      ; 1.684      ;
; 1.379 ; reg:pc|sr_out[19]                         ; regbuf:regULA|sr_out[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.411 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.678      ;
; 1.422 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                         ; clk          ; clk         ; 0.000        ; 0.008      ; 1.696      ;
; 1.422 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                          ; clk          ; clk         ; 0.000        ; 0.008      ; 1.696      ;
; 1.422 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                         ; clk          ; clk         ; 0.000        ; 0.008      ; 1.696      ;
; 1.470 ; regbuf:rgA|sr_out[24]                     ; regbuf:regULA|sr_out[24]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.736      ;
; 1.476 ; regbuf:rgA|sr_out[26]                     ; regbuf:regULA|sr_out[26]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.494 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 1.792      ;
; 1.496 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.761      ;
; 1.498 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                      ; clk          ; clk         ; 0.000        ; -0.015     ; 1.749      ;
; 1.498 ; regbuf:rgA|sr_out[21]                     ; regbuf:regULA|sr_out[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.764      ;
; 1.527 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                     ; clk          ; clk         ; 0.000        ; 0.026      ; 1.819      ;
; 1.544 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                          ; clk          ; clk         ; 0.000        ; 0.027      ; 1.837      ;
; 1.548 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                         ; clk          ; clk         ; 0.000        ; -0.007     ; 1.807      ;
; 1.550 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                     ; clk          ; clk         ; 0.000        ; -0.004     ; 1.812      ;
; 1.552 ; regbuf:rgA|sr_out[20]                     ; regbuf:regULA|sr_out[20]                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.816      ;
; 1.561 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.828      ;
; 1.562 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]        ; clk          ; clk         ; 0.000        ; 0.020      ; 1.848      ;
; 1.562 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                     ; clk          ; clk         ; 0.000        ; -0.016     ; 1.812      ;
; 1.564 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]        ; clk          ; clk         ; 0.000        ; 0.039      ; 1.869      ;
; 1.568 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                         ; clk          ; clk         ; 0.000        ; -0.007     ; 1.827      ;
; 1.588 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                     ; clk          ; clk         ; 0.000        ; -0.015     ; 1.839      ;
; 1.610 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgA|sr_out[16]                     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.889      ;
; 1.612 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                         ; clk          ; clk         ; 0.000        ; -0.009     ; 1.869      ;
; 1.615 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                      ; clk          ; clk         ; 0.000        ; -0.006     ; 1.875      ;
; 1.619 ; regbuf:rgA|sr_out[25]                     ; regbuf:regULA|sr_out[25]                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.883      ;
; 1.626 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.893      ;
; 1.630 ; reg:pc|sr_out[5]                          ; regbuf:regULA|sr_out[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.896      ;
; 1.632 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                         ; clk          ; clk         ; 0.000        ; -0.035     ; 1.863      ;
; 1.634 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.635 ; reg:pc|sr_out[5]                          ; reg:pc|sr_out[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.652 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.919      ;
; 1.652 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.919      ;
; 1.655 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st ; clk          ; clk         ; 0.000        ; 0.001      ; 1.922      ;
; 1.657 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.924      ;
; 1.659 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                         ; clk          ; clk         ; 0.000        ; -0.006     ; 1.919      ;
; 1.659 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[11]                         ; clk          ; clk         ; 0.000        ; -0.006     ; 1.919      ;
; 1.659 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[14]                         ; clk          ; clk         ; 0.000        ; -0.006     ; 1.919      ;
; 1.659 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[12]                         ; clk          ; clk         ; 0.000        ; -0.006     ; 1.919      ;
; 1.663 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[22]                         ; clk          ; clk         ; 0.000        ; -0.008     ; 1.921      ;
; 1.663 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[4]                          ; clk          ; clk         ; 0.000        ; -0.008     ; 1.921      ;
; 1.670 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.938      ;
; 1.692 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.959      ;
; 1.695 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]        ; clk          ; clk         ; 0.000        ; -0.022     ; 1.939      ;
; 1.705 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                         ; clk          ; clk         ; 0.000        ; -0.010     ; 1.961      ;
; 1.709 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                          ; clk          ; clk         ; 0.000        ; -0.007     ; 1.968      ;
; 1.718 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.990      ;
; 1.723 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[22]                         ; clk          ; clk         ; 0.000        ; 0.014      ; 2.003      ;
; 1.723 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[24]                         ; clk          ; clk         ; 0.000        ; 0.014      ; 2.003      ;
; 1.753 ; regbuf:rgA|sr_out[19]                     ; reg:pc|sr_out[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.019      ;
; 1.758 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                         ; clk          ; clk         ; 0.000        ; 0.010      ; 2.034      ;
; 1.758 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.writemem_st  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.025      ;
; 1.759 ; reg:pc|sr_out[25]                         ; regbuf:regULA|sr_out[25]                  ; clk          ; clk         ; 0.000        ; -0.002     ; 2.023      ;
; 1.763 ; reg:pc|sr_out[21]                         ; reg:pc|sr_out[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.029      ;
; 1.784 ; reg:pc|sr_out[19]                         ; reg:pc|sr_out[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.050      ;
; 1.785 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; clk          ; clk         ; 0.000        ; -0.009     ; 2.042      ;
; 1.786 ; regbuf:rgA|sr_out[5]                      ; regbuf:regULA|sr_out[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.052      ;
; 1.787 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.readmem_st   ; clk          ; clk         ; 0.000        ; 0.001      ; 2.054      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.230 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.515      ;
; 1.760 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.052      ;
; 1.803 ; reg:ir|sr_out[26]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.091      ;
; 1.857 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.142      ;
; 1.910 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.198      ;
; 1.915 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.195      ;
; 1.925 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.217      ;
; 1.938 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.223      ;
; 1.950 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.242      ;
; 2.035 ; reg:ir|sr_out[26]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.327      ;
; 2.037 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.325      ;
; 2.042 ; reg:ir|sr_out[26]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.334      ;
; 2.045 ; reg:ir|sr_out[26]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.326      ;
; 2.050 ; regbuf:regULA|sr_out[7]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.355      ;
; 2.072 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.353      ;
; 2.131 ; reg:pc|sr_out[2]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.413      ;
; 2.145 ; reg:pc|sr_out[2]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.420      ;
; 2.156 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.448      ;
; 2.165 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.450      ;
; 2.167 ; reg:ir|sr_out[26]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.459      ;
; 2.167 ; regbuf:regULA|sr_out[6]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.505      ;
; 2.180 ; regbuf:regULA|sr_out[6]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.511      ;
; 2.183 ; reg:pc|sr_out[3]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.490      ;
; 2.190 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.482      ;
; 2.191 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.476      ;
; 2.197 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.489      ;
; 2.198 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.483      ;
; 2.198 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.479      ;
; 2.207 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.499      ;
; 2.220 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.505      ;
; 2.233 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.521      ;
; 2.242 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.534      ;
; 2.276 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.561      ;
; 2.297 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.589      ;
; 2.297 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.589      ;
; 2.298 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.583      ;
; 2.298 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.583      ;
; 2.324 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.611      ;
; 2.331 ; reg:pc|sr_out[7]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.626      ;
; 2.334 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.626      ;
; 2.346 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.631      ;
; 2.346 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.627      ;
; 2.347 ; regbuf:rgB|sr_out[0]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 2.655      ;
; 2.350 ; reg:pc|sr_out[6]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.688      ;
; 2.362 ; regbuf:rgB|sr_out[0]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 2.670      ;
; 2.363 ; reg:pc|sr_out[6]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.694      ;
; 2.381 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.669      ;
; 2.406 ; regbuf:rgB|sr_out[7]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 2.724      ;
; 2.411 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.695      ;
; 2.423 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.707      ;
; 2.428 ; reg:pc|sr_out[5]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.721      ;
; 2.429 ; reg:pc|sr_out[5]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.715      ;
; 2.431 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.719      ;
; 2.436 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.728      ;
; 2.465 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.757      ;
; 2.472 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.764      ;
; 2.475 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.767      ;
; 2.476 ; regbuf:regULA|sr_out[8]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.093      ; 2.803      ;
; 2.485 ; regbuf:rgB|sr_out[11]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.769      ;
; 2.487 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.772      ;
; 2.510 ; regbuf:regULA|sr_out[8]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.830      ;
; 2.515 ; regbuf:rgB|sr_out[2]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 2.823      ;
; 2.543 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.827      ;
; 2.546 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.830      ;
; 2.562 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.843      ;
; 2.570 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.854      ;
; 2.575 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.859      ;
; 2.575 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.859      ;
; 2.579 ; regbuf:rgB|sr_out[4]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.864      ;
; 2.579 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.871      ;
; 2.579 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.867      ;
; 2.587 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.879      ;
; 2.590 ; regbuf:rgB|sr_out[14]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.875      ;
; 2.597 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.889      ;
; 2.597 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.885      ;
; 2.607 ; reg:pc|sr_out[4]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.907      ;
; 2.610 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.902      ;
; 2.613 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.905      ;
; 2.617 ; regbuf:rgB|sr_out[6]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.924      ;
; 2.619 ; regbuf:rgB|sr_out[4]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.904      ;
; 2.619 ; reg:pc|sr_out[4]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.912      ;
; 2.620 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.912      ;
; 2.624 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.909      ;
; 2.629 ; regbuf:regULA|sr_out[3]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.904      ;
; 2.632 ; regbuf:regULA|sr_out[4]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.093      ; 2.959      ;
; 2.642 ; regbuf:rgB|sr_out[9]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.926      ;
; 2.644 ; regbuf:regULA|sr_out[4]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.964      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.551 ; 2.551 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.091 ; -0.091 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.993 ; 20.993 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.050 ; 19.050 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.724 ; 17.724 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.174 ; 18.174 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.507 ; 18.507 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 17.874 ; 17.874 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.332 ; 18.332 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.883 ; 18.883 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.165 ; 17.165 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.232 ; 18.232 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.443 ; 18.443 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.477 ; 19.477 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.499 ; 18.499 ; Rise       ; clk             ;
;  data[12] ; clk        ; 17.804 ; 17.804 ; Rise       ; clk             ;
;  data[13] ; clk        ; 17.539 ; 17.539 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.620 ; 18.620 ; Rise       ; clk             ;
;  data[15] ; clk        ; 16.740 ; 16.740 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.403 ; 18.403 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.185 ; 18.185 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.372 ; 19.372 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.029 ; 17.029 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.596 ; 19.596 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.239 ; 18.239 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.039 ; 19.039 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.049 ; 19.049 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.993 ; 20.993 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.213 ; 19.213 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.479 ; 19.479 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.197 ; 19.197 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.653 ; 19.653 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.699 ; 17.699 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.769 ; 17.769 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.240 ; 18.240 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.730 ; 13.730 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.909 ; 12.909 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.219 ; 13.219 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.068 ; 12.068 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.429 ; 13.429 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.959 ; 12.959 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.486 ; 13.486 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.259 ; 13.259 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.328 ; 13.328 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.654 ; 12.654 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.976 ; 12.976 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.741 ; 12.741 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.791 ; 12.791 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.992 ; 12.992 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.706 ; 11.706 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.803 ; 12.803 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.002 ; 12.002 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.062 ; 13.062 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.197 ; 12.197 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.921 ; 11.921 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.634 ; 11.634 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.683 ; 11.683 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.730 ; 13.730 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.310 ; 13.310 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 13.002 ; 13.002 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.470 ; 13.470 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.826 ; 11.826 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.154 ; 13.154 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.109 ; 12.109 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.715 ; 12.715 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.324 ; 13.324 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.516 ; 13.516 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.847  ; 7.847  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.847  ; 9.847  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.653  ; 9.653  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.612  ; 9.612  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.900  ; 8.900  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.304  ; 9.304  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.643 ; 10.643 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.086  ; 9.086  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.202  ; 9.202  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.193  ; 9.193  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.534  ; 9.534  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.008  ; 9.008  ; Rise       ; clk             ;
;  data[11] ; clk        ; 10.119 ; 10.119 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.913  ; 9.913  ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.287  ; 9.287  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.774  ; 9.774  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.699  ; 9.699  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.820  ; 9.820  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  data[20] ; clk        ; 7.847  ; 7.847  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.748  ; 9.748  ; Rise       ; clk             ;
;  data[23] ; clk        ; 11.293 ; 11.293 ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.984  ; 8.984  ; Rise       ; clk             ;
;  data[25] ; clk        ; 10.515 ; 10.515 ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.912  ; 8.912  ; Rise       ; clk             ;
;  data[27] ; clk        ; 11.282 ; 11.282 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.274  ; 9.274  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.009  ; 9.009  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.037  ; 9.037  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.464  ; 9.464  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.634 ; 11.634 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.909 ; 12.909 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.219 ; 13.219 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.068 ; 12.068 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.429 ; 13.429 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.959 ; 12.959 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.486 ; 13.486 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.259 ; 13.259 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.328 ; 13.328 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.654 ; 12.654 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.976 ; 12.976 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.741 ; 12.741 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.791 ; 12.791 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.992 ; 12.992 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.706 ; 11.706 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.803 ; 12.803 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.002 ; 12.002 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.062 ; 13.062 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.197 ; 12.197 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.921 ; 11.921 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.634 ; 11.634 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.683 ; 11.683 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.730 ; 13.730 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.310 ; 13.310 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 13.002 ; 13.002 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.470 ; 13.470 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.826 ; 11.826 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.154 ; 13.154 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.109 ; 12.109 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.715 ; 12.715 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.324 ; 13.324 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.516 ; 13.516 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 10.515 ; 10.515 ; 10.515 ; 10.515 ;
; debug[0]   ; data[1]     ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; debug[0]   ; data[2]     ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; debug[0]   ; data[3]     ; 8.327  ; 8.327  ; 8.327  ; 8.327  ;
; debug[0]   ; data[4]     ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; debug[0]   ; data[5]     ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; debug[0]   ; data[6]     ; 7.937  ; 7.937  ; 7.937  ; 7.937  ;
; debug[0]   ; data[7]     ; 10.400 ; 10.400 ; 10.400 ; 10.400 ;
; debug[0]   ; data[8]     ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; debug[0]   ; data[9]     ; 8.570  ; 8.570  ; 8.570  ; 8.570  ;
; debug[0]   ; data[10]    ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; debug[0]   ; data[11]    ; 7.933  ; 7.933  ; 7.933  ; 7.933  ;
; debug[0]   ; data[12]    ; 8.672  ; 8.672  ; 8.672  ; 8.672  ;
; debug[0]   ; data[13]    ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; debug[0]   ; data[14]    ; 8.189  ; 8.189  ; 8.189  ; 8.189  ;
; debug[0]   ; data[15]    ; 9.382  ; 9.382  ; 9.382  ; 9.382  ;
; debug[0]   ; data[16]    ; 8.182  ; 8.182  ; 8.182  ; 8.182  ;
; debug[0]   ; data[17]    ; 9.730  ; 9.730  ; 9.730  ; 9.730  ;
; debug[0]   ; data[18]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[0]   ; data[19]    ; 7.766  ; 7.766  ; 7.766  ; 7.766  ;
; debug[0]   ; data[20]    ; 10.547 ; 10.547 ; 10.547 ; 10.547 ;
; debug[0]   ; data[21]    ; 7.939  ; 7.939  ; 7.939  ; 7.939  ;
; debug[0]   ; data[22]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; debug[0]   ; data[23]    ; 9.367  ; 9.367  ; 9.367  ; 9.367  ;
; debug[0]   ; data[24]    ; 11.062 ; 11.062 ; 11.062 ; 11.062 ;
; debug[0]   ; data[25]    ; 9.119  ; 9.119  ; 9.119  ; 9.119  ;
; debug[0]   ; data[26]    ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; debug[0]   ; data[27]    ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; debug[0]   ; data[28]    ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; debug[0]   ; data[29]    ; 9.955  ; 9.955  ; 9.955  ; 9.955  ;
; debug[0]   ; data[30]    ; 8.027  ; 8.027  ; 8.027  ; 8.027  ;
; debug[0]   ; data[31]    ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; debug[1]   ; data[0]     ; 9.742  ; 9.742  ; 9.742  ; 9.742  ;
; debug[1]   ; data[1]     ; 9.893  ; 9.893  ; 9.893  ; 9.893  ;
; debug[1]   ; data[2]     ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; debug[1]   ; data[3]     ; 9.109  ; 9.109  ; 9.109  ; 9.109  ;
; debug[1]   ; data[4]     ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; debug[1]   ; data[5]     ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; debug[1]   ; data[6]     ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; debug[1]   ; data[7]     ; 10.161 ; 10.161 ; 10.161 ; 10.161 ;
; debug[1]   ; data[8]     ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; debug[1]   ; data[9]     ; 8.251  ; 8.251  ; 8.251  ; 8.251  ;
; debug[1]   ; data[10]    ; 11.351 ; 11.351 ; 11.351 ; 11.351 ;
; debug[1]   ; data[11]    ; 8.536  ; 8.536  ; 8.536  ; 8.536  ;
; debug[1]   ; data[12]    ; 8.955  ; 8.955  ; 8.955  ; 8.955  ;
; debug[1]   ; data[13]    ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; debug[1]   ; data[14]    ; 8.198  ; 8.198  ; 8.198  ; 8.198  ;
; debug[1]   ; data[15]    ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; debug[1]   ; data[16]    ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; debug[1]   ; data[17]    ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; debug[1]   ; data[18]    ; 8.321  ; 8.321  ; 8.321  ; 8.321  ;
; debug[1]   ; data[19]    ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; debug[1]   ; data[20]    ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; debug[1]   ; data[21]    ; 8.594  ; 8.594  ; 8.594  ; 8.594  ;
; debug[1]   ; data[22]    ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; debug[1]   ; data[23]    ; 9.513  ; 9.513  ; 9.513  ; 9.513  ;
; debug[1]   ; data[24]    ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; debug[1]   ; data[25]    ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; debug[1]   ; data[26]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; debug[1]   ; data[27]    ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; debug[1]   ; data[28]    ; 11.054 ; 11.054 ; 11.054 ; 11.054 ;
; debug[1]   ; data[29]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; debug[1]   ; data[30]    ; 8.463  ; 8.463  ; 8.463  ; 8.463  ;
; debug[1]   ; data[31]    ; 9.344  ; 9.344  ; 9.344  ; 9.344  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 10.515 ; 10.515 ; 10.515 ; 10.515 ;
; debug[0]   ; data[1]     ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; debug[0]   ; data[2]     ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; debug[0]   ; data[3]     ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[0]   ; data[4]     ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; debug[0]   ; data[5]     ; 8.905  ; 8.905  ; 8.905  ; 8.905  ;
; debug[0]   ; data[6]     ; 7.937  ; 7.937  ; 7.937  ; 7.937  ;
; debug[0]   ; data[7]     ; 7.743  ; 7.743  ; 7.743  ; 7.743  ;
; debug[0]   ; data[8]     ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; debug[0]   ; data[9]     ; 7.765  ; 7.765  ; 7.765  ; 7.765  ;
; debug[0]   ; data[10]    ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; debug[0]   ; data[11]    ; 7.329  ; 7.329  ; 7.329  ; 7.329  ;
; debug[0]   ; data[12]    ; 8.672  ; 8.672  ; 8.672  ; 8.672  ;
; debug[0]   ; data[13]    ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; debug[0]   ; data[14]    ; 8.189  ; 8.189  ; 8.189  ; 8.189  ;
; debug[0]   ; data[15]    ; 8.738  ; 8.738  ; 8.738  ; 8.738  ;
; debug[0]   ; data[16]    ; 8.182  ; 8.182  ; 8.182  ; 8.182  ;
; debug[0]   ; data[17]    ; 9.484  ; 9.484  ; 9.484  ; 9.484  ;
; debug[0]   ; data[18]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[0]   ; data[19]    ; 7.519  ; 7.519  ; 7.519  ; 7.519  ;
; debug[0]   ; data[20]    ; 10.547 ; 10.547 ; 10.547 ; 10.547 ;
; debug[0]   ; data[21]    ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; debug[0]   ; data[22]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; debug[0]   ; data[23]    ; 8.875  ; 8.875  ; 8.875  ; 8.875  ;
; debug[0]   ; data[24]    ; 11.062 ; 11.062 ; 11.062 ; 11.062 ;
; debug[0]   ; data[25]    ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; debug[0]   ; data[26]    ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; debug[0]   ; data[27]    ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; debug[0]   ; data[28]    ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; debug[0]   ; data[29]    ; 7.941  ; 7.941  ; 7.941  ; 7.941  ;
; debug[0]   ; data[30]    ; 8.027  ; 8.027  ; 8.027  ; 8.027  ;
; debug[0]   ; data[31]    ; 9.420  ; 9.420  ; 9.420  ; 9.420  ;
; debug[1]   ; data[0]     ; 8.599  ; 8.599  ; 8.599  ; 8.599  ;
; debug[1]   ; data[1]     ; 9.893  ; 9.893  ; 9.893  ; 9.893  ;
; debug[1]   ; data[2]     ; 8.110  ; 8.110  ; 8.110  ; 8.110  ;
; debug[1]   ; data[3]     ; 9.109  ; 9.109  ; 9.109  ; 9.109  ;
; debug[1]   ; data[4]     ; 6.406  ; 6.406  ; 6.406  ; 6.406  ;
; debug[1]   ; data[5]     ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; debug[1]   ; data[6]     ; 7.736  ; 7.736  ; 7.736  ; 7.736  ;
; debug[1]   ; data[7]     ; 10.161 ; 10.161 ; 10.161 ; 10.161 ;
; debug[1]   ; data[8]     ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; debug[1]   ; data[9]     ; 8.251  ; 8.251  ; 8.251  ; 8.251  ;
; debug[1]   ; data[10]    ; 8.079  ; 8.079  ; 8.079  ; 8.079  ;
; debug[1]   ; data[11]    ; 8.536  ; 8.536  ; 8.536  ; 8.536  ;
; debug[1]   ; data[12]    ; 8.559  ; 8.559  ; 8.559  ; 8.559  ;
; debug[1]   ; data[13]    ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; debug[1]   ; data[14]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[1]   ; data[15]    ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; debug[1]   ; data[16]    ; 8.014  ; 8.014  ; 8.014  ; 8.014  ;
; debug[1]   ; data[17]    ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; debug[1]   ; data[18]    ; 7.620  ; 7.620  ; 7.620  ; 7.620  ;
; debug[1]   ; data[19]    ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; debug[1]   ; data[20]    ; 7.687  ; 7.687  ; 7.687  ; 7.687  ;
; debug[1]   ; data[21]    ; 8.594  ; 8.594  ; 8.594  ; 8.594  ;
; debug[1]   ; data[22]    ; 8.610  ; 8.610  ; 8.610  ; 8.610  ;
; debug[1]   ; data[23]    ; 9.513  ; 9.513  ; 9.513  ; 9.513  ;
; debug[1]   ; data[24]    ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; debug[1]   ; data[25]    ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; debug[1]   ; data[26]    ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; debug[1]   ; data[27]    ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; debug[1]   ; data[28]    ; 8.488  ; 8.488  ; 8.488  ; 8.488  ;
; debug[1]   ; data[29]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; debug[1]   ; data[30]    ; 8.064  ; 8.064  ; 8.064  ; 8.064  ;
; debug[1]   ; data[31]    ; 9.344  ; 9.344  ; 9.344  ; 9.344  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.151 ; -834.783      ;
; clk_rom ; -1.460 ; -85.416       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.250 ; 0.000         ;
; clk_rom ; 0.562 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.151 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.140      ;
; -5.132 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.134      ;
; -5.110 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.124      ;
; -5.110 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.124      ;
; -5.110 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.121      ;
; -5.110 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.121      ;
; -5.110 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.121      ;
; -5.110 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.121      ;
; -5.105 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.143      ;
; -5.101 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.144      ;
; -5.096 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.136      ;
; -5.095 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.131      ;
; -5.095 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.129      ;
; -5.086 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.075      ;
; -5.078 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.117      ;
; -5.075 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.118      ;
; -5.069 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.098      ;
; -5.069 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.098      ;
; -5.069 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.098      ;
; -5.069 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.098      ;
; -5.067 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.069      ;
; -5.062 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.051      ;
; -5.057 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.046      ;
; -5.049 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.078      ;
; -5.049 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.078      ;
; -5.049 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.078      ;
; -5.049 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.078      ;
; -5.046 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.077      ;
; -5.045 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.059      ;
; -5.045 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.059      ;
; -5.045 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.056      ;
; -5.045 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.056      ;
; -5.045 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.056      ;
; -5.045 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.056      ;
; -5.043 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.045      ;
; -5.040 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.078      ;
; -5.038 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.040      ;
; -5.036 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.079      ;
; -5.031 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.071      ;
; -5.030 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.066      ;
; -5.030 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.064      ;
; -5.021 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.035      ;
; -5.021 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.035      ;
; -5.021 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.032      ;
; -5.021 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.032      ;
; -5.021 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.032      ;
; -5.021 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.032      ;
; -5.016 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.030      ;
; -5.016 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.030      ;
; -5.016 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.027      ;
; -5.016 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.027      ;
; -5.016 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.027      ;
; -5.016 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.027      ;
; -5.016 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.054      ;
; -5.013 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.052      ;
; -5.012 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.055      ;
; -5.011 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.049      ;
; -5.010 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.053      ;
; -5.007 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.050      ;
; -5.007 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.047      ;
; -5.006 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.042      ;
; -5.006 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.040      ;
; -5.004 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 5.993      ;
; -5.004 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.033      ;
; -5.004 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.033      ;
; -5.004 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.033      ;
; -5.004 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.033      ;
; -5.002 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.042      ;
; -5.001 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.037      ;
; -5.001 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.035      ;
; -4.989 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.028      ;
; -4.986 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.029      ;
; -4.985 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.030     ; 5.987      ;
; -4.984 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.023      ;
; -4.984 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.013      ;
; -4.984 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.013      ;
; -4.984 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.013      ;
; -4.984 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.013      ;
; -4.981 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.024      ;
; -4.981 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.012      ;
; -4.980 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.009      ;
; -4.980 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.009      ;
; -4.980 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.009      ;
; -4.980 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.009      ;
; -4.975 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.004      ;
; -4.975 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.004      ;
; -4.975 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.004      ;
; -4.975 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.004      ;
; -4.967 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 5.990      ;
; -4.963 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.018     ; 5.977      ;
; -4.963 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.977      ;
; -4.963 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.021     ; 5.974      ;
; -4.963 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.021     ; 5.974      ;
; -4.963 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.021     ; 5.974      ;
; -4.963 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.021     ; 5.974      ;
; -4.963 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 5.940      ;
; -4.960 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 5.989      ;
; -4.960 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 5.989      ;
; -4.960 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 5.989      ;
; -4.960 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 5.989      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.102 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.155      ;
; -1.086 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.139      ;
; -1.086 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.139      ;
; -1.082 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.135      ;
; -1.077 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.130      ;
; -0.992 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.045      ;
; -0.976 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.029      ;
; -0.976 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.029      ;
; -0.973 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.026      ;
; -0.972 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.025      ;
; -0.967 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.020      ;
; -0.965 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.018      ;
; -0.957 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.010      ;
; -0.954 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.007      ;
; -0.949 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.002      ;
; -0.948 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.001      ;
; -0.946 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.999      ;
; -0.946 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.999      ;
; -0.945 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.998      ;
; -0.945 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.998      ;
; -0.941 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.994      ;
; -0.927 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.980      ;
; -0.927 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.980      ;
; -0.925 ; regbuf:regULA|sr_out[3]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.969      ;
; -0.925 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.978      ;
; -0.925 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.978      ;
; -0.923 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.976      ;
; -0.922 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.975      ;
; -0.922 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.975      ;
; -0.921 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.981      ;
; -0.921 ; regbuf:rgB|sr_out[28]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 2.000      ;
; -0.919 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.972      ;
; -0.911 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.971      ;
; -0.911 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.971      ;
; -0.909 ; regbuf:regULA|sr_out[3]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.953      ;
; -0.909 ; regbuf:regULA|sr_out[3]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.953      ;
; -0.908 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.968      ;
; -0.905 ; regbuf:regULA|sr_out[3]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.949      ;
; -0.902 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.962      ;
; -0.902 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.962      ;
; -0.900 ; regbuf:regULA|sr_out[3]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.944      ;
; -0.900 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.951      ;
; -0.890 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.941      ;
; -0.887 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.938      ;
; -0.886 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.946      ;
; -0.885 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.945      ;
; -0.881 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.925      ;
; -0.881 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.932      ;
; -0.881 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.932      ;
; -0.879 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.932      ;
; -0.878 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.938      ;
; -0.875 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.928      ;
; -0.875 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.928      ;
; -0.873 ; regbuf:rgB|sr_out[12]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 1.951      ;
; -0.873 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.926      ;
; -0.873 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.926      ;
; -0.873 ; regbuf:regULA|sr_out[3]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.924      ;
; -0.871 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.924      ;
; -0.871 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.931      ;
; -0.870 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.923      ;
; -0.870 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.923      ;
; -0.868 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.928      ;
; -0.867 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.927      ;
; -0.867 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.920      ;
; -0.865 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.909      ;
; -0.865 ; regbuf:regULA|sr_out[2]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.909      ;
; -0.863 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.916      ;
; -0.863 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 1.916      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.250 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.267 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.419      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.323 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.330 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.360 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgA|sr_out[20]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.442 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.596      ;
; 0.471 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.021      ; 0.644      ;
; 0.533 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.547 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.569 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; -0.007     ; 0.714      ;
; 0.571 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; -0.014     ; 0.709      ;
; 0.576 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.008      ; 0.736      ;
; 0.583 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 0.730      ;
; 0.583 ; reg:pc|sr_out[24]                         ; regbuf:regULA|sr_out[24]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; reg:pc|sr_out[26]                         ; regbuf:regULA|sr_out[26]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.590 ; regbuf:rgA|sr_out[19]                     ; regbuf:regULA|sr_out[19]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.592 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.745      ;
; 0.595 ; reg:pc|sr_out[19]                         ; regbuf:regULA|sr_out[19]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.747      ;
; 0.600 ; reg:pc|sr_out[21]                         ; regbuf:regULA|sr_out[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.604 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 0.734      ;
; 0.612 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.754      ;
; 0.615 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.805      ;
; 0.617 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.635 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.789      ;
; 0.635 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.789      ;
; 0.635 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.789      ;
; 0.635 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.789      ;
; 0.638 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.642 ; regbuf:rgA|sr_out[24]                     ; regbuf:regULA|sr_out[24]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.648 ; regbuf:rgA|sr_out[26]                     ; regbuf:regULA|sr_out[26]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.662 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 0.803      ;
; 0.664 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.030      ; 0.846      ;
; 0.670 ; regbuf:rgA|sr_out[21]                     ; regbuf:regULA|sr_out[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.683 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.027      ; 0.862      ;
; 0.690 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 0.839      ;
; 0.692 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 0.829      ;
; 0.692 ; regbuf:rgA|sr_out[20]                     ; regbuf:regULA|sr_out[20]                                                                          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.841      ;
; 0.692 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                             ; clk          ; clk         ; 0.000        ; 0.024      ; 0.868      ;
; 0.695 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; reg:pc|sr_out[5]                          ; regbuf:regULA|sr_out[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.699 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.888      ;
; 0.700 ; reg:pc|sr_out[5]                          ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.701 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; -0.004     ; 0.849      ;
; 0.710 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 0.881      ;
; 0.715 ; regbuf:rgA|sr_out[25]                     ; regbuf:regULA|sr_out[25]                                                                          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.865      ;
; 0.716 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                 ; clk          ; clk         ; 0.000        ; -0.006     ; 0.862      ;
; 0.722 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.874      ;
; 0.727 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 0.874      ;
; 0.732 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.893      ;
; 0.732 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 0.893      ;
; 0.732 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.893      ;
; 0.733 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgA|sr_out[16]                                                                             ; clk          ; clk         ; 0.000        ; 0.012      ; 0.897      ;
; 0.733 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 0.888      ;
; 0.738 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                             ; clk          ; clk         ; 0.000        ; -0.016     ; 0.874      ;
; 0.740 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                             ; clk          ; clk         ; 0.000        ; -0.015     ; 0.877      ;
; 0.744 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.896      ;
; 0.751 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.758 ; regbuf:rgA|sr_out[19]                     ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.763 ; reg:pc|sr_out[19]                         ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; reg:pc|sr_out[21]                         ; reg:pc|sr_out[21]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.911      ;
; 0.766 ; regbuf:rgA|sr_out[5]                      ; regbuf:regULA|sr_out[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.769 ; regbuf:rgA|sr_out[5]                      ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.770 ; reg:pc|sr_out[25]                         ; regbuf:regULA|sr_out[25]                                                                          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.920      ;
; 0.772 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.914      ;
; 0.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.933      ;
; 0.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.933      ;
; 0.781 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.935      ;
; 0.782 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                 ; clk          ; clk         ; 0.000        ; -0.032     ; 0.902      ;
; 0.782 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                ; clk          ; clk         ; 0.000        ; -0.021     ; 0.913      ;
; 0.783 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.940      ;
; 0.792 ; reg:pc|sr_out[11]                         ; regbuf:regULA|sr_out[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.005      ; 0.949      ;
; 0.793 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.007      ; 0.952      ;
; 0.798 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.writemem_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.799 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.801 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.991      ;
; 0.802 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.992      ;
; 0.803 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 0.961      ;
; 0.804 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 0.949      ;
; 0.805 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.957      ;
; 0.807 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.949      ;
; 0.816 ; regbuf:regULA|sr_out[30]                  ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.970      ;
; 0.816 ; breg:bcoreg|breg32_rtl_0_bypass[12]       ; regbuf:rgB|sr_out[10]                                                                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.963      ;
; 0.818 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.998      ;
; 0.818 ; breg:bcoreg|breg32_rtl_0_bypass[12]       ; regbuf:rgB|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 0.965      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.562 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.755      ;
; 0.802 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.002      ;
; 0.805 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.001      ;
; 0.827 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.020      ;
; 0.840 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.029      ;
; 0.849 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.045      ;
; 0.854 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.054      ;
; 0.873 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.073      ;
; 0.882 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.075      ;
; 0.891 ; regbuf:regULA|sr_out[7]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.103      ;
; 0.893 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.092      ;
; 0.896 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.085      ;
; 0.898 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.097      ;
; 0.904 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.093      ;
; 0.917 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.113      ;
; 0.927 ; regbuf:regULA|sr_out[6]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.107      ; 1.172      ;
; 0.936 ; regbuf:regULA|sr_out[6]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.174      ;
; 0.937 ; reg:pc|sr_out[2]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.128      ;
; 0.938 ; reg:pc|sr_out[3]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.151      ;
; 0.950 ; reg:pc|sr_out[2]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.134      ;
; 0.953 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.146      ;
; 0.954 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.153      ;
; 0.954 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.154      ;
; 0.960 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.153      ;
; 0.960 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.160      ;
; 0.965 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.165      ;
; 0.970 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.163      ;
; 0.977 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.166      ;
; 0.978 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.178      ;
; 0.987 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.187      ;
; 0.987 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.180      ;
; 0.988 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.184      ;
; 1.004 ; reg:pc|sr_out[6]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.107      ; 1.249      ;
; 1.009 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.202      ;
; 1.009 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.209      ;
; 1.010 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.203      ;
; 1.011 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.211      ;
; 1.011 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.200      ;
; 1.013 ; reg:pc|sr_out[6]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.251      ;
; 1.013 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.229      ;
; 1.016 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.209      ;
; 1.021 ; reg:pc|sr_out[7]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.226      ;
; 1.022 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.218      ;
; 1.025 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.241      ;
; 1.035 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.235      ;
; 1.042 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.235      ;
; 1.056 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.281      ;
; 1.066 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.262      ;
; 1.072 ; regbuf:regULA|sr_out[8]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 1.307      ;
; 1.076 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.275      ;
; 1.080 ; reg:pc|sr_out[5]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.275      ;
; 1.080 ; reg:pc|sr_out[5]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.282      ;
; 1.081 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.280      ;
; 1.082 ; regbuf:rgB|sr_out[11]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.274      ;
; 1.084 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.283      ;
; 1.093 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.285      ;
; 1.101 ; regbuf:regULA|sr_out[8]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 1.329      ;
; 1.103 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.295      ;
; 1.103 ; regbuf:rgB|sr_out[2]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.319      ;
; 1.104 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.304      ;
; 1.110 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.309      ;
; 1.111 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.304      ;
; 1.115 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.314      ;
; 1.121 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.336      ;
; 1.124 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.313      ;
; 1.130 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.326      ;
; 1.133 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.332      ;
; 1.135 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.331      ;
; 1.136 ; regbuf:rgB|sr_out[14]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.330      ;
; 1.137 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.336      ;
; 1.138 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.337      ;
; 1.143 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.337      ;
; 1.149 ; regbuf:regULA|sr_out[4]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 1.384      ;
; 1.156 ; reg:pc|sr_out[4]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.364      ;
; 1.156 ; regbuf:regULA|sr_out[4]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 1.384      ;
; 1.158 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.350      ;
; 1.160 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.352      ;
; 1.163 ; reg:pc|sr_out[4]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.364      ;
; 1.164 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.360      ;
; 1.171 ; regbuf:rgB|sr_out[9]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.363      ;
; 1.171 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.370      ;
; 1.172 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.364      ;
; 1.173 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.367      ;
; 1.173 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.357      ;
; 1.173 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.373      ;
; 1.174 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.361      ;
; 1.176 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.368      ;
; 1.176 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.401      ;
; 1.178 ; regbuf:rgB|sr_out[3]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.394      ;
; 1.179 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.371      ;
; 1.180 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.388      ;
; 1.186 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.379      ;
; 1.193 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.402      ;
; 1.193 ; regbuf:rgB|sr_out[2]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.409      ;
; 1.195 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.391      ;
; 1.196 ; regbuf:rgB|sr_out[2]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.405      ;
; 1.197 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.397      ;
; 1.206 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.406      ;
; 1.210 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.403      ;
; 1.212 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.403      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.982 ; 0.982 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.219 ; 0.219 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.474  ; 9.474  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.602  ; 8.602  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.800  ; 8.800  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.985  ; 8.985  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.691  ; 8.691  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.983  ; 8.983  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.102  ; 9.102  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.334  ; 8.334  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.845  ; 8.845  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.704  ; 8.704  ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.565  ; 8.565  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.026  ; 9.026  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.290  ; 8.290  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.101  ; 9.101  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.926  ; 8.926  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.463  ; 9.463  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.179  ; 9.179  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.278 ; 10.278 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.569  ; 9.569  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.494  ; 9.494  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.809  ; 9.809  ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.719  ; 8.719  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.871  ; 8.871  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.941  ; 8.941  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.589  ; 7.589  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.313  ; 7.313  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.304  ; 7.304  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.826  ; 6.826  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.531  ; 7.531  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.467  ; 7.467  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.556  ; 7.556  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.436  ; 7.436  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.460  ; 7.460  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.189  ; 7.189  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.296  ; 7.296  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.215  ; 7.215  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.264  ; 7.264  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.317  ; 7.317  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.324  ; 7.324  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.707  ; 6.707  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.246  ; 7.246  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.847  ; 6.847  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.303  ; 7.303  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.944  ; 6.944  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.823  ; 6.823  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.676  ; 6.676  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.696  ; 6.696  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.589  ; 7.589  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.468  ; 7.468  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.316  ; 7.316  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.534  ; 7.534  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.743  ; 6.743  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.375  ; 7.375  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.899  ; 6.899  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.188  ; 7.188  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.464  ; 7.464  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.508  ; 7.508  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.059 ; 5.059 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.616 ; 5.616 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.326 ; 5.326 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.708 ; 4.708 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.016 ; 5.016 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.227 ; 5.227 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.987 ; 4.987 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.023 ; 5.023 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.122 ; 5.122 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.932 ; 5.932 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.568 ; 5.568 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.903 ; 5.903 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.873 ; 4.873 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.676 ; 6.676 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.313 ; 7.313 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.304 ; 7.304 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.826 ; 6.826 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.531 ; 7.531 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.467 ; 7.467 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.556 ; 7.556 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.436 ; 7.436 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.460 ; 7.460 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.189 ; 7.189 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.296 ; 7.296 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.215 ; 7.215 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.264 ; 7.264 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.317 ; 7.317 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.324 ; 7.324 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.707 ; 6.707 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.246 ; 7.246 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.847 ; 6.847 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.303 ; 7.303 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.944 ; 6.944 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.823 ; 6.823 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.676 ; 6.676 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.589 ; 7.589 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.468 ; 7.468 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.316 ; 7.316 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.534 ; 7.534 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.743 ; 6.743 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.375 ; 7.375 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.899 ; 6.899 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.188 ; 7.188 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.464 ; 7.464 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.508 ; 7.508 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.293 ; 5.293 ; 5.293 ; 5.293 ;
; debug[0]   ; data[1]     ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; debug[0]   ; data[2]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[3]     ; 4.193 ; 4.193 ; 4.193 ; 4.193 ;
; debug[0]   ; data[4]     ; 4.807 ; 4.807 ; 4.807 ; 4.807 ;
; debug[0]   ; data[5]     ; 5.476 ; 5.476 ; 5.476 ; 5.476 ;
; debug[0]   ; data[6]     ; 4.043 ; 4.043 ; 4.043 ; 4.043 ;
; debug[0]   ; data[7]     ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; debug[0]   ; data[8]     ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; debug[0]   ; data[9]     ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; debug[0]   ; data[10]    ; 5.856 ; 5.856 ; 5.856 ; 5.856 ;
; debug[0]   ; data[11]    ; 4.046 ; 4.046 ; 4.046 ; 4.046 ;
; debug[0]   ; data[12]    ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; debug[0]   ; data[13]    ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; debug[0]   ; data[14]    ; 4.172 ; 4.172 ; 4.172 ; 4.172 ;
; debug[0]   ; data[15]    ; 4.714 ; 4.714 ; 4.714 ; 4.714 ;
; debug[0]   ; data[16]    ; 4.183 ; 4.183 ; 4.183 ; 4.183 ;
; debug[0]   ; data[17]    ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[18]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[0]   ; data[19]    ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; debug[0]   ; data[20]    ; 5.384 ; 5.384 ; 5.384 ; 5.384 ;
; debug[0]   ; data[21]    ; 4.067 ; 4.067 ; 4.067 ; 4.067 ;
; debug[0]   ; data[22]    ; 4.629 ; 4.629 ; 4.629 ; 4.629 ;
; debug[0]   ; data[23]    ; 4.797 ; 4.797 ; 4.797 ; 4.797 ;
; debug[0]   ; data[24]    ; 5.566 ; 5.566 ; 5.566 ; 5.566 ;
; debug[0]   ; data[25]    ; 4.691 ; 4.691 ; 4.691 ; 4.691 ;
; debug[0]   ; data[26]    ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; debug[0]   ; data[27]    ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; debug[0]   ; data[28]    ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; debug[0]   ; data[29]    ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; debug[0]   ; data[30]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[31]    ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; debug[1]   ; data[0]     ; 4.963 ; 4.963 ; 4.963 ; 4.963 ;
; debug[1]   ; data[1]     ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; debug[1]   ; data[2]     ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[3]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; debug[1]   ; data[4]     ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; debug[1]   ; data[5]     ; 5.153 ; 5.153 ; 5.153 ; 5.153 ;
; debug[1]   ; data[6]     ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; debug[1]   ; data[7]     ; 5.068 ; 5.068 ; 5.068 ; 5.068 ;
; debug[1]   ; data[8]     ; 4.595 ; 4.595 ; 4.595 ; 4.595 ;
; debug[1]   ; data[9]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[1]   ; data[10]    ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; debug[1]   ; data[11]    ; 4.369 ; 4.369 ; 4.369 ; 4.369 ;
; debug[1]   ; data[12]    ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; debug[1]   ; data[13]    ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; debug[1]   ; data[14]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[1]   ; data[15]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[1]   ; data[16]    ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[17]    ; 4.705 ; 4.705 ; 4.705 ; 4.705 ;
; debug[1]   ; data[18]    ; 4.210 ; 4.210 ; 4.210 ; 4.210 ;
; debug[1]   ; data[19]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; debug[1]   ; data[20]    ; 5.124 ; 5.124 ; 5.124 ; 5.124 ;
; debug[1]   ; data[21]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[1]   ; data[22]    ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; debug[1]   ; data[23]    ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; debug[1]   ; data[24]    ; 5.307 ; 5.307 ; 5.307 ; 5.307 ;
; debug[1]   ; data[25]    ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; debug[1]   ; data[26]    ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; debug[1]   ; data[27]    ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; debug[1]   ; data[28]    ; 5.639 ; 5.639 ; 5.639 ; 5.639 ;
; debug[1]   ; data[29]    ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; debug[1]   ; data[30]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[31]    ; 4.663 ; 4.663 ; 4.663 ; 4.663 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.293 ; 5.293 ; 5.293 ; 5.293 ;
; debug[0]   ; data[1]     ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; debug[0]   ; data[2]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[3]     ; 3.980 ; 3.980 ; 3.980 ; 3.980 ;
; debug[0]   ; data[4]     ; 4.807 ; 4.807 ; 4.807 ; 4.807 ;
; debug[0]   ; data[5]     ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; debug[0]   ; data[6]     ; 4.043 ; 4.043 ; 4.043 ; 4.043 ;
; debug[0]   ; data[7]     ; 3.959 ; 3.959 ; 3.959 ; 3.959 ;
; debug[0]   ; data[8]     ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; debug[0]   ; data[9]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; debug[0]   ; data[10]    ; 5.856 ; 5.856 ; 5.856 ; 5.856 ;
; debug[0]   ; data[11]    ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; debug[0]   ; data[12]    ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; debug[0]   ; data[13]    ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; debug[0]   ; data[14]    ; 4.172 ; 4.172 ; 4.172 ; 4.172 ;
; debug[0]   ; data[15]    ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[0]   ; data[16]    ; 4.183 ; 4.183 ; 4.183 ; 4.183 ;
; debug[0]   ; data[17]    ; 4.799 ; 4.799 ; 4.799 ; 4.799 ;
; debug[0]   ; data[18]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[0]   ; data[19]    ; 3.934 ; 3.934 ; 3.934 ; 3.934 ;
; debug[0]   ; data[20]    ; 5.384 ; 5.384 ; 5.384 ; 5.384 ;
; debug[0]   ; data[21]    ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; debug[0]   ; data[22]    ; 4.629 ; 4.629 ; 4.629 ; 4.629 ;
; debug[0]   ; data[23]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[0]   ; data[24]    ; 5.566 ; 5.566 ; 5.566 ; 5.566 ;
; debug[0]   ; data[25]    ; 4.601 ; 4.601 ; 4.601 ; 4.601 ;
; debug[0]   ; data[26]    ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; debug[0]   ; data[27]    ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[0]   ; data[28]    ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; debug[0]   ; data[29]    ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; debug[0]   ; data[30]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[31]    ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; debug[1]   ; data[0]     ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; debug[1]   ; data[1]     ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; debug[1]   ; data[2]     ; 4.170 ; 4.170 ; 4.170 ; 4.170 ;
; debug[1]   ; data[3]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; debug[1]   ; data[4]     ; 3.333 ; 3.333 ; 3.333 ; 3.333 ;
; debug[1]   ; data[5]     ; 5.153 ; 5.153 ; 5.153 ; 5.153 ;
; debug[1]   ; data[6]     ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; debug[1]   ; data[7]     ; 5.068 ; 5.068 ; 5.068 ; 5.068 ;
; debug[1]   ; data[8]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; debug[1]   ; data[9]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[1]   ; data[10]    ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; debug[1]   ; data[11]    ; 4.369 ; 4.369 ; 4.369 ; 4.369 ;
; debug[1]   ; data[12]    ; 4.436 ; 4.436 ; 4.436 ; 4.436 ;
; debug[1]   ; data[13]    ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; debug[1]   ; data[14]    ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; debug[1]   ; data[15]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[1]   ; data[16]    ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; debug[1]   ; data[17]    ; 4.705 ; 4.705 ; 4.705 ; 4.705 ;
; debug[1]   ; data[18]    ; 3.919 ; 3.919 ; 3.919 ; 3.919 ;
; debug[1]   ; data[19]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; debug[1]   ; data[20]    ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; debug[1]   ; data[21]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[1]   ; data[22]    ; 4.347 ; 4.347 ; 4.347 ; 4.347 ;
; debug[1]   ; data[23]    ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; debug[1]   ; data[24]    ; 4.573 ; 4.573 ; 4.573 ; 4.573 ;
; debug[1]   ; data[25]    ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; debug[1]   ; data[26]    ; 4.182 ; 4.182 ; 4.182 ; 4.182 ;
; debug[1]   ; data[27]    ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; debug[1]   ; data[28]    ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; debug[1]   ; data[29]    ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; debug[1]   ; data[30]    ; 4.133 ; 4.133 ; 4.133 ; 4.133 ;
; debug[1]   ; data[31]    ; 4.663 ; 4.663 ; 4.663 ; 4.663 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.413   ; 0.250 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -12.413   ; 0.250 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.665    ; 0.562 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2207.091 ; 0.0   ; 0.0      ; 0.0     ; -1076.86            ;
;  clk             ; -1993.243 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -213.848  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.551 ; 2.551 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.219 ; 0.219 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.993 ; 20.993 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.050 ; 19.050 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.724 ; 17.724 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.174 ; 18.174 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.507 ; 18.507 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 17.874 ; 17.874 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.332 ; 18.332 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.883 ; 18.883 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.165 ; 17.165 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.232 ; 18.232 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.443 ; 18.443 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.477 ; 19.477 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.499 ; 18.499 ; Rise       ; clk             ;
;  data[12] ; clk        ; 17.804 ; 17.804 ; Rise       ; clk             ;
;  data[13] ; clk        ; 17.539 ; 17.539 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.620 ; 18.620 ; Rise       ; clk             ;
;  data[15] ; clk        ; 16.740 ; 16.740 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.403 ; 18.403 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.185 ; 18.185 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.372 ; 19.372 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.029 ; 17.029 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.596 ; 19.596 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.239 ; 18.239 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.039 ; 19.039 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.049 ; 19.049 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.993 ; 20.993 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.213 ; 19.213 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.479 ; 19.479 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.197 ; 19.197 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.653 ; 19.653 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.699 ; 17.699 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.769 ; 17.769 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.240 ; 18.240 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.730 ; 13.730 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.909 ; 12.909 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.219 ; 13.219 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.068 ; 12.068 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.429 ; 13.429 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.959 ; 12.959 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.486 ; 13.486 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.259 ; 13.259 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.328 ; 13.328 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.654 ; 12.654 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.976 ; 12.976 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.741 ; 12.741 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.791 ; 12.791 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.903 ; 12.903 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.992 ; 12.992 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.706 ; 11.706 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.803 ; 12.803 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.002 ; 12.002 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.062 ; 13.062 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.197 ; 12.197 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.921 ; 11.921 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.634 ; 11.634 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.683 ; 11.683 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.730 ; 13.730 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.310 ; 13.310 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 13.002 ; 13.002 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.470 ; 13.470 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.826 ; 11.826 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.154 ; 13.154 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.109 ; 12.109 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.715 ; 12.715 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.324 ; 13.324 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.516 ; 13.516 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.059 ; 5.059 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.616 ; 5.616 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.326 ; 5.326 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.708 ; 4.708 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.016 ; 5.016 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.227 ; 5.227 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.987 ; 4.987 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.023 ; 5.023 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.122 ; 5.122 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.932 ; 5.932 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.568 ; 5.568 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.903 ; 5.903 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.873 ; 4.873 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.676 ; 6.676 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.313 ; 7.313 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.304 ; 7.304 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.826 ; 6.826 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.531 ; 7.531 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.467 ; 7.467 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.556 ; 7.556 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.436 ; 7.436 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.460 ; 7.460 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.189 ; 7.189 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.296 ; 7.296 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.215 ; 7.215 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.264 ; 7.264 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.317 ; 7.317 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.324 ; 7.324 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.707 ; 6.707 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.246 ; 7.246 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.847 ; 6.847 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.303 ; 7.303 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.944 ; 6.944 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.823 ; 6.823 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.676 ; 6.676 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.589 ; 7.589 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.468 ; 7.468 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.316 ; 7.316 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.534 ; 7.534 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.743 ; 6.743 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.375 ; 7.375 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.899 ; 6.899 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.188 ; 7.188 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.464 ; 7.464 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.508 ; 7.508 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 10.515 ; 10.515 ; 10.515 ; 10.515 ;
; debug[0]   ; data[1]     ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; debug[0]   ; data[2]     ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; debug[0]   ; data[3]     ; 8.327  ; 8.327  ; 8.327  ; 8.327  ;
; debug[0]   ; data[4]     ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; debug[0]   ; data[5]     ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; debug[0]   ; data[6]     ; 7.937  ; 7.937  ; 7.937  ; 7.937  ;
; debug[0]   ; data[7]     ; 10.400 ; 10.400 ; 10.400 ; 10.400 ;
; debug[0]   ; data[8]     ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; debug[0]   ; data[9]     ; 8.570  ; 8.570  ; 8.570  ; 8.570  ;
; debug[0]   ; data[10]    ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; debug[0]   ; data[11]    ; 7.933  ; 7.933  ; 7.933  ; 7.933  ;
; debug[0]   ; data[12]    ; 8.672  ; 8.672  ; 8.672  ; 8.672  ;
; debug[0]   ; data[13]    ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; debug[0]   ; data[14]    ; 8.189  ; 8.189  ; 8.189  ; 8.189  ;
; debug[0]   ; data[15]    ; 9.382  ; 9.382  ; 9.382  ; 9.382  ;
; debug[0]   ; data[16]    ; 8.182  ; 8.182  ; 8.182  ; 8.182  ;
; debug[0]   ; data[17]    ; 9.730  ; 9.730  ; 9.730  ; 9.730  ;
; debug[0]   ; data[18]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[0]   ; data[19]    ; 7.766  ; 7.766  ; 7.766  ; 7.766  ;
; debug[0]   ; data[20]    ; 10.547 ; 10.547 ; 10.547 ; 10.547 ;
; debug[0]   ; data[21]    ; 7.939  ; 7.939  ; 7.939  ; 7.939  ;
; debug[0]   ; data[22]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; debug[0]   ; data[23]    ; 9.367  ; 9.367  ; 9.367  ; 9.367  ;
; debug[0]   ; data[24]    ; 11.062 ; 11.062 ; 11.062 ; 11.062 ;
; debug[0]   ; data[25]    ; 9.119  ; 9.119  ; 9.119  ; 9.119  ;
; debug[0]   ; data[26]    ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; debug[0]   ; data[27]    ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; debug[0]   ; data[28]    ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; debug[0]   ; data[29]    ; 9.955  ; 9.955  ; 9.955  ; 9.955  ;
; debug[0]   ; data[30]    ; 8.027  ; 8.027  ; 8.027  ; 8.027  ;
; debug[0]   ; data[31]    ; 10.113 ; 10.113 ; 10.113 ; 10.113 ;
; debug[1]   ; data[0]     ; 9.742  ; 9.742  ; 9.742  ; 9.742  ;
; debug[1]   ; data[1]     ; 9.893  ; 9.893  ; 9.893  ; 9.893  ;
; debug[1]   ; data[2]     ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; debug[1]   ; data[3]     ; 9.109  ; 9.109  ; 9.109  ; 9.109  ;
; debug[1]   ; data[4]     ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; debug[1]   ; data[5]     ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; debug[1]   ; data[6]     ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; debug[1]   ; data[7]     ; 10.161 ; 10.161 ; 10.161 ; 10.161 ;
; debug[1]   ; data[8]     ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; debug[1]   ; data[9]     ; 8.251  ; 8.251  ; 8.251  ; 8.251  ;
; debug[1]   ; data[10]    ; 11.351 ; 11.351 ; 11.351 ; 11.351 ;
; debug[1]   ; data[11]    ; 8.536  ; 8.536  ; 8.536  ; 8.536  ;
; debug[1]   ; data[12]    ; 8.955  ; 8.955  ; 8.955  ; 8.955  ;
; debug[1]   ; data[13]    ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; debug[1]   ; data[14]    ; 8.198  ; 8.198  ; 8.198  ; 8.198  ;
; debug[1]   ; data[15]    ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; debug[1]   ; data[16]    ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; debug[1]   ; data[17]    ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; debug[1]   ; data[18]    ; 8.321  ; 8.321  ; 8.321  ; 8.321  ;
; debug[1]   ; data[19]    ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; debug[1]   ; data[20]    ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; debug[1]   ; data[21]    ; 8.594  ; 8.594  ; 8.594  ; 8.594  ;
; debug[1]   ; data[22]    ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; debug[1]   ; data[23]    ; 9.513  ; 9.513  ; 9.513  ; 9.513  ;
; debug[1]   ; data[24]    ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; debug[1]   ; data[25]    ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; debug[1]   ; data[26]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; debug[1]   ; data[27]    ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; debug[1]   ; data[28]    ; 11.054 ; 11.054 ; 11.054 ; 11.054 ;
; debug[1]   ; data[29]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; debug[1]   ; data[30]    ; 8.463  ; 8.463  ; 8.463  ; 8.463  ;
; debug[1]   ; data[31]    ; 9.344  ; 9.344  ; 9.344  ; 9.344  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.293 ; 5.293 ; 5.293 ; 5.293 ;
; debug[0]   ; data[1]     ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; debug[0]   ; data[2]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[3]     ; 3.980 ; 3.980 ; 3.980 ; 3.980 ;
; debug[0]   ; data[4]     ; 4.807 ; 4.807 ; 4.807 ; 4.807 ;
; debug[0]   ; data[5]     ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; debug[0]   ; data[6]     ; 4.043 ; 4.043 ; 4.043 ; 4.043 ;
; debug[0]   ; data[7]     ; 3.959 ; 3.959 ; 3.959 ; 3.959 ;
; debug[0]   ; data[8]     ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; debug[0]   ; data[9]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; debug[0]   ; data[10]    ; 5.856 ; 5.856 ; 5.856 ; 5.856 ;
; debug[0]   ; data[11]    ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; debug[0]   ; data[12]    ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; debug[0]   ; data[13]    ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; debug[0]   ; data[14]    ; 4.172 ; 4.172 ; 4.172 ; 4.172 ;
; debug[0]   ; data[15]    ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[0]   ; data[16]    ; 4.183 ; 4.183 ; 4.183 ; 4.183 ;
; debug[0]   ; data[17]    ; 4.799 ; 4.799 ; 4.799 ; 4.799 ;
; debug[0]   ; data[18]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[0]   ; data[19]    ; 3.934 ; 3.934 ; 3.934 ; 3.934 ;
; debug[0]   ; data[20]    ; 5.384 ; 5.384 ; 5.384 ; 5.384 ;
; debug[0]   ; data[21]    ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; debug[0]   ; data[22]    ; 4.629 ; 4.629 ; 4.629 ; 4.629 ;
; debug[0]   ; data[23]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[0]   ; data[24]    ; 5.566 ; 5.566 ; 5.566 ; 5.566 ;
; debug[0]   ; data[25]    ; 4.601 ; 4.601 ; 4.601 ; 4.601 ;
; debug[0]   ; data[26]    ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; debug[0]   ; data[27]    ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[0]   ; data[28]    ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; debug[0]   ; data[29]    ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; debug[0]   ; data[30]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[31]    ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; debug[1]   ; data[0]     ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; debug[1]   ; data[1]     ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; debug[1]   ; data[2]     ; 4.170 ; 4.170 ; 4.170 ; 4.170 ;
; debug[1]   ; data[3]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; debug[1]   ; data[4]     ; 3.333 ; 3.333 ; 3.333 ; 3.333 ;
; debug[1]   ; data[5]     ; 5.153 ; 5.153 ; 5.153 ; 5.153 ;
; debug[1]   ; data[6]     ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; debug[1]   ; data[7]     ; 5.068 ; 5.068 ; 5.068 ; 5.068 ;
; debug[1]   ; data[8]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; debug[1]   ; data[9]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[1]   ; data[10]    ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; debug[1]   ; data[11]    ; 4.369 ; 4.369 ; 4.369 ; 4.369 ;
; debug[1]   ; data[12]    ; 4.436 ; 4.436 ; 4.436 ; 4.436 ;
; debug[1]   ; data[13]    ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; debug[1]   ; data[14]    ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; debug[1]   ; data[15]    ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; debug[1]   ; data[16]    ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; debug[1]   ; data[17]    ; 4.705 ; 4.705 ; 4.705 ; 4.705 ;
; debug[1]   ; data[18]    ; 3.919 ; 3.919 ; 3.919 ; 3.919 ;
; debug[1]   ; data[19]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; debug[1]   ; data[20]    ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; debug[1]   ; data[21]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[1]   ; data[22]    ; 4.347 ; 4.347 ; 4.347 ; 4.347 ;
; debug[1]   ; data[23]    ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; debug[1]   ; data[24]    ; 4.573 ; 4.573 ; 4.573 ; 4.573 ;
; debug[1]   ; data[25]    ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; debug[1]   ; data[26]    ; 4.182 ; 4.182 ; 4.182 ; 4.182 ;
; debug[1]   ; data[27]    ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; debug[1]   ; data[28]    ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; debug[1]   ; data[29]    ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; debug[1]   ; data[30]    ; 4.133 ; 4.133 ; 4.133 ; 4.133 ;
; debug[1]   ; data[31]    ; 4.663 ; 4.663 ; 4.663 ; 4.663 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2648878  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 900      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2648878  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 900      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Dec 11 11:37:45 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.413
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.413     -1993.243 clk 
    Info (332119):    -3.665      -213.848 clk_rom 
Info (332146): Worst-case hold slack is 0.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.540         0.000 clk 
    Info (332119):     1.230         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.151      -834.783 clk 
    Info (332119):    -1.460       -85.416 clk_rom 
Info (332146): Worst-case hold slack is 0.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.250         0.000 clk 
    Info (332119):     0.562         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4602 megabytes
    Info: Processing ended: Tue Dec 11 11:37:49 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


