TimeQuest Timing Analyzer report for project
Fri Dec 04 22:49:22 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; project                                          ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.78 MHz ; 5.78 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -172.031 ; -10701.365    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.638 ; -40.237       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -1031.899             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -172.031 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.005      ; 173.074    ;
; -172.031 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.005      ; 173.074    ;
; -171.924 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.005      ; 172.967    ;
; -171.924 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.005      ; 172.967    ;
; -171.887 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.003     ; 172.922    ;
; -171.790 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.001      ; 172.829    ;
; -171.753 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 172.797    ;
; -171.753 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 172.797    ;
; -171.646 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 172.690    ;
; -171.646 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 172.690    ;
; -171.609 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 172.645    ;
; -171.512 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 172.552    ;
; -171.327 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.011     ; 172.354    ;
; -171.318 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.005      ; 172.361    ;
; -171.301 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.005      ; 172.344    ;
; -171.300 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 172.344    ;
; -171.300 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 172.344    ;
; -171.293 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.005      ; 172.336    ;
; -171.193 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 172.237    ;
; -171.193 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 172.237    ;
; -171.168 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.347      ; 172.553    ;
; -171.156 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 172.192    ;
; -171.059 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 172.099    ;
; -171.050 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 172.094    ;
; -171.050 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 172.094    ;
; -171.049 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 172.077    ;
; -171.040 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.006      ; 172.084    ;
; -171.023 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.006      ; 172.067    ;
; -171.015 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 172.059    ;
; -170.943 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.987    ;
; -170.943 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.987    ;
; -170.923 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.967    ;
; -170.923 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.967    ;
; -170.906 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 171.942    ;
; -170.890 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.348      ; 172.276    ;
; -170.864 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.012     ; 171.890    ;
; -170.860 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.012     ; 171.886    ;
; -170.816 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.860    ;
; -170.816 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.860    ;
; -170.809 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 171.849    ;
; -170.779 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 171.815    ;
; -170.777 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.012     ; 171.803    ;
; -170.682 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 171.722    ;
; -170.605 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.649    ;
; -170.605 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.649    ;
; -170.601 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.645    ;
; -170.601 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.645    ;
; -170.596 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 171.624    ;
; -170.587 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.006      ; 171.631    ;
; -170.586 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.011     ; 171.613    ;
; -170.582 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.011     ; 171.609    ;
; -170.570 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.006      ; 171.614    ;
; -170.562 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.606    ;
; -170.543 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.012     ; 171.569    ;
; -170.499 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.011     ; 171.526    ;
; -170.498 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.542    ;
; -170.498 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.542    ;
; -170.494 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.538    ;
; -170.494 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.538    ;
; -170.461 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 171.497    ;
; -170.457 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 171.493    ;
; -170.437 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.348      ; 171.823    ;
; -170.399 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.443    ;
; -170.399 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.443    ;
; -170.372 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.416    ;
; -170.372 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.416    ;
; -170.364 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 171.404    ;
; -170.360 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 171.400    ;
; -170.353 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.005      ; 171.396    ;
; -170.353 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.005      ; 171.396    ;
; -170.346 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 171.374    ;
; -170.337 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.006      ; 171.381    ;
; -170.320 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.006      ; 171.364    ;
; -170.312 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.356    ;
; -170.292 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.336    ;
; -170.292 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.336    ;
; -170.265 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.309    ;
; -170.265 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.309    ;
; -170.265 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.011     ; 171.292    ;
; -170.255 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 171.291    ;
; -170.253 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.297    ;
; -170.253 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.297    ;
; -170.246 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.005      ; 171.289    ;
; -170.246 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.005      ; 171.289    ;
; -170.228 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 171.264    ;
; -170.219 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 171.247    ;
; -170.217 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.261    ;
; -170.217 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.261    ;
; -170.210 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.006      ; 171.254    ;
; -170.209 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.003     ; 171.244    ;
; -170.193 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.006      ; 171.237    ;
; -170.187 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.348      ; 171.573    ;
; -170.185 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.229    ;
; -170.177 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.221    ;
; -170.177 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.221    ;
; -170.173 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.217    ;
; -170.173 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 171.217    ;
; -170.158 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 171.198    ;
; -170.146 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.190    ;
; -170.146 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 171.190    ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.638 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]    ; clk          ; clk         ; -0.500       ; 4.906      ; 1.054      ;
; -3.585 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]            ; clk          ; clk         ; -0.500       ; 5.228      ; 1.429      ;
; -3.261 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]    ; clk          ; clk         ; -0.500       ; 4.904      ; 1.429      ;
; -3.230 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]            ; clk          ; clk         ; -0.500       ; 5.223      ; 1.779      ;
; -3.133 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]            ; clk          ; clk         ; -0.500       ; 5.237      ; 1.890      ;
; -2.906 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]    ; clk          ; clk         ; -0.500       ; 4.899      ; 1.779      ;
; -2.814 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]    ; clk          ; clk         ; -0.500       ; 4.913      ; 1.885      ;
; -2.670 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]            ; clk          ; clk         ; -0.500       ; 5.240      ; 2.356      ;
; -2.571 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]            ; clk          ; clk         ; -0.500       ; 5.227      ; 2.442      ;
; -2.551 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]            ; clk          ; clk         ; -0.500       ; 5.227      ; 2.462      ;
; -2.342 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]    ; clk          ; clk         ; -0.500       ; 4.916      ; 2.360      ;
; -2.297 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]            ; clk          ; clk         ; -0.500       ; 5.240      ; 2.729      ;
; -2.249 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]    ; clk          ; clk         ; -0.500       ; 4.903      ; 2.440      ;
; -2.226 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]    ; clk          ; clk         ; -0.500       ; 4.903      ; 2.463      ;
; -0.764 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]            ; clk          ; clk         ; -0.500       ; 5.231      ; 4.253      ;
; 0.445  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|b_inv                                                          ; ControlUnit:inst2|b_inv                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|c_select[1]                                                    ; ControlUnit:inst2|c_select[1]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|s_out                                                          ; ControlUnit:inst2|s_out                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.616  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.619  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.620  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.621  ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.625  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.627  ; BuffReg16:RB_inst|output[4]                                                      ; BuffReg16:RM|output[4]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.627  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.628  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.628  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.638  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.640  ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.647  ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.682  ; BuffReg16:RB_inst|output[1]                                                      ; BuffReg16:RM|output[1]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.968      ;
; 0.711  ; IR24:inst3|output[3]                                                             ; BuffReg16:RB_inst|output[1]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.997      ;
; 0.767  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.768  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.769  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.777  ; BuffReg16:RA|output[2]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.778  ; BuffReg16:RA|output[0]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.778  ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.782  ; BuffReg16:RB_inst|output[2]                                                      ; BuffReg16:RM|output[2]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.786  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.803  ; BuffReg16:RA|output[1]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.089      ;
; 0.876  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.163      ;
; 0.907  ; registerFile:inst8|Reg16:reg3|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 0.909  ; registerFile:inst8|Reg16:reg2|output[12]                                         ; BuffReg16:RB_inst|output[12]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.195      ;
; 0.912  ; registerFile:inst8|Reg16:reg3|output[15]                                         ; BuffReg16:RA|output[15]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.198      ;
; 0.915  ; registerFile:inst8|Reg16:reg3|output[10]                                         ; BuffReg16:RA|output[10]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.952  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.237      ;
; 0.964  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.965  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.973  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 0.989  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.275      ;
; 1.010  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.014  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.023  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg15|output[11]                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.310      ;
; 1.024  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg13|output[11]                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.311      ;
; 1.061  ; registerFile:inst8|Reg16:reg3|output[6]                                          ; BuffReg16:RB_inst|output[6]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.347      ;
; 1.062  ; registerFile:inst8|Reg16:reg3|output[8]                                          ; BuffReg16:RB_inst|output[8]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.348      ;
; 1.066  ; registerFile:inst8|Reg16:reg2|output[10]                                         ; BuffReg16:RB_inst|output[10]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.071  ; registerFile:inst8|Reg16:reg3|output[9]                                          ; BuffReg16:RB_inst|output[9]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.153  ; IR24:inst3|output[18]                                                            ; ControlUnit:inst2|cond_enable                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.939      ;
; 1.232  ; BuffReg16:RA|output[0]                                                           ; BuffReg16:RZ|output[0]                                                          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.513      ;
; 1.237  ; IR24:inst3|output[12]                                                            ; BuffReg16:RZ|output[4]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.246  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.260  ; registerFile:inst8|Reg16:reg2|output[14]                                         ; BuffReg16:RB_inst|output[14]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.263  ; registerFile:inst8|Reg16:reg2|output[11]                                         ; BuffReg16:RB_inst|output[11]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.278  ; IR24:inst3|output[21]                                                            ; ControlUnit:inst2|y_select[0]                                                   ; clk          ; clk         ; 0.000        ; 0.016      ; 1.580      ;
; 1.294  ; registerFile:inst8|Reg16:reg3|output[11]                                         ; BuffReg16:RA|output[11]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.580      ;
; 1.295  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg15|output[9]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.582      ;
; 1.296  ; registerFile:inst8|Reg16:reg3|output[14]                                         ; BuffReg16:RA|output[14]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.302  ; registerFile:inst8|Reg16:reg2|output[13]                                         ; BuffReg16:RB_inst|output[13]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.302  ; registerFile:inst8|Reg16:reg2|output[15]                                         ; BuffReg16:RB_inst|output[15]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.306  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg10|output[15]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.594      ;
; 1.307  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg9|output[9]                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.595      ;
; 1.307  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg8|output[9]                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.595      ;
; 1.307  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg11|output[15]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.595      ;
; 1.309  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg14|output[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.309  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg12|output[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.315  ; registerFile:inst8|Reg16:reg2|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.316  ; ControlUnit:inst2|mem_read                                                       ; IR24:inst3|output[22]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.603      ;
; 1.316  ; ControlUnit:inst2|mem_read                                                       ; IR24:inst3|output[21]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.603      ;
; 1.316  ; ControlUnit:inst2|mem_read                                                       ; IR24:inst3|output[20]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.603      ;
; 1.316  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg8|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.604      ;
; 1.316  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg9|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.604      ;
; 1.316  ; ControlUnit:inst2|mem_read                                                       ; IR24:inst3|output[15]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.603      ;
; 1.318  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg10|output[11]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.606      ;
; 1.319  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg11|output[11]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.607      ;
; 1.323  ; registerFile:inst8|Reg16:reg2|output[15]                                         ; BuffReg16:RA|output[15]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.326  ; BuffReg16:RA|output[12]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]     ; clk          ; clk         ; 0.000        ; -0.032     ; 1.580      ;
; 1.331  ; IR24:inst3|output[22]                                                            ; ControlUnit:inst2|c_select[1]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.340  ; BuffReg16:RA|output[13]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]     ; clk          ; clk         ; 0.000        ; -0.032     ; 1.594      ;
; 1.350  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg12|output[15]                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 1.633      ;
; 1.354  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg13|output[15]                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.641      ;
; 1.355  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg15|output[15]                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.642      ;
+--------+----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 172.077 ; 172.077 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.548   ; 4.548   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 3.438   ; 3.438   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 3.439   ; 3.439   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 3.960   ; 3.960   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.548   ; 4.548   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.597   ; 0.597   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -1.009  ; -1.009  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -1.032  ; -1.032  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; -1.022  ; -1.022  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.302   ; 0.302   ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.597   ; 0.597   ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.085   ; 0.085   ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.284   ; 0.284   ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.141   ; 0.141   ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.021   ; 0.021   ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.319  ; -0.319  ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -2.955 ; -2.955 ; Rise       ; clk             ;
; key[*]    ; clk        ; -3.190 ; -3.190 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -3.190 ; -3.190 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -3.191 ; -3.191 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -3.712 ; -3.712 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -4.300 ; -4.300 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 1.280  ; 1.280  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 1.257  ; 1.257  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 1.280  ; 1.280  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 1.270  ; 1.270  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.054 ; -0.054 ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.349 ; -0.349 ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.163  ; 0.163  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.036 ; -0.036 ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.107  ; 0.107  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.227  ; 0.227  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.567  ; 0.567  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 8.601  ; 8.601  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 8.519  ; 8.519  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 7.864  ; 7.864  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 8.828  ; 8.828  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 8.743  ; 8.743  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 8.616  ; 8.616  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 8.347  ; 8.347  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 9.002  ; 9.002  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 9.078  ; 9.078  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 9.337  ; 9.337  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 10.100 ; 10.100 ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 8.612  ; 8.612  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 7.949  ; 7.949  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 7.877  ; 7.877  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 7.949  ; 7.949  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 32.300 ; 32.300 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 12.716 ; 12.716 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 12.623 ; 12.623 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 15.147 ; 15.147 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 14.813 ; 14.813 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 19.184 ; 19.184 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 18.494 ; 18.494 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 21.525 ; 21.525 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 22.125 ; 22.125 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 22.706 ; 22.706 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 23.139 ; 23.139 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 25.094 ; 25.094 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 25.988 ; 25.988 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 29.613 ; 29.613 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 29.083 ; 29.083 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 32.300 ; 32.300 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 29.929 ; 29.929 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 16.368 ; 16.368 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 13.938 ; 13.938 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 16.368 ; 16.368 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 15.055 ; 15.055 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 12.238 ; 12.238 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 12.349 ; 12.349 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 12.469 ; 12.469 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 12.620 ; 12.620 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 12.557 ; 12.557 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 12.310 ; 12.310 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 12.864 ; 12.864 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 8.971  ; 8.971  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 9.003  ; 9.003  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 7.962  ; 7.962  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 7.972  ; 7.972  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 7.970  ; 7.970  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 8.111  ; 8.111  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 8.208  ; 8.208  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 21.900 ; 21.900 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 21.064 ; 21.064 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 17.419 ; 17.419 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 19.337 ; 19.337 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 19.299 ; 19.299 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 18.061 ; 18.061 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 18.844 ; 18.844 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 18.753 ; 18.753 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 20.660 ; 20.660 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 18.455 ; 18.455 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 19.402 ; 19.402 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 18.627 ; 18.627 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 18.477 ; 18.477 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 21.895 ; 21.895 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 21.900 ; 21.900 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 19.146 ; 19.146 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 19.526 ; 19.526 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 17.131 ; 17.131 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 16.076 ; 16.076 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 15.144 ; 15.144 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 17.131 ; 17.131 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 16.195 ; 16.195 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 16.627 ; 16.627 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 16.055 ; 16.055 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 16.186 ; 16.186 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 14.214 ; 14.214 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 15.912 ; 15.912 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 15.249 ; 15.249 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 15.282 ; 15.282 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 15.419 ; 15.419 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 14.620 ; 14.620 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 14.032 ; 14.032 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 14.659 ; 14.659 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 16.097 ; 16.097 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 11.277 ; 11.277 ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 10.734 ; 10.734 ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 10.819 ; 10.819 ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 10.855 ; 10.855 ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 10.406 ; 10.406 ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 10.175 ; 10.175 ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 10.179 ; 10.179 ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 8.077  ; 8.077  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 11.039 ; 11.039 ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 11.277 ; 11.277 ; Rise       ; clk             ;
; ir[*]         ; clk        ; 10.650 ; 10.650 ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 10.650 ; 10.650 ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 7.973  ; 7.973  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 9.728  ; 9.728  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 8.951  ; 8.951  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 7.608  ; 7.608  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 8.173  ; 8.173  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 8.196  ; 8.196  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 7.841  ; 7.841  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 8.097  ; 8.097  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 8.954  ; 8.954  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 7.826  ; 7.826  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 7.923  ; 7.923  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 8.055  ; 8.055  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 12.828 ; 12.828 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 11.186 ; 11.186 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 11.258 ; 11.258 ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 10.662 ; 10.662 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 11.161 ; 11.161 ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 10.477 ; 10.477 ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 10.801 ; 10.801 ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 10.637 ; 10.637 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 10.213 ; 10.213 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 10.652 ; 10.652 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 10.645 ; 10.645 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 12.163 ; 12.163 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 10.353 ; 10.353 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 9.878  ; 9.878  ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 9.242  ; 9.242  ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 12.828 ; 12.828 ; Rise       ; clk             ;
; memRead       ; clk        ; 9.382  ; 9.382  ; Rise       ; clk             ;
; memWrite      ; clk        ; 8.823  ; 8.823  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 18.470 ; 18.470 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 17.446 ; 17.446 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 17.571 ; 17.571 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 18.272 ; 18.272 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 15.091 ; 15.091 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 15.553 ; 15.553 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 15.311 ; 15.311 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 16.032 ; 16.032 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 15.575 ; 15.575 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 14.805 ; 14.805 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 15.586 ; 15.586 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 16.062 ; 16.062 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 17.120 ; 17.120 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 14.418 ; 14.418 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 17.856 ; 17.856 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 18.470 ; 18.470 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 16.743 ; 16.743 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 9.637  ; 9.637  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 9.637  ; 9.637  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 9.252  ; 9.252  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 7.966  ; 7.966  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 8.317  ; 8.317  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 7.405  ; 7.405  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 8.923  ; 8.923  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 8.251  ; 8.251  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 7.689  ; 7.689  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 8.029  ; 8.029  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 8.587  ; 8.587  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 20.481 ; 20.481 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 20.481 ; 20.481 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 18.909 ; 18.909 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 20.310 ; 20.310 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 18.429 ; 18.429 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 16.676 ; 16.676 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 17.035 ; 17.035 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 17.364 ; 17.364 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 17.677 ; 17.677 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 19.041 ; 19.041 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 19.286 ; 19.286 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 17.375 ; 17.375 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 18.061 ; 18.061 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 16.415 ; 16.415 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 19.895 ; 19.895 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 19.197 ; 19.197 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 17.586 ; 17.586 ; Rise       ; clk             ;
; ncvz[*]       ; clk        ; 30.434 ; 30.434 ; Rise       ; clk             ;
;  ncvz[0]      ; clk        ; 29.804 ; 29.804 ; Rise       ; clk             ;
;  ncvz[1]      ; clk        ; 29.945 ; 29.945 ; Rise       ; clk             ;
;  ncvz[2]      ; clk        ; 30.434 ; 30.434 ; Rise       ; clk             ;
;  ncvz[3]      ; clk        ; 29.351 ; 29.351 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 8.019  ; 8.019  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 7.996  ; 7.996  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 8.005  ; 8.005  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 8.848  ; 8.848  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 9.648  ; 9.648  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 8.234  ; 8.234  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 8.735  ; 8.735  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 8.274  ; 8.274  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 8.323  ; 8.323  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 10.728 ; 10.728 ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 8.127  ; 8.127  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 8.455  ; 8.455  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 14.146 ; 14.146 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 11.696 ; 11.696 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 11.063 ; 11.063 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 11.760 ; 11.760 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 11.736 ; 11.736 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 14.146 ; 14.146 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 11.661 ; 11.661 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 11.887 ; 11.887 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 11.284 ; 11.284 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 12.248 ; 12.248 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 11.132 ; 11.132 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 11.710 ; 11.710 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 11.381 ; 11.381 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 11.773 ; 11.773 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 11.977 ; 11.977 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 11.881 ; 11.881 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 11.812 ; 11.812 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 12.299 ; 12.299 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 11.209 ; 11.209 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 10.640 ; 10.640 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 11.744 ; 11.744 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 10.865 ; 10.865 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 11.255 ; 11.255 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 11.952 ; 11.952 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 11.207 ; 11.207 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 9.799  ; 9.799  ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 7.375  ; 7.375  ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 9.799  ; 9.799  ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 8.486  ; 8.486  ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 8.329  ; 8.329  ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 8.587  ; 8.587  ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 8.804  ; 8.804  ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 8.916  ; 8.916  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 8.888  ; 8.888  ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 8.608  ; 8.608  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 9.192  ; 9.192  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 14.338 ; 14.338 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 14.338 ; 14.338 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 14.274 ; 14.274 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 12.854 ; 12.854 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 13.561 ; 13.561 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 14.034 ; 14.034 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 12.365 ; 12.365 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 13.169 ; 13.169 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 14.227 ; 14.227 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 13.629 ; 13.629 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 14.197 ; 14.197 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 14.227 ; 14.227 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 13.130 ; 13.130 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 14.134 ; 14.134 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 13.187 ; 13.187 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 13.311 ; 13.311 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 13.116 ; 13.116 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 14.898 ; 14.898 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 13.518 ; 13.518 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 13.458 ; 13.458 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 12.785 ; 12.785 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 13.646 ; 13.646 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 13.222 ; 13.222 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 12.974 ; 12.974 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 14.012 ; 14.012 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 13.652 ; 13.652 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 12.720 ; 12.720 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 13.563 ; 13.563 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 13.243 ; 13.243 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 13.553 ; 13.553 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 12.727 ; 12.727 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 14.396 ; 14.396 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 14.898 ; 14.898 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 13.852 ; 13.852 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 17.263 ; 17.263 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 16.553 ; 16.553 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 14.796 ; 14.796 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 14.823 ; 14.823 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 16.984 ; 16.984 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 14.345 ; 14.345 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 14.698 ; 14.698 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 15.344 ; 15.344 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 15.754 ; 15.754 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 16.956 ; 16.956 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 17.263 ; 17.263 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 14.556 ; 14.556 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 14.494 ; 14.494 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 14.724 ; 14.724 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 16.435 ; 16.435 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 15.625 ; 15.625 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 14.695 ; 14.695 ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 7.864  ; 7.864  ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 8.601  ; 8.601  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 8.519  ; 8.519  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 7.864  ; 7.864  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 8.828  ; 8.828  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 8.743  ; 8.743  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 8.616  ; 8.616  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 8.347  ; 8.347  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 9.002  ; 9.002  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 9.078  ; 9.078  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 9.337  ; 9.337  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 10.100 ; 10.100 ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 8.612  ; 8.612  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 7.877  ; 7.877  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 7.877  ; 7.877  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 7.949  ; 7.949  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 8.734  ; 8.734  ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 9.027  ; 9.027  ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 9.418  ; 9.418  ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 9.999  ; 9.999  ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 10.700 ; 10.700 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 9.876  ; 9.876  ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 10.566 ; 10.566 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 9.610  ; 9.610  ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 11.326 ; 11.326 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 9.440  ; 9.440  ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 9.224  ; 9.224  ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 11.303 ; 11.303 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 13.003 ; 13.003 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 15.433 ; 15.433 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 14.120 ; 14.120 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 11.303 ; 11.303 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 11.414 ; 11.414 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 11.534 ; 11.534 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 11.685 ; 11.685 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 11.622 ; 11.622 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 11.375 ; 11.375 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 11.929 ; 11.929 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 8.971  ; 8.971  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 9.003  ; 9.003  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 7.962  ; 7.962  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 7.972  ; 7.972  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 7.970  ; 7.970  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 8.111  ; 8.111  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 8.208  ; 8.208  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 8.927  ; 8.927  ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 10.800 ; 10.800 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 9.120  ; 9.120  ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 10.546 ; 10.546 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 10.028 ; 10.028 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 9.273  ; 9.273  ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 9.703  ; 9.703  ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 9.725  ; 9.725  ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 10.052 ; 10.052 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 9.444  ; 9.444  ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 10.118 ; 10.118 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 9.961  ; 9.961  ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 9.179  ; 9.179  ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 10.352 ; 10.352 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 10.275 ; 10.275 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 8.927  ; 8.927  ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 9.303  ; 9.303  ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 9.809  ; 9.809  ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 8.612  ; 8.612  ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 8.986  ; 8.986  ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 9.625  ; 9.625  ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 10.112 ; 10.112 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 9.272  ; 9.272  ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 9.798  ; 9.798  ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 9.248  ; 9.248  ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 9.548  ; 9.548  ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 9.683  ; 9.683  ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 8.657  ; 8.657  ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 9.763  ; 9.763  ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 9.517  ; 9.517  ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
; inA[*]        ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 10.734 ; 10.734 ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 10.819 ; 10.819 ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 10.855 ; 10.855 ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 10.406 ; 10.406 ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 10.175 ; 10.175 ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 10.179 ; 10.179 ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 8.077  ; 8.077  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 11.039 ; 11.039 ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 11.277 ; 11.277 ; Rise       ; clk             ;
; ir[*]         ; clk        ; 7.608  ; 7.608  ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 10.650 ; 10.650 ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 7.973  ; 7.973  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 9.728  ; 9.728  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 8.951  ; 8.951  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 7.608  ; 7.608  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 8.173  ; 8.173  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 8.196  ; 8.196  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 7.841  ; 7.841  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 8.097  ; 8.097  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 8.954  ; 8.954  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 7.826  ; 7.826  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 7.923  ; 7.923  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 8.055  ; 8.055  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 8.652  ; 8.652  ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 9.593  ; 9.593  ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 9.241  ; 9.241  ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 9.990  ; 9.990  ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 9.704  ; 9.704  ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 9.887  ; 9.887  ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 10.482 ; 10.482 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 9.943  ; 9.943  ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 9.787  ; 9.787  ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 9.329  ; 9.329  ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 10.199 ; 10.199 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 8.652  ; 8.652  ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 11.893 ; 11.893 ; Rise       ; clk             ;
; memRead       ; clk        ; 9.382  ; 9.382  ; Rise       ; clk             ;
; memWrite      ; clk        ; 8.823  ; 8.823  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 10.921 ; 10.921 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 14.061 ; 14.061 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 12.647 ; 12.647 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 12.672 ; 12.672 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 11.706 ; 11.706 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 11.688 ; 11.688 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 11.430 ; 11.430 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 12.147 ; 12.147 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 11.490 ; 11.490 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 10.921 ; 10.921 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 11.722 ; 11.722 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 12.677 ; 12.677 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 13.735 ; 13.735 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 11.033 ; 11.033 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 14.471 ; 14.471 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 15.085 ; 15.085 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 13.358 ; 13.358 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 7.405  ; 7.405  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 9.637  ; 9.637  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 9.252  ; 9.252  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 7.966  ; 7.966  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 8.317  ; 8.317  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 7.405  ; 7.405  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 8.923  ; 8.923  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 8.251  ; 8.251  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 7.689  ; 7.689  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 8.029  ; 8.029  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 8.587  ; 8.587  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 7.762  ; 7.762  ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 9.266  ; 9.266  ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 8.224  ; 8.224  ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 9.281  ; 9.281  ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 8.838  ; 8.838  ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 8.140  ; 8.140  ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 7.762  ; 7.762  ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 9.660  ; 9.660  ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 10.171 ; 10.171 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 8.868  ; 8.868  ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 8.792  ; 8.792  ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 9.487  ; 9.487  ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 9.027  ; 9.027  ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 7.967  ; 7.967  ; Rise       ; clk             ;
; ncvz[*]       ; clk        ; 8.689  ; 8.689  ; Rise       ; clk             ;
;  ncvz[0]      ; clk        ; 9.128  ; 9.128  ; Rise       ; clk             ;
;  ncvz[1]      ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  ncvz[2]      ; clk        ; 9.791  ; 9.791  ; Rise       ; clk             ;
;  ncvz[3]      ; clk        ; 8.689  ; 8.689  ; Rise       ; clk             ;
; pcEnable      ; clk        ; 8.019  ; 8.019  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 7.996  ; 7.996  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 8.005  ; 8.005  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 8.848  ; 8.848  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 9.648  ; 9.648  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 8.234  ; 8.234  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 8.735  ; 8.735  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 8.274  ; 8.274  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 8.323  ; 8.323  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 10.728 ; 10.728 ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 8.127  ; 8.127  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 8.455  ; 8.455  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 10.640 ; 10.640 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 11.696 ; 11.696 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 11.063 ; 11.063 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 11.760 ; 11.760 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 11.736 ; 11.736 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 14.146 ; 14.146 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 11.661 ; 11.661 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 11.887 ; 11.887 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 11.284 ; 11.284 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 12.248 ; 12.248 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 11.132 ; 11.132 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 11.710 ; 11.710 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 11.381 ; 11.381 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 11.773 ; 11.773 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 11.977 ; 11.977 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 11.881 ; 11.881 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 11.812 ; 11.812 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 12.299 ; 12.299 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 11.209 ; 11.209 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 10.640 ; 10.640 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 11.744 ; 11.744 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 10.865 ; 10.865 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 11.255 ; 11.255 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 11.952 ; 11.952 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 11.207 ; 11.207 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 7.205  ; 7.205  ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 7.205  ; 7.205  ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 9.630  ; 9.630  ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 8.315  ; 8.315  ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 8.156  ; 8.156  ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 8.587  ; 8.587  ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 8.804  ; 8.804  ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 8.916  ; 8.916  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 8.888  ; 8.888  ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 8.608  ; 8.608  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 9.192  ; 9.192  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 12.365 ; 12.365 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 14.338 ; 14.338 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 14.274 ; 14.274 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 12.854 ; 12.854 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 13.561 ; 13.561 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 14.034 ; 14.034 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 12.365 ; 12.365 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 13.169 ; 13.169 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 13.116 ; 13.116 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 13.629 ; 13.629 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 14.197 ; 14.197 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 14.227 ; 14.227 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 13.130 ; 13.130 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 14.134 ; 14.134 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 13.187 ; 13.187 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 13.311 ; 13.311 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 13.116 ; 13.116 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 7.780  ; 7.780  ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 10.576 ; 10.576 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 10.833 ; 10.833 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 11.532 ; 11.532 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 9.092  ; 9.092  ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 8.538  ; 8.538  ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 8.288  ; 8.288  ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 9.006  ; 9.006  ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 8.583  ; 8.583  ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 7.780  ; 7.780  ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 8.572  ; 8.572  ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 13.243 ; 13.243 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 13.553 ; 13.553 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 12.727 ; 12.727 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 14.396 ; 14.396 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 14.898 ; 14.898 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 13.852 ; 13.852 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 9.661  ; 9.661  ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 13.611 ; 13.611 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 12.171 ; 12.171 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 13.570 ; 13.570 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 12.430 ; 12.430 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 9.661  ; 9.661  ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 10.012 ; 10.012 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 10.338 ; 10.338 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 10.685 ; 10.685 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 12.016 ; 12.016 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 12.272 ; 12.272 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 14.556 ; 14.556 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 14.494 ; 14.494 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 14.724 ; 14.724 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 16.435 ; 16.435 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 15.625 ; 15.625 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 14.695 ; 14.695 ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -67.036 ; -3962.750     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.130 ; -11.423       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -915.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -67.036 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.265     ; 67.803     ;
; -66.999 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 68.033     ;
; -66.999 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 68.033     ;
; -66.997 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 68.030     ;
; -66.997 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 68.030     ;
; -66.911 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.679     ;
; -66.874 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.909     ;
; -66.874 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.909     ;
; -66.872 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.906     ;
; -66.872 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.906     ;
; -66.856 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.003     ; 67.885     ;
; -66.836 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.001      ; 67.869     ;
; -66.742 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 67.764     ;
; -66.733 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.501     ;
; -66.731 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 67.761     ;
; -66.711 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.745     ;
; -66.696 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.731     ;
; -66.696 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.731     ;
; -66.694 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.728     ;
; -66.694 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.728     ;
; -66.673 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.001      ; 67.706     ;
; -66.665 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 67.698     ;
; -66.664 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.001      ; 67.697     ;
; -66.652 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.162     ; 67.522     ;
; -66.646 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.414     ;
; -66.617 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.009     ; 67.640     ;
; -66.609 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.644     ;
; -66.609 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.644     ;
; -66.607 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.641     ;
; -66.607 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.641     ;
; -66.574 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.342     ;
; -66.560 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.011     ; 67.581     ;
; -66.553 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 67.583     ;
; -66.548 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.582     ;
; -66.540 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.574     ;
; -66.539 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.002      ; 67.573     ;
; -66.537 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.572     ;
; -66.537 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.572     ;
; -66.535 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.569     ;
; -66.535 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.569     ;
; -66.533 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.567     ;
; -66.527 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.161     ; 67.398     ;
; -66.487 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.011     ; 67.508     ;
; -66.485 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.011     ; 67.506     ;
; -66.469 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.237     ;
; -66.466 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 67.496     ;
; -66.465 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.233     ;
; -66.459 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.011     ; 67.480     ;
; -66.446 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.480     ;
; -66.439 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.009     ; 67.462     ;
; -66.435 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 67.457     ;
; -66.432 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.467     ;
; -66.432 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.467     ;
; -66.430 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.464     ;
; -66.430 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.464     ;
; -66.428 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.463     ;
; -66.428 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.463     ;
; -66.426 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.460     ;
; -66.426 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.460     ;
; -66.394 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 67.424     ;
; -66.374 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.408     ;
; -66.370 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.404     ;
; -66.362 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.396     ;
; -66.362 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.010     ; 67.384     ;
; -66.361 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.002      ; 67.395     ;
; -66.360 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.128     ;
; -66.360 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.010     ; 67.382     ;
; -66.356 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.124     ;
; -66.352 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.009     ; 67.375     ;
; -66.349 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.161     ; 67.220     ;
; -66.334 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.010     ; 67.356     ;
; -66.323 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.358     ;
; -66.323 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.358     ;
; -66.321 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.355     ;
; -66.321 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.355     ;
; -66.319 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.354     ;
; -66.319 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.354     ;
; -66.317 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.351     ;
; -66.317 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.351     ;
; -66.289 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 67.319     ;
; -66.285 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|s_out       ; clk          ; clk         ; 1.000        ; -0.002     ; 67.315     ;
; -66.283 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.317     ;
; -66.280 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.009     ; 67.303     ;
; -66.275 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.309     ;
; -66.274 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; 0.002      ; 67.308     ;
; -66.273 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.041     ;
; -66.269 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.037     ;
; -66.269 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.303     ;
; -66.265 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 67.299     ;
; -66.262 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.161     ; 67.133     ;
; -66.257 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.010     ; 67.279     ;
; -66.256 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.024     ;
; -66.253 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.265     ; 67.020     ;
; -66.238 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.264     ; 67.006     ;
; -66.236 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.271     ;
; -66.236 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.271     ;
; -66.234 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.268     ;
; -66.234 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 67.268     ;
; -66.232 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.267     ;
; -66.232 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 67.267     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.130 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]     ; clk          ; clk         ; -0.500       ; 1.954      ; 0.476      ;
; -1.113 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]             ; clk          ; clk         ; -0.500       ; 2.045      ; 0.584      ;
; -1.020 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]     ; clk          ; clk         ; -0.500       ; 1.952      ; 0.584      ;
; -0.971 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]             ; clk          ; clk         ; -0.500       ; 2.041      ; 0.722      ;
; -0.916 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]             ; clk          ; clk         ; -0.500       ; 2.053      ; 0.789      ;
; -0.878 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]     ; clk          ; clk         ; -0.500       ; 1.948      ; 0.722      ;
; -0.827 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]     ; clk          ; clk         ; -0.500       ; 1.960      ; 0.785      ;
; -0.766 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]             ; clk          ; clk         ; -0.500       ; 2.055      ; 0.941      ;
; -0.708 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]             ; clk          ; clk         ; -0.500       ; 2.044      ; 0.988      ;
; -0.669 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]     ; clk          ; clk         ; -0.500       ; 1.962      ; 0.945      ;
; -0.647 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]             ; clk          ; clk         ; -0.500       ; 2.044      ; 1.049      ;
; -0.617 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]     ; clk          ; clk         ; -0.500       ; 1.951      ; 0.986      ;
; -0.608 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]             ; clk          ; clk         ; -0.500       ; 2.055      ; 1.099      ;
; -0.553 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]     ; clk          ; clk         ; -0.500       ; 1.951      ; 1.050      ;
; 0.006  ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]             ; clk          ; clk         ; -0.500       ; 2.047      ; 1.705      ;
; 0.168  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk          ; clk         ; 0.000        ; 0.420      ; 0.740      ;
; 0.204  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk          ; clk         ; 0.000        ; 0.420      ; 0.776      ;
; 0.215  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|b_inv                                                          ; ControlUnit:inst2|b_inv                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|c_select[1]                                                    ; ControlUnit:inst2|c_select[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|s_out                                                          ; ControlUnit:inst2|s_out                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; BuffReg16:RB_inst|output[4]                                                      ; BuffReg16:RM|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.248  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.254  ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.271  ; BuffReg16:RB_inst|output[1]                                                      ; BuffReg16:RM|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.423      ;
; 0.283  ; BuffReg16:RZ|output[13]                                                          ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.404      ; 0.839      ;
; 0.286  ; IR24:inst3|output[3]                                                             ; BuffReg16:RB_inst|output[1]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.289  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.290  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.302  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.324  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.330  ; BuffReg16:RA|output[2]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331  ; BuffReg16:RA|output[0]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.333  ; BuffReg16:RB_inst|output[2]                                                      ; BuffReg16:RM|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.487      ;
; 0.345  ; BuffReg16:RA|output[1]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.356  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.360  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.369  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.520      ;
; 0.369  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; registerFile:inst8|Reg16:reg3|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; registerFile:inst8|Reg16:reg2|output[12]                                         ; BuffReg16:RB_inst|output[12]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; registerFile:inst8|Reg16:reg3|output[15]                                         ; BuffReg16:RA|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; registerFile:inst8|Reg16:reg3|output[10]                                         ; BuffReg16:RA|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.413  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clk          ; clk         ; 0.000        ; 0.420      ; 0.985      ;
; 0.426  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg13|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.578      ;
; 0.426  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg15|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.578      ;
; 0.427  ; registerFile:inst8|Reg16:reg3|output[6]                                          ; BuffReg16:RB_inst|output[6]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.428  ; registerFile:inst8|Reg16:reg3|output[8]                                          ; BuffReg16:RB_inst|output[8]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.431  ; registerFile:inst8|Reg16:reg2|output[10]                                         ; BuffReg16:RB_inst|output[10]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.583      ;
; 0.433  ; registerFile:inst8|Reg16:reg3|output[9]                                          ; BuffReg16:RB_inst|output[9]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.450  ; IR24:inst3|output[12]                                                            ; BuffReg16:RZ|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.457  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.470  ; IR24:inst3|output[21]                                                            ; ControlUnit:inst2|y_select[0]                                                    ; clk          ; clk         ; 0.000        ; 0.012      ; 0.634      ;
; 0.471  ; BuffReg16:RA|output[0]                                                           ; BuffReg16:RZ|output[0]                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 0.619      ;
; 0.484  ; registerFile:inst8|Reg16:reg2|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.489  ; registerFile:inst8|Reg16:reg2|output[15]                                         ; BuffReg16:RA|output[15]                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.640      ;
; 0.496  ; registerFile:inst8|Reg16:reg2|output[14]                                         ; BuffReg16:RB_inst|output[14]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.500  ; registerFile:inst8|Reg16:reg2|output[11]                                         ; BuffReg16:RB_inst|output[11]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; BuffReg16:RZ|output[12]                                                          ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.404      ; 1.056      ;
; 0.504  ; registerFile:inst8|Reg16:reg3|output[11]                                         ; BuffReg16:RA|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; registerFile:inst8|Reg16:reg3|output[14]                                         ; BuffReg16:RA|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507  ; registerFile:inst8|Reg16:reg2|output[15]                                         ; BuffReg16:RB_inst|output[15]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; registerFile:inst8|Reg16:reg2|output[13]                                         ; BuffReg16:RB_inst|output[13]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; IR24:inst3|output[22]                                                            ; ControlUnit:inst2|c_select[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.522  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg15|output[9]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.525  ; IR24:inst3|output[2]                                                             ; BuffReg16:RB_inst|output[2]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.528  ; BuffReg16:RZ|output[1]                                                           ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.531  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg9|output[9]                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.685      ;
; 0.531  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg8|output[9]                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.685      ;
; 0.531  ; registerFile:inst8|Reg16:reg2|output[8]                                          ; BuffReg16:RB_inst|output[8]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.535  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg8|output[11]                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.689      ;
; 0.535  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg9|output[11]                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 0.689      ;
; 0.536  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg10|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.689      ;
; 0.540  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg11|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.693      ;
; 0.547  ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg12|output[15]                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 0.696      ;
; 0.550  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg14|output[0]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; BuffReg16:RY|output[0]                                                           ; registerFile:inst8|Reg16:reg12|output[0]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg14|output[11]                                        ; clk          ; clk         ; 0.000        ; -0.002     ; 0.701      ;
; 0.552  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg14|output[1]                                         ; clk          ; clk         ; 0.000        ; 0.008      ; 0.713      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 67.130 ; 67.130 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.084  ; 2.084  ; Fall       ; clk             ;
;  key[0]   ; clk        ; 1.610  ; 1.610  ; Fall       ; clk             ;
;  key[1]   ; clk        ; 1.614  ; 1.614  ; Fall       ; clk             ;
;  key[2]   ; clk        ; 1.797  ; 1.797  ; Fall       ; clk             ;
;  key[3]   ; clk        ; 2.084  ; 2.084  ; Fall       ; clk             ;
; sw[*]     ; clk        ; -0.208 ; -0.208 ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -0.917 ; -0.917 ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -0.931 ; -0.931 ; Fall       ; clk             ;
;  sw[2]    ; clk        ; -0.921 ; -0.921 ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.352 ; -0.352 ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.208 ; -0.208 ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.452 ; -0.452 ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.354 ; -0.354 ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.437 ; -0.437 ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.492 ; -0.492 ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.612 ; -0.612 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.575 ; -0.575 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.490 ; -1.490 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -1.490 ; -1.490 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -1.494 ; -1.494 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.677 ; -1.677 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -1.964 ; -1.964 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 1.051  ; 1.051  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 1.037  ; 1.037  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 1.051  ; 1.051  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 1.041  ; 1.041  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.472  ; 0.472  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.328  ; 0.328  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.572  ; 0.572  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.474  ; 0.474  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.557  ; 0.557  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.612  ; 0.612  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.732  ; 0.732  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 5.201  ; 5.201  ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 4.362  ; 4.362  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 4.421  ; 4.421  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 4.064  ; 4.064  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 4.540  ; 4.540  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 4.531  ; 4.531  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 4.484  ; 4.484  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 5.201  ; 5.201  ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 4.537  ; 4.537  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 4.285  ; 4.285  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 4.651  ; 4.651  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 4.642  ; 4.642  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 4.781  ; 4.781  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 4.369  ; 4.369  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 4.861  ; 4.861  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 5.116  ; 5.116  ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 4.544  ; 4.544  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 4.199  ; 4.199  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 4.150  ; 4.150  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 4.199  ; 4.199  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 13.322 ; 13.322 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 5.912  ; 5.912  ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 5.940  ; 5.940  ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 6.807  ; 6.807  ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 6.689  ; 6.689  ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 8.343  ; 8.343  ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 8.074  ; 8.074  ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 9.171  ; 9.171  ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 9.364  ; 9.364  ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 9.520  ; 9.520  ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 9.807  ; 9.807  ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 10.413 ; 10.413 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 12.222 ; 12.222 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 12.081 ; 12.081 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 13.322 ; 13.322 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 12.280 ; 12.280 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 7.438  ; 7.438  ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 6.397  ; 6.397  ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 7.438  ; 7.438  ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 6.894  ; 6.894  ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 5.810  ; 5.810  ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 5.850  ; 5.850  ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 5.901  ; 5.901  ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 5.961  ; 5.961  ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 5.917  ; 5.917  ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 5.828  ; 5.828  ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 6.035  ; 6.035  ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 4.675  ; 4.675  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 4.507  ; 4.507  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 4.494  ; 4.494  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 4.313  ; 4.313  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 4.386  ; 4.386  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 4.048  ; 4.048  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 4.651  ; 4.651  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 3.962  ; 3.962  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 4.167  ; 4.167  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 4.675  ; 4.675  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 4.138  ; 4.138  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 4.319  ; 4.319  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 4.214  ; 4.214  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 4.311  ; 4.311  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 4.251  ; 4.251  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 4.201  ; 4.201  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 4.594  ; 4.594  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 9.223  ; 9.223  ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 7.848  ; 7.848  ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 8.554  ; 8.554  ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 8.046  ; 8.046  ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 8.449  ; 8.449  ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 8.324  ; 8.324  ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 9.212  ; 9.212  ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 8.334  ; 8.334  ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 8.666  ; 8.666  ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 8.387  ; 8.387  ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 8.269  ; 8.269  ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 9.751  ; 9.751  ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 8.609  ; 8.609  ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 8.754  ; 8.754  ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 7.486  ; 7.486  ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 7.203  ; 7.203  ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 6.899  ; 6.899  ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 7.486  ; 7.486  ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 7.256  ; 7.256  ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 7.185  ; 7.185  ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 7.259  ; 7.259  ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 6.430  ; 6.430  ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 7.226  ; 7.226  ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 6.791  ; 6.791  ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 6.975  ; 6.975  ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 6.971  ; 6.971  ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 6.745  ; 6.745  ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 6.535  ; 6.535  ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 6.724  ; 6.724  ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 7.205  ; 7.205  ; Rise       ; clk             ;
; inA[*]        ; clk        ; 5.470  ; 5.470  ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 4.159  ; 4.159  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 3.931  ; 3.931  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 4.069  ; 4.069  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 5.309  ; 5.309  ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 4.547  ; 4.547  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 5.305  ; 5.305  ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 5.271  ; 5.271  ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 5.251  ; 5.251  ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 4.419  ; 4.419  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 4.990  ; 4.990  ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 4.728  ; 4.728  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 5.065  ; 5.065  ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 4.315  ; 4.315  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 4.203  ; 4.203  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 5.375  ; 5.375  ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 5.470  ; 5.470  ; Rise       ; clk             ;
; ir[*]         ; clk        ; 5.309  ; 5.309  ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 5.309  ; 5.309  ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 4.769  ; 4.769  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 4.196  ; 4.196  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 4.930  ; 4.930  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 4.601  ; 4.601  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 4.069  ; 4.069  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 4.288  ; 4.288  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 4.139  ; 4.139  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 4.141  ; 4.141  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 4.266  ; 4.266  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 4.288  ; 4.288  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 4.171  ; 4.171  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 4.289  ; 4.289  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 4.389  ; 4.389  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 4.084  ; 4.084  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 4.224  ; 4.224  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 4.606  ; 4.606  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 4.040  ; 4.040  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 4.183  ; 4.183  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 4.508  ; 4.508  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 4.417  ; 4.417  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 6.099  ; 6.099  ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 5.048  ; 5.048  ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 5.051  ; 5.051  ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 4.918  ; 4.918  ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 5.121  ; 5.121  ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 5.149  ; 5.149  ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 5.232  ; 5.232  ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 5.208  ; 5.208  ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 4.948  ; 4.948  ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 5.157  ; 5.157  ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 4.990  ; 4.990  ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 5.803  ; 5.803  ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 5.046  ; 5.046  ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 4.503  ; 4.503  ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 4.527  ; 4.527  ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 4.732  ; 4.732  ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 6.099  ; 6.099  ; Rise       ; clk             ;
; memRead       ; clk        ; 4.863  ; 4.863  ; Rise       ; clk             ;
; memWrite      ; clk        ; 4.139  ; 4.139  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 8.194  ; 8.194  ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 7.855  ; 7.855  ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 7.925  ; 7.925  ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 8.062  ; 8.062  ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 6.888  ; 6.888  ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 7.012  ; 7.012  ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 7.238  ; 7.238  ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 7.125  ; 7.125  ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 6.844  ; 6.844  ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 7.114  ; 7.114  ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 7.203  ; 7.203  ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 7.691  ; 7.691  ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 6.657  ; 6.657  ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 8.069  ; 8.069  ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 8.194  ; 8.194  ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 7.437  ; 7.437  ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 4.823  ; 4.823  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 4.823  ; 4.823  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 4.780  ; 4.780  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 4.664  ; 4.664  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 4.092  ; 4.092  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 4.213  ; 4.213  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 4.360  ; 4.360  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 4.007  ; 4.007  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 4.316  ; 4.316  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 4.336  ; 4.336  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 4.603  ; 4.603  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 4.332  ; 4.332  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 4.114  ; 4.114  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 3.768  ; 3.768  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 4.065  ; 4.065  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 4.284  ; 4.284  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 4.198  ; 4.198  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 8.968  ; 8.968  ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 8.968  ; 8.968  ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 8.392  ; 8.392  ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 8.930  ; 8.930  ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 8.180  ; 8.180  ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 7.489  ; 7.489  ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 7.917  ; 7.917  ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 8.447  ; 8.447  ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 8.540  ; 8.540  ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 7.696  ; 7.696  ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 7.996  ; 7.996  ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 7.379  ; 7.379  ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 8.798  ; 8.798  ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 8.474  ; 8.474  ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 7.834  ; 7.834  ; Rise       ; clk             ;
; ncvz[*]       ; clk        ; 12.517 ; 12.517 ; Rise       ; clk             ;
;  ncvz[0]      ; clk        ; 12.309 ; 12.309 ; Rise       ; clk             ;
;  ncvz[1]      ; clk        ; 12.305 ; 12.305 ; Rise       ; clk             ;
;  ncvz[2]      ; clk        ; 12.517 ; 12.517 ; Rise       ; clk             ;
;  ncvz[3]      ; clk        ; 12.164 ; 12.164 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 4.155  ; 4.155  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 5.306  ; 5.306  ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 4.389  ; 4.389  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 4.244  ; 4.244  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 4.179  ; 4.179  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 4.396  ; 4.396  ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 4.479  ; 4.479  ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 4.617  ; 4.617  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 4.976  ; 4.976  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 4.306  ; 4.306  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 4.085  ; 4.085  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 4.460  ; 4.460  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 4.369  ; 4.369  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 5.271  ; 5.271  ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 5.306  ; 5.306  ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 4.468  ; 4.468  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 4.323  ; 4.323  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 4.436  ; 4.436  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 7.328  ; 7.328  ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 6.207  ; 6.207  ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 5.977  ; 5.977  ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 6.291  ; 6.291  ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 6.333  ; 6.333  ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 7.328  ; 7.328  ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 6.303  ; 6.303  ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 6.337  ; 6.337  ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 6.129  ; 6.129  ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 6.541  ; 6.541  ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 6.019  ; 6.019  ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 6.231  ; 6.231  ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 6.183  ; 6.183  ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 6.273  ; 6.273  ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 6.415  ; 6.415  ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 6.312  ; 6.312  ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 6.336  ; 6.336  ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 6.537  ; 6.537  ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 6.082  ; 6.082  ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 5.881  ; 5.881  ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 6.293  ; 6.293  ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 5.893  ; 5.893  ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 6.110  ; 6.110  ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 6.400  ; 6.400  ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 6.082  ; 6.082  ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 4.946  ; 4.946  ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 3.909  ; 3.909  ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 4.946  ; 4.946  ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 4.401  ; 4.401  ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 4.339  ; 4.339  ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 4.444  ; 4.444  ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 4.486  ; 4.486  ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 4.590  ; 4.590  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 4.497  ; 4.497  ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 4.459  ; 4.459  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 4.615  ; 4.615  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 6.641  ; 6.641  ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 6.641  ; 6.641  ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 6.612  ; 6.612  ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 6.128  ; 6.128  ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 6.412  ; 6.412  ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 6.572  ; 6.572  ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 5.908  ; 5.908  ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 6.313  ; 6.313  ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 6.636  ; 6.636  ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 6.419  ; 6.419  ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 6.636  ; 6.636  ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 6.600  ; 6.600  ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 6.197  ; 6.197  ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 6.554  ; 6.554  ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 6.181  ; 6.181  ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 6.301  ; 6.301  ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 6.196  ; 6.196  ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 7.545  ; 7.545  ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 7.004  ; 7.004  ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 6.992  ; 6.992  ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 6.597  ; 6.597  ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 7.058  ; 7.058  ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 6.858  ; 6.858  ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 6.773  ; 6.773  ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 7.110  ; 7.110  ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 7.014  ; 7.014  ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 6.747  ; 6.747  ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 7.065  ; 7.065  ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 6.853  ; 6.853  ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 6.986  ; 6.986  ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 6.680  ; 6.680  ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 7.435  ; 7.435  ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 7.545  ; 7.545  ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 7.048  ; 7.048  ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 8.491  ; 8.491  ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 8.117  ; 8.117  ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 7.459  ; 7.459  ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 7.465  ; 7.465  ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 8.350  ; 8.350  ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 7.258  ; 7.258  ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 7.394  ; 7.394  ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 7.643  ; 7.643  ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 7.806  ; 7.806  ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 8.350  ; 8.350  ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 8.491  ; 8.491  ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 7.346  ; 7.346  ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 7.291  ; 7.291  ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 7.402  ; 7.402  ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 8.164  ; 8.164  ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 7.825  ; 7.825  ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 7.445  ; 7.445  ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RM_out[*]     ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 4.540 ; 4.540 ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 4.531 ; 4.531 ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 4.484 ; 4.484 ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 4.781 ; 4.781 ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 4.735 ; 4.735 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 4.921 ; 4.921 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 5.179 ; 5.179 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 5.514 ; 5.514 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 4.771 ; 4.771 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 5.131 ; 5.131 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 5.376 ; 5.376 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 5.963 ; 5.963 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 6.460 ; 6.460 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 5.376 ; 5.376 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 5.467 ; 5.467 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 5.527 ; 5.527 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 5.394 ; 5.394 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 5.601 ; 5.601 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 4.313 ; 4.313 ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 4.048 ; 4.048 ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 4.167 ; 4.167 ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 4.675 ; 4.675 ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 4.138 ; 4.138 ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 4.311 ; 4.311 ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 4.887 ; 4.887 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 4.829 ; 4.829 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 5.060 ; 5.060 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 4.831 ; 4.831 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 5.006 ; 5.006 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 4.159 ; 4.159 ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 5.305 ; 5.305 ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 5.251 ; 5.251 ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 4.990 ; 4.990 ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 4.728 ; 4.728 ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 5.375 ; 5.375 ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 5.470 ; 5.470 ; Rise       ; clk             ;
; ir[*]         ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 4.606 ; 4.606 ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 4.183 ; 4.183 ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 4.691 ; 4.691 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 4.799 ; 4.799 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 4.784 ; 4.784 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
; memRead       ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
; memWrite      ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 6.111 ; 6.111 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 5.458 ; 5.458 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 5.144 ; 5.144 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 5.345 ; 5.345 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 5.268 ; 5.268 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 5.494 ; 5.494 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 5.381 ; 5.381 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 5.370 ; 5.370 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 5.947 ; 5.947 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 6.450 ; 6.450 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 4.316 ; 4.316 ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 4.332 ; 4.332 ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 4.284 ; 4.284 ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 4.712 ; 4.712 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 4.784 ; 4.784 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
; ncvz[*]       ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  ncvz[0]      ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  ncvz[1]      ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
;  ncvz[2]      ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
;  ncvz[3]      ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 4.396 ; 4.396 ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 5.306 ; 5.306 ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 4.468 ; 4.468 ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
; rfwrite       ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 5.881 ; 5.881 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 6.207 ; 6.207 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 5.977 ; 5.977 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 6.291 ; 6.291 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 6.333 ; 6.333 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 7.328 ; 7.328 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 6.303 ; 6.303 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 6.337 ; 6.337 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 6.129 ; 6.129 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 6.541 ; 6.541 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 6.019 ; 6.019 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 6.231 ; 6.231 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 6.183 ; 6.183 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 6.273 ; 6.273 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 6.415 ; 6.415 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 6.312 ; 6.312 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 6.336 ; 6.336 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 6.537 ; 6.537 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 6.082 ; 6.082 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 5.881 ; 5.881 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 6.293 ; 6.293 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 5.893 ; 5.893 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 6.110 ; 6.110 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 6.400 ; 6.400 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 6.082 ; 6.082 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 3.887 ; 3.887 ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 3.887 ; 3.887 ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 4.923 ; 4.923 ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 4.378 ; 4.378 ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 4.314 ; 4.314 ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 4.444 ; 4.444 ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 4.486 ; 4.486 ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 4.590 ; 4.590 ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 4.497 ; 4.497 ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 4.459 ; 4.459 ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 4.615 ; 4.615 ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 5.908 ; 5.908 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 6.641 ; 6.641 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 6.612 ; 6.612 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 6.128 ; 6.128 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 6.412 ; 6.412 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 6.572 ; 6.572 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 5.908 ; 5.908 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 6.313 ; 6.313 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 6.181 ; 6.181 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 6.419 ; 6.419 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 6.636 ; 6.636 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 6.600 ; 6.600 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 6.197 ; 6.197 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 6.554 ; 6.554 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 6.181 ; 6.181 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 6.301 ; 6.301 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 6.196 ; 6.196 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 4.201 ; 4.201 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 5.260 ; 5.260 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 5.410 ; 5.410 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 5.546 ; 5.546 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 4.601 ; 4.601 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 4.456 ; 4.456 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 4.369 ; 4.369 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 4.594 ; 4.594 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 4.484 ; 4.484 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 4.201 ; 4.201 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 4.480 ; 4.480 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 6.853 ; 6.853 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 6.986 ; 6.986 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 6.680 ; 6.680 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 7.435 ; 7.435 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 7.545 ; 7.545 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 7.048 ; 7.048 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 4.856 ; 4.856 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 6.373 ; 6.373 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 5.877 ; 5.877 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 6.414 ; 6.414 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 5.893 ; 5.893 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 4.856 ; 4.856 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 4.990 ; 4.990 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 5.127 ; 5.127 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 5.276 ; 5.276 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 5.804 ; 5.804 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 5.906 ; 5.906 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 7.346 ; 7.346 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 7.291 ; 7.291 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 7.402 ; 7.402 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 8.164 ; 8.164 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 7.825 ; 7.825 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 7.445 ; 7.445 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -172.031   ; -3.638  ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -172.031   ; -3.638  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -10701.365 ; -40.237 ; 0.0      ; 0.0     ; -1031.899           ;
;  clk             ; -10701.365 ; -40.237 ; N/A      ; N/A     ; -1031.899           ;
+------------------+------------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 172.077 ; 172.077 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.548   ; 4.548   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 3.438   ; 3.438   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 3.439   ; 3.439   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 3.960   ; 3.960   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.548   ; 4.548   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.597   ; 0.597   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -0.917  ; -0.917  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -0.931  ; -0.931  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; -0.921  ; -0.921  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.302   ; 0.302   ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.597   ; 0.597   ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.085   ; 0.085   ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.284   ; 0.284   ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.141   ; 0.141   ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.021   ; 0.021   ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.319  ; -0.319  ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.575 ; -0.575 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.490 ; -1.490 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -1.490 ; -1.490 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -1.494 ; -1.494 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.677 ; -1.677 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -1.964 ; -1.964 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 1.280  ; 1.280  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 1.257  ; 1.257  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 1.280  ; 1.280  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 1.270  ; 1.270  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.472  ; 0.472  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.328  ; 0.328  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.572  ; 0.572  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.474  ; 0.474  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.557  ; 0.557  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.612  ; 0.612  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.732  ; 0.732  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RM_out[*]     ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 8.601  ; 8.601  ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 8.519  ; 8.519  ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 7.864  ; 7.864  ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 8.828  ; 8.828  ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 8.743  ; 8.743  ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 8.616  ; 8.616  ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 8.347  ; 8.347  ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 9.002  ; 9.002  ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 9.078  ; 9.078  ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 9.337  ; 9.337  ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 10.100 ; 10.100 ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 8.612  ; 8.612  ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 7.949  ; 7.949  ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 7.877  ; 7.877  ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 7.949  ; 7.949  ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 32.300 ; 32.300 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 12.716 ; 12.716 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 12.623 ; 12.623 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 15.147 ; 15.147 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 14.813 ; 14.813 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 19.184 ; 19.184 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 18.494 ; 18.494 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 21.525 ; 21.525 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 22.125 ; 22.125 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 22.706 ; 22.706 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 23.139 ; 23.139 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 25.094 ; 25.094 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 25.988 ; 25.988 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 29.613 ; 29.613 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 29.083 ; 29.083 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 32.300 ; 32.300 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 29.929 ; 29.929 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 16.368 ; 16.368 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 13.938 ; 13.938 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 16.368 ; 16.368 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 15.055 ; 15.055 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 12.238 ; 12.238 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 12.349 ; 12.349 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 12.469 ; 12.469 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 12.620 ; 12.620 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 12.557 ; 12.557 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 12.310 ; 12.310 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 12.864 ; 12.864 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 8.971  ; 8.971  ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 9.003  ; 9.003  ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 7.962  ; 7.962  ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 7.972  ; 7.972  ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 7.970  ; 7.970  ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 8.111  ; 8.111  ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 8.232  ; 8.232  ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 8.208  ; 8.208  ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 8.940  ; 8.940  ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 21.900 ; 21.900 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 21.064 ; 21.064 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 17.419 ; 17.419 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 19.337 ; 19.337 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 19.299 ; 19.299 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 18.061 ; 18.061 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 18.844 ; 18.844 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 18.753 ; 18.753 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 20.660 ; 20.660 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 18.455 ; 18.455 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 19.402 ; 19.402 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 18.627 ; 18.627 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 18.477 ; 18.477 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 21.895 ; 21.895 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 21.900 ; 21.900 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 19.146 ; 19.146 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 19.526 ; 19.526 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 17.131 ; 17.131 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 16.076 ; 16.076 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 15.144 ; 15.144 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 17.131 ; 17.131 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 16.195 ; 16.195 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 16.627 ; 16.627 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 16.055 ; 16.055 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 16.186 ; 16.186 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 14.214 ; 14.214 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 15.912 ; 15.912 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 15.249 ; 15.249 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 15.282 ; 15.282 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 15.419 ; 15.419 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 14.620 ; 14.620 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 14.032 ; 14.032 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 14.659 ; 14.659 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 16.097 ; 16.097 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 11.277 ; 11.277 ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 10.734 ; 10.734 ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 10.819 ; 10.819 ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 10.855 ; 10.855 ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 10.406 ; 10.406 ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 10.175 ; 10.175 ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 10.179 ; 10.179 ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 8.077  ; 8.077  ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 11.039 ; 11.039 ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 11.277 ; 11.277 ; Rise       ; clk             ;
; ir[*]         ; clk        ; 10.650 ; 10.650 ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 10.650 ; 10.650 ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 7.973  ; 7.973  ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 9.728  ; 9.728  ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 8.951  ; 8.951  ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 7.608  ; 7.608  ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 8.173  ; 8.173  ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 8.196  ; 8.196  ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 8.495  ; 8.495  ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 7.841  ; 7.841  ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 8.097  ; 8.097  ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 8.954  ; 8.954  ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 7.826  ; 7.826  ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 7.923  ; 7.923  ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 8.055  ; 8.055  ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 12.828 ; 12.828 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 11.186 ; 11.186 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 11.258 ; 11.258 ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 10.662 ; 10.662 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 11.161 ; 11.161 ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 10.477 ; 10.477 ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 10.801 ; 10.801 ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 10.637 ; 10.637 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 10.213 ; 10.213 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 10.652 ; 10.652 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 10.645 ; 10.645 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 12.163 ; 12.163 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 10.353 ; 10.353 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 9.878  ; 9.878  ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 9.242  ; 9.242  ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 12.828 ; 12.828 ; Rise       ; clk             ;
; memRead       ; clk        ; 9.382  ; 9.382  ; Rise       ; clk             ;
; memWrite      ; clk        ; 8.823  ; 8.823  ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 18.470 ; 18.470 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 17.446 ; 17.446 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 17.571 ; 17.571 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 18.272 ; 18.272 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 15.091 ; 15.091 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 15.553 ; 15.553 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 15.311 ; 15.311 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 16.032 ; 16.032 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 15.575 ; 15.575 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 14.805 ; 14.805 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 15.586 ; 15.586 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 16.062 ; 16.062 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 17.120 ; 17.120 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 14.418 ; 14.418 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 17.856 ; 17.856 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 18.470 ; 18.470 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 16.743 ; 16.743 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 9.637  ; 9.637  ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 9.637  ; 9.637  ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 9.252  ; 9.252  ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 7.966  ; 7.966  ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 8.317  ; 8.317  ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 7.405  ; 7.405  ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 8.923  ; 8.923  ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 8.251  ; 8.251  ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 7.689  ; 7.689  ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 8.029  ; 8.029  ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 8.587  ; 8.587  ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 20.481 ; 20.481 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 20.481 ; 20.481 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 18.909 ; 18.909 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 20.310 ; 20.310 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 18.429 ; 18.429 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 16.676 ; 16.676 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 17.035 ; 17.035 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 17.364 ; 17.364 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 17.677 ; 17.677 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 19.041 ; 19.041 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 19.286 ; 19.286 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 17.375 ; 17.375 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 18.061 ; 18.061 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 16.415 ; 16.415 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 19.895 ; 19.895 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 19.197 ; 19.197 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 17.586 ; 17.586 ; Rise       ; clk             ;
; ncvz[*]       ; clk        ; 30.434 ; 30.434 ; Rise       ; clk             ;
;  ncvz[0]      ; clk        ; 29.804 ; 29.804 ; Rise       ; clk             ;
;  ncvz[1]      ; clk        ; 29.945 ; 29.945 ; Rise       ; clk             ;
;  ncvz[2]      ; clk        ; 30.434 ; 30.434 ; Rise       ; clk             ;
;  ncvz[3]      ; clk        ; 29.351 ; 29.351 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 8.019  ; 8.019  ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 8.445  ; 8.445  ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 7.996  ; 7.996  ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 8.005  ; 8.005  ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 8.848  ; 8.848  ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 9.648  ; 9.648  ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 8.234  ; 8.234  ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 8.735  ; 8.735  ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 8.274  ; 8.274  ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 8.323  ; 8.323  ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 10.728 ; 10.728 ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 8.127  ; 8.127  ; Rise       ; clk             ;
; rfwrite       ; clk        ; 8.455  ; 8.455  ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 14.146 ; 14.146 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 11.696 ; 11.696 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 11.063 ; 11.063 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 11.760 ; 11.760 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 11.736 ; 11.736 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 14.146 ; 14.146 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 11.661 ; 11.661 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 11.887 ; 11.887 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 11.284 ; 11.284 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 12.248 ; 12.248 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 11.132 ; 11.132 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 11.710 ; 11.710 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 11.381 ; 11.381 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 11.773 ; 11.773 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 11.977 ; 11.977 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 11.881 ; 11.881 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 11.812 ; 11.812 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 12.299 ; 12.299 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 11.209 ; 11.209 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 10.640 ; 10.640 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 11.744 ; 11.744 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 10.865 ; 10.865 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 11.255 ; 11.255 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 11.952 ; 11.952 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 11.207 ; 11.207 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 9.799  ; 9.799  ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 7.375  ; 7.375  ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 9.799  ; 9.799  ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 8.486  ; 8.486  ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 8.329  ; 8.329  ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 8.587  ; 8.587  ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 8.804  ; 8.804  ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 8.916  ; 8.916  ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 8.888  ; 8.888  ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 8.608  ; 8.608  ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 9.192  ; 9.192  ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 14.338 ; 14.338 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 14.338 ; 14.338 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 14.274 ; 14.274 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 12.854 ; 12.854 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 13.561 ; 13.561 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 14.034 ; 14.034 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 12.365 ; 12.365 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 13.169 ; 13.169 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 14.227 ; 14.227 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 13.629 ; 13.629 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 14.197 ; 14.197 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 14.227 ; 14.227 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 13.130 ; 13.130 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 14.134 ; 14.134 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 13.187 ; 13.187 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 13.311 ; 13.311 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 13.116 ; 13.116 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 14.898 ; 14.898 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 13.518 ; 13.518 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 13.458 ; 13.458 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 12.785 ; 12.785 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 13.646 ; 13.646 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 13.222 ; 13.222 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 12.974 ; 12.974 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 14.012 ; 14.012 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 13.652 ; 13.652 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 12.720 ; 12.720 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 13.563 ; 13.563 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 13.243 ; 13.243 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 13.553 ; 13.553 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 12.727 ; 12.727 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 14.396 ; 14.396 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 14.898 ; 14.898 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 13.852 ; 13.852 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 17.263 ; 17.263 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 16.553 ; 16.553 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 14.796 ; 14.796 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 14.823 ; 14.823 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 16.984 ; 16.984 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 14.345 ; 14.345 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 14.698 ; 14.698 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 15.344 ; 15.344 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 15.754 ; 15.754 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 16.956 ; 16.956 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 17.263 ; 17.263 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 14.556 ; 14.556 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 14.494 ; 14.494 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 14.724 ; 14.724 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 16.435 ; 16.435 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 15.625 ; 15.625 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 14.695 ; 14.695 ; Fall       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RM_out[*]     ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  RM_out[0]    ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  RM_out[1]    ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  RM_out[2]    ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  RM_out[3]    ; clk        ; 4.540 ; 4.540 ; Rise       ; clk             ;
;  RM_out[4]    ; clk        ; 4.531 ; 4.531 ; Rise       ; clk             ;
;  RM_out[5]    ; clk        ; 4.484 ; 4.484 ; Rise       ; clk             ;
;  RM_out[6]    ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  RM_out[7]    ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  RM_out[8]    ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  RM_out[9]    ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  RM_out[10]   ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  RM_out[11]   ; clk        ; 4.781 ; 4.781 ; Rise       ; clk             ;
;  RM_out[12]   ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  RM_out[13]   ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  RM_out[14]   ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  RM_out[15]   ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
; aluop[*]      ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  aluop[0]     ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  aluop[1]     ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
; aluout[*]     ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  aluout[0]    ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
;  aluout[1]    ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  aluout[2]    ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  aluout[3]    ; clk        ; 4.735 ; 4.735 ; Rise       ; clk             ;
;  aluout[4]    ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  aluout[5]    ; clk        ; 4.921 ; 4.921 ; Rise       ; clk             ;
;  aluout[6]    ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  aluout[7]    ; clk        ; 5.179 ; 5.179 ; Rise       ; clk             ;
;  aluout[8]    ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  aluout[9]    ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  aluout[10]   ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  aluout[11]   ; clk        ; 5.514 ; 5.514 ; Rise       ; clk             ;
;  aluout[12]   ; clk        ; 4.771 ; 4.771 ; Rise       ; clk             ;
;  aluout[13]   ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  aluout[14]   ; clk        ; 5.131 ; 5.131 ; Rise       ; clk             ;
;  aluout[15]   ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
; dat_out[*]    ; clk        ; 5.376 ; 5.376 ; Rise       ; clk             ;
;  dat_out[0]   ; clk        ; 5.963 ; 5.963 ; Rise       ; clk             ;
;  dat_out[1]   ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  dat_out[2]   ; clk        ; 6.460 ; 6.460 ; Rise       ; clk             ;
;  dat_out[3]   ; clk        ; 5.376 ; 5.376 ; Rise       ; clk             ;
;  dat_out[4]   ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  dat_out[5]   ; clk        ; 5.467 ; 5.467 ; Rise       ; clk             ;
;  dat_out[6]   ; clk        ; 5.527 ; 5.527 ; Rise       ; clk             ;
;  dat_out[7]   ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  dat_out[8]   ; clk        ; 5.394 ; 5.394 ; Rise       ; clk             ;
;  dat_out[9]   ; clk        ; 5.601 ; 5.601 ; Rise       ; clk             ;
; dataD[*]      ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  dataD[0]     ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  dataD[1]     ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  dataD[2]     ; clk        ; 4.313 ; 4.313 ; Rise       ; clk             ;
;  dataD[3]     ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  dataD[4]     ; clk        ; 4.048 ; 4.048 ; Rise       ; clk             ;
;  dataD[5]     ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  dataD[6]     ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  dataD[7]     ; clk        ; 4.167 ; 4.167 ; Rise       ; clk             ;
;  dataD[8]     ; clk        ; 4.675 ; 4.675 ; Rise       ; clk             ;
;  dataD[9]     ; clk        ; 4.138 ; 4.138 ; Rise       ; clk             ;
;  dataD[10]    ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  dataD[11]    ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  dataD[12]    ; clk        ; 4.311 ; 4.311 ; Rise       ; clk             ;
;  dataD[13]    ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  dataD[14]    ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  dataD[15]    ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; dataS[*]      ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  dataS[0]     ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  dataS[1]     ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  dataS[2]     ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  dataS[3]     ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  dataS[4]     ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  dataS[5]     ; clk        ; 4.887 ; 4.887 ; Rise       ; clk             ;
;  dataS[6]     ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  dataS[7]     ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  dataS[8]     ; clk        ; 4.829 ; 4.829 ; Rise       ; clk             ;
;  dataS[9]     ; clk        ; 5.060 ; 5.060 ; Rise       ; clk             ;
;  dataS[10]    ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
;  dataS[11]    ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  dataS[12]    ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  dataS[13]    ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  dataS[14]    ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  dataS[15]    ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
; dataT[*]      ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  dataT[0]     ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  dataT[1]     ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  dataT[2]     ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  dataT[3]     ; clk        ; 4.831 ; 4.831 ; Rise       ; clk             ;
;  dataT[4]     ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  dataT[5]     ; clk        ; 5.006 ; 5.006 ; Rise       ; clk             ;
;  dataT[6]     ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  dataT[7]     ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  dataT[8]     ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  dataT[9]     ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  dataT[10]    ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  dataT[11]    ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
;  dataT[12]    ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  dataT[13]    ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  dataT[14]    ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  dataT[15]    ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
; inA[*]        ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  inA[0]       ; clk        ; 4.159 ; 4.159 ; Rise       ; clk             ;
;  inA[1]       ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  inA[2]       ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  inA[3]       ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  inA[4]       ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  inA[5]       ; clk        ; 5.305 ; 5.305 ; Rise       ; clk             ;
;  inA[6]       ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  inA[7]       ; clk        ; 5.251 ; 5.251 ; Rise       ; clk             ;
;  inA[8]       ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  inA[9]       ; clk        ; 4.990 ; 4.990 ; Rise       ; clk             ;
;  inA[10]      ; clk        ; 4.728 ; 4.728 ; Rise       ; clk             ;
;  inA[11]      ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
;  inA[12]      ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
;  inA[13]      ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  inA[14]      ; clk        ; 5.375 ; 5.375 ; Rise       ; clk             ;
;  inA[15]      ; clk        ; 5.470 ; 5.470 ; Rise       ; clk             ;
; ir[*]         ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  ir[0]        ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  ir[1]        ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  ir[2]        ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  ir[3]        ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[4]        ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[5]        ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
;  ir[6]        ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  ir[7]        ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  ir[8]        ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  ir[9]        ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  ir[10]       ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  ir[11]       ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
;  ir[12]       ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  ir[13]       ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  ir[14]       ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  ir[15]       ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  ir[16]       ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  ir[17]       ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  ir[18]       ; clk        ; 4.606 ; 4.606 ; Rise       ; clk             ;
;  ir[19]       ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  ir[20]       ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  ir[21]       ; clk        ; 4.183 ; 4.183 ; Rise       ; clk             ;
;  ir[22]       ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  ir[23]       ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
; maRS[*]       ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  maRS[0]      ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  maRS[1]      ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  maRS[2]      ; clk        ; 4.691 ; 4.691 ; Rise       ; clk             ;
;  maRS[3]      ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  maRS[4]      ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  maRS[5]      ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  maRS[6]      ; clk        ; 4.799 ; 4.799 ; Rise       ; clk             ;
;  maRS[7]      ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  maRS[8]      ; clk        ; 4.784 ; 4.784 ; Rise       ; clk             ;
;  maRS[9]      ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  maRS[10]     ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  maRS[11]     ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  maRS[12]     ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  maRS[13]     ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  maRS[14]     ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  maRS[15]     ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
; memRead       ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
; memWrite      ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
; mux2_out[*]   ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  mux2_out[0]  ; clk        ; 6.111 ; 6.111 ; Rise       ; clk             ;
;  mux2_out[1]  ; clk        ; 5.507 ; 5.507 ; Rise       ; clk             ;
;  mux2_out[2]  ; clk        ; 5.458 ; 5.458 ; Rise       ; clk             ;
;  mux2_out[3]  ; clk        ; 5.144 ; 5.144 ; Rise       ; clk             ;
;  mux2_out[4]  ; clk        ; 5.345 ; 5.345 ; Rise       ; clk             ;
;  mux2_out[5]  ; clk        ; 5.268 ; 5.268 ; Rise       ; clk             ;
;  mux2_out[6]  ; clk        ; 5.494 ; 5.494 ; Rise       ; clk             ;
;  mux2_out[7]  ; clk        ; 5.381 ; 5.381 ; Rise       ; clk             ;
;  mux2_out[8]  ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  mux2_out[9]  ; clk        ; 5.370 ; 5.370 ; Rise       ; clk             ;
;  mux2_out[10] ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  mux2_out[11] ; clk        ; 5.947 ; 5.947 ; Rise       ; clk             ;
;  mux2_out[12] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  mux2_out[13] ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  mux2_out[14] ; clk        ; 6.450 ; 6.450 ; Rise       ; clk             ;
;  mux2_out[15] ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
; muxMA[*]      ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  muxMA[0]     ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  muxMA[1]     ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  muxMA[2]     ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  muxMA[3]     ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  muxMA[4]     ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  muxMA[5]     ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  muxMA[6]     ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  muxMA[7]     ; clk        ; 4.316 ; 4.316 ; Rise       ; clk             ;
;  muxMA[8]     ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  muxMA[9]     ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
;  muxMA[10]    ; clk        ; 4.332 ; 4.332 ; Rise       ; clk             ;
;  muxMA[11]    ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  muxMA[12]    ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  muxMA[13]    ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  muxMA[14]    ; clk        ; 4.284 ; 4.284 ; Rise       ; clk             ;
;  muxMA[15]    ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
; muxyout[*]    ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  muxyout[0]   ; clk        ; 4.712 ; 4.712 ; Rise       ; clk             ;
;  muxyout[1]   ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  muxyout[2]   ; clk        ; 4.752 ; 4.752 ; Rise       ; clk             ;
;  muxyout[3]   ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  muxyout[4]   ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  muxyout[5]   ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  muxyout[6]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  muxyout[7]   ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  muxyout[8]   ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  muxyout[9]   ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  muxyout[10]  ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  muxyout[11]  ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  muxyout[12]  ; clk        ; 4.784 ; 4.784 ; Rise       ; clk             ;
;  muxyout[13]  ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  muxyout[14]  ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  muxyout[15]  ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
; ncvz[*]       ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  ncvz[0]      ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  ncvz[1]      ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
;  ncvz[2]      ; clk        ; 4.878 ; 4.878 ; Rise       ; clk             ;
;  ncvz[3]      ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
; pcEnable      ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
; rbout[*]      ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  rbout[0]     ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  rbout[1]     ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  rbout[2]     ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  rbout[3]     ; clk        ; 4.396 ; 4.396 ; Rise       ; clk             ;
;  rbout[4]     ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  rbout[5]     ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  rbout[6]     ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  rbout[7]     ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  rbout[8]     ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  rbout[9]     ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  rbout[10]    ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[11]    ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  rbout[12]    ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  rbout[13]    ; clk        ; 5.306 ; 5.306 ; Rise       ; clk             ;
;  rbout[14]    ; clk        ; 4.468 ; 4.468 ; Rise       ; clk             ;
;  rbout[15]    ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
; rfwrite       ; clk        ; 4.436 ; 4.436 ; Rise       ; clk             ;
; MI_out[*]     ; clk        ; 5.881 ; 5.881 ; Fall       ; clk             ;
;  MI_out[0]    ; clk        ; 6.207 ; 6.207 ; Fall       ; clk             ;
;  MI_out[1]    ; clk        ; 5.977 ; 5.977 ; Fall       ; clk             ;
;  MI_out[2]    ; clk        ; 6.291 ; 6.291 ; Fall       ; clk             ;
;  MI_out[3]    ; clk        ; 6.333 ; 6.333 ; Fall       ; clk             ;
;  MI_out[4]    ; clk        ; 7.328 ; 7.328 ; Fall       ; clk             ;
;  MI_out[5]    ; clk        ; 6.303 ; 6.303 ; Fall       ; clk             ;
;  MI_out[6]    ; clk        ; 6.337 ; 6.337 ; Fall       ; clk             ;
;  MI_out[7]    ; clk        ; 6.129 ; 6.129 ; Fall       ; clk             ;
;  MI_out[8]    ; clk        ; 6.541 ; 6.541 ; Fall       ; clk             ;
;  MI_out[9]    ; clk        ; 6.019 ; 6.019 ; Fall       ; clk             ;
;  MI_out[10]   ; clk        ; 6.231 ; 6.231 ; Fall       ; clk             ;
;  MI_out[11]   ; clk        ; 6.183 ; 6.183 ; Fall       ; clk             ;
;  MI_out[12]   ; clk        ; 6.273 ; 6.273 ; Fall       ; clk             ;
;  MI_out[13]   ; clk        ; 6.415 ; 6.415 ; Fall       ; clk             ;
;  MI_out[14]   ; clk        ; 6.312 ; 6.312 ; Fall       ; clk             ;
;  MI_out[15]   ; clk        ; 6.336 ; 6.336 ; Fall       ; clk             ;
;  MI_out[16]   ; clk        ; 6.537 ; 6.537 ; Fall       ; clk             ;
;  MI_out[17]   ; clk        ; 6.082 ; 6.082 ; Fall       ; clk             ;
;  MI_out[18]   ; clk        ; 5.881 ; 5.881 ; Fall       ; clk             ;
;  MI_out[19]   ; clk        ; 6.293 ; 6.293 ; Fall       ; clk             ;
;  MI_out[20]   ; clk        ; 5.893 ; 5.893 ; Fall       ; clk             ;
;  MI_out[21]   ; clk        ; 6.110 ; 6.110 ; Fall       ; clk             ;
;  MI_out[22]   ; clk        ; 6.400 ; 6.400 ; Fall       ; clk             ;
;  MI_out[23]   ; clk        ; 6.082 ; 6.082 ; Fall       ; clk             ;
; dat_out[*]    ; clk        ; 3.887 ; 3.887 ; Fall       ; clk             ;
;  dat_out[0]   ; clk        ; 3.887 ; 3.887 ; Fall       ; clk             ;
;  dat_out[1]   ; clk        ; 4.923 ; 4.923 ; Fall       ; clk             ;
;  dat_out[2]   ; clk        ; 4.378 ; 4.378 ; Fall       ; clk             ;
;  dat_out[3]   ; clk        ; 4.314 ; 4.314 ; Fall       ; clk             ;
;  dat_out[4]   ; clk        ; 4.444 ; 4.444 ; Fall       ; clk             ;
;  dat_out[5]   ; clk        ; 4.486 ; 4.486 ; Fall       ; clk             ;
;  dat_out[6]   ; clk        ; 4.590 ; 4.590 ; Fall       ; clk             ;
;  dat_out[7]   ; clk        ; 4.497 ; 4.497 ; Fall       ; clk             ;
;  dat_out[8]   ; clk        ; 4.459 ; 4.459 ; Fall       ; clk             ;
;  dat_out[9]   ; clk        ; 4.615 ; 4.615 ; Fall       ; clk             ;
; hex0[*]       ; clk        ; 5.908 ; 5.908 ; Fall       ; clk             ;
;  hex0[0]      ; clk        ; 6.641 ; 6.641 ; Fall       ; clk             ;
;  hex0[1]      ; clk        ; 6.612 ; 6.612 ; Fall       ; clk             ;
;  hex0[2]      ; clk        ; 6.128 ; 6.128 ; Fall       ; clk             ;
;  hex0[3]      ; clk        ; 6.412 ; 6.412 ; Fall       ; clk             ;
;  hex0[4]      ; clk        ; 6.572 ; 6.572 ; Fall       ; clk             ;
;  hex0[5]      ; clk        ; 5.908 ; 5.908 ; Fall       ; clk             ;
;  hex0[6]      ; clk        ; 6.313 ; 6.313 ; Fall       ; clk             ;
; ledG[*]       ; clk        ; 6.181 ; 6.181 ; Fall       ; clk             ;
;  ledG[0]      ; clk        ; 6.419 ; 6.419 ; Fall       ; clk             ;
;  ledG[1]      ; clk        ; 6.636 ; 6.636 ; Fall       ; clk             ;
;  ledG[2]      ; clk        ; 6.600 ; 6.600 ; Fall       ; clk             ;
;  ledG[3]      ; clk        ; 6.197 ; 6.197 ; Fall       ; clk             ;
;  ledG[4]      ; clk        ; 6.554 ; 6.554 ; Fall       ; clk             ;
;  ledG[5]      ; clk        ; 6.181 ; 6.181 ; Fall       ; clk             ;
;  ledG[6]      ; clk        ; 6.301 ; 6.301 ; Fall       ; clk             ;
;  ledG[7]      ; clk        ; 6.196 ; 6.196 ; Fall       ; clk             ;
; mux2_out[*]   ; clk        ; 4.201 ; 4.201 ; Fall       ; clk             ;
;  mux2_out[0]  ; clk        ; 5.260 ; 5.260 ; Fall       ; clk             ;
;  mux2_out[1]  ; clk        ; 5.410 ; 5.410 ; Fall       ; clk             ;
;  mux2_out[2]  ; clk        ; 5.546 ; 5.546 ; Fall       ; clk             ;
;  mux2_out[3]  ; clk        ; 4.601 ; 4.601 ; Fall       ; clk             ;
;  mux2_out[4]  ; clk        ; 4.456 ; 4.456 ; Fall       ; clk             ;
;  mux2_out[5]  ; clk        ; 4.369 ; 4.369 ; Fall       ; clk             ;
;  mux2_out[6]  ; clk        ; 4.594 ; 4.594 ; Fall       ; clk             ;
;  mux2_out[7]  ; clk        ; 4.484 ; 4.484 ; Fall       ; clk             ;
;  mux2_out[8]  ; clk        ; 4.201 ; 4.201 ; Fall       ; clk             ;
;  mux2_out[9]  ; clk        ; 4.480 ; 4.480 ; Fall       ; clk             ;
;  mux2_out[10] ; clk        ; 6.853 ; 6.853 ; Fall       ; clk             ;
;  mux2_out[11] ; clk        ; 6.986 ; 6.986 ; Fall       ; clk             ;
;  mux2_out[12] ; clk        ; 6.680 ; 6.680 ; Fall       ; clk             ;
;  mux2_out[13] ; clk        ; 7.435 ; 7.435 ; Fall       ; clk             ;
;  mux2_out[14] ; clk        ; 7.545 ; 7.545 ; Fall       ; clk             ;
;  mux2_out[15] ; clk        ; 7.048 ; 7.048 ; Fall       ; clk             ;
; muxyout[*]    ; clk        ; 4.856 ; 4.856 ; Fall       ; clk             ;
;  muxyout[0]   ; clk        ; 6.373 ; 6.373 ; Fall       ; clk             ;
;  muxyout[1]   ; clk        ; 5.877 ; 5.877 ; Fall       ; clk             ;
;  muxyout[2]   ; clk        ; 6.414 ; 6.414 ; Fall       ; clk             ;
;  muxyout[3]   ; clk        ; 5.893 ; 5.893 ; Fall       ; clk             ;
;  muxyout[4]   ; clk        ; 4.856 ; 4.856 ; Fall       ; clk             ;
;  muxyout[5]   ; clk        ; 4.990 ; 4.990 ; Fall       ; clk             ;
;  muxyout[6]   ; clk        ; 5.127 ; 5.127 ; Fall       ; clk             ;
;  muxyout[7]   ; clk        ; 5.276 ; 5.276 ; Fall       ; clk             ;
;  muxyout[8]   ; clk        ; 5.804 ; 5.804 ; Fall       ; clk             ;
;  muxyout[9]   ; clk        ; 5.906 ; 5.906 ; Fall       ; clk             ;
;  muxyout[10]  ; clk        ; 7.346 ; 7.346 ; Fall       ; clk             ;
;  muxyout[11]  ; clk        ; 7.291 ; 7.291 ; Fall       ; clk             ;
;  muxyout[12]  ; clk        ; 7.402 ; 7.402 ; Fall       ; clk             ;
;  muxyout[13]  ; clk        ; 8.164 ; 8.164 ; Fall       ; clk             ;
;  muxyout[14]  ; clk        ; 7.825 ; 7.825 ; Fall       ; clk             ;
;  muxyout[15]  ; clk        ; 7.445 ; 7.445 ; Fall       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 473      ; 242      ; 30       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 473      ; 242      ; 30       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 442   ; 442  ;
; Unconstrained Output Ports      ; 259   ; 259  ;
; Unconstrained Output Port Paths ; 2421  ; 2421 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Fri Dec 04 22:49:00 2015
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -172.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -172.031    -10701.365 clk 
Info (332146): Worst-case hold slack is -3.638
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.638       -40.237 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1031.899 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -67.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -67.036     -3962.750 clk 
Info (332146): Worst-case hold slack is -1.130
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.130       -11.423 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -915.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 514 megabytes
    Info: Processing ended: Fri Dec 04 22:49:22 2015
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:19


