 2 
中文摘要 
隨著製程技術的進步，IC產業進入深次微米(DSM)的時代，晶片上可容納的電晶體數目
大幅增加，晶片上功率的消耗也隨之提升。尤其對於可攜式電子而言，如何降低功率消耗，
以求在同樣的電源供應下，增加使用時間，成為一個重要的課題。因此為了降低晶片的功
率消耗及保留原有的時序的正確性，近年來發展出了一種新的低功率消耗的設計-雙重電壓
源設計方法。此方法是降低 non-critical path上的元件的工作電壓值，由於非關鍵路徑
(non-critical path)的時序並不影響晶片的時序，因此降低電路中 non-critical cell的供應電
壓，使得這些元件僅需使用較低的工作電壓便可以正確運作，此種方法在晶片中會同時存
在兩種工作電壓，因此稱為雙重電壓源的電路設計。 
本研究完成應用於有雙重電壓源的低功率晶片之新的晶片設計流程以及開發相關的演算
法。大部分業界執行的雙重電壓設計流程為：在完成邏輯閘層次的設計(gate level netlist)
後，先完成電壓配派(voltage scaling)，再人工執行電壓島規劃，最後作元件擺置。有別於
此流程，本計畫提出將電壓配派與電壓島規劃同時執行之流程。本研究共分為三個部分：
(1) 應用元件分割技術以配派不同的電壓源：利用 Partition的技術於雙重電壓源晶片，以
降低電路的總功率消耗。 (2) 低功率晶片在初始擺置階段後自動建構電壓島(Voltage Island)
及調整元件之電壓：在擺置階段因為已經有元件擺置的位置，所以可以較精確的估算時序，
而後同時進行多重電壓源元件之電壓調整及電壓島的規劃，並以 Gate Sizing方式輔助解決
時序的問題。(3) 多重電壓源的低功率及零時序差異之時脈樹設計：在電路擺置過後，將
根據所得到的正反器(flip-flops) 位置以及多重電壓源資訊並配合 DME 繞線方式進行時
鐘樹合成的動作。同時使用加入閘控時脈的方法，節省時脈樹的功率消耗。 
此研究計畫分三年完成並與商用 CAD流程整合。本研究的目的為使用雙重電壓源設計
之低功率晶片設計方法，在符合晶片時序的限制下，降低晶片的總功率消耗。 
 
關鍵字：雙重電壓源晶片設計、低功率晶片設計、電壓島規劃、時脈樹、閘控時脈樹、
設計流程、實體設計，Voltage Scaling。 
 
 
 
 4 
目錄 
 
 
一、 研究內容 .........................................................5 
 
(一) 研究計畫之前言、文獻探討及目的...................5 
 
(二) 研究方法、結果與討論 .................................... 11 
 
A. 第一年研究主題：應用元件分割技術之雙重電壓源元件配派方法 .....................11 
 
B. 第二年研究主題：平面規劃階段之雙重電壓源元件置換及電壓島建構 ............ 16 
 
C. 第三年研究主題：多重電壓源的低功率及零時序差異之時脈樹設計 ................ 21 
 
二、 計畫成果自評 ...............................................24 
 
三、 可供推廣之研發成果資料表........................26 
 
四、 附錄 ...............................................................27 
 
 
 
 
 6 
在降低電路的工作電壓值 V方面，由於降低工作電壓將會使元件的延遲時間(Cell Delay)
增加，因此可能會導致晶片的時序發生錯誤。因此為了降低晶片的功率消耗及保留原有的
時序的正確性，近年來發展出了一種新的功率消耗設計方法- 雙重電壓源設計[1] [2]。此方
法是在同一個晶片上，使用兩種不同的工作電壓。其基本觀念是降低 non-critical path上的
元件的工作電壓值，由於 non-critical path的時序延遲並不影響晶片的時序，因此降低電路
中 non-critical cell的供應電壓，使得這些元件僅需使用較低的工作電壓便可以正確運作。
圖一為此雙重電壓源的設計概念。如圖一所示，圖中 non-critical path上的元件被置換成低
電壓源的元件(供應電壓較低的元件)，而 critical path上的元件則保持原來的工作電壓。雖
然雙重電壓源可以有效降低晶片的功率消耗，但低電壓的訊號無法驅動高電壓源的元件，
解決方式為，當訊號由低電壓源的元件傳導至高電壓源的元件時，需在此訊號線上插入一
個階層轉換器(Level Converter：簡寫為 LC) [3]。階層轉換器的功用是將輸入的低電壓源的
訊號轉換成高電壓源的訊號輸出，因此便可解決低電壓的訊號無法驅動高電壓源的元件的
問題。圖二為一階層轉換器的設計。由圖二可知，此階層轉換器共有 5個輸入訊號，分別
為：輸入訊號 Vin、輸出訊號 Vout、高電壓源 VddH、低電壓源 VddL及接地的 GND。因此階
層轉換器同時需要高、低電壓的電源供給，所以此種階層轉換器在實體設計時，均被擺置
在高、低電壓區域的交界處。 
目前此雙重電壓源晶片的設計流程大致如下圖三所示。首先讀入一個Gate Level Netlist，
此Netlist中的元件均為高電壓源，然後將non-critical path上的元件改配為低電壓源，此種雙
重電壓源元件電壓配派的方法稱為VS (Voltage Scaling)。在電壓源配派的過程中，如造成低
電壓源的訊號需要驅動高電壓源的元件時，則需插入一個階層轉換器。
 
 
                   圖二：階層轉換器(level converter)的設計 
 
由於元件配派不同的電壓源將會影響時序，因此在電壓源配派過成中需要使用Static 
Timing Analysis來確保晶片時序的正確性。過去在電壓源配派階段有一些研究論文提出
Cluster Voltage Scaling (CVS)的方法[1] [4]，這兩篇論文均是由Primary Outputs(PO)向
 8 
IC設計電路功率消耗中相當重要的一環，因為時脈訊號的安排將影響電路同步化的動作。
而時脈訊號分佈網路(Clock Distribution Network)中，由於切換的頻率高，所佔功率消耗為
晶片的整體功率消耗的 20%~50% [12]，故低功率時脈樹的設計在低功率晶片中是不可或缺
的。一般較廣為人知的時脈樹設計方法是像：H-tree、MMM(Method of Means and Medians) 
algorithm和 DME (Deferred-Merge Embedding) algorithm[13]；第一種設計方式(H-tree)是將
暫存器放置在對稱的位置，以及擁有相同的電容分佈來建立時脈樹；而第二種的建立方式
(MMM)也能得到不錯的 skew結果，但是時脈樹繞線總長度較長是其缺點；最後 DME的
設計方法，不僅能夠滿足零時序差異的目標，並且同時也能降低時脈樹整體繞線的總線長。
之後，更有人提出利用時序差異(Useful-Skew)的方法來建構時脈樹，提升時脈樹的效能。
而為了能夠有效的降低時脈樹同步電路的功率消耗，我們還可利用加入 clock gates的方式
[14-15] 控制時脈訊號(Clock Signal)的切換以減少功率消耗。加入了 clock gates後，會使得
部分的電路時脈訊號在特定的時段能夠被切換成閒置(Idle)的狀態，減少時脈樹中不必要的
功率消耗。 
雙重電壓源的時脈樹的設計方法，業界有以下兩種方法：(1) 對兩種不同的供應電壓，
各建立一棵時脈樹。(2) 將每個一電壓島視為一個模組，對各個模組都建立一棵時脈樹，
然後在模組層級，將每一棵時脈樹的根部(Root)視為一個樹葉節點(Leaf Node)，並對這些
樹葉節點建立一棵時脈樹，即兩階層式的時脈樹架構。這兩種方式都可以解決時脈樹的建
構問題，但是這兩個方式，在時脈樹合成時將不同電壓源的元件分開來考量，將會限制其
解空間，因此其缺點為功率消耗並非最佳。因此我們在時脈樹合成時，能同時考量不同電
壓源元件，以降低總功率消耗。Pangjun [3]等人提出一使用多重電壓源元件的時脈樹建構
方法。他們假設所有的 Flip-Flop均為高電壓源的元件，而在建立時脈樹的過程中，只使用
低電壓源的緩衝器(buffer)，並在每一個 Flip-Flop之前均插入一個階層轉換器，然後試著合
併階層轉換器以得到較低的功率消耗。因此使用此方法建立的時脈樹，除了最後由階層轉
換器至 Flip-Flop間的訊號為高電壓的訊號外，其餘訊號均為低電壓的訊號。因為大部分的
緩衝器及訊號線均以低電壓運作，所以可以節省許多的功率消耗。但此種設計方式並未考
慮同時存在高、低電壓的 Flip-Flop的情況，且階層轉換器及低電壓源的緩衝器均需擺置在
特定的位置上，因此，此方法並不適用於實際的電路設計。本計畫將同時考慮不同電壓源
的 Flip-Flop，並加上閘控時脈的技巧，開發一適用的時脈樹建構方法。 
在時脈樹合成階段之後就是訊號線的繞線階段。在此階段用金屬層連接所有的訊號線，
目的是使得晶片時序最佳、繞線總長度為最短及繞線擁擠度最小等。在傳統的設計流程及
雙重電壓源晶片的設計上，在繞線階段的差異並不大，因此目前的 CAD tools均能處理這
方面的問題。 
 10
Simultaneously Voltage Islands 
Planning and Voltage Scaling 
with Timing Consideration
Automatic Cell Placement with 
Voltage Domain Consideration
Clock Tree Synthesis for Dual 
Supply Voltages
Routing
GDSII
Dual Supply Voltages
Gate-Level Netlist
of Single Supply Voltage
Voltage Scaling
for Power Minimization 
Cell Library with Dual 
Supply Voltages
Placement Constraint 
File
 
                圖四：本研究提出之雙重電壓源晶片的設計流程 
 
此流程與之前的設計流程之最大不同之處為，我們首先執行元件之電壓配派(voltage 
scaling)，並以此做為元件擺置的參考，而在初始擺置後再執行電壓島的規劃，並更改部分
元件的電壓源。其優點為在 Gate Level階段先執行電壓配派(voltage scaling)，做為在元件
擺置階段之指引，可使相同電壓源的元件被擺置在較接近的區域。且在後擺置階段執行自
動化電壓島規劃及部分元件之電壓源再配派，由於在此階段之時序估計較準確，較容易達
到時序收斂的目標。與目前的設計流程相比，我們所提出的此二階段電壓配派流程，可同
時兼顧 logic connectivity及 physical neighborhood的限制，以求得較佳的解，並可自動化規
劃電壓島且改進時序無法收斂的問題。這是一個三年期的計畫，於每一年針對一個主題進
行研究，得到一個較佳的雙重電壓源晶片設計方法，並可以應用於實際的 IC設計流程。 
 
 
 
 
 
 
 
 
 12
測試檔案，本論文使用 TSMC 0.13um CMOS library。我們以 1.2伏特為高電壓，0.6伏特
為低電壓，表一為我們做完演算法第一階段與演算法第二階段之實驗結果的比較。由表ㄧ
我們可看到在第一階段有許多元件被配派為低電壓，且高電壓元件數目減少，即表示經過
第一階段後，問題的大小可被簡化為原來的 73.8%，且平均會比原來的功率消耗節省
12.7%。且由表一我們可以看見，經過第二階段後，平均會有 61.9%的元件配派為低電壓，
37.2%的功率消耗改善。 
                    圖二、演算法第二階段之 pseudo code 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
接下來比較我們所提出的演算法與 GECVS演算法[1]的結果如表二。同樣是以 1.2V與
0.6V為高低電壓，由表二可見，我們所提出之演算法平均可減少功率消耗達 37.2%，以及
增加 11.9%的 LC數目；且而如表二所示，GECVS演算法僅能減少平均 29.7%的功率消耗，
且增加 16.9%的 LC數目。 
接下來我們比較使用多重電壓源的實驗結果，如表三所示。比較表三與前表二，我們可
以發現，使用 4種電壓源所減少之平均功率消耗比使用 2種電壓源所減少之平均功率消耗
少 5.3%。圖三為使用 GECVS、本論文所提出之演算法，在使用兩種電壓源之情況，以及
使用 4種電壓源的情況，功率消耗改善的比較。 
 
 
 
 
Description: PhaseII_Optimization() 
The partition based multiple supply voltages scaling algorithm 
that iteratively scales gates to lower supply voltages to improve 
the total power consumption. 
Input: 
A gate level netlist 
Standard Cell Library 
Voltage Domain V = {V1, V2, …, Vn } 
Output: 
A netlist with multiple supply voltages 
PhaseII_Optimization() 
{ 
Mark the gates with supply voltage V1 as un-scalable and the rest 
are scalable ; 
Calculate the slack of each gate ; 
Do { 
Calculate the power gains of each scalable gate ; 
Do { 
Pick the unlocked gate ‘x’ with the largest Gmax(x) among  
all unlocked scalable 
gates ; 
Scale x to the voltage of the highest power gain and adjust 
LCs ; 
Update the slack of the affected gates ; 
Lock x ; 
If ( timing violation ) 
{ 
Scale x back to its previous voltage and adjust LCs ; 
Update the slack of the affected gates ; 
} else If (a better solution is found) 
Record current status as the best solution ; 
} until ( all gates are locked or the power gains of the  
last 20 moves are negative ) 
Restore the best solution ; 
Unlock all scalable gates ; 
Calculate the slack of each gate ; 
} until (no more power consumption may be saved) 
Return the voltage scaled netlist ; 
} 
 
 14
 
 
 
 
P o w e r  S a v in g  o f t h e  T h r e e  P r o g r a m s
0 . 0 %
1 0 . 0 %
2 0 . 0 %
3 0 . 0 %
4 0 . 0 %
5 0 . 0 %
6 0 . 0 %
7 0 . 0 %
8 0 . 0 %
M
ac
1
M
ac
2
s2
98
s6
41
s1
48
8
s5
37
8
s9
23
4
s1
32
07
s1
58
50
s3
59
32
s3
84
17
s3
85
84
Po
w
er
 
Sa
v
in
g 
(%
)
G E C V S
O u r s -   
D u a l V d d s
O u r s -
F o u r  V d d s
 
  
  
 
3. 參考文獻 
1. S. H. Kulkarni, A. N. Srivastava and D. Sylvester, “A New Algorithm for Improved VDD 
Assignment in Low Power Dual VDD Systems,” Proceedings of International Symposium on 
Low Power Design, Aug., 2004, pp. 200-205. 
2. C. Chen, A. Srivastava, and M.  Sarrafzadeh, “On Gate Level Power Optimization using 
dual-Supply Voltages”, IEEE Transaction on Very Large Scale Integration (VLSI) Systems, 
vol. 9, pp. 616-629, Oct. 2001. 
3. K. Usami and M. Horowitz, “Clustered Voltage Scaling Technique for Low-Power Design”, 
International Symposium on Low Power Design, pp. 3-8, 1995. 
4. K. Usami, T. Ishikawa, M. Kanazawa, and H. Kotani, “Low-power Design technique for 
ASICs by Partially Reducing Supply Voltage”, Ninth Annual Proceedings, IEEE 
International ASIC Conference, pp. 301-304, 1996. 
5. K. Usami, M.Igarashi, F. Minami, M. Ishikawa, M. Ichida and K. Nogami, “Automated 
Low-Power Technique Exploiting Multiple Supply Voltages Applied to a Media Processor”, 
Test Cases Improvement in # 
of LCs (%) 
Improvement in 
Power Consumption 
(%) 
Improvement in 
CPU Time (%) 
# of Scalable Gates 
in Phase II (%) 
Mac1 -10.1% 10.7% 3.9% 87.4% 
Mac2 20.5% 5.2% -13.3% 94.3% 
s298 31.4% 10.9% -5.3% 84.2% 
s641 1.5% 9.2% 8.7% 69.4% 
s1488 -3.1% 6.5% -30.3% 99.7% 
s5378 61.9% 13.8% 35.8% 90.8% 
s9234 59.8% 15.4% 45.5% 84.3% 
s13207 39.0% 9.7% 62.1% 45.4% 
s15850 59.5% 11.2% 92.6% 43.6% 
s35932 25.3% -0.6% 79.4% 78.1% 
s38417 64.5% 22.8% -15.8% 63.5% 
s38584 60.1% 17.5% 60.1% 44.8% 
Average 34.2% 11.0% 27.0% 73.8% 
  
                       圖三、GECVS 與 Our dual 和 Our four vdd 之比較 
表四、我們提出的演算法與 GECVS 之比較結果 
 16
 
B. 第二年研究主題：平面規劃階段之雙重電壓源元件置換及電壓島建構 
1. 研究方法 
本演算法可以分為下列步驟：1.計算該電路在平面規劃前之時脈週期。2.將所有的標準元
件配派為低工作電壓並計算所有標準元件之 slack值。3.依據電路中標準元件的 slack值及
連線關係，對標準元件做群組化的動作。我們將優先選擇連線權重值較大且 slack值同為
正或同為負的標準元件以群組化在一起。4.對標準元件群組以違反時序限制之標準元件數
目及面積為考量執行平面規劃[13-16]。5.將違反時序限制的標準元件配派為高工作電壓直
到所有標準元件都符合時序限制。6.在符合時序限制下，對所有高電壓標準元件依照其
power gain配派其工作電壓，使得功率消耗能夠改善。7.將包含高工作電壓標準元件及低工
作電壓標準元件之混合工作電壓標準元件群組劃分為兩個不同工作電壓(高/低)標準元件群
組。8. 以降低 Power-Network Resource的需求及電路佈局中未使用之面積(White Space)為
考量，在符合時序的限制下，對電路的平面規劃佈局進行改善。 
本系統之流程如圖一所示，以下我們簡述流程圖中各個階段之內容：首先，我們讀入單
一工作電壓之電路設計、標準元件資料庫及使用者設定參數，並建立相對應之資料結構，
由於在一開始讀入單一工作電壓之電路設計時，電路中缺少各個標準元件之間導線長度的
資訊。因此，在完成第一次平面規劃之前，我們使用 wire load model來預估標準元件之間
導線的長度。接下來是程式流程的四大步驟： 
 
（1） 群組化標準元件及平面規劃標準元件群組。我們將連線關係緊密且 slack值同為
正或是同為負的標準元件規劃為同ㄧ群組，接下來，我們以電路違反時序限制的標準元件
數目及電路佈局中未使用到的面積(White Space)做為考量，來對標準元件群組做平面規
劃。如圖一中黃色部分。 
 
（2） 將 slack為負之標準元件配派為高電壓以修正時序錯誤，並在符合電路時序限制
之下，對所有高電壓標準元件依照其 power gain配派其工作電壓，改善功率消耗。如圖一
中紅色部分。 
將ㄧ包含低工作電壓標準元件以及高工作電壓標準元件的混合工作電壓標準元件群組，
分成一低工作電壓標準元件群組和一高工作電壓標準元件群組。我們在符合時序限制之
下，將ㄧ混合工作電壓群組分割成 
 
（3） ㄧ高工作電壓群組及一低工作電壓群組，並使每個標準元件群組均只包含單一工
作電壓(高工作電壓或是低工作電壓)。如圖一中綠色部分。 
 
（4） 以 Power-Network Resource的需求量以及電路佈局中未使用到的面積(White 
Space)為考量，再次改善平面規劃。經過步驟 3後，由於各標準元件群組的面積改變，因
此我們會在不違反時序限制之情況下，對目前的電路平面規劃再進行改善，目標是降低
Power-Network Resource的需求。如一中藍色部分。 
 
 
 18
表一、使用之測試電路資訊  
 
 
 
 
 
 
 
表二、s13207實驗結果 
# of 
clusters 
Pfp(mW) Pabut(mW) 
Improvement 
(%) 
5 23.06 7.80 66.175 
10 21.49 7.97 62.913 
20 22.40 9.85 56.028 
30 24.44 13.34 45.417 
 
表三、s15850實驗結果 
 
# of 
clusters 
Pfp(mW) Pabut(mW) 
Improvement 
(%) 
5 20.32 6.09 70.030 
10 18.09 7.79 56.938 
20 17.49 9.50 45.683 
30 18.90 9.20 51.323 
 
表四、s35932實驗結果 
 
 
 
 
 
 
 
 
 
 
 
 
Benchmark 
# of 
cells 
# of 
nets 
s13207 8589 8437 
s15850 10306 10156 
s35932 17793 17793 
# of 
clusters 
Pfp(mW) Pabut(mW) 
Improvement 
(%) 
5 129.44 60.53 53.237 
10 130.57 74.01 43.318 
20 121.54 89.46 26.395 
30 133.07 129.01 3.051 
 20
Sizing, Dual-Vdd and Dual-Vth Assignment,” Proceedings of 41st Design Automation 
Conference, 2004, pp. 783 -787. 
[9] H. H. Lee, S. H. Tsai, J. C. Chi and M. C. Chi, “A Partition-Based Voltage Scaling Algorithm 
Using Dual Supply Voltages for Low Power Designs,” Proceedings of International 
Symposium on VLSI Design, Automation, and Test, April, 2006, pp. 127-130. 
 
[10] R. Puri, “Minimizing Power under Performance Constraint,” IEEE International Conference 
on Integrated Circuit Design and Technology, 2004, pp. 159-163. 
[11] R. Puri, D. Kung and L. Stok, “Minimizing Power with Flexible Voltage Islands,” IEEE 
International Symposium on Circuits and Systems, Vol.1, 23-26 May 2005, pp. 21-24. 
[12] J. Hu, Y. Shin, N. Dhanwada and R. Marculescu, “Architecting Voltage Islands in 
Core-based System-on-a-Chip Designs,” Proceedings of International Symposium on Low 
Power Electronics and Design, 2004, pp. 180-185. 
[13] Y. Changm Y. Chang, G. Wu and S. Wu, “B*-Trees: A New Representation for Non-Slicing 
Floorplans,” Proceedings of 37th Design Automation Conference, 2000, pp. 458 -463. 
[14] P. Guo, C. Cheng and T. Yoshimura, “An O-Tree Representation of Non-Slicing Floorplan 
and Its Applications,” Proceedings of 36th Design Automation Conference, 1999, pp. 268 
-273. 
[15] J. Lin and Y. Chang, “TCG: A Transitive Closure Graph-Based Representation for 
Non-Slicing Floorplans,” Proceedings of 38th Design Automation Conference, 2001, pp. 764 
-769. 
[16] J. C. Chi and M. C. Chi, “A Block Placement Algorithm for VLSI Circuits,” Chung Yuan 
Journal, Vol. 31, no. 1 2003, pp. 69-75. 
[17]http://www.fm.vslib.cz/~kes/asic/iscas/ 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 22
經由以上的流程，我們可以建構出一棵低功率及零時序差異的時脈樹。 
 
 
                  圖二:程式流程圖 
 
2. 結果與討論 
本研究所作實驗均使用 TSMC 0.25um 製程元件資料庫。第一項 Benchmark為使用電路 
[1] 完成時脈樹的建置；第二項 Benchmark為使用 ISCAS’89 的電路 [2] 經由商業的電腦
輔助軟體 Synopsys/Design Compiler 進行電路的合成並使用佈局軟體 Cadense/Silicon 
Ensemble 所擺置完成的設計電路而建構時脈樹。 
在實驗中我們依照第 4節所提出之 Stage1、Stage2(不置入 LC)的流程建立由不同電壓而
建構 2棵單一電壓之時脈樹(Single-Voltage trees)。以及依照第 4節的設計流程建立由不同
電壓而建構單一棵多重電壓之時脈樹(Multiple-Voltage tree)。 
所得實驗結果如下。表一及表二為我們使用 benchmark1[1]和 benchmark2[2]的資訊。而表
三及表四為本系統建立 Single-Voltage tree(SVT)和 Multiple-Voltage tree(MVT)功率消耗的比
較。 
 
表一：測試電路資訊 
 
 
 
 
 
 
表二：測試電路資訊 
 
 
 
 
 
 
 
 
 
Benchmark1 # of Components 
# of 
Flip-Flops 
Matrix 1076 52 
Mac1 5239 262 
Mac2 17556 524 
Benchmark2 # of Components 
# of 
Flip-Flops 
s400 185 21 
s953 424 29 
s1423 731 74 
s5378 2598 179 
s13207 8575 624 
 24
二、 計畫成果自評 
依年度分述於下： 
第一年研究成果自評： 
本計畫提出一個以分割為基礎的電壓源配派演算法，使用此電壓源配置技術，
在符合時序的限制下，藉由降低非關鍵路徑上之標準元件的供應電壓，將時序較寬
鬆的標準元件配派為低工應電壓，來降低電路的功率消耗。在演算法的第一階段，
我們降低了電路的複雜度，使得在第二階段的最佳化過程中，能在較少的執行時間
下得到較佳的功率消耗改善。本論文所提出的演算法，與原來的電路相較之下，平
均改善 42.5%的功率消耗，增加 10.6%的 LCs；GECVS 演算法比較之下，我們提出
的演算法比 GECVS 平均多改善 34.2%的 LCs 數目，11.0%的功率消耗以及 27%的執
行時間。 
 
 
第二年研究成果自評： 
本計畫提出一個結合平面規劃與配派標準元件工作電壓的演算法，分析標準元件
的連線關係與時序產生標準元件群組，並且對標準元件群組進行平面規劃，接著，
配派標準元件的工作電壓，最後，將鄰近且配派為相同工作電壓的標準元件規劃出
電壓島區域。完成電壓島區域的規劃後，我們可以知道每個電壓島的位置及包含的
標準元件。因此，在元件擺置的部分，我們能夠給定每個標準元件所屬的電壓島範
圍，利用商業軟體來自動化完成元件的擺置。 
 
我們將此方法應用在四個測試電路上，從實驗結果可以看出測試電路 s13207 在標準
元件群組個數上限為 5 時，能夠達到最小的功率消耗；測試電路 s15850 在標準元件
群組個數上限為 5 時，能夠達到最小的功率消耗；測試電路 s35932 在標準元件群組
個數上限為 5 時，能夠達到最小的功率消耗。 
 
 
第三年研究成果自評： 
我們提出了使用多重電壓源建置低功率及零時序差異的時脈樹系統。先將高電
壓區域中 flip-flops 分群並建置 sub-clock tree topology，並且在建置的過程中我們會
使用加入 clock gates 的方式設法改善功率消耗。接著建置所有的高、低電壓的 clock 
tree topology 並完成時脈樹的繞線。隨著置入 LC 於時脈樹後，我們會調整時脈樹成
為零時序時脈樹以符合所求。 
  按照實驗結果顯示，經由本計劃所提出的單一棵多重電壓時脈(MVT)樹合成方
法比起 2 棵單一電壓時脈樹(SVT)合成方法所建構出之時脈樹，所產生的時脈樹確
實能減少更多的時脈樹功率消耗。 
 
 
 
 
 
 26
三、 可供推廣之研發成果資料表 
□ 可申請專利   可技術移轉                                      日期：98 年 10 月 15 日 
國科會補助計畫 
計畫名稱：雙重電壓源晶片設計自動化方法研究 
計畫主持人：陳美麗 
計畫編號：NSC95-2221-E-033-077-MY3 學門領域：微電子學門 
技術/創作名稱 
雙重電壓源晶片設計 
發明人/創作人 陳美麗 
中文：  
雙重電壓源低功率晶片設計自動化，包含：邏輯閘層次的電壓配
派，電壓島構建，及多重電壓源的低功率、零時序差異之時脈樹設
計。 
 
技術說明 
英文： 
Dual supply voltages, low power IC design automation 
including logic level voltage scaling, voltage island 
construction, and multiple voltage, zero skew clock tree 
design. 
可利用之產業 
及 
可開發之產品 
低功率積體電路設計自動化。 
技術特點 
應用雙重電壓源之設計。 
推廣及運用的價值 
此技術可降低晶片消耗功率，延長晶片壽命及降低成本。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位
研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 
附件二 
 28
 
 30
 
 32 
 34 
 36
 
 38
 
 40
 
 42
 
 44
 
 46
 
出席國際學術會議心得報告 
 
 
計畫編號   NSC 95-2221-E-033-077-MY3 
計畫名稱  雙重電壓源晶片設計自動化方法研究 
 
出國人員姓名 
服務機關及職稱 
 中原大學資訊工程系 陳美麗 教授 
  
會議時間地點   March 16-18, 2009. SanJose, CA USA 
會議名稱  2009 10th International Symposium on Quality Electronic Design 國際研討 
 會及議程會議 
 
 
參加10th International Symposium on Quality Electronic Design 國際研討會及議程會議 
 
A、會議主題 
  此國際研討會今年於美國矽谷(聖荷西市) 舉辦，本人為研討會議程委員且為台灣主席
(Taiwan chair)。參與今年議程回顧及明年議程規劃會議。 
 
  此ISQED會議著重於multidisciplinary Design & Design Automation。整合integrated circuit 
design , process & manufacturing, design tools & process，以達到高品質設計的目標。在全球金
融風暴中與會人士來自全球各地有500多人。 
 
  會議內容包括Tutorial，7場Keynote Speeches, 1場 panel Disussion, 及24場session 的技術論
文，還有廠商參展。 
 
  研討會的研究論文，分佈於兩天，各有4個parallel sessions, 論文範圍函括由系統到晶片設
計的主要議題。除了power, performance ,time-to-market, testability, yield等傳統議題外，
"Design to deal with Process Variability”是最新的議題。由Keynote speech, Tutorial, 到論文都在
討論。 
 
  技術論文部份有300多篇論文submitted, 僅收錄87篇發表論文及50篇poster論文。此研討會亦
有廠商參加展出產品，產品的範圍由系統到晶片設計都有。 
 
  Tutorial函括6個主要的議題，例如”Variation-Tolerant Low-power Logic Circuits”, ”Design and 
CAD opportunities in 3-D technology”, “Pros and Cons of Multi-Coring Approach for CPUs”等。 
 
B、主要演講內容 
 
  今年的Plenary session 及Keynote speakers邀請了工業界及學界的領袖參與，他們發表了未
來面臨的挑戰及建議解決的方案。簡單敘述於下： 
 
Keynote speaker, Dr. Chi-Foon Chan，CEO of Synopsys Inc，發表 "Beyond CMOS: The Age of 
Partnerships ”未來的10年，將是整合各種不同的設計及材料，成功的要件：要解決Packaging, 
Functional integration及Partnership相關議題。 
 
Mr. Rajeer Madhavan, CEO of Magma Design Automation,提出"Predictability is key to Quality 
Design" 在Nonometic technology世代，在Design flow中Design Flow必需有一套可提供精確
power, clock 計算的方法，以減少cost。 
 
 
 
 
