also expected to promote the manpower quality and the 
development of the solar energy, optoelectronics and 
semiconductor industries in Taiwan. 
英文關鍵詞： Inductively-coupled plasma dry etching, a-Si thin-
film, Glass substrate, Surface texturing, PECVD 
 
 1
中文摘要 
本計畫結合育亨科技公司首先進行電感耦合電漿乾蝕刻應用於玻璃基板表面粗糙化乾蝕
刻製程的開發，進而將此粗糙化之玻璃基板應用於堆疊型矽薄膜太陽電池之光捕捉結構中，
以降低電池的表面反射率；對於玻璃基板之高速粗糙化乾蝕刻製程發展，採用 CF4、O2 及 Ar
等為反應氣體，而反應氣體組合成分、氣體流率、氣體壓力、電感線圈射頻功率、及電極偏
壓功率等將是主要的實驗參數，以掌握玻璃基板最佳之粗糙化乾蝕刻條件。至於非晶矽薄膜
之製作，則於粗糙化之玻璃基板上以電漿增強式化學氣相沉積法形成之。本計畫玻璃基板的
蝕刻速率可以控制在 60 - 110 nm/min 之間；而玻璃基板試片的表面反射率則都可控制在小於
9%以下；此外，也完成了非晶矽薄膜層之製程開發及其特性量測分析。希望藉由本計畫之執
行，能促進電感耦合乾蝕刻技術在國內生根發展，推廣應用於太陽電池之研製中，並促進相
關專業人才的培育。 
 
關鍵詞：電感耦合電漿乾蝕刻、非晶矽薄膜、玻璃基板、表面粗糙化、電漿增強式化學氣相
沉積法。 
 
英文摘要 
This project has cooperated with the Advanced Education Technology Corporation (AETC), 
one of the domestic semiconductor equipment manufacturers in Taiwan, to develop the core 
process technology of a-Si thin-film for the ROC Energy Developing Plane. Firstly, the 
inductively-coupled plasma dry etching has been investigated for the surface texturing of the glass 
substrates. The textured glass substrates were then used for constructing the a-Si thin-film structure 
to reduce the surface reflection. Experimentally, the CF4, O2, and Ar were used as the reactant gases 
for the glass substrate texturing and the gas composition, gas flow rates, gas pressure, RF power, 
and bias voltage have been examined to optimize the process condition. The a-Si thin-film was 
deposited on the textured glass substrates by PECVD. In this work, the etch rate of the glass 
substrates has been controlled in the range of 60 - 110 nm/min and the surface reflection of the 
glass substrate is less than 9%. We believe that this research work could be very helpful to the 
promotion of optoelectronic process equipment technology in Taiwan. With the carrying out of the 
project, it is also expected to promote the manpower quality and the development of the solar 
energy, optoelectronics and semiconductor industries in Taiwan. 
 
Keywords: Inductively-coupled plasma dry etching, a-Si thin-film, Glass substrate, Surface 
texturing, PECVD. 
 3
光學破壞性干涉機制達成抗反射目的。然而鍍膜製程較複雜且生產速度較慢，因此，如何開
發出同時具有加工便利性、高良率、高產量、低成本以及優異光學特性之抗反射光
學技術，為目前研究開發的主要趨勢，其中以潔淨、快速、均勻性佳的電漿乾蝕刻
玻璃基板表面粗糙化之抗反射製程技術，更是未來極具發展潛力的領域之一。  
國內的太陽能、光電、及半導體產業近年來發展相當快速，至於這些產業的生產設備中，
電漿製程佔了將近一半，電漿源設備因此成為這些產業製造的最重要設備之一，其關係到製
程技術、產品良率、產能大小及生產成本。由於電漿源設備除了產值大，更與諸多關鍵技術
有重要關係，所以許多國外製造廠商已開始和電漿源設備供應商緊密結合，共同開發新的電
漿源，並藉以開發新的電漿處理製程，以期在更先進的製程上居於領先地位。目前國內電漿
處理設備幾乎全部都被美日壟斷，核心技術及重要零組件皆掌握在國外設備供應商的手裡。
因此，對於電漿設備的功能特性難以充份掌握，導致製程開發受到相當多的限制，對於國內
未來繼續朝向先進製程技術發展的前景而言，這是很不利的一項重要障礙。因此國內應即早
進行高密度電漿源的設備研發工作，以期早日掌握關鍵性的核心技術。 
為了因應先進的太陽能、光電、及半導體製程技術發展，電漿蝕刻技術目前已由傳統的
活性離子蝕刻(RIE)轉而被高密度電漿源所取代。傳統的 RIE 以電容耦合方式產生電漿，其蝕
刻時的工作氣壓較高，氣體的游離效率極低，因而產生的電漿密度也較低且耗用大量的反應
氣體（成本高）；此外，蝕刻溝槽的輪廓異向性（Anisotropy）也不易控制。至於高密度電漿
源則可在較低的工作氣壓下(小於 mTorr 至數十 mTorr)產生較高密度的電漿，而得到較高的蝕
刻速率且反應氣體的耗用量大幅降低（成本低）；此外，由於工作氣壓較低，離子轟擊的方向
性較佳，因此蝕刻溝槽的輪廓異向性極佳，容易達到高精密度的製程要求。因此，發展能與
線上製程（In-line process）相容且又具潔淨、快速、均勻性佳之高密度電漿乾蝕刻設備與
製程技術，以應用於各類太陽電池的結構製作與生產，從而提昇太陽電池的光電壓轉換效率，
將是深具市場潛力而值得大力發展的技術方向。 
電漿蝕刻要有好的製程效果，有二項基本的要求：一是工作壓力要低，在此條件之下，
蝕刻出來的圖案不易失真，蝕刻角度也能夠盡量接近垂直；二是電漿密度要，密度愈高表示
離子數目愈多，蝕刻速率變能夠大幅提升；這是提升產能最有效且直接的方法。 
電感耦合電漿 (Inductively-Coupled Plasma, ICP) 蝕刻系統相對於另一種高密度電漿
（High-Density Plasma, HDP）蝕刻系統之電子迴旋共振（Electron Cyclotron Resonance, ECR）
蝕刻系統，其複雜度較小而且製造成本較低，因此被廣泛應用在各大半導體晶圓廠及光電廠。
ICP的電漿就是靠著一螺旋狀的線圈而產生的，其中該線圈是利用一介電材料板或是石英板和
電漿反應腔分開，由於試片遠離該線圈，所以試片不會受到該磁場影響；另外，試片也可以
透過偏壓同時具有物理性和化學性蝕刻。這種ICP蝕刻系統可以達到高蝕刻速率、高深寬比、
高均勻性、及高選擇性的蝕刻效果。相較於傳統式電漿蝕刻系統，ICP高密度電漿蝕刻系統不
論在蝕刻速率、蝕刻結果、電漿效能、蝕刻異向性等方面，都有相當明顯的優勢存在。因此
在現今的乾蝕刻製程技術上，低壓、高密度的ICP電漿蝕刻系統將逐漸取代傳統式電漿蝕刻系
統，而成為蝕刻製程的主流。 
目前常壓電漿處理已應用於液晶顯示器玻璃基板清洗，同時亦普遍應用於可繞式基板表
面處理、塑膠薄膜之印製處理、礦石靜電篩選分離器、表面改質、表面清洗、放射廢棄物、
排放廢氣等之處理。育亨科技公司有鑒於高密度電漿處理之應用更具發展潛力、比濕式化學
清洗更具乾淨之環保特性、比其他電漿之應用具備較低成本、高處理速度、高品質等多方面
四、結果與討論 
 
（一）高密度電漿蝕刻源腔體 
本計畫所研製之高密度電漿蝕刻源（如圖 1 所示）主要是整合真空技術、電感耦合電漿
技術、及乾蝕刻技術等模組，以製作功能完整的電感耦合式高密度電漿蝕刻源。此系統在下
方電極使用靜電夾盤，利用靜電力的原理來固定玻璃基板或非晶矽/玻璃基板試片。另外有二
組 RF 電源供應裝置，一組能量較高的電源是接在環繞反應室上方的 RF 線圈上，這組電源主
要用來產生高密度電漿；另一組能量較低的電源則是接在和玻璃基板連接的電極板上，這組
電源的主要功能是產生偏壓，以便讓電漿裡的離子對夾盤上的玻璃基板進行轟擊和蝕刻。 
 
 
圖 1.  電感耦合電漿蝕刻機之示意圖。 
 
本研究的主要研究方法為先進行電感線圈之設計製作、電漿反應腔之設計製作、真空系
統之設計製作、及系統之整合測試；電感耦合電漿蝕刻系統製作完成並經功能整合測試後，
以本計畫團隊既有的電漿蝕刻及沈積製程技術為基礎，進行玻璃基板電漿蝕刻機制的深入研
究，進一步開發出相關的粗糙化電漿蝕刻製程技術。對於玻璃基板之蝕刻粗糙化製程發展，
本計畫採用 CF4 及 O2 等為反應氣體。其中，CF4 為反應氣體時其壓力調整於 50 - 100 mTorr
之間以控制蝕刻速率，另加入 O2 以控制蝕刻選擇性。實驗進行中反應氣體的組合成分、氣體
流率、氣體壓力、射頻功率等是主要的實驗參數。 
 
（二）電感線圈設計與繞製 
    本研究為了獲致較高之電漿密度及較佳之電漿均勻度，用來產生磁場的電感線圈，在形
狀及其尺寸上採取螺旋繞線方式，其外圍形狀為長方形，詳細情形如圖 1 所示。 
 5
 
表 3.  所繞製完成的電感線圈之電感量 L 量測結果。 
 
 
f=100 kHz f=1 MHz f=5 MHz f=10 MHz f=13.56 MHz 
電感抗
XL() 2.39
 25.87 1.32 x 102 2.46 x 102 3.49 x 102 
平均值 
電感量
L 
(亨利) 
3.80 x 10-6 4.12 x 10-6 4.21 x 10-6 3.91 x 10-6 4.10 x 10-6 4.03 x 10-6
 
 
（四）反應腔體設計製作 
本研究為了達到高電漿產生效率及良好的電漿分佈均勻度，乃採用電感耦合方式產生磁
場與電漿。因此，此一電漿蝕刻源之反應腔體整體設計及其各部分的設計，如圖 2 至圖 4 所
示。 
 
 
 
圖 2.  電感耦合式電漿蝕刻源之反應腔體整體設計。 
 
 7
（五）真空系統設計製作 
    本研究為了獲致較佳之電漿穩定性及均勻度，反應氣體及沖刷氣體均採精密之質流量控
制，可控制之反應氣體有 O2、Ar、CF4 等三種，沖刷氣體則為 N2。本研究之抽真空系統方面
採用了兩個串級的 Rough Pump 及 Roots Pump，其連結情形如圖 5 所示；本真空系統之真空
度經實測可達到 1.0 x 10-3 托耳以下。 
 
 
 
圖 5.  串級之抽真空系統連結圖。 
 
 
（六）阻抗匹配及射頻功率控制 
本研究設計製作了射頻功率及阻抗匹配電路，圖 6 所示為反應腔內氣體壓力分別為 75.5 
mTorr、98.3 mTorr 以及 131.7 mTorr 時，射頻功率向前傳輸與反射量之情形，結果顯示在各
種氣體壓力下，射頻功率均能完全向前傳輸，而反射量均接近為零。 
 
 9
（七）研究方法 
本研究的主要研究步驟為先進行電感線圈之設計製作、電漿反應腔之設計製作、真空系
統之設計製作、及系統之整合測試；電感耦合電漿蝕刻系統製作完成並經功能整合測試後，
以本計畫團隊既有的電漿蝕刻及沈積製程技術為基礎，進行玻璃基板電漿蝕刻機制的深入研
究，進一步開發出相關的粗糙化電漿蝕刻製程技術。對於玻璃基板之蝕刻粗糙化製程發展，
本計畫採用 CF4 及 O2 等為反應氣體。其中，CF4 為反應氣體時其壓力調整於 50 - 100 mTorr
之間以控制蝕刻速率，另加入 O2 以控制蝕刻選擇性。實驗進行中反應氣體的組合成分、氣體
流率、氣體壓力、射頻功率等是主要的實驗參數。 
此外，整合粗糙化玻璃基板之非晶矽薄膜結構的實驗步驟如下： 
1. 清潔玻璃基板之表面。 
2. 利用電感耦合電漿乾蝕刻機將玻璃基板表面粗糙化。 
3. 利用熱蒸鍍機將 Al 薄膜鍍於玻璃基板上。 
4. 沉積 n-type 非晶矽薄膜於 Al/玻璃基板上。 
 
本研究截至 100 年 10 月 31 日為止之執行進度為已完成實驗設備器材之整備與購置、電
感耦合電漿蝕刻腔體設計製作、電漿蝕刻源之整合測試、玻璃基板之乾蝕刻粗糙化製程實驗、
以及 n-i-p 非晶矽薄膜層之沉積製程開發與特性量測分析等。 
本研究量測了電漿中的電子密度及其分佈情形，對應出電漿密度及其分佈情形。電漿反
應腔之電子密度高達 3.8x1016 m-3，其分佈不均勻性在半徑 125 mm 範圍內為 8.0%。 
本研究以玻璃基板為試片，以主要蝕刻氣體 CF4 加入少量 O2 及 Ar 等氣體之組合進行乾
蝕刻製程開發實驗。圖 7 及圖 8 分別為蝕刻率隨射頻功率（100 – 600 W）、及蝕刻氣體壓力
（50 – 100 mTorr）之變化情形。 
 
60
80
100
120
100 150 200 250 300 350 400 450 500 550 600
RF Power (W)
Etch Rate
(nm/min)
 
 
圖 7.  玻璃基板於 CF4+O2 電漿下之蝕刻率隨射頻功率之變化情形（壓力為 100 mTorr）。 
 
 11
020
40
60
80
100
120
140
160
50 55 60 65 70 75 80 85 90 95 100
Pressure (mTorr)
E
tc
h 
R
at
e 
(n
m
/m
in
)
 
圖 10.  矽晶圓上 SiO2薄膜於 CF4電漿下之蝕刻率隨氣體壓力之變化情形（射頻功率 600 W）。 
 
100
110
120
130
140
0 1 2 3 4 5 6 7 8 9 10
Radial Distance from Center (cm)
Et
ch
 R
at
e 
(n
m
/m
in
)
 
圖 11.  矽晶圓上 SiO2 薄膜於 CF4 電漿下之蝕刻率不均勻性（= 8%）（射頻功率 600 W、壓力
100 mTorr）。 
 
 13
 
圖 14.  玻璃基板試片 G001 至 G009 經表面粗糙化後之光吸收率頻譜。 
 
 
圖 15 所示為以 PECVD 法沉積 N 型非晶矽薄膜於 Al/玻璃基板上之 FESEM 照片。其中，
PECVD 的實驗條件為：基板溫度 300℃，RF 功率 30 W，SiH4 及 PH3 之流量為 30 sccm，反
應腔壓力為 0.4 Torr，SiH4 濃度為 5%，沉積時間 1 hr。 
 
 
Si 
Al
 
圖 15.  以 PECVD 法將 N 型非晶矽薄膜沉積於 Al/玻璃基板上之 FESEM 照片。 
 
圖 16(a)所示，為在不同基板溫度非晶矽薄膜的拉曼訊號，由圖中發現當溫度越低拉曼峰
值越往非晶矽的方向移動，在 125℃是一個溫度的臨界點，越小於 125℃非晶成分越多，高於
 15
 17
參考文獻 
 
1. Kuk-Han Yoon, Woo-Sung Cho, Jae-Hyun Park, Jae-Hee Ha, Jin-Won Park, ”High aspect ratio 
via etching for dual damascene process in a inductively coupled plasma (ICP)etcher” 6th 
International Conference on VLSI and CAD, pp.155-158, 1999. 
2. N. Sadeghi, M. van de Grift, D. Vender, G. M. W. Kroesen, F. J. de Hoog, ”Transport of argon 
ions in an inductively coupled high-density plasma reactor,” Appl. Phys. Lett., Vol.70, 
pp.835-837, 1997. 
3. S A McAuley, H Ashraf, L Atabo ”Silicon micromachining using a high-density plasma 
source,” J. Phys. D: Appl. Phys., Vol.34, p. 2769-2774, 2001. 
4. J. Kiihamaki, H. Kattelus, J. Karttunen, S. Franssila, ”Depth and profile control in plasma 
etched MEMS structures,” Sensors and Actuators, Vol.82, pp.234-238, 2000. J. Kiihamaki, H. 
Kattelus, J. Karttunen, S. Franssila, ”Depth and profile control in plasma etched MEMS 
structures,” Sensors and Actuators, Vol.82, pp.234-238, 2000. 
5. P. Verdonck, M. Massi,  H. S. Maciel, R. D. Mansano, ”Anisotropic inductively coupled 
plasma etching of silicon with pure SF6,” Thin Solid Films, Vol.343-344, pp.378-380, 1999. 
6. Humphreys, Bedwyr, Govett, Matthew; Goodyear, Andrew, ”The application of high density 
plasma sources for optoelectronic device fabrication,” Vacuum, Vol.51, pp.511-517, 1998. 
7. Puttock, Mark, ”Problems and solutions for low pressure, high density, inductively coupled 
plasma dry etch applications,” Surface and Coatings Technology, Vol.97, pp.10-14, 1997. 
8. C. R. Eddy, Jr., R. J. Tonucci, D. H. Pearson, ”Deep sub-m pattern transfer using high density 
plasma etching and nanochannel glass replica technology,” Appl. Phys. Lett. Vol.68, 
pp.1397-1399, 1996. 
9. A. Tserepi, C. Tsamis, E. Gogolides, A. G. Nassiopoulou, Symposium on “Design, Test, 
Integration of MEMS/MOEMS”, DTIP 2002, France (2002). 
10. J. Karttunen, J. Kiihamaki and S. Franssila, ”Loading Effects in Deep Silicon Etching,” Proc. 
Int. Symp. Micromachining and Microfabrication, SPIE-4174, pp. 90-97, Santa Clara (USA), 
(2000). 
11. T. Mattila, J. Kiihamaki, et al., ”A 12 MHz Micromechanical Bulk Acoustic Mode Resonator,” 
Sensors and Actuators Vol.A-101, pp. 1-9, (2002). 
12. F. Roozeboom, R. Elfrink, et al., “High-Density Low-Loss MOS Capacitors for Integrated RF 
Decoupling,” Int. J. Microcircuits and Electronic Packaging, Vol.24, No.3, pp. 182-196, (2001). 
13. I. R. Johnston, H. Ashraf, et al., “Method and Apparatus for Etching a Substrate,” Patent No. 
US6187685, (2001). 
14. D. M. Haynes, B. Khamsehpour, H. Ashraf, et al., “Method of Surface Treatment of 
Semiconductor Substrates,” Patent No. US6051503, (2000). 
15. M. E. McNie, D. O. King, et al., “High Aspect Ratio Micromachining (HARM) Technologies 
for Microinertial devices,” J. Microsystems Tech., Vol.6, pp. 184-188 (2000). 
16. S. Blackstone and T. Brosnian, “SOI MEMS Technologies for Optical Switching,” IEEE/LEOS 
 19
計畫成果自評 
 
本研究從 99 年 11 月至 100 年 10 月的執行期間，已按照預定進度完成各個工作項目，包
括實驗設備器材之整備與購置、電感耦合電漿蝕刻腔體設計製作、電漿蝕刻源之整合測試、
玻璃基板之乾蝕刻粗糙化製程實驗進行、非晶矽薄膜層之 PECVD 製程開發、非晶矽薄膜層
之特性量測分析等，除了培育一位博士生、二位碩士生及四位大學生具備相關專業技能外，
並將相關技術轉移至合作廠商育亨科技公司。本研究針對高密度電漿乾蝕刻技術建立了下列
專門技術，可供推廣至合作廠商： 
1. 電漿密度及分佈量測分析技術。 
2. 電漿反應腔阻抗匹配及射頻功率控制技術。 
3. 玻璃基板表面粗糙化乾蝕刻製程技術。 
4. 非晶矽薄膜之沉積製程技術。 
 
可供推廣之研發成果資料表 
1. 電漿密度及分佈量測分析技術。 
2. 電漿反應腔阻抗匹配及射頻功率控制技術。 
3. 玻璃基板表面粗糙化乾蝕刻製程技術。 
4. 非晶矽薄膜之沉積製程技術。 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：林堅楊 計畫編號：99-2622-E-224-019-CC3 
計畫名稱：太陽電池之大面積電感耦合電漿乾蝕刻粗糙化製程開發 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 1 1 100% 件  
技術移轉 
權利金 120 120 100% 千元  
碩士生 4 4 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
