# 113-期末在线作业-7 (Final Online Assignment Set 7)

> **说明**：本文件收录了用户提供的第 7 套期末在线作业题（40道单选题 + 5道主观题），并整理了中英文对照、详细解析及知识点链接。
> **来源**：用户输入 "大连交通大学试卷..."
> **题量**: 40 (选择) + 5 (主观)
> **时间**：2025-11-30

## PART A. 选择题 (Multiple Choice Questions)

1. **The instruction decoder is located between ______.**
   **指令译码器位于 ______ 之间。**
    A. CPU and memory (CPU 和内存)
    B. Instruction Register and Control Unit (指令寄存器和控制单元)
    C. registers and ALU (寄存器和 ALU)
    D. Program Counter and Instruction Rigester (程序计数器和指令寄存器)

> **解析 (Explanation)**: **答案 (Answer): B** 指令译码器 (Instruction Decoder) 的作用是将指令寄存器 (IR) 中的操作码 (Opcode) 翻译成控制信号，传送给控制单元 (Control Unit) 执行。因此它位于 IR 和 CU 之间。 **相关知识点**: [13-CPU结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/13-CPU结构.md)
>


2. **The most complex instruction execution may include ____cycle(s).**
   **最复杂的指令执行可能包括 ____ 个周期。**
    A. 4
    B. 3
    C. 2
    D. 1

> **解析 (Explanation)**: **答案 (Answer): A** 完整的指令周期通常包含 4 个子周期：**取指 (Fetch)**、**间址 (Indirect)**、**执行 (Execute)**、**中断 (Interrupt)**。 **相关知识点**: [14-指令执行周期.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/14-指令执行周期.md)
>


3. **______ gives the concept of stored program.**
   **______ 提出了存储程序的概念。**
    A. Bill Gates
    B. Gordon Moore
    C. William Stallings
    D. John von Neumann

> **解析 (Explanation)**: **答案 (Answer): D** 冯·诺伊曼 (John von Neumann) 提出了存储程序概念。 **相关知识点**: [01-计算机体系结构概述.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/01-计算机体系结构概述.md)
>


4. **Pipeline's performance depends on ______.**
   **流水线的性能取决于 ______。**
    A. the number of stages (级数)
    B. the length of instruction (指令长度)
    C. the number of instructions in instruction set (指令集中的指令数量)
    D. the length of operand (操作数长度)

> **解析 (Explanation)**: **答案 (Answer): A** 理想情况下，流水线的加速比与**级数 (Number of stages)** 成正比。级数越多（深度越深），潜在的主频越高，吞吐率越高（但也受限于冒险和开销）。 **相关知识点**: [16-流水线技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/16-流水线技术.md)
>


5. **The main functions of ALU are ______.**
   **ALU 的主要功能是 ______。**
    A. logic operations (逻辑运算)
    B. both A & C (A 和 C 都是)
    C. arithmetic operations (算术运算)
    D. addition, subtract, multiplication and division (加减乘除)

> **解析 (Explanation)**: **答案 (Answer): B** ALU (Arithmetic Logic Unit) 负责算术运算 (Arithmetic) 和逻辑运算 (Logic)。 **相关知识点**: [13-CPU结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/13-CPU结构.md)
>


6. **In an instruction, source or result operands can not in ______.**
   **在指令中，源或结果操作数不能在 ______ 中。**
    A. main memory (主存)
    B. CPU register (CPU 寄存器)
    C. I/O (输入/输出)
    D. all of A, B and C

> **解析 (Explanation)**: **答案 (Answer): C** 虽然 I/O 端口可以被寻址，但在通用指令集中，操作数通常直接来自**寄存器**或**内存**。I/O 访问通常需要专门的指令 (IN/OUT) 或通过内存映射 I/O 视为内存地址，而不是作为普通算术指令的直接操作数位置（相比之下，Register 和 Memory 是最标准的）。*注：此题有一定歧义，但在常见选项中，ALU 不能直接对 I/O 设备进行算术运算，必须先读入寄存器。* **相关知识点**: [09-指令系统基础.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/09-指令系统基础.md)
>


7. **Some type of instruction limit the pipeline's performance, the worst one is ______.**
   **某种类型的指令限制了流水线的性能，最糟糕的是 ______。**
    A. I/O instructions
    B. conditional branch instruction (条件分支指令)
    C. Arithmetic instruction
    D. data transfer instructions

> **解析 (Explanation)**: **答案 (Answer): B** **条件分支 (Conditional Branch)** 引起的控制冒险 (Control Hazard) 会导致流水线断流 (Flush)，造成严重的性能损失。 **相关知识点**: [16-流水线技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/16-流水线技术.md)
>


8. **The direct addressing mode means ______.**
   **直接寻址方式意味着 ______。**
    A. operand includes in instruction
    B. address of operand's address included in instruction
    C. operand been unnecessary
    D. operand's address included in instruction (操作数的地址包含在指令中)

> **解析 (Explanation)**: **答案 (Answer): D** 直接寻址：指令地址字段 = 操作数有效地址。 **相关知识点**: [10-寻址方式.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/10-寻址方式.md)
>


9. **The address is known as a type of data, because it is represented by ______.**
   **地址被认为是一种数据类型，因为它是用 ______ 表示的。**
    A. a number of floating point
    B. a signed integer
    C. an unsigned integer (无符号整数)
    D. a number of decimal

> **解析 (Explanation)**: **答案 (Answer): C** 内存地址是无符号整数。 **相关知识点**: [02-数据组织与表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/02-数据组织与表示.md)
>


10. **If two's complement 1111 1111 and 1111 1111 are added, the sum in decimal representation is ______.**
    **如果补码 1111 1111 和 1111 1111 相加，其十进制和是 ______。**
    A. -1
    B. -2
    C. -126
    D. overflow

> **解析 (Explanation)**: **答案 (Answer): B** 8位补码 `1111 1111` = -1。 (-1) + (-1) = -2。 二进制加法：`1111 1111` + `1111 1111` = `1 1111 1110` (舍弃进位) = `1111 1110`。 `1111 1110` 补码 = -2。未溢出。 **相关知识点**: [06-二进制运算.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/06-二进制运算.md)
>


11. **The aim of the indirect cycle is to ______.**
    **间接周期的目的是 ______。**
    A. get an operand
    B. write a result
    C. get the address of operand (获取操作数的地址)
    D. fetch an instruction

> **解析 (Explanation)**: **答案 (Answer): C** 间接周期访问内存以获取操作数的**有效地址**。 **相关知识点**: [14-指令执行周期.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/14-指令执行周期.md)
>


12. **In RAID, ______ is most important.**
    **在 RAID 中，______ 是最重要的。**
    A. to enlarge capacity of available data in disk system
    B. to enable the recovery of data lost due to a disk failure (使因磁盘故障丢失的数据得以恢复)
    C. to find and correct the read/write errors
    D. to improve I/O request rate of system

> **解析 (Explanation)**: **答案 (Answer): B** RAID (Redundant Array of Independent Disks) 的核心优势之一是**冗余 (Redundancy)**，用于数据恢复。 **相关知识点**: [21-辅助存储.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/21-辅助存储.md)
>


13. **The 8-bit twos complement 1010 1101 is extended to a 16-bit ______.**
    **8 位补码 1010 1101 扩展为 16 位是 ______。**
    A. 0000 0000 0101 0011
    B. 1111 1111 1010 1101
    C. 0000 0000 1010 1101
    D. 1000 0000 0101 1101

> **解析 (Explanation)**: **答案 (Answer): B** 补码扩展规则：**符号位扩展 (Sign Extension)**。 原符号位是 1 (负数)。 所以在高位填充 1。 结果：`1111 1111 1010 1101`。 **相关知识点**: [04-定点数表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/04-定点数表示.md)
>


14. **RAID level(s) ______ make use of distributed parity technique.**
    **RAID 级别 ______ 使用了分布式校验技术。**
    A. 3
    B. 4
    C. 5
    D. all

> **解析 (Explanation)**: **答案 (Answer): C** RAID 5 使用**分布式奇偶校验 (Distributed Parity)**，将校验块分散存储在所有磁盘上，避免了 RAID 4 的校验盘瓶颈。 **相关知识点**: [21-辅助存储.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/21-辅助存储.md)
>


15. **The disadvantage of direct ADDRESSING is ______.**
    **直接寻址的缺点是 ______。**
    A. more memory reference
    B. large value range
    C. limit memory address range (限制内存地址范围)
    D. limit value range

> **解析 (Explanation)**: **答案 (Answer): C** 直接寻址的地址字段位数固定，限制了可寻址的内存空间大小（例如 8 位地址只能寻址 256 字节）。 **相关知识点**: [10-寻址方式.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/10-寻址方式.md)
>


16. **After an instruction is fetched, the address of the address of next instruction may be in ______ register.**
    **指令取出后，下一条指令的地址可能在 ______ 寄存器中。**
    A. MAR
    B. SP
    C. AC
    D. PC

> **解析 (Explanation)**: **答案 (Answer): D** PC 始终保存下一条指令的地址。 **相关知识点**: [13-CPU结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/13-CPU结构.md)
>


17. **DMA means ______.**
    **DMA 意味着 ______。**
    A. CPU Directly Manages Address bus
    B. "Direct Memory Addressing" mode
    C. Another Magnetic Disks
    D. I/O Directly Accesses Memory data (I/O 直接访问内存数据)

> **解析 (Explanation)**: **答案 (Answer): D** Direct Memory Access。 **相关知识点**: [24-DMA技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/24-DMA技术.md)
>


18. **On address mapping of cache, any block of main memory must be mapped to fixed set and any line of cache, it is ______.**
    **在 Cache 地址映射中，主存的任意块必须映射到固定的组和（该组内的）任意行，这是 ______。**
    A. Associative Mapping
    B. Direct Mapping
    C. Set Associative Mapping (组相联映射)
    D. Random Mapping

> **解析 (Explanation)**: **答案 (Answer): C** 映射到“固定组”中的“任意行”，是组相联映射的特征。 **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)
>


19. **The access mode of memory system is known as ______.**
    **内存系统的访问模式被称为 ______。**
    A. sequence access
    B. random access (随机访问)
    C. direct access
    D. associative access

> **解析 (Explanation)**: **答案 (Answer): B** 主存（RAM）是**随机存取存储器 (Random Access Memory)**，意味着访问任意地址的时间是相同的。 **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)
>


20. **Memory cell of 1-transistor and 1-capacitor(电容) is ______.**
    **由 1 个晶体管和 1 个电容组成的存储单元是 ______。**
    A. flash
    B. static RAM
    C. EPROM
    D. dynamic RAM (动态 RAM)

> **解析 (Explanation)**: **答案 (Answer): D** DRAM (Dynamic RAM) 使用电容存储电荷来表示数据，结构简单（1T1C），密度高，但需要刷新。SRAM 使用触发器（6T）。 **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)
>


21. **The signals of interrupt request and acknowledgement exchange between CPU and requesting I/O module. The acknowledgement occurs in ______ cycle.**
    **中断请求和确认信号在 CPU 和请求 I/O 模块之间交换。确认发生在 ______ 周期。**
    A. fetch
    B. indirection
    C. interruption (中断)
    D. execution

> **解析 (Explanation)**: **答案 (Answer): C** CPU 在指令执行完毕后，进入**中断周期 (Interrupt Cycle)** 检查中断请求并发送确认信号（Interrupt Acknowledge）。 **相关知识点**: [25-中断系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/25-中断系统.md)
>


22. **Cache's write-through policy means write operation to main memory ______.**
    **Cache 的写通策略意味着对主存的写操作 ______。**
    A. as well as to cache (与 Cache 同时进行)
    B. only when the cache line is replaced
    C. when the difference between cache and main memory is found
    D. only when direct mapping is used

> **解析 (Explanation)**: **答案 (Answer): A** **写通 (Write-Through)**：每次写 Cache 时，同时也写主存，保持两者一致。 **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)
>


23. **Which type of storage element is non-volatile?**
    **哪种类型的存储元件是非易失性的？**
    A. ROM (只读存储器)
    B. register
    C. DRAM
    D. SRAM

> **解析 (Explanation)**: **答案 (Answer): A** ROM (Read-Only Memory) 断电后数据不丢失。 **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)
>


24. **If the speed of main memory is as fast as CPU, which technique is not necessary.**
    **如果主存速度和 CPU 一样快，哪项技术就不需要了。**
    A. DMA
    B. Interrupt
    C. Cache mapping (Cache 映射/Cache 技术)
    D. instruction Pipeline

> **解析 (Explanation)**: **答案 (Answer): C** Cache 的作用是解决速度匹配问题。 **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)
>


25. **There are three kinds of BUSes. Which is not belong to them?**
    **总线有三种。哪一种不属于它们？**
    A. address bus
    B. system bus (系统总线)
    C. data bus
    D. control bus

> **解析 (Explanation)**: **答案 (Answer): B** 基础分类是数据、地址、控制。系统总线是统称。 **相关知识点**: [22-总线系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/22-总线系统.md)
>


26. **______ refers to transferring between computer and memory?**
    **______ 指的是在计算机和内存之间进行传输？**
    A. data movement (数据移动)
    B. data processing
    C. data storage
    D. data control

> **解析 (Explanation)**: **答案 (Answer): A** 数据移动（Data Movement / Transfer）指令负责在 CPU（寄存器）和内存之间传送数据（如 LOAD, STORE）。 **相关知识点**: [11-指令分类.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/11-指令分类.md)
>


27. **Generally ______ cache in CPU is(are) divided to Instruction cache and Data cache.**
    **通常 CPU 中的 ______ Cache 被分为指令 Cache 和数据 Cache。**
    A. L1 (一级)
    B. L2
    C. both L1 and L2
    D. neither L1 nor L2

> **解析 (Explanation)**: **答案 (Answer): A** **L1 Cache** 通常采用**哈佛架构 (Harvard Architecture)**，即分为独立的 I-Cache 和 D-Cache，以支持指令流水线并行读取指令和数据。L2/L3 通常是统一的 (Unified)。 **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)
>


28. **The register holds points the top of the stack.**
    **保存栈顶指针的寄存器。**
    A. PC
    B. SP (栈指针)
    C. MAR
    D. MBR

> **解析 (Explanation)**: **答案 (Answer): B** **SP (Stack Pointer)** 指向堆栈顶部。 **相关知识点**: [13-CPU结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/13-CPU结构.md)
>


29. **Before DMA operation, DMA controller must send some signal to CPU for getting the control of BUS, which is called ______:**
    **在 DMA 操作之前，DMA 控制器必须向 CPU 发送信号以获取总线控制权，这被称为 ______：**
    A. DMA request (DMA 请求 / 总线请求)
    B. interrupt request
    C. interrupt acknowledgement
    D. DMA acknowledgement

> **解析 (Explanation)**: **答案 (Answer): A** DMA 控制器发送 **Bus Request (总线请求)** 或 **Hold Request**，通常也称为 DMA 请求，以获得总线控制权。 **相关知识点**: [24-DMA技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/24-DMA技术.md)
>


30. **If signed integer is 32-bit, its representation range is ______.**
    **如果有符号整数是 32 位，其表示范围是 ______。**
    A. 0—2³²⁻¹
    B. 1—2³²
    C. -2³¹—2³¹⁻¹
    D. -(2³¹⁻¹)—2³¹⁻¹

> **解析 (Explanation)**: **答案 (Answer): C** 32 位补码范围：$-2^{31}$ 到 $2^{31}-1$。 **相关知识点**: [04-定点数表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/04-定点数表示.md)
>


31. **SRAM is used for ______.**
    **SRAM 用于 ______。**
    A. CACHE on chip (片上 Cache)
    B. CACHE off chip (片外 Cache)
    C. main memory
    D. both A & B (A 和 B 都是)

> **解析 (Explanation)**: **答案 (Answer): D** SRAM 速度快但昂贵，主要用于 Cache（无论是集成在 CPU 内部的 L1/L2 还是外部的 L3）。 **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)
>


32. **The sequence of interrupt process steps are ______.**
    **中断处理步骤的顺序是 ______。**
    A. suspending, resuming, branching & processing
    B. branching, suspending, processing & resuming
    C. suspending, branching, processing & resuming (挂起、跳转、处理、恢复)
    D. processing, branching, resuming & suspending

> **解析 (Explanation)**: **答案 (Answer): C** 1.  **Suspending**: 暂停当前程序，保存现场。 2.  **Branching**: 跳转到中断服务程序 (ISR)。 3.  **Processing**: 执行 ISR。 4.  **Resuming**: 恢复现场，返回原程序。 **相关知识点**: [25-中断系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/25-中断系统.md)
>


33. **In index-register addressing mode, the address of operand is equal to ______.**
    **在变址寄存器寻址方式中，操作数的地址等于 ______。**
    A. The content of base-register plus displacement
    B. The content of index-register plus displacement (变址寄存器的内容加上位移量)
    C. The content of program counter plus displacement
    D. The content of AC plus displacement

> **解析 (Explanation)**: **答案 (Answer): B** 变址寻址 (Indexed Addressing): $EA = (IX) + A$。 **相关知识点**: [10-寻址方式.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/10-寻址方式.md)
>


34. **The SMP means ______.**
    **SMP 意味着 ______。**
    A. Sharing Memory Processes
    B. Split Memory to 2 or more Parts
    C. Stack and Memory Pointer
    D. Symmetric Multi-Processor (对称多处理器)

> **解析 (Explanation)**: **答案 (Answer): D** Symmetric Multi-Processing。 **相关知识点**: [01-计算机体系结构概述.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/01-计算机体系结构概述.md)
>


35. **Using immediate addressing, after fetch subcycle, ______ in MBR.**
    **使用立即寻址，在取指子周期后，MBR 中是 ______。**
    A. an instruction (一条指令)
    B. address of an instruction
    C. an operand
    D. address of an operand

> **解析 (Explanation)**: **答案 (Answer): A** 取指周期结束后，MBR 中存放的是刚刚取出的**指令**。虽然对于立即寻址，指令中包含了操作数，但在取指阶段，CPU 只是把它当作指令取进来。 **相关知识点**: [14-指令执行周期.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/14-指令执行周期.md)
>


36. **Hamming code can ______ one-bit error in a binary code.**
    **海明码可以 ______ 二进制代码中的一位错误。**
    A. check out and correct (检测并纠正)
    B. check out
    C. create
    D. C and B

> **解析 (Explanation)**: **答案 (Answer): A** 海明码 (Hamming Code) 是纠错码 (Error Correcting Code)，可以检测并纠正单比特错误 (SEC)。 **相关知识点**: [08-舍入与误差.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/08-舍入与误差.md)
>


37. **______ isn't a register.**
    **______ 不是寄存器。**
    A. PC
    B. AC
    C. MAR
    D. ALU (算术逻辑单元)

> **解析 (Explanation)**: **答案 (Answer): D** ALU 是组合逻辑电路，用于运算，不是存储部件（寄存器）。 **相关知识点**: [13-CPU结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/13-CPU结构.md)
>


38. **______ has the least capacity but the fastest speed.**
    **______ 容量最小但速度最快。**
    A. registers (寄存器)
    B. cache
    C. memory
    D. magnetic disk

> **解析 (Explanation)**: **答案 (Answer): A** 存储金字塔塔尖：寄存器。 **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)
>


39. **Before micro-operation Write->Memory or Read->Memory, the address must be put in ______.**
    **在微操作 Write->Memory 或 Read->Memory 之前，地址必须放入 ______。**
    A. MAR (内存地址寄存器)
    B. MBR
    C. PC
    D. AC

> **解析 (Explanation)**: **答案 (Answer): A** **MAR (Memory Address Register)** 用于存放即将访问的内存单元地址。 **相关知识点**: [13-CPU结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/13-CPU结构.md)
>


40. **Following two's complements, ______ is minimum value.**
    **下列补码中，______ 是最小值。**
    A. 1000 0001 (-127)
    B. 1111 1111 (-1)
    C. 0000 0001 (1)
    D. 0111 1111 (127)

> **解析 (Explanation)**: **答案 (Answer): A** A: 1000 0001 = -127 B: 1111 1111 = -1 C: 0000 0001 = 1 D: 0111 1111 = 127 最小值是 -127。*(注：8位补码最小其实是 1000 0000 = -128，但选项中 A 最小)* **相关知识点**: [04-定点数表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/04-定点数表示.md)
>


## PART B. 主观题 (Subjective Questions)

### 41. Interruption Steps (中断步骤)

**题目 (Question):**
Describe simply all steps of the Interruption. (9 points)
简述中断的所有步骤。

> **解析 (Explanation)**: **答案 (Answer)**: 1.  **Interrupt Request (中断请求)**: I/O 模块向 CPU 发送中断信号。 2.  **Interrupt Acknowledge (中断响应)**: CPU 在当前指令周期结束后检测到中断，并发送确认信号。 3.  **Save Context (保存现场)**: CPU 将 PSW (程序状态字) 和 PC (程序计数器) 压入堆栈 (Stack)，保存当前程序的执行状态。 4.  **Load ISR Address (加载 ISR 地址)**: CPU 根据中断向量，将中断服务程序 (ISR) 的入口地址加载到 PC 中。 5.  **Execute ISR (执行 ISR)**: CPU 执行中断服务程序，处理 I/O 请求。 6.  **Restore Context (恢复现场)**: ISR 执行完毕后，CPU 从堆栈中弹出旧的 PSW 和 PC。 7.  **Resume (恢复执行)**: CPU 继续执行被中断的原程序。 **相关知识点**: [25-中断系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/25-中断系统.md)
>


### 42. Hamming Code Calculation (海明码计算)

**题目 (Question):**
Suppose the code `1111 1100 0000` is just read from memory, please use the Hamming algorithm to determine what is the valid 8-bit data? (12 points)
假设刚从内存读出的代码是 `1111 1100 0000`，请使用海明算法确定有效的 8 位数据是什么？

> **解析 (Explanation)**: **答案 (Answer)**: **1. 码字分析 (Code Analysis)**: 总长度 12 位。校验位位置：1, 2, 4, 8。 接收到的码字 (M12...M1): `1 1 1 1 1 1 0 0 0 0 0 0` 位映射： D8(12)=1, D7(11)=1, D6(10)=1, D5(9)=1 C8(8)=1 D4(7)=1, D3(6)=0, D2(5)=0 C4(4)=0 D1(3)=0 C2(2)=0, C1(1)=0 **2. 计算故障字 (Calculate Syndrome)**: **P1** (1,3,5,7,9,11): $C1 \oplus D1 \oplus D2 \oplus D4 \oplus D5 \oplus D7 = 0 \oplus 0 \oplus 0 \oplus 1 \oplus 1 \oplus 1 = 1$ (Error) **P2** (2,3,6,7,10,11): $C2 \oplus D1 \oplus D3 \oplus D4 \oplus D6 \oplus D7 = 0 \oplus 0 \oplus 0 \oplus 1 \oplus 1 \oplus 1 = 1$ (Error) **P4** (4,5,6,7,12): $C4 \oplus D2 \oplus D3 \oplus D4 \oplus D8 = 0 \oplus 0 \oplus 0 \oplus 1 \oplus 1 = 0$ (Correct) **P8** (8,9,10,11,12): $C8 \oplus D5 \oplus D6 \oplus D7 \oplus D8 = 1 \oplus 1 \oplus 1 \oplus 1 \oplus 1 = 1$ (Error) **故障字 (Syndrome)**: $P8 P4 P2 P1 = 1011_2 = 11_{10}$。 **3. 纠错 (Correction)**: 第 11 位出错。第 11 位是 **D7**。 当前 D7 = 1，修正为 **0**。 **4. 提取数据 (Extract Data)**: 修正后的数据位 (D8...D1): `1 0 1 1 1 0 0 0` 十六进制: **B8 H** **相关知识点**: [08-舍入与误差.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/08-舍入与误差.md)
>


### 43. MESI Protocol (MESI 协议)

**题目 (Question):**
In multi-processor systems, MESI protocol is used to solve the problem of cache coherence.
1. This is the case of ______.
2. Please complete this figure.
3. With this case, please fill best answers into following table.

> **解析 (Explanation)**: **答案 (Answer)**: (同前一套试卷，此处为重复考点) 1.  **Case**: **Write Miss** (写未命中)。 2.  **Figure**: Snoopy 侧所有状态指向 Invalid。 3.  **Table**: **Initial**: I -> M **Snoopy**: S/E -> I **Actions**: Bus Read-Invalidate (RWITM), Memory sends data. **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)
>


### 44. Cache Mapping Calculation (Cache 映射计算)

**题目 (Question):**
Consider a 2-way set associative mapping organization:
*   Memory size: 256 MB
*   Cache size: 4 MB
*   Block size: 64 Byte
Please answer:
1.  What is address format?
2.  Which set can memory address `1E2D3C4H` and `7654321H` be mapped to?
3.  The line with tag `88H` and set number `66H`, where can it write back to?

> **解析 (Explanation)**: **答案 (Answer)**: **1. 地址格式 (Address Format)**: Mem = 256MB = $2^{28}$ -> Address = 28 bits. Block = 64B = $2^6$ -> **Offset = 6 bits**. Cache = 4MB, Lines = 4MB/64B = $2^{16}$. 2-way Set Associative -> Sets = $2^{16} / 2 = 2^{15}$. **Set Index = 15 bits**. **Tag** = 28 - 15 - 6 = **7 bits**. Format: **Tag(7) | Set(15) | Offset(6)** **2. 映射组 (Mapped Set)**: **Address `1E2D3C4H`**: Bin: `0001 1110 0010 1101 0011 1100 0100` Offset (low 6): `000100` Set (next 15): `0 1111 0010 1101 00` -> Hex: `0F2D4`? No. Let's align: `0001111 000101101001111 000100` Wait, `1E2D3C4` = `0001 1110 0010 1101 0011 1100 0100` Remove low 6 bits (`000100`). Remaining: `0001 1110 0010 1101 0011 11` Take low 15 bits of remaining: `0 1101 0011 11` -> `000 1101 0011 11`? Let's use bit positions. Set is bits 6 to 20. `1E2D3C4`: Bit 0-3: 4 (0100) Bit 4-7: C (1100) -> Bits 4,5 are 00. Bit 6 is 1. Bit 7 is 1. ... **Calculation**: `(0x1E2D3C4 >> 6) & 0x7FFF` `0x1E2D3C4 / 64 = 0x78B4F` `0x78B4F & 0x7FFF = 0x0B4F` Mapped Set: **0B4F H** (2895) **Address `7654321H`**: `(0x7654321 >> 6) & 0x7FFF` `0x7654321 / 64 = 0x1D950C` `0x1D950C & 0x7FFF = 0x150C` Mapped Set: **150C H** **3. 写回地址 (Write Back Address)**: Tag = 88H (`10001000`? No, Tag is 7 bits. `88H` is 8 bits `10001000`. Maybe Tag is 8 bits? If Tag is 8 bits, then 8+15+6 = 29 bits. But Mem is 256MB (28 bits). Assuming Tag is `0x88` is a typo or implies high bits. Let's assume Tag=`1000100` (44H) or just use the value provided as "The Tag". Address = Tag || Set || Offset(0). Addr = `88H` << (15+6) | `66H` << 6. `88H` = `1000 1000`. (8 bits). If Tag is 7 bits, this is invalid. Assuming question implies specific bits. Let's just concatenate: `88` `66` `00` (Hex)? Address = `88` (Tag) `0066` (Set, padded) `00` (Offset). Base Address = `(0x88 << 21) | (0x66 << 6)` = `0x11000000 | 0x1980` = `0x11001980`. **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)
>


### 45. Micro-operations (微操作)

**题目 (Question):**
Show all the micro-operations for:
1.  `SUB R1, R2, R3` (R3 <- R1 - R2)
2.  `STORE R2, (R1)` (Mem[R1] <- R2)

> **解析 (Explanation)**: **答案 (Answer)**: **1. SUB R1, R2, R3 (Execute Cycle)**: **T0**: `R3 <- R1 - R2` (如果是寄存器-寄存器指令，通常在一个周期内完成 ALU 操作并写回) **2. STORE R2, (R1) (Execute Cycle)**: **T0**: `MAR <- R1` (将地址 R1 放入 MAR) **T1**: `MBR <- R2` (将数据 R2 放入 MBR) **T2**: `Memory[MAR] <- MBR` (执行写操作) **相关知识点**: [13-CPU结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/13-CPU结构.md)
>

