vhdl xil_defaultlib "AESL_sim_pkg.vhd"
sv work "glbl.v"
vhdl xil_defaultlib "AESL_automem_M.vhd"
vhdl xil_defaultlib "AESL_automem_Out_r.vhd"
vhdl xil_defaultlib "AESL_automem_V.vhd"
vhdl xil_defaultlib "matvec.autotb.vhd"
vhdl xil_defaultlib "matvec.vhd"
vhdl xil_defaultlib "matvec_flow_control_loop_pipe_sequential_init.vhd"
vhdl xil_defaultlib "matvec_matvec_Pipeline_VITIS_LOOP_7_1.vhd"
vhdl xil_defaultlib "matvec_mul_32s_32s_32_5_1.vhd"

