## 과목: 시스템 반도체 설계
![Verilog](https://img.shields.io/badge/Verilog-grey)
![Vivado](https://img.shields.io/badge/Vivado_2020.2-grey)
![VSCODE](https://img.shields.io/badge/VSCODE-grey?style=flat&logo=github&logoColor=blue)
![FPGA](https://img.shields.io/badge/FPGA-Basys3-blue)

## STORY(수업내용)
* Verilog 연습
* 프로젝트로 나아가는 과정
## PROJECT
* UART로 제어하는 다기능 디지털 시계 설계
* 목표: 전체 구조 모듈화
