1. 预检查
本节旨在为您提供概念性检查，以确定您是否从概念上理解该主题以及对此主题是否存在任何误解。 请回答以下问题的正确/错误，并附上解释：

1.1 CPU 中的每个硬件线程都使用共享缓存。

错误，每个线程都有自己的缓存，这可能导致缓存不一致。

1.2 原子性只能在单个 RISC-V 指令内得到保证。

错误的。load-reserve, store-conditional 允许跨多个指令不间断执行。

1.3 加速量与线程数量的增加成正比。

错误，并行操作通常会产生一些开销。 阿姆达尔定律表明，真正的加速不仅受到线程数量的影响，还受到无法加速的代码量的影响。