En la [[Arquitectura ABACUS]] el [[Secuenciador Central]] de la [[Unidad de Control]] tiene un distribuidor de fases que utilizando un **reloj** genera un cronograma de [[Se√±ales de Gobierno]] **regularmente espaciadas**, las cuales permiten llevar a cabo las operaciones de la [[Computadora]].

Cronograma para **instrucciones de procesamiento**:

![[Cronograma de Procesamiento.png]]

Cronograma para el **almacenamiento en memoria**:

![[Cronograma de Almacenamiento.png]]

Cronograma para la **puesta a cero del acumulador**:

![[Cronograma para la Puesta a Cero del Acumulador.png]]

Cronograma para **instrucciones de salto**:

![[Cronograma para Instrucciones de Salto.png]]
