Fitter report for vga_sync
Thu Apr 04 08:33:10 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 04 08:33:10 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; vga_sync                                   ;
; Top-level Entity Name              ; vga_sync                                   ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 658 / 15,408 ( 4 % )                       ;
;     Total combinational functions  ; 655 / 15,408 ( 4 % )                       ;
;     Dedicated logic registers      ; 255 / 15,408 ( 2 % )                       ;
; Total registers                    ; 255                                        ;
; Total pins                         ; 37 / 347 ( 11 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; pixel[0]       ; Missing drive strength and slew rate ;
; pixel[1]       ; Missing drive strength and slew rate ;
; pixel[2]       ; Missing drive strength and slew rate ;
; pixel[3]       ; Missing drive strength and slew rate ;
; pixel[4]       ; Missing drive strength and slew rate ;
; pixel[5]       ; Missing drive strength and slew rate ;
; pixel[6]       ; Missing drive strength and slew rate ;
; pixel[7]       ; Missing drive strength and slew rate ;
; pixel[8]       ; Missing drive strength and slew rate ;
; pixel[9]       ; Missing drive strength and slew rate ;
; pixel[10]      ; Missing drive strength and slew rate ;
; pixel[11]      ; Missing drive strength and slew rate ;
; h_video_on_out ; Missing drive strength and slew rate ;
; v_video_on_out ; Missing drive strength and slew rate ;
; linea2         ; Missing drive strength and slew rate ;
; vsync_out      ; Missing drive strength and slew rate ;
; hsync_out      ; Missing drive strength and slew rate ;
; Display1[0]    ; Missing drive strength and slew rate ;
; Display1[1]    ; Missing drive strength and slew rate ;
; Display1[2]    ; Missing drive strength and slew rate ;
; Display1[3]    ; Missing drive strength and slew rate ;
; Display1[4]    ; Missing drive strength and slew rate ;
; Display1[5]    ; Missing drive strength and slew rate ;
; Display1[6]    ; Missing drive strength and slew rate ;
; Display2[0]    ; Missing drive strength and slew rate ;
; Display2[1]    ; Missing drive strength and slew rate ;
; Display2[2]    ; Missing drive strength and slew rate ;
; Display2[3]    ; Missing drive strength and slew rate ;
; Display2[4]    ; Missing drive strength and slew rate ;
; Display2[5]    ; Missing drive strength and slew rate ;
; Display2[6]    ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 997 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 997 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 989     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Usuario/Documents/Digitales/Diseno en FPGA/vga_sync/output_files/vga_sync.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 658 / 15,408 ( 4 % ) ;
;     -- Combinational with no register       ; 403                  ;
;     -- Register only                        ; 3                    ;
;     -- Combinational with a register        ; 252                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 124                  ;
;     -- 3 input functions                    ; 271                  ;
;     -- <=2 input functions                  ; 260                  ;
;     -- Register only                        ; 3                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 330                  ;
;     -- arithmetic mode                      ; 325                  ;
;                                             ;                      ;
; Total registers*                            ; 255 / 17,068 ( 1 % ) ;
;     -- Dedicated logic registers            ; 255 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 50 / 963 ( 5 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 37 / 347 ( 11 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 4 / 20 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 4%         ;
; Maximum fan-out                             ; 161                  ;
; Highest non-global fan-out                  ; 135                  ;
; Total fan-out                               ; 2761                 ;
; Average fan-out                             ; 2.76                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 658 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 403                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;     -- Combinational with a register        ; 252                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 124                 ; 0                              ;
;     -- 3 input functions                    ; 271                 ; 0                              ;
;     -- <=2 input functions                  ; 260                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 330                 ; 0                              ;
;     -- arithmetic mode                      ; 325                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 255                 ; 0                              ;
;     -- Dedicated logic registers            ; 255 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 50 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 37                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2757                ; 4                              ;
;     -- Registered Connections               ; 1099                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 31                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; JoyStick1[0] ; AB19  ; 4        ; 35           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; JoyStick1[1] ; AB20  ; 4        ; 37           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; JoyStick2[0] ; AB17  ; 4        ; 28           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; JoyStick2[1] ; AA18  ; 4        ; 35           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk          ; G21   ; 6        ; 41           ; 15           ; 0            ; 53                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst          ; J6    ; 1        ; 0            ; 24           ; 0            ; 135                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Display1[0]    ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display1[1]    ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display1[2]    ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display1[3]    ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display1[4]    ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display1[5]    ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display1[6]    ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display2[0]    ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display2[1]    ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display2[2]    ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display2[3]    ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display2[4]    ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display2[5]    ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Display2[6]    ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; h_video_on_out ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hsync_out      ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; linea2         ; L15   ; 6        ; 41           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pixel[0]       ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[10]      ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[11]      ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[1]       ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[2]       ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[3]       ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[4]       ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[5]       ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[6]       ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[7]       ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[8]       ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pixel[9]       ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_video_on_out ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vsync_out      ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                 ; Use as regular IO        ; vsync_out               ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                 ; Use as regular IO        ; hsync_out               ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; pixel[3]                ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                    ; Use as regular IO        ; pixel[2]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; Display2[4]             ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; Display2[5]             ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; Display1[6]             ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; v_video_on_out          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; h_video_on_out          ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; Display1[0]             ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; Display1[1]             ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 33 ( 15 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 4 / 41 ( 10 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 16 / 43 ( 37 % ) ; 2.5V          ; --           ;
; 7        ; 16 / 47 ( 34 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; Display2[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; Display2[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; JoyStick2[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; JoyStick2[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; JoyStick1[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; JoyStick1[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; h_video_on_out                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; Display2[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; Display2[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; v_video_on_out                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; Display2[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; Display1[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; Display2[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; Display1[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; Display1[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; Display1[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; Display2[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; Display1[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; Display1[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; Display1[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; pixel[10]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; pixel[11]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; pixel[9]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; pixel[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; pixel[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; pixel[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; pixel[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; pixel[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; pixel[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; pixel[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; pixel[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; pixel[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; linea2                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; hsync_out                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; vsync_out                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                 ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                              ; Library Name ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------+--------------+
; |vga_sync                           ; 658 (1)     ; 255 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 37   ; 0            ; 403 (1)      ; 3 (0)             ; 252 (0)          ; |vga_sync                                                        ;              ;
;    |bin_to_sseg:Display1BLK|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |vga_sync|bin_to_sseg:Display1BLK                                ;              ;
;    |bin_to_sseg:Display2BLK|        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |vga_sync|bin_to_sseg:Display2BLK                                ;              ;
;    |controlDibujo:controlDibujoBLK| ; 439 (99)    ; 162 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (95)     ; 2 (0)             ; 160 (4)          ; |vga_sync|controlDibujo:controlDibujoBLK                         ;              ;
;       |ControlBarraL:BarraLBLK|     ; 41 (41)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 21 (21)          ; |vga_sync|controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK ;              ;
;       |ControlBarraR:BarraRBLK|     ; 43 (43)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 22 (22)          ; |vga_sync|controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK ;              ;
;       |ControlBolita:BolitaBLK|     ; 259 (259)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 1 (1)             ; 116 (116)        ; |vga_sync|controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK ;              ;
;    |horizontal:horizontalBLK|       ; 117 (0)     ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 1 (0)             ; 51 (0)           ; |vga_sync|horizontal:horizontalBLK                               ;              ;
;       |cont:BIST2|                  ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |vga_sync|horizontal:horizontalBLK|cont:BIST2                    ;              ;
;       |cont:BIST3|                  ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |vga_sync|horizontal:horizontalBLK|cont:BIST3                    ;              ;
;       |cont:BIST4|                  ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |vga_sync|horizontal:horizontalBLK|cont:BIST4                    ;              ;
;       |cont:BIST|                   ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |vga_sync|horizontal:horizontalBLK|cont:BIST                     ;              ;
;       |conth:BISTH|                 ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |vga_sync|horizontal:horizontalBLK|conth:BISTH                   ;              ;
;       |controlhorizontal:DUT|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |vga_sync|horizontal:horizontalBLK|controlhorizontal:DUT         ;              ;
;    |vertical:verticalBLK|           ; 87 (0)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 41 (0)           ; |vga_sync|vertical:verticalBLK                                   ;              ;
;       |cont:BIST2|                  ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |vga_sync|vertical:verticalBLK|cont:BIST2                        ;              ;
;       |cont:BIST3|                  ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; |vga_sync|vertical:verticalBLK|cont:BIST3                        ;              ;
;       |cont:BIST4|                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |vga_sync|vertical:verticalBLK|cont:BIST4                        ;              ;
;       |cont:BIST|                   ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |vga_sync|vertical:verticalBLK|cont:BIST                         ;              ;
;       |controlvertical:DUT|         ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |vga_sync|vertical:verticalBLK|controlvertical:DUT               ;              ;
;       |contv:BISTV|                 ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |vga_sync|vertical:verticalBLK|contv:BISTV                       ;              ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; pixel[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pixel[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; h_video_on_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v_video_on_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; linea2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display1[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display1[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display1[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display1[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display1[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display1[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display1[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display2[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display2[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display2[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display2[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display2[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display2[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Display2[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; JoyStick1[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; JoyStick2[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; JoyStick2[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; JoyStick1[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                           ;                   ;         ;
; rst                                                                           ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|pr_state                                ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[0]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[1]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[2]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[3]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[4]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[5]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[6]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST|temp[7]                             ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[0]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[1]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[2]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[3]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[4]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[5]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[6]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[7]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[8]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[9]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[10]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST2|temp[11]                           ; 0                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.dos                  ; 0                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.cuatro               ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.uno            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.cuatro         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[10]        ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[8]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[7]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[2]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[10]        ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[8]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[6]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[5]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[4]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[2]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[1]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[0]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[10]        ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[9]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[8]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[4]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[2]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[10]        ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[9]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[8]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[3]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[1]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[1]         ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[0]         ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[0]                                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[5]                                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[6]                                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[4]                                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[3]                                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[2]                                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST|temp[1]                                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.uno                  ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[7]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[6]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[0]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[8]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[5]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[4]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[3]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[2]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST4|temp[1]                            ; 0                 ; 6       ;
;      - vertical:verticalBLK|controlvertical:DUT|pr_state.tres                 ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[1]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[3]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[0]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[4]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST3|temp[2]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[1]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[0]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST4|temp[2]                                ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.tres           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[5]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[0]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[6]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[4]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[3]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[2]                            ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|cont:BIST3|temp[1]                            ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.lose   ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[3]~34   ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[8]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[7]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[6]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[9]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[5]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[4]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[3]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[2]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[1]                                ; 0                 ; 6       ;
;      - vertical:verticalBLK|cont:BIST2|temp[0]                                ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.normal ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.inicio ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LeftRight       ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[0]~0       ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[6]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[10]                          ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[8]                           ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[10]                              ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[9]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[8]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[7]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[6]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[5]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[4]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[3]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[2]                               ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[1]                               ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[7]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[5]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[3]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[4]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[2]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[9]                           ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[0]                               ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[1]                           ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[0]                           ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|rise            ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|pr_state.up     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|pr_state.stay   ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[1]~0       ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|pr_state.up     ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|pr_state.stay   ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[1]~0       ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.lbar   ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.rbar   ; 0                 ; 6       ;
;      - horizontal:horizontalBLK|conth:BISTH|temp[11]                          ; 0                 ; 6       ;
;      - vertical:verticalBLK|contv:BISTV|temp[11]                              ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.liminf ; 0                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.limsup ; 0                 ; 6       ;
; JoyStick1[0]                                                                  ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~0   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|combinational~0 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|combinational~2 ; 1                 ; 6       ;
; JoyStick2[0]                                                                  ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~0   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~0 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~2 ; 1                 ; 6       ;
; JoyStick2[1]                                                                  ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~0   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~0 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~2 ; 1                 ; 6       ;
; JoyStick1[1]                                                                  ;                   ;         ;
;      - controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~0   ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|combinational~0 ; 1                 ; 6       ;
;      - controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|combinational~2 ; 1                 ; 6       ;
+-------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                   ;
+------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                    ; PIN_G21            ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                    ; PIN_G21            ; 45      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[1]~0       ; LCCOMB_X29_Y20_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[1]~0       ; LCCOMB_X29_Y20_N26 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[0]~0       ; LCCOMB_X28_Y20_N20 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|combinational~0 ; LCCOMB_X30_Y22_N20 ; 66      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[3]~35   ; LCCOMB_X30_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[3]~56   ; LCCOMB_X30_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.normal ; FF_X28_Y20_N3      ; 48      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; horizontal:horizontalBLK|cont:BIST4|Equal0                             ; LCCOMB_X38_Y17_N24 ; 23      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; horizontal:horizontalBLK|cont:BIST4|Equal0                             ; LCCOMB_X38_Y17_N24 ; 31      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; rst                                                                    ; PIN_J6             ; 135     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; vertical:verticalBLK|cont:BIST2|Equal0                                 ; LCCOMB_X24_Y20_N4  ; 161     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; video_on                                                               ; LCCOMB_X23_Y24_N0  ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                            ;
+--------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                        ; PIN_G21            ; 45      ; 2                                    ; Global Clock         ; GCLK9            ; --                        ;
; horizontal:horizontalBLK|cont:BIST4|Equal0 ; LCCOMB_X38_Y17_N24 ; 31      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; vertical:verticalBLK|cont:BIST2|Equal0     ; LCCOMB_X24_Y20_N4  ; 161     ; 27                                   ; Global Clock         ; GCLK12           ; --                        ;
; video_on                                   ; LCCOMB_X23_Y24_N0  ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; rst~input                                                              ; 135     ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|combinational~0 ; 66      ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.normal ; 48      ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[3]~56   ; 32      ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[3]~35   ; 32      ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.inicio ; 28      ;
; horizontal:horizontalBLK|cont:BIST4|Equal0                             ; 22      ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|rise            ; 21      ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LeftRight       ; 21      ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[1]~0       ; 20      ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[1]~0       ; 20      ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[0]~0       ; 20      ;
; vertical:verticalBLK|cont:BIST|Equal0~1                                ; 19      ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|pr_state.up     ; 18      ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|pr_state.up     ; 18      ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos            ; 16      ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.dos                  ; 14      ;
; horizontal:horizontalBLK|cont:BIST|Equal0~1                            ; 13      ;
; horizontal:horizontalBLK|cont:BIST|Equal0~0                            ; 13      ;
; vertical:verticalBLK|cont:BIST2|Equal0                                 ; 12      ;
; horizontal:horizontalBLK|cont:BIST2|Equal0~3                           ; 12      ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.cuatro         ; 12      ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.uno            ; 10      ;
; controlDibujo:controlDibujoBLK|pixel[0]                                ; 9       ;
; vertical:verticalBLK|contv:BISTV|Equal0~3                              ; 9       ;
; horizontal:horizontalBLK|conth:BISTH|Equal0~3                          ; 9       ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.tres           ; 9       ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.uno                  ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[3]      ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[2]      ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[1]      ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[0]      ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[3]      ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[2]      ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[1]      ; 9       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[0]      ; 9       ;
; clk~input                                                              ; 8       ;
; horizontal:horizontalBLK|conth:BISTH|temp[7]                           ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[1]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[2]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[3]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[4]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[5]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[6]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[7]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[8]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[9]                               ; 8       ;
; vertical:verticalBLK|contv:BISTV|temp[10]                              ; 8       ;
; horizontal:horizontalBLK|cont:BIST3|Equal0~1                           ; 8       ;
; horizontal:horizontalBLK|cont:BIST|Equal0~2                            ; 8       ;
; horizontal:horizontalBLK|conth:BISTH|temp[9]                           ; 7       ;
; horizontal:horizontalBLK|conth:BISTH|temp[2]                           ; 7       ;
; horizontal:horizontalBLK|conth:BISTH|temp[4]                           ; 7       ;
; horizontal:horizontalBLK|conth:BISTH|temp[3]                           ; 7       ;
; horizontal:horizontalBLK|conth:BISTH|temp[5]                           ; 7       ;
; horizontal:horizontalBLK|conth:BISTH|temp[6]                           ; 7       ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.tres                 ; 7       ;
; horizontal:horizontalBLK|conth:BISTH|temp[8]                           ; 6       ;
; horizontal:horizontalBLK|conth:BISTH|temp[10]                          ; 6       ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.cuatro               ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[3]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[8]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[9]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[10]        ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[4]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[8]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[9]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[10]        ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[2]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[8]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[4]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[1]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[2]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[5]         ; 6       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[6]         ; 6       ;
; horizontal:horizontalBLK|conth:BISTH|temp[1]                           ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[5]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[6]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[7]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[8]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[9]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[10]        ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|combinational~2 ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[5]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[6]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[7]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[8]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[9]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[10]        ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[2]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[4]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[5]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[6]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[7]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[3]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[5]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[6]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[7]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[9]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[3]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[7]         ; 5       ;
; vertical:verticalBLK|cont:BIST3|Equal0~1                               ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[1]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[10]        ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|DerB[0]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[7]         ; 5       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~23     ; 4       ;
; horizontal:horizontalBLK|conth:BISTH|temp[0]                           ; 4       ;
; vertical:verticalBLK|contv:BISTV|temp[0]                               ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|combinational~5 ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan4~2     ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[2]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[3]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[4]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[2]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[3]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[4]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[5]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[6]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[7]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[8]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[9]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[10]        ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[0]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|InfB[1]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[2]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[3]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[4]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[2]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[3]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[4]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[5]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[6]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[7]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[8]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[9]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[10]        ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan11~0    ; 4       ;
; vertical:verticalBLK|cont:BIST4|temp[2]                                ; 4       ;
; vertical:verticalBLK|cont:BIST4|temp[0]                                ; 4       ;
; vertical:verticalBLK|cont:BIST4|temp[1]                                ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[8]         ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[10]        ; 4       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[2]         ; 4       ;
; JoyStick1[1]~input                                                     ; 3       ;
; JoyStick2[1]~input                                                     ; 3       ;
; JoyStick2[0]~input                                                     ; 3       ;
; JoyStick1[0]~input                                                     ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~21     ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~20     ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|combinational~3 ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[1]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[1]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan8~1     ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[1]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[1]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan5~2     ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan11~2    ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[5]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[6]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[9]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[3]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[4]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.lose   ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[0]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|IzqB[1]         ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~20   ; 3       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~18    ; 3       ;
; controlDibujo:controlDibujoBLK|nx_state                                ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~1 ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|combinational~1 ; 2       ;
; vertical:verticalBLK|contv:BISTV|temp[11]                              ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|temp[11]                          ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~1   ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|Equal0~1                          ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|SupB[0]         ; 2       ;
; horizontal:horizontalBLK|conth:BISTH|Equal0~0                          ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[0]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[1]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[2]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[3]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[4]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[5]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[9]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[6]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[7]                                ; 2       ;
; vertical:verticalBLK|cont:BIST2|temp[8]                                ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|combinational~1 ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan11~1    ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[3]~34   ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[1]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[2]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[3]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[4]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[6]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[0]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST3|temp[5]                            ; 2       ;
; vertical:verticalBLK|controlvertical:DUT|Selector0~0                   ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[2]                                ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[4]                                ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[0]                                ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[3]                                ; 2       ;
; vertical:verticalBLK|cont:BIST3|temp[1]                                ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[1]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[2]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[3]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[4]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[5]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[8]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[0]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[6]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST4|temp[7]                            ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[1]                                 ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[2]                                 ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[3]                                 ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[4]                                 ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[6]                                 ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[5]                                 ; 2       ;
; vertical:verticalBLK|cont:BIST|temp[0]                                 ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[1]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[2]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[3]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[4]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[5]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[6]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[7]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[8]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[9]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[11]                           ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[0]                            ; 2       ;
; horizontal:horizontalBLK|cont:BIST2|temp[10]                           ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[1]                             ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[2]                             ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[3]                             ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[4]                             ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[7]                             ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[0]                             ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[5]                             ; 2       ;
; horizontal:horizontalBLK|cont:BIST|temp[6]                             ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~20    ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~18    ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[31]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[30]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[29]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[28]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[27]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[26]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[25]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[24]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[23]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[22]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[21]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[20]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[19]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[18]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[17]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[16]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[31]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[30]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[29]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[28]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[27]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[26]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[25]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[24]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[23]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[22]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[21]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[20]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[19]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[18]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[17]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[16]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[15]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[14]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[13]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[12]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[11]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[10]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[9]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[8]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[7]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[6]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[5]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[4]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[15]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[14]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[13]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[12]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[11]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[10]     ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[9]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[8]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[7]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[6]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[5]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[4]      ; 2       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[1]~2       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[5]~1       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|SupR[8]~0       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[1]~6       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[2]~5       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[3]~4       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[4]~3       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[5]~2       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|InfR[7]~1       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[1]~2       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[5]~1       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|SupL[8]~0       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[1]~6       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[2]~5       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[3]~4       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[4]~3       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[5]~2       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|InfL[7]~1       ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan3~6     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan3~3     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan3~23    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[3]~38   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[3]~35   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[3]~119  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan8~2     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan3~22    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~28     ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~59                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~58                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~57                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~56                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~55                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~54                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~53                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~52                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~51                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~50                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~49                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~48                           ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~27     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~26     ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~35                               ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~25     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~24     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|pr_state~7      ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~3 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|LessThan3~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|LessThan2~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|LessThan2~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~2 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|LessThan3~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|LessThan1~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|combinational~0 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|pr_state~7      ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|LessThan3~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|LessThan2~2     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|LessThan2~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|LessThan2~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|combinational~2 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|LessThan3~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|LessThan1~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|combinational~0 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector0~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.limsup ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.liminf ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~27         ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~32                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~31                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~30                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~29                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~28                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~27                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~26                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~25                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~24                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~23                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~22                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Equal0~2                              ; 1       ;
; vertical:verticalBLK|contv:BISTV|Equal0~1                              ; 1       ;
; vertical:verticalBLK|contv:BISTV|Equal0~0                              ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Equal0~2                          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector129~0   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector128~0   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector1~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.rbar   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state.lbar   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|pr_state.stay   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~27         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~26         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector32~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~26         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector30~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~25         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~24         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~23         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~22         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector25~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector24~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|pr_state.stay   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector23~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector61~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector57~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector56~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector55~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~19         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector63~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~3   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~2   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector131~0   ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~29                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~28                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~27                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~26                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~25                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~24                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~23                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~20                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~19                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~18                                ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~12                        ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~11                        ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~10                        ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~9                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~8                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~7                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~6                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~5                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~4                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~3                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~2                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~1                         ; 1       ;
; controlDibujo:controlDibujoBLK|combinational~0                         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector87~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector89~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~22         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector93~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector97~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector96~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector95~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector92~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector91~0    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~26         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~25         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector121~0   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector119~0   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector122~0   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~22         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Selector127~0   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|pr_state~22     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|combinational~4 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan4~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan4~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan8~0     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan5~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan5~0     ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Add0~20                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Add0~19                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Add0~18                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Add0~17                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Add0~16                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Add0~13                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Add0~12                            ; 1       ;
; horizontal:horizontalBLK|controlhorizontal:DUT|Selector2~0             ; 1       ;
; vertical:verticalBLK|cont:BIST4|temp~2                                 ; 1       ;
; vertical:verticalBLK|cont:BIST4|temp~1                                 ; 1       ;
; vertical:verticalBLK|cont:BIST4|temp~0                                 ; 1       ;
; vertical:verticalBLK|cont:BIST3|Add0~14                                ; 1       ;
; vertical:verticalBLK|cont:BIST3|Add0~13                                ; 1       ;
; vertical:verticalBLK|cont:BIST3|Add0~10                                ; 1       ;
; vertical:verticalBLK|cont:BIST3|Add0~9                                 ; 1       ;
; vertical:verticalBLK|cont:BIST3|Add0~4                                 ; 1       ;
; vertical:verticalBLK|controlvertical:DUT|Selector2~0                   ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~26                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~25                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~24                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~23                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~22                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~21                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~18                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~17                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Add0~16                            ; 1       ;
; vertical:verticalBLK|controlvertical:DUT|Selector0~1                   ; 1       ;
; vertical:verticalBLK|cont:BIST2|Equal0~1                               ; 1       ;
; vertical:verticalBLK|cont:BIST2|Equal0~0                               ; 1       ;
; vertical:verticalBLK|cont:BIST|Add0~20                                 ; 1       ;
; vertical:verticalBLK|cont:BIST|Add0~19                                 ; 1       ;
; vertical:verticalBLK|cont:BIST|Add0~18                                 ; 1       ;
; vertical:verticalBLK|cont:BIST|Add0~17                                 ; 1       ;
; vertical:verticalBLK|cont:BIST|Add0~16                                 ; 1       ;
; vertical:verticalBLK|cont:BIST|Add0~13                                 ; 1       ;
; vertical:verticalBLK|cont:BIST|Add0~2                                  ; 1       ;
; horizontal:horizontalBLK|controlhorizontal:DUT|Selector0~0             ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~35                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~34                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~33                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~32                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~31                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~30                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~29                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~28                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~27                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~26                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~23                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Add0~22                            ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~23                             ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~22                             ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~21                             ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~20                             ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~19                             ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~16                             ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~15                             ; 1       ;
; horizontal:horizontalBLK|cont:BIST|Add0~14                             ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~9        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~8        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~7        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~6        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~5        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~9        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~8        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~7        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~6        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~5        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~4        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~3        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~2        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~1        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal1~0        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~4        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~3        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~2        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~1        ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Equal0~0        ; 1       ;
; horizontal:horizontalBLK|controlhorizontal:DUT|Selector3~0             ; 1       ;
; horizontal:horizontalBLK|cont:BIST3|Equal0~0                           ; 1       ;
; vertical:verticalBLK|controlvertical:DUT|Selector3~0                   ; 1       ;
; vertical:verticalBLK|cont:BIST3|Equal0~0                               ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Equal0~1                           ; 1       ;
; horizontal:horizontalBLK|cont:BIST4|Equal0~0                           ; 1       ;
; vertical:verticalBLK|controlvertical:DUT|Selector1~0                   ; 1       ;
; vertical:verticalBLK|cont:BIST|Equal0~0                                ; 1       ;
; horizontal:horizontalBLK|controlhorizontal:DUT|Selector1~0             ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Equal0~2                           ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Equal0~1                           ; 1       ;
; horizontal:horizontalBLK|cont:BIST2|Equal0~0                           ; 1       ;
; controlDibujo:controlDibujoBLK|pr_state                                ; 1       ;
; bin_to_sseg:Display2BLK|Mux0~0                                         ; 1       ;
; bin_to_sseg:Display2BLK|Mux1~0                                         ; 1       ;
; bin_to_sseg:Display2BLK|Mux2~0                                         ; 1       ;
; bin_to_sseg:Display2BLK|Mux3~0                                         ; 1       ;
; bin_to_sseg:Display2BLK|Mux4~0                                         ; 1       ;
; bin_to_sseg:Display2BLK|Mux5~0                                         ; 1       ;
; bin_to_sseg:Display2BLK|Mux6~0                                         ; 1       ;
; bin_to_sseg:Display1BLK|Mux0~0                                         ; 1       ;
; bin_to_sseg:Display1BLK|Mux1~0                                         ; 1       ;
; bin_to_sseg:Display1BLK|Mux2~0                                         ; 1       ;
; bin_to_sseg:Display1BLK|Mux3~0                                         ; 1       ;
; bin_to_sseg:Display1BLK|Mux4~0                                         ; 1       ;
; bin_to_sseg:Display1BLK|Mux5~0                                         ; 1       ;
; bin_to_sseg:Display1BLK|Mux6~0                                         ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~33                               ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~46                           ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~21                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~20                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~19                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~18                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~17                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~16                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~15                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~14                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~13                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~12                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~11                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~10                               ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~9                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~8                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~7                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~6                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~5                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~4                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~3                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~2                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~1                                ; 1       ;
; vertical:verticalBLK|contv:BISTV|Add0~0                                ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~45                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~44                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~43                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~42                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~41                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~40                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~39                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~38                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~37                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~36                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~35                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~34                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~33                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~32                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~31                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~30                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~29                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~28                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~27                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~26                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~25                           ; 1       ;
; horizontal:horizontalBLK|conth:BISTH|Add0~24                           ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add0~0          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraR:BarraRBLK|Add1~0          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add0~0          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBarraL:BarraLBLK|Add1~0          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~20         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~19         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add0~0          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~24         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~23         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~22         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~21         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~20         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add1~0          ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~21                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~17                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~16                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~15                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~14                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~13                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~12                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~11                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~10                                ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~9                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~8                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~7                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~6                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~5                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~4                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~3                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~2                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~1                                 ; 1       ;
; vertical:verticalBLK|cont:BIST2|Add0~0                                 ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~18                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~17                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~15                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~13                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~11                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~9                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~7                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~5                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~3                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan3~1                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~18                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~17                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~15                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~13                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~11                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~9                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~7                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~5                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~3                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan2~1                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~20                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~19                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~17                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~15                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~13                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~11                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~9                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~7                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~5                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~3                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan13~1                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~20                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~19                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~17                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~15                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~13                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~11                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~9                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~7                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~5                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~3                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan11~1                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~20                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~19                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~17                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~15                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~13                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~11                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~9                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~7                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~5                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~3                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan12~1                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~20                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~19                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~17                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~15                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~13                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~11                           ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~9                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~7                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~5                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~3                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan10~1                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~18                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~17                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~15                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~13                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~11                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~9                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~7                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~5                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~3                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan7~1                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~18                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~17                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~15                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~13                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~11                            ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~9                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~7                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~5                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~3                             ; 1       ;
; controlDibujo:controlDibujoBLK|LessThan6~1                             ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~23         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~21         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~20         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~19         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~11         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~10         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add4~0          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~23         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~21         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~20         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~19         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~18         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~17         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~16         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~15         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~14         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~13         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~12         ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~9          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~8          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~7          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~6          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~5          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~4          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~3          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~2          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~1          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|Add5~0          ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~19   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~17   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~15   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~13   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~11   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~9    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~7    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~5    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~3    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan10~1    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~17    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~15    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~13    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~11    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~9     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~7     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~5     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~3     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan9~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~19    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~17    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~15    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~13    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~11    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~9     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~7     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~5     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~3     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan7~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~17    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~15    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~13    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~11    ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~9     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~7     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~5     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~3     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|LessThan6~1     ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[31]~96  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[30]~95  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[30]~94  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[29]~93  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[29]~92  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[28]~91  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[28]~90  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[27]~89  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[27]~88  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[26]~87  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[26]~86  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[25]~85  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[25]~84  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[24]~83  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[24]~82  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[23]~81  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[23]~80  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[22]~79  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[22]~78  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[21]~77  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[21]~76  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[20]~75  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[20]~74  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[19]~73  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[19]~72  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[18]~71  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[18]~70  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[17]~69  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[17]~68  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[16]~67  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[16]~66  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[31]~117 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[30]~116 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[30]~115 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[29]~114 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[29]~113 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[28]~112 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[28]~111 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[27]~110 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[27]~109 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[26]~108 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[26]~107 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[25]~106 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[25]~105 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[24]~104 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[24]~103 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[23]~102 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[23]~101 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[22]~100 ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[22]~99  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[21]~98  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[21]~97  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[20]~96  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[20]~95  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[19]~94  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[19]~93  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[18]~92  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[18]~91  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[17]~90  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[17]~89  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[16]~88  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[16]~87  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[15]~86  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[15]~85  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[14]~84  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[14]~83  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[13]~82  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[13]~81  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[12]~80  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[12]~79  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[11]~78  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[11]~77  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[10]~76  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[10]~75  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[9]~74   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[9]~73   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[8]~72   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[8]~71   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[7]~70   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[7]~69   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[6]~68   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[6]~67   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[5]~66   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[5]~65   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[4]~64   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player2[4]~63   ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[15]~65  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[15]~64  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[14]~63  ; 1       ;
; controlDibujo:controlDibujoBLK|ControlBolita:BolitaBLK|player1[14]~62  ; 1       ;
+------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 837 / 47,787 ( 2 % )   ;
; C16 interconnects           ; 12 / 1,804 ( < 1 % )   ;
; C4 interconnects            ; 293 / 31,272 ( < 1 % ) ;
; Direct links                ; 248 / 47,787 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 319 / 15,408 ( 2 % )   ;
; R24 interconnects           ; 11 / 1,775 ( < 1 % )   ;
; R4 interconnects            ; 419 / 41,310 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.16) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 4                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 2                            ;
; 16                                          ; 27                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.92) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 20                           ;
; 1 Clock                            ; 34                           ;
; 1 Clock enable                     ; 20                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 5                            ;
; 2 Clock enables                    ; 5                            ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.98) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 5                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 5                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.06) ; Number of LABs  (Total = 50) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 4                            ;
; 7                                               ; 7                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 6                            ;
; 12                                              ; 5                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.88) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 5                            ;
; 4                                            ; 5                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 34           ; 0            ; 34           ; 0            ; 0            ; 37        ; 34           ; 0            ; 37        ; 37        ; 0            ; 31           ; 0            ; 0            ; 6            ; 0            ; 31           ; 6            ; 0            ; 0            ; 0            ; 31           ; 0            ; 0            ; 0            ; 0            ; 0            ; 37        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 37           ; 3            ; 37           ; 37           ; 0         ; 3            ; 37           ; 0         ; 0         ; 37           ; 6            ; 37           ; 37           ; 31           ; 37           ; 6            ; 31           ; 37           ; 37           ; 37           ; 6            ; 37           ; 37           ; 37           ; 37           ; 37           ; 0         ; 37           ; 37           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pixel[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; h_video_on_out     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_video_on_out     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; linea2             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync_out          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync_out          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display1[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display1[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display1[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display1[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display1[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display1[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display1[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display2[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display2[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display2[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display2[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display2[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display2[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Display2[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; JoyStick1[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; JoyStick2[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; JoyStick2[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; JoyStick1[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                 ;
+---------------------------------------------+---------------------------------------------+-------------------+
; Source Clock(s)                             ; Destination Clock(s)                        ; Delay Added in ns ;
+---------------------------------------------+---------------------------------------------+-------------------+
; clk                                         ; clk                                         ; 41.1              ;
; horizontal:horizontalBLK|cont:BIST4|temp[0] ; horizontal:horizontalBLK|cont:BIST4|temp[0] ; 13.6              ;
+---------------------------------------------+---------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                 ;
+-------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; Source Register                                             ; Destination Register                                        ; Delay Added in ns ;
+-------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; horizontal:horizontalBLK|cont:BIST2|temp[9]                 ; 2.331             ;
; vertical:verticalBLK|cont:BIST2|temp[8]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[7]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[6]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[9]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[5]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[4]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[3]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[2]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[1]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; vertical:verticalBLK|cont:BIST2|temp[0]                     ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 2.147             ;
; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 2.065             ;
; horizontal:horizontalBLK|cont:BIST4|temp[7]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; horizontal:horizontalBLK|cont:BIST4|temp[6]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; horizontal:horizontalBLK|cont:BIST4|temp[8]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; horizontal:horizontalBLK|cont:BIST4|temp[5]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; horizontal:horizontalBLK|cont:BIST4|temp[4]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; horizontal:horizontalBLK|cont:BIST4|temp[3]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; horizontal:horizontalBLK|cont:BIST4|temp[2]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; horizontal:horizontalBLK|cont:BIST4|temp[1]                 ; horizontal:horizontalBLK|cont:BIST4|temp[0]                 ; 1.426             ;
; vertical:verticalBLK|controlvertical:DUT|pr_state.dos       ; vertical:verticalBLK|controlvertical:DUT|pr_state.tres      ; 0.748             ;
; horizontal:horizontalBLK|cont:BIST2|temp[10]                ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[11]                ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[9]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[8]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[7]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[6]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[5]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[4]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[3]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[2]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[6]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[5]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[7]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[4]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[3]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[2]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[0]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST|temp[1]                  ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.uno ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[0]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
; horizontal:horizontalBLK|cont:BIST2|temp[1]                 ; horizontal:horizontalBLK|controlhorizontal:DUT|pr_state.dos ; 0.355             ;
+-------------------------------------------------------------+-------------------------------------------------------------+-------------------+
Note: This table only shows the top 42 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "vga_sync"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 37 total pins
    Info (169086): Pin h_video_on_out not assigned to an exact location on the device
    Info (169086): Pin v_video_on_out not assigned to an exact location on the device
    Info (169086): Pin linea2 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_sync.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[7]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[6]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[8]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[5]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[4]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[3]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[2]
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|temp[1]
Info (176353): Automatically promoted node vertical:verticalBLK|cont:BIST2|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~21
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~16
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~14
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~12
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~10
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~8
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~6
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~4
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~2
        Info (176357): Destination node vertical:verticalBLK|cont:BIST2|Add0~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node horizontal:horizontalBLK|cont:BIST4|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vertical:verticalBLK|controlvertical:DUT|pr_state.dos
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~0
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~19
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~14
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~12
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~10
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~8
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~6
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~4
        Info (176357): Destination node horizontal:horizontalBLK|cont:BIST4|Add0~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node video_on 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 0 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.84 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Usuario/Documents/Digitales/Diseno en FPGA/vga_sync/output_files/vga_sync.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5001 megabytes
    Info: Processing ended: Thu Apr 04 08:33:11 2019
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Usuario/Documents/Digitales/Diseno en FPGA/vga_sync/output_files/vga_sync.fit.smsg.


