<?xml version="1.0" encoding="UTF-8" standalone="no" ?><Component xmlns="http://actel.com/sweng/afi"><name>CorePCS</name><vendor>Actel</vendor><library>DirectCore</library><version>3.6.103</version><fileSets><fileSet fileSetId="STIMULUS_FILESET"><file fileid="0"><name>rtl\vlog\test\user\testbench.v</name><fileType>verilogSource</fileType><vendorExtensions><ModuleUnderTest>testbench</ModuleUnderTest><SimulationTime>-all</SimulationTime></vendorExtensions></file><file fileid="1"><name>coreparameters.v</name><fileType>verilogSource</fileType><vendorExtensions><isIncludeFile/></vendorExtensions></file></fileSet><fileSet fileSetId="HDL_FILESET"><file fileid="2"><name>rtl\vlog\core\CorePCS.v</name><fileType>verilogSource</fileType></file><file fileid="3"><name>rtl\vlog\core\DEC_DATA.v</name><fileType>verilogSource</fileType></file><file fileid="4"><name>rtl\vlog\core\DEC_ERR.v</name><fileType>verilogSource</fileType></file><file fileid="5"><name>rtl\vlog\core\DEC_RD.v</name><fileType>verilogSource</fileType></file><file fileid="6"><name>rtl\vlog\core\DECODER.v</name><fileType>verilogSource</fileType></file><file fileid="7"><name>rtl\vlog\core\ENC_D.v</name><fileType>verilogSource</fileType></file><file fileid="8"><name>rtl\vlog\core\ENC_FLIP.v</name><fileType>verilogSource</fileType></file><file fileid="9"><name>rtl\vlog\core\ENC_K.v</name><fileType>verilogSource</fileType></file><file fileid="10"><name>rtl\vlog\core\ENCODER.v</name><fileType>verilogSource</fileType></file><file fileid="11"><name>rtl\vlog\core\MUX4X1.v</name><fileType>verilogSource</fileType></file><file fileid="12"><name>rtl\vlog\core\MUX32X1.v</name><fileType>verilogSource</fileType></file><file fileid="13"><name>rtl\vlog\core\MUX32X6.v</name><fileType>verilogSource</fileType></file><file fileid="14"><name>rtl\vlog\core\BUF_DATA.v</name><fileType>verilogSource</fileType></file><file fileid="15"><name>rtl\vlog\core\DECODER_CI.v</name><fileType>verilogSource</fileType></file><file fileid="16"><name>rtl\vlog\core\DECODER_CO.v</name><fileType>verilogSource</fileType></file><file fileid="17"><name>rtl\vlog\core\DEC_RD_L.v</name><fileType>verilogSource</fileType></file><file fileid="18"><name>rtl\vlog\core\DEC_RD_U.v</name><fileType>verilogSource</fileType></file><file fileid="19"><name>rtl\vlog\core\DEC_WA.v</name><fileType>verilogSource</fileType></file><file fileid="20"><name>rtl\vlog\core\ENCODER_64B80B.v</name><fileType>verilogSource</fileType></file><file fileid="21"><name>rtl\vlog\core\ENCODER_L.v</name><fileType>verilogSource</fileType></file><file fileid="22"><name>rtl\vlog\core\ENCODER_N.v</name><fileType>verilogSource</fileType></file><file fileid="23"><name>rtl\vlog\core\ENCODER_U.v</name><fileType>verilogSource</fileType></file><file fileid="24"><name>rtl\vlog\core\WORD_ALIGNER_10.v</name><fileType>verilogSource</fileType></file><file fileid="25"><name>rtl\vlog\core\WORD_ALIGNER_80.v</name><fileType>verilogSource</fileType></file><file fileid="26"><name>rtl\vlog\core\RESET_SYNC.v</name><fileType>verilogSource</fileType></file></fileSet></fileSets><hwModel><views><view><fileSetRef>STIMULUS_FILESET</fileSetRef><name>SIMULATION</name></view><view><fileSetRef>HDL_FILESET</fileSetRef><name>HDL</name></view></views></hwModel></Component>