[
  {
    "name": "賴建宏",
    "email": "ee12245@ntut.edu.tw",
    "latestUpdate": "2025-05-26 19:39:14",
    "objective": "本課程在訓練學生如何使用 Verilog 來分析、設計與模擬數位 IC。目前規劃：\n1. Verilog HDL 的介紹\n2. 數位邏輯與電路原理\n3. 微處理機的結構、原理與設計\n\n導入生成式 AI 礁島如何真實架構出一個 Micro-processor",
    "schedule": "This course trains students how to use Verilog to analyze, design and simulate digital ICs. Current plans:\n1. Introduction to Verilog HDL\n2. Digital logic and circuit principles\n3. Structure, principle and design of microprocessor",
    "scorePolicy": "不限年齡與性別，也沒有筆試！期中與期末均須能獨立完成一個數位晶片的設計並模擬呈現出其成果，兩部份各佔 50%",
    "materials": "References:\n\nFundamentals of Digital Logic with Verilog Design\nFPGA Prototyping with Verilog examples\n\n均已有 PDF 檔案；另附有一些我自己做的範例程式，屆時上課主要用 : https://edaplayground.com/",
    "consultation": "ext. 2237",
    "課程對應SDGs指標": "SDG5：性別平等（Gender Equality）SDG8：尊嚴就業與經濟發展（Decent Work and Economic Growth）SDG9：產業創新與基礎設施（Industry, Innovation and Infrastructure）",
    "課程是否導入AI": "● 使用生成式 AI 作為教學過程的輔助工具（Use generative AI tools as an aid to the teaching process）● 鼓勵學生使用生成式 AI 工具（Encourage students to use generative AI tools）● 使用生成式 AI 進行課堂即時互動（Use generative AI for real-time classroom interaction）",
    "remarks": "",
    "foreignLanguageTextbooks": true
  }
]
