# 分工

1. CPU 实现（王西平、徐懿）
2. SoC和外设（陈嘉杰）

# 进度

1. 安装和配置 Vivado 2018.3 环境
2. 适配了龙芯的 Function Test （AXI/SRAM都支持），可以运行第一个测例，然后死于没有实现访存
3. 添加了额外的调试信号，用于 trace 的生成和测试
4. 实现了自定义的测试样例（位运算、跳转和算术）和相应的 testbench
5. 给 IF 添加了多周期取指的支持，并且在测试的时候可以调整读取周期

# 下一周计划

1. 实现访存指令和 CP0 寄存器，能够龙芯的一部分 Function Test
2. 实现异常处理
3. 实现多周期指令，如除法，乘加等
4. 拿到实验箱，跑一下龙芯提供的 FPGA test
5. 拿现成的 USB IP 接到 PHY 上进行测试

