Fitter report for DSO
Sun Jan 13 01:48:15 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Jan 13 01:48:15 2019       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; DSO                                         ;
; Top-level Entity Name           ; DSO                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Preliminary                                 ;
; Logic utilization (in ALMs)     ; 4,585 / 32,070 ( 14 % )                     ;
; Total registers                 ; 521                                         ;
; Total pins                      ; 43 / 457 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 122,880 / 4,065,280 ( 3 % )                 ;
; Total DSP Blocks                ; 6 / 87 ( 7 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI TX Channels          ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.42        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  47.6%      ;
;     Processor 4            ;  46.9%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; ADC_CONVS      ; Missing drive strength and slew rate ;
; ADC_DIN        ; Missing drive strength and slew rate ;
; ADC_SCLK       ; Missing drive strength and slew rate ;
; vga_hs         ; Missing drive strength and slew rate ;
; vga_vs         ; Missing drive strength and slew rate ;
; vga_blank_n    ; Missing drive strength and slew rate ;
; vga_sync       ; Missing drive strength and slew rate ;
; 25Mclk_vga     ; Missing drive strength and slew rate ;
; color_data[23] ; Missing drive strength and slew rate ;
; color_data[22] ; Missing drive strength and slew rate ;
; color_data[21] ; Missing drive strength and slew rate ;
; color_data[20] ; Missing drive strength and slew rate ;
; color_data[19] ; Missing drive strength and slew rate ;
; color_data[18] ; Missing drive strength and slew rate ;
; color_data[17] ; Missing drive strength and slew rate ;
; color_data[16] ; Missing drive strength and slew rate ;
; color_data[15] ; Missing drive strength and slew rate ;
; color_data[14] ; Missing drive strength and slew rate ;
; color_data[13] ; Missing drive strength and slew rate ;
; color_data[12] ; Missing drive strength and slew rate ;
; color_data[11] ; Missing drive strength and slew rate ;
; color_data[10] ; Missing drive strength and slew rate ;
; color_data[9]  ; Missing drive strength and slew rate ;
; color_data[8]  ; Missing drive strength and slew rate ;
; color_data[7]  ; Missing drive strength and slew rate ;
; color_data[6]  ; Missing drive strength and slew rate ;
; color_data[5]  ; Missing drive strength and slew rate ;
; color_data[4]  ; Missing drive strength and slew rate ;
; color_data[3]  ; Missing drive strength and slew rate ;
; color_data[2]  ; Missing drive strength and slew rate ;
; color_data[1]  ; Missing drive strength and slew rate ;
; color_data[0]  ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                    ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                  ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                   ;                  ;                       ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                   ;                  ;                       ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                   ;                  ;                       ;
; AD_ctr:DSO_AD_ctr|ADC_CONVS~CLKENA0                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                   ;                  ;                       ;
; rst~inputCLKENA0                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[0]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[0]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[0]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[1]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[1]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[1]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[2]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[2]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[2]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[3]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[3]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[3]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[4]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[4]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[4]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[5]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[5]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[5]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[6]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[6]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[6]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[7]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[7]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[7]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[8]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[8]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[8]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[8]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[8]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[8]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[8]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[8]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[8]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[8]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[9]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[9]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[9]~_Duplicate_1                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[9]~SCLR_LUT                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[9]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[9]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[9]~_Duplicate_2                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[9]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[9]~_Duplicate_2                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[9]~_Duplicate_3                                                                  ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[10]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[10]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[10]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[10]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[10]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[10]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[10]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[10]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[10]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[10]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[11]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[11]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[11]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[11]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[11]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[11]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[11]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[11]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[11]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[11]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[12]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[12]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[12]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[12]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[12]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[12]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[12]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[12]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[12]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[12]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[13]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[13]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[13]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[13]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[13]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[13]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[13]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[13]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[13]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[13]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[14]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[14]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[14]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[14]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[14]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[14]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[14]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[14]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[14]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[14]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[15]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[15]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[15]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[15]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[15]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[15]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[15]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[15]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[15]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[15]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[16]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[16]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[16]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[16]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[16]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[16]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[16]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[16]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[16]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[16]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[17]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~353                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[17]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[17]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[17]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[17]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~357                                                                                      ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[17]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[17]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[17]~_Duplicate_2                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; BY               ;                       ;
; measuring:DSO_meas|trigger_count[17]~_Duplicate_2                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[17]~_Duplicate_3                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[18]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[18]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[18]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[18]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[18]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[18]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[18]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[19]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[19]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[19]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[19]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[19]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[19]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[19]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[20]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[20]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[20]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[20]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[20]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[20]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[20]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[21]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[21]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[21]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[21]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[21]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[21]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[21]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[22]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[22]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[22]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[22]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[22]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[22]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[22]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[23]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[23]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[23]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[23]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[23]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[23]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[23]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[24]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[24]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[24]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[24]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[24]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[24]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[24]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[25]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[25]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[25]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[25]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[25]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[25]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[25]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[26]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[26]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[26]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[26]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[26]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[26]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[26]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[27]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[27]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[27]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[27]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[27]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[27]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[27]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[28]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[28]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[28]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[28]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[28]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[28]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[28]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[29]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[29]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[29]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[29]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[29]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[29]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[29]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[30]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[30]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[30]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[30]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[30]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[30]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[30]~_Duplicate_2                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[31]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult2~12                                                                                       ; AY               ;                       ;
; measuring:DSO_meas|trigger_count[31]                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[31]~_Duplicate_1                                                                 ; Q                ;                       ;
; measuring:DSO_meas|trigger_count[31]~SCLR_LUT                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                   ;                  ;                       ;
; measuring:DSO_meas|trigger_count[31]~_Duplicate_1                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|Mult1~12                                                                                       ; AX               ;                       ;
; measuring:DSO_meas|trigger_count[31]~_Duplicate_1                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; measuring:DSO_meas|trigger_count[31]~_Duplicate_2                                                                 ; Q                ;                       ;
; AD_ctr:DSO_AD_ctr|counter[6]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AD_ctr:DSO_AD_ctr|counter[6]~DUPLICATE                                                                            ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a2~DUPLICATE ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[0]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[0]~DUPLICATE                     ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[2]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[2]~DUPLICATE                     ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[3]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[3]~DUPLICATE                     ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[4]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[4]~DUPLICATE                     ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[8]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[8]~DUPLICATE                     ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[10]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[10]~DUPLICATE                    ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[12]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|delayed_wrptr_g[12]~DUPLICATE                    ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[0]~DUPLICATE                             ;                  ;                       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[11]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[11]~DUPLICATE                            ;                  ;                       ;
; measuring:DSO_meas|maxvol[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; measuring:DSO_meas|maxvol[0]~DUPLICATE                                                                            ;                  ;                       ;
; measuring:DSO_meas|maxvol[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; measuring:DSO_meas|maxvol[3]~DUPLICATE                                                                            ;                  ;                       ;
; measuring:DSO_meas|maxvol[8]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; measuring:DSO_meas|maxvol[8]~DUPLICATE                                                                            ;                  ;                       ;
; measuring:DSO_meas|precount[20]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; measuring:DSO_meas|precount[20]~DUPLICATE                                                                         ;                  ;                       ;
; measuring:DSO_meas|precount[23]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; measuring:DSO_meas|precount[23]~DUPLICATE                                                                         ;                  ;                       ;
; measuring:DSO_meas|precount[24]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; measuring:DSO_meas|precount[24]~DUPLICATE                                                                         ;                  ;                       ;
; measuring:DSO_meas|re[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; measuring:DSO_meas|re[1]~DUPLICATE                                                                                ;                  ;                       ;
; vga_ctr:DSO_VGA|cnt_hs[9]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|cnt_hs[9]~DUPLICATE                                                                               ;                  ;                       ;
; vga_ctr:DSO_VGA|cnt_hs[11]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|cnt_hs[11]~DUPLICATE                                                                              ;                  ;                       ;
; vga_ctr:DSO_VGA|cnt_vs[5]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|cnt_vs[5]~DUPLICATE                                                                               ;                  ;                       ;
; vga_ctr:DSO_VGA|cnt_vs[7]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|cnt_vs[7]~DUPLICATE                                                                               ;                  ;                       ;
; vga_ctr:DSO_VGA|cnt_vs[8]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|cnt_vs[8]~DUPLICATE                                                                               ;                  ;                       ;
; vga_ctr:DSO_VGA|divider_25hz[7]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|divider_25hz[7]~DUPLICATE                                                                         ;                  ;                       ;
; vga_ctr:DSO_VGA|divider_25hz[8]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|divider_25hz[8]~DUPLICATE                                                                         ;                  ;                       ;
; vga_ctr:DSO_VGA|divider_25hz[12]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|divider_25hz[12]~DUPLICATE                                                                        ;                  ;                       ;
; vga_ctr:DSO_VGA|divider_25hz[18]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctr:DSO_VGA|divider_25hz[18]~DUPLICATE                                                                        ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9207 ) ; 0.00 % ( 0 / 9207 )        ; 0.00 % ( 0 / 9207 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9207 ) ; 0.00 % ( 0 / 9207 )        ; 0.00 % ( 0 / 9207 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9193 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Quartus/VHDL/DSO/output_files/DSO.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,585 / 32,070      ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 4,585               ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,530 / 32,070      ; 14 %  ;
;         [a] ALMs used for LUT logic and registers           ; 171                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,283               ;       ;
;         [c] ALMs used for registers                         ; 76                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 90 / 32,070         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 145 / 32,070        ; < 1 % ;
;         [a] Due to location constrained logic               ; 26                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ;       ;
;         [c] Due to LAB input limits                         ; 119                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 636 / 3,207         ; 20 %  ;
;     -- Logic LABs                                           ; 636                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 8,612               ;       ;
;     -- 7 input functions                                    ; 12                  ;       ;
;     -- 6 input functions                                    ; 246                 ;       ;
;     -- 5 input functions                                    ; 2,258               ;       ;
;     -- 4 input functions                                    ; 2,294               ;       ;
;     -- <=3 input functions                                  ; 3,802               ;       ;
; Combinational ALUT usage for route-throughs                 ; 51                  ;       ;
; Dedicated logic registers                                   ; 521                 ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 493 / 64,140        ; < 1 % ;
;         -- Secondary logic registers                        ; 28 / 64,140         ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 494                 ;       ;
;         -- Routing optimization registers                   ; 27                  ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 43 / 457            ; 9 %   ;
;     -- Clock pins                                           ; 4 / 8               ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21              ; 0 %   ;
;                                                             ;                     ;       ;
; Hard processor system peripheral utilization                ;                     ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )       ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )       ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )       ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )       ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )       ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )       ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )       ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )       ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )       ;       ;
;                                                             ;                     ;       ;
; Global signals                                              ; 5                   ;       ;
; M10K blocks                                                 ; 15 / 397            ; 4 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 122,880 / 4,065,280 ; 3 %   ;
; Total block memory implementation bits                      ; 153,600 / 4,065,280 ; 4 %   ;
; Total DSP Blocks                                            ; 6 / 87              ; 7 %   ;
; Fractional PLLs                                             ; 1 / 6               ; 17 %  ;
; Global clocks                                               ; 5 / 16              ; 31 %  ;
; Quadrant clocks                                             ; 0 / 66              ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100             ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4% / 4% / 4%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 23% / 22% / 27%     ;       ;
; Maximum fan-out                                             ; 272                 ;       ;
; Highest non-global fan-out                                  ; 145                 ;       ;
; Total fan-out                                               ; 35770               ;       ;
; Average fan-out                                             ; 3.85                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4585 / 32070 ( 14 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4585                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4530 / 32070 ( 14 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 171                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4283                  ; 0                              ;
;         [c] ALMs used for registers                         ; 76                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 90 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 145 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 26                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 119                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 636 / 3207 ( 20 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 636                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8612                  ; 0                              ;
;     -- 7 input functions                                    ; 12                    ; 0                              ;
;     -- 6 input functions                                    ; 246                   ; 0                              ;
;     -- 5 input functions                                    ; 2258                  ; 0                              ;
;     -- 4 input functions                                    ; 2294                  ; 0                              ;
;     -- <=3 input functions                                  ; 3802                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 51                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 493 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 28 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 494                   ; 0                              ;
;         -- Routing optimization registers                   ; 27                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 41                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 122880                ; 0                              ;
; Total block memory implementation bits                      ; 153600                ; 0                              ;
; M10K block                                                  ; 15 / 397 ( 3 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 6 / 87 ( 6 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 4 / 116 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 380                   ; 0                              ;
;     -- Registered Input Connections                         ; 376                   ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 380                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 36154                 ; 443                            ;
;     -- Registered Connections                               ; 2801                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 380                            ;
;     -- hard_block:auto_generated_inst                       ; 380                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 11                    ; 2                              ;
;     -- Output Ports                                         ; 32                    ; 5                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; 50Mclk         ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADC_DOUT       ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; hscan_switch   ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 44                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; model_sel      ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; pause          ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 37                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; rst            ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 191                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; save           ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 37                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; trigvol_switch ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; vga_left       ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; vga_right      ; W15   ; 3B       ; 40           ; 0            ; 0            ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; vga_vol_switch ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; 25Mclk_vga     ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_CONVS      ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_DIN        ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK       ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[0]  ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[10] ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[11] ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[12] ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[13] ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[14] ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[15] ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[16] ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[17] ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[18] ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[19] ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[1]  ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[20] ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[21] ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[22] ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[23] ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[2]  ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[3]  ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[4]  ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[5]  ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[6]  ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[7]  ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[8]  ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; color_data[9]  ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_blank_n    ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_hs         ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_sync       ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_vs         ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 6 / 32 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 8 / 48 ( 17 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; 25Mclk_vga                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; color_data[16]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; hscan_switch                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; pause                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; vga_vol_switch                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; model_sel                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A       ; save                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; trigvol_switch                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; 50Mclk                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; ADC_CONVS                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; ADC_SCLK                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B       ; ADC_DOUT                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B       ; ADC_DIN                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; vga_hs                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; color_data[19]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; color_data[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; vga_sync                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; color_data[20]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; color_data[17]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; vga_vs                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; color_data[21]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; color_data[15]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; color_data[22]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; color_data[18]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; vga_blank_n                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; color_data[14]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; color_data[23]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; color_data[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; color_data[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; color_data[11]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; color_data[12]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; color_data[13]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; color_data[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; color_data[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; color_data[10]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; color_data[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; color_data[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; color_data[8]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; color_data[9]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; color_data[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; vga_right                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; vga_left                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                               ;
+-----------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                     ;                           ;
+-----------------------------------------------------------------------------------------------------+---------------------------+
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                     ; Integer PLL               ;
;     -- PLL Location                                                                                 ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                      ; none                      ;
;     -- PLL Bandwidth                                                                                ; Auto (Low)                ;
;         -- PLL Bandwidth Range                                                                      ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                    ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                   ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                            ; 400.0 MHz                 ;
;     -- PLL Operation Mode                                                                           ; Direct                    ;
;     -- PLL Freq Min Lock                                                                            ; 37.500000 MHz             ;
;     -- PLL Freq Max Lock                                                                            ; 100.000000 MHz            ;
;     -- PLL Enable                                                                                   ; On                        ;
;     -- PLL Fractional Division                                                                      ; N/A                       ;
;     -- M Counter                                                                                    ; 8                         ;
;     -- N Counter                                                                                    ; 1                         ;
;     -- PLL Refclk Select                                                                            ;                           ;
;             -- PLL Refclk Select Location                                                           ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                   ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                   ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                      ; N/A                       ;
;             -- CORECLKIN source                                                                     ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                   ; N/A                       ;
;             -- PLLIQCLKIN source                                                                    ; N/A                       ;
;             -- RXIQCLKIN source                                                                     ; N/A                       ;
;             -- CLKIN(0) source                                                                      ; 50Mclk~input              ;
;             -- CLKIN(1) source                                                                      ; N/A                       ;
;             -- CLKIN(2) source                                                                      ; N/A                       ;
;             -- CLKIN(3) source                                                                      ; N/A                       ;
;     -- PLL Output Counter                                                                           ;                           ;
;         -- PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                               ; 40.0 MHz                  ;
;             -- Output Clock Location                                                                ; PLLOUTPUTCOUNTER_X0_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                               ; Off                       ;
;             -- Duty Cycle                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                            ; 10                        ;
;             -- C Counter PH Mux PRST                                                                ; 0                         ;
;             -- C Counter PRST                                                                       ; 1                         ;
;         -- PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                               ; 25.0 MHz                  ;
;             -- Output Clock Location                                                                ; PLLOUTPUTCOUNTER_X0_Y7_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                               ; Off                       ;
;             -- Duty Cycle                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                            ; 16                        ;
;             -- C Counter PH Mux PRST                                                                ; 0                         ;
;             -- C Counter PRST                                                                       ; 1                         ;
;         -- PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                               ; 0.8 MHz                   ;
;             -- Output Clock Location                                                                ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                               ; Off                       ;
;             -- Duty Cycle                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                            ; 500                       ;
;             -- C Counter PH Mux PRST                                                                ; 0                         ;
;             -- C Counter PRST                                                                       ; 1                         ;
;                                                                                                     ;                           ;
+-----------------------------------------------------------------------------------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                      ; Library Name ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; |DSO                                          ; 4585.0 (0.5)         ; 4529.0 (0.5)                     ; 88.0 (0.0)                                        ; 144.0 (0.0)                      ; 0.0 (0.0)            ; 8612 (1)            ; 521 (0)                   ; 0 (0)         ; 122880            ; 15    ; 6          ; 43   ; 0            ; |DSO                                                                                                                     ; work         ;
;    |AD_ctr:DSO_AD_ctr|                        ; 31.6 (31.6)          ; 37.7 (37.7)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|AD_ctr:DSO_AD_ctr                                                                                                   ; work         ;
;    |FIFO:DSO_FIFO|                            ; 78.8 (0.0)           ; 88.5 (0.0)                       ; 9.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 124 (0)                   ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO                                                                                                       ; work         ;
;       |dcfifo:dcfifo_component|               ; 78.8 (0.0)           ; 88.5 (0.0)                       ; 9.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 124 (0)                   ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component                                                                               ; work         ;
;          |dcfifo_p3r1:auto_generated|         ; 78.8 (19.0)          ; 88.5 (23.4)                      ; 9.7 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (20)            ; 124 (52)                  ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated                                                    ; work         ;
;             |a_gray2bin_rab:rdptr_g_gray2bin| ; 3.9 (3.9)            ; 3.9 (3.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_gray2bin_rab:rdptr_g_gray2bin                    ; work         ;
;             |a_gray2bin_rab:rs_dgwp_gray2bin| ; 3.4 (3.4)            ; 3.8 (3.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_gray2bin_rab:rs_dgwp_gray2bin                    ; work         ;
;             |a_graycounter_mdc:wrptr_g1p|     ; 13.5 (13.5)          ; 16.2 (16.2)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p                        ; work         ;
;             |a_graycounter_qv6:rdptr_g1p|     ; 15.3 (15.3)          ; 15.5 (15.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p                        ; work         ;
;             |alt_synch_pipe_1e8:rs_dgwp|      ; 3.2 (0.0)            ; 4.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp                         ; work         ;
;                |dffpipe_te9:dffpipe11|        ; 3.2 (3.2)            ; 4.8 (4.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11   ; work         ;
;             |altsyncram_ms91:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|altsyncram_ms91:fifo_ram                           ; work         ;
;             |dffpipe_se9:rs_brp|              ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp                                 ; work         ;
;             |dffpipe_se9:rs_bwp|              ; 3.1 (3.1)            ; 3.4 (3.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp                                 ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|   ; 4.0 (4.0)            ; 4.7 (4.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                      ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|   ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                      ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|  ; 3.9 (3.9)            ; 4.0 (4.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                     ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|  ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                     ; work         ;
;    |FIFO_ctr:DSO_FIFO_ctr|                    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|FIFO_ctr:DSO_FIFO_ctr                                                                                               ; work         ;
;    |PLL:DSO_PLL|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|PLL:DSO_PLL                                                                                                         ; PLL          ;
;       |PLL_0002:pll_inst|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|PLL:DSO_PLL|PLL_0002:pll_inst                                                                                       ; PLL          ;
;          |altera_pll:altera_pll_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i                                                               ; work         ;
;    |RAM:DSO_RAM|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|RAM:DSO_RAM                                                                                                         ; work         ;
;       |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|RAM:DSO_RAM|altsyncram:altsyncram_component                                                                         ; work         ;
;          |altsyncram_7ht1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated                                          ; work         ;
;    |RAM_ctr:DSO_RAM_ctr|                      ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|RAM_ctr:DSO_RAM_ctr                                                                                                 ; work         ;
;    |RAM_save:inst8|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|RAM_save:inst8                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|RAM_save:inst8|altsyncram:altsyncram_component                                                                      ; work         ;
;          |altsyncram_7ht1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40960             ; 5     ; 0          ; 0    ; 0            ; |DSO|RAM_save:inst8|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated                                       ; work         ;
;    |addr_counter:DSO_addr_counter|            ; 8.9 (8.9)            ; 9.0 (9.0)                        ; 1.1 (1.1)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|addr_counter:DSO_addr_counter                                                                                       ; work         ;
;    |biplexers:DSO_biplexers|                  ; 23.6 (23.6)          ; 26.8 (26.8)                      ; 4.7 (4.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 78 (78)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|biplexers:DSO_biplexers                                                                                             ; work         ;
;    |measuring:DSO_meas|                       ; 3664.8 (192.9)       ; 3561.5 (204.3)                   ; 32.4 (23.7)                                       ; 135.7 (12.3)                     ; 0.0 (0.0)            ; 6971 (261)          ; 210 (210)                 ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |DSO|measuring:DSO_meas                                                                                                  ; work         ;
;       |lpm_divide:Div0|                       ; 29.3 (0.0)           ; 29.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div0                                                                                  ; work         ;
;          |lpm_divide_hbm:auto_generated|      ; 29.3 (0.0)           ; 29.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_nlh:divider|     ; 29.3 (0.0)           ; 29.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                        ; work         ;
;                |alt_u_div_kve:divider|        ; 29.3 (29.3)          ; 29.3 (29.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider  ; work         ;
;       |lpm_divide:Div1|                       ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div1                                                                                  ; work         ;
;          |lpm_divide_ebm:auto_generated|      ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_klh:divider|     ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                        ; work         ;
;                |alt_u_div_eve:divider|        ; 35.5 (35.5)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider  ; work         ;
;       |lpm_divide:Div10|                      ; 90.5 (0.0)           ; 90.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div10                                                                                 ; work         ;
;          |lpm_divide_fbm:auto_generated|      ; 90.5 (0.0)           ; 90.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider|     ; 90.5 (0.0)           ; 90.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_gve:divider|        ; 90.5 (90.5)          ; 90.5 (90.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (181)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider ; work         ;
;       |lpm_divide:Div2|                       ; 591.1 (0.0)          ; 564.7 (0.0)                      ; 3.4 (0.0)                                         ; 29.8 (0.0)                       ; 0.0 (0.0)            ; 1137 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div2                                                                                  ; work         ;
;          |lpm_divide_oqo:auto_generated|      ; 591.1 (0.0)          ; 564.7 (0.0)                      ; 3.4 (0.0)                                         ; 29.8 (0.0)                       ; 0.0 (0.0)            ; 1137 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated                                                    ; work         ;
;             |abs_divider_4dg:divider|         ; 591.1 (10.0)         ; 564.7 (9.5)                      ; 3.4 (0.0)                                         ; 29.8 (0.5)                       ; 0.0 (0.0)            ; 1137 (19)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider                            ; work         ;
;                |alt_u_div_o2f:divider|        ; 572.9 (572.9)        ; 545.2 (545.2)                    ; 1.5 (1.5)                                         ; 29.3 (29.3)                      ; 0.0 (0.0)            ; 1086 (1086)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider      ; work         ;
;                |lpm_abs_4p9:my_abs_den|       ; 8.2 (8.2)            ; 10.0 (10.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den     ; work         ;
;       |lpm_divide:Div3|                       ; 601.9 (0.0)          ; 569.7 (0.0)                      ; 1.5 (0.0)                                         ; 33.8 (0.0)                       ; 0.0 (0.0)            ; 1131 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div3                                                                                  ; work         ;
;          |lpm_divide_qqo:auto_generated|      ; 601.9 (0.0)          ; 569.7 (0.0)                      ; 1.5 (0.0)                                         ; 33.8 (0.0)                       ; 0.0 (0.0)            ; 1131 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated                                                    ; work         ;
;             |abs_divider_4dg:divider|         ; 601.9 (7.0)          ; 569.7 (6.5)                      ; 1.5 (0.0)                                         ; 33.8 (0.5)                       ; 0.0 (0.0)            ; 1131 (13)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider                            ; work         ;
;                |alt_u_div_o2f:divider|        ; 579.3 (579.3)        ; 547.5 (547.5)                    ; 1.5 (1.5)                                         ; 33.3 (33.3)                      ; 0.0 (0.0)            ; 1086 (1086)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider      ; work         ;
;                |lpm_abs_4p9:my_abs_den|       ; 15.7 (15.7)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den     ; work         ;
;       |lpm_divide:Div4|                       ; 623.4 (0.0)          ; 597.5 (0.0)                      ; 2.2 (0.0)                                         ; 28.1 (0.0)                       ; 0.0 (0.0)            ; 1200 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div4                                                                                  ; work         ;
;          |lpm_divide_rqo:auto_generated|      ; 623.4 (0.0)          ; 597.5 (0.0)                      ; 2.2 (0.0)                                         ; 28.1 (0.0)                       ; 0.0 (0.0)            ; 1200 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated                                                    ; work         ;
;             |abs_divider_4dg:divider|         ; 623.4 (10.5)         ; 597.5 (10.5)                     ; 2.2 (0.0)                                         ; 28.1 (0.0)                       ; 0.0 (0.0)            ; 1200 (21)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider                            ; work         ;
;                |alt_u_div_o2f:divider|        ; 588.7 (588.7)        ; 561.0 (561.0)                    ; 0.3 (0.3)                                         ; 28.1 (28.1)                      ; 0.0 (0.0)            ; 1115 (1115)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider      ; work         ;
;                |lpm_abs_4p9:my_abs_den|       ; 8.2 (8.2)            ; 10.0 (10.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den     ; work         ;
;                |lpm_abs_4p9:my_abs_num|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num     ; work         ;
;       |lpm_divide:Div5|                       ; 631.1 (0.0)          ; 605.3 (0.0)                      ; 1.7 (0.0)                                         ; 27.4 (0.0)                       ; 0.0 (0.0)            ; 1201 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div5                                                                                  ; work         ;
;          |lpm_divide_rqo:auto_generated|      ; 631.1 (0.0)          ; 605.3 (0.0)                      ; 1.7 (0.0)                                         ; 27.4 (0.0)                       ; 0.0 (0.0)            ; 1201 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated                                                    ; work         ;
;             |abs_divider_4dg:divider|         ; 631.1 (10.3)         ; 605.3 (10.3)                     ; 1.7 (0.0)                                         ; 27.4 (0.0)                       ; 0.0 (0.0)            ; 1201 (21)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider                            ; work         ;
;                |alt_u_div_o2f:divider|        ; 588.9 (588.9)        ; 563.3 (563.3)                    ; 1.8 (1.8)                                         ; 27.4 (27.4)                      ; 0.0 (0.0)            ; 1116 (1116)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider      ; work         ;
;                |lpm_abs_4p9:my_abs_den|       ; 15.7 (15.7)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den     ; work         ;
;                |lpm_abs_4p9:my_abs_num|       ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num     ; work         ;
;       |lpm_divide:Div6|                       ; 70.8 (0.0)           ; 70.0 (0.0)                       ; 0.5 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div6                                                                                  ; work         ;
;          |lpm_divide_3dm:auto_generated|      ; 70.8 (0.0)           ; 70.0 (0.0)                       ; 0.5 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div6|lpm_divide_3dm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_9nh:divider|     ; 70.8 (0.0)           ; 70.0 (0.0)                       ; 0.5 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div6|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                        ; work         ;
;                |alt_u_div_p2f:divider|        ; 70.8 (70.8)          ; 70.0 (70.0)                      ; 0.5 (0.5)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 140 (140)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div6|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_p2f:divider  ; work         ;
;       |lpm_divide:Div7|                       ; 113.5 (0.0)          ; 111.8 (0.0)                      ; 0.0 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 226 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div7                                                                                  ; work         ;
;          |lpm_divide_0dm:auto_generated|      ; 113.5 (0.0)          ; 111.8 (0.0)                      ; 0.0 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 226 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_6nh:divider|     ; 113.5 (0.0)          ; 111.8 (0.0)                      ; 0.0 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 226 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider                        ; work         ;
;                |alt_u_div_i2f:divider|        ; 113.5 (113.5)        ; 111.8 (111.8)                    ; 0.0 (0.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 226 (226)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider  ; work         ;
;       |lpm_divide:Div8|                       ; 134.2 (0.0)          ; 133.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 268 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div8                                                                                  ; work         ;
;          |lpm_divide_scm:auto_generated|      ; 134.2 (0.0)          ; 133.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 268 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_2nh:divider|     ; 134.2 (0.0)          ; 133.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 268 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider                        ; work         ;
;                |alt_u_div_a2f:divider|        ; 134.2 (134.2)        ; 133.5 (133.5)                    ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 268 (268)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider  ; work         ;
;       |lpm_divide:Div9|                       ; 124.7 (0.0)          ; 124.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div9                                                                                  ; work         ;
;          |lpm_divide_jbm:auto_generated|      ; 124.7 (0.0)          ; 124.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_plh:divider|     ; 124.7 (0.0)          ; 124.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                        ; work         ;
;                |alt_u_div_nve:divider|        ; 124.7 (124.7)        ; 124.7 (124.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (250)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider  ; work         ;
;       |lpm_divide:Mod0|                       ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod0                                                                                  ; work         ;
;          |lpm_divide_h3m:auto_generated|      ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod0|lpm_divide_h3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_klh:divider|     ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                        ; work         ;
;                |alt_u_div_eve:divider|        ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider  ; work         ;
;       |lpm_divide:Mod1|                       ; 30.0 (0.0)           ; 30.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod1                                                                                  ; work         ;
;          |lpm_divide_h3m:auto_generated|      ; 30.0 (0.0)           ; 30.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_klh:divider|     ; 30.0 (0.0)           ; 30.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                        ; work         ;
;                |alt_u_div_eve:divider|        ; 30.0 (30.0)          ; 30.3 (30.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider  ; work         ;
;       |lpm_divide:Mod2|                       ; 37.8 (0.0)           ; 37.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod2                                                                                  ; work         ;
;          |lpm_divide_h3m:auto_generated|      ; 37.8 (0.0)           ; 37.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_klh:divider|     ; 37.8 (0.0)           ; 37.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                        ; work         ;
;                |alt_u_div_eve:divider|        ; 37.8 (37.8)          ; 37.5 (37.5)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider  ; work         ;
;       |lpm_divide:Mod3|                       ; 13.3 (0.0)           ; 13.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod3                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|      ; 13.3 (0.0)           ; 13.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod3|lpm_divide_i3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_llh:divider|     ; 13.3 (0.0)           ; 13.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod3|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                        ; work         ;
;                |alt_u_div_gve:divider|        ; 13.3 (13.3)          ; 13.3 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod3|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider  ; work         ;
;       |lpm_divide:Mod4|                       ; 30.3 (0.0)           ; 30.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod4                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|      ; 30.3 (0.0)           ; 30.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_llh:divider|     ; 30.3 (0.0)           ; 30.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                        ; work         ;
;                |alt_u_div_gve:divider|        ; 30.3 (30.3)          ; 30.3 (30.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider  ; work         ;
;       |lpm_divide:Mod5|                       ; 52.0 (0.0)           ; 52.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod5                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|      ; 52.0 (0.0)           ; 52.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_llh:divider|     ; 52.0 (0.0)           ; 52.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                        ; work         ;
;                |alt_u_div_gve:divider|        ; 52.0 (52.0)          ; 52.3 (52.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (104)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider  ; work         ;
;       |lpm_divide:Mod6|                       ; 68.8 (0.0)           ; 68.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod6                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|      ; 68.8 (0.0)           ; 68.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_llh:divider|     ; 68.8 (0.0)           ; 68.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                        ; work         ;
;                |alt_u_div_gve:divider|        ; 68.8 (68.8)          ; 68.8 (68.8)                      ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider  ; work         ;
;       |lpm_divide:Mod7|                       ; 84.8 (0.0)           ; 84.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 170 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod7                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|      ; 84.8 (0.0)           ; 84.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 170 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_llh:divider|     ; 84.8 (0.0)           ; 84.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 170 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                        ; work         ;
;                |alt_u_div_gve:divider|        ; 84.8 (84.8)          ; 84.8 (84.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 170 (170)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider  ; work         ;
;       |lpm_divide:Mod8|                       ; 92.8 (0.0)           ; 93.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod8                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|      ; 92.8 (0.0)           ; 93.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_llh:divider|     ; 92.8 (0.0)           ; 93.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                        ; work         ;
;                |alt_u_div_gve:divider|        ; 92.8 (92.8)          ; 93.7 (93.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 185 (185)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider  ; work         ;
;    |trigger_sec:DSO_trigger_sec|              ; 23.5 (23.5)          ; 30.0 (30.0)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|trigger_sec:DSO_trigger_sec                                                                                         ; work         ;
;    |vga_ctr:DSO_VGA|                          ; 750.4 (420.8)        ; 771.0 (440.2)                    ; 26.5 (25.0)                                       ; 5.9 (5.6)                        ; 0.0 (0.0)            ; 1330 (670)          ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA                                                                                                     ; work         ;
;       |lpm_divide:Div0|                       ; 98.3 (0.0)           ; 98.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 196 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div0                                                                                     ; work         ;
;          |lpm_divide_obm:auto_generated|      ; 98.3 (0.0)           ; 98.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 196 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated                                                       ; work         ;
;             |sign_div_unsign_ulh:divider|     ; 98.3 (0.0)           ; 98.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 196 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider                           ; work         ;
;                |alt_u_div_20f:divider|        ; 98.3 (98.3)          ; 98.0 (98.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 196 (196)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider     ; work         ;
;       |lpm_divide:Div1|                       ; 66.8 (0.0)           ; 66.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div1                                                                                     ; work         ;
;          |lpm_divide_kbm:auto_generated|      ; 66.8 (0.0)           ; 66.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated                                                       ; work         ;
;             |sign_div_unsign_rlh:divider|     ; 66.8 (0.0)           ; 66.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider                           ; work         ;
;                |alt_u_div_rve:divider|        ; 66.8 (66.8)          ; 66.8 (66.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider     ; work         ;
;       |lpm_divide:Mod0|                       ; 87.0 (0.0)           ; 87.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod0                                                                                     ; work         ;
;          |lpm_divide_n3m:auto_generated|      ; 87.0 (0.0)           ; 87.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated                                                       ; work         ;
;             |sign_div_unsign_qlh:divider|     ; 87.0 (0.0)           ; 87.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                           ; work         ;
;                |alt_u_div_qve:divider|        ; 87.0 (87.0)          ; 87.0 (87.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (175)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider     ; work         ;
;       |lpm_divide:Mod1|                       ; 77.5 (0.0)           ; 79.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod1                                                                                     ; work         ;
;          |lpm_divide_n3m:auto_generated|      ; 77.5 (0.0)           ; 79.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated                                                       ; work         ;
;             |sign_div_unsign_qlh:divider|     ; 77.5 (0.0)           ; 79.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                           ; work         ;
;                |alt_u_div_qve:divider|        ; 77.5 (77.5)          ; 79.0 (79.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (155)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DSO|vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider     ; work         ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ADC_CONVS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_hs         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_vs         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_blank_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_sync       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; 25Mclk_vga     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; color_data[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; 50Mclk         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hscan_switch   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; vga_vol_switch ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; save           ; Input    ; -- ; --   ; (2)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; model_sel      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pause          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_DOUT       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; trigvol_switch ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; vga_left       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; vga_right      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                            ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                         ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; 50Mclk                                                                                      ;                   ;         ;
;      - vga_ctr:DSO_VGA|clk_25M                                                              ; 0                 ; 0       ;
; hscan_switch                                                                                ;                   ;         ;
;      - measuring:DSO_meas|precheck~16                                                       ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~48                                                         ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data~9                                                         ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data~10                                                        ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data~11                                                        ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data~34                                                        ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data[17]~60                                                    ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data~68                                                        ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|Selector0~0                                                        ; 1                 ; 0       ;
;      - measuring:DSO_meas|volout[11]~0                                                      ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|Selector6~0                                                        ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqout[17]~10                                                    ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~0                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~1                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~2                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~3                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~4                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~6                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|precheck~3                                                        ; 1                 ; 0       ;
;      - measuring:DSO_meas|precheck~6                                                        ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~8                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~9                                                          ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~11                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~13                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~14                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~15                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~17                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~18                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~20                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~22                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~23                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~25                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~27                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~28                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~30                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~32                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~33                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~35                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~36                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~38                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~40                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~42                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~43                                                         ; 1                 ; 0       ;
;      - measuring:DSO_meas|freqBi~45                                                         ; 1                 ; 0       ;
; vga_vol_switch                                                                              ;                   ;         ;
;      - vga_ctr:DSO_VGA|i_temp[9]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[8]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[7]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[6]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[5]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[4]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[3]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[2]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[1]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|i_temp[0]                                                            ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data~82                                                        ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data[17]~59                                                    ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|color_data~86                                                        ; 1                 ; 0       ;
; rst                                                                                         ;                   ;         ;
;      - AD_ctr:DSO_AD_ctr|loopnum[1]~0                                                       ; 1                 ; 0       ;
;      - trigger_sec:DSO_trigger_sec|pre[9]~0                                                 ; 1                 ; 0       ;
;      - trigger_sec:DSO_trigger_sec|counter[2]~0                                             ; 1                 ; 0       ;
;      - trigger_sec:DSO_trigger_sec|trigger_FIFOR                                            ; 1                 ; 0       ;
;      - PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - rst~inputCLKENA0                                                                     ; 1                 ; 0       ;
; save                                                                                        ;                   ;         ;
;      - RAM_ctr:DSO_RAM_ctr|Selector2~0                                                      ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[4]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[5]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[6]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[7]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[0]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[1]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[2]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[3]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[8]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[9]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[10]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[11]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[8]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[9]                                                ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[10]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[11]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[19]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[18]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[13]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[14]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[21]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[22]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[20]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[23]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[17]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[16]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[12]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|freq_saved[15]                                               ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[4]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[5]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[6]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[7]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[0]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[1]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[2]                                                 ; 1                 ; 2       ;
;      - biplexers:DSO_biplexers|vol_saved[3]                                                 ; 1                 ; 2       ;
; model_sel                                                                                   ;                   ;         ;
;      - biplexers:DSO_biplexers|state                                                        ; 1                 ; 0       ;
; pause                                                                                       ;                   ;         ;
;      - measuring:DSO_meas|outcount[31]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[30]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[29]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[28]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[27]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[26]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[25]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[24]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[23]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[22]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[21]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[20]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[19]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[18]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[17]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[16]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[15]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[14]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[13]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[12]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[11]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[10]                                                      ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[9]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[8]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[7]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[6]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[5]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[4]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[3]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[2]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[1]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|outcount[0]                                                       ; 0                 ; 0       ;
;      - measuring:DSO_meas|volout[11]~0                                                      ; 0                 ; 0       ;
;      - RAM_ctr:DSO_RAM_ctr|Selector3~0                                                      ; 0                 ; 0       ;
;      - trigger_sec:DSO_trigger_sec|Selector9~0                                              ; 0                 ; 0       ;
;      - trigger_sec:DSO_trigger_sec|Selector6~0                                              ; 0                 ; 0       ;
;      - trigger_sec:DSO_trigger_sec|Selector5~2                                              ; 0                 ; 0       ;
; ADC_DOUT                                                                                    ;                   ;         ;
;      - AD_ctr:DSO_AD_ctr|data[0]~0                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[4]~1                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[9]~2                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[8]~3                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[7]~4                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[6]~5                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[5]~6                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[3]~7                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[2]~8                                                          ; 1                 ; 0       ;
;      - AD_ctr:DSO_AD_ctr|data[1]~9                                                          ; 1                 ; 0       ;
; trigvol_switch                                                                              ;                   ;         ;
;      - trigger_sec:DSO_trigger_sec|process_1~0                                              ; 0                 ; 0       ;
;      - trigger_sec:DSO_trigger_sec|process_1~1                                              ; 0                 ; 0       ;
; vga_left                                                                                    ;                   ;         ;
;      - vga_ctr:DSO_VGA|Add1~5                                                               ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~9                                                               ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~13                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~17                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~21                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~25                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~29                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~33                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~37                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~41                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~45                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Equal1~0                                                             ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|shift_h[8]~2                                                         ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|shift_h[8]~5                                                         ; 1                 ; 0       ;
; vga_right                                                                                   ;                   ;         ;
;      - vga_ctr:DSO_VGA|Add1~5                                                               ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~9                                                               ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~13                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~17                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~21                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~25                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~29                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~33                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~37                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~41                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Add1~45                                                              ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|Equal1~0                                                             ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|shift_h[8]~2                                                         ; 1                 ; 0       ;
;      - vga_ctr:DSO_VGA|shift_h[8]~5                                                         ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; 50Mclk                                                                         ; PIN_AF14                  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; AD_ctr:DSO_AD_ctr|ADC_CONVS                                                    ; LABCELL_X1_Y36_N0         ; 272     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; AD_ctr:DSO_AD_ctr|Equal5~2                                                     ; LABCELL_X1_Y36_N3         ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AD_ctr:DSO_AD_ctr|loopnum[1]~0                                                 ; LABCELL_X1_Y36_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AD_ctr:DSO_AD_ctr|state.s0                                                     ; FF_X1_Y36_N14             ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; AD_ctr:DSO_AD_ctr|state.s2                                                     ; FF_X1_Y36_N56             ; 4       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; AD_ctr:DSO_AD_ctr|state.s5                                                     ; FF_X8_Y12_N53             ; 13      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|valid_rdreq~0 ; LABCELL_X13_Y11_N54       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|valid_wrreq~0 ; LABCELL_X13_Y10_N12       ; 22      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]           ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 35      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]           ; PLLOUTPUTCOUNTER_X0_Y7_N1 ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[2]           ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 139     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RAM_ctr:DSO_RAM_ctr|Selector3~0                                                ; MLABCELL_X25_Y29_N39      ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAM_ctr:DSO_RAM_ctr|state.s2                                                   ; FF_X25_Y29_N44            ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; addr_counter:DSO_addr_counter|state                                            ; FF_X25_Y29_N11            ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; measuring:DSO_meas|freqout[17]~10                                              ; LABCELL_X33_Y23_N24       ; 84      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; measuring:DSO_meas|maxvol~1                                                    ; LABCELL_X24_Y23_N24       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; measuring:DSO_meas|precheck                                                    ; FF_X24_Y31_N56            ; 20      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; measuring:DSO_meas|state                                                       ; FF_X15_Y19_N5             ; 58      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; measuring:DSO_meas|volout[11]~0                                                ; LABCELL_X33_Y23_N54       ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pause                                                                          ; PIN_AC9                   ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                            ; PIN_AA14                  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                            ; PIN_AA14                  ; 186     ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; save                                                                           ; PIN_AE12                  ; 37      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; trigger_sec:DSO_trigger_sec|counter[2]~0                                       ; LABCELL_X13_Y10_N48       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger_sec:DSO_trigger_sec|pre[9]~0                                           ; LABCELL_X13_Y10_N39       ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger_sec:DSO_trigger_sec|state.s4                                           ; FF_X17_Y10_N41            ; 17      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|Equal3~4                                                       ; LABCELL_X31_Y25_N54       ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|LessThan0~3                                                    ; LABCELL_X30_Y27_N54       ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|LessThan3~0                                                    ; LABCELL_X31_Y25_N57       ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|LessThan5~1                                                    ; LABCELL_X29_Y25_N45       ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|clk_25M                                                        ; FF_X29_Y27_N2             ; 85      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|clk_25hz                                                       ; FF_X28_Y27_N2             ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|color_data[17]~61                                              ; LABCELL_X30_Y27_N15       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|position_X[1]~9                                                ; LABCELL_X27_Y27_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|position_X[4]~24                                               ; LABCELL_X27_Y24_N48       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|position_X[6]~18                                               ; MLABCELL_X28_Y21_N45      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|shift_h[8]~4                                                   ; LABCELL_X27_Y26_N6        ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vga_ctr:DSO_VGA|shift_h[8]~5                                                   ; MLABCELL_X28_Y26_N45      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_vol_switch                                                                 ; PIN_AC12                  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                      ;
+----------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                 ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; AD_ctr:DSO_AD_ctr|ADC_CONVS                                          ; LABCELL_X1_Y36_N0         ; 272     ; Global Clock         ; GCLK2            ; --                        ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 35      ; Global Clock         ; GCLK5            ; --                        ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y7_N1 ; 15      ; Global Clock         ; GCLK7            ; --                        ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 139     ; Global Clock         ; GCLK6            ; --                        ;
; rst                                                                  ; PIN_AA14                  ; 186     ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga_ctr:DSO_VGA|blank_n                                                                                                                        ; 145     ;
; vga_ctr:DSO_VGA|clk_25M                                                                                                                        ; 85      ;
; measuring:DSO_meas|freqout[17]~10                                                                                                              ; 84      ;
; measuring:DSO_meas|outcount[31]                                                                                                                ; 69      ;
; measuring:DSO_meas|precount[31]                                                                                                                ; 66      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[860]                        ; 64      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[893]                        ; 63      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[925]                        ; 63      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[925]                        ; 63      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~1                         ; 63      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~1                         ; 63      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[892]                        ; 61      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~1                         ; 61      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~1                         ; 61      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~1                         ; 61      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[795]                        ; 60      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[795]                        ; 60      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[924]                        ; 60      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[924]                        ; 60      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~1                         ; 60      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[957]                        ; 59      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~1                         ; 59      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~1                         ; 59      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~1                         ; 59      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~1                         ; 59      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[859]                        ; 58      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[729]                        ; 58      ;
; biplexers:DSO_biplexers|state                                                                                                                  ; 58      ;
; measuring:DSO_meas|state                                                                                                                       ; 58      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~1                         ; 58      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[793]                        ; 57      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[793]                        ; 57      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[891]                        ; 56      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~1                         ; 56      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[794]                        ; 55      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[794]                        ; 55      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[858]                        ; 55      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[730]                        ; 55      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~1                         ; 55      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~1                         ; 55      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~1                         ; 55      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~1                         ; 55      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~1                         ; 55      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~1                         ; 55      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~1                         ; 54      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[759]                        ; 52      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[759]                        ; 52      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[792]                        ; 52      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[792]                        ; 52      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[663]                        ; 52      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[664]                        ; 52      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[825]                        ; 51      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~1                         ; 51      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~1                         ; 51      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~1                         ; 51      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~1                         ; 51      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~1                         ; 51      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~1                         ; 51      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[662]                        ; 50      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[728]                        ; 50      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~1                         ; 50      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~1                         ; 50      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[726]                        ; 49      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[727]                        ; 49      ;
; vga_ctr:DSO_VGA|blank_n~2                                                                                                                      ; 49      ;
; vga_ctr:DSO_VGA|blank_n~1                                                                                                                      ; 49      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[726]                        ; 48      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[726]                        ; 48      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~1                         ; 48      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_16~1                         ; 48      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[693]                        ; 47      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[693]                        ; 47      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[437]                        ; 47      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_15~1                         ; 47      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_16~1                         ; 47      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_15~1                         ; 47      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_16~1                         ; 47      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_16~1                         ; 47      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[436]                        ; 46      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_15~1                         ; 46      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[660]                        ; 45      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[660]                        ; 45      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_14~1                         ; 45      ;
; hscan_switch~input                                                                                                                             ; 44      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[627]                        ; 44      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[627]                        ; 44      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[661]                        ; 44      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[660]                        ; 44      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_14~1                         ; 44      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_15~1                         ; 44      ;
; measuring:DSO_meas|lpm_divide:Div6|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_p2f:divider|op_10~1                     ; 44      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[627]                        ; 43      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_12~1                         ; 43      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_14~1                         ; 43      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_12~1                         ; 43      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_14~1                         ; 43      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_12~1                         ; 42      ;
; measuring:DSO_meas|lpm_divide:Div6|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_p2f:divider|add_sub_16_result_int[17]~1 ; 42      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[561]                        ; 40      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[594]                        ; 40      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[561]                        ; 40      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[594]                        ; 40      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[433]                        ; 40      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[434]                        ; 40      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[435]                        ; 40      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_11~1                         ; 40      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[594]                        ; 39      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_10~1                         ; 39      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_11~1                         ; 39      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_10~1                         ; 39      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_11~1                         ; 39      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_12~1                         ; 39      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_11~1                         ; 38      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_10~1                         ; 38      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~1                         ; 38      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~1                         ; 38      ;
; pause~input                                                                                                                                    ; 37      ;
; save~input                                                                                                                                     ; 37      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[561]                        ; 37      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[495]                        ; 37      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[495]                        ; 37      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[431]                        ; 37      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[495]                        ; 36      ;
; measuring:DSO_meas|volout[11]~0                                                                                                                ; 36      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_10~1                         ; 36      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~117                       ; 36      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~117                       ; 36      ;
; measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|op_8~1                      ; 36      ;
; measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[14]~1 ; 36      ;
; measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|op_7~1                      ; 36      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~5                         ; 36      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~5                         ; 36      ;
; measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|op_10~1                     ; 36      ;
; measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|op_9~1                      ; 36      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[528]                        ; 35      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[528]                        ; 35      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[528]                        ; 35      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_9~1                          ; 35      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_8~1                          ; 35      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_9~1                          ; 35      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_8~1                          ; 35      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_9~1                          ; 35      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~113                       ; 34      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~109                       ; 34      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~105                       ; 34      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~113                       ; 34      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~109                       ; 34      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~105                       ; 34      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_9~1                          ; 34      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[430]                        ; 33      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[432]                        ; 33      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~121                       ; 33      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~121                       ; 33      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_8~1                          ; 33      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~1                         ; 33      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~1                         ; 33      ;
; measuring:DSO_meas|Mult2~1                                                                                                                     ; 33      ;
; measuring:DSO_meas|Mult1~1                                                                                                                     ; 33      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[462]                        ; 32      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[429]                        ; 32      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[462]                        ; 32      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[429]                        ; 32      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[462]                        ; 32      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~1                         ; 32      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~117                       ; 32      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_8~1                          ; 32      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~117                       ; 32      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~125                       ; 32      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~125                       ; 32      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~125                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~125                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~121                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~121                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_7~1                          ; 31      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~113                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~109                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~105                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_6~1                          ; 31      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_7~1                          ; 31      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~113                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~109                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~105                       ; 31      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_6~1                          ; 31      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_7~1                          ; 31      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~1                         ; 31      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_7~1                          ; 31      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_6~1                          ; 31      ;
; trigger_sec:DSO_trigger_sec|pre[9]~0                                                                                                           ; 30      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[429]                        ; 30      ;
; vga_ctr:DSO_VGA|Add6~21                                                                                                                        ; 30      ;
; vga_ctr:DSO_VGA|Add6~17                                                                                                                        ; 30      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|valid_rdreq~0                                                                 ; 29      ;
; vga_ctr:DSO_VGA|Add5~33                                                                                                                        ; 29      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[330]                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[429]                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[330]                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~101                       ; 28      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~97                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~93                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~89                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~85                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_6~1                          ; 28      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~101                       ; 28      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~97                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~93                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~89                        ; 28      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~85                        ; 28      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|valid_wrreq~0                                                                 ; 27      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[396]                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[330]                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[396]                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[330]                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[396]                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[396]                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_5~1                          ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~101                       ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~97                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~93                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~89                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~85                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_5~1                          ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~101                       ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~97                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~93                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~89                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~85                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_5~1                          ; 27      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_5~1                          ; 27      ;
; vga_ctr:DSO_VGA|Add6~25                                                                                                                        ; 27      ;
; vga_ctr:DSO_VGA|Add5~41                                                                                                                        ; 27      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_9_result_int[10]~1  ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_3~1                      ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_4~1                      ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_5~1                      ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_6~1                      ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_7~1                      ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_8~1                      ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_9~1                      ; 26      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_10~1                     ; 26      ;
; vga_ctr:DSO_VGA|Add5~45                                                                                                                        ; 26      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[363]                        ; 25      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[363]                        ; 25      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[363]                        ; 25      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_4~1                          ; 25      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_4~1                          ; 25      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_4~1                          ; 25      ;
; vga_ctr:DSO_VGA|LessThan0~3                                                                                                                    ; 24      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[363]                        ; 24      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_4~1                          ; 24      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~13                        ; 24      ;
; vga_ctr:DSO_VGA|Add6~1                                                                                                                         ; 24      ;
; vga_ctr:DSO_VGA|vga_x[3]~2                                                                                                                     ; 23      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_3~1                          ; 23      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~81                        ; 23      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~77                        ; 23      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~73                        ; 23      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~69                        ; 23      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_3~1                          ; 23      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~81                        ; 23      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~77                        ; 23      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~17                        ; 23      ;
; vga_ctr:DSO_VGA|Add6~5                                                                                                                         ; 23      ;
; vga_ctr:DSO_VGA|Add5~37                                                                                                                        ; 23      ;
; vga_ctr:DSO_VGA|Add5~25                                                                                                                        ; 23      ;
; vga_ctr:DSO_VGA|vga_y[0]~3                                                                                                                     ; 22      ;
; vga_ctr:DSO_VGA|vga_x[1]~1                                                                                                                     ; 22      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~65                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_3~1                          ; 22      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~81                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~77                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~73                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_3~1                          ; 22      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~81                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~77                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~73                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~73                        ; 22      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[297]                        ; 21      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[297]                        ; 21      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|diff_signs                                            ; 21      ;
; vga_ctr:DSO_VGA|num2~2                                                                                                                         ; 21      ;
; vga_ctr:DSO_VGA|vga_y[1]~2                                                                                                                     ; 21      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_32~1                         ; 21      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~69                        ; 21      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_32~1                         ; 21      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~69                        ; 21      ;
; vga_ctr:DSO_VGA|Add6~45                                                                                                                        ; 21      ;
; vga_ctr:DSO_VGA|Add5~21                                                                                                                        ; 21      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[297]                        ; 20      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[297]                        ; 20      ;
; measuring:DSO_meas|precheck                                                                                                                    ; 20      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|diff_signs                                            ; 20      ;
; vga_ctr:DSO_VGA|vga_y[4]~4                                                                                                                     ; 20      ;
; vga_ctr:DSO_VGA|vga_x[2]~3                                                                                                                     ; 20      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_32~1                         ; 20      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_32~1                         ; 20      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~65                        ; 20      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~65                        ; 20      ;
; measuring:DSO_meas|lpm_divide:Div6|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_p2f:divider|op_11~1                     ; 20      ;
; vga_ctr:DSO_VGA|Add6~41                                                                                                                        ; 20      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[264]                        ; 19      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[264]                        ; 19      ;
; vga_ctr:DSO_VGA|vga_x[0]~0                                                                                                                     ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_18~1                     ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_19~1                     ; 19      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_31~1                         ; 19      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_31~1                         ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_20~1                     ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_3~1                      ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_4~1                      ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_5~1                      ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_6~1                      ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_7~1                      ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_8~1                      ; 19      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~65                        ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_9~1                      ; 19      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_10~1                     ; 19      ;
; measuring:DSO_meas|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~1                      ; 19      ;
; vga_ctr:DSO_VGA|Add5~29                                                                                                                        ; 19      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[165]                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[165]                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[264]                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[264]                        ; 18      ;
; measuring:DSO_meas|freqBi~3                                                                                                                    ; 18      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~61                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~57                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_31~1                         ; 18      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~61                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~57                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_31~1                         ; 18      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~61                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~57                        ; 18      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~69                        ; 18      ;
; measuring:DSO_meas|freqBi[5]                                                                                                                   ; 18      ;
; measuring:DSO_meas|freqBi[3]                                                                                                                   ; 18      ;
; measuring:DSO_meas|freqBi[2]                                                                                                                   ; 18      ;
; vga_ctr:DSO_VGA|Add6~29                                                                                                                        ; 18      ;
; trigger_sec:DSO_trigger_sec|RAM_data[9]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[8]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[7]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[6]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[5]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[4]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[3]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[2]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[1]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|RAM_data[0]                                                                                                        ; 17      ;
; trigger_sec:DSO_trigger_sec|state.s4                                                                                                           ; 17      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[165]                        ; 17      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[231]                        ; 17      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[165]                        ; 17      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[231]                        ; 17      ;
; measuring:DSO_meas|freqBi~1                                                                                                                    ; 17      ;
; AD_ctr:DSO_AD_ctr|counter[5]                                                                                                                   ; 17      ;
; AD_ctr:DSO_AD_ctr|counter[4]                                                                                                                   ; 17      ;
; vga_ctr:DSO_VGA|vga_y[3]~1                                                                                                                     ; 17      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|add_sub_6_result_int[7]~1   ; 17      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~53                        ; 17      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_30~1                         ; 17      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~53                        ; 17      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_30~1                         ; 17      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~53                        ; 17      ;
; measuring:DSO_meas|freqBi[12]                                                                                                                  ; 17      ;
; measuring:DSO_meas|freqBi[10]                                                                                                                  ; 17      ;
; measuring:DSO_meas|freqBi[9]                                                                                                                   ; 17      ;
; measuring:DSO_meas|freqBi[8]                                                                                                                   ; 17      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~61                        ; 17      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~57                        ; 17      ;
; measuring:DSO_meas|freqBi[7]                                                                                                                   ; 17      ;
; measuring:DSO_meas|freqBi[6]                                                                                                                   ; 17      ;
; measuring:DSO_meas|freqBi[4]                                                                                                                   ; 17      ;
; measuring:DSO_meas|lpm_divide:Div7|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|op_11~1                     ; 17      ;
; measuring:DSO_meas|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_6_result_int[7]~1   ; 17      ;
; vga_ctr:DSO_VGA|Add6~9                                                                                                                         ; 17      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[231]                        ; 16      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[231]                        ; 16      ;
; vga_ctr:DSO_VGA|Equal39~0                                                                                                                      ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|add_sub_5_result_int[6]~1      ; 16      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_30~1                         ; 16      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_30~1                         ; 16      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~49                        ; 16      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~49                        ; 16      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~49                        ; 16      ;
; measuring:DSO_meas|freqBi[13]                                                                                                                  ; 16      ;
; measuring:DSO_meas|freqBi[14]                                                                                                                  ; 16      ;
; measuring:DSO_meas|freqBi[15]                                                                                                                  ; 16      ;
; measuring:DSO_meas|freqBi[18]                                                                                                                  ; 16      ;
; measuring:DSO_meas|freqBi[11]                                                                                                                  ; 16      ;
; measuring:DSO_meas|freqBi[16]                                                                                                                  ; 16      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~53                        ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_16~1                        ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_18~1                        ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_17~1                        ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_19~1                        ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_20~1                        ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_22~1                        ; 16      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_21~1                        ; 16      ;
; vga_ctr:DSO_VGA|Add6~33                                                                                                                        ; 16      ;
; trigger_sec:DSO_trigger_sec|state.s3                                                                                                           ; 15      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[198]                        ; 15      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[198]                        ; 15      ;
; vga_ctr:DSO_VGA|vga_y[2]~0                                                                                                                     ; 15      ;
; vga_ctr:DSO_VGA|Equal3~4                                                                                                                       ; 15      ;
; vga_ctr:DSO_VGA|LessThan5~1                                                                                                                    ; 15      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_29~1                         ; 15      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_29~1                         ; 15      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~45                        ; 15      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~45                        ; 15      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~45                        ; 15      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~41                        ; 15      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~37                        ; 15      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~49                        ; 15      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_15~1                        ; 15      ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|add_sub_5_result_int[6]~1      ; 15      ;
; vga_ctr:DSO_VGA|Add6~37                                                                                                                        ; 15      ;
; vga_right~input                                                                                                                                ; 14      ;
; vga_left~input                                                                                                                                 ; 14      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a7                                        ; 14      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a3                                        ; 14      ;
; addr_counter:DSO_addr_counter|state                                                                                                            ; 14      ;
; addr_counter:DSO_addr_counter|RAMWcounter[0]                                                                                                   ; 14      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[198]                        ; 14      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[198]                        ; 14      ;
; vga_ctr:DSO_VGA|always6~17                                                                                                                     ; 14      ;
; vga_ctr:DSO_VGA|LessThan3~0                                                                                                                    ; 14      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_29~1                         ; 14      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_29~1                         ; 14      ;
; measuring:DSO_meas|freqBi[17]                                                                                                                  ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_5~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_6~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_3~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_4~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_17~1                        ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_18~1                        ; 14      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~45                        ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_7~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|op_3~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_8~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|op_4~1                         ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|op_13~1                        ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|op_14~1                        ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|op_11~1                        ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|op_12~1                        ; 14      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_23~1                        ; 14      ;
; vga_ctr:DSO_VGA|Add5~1                                                                                                                         ; 14      ;
; vga_vol_switch~input                                                                                                                           ; 13      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a8                                        ; 13      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a4                                        ; 13      ;
; vga_ctr:DSO_VGA|clk_25hz                                                                                                                       ; 13      ;
; measuring:DSO_meas|maxvol~1                                                                                                                    ; 13      ;
; AD_ctr:DSO_AD_ctr|state.s5                                                                                                                     ; 13      ;
; vga_ctr:DSO_VGA|num0~1                                                                                                                         ; 13      ;
; vga_ctr:DSO_VGA|num1~1                                                                                                                         ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_15~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_16~1                        ; 13      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_28~1                         ; 13      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~41                        ; 13      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~37                        ; 13      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_28~1                         ; 13      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~41                        ; 13      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~37                        ; 13      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~41                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_14~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_15~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_16~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_17~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_18~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_19~1                        ; 13      ;
; measuring:DSO_meas|lpm_divide:Div8|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|op_11~1                     ; 13      ;
; measuring:DSO_meas|freqBi[1]                                                                                                                   ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_20~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_21~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_22~1                        ; 13      ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_23~1                        ; 13      ;
; measuring:DSO_meas|trigger_count[31]~SCLR_LUT                                                                                                  ; 12      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a9                                        ; 12      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a5                                        ; 12      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a1                                        ; 12      ;
; vga_ctr:DSO_VGA|shift_h[8]~5                                                                                                                   ; 12      ;
; vga_ctr:DSO_VGA|shift_h[8]~4                                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[11]                                                                                                  ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[10]                                                                                                  ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[9]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[8]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[7]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[6]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[5]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[4]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[3]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[2]                                                                                                   ; 12      ;
; addr_counter:DSO_addr_counter|RAMWcounter[1]                                                                                                   ; 12      ;
; vga_ctr:DSO_VGA|area3~86                                                                                                                       ; 12      ;
; vga_ctr:DSO_VGA|vga_y[5]~5                                                                                                                     ; 12      ;
; vga_ctr:DSO_VGA|LessThan66~0                                                                                                                   ; 12      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_28~1                         ; 12      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_28~1                         ; 12      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~33                        ; 12      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~33                        ; 12      ;
; measuring:DSO_meas|freqBi[19]                                                                                                                  ; 12      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~33                        ; 12      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~37                        ; 12      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~33                        ; 12      ;
; vga_ctr:DSO_VGA|Add6~13                                                                                                                        ; 12      ;
; vga_ctr:DSO_VGA|Add5~17                                                                                                                        ; 12      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a10                                       ; 11      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a6                                        ; 11      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdemp_eq_comp_msb_aeb                                                         ; 11      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdemp_eq_comp_lsb_aeb                                                         ; 11      ;
; RAM_ctr:DSO_RAM_ctr|Selector3~0                                                                                                                ; 11      ;
; RAM_ctr:DSO_RAM_ctr|state.s2                                                                                                                   ; 11      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[132]                        ; 11      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[132]                        ; 11      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[66]                         ; 11      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[66]                         ; 11      ;
; AD_ctr:DSO_AD_ctr|counter[3]                                                                                                                   ; 11      ;
; vga_ctr:DSO_VGA|area1~1                                                                                                                        ; 11      ;
; vga_ctr:DSO_VGA|always6~32                                                                                                                     ; 11      ;
; vga_ctr:DSO_VGA|vga_x[9]~4                                                                                                                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_3_result_int[4]~1  ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_15~1                    ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_16~1                    ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_17~1                    ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_18~1                    ; 11      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_27~1                         ; 11      ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_27~1                         ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_19~1                    ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_20~1                    ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_3~1                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_4~1                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~29                        ; 11      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~29                        ; 11      ;
; measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_3_result_int[4]~1   ; 11      ;
; measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_5~1                      ; 11      ;
; measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_6~1                      ; 11      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~29                        ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_5~1                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_6~1                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_7~1                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_8~1                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_7~1                      ; 11      ;
; measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_8~1                      ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_9~1                     ; 11      ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_10~1                    ; 11      ;
; vga_ctr:DSO_VGA|Add5~13                                                                                                                        ; 11      ;
; ADC_DOUT~input                                                                                                                                 ; 10      ;
; AD_ctr:DSO_AD_ctr|q[8]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[7]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[6]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[4]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[3]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[2]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[1]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[0]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[5]                                                                                                                         ; 10      ;
; AD_ctr:DSO_AD_ctr|q[9]                                                                                                                         ; 10      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a2                                        ; 10      ;
; vga_ctr:DSO_VGA|Equal1~0                                                                                                                       ; 10      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[132]                        ; 10      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[132]                        ; 10      ;
; AD_ctr:DSO_AD_ctr|Equal5~2                                                                                                                     ; 10      ;
; vga_ctr:DSO_VGA|LessThan100~5                                                                                                                  ; 10      ;
; vga_ctr:DSO_VGA|num4~0                                                                                                                         ; 10      ;
; vga_ctr:DSO_VGA|num2~5                                                                                                                         ; 10      ;
; vga_ctr:DSO_VGA|area_k~1                                                                                                                       ; 10      ;
; vga_ctr:DSO_VGA|Add8~45                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~41                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~37                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~33                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~29                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~25                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~21                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~17                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~13                                                                                                                        ; 10      ;
; vga_ctr:DSO_VGA|Add8~9                                                                                                                         ; 10      ;
; vga_ctr:DSO_VGA|Add8~5                                                                                                                         ; 10      ;
; vga_ctr:DSO_VGA|Add8~1                                                                                                                         ; 10      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_27~1                         ; 10      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_27~1                         ; 10      ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~25                        ; 10      ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~25                        ; 10      ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~25                        ; 10      ;
; measuring:DSO_meas|lpm_divide:Div9|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_nve:divider|op_11~1                     ; 10      ;
; measuring:DSO_meas|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~1                      ; 10      ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a2~DUPLICATE                              ; 9       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a7                                        ; 9       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a3                                        ; 9       ;
; FIFO_ctr:DSO_FIFO_ctr|FIFOWen                                                                                                                  ; 9       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a0                                        ; 9       ;
; FIFO_ctr:DSO_FIFO_ctr|FIFORen                                                                                                                  ; 9       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[99]                         ; 9       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[99]                         ; 9       ;
; vga_ctr:DSO_VGA|always6~19                                                                                                                     ; 9       ;
; vga_ctr:DSO_VGA|LessThan25~2                                                                                                                   ; 9       ;
; vga_ctr:DSO_VGA|LessThan107~0                                                                                                                  ; 9       ;
; vga_ctr:DSO_VGA|num8~0                                                                                                                         ; 9       ;
; vga_ctr:DSO_VGA|num7~0                                                                                                                         ; 9       ;
; vga_ctr:DSO_VGA|num6~1                                                                                                                         ; 9       ;
; vga_ctr:DSO_VGA|num5~0                                                                                                                         ; 9       ;
; vga_ctr:DSO_VGA|num4~1                                                                                                                         ; 9       ;
; vga_ctr:DSO_VGA|always6~9                                                                                                                      ; 9       ;
; vga_ctr:DSO_VGA|always6~1                                                                                                                      ; 9       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_3_result_int[4]~1   ; 9       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_24~1                         ; 9       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_24~1                         ; 9       ;
; measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_3_result_int[4]~1   ; 9       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~21                        ; 9       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~17                        ; 9       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~13                        ; 9       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~25                        ; 9       ;
; measuring:DSO_meas|volBi[5]                                                                                                                    ; 9       ;
; measuring:DSO_meas|volBi[3]                                                                                                                    ; 9       ;
; measuring:DSO_meas|volBi[2]                                                                                                                    ; 9       ;
; vga_ctr:DSO_VGA|Add5~9                                                                                                                         ; 9       ;
; vga_ctr:DSO_VGA|Add5~5                                                                                                                         ; 9       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a8                                        ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a0                                        ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a4                                        ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[8]                                                                    ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[10]                                                                   ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[0]                                                                    ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[3]                                                                    ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[2]                                                                    ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[4]                                                                    ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[12]                                                                   ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[6]                                                                    ; 8       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[99]                         ; 8       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[99]                         ; 8       ;
; vga_ctr:DSO_VGA|position_X[1]~9                                                                                                                ; 8       ;
; AD_ctr:DSO_AD_ctr|loopnum[1]~0                                                                                                                 ; 8       ;
; AD_ctr:DSO_AD_ctr|counter[1]                                                                                                                   ; 8       ;
; AD_ctr:DSO_AD_ctr|counter[0]                                                                                                                   ; 8       ;
; vga_ctr:DSO_VGA|color_data[11]                                                                                                                 ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_15~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_16~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_17~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_18~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_16~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_17~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_18~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_4~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_19~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_20~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_3~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_4~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_19~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_20~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_3~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_4~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_24~1                         ; 8       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_24~1                         ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_19~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_20~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_3~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_4~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~21                        ; 8       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~21                        ; 8       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~17                        ; 8       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~17                        ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_5~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_6~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_6~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_5~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_6~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_7~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_8~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_8~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_5~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_6~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_7~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_8~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_5~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_6~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_7~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_8~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~29                        ; 8       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~21                        ; 8       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~9                         ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_5~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_6~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_7~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_8~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_7~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_8~1                      ; 8       ;
; measuring:DSO_meas|volBi[8]                                                                                                                    ; 8       ;
; measuring:DSO_meas|volBi[6]                                                                                                                    ; 8       ;
; measuring:DSO_meas|volBi[4]                                                                                                                    ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_7~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_8~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_9~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_10~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_9~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_10~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_9~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_10~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_9~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_10~1                     ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_9~1                      ; 8       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_10~1                     ; 8       ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_25~1                        ; 8       ;
; vga_ctr:DSO_VGA|Add17~5                                                                                                                        ; 8       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a9                                        ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a5                                        ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a1                                        ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[7]                                                                    ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[9]                                                                    ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[5]                                                                    ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[6]                                                                    ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[1]                                                                    ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[10]                                                                   ; 7       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[5]                                                                    ; 7       ;
; trigger_sec:DSO_trigger_sec|state.s1                                                                                                           ; 7       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[66]                         ; 7       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|sel[66]                         ; 7       ;
; vga_ctr:DSO_VGA|color_data[17]~39                                                                                                              ; 7       ;
; vga_ctr:DSO_VGA|color_data[17]~38                                                                                                              ; 7       ;
; vga_ctr:DSO_VGA|always6~11                                                                                                                     ; 7       ;
; vga_ctr:DSO_VGA|LessThan89~1                                                                                                                   ; 7       ;
; vga_ctr:DSO_VGA|LessThan18~0                                                                                                                   ; 7       ;
; vga_ctr:DSO_VGA|area3~6                                                                                                                        ; 7       ;
; vga_ctr:DSO_VGA|LessThan14~0                                                                                                                   ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_18~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_15~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_3~1                      ; 7       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_13~1                         ; 7       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_13~1                         ; 7       ;
; vga_ctr:DSO_VGA|Add14~45                                                                                                                       ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_5~1                      ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_7~1                      ; 7       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~13                        ; 7       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~13                        ; 7       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~1                         ; 7       ;
; vga_ctr:DSO_VGA|lpm_divide:Div0|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider|op_9~1                         ; 7       ;
; vga_ctr:DSO_VGA|lpm_divide:Div1|lpm_divide_kbm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_rve:divider|op_5~1                         ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_9~1                      ; 7       ;
; measuring:DSO_meas|volBi[7]                                                                                                                    ; 7       ;
; measuring:DSO_meas|volBi[1]                                                                                                                    ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_9~1                      ; 7       ;
; measuring:DSO_meas|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_9~1                      ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod3|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_10~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod3|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_11~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_11~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_11~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_11~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_8~1                      ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_9~1                      ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_11~1                     ; 7       ;
; measuring:DSO_meas|freqBi[0]                                                                                                                   ; 7       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_11~1                     ; 7       ;
; measuring:DSO_meas|lpm_divide:Div10|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_11~1                    ; 7       ;
; vga_ctr:DSO_VGA|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_25~1                        ; 7       ;
; vga_ctr:DSO_VGA|Add17~45                                                                                                                       ; 7       ;
; vga_ctr:DSO_VGA|Add17~1                                                                                                                        ; 7       ;
; AD_ctr:DSO_AD_ctr|counter[6]~DUPLICATE                                                                                                         ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_gray2bin_rab:rs_dgwp_gray2bin|xor7                                          ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_gray2bin_rab:rdptr_g_gray2bin|xor7                                          ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a10                                       ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|int_wrfull                                                                    ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a6                                        ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                    ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                    ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[9]                                                                    ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a11                                       ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[4]                                                                    ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a2                                        ; 6       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|int_rdempty                                                                   ; 6       ;
; RAM_ctr:DSO_RAM_ctr|state.s0                                                                                                                   ; 6       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|selnose[825]                    ; 6       ;
; AD_ctr:DSO_AD_ctr|Equal1~0                                                                                                                     ; 6       ;
; vga_ctr:DSO_VGA|color_data[17]~61                                                                                                              ; 6       ;
; vga_ctr:DSO_VGA|always6~38                                                                                                                     ; 6       ;
; vga_ctr:DSO_VGA|always6~37                                                                                                                     ; 6       ;
; vga_ctr:DSO_VGA|Equal93~6                                                                                                                      ; 6       ;
; vga_ctr:DSO_VGA|position_X[1]~0                                                                                                                ; 6       ;
; vga_ctr:DSO_VGA|always6~7                                                                                                                      ; 6       ;
; vga_ctr:DSO_VGA|Equal89~1                                                                                                                      ; 6       ;
; vga_ctr:DSO_VGA|LessThan37~0                                                                                                                   ; 6       ;
; vga_ctr:DSO_VGA|Equal6~2                                                                                                                       ; 6       ;
; vga_ctr:DSO_VGA|LessThan22~0                                                                                                                   ; 6       ;
; vga_ctr:DSO_VGA|area3~2                                                                                                                        ; 6       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|add_sub_2_result_int[3]~1       ; 6       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|add_sub_2_result_int[3]~1       ; 6       ;
; vga_ctr:DSO_VGA|Mult0~9                                                                                                                        ; 6       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~9                         ; 6       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~1                         ; 6       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~9                         ; 6       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~9                         ; 6       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~5                         ; 6       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den|op_1~5                         ; 6       ;
; measuring:DSO_meas|volBi[9]                                                                                                                    ; 6       ;
; vga_ctr:DSO_VGA|cnt_hs[8]                                                                                                                      ; 6       ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                     ; 5       ;
; rst~input                                                                                                                                      ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a0~_wirecell                              ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[6]                   ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|_~1                                               ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|_~0                                               ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|parity7                                           ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[11]                  ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[12]                  ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|ram_address_b[11]                                                             ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|ram_address_a[11]                                                             ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|_~1                                               ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|_~0                                               ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|parity4                                           ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[8]                                                                    ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[11]                                                                   ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a12                                       ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[3]                                                                    ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[1]                                                                    ; 5       ;
; vga_ctr:DSO_VGA|position_X[10]~4                                                                                                               ; 5       ;
; AD_ctr:DSO_AD_ctr|counter[2]                                                                                                                   ; 5       ;
; vga_ctr:DSO_VGA|always6~36                                                                                                                     ; 5       ;
; vga_ctr:DSO_VGA|always6~35                                                                                                                     ; 5       ;
; vga_ctr:DSO_VGA|always6~23                                                                                                                     ; 5       ;
; vga_ctr:DSO_VGA|always6~21                                                                                                                     ; 5       ;
; vga_ctr:DSO_VGA|always6~12                                                                                                                     ; 5       ;
; vga_ctr:DSO_VGA|Equal92~0                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|LessThan29~0                                                                                                                   ; 5       ;
; vga_ctr:DSO_VGA|Equal79~1                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|area3~17                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Equal6~0                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|area3~3                                                                                                                        ; 5       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|op_1~1                                                                        ; 5       ;
; vga_ctr:DSO_VGA|Mult0~20                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~18                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~16                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~15                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~14                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~13                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~12                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~11                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|Mult0~10                                                                                                                       ; 5       ;
; measuring:DSO_meas|outcount[14]                                                                                                                ; 5       ;
; measuring:DSO_meas|outcount[15]                                                                                                                ; 5       ;
; measuring:DSO_meas|outcount[16]                                                                                                                ; 5       ;
; measuring:DSO_meas|outcount[17]                                                                                                                ; 5       ;
; measuring:DSO_meas|outcount[8]                                                                                                                 ; 5       ;
; measuring:DSO_meas|outcount[9]                                                                                                                 ; 5       ;
; measuring:DSO_meas|outcount[10]                                                                                                                ; 5       ;
; measuring:DSO_meas|outcount[11]                                                                                                                ; 5       ;
; measuring:DSO_meas|outcount[4]                                                                                                                 ; 5       ;
; measuring:DSO_meas|outcount[5]                                                                                                                 ; 5       ;
; measuring:DSO_meas|outcount[6]                                                                                                                 ; 5       ;
; measuring:DSO_meas|outcount[7]                                                                                                                 ; 5       ;
; measuring:DSO_meas|outcount[12]                                                                                                                ; 5       ;
; measuring:DSO_meas|outcount[13]                                                                                                                ; 5       ;
; vga_ctr:DSO_VGA|Add17~41                                                                                                                       ; 5       ;
; vga_ctr:DSO_VGA|cnt_vs[2]                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|cnt_vs[3]                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|cnt_vs[4]                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|cnt_vs[9]                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|cnt_vs[10]                                                                                                                     ; 5       ;
; vga_ctr:DSO_VGA|cnt_vs[11]                                                                                                                     ; 5       ;
; vga_ctr:DSO_VGA|cnt_hs[7]                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|cnt_hs[5]                                                                                                                      ; 5       ;
; vga_ctr:DSO_VGA|cnt_hs[6]                                                                                                                      ; 5       ;
; measuring:DSO_meas|trigger_count[17]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[16]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[15]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[14]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[13]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[12]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[11]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[10]~SCLR_LUT                                                                                                  ; 4       ;
; measuring:DSO_meas|trigger_count[9]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[8]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[7]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[6]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[5]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[4]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[3]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[2]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[1]~SCLR_LUT                                                                                                   ; 4       ;
; measuring:DSO_meas|trigger_count[0]~SCLR_LUT                                                                                                   ; 4       ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP                                                        ; 4       ;
; PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                                                  ; 4       ;
; biplexers:DSO_biplexers|freq_saved[17]                                                                                                         ; 4       ;
; biplexers:DSO_biplexers|freq_saved[18]                                                                                                         ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[5]                   ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[10]                  ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a12                                       ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_mdc:wrptr_g1p|counter6a11                                       ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|wrptr_g[12]                                                                   ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[7]                                                                    ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[2]                                                                    ; 4       ;
; trigger_sec:DSO_trigger_sec|counter[0]                                                                                                         ; 4       ;
; trigger_sec:DSO_trigger_sec|state.s2                                                                                                           ; 4       ;
; trigger_sec:DSO_trigger_sec|state.s0                                                                                                           ; 4       ;
; AD_ctr:DSO_AD_ctr|Decoder0~4                                                                                                                   ; 4       ;
; AD_ctr:DSO_AD_ctr|Decoder0~2                                                                                                                   ; 4       ;
; AD_ctr:DSO_AD_ctr|Decoder0~1                                                                                                                   ; 4       ;
; AD_ctr:DSO_AD_ctr|Decoder0~0                                                                                                                   ; 4       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|selnose[792]                    ; 4       ;
; measuring:DSO_meas|lpm_divide:Div3|lpm_divide_qqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|selnose[693]                    ; 4       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|selnose[627]                    ; 4       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|selnose[759]                    ; 4       ;
; measuring:DSO_meas|lpm_divide:Div2|lpm_divide_oqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|selnose[891]                    ; 4       ;
; vga_ctr:DSO_VGA|position_X~6                                                                                                                   ; 4       ;
; AD_ctr:DSO_AD_ctr|Equal4~0                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|position_X[6]                                                                                                                  ; 4       ;
; AD_ctr:DSO_AD_ctr|Equal0~0                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|area0~8                                                                                                                        ; 4       ;
; vga_ctr:DSO_VGA|area0~3                                                                                                                        ; 4       ;
; vga_ctr:DSO_VGA|area0~0                                                                                                                        ; 4       ;
; vga_ctr:DSO_VGA|always6~40                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|always6~39                                                                                                                     ; 4       ;
; measuring:DSO_meas|freqout[17]                                                                                                                 ; 4       ;
; measuring:DSO_meas|freqout[18]                                                                                                                 ; 4       ;
; vga_ctr:DSO_VGA|color_data[17]~43                                                                                                              ; 4       ;
; vga_ctr:DSO_VGA|LessThan89~2                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|always6~30                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|num2~1                                                                                                                         ; 4       ;
; vga_ctr:DSO_VGA|Equal88~2                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|LessThan23~0                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|vga_x[4]~5                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|LessThan36~0                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|LessThan78~1                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|LessThan34~0                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|Equal13~0                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|area3~36                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|area3~33                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|LessThan75~0                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|always6~0                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|LessThan55~0                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|LessThan31~0                                                                                                                   ; 4       ;
; vga_ctr:DSO_VGA|area3~15                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Equal23~1                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|area_k~0                                                                                                                       ; 4       ;
; AD_ctr:DSO_AD_ctr|state.s4                                                                                                                     ; 4       ;
; AD_ctr:DSO_AD_ctr|state.s2                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[9]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[8]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[7]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[6]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[5]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[4]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[3]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[2]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[1]                                                                                                                     ; 4       ;
; vga_ctr:DSO_VGA|shift_h[0]                                                                                                                     ; 4       ;
; measuring:DSO_meas|lpm_divide:Div5|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|add_sub_1_result_int[2]~5       ; 4       ;
; measuring:DSO_meas|lpm_divide:Div4|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|add_sub_1_result_int[2]~5       ; 4       ;
; vga_ctr:DSO_VGA|Mult0~21                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Mult0~19                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Mult0~17                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Mult0~8                                                                                                                        ; 4       ;
; vga_ctr:DSO_VGA|Add15~33                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Add15~29                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Add15~25                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Add15~21                                                                                                                       ; 4       ;
; vga_ctr:DSO_VGA|Add15~17                                                                                                                       ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_10~1                     ; 4       ;
; measuring:DSO_meas|volBi[0]                                                                                                                    ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_10~1                     ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod3|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_12~1                     ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_12~1                     ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod4|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_12~1                     ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_12~1                     ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_10~1                     ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_12~1                     ; 4       ;
; measuring:DSO_meas|outcount[20]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[21]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[22]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[23]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[24]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[26]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[27]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[28]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[29]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[30]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[18]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[19]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[25]                                                                                                                ; 4       ;
; measuring:DSO_meas|outcount[1]                                                                                                                 ; 4       ;
; measuring:DSO_meas|outcount[2]                                                                                                                 ; 4       ;
; measuring:DSO_meas|outcount[3]                                                                                                                 ; 4       ;
; measuring:DSO_meas|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|op_12~1                     ; 4       ;
; vga_ctr:DSO_VGA|Add15~9                                                                                                                        ; 4       ;
; vga_ctr:DSO_VGA|Add15~5                                                                                                                        ; 4       ;
; vga_ctr:DSO_VGA|Add15~1                                                                                                                        ; 4       ;
; vga_ctr:DSO_VGA|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_26~1                        ; 4       ;
; vga_ctr:DSO_VGA|cnt_hs[0]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_hs[1]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_hs[2]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_hs[3]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_hs[4]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_vs[6]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_vs[1]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_hs[9]                                                                                                                      ; 4       ;
; vga_ctr:DSO_VGA|cnt_hs[10]                                                                                                                     ; 4       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[11]~DUPLICATE                                                         ; 3       ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[0]~DUPLICATE                                                          ; 3       ;
; vga_ctr:DSO_VGA|cnt_vs[7]~DUPLICATE                                                                                                            ; 3       ;
; vga_ctr:DSO_VGA|cnt_hs[11]~DUPLICATE                                                                                                           ; 3       ;
; measuring:DSO_meas|trigger_count[30]~SCLR_LUT                                                                                                  ; 3       ;
; measuring:DSO_meas|trigger_count[29]~SCLR_LUT                                                                                                  ; 3       ;
; measuring:DSO_meas|trigger_count[28]~SCLR_LUT                                                                                                  ; 3       ;
; measuring:DSO_meas|trigger_count[27]~SCLR_LUT                                                                                                  ; 3       ;
; measuring:DSO_meas|trigger_count[26]~SCLR_LUT                                                                                                  ; 3       ;
; measuring:DSO_meas|trigger_count[25]~SCLR_LUT                                                                                                  ; 3       ;
; measuring:DSO_meas|trigger_count[24]~SCLR_LUT                                                                                                  ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                 ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|altsyncram_ms91:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5           ; 0          ; None ; M10K_X14_Y11_N0, M10K_X14_Y10_N0, M10K_X14_Y8_N0, M10K_X14_Y12_N0, M10K_X14_Y9_N0   ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5           ; 0          ; None ; M10K_X26_Y39_N0, M10K_X26_Y31_N0, M10K_X26_Y35_N0, M10K_X26_Y32_N0, M10K_X26_Y29_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; RAM_save:inst8|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5           ; 0          ; None ; M10K_X26_Y33_N0, M10K_X26_Y36_N0, M10K_X26_Y37_N0, M10K_X26_Y38_N0, M10K_X26_Y34_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                        ;
+-------------------------------+-------------+---------------------+-------------------+
; Statistic                     ; Number Used ; Available per Block ; Maximum Available ;
+-------------------------------+-------------+---------------------+-------------------+
; Independent 18x18             ; 5           ; 2.00                ; 174               ;
; Sum of two 18x18              ; 1           ; 1.00                ; 87                ;
; DSP Block                     ; 6           ; --                  ; 87                ;
; DSP 18-bit Element            ; 7           ; 2.00                ; 174               ;
; Unsigned Multiplier           ; 5           ; --                  ; --                ;
; Mixed Sign Multiplier         ; 2           ; --                  ; --                ;
; Dedicated Pre-Adder           ; 1           ; --                  ; --                ;
; Dedicated Coefficient Storage ; 1           ; --                  ; --                ;
+-------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 15,997 / 289,320 ( 6 % )  ;
; C12 interconnects                           ; 357 / 13,420 ( 3 % )      ;
; C2 interconnects                            ; 4,945 / 119,108 ( 4 % )   ;
; C4 interconnects                            ; 2,479 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,772 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,433 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 484 / 12,676 ( 4 % )      ;
; R14/C12 interconnect drivers                ; 750 / 20,720 ( 4 % )      ;
; R3 interconnects                            ; 6,697 / 130,992 ( 5 % )   ;
; R6 interconnects                            ; 8,341 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 19 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 43        ; 0            ; 43        ; 0            ; 0            ; 43        ; 43        ; 0            ; 43        ; 43        ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 43           ; 0         ; 43           ; 43           ; 0         ; 0         ; 43           ; 0         ; 0         ; 43           ; 11           ; 43           ; 43           ; 43           ; 43           ; 11           ; 43           ; 43           ; 43           ; 43           ; 11           ; 43           ; 43           ; 43           ; 43           ; 43           ; 43           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ADC_CONVS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_hs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_vs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_blank_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_sync           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; 25Mclk_vga         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; color_data[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; 50Mclk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hscan_switch       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_vol_switch     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; save               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; model_sel          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pause              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trigvol_switch     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_left           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_right          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+-----------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                             ; Destination Clock(s)                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; trigger_sec:DSO_trigger_sec|state.s4                                        ; DSO_PLL|pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 766.7             ;
; AD_ctr:DSO_AD_ctr|state.s5                                                  ; AD_ctr:DSO_AD_ctr|ADC_CONVS                                             ; 146.4             ;
; DSO_PLL|pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk     ; DSO_PLL|pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 131.0             ;
; vga_ctr:DSO_VGA|clk_25M,vga_ctr:DSO_VGA|clk_25hz                            ; DSO_PLL|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 83.6              ;
; DSO_PLL|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; DSO_PLL|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 36.5              ;
; AD_ctr:DSO_AD_ctr|ADC_CONVS                                                 ; AD_ctr:DSO_AD_ctr|ADC_CONVS                                             ; 36.1              ;
; vga_ctr:DSO_VGA|clk_25hz                                                    ; DSO_PLL|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 26.5              ;
; DSO_PLL|pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; DSO_PLL|pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 20.3              ;
; vga_ctr:DSO_VGA|clk_25M                                                     ; DSO_PLL|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 16.7              ;
+-----------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                               ; Destination Register                                                                                         ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; trigger_sec:DSO_trigger_sec|pre[7]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 12.207            ;
; trigger_sec:DSO_trigger_sec|pre[6]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 12.207            ;
; trigger_sec:DSO_trigger_sec|pre[5]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 12.207            ;
; trigger_sec:DSO_trigger_sec|pre[4]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 12.207            ;
; trigger_sec:DSO_trigger_sec|pre[3]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 12.207            ;
; trigger_sec:DSO_trigger_sec|counter[2]                                                                                        ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 9.902             ;
; trigger_sec:DSO_trigger_sec|counter[1]                                                                                        ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 9.902             ;
; trigger_sec:DSO_trigger_sec|counter[0]                                                                                        ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 9.902             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdemp_eq_comp_lsb_aeb                                        ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 9.902             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdemp_eq_comp_msb_aeb                                        ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 9.902             ;
; trigger_sec:DSO_trigger_sec|pre[0]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 8.134             ;
; trigger_sec:DSO_trigger_sec|pre[2]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 6.509             ;
; trigger_sec:DSO_trigger_sec|pre[1]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 6.509             ;
; trigger_sec:DSO_trigger_sec|pre[8]                                                                                            ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 6.509             ;
; trigvol_switch                                                                                                                ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 6.509             ;
; trigger_sec:DSO_trigger_sec|state.s1                                                                                          ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 6.451             ;
; trigger_sec:DSO_trigger_sec|state.s2                                                                                          ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 6.448             ;
; trigger_sec:DSO_trigger_sec|state.s4                                                                                          ; trigger_sec:DSO_trigger_sec|state.s2                                                                         ; 6.146             ;
; AD_ctr:DSO_AD_ctr|state.s5                                                                                                    ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 5.475             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[8]  ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[6]               ; 5.308             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[10] ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[6]               ; 5.276             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[12] ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[6]               ; 5.248             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[6]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 5.168             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[5]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 5.168             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[2]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 5.168             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_te9:dffpipe11|dffe12a[9]  ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[6]               ; 5.133             ;
; trigger_sec:DSO_trigger_sec|RAM_data[9]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~porta_datain_reg0    ; 4.960             ;
; AD_ctr:DSO_AD_ctr|state.s2                                                                                                    ; AD_ctr:DSO_AD_ctr|state.s2                                                                                   ; 4.944             ;
; trigger_sec:DSO_trigger_sec|RAM_data[6]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a6~porta_datain_reg0    ; 4.929             ;
; trigger_sec:DSO_trigger_sec|RAM_data[7]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a7~porta_datain_reg0    ; 4.929             ;
; trigger_sec:DSO_trigger_sec|RAM_data[2]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a2~porta_datain_reg0    ; 4.924             ;
; trigger_sec:DSO_trigger_sec|RAM_data[3]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a3~porta_datain_reg0    ; 4.924             ;
; trigger_sec:DSO_trigger_sec|RAM_data[4]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a4~porta_datain_reg0    ; 4.896             ;
; AD_ctr:DSO_AD_ctr|state.s0                                                                                                    ; AD_ctr:DSO_AD_ctr|state.s1                                                                                   ; 4.880             ;
; trigger_sec:DSO_trigger_sec|RAM_data[8]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a8~porta_datain_reg0    ; 4.860             ;
; trigger_sec:DSO_trigger_sec|RAM_data[5]                                                                                       ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a5~porta_datain_reg0    ; 4.817             ;
; trigger_sec:DSO_trigger_sec|trigger_ready                                                                                     ; RAM_ctr:DSO_RAM_ctr|state.s2                                                                                 ; 4.720             ;
; trigger_sec:DSO_trigger_sec|RAM_data[0]                                                                                       ; RAM_save:inst8|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a0~porta_datain_reg0 ; 4.621             ;
; trigger_sec:DSO_trigger_sec|RAM_data[1]                                                                                       ; RAM_save:inst8|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a1~porta_datain_reg0 ; 4.621             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[11]                                                  ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[12]                                                  ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[9]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[10]                                                  ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[7]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[4]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[3]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|rdptr_g[8]                                                   ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]               ; 3.633             ;
; vga_ctr:DSO_VGA|shift_h[9]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.477             ;
; vga_ctr:DSO_VGA|shift_h[3]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.391             ;
; vga_ctr:DSO_VGA|shift_h[1]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.389             ;
; vga_ctr:DSO_VGA|shift_h[8]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.353             ;
; vga_ctr:DSO_VGA|shift_h[2]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.341             ;
; vga_ctr:DSO_VGA|shift_h[11]                                                                                                   ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.304             ;
; trigger_sec:DSO_trigger_sec|re[9]                                                                                             ; trigger_sec:DSO_trigger_sec|state.s3                                                                         ; 3.117             ;
; vga_ctr:DSO_VGA|shift_h[0]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.095             ;
; vga_ctr:DSO_VGA|shift_h[5]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.045             ;
; vga_ctr:DSO_VGA|shift_h[4]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 3.043             ;
; vga_ctr:DSO_VGA|shift_h[10]                                                                                                   ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 2.997             ;
; vga_ctr:DSO_VGA|shift_h[6]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 2.964             ;
; vga_ctr:DSO_VGA|shift_h[7]                                                                                                    ; RAM:DSO_RAM|altsyncram:altsyncram_component|altsyncram_7ht1:auto_generated|ram_block1a9~portb_address_reg0   ; 2.959             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a6                       ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a12     ; 2.890             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a2                       ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a12     ; 2.884             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a5                       ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a12     ; 2.880             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a4                       ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a12     ; 2.867             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a3                       ; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|a_graycounter_qv6:rdptr_g1p|counter3a12     ; 2.830             ;
; trigger_sec:DSO_trigger_sec|state.s3                                                                                          ; trigger_sec:DSO_trigger_sec|counter[0]                                                                       ; 2.770             ;
; rst                                                                                                                           ; trigger_sec:DSO_trigger_sec|counter[0]                                                                       ; 2.770             ;
; trigger_sec:DSO_trigger_sec|trigger_FIFOR                                                                                     ; trigger_sec:DSO_trigger_sec|trigger_FIFOR                                                                    ; 2.738             ;
; AD_ctr:DSO_AD_ctr|state.s4                                                                                                    ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; AD_ctr:DSO_AD_ctr|counter[0]                                                                                                  ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; AD_ctr:DSO_AD_ctr|counter[2]                                                                                                  ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; AD_ctr:DSO_AD_ctr|counter[3]                                                                                                  ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; AD_ctr:DSO_AD_ctr|counter[4]                                                                                                  ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; AD_ctr:DSO_AD_ctr|counter[5]                                                                                                  ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; AD_ctr:DSO_AD_ctr|counter[6]                                                                                                  ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; AD_ctr:DSO_AD_ctr|counter[1]                                                                                                  ; AD_ctr:DSO_AD_ctr|state.s5                                                                                   ; 2.737             ;
; trigger_sec:DSO_trigger_sec|state.s0                                                                                          ; trigger_sec:DSO_trigger_sec|trigger_FIFOR                                                                    ; 2.728             ;
; vga_ctr:DSO_VGA|clk_25M                                                                                                       ; vga_ctr:DSO_VGA|clk_25M                                                                                      ; 2.588             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[11]                               ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[11]                               ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[0]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[0]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[1]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[1]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[2]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[2]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[3]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[3]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[4]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[4]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[5]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[5]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[6]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[6]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[7]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[7]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[8]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[8]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_brp|dffe10a[9]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
; FIFO:DSO_FIFO|dcfifo:dcfifo_component|dcfifo_p3r1:auto_generated|dffpipe_se9:rs_bwp|dffe10a[9]                                ; trigger_sec:DSO_trigger_sec|state.s4                                                                         ; 2.549             ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "DSO"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 5 clocks (5 global)
    Info (11162): PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 34 fanout uses global clock CLKCTRL_G5
    Info (11162): PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 25 fanout uses global clock CLKCTRL_G7
    Info (11162): PLL:DSO_PLL|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 151 fanout uses global clock CLKCTRL_G6
    Info (11162): AD_ctr:DSO_AD_ctr|ADC_CONVS~CLKENA0 with 259 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): rst~inputCLKENA0 with 185 fanout uses global clock CLKCTRL_G4
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 59 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_p3r1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe11|dffe12a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSO.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: DSO_PLL|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: DSO_PLL|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: DSO_PLL|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: DSO_PLL|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: DSO_PLL|pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 82 registers into blocks of type DSP block
    Extra Info (176220): Created 82 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:50
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 22.41 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:26
Info (144001): Generated suppressed messages file E:/Quartus/VHDL/DSO/output_files/DSO.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 6232 megabytes
    Info: Processing ended: Sun Jan 13 01:46:01 2019
    Info: Elapsed time: 00:02:33
    Info: Total CPU time (on all processors): 00:04:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Quartus/VHDL/DSO/output_files/DSO.fit.smsg.


