<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:38.1938</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.06.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0073587</applicationNumber><claimCount>28</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY DEVICE AND METHOD OF MANUFACTURING FOR  THE SAME</inventionTitleEng><openDate>2023.12.27</openDate><openNumber>10-2023-0173263</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.12</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치는 제1 배선, 및 상기 제1 배선과 이격된 제2 배선을 포함하는 제1 도전층; 상기 제1 도전층 상에 배치되고 제1 반도체부, 상기 제1 반도체부의 제1 방향 일측에 위치한 제2 반도체부, 및 상기 제1 반도체부의 상기 제1 방향 타측에 위치한 제3 반도체부를 포함하는 반도체층; 상기 반도체층 상에 배치된 게이트 절연층; 및 상기 게이트 절연층 상에 배치되고 상기 제1 반도체부와 중첩하는 게이트 전극, 상기 제2 반도체부와 중첩하는 제1 연결 전극, 및 상기 제3 반도체부와 중첩하는 제2 연결 전극을 포함하는 제2 도전층을 포함하고, 상기 제1 연결 전극은 상기 제2 반도체부와 직접 연결되고, 상기 제2 연결 전극은 상기 제3 반도체부와 직접 연결되되, 상기 제2 반도체부, 및 상기 제3 반도체부는 각각 두께 방향으로 상기 제2 반도체부 및 상기 제3 반도체부를 관통하는 반도체 오픈부를 포함하고, 상기 제1 연결 전극은 서로 연결된 제1-1 연결 전극과 제1-2 연결 전극을 포함하고, 상기 제1-2 연결 전극의 상기 제2 방향으로의 폭은 상기 제1-1 연결 전극의 상기 제2 방향으로의 폭보다 작고, 상기 제1-2 연결 전극은 상기 제1-1 연결 전극의 단부로부터 상기 반도체 오픈부를 향해 돌출된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 베이스부;상기 제1 베이스부 상에 배치된 제1 배선, 및 상기 제1 배선과 이격된 제2 배선을 포함하는 제1 도전층;상기 제1 도전층 상에 배치되고 제1 반도체부, 상기 제1 반도체부의 제1 방향 일측에 위치한 제2 반도체부, 및 상기 제1 반도체부의 상기 제1 방향 타측에 위치한 제3 반도체부를 포함하는 반도체층;상기 반도체층 상에 배치된 게이트 절연층; 및상기 게이트 절연층 상에 배치되고 상기 제1 반도체부와 중첩하는 게이트 전극, 상기 제2 반도체부와 중첩하는 제1 연결 전극, 및 상기 제3 반도체부와 중첩하는 제2 연결 전극을 포함하는 제2 도전층을 포함하고, 상기 제1 연결 전극은 상기 제2 반도체부와 직접 연결되고,상기 제2 연결 전극은 상기 제3 반도체부와 직접 연결되되,상기 제2 반도체부, 및 상기 제3 반도체부는 각각 두께 방향으로 상기 제2 반도체부 및 상기 제3 반도체부를 관통하는 반도체 오픈부를 포함하고,상기 제1 연결 전극은 제1-1 연결 전극, 및 상기 제1-1 연결 전극과 연결된 제1-2 연결 전극을 포함하고, 상기 제1-2 연결 전극의 상기 제2 방향으로의 폭은 상기 제1-1 연결 전극의 상기 제2 방향으로의 폭보다 작고,상기 제1-2 연결 전극은 상기 제1-1 연결 전극의 단부로부터 상기 반도체 오픈부를 향해 돌출된 표시 장치. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제2 반도체부는 상기 제1 방향을 따라 연장된 제2-1 반도체부를 포함하고, 상기 제2-1 반도체부는 상기 반도체 오픈부를 포함하되, 상기 제2-1 반도체부는 상기 반도체 오픈부의 상기 제1 방향 일측의 제1 일측 반도체부, 및 상기 제1 방향 타측의 제2-1-1 반도체부를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제2-1-1 반도체부는 상기 제1 반도체부와 직접 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제1 일측 반도체부는 상기 제1 연결 전극과 중첩하는 제2-1-2 반도체부, 및 평면상 상기 제1 연결 전극보다 상기 반도체 오픈부를 향해 돌출된 제2-1-3 반도체부를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제2-1-1 반도체부의 도전성은 상기 제1 반도체부의 도전성보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제2-1-3 반도체부의 도전성은 상기 제2-1-2 반도체부의 도전성보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제4 항에 있어서,상기 제2 반도체부는 상기 제2-1 반도체부의 상기 제1 방향과 교차하는 제2 방향 일측의 제2-2 반도체부, 및 상기 제2-1 반도체부의 상기 제2 방향 타측의 제2-3 반도체부를 포함하고, 상기 제2-2 반도체부 및 상기 제2-3 반도체부는 상기 제2-1-3 반도체부와 직접 연결되는 표시 장치. </claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제2-2 반도체부의 도전성 및 상기 제2-3 반도체부의 도전성은 각각 상기 제2-1-2 반도체부의 도전성보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제2-1-3 반도체부는 평면상 상기 상기 제1-2 연결 전극으로부터 상기 반도체 오픈부를 향해 돌출된 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 제1-2 연결 전극은 상기 제2-1-2 반도체부, 및 상기 제2-2 반도체부와 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 게이트 절연층은 게이트 전극, 및 상기 제1 연결 전극과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제1 연결 전극과 중첩하는 상기 게이트 절연층은 일단부로부터 상기 제1 방향 일측으로 만입된 절연 만입부를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 연결 전극과 중첩하는 상기 게이트 절연층의 상기 일단부는 상기 제1-2 연결 전극의 단부와 상기 제1-1 연결 전극의 단부 사이에 위치하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제12 항에 있어서,상기 절연 만입부를 정의하며 상기 제1 방향으로 연장되는 게이트 절연층의 측면은 상기 제1-2 연결 전극에 의해 덮인 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제12 항에 있어서,상기 제1-2 연결 전극은 상기 절연 만입부를 정의하며 상기 제1 방향으로 연장되는 게이트 절연층의 측면에 비해 상기 제2 방향에서 돌출되는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 제1 연결 전극은 상기 제1 배선과 직접 연결되고, 상기 제2 연결 전극은 상기 제2 배선과 직접 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서,상기 제1-2 연결 전극은 평면 상 직사각형 형태, 사다리꼴 형태 또는 삼각형 형태를 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서,상기 제1-2 연결 전극의 상기 제2 방향 폭은 상기 제1 방향에서 상기 반도체 오픈부에 가까울수록 작아지는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제12 항에 있어서,상기 게이트 절연층의 일 단부는 상기 제1 방향에서 상기 제1-1 연결 전극의 일 단부와 상기 제1-2 연결 전극의 일 단부 사이에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제12 항에 있어서,상기 게이트 절연층의 일 단부는 상기 제1-2 연결 전극의 일 단부보다 상기 제1 방향에서 상기 게이트 전극을 향해 돌출되는 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제1 베이스부;상기 제1 베이스부 상에 배치된 제1 배선, 및 상기 제1 배선과 이격된 제2 배선을 포함하는 제1 도전층;상기 제1 도전층 상에 배치되고 제1 반도체부, 및 상기 제1 반도체부의 제1 방향 일측에 위치한 제2 반도체부를 포함하는 반도체층;상기 반도체층 상에 배치된 게이트 절연층; 및상기 게이트 절연층 상에 배치되고 상기 제1 반도체부와 중첩하는 게이트 전극, 및 상기 제2 반도체부와 중첩하는 제1 연결 전극을 포함하는 게이트 도전층을 포함하고, 상기 제2 반도체부는 상기 제2 반도체부를 관통하는 반도체 오픈부를 포함하고,상기 제1 연결 전극은 상기 제2 반도체부와 전기적으로 연결되고,상기 제1 연결 전극은 제1-1 연결 전극, 및 상기 제1-1 연결 전극과 연결된 제1-2 연결 전극을 포함하고, 상기 제1-2 연결 전극은 상기 제1-1 연결 전극의 단부로부터 상기 반도체 오픈부를 향해 돌출된 표시 장치.</claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서, 상기 제1-2 연결 전극의 상기 제2 방향으로의 폭은 상기 제1-1 연결 전극의 상기 제2 방향으로의 폭보다 작은 표시 장치.</claim></claimInfo><claimInfo><claim>23. 제21 항에 있어서, 상기 게이트 절연층은 게이트 전극, 및 상기 제1 연결 전극과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서, 상기 제1 연결 전극과 중첩하는 상기 게이트 절연층은 일단부로부터 상기 제1 방향 일측으로 만입된 절연 만입부를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서, 상기 제1 연결 전극과 중첩하는 상기 게이트 절연층의 상기 일단부는 상기 제1-2 연결 전극의 단부와 상기 제1-1 연결 전극의 단부 사이에 위치하는 표시 장치.</claim></claimInfo><claimInfo><claim>26. 제1 베이스부 상에 제1 반도체부, 및 상기 제1 반도체부의 제1 방향 일측에 위치한 제2 반도체부를 포함하는 반도체층을 형성하는 단계;상기 반도체층 상에 상기 제2 반도체부와 중첩하는 절연 만입부를 포함하는 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 게이트 도전층을 배치하는 단계;상기 게이트 도전층 상에 포토레지스트를 배치하는 단계; 및상기 포토레지스트를 통해 상기 게이트 도전층을 식각하여 게이트 전극과, 제1-1 연결 전극 및 평면상 상기 제1-1 연결 전극으부터 상기 제1 방향 타측으로 돌출된 제1-2 연결 전극을 포함하는 제1 연결 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>27. 제26 항에 있어서, 상기 포토레지스트를 통해 상기 게이트 도전층을 식각하는 단계 이후, 상기 게이트 절연층에 의해 노출된 상기 반도체층을 식각하여, 상기 제2 반도체층을 두께 방향으로 관통하는 반도체 오픈부를 형성하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서, 상기 반도체 오픈부를 형성하는 단계 이후, 상기 포토레지스트를 이용하여 상기 게이트 절연층을 식각하는 단계를 더 포함하고, 상기 포토레지스트를 이용하여 상기 게이트 절연층을 식각하는 단계에서, 상기 게이트 전극, 및 상기 제1 연결 전극에 의해 노출된 상기 반도체층을 도전화하는 단계를 더 포함하는 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 장안구...</address><code> </code><country> </country><engName>KIM, Hyun</engName><name>김현</name></inventorInfo><inventorInfo><address>경기도 용인시 수지구...</address><code> </code><country> </country><engName>KANG, Ye Eun</engName><name>강예은</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>WON, Dong Hyun</engName><name>원동현</name></inventorInfo><inventorInfo><address>경기도 광명시 철산로 ** ...</address><code> </code><country> </country><engName>LEE, Kwang Soo</engName><name>이광수</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>CHOI, Seung Ha</engName><name>최승하</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.06.16</receiptDate><receiptNumber>1-1-2022-0630414-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.12</receiptDate><receiptNumber>1-1-2025-0523563-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220073587.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a5e557a3100cb6ef7628f6db4fa45d042dd906c5702d73d1e1a2549ea5ef8b36c6f757afab767d38cccd83eb4bb711ef31cc10b9618abee0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdd46345008cafcec54fcb1f5b52f9d0a68c0ba8116a03a3f7c8d26ec04aafc4d07498408fa34d4bb042cd824f0102ed72144f88b99f41d6a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>