module PSL.Interpreter.Circuits where

import UVMHS

import PSL.Interpreter.Types
import PSL.Interpreter.Pretty ()
import PSL.Interpreter.Lens
import PSL.Interpreter.Error
import PSL.Interpreter.Primitives
import PSL.Syntax

baseGateType âˆ· BaseGate â†’ BaseType
baseGateType bg = case bg of
  BoolBG   _ â†’ ğ”¹T
  NatBG pr _ â†’ â„•T pr
  IntBG pr _ â†’ â„¤T pr
  FltBG pr _ â†’ ğ”½T pr

inputType âˆ· Input â†’ BaseType
inputType i = case i of
  AvailableI bg â†’ baseGateType bg
  UnavailableI bÏ„ â†’ bÏ„

wireType âˆ· (STACK) â‡’ Ckt â†’ Wire â†’ IM BaseType
wireType ckt w = do
  let gates = access gatesCL ckt
  g â† errorğ‘‚ (gates â‹•? w) (throwIErrorCxt InternalIError "wireType: gates â‹•? w â‰¡ None" $ frhs
                         [ ("gates",pretty gates)
                         , ("w",pretty w)
                         ])
  case g of
    BaseG bg    â†’ return $ baseGateType bg
    InputG _Ïvs i â†’ return $ inputType i
    PrimG op ws â†’ do
      gÏ„s â† mapMOn ws $ wireType ckt
      primType op gÏ„s

cktType âˆ· (STACK) â‡’ Ckt â†’ IM BaseType
cktType ckt = do
  let output = access outCL ckt
  wireType ckt output

defaultCkt âˆ· (STACK) â‡’ BaseType â†’ IM Ckt
defaultCkt bÏ„ = do
  bg â† case bÏ„ of
         ğ”¹T    â†’ return $ BoolBG False
         â„•T pr â†’ return $ NatBG pr zero
         â„¤T pr â†’ return $ IntBG pr zero
         ğ”½T pr â†’ return $ FltBG pr zero
  baseCkt bg

mkCkt âˆ· (STACK) â‡’ Gate â†’ IM Ckt
mkCkt g = do
  m â† askL iCxtGlobalModeL
  output â† nextL $ iStateNextWireL m
  let c = Ckt { gatesC = (output â†¦ g), outC = output }
  pptraceM $ m :* c
  return c

baseCkt âˆ· (STACK) â‡’ BaseGate â†’ IM Ckt
baseCkt bg = mkCkt (BaseG bg)

inputCkt âˆ· (STACK) â‡’ ğ‘ƒ PrinVal â†’ Input â†’ IM Ckt
inputCkt Ïvs i = mkCkt (InputG Ïvs i)

boolCkt âˆ· (STACK) â‡’ ğ”¹ â†’ IM Ckt
boolCkt b = baseCkt (BoolBG b)

boolInputCkt âˆ· (STACK) â‡’ ğ‘ƒ PrinVal â†’ ğ”¹ â†’ IM Ckt
boolInputCkt Ïvs b = inputCkt Ïvs (AvailableI $ BoolBG b)

trueCkt âˆ· (STACK) â‡’ IM Ckt
trueCkt = boolCkt True

trueInputCkt âˆ· (STACK) â‡’ ğ‘ƒ PrinVal â†’ IM Ckt
trueInputCkt Ïvs = boolInputCkt Ïvs True

falseCkt âˆ· (STACK) â‡’ IM Ckt
falseCkt = boolCkt False

falseInputCkt âˆ· (STACK) â‡’ ğ‘ƒ PrinVal â†’ IM Ckt
falseInputCkt Ïvs = boolInputCkt Ïvs False

natCkt âˆ· (STACK) â‡’ IPrecision â†’ â„• â†’ IM Ckt
natCkt pr n = baseCkt (NatBG pr n)

natInputCkt âˆ· (STACK) â‡’ ğ‘ƒ PrinVal â†’ IPrecision â†’ â„• â†’ IM Ckt
natInputCkt Ïvs pr n = inputCkt Ïvs (AvailableI $ NatBG pr n)

intCkt âˆ· (STACK) â‡’ IPrecision â†’ â„¤ â†’ IM Ckt
intCkt pr i = baseCkt (IntBG pr i)

intInputCkt âˆ· (STACK) â‡’ ğ‘ƒ PrinVal â†’ IPrecision â†’ â„¤ â†’ IM Ckt
intInputCkt Ïvs pr i = inputCkt Ïvs (AvailableI $ IntBG pr i)

fltCkt âˆ· (STACK) â‡’ FPrecision â†’ ğ”» â†’ IM Ckt
fltCkt pr f = baseCkt (FltBG pr f)

fltInputCkt âˆ· (STACK) â‡’ ğ‘ƒ PrinVal â†’ FPrecision â†’ ğ”» â†’ IM Ckt
fltInputCkt Ïvs pr f = inputCkt Ïvs (AvailableI $ FltBG pr f)

primCkt âˆ· (STACK) â‡’ Op â†’ ğ¿ Ckt â†’ IM Ckt
primCkt op cs = do
  m â† askL iCxtGlobalModeL
  output â† nextL $ iStateNextWireL m
  let gates' = foldOnFrom (mapOn cs gatesC) dÃ¸ (â©Œ)
  let args   = mapOn cs outC
  let c      = Ckt { gatesC = gates' â©Œ (output â†¦ PrimG op args), outC = output }
  pptraceM $ m :* c
  return c

notCkt âˆ· (STACK) â‡’ Ckt â†’ IM Ckt
notCkt c = primCkt NotO $ frhs [ c ]

muxCkt âˆ· (STACK) â‡’ Ckt â†’ Ckt â†’ Ckt â†’ IM Ckt
muxCkt câ‚ câ‚‚ câ‚ƒ = primCkt CondO $ frhs [ câ‚, câ‚‚, câ‚ƒ ]

sumCkt âˆ· (STACK) â‡’ Ckt â†’ Ckt â†’ IM Ckt
sumCkt câ‚ câ‚‚ = primCkt PlusO $ frhs [ câ‚, câ‚‚ ]

orCkt âˆ· (STACK) â‡’ Ckt â†’ Ckt â†’ IM Ckt
orCkt câ‚ câ‚‚ = primCkt OrO $ frhs [ câ‚, câ‚‚ ]
