module circuito_principal(clk);
	input clk;

endmodule 