TimeQuest Timing Analyzer report for display
Fri Feb 22 19:01:09 2013
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'sel_4:U1|sel_clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'sel_4:U1|sel_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; display                                           ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE10F17C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; sel_4:U1|sel_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sel_4:U1|sel_clk } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                               ;
+------------+-----------------+------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                           ;
+------------+-----------------+------------------+------------------------------------------------+
; 178.73 MHz ; 178.73 MHz      ; clk              ;                                                ;
; 747.38 MHz ; 402.09 MHz      ; sel_4:U1|sel_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -4.595 ; -254.230      ;
; sel_4:U1|sel_clk ; -0.338 ; -0.952        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; clk              ; 0.063 ; 0.000         ;
; sel_4:U1|sel_clk ; 0.464 ; 0.000         ;
+------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; clk              ; -3.000 ; -123.447              ;
; sel_4:U1|sel_clk ; -1.487 ; -5.948                ;
+------------------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                   ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; -4.595 ; count1[2]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.595 ; count1[2]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.503      ;
; -4.527 ; count1[4]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.527 ; count1[4]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.435      ;
; -4.354 ; count1[16]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[9]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[8]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[5]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[13]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[14]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.354 ; count1[16]         ; number[15]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.275      ;
; -4.348 ; count1[3]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.348 ; count1[3]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.256      ;
; -4.281 ; count1[1]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.281 ; count1[1]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.189      ;
; -4.223 ; count1[2]          ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.131      ;
; -4.221 ; count1[28]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[9]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[8]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[7]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[6]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[5]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[13]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[14]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.221 ; count1[28]         ; number[15]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.129      ;
; -4.155 ; count1[4]          ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.063      ;
; -4.123 ; sel_4:U1|count1[6] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.082     ; 5.042      ;
; -4.120 ; sel_4:U1|count1[3] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.081     ; 5.040      ;
; -4.112 ; count1[30]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.020      ;
; -4.112 ; count1[30]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.020      ;
; -4.112 ; count1[30]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.020      ;
; -4.112 ; count1[30]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.093     ; 5.020      ;
; -4.112 ; count1[30]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.020      ;
; -4.112 ; count1[30]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.020      ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sel_4:U1|sel_clk'                                                                           ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; -0.338 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.257      ;
; -0.277 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.196      ;
; -0.269 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.188      ;
; -0.217 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.136      ;
; -0.186 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.105      ;
; -0.128 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.047      ;
; 0.061  ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 0.858      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                           ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; 0.063 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 2.609      ; 3.175      ;
; 0.452 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; -0.500       ; 2.609      ; 3.064      ;
; 0.453 ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.760 ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 1.099 ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.115 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; count1[9]           ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; count1[7]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; count1[25]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.118 ; sel_4:U1|count1[25] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; sel_4:U1|count1[23] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; number[4]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; number[10]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; number[12]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; number[8]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.124 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; count1[30]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; sel_4:U1|count1[20] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; sel_4:U1|count1[30] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; count1[26]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; count1[28]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.418      ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sel_4:U1|sel_clk'                                                                           ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.464 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 0.758      ;
; 0.582 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 0.876      ;
; 0.725 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.019      ;
; 0.733 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.027      ;
; 0.760 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.054      ;
; 0.798 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.092      ;
; 0.822 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.116      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[0]           ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[11]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[12]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[13]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[14]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[17]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[1]           ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[23]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[25]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[26]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[27]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[28]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[29]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[2]           ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[30]          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[31]          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.408  ; 0.596        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.408  ; 0.596        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.408  ; 0.596        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.408  ; 0.596        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 12.409 ; 12.089 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 11.465 ; 11.611 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 11.909 ; 11.621 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 11.877 ; 11.595 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 12.212 ; 11.994 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 12.409 ; 12.089 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 11.589 ; 11.467 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 12.283 ; 11.999 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 13.807 ; 13.487 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 12.863 ; 13.009 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 13.307 ; 13.018 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 13.275 ; 12.992 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 13.610 ; 13.392 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 13.807 ; 13.487 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 12.987 ; 12.865 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 13.681 ; 13.397 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 9.537  ; 9.314  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.940  ; 9.171  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.885  ; 8.697  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 9.141  ; 8.939  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 9.537  ; 9.314  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 8.129  ; 8.202  ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 8.129  ; 8.297  ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 8.552  ; 8.332  ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 8.558  ; 8.346  ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 8.874  ; 8.619  ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 9.026  ; 8.738  ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 8.329  ; 8.202  ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 8.948  ; 8.707  ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 10.065 ; 10.104 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 10.065 ; 10.251 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 10.559 ; 10.255 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 10.571 ; 10.271 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 10.827 ; 10.554 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 10.968 ; 10.739 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 10.270 ; 10.104 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 10.889 ; 10.628 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 8.534  ; 8.352  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.584  ; 8.808  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.534  ; 8.352  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.777  ; 8.581  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 9.157  ; 8.941  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                ;
+------------+-----------------+------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                           ;
+------------+-----------------+------------------+------------------------------------------------+
; 189.93 MHz ; 189.93 MHz      ; clk              ;                                                ;
; 832.64 MHz ; 402.09 MHz      ; sel_4:U1|sel_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -4.265 ; -228.227      ;
; sel_4:U1|sel_clk ; -0.201 ; -0.486        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; clk              ; 0.116 ; 0.000         ;
; sel_4:U1|sel_clk ; 0.416 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -123.447             ;
; sel_4:U1|sel_clk ; -1.487 ; -5.948               ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; -4.265 ; count1[2]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.265 ; count1[2]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.179      ;
; -4.197 ; count1[4]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.197 ; count1[4]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.088     ; 5.111      ;
; -4.146 ; count1[16]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[9]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[8]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[7]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[6]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[5]        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[13]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[14]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; count1[16]         ; number[15]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.050 ; count1[3]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -4.050 ; count1[3]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.964      ;
; -3.979 ; count1[1]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.979 ; count1[1]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.893      ;
; -3.917 ; sel_4:U1|count1[6] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.073     ; 4.846      ;
; -3.915 ; count1[2]          ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.829      ;
; -3.886 ; count1[28]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[9]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[8]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[7]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[6]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[5]        ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[13]       ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[14]       ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.886 ; count1[28]         ; number[15]       ; clk          ; clk         ; 1.000        ; -0.086     ; 4.802      ;
; -3.847 ; count1[4]          ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.761      ;
; -3.808 ; count1[14]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.722      ;
; -3.808 ; count1[14]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.722      ;
; -3.808 ; count1[14]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.722      ;
; -3.808 ; count1[14]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.088     ; 4.722      ;
; -3.808 ; count1[14]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.722      ;
; -3.808 ; count1[14]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.722      ;
; -3.808 ; count1[14]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.088     ; 4.722      ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'                                                                            ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; -0.201 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.130      ;
; -0.159 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.088      ;
; -0.148 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.077      ;
; -0.112 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.041      ;
; -0.077 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.006      ;
; -0.014 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 0.943      ;
; 0.159  ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 0.770      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; 0.116 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 2.394      ; 2.975      ;
; 0.371 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; -0.500       ; 2.394      ; 2.730      ;
; 0.402 ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.703 ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.981 ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.248      ;
; 1.026 ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; number[13]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[20] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; count1[8]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; number[11]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; sel_4:U1|count1[28] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sel_4:U1|count1[26] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sel_4:U1|count1[30] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; sel_4:U1|count1[24] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; count1[28]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; count1[26]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; count1[30]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; number[9]           ; number[10]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; count1[7]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; count1[9]           ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; number[7]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; sel_4:U1|count1[25] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.300      ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'                                                                            ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.416 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.684      ;
; 0.544 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.812      ;
; 0.678 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.946      ;
; 0.682 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.950      ;
; 0.706 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.974      ;
; 0.747 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 1.015      ;
; 0.775 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 1.043      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[0]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[11]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[12]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[13]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[14]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[16]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[17]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[18]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[19]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[1]           ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[20]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[21]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[22]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[23]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[24]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[25]          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.063  ; 0.279        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.063  ; 0.279        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.063  ; 0.279        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.063  ; 0.279        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.528  ; 0.712        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.528  ; 0.712        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.528  ; 0.712        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.528  ; 0.712        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 11.557 ; 11.103 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 10.557 ; 10.786 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 11.043 ; 10.726 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 11.053 ; 10.708 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 11.384 ; 11.020 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 11.557 ; 11.103 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 10.846 ; 10.562 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 11.480 ; 11.047 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 12.794 ; 12.339 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 11.794 ; 11.988 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 12.280 ; 11.961 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 12.257 ; 11.943 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 12.586 ; 12.257 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 12.794 ; 12.339 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 12.027 ; 11.766 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 12.686 ; 12.254 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 8.879  ; 8.499  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.162  ; 8.499  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.218  ; 7.948  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.491  ; 8.125  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 8.879  ; 8.466  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------+------------------+--------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+-------+------------+------------------+
; seg[*]    ; clk              ; 7.353  ; 7.364 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 7.353  ; 7.540 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 7.798  ; 7.534 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 7.805  ; 7.537 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 8.117  ; 7.783 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 8.287  ; 7.889 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 7.707  ; 7.364 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 8.220  ; 7.839 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 9.130  ; 9.138 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 9.130  ; 9.360 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 9.717  ; 9.295 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 9.727  ; 9.306 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 9.935  ; 9.558 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 10.095 ; 9.772 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 9.420  ; 9.138 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 10.027 ; 9.603 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 7.818  ; 7.613 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 7.818  ; 8.142 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 7.873  ; 7.613 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.135  ; 7.781 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 8.508  ; 8.109 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+-------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.414 ; -64.628       ;
; sel_4:U1|sel_clk ; 0.411  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.102 ; -0.102        ;
; sel_4:U1|sel_clk ; 0.194  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -98.235              ;
; sel_4:U1|sel_clk ; -1.000 ; -4.000               ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.414 ; count1[2]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.414 ; count1[2]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.351      ;
; -1.379 ; count1[4]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.379 ; count1[4]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.316      ;
; -1.304 ; count1[3]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.304 ; count1[3]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.241      ;
; -1.294 ; count1[16]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[9]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[13]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[14]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.294 ; count1[16]         ; number[15]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.270 ; count1[28]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[9]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[8]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[7]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[6]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[5]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[13]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[14]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.270 ; count1[28]         ; number[15]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.208      ;
; -1.268 ; count1[1]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.268 ; count1[1]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.205      ;
; -1.247 ; count1[2]          ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.050     ; 2.184      ;
; -1.236 ; sel_4:U1|count1[6] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.037     ; 2.186      ;
; -1.215 ; count1[25]         ; number[4]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
; -1.215 ; count1[25]         ; number[3]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
; -1.215 ; count1[25]         ; number[2]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
; -1.215 ; count1[25]         ; number[1]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
; -1.215 ; count1[25]         ; number[12]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
; -1.215 ; count1[25]         ; number[11]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
; -1.215 ; count1[25]         ; number[10]       ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
; -1.215 ; count1[25]         ; number[9]        ; clk          ; clk         ; 1.000        ; -0.049     ; 2.153      ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'                                                                           ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.411 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.036     ; 0.540      ;
; 0.438 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.036     ; 0.513      ;
; 0.466 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.036     ; 0.485      ;
; 0.479 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.036     ; 0.472      ;
; 0.490 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.036     ; 0.461      ;
; 0.507 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.036     ; 0.444      ;
; 0.592 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                             ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; -0.102 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 1.143      ; 1.260      ;
; 0.186  ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.302  ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303  ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.436  ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.556      ;
; 0.452  ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; count1[7]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; sel_4:U1|count1[23] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; sel_4:U1|count1[25] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; count1[9]           ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; number[4]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; number[8]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; count1[25]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; number[10]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; number[12]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.463  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; count1[8]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; sel_4:U1|count1[30] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; sel_4:U1|count1[20] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; sel_4:U1|count1[24] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; number[13]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; number[11]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'                                                                            ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.194 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.251 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.036      ; 0.371      ;
; 0.281 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.036      ; 0.401      ;
; 0.286 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.036      ; 0.406      ;
; 0.299 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.321 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.036      ; 0.441      ;
; 0.336 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.036      ; 0.456      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; -0.177 ; 0.007        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -0.177 ; 0.007        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[0]           ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[11]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[12]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[13]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[14]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[17]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[1]           ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[23]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[25]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[26]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[27]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[28]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[29]          ;
; -0.176 ; 0.008        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[2]           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.439  ; 0.655        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.439  ; 0.655        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.439  ; 0.655        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.439  ; 0.655        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 5.711 ; 5.786 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 5.483 ; 5.420 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 5.544 ; 5.563 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 5.513 ; 5.536 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 5.644 ; 5.742 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 5.711 ; 5.786 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 5.419 ; 5.484 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 5.670 ; 5.740 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 6.133 ; 6.208 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 5.905 ; 5.842 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 5.966 ; 5.985 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 5.935 ; 5.958 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 6.066 ; 6.164 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 6.133 ; 6.208 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 5.841 ; 5.906 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 6.092 ; 6.162 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 4.346 ; 4.469 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.272 ; 4.184 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 4.077 ; 4.157 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 4.176 ; 4.267 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 4.346 ; 4.469 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 3.789 ; 3.765 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 3.819 ; 3.765 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 3.872 ; 3.931 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 3.862 ; 3.925 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 3.980 ; 4.058 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 4.033 ; 4.120 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 3.789 ; 3.952 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 4.015 ; 4.097 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 4.652 ; 4.631 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 4.690 ; 4.631 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 4.726 ; 4.835 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 4.721 ; 4.829 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 4.846 ; 4.929 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 4.937 ; 4.983 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 4.652 ; 4.708 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 4.871 ; 4.957 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 3.927 ; 4.004 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.114 ; 4.029 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 3.927 ; 4.004 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 4.024 ; 4.112 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 4.187 ; 4.306 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+----------+--------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -4.595   ; -0.102 ; N/A      ; N/A     ; -3.000              ;
;  clk              ; -4.595   ; -0.102 ; N/A      ; N/A     ; -3.000              ;
;  sel_4:U1|sel_clk ; -0.338   ; 0.194  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS   ; -255.182 ; -0.102 ; 0.0      ; 0.0     ; -129.395            ;
;  clk              ; -254.230 ; -0.102 ; N/A      ; N/A     ; -123.447            ;
;  sel_4:U1|sel_clk ; -0.952   ; 0.000  ; N/A      ; N/A     ; -5.948              ;
+-------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 12.409 ; 12.089 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 11.465 ; 11.611 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 11.909 ; 11.621 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 11.877 ; 11.595 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 12.212 ; 11.994 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 12.409 ; 12.089 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 11.589 ; 11.467 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 12.283 ; 11.999 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 13.807 ; 13.487 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 12.863 ; 13.009 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 13.307 ; 13.018 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 13.275 ; 12.992 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 13.610 ; 13.392 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 13.807 ; 13.487 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 12.987 ; 12.865 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 13.681 ; 13.397 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 9.537  ; 9.314  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.940  ; 9.171  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.885  ; 8.697  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 9.141  ; 8.939  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 9.537  ; 9.314  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 3.789 ; 3.765 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 3.819 ; 3.765 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 3.872 ; 3.931 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 3.862 ; 3.925 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 3.980 ; 4.058 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 4.033 ; 4.120 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 3.789 ; 3.952 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 4.015 ; 4.097 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 4.652 ; 4.631 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 4.690 ; 4.631 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 4.726 ; 4.835 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 4.721 ; 4.829 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 4.846 ; 4.929 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 4.937 ; 4.983 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 4.652 ; 4.708 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 4.871 ; 4.957 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 3.927 ; 4.004 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.114 ; 4.029 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 3.927 ; 4.004 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 4.024 ; 4.112 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 4.187 ; 4.306 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; nrst                    ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; clk                     ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA0~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.98e-09 V                   ; 2.87 V              ; -0.0503 V           ; 0.248 V                              ; 0.099 V                              ; 4.97e-10 s                  ; 5.65e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.98e-09 V                  ; 2.87 V             ; -0.0503 V          ; 0.248 V                             ; 0.099 V                             ; 4.97e-10 s                 ; 5.65e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.98e-09 V                   ; 2.87 V              ; -0.0503 V           ; 0.248 V                              ; 0.099 V                              ; 4.97e-10 s                  ; 5.65e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.98e-09 V                  ; 2.87 V             ; -0.0503 V          ; 0.248 V                             ; 0.099 V                             ; 4.97e-10 s                 ; 5.65e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.98e-09 V                   ; 2.88 V              ; -0.0703 V           ; 0.295 V                              ; 0.115 V                              ; 3.08e-10 s                  ; 3.92e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 2.98e-09 V                  ; 2.88 V             ; -0.0703 V          ; 0.295 V                             ; 0.115 V                             ; 3.08e-10 s                 ; 3.92e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.98e-09 V                   ; 2.87 V              ; -0.0503 V           ; 0.248 V                              ; 0.099 V                              ; 4.97e-10 s                  ; 5.65e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.98e-09 V                  ; 2.87 V             ; -0.0503 V          ; 0.248 V                             ; 0.099 V                             ; 4.97e-10 s                 ; 5.65e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.98e-09 V                   ; 2.87 V              ; -0.0503 V           ; 0.248 V                              ; 0.099 V                              ; 4.97e-10 s                  ; 5.65e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.98e-09 V                  ; 2.87 V             ; -0.0503 V          ; 0.248 V                             ; 0.099 V                             ; 4.97e-10 s                 ; 5.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.16e-09 V                   ; 2.87 V              ; -0.0594 V           ; 0.152 V                              ; 0.127 V                              ; 2.79e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.16e-09 V                  ; 2.87 V             ; -0.0594 V          ; 0.152 V                             ; 0.127 V                             ; 2.79e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.86e-07 V                   ; 2.84 V              ; -0.0364 V           ; 0.159 V                              ; 0.193 V                              ; 6.71e-10 s                  ; 6.41e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.86e-07 V                  ; 2.84 V             ; -0.0364 V          ; 0.159 V                             ; 0.193 V                             ; 6.71e-10 s                 ; 6.41e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.86e-07 V                   ; 2.84 V              ; -0.0364 V           ; 0.159 V                              ; 0.193 V                              ; 6.71e-10 s                  ; 6.41e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.86e-07 V                  ; 2.84 V             ; -0.0364 V          ; 0.159 V                             ; 0.193 V                             ; 6.71e-10 s                 ; 6.41e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.86e-07 V                   ; 2.85 V              ; -0.048 V            ; 0.144 V                              ; 0.197 V                              ; 4.55e-10 s                  ; 4.48e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.86e-07 V                  ; 2.85 V             ; -0.048 V           ; 0.144 V                             ; 0.197 V                             ; 4.55e-10 s                 ; 4.48e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.86e-07 V                   ; 2.84 V              ; -0.0364 V           ; 0.159 V                              ; 0.193 V                              ; 6.71e-10 s                  ; 6.41e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.86e-07 V                  ; 2.84 V             ; -0.0364 V          ; 0.159 V                             ; 0.193 V                             ; 6.71e-10 s                 ; 6.41e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.86e-07 V                   ; 2.84 V              ; -0.0364 V           ; 0.159 V                              ; 0.193 V                              ; 6.71e-10 s                  ; 6.41e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.86e-07 V                  ; 2.84 V             ; -0.0364 V          ; 0.159 V                             ; 0.193 V                             ; 6.71e-10 s                 ; 6.41e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.02e-07 V                   ; 2.84 V              ; -0.047 V            ; 0.076 V                              ; 0.073 V                              ; 3.37e-10 s                  ; 3.69e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.02e-07 V                  ; 2.84 V             ; -0.047 V           ; 0.076 V                             ; 0.073 V                             ; 3.37e-10 s                 ; 3.69e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; sel[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; sel[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.7e-08 V                    ; 3.25 V              ; -0.0588 V           ; 0.186 V                              ; 0.146 V                              ; 4.53e-10 s                  ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.15 V                      ; 5.7e-08 V                   ; 3.25 V             ; -0.0588 V          ; 0.186 V                             ; 0.146 V                             ; 4.53e-10 s                 ; 4.2e-10 s                  ; No                        ; Yes                       ;
; sel[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.7e-08 V                    ; 3.25 V              ; -0.0588 V           ; 0.186 V                              ; 0.146 V                              ; 4.53e-10 s                  ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.15 V                      ; 5.7e-08 V                   ; 3.25 V             ; -0.0588 V          ; 0.186 V                             ; 0.146 V                             ; 4.53e-10 s                 ; 4.2e-10 s                  ; No                        ; Yes                       ;
; seg[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[4]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.7e-08 V                    ; 3.25 V              ; -0.104 V            ; 0.19 V                               ; 0.28 V                               ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.7e-08 V                   ; 3.25 V             ; -0.104 V           ; 0.19 V                              ; 0.28 V                              ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.7e-08 V                    ; 3.25 V              ; -0.0588 V           ; 0.186 V                              ; 0.146 V                              ; 4.53e-10 s                  ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.15 V                      ; 5.7e-08 V                   ; 3.25 V             ; -0.0588 V          ; 0.186 V                             ; 0.146 V                             ; 4.53e-10 s                 ; 4.2e-10 s                  ; No                        ; Yes                       ;
; seg[6]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.7e-08 V                    ; 3.25 V              ; -0.0588 V           ; 0.186 V                              ; 0.146 V                              ; 4.53e-10 s                  ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.15 V                      ; 5.7e-08 V                   ; 3.25 V             ; -0.0588 V          ; 0.186 V                             ; 0.146 V                             ; 4.53e-10 s                 ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 4.11e-08 V                   ; 3.34 V              ; -0.15 V             ; 0.223 V                              ; 0.183 V                              ; 2.79e-10 s                  ; 2.07e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 4.11e-08 V                  ; 3.34 V             ; -0.15 V            ; 0.223 V                             ; 0.183 V                             ; 2.79e-10 s                 ; 2.07e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 2376     ; 0        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; clk              ; 1        ; 1        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 7        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 2376     ; 0        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; clk              ; 1        ; 1        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 7        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Fri Feb 22 19:01:05 2013
Info: Command: quartus_sta display -c display
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name sel_4:U1|sel_clk sel_4:U1|sel_clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.595
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.595      -254.230 clk 
    Info:    -0.338        -0.952 sel_4:U1|sel_clk 
Info: Worst-case hold slack is 0.063
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.063         0.000 clk 
    Info:     0.464         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -123.447 clk 
    Info:    -1.487        -5.948 sel_4:U1|sel_clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.265
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.265      -228.227 clk 
    Info:    -0.201        -0.486 sel_4:U1|sel_clk 
Info: Worst-case hold slack is 0.116
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.116         0.000 clk 
    Info:     0.416         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -123.447 clk 
    Info:    -1.487        -5.948 sel_4:U1|sel_clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.414
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.414       -64.628 clk 
    Info:     0.411         0.000 sel_4:U1|sel_clk 
Info: Worst-case hold slack is -0.102
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.102        -0.102 clk 
    Info:     0.194         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -98.235 clk 
    Info:    -1.000        -4.000 sel_4:U1|sel_clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 244 megabytes
    Info: Processing ended: Fri Feb 22 19:01:09 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


