<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Mikroprocesory s architekturou RISC - èipy Motorola øady 88000 (88k)</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Mikroprocesory s architekturou RISC - èipy Motorola øady 88000 (88k)</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V&nbsp;dne¹ní èásti seriálu o architekturách poèítaèù se budeme zabývat dal¹í rodinou 32bitových mikroprocesorù s&nbsp;architekturou RISC. Jedná se o èipy Motorola øady 88000, které sice nebyly po komerèní stránce tak úspì¹né, jako napøíklad mikroprocesory MIPS, SPARC èi PA-RISC, ov¹em jejich návrh nepostrádal eleganci typickou i pro mnoho dal¹ích èipù navr¾ených v&nbsp;Motorole v&nbsp;letech 1974 a¾ 1990.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Mikroprocesory s&nbsp;architekturou RISC &ndash; èipy Motorola øady 88000</a></p>
<p><a href="#k02">2. Motorola 88000 a dal¹í pøedstavitelé &bdquo;kanonické&ldquo; architektury RISC</a></p>
<p><a href="#k03">3. První generace øady 88000 &ndash; mikroprocesor Motorola 88100</a></p>
<p><a href="#k04">4. Zpùsob zapojení èipù 88100 a 88200</a></p>
<p><a href="#k05">5. Pou¾ití mikroprocesoru Motorola 88100 v&nbsp;osobních poèítaèích, pracovních stanicích a dal¹ích zaøízeních</a></p>
<p><a href="#k06">6. Druhá generace øady 88000 &ndash; superskalární mikroprocesor Motorola 88110</a></p>
<p><a href="#k07">7. Spekulativní provádìní skokù (speculative execution)</a></p>
<p><a href="#k08">8. Vykonávání instrukcí mimo poøadí (out of order execution)</a></p>
<p><a href="#k09">9. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2>1. Mikroprocesory s&nbsp;architekturou RISC &ndash; èipy Motorola øady 88000</h2>

<p>V&nbsp;dne¹ní èásti seriálu o architekturách poèítaèù èásteènì navá¾eme na
èást pøedchozí, proto¾e se takté¾ budeme zabývat popisem ménì známých a takté¾
i ménì úspì¹ných 32bitových mikroprocesorù s&nbsp;architekturou RISC. Minule
jsme se bavili o èipech <i>AMD 29000 (AMD 29k)</i>, dnes se zamìøíme na
mikroprocesory firmy <i>Motorola</i> øady <i>88000 (88k)</i>. Jedná se o
32bitové RISCové èipy s&nbsp;Harvardskou architekturou, tj.&nbsp;o integrované
obvody s&nbsp;oddìlenou pamìtí programu od pamìti dat. Pùvodnì mìly tyto
RISCové mikroprocesory nést oznaèení <i>78000</i> pøipomínající velmi úspì¹nou
øadu CISCových mikroprocesorù <i>Motorola 68000</i>, ov¹em pozdìji se a¾ bìhem
vývoje èíslo øady zmìnilo na <i>88000</i>, zkracované té¾ na <i>88k</i>,
podobnì jako se <i>68000</i> bì¾nì zkracuje na <i>68k</i>. První provozuschopné
èipy øady <i>Motorola 88000</i> byly k&nbsp;dispozici v&nbsp;polovinì roku
1988, co¾ znamenalo, ¾e se &ndash; podobnì jako u minule popsané øady <i>AMD
29000 (29k)</i> &ndash; jednalo o zhruba tøíleté zpo¾dìní oproti èipùm
<i>MIPS</i> a pøibli¾nì jednoleté zpo¾dìní oproti èipùm <i>SPARC</i> (i tento
fakt negativnì ovlivnil pozdìj¹í úspìch èi pøesnìji øeèeno neúspìch celé
øady).</p>

<img src="http://i.iinfo.cz/images/212/pc132-4.jpg" width="308" height="102" alt=" " />
<p><i>Obrázek 1: Na samotném poèátku &bdquo;mikroprocesorové historie&ldquo;
spoleènosti Motorola stál osmibitový mikroprocesor Motorola MC6800 z&nbsp;roku
1974, který spolu s&nbsp;konkurenèními èipy Intel 8080 a pozdìji té¾ MOS 6502 a
Zilog Z80 dosti zásadním zpùsobem ovlivnil vývoj mikropoèítaèù jak ve druhé
polovinì sedmdesátých let, tak i v&nbsp;zaèátcích osmdesátých let minulého
století.</i></p>

<p>Firma Motorola pou¾ila pøi návrhu mikroprocesorù rodiny <i>88000</i>
techniky vyu¾ívané i prakticky v¹emi dal¹ími tehdej¹ími výrobci RISCových
procesorù, tak¾e by nás nemìlo pøekvapit, ¾e mikroprocesory <i>88000</i> byly
vybaveny sadou tøiceti dvou pracovních registrù, z&nbsp;nich¾ ka¾dý mìl ¹íøku
32 bitù, pøièem¾ první registr <strong>R0</strong> obsahoval nemìnnou hodnotu
0. Formát instrukcí byl zvolen tak, aby v¹echny instrukce mìly konstantní ¹íøku
(odpovídající samozøejmì ¹íøce obou externích datových sbìrnic, tj.&nbsp;32
bitùm) a pøi zpracování instrukcí se vyu¾ívala instrukèní pipeline, která mìla
u mikroprocesorù <i>88000</i> celkem pìt fází (øezù), podobnì jako napøíklad u
èipù <i>MIPS</i>. U druhé generace èipù, tj.&nbsp;u mikroprocesorù
<i>88110</i>, se zaèaly pou¾ívat i nìkteré pokroèilé technologie, zejména
spekulativní provádìní skokù (<i>speculative execution</i>) a provádìní
instrukcí mimo poøadí (<i>out of order execution</i>) popsané v&nbsp;dal¹ích
kapitolách. Navíc se v&nbsp;pøípadì èipu <i>88100</i> jednalo o superskalární
procesor, tj.&nbsp;o èip, který v&nbsp;jednom taktu dokázal dokonèit více ne¾
jednu instrukci (to bylo umo¾nìno napøíklad tím, ¾e tento mikroprocesor
obsahoval dvojici aritmeticko-logických jednotek).</p>

<a href="http://i.iinfo.cz/images/212/pc132-1.jpg"><img src="http://i.iinfo.cz/images/212/pc132-1-prev.jpg" width="370" height="241" alt=" " /></a>
<p><i>Obrázek 2: Dal¹í mezník v&nbsp;historii mikroprocesorù &ndash; èip
Motorola MC6809, který byl s&nbsp;velkou pravdìpodobností nejvýkonnìj¹ím
osmibitovým mikroprocesorem své éry.</i></p>



<p><a name="k02"></a></p>
<h2>2. Motorola 88000 a dal¹í pøedstavitelé &bdquo;kanonické&ldquo; architektury RISC</h2>

<p>Mapu rùzných architektur procesorù, která je zobrazená pod tímto odstavcem,
jsme si ji¾ (i kdy¾ v&nbsp;ponìkud zjednodu¹ené podobì) v&nbsp;seriálu o
architekturách poèítaèù uvádìli. Podle umístìní názvu procesoru na horizontální
ose lze urèit, zda je tento procesor blí¾e k&nbsp;typické architektuøe
<i>CISC</i> se slo¾itými instrukcemi s&nbsp;mnoha adresními re¾imy a
mikroprogramovým øadièem, èi naopak blí¾e ke &bdquo;kanonické&ldquo;
architektuøe <i>RISC</i> s&nbsp;men¹ím poètem instrukcí a typicky s&nbsp;vìt¹ím
poètem pracovních registrù. Na vertikální osu je jednodu¹e vynesena bitová
¹íøka aritmeticko-logické jednotky a vìt¹inou i ¹íøka interních sbìrnic
procesoru. Pov¹imnìte si, ¾e v¹echny doposud popsané RISCové procesory
(<i>R3000</i> a¾ <i>R10000</i>, <i>SPARC</i>, <i>PA-RISC</i>, <i>AMD 29000</i>,
<i>Motorola 88100</i> i <i>Motorola 88110</i>) se skuteènì nachází
v&nbsp;pravém dolním rohu, naproti tomu jsou napøíklad èipy kompatibilní
s&nbsp;<i>x86</i> èi <i>x86_64</i> na levé stranì mapy, poèínaje pùvodním tehdy
je¹tì èistì ¹estnáctibitovým èipem <i>Intel 8086</i>.</p>

<a href="http://i.iinfo.cz/images/212/pc132-9.png"><img src="http://i.iinfo.cz/images/212/pc132-9-prev.png" width="257" height="270" alt=" " /></a>
<p><i>Obrázek 3: Tøetí mezník ve vývoji integrovaných obvodù firmy Motorola
&ndash; jeden z&nbsp;vùbec prvních (osmibitových) mikroøadièù nesoucí jméno
M68HC05.<br />
(Zdroj: Freescale Semiconductor, Ltd. MC68HC05B6/D Rev. 4.1 08/2005)</i></p>

<pre>
    Complex/                                                           Simple/
      CISC______________________________________________________________RISC
      |                                                         14500B*    |
4-bit |                                                    *Am2901         |
      |                                   *4004                            |
      |                                *4040                               |
8-bit |                                     6800,650x         *1802        |
      |                       8051*  *  *8008   *    SC/MP                 |
      |                              Z8    *         *    *F8              |
      |                F100-L*   8080/5  2650                              |
      |                             *       *NOVA        *  *PIC16x        |
      |          MCP1600*   *Z-80         *6809    IMS6100                 |
16-bit|          *Z-280           *PDP11             80C166*  *M17         |
      |                      *8086    *TMS9900                             |
      |                 *Z8000          *65816                             |
      |                *56002                                              |
      |            32016*   *68000 ACE HOBBIT  Clipper      R3000          |
32-bit|432           96002 *68020    *   *  *  *   *AMD 29000 *   *ARM     |
      | *         *VAX * 80486 68040 *PSC i960    *SPARC         *SH       |
      |          Z80000*    *  *    TRON48    PA-RISC                      |
      |    PPro  Pent*    -- T9000 -*-------     *    *88100               |
      | *    *    -- 860 -*--*-----            *     *88110                |
64-bit|Rekurs         POWER PowerPC   *        CDC6600     *R4000          |
      |            x86-64*   *620 U-SPARC *     *R8000         *Alpha      |
      |     ------- IA-64 -------      R10000                              |
      CISC______________________________________________________________RISC
</pre>

<img src="http://i.iinfo.cz/images/394/pc146-1.png" width="450" height="439" alt=" " />
<p><i>Obrázek 4: 32bitový mikroprocesor Motorola M68000 patøí mezi zástupce
architektury CISC s&nbsp;témìø ortogonální instrukèní sadou a pomìrnì velkou
sadou pracovních registrù (rozdìlených na registry datové a adresové). Jednalo
se o jeden z&nbsp;nejúspì¹nìj¹ích 32bitových mikroprocesorù vùbec, ale právì
architektura CISC èásteènì znemo¾nila dal¹í vývoj této øady smìrem
k&nbsp;výkonnìj¹ím èipùm (na druhou stranu se jedná o procesor z&nbsp;konce
sedmdesátých let minulého století, tak¾e jeho náhrada za novìj¹í èipy není zase
tak pøekvapivá).</i></p>



<p><a name="k03"></a></p>
<h2>3. První generace øady 88000 &ndash; mikroprocesor Motorola 88100</h2>

<p>Prvním komerènì vyrábìným mikroprocesorem øady <i>Motorola 88000</i> byl èip
<i>88100</i> z&nbsp;roku 1989. ©lo o 32bitový mikroprocesor s&nbsp;mezní
hodinovou frekvencí 33 MHz (vyrábìla se v¹ak i varianta s&nbsp;16 MHz a
pravdìpodobnì i 20 MHz), který byl postavený na Harvardské architektuøe,
tj.&nbsp;mìl implementován samostatný port pro data (datovou pamì») a
samostatný port pro instrukce (pamì» programu). Zatímco ¹íøka datových sbìrnic
byla v&nbsp;obou pøípadech rovna 32 bitùm, mìly adresové sbìrnice ¹íøku pouze
30 bitù, proto¾e ve¹keré adresování bylo provádìno po 32bitových slovech
zarovnaných v&nbsp;pamìti na ètyøi bajty (nejni¾¹í dva bity adresy tedy byly
v¾dy nulové). Zajímavá byla mo¾nost volby mezi pou¾itím øazení bajtù
v&nbsp;32bitových slovech podle <i>Little-Endian</i> èi <i>Big-Endian</i>,
v&nbsp;závislosti na tom, s&nbsp;jakými dal¹ími zaøízeními mìl mikroprocesor
komunikovat. Samotný èip byl na svou dobu a dosahovaný výpoèetní výkon pomìrnì
jednoduchý, proto¾e obsahoval pouze pøibli¾nì 165 tisíc tranzistorù, tak¾e by
se mohlo zdát, ¾e cena poèítaèù vybavených mikroprocesorem <i>88100</i> bude
takté¾ nízká a tím i pøíznivá pro konstruktéry osobních poèítaèù i pracovních
stanic.</p>

<a href="http://i.iinfo.cz/images/596/pc7703.jpg"><img src="http://i.iinfo.cz/images/596/pc7703-prev.jpg" alt="pc7703" height="244" width="370" /></a>
<p><i>Obrázek 5: Osobní mikropoèítaè Atari 520 ST postavený na 32bitových
mikroprocesorech øady Motorola 68000.</i></p>

<p>Ve skuteènosti ov¹em musel být samotný mikroprocesor doplnìn èipem
<i>88200</i> èi <i>88204</i>, který plnil jak funkci vyrovnávací pamìti první
úrovnì (<i>L1 cache</i>) o kapacitì ¹estnácti kilobajtù (<i>88200</i>) a¾ 64
kilobajtù (<i>88204</i>), tak i øízení pøístupu do pamìti a stránkování. Pamì»
byla pro tento úèel rozdìlena na stránky o velikosti 4 kB, pøièem¾
<i>88200/88204</i> byl vybaven TLB, podobnì jako napøíklad èipy øady
<i>x86</i>. Toto øe¹ení v¹ak nebylo zcela bezproblémové, proto¾e pøi pou¾ití
minimálnì dvojice èipù (èi dokonce trojice v&nbsp;pøípadì úplného oddìlení
datové a instrukèní pamìti) se cena celého systému zvy¹ovala, u¾ jen
z&nbsp;toho dùvodu, ¾e mezi integrovanými obvody <i>88100</i> a <i>88200</i>
bylo nutné na plo¹ném spoji vytvoøit adresovou, datovou i øídicí sbìrnici,
tj.&nbsp;pøibli¾nì 70 spojù (<strong>A31-A2</strong>, <strong>D31-D0</strong>,
<strong>DBE0-DBE3</strong>, <strong>S/U</strong>, <strong>R/W</strong> a dal¹í,
viz té¾ schémata z&nbsp;dal¹í kapitoly). Èip <i>88200</i> byl dokonce
slo¾itìj¹í ne¾ samotný mikroprocesor, proto¾e obsahoval pøibli¾nì 750 tisíc
tranzistorù oproti ji¾ zmínìným 165 tisícùm pro <i>88100</i>.</p>

<a href="http://i.iinfo.cz/images/419/pc7702.jpg"><img src="http://i.iinfo.cz/images/419/pc7702-prev.jpg" alt="pc7702" height="257" width="370" /></a>
<p><i>Obrázek 6: Mikroprocesor Motorola 68030 na základní desce desce osobního
poèítaèe Macintosh Color Classic.</i></p>



<p><a name="k04"></a></p>
<h2>4. Zpùsob zapojení èipù 88100 a 88200</h2>

<p>Konstruktéøi mikroprocesoru <i>88100</i> øe¹ili stejný problém, s&nbsp;jakým
se potýkali i v¹ichni tehdej¹í tvùrci dal¹ích RISCových procesorù &ndash; jakým
zpùsobem zajistit co nejrychlej¹í naèítání a ukládání slov do operaèní pamìti,
aby na svoji dobu velmi rychlé procesory nebyly relativnì pomalou pamìtí
zdr¾ovány a mohly v&nbsp;ka¾dém hodinovém taktu do instrukèní pipeline naèíst
dal¹í instrukci. V&nbsp;pøípadì procesoru <i>88100</i> byl tento problém
vyøe¹en oddìlením pamìti programu od pamìti dat a souèasnì i pou¾itím
vyrovnávacích pamìtí první úrovnì (oddìlených pro kód a data). Z&nbsp;tohoto
dùvodu se k&nbsp;mikroprocesoru <i>88100</i> pøipojoval jeden èi dva pomocné
èipy <i>88200</i>, které pracovaly jak ve funkci vyrovnávací pamìti, tak i ve
funkci stránkovací jednotky. Jak jsme si ji¾ øekli v&nbsp;pøedchozích
kapitolách, mìl procesor oddìlenou sbìrnici pro instrukce a pro data. Navíc se
nepou¾ívalo multiplexování adresy a dat, co¾ znamená, ¾e procesor mìl vyvedenou
ètveøici sbìrnic <strong>DA31-DA2</strong> (adresa pro data, zarovnáno na
slova), <strong>CA31-CA2</strong> (adresa pro instrukce, zarovnáno na slova),
<strong>D31-D0</strong> (ètení èi zápis datových slov) a
<strong>C31-C0</strong> (ètení instrukcí):</p>

<pre>
                 +---------------------+
napojení na      |    Motorola 88100   |     napojení na øadiè  
øadiè pamìti dat |                     |     pamìti instrukcí
             &lt;---|DA31-DA2     CA31-CA2|---&gt;
                 |                     |
             ---&gt;|D31-D0         C31-C0|---&gt;
                 |   _               _ |
             &lt;---|DS/U            CS/U |---&gt;
                 |   _                 |
             &lt;---|DR/W           CFETCH|---&gt; ke vstupùm,
                 |_____                |     DBE0-DBE3
             &lt;---|DLOCK                |
                 |                     |
             &lt;---|DBE0              CR0|&lt;---
             &lt;---|DBE1              CR1|&lt;---
             &lt;---|DBE2                 |
             &lt;---|DBE3              ERR|---&gt;
                 |                  INT|---&gt;
             &lt;---|DR0               PCE|---&gt;
             &lt;---|DR1      ___         |
                 |    CLK  RST  PLLEN  |
                 +---------------------+
                       |    |     |
                       |    |     |
</pre>

<a href="http://i.iinfo.cz/images/622/gui0307.jpg"><img src="http://i.iinfo.cz/images/622/gui0307-prev.jpg" width="370" height="164" alt=" " /></a>
<p><i>Obrázek 7: Pracovní stanice Sun-1 vybavená buï èipem Motorola 68000 nebo
68010.</i></p>

<p>Zpùsob zapojení pomocného èipu <i>Motorola 88200</i> ve funkci øízení pamìti
programu je následující (na levé stranì jsou vstupní signály, na stranì pravé
signály výstupní):</p>

<pre>
    +----------------------+
    |    Motorola 88200    |  
    |                      |
    |øízení pamìti programu|
    |                      |
---&gt;|A31-A2      CAD31-CAD0|---&gt;
    |           CADP3-CADP0|---&gt;
---&gt;|D31-D0         CC6-CC0|---&gt;
    |  _                CCP|---&gt;
---&gt;|S/U          CST3-CST0|---&gt;
    |   _         ____ ___ |
&lt;---|CR/W         CSS3-CSS0|---&gt;
    |______                |
&lt;---|CDLOCK                |
    |                      |
---&gt;|DBE0               CBR|---&gt;
---&gt;|DBE1               CBA|---&gt;
---&gt;|DBE2               CBG|---&gt;
---&gt;|DBE3               ___|    
    |                   CAB|---&gt;
&lt;---|R0                 ___|
&lt;---|R1                 CBB|---&gt;
    |                      |
    |                      |
    |                  CERR|---&gt;
    |                  CPCE|---&gt;
    |                  CMCE|---&gt;
    |             CSRAMMODE|---&gt;
    |                  ____|
    |                  CPCS|---&gt;
    |                  CTR1|---&gt;
    |                  CTR0|---&gt;
    |                  CTM1|---&gt;
    |                  CTM0|---&gt;
    |         __ _         |
    |    CLK  RST   PLLEN  |
    +----------------------+
          |    |      |
          |    |      |
</pre>

<p>V&nbsp;pøípadì pou¾ití èipu <i>Motorola 88200</i> pro øízení pøístupu
k&nbsp;datové pamìti se funkce nìkterých vstupních a výstupních pinù mìní:</p>

<pre>
    +----------------------+
    |    Motorola 88200    |  
    |                      |
    | øízení datové pamìti |
    |                      |
---&gt;|A31-A2      DAD31-DAD0|---&gt;
    |           DADP3-DADP0|---&gt;
---&gt;|D31-D0         DC6-DC0|---&gt;
    |  _                DCP|---&gt;
---&gt;|S/U          DST3-DST0|---&gt;
    |   _         ____ ___ |
---&gt;|R/W          DSS3-DSS0|---&gt;
    |_____                 |
---&gt;|DLOCK                 |
    |                      |
---&gt;|DBE0               DBR|---&gt;
---&gt;|DBE1               DBA|---&gt;
---&gt;|DBE2               DBG|---&gt;
---&gt;|DBE3               ___|    
    |                   DAB|---&gt;
---&gt;|DR0                ___|
---&gt;|DR1                DBB|---&gt;
    |                      |
    |                      |
    |                  DERR|---&gt;
    |                  DPCE|---&gt;
    |                  DMCE|---&gt;
    |             DSRAMMODE|---&gt;
    |                  ____|
    |                  DPCS|---&gt;
    |                  DTR1|---&gt;
    |                  DTR0|---&gt;
    |                  DTM1|---&gt;
    |                  DTM0|---&gt;
    |         __ _         |
    |    CLK  RST   PLLEN  |
    +----------------------+
          |    |      |
          |    |      |
</pre>

<img src="http://i.iinfo.cz/images/600/pc80-1.png" alt="pc80" height="146" width="234" />
<p><i>Obrázek 8: Legendární poèítaè Amiga 500 obsahující èipset OCS a oblíbený
mikroprocesor Motorola 68000, taktovaný na 7,14 MHz. V základní konfiguraci byl
tento poèítaè osazen ji¾ 512 KB pamìti, je¾ byla roz¹iøitelná na 32 MB (Fast
RAM). Naproti tomu byl model Amiga 500 Plus osazen 1 MB s&nbsp;mo¾ností
roz¹íøení Chip RAM na 2 MB a Fast RAM a¾ na 32 MB.</i></p>



<p><a name="k05"></a></p>
<h2>5. Pou¾ití mikroprocesoru Motorola 88100 v&nbsp;osobních poèítaèích, pracovních stanicích a dal¹ích zaøízeních</h2>

<p>I pøesto, ¾e dnes celou rodinu <i>Motorola 88000</i> pova¾ujeme za komerènì
relativnì neúspì¹nou vìtev vývoje mikroprocesorù, byly èipy <i>Motorola
88100</i> pou¾ity hned v&nbsp;nìkolika výkonných poèítaèích (vèetnì nìkolika
multiprocesorových systémù a prototypu pracovní stanice NeXTstation) i
v&nbsp;dal¹ích elektronických zaøízeních, pøedev¹ím v&nbsp;<i>X terminálech</i>
(jednalo se o jednu z&nbsp;forem tenkého klienta, v&nbsp;tomto pøípadì o
terminál vybavený klávesnicí, my¹í, monitorem a sí»ovým rozhraním, pøièem¾
komunikace mezi X terminálem a nadøazeným poèítaèem probíhala pomocí <i>X
protokolu</i> pou¾ívaného ostatnì dodnes). Mezi pøíèiny neúspìchu tìchto
mikroprocesorù patøí jak ¹patná cenová politika (spoleènost <i>Motorola</i> se
obávala, ¾e bude konkurovat svému vlastnímu èipu <i>68000</i>), tak i fakt, ¾e
k&nbsp;samotnému procesoru <i>88100</i> bylo nutné pøipojit &ndash; jak ji¾
víme &ndash; navíc i jednotky <i>88200</i>, co¾ celý návrh poèítaèe dále
zdra¾ovalo a komplikovalo. Pozdìji sice do¹lo ke slouèení obou èipù do jednoho
pouzdra spolu se zvý¹ením celkového výpoèetního výkonu, ov¹em i tak byla cena
dosti vysoká (od 360 do 495 dolarù pøi objednávce minimálnì 1000 kusù).</p>

<img src="http://i.iinfo.cz/images/447/pc156-1.jpg" width="150" height="198" alt=" " />
<p><i>Obrázek 9: Poèítaè Data General AViiON vybavený RISCovými mikroprocesory
øady 88000.</i></p>

<p>V&nbsp;následující tabulce jsou nìkterá zaøízení vybavená mikroprocesory
<i>Motorola 88100</i> vypsána:</p>

<table>
<tr><td>1</td><td>BBN Systems TC2000</td></tr>
<tr><td>2</td><td>NUMA-multiprocessor MIMD: systém vybavený a¾ 128 mikroprocesory Motorola 88110</td></tr>
<tr><td>3</td><td>Data General AViiON (tento poèítaè byl po stránce architektury velmi zajímavý)</td></tr>
<tr><td>4</td><td>Encore 91, 93 Series</td></tr>
<tr><td>5</td><td>Harris Night Hawk</td></tr>
<tr><td>6</td><td>Motorola Delta Series 8000</td></tr>
<tr><td>7</td><td>Motorola Series 900</td></tr>
<tr><td>8</td><td>X terminály spoleènosti NCD (Network Computing Devices)</td></tr>
<tr><td>9</td><td>X terminály spoleènosti Tektronix (u nìkolika modelù se jednalo pouze o prototypy)</td></tr>
<tr><td>10</td><td>Prototyp pracovní stanice NeXTstation</td></tr>
<tr><td>11</td><td>Omron LUNA88K</td></tr>
<tr><td>12</td><td>Tadpole TP8xxV</td></tr>
</table>

<img src="http://i.iinfo.cz/images/447/pc156-2.jpg" width="450" height="433" alt=" " />
<p><i>Obrázek 10: X terminál firmy NCD (Network Computing Devices) vybavený
RISCovým mikroprocesorem 88100.<br />
Zdroj: Wikipedia</i></p>



<p><a name="k06"></a></p>
<h2>6. Druhá generace øady 88000 &ndash; superskalární mikroprocesor Motorola 88110</h2>

<p>Nìkteré nedostatky mikroprocesoru <i>88100</i> se spoleènosti Motorola
podaøilo odstranit ve druhé a souèasnì i poslední generaci rodiny <i>88000</i>.
Jednalo se o mikroprocesor <i>88110</i>, který byl pomìrnì zajímavý, a to hned
z&nbsp;nìkolika dùvodù. Prvním dùvodem bylo to, ¾e se v&nbsp;jednom èipu
slouèily funkce pùvodních obvodù <i>88100</i> i <i>88200</i>, co¾ zjednodu¹ilo
a zlevnilo cenu poèítaèových systémù vybavených tìmito mikroprocesory. Kapacita
obou vyrovnávacích pamìtí první úrovnì se sice sní¾ila na 8kB, i tak se v¹ak
poèet tranzistorù zvý¹il na 1,4 milionu. Takté¾ se zvý¹ila hodinová frekvence
na 40 MHz, popø.&nbsp;na 50 MHz a byly zavedeny nové &bdquo;grafické&ldquo;
instrukce (pro rastrové operace &ndash; ROPs). Ov¹em nejvìt¹ím vylep¹ením bylo
vyu¾ití <i>superskalární architektury</i>. To znamenalo, ¾e mikroprocesor
<i>88200</i> dokázal v&nbsp;jednom taktu zaèít zpracovávat vìt¹í mno¾ství
instrukcí, tak¾e se ve výsledku dosahovalo zhruba trojnásobného a¾
pìtinásobného zvý¹ení výpoèetního výkonu oproti první generaci mikroprocesorù
<i>88100</i>. Poèet funkèních jednotek se zvý¹il na deset (!), pøièem¾ ka¾dá
jednotka (kromì dìlièky) dokázala v&nbsp;ka¾dém taktu zaèít zpracovávat novou
instrukci, ale instrukèní jednotka omezovala rychlost provádìní na dvì
instrukce za takt (vìt¹í mno¾ství instrukèních kódù stejnì nebylo mo¾né tak
rychle naèíst z&nbsp;vyrovnávací pamìti).</p>

<img src="http://i.iinfo.cz/images/447/pc156-3.jpg" width="450" height="64" alt=" " />
<p><i>Obrázek 11: Pohled na zadní stranu X terminálu firmy NCD se v¹emi porty a
rozhraními.</i></p>

<p>V&nbsp;následující tabulce je v¹ech deset funkèních jednotek mikroprocesoru
<i>Motorola 88110</i> vypsáno:</p>

<table>
<tr><th> #</th><th>Popis jednotky</th></tr>
<tr><td> 1</td><td>aritmeticko-logická jednotka èíslo 1 (pro 32bitové operandy &ndash; celá èísla)</td></tr>
<tr><td> 2</td><td>aritmeticko-logická jednotka èíslo 2 (pro 32bitové operandy &ndash; celá èísla)</td></tr>
<tr><td> 3</td><td>sèítaèka pro 80bitová reálná èísla (FP)</td></tr>
<tr><td> 4</td><td>násobièka pro 64bitová celá èísla a 80bitová reálná èísla</td></tr>
<tr><td> 5</td><td>dìlièka pro 64bitová celá èísla a 80bitová reálná èísla</td></tr>
<tr><td> 6</td><td>bitové operace provádìné nad 32bitovými operandy</td></tr>
<tr><td> 7</td><td>jednotka pro vyhodnocování a provádìní skokù</td></tr>
<tr><td> 8</td><td>datová cache</td></tr>
<tr><td> 9</td><td>první jednotka pro provádìní grafických operací s&nbsp;64bitovými operandy</td></tr>
<tr><td>10</td><td>druhá jednotka pro provádìní grafických operací s&nbsp;64bitovými operandy</td></tr>
</table>

<img src="http://i.iinfo.cz/images/447/pc156-4.jpg" width="450" height="450" alt=" " />
<p><i>Obrázek 12: Èást základní desky X terminálu firmy NCD
s&nbsp;mikroprocesorem Motorola 88100.</i></p>



<p><a name="k07"></a></p>
<h2>7. Spekulativní provádìní skokù (speculative execution)</h2>

<p>V&nbsp;pøípadì, ¾e je úspì¹nì vyøe¹ena problematika rychlého pøístupu
k&nbsp;datùm a instrukcím umístìným v&nbsp;operaèní pamìti, stává se dal¹ím
&bdquo;úzkým hrdlem&ldquo; mikroprocesorù s&nbsp;architekturou <i>RISC</i>
provádìní podmínìných skokù. Problém s&nbsp;podmínìnými skoky je snadno
pochopitelný &ndash; k&nbsp;vyhodnocení podmínky skoku dojde a¾ ve chvíli, kdy
by mohly být v&nbsp;instrukèní pipeline rozpracovány dal¹í dvì èi tøi
instrukce, ov¹em mikroprocesor dopøedu neví, zda bude skok skuteènì proveden èi
nikoli. U vìt¹iny RISCových procesorù se toti¾ podmínka vyhodnocuje a¾ po
výpoètu rozdílu dvou pracovních registrù a zji¹tìní, zda je výsledek této
operace kladný, záporný èi nulový (otázkou je, zda by se pou¾itím stavových
bitù provádìní programu v&nbsp;nìkterých pøípadech neurychlilo).
V&nbsp;nejjednodu¹¹ím pøípadì tedy mikroprocesory pøi provádìní instrukcí skoku
pøestanou naplòovat instrukèní pipeline a poèkají a¾ do chvíle, kdy je jisté,
zda se skok provede èi nikoli.</p>

<img src="http://i.iinfo.cz/images/447/pc156-5.jpg" width="450" height="450" alt=" " />
<p><i>Obrázek 13: Varianta mikroprocesoru Motorola 88100 v&nbsp;keramickém
pouzdru.</i></p>

<p>To v¹ak vede ke zbyteènému zpomalování výpoètù, které se na stranì
pøekladaèe èásteènì øe¹í rozbalováním smyèek a dal¹ími technikami majícími
mnohdy negativní vliv na vyu¾ití vyrovnávacích pamìtí. Druhou mo¾ností je
vyu¾ití takzvaného <i>branch delay slotu</i> (instrukce ihned za skokem se
provede kdykoli, nezávisle na tom, zda je skok proveden), popø.&nbsp;rùzných
prediktorù skokù, o jejich¾ principu jsme se ji¾ zmínili v&nbsp;pøedchozích
èástech tohoto seriálu. Konstruktéøi mikroprocesoru <i>88110</i> pou¾ili právì
tuto technologii, s&nbsp;kterou se mimochodem mù¾eme v&nbsp;rùzné podobì setkat
i u moderních mikroprocesorových architektur. Prediktor skokù byl vybaven
tabulkou, v&nbsp;ní¾ byly pro rùzné adresy skokù ulo¾eny informace o tom, zda
byl daný skok v&nbsp;minulosti proveden èi nikoli. Díky této tabulce dokázal
procesor <i>88110</i> po nìkolika prvních iteracích správnì pøedpovìdìt
výsledek skoku i v&nbsp;pøípadì, ¾e se spou¹tìl kód ve vlo¾ených programových
smyèkách, popø.&nbsp;èasto volaná subrutina se smyèkou èi více smyèkami.</p>

<img src="http://i.iinfo.cz/images/447/pc156-6.jpg" width="450" height="450" alt=" " />
<p><i>Obrázek 14: Dal¹í pohled na èip Motorola 88100.</i></p>



<p><a name="k08"></a></p>
<h2>8. Vykonávání instrukcí mimo poøadí (out of order execution)</h2>

<p>Kromì vyu¾ití paralelnì pracujících funkèních jednotek (díky nim¾ se
<i>88110</i> stal superskalárním procesorem) a prediktorù skokù se na relativnì
velkém výpoèetním výkonu mikroprocesoru <i>Motorola 88110</i> podílela i
jednotka umo¾òující vykonávání instrukcí mimo poøadí (<i>out of order
execution</i>). Jedná se o technologii, která sice umo¾òuje zvý¹ení výpoèetního
výkonu na superskalárních procesorech, ov¹em za cenu komplikovanìj¹ího i
dra¾¹ího èipu, co¾ je jeden z&nbsp;dùvodù, proè tuto technologii nalezneme
pouze u nìkterých RISCových a CISCových mikroprocesorù, napøíklad u <i>Power
PC</i>, <i>MIPS R10000</i> èi <i>Intel Pentium Pro</i>, zatímco napøíklad u
procesorù <i>UltraSPARC</i> není vyu¾ita. Zatímco u procesorù, které tuto
technologii <strong>ne</strong>vyu¾ívají, se instrukce provádí pøesnì
v&nbsp;takovém poøadí, v&nbsp;jakém jsou ulo¾eny ve strojovém kódu
(s&nbsp;výjimkou ji¾ zmínìných <i>branch delay slotù</i>), je situace
v&nbsp;pøípadì vyu¾ití instrukcí mimo poøadí komplikovanìj¹í.</p>

<img src="http://i.iinfo.cz/images/447/pc156-7.jpg" width="450" height="447" alt=" " />
<p><i>Obrázek 15: Interní struktura mikroprocesoru Motorola 88100.</i></p>

<p>Instrukce jsou bì¾nì sekvenèním zpùsobem naèítány z&nbsp;pamìti a jejich
operaèní kódy jsou ukládány do zvlá¹tních instrukèních front, nazývaných také
<i>rezervaèní stanice (reservation stations)</i> &ndash; jedná se tedy o fázi
<strong>IF</strong> (<i>instruction fetch</i>) a èásteènì i o fázi
<strong>ID</strong> (<i>instruction decode</i>). Z&nbsp;tìchto front mohou být
instrukce smìrovány do nìkteré z&nbsp;funkèních jednotek; v&nbsp;pøípadì
procesoru <i>88110</i> napøíklad do jedné ze dvou aritmeticko-logických
jednotek, kde je instrukce vykonána (fáze <strong>EX</strong>, <i>execute</i>).
Vykonání instrukce ov¹em nastane a¾ ve chvíli, kdy jsou pro danou instrukci
dostupné v¹echny operandy, tj.&nbsp;vìt¹inou pracovní registry. Zajímavé je, ¾e
instrukce naètené ve frontì nemusí být provádìny pøesnì v&nbsp;tom poøadí,
v&nbsp;jakém byly naèteny; pøípadné kolize jsou øe¹eny logikou mikroprocesoru.
Výsledek spu¹tìní instrukce je ukládán do dal¹í fronty a je ihned
k&nbsp;dispozici instrukcím èekajícím na zpracování. Tato druhá fronta obsahuje
nové hodnoty pracovních registrù, které v¹ak mohou být do skuteèných registrù
zapsány a¾ ve chvíli, kdy jsou provedeny v¹echny star¹í instrukce &ndash; a¾
v&nbsp;tomto okam¾iku tedy dochází k&nbsp;finální synchronizaci
(<strong>WB</strong>, <i>write back</i>), tak¾e z&nbsp;pohledu programátora
byly instrukce skuteènì provedeny v&nbsp;takovém poøadí, v&nbsp;jakém byly
zapsány v&nbsp;programu, i kdy¾ ve skuteènosti byly instrukce rozdìlovány mezi
funkèní bloky logikou implementovanou v&nbsp;procesoru.</p>

<img src="http://i.iinfo.cz/images/447/pc156-8.jpg" width="450" height="411" alt=" " />
<p><i>Obrázek 16: Pro malé porovnání &ndash; interní struktura mikroprocesoru
Motorola 68020.</i></p>



<p><a name="k09"></a></p>
<h2>9. Odkazy na Internetu</h2>

<ol>

<li>Great Microprocessors of the Past and Present: Motorola 88000, Late but elegant (mid 1988) . . . .<br />
<a href="http://www.unixhub.com/docs/misc/cpu.html#88000">http://www.unixhub.com/docs/misc/cpu.html#88000</a>
</li>

<li>badabada.org (rozcestník s&nbsp;informacemi èipech Motorola 88000)<br />
<a href="http://badabada.org/index.html">http://badabada.org/index.html</a>
</li>

<li>Motorola 88000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Motorola_88000">http://en.wikipedia.org/wiki/Motorola_88000</a>
</li>

<li>Motorola MC88100 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MC88100">http://en.wikipedia.org/wiki/MC88100</a>
</li>

<li>Motorola MC88110 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MC88110">http://en.wikipedia.org/wiki/MC88110</a>
</li>

<li>AMD Am29000 microprocessor family<br />
<a href="http://www.cpu-world.com/CPUs/29000/">http://www.cpu-world.com/CPUs/29000/</a>
</li>

<li>AMD 29k (Streamlined Instruction Processor) ID Guide<br />
<a href="http://www.cpushack.com/Am29k.html">http://www.cpushack.com/Am29k.html</a>
</li>

<li>AMD Am29000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/AMD_Am29000">http://en.wikipedia.org/wiki/AMD_Am29000</a>
</li>

<li>AMD K5 ("K5" / "5k86")<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g5K5-c.html">http://www.pcguide.com/ref/cpu/fam/g5K5-c.html</a>
</li>

<li>Sixth Generation Processors<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g6.htm">http://www.pcguide.com/ref/cpu/fam/g6.htm</a>
</li>

<li>Great Microprocessors of the Past and Present<br />
<a href="http://www.cpushack.com/CPU/cpu1.html">http://www.cpushack.com/CPU/cpu1.html</a>
</li>

<li>Philip Koopman: Stack Computers: the new wave<br />
<a href="http://www.ece.cmu.edu/~koopman/stack_computers/contents.html">http://www.ece.cmu.edu/~koopman/stack_computers/contents.html</a>
</li>

<li>Hewlett Packard PA-8800 RISC (LOSTCIRCUITS)<br />
<a href="http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42">http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42</a>
</li>

<li>PA-RISC 1.1 Architecture and Instruction Set Reference Manual<br />
<a href="http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf">http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 1)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm">http://www.chipdb.org/cat-pa-risc-592.htm</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 2)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm?page=2">http://www.chipdb.org/cat-pa-risc-592.htm?page=2</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 2)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm?page=3">http://www.chipdb.org/cat-pa-risc-592.htm?page=3</a>
</li>

<li>PA-RISC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/PA-RISC">http://en.wikipedia.org/wiki/PA-RISC</a>
</li>

<li>The Great CPU List: Part VI: Hewlett-Packard PA-RISC, a conservative RISC (Oct 1986)<br />
<a href="http://jbayko.sasktelwebsite.net/cpu4.html">http://jbayko.sasktelwebsite.net/cpu4.html</a>
</li>

<li>HP 9000/500 FOCUS<br />
<a href="http://www.openpa.net/systems/hp-9000_520.html">http://www.openpa.net/systems/hp-9000_520.html</a>
</li>

<li>HP FOCUS Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_FOCUS">http://en.wikipedia.org/wiki/HP_FOCUS</a>
</li>

<li>HP 3000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_3000">http://en.wikipedia.org/wiki/HP_3000</a>
</li>

<li>The SPARC Architecture Manual Version 8 (manuál v&nbsp;PDF formátu)<br />
<a href="http://www.sparc.org/standards/V8.pdf">http://www.sparc.org/standards/V8.pdf</a>
</li>

<li>The SPARC Architecture Manual Version 9 (manuál v&nbsp;PDF formátu)<br />
<a href="http://developers.sun.com/solaris/articles/sparcv9.pdf">http://developers.sun.com/solaris/articles/sparcv9.pdf</a>
</li>

<li>SPARC Pipelining<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html</a>
</li>

<li>SPARC Instruction<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>OpenSPARC<br />
<a href="http://www.opensparc.net/">http://www.opensparc.net/</a>
</li>

<li>History of SPARC systems 1987 to 2010<br />
<a href="http://www.sparcproductdirectory.com/history.html">http://www.sparcproductdirectory.com/history.html</a>
</li>

<li>Sun-1 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-1">http://en.wikipedia.org/wiki/Sun-1</a>
</li>

<li>Sun-2 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-2">http://en.wikipedia.org/wiki/Sun-2</a>
</li>

<li>Sun-3 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-3">http://en.wikipedia.org/wiki/Sun-3</a>
</li>

<li>Sun386i (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun386i">http://en.wikipedia.org/wiki/Sun386i</a>
</li>

<li>Sun 386i/250<br />
<a href="http://sites.inka.de/pcde/site/sun386i.html">http://sites.inka.de/pcde/site/sun386i.html</a>
</li>

<li>SPARC Instruction Set<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>MIPS Architecture Overview<br />
<a href="http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html">http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html</a>
</li>

<li>MIPS Technologies R3000<br />
<a href="http://www.cpu-world.com/CPUs/R3000/">http://www.cpu-world.com/CPUs/R3000/</a>
</li>

<li>CPU-collection: IDT R3010 FPU<br />
<a href="http://www.cpu-collection.de/?tn=0&l0=co&l1=IDT&l2=R3010+FPU">http://www.cpu-collection.de/?tn=0&amp;l0=co&amp;l1=IDT&amp;l2=R3010+FPU</a>
</li>

<li>The MIPS R2000 Instruction Set<br />
<a href="http://suraj.lums.edu.pk/~cs423a05/Reference/MIPSCodeTable.pdf">http://suraj.lums.edu.pk/~cs423a05/Reference/MIPSCodeTable.pdf</a>
</li>

<li>Maska mikroprocesoru RISC 1<br />
<a href="http://www.cs.berkeley.edu/~pattrsn/Arch/RISC1.jpg">http://www.cs.berkeley.edu/~pattrsn/Arch/RISC1.jpg</a>
</li>

<li>Maska mikroprocesoru RISC 2<br />
<a href="http://www.cs.berkeley.edu/~pattrsn/Arch/RISC2.jpg">http://www.cs.berkeley.edu/~pattrsn/Arch/RISC2.jpg</a>
</li>

<li>The MIPS Register Usage Conventions<br />
<a href="http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html">http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html</a>
</li>

<li>C.E. Sequin and D.A.Patterson: Design and Implementation of RISC I<br />
<a href="http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf">http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf</a>
</li>

<li>Berkeley RISC<br />
<a href="http://en.wikipedia.org/wiki/Berkeley_RISC">http://en.wikipedia.org/wiki/Berkeley_RISC</a>
</li>

<li>Great moments in microprocessor history<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html">http://www.ibm.com/developerworks/library/pa-microhist.html</a>
</li>

<li>Microprogram-Based Processors<br />
<a href="http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm">http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm</a>
</li>

<li>A Brief History of Microprogramming<br />
<a href="http://www.cs.clemson.edu/~mark/uprog.html">http://www.cs.clemson.edu/~mark/uprog.html</a>
</li>

<li>Architecture of the WISC CPU/16<br />
<a href="http://www.ece.cmu.edu/~koopman/stack_computers/sec4_2.html">http://www.ece.cmu.edu/~koopman/stack_computers/sec4_2.html</a>
</li>

<li>Zásobníkový procesor WISC CPU/16 (Root.CZ)<br />
<a href="http://www.root.cz/clanky/programovaci-jazyk-forth-a-zasobnikove-procesory-16/#k03">http://www.root.cz/clanky/programovaci-jazyk-forth-a-zasobnikove-procesory-16/#k03</a>
</li>

<li>Writable instruction set, stack oriented computers: The WISC Concept<br />
<a href="http://www.ece.cmu.edu/~koopman/forth/rochester_87.pdf">http://www.ece.cmu.edu/~koopman/forth/rochester_87.pdf</a>
</li>

<li>The Great CPU List: Part X: Hitachi 6301 - Small and microcoded (1983)<br />
<a href="http://jbayko.sasktelwebsite.net/cpu2.html#Sec2Part10">http://jbayko.sasktelwebsite.net/cpu2.html#Sec2Part10</a>
</li>

<li>What is RISC?<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/</a>
</li>

<li>RISC vs. CISC<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/</a>
</li>

<li>RISC and CISC definitions:<br />
<a href="http://www.cpushack.com/CPU/cpuAppendA.html">http://www.cpushack.com/CPU/cpuAppendA.html</a>
</li>

<li>The Evolution of RISC<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1">http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1</a>
</li>

<li>SPARC Processor Family Photo<br />
<a href="http://thenetworkisthecomputer.com/site/?p=243">http://thenetworkisthecomputer.com/site/?p=243</a>
</li>

<li>SPARC: Decades of Continuous Technical Innovation<br />
<a href="http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical">http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical</a>
</li>

<li>The SPARC processors<br />
<a href="http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors">http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors</a>
</li>

<li>Maurice V. Wilkes Home Page<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/">http://www.cl.cam.ac.uk/archive/mvw1/</a>
</li>

<li>Papers by M. V. Wilkes (dùle¾itá je pøedev¹ím jeho práce èíslo 35)<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt">http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt</a>
</li>

<li>Microprogram Memory<br />
<a href="http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/">http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/</a>
</li>

<li>First Draft of a report on the EDVAC<br />
<a href="http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf">http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf</a>
</li>

<li>Introduction to Microcontrollers<br />
<a href="http://www.pic24micro.com/cisc_vs_risc.html">http://www.pic24micro.com/cisc_vs_risc.html</a>
</li>

<li>Reduced instruction set computing (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Reduced_instruction_set_computer">http://en.wikipedia.org/wiki/Reduced_instruction_set_computer</a>
</li>

<li>MIPS architecture (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MIPS_architecture">http://en.wikipedia.org/wiki/MIPS_architecture</a>
</li>

<li>Very long instruction word (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Very_long_instruction_word">http://en.wikipedia.org/wiki/Very_long_instruction_word</a>
</li>

<li>Classic RISC pipeline (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Classic_RISC_pipeline">http://en.wikipedia.org/wiki/Classic_RISC_pipeline</a>
</li>

<li>R2000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R2000_(microprocessor)">http://en.wikipedia.org/wiki/R2000_(microprocessor)</a>
</li>

<li>R3000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R3000">http://en.wikipedia.org/wiki/R3000</a>
</li>

<li>R4400 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R4400">http://en.wikipedia.org/wiki/R4400</a>
</li>

<li>R8000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R8000">http://en.wikipedia.org/wiki/R8000</a>
</li>

<li>R10000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R10000">http://en.wikipedia.org/wiki/R10000</a>
</li>

<li>SPARC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sparc">http://en.wikipedia.org/wiki/Sparc</a>
</li>

<li>SPARC Tagged Data &ndash; otázka<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-079">http://compilers.iecc.com/comparch/article/91-04-079</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #1<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-082">http://compilers.iecc.com/comparch/article/91-04-082</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #2<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-088">http://compilers.iecc.com/comparch/article/91-04-088</a>
</li>

<li>CPU design (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/CPU_design">http://en.wikipedia.org/wiki/CPU_design</a>
</li>

<li>Control unit (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Control_unit">http://en.wikipedia.org/wiki/Control_unit</a>
</li>

<li>Microcode (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microcode">http://en.wikipedia.org/wiki/Microcode</a>
</li>

<li>Microsequencer (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microsequencer">http://en.wikipedia.org/wiki/Microsequencer</a>
</li>

<li>Maurice Wilkes (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Maurice_Wilkes">http://en.wikipedia.org/wiki/Maurice_Wilkes</a>
</li>

<li>Micro-operation (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Micro-operation">http://en.wikipedia.org/wiki/Micro-operation</a>
</li>

<li>b16 stack processor<br />
<a href="http://www.jwdt.com/~paysan/b16.html">http://www.jwdt.com/~paysan/b16.html</a>
</li>

<li>Color Forth (Chuck Moore home page)<br />
<a href="http://www.colorforth.com/">http://www.colorforth.com/</a>
</li>

<li>colorForth Instructions<br />
<a href="http://www.colorforth.com/inst.htm">http://www.colorforth.com/inst.htm</a>
</li>

<li>SEAforth 40C18<br />
<a href="http://www.intellasys.net/index.php?option=com_content&task=view&id=60&Itemid=75">http://www.intellasys.net/index.php?option=com_content&task=view&id=60&Itemid=75</a>
</li>

<li>Bit slicing<br />
<a href="http://en.wikipedia.org/wiki/Bit_slicing">http://en.wikipedia.org/wiki/Bit_slicing</a>
</li>

<li>Bitslice DES<br />
<a href="http://www.darkside.com.au/bitslice/">http://www.darkside.com.au/bitslice/</a>
</li>

<li>Great Microprocessors of the Past and Present: Part VII: Advanced Micro Devices Am2901, a few bits at a time ...<br />
<a href="http://www.cpushack.com/CPU/cpu1.html#Sec1Part7">http://www.cpushack.com/CPU/cpu1.html#Sec1Part7</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2011</small></p>
</body>
</html>

