design in the information technology industry among nations. 
 
In order to verify the multi-core applications in the feasibility of 
multi-core platform, this integrated project focus on the research of 
multi-core platform. Thus, the source of single core, including the 
processor IP hardware and software vendors need to develop. IP can 
be used to structure the software system simulation, system power 
consumption, experimental platforms； hardware IP can be used in 
the FPGA architecture, the performance simulation and link-based 
authentication. The plan also proposes index analysis tool that can 
effectively improve the accuracy of the analysis of indicators and 
speed. We also focus on Android platform to develop a series of 
tools and libraries, making multi-core embedded systems software 
testing can be effectively carried out extensively. 
 
Transferring single processors system to multi-core system is the 
trend for developing personal computers. In addition, how to use the 
abundant hardware resources properly so that the efficiency of the 
system can be improved is also an important issue we need to study. 
Different from the single processor, it is an important goal for this 
project to assign any job to the processors and to make each 
processor calculated at the same time to avoid waiting time. 
 
With the tools and skills provided by this project, which will lead to 
the result of lowering the threshold of requirements for the multi-
core software designer and related software industry. We believe 
that we can increase Taiwan’s strength of multicore embedded 
hardware and software design in the information technology 
industry among nations. 
 
 
II 
Abstract  
 
 
We use heterogeneous multicore system as our experiment platform in this project. With the 
multicore programming model in high level multicore programming language suggested by one of 
the subproject based on the ITRI’s PAC Duo platform which is a heterogeneous multicore system as 
our experiment platform, we integrate techniques of the subprojects such as real-time system 
schedulability analysis, background subtraction, intrusion detection, intrusion prevention and several 
related topics to develop useful tools for embedded multi-core system with regarding to increasing 
Taiwan’s strength of multicore embedded hardware and software design in the information 
technology industry among nations. 
 
In order to verify the multi-core applications in the feasibility of multi-core platform, this integrated 
project focus on the research of multi-core platform. Thus, the source of single core, including the 
processor IP hardware and software vendors need to develop. IP can be used to structure the 
software system simulation, system power consumption, experimental platforms; hardware IP can 
be used in the FPGA architecture, the performance simulation and link-based authentication. 
The plan also proposes index analysis tool that can effectively improve the accuracy of the analysis 
of indicators and speed. We also focus on Android platform to develop a series of tools and libraries, 
making multi-core embedded systems software testing can be effectively carried out extensively. 
 
Transferring single processors system to multi-core system is the trend for developing personal 
computers. In addition, how to use the abundant hardware resources properly so that the efficiency of 
the system can be improved is also an important issue we need to study. Different from the single 
processor, it is an important goal for this project to assign any job to the processors and to make each 
processor calculated at the same time to avoid waiting time. 
 
With the tools and skills provided by this project, which will lead to the result of lowering the 
threshold of requirements for the multi-core software designer and related software industry. We 
believe that we can increase Taiwan’s strength of multicore embedded hardware and software design 
in the information technology industry among nations.  
 
Keywords: Embedded system, Multicore platform, Model-driven, debugger, probability pointer 
analysis, real-time system schedulability analysis, background subtraction, intrusion detection, 
intrusion prevention 
 
 
 
 
 1 
報告內容 
一、前言 
嵌入式多核心架構發展所帶來的高速計算能力同時也帶來更多高階應用程式在嵌入式系統上的實
現機會，如網路應用、電腦視覺應用程式等。這些應用程式在傳統高速伺服器上能以幾乎無資源限制
的方式來實作其演算法，在移轉平台至多核心架構之後，需要針對許多嵌入式系統平台來改進其傳統
演算法。同時，增加系統的安全性與穩定性亦成為主要的考量。 
由於多核心架構上之記憶體存取不如一般單一處理器上之單純，不同處理器之間的資料傳輸通
常隱含著複雜的溝通機制。本模組利用串流機制，提供一套可在多核心系統上的各核心間快速的資
料傳輸機制。藉由本多核心串流呼叫函式庫的研發，程式開發人員可在嵌入式環境中利用有限的硬
體資源，發展高效能之多核心應用程式。 
 
二、研究目的 
雖然多核心架構提供了一個具有強大運算能力的平台，然而，隨之而來在軟體開發上之各項 
議題大大的降低了多核心平台所能表現之效能。在多核心軟體之發展上，除了軟體之平行度難 
以提升之外，演算法的缺乏、無標準之多核心溝通協定、以及缺乏程式語言之支援等議題都是 
程式設計師在發展多核心軟體時所必須面對及解決之問題。 
另一方面，多核心架構的強大運算能力亦使得大量的多媒體應用程式有機會在多核心架構下 
完整呈現在嵌入式系統上。以影音為主流的市場導向，將使電腦視覺議題在下個世代的嵌入式 
應用裡占有一席之地。如何應用多核心的強大運算能力平行化處理資料，將會是電腦視覺應用 
能否成功商品化的重要關鍵。 
同時，手持攜帶裝置的普遍與無線網路的便利性使得網路安全面臨威脅。現今嵌入式系統在 
網路的使用上已然與個人電腦無異；對攻擊者來說，手持裝置上的個人資料更是竊取的重要目 
標。發展足以保護嵌入式系統的網路安全機制已經是現今發展嵌入式平台必須克服的問題。鑒於以
上幾點，我們在多核心平台上開發出嵌入式的軟體工具做出初步的研究。 
本計畫達到的目標如下： 
 降低嵌入式多核心處理器平台的軟體開發困難度 
 提供嵌入式多核心處理器平台的追蹤除錯工具 
 提升高階語言的執行效能 
 提供基於多核心系統的 EDF(Earliest Deadline First)與 RM(Rate-monotonic)排程演算法 
 以軟體的行為來判斷應用程式是否具有間諜行為 
 整合異質核心硬體架構的使用，消除軟體服務開發人員開發上的障礙，專注於應用軟體的發展 
 基於 PACDuo異質多核心嵌入式平台的特性與工具，發展平行化的 stereo matching演算法 
為了達成以上的目標，本計畫分為五個子計畫分別進行發展與研究，分別為：  
(一) 多核心嵌入式系統軟體開發模型(Embedded Programming Model for Multi-Core Systems) 
 3 
 
圖二 
圖二為使用 SRPC++ 的 template，資料流是 input stream 和 output stream 用來提供連接遠端伺服器
的通訊管道，當 SRPC++呼叫被初始化，stream 就會自動連向遠端伺服器，程式設計師可以利用 istrm
放置輸入資料於輸入緩衝區並刷新 istrm來送出緩衝區內的資料到伺服器端；取回資料也類似，計算結
果經由 ostrm 被傳輸回 SRPC++的委託端。現今多核心伺服端已經支援 SRPC++呼叫，istrm和 ostrm 已
經拓展為 stream 的陣列並能用下標符號取得資料，就像 istrm[0]可以得到關於第一個遠端伺服的輸入資
料。程式設計師可以安排 stream 間的替換來平衡遠端伺服的工作負載量。而為了促進資料傳輸，輸出
輸入運算元，<<和>>，已經被重載為從通訊管道擷取和輸入資料的慣例程序。 
此外，雖然固有的 SIMD 函式用來攥寫程式已經很有效率且具備執行效能，但在程式碼的部分
較為低階使得程式設計師在閱讀程式碼時顯得較為艱澀，而程式的可攜性也是一項挑戰，為了解決
這些問題，本計畫開發出了 PAC C++編譯器，目的是使用 C++的類別來封裝 SIMD 較低階的細節，
隱藏對程式設計師而言較為艱澀的部分，使資料能抽象化。經由提供多載向量容器使資料抽象化更
能加強程式設計開發模型、或是對特定的應用建立軟體設計模組。 
 
圖三 SID simulation flow 
 
[2]  Multi-core Communication Module 
電子系統層模擬平台(Electronic System Level, ESL)在多核心系統平台上是一個相當有效的工具。藉
由利用軟體來模擬硬體平台，可以反饋更多的硬體執行期的資訊給予使用者，讓程式開發者可以更深
入的了解到程式的運作模式，以利於錯誤的偵測以及對軟體的效能進行最佳化。 
 5 
分析更準確，必須減少誤判而造成的效能損失。 
    Probabilistic Pointer Analysis (PPA) 最原先以資料流型式被實作於 SUIF，本計畫改採使用開放原始
碼的 Open64並使用 Single Static Assignment(SSA)Form 來改進分析的效能與準確度。 
 
    在編譯器設計中，SSA是一種中間表示（IR），它能有效地將程序中的運算值和它們的存儲位置分
開，從而使得若干優化能具有更有效的形式。在用 SSA形式表示的過程中，du 鏈是顯示的，變數的使
用可能用到一個特定定值產生的值，若且唯若在該過程的 SSA形式中此變數的定值和使用具有完全相
同的名字。將普通代碼轉換為 SSA形式代碼標準方法是每一個賦值的變數帶上一個下標，並在匯合點
使用 Ø 函數，以區分對一個變數的多種賦值。每一個函數具有的參數個數同匯合到那一點的該變數的
不同版本個數一樣多，並且每一個參數與該點的一個特定控制流相對應。 
 
2. 多核心嵌入式並行系統與 Android之測試平台 
在多核心嵌入式並行系統上，我們建立了一套嵌入式多核心並行程式的的動態測試系統(Multi-core 
Embedded Concurrent System on Android Testing Platform，MECSATP)，使用 Android 作為測試平台，並
以 Java為主要程式開發語言，針對 Java並行程式使用動態測試的方式來驗證程式的正確性，支援的同
步模式包括：shared memory、Java Monitor 與 Java Semaphore。本系統的主要功能可分割為三個子系統： 
[1] 監看與重播子系統(Monitor and Replay Subsystem for Java Monitor) 
在進行測試流程之前，受測程式會經過一個 instrumentation 的動作，將 entry與 exit protocol 的
method call 插入受測程式中的同步操作前後。之後當受測程式在進行測試執行的過程中，並可藉由 entry
與 exit protocol 的呼叫，控制同步操作執行的先後次序，並將已執行同步事件記錄下來。 
[2] 競爭分析子系統(Race Analyzer Subsystem for Java Monitor) 
藉由分析監看與重播子系統所得到的同步序列，產生競爭變異，並交由競爭變異篩選子系統判
斷產生的競爭變異是否可行。 
[3] 競爭變異篩選子系統(Infeasible Race Variant Filter Subsystem for Java Monitor)。 
針對 Java Monitor 模組，將來自競爭分析子系統的競爭變異分別使用此模組判定是否可行，
infeasible的部分將直接被略過，不進行後續前綴重播(prefix-based replay)的動作。 
 
3. 多核心系統的即時可排程性之分析工具 
同時，我們在分析工具裡分別提供單核心與多核心平台的 RM（Rate-Monotonic）與 EDF（Earliest 
Deadline First）排程演算法，以此來分析給定的工作任務是否滿足可排程性，並配以圖形化的方式呈現
排程結果。其主要目的在於建立一個多核心系統的即時可排程性之分析工具，主要工作為針對各項工
作測試其在多核心系統環境下的可排程性，進而讓工作任務在實際執行於系統之前，提供開發者一即
時排程的建議。系統的功能可細分為四個主要模組，如下所列： 
工作任務計數模組：Programmer 將需要排程的工作任務，輸入 QTimer 模擬器，產生的週期資訊會輸
入排程模擬分析工具 
可排程性分析模組：分別對工作任務執行多核心之 EDF、RM 的可排程性分析。 
工作任務資訊模組：儲存、管理工作任務的資訊。並且藉由可排程性分析模組的協助，紀錄一組工作
的可排程性。 
使用者輸入參數模組：使用者藉此與可排程性分析模組和工作任務資訊模組溝通。可經由此模組輸
入任意合法的工作任務參數，以檢驗其在多核心系統上使用 EDF 與 RM 之排程結果並且透過 GUI
顯示分析結果。 
 7 
圖六 可信度傳遞演算法示意圖 
 
(3) 平行化設計模組(Parallelized Strategies Module) 
此模組為 DSP 的部分，BP 的計算時間較久，所以利用 ARM 傳值到 DSP 進行加速作業。最後
再由 ARM 做統整得出最後需要的結果。 
由 ARM 做好每一層的 MRF的架構，再傳值到 DSP 做資料計算。在 over-segmentation 架構中，
每個點有各自所屬的 segment 資訊，在計算深度值 X時除了參考自己本身的 segment 外，也會參考
周圍四個點的深度值，藉此計算出新的深度值。 
在 DSP 的平行計算中，會從 ARM 拿取當下計算點的 segment 資訊，及周圍四個點的深度值，
經過能量式的計算後得出的深度值再傳回 ARM，下次的計算才可拿取新的深度值。 
經過多次的計算之後，大致的深度值漸趨穩定，不再做更改，由此方法計算出來的深度值可信
度會較高，也較正確，相對地，所花的時間也會較多。 
 
5. 以 Android為基礎之行動嵌入式系統的資安工具之設計 
在行動嵌入式系的資安工具上，Android 的安全架構是一個以 Permisson Label（權限標籤）為底
的系統，應用程式必須在一個 xml 檔案中宣告，這個檔案稱為 AndroidManifest.xml，裡面定義了應
用程式名字、使用的元件、使用的最小 SDK 版本、需要接收的事件和使用的權限，如下圖 3 所示，
基本上 Android 透過 Kernel 和 Android Application Framework 限制應用程式無法執行未經宣告的權
限，例如：沒有宣告 android.permission.CAMERA，此應用程式就無法使用相機拍照錄影，因此正常
情況下，間諜程式也必須宣告相對應的權限，大部分的間諜程式可能會需要讀取簡訊、電子郵件、
GPS 位置、通話記錄、聯絡人資訊、上網或是錄音等等，因此 Google期望使用者可以透過安裝時可
見的權限列表來判斷待安裝的應用程式是否為間諜軟體，但是很顯然的這樣的期望並不容易達成，
大部分的使用者根本無法從權限列表的說明中看出問題，而且要使用此軟體就必然要接受這些權
限，此外許多正常軟體因為使用了 AdMob 之類的廣告軟體，必然要使用網際網路和 GPS 位置等權
限，這種情況使用者就更難判斷應用程式是正常或惡意。 
 
圖七 
圖七：AndroidManifest.xml 的一部分，此圖所顯示部分為使用權限列表，此例由上往下為：「機」、
「震動」、「大略位置」、「精確 GPS 位置」、「讀取電話狀態」、「網際網路」、「收簡訊」、「錄音」、「修改
音效設定」、「讀取聯絡人」、「寫入聯絡人資訊」、「寫入外部儲存媒體」 
 
 Android 應用程式基本上是跑在 Android 做的 Java 虛擬機器，但是不是 Oracle 的 JVM，而是
Android 本身開發的 Dalvik 虛擬機器（DVM），DVM 雖然也是 Java 的虛擬機器，但是與 JVM 有著
 9 
 
圖九 Performance of SIMD Intrinsics 
 
[2] Simulation environment 
    圖十為我們開發工具所顯示的耗能評估介面，能源消耗狀況會以當時執行情況做判斷，顯示軌
跡於視窗上給開發員做參考的依據。 
 
圖十 Power estimation tool 
 
    針對難以偵測的競賽狀況，本系統也可以有效的幫助程式開發者進行偵錯。由於競賽狀況不易
重現，在有限次數的測試和偵錯流程中，可能難以不斷的在至相同的錯誤出來，因此使得錯誤的診
斷和修正錯誤後的驗證變得相當的困難。然而，本系統由於記錄了整個平台在執行期的系統狀態，
根據這些資料，偵錯器可以完全重現錯誤發生當時的系統狀態，並且再次產生相同的競賽狀況，因
而可以有助於程式開發者定位程式錯誤的發生點，並且加以修復。 
 
[4]  Probabilistic Pointer Analysis for Embedded System Optimizations 
    利用 PPA的資訊可以讓編譯器做更積極的優化，如: 幫助編譯器或程式設計者在多核心的嵌入
是系統中更容易做資料上的分配，預期可以帶來更好的效能、耗電比；將資訊使用在 Transactional 
memory的結構上，可以利用該結構的 recovery的機制，做 pointer-induced loop carried dependence
的迴圈平行化的優化。 
    整個分析的資料結構會如圖十一所示，(a)為原始程式碼，經過 open64 會產生 CFG如(b)所示，
在 CFG 上面透過 Backtrace algorithm 會依照(b)的虛線的樣子去行走並蒐集指標的資訊，然後連結
 11 
Reachability testing及 Dynamic effective testing 確實是十分實用的技術。我們除了將於第二年進行
實際於 Android 平台上進行測試，並完成分散式測試的系統架構規劃，使得整體測試流程能分散於多
個嵌入式裝置，加速整體測試效率。表二及表三為針對一些實際 Java並行程式的測試結果。 
 
 
Name DeadLock1 DeadLock2 
Sleeping- 
Barber 
Number of different SYN-sequence 
generated/total number of tests 
3/4 3/4 2/3 
Number of states in the reachable state 
graph 
22 22 42 
Number of transitions in the reachable 
state graph 
26 26 61 
Time required to perform dynamic 
effective testing 
703(ms) 625(ms) 875(ms) 
Time required to generate reachable state 
graph 
15(ms) 15(ms) 31(ms) 
Limitation of timeout 500(ms) 500(ms) 400(ms) 
Number of deadlock states 1 1 2 
Number of distinct SYN-sequence which 
enter deadlock states 
1 1 2 
表二：Experimental result of some concurrent programs in the "Clash of the Titans benchmark". 
 
Name 
DiningPhil 
(P2E1) 
DiningPhil 
(P3E1) 
DiningPhil 
(P3E2) 
Number of different SYN-sequence 
generated/total number of tests 
3/4 8/10 112/142 
Number of states in the reachable state 
graph 
22 97 103 
Number of transitions in the reachable 
state graph 
26 171 237 
Time required to perform dynamic 
effective testing 
2156(ms) 2125(ms) 25.4(s) 
Time required to generate reachable state 
graph 
15(ms) 62(ms) 9.5(s) 
Limitation of timeout 1(s) 1(s) 2(s) 
Number of deadlock states 1 1 1 
Number of distinct SYN-sequence which 
enter deadlock states 
1 1 16 
表三：Experimental result of some concurrent programs in the "Clash of the Titans benchmark". 
 
 13 
圖十二 
 
 
5. 以 Android為基礎之行動嵌入式系統的資安工具之設計 
以下會展示展示 SPYDroid 的測試結果，並且將研發結果移植到工研院晶片中心的國產 SoC—PAC 
Duo，其架構是一個 ARM926EJ-S 核心加上兩個工研院自己研發的 PAC DSP 核心。 
[1] 間諜軟體偵測測試 
我們利用我們自製的間諜軟體 Logger做測試，這個軟體會偷取使用者收到的簡訊，並傳送到攻擊
者準備好的 Server端，Logger 所需的權限列表與監聽的事件如下表五、六。 
Logger所需的權限 
android.permission.RECEIVE_SMS 
android.permission.INTERNET 
表五：Logger在 AndroidManifest.xml 中所宣告的權限 
Logger監聽的事件 
android.provider.Telephony. 
SMS_RECEIVED 
表六：Logger 在 AndroidManifest.xml 所宣告要監聽的事件 
 
[2] PAC Duo 移植 
PAC Duo為工研院晶片中心開發之異質多核心處理器，系統展示架構則於圖 13，由於 PAC Duo
並無 3G與 GSM 模組，因此我們透過乙太網路將 PAC Duo 連接至間諜程式模擬器的伺服器上。
 
圖 13：系統配置 
我們將 SPYDroid 應用程式成功移植到 PAC Duo上執行，並可透過乙太網路順利將程式上傳至雲
端伺服器分析處理，圖 14、15 即為實際執行畫面，圖 17則是雲端伺服器的執行畫面，一旦伺服器發
 15 
 
圖 16：雲端間諜程式模擬器 
 
 
五、參考文獻 
[1]  Chung-Wen Huang, Kun-Yuan Hsieh, Jia-Jhe Li, Jenq-Kuen Lee, “Support of Paged Register Files for 
Improving Context Switching on Embedded Processors,” EUC 2009, Vancouver, Aug. 29-31, 2009. 
[2]  Cheng-Yen Lin, Po-Yu Chen, Chun-Kai Tseng, Chung-Wen Huang, Chia-ChiehWeng, Chi-Bang Kuan, 
Shih-Han Lin, Shi-Yu Huang and Jenq-Kuen Lee,”Power Aware SID-based Simulator for Embedded 
Multicore DSP Subsystems”,CODES+ISSS 2010, Scottsdale, Arizona, 2010 (ESWeek 2010) 
[3]  Meng-Ting Wang, Po-Chun Huang, Jenq-Kuen Lee, Shang-Hong Lai, Roger Jang, Chun-Fa Chang, 
Chih-Wei Liu, Tei-Wei Kuo, and Shih-Wei Liao, “Support of Android Lab Modules for Embedded 
System Curriculum”, WESE 2010, Scottsdale, Arizona, 2010 (ESWeek 2010). 
[4]  Chi-Bang Kuan and Jenq-Kuen Lee,”SIMD Intrinsic Supports for VLIW DSP Processors with 
Distributed Register Files”,CPC 2010, Vienna, July 2010 
[5]  Chi-Bang Kuan, Jia-Jhe Li, Chung-Kai Chen and JenqKuen Lee,”C++ Compiler Supports for 
Embedded Multicore DSP Systems”, ICPP-EMS 2011. 
[6]  Chi-Bang Kuan, Shao-Chung Wang, Wen-Li Shih, Kun-Hsien Tsai, Shang-Hong Lai and JenqKuen 
Lee,”Parallelization of a Bokeh Application on Embedded Multicore DSP Systems”,ESTIMedia 2011 
(ESWeek 2011) 
[7]  Chi-Bang Kuan, Cheng-Yen Lin, Te-Feng Su, Chun-Ta Chen, Jyh-Shing Jang, Shang-Hong Lai and 
Jenq-kuen Lee, “Support of Software Framework for Embedded Multi-core Systems with Android 
Environments”, Yu-Hao Chang, ESTIMedia 2011 (ESWeek 2011). 
[8]  Pangfeng Liu, Greg C. Lee, Jenq-Kuen Lee, and Cheng-Yen Lin, “Innovative System and Application 
Curriculum on Multicore Systems”, WESE 2011 (ESWeek 2011). 
 17 
[25]  T-J Lin, C-N Liu, S-Y Tseng, Y-H Chu, and A-Y Wu, “Overview of ITRI PAC Project – from VLIW 
DSP Processor to Multicore Computing Platform,” IEEE International Symposium on VLSI Design, 
Automation and Test, 188-191,2008 
[26]  Enck W, Gilbert P, Chun B-g, Cox LP, Jung J, McDaniel P, et al., “TaintDroid: An Information-Flow 
Tracking System for Realtime Privacy Monitoring on Smartphones”, USENIX Symposium on 
Operating Systems Design and Implementations; 2010. 
[27]  Enck W, Ongtang M, McDaniel P., “On lightweight mobile phone application certification”, 
Proceedings of the 16th ACM conference on Computer and communications security; Chicago, Illinois, 
USA. 1653691: ACM; 2009. p. 235-45. 
[28]  Chen L, Hsu F-H, Huang C-H, Ou C-W, Lin C-J, Liu S-C, “A Robust Kernel-Based Solution to 
Control-Hijacking Buffer Overflow Attacks”, JOURNAL OF INFORMATION SCIENCE AND 
ENGINEERING. 2011;27(3):869-90. 
[29]  Hsu F-H, Tso C-K, Yeh Y-C, Wang W-J, Chen L-H, “BrowserGuard: A Behavior-based Solution to 
Drive-by-Download Attacks”, IEEE Journal on Selected Areas in Communications. 2011;29(7):1461-8. 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：李政崑 計畫編號：99-2220-E-007-013- 
計畫名稱：多核心嵌入式系統開發工具與軟體研發--總計畫(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100% 無 專利 已獲得件數 0 0 100% 件  
件數 1 1 100% 件 行動多媒體平台最佳化技術 技術移轉 
權利金 700 700 100% 千元  
碩士生 0 0 100%  
博士生 4 4 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 1 1 100% 
人次 
 
期刊論文 16 16 100%  
研究報告/技術報告 0 0 100%  
研討會論文 21 21 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：■已技轉 □洽談中 □無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
本計畫在學術研究、國家發展及其他應用方面將作出貢獻，說明如下。  
1、  完成針對多核心架構所設計的多核心系統語言編譯器。  
2、  適用於嵌入式多核心系統的軟體開發模型。  
3、  讓原先僅侷限於軟體方面的測詴擴大應用至硬體層面，成為嵌入式系統測試研究上
的先驅。此外研究計畫也將發展一完整的測試環境，將對整體相關研究有很大的幫助。 
4、  研究即時系統的多核心系統排程理論研究成果可寫成學術論文，有助於即時系統領
域的學術研究發展。  
5、  發展三個針對多核心平台所設計的電腦視覺應用演算法，發表多篇相關論文於國際
會議與期刊，並對可能的研究主題做進一步探討。  
6、  基於多核心平台的電腦視覺應用演算法，在效能上將有大幅提昇，其相關的技術，
可用於科技產業發展新產品。  
7、  有效幫助行動裝置使用者之隱私資料的外洩，並且觀察各種惡意軟體之行為模式，
以供後續研究發展。  
    此項計畫的研究發展成果引導我們在多核心架構上建立關鍵性的系統軟體技術。此
外，藉由實作，我們將對多核心硬體架構的最佳化技術進行瞭解與學習。學生及研究者將
會得到這些關鍵性技術的豐富經驗。同時，此計畫也與國內廠商處理器技術發展目標非常
相符。相信經此項計畫在先端技術的研發，台灣的矽智財產業將更進一步向前推展。 
 
