[[待整理知识点]]
[https://mp.weixin.qq.com/s/JuFyx6H6TAKyCn0ntAA\_sA](https://mp.weixin.qq.com/s/JuFyx6H6TAKyCn0ntAA_sA)
## 亚稳态
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

**亚稳态的解决方法**
·1 降低系统时钟
·2 用反应更快的 FF（flip-flop）
·3 引入同步机制，防止亚稳态传播
·4 改善时钟质量，用边沿变化快速的时钟信号
· 关键是器件使用比较好的工艺和时钟周期的裕量要大

### 两级触发器可以防止产生亚稳态
**什么是亚稳态？为什么两级触发器可以防止亚稳态传播？**
亚稳态是指触发器无法在规定的时间段内到达一个可以确认的状态。使用两级触发器来使用异步电路同步化的电路叫做“一位同步器”，只能对一位异步信号进行同步。

两级触发器可以防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来之后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定得数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件：第一级触发器进入到亚稳态后的恢复时间+第二级触发器的建立时间<=时钟周期

[为什么打两拍可以消除亚稳态的影响？\_打拍消除亚稳态-CSDN博客](https://blog.csdn.net/weixin_42746219/article/details/126569389)
## 跨时钟域问题
[[跨时钟域]]
跨时钟域(CDC)问题分类及对应解决方法
### 单 bit 数据的传输（电平或者脉冲信号）
1、同步时钟域：
频率相等，相差为 0——同频零相位差时钟：为相同时钟，可以直接采
频率相等，相差固定——同频恒定相位差时钟：需要满足保持/建立时间
频率不等，相差可变——非同频可变相位差时钟，又可分为：
整数倍时钟（频率成倍数）
低频采高频：数据要至少保持目的时钟 clk2 两个周期；有可能出现亚稳态，还可能出现漏采
高频采低频：保证建立/保持时间；有可能出现亚稳态，不可能出现漏采
有理数倍时钟（频率不成倍数）
​​​​​​​​​​​​​​
低频采高频：数据要至少保持目的时钟 clk2 两个周期：肯定出现亚稳态
高频采低频：数据要至少保持目的时钟 clk2 两个周期：肯定出现亚稳态
2、异步时钟域：
高频采低频
​​​​​​​
电平同步器（双锁存）
边沿同步器
脉冲同步器
#### example

```verilog
module(
	input clk1,  //快
	input clk2, //慢
	input data,
	input rst_n,
	output dout
);

reg t1,q1,q2,q3;

always@{posedge clk1 or negedge rst_n} begin
	if(!rst_n) begin
		t1 <= 1'b0;
	end
	else if (data) begin
		t1 <= ~t1;
	end
	else begin
		t1 <= t1;
	end
end


assign dout = q1 ^ q2;
always@{posedge clk2 or negedge rst_n} begin
	if(!rst_n) begin
		{q3,q2,q1} <= 3{1'b0};
	end
	else begin
		{q3,q2,q1} <= {q2, q1, t1};
	end
end


endmodule
```


低频采高频
​​​​​​​​​​​​​​
脉冲同步器
#### example

```verilog
module {
	input clk1，
	input clk2，
	input data，
	input rstn，
	output dout
}；

reg q1，q2, q3;

assign dout = q2 & (~q3);

always @(posedge clk2 or negedge rstn) begin
	if(!rstn) begin
		{q1,q2,q3} <= 3{1'b0}; 
	end
	else begin
		{q3,q2,q1} <= {q2,q1,data};
	end
end

endmodule
```


注：
上述几种同步器方法，统称为多级寄存器处理或打拍；关于数据需要保持的时间，不管是快域采慢域，还是慢域采快域，数据都有至少保持慢域的一个时钟周期

#### 多 bit 数据传输（数据总线、地址总线）：
握手信号方法
异步 FIFO（使用 DPRAM 双口ram）


### ref
[Verilog--CDC跨时钟域处理（快时钟域到慢时钟域）\_快时钟域到慢时钟域cdc电路 verilog-CSDN博客](https://blog.csdn.net/weixin_44425619/article/details/115799472?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522162990514416780271526026%2522%252C%2522scm%2522%253A%252220140713.130102334..%2522%257D&request_id=162990514416780271526026&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~all~baidu_landing_v2~default-4-115799472.first_rank_v2_pc_rank_v29&utm_term=%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9Fverilog%E4%BB%A3%E7%A0%81&spm=1018.2226.3001.4187)
[跨时钟域传输和Verilog代码\_跨时钟域信号同步 verilog-CSDN博客](https://blog.csdn.net/SummerXRT/article/details/118874138)
## FIFO
FIFO在硬件上是一种地址依次自增的Simple Dual Port RAM，按读数据和写数据工作的时钟域是否相同分为同步FIFO和异步FIFO，其中同步FIFO是指读时钟和写时钟为同步时钟，常用于数据缓存和数据位宽转换；异步FIFO通常情况下是指读时钟和写时钟频率有差异，即由两个异步时钟驱动的FIFO，由于读写操作是独立的，故常用于多比特数据跨时钟域处理。
### 同步 fifo
同步 FIFO 的意思是说 FIFO 的读写时钟是同一个时钟，不同于异步 FIFO，异步 FIFO 的读写时钟是完全异步的。同步 FIFO 的对外接口包括时钟，清零，读请求，写请求，数据输入总线，数据输出总线，空以及满信号。下面分别对同步 FIFO 的对外接口信号作一描述：
1． 时钟，输入，用于同步 FIFO 的读和写，上升沿有效；
2． 清零，输入，异步清零信号，低电平有效，该信号有效时，FIFO 被清空；
3． 写请求，输入，低电平有效，该信号有效时，表明外部电路请求向 FIFO 写入数据；
4． 读请求，输入，低电平有效，该信号有效时，表明外部电路请求从 FIFO 中读取数据；
5． 数据输入总线，输入，当写信号有效时，数据输入总线上的数据被写入到 FIFO 中；
6． 数据输出总线，输出，当读信号有效时，数据从 FIFO 中被读出并放到数据输出总线上；
7． 空，输出，高电平有效，当该信号有效时，表明 FIFO 中没有任何数据，全部为空；
8． 满，输出，高电平有效，当该信号有效时，表明 FIFO 已经满了，没有空间可用来存贮数据。

下面的框图主要描述同步FIFO的内部结构，画出框图有助于对电路结构的理解，同样也有助于RTL代码的编写 ：

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240321100721.png)

#### example
```verilog
/******************************************************
A fifo controller verilog description.
******************************************************/
module fifo(datain, rd, wr, rst, clk, dataout, full, empty);
input [7:0] datain;
input rd, wr, rst, clk;
output [7:0] dataout;
output full, empty;
wire [7:0] dataout;
reg full_in, empty_in;
reg [7:0] mem [15:0];
reg [3:0] rp, wp;
assign full = full_in;
assign empty = empty_in;
// memory read out
assign dataout = mem[rp];
// memory write in
always@(posedge clk) begin
    if(wr && ~full_in) mem[wp]<=datain;
end
// memory write pointer increment
always@(posedge clk or negedge rst) begin
    if(!rst) wp<=0;
    else begin
      if(wr && ~full_in) wp<= wp+1'b1;
    end
end
// memory read pointer increment
always@(posedge clk or negedge rst)begin
    if(!rst) rp <= 0;
    else begin
      if(rd && ~empty_in) rp <= rp + 1'b1;
    end
end
// Full signal generate
always@(posedge clk or negedge rst) begin
    if(!rst) full_in <= 1'b0;
    else begin
      if( (~rd && wr)&&((wp==rp-1)||(rp==4'h0&&wp==4'hf)))
          full_in <= 1'b1;
      else if(full_in && rd) full_in <= 1'b0;
    end
end
// Empty signal generate
always@(posedge clk or negedge rst) begin
    if(!rst) empty_in <= 1'b1;
    else begin
      if((rd&&~wr)&&(rp==wp-1 || (rp==4'hf&&wp==4'h0)))
        empty_in<=1'b1;
      else if(empty_in && wr) empty_in<=1'b0;
    end
end
endmodule
```

### 异步 fifo

异步 FIFO 的一些重要概念：
1、FIFO数据宽度：FIFO一次读写的数据位宽。（与RAM数据位宽相同）
2、FIFO存储深度：FIFO可存储的固定位宽数据的个数。（与RAM存储深度相同）
3、读时钟：在每个读时钟的边沿来临时读数据。
4、写时钟：在每个写时钟的边沿来临时写数据。
5、读指针：指向下一个要读的地址，读完后自动加1。
6、写指针：指向下一个要写的地址，写完后自动加1。
读写指针其实就是读写的地址，只不过不能任意设置，只能连续自增。
7、空/满标志：为了保证FIFO的正确读写，而不发生写溢出或读空的情况，需要提供写满和读空的标志来提醒外部控制器此状态下不能再进行写/读操作。
根据上述重要概念可以定义出异步 FIFO 的基本对外接口：写时钟、读时钟、写使能、读使能、写满标志、读空标志、写入数据总线、读出数据总线以及读/写复位。因为我们所设计的是异步 FIFO，它的读写部分不是在同一个时钟域内工作，所以可以将它们划分为写时钟域和读时钟域，在两个时钟域各自控制本时钟域内的信号，并将两个时钟域内的一些有关信号进行跨时钟域处理来联合判断 FIFO 状态。
其中 WIDTH 是 RAM 数据总线的位宽，DEPTH 是 RAM 的存储深度（即 RAM 中可以存下 DEPTH 个宽度为 WIDTH 的数据），ADDR 是地址总线的宽度（即 DEPTH = 2^ADDR ，异步 FIFO 中深度必须是 2^n）
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240321101313.png)

### 格雷码
由于多位地址各位变化时间不同，异步时钟对其进行采样时数值可能为不同于地址变化丧后数值的其他值，异步产生错误的空标志和满标志，以致于产生 FIFO 的操作错误。  
格雷码是一种在相邻计数值之间只有一位发生变化的编码方式。可以看出，若读写地址采用格雷码编码方式，就可以解决上面的问题。
#### **多位二进制码如何转化为格雷码？**

**![](https://images2018.cnblogs.com/blog/1377659/201805/1377659-20180521164033434-823887354.png)**

换一种描述方法：

![](https://images2018.cnblogs.com/blog/1377659/201805/1377659-20180521164245869-1861014618.png)

verilog 代码实现就一句：assign  gray_code = (bin_code>>1)  ^  bin_code;

#### 对同步后的格雷码地址解码

为什么要对格雷码解码？因为二进制下数据的规律更明显，便于后续判断标志位。

二进制格雷码转换成自然二进制码,其法则是保留格雷码的最高位作为自然二进制码的最高位，而次高位自然二进制码为高位自然二进制码与次高位格雷码相异或，而自然二进制码的其余各位与次高位自然二进制码的求法相类似。

![【原创】异步FIFO设计原理详解 (含RTL代码和Testbench代码)](https://ask.qcloudimg.com/http-save/yehe-8223537/48776cb43c8df756fad9d82d6e1c6d10.png)

其电路图应如下所示：

![【原创】异步FIFO设计原理详解 (含RTL代码和Testbench代码)](https://ask.qcloudimg.com/http-save/yehe-8223537/f4be5ed3d47aea68441b5c64896ae253.png)

在数电书中我们曾学过串行进位加法器，它是一种后一位计算依靠前一位进位的组合逻辑电路，上图的解格雷码电路也与其类似，前一位的输出依靠后一位的异或结果，这会带来更大的组合链延迟并产生竞争现象，不过在位宽不大的情况下对于正确产生标志位的影响概率较小，可以使用组合逻辑进行解格雷，当然也可以对解格雷后的二进制数据打一拍消除竞争现象，这里因为地址总线只有4位，仅使用组合逻辑解格雷。Verilog代码如下：

```javascript
    parameter WIDTH = 16,		// FIFO数据总线位宽
	parameter PTR   = 4			// FIFO存储深度(bit数，深度只能是2^n个)	


    // 解格雷码电路循环变量
	integer i ;
	integer j ;


    // 同步后的写地址解格雷
	always @(*) begin
		wr_bin_rd[PTR] = wr_gray_ff2[PTR];
		for ( j=PTR-1; j>=0; j=j-1 )
			wr_bin_rd[j] = wr_bin_rd[j+1] ^ wr_gray_ff2[j];
	end



	// 同步后的读地址解格雷
	always @(*) begin
		rd_bin_wr[PTR] = rd_gray_ff2[PTR];
		for ( i=PTR-1; i>=0; i=i-1 )
			rd_bin_wr[i] = rd_bin_wr[i+1] ^ rd_gray_ff2[i];
	end
```

这里推荐使用for语句(仅这里)，和C/C++不同，Verilog中的for语句是将所以可能的结构全部展开成电路（因为属于组合逻辑，在仿真中第0ns就展开完毕），并且可以通过改变 parameter变量的值来改变电路层级，较为方便，但其他地方慎用for语句，因为可能会综合出较大面积的电路，浪费LUT资源。
#### **在格雷码域如何判断空与满？**
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240321101611.png)
这张图是五位二进制和格雷码的对应表，可以看出，低四位二进制每 16 个数据一循环，而超出 16 个数据后最高位会从 0 变成 1，这第五位意味着什么？意味着这一位可以表示循环的次数，即这一位为 1 就代表了低二进制已经循环过 16 个数据了，正在处于第二轮循环中。

这给如何判断 “写满” 标志带来了启发，何谓 “写满” ？就是写指针正好超过了读指针一整个存储深度并同处于同一个位置。如何表示写指针盖过了读指针一圈呢？就使用上面说的第五位来判断，其实有效地址只有四位，第五位是用来存储盖过的圈数的。所以可以看见，前面的代码中，地址总线宽度其实都是 5 位的。

所以判断 “写满” 标志的方法就是：写指针和读指针最高位的数据不同，而其他位都相同。

 这里直接给出结论：

　　**判断读空时：需要读时钟域的格雷码rgray_next和被同步到读时钟域的写指针rd2_wp每一位完全相同;**

　　**判断写满时：需要写时钟域的格雷码 wgray_next 和被同步到写时钟域的读指针 wr2_rp 高两位不相同，其余各位完全相同；**

#### example
##### 1
```verilog
module fifo1(rdata, wfull, rempty, wdata, winc, wclk, wrst_n,rinc, rclk, rrst_n);
parameter DSIZE = 8; parameter ASIZE = 4;
output [DSIZE-1:0] rdata;
output wfull;
output rempty;
input [DSIZE-1:0] wdata;
input winc, wclk, wrst_n;
input rinc, rclk, rrst_n;
reg wfull,rempty;
reg [ASIZE:0] wptr, rptr, wq2_rptr, rq2_wptr, wq1_rptr,rq1_wptr;
reg [ASIZE:0] rbin, wbin;
reg [DSIZE-1:0] mem[0:(1<<ASIZE)-1];
wire [ASIZE-1:0] waddr, raddr;
wire [ASIZE:0] rgraynext, rbinnext,wgraynext,wbinnext;
wire rempty_val,wfull_val;
//-----------------双口RAM存储器--------------------
assign rdata=mem[raddr];
always@(posedge wclk)
if (winc && !wfull) mem[waddr] <= wdata;
//-------------同步rptr 指针-------------------------
always @(posedge wclk or negedge wrst_n)
if (!wrst_n) {wq2_rptr,wq1_rptr} <= 0;
else {wq2_rptr,wq1_rptr} <= {wq1_rptr,rptr};
//-------------同步wptr指针---------------------------
always @(posedge rclk or negedge rrst_n)
if (!rrst_n) {rq2_wptr,rq1_wptr} <= 0;
else {rq2_wptr,rq1_wptr} <= {rq1_wptr,wptr};
//-------------rempty产生与raddr产生-------------------
always @(posedge rclk or negedge rrst_n) // GRAYSTYLE2 pointer
begin
if (!rrst_n) {rbin, rptr} <= 0;
else {rbin, rptr} <= {rbinnext, rgraynext};
end
// Memory read-address pointer (okay to use binary to address memory)
assign raddr = rbin[ASIZE-1:0];
assign rbinnext = rbin + (rinc & ~rempty);
assign rgraynext = (rbinnext>>1) ^ rbinnext;
// FIFO empty when the next rptr == synchronized wptr or on reset
assign rempty_val = (rgraynext == rq2_wptr);
always @(posedge rclk or negedge rrst_n)
begin
if (!rrst_n) rempty <= 1'b1;
else rempty <= rempty_val;
end
//---------------wfull产生与waddr产生------------------------------
always @(posedge wclk or negedge wrst_n) // GRAYSTYLE2 pointer
if (!wrst_n) {wbin, wptr} <= 0;
else {wbin, wptr} <= {wbinnext, wgraynext};
// Memory write-address pointer (okay to use binary to address memory)
assign waddr = wbin[ASIZE-1:0];
assign wbinnext = wbin + (winc & ~wfull);
assign wgraynext = (wbinnext>>1) ^ wbinnext;
assign wfull_val = (wgraynext=={~wq2_rptr[ASIZE:ASIZE-1], wq2_rptr[ASIZE-2:0]}); //:ASIZE-1]
always @(posedge wclk or negedge wrst_n)
if (!wrst_n) wfull <= 1'b0;
else wfull <= wfull_val;
endmodule
```
##### 2
[【原创】异步FIFO设计原理详解 (含RTL代码和Testbench代码)-腾讯云开发者社区-腾讯云](https://cloud.tencent.com/developer/article/2115114)


### reference link
[【原创】异步FIFO设计原理详解 (含RTL代码和Testbench代码)-腾讯云开发者社区-腾讯云](https://cloud.tencent.com/developer/article/2115114)
[同步FIFO和异步FIFO\_同步fifo和异步fifo的区别-CSDN博客](https://blog.csdn.net/Pieces_thinking/article/details/78026326)
[同步FIFO与异步FIFO的基本原理\_同步读指针的意义-CSDN博客](https://blog.csdn.net/qq_40230112/article/details/109766740)
[异步FIFO（格雷码实现）-CSDN博客](https://blog.csdn.net/weixin_44425619/article/details/115406095)
## 状态机

[verilog语法学习2：完全掌握有限状态机的写法 - 知乎](https://zhuanlan.zhihu.com/p/424793349)

### 序列检测

[序列检测器（两种设计方法和四种检测模式|verilog代码|Testbench|仿真结果）-腾讯云开发者社区-腾讯云](https://cloud.tencent.com/developer/article/2284746)

#### example

```verilog
module FSM_sequDetec(
	input clk,
	input rstn,
	input din,
	output dout

);

reg[4:0] current_state;
reg [4:0] next_state;

parameter IDLE = 5'b00001;
parameter S1 = 5'b00010;
parameter S2 = 5'b00100;
parameter S3 = 5'b01000;
parameter S4 = 5'b10000;

always@(posedge clk) begin
	if(!rstn) begin
		current_state <= IDLE;
	end
	else begin
		current_state <= next_state;
	end
end

always@(*) begin
	if(!rstn)begin
		next_state <= IDLE;
	end
	else begin
		case(current_state) 
			IDLE : begin
				if(data_in == 1'b1) 
					next_state <= S1;
				else 
					next_state <= IDLE;
			end
			S1 : begin
				if(data_in == 1'b1) 
					next_state <= S2;
				else 
					next_state <= IDLE;
			end
			S2: begin
				if(data_in == 1'b1) 
					next_state <= S2;
				else 
					next_state <= S3;
			end
			S3 : begin
				if(data_in == 1'b1) 
					next_state <= S4;
				else 
					next_state <= IDLE;
			end
			S4 : begin
				if(data_in == 1'b1) 
					next_state <= S2;
				else 
					next_state <= IDLE;
			end
			default: begin
				next_state <= IDLE;
			end
		endcase
	end
end

always@(posedge clk) begin
	if(!rstn) begin
		dout <= 1'b0;
	end
	else begin
		case(next_state)
			S4: dout <= 1'b1;
			default: dout<= 1'b0;
		endcase
	end
end

endmodule
```


### 序列发生
[Verilog实现序列产生器（状态转移形，移位形，计数形）\_序列信号发生器 verilog-CSDN博客](https://blog.csdn.net/CLL_caicai/article/details/104395425)

## 同步复位异步复位


## 十进制转二进制（负数）
[【Verilog HDL 训练】第 01 天-云社区-华为云](https://bbs.huaweicloud.com/blogs/283767)

## 边沿检测
[常用数字电路模块：边沿检测电路 - 知乎](https://zhuanlan.zhihu.com/p/140461847)

### reference link
[verilog语法学习2：完全掌握有限状态机的写法 - 知乎](https://zhuanlan.zhihu.com/p/424793349)