---
sidebar:
  order: 105
  label: "105. NVLink 고대역폭 인터커넥트"
  badge:
    text: "기출 · 50%"
    variant: note
title: "초고속 GPU 스케일업 인터커넥트 : NVLink 및 NVSwitch"
date: "2026-09-07T14:00:00+09:00"
tags:
  - "notes-network"
weight: 105
extra:
  question_no: "105"
  source_status: "기출"
  source_history: "138회"
  priority: 50
  priority_note: "GPU-to-GPU 고대역폭, NVSwitch 풀 메시(Full-Mesh), 단일 공유 메모리 풀(SHMEM), NCCL 가속"
---

## Ⅰ. 개요

<details><summary>용어 설명</summary>

- **NVLink**: GPU 간(GPU-to-GPU) 초고속 데이터 교환을 위한 NVIDIA 전용 점대점 직렬 인터커넥트.
- **NVSwitch**: 단일 노드 또는 단일 랙 내에서 다수의 GPU를 비차단 풀 메시로 연결하는 스위칭 칩셋.

</details>

- 정의/개념: 거대언어모델(LLM)의 텐서 병렬 연산 효율을 제고하기 위해, GPU 간 고대역폭 점대점 직렬 통신을 제공하는 **NVLink**와 다중 GPU를 비차단 풀 메시로 연결하는 **NVSwitch**를 통해 전체 HBM을 단일 공유 메모리 풀로 통합하는 **하드웨어 가속 스케일업 패브릭**
- 배경/필요성: 범용 PCIe 버스 인터커넥트의 제한된 대역폭과 높은 전송 지연으로 인한 **GPU 텐서 코어 유휴 오버헤드(Idle Overhead) 및 대규모 분산 훈련 병목 초래**

#### 한줄 요약
- PCIe 대비 14배 이상의 대역폭, NVSwitch 비차단 풀 메시, 단일 공유 메모리 풀을 제공한다.

## Ⅱ. 특징

<details><summary>용어 설명</summary>

- **Unified Shared Memory Pool (통합 공유 메모리 풀)**: 타 GPU의 HBM에 로컬 로드/스토어 명령(Direct Access)으로 직접 접근할 수 있도록 묶어주는 단일 메모리 도메인.
- **NCCL (NVIDIA Collective Communications Library)**: All-Reduce, All-to-All 집합 연산을 NVLink 하드웨어 토폴로지에 최적화하여 가속하는 통신 라이브러리.

</details>

- **NVLink 5 대역폭**: GPU당 양방향 1.8TB/s 제공
- **NVSwitch 풀 메시**: 모든 GPU 사이 1홉 통신
- **NCCL 가속**: 토폴로지 기반 Ring·Tree 경로 선택

#### 한줄 요약
- 초대역폭 전송, NVSwitch 기반 풀 메시 연결, 하드웨어 집합 연산 및 단일 메모리 풀을 제공한다.

## Ⅲ. 구조 및 구성요소

<details><summary>용어 설명</summary>

- **Fabric Manager (패브릭 관리자)**: NVSwitch 라우팅 테이블을 프로그래밍하고 GPU 간 메모리 접근 격리 및 장애 링크를 관리하는 시스템 데몬.

</details>

```text
[NVLink 스케일업 패브릭]
  │
  ├─ [물리 인터커넥트] ── Physical Interconnect
  │     ├─ [NVLink 인터페이스] (PAM4 PHY와 링크 제어)
  │     └─ [NVSwitch ASIC] (GPU 간 비차단 교차 연결)
  ├─ [메모리 계층] ── Memory Hierarchy
  │     └─ [통합 메모리 제어기] (원격 HBM 주소 변환)
  └─ [소프트웨어·제어 평면] ── Software-Control Plane
        ├─ [패브릭 관리자] (라우팅·토폴로지·링크 관리)
        └─ [NCCL 라이브러리] (집합 연산 경로 최적화)
```

- 선의 의미: 계층 구조 및 상하위 포함 관계를 나타낸다.

| 구성요소 | 책임 |
|:---|:---|
| **NVLink 인터페이스** | PAM4 PHY와 **링크 제어** |
| **NVSwitch ASIC** | GPU 간 **비차단 교차 연결** |
| **통합 메모리 제어기** | 원격 HBM **주소 변환** |
| **패브릭 관리자** | 라우팅·토폴로지·**링크 관리** |
| **NCCL 라이브러리** | 집합 연산 **경로 최적화** |

#### 한줄 요약
- NVSwitch 크로스바가 GPU 쌍마다 필요하던 직접 연결을 대신하므로, GPU 수가 늘어도 임의의 두 GPU 사이 홉 수는 일정하게 유지된다.

## Ⅳ. 흐름도

<details><summary>용어 설명</summary>

- **Topology-Aware Rank Mapping**: NCCL이 물리적 NVLink 링크 상태와 NVSwitch 연결 구조를 감지하여 텐서 병렬화 랭크(Rank)를 가장 가까운 GPU 쌍에 자동 매핑하는 기법.

</details>

```text
[NVLink 통신 경로] (진행 ①→⑤, 프레임워크 요청에서 진입, 인패브릭 연산 후 동기화 결과 반환)
  │
  ├─ [패브릭 초기화] (① FM이 NVSwitch 라우팅 테이블 프로그래밍, GPU─GPU 격리 규칙 설정)
  │
  ├─ [NCCL 집합 통신 호출] (② All-Reduce 등 집합 연산을 NVLink 토폴로지용으로 발행)
  │
  ├─ [토폴로지 경로 선택] (③ 링크 상태·NVSwitch 연결 구조 감지 후 최단 랭크 매핑)
  │
  ├─ [NVLink 직접 DMA] (④ 로컬 로드/스토어로 타 GPU HBM에 100ns급 직접 접근)
  │
  └─ [인패브릭 연산] (⑤ NVSwitch·수신 GPU 내 집계 수행 후 동기화 결과 반환)
```

분기 결과: NCCL의 토폴로지 인식 매핑 여부가 단일 홉 직접 DMA와 다중 홉 우회 경로를 가르며, 랭크 배치가 물리 링크와 어긋나면 1홉 보장이 깨져 대역폭 손실이 아닌 홉 수 누적으로 통신 지연이 늘어난다.

#### 한줄 요약
- NCCL이 토폴로지를 먼저 인식해 경로를 정하므로, 같은 집합 연산이라도 배치가 어긋나면 대역폭이 아니라 홉 수에서 손실이 발생한다.

## Ⅴ. 종류 및 비교

<details><summary>용어 설명</summary>

- **NVLink 4 vs NVLink 5 vs PCIe Gen5 vs InfiniBand NDR**: 스케일업(NVLink)과 스케일아웃(InfiniBand)의 대역폭 및 지연 시간 비교.

</details>

| 비교 항목 | NVLink 4 (Hopper H100) | NVLink 5 (Blackwell B200) | 범용 PCIe Gen5 | 스케일아웃 (InfiniBand NDR) |
|:---|:---|:---|:---|:---|
| GPU당 양방향 대역폭 | **900 GB/s** | **1.8 TB/s** | **128 GB/s** | 100 GB/s |
| 스위치 도메인 확장 | 8 GPU | **NVL72** | 8 Slot | 다수 노드 |
| 통신 메커니즘 | **HBM 직접 접근** | **랙 공유 메모리** | 호스트 DMA | RDMA 패킷 |
| 주요 적용 병렬화 | **텐서 병렬화** | **MoE·텐서 병렬화** | I/O 연결 | **데이터 병렬화** |
| 지연 시간 | **100ns 이하** | **100ns 이하** | 약 1μs | 약 1~2μs |

#### 한줄 요약
- NVLink 5는 1.8TB/s로 NVL72 랙 스케일 메모리 풀을 형성하며, 텐서 병렬화 극저지연 처리에 현저한 성능 우위를 갖는다.

## Ⅵ. 실무 고려사항 및 대책

<details><summary>용어 설명</summary>

- **Degraded Link (링크 대역폭 감쇄)**: 차동 신호선 물리적 결함 시 NVLink 대역폭이 50%로 축소되어 전체 All-Reduce 동기화 속도가 최저속 링크로 병목화되는 현상.

</details>

| 문제 | 대책 | 효과 |
|:---|:---|:---|
| 링크 오류에 따른 대역폭 저하 | **FM 오류 감시·경로 재구성** | 불량 링크 격리 |
| GPU 랭크의 원거리 배치 | **NCCL 토폴로지 인식 매핑** | 홉 수 최소화 |
| NVL72 과열·쓰로틀링 | **직접 수랭·열 분산** | 최대 대역폭 유지 |
| NVLink·InfiniBand 속도 불균형 | **계층적 All-Reduce** | 노드 간 부하 절감 |

#### 한줄 요약
- FM 에러 감시로 경로를 재구성하고, 토폴로지 인식 배치로 홉을 줄이며, 액체 냉각으로 쓰로틀링을 방지한다.

## Ⅶ. 결론

<details><summary>용어 설명</summary>

- **CPO (Co-Packaged Optics)**: 전기 신호 손실을 최소화하기 위해 스위치/GPU ASIC과 광 엔진(트랜시버)을 단일 기판 패키지 상에 집적하는 첨단 패키징 기술.
- **MoE (Mixture of Experts)**: 모든 입력에 전체 신경망을 활성화하는 대신, 토큰별로 가장 적합한 일부 전문가(Expert) 서브 네트워크만 선택 활성화하여 연산량을 줄이는 딥러닝 아키텍처.

</details>

- 단일 서버 섀시를 넘어 랙 스케일(NVL72) 전체를 하나의 거대한 단일 GPU 컴퓨터로 통합하는 **최첨단 AI 슈퍼컴퓨팅 및 초거대 모델 텐서 병렬화 가속의 대표적인 스케일업(Scale-Up) 인터커넥트 기술**로 확립.
- 스케일아웃 네트워크인 인피니밴드/RoCEv2 및 광 CPO(Co-Packaged Optics)와의 결합으로 진화하는 가운데, 실무 NVLink 인프라 구축 시에는 **물리적 차동 신호 오류로 인한 대역폭 반토막(Degraded Link)을 방지하는 패브릭 관리자(Fabric Manager) 실시간 감시 및 동적 링크 격리**, **GPU 랭크를 물리 최단 경로에 배치하는 NCCL 토폴로지 인식 매핑**, **초고밀도 전력 발열에 대응하는 직접 액체 냉각(Direct Liquid Cooling) 및 노드 내-외 계층적(Hierarchical) All-Reduce 통신 최적화**를 결합하여 GPU 클러스터 컴퓨팅 성능과 안정성을 확보해야 한다.

#### 한줄 요약
- NVLink와 NVSwitch는 노드/랙 내부를 극저지연 공유 메모리로 결합하여 대규모 AI 모델의 텐서 병렬화를 가속하도록 최적화 설계해야 한다.
