1.FPGA 由三部分构成，可编程逻辑单元CLB，可编程输入输出 IOB,内部连线

  可编程逻辑单元CLB: 包括LUT,寄存器   LUT：组合逻辑      寄存器：时序逻辑
  IOB  可配置来适应不同电气标准,阻抗，输入输出缓冲等
  FPGA 内部连线为 分段式互联结构，延时不定

2.同步逻辑 ：整个设计只有一个全局时钟，或者时钟间有固定的因果关系，由PLL分屏等属于同步逻辑
  异步逻辑 ：时钟间没有固定的因果关系，比如多个时钟输入
  
  同步复位  : 要求复位时间大于1个时钟周期
  异步复位  ：复位信号不要有毛刺

3，建立时间： 触发器时钟沿到来之前，数据稳定不变的时间
   保持时间： 触发器时钟沿到来之后，数据稳定不变的时间
   
4.竞争和冒险: 组合逻辑中，门的输入信号经过了不同的延时，导致到入该门时间不一定叫竞争，产生毛刺叫冒险
   解决方法 添加布尔式消去项，芯片外部叫电容            程序消除：组合逻辑不用锁存器
   
5.阻塞与非阻塞  组合逻辑用阻塞 =  ; 时序逻辑用非阻塞 <=  ;

6.亚稳态: 触发器无法在某个规定的时间段内达到一个可确认的状态    异步数据打拍 或者 异步fifo   
          两级触发器 : 亚稳态建立时间不满足，第一级触发器采样之后为亚稳态,第二级触发器采集为正常  
                       要求: 输入的数据位宽为1   输入脉冲宽度大于两个时钟周期

7.跨时域 : 位宽为1用触发器打拍 ，位宽多用异步fifo 或者双口ram

8.锁存器与触发器  锁存器对电平敏感，分为高电平锁存器和低电平锁存器     
                        锁存器产生示例： 组合逻辑对于明确的输入没有明确的输出 ，如，if语句没有else ,case 语句没有default
                  触发器，分为上升沿触发和下降沿触发，由时钟沿触发

9.存储资源 block RAM和有LUT构成内部存储器(分布式ram)，使用block ram不占用额外逻辑资源，大小为其块大小整数倍

10.时钟周期T = 建立时间 + 保持时间 + 延时    当时钟频率高，周期小时，可能满足不了建立时间和保持时间
    解决办法 ： 降低时钟频率 ，更换更好的器件
                建立时间不满足 ： 减少组合逻辑时间

11.
    
    
    