TimeQuest Timing Analyzer report for Divider
Tue Jul 26 23:11:53 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'clk'
 11. Slow Model Hold: 'clk'
 12. Slow Model Minimum Pulse Width: 'clk'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Hold: 'clk'
 26. Fast Model Minimum Pulse Width: 'clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Progagation Delay
 39. Minimum Progagation Delay
 40. Setup Transfers
 41. Hold Transfers
 42. Report TCCS
 43. Report RSKM
 44. Unconstrained Paths
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Divider                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 283.45 MHz ; 283.45 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.528 ; -31.867       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                              ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.528 ; z_reg[8]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.528 ; z_reg[8]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.528 ; z_reg[8]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.528 ; z_reg[8]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.528 ; z_reg[8]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.528 ; z_reg[8]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.528 ; z_reg[8]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.528 ; z_reg[8]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.491 ; z_reg[9]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.491 ; z_reg[9]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.491 ; z_reg[9]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.491 ; z_reg[9]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.491 ; z_reg[9]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.491 ; z_reg[9]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.491 ; z_reg[9]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.491 ; z_reg[9]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.379 ; z_reg[10] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.379 ; z_reg[10] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.379 ; z_reg[10] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.379 ; z_reg[10] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.379 ; z_reg[10] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.379 ; z_reg[10] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.379 ; z_reg[10] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.379 ; z_reg[10] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.415      ;
; -2.363 ; d_reg[0]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; d_reg[0]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; d_reg[0]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; d_reg[0]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; d_reg[0]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; d_reg[0]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; d_reg[0]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.363 ; d_reg[0]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.354 ; z_reg[11] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.354 ; z_reg[11] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.354 ; z_reg[11] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.354 ; z_reg[11] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.354 ; z_reg[11] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.354 ; z_reg[11] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.354 ; z_reg[11] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.354 ; z_reg[11] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.390      ;
; -2.252 ; d_reg[1]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.252 ; d_reg[1]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.252 ; d_reg[1]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.252 ; d_reg[1]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.252 ; d_reg[1]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.252 ; d_reg[1]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.252 ; d_reg[1]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.252 ; d_reg[1]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.288      ;
; -2.251 ; z_reg[12] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.251 ; z_reg[12] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.251 ; z_reg[12] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.251 ; z_reg[12] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.251 ; z_reg[12] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.251 ; z_reg[12] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.251 ; z_reg[12] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.251 ; z_reg[12] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.287      ;
; -2.221 ; d_reg[2]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.221 ; d_reg[2]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.221 ; d_reg[2]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.221 ; d_reg[2]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.221 ; d_reg[2]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.221 ; d_reg[2]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.221 ; d_reg[2]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.221 ; d_reg[2]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.209 ; z_reg[13] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.209 ; z_reg[13] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.209 ; z_reg[13] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.209 ; z_reg[13] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.209 ; z_reg[13] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.209 ; z_reg[13] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.209 ; z_reg[13] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.209 ; z_reg[13] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.245      ;
; -2.208 ; z_reg[8]  ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.244      ;
; -2.193 ; z_reg[12] ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.229      ;
; -2.189 ; z_reg[9]  ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.225      ;
; -2.139 ; z_reg[14] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.139 ; z_reg[14] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.139 ; z_reg[14] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.139 ; z_reg[14] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.139 ; z_reg[14] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.139 ; z_reg[14] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.139 ; z_reg[14] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.139 ; z_reg[14] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.175      ;
; -2.111 ; d_reg[3]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; d_reg[3]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; d_reg[3]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; d_reg[3]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; d_reg[3]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; d_reg[3]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; d_reg[3]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; d_reg[3]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.093 ; z_reg[10] ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.129      ;
; -2.079 ; d_reg[4]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
; -2.079 ; d_reg[4]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
; -2.079 ; d_reg[4]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
; -2.079 ; d_reg[4]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
; -2.079 ; d_reg[4]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
; -2.079 ; d_reg[4]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
; -2.079 ; d_reg[4]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
; -2.079 ; d_reg[4]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.115      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                          ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; i_reg[0]        ; i_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i_reg[1]        ; i_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i_reg[2]        ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i_reg[3]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_reg.idle  ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; z_reg[13]       ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.557 ; z_reg[4]        ; z_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.592 ; state_reg.shift ; i_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.858      ;
; 0.659 ; z_reg[6]        ; z_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; z_reg[5]        ; z_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; z_reg[1]        ; z_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.772 ; state_reg.op    ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.806 ; z_reg[3]        ; z_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; z_reg[15]       ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.818 ; z_reg[9]        ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; z_reg[2]        ; z_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.842 ; z_reg[11]       ; z_reg[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; z_reg[8]        ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; z_reg[10]       ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.847 ; state_reg.op    ; i_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.869 ; state_reg.shift ; z_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.893 ; state_reg.shift ; z_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.159      ;
; 0.894 ; state_reg.shift ; z_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.160      ;
; 0.894 ; state_reg.shift ; z_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.160      ;
; 0.894 ; state_reg.shift ; z_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.160      ;
; 0.896 ; state_reg.shift ; z_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.162      ;
; 0.899 ; state_reg.shift ; z_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.165      ;
; 0.899 ; state_reg.shift ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.165      ;
; 0.959 ; i_reg[0]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.972 ; state_reg.shift ; state_reg.op    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.238      ;
; 0.973 ; state_reg.shift ; i_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.985 ; z_reg[7]        ; z_reg[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 1.019 ; state_reg.shift ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.020 ; state_reg.shift ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.286      ;
; 1.022 ; state_reg.shift ; z_reg[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.288      ;
; 1.023 ; z_reg[12]       ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.028 ; state_reg.idle  ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.030 ; state_reg.shift ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.030 ; state_reg.shift ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.033 ; state_reg.shift ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.039 ; z_reg[16]       ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.044 ; state_reg.op    ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.046 ; state_reg.op    ; i_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.060 ; i_reg[3]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.326      ;
; 1.061 ; z_reg[0]        ; z_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 1.176 ; state_reg.op    ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.176 ; state_reg.op    ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.176 ; state_reg.op    ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.176 ; state_reg.op    ; z_reg[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.176 ; state_reg.op    ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.176 ; state_reg.op    ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.176 ; state_reg.op    ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.176 ; state_reg.op    ; z_reg[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.185 ; state_reg.op    ; z_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; state_reg.op    ; z_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; state_reg.op    ; z_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; state_reg.op    ; z_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; state_reg.op    ; z_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; state_reg.op    ; z_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; state_reg.op    ; z_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.194 ; i_reg[1]        ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.215 ; i_reg[0]        ; i_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.218 ; i_reg[0]        ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.240 ; state_reg.op    ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.255 ; z_reg[14]       ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.261 ; i_reg[2]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.279 ; state_reg.shift ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.312 ; state_reg.shift ; z_reg[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.316 ; state_reg.shift ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.333 ; z_reg[0]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.335 ; state_reg.shift ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.358 ; i_reg[0]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.402 ; z_reg[16]       ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.668      ;
; 1.405 ; state_reg.op    ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
; 1.409 ; i_reg[1]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.675      ;
; 1.415 ; state_reg.op    ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.681      ;
; 1.422 ; z_reg[15]       ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.688      ;
; 1.466 ; i_reg[0]        ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.732      ;
; 1.537 ; d_reg[7]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.803      ;
; 1.642 ; state_reg.idle  ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.908      ;
; 1.660 ; i_reg[2]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.926      ;
; 1.689 ; z_reg[14]       ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.955      ;
; 1.714 ; state_reg.op    ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.000      ; 1.980      ;
; 1.718 ; z_reg[13]       ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.720 ; z_reg[15]       ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.986      ;
; 1.721 ; z_reg[11]       ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.987      ;
; 1.808 ; i_reg[1]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.074      ;
; 1.847 ; z_reg[16]       ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.847 ; z_reg[16]       ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.847 ; z_reg[16]       ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.847 ; z_reg[16]       ; z_reg[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.847 ; z_reg[16]       ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.847 ; z_reg[16]       ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.847 ; z_reg[16]       ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.847 ; z_reg[16]       ; z_reg[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.920 ; d_reg[6]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.186      ;
; 1.928 ; d_reg[7]        ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.194      ;
; 1.952 ; z_reg[8]        ; z_reg[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.218      ;
; 1.971 ; z_reg[10]       ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.237      ;
; 1.991 ; d_reg[5]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.257      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.op         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.op         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.shift      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.shift      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[9]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.op|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.op|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.shift|clk  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; m[*]      ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
;  m[0]     ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
;  m[1]     ; clk        ; 3.187 ; 3.187 ; Rise       ; clk             ;
;  m[2]     ; clk        ; 3.189 ; 3.189 ; Rise       ; clk             ;
;  m[3]     ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  m[4]     ; clk        ; 3.978 ; 3.978 ; Rise       ; clk             ;
;  m[5]     ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  m[6]     ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  m[7]     ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  m[8]     ; clk        ; 5.425 ; 5.425 ; Rise       ; clk             ;
;  m[9]     ; clk        ; 5.335 ; 5.335 ; Rise       ; clk             ;
;  m[10]    ; clk        ; 5.248 ; 5.248 ; Rise       ; clk             ;
;  m[11]    ; clk        ; 6.003 ; 6.003 ; Rise       ; clk             ;
;  m[12]    ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  m[13]    ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
;  m[14]    ; clk        ; 5.447 ; 5.447 ; Rise       ; clk             ;
;  m[15]    ; clk        ; 1.305 ; 1.305 ; Rise       ; clk             ;
; n[*]      ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  n[0]     ; clk        ; 5.951 ; 5.951 ; Rise       ; clk             ;
;  n[1]     ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  n[2]     ; clk        ; 5.762 ; 5.762 ; Rise       ; clk             ;
;  n[3]     ; clk        ; 5.478 ; 5.478 ; Rise       ; clk             ;
;  n[4]     ; clk        ; 5.362 ; 5.362 ; Rise       ; clk             ;
;  n[5]     ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  n[6]     ; clk        ; 5.940 ; 5.940 ; Rise       ; clk             ;
;  n[7]     ; clk        ; 1.685 ; 1.685 ; Rise       ; clk             ;
; start     ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; m[*]      ; clk        ; 0.040  ; 0.040  ; Rise       ; clk             ;
;  m[0]     ; clk        ; -3.989 ; -3.989 ; Rise       ; clk             ;
;  m[1]     ; clk        ; -2.957 ; -2.957 ; Rise       ; clk             ;
;  m[2]     ; clk        ; -2.959 ; -2.959 ; Rise       ; clk             ;
;  m[3]     ; clk        ; -3.174 ; -3.174 ; Rise       ; clk             ;
;  m[4]     ; clk        ; -3.748 ; -3.748 ; Rise       ; clk             ;
;  m[5]     ; clk        ; -3.804 ; -3.804 ; Rise       ; clk             ;
;  m[6]     ; clk        ; -3.749 ; -3.749 ; Rise       ; clk             ;
;  m[7]     ; clk        ; -3.441 ; -3.441 ; Rise       ; clk             ;
;  m[8]     ; clk        ; -3.230 ; -3.230 ; Rise       ; clk             ;
;  m[9]     ; clk        ; -3.285 ; -3.285 ; Rise       ; clk             ;
;  m[10]    ; clk        ; -3.272 ; -3.272 ; Rise       ; clk             ;
;  m[11]    ; clk        ; -4.097 ; -4.097 ; Rise       ; clk             ;
;  m[12]    ; clk        ; -3.237 ; -3.237 ; Rise       ; clk             ;
;  m[13]    ; clk        ; -3.978 ; -3.978 ; Rise       ; clk             ;
;  m[14]    ; clk        ; -3.704 ; -3.704 ; Rise       ; clk             ;
;  m[15]    ; clk        ; 0.040  ; 0.040  ; Rise       ; clk             ;
; n[*]      ; clk        ; -0.160 ; -0.160 ; Rise       ; clk             ;
;  n[0]     ; clk        ; -3.588 ; -3.588 ; Rise       ; clk             ;
;  n[1]     ; clk        ; -3.711 ; -3.711 ; Rise       ; clk             ;
;  n[2]     ; clk        ; -3.582 ; -3.582 ; Rise       ; clk             ;
;  n[3]     ; clk        ; -3.321 ; -3.321 ; Rise       ; clk             ;
;  n[4]     ; clk        ; -3.325 ; -3.325 ; Rise       ; clk             ;
;  n[5]     ; clk        ; -3.650 ; -3.650 ; Rise       ; clk             ;
;  n[6]     ; clk        ; -3.564 ; -3.564 ; Rise       ; clk             ;
;  n[7]     ; clk        ; -0.160 ; -0.160 ; Rise       ; clk             ;
; start     ; clk        ; -3.198 ; -3.198 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ovfl          ; clk        ; 7.295 ; 7.295 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 6.922 ; 6.922 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 6.459 ; 6.459 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.627 ; 6.627 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 6.442 ; 6.442 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 7.158 ; 7.158 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
; ready         ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 7.112 ; 7.112 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 6.926 ; 6.926 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 6.659 ; 6.659 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 6.692 ; 6.692 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 6.936 ; 6.936 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ovfl          ; clk        ; 7.295 ; 7.295 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 6.442 ; 6.442 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 6.922 ; 6.922 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 6.459 ; 6.459 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.627 ; 6.627 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 6.442 ; 6.442 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 7.158 ; 7.158 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
; ready         ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 7.112 ; 7.112 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 6.926 ; 6.926 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 6.659 ; 6.659 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 6.692 ; 6.692 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 6.936 ; 6.936 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; m[8]       ; ovfl        ; 11.256 ;        ;        ; 11.256 ;
; m[9]       ; ovfl        ; 11.166 ;        ;        ; 11.166 ;
; m[10]      ; ovfl        ; 11.079 ;        ;        ; 11.079 ;
; m[11]      ; ovfl        ; 11.834 ;        ;        ; 11.834 ;
; m[12]      ; ovfl        ; 10.988 ;        ;        ; 10.988 ;
; m[13]      ; ovfl        ; 12.152 ;        ;        ; 12.152 ;
; m[14]      ; ovfl        ; 11.278 ;        ;        ; 11.278 ;
; m[15]      ; ovfl        ; 7.136  ;        ;        ; 7.136  ;
; n[0]       ; ovfl        ;        ; 11.694 ; 11.694 ;        ;
; n[1]       ; ovfl        ;        ; 11.787 ; 11.787 ;        ;
; n[2]       ; ovfl        ;        ; 11.590 ; 11.590 ;        ;
; n[3]       ; ovfl        ;        ; 11.257 ; 11.257 ;        ;
; n[4]       ; ovfl        ;        ; 11.149 ; 11.149 ;        ;
; n[5]       ; ovfl        ;        ; 11.403 ; 11.403 ;        ;
; n[6]       ; ovfl        ;        ; 11.247 ; 11.247 ;        ;
; n[7]       ; ovfl        ;        ; 7.494  ; 7.494  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; m[8]       ; ovfl        ; 11.256 ;        ;        ; 11.256 ;
; m[9]       ; ovfl        ; 11.166 ;        ;        ; 11.166 ;
; m[10]      ; ovfl        ; 11.079 ;        ;        ; 11.079 ;
; m[11]      ; ovfl        ; 11.834 ;        ;        ; 11.834 ;
; m[12]      ; ovfl        ; 10.988 ;        ;        ; 10.988 ;
; m[13]      ; ovfl        ; 12.152 ;        ;        ; 12.152 ;
; m[14]      ; ovfl        ; 11.278 ;        ;        ; 11.278 ;
; m[15]      ; ovfl        ; 7.136  ;        ;        ; 7.136  ;
; n[0]       ; ovfl        ;        ; 11.694 ; 11.694 ;        ;
; n[1]       ; ovfl        ;        ; 11.787 ; 11.787 ;        ;
; n[2]       ; ovfl        ;        ; 11.590 ; 11.590 ;        ;
; n[3]       ; ovfl        ;        ; 11.257 ; 11.257 ;        ;
; n[4]       ; ovfl        ;        ; 11.149 ; 11.149 ;        ;
; n[5]       ; ovfl        ;        ; 11.403 ; 11.403 ;        ;
; n[6]       ; ovfl        ;        ; 11.247 ; 11.247 ;        ;
; n[7]       ; ovfl        ;        ; 7.494  ; 7.494  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.638 ; -5.859        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                              ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.638 ; z_reg[8]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; z_reg[8]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; z_reg[8]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; z_reg[8]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; z_reg[8]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; z_reg[8]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; z_reg[8]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; z_reg[8]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.670      ;
; -0.617 ; z_reg[9]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; z_reg[9]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; z_reg[9]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; z_reg[9]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; z_reg[9]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; z_reg[9]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; z_reg[9]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; z_reg[9]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.649      ;
; -0.564 ; z_reg[10] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; z_reg[10] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; z_reg[10] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; z_reg[10] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; z_reg[10] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; z_reg[10] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; z_reg[10] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; z_reg[10] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.596      ;
; -0.562 ; d_reg[0]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.562 ; d_reg[0]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.562 ; d_reg[0]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.562 ; d_reg[0]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.562 ; d_reg[0]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.562 ; d_reg[0]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.562 ; d_reg[0]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.562 ; d_reg[0]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.595      ;
; -0.548 ; z_reg[11] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; z_reg[11] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; z_reg[11] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; z_reg[11] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; z_reg[11] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; z_reg[11] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; z_reg[11] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; z_reg[11] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.512 ; d_reg[1]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.512 ; d_reg[1]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.512 ; d_reg[1]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.512 ; d_reg[1]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.512 ; d_reg[1]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.512 ; d_reg[1]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.512 ; d_reg[1]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.512 ; d_reg[1]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.545      ;
; -0.506 ; z_reg[12] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; z_reg[12] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; z_reg[12] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; z_reg[12] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; z_reg[12] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; z_reg[12] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; z_reg[12] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; z_reg[12] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.538      ;
; -0.492 ; d_reg[2]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; d_reg[2]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; d_reg[2]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; d_reg[2]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; d_reg[2]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; d_reg[2]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; d_reg[2]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.492 ; d_reg[2]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.525      ;
; -0.477 ; z_reg[13] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; z_reg[13] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; z_reg[13] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; z_reg[13] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; z_reg[13] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; z_reg[13] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; z_reg[13] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; z_reg[13] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.509      ;
; -0.444 ; z_reg[14] ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; z_reg[14] ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; z_reg[14] ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; z_reg[14] ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; z_reg[14] ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; z_reg[14] ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; z_reg[14] ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; z_reg[14] ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.476      ;
; -0.443 ; z_reg[8]  ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.442 ; d_reg[3]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.475      ;
; -0.429 ; z_reg[9]  ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.461      ;
; -0.423 ; d_reg[4]  ; z_reg[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; d_reg[4]  ; z_reg[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; d_reg[4]  ; z_reg[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; d_reg[4]  ; z_reg[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; d_reg[4]  ; z_reg[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; d_reg[4]  ; z_reg[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; d_reg[4]  ; z_reg[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; d_reg[4]  ; z_reg[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.456      ;
; -0.423 ; z_reg[12] ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.455      ;
; -0.382 ; z_reg[10] ; z_reg[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.414      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                          ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; i_reg[0]        ; i_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i_reg[1]        ; i_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i_reg[2]        ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i_reg[3]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.idle  ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; z_reg[13]       ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.258 ; z_reg[4]        ; z_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.277 ; state_reg.shift ; i_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.429      ;
; 0.293 ; z_reg[6]        ; z_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; z_reg[5]        ; z_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; z_reg[1]        ; z_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.358 ; state_reg.op    ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; z_reg[3]        ; z_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; z_reg[15]       ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.370 ; z_reg[2]        ; z_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; z_reg[9]        ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; state_reg.op    ; i_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; z_reg[11]       ; z_reg[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; z_reg[8]        ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; z_reg[10]       ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.402 ; state_reg.shift ; z_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.402 ; state_reg.shift ; z_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.402 ; state_reg.shift ; z_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; state_reg.shift ; z_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.403 ; state_reg.shift ; z_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.405 ; state_reg.shift ; z_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.407 ; state_reg.shift ; z_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; state_reg.shift ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.427 ; i_reg[0]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.446 ; state_reg.shift ; state_reg.op    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.597      ;
; 0.446 ; state_reg.shift ; i_reg[1]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.597      ;
; 0.456 ; z_reg[7]        ; z_reg[8]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.607      ;
; 0.461 ; state_reg.idle  ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.464 ; z_reg[12]       ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.465 ; i_reg[3]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.468 ; z_reg[16]       ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.471 ; z_reg[0]        ; z_reg[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.624      ;
; 0.472 ; state_reg.shift ; z_reg[9]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.623      ;
; 0.474 ; state_reg.shift ; z_reg[11]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.625      ;
; 0.475 ; state_reg.op    ; i_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.628      ;
; 0.476 ; state_reg.op    ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.629      ;
; 0.476 ; state_reg.shift ; z_reg[12]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.627      ;
; 0.481 ; state_reg.shift ; z_reg[15]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.632      ;
; 0.483 ; state_reg.shift ; z_reg[13]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.634      ;
; 0.484 ; state_reg.shift ; z_reg[10]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.635      ;
; 0.526 ; i_reg[1]        ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.536 ; i_reg[0]        ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.544 ; i_reg[0]        ; i_reg[1]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.695      ;
; 0.547 ; state_reg.op    ; i_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.564 ; z_reg[14]       ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.573 ; state_reg.shift ; i_reg[2]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.724      ;
; 0.576 ; i_reg[2]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.729      ;
; 0.578 ; z_reg[0]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.591 ; state_reg.op    ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; state_reg.op    ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; state_reg.op    ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; state_reg.op    ; z_reg[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; state_reg.op    ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; state_reg.op    ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; state_reg.op    ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; state_reg.op    ; z_reg[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.597 ; i_reg[0]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.611 ; state_reg.shift ; z_reg[16]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.762      ;
; 0.612 ; state_reg.shift ; z_reg[8]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.763      ;
; 0.613 ; state_reg.shift ; z_reg[14]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.764      ;
; 0.627 ; state_reg.op    ; z_reg[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.780      ;
; 0.627 ; state_reg.op    ; z_reg[2]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.780      ;
; 0.627 ; state_reg.op    ; z_reg[3]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.780      ;
; 0.627 ; state_reg.op    ; z_reg[4]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.780      ;
; 0.627 ; state_reg.op    ; z_reg[5]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.780      ;
; 0.627 ; state_reg.op    ; z_reg[6]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.780      ;
; 0.627 ; state_reg.op    ; z_reg[7]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.780      ;
; 0.628 ; z_reg[15]       ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.631 ; z_reg[16]       ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.640 ; i_reg[0]        ; i_reg[2]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.791      ;
; 0.643 ; i_reg[1]        ; i_reg[3]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.796      ;
; 0.643 ; state_reg.op    ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.651 ; state_reg.op    ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.804      ;
; 0.674 ; d_reg[7]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.827      ;
; 0.726 ; state_reg.idle  ; z_reg[0]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.877      ;
; 0.746 ; i_reg[2]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.899      ;
; 0.760 ; state_reg.op    ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.001      ; 0.913      ;
; 0.775 ; z_reg[14]       ; z_reg[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.781 ; z_reg[13]       ; z_reg[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; z_reg[11]       ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.786 ; z_reg[15]       ; z_reg[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.807 ; d_reg[6]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.960      ;
; 0.813 ; i_reg[1]        ; state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.838 ; d_reg[7]        ; z_reg[16]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.991      ;
; 0.842 ; d_reg[5]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.995      ;
; 0.876 ; i_reg[2]        ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.001      ; 1.029      ;
; 0.879 ; i_reg[3]        ; state_reg.shift ; clk          ; clk         ; 0.000        ; 0.000      ; 1.031      ;
; 0.886 ; z_reg[8]        ; z_reg[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.888 ; z_reg[10]       ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.890 ; d_reg[4]        ; z_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.043      ;
; 0.897 ; z_reg[9]        ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.901 ; z_reg[16]       ; z_reg[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.901 ; z_reg[16]       ; z_reg[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.901 ; z_reg[16]       ; z_reg[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.901 ; z_reg[16]       ; z_reg[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.op         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.op         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.shift      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.shift      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; z_reg[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; z_reg[9]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; d_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; d_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; i_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.op|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.op|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.shift|clk  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; m[*]      ; clk        ; 3.115 ; 3.115 ; Rise       ; clk             ;
;  m[0]     ; clk        ; 2.169 ; 2.169 ; Rise       ; clk             ;
;  m[1]     ; clk        ; 1.731 ; 1.731 ; Rise       ; clk             ;
;  m[2]     ; clk        ; 1.733 ; 1.733 ; Rise       ; clk             ;
;  m[3]     ; clk        ; 1.822 ; 1.822 ; Rise       ; clk             ;
;  m[4]     ; clk        ; 2.137 ; 2.137 ; Rise       ; clk             ;
;  m[5]     ; clk        ; 2.139 ; 2.139 ; Rise       ; clk             ;
;  m[6]     ; clk        ; 2.140 ; 2.140 ; Rise       ; clk             ;
;  m[7]     ; clk        ; 1.956 ; 1.956 ; Rise       ; clk             ;
;  m[8]     ; clk        ; 2.707 ; 2.707 ; Rise       ; clk             ;
;  m[9]     ; clk        ; 2.676 ; 2.676 ; Rise       ; clk             ;
;  m[10]    ; clk        ; 2.631 ; 2.631 ; Rise       ; clk             ;
;  m[11]    ; clk        ; 3.028 ; 3.028 ; Rise       ; clk             ;
;  m[12]    ; clk        ; 2.577 ; 2.577 ; Rise       ; clk             ;
;  m[13]    ; clk        ; 3.115 ; 3.115 ; Rise       ; clk             ;
;  m[14]    ; clk        ; 2.708 ; 2.708 ; Rise       ; clk             ;
;  m[15]    ; clk        ; 0.276 ; 0.276 ; Rise       ; clk             ;
; n[*]      ; clk        ; 3.013 ; 3.013 ; Rise       ; clk             ;
;  n[0]     ; clk        ; 2.958 ; 2.958 ; Rise       ; clk             ;
;  n[1]     ; clk        ; 2.994 ; 2.994 ; Rise       ; clk             ;
;  n[2]     ; clk        ; 2.869 ; 2.869 ; Rise       ; clk             ;
;  n[3]     ; clk        ; 2.724 ; 2.724 ; Rise       ; clk             ;
;  n[4]     ; clk        ; 2.670 ; 2.670 ; Rise       ; clk             ;
;  n[5]     ; clk        ; 3.013 ; 3.013 ; Rise       ; clk             ;
;  n[6]     ; clk        ; 2.912 ; 2.912 ; Rise       ; clk             ;
;  n[7]     ; clk        ; 0.440 ; 0.440 ; Rise       ; clk             ;
; start     ; clk        ; 1.958 ; 1.958 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; m[*]      ; clk        ; 0.338  ; 0.338  ; Rise       ; clk             ;
;  m[0]     ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
;  m[1]     ; clk        ; -1.611 ; -1.611 ; Rise       ; clk             ;
;  m[2]     ; clk        ; -1.613 ; -1.613 ; Rise       ; clk             ;
;  m[3]     ; clk        ; -1.702 ; -1.702 ; Rise       ; clk             ;
;  m[4]     ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  m[5]     ; clk        ; -2.019 ; -2.019 ; Rise       ; clk             ;
;  m[6]     ; clk        ; -2.020 ; -2.020 ; Rise       ; clk             ;
;  m[7]     ; clk        ; -1.836 ; -1.836 ; Rise       ; clk             ;
;  m[8]     ; clk        ; -1.728 ; -1.728 ; Rise       ; clk             ;
;  m[9]     ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  m[10]    ; clk        ; -1.752 ; -1.752 ; Rise       ; clk             ;
;  m[11]    ; clk        ; -2.206 ; -2.206 ; Rise       ; clk             ;
;  m[12]    ; clk        ; -1.730 ; -1.730 ; Rise       ; clk             ;
;  m[13]    ; clk        ; -2.091 ; -2.091 ; Rise       ; clk             ;
;  m[14]    ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  m[15]    ; clk        ; 0.338  ; 0.338  ; Rise       ; clk             ;
; n[*]      ; clk        ; 0.214  ; 0.214  ; Rise       ; clk             ;
;  n[0]     ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  n[1]     ; clk        ; -2.021 ; -2.021 ; Rise       ; clk             ;
;  n[2]     ; clk        ; -1.921 ; -1.921 ; Rise       ; clk             ;
;  n[3]     ; clk        ; -1.792 ; -1.792 ; Rise       ; clk             ;
;  n[4]     ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  n[5]     ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
;  n[6]     ; clk        ; -1.910 ; -1.910 ; Rise       ; clk             ;
;  n[7]     ; clk        ; 0.214  ; 0.214  ; Rise       ; clk             ;
; start     ; clk        ; -1.716 ; -1.716 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ovfl          ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 4.024 ; 4.024 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
; ready         ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 3.782 ; 3.782 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ovfl          ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 4.024 ; 4.024 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
; ready         ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 3.782 ; 3.782 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; m[8]       ; ovfl        ; 6.078 ;       ;       ; 6.078 ;
; m[9]       ; ovfl        ; 6.047 ;       ;       ; 6.047 ;
; m[10]      ; ovfl        ; 6.002 ;       ;       ; 6.002 ;
; m[11]      ; ovfl        ; 6.399 ;       ;       ; 6.399 ;
; m[12]      ; ovfl        ; 5.948 ;       ;       ; 5.948 ;
; m[13]      ; ovfl        ; 6.486 ;       ;       ; 6.486 ;
; m[14]      ; ovfl        ; 6.079 ;       ;       ; 6.079 ;
; m[15]      ; ovfl        ; 3.647 ;       ;       ; 3.647 ;
; n[0]       ; ovfl        ;       ; 6.283 ; 6.283 ;       ;
; n[1]       ; ovfl        ;       ; 6.361 ; 6.361 ;       ;
; n[2]       ; ovfl        ;       ; 6.229 ; 6.229 ;       ;
; n[3]       ; ovfl        ;       ; 6.065 ; 6.065 ;       ;
; n[4]       ; ovfl        ;       ; 6.015 ; 6.015 ;       ;
; n[5]       ; ovfl        ;       ; 6.153 ; 6.153 ;       ;
; n[6]       ; ovfl        ;       ; 6.060 ; 6.060 ;       ;
; n[7]       ; ovfl        ;       ; 3.811 ; 3.811 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; m[8]       ; ovfl        ; 6.078 ;       ;       ; 6.078 ;
; m[9]       ; ovfl        ; 6.047 ;       ;       ; 6.047 ;
; m[10]      ; ovfl        ; 6.002 ;       ;       ; 6.002 ;
; m[11]      ; ovfl        ; 6.399 ;       ;       ; 6.399 ;
; m[12]      ; ovfl        ; 5.948 ;       ;       ; 5.948 ;
; m[13]      ; ovfl        ; 6.486 ;       ;       ; 6.486 ;
; m[14]      ; ovfl        ; 6.079 ;       ;       ; 6.079 ;
; m[15]      ; ovfl        ; 3.647 ;       ;       ; 3.647 ;
; n[0]       ; ovfl        ;       ; 6.283 ; 6.283 ;       ;
; n[1]       ; ovfl        ;       ; 6.361 ; 6.361 ;       ;
; n[2]       ; ovfl        ;       ; 6.229 ; 6.229 ;       ;
; n[3]       ; ovfl        ;       ; 6.065 ; 6.065 ;       ;
; n[4]       ; ovfl        ;       ; 6.015 ; 6.015 ;       ;
; n[5]       ; ovfl        ;       ; 6.153 ; 6.153 ;       ;
; n[6]       ; ovfl        ;       ; 6.060 ; 6.060 ;       ;
; n[7]       ; ovfl        ;       ; 3.811 ; 3.811 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.528  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.528  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -31.867 ; 0.0   ; 0.0      ; 0.0     ; -33.38              ;
;  clk             ; -31.867 ; 0.000 ; N/A      ; N/A     ; -33.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; m[*]      ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
;  m[0]     ; clk        ; 4.219 ; 4.219 ; Rise       ; clk             ;
;  m[1]     ; clk        ; 3.187 ; 3.187 ; Rise       ; clk             ;
;  m[2]     ; clk        ; 3.189 ; 3.189 ; Rise       ; clk             ;
;  m[3]     ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  m[4]     ; clk        ; 3.978 ; 3.978 ; Rise       ; clk             ;
;  m[5]     ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  m[6]     ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  m[7]     ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  m[8]     ; clk        ; 5.425 ; 5.425 ; Rise       ; clk             ;
;  m[9]     ; clk        ; 5.335 ; 5.335 ; Rise       ; clk             ;
;  m[10]    ; clk        ; 5.248 ; 5.248 ; Rise       ; clk             ;
;  m[11]    ; clk        ; 6.003 ; 6.003 ; Rise       ; clk             ;
;  m[12]    ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  m[13]    ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
;  m[14]    ; clk        ; 5.447 ; 5.447 ; Rise       ; clk             ;
;  m[15]    ; clk        ; 1.305 ; 1.305 ; Rise       ; clk             ;
; n[*]      ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  n[0]     ; clk        ; 5.951 ; 5.951 ; Rise       ; clk             ;
;  n[1]     ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  n[2]     ; clk        ; 5.762 ; 5.762 ; Rise       ; clk             ;
;  n[3]     ; clk        ; 5.478 ; 5.478 ; Rise       ; clk             ;
;  n[4]     ; clk        ; 5.362 ; 5.362 ; Rise       ; clk             ;
;  n[5]     ; clk        ; 6.098 ; 6.098 ; Rise       ; clk             ;
;  n[6]     ; clk        ; 5.940 ; 5.940 ; Rise       ; clk             ;
;  n[7]     ; clk        ; 1.685 ; 1.685 ; Rise       ; clk             ;
; start     ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; m[*]      ; clk        ; 0.338  ; 0.338  ; Rise       ; clk             ;
;  m[0]     ; clk        ; -2.049 ; -2.049 ; Rise       ; clk             ;
;  m[1]     ; clk        ; -1.611 ; -1.611 ; Rise       ; clk             ;
;  m[2]     ; clk        ; -1.613 ; -1.613 ; Rise       ; clk             ;
;  m[3]     ; clk        ; -1.702 ; -1.702 ; Rise       ; clk             ;
;  m[4]     ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  m[5]     ; clk        ; -2.019 ; -2.019 ; Rise       ; clk             ;
;  m[6]     ; clk        ; -2.020 ; -2.020 ; Rise       ; clk             ;
;  m[7]     ; clk        ; -1.836 ; -1.836 ; Rise       ; clk             ;
;  m[8]     ; clk        ; -1.728 ; -1.728 ; Rise       ; clk             ;
;  m[9]     ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  m[10]    ; clk        ; -1.752 ; -1.752 ; Rise       ; clk             ;
;  m[11]    ; clk        ; -2.206 ; -2.206 ; Rise       ; clk             ;
;  m[12]    ; clk        ; -1.730 ; -1.730 ; Rise       ; clk             ;
;  m[13]    ; clk        ; -2.091 ; -2.091 ; Rise       ; clk             ;
;  m[14]    ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  m[15]    ; clk        ; 0.338  ; 0.338  ; Rise       ; clk             ;
; n[*]      ; clk        ; 0.214  ; 0.214  ; Rise       ; clk             ;
;  n[0]     ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  n[1]     ; clk        ; -2.021 ; -2.021 ; Rise       ; clk             ;
;  n[2]     ; clk        ; -1.921 ; -1.921 ; Rise       ; clk             ;
;  n[3]     ; clk        ; -1.792 ; -1.792 ; Rise       ; clk             ;
;  n[4]     ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  n[5]     ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
;  n[6]     ; clk        ; -1.910 ; -1.910 ; Rise       ; clk             ;
;  n[7]     ; clk        ; 0.214  ; 0.214  ; Rise       ; clk             ;
; start     ; clk        ; -1.716 ; -1.716 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ovfl          ; clk        ; 7.295 ; 7.295 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 6.922 ; 6.922 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 6.459 ; 6.459 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.627 ; 6.627 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 6.442 ; 6.442 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 7.158 ; 7.158 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
; ready         ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 7.112 ; 7.112 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 6.926 ; 6.926 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 6.659 ; 6.659 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 6.692 ; 6.692 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 6.677 ; 6.677 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 6.936 ; 6.936 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ovfl          ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
; quotient[*]   ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 4.024 ; 4.024 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  quotient[4]  ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  quotient[5]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  quotient[6]  ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  quotient[7]  ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
; ready         ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  remainder[4] ; clk        ; 3.782 ; 3.782 ; Rise       ; clk             ;
;  remainder[5] ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  remainder[6] ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  remainder[7] ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; m[8]       ; ovfl        ; 11.256 ;        ;        ; 11.256 ;
; m[9]       ; ovfl        ; 11.166 ;        ;        ; 11.166 ;
; m[10]      ; ovfl        ; 11.079 ;        ;        ; 11.079 ;
; m[11]      ; ovfl        ; 11.834 ;        ;        ; 11.834 ;
; m[12]      ; ovfl        ; 10.988 ;        ;        ; 10.988 ;
; m[13]      ; ovfl        ; 12.152 ;        ;        ; 12.152 ;
; m[14]      ; ovfl        ; 11.278 ;        ;        ; 11.278 ;
; m[15]      ; ovfl        ; 7.136  ;        ;        ; 7.136  ;
; n[0]       ; ovfl        ;        ; 11.694 ; 11.694 ;        ;
; n[1]       ; ovfl        ;        ; 11.787 ; 11.787 ;        ;
; n[2]       ; ovfl        ;        ; 11.590 ; 11.590 ;        ;
; n[3]       ; ovfl        ;        ; 11.257 ; 11.257 ;        ;
; n[4]       ; ovfl        ;        ; 11.149 ; 11.149 ;        ;
; n[5]       ; ovfl        ;        ; 11.403 ; 11.403 ;        ;
; n[6]       ; ovfl        ;        ; 11.247 ; 11.247 ;        ;
; n[7]       ; ovfl        ;        ; 7.494  ; 7.494  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; m[8]       ; ovfl        ; 6.078 ;       ;       ; 6.078 ;
; m[9]       ; ovfl        ; 6.047 ;       ;       ; 6.047 ;
; m[10]      ; ovfl        ; 6.002 ;       ;       ; 6.002 ;
; m[11]      ; ovfl        ; 6.399 ;       ;       ; 6.399 ;
; m[12]      ; ovfl        ; 5.948 ;       ;       ; 5.948 ;
; m[13]      ; ovfl        ; 6.486 ;       ;       ; 6.486 ;
; m[14]      ; ovfl        ; 6.079 ;       ;       ; 6.079 ;
; m[15]      ; ovfl        ; 3.647 ;       ;       ; 3.647 ;
; n[0]       ; ovfl        ;       ; 6.283 ; 6.283 ;       ;
; n[1]       ; ovfl        ;       ; 6.361 ; 6.361 ;       ;
; n[2]       ; ovfl        ;       ; 6.229 ; 6.229 ;       ;
; n[3]       ; ovfl        ;       ; 6.065 ; 6.065 ;       ;
; n[4]       ; ovfl        ;       ; 6.015 ; 6.015 ;       ;
; n[5]       ; ovfl        ;       ; 6.153 ; 6.153 ;       ;
; n[6]       ; ovfl        ;       ; 6.060 ; 6.060 ;       ;
; n[7]       ; ovfl        ;       ; 3.811 ; 3.811 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 308      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 308      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 26 23:11:50 2022
Info: Command: quartus_sta Divider -c Divider
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Divider.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.528       -31.867 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.638
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.638        -5.859 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4519 megabytes
    Info: Processing ended: Tue Jul 26 23:11:53 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


