TimeQuest Timing Analyzer report for vga_red
Sun Jul 29 14:10:36 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 38. Fast 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Signal Integrity Metrics (Slow 1200mv 0c Model)
 50. Signal Integrity Metrics (Slow 1200mv 85c Model)
 51. Signal Integrity Metrics (Fast 1200mv 0c Model)
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; vga_red                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+
; Clock Name                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                     ; Targets                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+
; clk                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                            ; { clk }                                      ;
; vga_pll_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; vga_pll_inst|altpll_component|pll|inclk[0] ; { vga_pll_inst|altpll_component|pll|clk[0] } ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                             ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 227.43 MHz ; 227.43 MHz      ; vga_pll_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                               ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 35.603 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.452 ; 0.000         ;
+------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                 ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.858  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.718 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 35.603 ; h_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.303      ;
; 35.608 ; h_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.298      ;
; 35.641 ; h_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.272      ;
; 35.641 ; h_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.272      ;
; 35.646 ; h_cnt[1]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.267      ;
; 35.668 ; h_cnt[1]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.238      ;
; 35.670 ; h_cnt[1]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.236      ;
; 35.717 ; h_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.196      ;
; 35.718 ; h_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.195      ;
; 35.723 ; h_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.190      ;
; 35.838 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.068      ;
; 35.843 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.063      ;
; 35.876 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.037      ;
; 35.876 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.037      ;
; 35.881 ; h_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 4.032      ;
; 35.903 ; h_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.003      ;
; 35.905 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 4.001      ;
; 35.929 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.977      ;
; 35.933 ; h_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.973      ;
; 35.934 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.972      ;
; 35.938 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.968      ;
; 35.944 ; v_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.969      ;
; 35.945 ; v_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.968      ;
; 35.952 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.967      ;
; 35.952 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.961      ;
; 35.953 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.966      ;
; 35.953 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.966      ;
; 35.953 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.960      ;
; 35.954 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.965      ;
; 35.958 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.955      ;
; 35.962 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.951      ;
; 35.962 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.951      ;
; 35.966 ; h_cnt[9]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.947      ;
; 35.967 ; h_cnt[8]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.946      ;
; 35.967 ; h_cnt[8]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.946      ;
; 35.971 ; h_cnt[8]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.942      ;
; 35.972 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.934      ;
; 35.977 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.929      ;
; 35.977 ; h_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.929      ;
; 35.981 ; h_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.925      ;
; 35.985 ; h_cnt[9]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.921      ;
; 35.986 ; h_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.920      ;
; 35.990 ; h_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.916      ;
; 35.991 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.915      ;
; 36.010 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.903      ;
; 36.010 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.903      ;
; 36.010 ; h_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.903      ;
; 36.010 ; h_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.903      ;
; 36.014 ; h_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.899      ;
; 36.015 ; h_cnt[3]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.898      ;
; 36.030 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.883      ;
; 36.030 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.883      ;
; 36.033 ; h_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.873      ;
; 36.034 ; h_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.872      ;
; 36.034 ; h_cnt[9]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.879      ;
; 36.035 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.878      ;
; 36.035 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.878      ;
; 36.037 ; h_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.869      ;
; 36.039 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.095     ; 3.867      ;
; 36.039 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.874      ;
; 36.078 ; h_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.835      ;
; 36.078 ; h_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.835      ;
; 36.082 ; h_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.831      ;
; 36.086 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.827      ;
; 36.087 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.826      ;
; 36.092 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.821      ;
; 36.129 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.784      ;
; 36.130 ; v_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.783      ;
; 36.187 ; h_cnt[2]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.732      ;
; 36.188 ; h_cnt[2]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.731      ;
; 36.188 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.731      ;
; 36.189 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.730      ;
; 36.249 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.670      ;
; 36.285 ; h_cnt[9]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.634      ;
; 36.286 ; v_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.634      ;
; 36.286 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.633      ;
; 36.286 ; h_cnt[9]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.633      ;
; 36.287 ; v_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.633      ;
; 36.287 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.633      ;
; 36.287 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.633      ;
; 36.287 ; h_cnt[9]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.632      ;
; 36.290 ; v_cnt[4]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.630      ;
; 36.290 ; v_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.630      ;
; 36.290 ; h_cnt[8]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.629      ;
; 36.291 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.628      ;
; 36.291 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.628      ;
; 36.292 ; h_cnt[8]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.627      ;
; 36.317 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.596      ;
; 36.321 ; h_cnt[3]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.598      ;
; 36.322 ; h_cnt[3]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.597      ;
; 36.322 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.597      ;
; 36.323 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.596      ;
; 36.333 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.586      ;
; 36.334 ; h_cnt[0]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.585      ;
; 36.334 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.585      ;
; 36.335 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.584      ;
; 36.344 ; h_cnt[1]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.086     ; 3.571      ;
; 36.381 ; v_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.538      ;
; 36.393 ; v_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.520      ;
; 36.394 ; v_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.088     ; 3.519      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.452 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.542 ; v_cnt[5]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.836      ;
; 0.743 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.037      ;
; 0.745 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.747 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.041      ;
; 0.762 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.058      ;
; 1.098 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.393      ;
; 1.108 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.402      ;
; 1.117 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.411      ;
; 1.124 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.133 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.428      ;
; 1.153 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.447      ;
; 1.229 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.523      ;
; 1.238 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.532      ;
; 1.239 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.533      ;
; 1.248 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.542      ;
; 1.257 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.551      ;
; 1.264 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.559      ;
; 1.273 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.567      ;
; 1.306 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.600      ;
; 1.354 ; h_cnt[5]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.077      ; 1.643      ;
; 1.361 ; h_cnt[6]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.077      ; 1.650      ;
; 1.370 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.664      ;
; 1.378 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.672      ;
; 1.388 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.682      ;
; 1.402 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.696      ;
; 1.413 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.707      ;
; 1.443 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 1.730      ;
; 1.500 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.794      ;
; 1.509 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.803      ;
; 1.544 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.838      ;
; 1.611 ; v_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.905      ;
; 1.613 ; v_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.907      ;
; 1.638 ; v_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 1.925      ;
; 1.640 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 1.927      ;
; 1.656 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.950      ;
; 1.673 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.967      ;
; 1.759 ; v_cnt[9]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.053      ;
; 1.762 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.056      ;
; 1.766 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.060      ;
; 1.770 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.064      ;
; 1.774 ; v_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.068      ;
; 1.797 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.091      ;
; 1.812 ; v_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.105      ;
; 1.814 ; h_cnt[4]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.108      ;
; 1.820 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.113      ;
; 1.821 ; v_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.114      ;
; 1.822 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.115      ;
; 1.838 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.131      ;
; 1.839 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.132      ;
; 1.839 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.132      ;
; 1.859 ; v_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.146      ;
; 1.861 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.148      ;
; 1.871 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.165      ;
; 1.889 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.183      ;
; 1.890 ; h_cnt[7]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.184      ;
; 1.907 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.201      ;
; 1.912 ; v_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.206      ;
; 1.914 ; v_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.208      ;
; 1.919 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.213      ;
; 1.934 ; v_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.227      ;
; 1.937 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.231      ;
; 1.947 ; h_cnt[8]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.077      ; 2.236      ;
; 1.953 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.246      ;
; 1.958 ; v_cnt[0]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.245      ;
; 1.960 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.253      ;
; 1.961 ; v_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.254      ;
; 1.978 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.271      ;
; 1.979 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.272      ;
; 1.993 ; h_cnt[9]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.077      ; 2.282      ;
; 2.001 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.288      ;
; 2.010 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.304      ;
; 2.021 ; h_cnt[7]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.077      ; 2.310      ;
; 2.031 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.325      ;
; 2.045 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.339      ;
; 2.048 ; h_cnt[4]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.342      ;
; 2.058 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.352      ;
; 2.093 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.387      ;
; 2.099 ; v_cnt[8]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.393      ;
; 2.100 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.393      ;
; 2.106 ; v_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.393      ;
; 2.108 ; v_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.395      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.914  ; 9.914        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.085 ; 10.085       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 5.133 ; 4.933 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 9.644 ; 9.149 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 9.271 ; 8.851 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 5.271 ; 5.076 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.543 ; 4.346 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 6.440 ; 6.015 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 6.076 ; 5.723 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.674 ; 4.481 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                              ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 247.46 MHz ; 247.46 MHz      ; vga_pll_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 35.959 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.401 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.855  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.715 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 35.959 ; h_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.956      ;
; 35.964 ; h_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.951      ;
; 35.997 ; h_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.925      ;
; 35.997 ; h_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.925      ;
; 36.002 ; h_cnt[1]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.920      ;
; 36.014 ; h_cnt[1]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.901      ;
; 36.016 ; h_cnt[1]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.899      ;
; 36.061 ; h_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.861      ;
; 36.062 ; h_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.860      ;
; 36.067 ; h_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.855      ;
; 36.146 ; v_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.776      ;
; 36.147 ; v_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.775      ;
; 36.160 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.755      ;
; 36.165 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.750      ;
; 36.198 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.724      ;
; 36.198 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.724      ;
; 36.203 ; h_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.719      ;
; 36.208 ; h_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.707      ;
; 36.211 ; h_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.704      ;
; 36.215 ; h_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.700      ;
; 36.217 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.698      ;
; 36.242 ; h_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.680      ;
; 36.242 ; h_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.680      ;
; 36.246 ; h_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.676      ;
; 36.250 ; h_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.665      ;
; 36.251 ; h_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.664      ;
; 36.252 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.663      ;
; 36.257 ; h_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.658      ;
; 36.262 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.660      ;
; 36.263 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.659      ;
; 36.268 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.654      ;
; 36.273 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.642      ;
; 36.276 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.639      ;
; 36.277 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.651      ;
; 36.278 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.650      ;
; 36.278 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.650      ;
; 36.279 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.649      ;
; 36.286 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.629      ;
; 36.289 ; h_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.633      ;
; 36.289 ; h_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.633      ;
; 36.290 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.632      ;
; 36.290 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.632      ;
; 36.291 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.624      ;
; 36.295 ; h_cnt[9]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.627      ;
; 36.295 ; h_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.627      ;
; 36.306 ; h_cnt[9]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.609      ;
; 36.307 ; h_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.608      ;
; 36.307 ; h_cnt[8]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.615      ;
; 36.307 ; h_cnt[8]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.615      ;
; 36.311 ; h_cnt[8]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.611      ;
; 36.315 ; h_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.600      ;
; 36.316 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.599      ;
; 36.324 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.598      ;
; 36.324 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.598      ;
; 36.324 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.598      ;
; 36.325 ; v_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.597      ;
; 36.329 ; h_cnt[3]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.593      ;
; 36.341 ; h_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.574      ;
; 36.343 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.087     ; 3.572      ;
; 36.345 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.577      ;
; 36.345 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.577      ;
; 36.351 ; h_cnt[9]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.571      ;
; 36.354 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.568      ;
; 36.354 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.568      ;
; 36.360 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.562      ;
; 36.388 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.534      ;
; 36.389 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.533      ;
; 36.394 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.528      ;
; 36.475 ; v_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.454      ;
; 36.475 ; v_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.454      ;
; 36.475 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.454      ;
; 36.476 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.453      ;
; 36.476 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.453      ;
; 36.478 ; h_cnt[2]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.450      ;
; 36.479 ; v_cnt[4]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.450      ;
; 36.479 ; v_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.450      ;
; 36.479 ; h_cnt[2]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.449      ;
; 36.479 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.449      ;
; 36.480 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.448      ;
; 36.529 ; h_cnt[0]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.399      ;
; 36.529 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.399      ;
; 36.530 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.398      ;
; 36.531 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.397      ;
; 36.562 ; h_cnt[1]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.076     ; 3.364      ;
; 36.570 ; h_cnt[9]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.358      ;
; 36.571 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.357      ;
; 36.571 ; h_cnt[9]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.357      ;
; 36.572 ; h_cnt[9]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.356      ;
; 36.594 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.334      ;
; 36.594 ; h_cnt[8]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.334      ;
; 36.595 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.333      ;
; 36.596 ; h_cnt[8]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.332      ;
; 36.604 ; h_cnt[3]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.324      ;
; 36.605 ; h_cnt[3]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.323      ;
; 36.605 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.323      ;
; 36.606 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.074     ; 3.322      ;
; 36.606 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 3.316      ;
; 36.637 ; v_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.292      ;
; 36.653 ; v_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.276      ;
; 36.653 ; v_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.276      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.401 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.505 ; v_cnt[5]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.773      ;
; 0.691 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.960      ;
; 0.693 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.962      ;
; 0.696 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.965      ;
; 0.706 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.710 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.979      ;
; 1.013 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.282      ;
; 1.015 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.284      ;
; 1.017 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.286      ;
; 1.025 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.294      ;
; 1.027 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.296      ;
; 1.030 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.299      ;
; 1.032 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.301      ;
; 1.043 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.312      ;
; 1.044 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.313      ;
; 1.047 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.316      ;
; 1.110 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.379      ;
; 1.127 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.396      ;
; 1.135 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.404      ;
; 1.139 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.408      ;
; 1.149 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.418      ;
; 1.150 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.419      ;
; 1.152 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.421      ;
; 1.165 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.434      ;
; 1.206 ; h_cnt[5]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.071      ; 1.472      ;
; 1.208 ; h_cnt[6]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.071      ; 1.474      ;
; 1.221 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.490      ;
; 1.235 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.504      ;
; 1.257 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.526      ;
; 1.259 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.528      ;
; 1.287 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.556      ;
; 1.307 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.576      ;
; 1.308 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.569      ;
; 1.354 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.623      ;
; 1.372 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.641      ;
; 1.393 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.662      ;
; 1.488 ; v_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.749      ;
; 1.490 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.751      ;
; 1.505 ; v_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.773      ;
; 1.507 ; v_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.775      ;
; 1.539 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.808      ;
; 1.549 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.818      ;
; 1.599 ; v_cnt[9]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.867      ;
; 1.604 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.873      ;
; 1.608 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.877      ;
; 1.615 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.883      ;
; 1.616 ; v_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.884      ;
; 1.651 ; v_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.919      ;
; 1.653 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.921      ;
; 1.663 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.932      ;
; 1.669 ; v_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.937      ;
; 1.674 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.942      ;
; 1.675 ; h_cnt[4]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.944      ;
; 1.681 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.949      ;
; 1.682 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.950      ;
; 1.685 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.953      ;
; 1.699 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.968      ;
; 1.705 ; v_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.966      ;
; 1.707 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 1.968      ;
; 1.712 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.981      ;
; 1.714 ; h_cnt[7]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.983      ;
; 1.724 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.993      ;
; 1.747 ; v_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.015      ;
; 1.749 ; v_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.017      ;
; 1.760 ; v_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.028      ;
; 1.770 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.039      ;
; 1.771 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.039      ;
; 1.783 ; v_cnt[0]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 2.044      ;
; 1.783 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.052      ;
; 1.784 ; h_cnt[8]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.071      ; 2.050      ;
; 1.790 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.058      ;
; 1.791 ; v_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.059      ;
; 1.801 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.069      ;
; 1.803 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.071      ;
; 1.811 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 2.072      ;
; 1.817 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.086      ;
; 1.829 ; h_cnt[9]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.071      ; 2.095      ;
; 1.838 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.107      ;
; 1.847 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.116      ;
; 1.850 ; h_cnt[4]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.119      ;
; 1.862 ; h_cnt[7]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.071      ; 2.128      ;
; 1.888 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.157      ;
; 1.912 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.180      ;
; 1.918 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.187      ;
; 1.920 ; v_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.066      ; 2.181      ;
; 1.923 ; v_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.191      ;
; 1.929 ; v_cnt[8]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.197      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.920  ; 9.920        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.079 ; 10.079       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.032 ; 20.032       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.032 ; 20.032       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.824 ; 4.489 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 9.130 ; 8.383 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 8.763 ; 8.116 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.942 ; 4.622 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.279 ; 3.952 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 6.065 ; 5.517 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 5.709 ; 5.258 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.391 ; 4.079 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 38.104 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.186 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.423  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.797 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 38.104 ; h_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.834      ;
; 38.109 ; h_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.829      ;
; 38.132 ; h_cnt[1]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.806      ;
; 38.134 ; h_cnt[1]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.804      ;
; 38.137 ; h_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.808      ;
; 38.138 ; h_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.807      ;
; 38.143 ; h_cnt[1]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.802      ;
; 38.174 ; h_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.771      ;
; 38.174 ; h_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.771      ;
; 38.180 ; h_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.765      ;
; 38.218 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.720      ;
; 38.222 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.716      ;
; 38.223 ; h_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.715      ;
; 38.224 ; h_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.714      ;
; 38.224 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.714      ;
; 38.227 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.711      ;
; 38.229 ; h_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.709      ;
; 38.229 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.709      ;
; 38.235 ; v_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.044     ; 1.708      ;
; 38.236 ; v_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.044     ; 1.707      ;
; 38.250 ; h_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.688      ;
; 38.251 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.694      ;
; 38.251 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.694      ;
; 38.252 ; h_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.686      ;
; 38.252 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.686      ;
; 38.252 ; h_cnt[9]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.686      ;
; 38.253 ; h_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.685      ;
; 38.254 ; h_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.684      ;
; 38.255 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.690      ;
; 38.256 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.689      ;
; 38.256 ; h_cnt[9]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.689      ;
; 38.257 ; h_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.688      ;
; 38.257 ; h_cnt[8]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.688      ;
; 38.257 ; h_cnt[8]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.688      ;
; 38.258 ; h_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.687      ;
; 38.258 ; h_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.680      ;
; 38.259 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.679      ;
; 38.261 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.689      ;
; 38.261 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.689      ;
; 38.261 ; h_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.684      ;
; 38.262 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.688      ;
; 38.262 ; h_cnt[8]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.683      ;
; 38.263 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.687      ;
; 38.263 ; h_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.682      ;
; 38.274 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.664      ;
; 38.279 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.659      ;
; 38.281 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.664      ;
; 38.281 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.664      ;
; 38.285 ; h_cnt[9]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.660      ;
; 38.287 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.658      ;
; 38.287 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.658      ;
; 38.291 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.654      ;
; 38.292 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.653      ;
; 38.292 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.653      ;
; 38.294 ; h_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.651      ;
; 38.294 ; h_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.651      ;
; 38.298 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.647      ;
; 38.300 ; h_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.645      ;
; 38.302 ; h_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.636      ;
; 38.304 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.049     ; 1.634      ;
; 38.306 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.645      ;
; 38.307 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.638      ;
; 38.308 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.637      ;
; 38.313 ; h_cnt[3]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.632      ;
; 38.323 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.044     ; 1.620      ;
; 38.324 ; v_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.044     ; 1.619      ;
; 38.344 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.601      ;
; 38.344 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.601      ;
; 38.350 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.042     ; 1.595      ;
; 38.351 ; v_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.599      ;
; 38.352 ; v_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.598      ;
; 38.352 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.598      ;
; 38.352 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.598      ;
; 38.356 ; v_cnt[4]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.594      ;
; 38.356 ; v_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.594      ;
; 38.379 ; v_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.572      ;
; 38.379 ; h_cnt[2]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.571      ;
; 38.379 ; h_cnt[2]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.571      ;
; 38.380 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.570      ;
; 38.381 ; h_cnt[0]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.569      ;
; 38.381 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.569      ;
; 38.381 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.569      ;
; 38.382 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.568      ;
; 38.383 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.567      ;
; 38.393 ; v_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.558      ;
; 38.396 ; h_cnt[9]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.554      ;
; 38.397 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.553      ;
; 38.397 ; h_cnt[9]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.553      ;
; 38.398 ; v_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.044     ; 1.545      ;
; 38.398 ; h_cnt[9]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.552      ;
; 38.402 ; h_cnt[8]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.548      ;
; 38.403 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.547      ;
; 38.403 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.547      ;
; 38.404 ; h_cnt[8]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.546      ;
; 38.410 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.044     ; 1.533      ;
; 38.427 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.524      ;
; 38.431 ; h_cnt[3]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.519      ;
; 38.431 ; h_cnt[3]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.519      ;
; 38.432 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.518      ;
; 38.433 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.517      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.186 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.214 ; v_cnt[5]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.334      ;
; 0.297 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.305 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.446 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.455 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.509 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.512 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.518 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.522 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.526 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.530 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.533 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.542 ; h_cnt[5]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.034      ; 0.660      ;
; 0.551 ; h_cnt[6]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.034      ; 0.669      ;
; 0.560 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.681      ;
; 0.575 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.696      ;
; 0.578 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.699      ;
; 0.582 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.029      ; 0.695      ;
; 0.589 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.599 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.606 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.727      ;
; 0.641 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.762      ;
; 0.644 ; v_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.764      ;
; 0.646 ; v_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.766      ;
; 0.662 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.783      ;
; 0.663 ; v_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.029      ; 0.776      ;
; 0.665 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.029      ; 0.778      ;
; 0.667 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.788      ;
; 0.679 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.800      ;
; 0.697 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.817      ;
; 0.718 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.839      ;
; 0.723 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.844      ;
; 0.727 ; v_cnt[9]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.847      ;
; 0.734 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.855      ;
; 0.736 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.857      ;
; 0.736 ; v_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.857      ;
; 0.737 ; v_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.857      ;
; 0.746 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; v_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.867      ;
; 0.746 ; h_cnt[4]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.867      ;
; 0.748 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.869      ;
; 0.749 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.870      ;
; 0.750 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.871      ;
; 0.754 ; v_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.029      ; 0.867      ;
; 0.756 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.029      ; 0.869      ;
; 0.763 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.884      ;
; 0.773 ; h_cnt[7]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.894      ;
; 0.777 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.785 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.906      ;
; 0.791 ; h_cnt[8]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.034      ; 0.909      ;
; 0.791 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.912      ;
; 0.796 ; v_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.916      ;
; 0.798 ; v_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.918      ;
; 0.799 ; v_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.801 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.922      ;
; 0.802 ; v_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.923      ;
; 0.805 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.926      ;
; 0.813 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.934      ;
; 0.814 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.935      ;
; 0.815 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.936      ;
; 0.826 ; h_cnt[9]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.034      ; 0.944      ;
; 0.829 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.950      ;
; 0.840 ; v_cnt[0]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.029      ; 0.953      ;
; 0.840 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.961      ;
; 0.843 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.029      ; 0.956      ;
; 0.847 ; h_cnt[7]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.034      ; 0.965      ;
; 0.850 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.971      ;
; 0.852 ; h_cnt[4]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.973      ;
; 0.857 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.978      ;
; 0.864 ; v_cnt[8]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.984      ;
; 0.867 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.988      ;
; 0.869 ; v_cnt[9]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.044      ; 0.997      ;
; 0.869 ; v_cnt[9]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.044      ; 0.997      ;
; 0.872 ; v_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.044      ; 1.000      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.450  ; 9.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.550 ; 10.550       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.577 ; 10.577       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.577 ; 10.577       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.998 ; 19.998       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.998 ; 19.998       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 20.002 ; 20.002       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.002 ; 20.002       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 2.300 ; 2.314 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 4.144 ; 4.252 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 3.979 ; 4.087 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 2.367 ; 2.391 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 2.032 ; 2.042 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 2.823 ; 2.849 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 2.664 ; 2.691 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 2.095 ; 2.115 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 35.603 ; 0.186 ; N/A      ; N/A     ; 9.423               ;
;  clk                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 9.423               ;
;  vga_pll_inst|altpll_component|pll|clk[0] ; 35.603 ; 0.186 ; N/A      ; N/A     ; 19.715              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  vga_pll_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 5.133 ; 4.933 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 9.644 ; 9.149 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 9.271 ; 8.851 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 5.271 ; 5.076 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 2.032 ; 2.042 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 2.823 ; 2.849 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 2.664 ; 2.691 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 2.095 ; 2.115 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hys           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vys           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_r         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_g         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_b         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r0        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r1        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r2        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g0        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g1        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g2        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b0        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b1        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b2        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_r0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; vga_r1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_r2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_r0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; vga_r1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_r2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; vga_r1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 382      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 382      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 38    ; 38   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jul 29 14:10:33 2018
Info: Command: quartus_sta vga_red -c vga_red
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_red.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {vga_pll_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {vga_pll_inst|altpll_component|pll|clk[0]} {vga_pll_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 35.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.603               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.858               0.000 clk 
    Info (332119):    19.718               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 35.959
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.959               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.855               0.000 clk 
    Info (332119):    19.715               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 38.104
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    38.104               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.423               0.000 clk 
    Info (332119):    19.797               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 612 megabytes
    Info: Processing ended: Sun Jul 29 14:10:36 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


