# Consigna: 

Realizar en Verilog la FSM del Automata Finito propuesto en el trabajo pr√°ctico anterior.
