<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.0.0" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Risc-V" name="6">
    <tool name="RV32IM">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
    <tool name="RV32IM_MIcro">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
  </lib>
  <lib desc="#Yosys Components" name="7"/>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
  </circuit>
  <circuit name="rom_search">
    <a name="circuit" val="rom_search"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(770,570)" to="(770,580)"/>
    <wire from="(730,270)" to="(730,280)"/>
    <wire from="(520,540)" to="(520,550)"/>
    <wire from="(520,360)" to="(520,370)"/>
    <wire from="(460,550)" to="(520,550)"/>
    <wire from="(460,370)" to="(520,370)"/>
    <wire from="(730,80)" to="(1050,80)"/>
    <wire from="(490,150)" to="(490,160)"/>
    <wire from="(810,110)" to="(810,140)"/>
    <wire from="(490,110)" to="(490,130)"/>
    <wire from="(690,110)" to="(690,140)"/>
    <wire from="(1250,360)" to="(1250,430)"/>
    <wire from="(510,510)" to="(510,540)"/>
    <wire from="(510,330)" to="(510,360)"/>
    <wire from="(540,340)" to="(540,360)"/>
    <wire from="(540,520)" to="(540,540)"/>
    <wire from="(160,500)" to="(450,500)"/>
    <wire from="(520,370)" to="(540,370)"/>
    <wire from="(730,120)" to="(750,120)"/>
    <wire from="(730,100)" to="(750,100)"/>
    <wire from="(1050,80)" to="(1050,310)"/>
    <wire from="(510,500)" to="(530,500)"/>
    <wire from="(810,110)" to="(840,110)"/>
    <wire from="(270,570)" to="(280,570)"/>
    <wire from="(220,580)" to="(230,580)"/>
    <wire from="(220,560)" to="(230,560)"/>
    <wire from="(510,450)" to="(510,500)"/>
    <wire from="(120,300)" to="(130,300)"/>
    <wire from="(760,300)" to="(760,360)"/>
    <wire from="(760,300)" to="(840,300)"/>
    <wire from="(560,240)" to="(570,240)"/>
    <wire from="(560,320)" to="(570,320)"/>
    <wire from="(560,500)" to="(570,500)"/>
    <wire from="(490,110)" to="(690,110)"/>
    <wire from="(730,120)" to="(730,130)"/>
    <wire from="(550,520)" to="(550,530)"/>
    <wire from="(550,340)" to="(550,350)"/>
    <wire from="(540,370)" to="(540,380)"/>
    <wire from="(690,140)" to="(810,140)"/>
    <wire from="(110,200)" to="(610,200)"/>
    <wire from="(510,450)" to="(810,450)"/>
    <wire from="(760,360)" to="(1250,360)"/>
    <wire from="(730,80)" to="(730,100)"/>
    <wire from="(790,110)" to="(810,110)"/>
    <wire from="(790,550)" to="(810,550)"/>
    <wire from="(1030,310)" to="(1050,310)"/>
    <wire from="(520,360)" to="(540,360)"/>
    <wire from="(520,540)" to="(540,540)"/>
    <wire from="(1260,270)" to="(1270,270)"/>
    <wire from="(730,270)" to="(750,270)"/>
    <wire from="(810,450)" to="(810,550)"/>
    <wire from="(510,510)" to="(530,510)"/>
    <wire from="(490,150)" to="(510,150)"/>
    <wire from="(510,330)" to="(530,330)"/>
    <wire from="(490,130)" to="(510,130)"/>
    <wire from="(540,380)" to="(610,380)"/>
    <wire from="(450,320)" to="(450,500)"/>
    <wire from="(840,110)" to="(840,300)"/>
    <wire from="(460,370)" to="(460,550)"/>
    <wire from="(130,400)" to="(140,400)"/>
    <wire from="(450,320)" to="(530,320)"/>
    <wire from="(790,400)" to="(800,400)"/>
    <wire from="(790,260)" to="(800,260)"/>
    <wire from="(880,310)" to="(890,310)"/>
    <wire from="(750,400)" to="(760,400)"/>
    <wire from="(750,560)" to="(760,560)"/>
    <wire from="(740,250)" to="(750,250)"/>
    <wire from="(750,540)" to="(760,540)"/>
    <wire from="(610,200)" to="(610,380)"/>
    <wire from="(550,140)" to="(560,140)"/>
    <wire from="(530,240)" to="(540,240)"/>
    <wire from="(1250,430)" to="(1270,430)"/>
    <comp lib="0" loc="(880,310)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="regCnt:15-18;4'b0"/>
      <a name="bitSpecs" val="N15,N16,N17,N18,0,0,0,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(560,140)" name="Tunnel">
      <a name="label" val="rdy"/>
    </comp>
    <comp lib="0" loc="(490,160)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="label" val="carry"/>
      <a name="bitSpecs" val="N23"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="4" loc="(560,320)" name="Register">
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_16"/>
    </comp>
    <comp lib="4" loc="(1030,310)" name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </comp>
    <comp lib="0" loc="(570,240)" name="Tunnel">
      <a name="label" val="N46"/>
    </comp>
    <comp lib="7" loc="(550,140)" name="Logical OR Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(1270,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="found"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(770,580)" name="BitLabeledTunnel">
      <a name="facing" val="north"/>
      <a name="label" val="start"/>
      <a name="bitSpecs" val="N3"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(570,320)" name="Tunnel">
      <a name="width" val="8"/>
      <a name="label" val="regX"/>
    </comp>
    <comp lib="0" loc="(740,250)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="label" val="start"/>
      <a name="bitSpecs" val="N3"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(570,500)" name="BitLabeledTunnel">
      <a name="width" val="4"/>
      <a name="label" val="regCnt"/>
      <a name="bitSpecs" val="N15,N16,N17,N18"/>
    </comp>
    <comp lib="0" loc="(730,130)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="regX"/>
    </comp>
    <comp lib="0" loc="(280,570)" name="BitLabeledTunnel">
      <a name="width" val="5"/>
      <a name="label" val="N19-23"/>
      <a name="bitSpecs" val="N19,N20,N21,N22,N23"/>
    </comp>
    <comp lib="0" loc="(750,560)" name="Constant">
      <a name="width" val="4"/>
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="0" loc="(800,400)" name="Tunnel">
      <a name="label" val="N29"/>
    </comp>
    <comp lib="0" loc="(1270,270)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="rdy"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(750,400)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="2"/>
      <a name="label" val="N3;28"/>
      <a name="bitSpecs" val="N3,N28"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(220,580)" name="Constant">
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(160,500)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(530,240)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="rdy"/>
    </comp>
    <comp lib="0" loc="(750,540)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="incCnt"/>
      <a name="bitSpecs" val="N19,N20,N21,N22"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(110,200)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(550,530)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="3" loc="(270,570)" name="Adder">
      <a name="width" val="5"/>
    </comp>
    <comp lib="4" loc="(560,500)" name="Register">
      <a name="width" val="4"/>
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_15"/>
    </comp>
    <comp lib="7" loc="(560,240)" name="Logical NOT Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(140,400)" name="Tunnel">
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(220,560)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="5"/>
      <a name="label" val="regCnt:15-18;1'b0"/>
      <a name="bitSpecs" val="N15,N16,N17,N18,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(550,350)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(510,360)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N29"/>
    </comp>
    <comp lib="0" loc="(730,280)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N46"/>
    </comp>
    <comp lib="2" loc="(790,550)" name="Multiplexer">
      <a name="width" val="4"/>
      <a name="enable" val="false"/>
    </comp>
    <comp loc="(790,400)" name="ys_reduce_and[W2]">
      <a name="label" val="auto_18"/>
    </comp>
    <comp lib="3" loc="(790,110)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(130,400)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="7" loc="(790,260)" name="Logical OR Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(800,260)" name="BitLabeledTunnel">
      <a name="label" val="N28"/>
      <a name="bitSpecs" val="N28"/>
    </comp>
    <comp lib="0" loc="(510,540)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N28"/>
      <a name="bitSpecs" val="N28"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(1260,270)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="rdy"/>
    </comp>
    <comp lib="0" loc="(130,300)" name="BitLabeledTunnel">
      <a name="label" val="start"/>
      <a name="bitSpecs" val="N3"/>
    </comp>
    <comp lib="0" loc="(120,300)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="start"/>
    </comp>
  </circuit>
  <circuit name="ys_reduce_and[W2]">
    <a name="circuit" val="ys_reduce_and[W2]"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(120,110)" to="(160,110)"/>
    <comp lib="0" loc="(120,110)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(200,120)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Y"/>
    </comp>
    <comp lib="3" loc="(200,120)" name="Comparator">
      <a name="width" val="2"/>
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(160,130)" name="Constant">
      <a name="width" val="2"/>
      <a name="value" val="0x3"/>
    </comp>
  </circuit>
</project>
