TimeQuest Timing Analyzer report for DE2_Clock
Tue May 26 17:12:35 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50Mhz'
 12. Slow Model Setup: 'CLK_400HZ'
 13. Slow Model Setup: 'CLK_10HZ'
 14. Slow Model Hold: 'clk_50Mhz'
 15. Slow Model Hold: 'CLK_400HZ'
 16. Slow Model Hold: 'CLK_10HZ'
 17. Slow Model Recovery: 'clk_50Mhz'
 18. Slow Model Removal: 'clk_50Mhz'
 19. Slow Model Minimum Pulse Width: 'clk_50Mhz'
 20. Slow Model Minimum Pulse Width: 'CLK_400HZ'
 21. Slow Model Minimum Pulse Width: 'CLK_10HZ'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'clk_50Mhz'
 38. Fast Model Setup: 'CLK_400HZ'
 39. Fast Model Setup: 'CLK_10HZ'
 40. Fast Model Hold: 'clk_50Mhz'
 41. Fast Model Hold: 'CLK_400HZ'
 42. Fast Model Hold: 'CLK_10HZ'
 43. Fast Model Recovery: 'clk_50Mhz'
 44. Fast Model Removal: 'clk_50Mhz'
 45. Fast Model Minimum Pulse Width: 'clk_50Mhz'
 46. Fast Model Minimum Pulse Width: 'CLK_400HZ'
 47. Fast Model Minimum Pulse Width: 'CLK_10HZ'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DE2_Clock                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C35F672C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_10HZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_10HZ }  ;
; clk_50Mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz } ;
; CLK_400HZ  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_400HZ } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 176.68 MHz ; 176.68 MHz      ; clk_50Mhz  ;                                                       ;
; 436.11 MHz ; 436.11 MHz      ; CLK_400HZ  ;                                                       ;
; 533.05 MHz ; 500.0 MHz       ; CLK_10HZ   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -4.660 ; -652.874      ;
; CLK_400HZ ; -1.293 ; -26.393       ;
; CLK_10HZ  ; -0.876 ; -4.075        ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -2.558 ; -2.558        ;
; CLK_400HZ ; -2.151 ; -2.151        ;
; CLK_10HZ  ; 0.391  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.739 ; -231.287      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 2.509 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -400.380          ;
; CLK_400HZ ; -0.500 ; -43.000           ;
; CLK_10HZ  ; -0.500 ; -8.000            ;
+-----------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50Mhz'                                                                                      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -4.660 ; counter[0]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.690      ;
; -4.500 ; counter[0]       ; counter[30]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.536      ;
; -4.474 ; counter[3]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 5.503      ;
; -4.467 ; counter[0]       ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.504      ;
; -4.314 ; counter[3]       ; counter[30]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.349      ;
; -4.283 ; innerCounter[8]  ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.318      ;
; -4.283 ; innerCounter[8]  ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.318      ;
; -4.283 ; innerCounter[8]  ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.318      ;
; -4.283 ; innerCounter[8]  ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.318      ;
; -4.283 ; innerCounter[8]  ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.318      ;
; -4.282 ; counter[0]       ; counter[27]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.319      ;
; -4.281 ; counter[3]       ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.317      ;
; -4.261 ; innerCounter[8]  ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.261 ; innerCounter[8]  ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.293      ;
; -4.256 ; innerCounter[8]  ; innerCounter[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.290      ;
; -4.256 ; counter[26]      ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.293      ;
; -4.256 ; counter[26]      ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.293      ;
; -4.256 ; counter[26]      ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.293      ;
; -4.256 ; counter[26]      ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.293      ;
; -4.256 ; counter[26]      ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.293      ;
; -4.234 ; counter[26]      ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.234 ; counter[26]      ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.268      ;
; -4.229 ; counter[26]      ; innerCounter[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.265      ;
; -4.226 ; innerCounter[28] ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 5.265      ;
; -4.226 ; innerCounter[28] ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 5.265      ;
; -4.226 ; innerCounter[28] ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 5.265      ;
; -4.226 ; innerCounter[28] ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 5.265      ;
; -4.226 ; innerCounter[28] ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 5.265      ;
; -4.216 ; counter[25]      ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.253      ;
; -4.216 ; counter[25]      ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.253      ;
; -4.216 ; counter[25]      ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.253      ;
; -4.216 ; counter[25]      ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.253      ;
; -4.216 ; counter[25]      ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.253      ;
; -4.215 ; counter[1]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 5.243      ;
; -4.206 ; innerCounter[7]  ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.241      ;
; -4.206 ; innerCounter[7]  ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.241      ;
; -4.206 ; innerCounter[7]  ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.241      ;
; -4.206 ; innerCounter[7]  ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.241      ;
; -4.206 ; innerCounter[7]  ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.241      ;
; -4.204 ; innerCounter[28] ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.204 ; innerCounter[28] ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.240      ;
; -4.199 ; innerCounter[28] ; innerCounter[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 5.237      ;
; -4.195 ; innerCounter[11] ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.230      ;
; -4.195 ; innerCounter[11] ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.230      ;
; -4.195 ; innerCounter[11] ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.230      ;
; -4.195 ; innerCounter[11] ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.230      ;
; -4.195 ; innerCounter[11] ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.230      ;
; -4.194 ; counter[25]      ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
; -4.194 ; counter[25]      ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.228      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_400HZ'                                                                                                      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.293 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.329      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.285      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.140 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.176      ;
; -1.107 ; CLK_COUNT_10HZ[6]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.143      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.060 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.096      ;
; -1.022 ; CLK_COUNT_10HZ[5]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.058      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.975 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.011      ;
; -0.955 ; state.HOLD               ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.992      ;
; -0.955 ; state.HOLD               ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.992      ;
; -0.929 ; state.HOLD               ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.965      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.907 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.943      ;
; -0.897 ; state.MODE_SET           ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.933      ;
; -0.880 ; CLK_COUNT_10HZ[7]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.916      ;
; -0.865 ; next_command.WRITE_CHAR1 ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.901      ;
; -0.843 ; CLK_COUNT_10HZ[3]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.879      ;
; -0.835 ; CLK_COUNT_10HZ[0]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.871      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.833 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.869      ;
; -0.820 ; state.TOGGLE_E           ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.856      ;
; -0.763 ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.799      ;
; -0.715 ; state.RESET2             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.001     ; 1.750      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.749      ;
; -0.713 ; state.RESET1             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.001     ; 1.748      ;
; -0.712 ; CLK_COUNT_10HZ[1]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.748      ;
; -0.697 ; state.TOGGLE_E           ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.733      ;
; -0.671 ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 1.705      ;
; -0.664 ; DATA_BUS_VALUE[1]        ; DATA_BUS_VALUE[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.700      ;
; -0.628 ; state.FUNC_SET           ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.001     ; 1.663      ;
; -0.623 ; state.WRITE_CHAR1        ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.660      ;
; -0.620 ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.657      ;
; -0.616 ; state.TOGGLE_E           ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.652      ;
; -0.609 ; DATA_BUS_VALUE[0]        ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.645      ;
; -0.589 ; state.DISPLAY_ON         ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 1.623      ;
; -0.583 ; state.TOGGLE_E           ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.620      ;
; -0.579 ; state.HOLD               ; state.DISPLAY_CLEAR      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 1.613      ;
; -0.579 ; state.WRITE_CHAR1        ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.615      ;
; -0.577 ; state.HOLD               ; state.RETURN_HOME        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 1.611      ;
; -0.572 ; state.RESET2             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.608      ;
; -0.570 ; state.RESET1             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.606      ;
; -0.567 ; CLK_COUNT_10HZ[2]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.603      ;
; -0.530 ; state.HOLD               ; next_command.RESET2      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.567      ;
; -0.526 ; state.TOGGLE_E           ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 1.560      ;
; -0.525 ; state.TOGGLE_E           ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 1.559      ;
; -0.524 ; state.TOGGLE_E           ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.561      ;
; -0.514 ; state.TOGGLE_E           ; next_command.MODE_SET    ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 1.548      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_10HZ'                                                                               ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.876 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.912      ;
; -0.876 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.912      ;
; -0.876 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.912      ;
; -0.876 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.912      ;
; -0.834 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.870      ;
; -0.834 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.870      ;
; -0.834 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.870      ;
; -0.834 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.870      ;
; -0.714 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.750      ;
; -0.714 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.750      ;
; -0.714 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.750      ;
; -0.714 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.750      ;
; -0.592 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.628      ;
; -0.592 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.628      ;
; -0.592 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.628      ;
; -0.592 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.628      ;
; -0.220 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.256      ;
; -0.214 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.250      ;
; -0.170 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.206      ;
; -0.167 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.203      ;
; -0.084 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.120      ;
; -0.083 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.119      ;
; -0.079 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.115      ;
; -0.073 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.109      ;
; -0.053 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.089      ;
; -0.047 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.083      ;
; -0.045 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.081      ;
; -0.044 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.080      ;
; -0.043 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.079      ;
; -0.041 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.077      ;
; -0.012 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.048      ;
; -0.012 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.048      ;
; 0.066  ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.970      ;
; 0.079  ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.957      ;
; 0.079  ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.957      ;
; 0.080  ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.956      ;
; 0.224  ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.812      ;
; 0.234  ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.802      ;
; 0.379  ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50Mhz'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.558 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; 0.000        ; 2.699      ; 0.657      ;
; -2.058 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; -0.500       ; 2.699      ; 0.657      ;
; 0.391  ; slowclk_en                      ; slowclk_en                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.count[0]                ; hal:h|r.count[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.go                      ; hal:h|r.go                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.state.reset_st          ; hal:h|r.state.reset_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.wait_ready  ; devreq:dvrq|r.state.wait_ready  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.idle        ; devreq:dvrq|r.state.idle        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg_complete     ; drv:d|r.st.cfg.cfg_complete     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg              ; drv:d|r.st.cfg.cfg              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.configure     ; drv:d|r.st.global.configure     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[0]      ; devreq:dvrq|r.nr.inline[0]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[0]          ; devreq:dvrq|r.shift[0]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[1]   ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[4]                      ; counter[4]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[5]                      ; counter[5]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[6]                      ; counter[6]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[7]                      ; counter[7]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[8]                      ; counter[8]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[9]                      ; counter[9]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[10]                     ; counter[10]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[11]                     ; counter[11]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[12]                     ; counter[12]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[14]                     ; counter[14]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[15]                     ; counter[15]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[16]                     ; counter[16]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[17]                     ; counter[17]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[18]                     ; counter[18]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[19]                     ; counter[19]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[20]                     ; counter[20]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[21]                     ; counter[21]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[22]                     ; counter[22]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[23]                     ; counter[23]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[24]                     ; counter[24]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[25]                     ; counter[25]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[26]                     ; counter[26]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[27]                     ; counter[27]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[28]                     ; counter[28]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[29]                     ; counter[29]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[30]                     ; counter[30]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[13]                     ; counter[13]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv_i.io.RDy                    ; drv_i.io.RDy                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ep1_out          ; drv:d|r.st.irq.ep1_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; \demo_send:a[0]                 ; \demo_send:a[0]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; \demo_send:a[1]                 ; \demo_send:a[1]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; COUNT_RMS[0]                    ; COUNT_RMS[0]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; COUNT_RMS[1]                    ; COUNT_RMS[1]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.configured        ; devreq:dvrq|r.configured        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.dev                  ; drv:d|r.st.dev                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.TxFSM                ; drv:d|r.st.TxFSM                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; \demo_send:k                    ; \demo_send:k                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[5]   ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[27]         ; devreq:dvrq|r.shift[27]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[1]      ; devreq:dvrq|r.nr.inline[1]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ep0_out          ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ctrl             ; drv:d|r.st.irq.ctrl             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[2]      ; devreq:dvrq|r.nr.inline[2]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.set_addr    ; devreq:dvrq|r.state.set_addr    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[30]         ; devreq:dvrq|r.shift[30]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.idev_req         ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.gdev_req      ; drv:d|r.st.global.gdev_req      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.reset                   ; hal:h|r.reset                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.516  ; hal:h|r.iface.data_out[14]      ; drv:d|r.nr.DeviceReq.wValue[14] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; drv:d|r.nr.hdata_out_cfg[7]     ; drv:d|r.nr.hdata_out[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; drv:d|r.nr.hcmd_cfg[1]          ; drv:d|r.nr.hcmd[1]              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.783      ;
; 0.519  ; devreq:dvrq|r.nr.tmpcnt[4]      ; devreq:dvrq|r.nr.cnt[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; devreq:dvrq|r.nr.tmpcnt[0]      ; devreq:dvrq|r.nr.cnt[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; hal:h|r.iface.data_out[8]       ; drv:d|r.nr.DeviceReq.wValue[8]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; drv:d|r.st.irq.ep1_out4         ; drv:d|r.st.irq.ep1_out5         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; drv:d|r.st.irq.ctrl1            ; drv:d|r.st.irq.ctrl2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; drv:d|r.st.irq.ep1_out3         ; drv:d|r.st.irq.ep1_out4         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; hal:h|r.state.reset_st          ; hal:h|r.state.idle_st           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; devreq:dvrq|r.nr.hal.data[11]   ; drv:d|r.nr.hdata_out[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; hal:h|r.state.read_st           ; hal:h|r.state.readA_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; hal:h|r.iface.data_out[13]      ; drv:d|r.nr.DeviceReq.wValue[13] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; drv:d|r.st.cfg.cfg28            ; drv:d|r.st.cfg.cfg29            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; devreq:dvrq|r.nr.inline[0]      ; devreq:dvrq|r.shift[2]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; hal:h|r.iface.data_out[15]      ; drv:d|r.nr.DeviceReq.wValue[15] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; devreq:dvrq|r.shift[20]         ; devreq:dvrq|r.shift[21]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; devreq:dvrq|r.shift[21]         ; devreq:dvrq|r.shift[22]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; drv:d|r.st.cfg.cfg16            ; drv:d|r.st.cfg.cfg17            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; drv:d|r.st.irq.ctrl4            ; drv:d|r.st.irq.ctrl5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; devreq:dvrq|r.shift[30]         ; devreq:dvrq|r.nr.hal.cmd[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; drv:d|r.nr.DeviceReq.wLength[7] ; devreq:dvrq|r.nr.tx_len[7]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; CLK_COUNT_400HZ[19]             ; CLK_COUNT_400HZ[19]             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.792      ;
; 0.530  ; hal:h|r.iface.data_out[9]       ; drv:d|r.nr.DeviceReq.wValue[9]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; hal:h|r.iface.rdy               ; hal:h|r.rdy_out                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; devreq:dvrq|r.shift[25]         ; devreq:dvrq|r.shift[26]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.534  ; hal:h|r.state.idle_st           ; hal:h|r.state.read_st           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; devreq:dvrq|r.shift[19]         ; devreq:dvrq|r.shift[20]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; drv:d|r.st.cfg.cfg22            ; drv:d|r.st.cfg.cfg23            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; devreq:dvrq|r.shift[3]          ; devreq:dvrq|r.shift[4]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; drv:d|r.st.irq.TxLoads1         ; drv:d|r.st.irq.TxLoads2         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; hal:h|r.state.idle_st           ; hal:h|r.state.write_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; devreq:dvrq|r.shift[31]         ; devreq:dvrq|r.nr.hal.data[14]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; reset_synch                     ; reset_usb                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.801      ;
; 0.536  ; devreq:dvrq|r.shift[18]         ; devreq:dvrq|r.shift[19]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.802      ;
; 0.536  ; drv:d|r.nr.DeviceReq.wLength[4] ; devreq:dvrq|r.nr.tx_len[4]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; hal:h|r.state.write_st          ; hal:h|r.state.writeA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; hal:h|r.count[0]                ; hal:h|r.go                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.803      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_400HZ'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.151 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; 0.000        ; 2.292      ; 0.657      ;
; -1.651 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; -0.500       ; 2.292      ; 0.657      ;
; 0.391  ; state.TOGGLE_E             ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RESET2        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RESET3        ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.FUNC_SET      ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_OFF   ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_CLEAR ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_ON    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.MODE_SET      ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[6]          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.WRITE_CHAR3   ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RETURN_HOME   ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_E~reg0                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[7]          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.533  ; state.RESET1               ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; next_command.WRITE_CHAR1   ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.800      ;
; 0.559  ; state.HOLD                 ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.825      ;
; 0.560  ; state.HOLD                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.826      ;
; 0.561  ; state.HOLD                 ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.827      ;
; 0.623  ; state.DISPLAY_CLEAR        ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.889      ;
; 0.655  ; next_command.RESET3        ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.921      ;
; 0.655  ; next_command.FUNC_SET      ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.921      ;
; 0.705  ; next_command.WRITE_CHAR3   ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.971      ;
; 0.711  ; next_command.DISPLAY_OFF   ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.976      ;
; 0.725  ; next_command.DISPLAY_ON    ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.993      ;
; 0.743  ; state.HOLD                 ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.007      ;
; 0.743  ; state.HOLD                 ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.007      ;
; 0.744  ; state.HOLD                 ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.008      ;
; 0.755  ; next_command.RESET2        ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.021      ;
; 0.777  ; state.RESET3               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.043      ;
; 0.790  ; next_command.DISPLAY_CLEAR ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.056      ;
; 0.791  ; next_command.RETURN_HOME   ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.057      ;
; 0.793  ; state.DISPLAY_OFF          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.059      ;
; 0.798  ; state.RETURN_HOME          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.064      ;
; 0.805  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.071      ;
; 0.809  ; DATA_BUS_VALUE[6]          ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.075      ;
; 0.811  ; state.FUNC_SET             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.078      ;
; 0.814  ; CLK_COUNT_10HZ[0]          ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.080      ;
; 0.816  ; state.RESET3               ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.082      ;
; 0.817  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.083      ;
; 0.820  ; state.WRITE_CHAR3          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.087      ;
; 0.821  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.087      ;
; 0.824  ; state.MODE_SET             ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.088      ;
; 0.831  ; state.DISPLAY_CLEAR        ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.097      ;
; 0.840  ; state.TOGGLE_E             ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.106      ;
; 0.841  ; state.TOGGLE_E             ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.107      ;
; 0.848  ; state.WRITE_CHAR2          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.114      ;
; 0.850  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.116      ;
; 0.852  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.118      ;
; 0.855  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.121      ;
; 0.895  ; state.TOGGLE_E             ; state.HOLD                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.161      ;
; 0.926  ; next_command.MODE_SET      ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.194      ;
; 0.933  ; DATA_BUS_VALUE[3]          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.199      ;
; 0.936  ; state.WRITE_CHAR2          ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.202      ;
; 0.941  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.207      ;
; 0.945  ; state.RESET3               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.210      ;
; 0.967  ; state.DISPLAY_ON           ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.231      ;
; 0.971  ; state.HOLD                 ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.237      ;
; 0.978  ; state.TOGGLE_E             ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.242      ;
; 0.978  ; state.TOGGLE_E             ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.242      ;
; 0.981  ; state.RESET2               ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.247      ;
; 0.995  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.262      ;
; 1.014  ; state.HOLD                 ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.278      ;
; 1.014  ; state.HOLD                 ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.278      ;
; 1.015  ; state.WRITE_CHAR2          ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.280      ;
; 1.018  ; CLK_COUNT_10HZ[7]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.284      ;
; 1.019  ; state.RETURN_HOME          ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.287      ;
; 1.037  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.303      ;
; 1.044  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.308      ;
; 1.045  ; state.TOGGLE_E             ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.309      ;
; 1.046  ; state.HOLD                 ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.313      ;
; 1.047  ; state.HOLD                 ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.314      ;
; 1.047  ; state.WRITE_CHAR3          ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.311      ;
; 1.047  ; state.HOLD                 ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.314      ;
; 1.047  ; state.HOLD                 ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.314      ;
; 1.048  ; state.HOLD                 ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.315      ;
; 1.048  ; state.HOLD                 ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.315      ;
; 1.049  ; state.HOLD                 ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.316      ;
; 1.067  ; state.TOGGLE_E             ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.334      ;
; 1.070  ; state.TOGGLE_E             ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.337      ;
; 1.073  ; state.FUNC_SET             ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.339      ;
; 1.077  ; state.TOGGLE_E             ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.344      ;
; 1.077  ; state.TOGGLE_E             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.344      ;
; 1.077  ; DATA_BUS_VALUE[4]          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.343      ;
; 1.127  ; state.RESET3               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.392      ;
; 1.136  ; state.HOLD                 ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.400      ;
; 1.141  ; state.HOLD                 ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.405      ;
; 1.152  ; state.HOLD                 ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.419      ;
; 1.166  ; state.HOLD                 ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.432      ;
; 1.166  ; state.HOLD                 ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.432      ;
; 1.166  ; state.HOLD                 ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.432      ;
; 1.167  ; state.HOLD                 ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.433      ;
; 1.167  ; state.HOLD                 ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.433      ;
; 1.179  ; DATA_BUS_VALUE[5]          ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.445      ;
; 1.188  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.454      ;
; 1.192  ; state.TOGGLE_E             ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.459      ;
; 1.195  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.461      ;
; 1.200  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.466      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_10HZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.536 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.802      ;
; 0.546 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.812      ;
; 0.690 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.956      ;
; 0.691 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.957      ;
; 0.691 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.957      ;
; 0.704 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.970      ;
; 0.782 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.048      ;
; 0.782 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.048      ;
; 0.811 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.083      ;
; 0.823 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.089      ;
; 0.843 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.109      ;
; 0.849 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.115      ;
; 0.853 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.120      ;
; 0.937 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.203      ;
; 0.940 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.206      ;
; 0.984 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.250      ;
; 0.990 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.256      ;
; 1.362 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.628      ;
; 1.484 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.750      ;
; 1.484 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.750      ;
; 1.484 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.750      ;
; 1.484 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.750      ;
; 1.604 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.870      ;
; 1.604 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.870      ;
; 1.604 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.870      ;
; 1.604 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.870      ;
; 1.646 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.912      ;
; 1.646 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.912      ;
; 1.646 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.912      ;
; 1.646 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.912      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.739 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 2.749      ;
; -1.739 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 2.749      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.740      ;
; -1.739 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 2.753      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 2.749      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 2.753      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 2.747      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 2.741      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.738      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.509 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 2.749      ;
; 2.509 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 2.749      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.740      ;
; 2.509 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.022     ; 2.753      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 2.749      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.022     ; 2.753      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 2.747      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 2.741      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.037     ; 2.738      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50Mhz'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:a[0]     ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_400HZ'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_10HZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_400HZ  ; 6.061 ; 6.061 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.290 ; 3.290 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.155 ; 3.155 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.290 ; 3.290 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.163 ; 3.163 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.082 ; 3.082 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 2.823 ; 2.823 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 2.825 ; 2.825 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 2.823 ; 2.823 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 2.835 ; 2.835 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.027 ; 3.027 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 2.859 ; 2.859 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 2.843 ; 2.843 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.845 ; 2.845 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 2.841 ; 2.841 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.137 ; 3.137 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.126 ; 3.126 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.126 ; 3.126 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.755 ; 3.755 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 2.985 ; 2.985 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 2.985 ; 2.985 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 7.545 ; 7.545 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_400HZ  ; -5.294 ; -5.294 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -2.593 ; -2.593 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -2.925 ; -2.925 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -3.060 ; -3.060 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -2.933 ; -2.933 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -2.852 ; -2.852 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -2.593 ; -2.593 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -2.595 ; -2.595 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -2.593 ; -2.593 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -2.605 ; -2.605 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -2.797 ; -2.797 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -2.629 ; -2.629 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -2.613 ; -2.613 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -2.615 ; -2.615 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -2.611 ; -2.611 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -2.907 ; -2.907 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -2.896 ; -2.896 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -2.896 ; -2.896 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -3.525 ; -3.525 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; -0.968 ; -0.968 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; -0.968 ; -0.968 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -4.490 ; -4.490 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 5.997 ; 5.997 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 6.150 ; 6.150 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 6.123 ; 6.123 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 6.150 ; 6.150 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 5.856 ; 5.856 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 5.867 ; 5.867 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 5.864 ; 5.864 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 5.874 ; 5.874 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 6.063 ; 6.063 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 6.127 ; 6.127 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 6.071 ; 6.071 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 6.182 ; 6.182 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.337 ; 7.337 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.337 ; 7.337 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.528 ; 7.528 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.663 ; 6.663 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.578 ; 6.578 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.587 ; 6.587 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.663 ; 6.663 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.571 ; 6.571 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.535 ; 6.535 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.540 ; 6.540 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.516 ; 6.516 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.545 ; 6.545 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.285 ; 6.285 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.313 ; 6.313 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.241 ; 6.241 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.544 ; 6.544 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.218 ; 6.218 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.085 ; 6.085 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.041 ; 6.041 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.052 ; 6.052 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.871 ; 6.871 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.804 ; 6.804 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.819 ; 6.819 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 5.997 ; 5.997 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 5.856 ; 5.856 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 6.123 ; 6.123 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 6.150 ; 6.150 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 5.856 ; 5.856 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 5.867 ; 5.867 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 5.864 ; 5.864 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 5.874 ; 5.874 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 6.063 ; 6.063 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 6.127 ; 6.127 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 6.071 ; 6.071 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 6.182 ; 6.182 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 6.894 ; 6.894 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 6.894 ; 6.894 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.412 ; 7.412 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.041 ; 6.041 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.578 ; 6.578 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.587 ; 6.587 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.663 ; 6.663 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.571 ; 6.571 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.535 ; 6.535 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.540 ; 6.540 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.516 ; 6.516 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.545 ; 6.545 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.285 ; 6.285 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.313 ; 6.313 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.241 ; 6.241 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.544 ; 6.544 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.218 ; 6.218 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.085 ; 6.085 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.041 ; 6.041 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.052 ; 6.052 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.871 ; 6.871 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.804 ; 6.804 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.819 ; 6.819 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 9.089 ;       ;       ; 9.089 ;
; reset      ; GPIO0[1]    ; 9.049 ;       ;       ; 9.049 ;
; reset      ; GPIO0[2]    ; 9.089 ;       ;       ; 9.089 ;
; reset      ; GPIO0[3]    ; 9.099 ;       ;       ; 9.099 ;
; reset      ; GPIO0[4]    ; 9.371 ;       ;       ; 9.371 ;
; reset      ; GPIO0[5]    ; 9.371 ;       ;       ; 9.371 ;
; reset      ; GPIO0[6]    ; 9.351 ;       ;       ; 9.351 ;
; reset      ; GPIO0[7]    ; 9.351 ;       ;       ; 9.351 ;
; reset      ; GPIO0[9]    ; 9.386 ;       ;       ; 9.386 ;
; reset      ; GPIO0[11]   ; 9.376 ;       ;       ; 9.376 ;
; reset      ; RESET_LED   ;       ; 9.200 ; 9.200 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 9.089 ;       ;       ; 9.089 ;
; reset      ; GPIO0[1]    ; 9.049 ;       ;       ; 9.049 ;
; reset      ; GPIO0[2]    ; 9.089 ;       ;       ; 9.089 ;
; reset      ; GPIO0[3]    ; 9.099 ;       ;       ; 9.099 ;
; reset      ; GPIO0[4]    ; 9.371 ;       ;       ; 9.371 ;
; reset      ; GPIO0[5]    ; 9.371 ;       ;       ; 9.371 ;
; reset      ; GPIO0[6]    ; 9.351 ;       ;       ; 9.351 ;
; reset      ; GPIO0[7]    ; 9.351 ;       ;       ; 9.351 ;
; reset      ; GPIO0[9]    ; 9.386 ;       ;       ; 9.386 ;
; reset      ; GPIO0[11]   ; 9.376 ;       ;       ; 9.376 ;
; reset      ; RESET_LED   ;       ; 9.200 ; 9.200 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.239 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.291 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.311 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.311 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.281 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.239 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.239 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.239 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.249 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.632 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.632 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.592 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.592 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.592 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.612 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.592 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.582 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.125 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.177 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.197 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.197 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.167 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.125 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.125 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.125 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.135 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.518 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.518 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.478 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.478 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.478 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.498 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.478 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.468 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.239     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.291     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.311     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.311     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.281     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.239     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.239     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.239     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.249     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.632     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.632     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.592     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.592     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.592     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.612     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.592     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.582     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.125     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.177     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.197     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.197     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.167     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.125     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.125     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.125     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.135     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.518     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.518     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.478     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.478     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.478     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.498     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.478     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.468     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.648 ; -141.830      ;
; CLK_400HZ ; -0.082 ; -0.656        ;
; CLK_10HZ  ; 0.057  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.599 ; -1.599        ;
; CLK_400HZ ; -1.319 ; -1.319        ;
; CLK_10HZ  ; 0.215  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -0.638 ; -84.854       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 1.518 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -400.380          ;
; CLK_400HZ ; -0.500 ; -43.000           ;
; CLK_10HZ  ; -0.500 ; -8.000            ;
+-----------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50Mhz'                                                                                      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.648 ; counter[0]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.673      ;
; -1.579 ; counter[0]       ; counter[30]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.611      ;
; -1.559 ; counter[0]       ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.592      ;
; -1.558 ; counter[3]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.582      ;
; -1.489 ; counter[3]       ; counter[30]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.475 ; counter[0]       ; counter[27]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.508      ;
; -1.469 ; counter[3]       ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.501      ;
; -1.446 ; counter[1]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.469      ;
; -1.424 ; counter[26]      ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.456      ;
; -1.424 ; counter[26]      ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.456      ;
; -1.424 ; counter[26]      ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.456      ;
; -1.424 ; counter[26]      ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.456      ;
; -1.424 ; counter[26]      ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.456      ;
; -1.423 ; innerCounter[8]  ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.453      ;
; -1.423 ; innerCounter[8]  ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.453      ;
; -1.423 ; innerCounter[8]  ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.453      ;
; -1.423 ; innerCounter[8]  ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.453      ;
; -1.423 ; innerCounter[8]  ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.453      ;
; -1.417 ; counter[0]       ; counter[28]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.450      ;
; -1.414 ; counter[4]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.437      ;
; -1.413 ; counter[26]      ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.413 ; counter[26]      ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.443      ;
; -1.412 ; innerCounter[8]  ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.412 ; innerCounter[8]  ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.440      ;
; -1.411 ; counter[25]      ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.443      ;
; -1.411 ; counter[25]      ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.443      ;
; -1.411 ; counter[25]      ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.443      ;
; -1.411 ; counter[25]      ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.443      ;
; -1.411 ; counter[25]      ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.443      ;
; -1.408 ; counter[26]      ; innerCounter[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.407 ; innerCounter[8]  ; innerCounter[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.437      ;
; -1.401 ; innerCounter[28] ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.435      ;
; -1.401 ; innerCounter[28] ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.435      ;
; -1.401 ; innerCounter[28] ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.435      ;
; -1.401 ; innerCounter[28] ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.435      ;
; -1.401 ; innerCounter[28] ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.435      ;
; -1.400 ; innerCounter[11] ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; innerCounter[11] ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; innerCounter[11] ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; innerCounter[11] ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; innerCounter[11] ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[11]      ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.428      ;
; -1.400 ; counter[11]      ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.428      ;
; -1.400 ; counter[11]      ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.428      ;
; -1.400 ; counter[11]      ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.428      ;
; -1.400 ; counter[11]      ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.428      ;
; -1.400 ; counter[25]      ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.400 ; counter[25]      ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.430      ;
; -1.397 ; counter[8]       ; innerCounter[0]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.424      ;
; -1.397 ; counter[8]       ; innerCounter[3]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.424      ;
; -1.397 ; counter[8]       ; innerCounter[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.424      ;
; -1.397 ; counter[8]       ; innerCounter[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.424      ;
; -1.397 ; counter[8]       ; innerCounter[2]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.424      ;
; -1.395 ; counter[25]      ; innerCounter[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.427      ;
; -1.394 ; innerCounter[11] ; innerCounter[1]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.426      ;
; -1.394 ; innerCounter[11] ; innerCounter[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.426      ;
; -1.394 ; innerCounter[11] ; innerCounter[7]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.426      ;
; -1.394 ; innerCounter[11] ; innerCounter[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.426      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_400HZ'                                                                                                      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.082 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.114      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.097      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.060      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.047      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.999      ;
; 0.046  ; CLK_COUNT_10HZ[6]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.986      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.962      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.937      ;
; 0.107  ; CLK_COUNT_10HZ[5]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.925      ;
; 0.112  ; state.HOLD               ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.922      ;
; 0.114  ; state.HOLD               ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.920      ;
; 0.126  ; state.HOLD               ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.906      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.881      ;
; 0.152  ; state.MODE_SET           ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.880      ;
; 0.154  ; CLK_COUNT_10HZ[3]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.878      ;
; 0.155  ; next_command.WRITE_CHAR1 ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.169  ; CLK_COUNT_10HZ[7]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.863      ;
; 0.176  ; CLK_COUNT_10HZ[0]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.856      ;
; 0.180  ; state.RESET2             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.850      ;
; 0.182  ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.850      ;
; 0.188  ; state.TOGGLE_E           ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.844      ;
; 0.197  ; state.RESET1             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.833      ;
; 0.235  ; state.TOGGLE_E           ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.797      ;
; 0.236  ; CLK_COUNT_10HZ[1]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.796      ;
; 0.247  ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.783      ;
; 0.248  ; state.HOLD               ; state.DISPLAY_CLEAR      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.782      ;
; 0.249  ; DATA_BUS_VALUE[1]        ; DATA_BUS_VALUE[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.783      ;
; 0.250  ; state.HOLD               ; state.RETURN_HOME        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.780      ;
; 0.250  ; state.RESET2             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.782      ;
; 0.252  ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.782      ;
; 0.262  ; state.FUNC_SET           ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.768      ;
; 0.264  ; state.TOGGLE_E           ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.768      ;
; 0.267  ; state.RESET1             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.765      ;
; 0.268  ; state.WRITE_CHAR1        ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.766      ;
; 0.270  ; DATA_BUS_VALUE[0]        ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.762      ;
; 0.272  ; state.DISPLAY_ON         ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.758      ;
; 0.282  ; state.HOLD               ; next_command.RESET2      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.752      ;
; 0.283  ; state.TOGGLE_E           ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.751      ;
; 0.285  ; state.WRITE_CHAR1        ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.747      ;
; 0.295  ; CLK_COUNT_10HZ[2]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.737      ;
; 0.307  ; state.TOGGLE_E           ; next_command.MODE_SET    ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.723      ;
; 0.309  ; state.TOGGLE_E           ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.721      ;
; 0.310  ; state.HOLD               ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.722      ;
; 0.310  ; state.TOGGLE_E           ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.720      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_10HZ'                                                                              ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.057 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.975      ;
; 0.057 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.975      ;
; 0.057 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.975      ;
; 0.057 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.975      ;
; 0.072 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.960      ;
; 0.072 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.960      ;
; 0.072 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.960      ;
; 0.072 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.960      ;
; 0.139 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.893      ;
; 0.139 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.893      ;
; 0.139 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.893      ;
; 0.139 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.893      ;
; 0.185 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.847      ;
; 0.185 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.847      ;
; 0.185 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.847      ;
; 0.185 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.847      ;
; 0.431 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.601      ;
; 0.437 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.595      ;
; 0.455 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.577      ;
; 0.459 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.573      ;
; 0.490 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.542      ;
; 0.492 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.540      ;
; 0.495 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.537      ;
; 0.495 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.537      ;
; 0.497 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.535      ;
; 0.498 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.534      ;
; 0.506 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.525      ;
; 0.510 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.521      ;
; 0.555 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.477      ;
; 0.555 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.477      ;
; 0.556 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.476      ;
; 0.561 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.471      ;
; 0.625 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.407      ;
; 0.634 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50Mhz'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.599 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; 0.000        ; 1.673      ; 0.367      ;
; -1.099 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; -0.500       ; 1.673      ; 0.367      ;
; 0.215  ; slowclk_en                      ; slowclk_en                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.count[0]                ; hal:h|r.count[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.go                      ; hal:h|r.go                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.state.reset_st          ; hal:h|r.state.reset_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.wait_ready  ; devreq:dvrq|r.state.wait_ready  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.idle        ; devreq:dvrq|r.state.idle        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg_complete     ; drv:d|r.st.cfg.cfg_complete     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg              ; drv:d|r.st.cfg.cfg              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.configure     ; drv:d|r.st.global.configure     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[0]      ; devreq:dvrq|r.nr.inline[0]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[0]          ; devreq:dvrq|r.shift[0]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[1]   ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[4]                      ; counter[4]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[5]                      ; counter[5]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[6]                      ; counter[6]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[7]                      ; counter[7]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[8]                      ; counter[8]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[9]                      ; counter[9]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[10]                     ; counter[10]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[11]                     ; counter[11]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[12]                     ; counter[12]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[14]                     ; counter[14]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[15]                     ; counter[15]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[16]                     ; counter[16]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[17]                     ; counter[17]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[18]                     ; counter[18]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[19]                     ; counter[19]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[20]                     ; counter[20]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[21]                     ; counter[21]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[22]                     ; counter[22]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[23]                     ; counter[23]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[24]                     ; counter[24]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[25]                     ; counter[25]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[26]                     ; counter[26]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[27]                     ; counter[27]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[28]                     ; counter[28]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[29]                     ; counter[29]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[30]                     ; counter[30]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[13]                     ; counter[13]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv_i.io.RDy                    ; drv_i.io.RDy                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ep1_out          ; drv:d|r.st.irq.ep1_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; \demo_send:a[0]                 ; \demo_send:a[0]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; \demo_send:a[1]                 ; \demo_send:a[1]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; COUNT_RMS[0]                    ; COUNT_RMS[0]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; COUNT_RMS[1]                    ; COUNT_RMS[1]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.configured        ; devreq:dvrq|r.configured        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.dev                  ; drv:d|r.st.dev                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.TxFSM                ; drv:d|r.st.TxFSM                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; \demo_send:k                    ; \demo_send:k                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[5]   ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[27]         ; devreq:dvrq|r.shift[27]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[1]      ; devreq:dvrq|r.nr.inline[1]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ep0_out          ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ctrl             ; drv:d|r.st.irq.ctrl             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[2]      ; devreq:dvrq|r.nr.inline[2]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.set_addr    ; devreq:dvrq|r.state.set_addr    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[30]         ; devreq:dvrq|r.shift[30]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.idev_req         ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.gdev_req      ; drv:d|r.st.global.gdev_req      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.reset                   ; hal:h|r.reset                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; drv:d|r.nr.hcmd_cfg[1]          ; drv:d|r.nr.hcmd[1]              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; hal:h|r.iface.data_out[14]      ; drv:d|r.nr.DeviceReq.wValue[14] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; hal:h|r.iface.data_out[8]       ; drv:d|r.nr.DeviceReq.wValue[8]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; drv:d|r.nr.hdata_out_cfg[7]     ; drv:d|r.nr.hdata_out[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; hal:h|r.state.read_st           ; hal:h|r.state.readA_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; devreq:dvrq|r.shift[21]         ; devreq:dvrq|r.shift[22]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; drv:d|r.st.cfg.cfg28            ; drv:d|r.st.cfg.cfg29            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; devreq:dvrq|r.nr.tmpcnt[4]      ; devreq:dvrq|r.nr.cnt[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; devreq:dvrq|r.shift[20]         ; devreq:dvrq|r.shift[21]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; devreq:dvrq|r.nr.inline[0]      ; devreq:dvrq|r.shift[2]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; drv:d|r.st.irq.ep1_out4         ; drv:d|r.st.irq.ep1_out5         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; hal:h|r.state.reset_st          ; hal:h|r.state.idle_st           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; drv:d|r.st.cfg.cfg16            ; drv:d|r.st.cfg.cfg17            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; drv:d|r.st.irq.ep1_out3         ; drv:d|r.st.irq.ep1_out4         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; devreq:dvrq|r.nr.hal.data[11]   ; drv:d|r.nr.hdata_out[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; drv:d|r.st.irq.ctrl1            ; drv:d|r.st.irq.ctrl2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; devreq:dvrq|r.shift[30]         ; devreq:dvrq|r.nr.hal.cmd[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; hal:h|r.iface.data_out[13]      ; drv:d|r.nr.DeviceReq.wValue[13] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; drv:d|r.nr.DeviceReq.wLength[7] ; devreq:dvrq|r.nr.tx_len[7]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; CLK_COUNT_400HZ[19]             ; CLK_COUNT_400HZ[19]             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; hal:h|r.iface.data_out[15]      ; drv:d|r.nr.DeviceReq.wValue[15] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; drv:d|r.st.irq.ctrl4            ; drv:d|r.st.irq.ctrl5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; devreq:dvrq|r.shift[25]         ; devreq:dvrq|r.shift[26]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; hal:h|r.iface.data_out[9]       ; drv:d|r.nr.DeviceReq.wValue[9]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; devreq:dvrq|r.shift[31]         ; devreq:dvrq|r.nr.hal.data[14]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; innerCounter[31]                ; innerCounter[31]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; drv:d|r.st.irq.TxLoads1         ; drv:d|r.st.irq.TxLoads2         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; hal:h|r.iface.rdy               ; hal:h|r.rdy_out                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; devreq:dvrq|r.shift[19]         ; devreq:dvrq|r.shift[20]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; drv:d|r.st.cfg.cfg18            ; drv:d|r.st.cfg.cfg19            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; drv:d|r.st.cfg.cfg22            ; drv:d|r.st.cfg.cfg23            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; devreq:dvrq|r.shift[3]          ; devreq:dvrq|r.shift[4]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; hal:h|r.state.idle_st           ; hal:h|r.state.read_st           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; hal:h|r.state.idle_st           ; hal:h|r.state.write_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; reset_synch                     ; reset_usb                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; devreq:dvrq|r.shift[18]         ; devreq:dvrq|r.shift[19]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; drv:d|r.nr.DeviceReq.wLength[4] ; devreq:dvrq|r.nr.tx_len[4]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; hal:h|r.state.write_st          ; hal:h|r.state.writeA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.401      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_400HZ'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.319 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; 0.000        ; 1.393      ; 0.367      ;
; -0.819 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; -0.500       ; 1.393      ; 0.367      ;
; 0.215  ; state.TOGGLE_E             ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RESET2        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RESET3        ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.FUNC_SET      ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_OFF   ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_CLEAR ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_ON    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.MODE_SET      ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[6]          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.WRITE_CHAR3   ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RETURN_HOME   ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_E~reg0                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[7]          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; state.RESET1               ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; next_command.WRITE_CHAR1   ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.399      ;
; 0.261  ; state.HOLD                 ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.413      ;
; 0.261  ; state.HOLD                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.413      ;
; 0.262  ; state.HOLD                 ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.414      ;
; 0.290  ; state.DISPLAY_CLEAR        ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.442      ;
; 0.319  ; next_command.RESET3        ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.471      ;
; 0.319  ; next_command.FUNC_SET      ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.471      ;
; 0.322  ; next_command.WRITE_CHAR3   ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.474      ;
; 0.326  ; next_command.DISPLAY_OFF   ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.476      ;
; 0.334  ; next_command.DISPLAY_ON    ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.488      ;
; 0.355  ; state.HOLD                 ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.505      ;
; 0.356  ; state.HOLD                 ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.506      ;
; 0.356  ; state.HOLD                 ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.506      ;
; 0.357  ; state.RETURN_HOME          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.509      ;
; 0.360  ; next_command.DISPLAY_CLEAR ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; next_command.RETURN_HOME   ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; next_command.RESET2        ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.514      ;
; 0.366  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; CLK_COUNT_10HZ[0]          ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; state.RESET3               ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; state.FUNC_SET             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; DATA_BUS_VALUE[6]          ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; state.DISPLAY_CLEAR        ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.523      ;
; 0.375  ; state.RESET3               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; state.DISPLAY_OFF          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.528      ;
; 0.379  ; state.WRITE_CHAR2          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; state.WRITE_CHAR3          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.534      ;
; 0.381  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; state.MODE_SET             ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.531      ;
; 0.381  ; state.TOGGLE_E             ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; state.TOGGLE_E             ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.533      ;
; 0.412  ; DATA_BUS_VALUE[3]          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.564      ;
; 0.414  ; state.WRITE_CHAR2          ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.566      ;
; 0.417  ; next_command.MODE_SET      ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.571      ;
; 0.433  ; state.TOGGLE_E             ; state.HOLD                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.585      ;
; 0.437  ; state.HOLD                 ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.589      ;
; 0.439  ; state.RESET2               ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.591      ;
; 0.443  ; state.TOGGLE_E             ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.593      ;
; 0.443  ; state.DISPLAY_ON           ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.593      ;
; 0.444  ; state.TOGGLE_E             ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.594      ;
; 0.444  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.598      ;
; 0.447  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.599      ;
; 0.451  ; state.WRITE_CHAR2          ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.601      ;
; 0.452  ; CLK_COUNT_10HZ[7]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.604      ;
; 0.452  ; state.RETURN_HOME          ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.606      ;
; 0.452  ; state.RESET3               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.602      ;
; 0.465  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.617      ;
; 0.467  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.617      ;
; 0.468  ; state.WRITE_CHAR3          ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.618      ;
; 0.472  ; state.HOLD                 ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.622      ;
; 0.472  ; state.HOLD                 ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.622      ;
; 0.473  ; DATA_BUS_VALUE[4]          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.625      ;
; 0.477  ; state.TOGGLE_E             ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.631      ;
; 0.477  ; state.TOGGLE_E             ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.627      ;
; 0.480  ; state.TOGGLE_E             ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.634      ;
; 0.485  ; state.TOGGLE_E             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.639      ;
; 0.486  ; state.TOGGLE_E             ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.640      ;
; 0.486  ; state.HOLD                 ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.640      ;
; 0.486  ; state.HOLD                 ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.640      ;
; 0.487  ; state.HOLD                 ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.641      ;
; 0.487  ; state.HOLD                 ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.641      ;
; 0.487  ; state.HOLD                 ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.641      ;
; 0.488  ; state.HOLD                 ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.642      ;
; 0.488  ; state.HOLD                 ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.642      ;
; 0.493  ; state.FUNC_SET             ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.645      ;
; 0.500  ; state.RESET3               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.650      ;
; 0.500  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.652      ;
; 0.504  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.519  ; state.HOLD                 ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.669      ;
; 0.521  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.673      ;
; 0.521  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.673      ;
; 0.521  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.673      ;
; 0.524  ; state.HOLD                 ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.674      ;
; 0.528  ; DATA_BUS_VALUE[5]          ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.680      ;
; 0.536  ; state.DISPLAY_OFF          ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.686      ;
; 0.537  ; DATA_BUS_VALUE[2]          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.689      ;
; 0.539  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.692      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_10HZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.398      ;
; 0.255 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.407      ;
; 0.319 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.471      ;
; 0.324 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.477      ;
; 0.369 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.526      ;
; 0.382 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.540      ;
; 0.390 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.542      ;
; 0.421 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.573      ;
; 0.425 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.577      ;
; 0.443 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.595      ;
; 0.449 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.601      ;
; 0.695 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.847      ;
; 0.741 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.893      ;
; 0.808 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.960      ;
; 0.808 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.960      ;
; 0.808 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.960      ;
; 0.808 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.960      ;
; 0.823 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.975      ;
; 0.823 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.975      ;
; 0.823 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.975      ;
; 0.823 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.975      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.638 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 1.644      ;
; -0.638 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 1.644      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 1.635      ;
; -0.638 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 1.648      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 1.644      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 1.648      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.637      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.634      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.518 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 1.644      ;
; 1.518 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 1.644      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 1.635      ;
; 1.518 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.022     ; 1.648      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 1.644      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.022     ; 1.648      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.637      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 1.634      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50Mhz'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_RMS[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_RMS[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[0][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[1][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; IMP_DUMMY[2][7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:a[0]     ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_400HZ'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_10HZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_400HZ  ; 3.227 ; 3.227 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 1.836 ; 1.836 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 1.744 ; 1.744 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 1.836 ; 1.836 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 1.756 ; 1.756 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 1.708 ; 1.708 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 1.574 ; 1.574 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 1.575 ; 1.575 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 1.574 ; 1.574 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 1.586 ; 1.586 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 1.725 ; 1.725 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 1.638 ; 1.638 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 1.595 ; 1.595 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 1.597 ; 1.597 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 1.593 ; 1.593 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 1.734 ; 1.734 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 1.719 ; 1.719 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 1.716 ; 1.716 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 2.021 ; 2.021 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 1.238 ; 1.238 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 1.238 ; 1.238 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 3.961 ; 3.961 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_400HZ  ; -2.968 ; -2.968 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.624 ; -1.624 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.716 ; -1.716 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.636 ; -1.636 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.588 ; -1.588 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.455 ; -1.455 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.466 ; -1.466 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.605 ; -1.605 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.518 ; -1.518 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.475 ; -1.475 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.477 ; -1.477 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.473 ; -1.473 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.614 ; -1.614 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.599 ; -1.599 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.596 ; -1.596 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.901 ; -1.901 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; -0.231 ; -0.231 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; -0.231 ; -0.231 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -2.440 ; -2.440 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.398 ; 3.398 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.395 ; 3.395 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.376 ; 3.376 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.395 ; 3.395 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.263 ; 3.263 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.272 ; 3.272 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.262 ; 3.262 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.272 ; 3.272 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.358 ; 3.358 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.385 ; 3.385 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.352 ; 3.352 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.416 ; 3.416 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.997 ; 3.997 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.997 ; 3.997 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.130 ; 4.130 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.750 ; 3.750 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.697 ; 3.697 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.709 ; 3.709 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.750 ; 3.750 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.688 ; 3.688 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.657 ; 3.657 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.658 ; 3.658 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.643 ; 3.643 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.667 ; 3.667 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.572 ; 3.572 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.590 ; 3.590 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.529 ; 3.529 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.664 ; 3.664 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.515 ; 3.515 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.459 ; 3.459 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.431 ; 3.431 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.427 ; 3.427 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.839 ; 3.839 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.798 ; 3.798 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.809 ; 3.809 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.398 ; 3.398 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.262 ; 3.262 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.376 ; 3.376 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.395 ; 3.395 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.263 ; 3.263 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.272 ; 3.272 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.262 ; 3.262 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.272 ; 3.272 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.358 ; 3.358 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.385 ; 3.385 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.352 ; 3.352 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.416 ; 3.416 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.812 ; 3.812 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.812 ; 3.812 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.059 ; 4.059 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.427 ; 3.427 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.697 ; 3.697 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.709 ; 3.709 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.750 ; 3.750 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.688 ; 3.688 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.657 ; 3.657 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.658 ; 3.658 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.643 ; 3.643 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.667 ; 3.667 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.572 ; 3.572 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.590 ; 3.590 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.529 ; 3.529 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.664 ; 3.664 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.515 ; 3.515 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.459 ; 3.459 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.431 ; 3.431 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.427 ; 3.427 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.839 ; 3.839 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.798 ; 3.798 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.809 ; 3.809 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 5.193 ;       ;       ; 5.193 ;
; reset      ; GPIO0[1]    ; 5.153 ;       ;       ; 5.153 ;
; reset      ; GPIO0[2]    ; 5.193 ;       ;       ; 5.193 ;
; reset      ; GPIO0[3]    ; 5.203 ;       ;       ; 5.203 ;
; reset      ; GPIO0[4]    ; 5.312 ;       ;       ; 5.312 ;
; reset      ; GPIO0[5]    ; 5.312 ;       ;       ; 5.312 ;
; reset      ; GPIO0[6]    ; 5.292 ;       ;       ; 5.292 ;
; reset      ; GPIO0[7]    ; 5.292 ;       ;       ; 5.292 ;
; reset      ; GPIO0[9]    ; 5.325 ;       ;       ; 5.325 ;
; reset      ; GPIO0[11]   ; 5.315 ;       ;       ; 5.315 ;
; reset      ; RESET_LED   ;       ; 5.307 ; 5.307 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 5.193 ;       ;       ; 5.193 ;
; reset      ; GPIO0[1]    ; 5.153 ;       ;       ; 5.153 ;
; reset      ; GPIO0[2]    ; 5.193 ;       ;       ; 5.193 ;
; reset      ; GPIO0[3]    ; 5.203 ;       ;       ; 5.203 ;
; reset      ; GPIO0[4]    ; 5.312 ;       ;       ; 5.312 ;
; reset      ; GPIO0[5]    ; 5.312 ;       ;       ; 5.312 ;
; reset      ; GPIO0[6]    ; 5.292 ;       ;       ; 5.292 ;
; reset      ; GPIO0[7]    ; 5.292 ;       ;       ; 5.292 ;
; reset      ; GPIO0[9]    ; 5.325 ;       ;       ; 5.325 ;
; reset      ; GPIO0[11]   ; 5.315 ;       ;       ; 5.315 ;
; reset      ; RESET_LED   ;       ; 5.307 ; 5.307 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.984 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 4.004 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 4.004 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.974 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.946 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 4.158 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 4.158 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 4.118 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 4.118 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 4.118 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 4.136 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 4.116 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 4.106 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.877 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.925 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.945 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.945 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.915 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.877 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.877 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.877 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.887 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 4.099 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 4.099 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 4.059 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 4.059 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 4.059 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 4.077 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 4.057 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 4.047 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.984     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 4.004     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 4.004     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.974     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.946     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 4.158     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 4.158     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 4.118     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 4.118     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 4.118     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 4.136     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 4.116     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 4.106     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.877     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.925     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.945     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.945     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.915     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.877     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.877     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.877     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.887     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 4.099     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 4.099     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 4.059     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 4.059     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 4.059     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 4.077     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 4.057     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 4.047     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.660   ; -2.558 ; -1.739   ; 1.518   ; -1.380              ;
;  CLK_10HZ        ; -0.876   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  CLK_400HZ       ; -1.293   ; -2.151 ; N/A      ; N/A     ; -0.500              ;
;  clk_50Mhz       ; -4.660   ; -2.558 ; -1.739   ; 1.518   ; -1.380              ;
; Design-wide TNS  ; -683.342 ; -4.709 ; -231.287 ; 0.0     ; -451.38             ;
;  CLK_10HZ        ; -4.075   ; 0.000  ; N/A      ; N/A     ; -8.000              ;
;  CLK_400HZ       ; -26.393  ; -2.151 ; N/A      ; N/A     ; -43.000             ;
;  clk_50Mhz       ; -652.874 ; -2.558 ; -231.287 ; 0.000   ; -400.380            ;
+------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_400HZ  ; 6.061 ; 6.061 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.290 ; 3.290 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.155 ; 3.155 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.290 ; 3.290 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.163 ; 3.163 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.082 ; 3.082 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 2.823 ; 2.823 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 2.825 ; 2.825 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 2.823 ; 2.823 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 2.835 ; 2.835 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.027 ; 3.027 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 2.859 ; 2.859 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 2.843 ; 2.843 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.845 ; 2.845 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 2.841 ; 2.841 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.137 ; 3.137 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.126 ; 3.126 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.126 ; 3.126 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.755 ; 3.755 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 2.985 ; 2.985 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 2.985 ; 2.985 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 7.545 ; 7.545 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_400HZ  ; -2.968 ; -2.968 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.624 ; -1.624 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.716 ; -1.716 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.636 ; -1.636 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.588 ; -1.588 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.455 ; -1.455 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.466 ; -1.466 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.605 ; -1.605 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.518 ; -1.518 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.475 ; -1.475 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.477 ; -1.477 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.473 ; -1.473 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.614 ; -1.614 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.599 ; -1.599 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.596 ; -1.596 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.901 ; -1.901 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; -0.231 ; -0.231 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; -0.231 ; -0.231 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -2.440 ; -2.440 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 5.997 ; 5.997 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 6.150 ; 6.150 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 6.123 ; 6.123 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 6.150 ; 6.150 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 5.856 ; 5.856 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 5.867 ; 5.867 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 5.864 ; 5.864 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 5.874 ; 5.874 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 6.063 ; 6.063 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 6.127 ; 6.127 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 6.071 ; 6.071 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 6.182 ; 6.182 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.337 ; 7.337 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.337 ; 7.337 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.528 ; 7.528 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.663 ; 6.663 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.578 ; 6.578 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.587 ; 6.587 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.663 ; 6.663 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.571 ; 6.571 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.535 ; 6.535 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.540 ; 6.540 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.516 ; 6.516 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.545 ; 6.545 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.285 ; 6.285 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.313 ; 6.313 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.241 ; 6.241 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.544 ; 6.544 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.218 ; 6.218 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.085 ; 6.085 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.041 ; 6.041 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.052 ; 6.052 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.871 ; 6.871 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.804 ; 6.804 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.819 ; 6.819 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.398 ; 3.398 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.262 ; 3.262 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.376 ; 3.376 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.395 ; 3.395 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.263 ; 3.263 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.272 ; 3.272 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.262 ; 3.262 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.272 ; 3.272 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.358 ; 3.358 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.385 ; 3.385 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.352 ; 3.352 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.416 ; 3.416 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.812 ; 3.812 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.812 ; 3.812 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.059 ; 4.059 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.427 ; 3.427 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.697 ; 3.697 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.709 ; 3.709 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.750 ; 3.750 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.688 ; 3.688 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.657 ; 3.657 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.658 ; 3.658 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.643 ; 3.643 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.667 ; 3.667 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.572 ; 3.572 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.590 ; 3.590 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.529 ; 3.529 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.664 ; 3.664 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.515 ; 3.515 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.459 ; 3.459 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.431 ; 3.431 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.427 ; 3.427 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.839 ; 3.839 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.798 ; 3.798 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.809 ; 3.809 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 9.089 ;       ;       ; 9.089 ;
; reset      ; GPIO0[1]    ; 9.049 ;       ;       ; 9.049 ;
; reset      ; GPIO0[2]    ; 9.089 ;       ;       ; 9.089 ;
; reset      ; GPIO0[3]    ; 9.099 ;       ;       ; 9.099 ;
; reset      ; GPIO0[4]    ; 9.371 ;       ;       ; 9.371 ;
; reset      ; GPIO0[5]    ; 9.371 ;       ;       ; 9.371 ;
; reset      ; GPIO0[6]    ; 9.351 ;       ;       ; 9.351 ;
; reset      ; GPIO0[7]    ; 9.351 ;       ;       ; 9.351 ;
; reset      ; GPIO0[9]    ; 9.386 ;       ;       ; 9.386 ;
; reset      ; GPIO0[11]   ; 9.376 ;       ;       ; 9.376 ;
; reset      ; RESET_LED   ;       ; 9.200 ; 9.200 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 5.193 ;       ;       ; 5.193 ;
; reset      ; GPIO0[1]    ; 5.153 ;       ;       ; 5.153 ;
; reset      ; GPIO0[2]    ; 5.193 ;       ;       ; 5.193 ;
; reset      ; GPIO0[3]    ; 5.203 ;       ;       ; 5.203 ;
; reset      ; GPIO0[4]    ; 5.312 ;       ;       ; 5.312 ;
; reset      ; GPIO0[5]    ; 5.312 ;       ;       ; 5.312 ;
; reset      ; GPIO0[6]    ; 5.292 ;       ;       ; 5.292 ;
; reset      ; GPIO0[7]    ; 5.292 ;       ;       ; 5.292 ;
; reset      ; GPIO0[9]    ; 5.325 ;       ;       ; 5.325 ;
; reset      ; GPIO0[11]   ; 5.315 ;       ;       ; 5.315 ;
; reset      ; RESET_LED   ;       ; 5.307 ; 5.307 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_10HZ   ; CLK_10HZ  ; 46       ; 0        ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 16376    ; 0        ; 0        ; 0        ;
; CLK_400HZ  ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_10HZ   ; CLK_400HZ ; 1        ; 1        ; 0        ; 0        ;
; CLK_400HZ  ; CLK_400HZ ; 235      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_10HZ   ; CLK_10HZ  ; 46       ; 0        ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 16376    ; 0        ; 0        ; 0        ;
; CLK_400HZ  ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_10HZ   ; CLK_400HZ ; 1        ; 1        ; 0        ; 0        ;
; CLK_400HZ  ; CLK_400HZ ; 235      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 133      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 133      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 205   ; 205  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 77    ; 77   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue May 26 17:12:28 2015
Info: Command: quartus_sta DE2_Clock -c DE2_Clock
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_Clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name CLK_400HZ CLK_400HZ
    Info (332105): create_clock -period 1.000 -name CLK_10HZ CLK_10HZ
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.660      -652.874 clk_50Mhz 
    Info (332119):    -1.293       -26.393 CLK_400HZ 
    Info (332119):    -0.876        -4.075 CLK_10HZ 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -2.558 clk_50Mhz 
    Info (332119):    -2.151        -2.151 CLK_400HZ 
    Info (332119):     0.391         0.000 CLK_10HZ 
Info (332146): Worst-case recovery slack is -1.739
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.739      -231.287 clk_50Mhz 
Info (332146): Worst-case removal slack is 2.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.509         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -400.380 clk_50Mhz 
    Info (332119):    -0.500       -43.000 CLK_400HZ 
    Info (332119):    -0.500        -8.000 CLK_10HZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.648
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.648      -141.830 clk_50Mhz 
    Info (332119):    -0.082        -0.656 CLK_400HZ 
    Info (332119):     0.057         0.000 CLK_10HZ 
Info (332146): Worst-case hold slack is -1.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.599        -1.599 clk_50Mhz 
    Info (332119):    -1.319        -1.319 CLK_400HZ 
    Info (332119):     0.215         0.000 CLK_10HZ 
Info (332146): Worst-case recovery slack is -0.638
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.638       -84.854 clk_50Mhz 
Info (332146): Worst-case removal slack is 1.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.518         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -400.380 clk_50Mhz 
    Info (332119):    -0.500       -43.000 CLK_400HZ 
    Info (332119):    -0.500        -8.000 CLK_10HZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 641 megabytes
    Info: Processing ended: Tue May 26 17:12:35 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


