# CorrecciÃ³n FSM Control Unit para Direct-Mapped Cache

**Fecha**: 2025-12-14
**PropÃ³sito**: Corregir FSM para reflejar correctamente el comportamiento de cachÃ©s direct-mapped
**Archivo actualizado**: `/SMIPS-Obsidian-Vault/03-Control-Unit/Control Unit.md`

---

## ðŸ” PROBLEMA IDENTIFICADO

El usuario seÃ±alÃ³ un error crÃ­tico en el diseÃ±o del FSM:

> "ICacheReady es bÃ¡sicamente si la cache hizo hit o no entonces eso no estÃ¡ reflejado en la mÃ¡quina de estado en el caso de si no hace hit que hacemos. Ten en cuenta que las caches son DirectMapping me parece que eso significa que en un solo ciclo de reloj tienen la respuesta."

**El problema**:
- Las cachÃ©s **direct-mapped** responden en **1 ciclo** si hay HIT o MISS (comparaciÃ³n de tag)
- El FSM original NO distinguÃ­a entre HIT y MISS en estados separados
- El FSM original asumÃ­a que `CACHE_READY` se evaluaba indefinidamente, sin distinguir:
  - **HIT**: Dato listo inmediatamente (1 ciclo)
  - **MISS**: CachÃ© debe ir a RAM (1 + RT ciclos adicionales)

---

## âœ… SOLUCIÃ“N APLICADA

### Cambio Conceptual

**ANTES** (incorreto):
```
WAIT_INST_CACHE:
  - Espera a que I_CACHE_READY=1
  - DuraciÃ³n: "1 ciclo si hit, 1+RT si miss" (ambiguo)
```

**AHORA** (correcto):
```
WAIT_INST_CACHE (1 ciclo):
  - Compara tag
  - Si I_CACHE_HIT=1 â†’ dato listo â†’ LOAD_INST (HIT)
  - Si I_CACHE_HIT=0 â†’ ir a RAM â†’ WAIT_INST_MISS (MISS)

WAIT_INST_MISS (RT ciclos):
  - Espera mientras cachÃ© trae bloque de RAM
  - Cuando I_CACHE_READY=1 â†’ LOAD_INST
```

### Nuevos Estados Agregados

Se pasÃ³ de **2 estados de cachÃ©** a **4 estados de cachÃ©**:

1. **WAIT_INST_CACHE** (0010) - Compara tag I-Cache, **siempre 1 ciclo**
2. **WAIT_INST_MISS** (0011) - Espera fetch de RAM, **RT ciclos**
3. **WAIT_DATA_CACHE** (1010) - Compara tag D-Cache, **siempre 1 ciclo**
4. **WAIT_DATA_MISS** (1011) - Espera operaciÃ³n con RAM, **RT/WT ciclos**

### SeÃ±ales Actualizadas

**Entradas desde Cache System**:

| SeÃ±al | FunciÃ³n ANTES | FunciÃ³n AHORA |
|-------|---------------|---------------|
| `I_CACHE_HIT` | Opcional (estadÃ­sticas) | **Requerida**: indica hit/miss en 1 ciclo |
| `I_CACHE_READY` | "Dato listo" (ambiguo) | **EspecÃ­fica**: dato listo despuÃ©s de miss (solo relevante si hubo MISS) |
| `D_CACHE_HIT` | Opcional (estadÃ­sticas) | **Requerida**: indica hit/miss en 1 ciclo |
| `D_CACHE_READY` | "Dato listo" (ambiguo) | **EspecÃ­fica**: operaciÃ³n completa despuÃ©s de miss |

**AclaraciÃ³n de semÃ¡ntica**:
- `CACHE_HIT` se evalÃºa **despuÃ©s de 1 ciclo** (comparaciÃ³n de tag en direct-mapped)
- `CACHE_READY` solo es relevante en caso de MISS, indica que la operaciÃ³n con RAM terminÃ³

---

## ðŸ“Š CAMBIOS EN EL FSM

### 1. Diagrama de Estados (Mermaid)

**Agregadas transiciones**:
```mermaid
WAIT_INST_CACHE --> LOAD_INST : I_CACHE_HIT = 1 (1 ciclo)
WAIT_INST_CACHE --> WAIT_INST_MISS : I_CACHE_HIT = 0

WAIT_INST_MISS --> WAIT_INST_MISS : I_CACHE_READY = 0
WAIT_INST_MISS --> LOAD_INST : I_CACHE_READY = 1

WAIT_DATA_CACHE --> CHECK_STACK : D_CACHE_HIT = 1 (1 ciclo)
WAIT_DATA_CACHE --> WAIT_DATA_MISS : D_CACHE_HIT = 0

WAIT_DATA_MISS --> WAIT_DATA_MISS : D_CACHE_READY = 0
WAIT_DATA_MISS --> CHECK_STACK : D_CACHE_READY = 1
```

### 2. Tabla de Transiciones

**Agregadas 8 nuevas filas**:

| Estado Actual       | CondiciÃ³n       | PrÃ³ximo Estado  | Comentario |
| ------------------- | --------------- | --------------- | ---------- |
| WAIT_INST_CACHE ðŸ”µ  | I_CACHE_HIT=1   | LOAD_INST       | Dato listo en 1 ciclo |
| WAIT_INST_CACHE ðŸ”µ  | I_CACHE_HIT=0   | WAIT_INST_MISS  | Cache va a RAM |
| WAIT_INST_MISS ðŸ”µ   | I_CACHE_READY=0 | WAIT_INST_MISS  | Esperando RAM |
| WAIT_INST_MISS ðŸ”µ   | I_CACHE_READY=1 | LOAD_INST       | Dato de RAM listo |
| WAIT_DATA_CACHE ðŸ”µ  | D_CACHE_HIT=1   | CHECK_STACK     | OperaciÃ³n en 1 ciclo |
| WAIT_DATA_CACHE ðŸ”µ  | D_CACHE_HIT=0   | WAIT_DATA_MISS  | Cache va a RAM |
| WAIT_DATA_MISS ðŸ”µ   | D_CACHE_READY=0 | WAIT_DATA_MISS  | Esperando RAM |
| WAIT_DATA_MISS ðŸ”µ   | D_CACHE_READY=1 | CHECK_STACK     | OperaciÃ³n completa |

**Total de transiciones**: 19 (antes) â†’ **33 (ahora)**

### 3. Codificaciones de Estado

**Recodificadas para incluir 4 estados de cachÃ©**:

```
IDLE             = 0000
START_FETCH      = 0001
WAIT_INST_CACHE  = 0010 ðŸ”µ (nuevo: compara tag, 1 ciclo)
WAIT_INST_MISS   = 0011 ðŸ”µ (nuevo: espera RAM, RT ciclos)
WAIT_INST_READ   = 0100 (bypass)
LOAD_INST        = 0101
EXECUTE_INST     = 0110
CHECK_INST       = 0111
START_MEM_WRITE  = 1000
START_MEM_READ   = 1001
WAIT_DATA_CACHE  = 1010 ðŸ”µ (nuevo: compara tag, 1 ciclo)
WAIT_DATA_MISS   = 1011 ðŸ”µ (nuevo: espera RAM, RT/WT ciclos)
WAIT_WRITE       = 1100 (bypass)
WAIT_READ        = 1101 (bypass)
CHECK_STACK      = 1110
HALT_STATE       = 1111
```

**Total**: 16 estados (antes 14), usando 4 bits completos.

### 4. PseudocÃ³digo Actualizado

**ANTES**:
```verilog
WAIT_INST_CACHE:
    if (I_CACHE_READY)
        state <= LOAD_INST;
```

**AHORA**:
```verilog
WAIT_INST_CACHE:
    // DespuÃ©s de 1 ciclo, cachÃ© ya comparÃ³ tag
    if (I_CACHE_HIT == 1'b1)
        state <= LOAD_INST;         // HIT: dato listo inmediato
    else
        state <= WAIT_INST_MISS;    // MISS: ir a buscar a RAM

WAIT_INST_MISS:
    // Esperando que cachÃ© traiga bloque de RAM
    if (I_CACHE_READY)
        state <= LOAD_INST;         // Dato de RAM ya disponible
```

**Lo mismo para Data Cache** (WAIT_DATA_CACHE â†’ WAIT_DATA_MISS).

---

## â±ï¸ TIMING CORREGIDO

### InstrucciÃ³n Normal (solo I-Cache)

#### Cache HIT (95% del tiempo):
```
Ciclo 1: START_FETCH â†’ WAIT_INST_CACHE (I_CACHE_REQ=1)
Ciclo 2: WAIT_INST_CACHE compara tag â†’ I_CACHE_HIT=1 â†’ LOAD_INST
Ciclo 3: LOAD_INST
Ciclo 4: EXECUTE_INST
Ciclo 5: CHECK_INST â†’ START_FETCH

Total: 5 ciclos (vs 6 sin cache, si RT=3)
Mejora: 16% mÃ¡s rÃ¡pido
```

#### Cache MISS (5% del tiempo):
```
Ciclo 1: START_FETCH â†’ WAIT_INST_CACHE (I_CACHE_REQ=1)
Ciclo 2: WAIT_INST_CACHE compara tag â†’ I_CACHE_HIT=0 â†’ WAIT_INST_MISS
Ciclos 3-(RT+2): WAIT_INST_MISS (cachÃ© trae de RAM)
Ciclo RT+2: I_CACHE_READY=1 â†’ LOAD_INST
Ciclo RT+3: LOAD_INST
Ciclo RT+4: EXECUTE_INST
Ciclo RT+5: CHECK_INST â†’ START_FETCH

Total: RT+5 ciclos (vs RT+3 sin cache)
Penalidad: 2 ciclos extra (1 para tag, 1 overhead FSM)
```

### InstrucciÃ³n LW (ambas cachÃ©s)

#### Double HIT (mejor caso):
```
Total: 5 ciclos
  - Fetch: 2 ciclos (I-Cache hit en ciclo 2)
  - Execute: 2 ciclos
  - Memory: 1 ciclo (D-Cache hit en ciclo 5)

vs 11 ciclos sin cache (si RT=3)
Mejora: 54% mÃ¡s rÃ¡pido
```

#### I-HIT + D-MISS:
```
Total: RT+5 ciclos
  - Fetch: 2 ciclos (I-Cache hit)
  - Execute: 2 ciclos
  - Memory: RT+1 ciclos (D-Cache miss, espera en WAIT_DATA_MISS)

vs 2*RT+5 = 11 ciclos sin cache (si RT=3)
Mejora: RT ciclos (50% si RT=3)
```

#### Double MISS (peor caso):
```
Total: 2*RT+7 ciclos
  - Fetch: RT+2 ciclos (I-Cache miss)
  - Execute: 2 ciclos
  - Memory: RT+3 ciclos (D-Cache miss)

vs 2*RT+5 ciclos sin cache
Penalidad: 2 ciclos extra
```

**ConclusiÃ³n importante**: Con double miss, el sistema es **ligeramente mÃ¡s lento** que sin cachÃ©s (2 ciclos de overhead). Por eso el bypass es crÃ­tico para degradaciÃ³n graceful.

---

## ðŸŽ¯ BENEFICIOS DE LA CORRECCIÃ“N

### 1. **Refleja correctamente direct-mapped cache**
- âœ… Tag comparison siempre toma **exactamente 1 ciclo**
- âœ… Estados `WAIT_*_CACHE` duran **siempre 1 ciclo** (predecible)
- âœ… Estados `WAIT_*_MISS` duran **RT/WT ciclos** (acceso a RAM)

### 2. **LÃ³gica de control mÃ¡s clara**
- âœ… FSM distingue explÃ­citamente entre HIT (rÃ¡pido) y MISS (lento)
- âœ… No hay ambigÃ¼edad en duraciÃ³n de estados
- âœ… SeÃ±ales tienen semÃ¡ntica bien definida

### 3. **Timing predecible**
- âœ… HIT: siempre 2 ciclos para fetch (START_FETCH + WAIT_INST_CACHE)
- âœ… MISS: siempre RT+2 ciclos para fetch (+ WAIT_INST_MISS)
- âœ… FÃ¡cil calcular peor caso y mejor caso

### 4. **ImplementaciÃ³n mÃ¡s simple en Logisim**
- âœ… Estados de cachÃ© tienen propÃ³sito Ãºnico y claro
- âœ… Transiciones basadas en seÃ±ales de 1 bit simples (HIT/READY)
- âœ… No hay lÃ³gica combinacional compleja en transiciones

---

## ðŸ“ˆ ESTADÃSTICAS

### Cambios en documentaciÃ³n:

| Aspecto | ANTES | AHORA | Cambio |
|---------|-------|-------|--------|
| Estados totales | 14 | 16 | +2 estados |
| Estados de cachÃ© | 2 | 4 | +2 estados |
| Transiciones | 27 | 33 | +6 transiciones |
| SeÃ±ales de entrada (cache) | 2 opcionales, 2 requeridas | 4 requeridas | Mejor definidas |
| LÃ­neas de pseudocÃ³digo | ~80 | ~100 | +25% mÃ¡s detalle |

### Complejidad del FSM:

- **Bits de estado**: 4 bits (sin cambio, 16 estados posibles)
- **Comparadores adicionales**: +2 (para I_CACHE_HIT y D_CACHE_HIT)
- **Multiplexores adicionales**: +2 (transiciones HIT/MISS)

---

## ðŸ”„ COMPARACIÃ“N: ANTES vs AHORA

### Flujo de Instruction Fetch

**ANTES** (incorrecto/ambiguo):
```
START_FETCH â†’ WAIT_INST_CACHE â†’ [espera indefinida] â†’ LOAD_INST
```
- âŒ No claro cuÃ¡nto dura WAIT_INST_CACHE
- âŒ CACHE_READY significa tanto "hit" como "miss completado"

**AHORA** (correcto):
```
START_FETCH â†’ WAIT_INST_CACHE (1 ciclo) â†’ {
    HIT â†’ LOAD_INST (inmediato)
    MISS â†’ WAIT_INST_MISS (RT ciclos) â†’ LOAD_INST
}
```
- âœ… WAIT_INST_CACHE siempre 1 ciclo
- âœ… CACHE_HIT indica hit/miss
- âœ… CACHE_READY indica solo "miss completado"

### SeÃ±ales de CachÃ©

**ANTES**:
```
I_CACHE_READY: "CachÃ© tiene dato listo (hit o miss completado)"
I_CACHE_HIT: "Opcional, para estadÃ­sticas"
```
- âŒ Ambiguo: Â¿READY=1 en quÃ© ciclo? Â¿Ciclo 1 si hit, ciclo RT si miss?
- âŒ HIT marcado como opcional, pero es crÃ­tico para FSM

**AHORA**:
```
I_CACHE_HIT: "1=hit, 0=miss. Direct-mapped â†’ responde en 1 ciclo" [REQUERIDO]
I_CACHE_READY: "Dato listo despuÃ©s de miss (solo relevante si HIT=0)" [REQUERIDO]
```
- âœ… HIT es la seÃ±al primaria (1 ciclo despuÃ©s de REQ)
- âœ… READY es la seÃ±al secundaria (solo para MISS)
- âœ… Timing completamente especificado

---

## âš ï¸ IMPLICACIONES PARA IMPLEMENTACIÃ“N

### En Logisim (Control Unit):

1. **Agregar 2 nuevos estados**: WAIT_INST_MISS (0011), WAIT_DATA_MISS (1011)
2. **Actualizar lÃ³gica de transiciones**:
   - Desde WAIT_INST_CACHE: comparar `I_CACHE_HIT` (no `I_CACHE_READY`)
   - Desde WAIT_DATA_CACHE: comparar `D_CACHE_HIT` (no `D_CACHE_READY`)
3. **Cambiar pines de entrada**:
   - `I_CACHE_HIT` y `D_CACHE_HIT` ahora son **REQUERIDOS** (no opcionales)
   - `I_CACHE_READY` y `D_CACHE_READY` se usan en estados `WAIT_*_MISS`

### En Logisim (Cache):

La cachÃ© debe generar seÃ±ales correctamente:

```verilog
// Ciclo 1 despuÃ©s de CACHE_REQ:
always @(posedge CLK) begin
    if (CACHE_REQ) begin
        tag_match = (tag == stored_tag) && valid;
        CACHE_HIT = tag_match;  // Disponible en ciclo 1

        if (tag_match) begin
            // HIT: dato ya estÃ¡ disponible
            CACHE_READY = 1;  // Opcional ponerlo a 1
        end
        else begin
            // MISS: iniciar fetch de RAM
            CACHE_READY = 0;
            start_ram_fetch = 1;
        end
    end

    // En ciclos posteriores, si hubo MISS:
    if (ram_fetch_complete) begin
        CACHE_READY = 1;  // SeÃ±alar que dato de RAM estÃ¡ listo
    end
end
```

---

## âœ… VALIDACIÃ“N

### Casos de prueba necesarios:

1. **HIT en I-Cache**: Verificar que `WAIT_INST_CACHE â†’ LOAD_INST` en 2 ciclos totales
2. **MISS en I-Cache**: Verificar que `WAIT_INST_CACHE â†’ WAIT_INST_MISS â†’ LOAD_INST` en RT+2 ciclos
3. **HIT en D-Cache**: Verificar operaciÃ³n LW completa en 1 ciclo de memoria
4. **MISS en D-Cache**: Verificar operaciÃ³n LW completa en RT+1 ciclos de memoria
5. **Double MISS**: Verificar que penalidad es exactamente 2 ciclos vs bypass

---

## ðŸ“ ARCHIVOS MODIFICADOS

1. âœ… **Control Unit.md** - Actualizado completamente:
   - Nuevas seÃ±ales de entrada (I_CACHE_HIT, D_CACHE_HIT requeridas)
   - 4 estados de cachÃ© (WAIT_*_CACHE + WAIT_*_MISS)
   - Tabla de transiciones expandida (33 filas)
   - PseudocÃ³digo con lÃ³gica HIT/MISS explÃ­cita
   - Timing corregido para HIT y MISS separadamente
   - Codificaciones de estado actualizadas (16 estados)

2. âœ… **CORRECCION-FSM-DIRECT-MAPPED-CACHE.md** - Este documento (resumen de correcciÃ³n)

---

## ðŸš€ PRÃ“XIMOS PASOS

1. **Implementar en Logisim**:
   - Actualizar FSM de Control Unit con 16 estados
   - Agregar lÃ³gica de transiciones para HIT/MISS
   - Conectar seÃ±ales I_CACHE_HIT y D_CACHE_HIT como entradas requeridas

2. **Actualizar Cache.md** (si existe):
   - Especificar que cachÃ©s deben generar CACHE_HIT en 1 ciclo
   - Especificar timing de CACHE_READY (solo despuÃ©s de MISS)

3. **Testing**:
   - Test 1: I-Cache HIT (verificar 5 ciclos para ADD)
   - Test 2: I-Cache MISS (verificar RT+5 ciclos para ADD)
   - Test 3: D-Cache HIT en LW (verificar 1 ciclo de memoria)
   - Test 4: D-Cache MISS en LW (verificar RT+1 ciclos de memoria)

---

**Estado**: âœ… CORRECCIÃ“N APLICADA A DOCUMENTACIÃ“N
**Pendiente**: ImplementaciÃ³n en Logisim
**Impacto**: CrÃ­tico - FSM anterior era incorrecto para direct-mapped cache
**Riesgo**: Bajo - CorrecciÃ³n alinea FSM con realidad de hardware direct-mapped

---

**Gracias al usuario por identificar este error crÃ­tico. El FSM ahora refleja correctamente el comportamiento de cachÃ©s direct-mapped con tag comparison en 1 ciclo y distingue claramente entre HIT (rÃ¡pido) y MISS (lento).**
