module TopModule (
  input clk,
  input reset,
  output reg [3:0] q
);

  // Module body - leave empty or add minimal initialization
  // For example:
  // initial begin
  //   q <= 4'b0000;
  // end

endmodule