Fitter report for russian_core
Tue Oct 29 17:48:15 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Oct 29 17:48:15 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; russian_core                                ;
; Top-level Entity Name           ; russian_core                                ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 566 / 41,910 ( 1 % )                        ;
; Total registers                 ; 757                                         ;
; Total pins                      ; 55 / 314 ( 18 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 524,688 / 5,662,720 ( 9 % )                 ;
; Total RAM Blocks                ; 66 / 553 ( 12 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                 ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                 ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processor 3            ;   1.3%      ;
;     Processor 4            ;   1.3%      ;
;     Processor 5            ;   1.1%      ;
;     Processor 6            ;   1.1%      ;
;     Processor 7            ;   1.1%      ;
;     Processor 8            ;   1.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RP2A03:apu|CDIV:MOD_CDIV|DIV1                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|CDIV:MOD_CDIV|DIV1~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH1                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH1~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RP2A03:apu|LFO:MOD_LFO|SOUT[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|LFO:MOD_LFO|SOUT[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RP2A03:apu|LFO:MOD_LFO|SOUT[5]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|LFO:MOD_LFO|SOUT[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[5]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[5]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[1]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[1]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[3]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[3]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[4]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[4]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[5]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[5]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[2]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[2]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[3]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[4]                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[4]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[0]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[0]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[1]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[1]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[4]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[4]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[5]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[5]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[6]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[6]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[7]                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[7]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[0]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[4]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[4]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[6]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|IR[6]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS2LATCH                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS2LATCH~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|FETCHLATCH                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|FETCHLATCH~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY2                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY2~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T7                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T7~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; clock_divider:clkdivider|counter[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; clock_divider:clkdivider|counter[21]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clkdivider|counter[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[0]                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                      ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Location ;                ;              ; HDMI_CLK     ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; HDMI_DE      ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; HDMI_HS      ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; HDMI_I2S0    ; PIN_T13       ; QSF Assignment ;
; Location ;                ;              ; HDMI_LRCLK   ; PIN_T11       ; QSF Assignment ;
; Location ;                ;              ; HDMI_MCLK    ; PIN_U11       ; QSF Assignment ;
; Location ;                ;              ; HDMI_READY   ; PIN_AF26      ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[0]  ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[10] ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[11] ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[12] ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[13] ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[14] ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[15] ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[16] ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[17] ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[18] ; PIN_AH4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[19] ; PIN_AH5       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[1]  ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[20] ; PIN_AH6       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[21] ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[22] ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[23] ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[2]  ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[3]  ; PIN_Y8        ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[4]  ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[5]  ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[6]  ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[7]  ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[8]  ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; HDMI_RGB[9]  ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; HDMI_SCL     ; PIN_U10       ; QSF Assignment ;
; Location ;                ;              ; HDMI_SCLK    ; PIN_T12       ; QSF Assignment ;
; Location ;                ;              ; HDMI_SDA     ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TXINT   ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; HDMI_VS      ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; clk50        ; PIN_V11       ; QSF Assignment ;
+----------+----------------+--------------+--------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1820 ) ; 0.00 % ( 0 / 1820 )        ; 0.00 % ( 0 / 1820 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1820 ) ; 0.00 % ( 0 / 1820 )        ; 0.00 % ( 0 / 1820 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1616 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 186 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/steve/git_repos/school/cen3907/NES_fpga_development/hardware_development/russian/output_files/russian_core.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 566 / 41,910          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 566                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 641 / 41,910          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 243                   ;       ;
;         [b] ALMs used for LUT logic                         ; 286                   ;       ;
;         [c] ALMs used for registers                         ; 112                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 77 / 41,910           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 1                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 92 / 4,191            ; 2 %   ;
;     -- Logic LABs                                           ; 92                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 905                   ;       ;
;     -- 7 input functions                                    ; 8                     ;       ;
;     -- 6 input functions                                    ; 192                   ;       ;
;     -- 5 input functions                                    ; 227                   ;       ;
;     -- 4 input functions                                    ; 172                   ;       ;
;     -- <=3 input functions                                  ; 306                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 94                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 757                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 709 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 48 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 710                   ;       ;
;         -- Routing optimization registers                   ; 47                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 55 / 314              ; 18 %  ;
;     -- Clock pins                                           ; 5 / 8                 ; 63 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 66 / 553              ; 12 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 524,688 / 5,662,720   ; 9 %   ;
; Total block memory implementation bits                      ; 675,840 / 5,662,720   ; 12 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.2% / 1.2% / 1.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 11.5% / 11.6% / 11.1% ;       ;
; Maximum fan-out                                             ; 584                   ;       ;
; Highest non-global fan-out                                  ; 584                   ;       ;
; Total fan-out                                               ; 8635                  ;       ;
; Average fan-out                                             ; 4.44                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 505 / 41910 ( 1 % )   ; 61 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 505                   ; 61                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 560 / 41910 ( 1 % )   ; 81 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 224                   ; 19                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 248                   ; 38                   ; 0                              ;
;         [c] ALMs used for registers                         ; 88                    ; 24                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 57 / 41910 ( < 1 % )  ; 20 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                     ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 81 / 4191 ( 2 % )     ; 12 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 81                    ; 12                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 805                   ; 100                  ; 0                              ;
;     -- 7 input functions                                    ; 7                     ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 173                   ; 19                   ; 0                              ;
;     -- 5 input functions                                    ; 210                   ; 17                   ; 0                              ;
;     -- 4 input functions                                    ; 157                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 258                   ; 48                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 79                    ; 15                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 623 / 83820 ( < 1 % ) ; 86 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 42 / 83820 ( < 1 % )  ; 6 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 624                   ; 86                   ; 0                              ;
;         -- Routing optimization registers                   ; 41                    ; 6                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 53                    ; 0                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 524688                ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 675840                ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 66 / 553 ( 11 % )     ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 1 / 116 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 398                   ; 134                  ; 1                              ;
;     -- Registered Input Connections                         ; 212                   ; 100                  ; 0                              ;
;     -- Output Connections                                   ; 10                    ; 85                   ; 438                            ;
;     -- Registered Output Connections                        ; 8                     ; 85                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 9872                  ; 769                  ; 481                            ;
;     -- Registered Connections                               ; 4651                  ; 547                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 94                   ; 314                            ;
;     -- sld_hub:auto_hub                                     ; 94                    ; 0                    ; 125                            ;
;     -- hard_block:auto_generated_inst                       ; 314                   ; 125                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 51                    ; 43                   ; 6                              ;
;     -- Output Ports                                         ; 35                    ; 60                   ; 11                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 27                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 44                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                            ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk50mhz               ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; debug_addresselect[0]  ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; debug_addresselect[1]  ; W20   ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; debug_addressinput[0]  ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[10] ; AG18  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[11] ; AB26  ; 5B       ; 89           ; 23           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[12] ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[13] ; AG19  ; 4A       ; 70           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[14] ; AA23  ; 5A       ; 89           ; 9            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[15] ; W14   ; 4A       ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[1]  ; AF26  ; 5A       ; 89           ; 4            ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[2]  ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[3]  ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[4]  ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[5]  ; AB4   ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[6]  ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[7]  ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[8]  ; AG20  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_addressinput[9]  ; AH18  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[0]     ; W15   ; 5A       ; 89           ; 8            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[1]     ; AE17  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[2]     ; AF5   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[3]     ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[4]     ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[5]     ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[6]     ; AE20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_datainput[7]     ; AA11  ; 3A       ; 8            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; debug_manualclock      ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; debug_stopclock        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rstn                   ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 164                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; debug_addressoutput[0]  ; AG14  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[10] ; AD23  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[11] ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[12] ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[13] ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[14] ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[15] ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[1]  ; AE6   ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[2]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[3]  ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[4]  ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[5]  ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[6]  ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[7]  ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[8]  ; AD5   ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_addressoutput[9]  ; AE23  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_clk               ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[0]     ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[1]     ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[2]     ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[3]     ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[4]     ; AH22  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[5]     ; AF23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[6]     ; AF25  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_dataoutput[7]     ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 33 / 68 ( 49 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 5 / 7 ( 71 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 6 ( 33 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------------+-------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+-------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A23      ; 374        ; 7A             ; ^HPS_nRST               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4            ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                   ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; debug_datainput[7]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; debug_addressoutput[15] ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; debug_dataoutput[2]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; debug_addressinput[14]  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0               ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; debug_addressinput[5]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck     ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3        ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; debug_addressoutput[6]  ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; debug_addressinput[11]  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB27     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2        ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1        ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms     ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; debug_addressoutput[5]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; debug_addressoutput[13] ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; debug_clk               ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0               ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD1      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; debug_addressoutput[8]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; debug_addressoutput[4]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; debug_addressoutput[3]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; debug_addressoutput[10] ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                  ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; debug_addressinput[12]  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0               ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; debug_addressoutput[1]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE16     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; debug_datainput[1]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; debug_datainput[6]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; debug_dataoutput[1]     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; debug_addressoutput[9]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; debug_addressoutput[2]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; debug_datainput[2]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; debug_datainput[3]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0               ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF16     ;            ; 4A             ; VREFB4AN0               ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; debug_dataoutput[0]     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; debug_dataoutput[5]     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; debug_dataoutput[6]     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 212        ; 5A             ; debug_addressinput[1]   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; debug_datainput[4]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG1      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; debug_addressoutput[0]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; debug_addressinput[10]  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; debug_addressinput[13]  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; debug_addressinput[8]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; debug_dataoutput[3]     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; debug_addressinput[4]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH8      ; 137        ; 4A             ; debug_addressinput[7]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; debug_addressinput[0]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; debug_datainput[5]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; debug_manualclock       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; debug_addressinput[2]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; debug_addressinput[9]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; debug_dataoutput[4]     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; debug_addressinput[3]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; debug_dataoutput[7]     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; debug_addressinput[6]   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;                ; RREF                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B10      ;            ; 7C             ; VCCIO7C_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ;            ; 7B             ; VCCIO7B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; B25      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; B27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; debug_addressoutput[12] ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ;            ; 7A             ; VCCIO7A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C22      ; 380        ; 7A             ; ^HPS_TRST               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C25      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C27      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ;            ; 7D             ; VCCIO7D_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                  ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0               ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 458        ; 8A             ; debug_addressoutput[11] ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7A             ; VCCIO7A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS     ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0               ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E6       ; 542        ; 9A             ; ^nCE                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ; 7B             ; VCCPD7B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F6       ; 547        ; 9A             ; ^GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS           ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G5       ;            ; 7D             ; VCCIO7D_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G24      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                  ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ;            ; 7B             ; VCCIO7B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ;            ; 6B             ; VCCIO6B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T1       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T9       ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T21      ;            ; 6B             ; VCCIO6B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ;            ; 6B             ; VCCIO6B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U17      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                 ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ;            ; --             ; VCC                     ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V11      ; 114        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V16      ; 225        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V26      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi     ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; debug_addressoutput[7]  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; debug_addressinput[15]  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; debug_datainput[0]      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W16      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; debug_addresselect[1]   ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; debug_addresselect[0]   ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; debug_stopclock         ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ;            ; 6B             ; VCCIO6B_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo     ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                  ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y12      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; clk50mhz                ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT          ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; debug_addressoutput[14] ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; rstn                    ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                     ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT          ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
+----------+------------+----------------+-------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+-------------------------+-------------------------------+
; Pin Name                ; Reason                        ;
+-------------------------+-------------------------------+
; debug_addressinput[0]   ; Incomplete set of assignments ;
; debug_addressinput[1]   ; Incomplete set of assignments ;
; debug_addressinput[2]   ; Incomplete set of assignments ;
; debug_addressinput[3]   ; Incomplete set of assignments ;
; debug_addressinput[4]   ; Incomplete set of assignments ;
; debug_addressinput[5]   ; Incomplete set of assignments ;
; debug_addressinput[6]   ; Incomplete set of assignments ;
; debug_addressinput[7]   ; Incomplete set of assignments ;
; debug_addressinput[8]   ; Incomplete set of assignments ;
; debug_addressinput[9]   ; Incomplete set of assignments ;
; debug_addressinput[10]  ; Incomplete set of assignments ;
; debug_addressinput[11]  ; Incomplete set of assignments ;
; debug_addressinput[12]  ; Incomplete set of assignments ;
; debug_addressinput[13]  ; Incomplete set of assignments ;
; debug_addressinput[14]  ; Incomplete set of assignments ;
; debug_addressinput[15]  ; Incomplete set of assignments ;
; debug_datainput[0]      ; Incomplete set of assignments ;
; debug_datainput[1]      ; Incomplete set of assignments ;
; debug_datainput[2]      ; Incomplete set of assignments ;
; debug_datainput[3]      ; Incomplete set of assignments ;
; debug_datainput[4]      ; Incomplete set of assignments ;
; debug_datainput[5]      ; Incomplete set of assignments ;
; debug_datainput[6]      ; Incomplete set of assignments ;
; debug_datainput[7]      ; Incomplete set of assignments ;
; debug_addresselect[0]   ; Incomplete set of assignments ;
; debug_addresselect[1]   ; Incomplete set of assignments ;
; debug_addressoutput[0]  ; Incomplete set of assignments ;
; debug_addressoutput[1]  ; Incomplete set of assignments ;
; debug_addressoutput[2]  ; Incomplete set of assignments ;
; debug_addressoutput[3]  ; Incomplete set of assignments ;
; debug_addressoutput[4]  ; Incomplete set of assignments ;
; debug_addressoutput[5]  ; Incomplete set of assignments ;
; debug_addressoutput[6]  ; Incomplete set of assignments ;
; debug_addressoutput[7]  ; Incomplete set of assignments ;
; debug_addressoutput[8]  ; Incomplete set of assignments ;
; debug_addressoutput[9]  ; Incomplete set of assignments ;
; debug_addressoutput[10] ; Incomplete set of assignments ;
; debug_addressoutput[11] ; Incomplete set of assignments ;
; debug_addressoutput[12] ; Incomplete set of assignments ;
; debug_addressoutput[13] ; Incomplete set of assignments ;
; debug_addressoutput[14] ; Incomplete set of assignments ;
; debug_addressoutput[15] ; Incomplete set of assignments ;
; debug_dataoutput[0]     ; Incomplete set of assignments ;
; debug_dataoutput[1]     ; Incomplete set of assignments ;
; debug_dataoutput[2]     ; Incomplete set of assignments ;
; debug_dataoutput[3]     ; Incomplete set of assignments ;
; debug_dataoutput[4]     ; Incomplete set of assignments ;
; debug_dataoutput[5]     ; Incomplete set of assignments ;
; debug_dataoutput[6]     ; Incomplete set of assignments ;
; debug_dataoutput[7]     ; Incomplete set of assignments ;
; debug_clk               ; Incomplete set of assignments ;
; rstn                    ; Incomplete set of assignments ;
; debug_stopclock         ; Incomplete set of assignments ;
; debug_manualclock       ; Incomplete set of assignments ;
; clk50mhz                ; Incomplete set of assignments ;
; debug_addressinput[0]   ; Missing location assignment   ;
; debug_addressinput[1]   ; Missing location assignment   ;
; debug_addressinput[2]   ; Missing location assignment   ;
; debug_addressinput[3]   ; Missing location assignment   ;
; debug_addressinput[4]   ; Missing location assignment   ;
; debug_addressinput[5]   ; Missing location assignment   ;
; debug_addressinput[6]   ; Missing location assignment   ;
; debug_addressinput[7]   ; Missing location assignment   ;
; debug_addressinput[8]   ; Missing location assignment   ;
; debug_addressinput[9]   ; Missing location assignment   ;
; debug_addressinput[10]  ; Missing location assignment   ;
; debug_addressinput[11]  ; Missing location assignment   ;
; debug_addressinput[12]  ; Missing location assignment   ;
; debug_addressinput[13]  ; Missing location assignment   ;
; debug_addressinput[14]  ; Missing location assignment   ;
; debug_addressinput[15]  ; Missing location assignment   ;
; debug_datainput[0]      ; Missing location assignment   ;
; debug_datainput[1]      ; Missing location assignment   ;
; debug_datainput[2]      ; Missing location assignment   ;
; debug_datainput[3]      ; Missing location assignment   ;
; debug_datainput[4]      ; Missing location assignment   ;
; debug_datainput[5]      ; Missing location assignment   ;
; debug_datainput[6]      ; Missing location assignment   ;
; debug_datainput[7]      ; Missing location assignment   ;
+-------------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                     ;
+------------------------------------------------------------------------------------------+----------------------------+
;                                                                                          ;                            ;
+------------------------------------------------------------------------------------------+----------------------------+
; clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                      ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                           ; none                       ;
;     -- PLL Bandwidth                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                           ; 400000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                 ; 945.0 MHz                  ;
;     -- PLL Operation Mode                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                 ; 84.656084 MHz              ;
;     -- PLL Enable                                                                        ; On                         ;
;     -- PLL Fractional Division                                                           ; N/A                        ;
;     -- M Counter                                                                         ; 189                        ;
;     -- N Counter                                                                         ; 10                         ;
;     -- PLL Refclk Select                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                           ; N/A                        ;
;             -- CORECLKIN source                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                           ; clk50mhz~input             ;
;             -- CLKIN(1) source                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                ;                            ;
;         -- clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                    ; 21.477272 MHz              ;
;             -- Output Clock Location                                                     ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                    ; Off                        ;
;             -- Duty Cycle                                                                ; 50.0000                    ;
;             -- Phase Shift                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                 ; 44                         ;
;             -- C Counter PH Mux PRST                                                     ; 0                          ;
;             -- C Counter PRST                                                            ; 1                          ;
;                                                                                          ;                            ;
+------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                      ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |russian_core                                                                                                                           ; 565.5 (1.5)          ; 640.0 (1.5)                      ; 75.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 905 (3)             ; 757 (0)                   ; 0 (0)         ; 524688            ; 66    ; 0          ; 55   ; 0            ; |russian_core                                                                                                                                                                                                                                                                                                                                            ; russian_core                      ; work         ;
;    |MemController:memory_controller|                                                                                                    ; 7.8 (7.8)            ; 9.5 (9.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|MemController:memory_controller                                                                                                                                                                                                                                                                                                            ; MemController                     ; work         ;
;    |RP2A03:apu|                                                                                                                         ; 416.5 (2.2)          ; 457.5 (3.7)                      ; 41.5 (1.5)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 653 (7)             ; 582 (0)                   ; 0 (0)         ; 400               ; 2     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu                                                                                                                                                                                                                                                                                                                                 ; RP2A03                            ; work         ;
;       |CDIV:MOD_CDIV|                                                                                                                   ; 4.8 (4.8)            ; 5.7 (5.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|CDIV:MOD_CDIV                                                                                                                                                                                                                                                                                                                   ; CDIV                              ; work         ;
;       |DPCM_CHANNEL:MOD_DPCM_CHANNEL|                                                                                                   ; 64.7 (64.7)          ; 76.6 (76.6)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 114 (114)                 ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL                                                                                                                                                                                                                                                                                                   ; DPCM_CHANNEL                      ; work         ;
;          |DPCM_TABLE:MOD_DPCM_TABLE|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE                                                                                                                                                                                                                                                                         ; DPCM_TABLE                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component                                                                                                                                                                                                                                         ; altsyncram                        ; work         ;
;                |altsyncram_9pd1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_9pd1:auto_generated                                                                                                                                                                                                          ; altsyncram_9pd1                   ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_RND|                                                                                               ; 12.5 (12.5)          ; 13.2 (13.2)                      ; 1.1 (1.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 15 (15)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND                                                                                                                                                                                                                                                                                               ; LENGTH_COUNTER                    ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_SQA|                                                                                               ; 11.9 (11.9)          ; 12.6 (12.6)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA                                                                                                                                                                                                                                                                                               ; LENGTH_COUNTER                    ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_SQB|                                                                                               ; 11.6 (11.6)          ; 12.9 (12.9)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB                                                                                                                                                                                                                                                                                               ; LENGTH_COUNTER                    ; work         ;
;       |LENGTH_COUNTER:LENGTH_COUNTER_TRI|                                                                                               ; 11.3 (11.3)          ; 12.4 (12.4)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI                                                                                                                                                                                                                                                                                               ; LENGTH_COUNTER                    ; work         ;
;       |LENGTH_TABLE:MOD_LENGTH_TABLE|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE                                                                                                                                                                                                                                                                                                   ; LENGTH_TABLE                      ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                   ; altsyncram                        ; work         ;
;             |altsyncram_60e1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_60e1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_60e1                   ; work         ;
;       |LFO:MOD_LFO|                                                                                                                     ; 20.3 (20.3)          ; 21.3 (21.3)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|LFO:MOD_LFO                                                                                                                                                                                                                                                                                                                     ; LFO                               ; work         ;
;       |MOS6502_WBCD:MOD_MOS6502_WBCD|                                                                                                   ; 233.7 (25.3)         ; 251.5 (30.4)                     ; 17.8 (5.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 402 (12)            ; 293 (68)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD                                                                                                                                                                                                                                                                                                   ; MOS6502_WBCD                      ; work         ;
;          |ALU:MOD_ALU|                                                                                                                  ; 23.7 (23.7)          ; 23.8 (23.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |BUS_MUX:MOD_BUS_MUX|                                                                                                          ; 41.6 (41.6)          ; 48.5 (48.5)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|BUS_MUX:MOD_BUS_MUX                                                                                                                                                                                                                                                                               ; BUS_MUX                           ; work         ;
;          |DECODER:MOD_DECODER|                                                                                                          ; 10.4 (10.4)          ; 10.8 (10.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|DECODER:MOD_DECODER                                                                                                                                                                                                                                                                               ; DECODER                           ; work         ;
;          |EXTRA_COUNTER:MOD_EXTRA_COUNTER|                                                                                              ; 4.8 (4.8)            ; 4.9 (4.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER                                                                                                                                                                                                                                                                   ; EXTRA_COUNTER                     ; work         ;
;          |PC:MOD_PC|                                                                                                                    ; 18.1 (18.1)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC                                                                                                                                                                                                                                                                                         ; PC                                ; work         ;
;          |PREDECODE_IR:MOD_PREDECODE_IR|                                                                                                ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR                                                                                                                                                                                                                                                                     ; PREDECODE_IR                      ; work         ;
;          |RANDOM_LOGIC:MOD_RANDOM_LOGIC|                                                                                                ; 104.3 (0.0)          ; 108.9 (0.0)                      ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 124 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC                                                                                                                                                                                                                                                                     ; RANDOM_LOGIC                      ; work         ;
;             |ALU_SETUP:MOD_ALU_SETUP|                                                                                                   ; 23.4 (23.4)          ; 25.4 (25.4)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP                                                                                                                                                                                                                                             ; ALU_SETUP                         ; work         ;
;             |BUS_CONTROL:MOD_BUS_CONTROL|                                                                                               ; 15.7 (15.7)          ; 16.7 (16.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL                                                                                                                                                                                                                                         ; BUS_CONTROL                       ; work         ;
;             |DISPATCH:MOD_DISPATCH|                                                                                                     ; 21.4 (21.4)          ; 21.4 (21.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH                                                                                                                                                                                                                                               ; DISPATCH                          ; work         ;
;             |FLAGS:MOD_FLAGS|                                                                                                           ; 16.2 (16.2)          ; 18.1 (18.1)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS                                                                                                                                                                                                                                                     ; FLAGS                             ; work         ;
;             |INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|                                                                                   ; 4.4 (4.4)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL                                                                                                                                                                                                                             ; INT_RESET_CONTROL                 ; work         ;
;             |PC_SETUP:MOD_PC_SETUP|                                                                                                     ; 6.0 (6.0)            ; 6.8 (6.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP                                                                                                                                                                                                                                               ; PC_SETUP                          ; work         ;
;             |REGS_CONTROL:MOD_REGS_CONTROL|                                                                                             ; 15.5 (15.5)          ; 15.6 (15.6)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL                                                                                                                                                                                                                                       ; REGS_CONTROL                      ; work         ;
;       |NOISE_CHANNEL:MOD_NOISE_CHANNEL|                                                                                                 ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|NOISE_CHANNEL:MOD_NOISE_CHANNEL                                                                                                                                                                                                                                                                                                 ; NOISE_CHANNEL                     ; work         ;
;          |ENVELOPE_GEN:MOD_ENVELOPE_GEN|                                                                                                ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN                                                                                                                                                                                                                                                                   ; ENVELOPE_GEN                      ; work         ;
;       |REG_SEL:MOD_REG_SEL|                                                                                                             ; 13.2 (13.2)          ; 13.5 (13.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|REG_SEL:MOD_REG_SEL                                                                                                                                                                                                                                                                                                             ; REG_SEL                           ; work         ;
;       |SPRITE_DMA:MOD_SPRITE_DMA|                                                                                                       ; 26.8 (26.8)          ; 30.5 (30.5)                      ; 3.7 (3.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 38 (38)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA                                                                                                                                                                                                                                                                                                       ; SPRITE_DMA                        ; work         ;
;       |SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|                                                                                             ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A                                                                                                                                                                                                                                                                                             ; SQUARE_CHANNEL                    ; work         ;
;          |ENVELOPE_GEN:MOD_ENVELOPE_GEN|                                                                                                ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN                                                                                                                                                                                                                                                               ; ENVELOPE_GEN                      ; work         ;
;       |SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|                                                                                             ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B                                                                                                                                                                                                                                                                                             ; SQUARE_CHANNEL                    ; work         ;
;          |ENVELOPE_GEN:MOD_ENVELOPE_GEN|                                                                                                ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN                                                                                                                                                                                                                                                               ; ENVELOPE_GEN                      ; work         ;
;       |TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|                                                                                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|RP2A03:apu|TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL                                                                                                                                                                                                                                                                                           ; TRIANGLE_CHANNEL                  ; work         ;
;    |clkpll_0002:nesclk|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|clkpll_0002:nesclk                                                                                                                                                                                                                                                                                                                         ; clkpll_0002                       ; clkpll       ;
;       |altera_pll:altera_pll_i|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|clkpll_0002:nesclk|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                 ; altera_pll                        ; work         ;
;    |clock_divider:clkdivider|                                                                                                           ; 20.5 (20.5)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|clock_divider:clkdivider                                                                                                                                                                                                                                                                                                                   ; clock_divider                     ; work         ;
;    |game_ram:cartridge|                                                                                                                 ; 58.2 (0.0)           ; 70.0 (0.0)                       ; 12.3 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 51 (0)                    ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge                                                                                                                                                                                                                                                                                                                         ; game_ram                          ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 58.2 (0.0)           ; 70.0 (0.0)                       ; 12.3 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 51 (0)                    ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                         ; altsyncram                        ; work         ;
;          |altsyncram_dir1:auto_generated|                                                                                               ; 58.2 (0.0)           ; 70.0 (0.0)                       ; 12.3 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 51 (0)                    ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated                                                                                                                                                                                                                                                          ; altsyncram_dir1                   ; work         ;
;             |altsyncram_cth2:altsyncram1|                                                                                               ; 13.0 (1.0)           ; 15.5 (1.5)                       ; 2.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 4 (4)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1                                                                                                                                                                                                                              ; altsyncram_cth2                   ; work         ;
;                |decode_61a:rden_decode_b|                                                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b                                                                                                                                                                                                     ; decode_61a                        ; work         ;
;                |decode_dla:decode4|                                                                                                     ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode4                                                                                                                                                                                                           ; decode_dla                        ; work         ;
;                |decode_dla:decode5|                                                                                                     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5                                                                                                                                                                                                           ; decode_dla                        ; work         ;
;                |decode_dla:rden_decode_a|                                                                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:rden_decode_a                                                                                                                                                                                                     ; decode_dla                        ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 45.1 (35.8)          ; 54.5 (44.8)                      ; 9.8 (9.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 72 (55)             ; 47 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 9.3 (9.3)            ; 9.7 (9.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                             ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 61.0 (0.5)           ; 81.0 (0.5)                       ; 20.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (1)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 60.5 (0.0)           ; 80.5 (0.0)                       ; 20.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 60.5 (0.0)           ; 80.5 (0.0)                       ; 20.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 60.5 (1.8)           ; 80.5 (2.5)                       ; 20.0 (0.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (1)              ; 92 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 58.8 (0.0)           ; 78.0 (0.0)                       ; 19.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 58.8 (39.6)          ; 78.0 (54.7)                      ; 19.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (65)             ; 87 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.8 (8.8)            ; 11.2 (11.2)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.3 (10.3)          ; 12.1 (12.1)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |russian_core|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                    ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; debug_addressinput[0]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[2]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[3]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[4]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[5]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[6]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[7]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[8]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[9]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[10]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[11]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[12]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[13]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[14]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressinput[15]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[0]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[1]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[2]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[4]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[5]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[6]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_datainput[7]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addresselect[0]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addresselect[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_addressoutput[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_addressoutput[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_dataoutput[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug_clk               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rstn                    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_stopclock         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug_manualclock       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk50mhz                ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------+-------------------+---------+
; debug_addressinput[0]                                                            ;                   ;         ;
; debug_addressinput[1]                                                            ;                   ;         ;
; debug_addressinput[2]                                                            ;                   ;         ;
; debug_addressinput[3]                                                            ;                   ;         ;
; debug_addressinput[4]                                                            ;                   ;         ;
; debug_addressinput[5]                                                            ;                   ;         ;
; debug_addressinput[6]                                                            ;                   ;         ;
; debug_addressinput[7]                                                            ;                   ;         ;
; debug_addressinput[8]                                                            ;                   ;         ;
; debug_addressinput[9]                                                            ;                   ;         ;
; debug_addressinput[10]                                                           ;                   ;         ;
; debug_addressinput[11]                                                           ;                   ;         ;
; debug_addressinput[12]                                                           ;                   ;         ;
; debug_addressinput[13]                                                           ;                   ;         ;
; debug_addressinput[14]                                                           ;                   ;         ;
; debug_addressinput[15]                                                           ;                   ;         ;
; debug_datainput[0]                                                               ;                   ;         ;
; debug_datainput[1]                                                               ;                   ;         ;
; debug_datainput[2]                                                               ;                   ;         ;
; debug_datainput[3]                                                               ;                   ;         ;
; debug_datainput[4]                                                               ;                   ;         ;
; debug_datainput[5]                                                               ;                   ;         ;
; debug_datainput[6]                                                               ;                   ;         ;
; debug_datainput[7]                                                               ;                   ;         ;
; debug_addresselect[0]                                                            ;                   ;         ;
; debug_addresselect[1]                                                            ;                   ;         ;
; rstn                                                                             ;                   ;         ;
;      - clock_divider:clkdivider|out                                              ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[23]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[6]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[5]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[4]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[3]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[2]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[1]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[18]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[27]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[26]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[25]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[24]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[22]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[21]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[20]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[19]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[0]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[17]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[16]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[15]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[14]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[13]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[12]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[11]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[10]                                      ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[9]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[8]                                       ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[7]                                       ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[7]                              ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[0]                      ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[1]                      ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_REG1                  ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[0]                              ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[1]                              ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[2]                              ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[2]                      ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[3]                              ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[4]                              ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[5]                              ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|SPRA[6]                              ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[2]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[3]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[4]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[5]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[2]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[14]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[0]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[3]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[1]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[1]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[9]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[13]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[8]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[11]                     ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[7]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[8]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[10]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[7]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[4]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[11]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[9]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[10]                     ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[6]                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[5]                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[12]                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[6]                      ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[7]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[7]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[7]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[7]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[6]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[5]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[4]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[3]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[2]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[1]                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[0]                     ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB~0                        ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF~0                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~0                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|always0~0                        ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|always0~1                            ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~0                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~1                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~2                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~3                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~4                          ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DSLOAD~1                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A~5                          ; 1                 ; 0       ;
;      - RP2A03:apu|CDIV:MOD_CDIV|nACLK2                                           ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|STOP_DMA_FF~1                        ; 1                 ; 0       ;
;      - RP2A03:apu|CDIV:MOD_CDIV|nACLK2~0                                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_START_FF~0                   ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF~0                     ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF~1                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN~1                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~1                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~2                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT~3                       ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_FF~0                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_FF~1                  ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~1                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STOP_FF~1                    ; 1                 ; 0       ;
;      - RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF~0                       ; 1                 ; 0       ;
;      - RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|INT_FLAG_FF~1                                      ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF~2                     ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~1                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~2                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~3                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~4                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~5                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~6                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~9                                            ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~10                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~11                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~12                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~13                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~14                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~15                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~16                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|LFSR1~17                                           ; 1                 ; 0       ;
;      - RP2A03:apu|LFO:MOD_LFO|CLEAR_FF~0                                         ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|always0~0                    ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~3                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~6                         ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~10                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~12                        ; 1                 ; 0       ;
;      - RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~15                        ; 1                 ; 0       ;
;      - clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[21]~DUPLICATE                            ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[4]~DUPLICATE                             ; 1                 ; 0       ;
;      - clock_divider:clkdivider|counter[1]~DUPLICATE                             ; 1                 ; 0       ;
; debug_stopclock                                                                  ;                   ;         ;
;      - comb~0                                                                    ; 0                 ; 0       ;
; debug_manualclock                                                                ;                   ;         ;
;      - comb~0                                                                    ; 1                 ; 0       ;
; clk50mhz                                                                         ;                   ;         ;
+----------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; MemController:memory_controller|r_en~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y14_N21       ; 64      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|CDIV:MOD_CDIV|ACLK1~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X50_Y13_N6         ; 122     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|CDIV:MOD_CDIV|DIV0                                                                                                                                                                                                                                                                                                                              ; FF_X51_Y15_N14             ; 342     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|CDIV:MOD_CDIV|M2                                                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y14_N57        ; 64      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|CDIV:MOD_CDIV|nACLK2                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X52_Y11_N15       ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1~15                                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y16_N51        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF~2                                                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y13_N27        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DSLOAD~1                                                                                                                                                                                                                                                                                                          ; LABCELL_X50_Y13_N39        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|always0~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y13_N3         ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_RND|always0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y15_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQA|always0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y15_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_SQB|always0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y15_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|LENGTH_COUNTER:LENGTH_COUNTER_TRI|always0~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y11_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|always0~0                                                                                                                                                                                                                                                                                             ; MLABCELL_X59_Y17_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|DOUT[0]~17                                                                                                                                                                                                                                                                                                        ; MLABCELL_X52_Y13_N18       ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|PREDECODE_IR:MOD_PREDECODE_IR|always0~0                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y18_N21        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADD~0                                                                                                                                                                                                                                                     ; LABCELL_X60_Y18_N51        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_AC~0                                                                                                                                                                                                                                                 ; LABCELL_X50_Y17_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY                                                                                                                                                                                                                                                        ; FF_X55_Y16_N8              ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_S~0                                                                                                                                                                                                                                                ; LABCELL_X55_Y16_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_X~0                                                                                                                                                                                                                                                ; LABCELL_X50_Y17_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_Y~0                                                                                                                                                                                                                                                ; MLABCELL_X52_Y19_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|always0~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y16_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|MOS6502_WBCD:MOD_MOS6502_WBCD|always0~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X55_Y16_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4003~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N36        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4007~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N30        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W400B~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N24        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W400F~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N39        ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4010~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N18        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4012~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4013~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4014~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|REG_SEL:MOD_REG_SEL|W4017~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y14_N54        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|always0~1                                                                                                                                                                                                                                                                                                             ; MLABCELL_X52_Y13_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 207     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clock_divider:clkdivider|Equal0~5                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y18_N30       ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y14_N15       ; 584     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b|w_anode1001w[3]~0                                                                                                                                                                                                   ; LABCELL_X7_Y3_N24          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b|w_anode1012w[3]~0                                                                                                                                                                                                   ; MLABCELL_X6_Y3_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b|w_anode1034w[3]~0                                                                                                                                                                                                   ; MLABCELL_X6_Y3_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b|w_anode950w[3]                                                                                                                                                                                                      ; MLABCELL_X6_Y3_N51         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b|w_anode968w[3]~0                                                                                                                                                                                                    ; MLABCELL_X6_Y3_N39         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b|w_anode979w[3]~0                                                                                                                                                                                                    ; MLABCELL_X6_Y3_N45         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_61a:rden_decode_b|w_anode990w[3]~0                                                                                                                                                                                                    ; MLABCELL_X6_Y3_N3          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode4|w_anode862w[3]~0                                                                                                                                                                                                          ; LABCELL_X45_Y13_N21        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode4|w_anode879w[3]~0                                                                                                                                                                                                          ; LABCELL_X45_Y13_N6         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode4|w_anode889w[3]~0                                                                                                                                                                                                          ; LABCELL_X45_Y13_N57        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode4|w_anode899w[3]~0                                                                                                                                                                                                          ; LABCELL_X45_Y13_N24        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode862w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N48         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode879w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N54         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode889w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N0          ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode899w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N57         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode909w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N36         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode919w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N18         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode929w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N12         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode929w[3]~0                                                                                                                                                                                                          ; MLABCELL_X6_Y3_N15         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:decode5|w_anode939w[3]                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N6          ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:rden_decode_a|w_anode862w[3]~0                                                                                                                                                                                                    ; LABCELL_X45_Y13_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:rden_decode_a|w_anode879w[3]~0                                                                                                                                                                                                    ; LABCELL_X45_Y13_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:rden_decode_a|w_anode889w[3]~0                                                                                                                                                                                                    ; LABCELL_X45_Y13_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|decode_dla:rden_decode_a|w_anode899w[3]~0                                                                                                                                                                                                    ; LABCELL_X45_Y13_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                    ; LABCELL_X4_Y2_N54          ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X4_Y2_N3           ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                    ; MLABCELL_X3_Y2_N30         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]~0                                                                                                                                                                                                                         ; LABCELL_X4_Y2_N39          ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~4                                                                                                                                                                                                                          ; LABCELL_X4_Y2_N18          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                                                ; LABCELL_X4_Y2_N0           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                                           ; MLABCELL_X3_Y2_N9          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rstn                                                                                                                                                                                                                                                                                                                                                       ; PIN_Y24                    ; 164     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y3_N41               ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]~5                      ; LABCELL_X1_Y2_N15          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X2_Y2_N27          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y2_N9           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X3_Y3_N26               ; 19      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X2_Y3_N57          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X3_Y3_N41               ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X1_Y3_N21          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; MLABCELL_X3_Y4_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; MLABCELL_X3_Y4_N15         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X3_Y4_N6          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y4_N17               ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y4_N35               ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y3_N11               ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y4_N6           ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y4_N44               ; 30      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; MLABCELL_X3_Y3_N27         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                            ;
+-----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                      ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 32      ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------+------------------------+
; Name   ; Fan-Out                ;
+--------+------------------------+
; comb~0 ; 584                    ;
+--------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                         ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF              ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; RP2A03:apu|DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_9pd1:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; Single Clock ; 32           ; 9            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 288    ; 16                          ; 9                           ; --                          ; --                          ; 144                 ; 1           ; 0     ; DPCM_TABLE.mif   ; M10K_X49_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; RP2A03:apu|LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_60e1:auto_generated|ALTSYNCRAM                           ; AUTO ; ROM            ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1           ; 0     ; LENGTH_TABLE.mif ; M10K_X49_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ALTSYNCRAM                     ; AUTO ; True Dual Port ; Dual Clocks  ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 65536                       ; 8                           ; 65536                       ; 8                           ; 524288              ; 64          ; 0     ; ../prog_rom.mif  ; M10K_X5_Y2_N0, M10K_X5_Y1_N0, M10K_X14_Y9_N0, M10K_X14_Y1_N0, M10K_X5_Y9_N0, M10K_X14_Y7_N0, M10K_X14_Y6_N0, M10K_X5_Y10_N0, M10K_X14_Y13_N0, M10K_X14_Y4_N0, M10K_X14_Y14_N0, M10K_X14_Y3_N0, M10K_X14_Y11_N0, M10K_X14_Y10_N0, M10K_X14_Y8_N0, M10K_X14_Y12_N0, M10K_X38_Y3_N0, M10K_X38_Y1_N0, M10K_X38_Y5_N0, M10K_X41_Y3_N0, M10K_X38_Y7_N0, M10K_X41_Y7_N0, M10K_X41_Y5_N0, M10K_X38_Y8_N0, M10K_X5_Y13_N0, M10K_X5_Y5_N0, M10K_X26_Y10_N0, M10K_X5_Y4_N0, M10K_X5_Y14_N0, M10K_X5_Y11_N0, M10K_X26_Y6_N0, M10K_X5_Y12_N0, M10K_X26_Y2_N0, M10K_X14_Y2_N0, M10K_X5_Y3_N0, M10K_X26_Y1_N0, M10K_X5_Y6_N0, M10K_X5_Y7_N0, M10K_X26_Y8_N0, M10K_X5_Y8_N0, M10K_X38_Y4_N0, M10K_X38_Y2_N0, M10K_X41_Y4_N0, M10K_X41_Y2_N0, M10K_X38_Y6_N0, M10K_X41_Y9_N0, M10K_X41_Y6_N0, M10K_X38_Y9_N0, M10K_X26_Y5_N0, M10K_X26_Y3_N0, M10K_X26_Y11_N0, M10K_X41_Y1_N0, M10K_X38_Y13_N0, M10K_X38_Y10_N0, M10K_X41_Y8_N0, M10K_X26_Y12_N0, M10K_X26_Y13_N0, M10K_X14_Y5_N0, M10K_X14_Y15_N0, M10K_X26_Y4_N0, M10K_X26_Y14_N0, M10K_X38_Y11_N0, M10K_X26_Y7_N0, M10K_X26_Y9_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 4,153 / 289,320 ( 1 % )   ;
; C12 interconnects                           ; 69 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 1,237 / 119,108 ( 1 % )   ;
; C4 interconnects                            ; 766 / 56,300 ( 1 % )      ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 200 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 421 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 180 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 188 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 1,493 / 130,992 ( 1 % )   ;
; R6 interconnects                            ; 2,656 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 1 / 360 ( < 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass              ; 31           ; 0            ; 31           ; 0            ; 0            ; 59        ; 31           ; 0            ; 59        ; 59        ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable      ; 28           ; 59           ; 28           ; 59           ; 59           ; 0         ; 28           ; 59           ; 0         ; 0         ; 59           ; 34           ; 59           ; 59           ; 59           ; 59           ; 34           ; 59           ; 59           ; 59           ; 59           ; 34           ; 59           ; 59           ; 59           ; 59           ; 59           ; 59           ;
; Total Fail              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; debug_addressinput[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressinput[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_datainput[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addresselect[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addresselect[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[2]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[3]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[4]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[5]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[6]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[7]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[8]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[9]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[10] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[11] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[12] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[13] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[14] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_addressoutput[15] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_dataoutput[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_clk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rstn                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_stopclock         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_manualclock       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk50mhz                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 1355.1            ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.976             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.596             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.596             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.596             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; 1.558             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; 1.496             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; 1.467             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.426             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.332             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.312             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; 1.304             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.292             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.289             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.286             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.286             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.286             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.286             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.263             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                                                                                          ; 1.257             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; 1.255             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                                          ; 1.254             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 1.254             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 1.253             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 1.253             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                                          ; 1.248             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                                          ; 1.248             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.243             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                ; 1.240             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 1.235             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.233             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                ; 1.225             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                ; 1.224             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.223             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.185             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                                          ; 1.181             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.171             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; 1.171             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 1.171             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; 1.170             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; 1.170             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.169             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.163             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; 1.154             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 1.153             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 1.148             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; 1.141             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[14]                                                                                                                                                                                                                         ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[1]                                                                                                                                                                                                                           ; 1.130             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                           ; 1.126             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.115             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                ; 1.112             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                ; 1.112             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                ; 1.112             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                ; 1.112             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                                               ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                               ; 1.106             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                               ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                               ; 1.106             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                               ; 1.106             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                                               ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                               ; 1.106             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                               ; 1.106             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                               ; 1.106             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_datain_reg0                                                                                                                                                                                                            ; 1.071             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.045             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[2]                                                                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 1.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.028             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; 1.019             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; 1.019             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; 1.009             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; 1.006             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; 0.986             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 0.985             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_address_reg0                                                                                                                                                                                                           ; 0.978             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_address_reg0                                                                                                                                                                                                           ; 0.976             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                                                                                                                                         ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_address_reg0                                                                                                                                                                                                           ; 0.975             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                                                                         ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_address_reg0                                                                                                                                                                                                           ; 0.966             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; 0.949             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a36~portb_datain_reg0                                                                                                                                                                                                            ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a36~portb_we_reg                                                                                                                                                                                                                 ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a44~portb_datain_reg0                                                                                                                                                                                                            ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a44~portb_we_reg                                                                                                                                                                                                                 ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a52~portb_datain_reg0                                                                                                                                                                                                            ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a52~portb_we_reg                                                                                                                                                                                                                 ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a60~portb_datain_reg0                                                                                                                                                                                                            ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a60~portb_we_reg                                                                                                                                                                                                                 ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[0]                                                                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[1]                                                                                                                                                                                                                           ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; 0.945             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                                           ; 0.942             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                                                         ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[0]                                                                                                                                                                                                                           ; 0.938             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[15]                                                                                                                                                                                                                         ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|address_reg_b[2]                                                                                                                                                                                                                           ; 0.930             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a21~portb_datain_reg0                                                                                                                                                                                                            ; 0.928             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; 0.928             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_address_reg0                                                                                                                                                                                                           ; 0.923             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                                         ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_address_reg0                                                                                                                                                                                                           ; 0.922             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; 0.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; 0.920             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                                          ; 0.919             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                                           ; 0.904             ;
; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                                          ; game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a16~portb_address_reg0                                                                                                                                                                                                           ; 0.903             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "russian_core"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "clkpll_0002:nesclk|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 24 pins of 55 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clkpll_0002:nesclk|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 29 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'russian_core.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: debug_manualclock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RP2A03:apu|SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF is being clocked by debug_manualclock
Warning (332060): Node: clk50mhz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register clock_divider:clkdivider|out is being clocked by clk50mhz
Warning (332060): Node: RP2A03:apu|CDIV:MOD_CDIV|DIV0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register game_ram:cartridge|altsyncram:altsyncram_component|altsyncram_dir1:auto_generated|altsyncram_cth2:altsyncram1|ram_block3a24~porta_memory_reg is being clocked by RP2A03:apu|CDIV:MOD_CDIV|DIV0
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: nesclk|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HDMI_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_DE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2S0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_LRCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_READY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_RGB[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TXINT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk50" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:38
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 2.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/steve/git_repos/school/cen3907/NES_fpga_development/hardware_development/russian/output_files/russian_core.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 50 warnings
    Info: Peak virtual memory: 7037 megabytes
    Info: Processing ended: Tue Oct 29 17:48:16 2024
    Info: Elapsed time: 00:01:42
    Info: Total CPU time (on all processors): 00:01:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/steve/git_repos/school/cen3907/NES_fpga_development/hardware_development/russian/output_files/russian_core.fit.smsg.


