<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:29.2229</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.06.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0073930</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>클록 신호 분배 회로 및 이의 동작 방법</inventionTitle><inventionTitleEng>CLOCK SIGNAL DISTRIBUTION CIRCUIT AND METHOD OF OPERATION  THERE OF</inventionTitleEng><openDate>2025.10.15</openDate><openNumber>10-2025-0149093</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/0185</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/003</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 7/033</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 일 실시 예에 따른 클록 분배 회로는 제1 전압을 입력받고 상기 제1 전압보다 전압 레벨이 낮은 레귤레이터 전압을 상기 레귤레이터 전압 출력 노드를 통해 출력 하도록 구성된 NMOS 기반 레귤레이터 및 제1 내지 제4 NMOS 트랜지스터를 포함하고 제1 및 제2 클록 신호를 수신하고 제1 및 제2 로우 스윙 클록 신호를 출력하도록 구성된 제1 서브 드라이버를 포함하는 NMOS 기반 드라이버를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 전압을 입력받고 상기 제1 전압보다 전압 레벨이 낮은 레귤레이터 전압을 상기 레귤레이터 전압 출력 노드를 통해 출력 하도록 구성된 NMOS 기반 레귤레이터; 및제1 내지 제4 NMOS 트랜지스터를 포함하고 제1 및 제2 클록 신호를 수신하고 제1 및 제2 로우 스윙 클록 신호를 출력하도록 구성된 제1 서브 드라이버를 포함하는 NMOS 기반 드라이버를 포함하고,상기 제1 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제1 출력 노드 사이에 연결되고, 상기 제2 NMOS 트랜지스터는 상기 제1 출력 노드와 접지 노드 사이에 연결되고, 상기 제1 NMOS 트랜지스터의 게이트 단자에 제1 클록 신호가 입력되고, 상기 제2 NMOS 트랜지스터의 게이트 단자에 제2 클록 신호가 입력되고, 상기 제1 출력 노드를 통해 상기 제1 로우 스윙 클록 신호가 출력되도록 구성되고,상기 제3 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제2 출력 노드 사이에 연결되고, 상기 제4 NMOS 트랜지스터는 상기 제2 출력 노드와 상기 접지 노드 사이에 연결되고, 상기 제3 NMOS 트랜지스터의 게이트 단자에 상기 제2 클록 신호가 입력되고, 상기 제4 NMOS 트랜지스터의 게이트 단자에 상기 제1 클록 신호가 입력되고, 상기 제2 출력 노드를 통해 상기 제2 로우 스윙 클록 신호가 출력되도록 구성되고,상기 NMOS 기반 레귤레이터는, 제5 NMOS 트랜지스터를 패스 트랜지스터로서 포함하는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 NMOS 기반 드라이버는,PLL(phased-locked loop)로부터 상기 제1 클록 신호 및 상기 제2 클록 신호를 입력받고, 상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가지는, 클록 분배 회로.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 NMOS 기반 드라이버는,제1 CMOS(Complementary Metal Oxide Semiconductor) 버퍼 및 제2 CMOS 버퍼를 포함하고,상기 제1 COMS 버퍼는 PLL로부터 상기 제1 클록 신호를 입력받고 상기 제1 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터의 게이트 단자에 상기 제1 클록 신호를 출력하도록 구성되고,상기 제2 CMOS 버퍼는 상기 PLL로부터 상기 제2 클록 신호를 입력받고 상기 제2 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터의 게이트 단자로 상기 제2 클록 신호를 출력하도록 구성되고,상기 제1 CMOS 버퍼 및 상기 제2 CMOS 버퍼는 아날로그 공급 전압이 인가되는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,제1 가변 저항은 상기 제1 출력 노드와 상기 NMOS 기반 드라이버의 종단 노드 사이에 연결되고,제2 가변 저항은 상기 제2 출력 노드와 상기 NMOS 기반 드라이버의 상기 종단 노드 사이에 연결되고,상기 종단 노드와 상기 접지 노드 사이에 커패시터가 연결되는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1 서브 드라이버는 적어도 하나의 NMOS 트랜지스터 어레이를 포함하고,상기 적어도 하나의 트랜지스터 어레이는,상기 제1 NMOS 트랜지스터의 드레인 단자와 상기 레귤레이터 전압의 출력 노드 사이, 상기 제2 NMOS 트랜지스터의 소스 단자와 상기 접지 노드 사이, 상기 제3NMOS 트랜지스터의 드레인 단자와 상기 레귤레이터 전압의 출력 노드 사이 및 상기 제4 NMOS 트랜지스터의 소스 단자와 상기 접지 노드 사이 중 적어도 하나에 연결되는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 제1 서브 드라이버는,하나 이상의 제1 출력 저항, 하나 이상의 제2 출력 저항, 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치를 포함하고,상기 제1 스위치는 상기 제1 출력 노드와 상기 제1 출력 저항의 일단과 연결되고, 상기 제2 스위치는 상기 제2 출력 노드와 상기 제2 출력 저항의 일단과 연결되고, 상기 제1 스위치 및 상기 제2 스위치는 스위치 제어 신호에 기반하여 개폐가 결정되는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 NMOS 기반 드라이버는 복수의 셀 드라이버들을 포함하고, 상기 복수의 셀 드라이버들 각각은 셀 스위치 및 적어도 하나의 상기 제1 드라이버를 포함하고,셀 스위치 제어 신호에 기반하여 상기 복수의 셀 드라이버들 각각의 상기 셀 스위치의 개폐 여부가 결정되는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 NMOS 기반 드라이버는,제6 내지 제9 NMOS 트랜지스터를 포함하고 제3 및 제4 클록 신호를 수신하고 제3 및 제4 로우 스윙 클록 신호를 출력하도록 구성된 제2 서브 드라이버를 더 포함하고,상기 제6 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제3 출력 노드 사이에 연결되고, 상기 제7 NMOS 트랜지스터는 상기 제3 출력 노드와 접지 노드 사이에 연결되고, 상기 제6 NMOS 트랜지스터의 게이트 단자에 제3 클록 신호가 입력되고, 상기 제7 NMOS 트랜지스터의 게이트 단자에 제4 클록 신호가 입력되고, 상기 제3 출력 노드를 통해 제3 로우 스윙 클록 신호가 출력되도록 구성되고,상기 제8 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제4 출력 노드 사이에 연결되고, 상기 제9 NMOS 트랜지스터는 상기 제4 출력 노드와 상기 접지 노드 사이에 연결되고, 상기 제8 NMOS 트랜지스터의 게이트 단자에 상기 제4 클록 신호가 입력되고, 상기 제9 NMOS 트랜지스터의 게이트 단자에 상기 제3 클록 신호가 입력되고, 상기 제4 출력 노드를 통해 제4 로우 스윙 클록 신호가 출력되도록 구성되며,상기 제3 내지 제4 클록 신호는 서로 180도의 위상 차이를 가지는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>9. 제1 전압을 입력받고 상기 제1 전압보다 전압 레벨이 낮은 레귤레이터 전압을 상기 레귤레이터 전압 출력 노드를 통해 출력 하도록 구성된 NMOS 기반 레귤레이터 및 제1 내지 제4 NMOS 트랜지스터를 포함하고 제1 및 제2 클록 신호를 수신하고 제1 및 제2 로우 스윙 클록 신호를 출력하도록 구성된 서브 드라이버를 포함하는 NMOS 기반 드라이버를 포함하는 클록 분배 회로; 및PMOS 기반 입력 버퍼를 통해 상기 제1 로우 스윙 클록 신호 및 상기 제2 로우 스윙 클록 신호를 수신하도록 구성된 위상 보간기를 포함하고,상기 제1 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제1 출력 노드 사이에 연결되고, 상기 제2 NMOS 트랜지스터는 상기 제1 출력 노드와 접지 노드 사이에 연결되고, 상기 제1 NMOS 트랜지스터의 게이트 단자에 제1 클록 신호가 입력되고, 상기 제2 NMOS 트랜지스터의 게이트 단자에 제2 클록 신호가 입력되고, 상기 제1 출력 노드를 통해 제1 로우 스윙 클록 신호가 출력되고,상기 제3 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제2 출력 노드 사이에 연결되고, 상기 제4 NMOS 트랜지스터는 상기 제2 출력 노드와 상기 접지 노드 사이에 연결되고, 상기 제3 NMOS 트랜지스터의 게이트 단자에 상기 제2 클록 신호가 입력되고, 상기 제4 NMOS 트랜지스터의 게이트 단자에 상기 제1 클록 신호가 입력되고, 상기 제2 출력 노드를 통해 제2 로우 스윙 클록 신호가 출력되고,상기 NMOS 기반 레귤레이터는, 제5 NMOS 트랜지스터를 패스 트랜지스터로서 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 전자 장치는 PLL(phased-locked loop)을 더 포함하고,상기 NMOS 기반 드라이버는,상기 PLL로부터 상기 제1 클록 신호 및 상기 제2 클록 신호를 입력받고, 상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가지는, 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 NMOS 기반 드라이버는,제1 CMOS(Complementary Metal Oxide Semiconductor) 버퍼 및 제2 CMOS 버퍼를 포함하고,상기 제1 COMS 버퍼는 PLL로부터 상기 제1 클록 신호를 입력받고 상기 제1 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터의 게이트 단자에 상기 제1 클록 신호를 출력하도록 구성되고,상기 제2 CMOS 버퍼는 상기 PLL로부터 상기 제2 클록 신호를 입력받고 삭이 제2 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터의 게이트 단자에 상기 제2 클록 신호를 출력하도록 구성되고,상기 제1 CMOS 버퍼 및 상기 제2 CMOS 버퍼는 아날로그 영역 공급 전압이 인가되는 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제9 항에 있어서,제1 가변 저항은 상기 제1 출력 노드와 상기 NMOS 기반 드라이버의 종단 노드 사이에 연결되고,제2 가변 저항은 상기 제2 출력 노드와 상기 NMOS 기반 드라이버의 상기 종단 노드 사이에 연결되고,상기 종단 노드와 상기 접지 노드 사이에 커패시터가 연결되는 전자 장치.</claim></claimInfo><claimInfo><claim>13. 제9 항에 있어서,상기 제1 서브 드라이버는 적어도 하나의 NMOS 트랜지스터 어레이를 포함하고,상기 적어도 하나의 트랜지스터 어레이는,상기 제1 NMOS 트랜지스터의 드레인 단자와 상기 레귤레이터 전압의 출력 노드 사이, 상기 제2 NMOS 트랜지스터의 소스 단자와 상기 접지 노드 사이, 상기 제3NMOS 트랜지스터의 드레인 단자와 상기 레귤레이터 전압의 출력 노드 사이 및 상기 제4 NMOS 트랜지스터의 소스 단자와 상기 접지 노드 사이 중 적어도 하나에 연결되는 전자 장치.</claim></claimInfo><claimInfo><claim>14. 제9 항에 있어서,상기 제1 서브 드라이버는,하나 이상의 제1 출력 저항, 하나 이상의 제2 출력 저항, 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치를 포함하고,상기 제1 스위치는 상기 제1 출력 노드와 상기 제1 출력 저항의 일단과 연결되고, 상기 제2 스위치는 상기 제2 출력 노드와 상기 제2 출력 저항의 일단과 연결되고, 상기 제1 스위치 및 상기 제2 스위치는 스위치 제어 신호에 기반하여 개폐가 결정되는 전자 장치.</claim></claimInfo><claimInfo><claim>15. 제9 항에 있어서,제1 항에 있어서,상기 NMOS 기반 드라이버는 복수의 셀 드라이버들을 포함하고, 상기 복수의 셀 드라이버들 각각은 셀 스위치 및 적어도 하나의 상기 제1 서브 드라이버를 포함하고,셀 스위치 제어 신호에 기반하여 상기 복수의 셀 드라이버들 각각의 상기 셀 스위치의 개폐 여부가 결정되는 전자 장치.</claim></claimInfo><claimInfo><claim>16. 제9 항에 있어서,상기 NMOS 기반 드라이버는,제6 내지 제9 NMOS 트랜지스터를 포함하고 제3 및 제4 클록 신호를 수신하고 제3 및 제4 로우 스윙 클록 신호를 출력하도록 구성된 제2 서브 드라이버를 더 포함하고,상기 제6 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제3 출력 노드 사이에 연결되고, 상기 제7 NMOS 트랜지스터는 상기 제3 출력 노드와 접지 노드 사이에 연결되고, 상기 제6 NMOS 트랜지스터의 게이트 단자에 제3 클록 신호가 입력되고, 상기 제7 NMOS 트랜지스터의 게이트 단자에 제4 클록 신호가 입력되고, 상기 제3 출력 노드를 통해 제3 로우 스윙 클록 신호가 출력되도록 구성되고,상기 제8 NMOS 트랜지스터는 상기 레귤레이터 전압의 출력 노드와 제4 출력 노드 사이에 연결되고, 상기 제9 NMOS 트랜지스터는 상기 제4 출력 노드와 상기 접지 노드 사이에 연결되고, 상기 제8 NMOS 트랜지스터의 게이트 단자에 상기 제4 클록 신호가 입력되고, 상기 제9 NMOS 트랜지스터의 게이트 단자에 상기 제3 클록 신호가 입력되고, 상기 제4 출력 노드를 통해 제4 로우 스윙 클록 신호가 출력되도록 구성되며,상기 제3 내지 제4 클록 신호는 서로 180도의 위상 차이를 가지는 전자 장치.</claim></claimInfo><claimInfo><claim>17. 제9 항에 있어서,상기 PMOS 기반 입력 버퍼는, 전류원과 제1 전압 출력 노드 사이에 연결된 제1 PMOS 트랜지스터, 상기 전류원과 제2 전압 출력 노드 사이에 연결된 제2 PMOS 트랜지스터, 상기 제1 전압 출력 노드와 상기 접지 노드 사이에 연결된 제3 가변 저항 및 상기 제2 전압 출력 노드와 상기 접지 노드 사이에 연결된 제4 가변 저항을 포함하고,상기 제1 PMOS 트랜지스터의 게이트 단자에 상기 제1 로우 스윙 클록 신호가 입력되고, 상기 제2 PMOS 트랜지스터의 게이트 단자에 상기 제2 로우 스윙 클록 신호가 입력되도록 구성된 전자 장치.</claim></claimInfo><claimInfo><claim>18. 제1 전압을 입력받고 상기 제1 전압보다 전압 레벨이 낮은 레귤레이터 전압을 상기 레귤레이터 전압 출력 노드를 통해 출력 하도록 구성된 PMOS 기반 레귤레이터; 및제1 내지 제4 PMOS 트랜지스터를 포함하고 제1 및 제2 클록 신호를 수신하고 제1 및 제2 로우 스윙 클록 신호를 출력하도록 구성된 제1 서브 드라이버를 포함하는 PMOS 기반 드라이버를 포함하고,상기 제1 PMOS 트랜지스터는 공급 전압 입력 노드와 제1 출력 노드 사이에 연결되고, 상기 제2 PMOS 트랜지스터는 상기 제1 출력 노드와 상기 레귤레이터 전압의 출력 노드 사이에 연결되고, 상기 제1 PMOS 트랜지스터의 게이트 단자에 제1 클록 신호가 입력되고, 상기 제2 PMOS 트랜지스터의 게이트 단자에 제2 클록 신호가 입력되고, 상기 제1 출력 노드를 통해 상기 제1 로우 스윙 클록 신호가 출력되도록 구성되고,상기 제3 PMOS 트랜지스터는 상기 공급 전압 입력 노드와 제2 출력 노드 사이에 연결되고, 상기 제4 PMOS 트랜지스터는 상기 제2 출력 노드와 상기 레귤레이터 전압의 출력 노드 사이에 연결되고, 상기 제3 PMOS 트랜지스터의 게이트 단자에 상기 제2 클록 신호가 입력되고, 상기 제4 PMOS 트랜지스터의 게이트 단자에 상기 제1 클록 신호가 입력되고, 상기 제2 출력 노드를 통해 상기 제2 로우 스윙 클록 신호가 출력되도록 구성되고,상기 PMOS 기반 레귤레이터는, 제5 PMOS 트랜지스터를 패스 트랜지스터로서 포함하는 클록 분배 회로.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 PMOS 기반 드라이버는,PLL(phased-locked loop)로부터 상기 제1 클록 신호 및 상기 제2 클록 신호를 입력받고, 상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가지는, 클록 분배 회로.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 NMOS 기반 드라이버는,제1 CMOS(Complementary Metal Oxide Semiconductor) 버퍼 및 제2 CMOS 버퍼를 포함하고,상기 제1 COMS 버퍼는 PLL로부터 상기 제1 클록 신호를 입력받고 상기 제1 PMOS 트랜지스터 및 상기 제4 PMOS 트랜지스터의 게이트 단자에 상기 제1 클록 신호를 출력하도록 구성되고,상기 제2 CMOS 버퍼는 상기 PLL로부터 상기 제2 클록 신호를 입력받고 상기 제2 PMOS 트랜지스터 및 상기 제4 PMOS 트랜지스터의 게이트 단자로 상기 제2 클록 신호를 출력하도록 구성되고,상기 제1 CMOS 버퍼 및 상기 제2 CMOS 버퍼는 아날로그 공급 전압이 인가되는 클록 분배 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>PARK, Jae Hyun</engName><name>박재현</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YANG, Young Tae</engName><name>양영태</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YEO, Hwan Seok</engName><name>여환석</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>HWANG, In Sik</engName><name>황인식</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2024.04.08</priorityApplicationDate><priorityApplicationNumber>1020240047556</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.06.05</receiptDate><receiptNumber>1-1-2024-0612824-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName> </documentEngName><documentName>공지예외적용주장    증명서류 제출기한 안내문</documentName><receiptDate>2024.06.12</receiptDate><receiptNumber>1-5-2024-0096123-05</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240073930.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b1533be7776e569a96d7af6f2b18c5208d8aa3fe43e6a481df0d347b4bf42df45b94bfa1bdc507dcec3526b7a769c2f29153cbaedbd6dc4b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc9f22dbc6a44697d64d64e4efb2bdd50de2e1864cc346156b1f6abdcb79277a4f20c89cb983e4e25ea847a3ff59349430a2835e2029e6ae</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>