<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>modelsim do文件简介及仿真波形分析注意事项 - 编程爱好者博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="modelsim do文件简介及仿真波形分析注意事项" />
<meta property="og:description" content="目录
前言
Modelsim指令介绍
步骤一：创建run_wave.do
步骤二：打开Modelsim
步骤三：do run_wave.do
步骤4：run_sim.bat
补充介绍
参考
前言 本文对.do文件进行整理介绍，并在后文引用 “ bitrocco ” 的一篇博文做补充介绍。
经验之言：
事例：
1、SIM文件夹下：test_model.v是RTL代码（需要被仿真的文件），test_model_2019.v是备份的历史代码（不是想仿真的文件）。由于编译指令是编译SIM文件夹下的所有.v文件，从而若test_model_2019.v存在逻辑错误、而test_model.v中没有，则会导致一种现象，modelsim的波形与test_model.v逻辑描述不一样。该问题可能是由于test_model_2019.v文件影响导致，因为两个文件的模块名一致，从而导致modelsim编译文件的时候，使用了错误的文件。
2、ISE编译的仿真库与vivado编译的仿真库不通用；vivado编译的仿真库与Modelsim版本有关，若版本不匹配，会导致仿真库编译时个别IP 报错。
仿真 1、文件准备：将待仿真的 tb_top.v、被测文件.v、批处理文件.bat、wave.do文件准备好。
2、文件功能说明。
run.bat：批处理文件是将modelsim的工作路径切换到当前文件夹路径；之后运行wave.do。
wave.do：执行：创建本地库、将逻辑库名映射库路径、编译IP、编译RTL、添加仿真库等功能。
bram_i32o32_d1024.v：被仿真文件。由于这个Xilinx IP会调用blk_mem_gen_v8_4.v文件，因此需要将blk_mem_gen_v8_4.v也放在该文件夹中。 3、在以上文件准备好后，直接运行run.bat，即可实现自动打开modelsim对tb_top进行仿真。
备注：该仿真文件夹中不可以含有其他modelsim版本编译产生的work文件夹，否则会导致编译失败。也即在仿真文件夹中，只需要准备上面所需的文件，不要含有其他东西即可。
4、vivado软件在创建IP时，sim文件夹里存放的是IP仿真文件，simulation文件夹里放的是仿真model，有的IP会调用simulation中的文件用于行为仿真。
这里提供wave.do的参考示例。
#================================================================ # Clear #================================================================ # 退出当前仿真 quit -sim # 清输出窗口 .main clear #================================================================ # Create work library #================================================================ # It will create a &#34;work&#34; folder in current folder # 创建本地库 vlib work # 将逻辑库名映射库路径 vmap work work #================================================================ # Compile Xilinx/Inter IP core #================================================================ # Add File path and Compile them vlog ." />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bchobby.github.io/posts/2af248c9e4185efe98444d46cbaa5726/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2020-03-24T14:54:04+08:00" />
<meta property="article:modified_time" content="2020-03-24T14:54:04+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程爱好者博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程爱好者博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">modelsim do文件简介及仿真波形分析注意事项</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p id="main-toc"><strong>目录</strong></p> 
<p id="%E5%89%8D%E8%A8%80-toc" style="margin-left:0px;"><a href="#%E5%89%8D%E8%A8%80" rel="nofollow" title="前言">前言</a></p> 
<p id="Modelsim%E6%8C%87%E4%BB%A4%E4%BB%8B%E7%BB%8D-toc" style="margin-left:80px;"><a href="#Modelsim%E6%8C%87%E4%BB%A4%E4%BB%8B%E7%BB%8D" rel="nofollow" title="Modelsim指令介绍">Modelsim指令介绍</a></p> 
<p id="%E6%AD%A5%E9%AA%A4%E4%B8%80%EF%BC%9A%E5%88%9B%E5%BB%BArun.do-toc" style="margin-left:80px;"><a href="#%E6%AD%A5%E9%AA%A4%E4%B8%80%EF%BC%9A%E5%88%9B%E5%BB%BArun.do" rel="nofollow" title="步骤一：创建run_wave.do">步骤一：创建run_wave.do</a></p> 
<p id="%E6%AD%A5%E9%AA%A4%E4%BA%8C%EF%BC%9A%E6%89%93%E5%BC%80Modelsim-toc" style="margin-left:80px;"><a href="#%E6%AD%A5%E9%AA%A4%E4%BA%8C%EF%BC%9A%E6%89%93%E5%BC%80Modelsim" rel="nofollow" title="步骤二：打开Modelsim">步骤二：打开Modelsim</a></p> 
<p id="%E6%AD%A5%E9%AA%A4%E4%B8%89%EF%BC%9Ado%C2%A0%20run.do-toc" style="margin-left:80px;"><a href="#%E6%AD%A5%E9%AA%A4%E4%B8%89%EF%BC%9Ado%C2%A0%20run.do" rel="nofollow" title="步骤三：do  run_wave.do">步骤三：do  run_wave.do</a></p> 
<p id="%E6%AD%A5%E9%AA%A44%EF%BC%9Arun_sim.bat-toc" style="margin-left:80px;"><a href="#%E6%AD%A5%E9%AA%A44%EF%BC%9Arun_sim.bat" rel="nofollow" title="步骤4：run_sim.bat">步骤4：run_sim.bat</a></p> 
<p id="%E8%A1%A5%E5%85%85%E4%BB%8B%E7%BB%8D-toc" style="margin-left:0px;"><a href="#%E8%A1%A5%E5%85%85%E4%BB%8B%E7%BB%8D" rel="nofollow" title="补充介绍">补充介绍</a></p> 
<p id="%E5%8F%82%E8%80%83-toc" style="margin-left:0px;"><a href="#%E5%8F%82%E8%80%83" rel="nofollow" title="参考">参考</a></p> 
<hr id="hr-toc"> 
<p></p> 
<h2 id="%E5%89%8D%E8%A8%80">前言</h2> 
<p>本文对.do文件进行整理介绍，并在后文引用  “  <a href="https://home.cnblogs.com/u/bitrocco/" rel="nofollow" title="bitrocco ">bitrocco </a> ”<a href="https://home.cnblogs.com/u/bitrocco/" rel="nofollow" title="  ">  </a>的一篇博文做补充介绍。</p> 
<p><strong>经验之言：</strong></p> 
<p>事例：</p> 
<p>1、SIM文件夹下：test_model.v是RTL代码（需要被仿真的文件），test_model_2019.v是备份的历史代码（不是想仿真的文件）。由于编译指令是编译SIM文件夹下的所有.v文件，从而若test_model_2019.v存在逻辑错误、而test_model.v中没有，则会导致一种现象，modelsim的波形与test_model.v逻辑描述不一样。该问题可能是由于test_model_2019.v文件影响导致，因为两个文件的模块名一致，从而导致modelsim编译文件的时候，使用了错误的文件。</p> 
<p>2、ISE编译的仿真库与vivado编译的仿真库不通用；vivado编译的仿真库与Modelsim版本有关，若版本不匹配，会导致仿真库编译时个别IP 报错。</p> 
<p></p> 
<h2>仿真</h2> 
<p>1、文件准备：将待仿真的 tb_top.v、被测文件.v、批处理文件.bat、wave.do文件准备好。</p> 
<p>2、文件功能说明。</p> 
<p>run.bat：批处理文件是将modelsim的工作路径切换到当前文件夹路径；之后运行wave.do。</p> 
<p>wave.do：执行：创建本地库、将逻辑库名映射库路径、编译IP、编译RTL、添加仿真库等功能。</p> 
<p>bram_i32o32_d1024.v：被仿真文件。由于这个Xilinx IP会调用blk_mem_gen_v8_4.v文件，因此需要将blk_mem_gen_v8_4.v也放在该文件夹中。 </p> 
<p style="text-align:center;"><img alt="" height="107" src="https://images2.imgbox.com/68/e2/OwuHiWLH_o.png" width="204"></p> 
<p></p> 
<p> 3、在以上文件准备好后，直接运行run.bat，即可实现自动打开modelsim对tb_top进行仿真。</p> 
<p>备注：<span style="color:#fe2c24;">该仿真文件夹中不可以含有其他modelsim版本编译产生的work文件夹，否则会导致编译失败。也即在仿真文件夹中，只需要准备上面所需的文件，不要含有其他东西即可。</span></p> 
<p> 4、vivado软件在创建IP时，sim文件夹里存放的是IP仿真文件，simulation文件夹里放的是仿真model，有的IP会调用simulation中的文件用于行为仿真。</p> 
<p><img alt="" height="437" src="https://images2.imgbox.com/6f/86/XLEumC56_o.png" width="675"></p> 
<p></p> 
<p></p> 
<p>这里提供wave.do的参考示例。</p> 
<pre><code>#================================================================
# Clear
#================================================================
# 退出当前仿真
quit  -sim

# 清输出窗口
.main clear


#================================================================
# Create work library
#================================================================
# It will create a "work" folder in current folder
# 创建本地库
vlib work

# 将逻辑库名映射库路径
vmap work work


#================================================================
# Compile Xilinx/Inter IP core
#================================================================
# Add File path and Compile them

vlog    ./*.v



##================================================================
## Compile RTL
##================================================================
## 编译当前目录下的所有v文件
#vlog    ./*.v
## 编译上一级目录下的所有v文件
#vlog    ../*.V


#================================================================
# Start the emulator（启动仿真器）
#================================================================
#语法：优化部分参数(-voptargs=+acc)，链接到默认的work 库；启动仿真顶层测试逻辑库(work)里面的tb_top文件



#方式一：Add ise_lib
#vsim -L xilinxcorelib -L simprim -L unimacro -L unisim -voptargs=+acc work.tb_top


#方式二：Add vivado_lib
#vsim -L secureip -L unisim -L unimacro  -L unifast  -L unisims_ver    -L simprims_ver        -voptargs=+acc work.tb_top


#方式三：Add quartus_lib
#vsim -novopt -t 1ps  -c  -L altera_lnsim_ver -L altera_mf_ver -L altera_ver -L cycloneii_ver -L lpm_ver -L sgate_ver -l ./log/report.log  -wav ./wave/tb.wlf   -voptargs=+acc work.TB



#================================================================
# Set the window types
#================================================================

view wave
view structure
view signals

#================================================================
# Add watch wave 
# color : green   cyan      yellow       pink   violet   orchid  gray40 
# radix : binary  unsigned  hexadecimal  
# 建议：常量/寄存器的值波形使用gray40；数据总线cyan；FSM pink；控制信号yellow/pink；其他信号green
#================================================================

add wave -noupdate -color green     -format Logic -radix unsigned     -group {TOP}              /tb_top/* 


#================================================================
# run
#================================================================
.main clear

run 1us</code></pre> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<h2>相关内容参考如下：</h2> 
<p></p> 
<h4 id="Modelsim%E6%8C%87%E4%BB%A4%E4%BB%8B%E7%BB%8D">Modelsim指令介绍</h4> 
<table border="1" cellpadding="1" cellspacing="1"><tbody><tr><td style="width:282px;">指令</td><td style="width:618px;">功能</td></tr><tr><td style="width:282px;"><strong><span style="color:#f33b45;">vlib</span></strong>    work</td><td style="width:618px;"><strong><span style="color:#f33b45;">建库</span></strong>：在当前工作目录下建立一个 work 工作库</td></tr><tr><td style="width:282px;"><strong><span style="color:#f33b45;">vmap</span>  </strong>work work</td><td style="width:618px;"><strong><span style="color:#f33b45;">映射</span></strong>：将目前的逻辑工作库work和实际工作库work映射对应</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>vlog   </strong></span> "./*.v"</td><td style="width:618px;"><span style="color:#f33b45;"><strong>编译</strong></span>：编译当前路径文件夹里的所有后缀为.v的文件</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>vlog    </strong></span>../IP/*.V</td><td style="width:618px;"><span style="color:#f33b45;"><strong>编译</strong></span>：编译上一级路径里IP文件夹下的所有后缀为.v的文件</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>vlog   </strong></span> -work  work  ./../design/*.v</td><td style="width:618px;"><span style="color:#f33b45;"><strong>编译</strong></span>："- work" 参数用来具体指定将 verilog 源代码编译到哪个库中，缺省编译到 work 库。</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>vcom</strong></span></td><td style="width:618px;"><span style="color:#f33b45;"><strong>编译</strong></span>：编译 vhdl 源代码</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>vsim  </strong></span>  tb_top</td><td style="width:618px;"><span style="color:#f33b45;"><strong>启动仿真器 </strong></span>：(tb_top测试文件顶层)</td></tr><tr><td style="width:282px;"> <p><span style="color:#f33b45;"><strong>vsim</strong></span>   -常用参数</p> </td><td style="width:618px;"> <p>-novopt ：仿真优化选项</p> <p>-t         ： 指定仿真的时间分辨率（缺省为 ns）</p> <p>-c         ：让 vism 工作在命令行模式</p> <p>-l          ：输出 log 文件</p> <p>-L         ：指定工作逻辑库</p> <p>-wav      ：创建波形文件</p> <p>-do        ：开始仿真后运行 tcl 脚本</p> <p>work.**  ：指定仿真的 top module，“ ** ”需要指定tb顶层的<span style="color:#f33b45;"><strong>文件名</strong></span>（<strong>非模块名</strong>）</p> </td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>run</strong></span>  1us</td><td style="width:618px;"><span style="color:#f33b45;"><strong>运行仿真</strong></span>:</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>run</strong></span>  常用参数</td><td style="width:618px;"> <p>  *&lt;时间单位 &gt;  ； 指定运行时间 （run  1us)</p> <p>@&lt;数量&gt;         ； 运行仿真到 "数量 "个单位时间</p> <p>-all                  ； 指定一直运行仿真</p> <p>-continue         ； 继续已停止的仿真</p> </td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>add wave</strong></span></td><td style="width:618px;"><span style="color:#f33b45;"><strong>添加信号到波形文件</strong></span></td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>add wave</strong></span>  常用参数</td><td style="width:618px;"> <p>-format : 显示格式(logic等)</p> <p>-color   : 波形的颜色</p> <p>-divider : 添加一个分割线，通常按功能模块分割</p> <p>-radix   : 数值显示形式（binary, ascii , decimal, octal, hex）</p> <p>-group  : 信号分组显示</p> <p></p> </td></tr><tr><td style="width:282px;"> <p><span style="color:#f33b45;"><strong>quit</strong></span>    -sim</p> </td><td style="width:618px;">退出当前仿真</td></tr><tr><td style="width:282px;"> <p><span style="color:#f33b45;"><strong>.main </strong></span> clear</p> </td><td style="width:618px;">清输出窗口</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>view</strong></span>   wave</td><td style="width:618px;">打开波形窗口</td></tr><tr><td style="width:282px;"><span style="color:#f33b45;"><strong>view   </strong></span>structure                   </td><td style="width:618px;">打开structure窗口   </td></tr><tr><td style="width:282px;"><strong><span style="color:#f33b45;">view</span></strong>   signals                     </td><td style="width:618px;">打开信号窗口</td></tr></tbody></table> 
<p>modelsim波形常用颜色：</p> 
<table border="1" cellpadding="1" cellspacing="1"><tbody><tr><td style="width:278px;">波形颜色</td><td style="width:622px;">名称</td></tr><tr><td style="width:278px;">浅蓝</td><td style="width:622px;">cyan，数据总线可以采用浅蓝色</td></tr><tr><td style="width:278px;">蓝</td><td style="width:622px;">blue</td></tr><tr><td style="width:278px;">黄</td><td style="width:622px;">yellow，管脚的EN类信号可以采用黄色，用于突出</td></tr><tr><td style="width:278px;">粉</td><td style="width:622px;">pink，粉色，状态机类的信号，可以采用粉色用于突出</td></tr><tr><td style="width:278px;">绿</td><td style="width:622px;">green，不太需要关注的信号，往往采用绿色即可</td></tr><tr><td style="width:278px;">灰色</td><td style="width:622px;">gray40，寄存器配置类型的常量，可以采用灰色，表示不用重点关注</td></tr></tbody></table> 
<p>modelsim观察常用进制：</p> 
<table border="1" cellpadding="1" cellspacing="1"><tbody><tr><td style="width:279px;">进制</td><td style="width:621px;">radix</td></tr><tr><td style="width:279px;">二进制</td><td style="width:621px;">binary</td></tr><tr><td style="width:279px;">八进制</td><td style="width:621px;">octal</td></tr><tr><td style="width:279px;">十进制</td><td style="width:621px;">decimal</td></tr><tr><td style="width:279px;">十六进制</td><td style="width:621px;">hexadecimal</td></tr><tr><td style="width:279px;">有符号数</td><td style="width:621px;"></td></tr><tr><td style="width:279px;">无符号数</td><td style="width:621px;">unsigned</td></tr><tr><td style="width:279px;">阿斯科码</td><td style="width:621px;">ascii</td></tr></tbody></table> 
<h4>工程文件夹说明</h4> 
<table border="1" cellpadding="1" cellspacing="1"><tbody><tr><td>rtl</td><td style="width:159px;"></td><td style="width:629px;">存放RTL代码</td></tr><tr><td></td><td style="width:159px;">00_xilinx_ip</td><td style="width:629px;">存放Xilinx IP</td></tr><tr><td></td><td style="width:159px;">01_use_ip</td><td style="width:629px;">存放user IP</td></tr><tr><td>sim</td><td style="width:159px;"></td><td style="width:629px;">存放SIM文件，存放rum_sim.bat文件。将modelsim工作路径调整到该文件夹。</td></tr><tr><td></td><td style="width:159px;">log</td><td style="width:629px;">存放log文件</td></tr><tr><td></td><td style="width:159px;">cov</td><td style="width:629px;">存放cov文件，仿真覆盖率文件</td></tr><tr><td></td><td style="width:159px;">sim_model</td><td style="width:629px;">存放仿真模型文件</td></tr><tr><td></td><td style="width:159px;"> <p>tb_pattern</p> </td><td style="width:629px;">存放仿真顶层文件tb_top</td></tr><tr><td></td><td style="width:159px;">wave</td><td style="width:629px;">存放wlf波形文件</td></tr><tr><td></td><td style="width:159px;">wave_do</td><td style="width:629px;">存放run_wave.do文件</td></tr><tr><td></td><td style="width:159px;">work</td><td style="width:629px;"></td></tr></tbody></table> 
<p></p> 
<h4 id="%E6%AD%A5%E9%AA%A4%E4%B8%80%EF%BC%9A%E5%88%9B%E5%BB%BArun.do">步骤一：创建run_wave.do</h4> 
<p>在ISE与modelsim关联好之后，modelsim里就会有“ xilinxcorelib， simprim，unimacro， unisim  ” 这四个仿真库，-L 即是指定这四个逻辑库的过程。</p> 
<p>步骤3，work.testbench_top， “testbench_top”是tb的<span style="color:#f33b45;"><strong><u>模块名</u></strong></span>，而非.v文件的<span style="color:#7c79e5;"><strong>文件名</strong></span>，注意两者名称存在不同。</p> 
<p>步骤5，添加模块信号，都是<span style="color:#f33b45;"><strong>模块名</strong></span>，<strong>而非.v文件的文件名</strong>。两者名称可能存在不同。</p> 
<p style="text-align:center;"><img alt="" height="211" src="https://images2.imgbox.com/d4/56/2XEt9tsF_o.png" width="805"></p> 
<p style="text-align:center;"><img alt="" height="346" src="https://images2.imgbox.com/5d/1d/87LeTZyK_o.png" width="807"></p> 
<p>下面是一种示例的 <span style="color:#f33b45;"><strong>run_wave.do </strong></span>文件的示例：</p> 
<pre><code>#================================================================
# Clear
#================================================================

# 退出当前仿真
quit  -sim
 
# 清输出窗口
.main clear


#================================================================
# Create work library
#================================================================
# It will create a "work" folder in current folder

# 创建本地库
vlib work

# 将逻辑库名映射库路径
vmap work work


#================================================================
# Compile IPcore
#================================================================
# Add File path and Compile them

vlog    ../../xilinx_ip/*.V
vlog    ./*.V


#================================================================
# Compile RTL
#================================================================

# 编译当前目录下的所有v文件
vlog    ./*.v

# 编译上一级目录下的所有v文件
vlog    ../*.V


#================================================================
# Start the emulator（启动仿真器）
#================================================================

#方式一：
vsim -L xilinxcorelib -L simprim -L unimacro -L unisim -voptargs=+acc work.tb_top

#方式二：
vsim -novopt -t 1ps  -c  -L simprim -L unimacro -L unisim  -l ./log/report.log  -wav ./wave/tb.wlf   -voptargs=+acc work.tb_top

#方式三：添加quartus仿真库
#vsim -novopt -t 1ps  -c  -L altera_lnsim_ver -L altera_mf_ver -L altera_ver -L cycloneii_ver -L lpm_ver -L sgate_ver -l ./log/report.log  -wav ./wave/tb.wlf   -voptargs=+acc work.TB


#================================================================
# Set the window types
#================================================================

view wave
view structure
view signals


#================================================================
# Add watch wave 
# color : green   cyan      yellow       pink   violet   orchid  gray40 
# radix : binary  unsigned  hexadecimal  
# 建议：常量/寄存器的值波形使用gray40；数据总线cyan；FSM pink；控制信号yellow/pink；其他信号green
#================================================================

add wave -noupdate -divider (TB_TOP)
add wave -noupdate -color green     -format Logic -radix unsigned -group {TB_TOP}         /TB_TOP/*


#================================================================
# run
#================================================================
.main clear

run 10us</code></pre> 
<p></p> 
<p>在<span style="color:#f33b45;"><strong>run_wave.do </strong></span>文件里，参考下面代码，modelsim仿真时让状态机波形显示状态的名字。</p> 
<p><strong>建议状态机类型的信号都采用下面这种方法，便于观察分析波形</strong>。</p> 
<pre><code> #1、使用ModelSim的 virtual type 命令定义一个新的枚举类型（FSM_TYPE）。注意：状态变量之间需要一个空格
 virtual type { {0x00 IDLE} {0x01 S0} {0x02 S1} } FSM_TYPE
 
 #2、将需要显示的信号（/simple_fsm_tb/u_simple_fsm/curr_state，注意信号在wave窗口中的完整名字）进行类型转换，转换成一个新的信号（state1）
 virtual function {(FSM_TYPE)/simple_fsm_tb/u_simple_fsm/curr_state} state1

 
#3、将新的信号加入到wave窗口中

 add wave -noupdate -color pink  -format Logic -radix hexadecimal  -group {TX} /simple_fsm_tb/u_simple_fsm/state1


#4、添加原波形
 add wave -color pink /simple_fsm_tb/u_simple_fsm/curr_state
</code></pre> 
<p></p> 
<p></p> 
<p></p> 
<h4 id="%E6%AD%A5%E9%AA%A4%E4%BA%8C%EF%BC%9A%E6%89%93%E5%BC%80Modelsim">步骤二：打开Modelsim</h4> 
<p>写好上面 <span style="color:#f33b45;"><strong>run_wave.do</strong></span> 文件后，打开modelsim软件，将工作路径指定到 <span style="color:#f33b45;"><strong>run_wave.do</strong></span>  所在的文件路径。</p> 
<p>file--change directory</p> 
<p style="text-align:center;"><img alt="" height="438" src="https://images2.imgbox.com/3a/f5/TswHpHQh_o.png" width="162"></p> 
<h4 id="%E6%AD%A5%E9%AA%A4%E4%B8%89%EF%BC%9Ado%C2%A0%20run.do">步骤三：do  run_wave.do</h4> 
<table border="1" cellpadding="1" cellspacing="1"><tbody><tr><td>常用指令</td><td>功能</td></tr><tr><td>do   run_wave.do</td><td>运行当前路径下的run_wave.do文件</td></tr><tr><td>do  XX/run_wave.do</td><td>运行当前路径下XX文件夹下的run_wave.do文件</td></tr><tr><td>do  ../XX/run_wave.do</td><td>运行上一级文件路径下XX文件夹下的run_wave.do文件</td></tr></tbody></table> 
<p>在下面指令窗口中，输入"do XX/run_wave.do"，do即执行，中间有一个空格，XX/run_wave.do即当前路径下XX文件夹里run_wave.do文件。即执行该路径下XX文件夹里run_wave.do文件。</p> 
<p>在输入“do XX/run_wave.do”指令时，可以采用“Tab键”补全功能！</p> 
<p><img alt="" height="186" src="https://images2.imgbox.com/32/bf/UDC5bjQH_o.png" width="600"></p> 
<p></p> 
<h4 id="%E6%AD%A5%E9%AA%A44%EF%BC%9Arun_sim.bat">步骤4：run_sim.bat</h4> 
<p>可以写一个.bat文件，内容有两行 cd ##此处填写路径## vsim -do file.do 这样保存后双击这个.bat文件就可以启动运行ModelSim了。</p> 
<p>创建文件run_sim.bat文件，输入下面两行代码。</p> 
<p>第一行：指定run_wave.do所在的决对路径，即在文件夹wave_do里面；</p> 
<p>第二行：打开modelsim软件，运行run_wave.do文件。</p> 
<pre><code>cd  C:/Users/sim/wave_do
vsim -do run_wave.do</code></pre> 
<p> 如果要运行wave_do文件夹下子文件夹里的程序，可参考：</p> 
<pre><code>cd C:/Users/sim/wave_do
vsim -do do/compile.do -do do/tb.do
</code></pre> 
<p> 上述指令第二行执行动作是</p> 
<ul><li>打开modelsimSE软件，</li><li>执行该文件夹下子文件do文件夹里的compile.do文件；</li><li>顺序执行该文件夹下子文件do文件夹里的tb.do文件</li></ul> 
<p></p> 
<p>如果遇到点击bat，ModelSimSE打不开的情况，首先检查环境变量MGLS_LICENSE_FILE设置的路径对不对；</p> 
<p style="text-align:center;"><img alt="" height="106" src="https://images2.imgbox.com/8a/29/gvyYVawR_o.png" width="548"></p> 
<p>其次检查环境变量里PATH路径下是否含有ModelSimSE.exe的安装路径，或该路径是否存在。不存在添加上即可。</p> 
<p style="text-align:center;"><img alt="" height="72" src="https://images2.imgbox.com/ee/0e/sD7IJtlu_o.png" width="517"></p> 
<p><span style="color:#f33b45;"><strong>注：</strong></span></p> 
<p>如果运行bat出现错误，删掉第一行，保留第二行。再次运行bat。</p> 
<p>如果，再次执行步骤4出问题的话，可忽略步骤4。采用步骤3启动modelsim进行仿真即可。</p> 
<p></p> 
<h2>modelsim仿真波形分析</h2> 
<p>在modelsim仿真中常见到的问题是波形信号是红色的，或者波形信号是4'hXX这类的不定状态。产生XX不定状态的原因可能是该信号没有复位逻辑，或者该信号与其他模块连接的地方发送冲突。</p> 
<p>需要上电被赋初值的寄存器信号，比如r_SIGNAL需要上电就被赋初值，可以参考下面的语句。之后，再在always语句块中进行逻辑赋值操作。</p> 
<pre><code>    initial r_SIGNAL                   = 1'b0;</code></pre> 
<p>具体波形分析步骤可以参考：</p> 
<p>1、首先检查被测模块时钟（clk）复位（rst）状态是否正常。</p> 
<p>2、其次检查所有信号在复位后的值是否正常，是否存在5'hXX等这类带XX的信号，XX表示该信号状态不确定，会对FPGA逻辑造成不确定的状态。</p> 
<p>3、检查被测模块的信号输入端，是否是按设计进行控制的。这个过程，需要注意每个波形信号的进制表示，便于分析。</p> 
<p>4、之后，检查被测模块的状态运转以及时序功能是否正常。</p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<h2 id="%E8%A1%A5%E5%85%85%E4%BB%8B%E7%BB%8D">补充介绍</h2> 
<p></p> 
<p>下文转载自博文： <a href="https://www.cnblogs.com/bitrocco/p/9576505.html" rel="nofollow" title="https://www.cnblogs.com/bitrocco/p/9576505.html">https://www.cnblogs.com/bitrocco/p/9576505.html</a></p> 
<p><img alt="" height="532" src="https://images2.imgbox.com/00/00/9Xjx3o5k_o.png" width="822"></p> 
<p><img alt="" height="674" src="https://images2.imgbox.com/25/eb/KN1iU4B3_o.png" width="864"></p> 
<p></p> 
<pre><code># 退出当前仿真
quit  -sim

# 清输出窗口
.main clear

# 创建本地库
# You must use vlib rather than operating system commands to creat a library directory or index file.
vlib  ./work
vlib  ./altera_lib

# 将逻辑库名映射库路径
vmap  work        ./work
vmap  alt_lib     ./altera_lib

# 编译 verilog 源代码
# 其中的 "- work" 参数用来具体指定将 verilog 源代码编译到哪个库中，缺省编译到 work 库
vlog  -work  alt_lib     ./altera_mf.v
vlog  -work  alt_lib     ./../quartus_prj/ipcore_dir/pll_1.v
vlog  -work  work        ./../design/*.v
vlog  -work  work        ./tb_ipcore_pll.v

# 启动仿真器
vsim  -voptargs=+acc  -L alt_lib  -L work  work.tb_ipcore_pll

# 添加波形
add   wave   tb_ipcore_pll/*

# 执行仿真
run   1us</code></pre> 
<pre><code># ========================================================================
vsim    -t ns -voptargs=+acc  -L design -L base_space base_space.*.v
#       -t    运行仿真的精度是 ns
#       -L    链接库关键字
# ========================================================================

# ========================================================================
# ---- 虚拟信号 ----
virtual type {
{01 IDLE}
{02 A}
{04 B}
{08 C}
{16 D}
{32 E}
} vir_new_signal

virtual function {
(vir_new_signal)tb_seq_det/seq_det_inst/state
} new_state

add  wave  tb_seq_det/seq_det_inst/new_state
# ========================================================================

quit   -sim
.main  clear

vlib   ./lib/
vlib   ./lib/work/
vmap   work ./lib/work/

vlog   -work  work  ./tb_shift_reg.v
vlog   -work  work  ./../design/shift_reg.v

vsim   -voptargs=+acc  work.tb_shift_reg

add    wave  tb_shift_reg/clk
add    wave  tb_shift_reg/rst_n
add    wave  tb_shift_reg/mem1x16
add    wave  tb_shift_reg/i_30
add    wave  tb_shift_reg/i_data
add    wave  tb_shift_reg/shift_reg_inst/shift_reg
add    wave  tb_shift_reg/shift_reg_inst/s_cnt
add    wave  tb_shift_reg/shift_reg_inst/s_flag
add    wave  tb_shift_reg/shift_reg_inst/s_flag_delay
add    wave  tb_shift_reg/shift_reg_inst/o_data
add    wave  tb_shift_reg/o_data

run    10us

# ========================================================================
# ---- 后仿真 ----
quit   -sim
.main  clear

vlib   ./lib/
vlib   ./lib/work/
vlib   ./lib/altera_lib/
vmap   work ./lib/work/
vmap   altera_lib ./lib/altera_lib/

vlog   -work  work          ./tb_seq_det.v
vlog   -work  work          ./../design/*.vo
vlog   -work  altera_lib    ./altera_lib/*.v

vsim   -t ns -sdfmax tb_seq_det/seq_det_inst=seq_det_v.sdo -voptargs=+acc -L altera_lib work.tb_seq_det

add     wave  tb_seq_det/*

run    10us
# ========================================================================</code></pre> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<h2 id="%E5%8F%82%E8%80%83">参考</h2> 
<table border="1" cellpadding="1" cellspacing="1"><tbody><tr><td>1、作者</td><td>博文</td></tr><tr><td></td><td><a href="https://www.cnblogs.com/bitrocco/p/9576505.html" rel="nofollow" title="Modelsim自动化仿真之do文件书写">Modelsim自动化仿真之do文件书写</a></td></tr><tr><td></td><td><a href="https://www.cnblogs.com/ZcsTech/p/3504416.html" rel="nofollow" title="modelsim仿真时让状态机波形显示状态的名字">modelsim仿真时让状态机波形显示状态的名字</a></td></tr><tr><td></td><td><a class="link-info" href="https://www.cnblogs.com/IClearner/p/7273441.html" rel="nofollow" title="基于脚本的modelsim自动化仿真笔记">基于脚本的modelsim自动化仿真笔记</a></td></tr><tr><td></td><td><a class="link-info" href="https://www.cnblogs.com/yiquwange/p/14919730.html" rel="nofollow">一曲挽歌 FPGA辅助设计脚本——Tcl</a></td></tr></tbody></table> 
<p></p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/cba11be9e10c4069026da27ed520080b/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">同样是应届生，为什么有的同学一毕业就月薪1万以上？</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/267418efbb653be23134e9b28b09d37d/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">shell变量里的字符替换</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程爱好者博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151260"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>