// Generated by CIRCT firtool-1.62.0
module MemoryController(	// src/main/scala/common/MemoryController.scala:8:7
  input  [31:0] io_dmem_addr,	// src/main/scala/common/MemoryController.scala:9:14
                io_dmem_wdata_raw,	// src/main/scala/common/MemoryController.scala:9:14
  input  [2:0]  io_control,	// src/main/scala/common/MemoryController.scala:9:14
  output [7:0]  io_wmask,	// src/main/scala/common/MemoryController.scala:9:14
  output [31:0] io_dmem_wdata,	// src/main/scala/common/MemoryController.scala:9:14
  output [2:0]  io_dmem_rw_size	// src/main/scala/common/MemoryController.scala:9:14
);

  wire             _io_dmem_rw_size_T_16 = io_control == 3'h1;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:19:45
  wire             _io_dmem_rw_size_T_12 = io_control == 3'h0;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:19:45
  wire [2:0]       rw_address_type =
    (|(io_dmem_addr[31:28])) & io_dmem_addr < 32'h10001000
      ? 3'h0
      : io_dmem_addr > 32'hEFFFFFF & io_dmem_addr < 32'h10000000
          ? 3'h1
          : io_dmem_addr > 32'h2FFFFFFF & io_dmem_addr < 32'h40000000
              ? 3'h2
              : io_dmem_addr > 32'h10000FFF & io_dmem_addr < 32'h10002000
                  ? 3'h3
                  : io_dmem_addr[31] & io_dmem_addr < 32'hA0000000
                      ? 3'h4
                      : io_dmem_addr > 32'h9FFFFFFF & io_dmem_addr[31:30] != 2'h3
                          ? 3'h5
                          : 3'h6;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:30:{20,39,56}, :31:{20,34,51}, :32:{20,35,52}, :33:{20,33,50}, :34:{20,35,52}, :35:{20,35,52}
  wire [14:0]      _GEN =
    {7'h0,
     _io_dmem_rw_size_T_12
       ? 8'h1
       : _io_dmem_rw_size_T_16 ? 8'h3 : io_control == 3'h2 ? 8'hF : 8'h0};	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:19:45, :43:29
  wire [14:0]      _GEN_0 = {13'h0, io_dmem_addr[1:0]};	// src/main/scala/common/MemoryController.scala:26:34, :43:29
  wire [14:0]      _io_wmask_T_1 = _GEN << _GEN_0;	// src/main/scala/common/MemoryController.scala:43:29
  wire [14:0]      _io_wmask_T_3 = _GEN << _GEN_0;	// src/main/scala/common/MemoryController.scala:43:29, :45:28
  wire [14:0]      _io_wmask_T_5 = _GEN << _GEN_0;	// src/main/scala/common/MemoryController.scala:43:29, :47:30
  wire [14:0]      _io_wmask_T_7 = _GEN << _GEN_0;	// src/main/scala/common/MemoryController.scala:43:29, :49:30
  wire             _io_dmem_rw_size_T_22 = rw_address_type == 3'h1;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:39:51
  wire             _io_dmem_rw_size_T_26 = rw_address_type == 3'h3;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:39:51
  wire [94:0]      _GEN_1 = {63'h0, io_dmem_wdata_raw};	// src/main/scala/common/MemoryController.scala:52:65
  wire [94:0]      _GEN_2 = {90'h0, io_dmem_addr[1:0], 3'h0};	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:26:34, :52:65
  wire [94:0]      _io_dmem_wdata_T_1 = _GEN_1 << _GEN_2;	// src/main/scala/common/MemoryController.scala:52:65
  wire [7:0][94:0] _GEN_3 =
    {{_io_dmem_wdata_T_1},
     {_io_dmem_wdata_T_1},
     {_GEN_1 << _GEN_2},
     {_GEN_1 << _GEN_2},
     {_GEN_1 << _GEN_2},
     {_io_dmem_wdata_T_1},
     {_GEN_1 << _GEN_2},
     {_GEN_1}};	// src/main/scala/common/MemoryController.scala:39:51, :52:{65,89}, :56:37, :58:36, :60:38, :62:38
  wire             _GEN_4 = io_control == 3'h4 | _io_dmem_rw_size_T_12;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:19:45, :67:49
  wire             _GEN_5 = io_control == 3'h5 | _io_dmem_rw_size_T_16;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:19:45, :67:49
  wire [2:0]       _io_dmem_rw_size_T_27 =
    _io_dmem_rw_size_T_26 | rw_address_type == 3'h2 | _io_dmem_rw_size_T_22
    | (|rw_address_type)
      ? 3'h2
      : _GEN_5 ? 3'h1 : {1'h0, ~_GEN_4, 1'h0};	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:39:51, :65:58, :67:49
  wire [7:0][2:0]  _GEN_6 =
    {{_io_dmem_rw_size_T_27},
     {_io_dmem_rw_size_T_27},
     {3'h2},
     {_GEN_5 ? 3'h1 : {1'h0, ~_GEN_4, 1'h0}},
     {3'h2},
     {3'h2},
     {3'h2},
     {_io_dmem_rw_size_T_27}};	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:39:51, :65:58, :67:49, :81:50
  assign io_wmask =
    rw_address_type == 3'h5
      ? _io_wmask_T_7[7:0]
      : rw_address_type == 3'h4
          ? _io_wmask_T_5[7:0]
          : _io_dmem_rw_size_T_26
              ? _io_wmask_T_3[7:0]
              : _io_dmem_rw_size_T_22 ? _io_wmask_T_1[7:0] : 8'h1;	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:8:7, :19:45, :39:51, :43:29, :45:28, :47:30, :49:30
  assign io_dmem_wdata = _GEN_3[rw_address_type][31:0];	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:8:7, :39:51, :52:{17,89}
  assign io_dmem_rw_size = _GEN_6[rw_address_type];	// src/main/scala/chisel3/util/Mux.scala:126:16, src/main/scala/common/MemoryController.scala:8:7, :39:51, :65:58
endmodule

