<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:33.3633</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0057252</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전력 모듈의 양면 정류 안테나를 형성하는 반도체 디바이스 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING DOUBLE-SIDED  RECTIFYING ANTENNA ON POWER MODULE</inventionTitleEng><openDate>2024.11.18</openDate><openNumber>10-2024-0162995</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01Q 1/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 기판과, 기판의 제1 표면 위에 형성된 제1 전기적 상호연결 구조를 갖는다. 제2 전기적 상호연결 구조는 기판의 제2 표면 위에 형성된다. 전기 구성요소는 기판의 제1 표면 위에 또는 기판의 제2 표면 위에 배치된다. 제1 안테나는 제1 전기적 상호연결 구조 위에 형성된다. 제2 안테나는 제2 전기적 상호연결 구조 위에 형성된다. 제1 전기적 상호연결 구조는 기판의 제1 표면 위에 형성된 절연 재료와, 절연 재료를 통해 형성된 전도성 비아를 갖는다. 대안적으로, 제1 전기적 상호연결 구조는 기판의 제1 표면 위에 형성된 절연 층, 절연 층 위에 형성된 전도성 층, 및 절연 층 및 전도성 층을 통해 형성된 전도성 비아를 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서, 상기 반도체 디바이스는: 기판; 상기 기판의 제1 표면 위에 형성된 제1 전기적 상호연결 구조; 기판의 제1 표면 반대편에 기판의 제2 표면 위에 형성된 제2 전기적 상호연결 구조; 상기 제1 전기적 상호연결 구조 위에 형성된 제1 안테나; 및 상기 제2 전기적 상호연결 구조 위에 형성된 제2 안테나;를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 기판의 제1 표면 위에 또는 상기 기판의 제2 표면 위에 배치된 전기 구성요소를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 제1 전기적 상호연결 구조 및 제2 전기적 상호연결 구조 및 제1 안테나 및 제2 안테나는 각각, 기판으로부터 서로 다른 수직 변위에 배치되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 제1 전기적 상호연결 구조 및 제2 전기적 상호연결 구조는 제1 안테나와 제2 안테나 사이에 격리를 제공하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 반도체 디바이스로서, 상기 반도체 디바이스는: 기판; 기판의 제1 표면 위에 배치된 제1 안테나; 및 기판의 제1 표면 반대편에 기판의 제2 표면 위에 배치되고 제1 안테나와 동시적으로에 작동하는 제2 안테나;를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 기판의 제1 표면 위에 또는 상기 기판의 제2 표면 위에 배치되는 전기 구성요소를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서, 상기 반도체 디바이스는: 기판의 제1 표면 위에 형성된 제1 전기적 상호연결 구조; 및 기판의 제2 표면 위에 형성된 제2 전기적 상호연결 구조;를 더 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1 전기적 상호연결 구조 및 상기 제2 전기적 상호연결 구조 및 상기 제1 안테나 및 상기 제2 안테나는 각각, 기판으로부터 서로 다른 수직 변위에 배치되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 제1 전기적 상호연결 구조 및 제2 전기적 상호연결 구조는 제1 안테나와 제2 안테나 사이에 격리를 제공하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 반도체 디바이스를 제조하는 방법으로, 상기 방법은: 기판을 제공하는 단계; 기판의 제1 표면 위에 제1 안테나를 배치하는 단계; 및 기판의 제1 표면 반대편에 기판의 제2 표면 위에 제2 안테나를 배치하고 제1 안테나와 동시에 동작하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 기판의 제1 표면 위에 또는 상기 기판의 제2 표면 위에 전기 구성요소를 배치하는 단계를 더 포함하는  방법.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 방법은: 기판의 제1 표면 위에 제1 전기적 상호연결 구조를 형성하는 단계를 더 포함하고; 제2 전기적 상호연결 구조는 기판의 제2 표면 위에 형성되는, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 제1 전기적 상호연결 구조를 형성하는 단계는: 기판의 제1 표면 위에 또는 기판의 제2 표면 위에 절연 재료를 형성하는 단계; 및 절연 재료를 통해 전도성 비아를 형성하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 제1 전기적 상호연결 구조를 형성하는 단계는: 기판의 제1 표면 위에 또는 기판의 제2 표면 위에 절연 층을 형성하는 단계; 절연 층 위에 전도성 층을 형성하는 단계; 및 절연 층과 전도성 층을 통해 전도성 비아를 형성하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서, 제1 전기적 상호연결 구조 및 제2 전기적 상호연결 구조 및 제1 안테나 및 제2 안테나는 각각, 기판으로부터 서로 다른 수직 변위에 배치되는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국 서울 노원구...</address><code> </code><country> </country><engName>QUAN, Chunhe</engName><name>콴 춘허</name></inventorInfo><inventorInfo><address>대한민국 인천 계양구...</address><code> </code><country> </country><engName>LEE, JinYoung</engName><name>이진영</name></inventorInfo><inventorInfo><address>대한민국 서울 마포구...</address><code> </code><country> </country><engName>PARK, Hyungwoo</engName><name>박형우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.05.09</priorityApplicationDate><priorityApplicationNumber>18/314,626</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.30</receiptDate><receiptNumber>1-1-2024-0470947-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.05.13</receiptDate><receiptNumber>9-1-2024-9004941-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240057252.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9328bb9f286baf74f909e94c308f2a352eaa82b5a6f7980781f69f3d1b5e72a10e6f0f0fc763ff127b891d4183e8c559c86c1dde98077e3c4e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa3bf3f323dad9ebd620f3a7b4ea05f32e5415c4cd1e2f95ca52e8e7c9d14147751ee4ccbe289736cbc275b563151e86182e319dcbee9ec08</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>