Fitter report for simple_ram_test
Mon Nov 29 00:09:18 2021
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 29 00:09:18 2021           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; simple_ram_test                                 ;
; Top-level Entity Name              ; simple_ram_test                                 ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,679 / 114,480 ( 3 % )                         ;
;     Total combinational functions  ; 2,680 / 114,480 ( 2 % )                         ;
;     Dedicated logic registers      ; 2,628 / 114,480 ( 2 % )                         ;
; Total registers                    ; 2628                                            ;
; Total pins                         ; 138 / 529 ( 26 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7       ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processor 3            ;   1.3%      ;
;     Processor 4            ;   1.2%      ;
;     Processor 5            ;   1.2%      ;
;     Processor 6            ;   1.1%      ;
;     Processor 7            ;   1.1%      ;
;     Processor 8            ;   1.0%      ;
;     Processors 9-16        ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5627 ) ; 0.00 % ( 0 / 5627 )        ; 0.00 % ( 0 / 5627 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5627 ) ; 0.00 % ( 0 / 5627 )        ; 0.00 % ( 0 / 5627 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5617 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/projects/github.com/codetector1374/chisel_simple_rv64/fpga_projects/simple_ram_test/output_files/simple_ram_test.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,679 / 114,480 ( 3 % ) ;
;     -- Combinational with no register       ; 1051                    ;
;     -- Register only                        ; 999                     ;
;     -- Combinational with a register        ; 1629                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1819                    ;
;     -- 3 input functions                    ; 427                     ;
;     -- <=2 input functions                  ; 434                     ;
;     -- Register only                        ; 999                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2439                    ;
;     -- arithmetic mode                      ; 241                     ;
;                                             ;                         ;
; Total registers*                            ; 2,628 / 117,053 ( 2 % ) ;
;     -- Dedicated logic registers            ; 2,628 / 114,480 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 306 / 7,155 ( 4 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 138 / 529 ( 26 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 1                       ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2.0% / 2.1% / 2.0%      ;
; Peak interconnect usage (total/H/V)         ; 33.4% / 30.7% / 37.3%   ;
; Maximum fan-out                             ; 2628                    ;
; Highest non-global fan-out                  ; 313                     ;
; Total fan-out                               ; 18883                   ;
; Average fan-out                             ; 2.85                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3679 / 114480 ( 3 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1051                  ; 0                              ;
;     -- Register only                        ; 999                   ; 0                              ;
;     -- Combinational with a register        ; 1629                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1819                  ; 0                              ;
;     -- 3 input functions                    ; 427                   ; 0                              ;
;     -- <=2 input functions                  ; 434                   ; 0                              ;
;     -- Register only                        ; 999                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2439                  ; 0                              ;
;     -- arithmetic mode                      ; 241                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2628                  ; 0                              ;
;     -- Dedicated logic registers            ; 2628 / 114480 ( 2 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 306 / 7155 ( 4 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 138                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 32                    ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 32                    ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 18878                 ; 5                              ;
;     -- Registered Connections               ; 6357                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 64                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 22                    ; 0                              ;
;     -- Output Ports                         ; 84                    ; 0                              ;
;     -- Bidir Ports                          ; 32                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock           ; Y2    ; 2        ; 0            ; 36           ; 14           ; 2629                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[0]  ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[10] ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[11] ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[12] ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[13] ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[14] ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[15] ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[16] ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[17] ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[1]  ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[2]  ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[3]  ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[4]  ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[5]  ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[6]  ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[7]  ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[8]  ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_switches[9]  ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; io_write        ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reset           ; M23   ; 6        ; 115          ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rx              ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0]           ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[1]           ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[2]           ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[3]           ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[4]           ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[5]           ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[6]           ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[0]           ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[1]           ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[2]           ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[3]           ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[4]           ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[5]           ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[6]           ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[0]           ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[1]           ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[2]           ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[3]           ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[4]           ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[5]           ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[6]           ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[0]           ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[1]           ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[2]           ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[3]           ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[4]           ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[5]           ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[6]           ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[0]           ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[1]           ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[2]           ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[3]           ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[4]           ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[5]           ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[6]           ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[0]           ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[1]           ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[2]           ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[3]           ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[4]           ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[5]           ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[6]           ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex6[0]           ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex6[1]           ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex6[2]           ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex6[3]           ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex6[4]           ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex6[5]           ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex6[6]           ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex7[0]           ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex7[1]           ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex7[2]           ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex7[3]           ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex7[4]           ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex7[5]           ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex7[6]           ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; idle              ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_addr[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_bank[0]  ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_bank[1]  ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_cas_n    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_cke      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_clk      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_cs_n     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_dqm[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_dqm[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_dqm[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_dqm[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_ras_n    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; io_sdram_we_n     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; stall             ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx                ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                      ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------+
; io_sdram_data[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
; io_sdram_data[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0 (inverted) ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 73 ( 3 % )   ; 2.5V          ; --           ;
; 4        ; 32 / 71 ( 45 % ) ; 2.5V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 2.5V          ; --           ;
; 6        ; 7 / 58 ( 12 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 72 ( 7 % )   ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 532        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 501        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 517        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 487        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 482        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 442        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 440        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 423        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 404        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; io_sdram_data[11]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 119        ; 2        ; io_sdram_addr[11]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; io_sdram_cke                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; io_sdram_addr[7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 191        ; 3        ; hex7[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; hex6[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; hex6[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; hex6[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; hex4[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; hex3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; io_switches[15]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; io_switches[14]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; io_switches[13]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; hex2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; hex2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; io_sdram_data[10]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; io_sdram_data[12]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; io_sdram_data[14]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 214        ; 4        ; hex6[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; hex6[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; hex6[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; hex5[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; hex4[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; hex3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB23     ; 276        ; 5        ; io_switches[12]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; io_switches[11]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; io_switches[9]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; io_switches[7]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; io_switches[4]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; io_switches[0]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; io_sdram_data[13]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; io_sdram_data[15]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; hex6[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; hex5[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; io_switches[10]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; io_switches[8]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; io_switches[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; io_switches[2]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; io_switches[1]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; hex7[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; hex5[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; hex3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD26     ; 281        ; 5        ; io_switches[6]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; io_switches[3]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 135        ; 3        ; io_sdram_clk                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 215        ; 4        ; hex7[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; hex4[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; hex4[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 216        ; 4        ; hex7[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; hex5[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; hex4[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 262        ; 4        ; hex3[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; hex7[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; hex7[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; hex5[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; hex4[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; hex7[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; hex5[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; hex5[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; hex4[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 502        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 488        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 443        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 441        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 401        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 538        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 521        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 519        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 510        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 508        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 478        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 474        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 468        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 460        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 429        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 435        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 431        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 415        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 416        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ; 411        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C26      ; 400        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 537        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 522        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 520        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 511        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 509        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 469        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 461        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 439        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 430        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 436        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 419        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 402        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 414        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 417        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 383        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D27      ; 381        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E5       ; 542        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 499        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 497        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 467        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; hex0[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 421        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 403        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ; 434        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E27      ; 375        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 374        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 527        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 500        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 498        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 466        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 420        ; 7        ; stall                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F22      ; 409        ; 7        ; hex0[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 395        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 379        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F27      ; 373        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 372        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 528        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 525        ; 8        ; tx                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 506        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 503        ; 8        ; rx                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; hex0[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; idle                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 445        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 449        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 397        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 393        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 392        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 367        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 366        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 480        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 454        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ; 399        ; 6        ; hex0[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 390        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 377        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 376        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 22         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 36         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 35         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 37         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 458        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 450        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; hex0[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 386        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 365        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 364        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 39         ; 1        ; io_sdram_dqm[2]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 388        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 370        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 362        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 361        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 48         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 31         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 42         ; 1        ; io_sdram_data[23]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; io_sdram_data[17]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 384        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ; 360        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 359        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 369        ; 6        ; hex0[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; hex0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 357        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 50         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 33         ; 1        ; io_sdram_data[21]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; io_sdram_data[22]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; io_sdram_data[16]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; hex1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 354        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; io_sdram_data[19]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; io_sdram_data[20]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; io_sdram_dqm[3]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 351        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; io_sdram_addr[3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; io_sdram_data[18]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 345        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; io_sdram_data[26]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; io_sdram_data[27]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; io_sdram_data[28]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; io_sdram_bank[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; io_sdram_addr[10]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; io_sdram_addr[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; io_sdram_data[25]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 332        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 331        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 330        ; 5        ; io_write                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 326        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 329        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 328        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; io_sdram_data[29]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; io_sdram_cs_n                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 324        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ; 322        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; io_sdram_data[31]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; io_sdram_dqm[0]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; io_sdram_data[7]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; io_sdram_data[30]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; io_sdram_data[24]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; io_sdram_ras_n                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; io_sdram_bank[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; io_sdram_addr[2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; hex3[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 305        ; 5        ; hex1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; hex1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 314        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U27      ; 318        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U28      ; 317        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 84         ; 2        ; io_sdram_data[6]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; io_sdram_data[5]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; io_sdram_data[4]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; io_sdram_data[2]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; io_sdram_addr[4]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; io_sdram_we_n                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; io_sdram_cas_n                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; io_sdram_addr[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; hex3[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 308        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 307        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 306        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V27      ; 304        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 303        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 88         ; 2        ; io_sdram_data[3]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; io_sdram_data[1]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; io_sdram_data[0]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; io_sdram_dqm[1]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; io_sdram_addr[6]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; io_sdram_addr[5]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; hex1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; hex1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; hex1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; hex2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; hex2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; hex2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; io_sdram_data[8]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; io_sdram_data[9]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; io_sdram_addr[8]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; io_sdram_addr[9]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; io_sdram_addr[12]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; hex3[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; hex1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; io_switches[17]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; io_switches[16]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; hex2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; hex2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; io_sdram_addr[0]  ; Incomplete set of assignments ;
; io_sdram_addr[1]  ; Incomplete set of assignments ;
; io_sdram_addr[2]  ; Incomplete set of assignments ;
; io_sdram_addr[3]  ; Incomplete set of assignments ;
; io_sdram_addr[4]  ; Incomplete set of assignments ;
; io_sdram_addr[5]  ; Incomplete set of assignments ;
; io_sdram_addr[6]  ; Incomplete set of assignments ;
; io_sdram_addr[7]  ; Incomplete set of assignments ;
; io_sdram_addr[8]  ; Incomplete set of assignments ;
; io_sdram_addr[9]  ; Incomplete set of assignments ;
; io_sdram_addr[10] ; Incomplete set of assignments ;
; io_sdram_addr[11] ; Incomplete set of assignments ;
; io_sdram_addr[12] ; Incomplete set of assignments ;
; io_sdram_bank[0]  ; Incomplete set of assignments ;
; io_sdram_bank[1]  ; Incomplete set of assignments ;
; io_sdram_dqm[0]   ; Incomplete set of assignments ;
; io_sdram_dqm[1]   ; Incomplete set of assignments ;
; io_sdram_dqm[2]   ; Incomplete set of assignments ;
; io_sdram_dqm[3]   ; Incomplete set of assignments ;
; io_sdram_clk      ; Incomplete set of assignments ;
; io_sdram_cke      ; Incomplete set of assignments ;
; io_sdram_cs_n     ; Incomplete set of assignments ;
; io_sdram_ras_n    ; Incomplete set of assignments ;
; io_sdram_cas_n    ; Incomplete set of assignments ;
; io_sdram_we_n     ; Incomplete set of assignments ;
; io_write          ; Incomplete set of assignments ;
; hex0[0]           ; Incomplete set of assignments ;
; hex0[1]           ; Incomplete set of assignments ;
; hex0[2]           ; Incomplete set of assignments ;
; hex0[3]           ; Incomplete set of assignments ;
; hex0[4]           ; Incomplete set of assignments ;
; hex0[5]           ; Incomplete set of assignments ;
; hex0[6]           ; Incomplete set of assignments ;
; hex1[0]           ; Incomplete set of assignments ;
; hex1[1]           ; Incomplete set of assignments ;
; hex1[2]           ; Incomplete set of assignments ;
; hex1[3]           ; Incomplete set of assignments ;
; hex1[4]           ; Incomplete set of assignments ;
; hex1[5]           ; Incomplete set of assignments ;
; hex1[6]           ; Incomplete set of assignments ;
; hex2[0]           ; Incomplete set of assignments ;
; hex2[1]           ; Incomplete set of assignments ;
; hex2[2]           ; Incomplete set of assignments ;
; hex2[3]           ; Incomplete set of assignments ;
; hex2[4]           ; Incomplete set of assignments ;
; hex2[5]           ; Incomplete set of assignments ;
; hex2[6]           ; Incomplete set of assignments ;
; hex3[0]           ; Incomplete set of assignments ;
; hex3[1]           ; Incomplete set of assignments ;
; hex3[2]           ; Incomplete set of assignments ;
; hex3[3]           ; Incomplete set of assignments ;
; hex3[4]           ; Incomplete set of assignments ;
; hex3[5]           ; Incomplete set of assignments ;
; hex3[6]           ; Incomplete set of assignments ;
; hex4[0]           ; Incomplete set of assignments ;
; hex4[1]           ; Incomplete set of assignments ;
; hex4[2]           ; Incomplete set of assignments ;
; hex4[3]           ; Incomplete set of assignments ;
; hex4[4]           ; Incomplete set of assignments ;
; hex4[5]           ; Incomplete set of assignments ;
; hex4[6]           ; Incomplete set of assignments ;
; hex5[0]           ; Incomplete set of assignments ;
; hex5[1]           ; Incomplete set of assignments ;
; hex5[2]           ; Incomplete set of assignments ;
; hex5[3]           ; Incomplete set of assignments ;
; hex5[4]           ; Incomplete set of assignments ;
; hex5[5]           ; Incomplete set of assignments ;
; hex5[6]           ; Incomplete set of assignments ;
; hex6[0]           ; Incomplete set of assignments ;
; hex6[1]           ; Incomplete set of assignments ;
; hex6[2]           ; Incomplete set of assignments ;
; hex6[3]           ; Incomplete set of assignments ;
; hex6[4]           ; Incomplete set of assignments ;
; hex6[5]           ; Incomplete set of assignments ;
; hex6[6]           ; Incomplete set of assignments ;
; hex7[0]           ; Incomplete set of assignments ;
; hex7[1]           ; Incomplete set of assignments ;
; hex7[2]           ; Incomplete set of assignments ;
; hex7[3]           ; Incomplete set of assignments ;
; hex7[4]           ; Incomplete set of assignments ;
; hex7[5]           ; Incomplete set of assignments ;
; hex7[6]           ; Incomplete set of assignments ;
; tx                ; Incomplete set of assignments ;
; stall             ; Incomplete set of assignments ;
; idle              ; Incomplete set of assignments ;
; io_sdram_data[0]  ; Incomplete set of assignments ;
; io_sdram_data[1]  ; Incomplete set of assignments ;
; io_sdram_data[2]  ; Incomplete set of assignments ;
; io_sdram_data[3]  ; Incomplete set of assignments ;
; io_sdram_data[4]  ; Incomplete set of assignments ;
; io_sdram_data[5]  ; Incomplete set of assignments ;
; io_sdram_data[6]  ; Incomplete set of assignments ;
; io_sdram_data[7]  ; Incomplete set of assignments ;
; io_sdram_data[8]  ; Incomplete set of assignments ;
; io_sdram_data[9]  ; Incomplete set of assignments ;
; io_sdram_data[10] ; Incomplete set of assignments ;
; io_sdram_data[11] ; Incomplete set of assignments ;
; io_sdram_data[12] ; Incomplete set of assignments ;
; io_sdram_data[13] ; Incomplete set of assignments ;
; io_sdram_data[14] ; Incomplete set of assignments ;
; io_sdram_data[15] ; Incomplete set of assignments ;
; io_sdram_data[16] ; Incomplete set of assignments ;
; io_sdram_data[17] ; Incomplete set of assignments ;
; io_sdram_data[18] ; Incomplete set of assignments ;
; io_sdram_data[19] ; Incomplete set of assignments ;
; io_sdram_data[20] ; Incomplete set of assignments ;
; io_sdram_data[21] ; Incomplete set of assignments ;
; io_sdram_data[22] ; Incomplete set of assignments ;
; io_sdram_data[23] ; Incomplete set of assignments ;
; io_sdram_data[24] ; Incomplete set of assignments ;
; io_sdram_data[25] ; Incomplete set of assignments ;
; io_sdram_data[26] ; Incomplete set of assignments ;
; io_sdram_data[27] ; Incomplete set of assignments ;
; io_sdram_data[28] ; Incomplete set of assignments ;
; io_sdram_data[29] ; Incomplete set of assignments ;
; io_sdram_data[30] ; Incomplete set of assignments ;
; io_sdram_data[31] ; Incomplete set of assignments ;
; clock             ; Incomplete set of assignments ;
; io_switches[11]   ; Incomplete set of assignments ;
; io_switches[9]    ; Incomplete set of assignments ;
; io_switches[10]   ; Incomplete set of assignments ;
; io_switches[12]   ; Incomplete set of assignments ;
; io_switches[14]   ; Incomplete set of assignments ;
; io_switches[13]   ; Incomplete set of assignments ;
; io_switches[16]   ; Incomplete set of assignments ;
; io_switches[15]   ; Incomplete set of assignments ;
; io_switches[0]    ; Incomplete set of assignments ;
; io_switches[1]    ; Incomplete set of assignments ;
; io_switches[2]    ; Incomplete set of assignments ;
; io_switches[3]    ; Incomplete set of assignments ;
; io_switches[4]    ; Incomplete set of assignments ;
; io_switches[5]    ; Incomplete set of assignments ;
; io_switches[6]    ; Incomplete set of assignments ;
; io_switches[7]    ; Incomplete set of assignments ;
; io_switches[8]    ; Incomplete set of assignments ;
; io_switches[17]   ; Incomplete set of assignments ;
; reset             ; Incomplete set of assignments ;
; rx                ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                               ; Entity Name       ; Library Name ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+-------------------+--------------+
; |simple_ram_test                        ; 3679 (4)    ; 2628 (2)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 138  ; 0            ; 1051 (2)     ; 999 (1)           ; 1629 (1)         ; |simple_ram_test                                                                                  ; simple_ram_test   ; work         ;
;    |TestWBMaster:a|                     ; 3619 (60)   ; 2626 (53)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 993 (7)      ; 998 (17)          ; 1628 (4)         ; |simple_ram_test|TestWBMaster:a                                                                   ; TestWBMaster      ; work         ;
;       |WBArbiter:arb|                   ; 13 (13)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; |simple_ram_test|TestWBMaster:a|WBArbiter:arb                                                     ; WBArbiter         ; work         ;
;       |WBSDRAMCtlr:ramController|       ; 548 (548)   ; 290 (290)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (220)    ; 20 (20)           ; 308 (308)        ; |simple_ram_test|TestWBMaster:a|WBSDRAMCtlr:ramController                                         ; WBSDRAMCtlr       ; work         ;
;       |WBUartIhexWrapper:uart|          ; 3037 (0)    ; 2282 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (0)      ; 961 (0)           ; 1321 (0)         ; |simple_ram_test|TestWBMaster:a|WBUartIhexWrapper:uart                                            ; WBUartIhexWrapper ; work         ;
;          |WBUartWithIhex:m|             ; 3037 (0)    ; 2282 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (0)      ; 961 (0)           ; 1321 (0)         ; |simple_ram_test|TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m                           ; WBUartWithIhex    ; work         ;
;             |ihex:intel_hex_controller| ; 2905 (2905) ; 2195 (2195)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 705 (705)    ; 958 (958)         ; 1242 (1242)      ; |simple_ram_test|TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller ; ihex              ; work         ;
;             |uart_rx:rx_part|           ; 75 (75)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 3 (3)             ; 44 (44)          ; |simple_ram_test|TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_rx:rx_part           ; uart_rx           ; work         ;
;             |uart_tx:tx_part|           ; 62 (62)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 40 (40)          ; |simple_ram_test|TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_tx:tx_part           ; uart_tx           ; work         ;
;    |sseg:seg1|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg1                                                                        ; sseg              ; work         ;
;    |sseg:seg2|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg2                                                                        ; sseg              ; work         ;
;    |sseg:seg3|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg3                                                                        ; sseg              ; work         ;
;    |sseg:seg4|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg4                                                                        ; sseg              ; work         ;
;    |sseg:seg5|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg5                                                                        ; sseg              ; work         ;
;    |sseg:seg6|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg6                                                                        ; sseg              ; work         ;
;    |sseg:seg7|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg7                                                                        ; sseg              ; work         ;
;    |sseg:seg8|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ram_test|sseg:seg8                                                                        ; sseg              ; work         ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; io_sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_addr[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_bank[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_bank[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_dqm[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_dqm[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_dqm[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_dqm[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_cke      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_cs_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_ras_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_cas_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_we_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_write          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; hex0[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex6[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex6[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex6[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex6[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex6[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex6[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex6[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex7[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex7[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex7[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex7[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex7[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex7[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex7[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stall             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; idle              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_sdram_data[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[2]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[5]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[7]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[9]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[10] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[11] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[12] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[13] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[14] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[15] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[16] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[17] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[18] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[19] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[20] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[21] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[22] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[23] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[24] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[25] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[26] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[27] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[28] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_sdram_data[29] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[30] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_sdram_data[31] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clock             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; io_switches[11]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[9]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_switches[10]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[12]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[14]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[13]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[16]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[15]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_switches[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_switches[4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io_switches[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io_switches[17]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rx                ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; io_write                                                                                 ;                   ;         ;
; io_sdram_data[0]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~0                           ; 0                 ; 6       ;
; io_sdram_data[1]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~2                           ; 0                 ; 6       ;
; io_sdram_data[2]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~3                           ; 1                 ; 6       ;
; io_sdram_data[3]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~4                           ; 0                 ; 6       ;
; io_sdram_data[4]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~5                           ; 1                 ; 6       ;
; io_sdram_data[5]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~6                           ; 0                 ; 6       ;
; io_sdram_data[6]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~7                           ; 0                 ; 6       ;
; io_sdram_data[7]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~8                           ; 1                 ; 6       ;
; io_sdram_data[8]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~9                           ; 0                 ; 6       ;
; io_sdram_data[9]                                                                         ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~10                          ; 0                 ; 6       ;
; io_sdram_data[10]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~11                          ; 1                 ; 6       ;
; io_sdram_data[11]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~12                          ; 0                 ; 6       ;
; io_sdram_data[12]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~13                          ; 0                 ; 6       ;
; io_sdram_data[13]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~14                          ; 1                 ; 6       ;
; io_sdram_data[14]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~15                          ; 0                 ; 6       ;
; io_sdram_data[15]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~16                          ; 1                 ; 6       ;
; io_sdram_data[16]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~17                          ; 1                 ; 6       ;
; io_sdram_data[17]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~18                          ; 1                 ; 6       ;
; io_sdram_data[18]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~19                          ; 1                 ; 6       ;
; io_sdram_data[19]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~20                          ; 1                 ; 6       ;
; io_sdram_data[20]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~21                          ; 1                 ; 6       ;
; io_sdram_data[21]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~22                          ; 1                 ; 6       ;
; io_sdram_data[22]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~23                          ; 1                 ; 6       ;
; io_sdram_data[23]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~24                          ; 1                 ; 6       ;
; io_sdram_data[24]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~25                          ; 0                 ; 6       ;
; io_sdram_data[25]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~26                          ; 0                 ; 6       ;
; io_sdram_data[26]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~27                          ; 1                 ; 6       ;
; io_sdram_data[27]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~28                          ; 0                 ; 6       ;
; io_sdram_data[28]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~29                          ; 1                 ; 6       ;
; io_sdram_data[29]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~30                          ; 0                 ; 6       ;
; io_sdram_data[30]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~31                          ; 0                 ; 6       ;
; io_sdram_data[31]                                                                        ;                   ;         ;
;      - TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0~32                          ; 1                 ; 6       ;
; clock                                                                                    ;                   ;         ;
; io_switches[11]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[11]                                                       ; 0                 ; 6       ;
; io_switches[9]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[9]~feeder                                                 ; 1                 ; 6       ;
; io_switches[10]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[10]~feeder                                                ; 0                 ; 6       ;
; io_switches[12]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[12]~feeder                                                ; 0                 ; 6       ;
; io_switches[14]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[14]~feeder                                                ; 0                 ; 6       ;
; io_switches[13]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[13]                                                       ; 0                 ; 6       ;
; io_switches[16]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[16]~feeder                                                ; 0                 ; 6       ;
; io_switches[15]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[15]                                                       ; 0                 ; 6       ;
; io_switches[0]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[0]~feeder                                                 ; 0                 ; 6       ;
; io_switches[1]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[1]~feeder                                                 ; 1                 ; 6       ;
; io_switches[2]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[2]~feeder                                                 ; 0                 ; 6       ;
; io_switches[3]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[3]~feeder                                                 ; 1                 ; 6       ;
; io_switches[4]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[4]~feeder                                                 ; 0                 ; 6       ;
; io_switches[5]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[5]~feeder                                                 ; 1                 ; 6       ;
; io_switches[6]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[6]~feeder                                                 ; 0                 ; 6       ;
; io_switches[7]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[7]~feeder                                                 ; 0                 ; 6       ;
; io_switches[8]                                                                           ;                   ;         ;
;      - TestWBMaster:a|switches[8]                                                        ; 0                 ; 6       ;
; io_switches[17]                                                                          ;                   ;         ;
;      - TestWBMaster:a|switches[17]                                                       ; 0                 ; 6       ;
; reset                                                                                    ;                   ;         ;
;      - int_reset~0                                                                       ; 0                 ; 6       ;
; rx                                                                                       ;                   ;         ;
;      - TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_rx:rx_part|i_rx_int~0 ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]~44                                  ; LCCOMB_X41_Y32_N26 ; 30      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]~45                                  ; LCCOMB_X41_Y32_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10]~44                                 ; LCCOMB_X41_Y32_N20 ; 30      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10]~45                                 ; LCCOMB_X41_Y32_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_2[7]~44                                  ; LCCOMB_X41_Y32_N0  ; 30      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_2[7]~45                                  ; LCCOMB_X41_Y32_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_3[0]~44                                  ; LCCOMB_X41_Y32_N24 ; 30      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_3[0]~45                                  ; LCCOMB_X41_Y32_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_3_valid~0                                   ; LCCOMB_X41_Y32_N22 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[15]~1                                         ; LCCOMB_X45_Y31_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[22]~11                                        ; LCCOMB_X45_Y30_N26 ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|io_sdram_output_en~0                                       ; LCCOMB_X41_Y31_N0  ; 32      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]~18                                       ; LCCOMB_X45_Y30_N4  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]~19                                       ; LCCOMB_X45_Y30_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[25]~34                                      ; LCCOMB_X45_Y30_N22 ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[9]~1                                    ; LCCOMB_X42_Y32_N26 ; 61      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr~25                                      ; LCCOMB_X42_Y31_N0  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~10        ; LCCOMB_X62_Y38_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~101       ; LCCOMB_X48_Y44_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~103       ; LCCOMB_X50_Y42_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~105       ; LCCOMB_X50_Y41_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~107       ; LCCOMB_X48_Y44_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~108       ; LCCOMB_X47_Y40_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~109       ; LCCOMB_X49_Y42_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~11        ; LCCOMB_X52_Y31_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~110       ; LCCOMB_X49_Y42_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~111       ; LCCOMB_X49_Y39_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~112       ; LCCOMB_X49_Y40_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~113       ; LCCOMB_X54_Y39_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~114       ; LCCOMB_X49_Y40_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~115       ; LCCOMB_X53_Y40_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~116       ; LCCOMB_X50_Y44_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~117       ; LCCOMB_X54_Y43_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~118       ; LCCOMB_X50_Y39_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~119       ; LCCOMB_X50_Y41_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~12        ; LCCOMB_X55_Y31_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~120       ; LCCOMB_X55_Y45_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~121       ; LCCOMB_X58_Y36_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~122       ; LCCOMB_X53_Y38_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~123       ; LCCOMB_X53_Y38_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~124       ; LCCOMB_X56_Y42_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~125       ; LCCOMB_X52_Y41_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~126       ; LCCOMB_X50_Y41_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~127       ; LCCOMB_X57_Y41_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~128       ; LCCOMB_X54_Y42_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~129       ; LCCOMB_X50_Y39_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~13        ; LCCOMB_X57_Y31_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~130       ; LCCOMB_X50_Y40_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~131       ; LCCOMB_X54_Y40_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~132       ; LCCOMB_X55_Y42_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~133       ; LCCOMB_X49_Y36_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~134       ; LCCOMB_X55_Y44_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~135       ; LCCOMB_X54_Y40_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~136       ; LCCOMB_X52_Y42_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~137       ; LCCOMB_X58_Y42_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~138       ; LCCOMB_X57_Y42_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~139       ; LCCOMB_X57_Y43_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~140       ; LCCOMB_X58_Y39_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~141       ; LCCOMB_X52_Y36_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~142       ; LCCOMB_X56_Y39_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~143       ; LCCOMB_X57_Y39_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~144       ; LCCOMB_X61_Y41_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~145       ; LCCOMB_X59_Y39_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~146       ; LCCOMB_X59_Y39_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~147       ; LCCOMB_X60_Y39_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~148       ; LCCOMB_X52_Y42_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~149       ; LCCOMB_X60_Y44_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~15        ; LCCOMB_X56_Y31_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~150       ; LCCOMB_X56_Y44_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~151       ; LCCOMB_X55_Y43_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~152       ; LCCOMB_X61_Y38_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~153       ; LCCOMB_X58_Y43_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~154       ; LCCOMB_X59_Y45_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~155       ; LCCOMB_X57_Y45_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~156       ; LCCOMB_X49_Y41_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~157       ; LCCOMB_X48_Y39_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~158       ; LCCOMB_X52_Y40_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~159       ; LCCOMB_X49_Y39_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~16        ; LCCOMB_X52_Y31_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~160       ; LCCOMB_X53_Y44_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~161       ; LCCOMB_X53_Y39_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~162       ; LCCOMB_X53_Y42_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~163       ; LCCOMB_X53_Y43_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~164       ; LCCOMB_X53_Y36_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~165       ; LCCOMB_X58_Y39_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~166       ; LCCOMB_X59_Y44_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~167       ; LCCOMB_X53_Y41_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~168       ; LCCOMB_X55_Y42_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~169       ; LCCOMB_X58_Y41_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~17        ; LCCOMB_X58_Y31_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~170       ; LCCOMB_X56_Y43_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~171       ; LCCOMB_X55_Y42_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~172       ; LCCOMB_X48_Y41_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~173       ; LCCOMB_X56_Y41_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~174       ; LCCOMB_X49_Y38_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~175       ; LCCOMB_X48_Y41_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~176       ; LCCOMB_X47_Y42_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~177       ; LCCOMB_X57_Y42_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~178       ; LCCOMB_X48_Y42_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~179       ; LCCOMB_X48_Y42_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~18        ; LCCOMB_X57_Y31_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~180       ; LCCOMB_X52_Y43_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~181       ; LCCOMB_X63_Y38_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~182       ; LCCOMB_X50_Y35_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~183       ; LCCOMB_X57_Y43_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~184       ; LCCOMB_X61_Y38_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~185       ; LCCOMB_X58_Y40_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~186       ; LCCOMB_X60_Y41_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~187       ; LCCOMB_X56_Y38_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~188       ; LCCOMB_X52_Y39_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~189       ; LCCOMB_X50_Y38_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~190       ; LCCOMB_X52_Y40_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~191       ; LCCOMB_X52_Y36_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~192       ; LCCOMB_X53_Y44_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~193       ; LCCOMB_X57_Y40_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~194       ; LCCOMB_X49_Y37_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~195       ; LCCOMB_X55_Y43_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~196       ; LCCOMB_X48_Y38_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~197       ; LCCOMB_X56_Y39_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~198       ; LCCOMB_X60_Y40_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~199       ; LCCOMB_X52_Y39_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~2         ; LCCOMB_X53_Y35_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~20        ; LCCOMB_X58_Y35_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~200       ; LCCOMB_X56_Y45_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~201       ; LCCOMB_X58_Y43_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~202       ; LCCOMB_X56_Y43_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~203       ; LCCOMB_X56_Y45_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~204       ; LCCOMB_X53_Y45_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~205       ; LCCOMB_X58_Y45_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~206       ; LCCOMB_X50_Y45_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~207       ; LCCOMB_X52_Y45_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~208       ; LCCOMB_X54_Y45_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~209       ; LCCOMB_X55_Y38_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~21        ; LCCOMB_X53_Y31_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~210       ; LCCOMB_X53_Y42_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~211       ; LCCOMB_X54_Y45_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~212       ; LCCOMB_X53_Y45_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~213       ; LCCOMB_X59_Y44_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~214       ; LCCOMB_X54_Y41_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~215       ; LCCOMB_X54_Y41_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~216       ; LCCOMB_X52_Y33_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~217       ; LCCOMB_X54_Y33_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~218       ; LCCOMB_X53_Y36_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~219       ; LCCOMB_X52_Y33_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~22        ; LCCOMB_X55_Y31_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~220       ; LCCOMB_X53_Y35_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~221       ; LCCOMB_X52_Y35_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~222       ; LCCOMB_X52_Y35_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~223       ; LCCOMB_X53_Y35_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~224       ; LCCOMB_X52_Y34_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~225       ; LCCOMB_X60_Y37_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~226       ; LCCOMB_X53_Y34_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~227       ; LCCOMB_X52_Y34_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~228       ; LCCOMB_X55_Y35_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~229       ; LCCOMB_X54_Y32_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~23        ; LCCOMB_X60_Y33_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~230       ; LCCOMB_X54_Y32_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~231       ; LCCOMB_X59_Y32_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~232       ; LCCOMB_X57_Y33_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~233       ; LCCOMB_X56_Y37_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~234       ; LCCOMB_X47_Y40_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~235       ; LCCOMB_X56_Y37_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~236       ; LCCOMB_X62_Y35_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~237       ; LCCOMB_X62_Y37_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~238       ; LCCOMB_X58_Y37_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~239       ; LCCOMB_X58_Y35_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~240       ; LCCOMB_X63_Y35_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~241       ; LCCOMB_X63_Y37_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~242       ; LCCOMB_X57_Y35_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~243       ; LCCOMB_X65_Y37_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~244       ; LCCOMB_X59_Y34_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~245       ; LCCOMB_X60_Y38_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~246       ; LCCOMB_X59_Y34_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~247       ; LCCOMB_X59_Y36_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~248       ; LCCOMB_X63_Y34_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~249       ; LCCOMB_X58_Y31_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~250       ; LCCOMB_X56_Y35_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~251       ; LCCOMB_X59_Y35_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~252       ; LCCOMB_X55_Y37_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~253       ; LCCOMB_X52_Y37_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~254       ; LCCOMB_X52_Y37_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~255       ; LCCOMB_X60_Y37_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~256       ; LCCOMB_X61_Y34_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~257       ; LCCOMB_X57_Y37_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~258       ; LCCOMB_X57_Y37_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~259       ; LCCOMB_X60_Y37_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~26        ; LCCOMB_X61_Y37_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~260       ; LCCOMB_X56_Y31_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~261       ; LCCOMB_X59_Y37_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~262       ; LCCOMB_X55_Y35_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~263       ; LCCOMB_X59_Y35_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~264       ; LCCOMB_X61_Y37_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~265       ; LCCOMB_X53_Y36_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~266       ; LCCOMB_X61_Y34_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~267       ; LCCOMB_X57_Y36_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~268       ; LCCOMB_X60_Y34_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~269       ; LCCOMB_X56_Y33_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~270       ; LCCOMB_X58_Y34_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~271       ; LCCOMB_X58_Y34_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~272       ; LCCOMB_X60_Y36_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~273       ; LCCOMB_X52_Y38_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~274       ; LCCOMB_X53_Y34_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~275       ; LCCOMB_X55_Y37_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~276       ; LCCOMB_X58_Y33_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~277       ; LCCOMB_X59_Y33_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~278       ; LCCOMB_X58_Y33_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~279       ; LCCOMB_X55_Y38_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~29        ; LCCOMB_X61_Y35_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~30        ; LCCOMB_X60_Y35_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~31        ; LCCOMB_X59_Y33_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~34        ; LCCOMB_X57_Y32_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~37        ; LCCOMB_X60_Y38_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~38        ; LCCOMB_X54_Y36_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~39        ; LCCOMB_X57_Y32_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~4         ; LCCOMB_X54_Y31_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~40        ; LCCOMB_X53_Y36_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~41        ; LCCOMB_X65_Y36_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~42        ; LCCOMB_X61_Y36_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~43        ; LCCOMB_X60_Y32_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~44        ; LCCOMB_X54_Y36_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~45        ; LCCOMB_X59_Y31_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~46        ; LCCOMB_X55_Y33_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~47        ; LCCOMB_X55_Y33_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~48        ; LCCOMB_X62_Y37_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~49        ; LCCOMB_X59_Y38_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~50        ; LCCOMB_X61_Y35_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~51        ; LCCOMB_X60_Y34_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~52        ; LCCOMB_X53_Y32_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~53        ; LCCOMB_X54_Y35_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~54        ; LCCOMB_X54_Y35_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~55        ; LCCOMB_X53_Y32_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~56        ; LCCOMB_X57_Y34_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~57        ; LCCOMB_X55_Y32_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~58        ; LCCOMB_X56_Y35_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~59        ; LCCOMB_X57_Y34_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~6         ; LCCOMB_X54_Y31_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~60        ; LCCOMB_X61_Y33_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~61        ; LCCOMB_X56_Y33_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~62        ; LCCOMB_X53_Y33_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~63        ; LCCOMB_X53_Y33_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~64        ; LCCOMB_X52_Y32_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~65        ; LCCOMB_X63_Y38_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~66        ; LCCOMB_X60_Y35_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~67        ; LCCOMB_X59_Y36_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~68        ; LCCOMB_X56_Y32_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~69        ; LCCOMB_X50_Y32_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~70        ; LCCOMB_X50_Y35_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~71        ; LCCOMB_X61_Y32_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~72        ; LCCOMB_X61_Y36_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~73        ; LCCOMB_X56_Y36_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~74        ; LCCOMB_X62_Y33_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~75        ; LCCOMB_X62_Y36_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~76        ; LCCOMB_X53_Y31_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~77        ; LCCOMB_X62_Y38_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~78        ; LCCOMB_X50_Y38_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~79        ; LCCOMB_X56_Y36_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~8         ; LCCOMB_X58_Y32_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~81        ; LCCOMB_X55_Y43_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~83        ; LCCOMB_X59_Y43_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~84        ; LCCOMB_X55_Y43_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~85        ; LCCOMB_X55_Y38_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~87        ; LCCOMB_X59_Y40_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~89        ; LCCOMB_X58_Y42_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~90        ; LCCOMB_X59_Y41_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~91        ; LCCOMB_X58_Y43_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~92        ; LCCOMB_X60_Y42_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~93        ; LCCOMB_X59_Y42_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~94        ; LCCOMB_X60_Y42_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~95        ; LCCOMB_X59_Y42_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~96        ; LCCOMB_X59_Y40_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~97        ; LCCOMB_X59_Y43_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~98        ; LCCOMB_X58_Y36_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~99        ; LCCOMB_X56_Y39_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[11]~10        ; LCCOMB_X46_Y35_N16 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[12]~8         ; LCCOMB_X46_Y35_N26 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[3]~19         ; LCCOMB_X46_Y35_N28 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[4]~15         ; LCCOMB_X46_Y35_N6  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|addr_offset[9]~0   ; LCCOMB_X47_Y36_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[2]~9   ; LCCOMB_X54_Y37_N8  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[7]~6   ; LCCOMB_X54_Y37_N10 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[0]~17          ; LCCOMB_X47_Y39_N30 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[4]~19          ; LCCOMB_X47_Y39_N0  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|cmp_sum[3]~1       ; LCCOMB_X46_Y39_N10 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|cmp_sum[7]~3       ; LCCOMB_X46_Y39_N0  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|computed_sum[1]~18 ; LCCOMB_X47_Y37_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|filled_high~0      ; LCCOMB_X46_Y37_N16 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|len[0]~2           ; LCCOMB_X45_Y35_N26 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|len[4]~0           ; LCCOMB_X48_Y37_N0  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[4]~22    ; LCCOMB_X46_Y36_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|state.CMD2         ; FF_X45_Y35_N13     ; 21      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|state.IDLE         ; FF_X46_Y37_N5      ; 29      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|state~71           ; LCCOMB_X45_Y36_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_addr[18]~1      ; LCCOMB_X46_Y34_N20 ; 20      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_sel[3]~1        ; LCCOMB_X50_Y36_N12 ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[12]~54           ; LCCOMB_X43_Y38_N30 ; 34      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[12]~55           ; LCCOMB_X45_Y39_N16 ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_rx:rx_part|o_data[0]~1                  ; LCCOMB_X43_Y38_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_tx:tx_part|counter[13]~36               ; LCCOMB_X40_Y38_N20 ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_tx:tx_part|counter[13]~37               ; LCCOMB_X40_Y38_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|uart_tx:tx_part|data[5]~0                    ; LCCOMB_X42_Y38_N24 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; TestWBMaster:a|out[2]~0                                                                             ; LCCOMB_X46_Y32_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; breset                                                                                              ; FF_X45_Y30_N25     ; 186     ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; clock                                                                                               ; PIN_Y2             ; 2628    ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_Y2   ; 2628    ; 1960                                 ; Global Clock         ; GCLK4            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,838 / 342,891 ( 2 % ) ;
; C16 interconnects     ; 226 / 10,120 ( 2 % )    ;
; C4 interconnects      ; 3,744 / 209,544 ( 2 % ) ;
; Direct links          ; 575 / 342,891 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 1,376 / 119,088 ( 1 % ) ;
; R24 interconnects     ; 419 / 9,963 ( 4 % )     ;
; R4 interconnects      ; 4,520 / 289,782 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.02) ; Number of LABs  (Total = 306) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 19                            ;
; 3                                           ; 10                            ;
; 4                                           ; 6                             ;
; 5                                           ; 15                            ;
; 6                                           ; 5                             ;
; 7                                           ; 3                             ;
; 8                                           ; 9                             ;
; 9                                           ; 5                             ;
; 10                                          ; 6                             ;
; 11                                          ; 6                             ;
; 12                                          ; 9                             ;
; 13                                          ; 15                            ;
; 14                                          ; 15                            ;
; 15                                          ; 13                            ;
; 16                                          ; 156                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.65) ; Number of LABs  (Total = 306) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 293                           ;
; 1 Clock enable                     ; 112                           ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 8                             ;
; 2 Clock enables                    ; 76                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.55) ; Number of LABs  (Total = 306) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 12                            ;
; 3                                            ; 0                             ;
; 4                                            ; 19                            ;
; 5                                            ; 4                             ;
; 6                                            ; 11                            ;
; 7                                            ; 6                             ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 6                             ;
; 17                                           ; 4                             ;
; 18                                           ; 7                             ;
; 19                                           ; 14                            ;
; 20                                           ; 11                            ;
; 21                                           ; 13                            ;
; 22                                           ; 6                             ;
; 23                                           ; 10                            ;
; 24                                           ; 10                            ;
; 25                                           ; 13                            ;
; 26                                           ; 12                            ;
; 27                                           ; 12                            ;
; 28                                           ; 11                            ;
; 29                                           ; 19                            ;
; 30                                           ; 18                            ;
; 31                                           ; 23                            ;
; 32                                           ; 30                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.29) ; Number of LABs  (Total = 306) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 29                            ;
; 2                                               ; 16                            ;
; 3                                               ; 14                            ;
; 4                                               ; 14                            ;
; 5                                               ; 13                            ;
; 6                                               ; 7                             ;
; 7                                               ; 13                            ;
; 8                                               ; 20                            ;
; 9                                               ; 18                            ;
; 10                                              ; 14                            ;
; 11                                              ; 20                            ;
; 12                                              ; 23                            ;
; 13                                              ; 30                            ;
; 14                                              ; 26                            ;
; 15                                              ; 22                            ;
; 16                                              ; 24                            ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.60) ; Number of LABs  (Total = 306) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 11                            ;
; 4                                            ; 7                             ;
; 5                                            ; 7                             ;
; 6                                            ; 8                             ;
; 7                                            ; 4                             ;
; 8                                            ; 11                            ;
; 9                                            ; 10                            ;
; 10                                           ; 10                            ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 8                             ;
; 14                                           ; 7                             ;
; 15                                           ; 3                             ;
; 16                                           ; 10                            ;
; 17                                           ; 9                             ;
; 18                                           ; 13                            ;
; 19                                           ; 7                             ;
; 20                                           ; 5                             ;
; 21                                           ; 10                            ;
; 22                                           ; 8                             ;
; 23                                           ; 9                             ;
; 24                                           ; 11                            ;
; 25                                           ; 12                            ;
; 26                                           ; 11                            ;
; 27                                           ; 9                             ;
; 28                                           ; 7                             ;
; 29                                           ; 8                             ;
; 30                                           ; 13                            ;
; 31                                           ; 8                             ;
; 32                                           ; 6                             ;
; 33                                           ; 11                            ;
; 34                                           ; 9                             ;
; 35                                           ; 11                            ;
; 36                                           ; 13                            ;
; 37                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 138       ; 0            ; 138       ; 0            ; 0            ; 138       ; 138       ; 0            ; 138       ; 138       ; 0            ; 116          ; 0            ; 0            ; 54           ; 0            ; 116          ; 54           ; 0            ; 0            ; 0            ; 116          ; 0            ; 0            ; 0            ; 0            ; 0            ; 138       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 138          ; 0         ; 138          ; 138          ; 0         ; 0         ; 138          ; 0         ; 0         ; 138          ; 22           ; 138          ; 138          ; 84           ; 138          ; 22           ; 84           ; 138          ; 138          ; 138          ; 22           ; 138          ; 138          ; 138          ; 138          ; 138          ; 0         ; 138          ; 138          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; io_sdram_addr[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[7]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[8]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[9]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[10]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[11]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_addr[12]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_bank[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_bank[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_dqm[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_dqm[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_dqm[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_dqm[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_clk       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_cke       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_cs_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_ras_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_cas_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_we_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_write           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stall              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; idle               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[7]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[8]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[9]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[10]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[11]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[12]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[13]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[14]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[15]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[16]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[17]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[18]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[19]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[20]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[21]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[22]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[23]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[24]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[25]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[26]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[27]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[28]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[29]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[30]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_sdram_data[31]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[11]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[9]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[10]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[12]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[14]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[13]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[16]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[15]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[8]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_switches[17]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                              ;
+------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                          ; Destination Register                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+-------------------+
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[3] ; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_addr[1] ; 0.011             ;
; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[2] ; TestWBMaster:a|WBUartIhexWrapper:uart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_addr[0] ; 0.011             ;
+------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "simple_ram_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_ram_test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: C:/Users/user/projects/github.com/codetector1374/chisel_simple_rv64/fpga_projects/simple_ram_test/simple_ram_test.sv Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node io_sdram_clk~output File: C:/Users/user/projects/github.com/codetector1374/chisel_simple_rv64/fpga_projects/simple_ram_test/simple_ram_test.sv Line: 42
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (11888): Total time spent on timing analysis during the Fitter is 2.82 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/user/projects/github.com/codetector1374/chisel_simple_rv64/fpga_projects/simple_ram_test/output_files/simple_ram_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 6805 megabytes
    Info: Processing ended: Mon Nov 29 00:09:19 2021
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:01:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/projects/github.com/codetector1374/chisel_simple_rv64/fpga_projects/simple_ram_test/output_files/simple_ram_test.fit.smsg.


