TimeQuest Timing Analyzer report for controle
Mon Oct 05 14:17:03 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clock_atraso:clock_atraso|clock_out'
 13. Slow Model Setup: 'clock_atraso:clock_atraso|slow_count[25]'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'clock_atraso:clock_atraso|slow_count[25]'
 16. Slow Model Hold: 'clock_atraso:clock_atraso|clock_out'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'clock_atraso:clock_atraso|clock_out'
 19. Slow Model Minimum Pulse Width: 'clock_atraso:clock_atraso|slow_count[25]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'clk'
 32. Fast Model Setup: 'clock_atraso:clock_atraso|clock_out'
 33. Fast Model Setup: 'clock_atraso:clock_atraso|slow_count[25]'
 34. Fast Model Hold: 'clk'
 35. Fast Model Hold: 'clock_atraso:clock_atraso|slow_count[25]'
 36. Fast Model Hold: 'clock_atraso:clock_atraso|clock_out'
 37. Fast Model Minimum Pulse Width: 'clk'
 38. Fast Model Minimum Pulse Width: 'clock_atraso:clock_atraso|clock_out'
 39. Fast Model Minimum Pulse Width: 'clock_atraso:clock_atraso|slow_count[25]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; controle                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clk                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                      ;
; clock_atraso:clock_atraso|clock_out      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_atraso:clock_atraso|clock_out }      ;
; clock_atraso:clock_atraso|slow_count[25] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_atraso:clock_atraso|slow_count[25] } ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                    ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                  ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; 126.76 MHz ; 126.76 MHz      ; clk                                 ;                                                       ;
; 455.17 MHz ; 450.05 MHz      ; clock_atraso:clock_atraso|clock_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; -6.889 ; -200.433      ;
; clock_atraso:clock_atraso|clock_out      ; -1.880 ; -14.098       ;
; clock_atraso:clock_atraso|slow_count[25] ; 1.025  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; -2.129 ; -2.129        ;
; clock_atraso:clock_atraso|slow_count[25] ; -0.773 ; -0.773        ;
; clock_atraso:clock_atraso|clock_out      ; 0.445  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; -1.631 ; -99.391       ;
; clock_atraso:clock_atraso|clock_out      ; -0.611 ; -10.998       ;
; clock_atraso:clock_atraso|slow_count[25] ; -0.611 ; -1.222        ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                 ;
+--------+-------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.889 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.926      ;
; -6.580 ; suav:suave|t_Count[0]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.617      ;
; -6.507 ; suav:suave|t_Count[1]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.544      ;
; -6.457 ; suav:suave|t_Count[2]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.494      ;
; -6.389 ; suav:suave|t_Count[3]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.426      ;
; -6.303 ; suav:suave|t_Count[4]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.340      ;
; -6.229 ; suav:suave|t_Count[5]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.266      ;
; -6.149 ; suav:suave|t_Count[6]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.186      ;
; -6.080 ; suav:suave|t_Count[7]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 7.117      ;
; -5.908 ; suav:suave|t_Count[14]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.945      ;
; -5.894 ; suav:suave|t_Count[15]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.931      ;
; -5.847 ; suav:suave|t_Count[8]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.884      ;
; -5.815 ; suav:suave|t_Count[9]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.852      ;
; -5.703 ; suav:suave|t_Count[12]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.740      ;
; -5.694 ; suav:suave|t_Count[10]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.731      ;
; -5.615 ; suav:suave|t_Count[11]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.652      ;
; -5.495 ; suav:suave|t_Count[13]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 6.532      ;
; -5.365 ; suav:suave|t_Count[16]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 6.403      ;
; -5.318 ; suav:suave|t_Count[17]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 6.356      ;
; -5.170 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.208      ;
; -5.161 ; suav:suave|t_Count[19]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 6.199      ;
; -5.064 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.101      ;
; -5.055 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.091      ;
; -5.045 ; suav:suave|t_Count[20]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 6.083      ;
; -5.032 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.070      ;
; -4.984 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.021      ;
; -4.963 ; suav:suave|t_Count[18]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 6.002      ;
; -4.959 ; suav:suave|t_Count[21]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.997      ;
; -4.904 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.941      ;
; -4.861 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.899      ;
; -4.824 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.861      ;
; -4.820 ; suav:suave|t_Count[22]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.858      ;
; -4.788 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.826      ;
; -4.755 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.792      ;
; -4.748 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.786      ;
; -4.746 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.782      ;
; -4.744 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.781      ;
; -4.738 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.776      ;
; -4.723 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.761      ;
; -4.696 ; suav:suave|t_Count[23]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.734      ;
; -4.682 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.719      ;
; -4.677 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.715      ;
; -4.675 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.712      ;
; -4.673 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.709      ;
; -4.670 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.708      ;
; -4.664 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.701      ;
; -4.632 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.669      ;
; -4.623 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.659      ;
; -4.611 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.649      ;
; -4.602 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.639      ;
; -4.595 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.632      ;
; -4.584 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.621      ;
; -4.584 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.622      ;
; -4.572 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.610      ;
; -4.564 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.601      ;
; -4.555 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.591      ;
; -4.552 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.589      ;
; -4.522 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.559      ;
; -4.515 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.552      ;
; -4.509 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.547      ;
; -4.504 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[24] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.541      ;
; -4.484 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.521      ;
; -4.478 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.515      ;
; -4.472 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.509      ;
; -4.469 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.505      ;
; -4.442 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.479      ;
; -4.439 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.477      ;
; -4.435 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.472      ;
; -4.429 ; suav:suave|t_Count[6]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.467      ;
; -4.420 ; suav:suave|t_Count[24]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.458      ;
; -4.404 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.441      ;
; -4.404 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.441      ;
; -4.398 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.435      ;
; -4.394 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.430      ;
; -4.392 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.429      ;
; -4.368 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.406      ;
; -4.366 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.404      ;
; -4.362 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.399      ;
; -4.360 ; suav:suave|t_Count[7]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.398      ;
; -4.355 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.392      ;
; -4.336 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.374      ;
; -4.330 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.367      ;
; -4.324 ; suav:suave|t_Count[6]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.361      ;
; -4.324 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.361      ;
; -4.324 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.361      ;
; -4.318 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.355      ;
; -4.316 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.354      ;
; -4.314 ; suav:suave|t_Count[6]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.350      ;
; -4.312 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.349      ;
; -4.295 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.333      ;
; -4.294 ; suav:suave|t_Count[25]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.332      ;
; -4.282 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.319      ;
; -4.277 ; suav:suave|t_Count[27]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.315      ;
; -4.275 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.312      ;
; -4.263 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.301      ;
; -4.255 ; suav:suave|t_Count[7]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.292      ;
; -4.250 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 5.287      ;
; -4.248 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.286      ;
; -4.245 ; suav:suave|t_Count[7]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 5.281      ;
; -4.245 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.283      ;
+--------+-------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_atraso:clock_atraso|clock_out'                                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.880 ; suav:suave|out                          ; controle2:control|saida[2]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 2.299      ;
; -1.878 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA_APITA ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 2.297      ;
; -1.810 ; suav:suave|out                          ; controle2:control|saida[0]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 2.229      ;
; -1.610 ; suav:suave|out                          ; controle2:control|state.LED             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 2.029      ;
; -1.391 ; suav:suave|out                          ; controle2:control|state.000             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 1.810      ;
; -1.386 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA2      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 1.805      ;
; -1.383 ; suav:suave|out                          ; controle2:control|saida[1]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 1.802      ;
; -1.382 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA1      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 1.801      ;
; -1.378 ; suav:suave|out                          ; controle2:control|state.STAND_BY        ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.619     ; 1.797      ;
; -1.197 ; controle2:control|state.000             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 2.235      ;
; -1.011 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 2.049      ;
; -1.009 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 2.047      ;
; -0.997 ; controle2:control|state.000             ; controle2:control|state.LED             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 2.035      ;
; -0.941 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.979      ;
; -0.938 ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.976      ;
; -0.937 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.975      ;
; -0.910 ; controle2:control|saida[0]              ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.948      ;
; -0.871 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.909      ;
; -0.869 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.907      ;
; -0.837 ; controle2:control|state.000             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.875      ;
; -0.786 ; controle2:control|saida[1]              ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.824      ;
; -0.772 ; controle2:control|state.STAND_BY        ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.810      ;
; -0.738 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.776      ;
; -0.736 ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.774      ;
; -0.727 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.765      ;
; -0.724 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.762      ;
; -0.723 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.761      ;
; -0.611 ; controle2:control|state.LED             ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.649      ;
; -0.608 ; controle2:control|state.LED             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.646      ;
; -0.607 ; controle2:control|state.LED             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.645      ;
; -0.556 ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA1      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.594      ;
; -0.527 ; controle2:control|state.STAND_BY        ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.565      ;
; -0.515 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.553      ;
; -0.483 ; controle2:control|state.STAND_BY        ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.521      ;
; -0.474 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.512      ;
; -0.471 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.509      ;
; -0.470 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.508      ;
; -0.466 ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.504      ;
; -0.375 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.413      ;
; -0.243 ; controle2:control|state.STAND_BY        ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 1.281      ;
; 0.106  ; controle2:control|state.000             ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.932      ;
; 0.307  ; controle2:control|saida[2]              ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; controle2:control|state.STAND_BY        ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.731      ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_atraso:clock_atraso|slow_count[25]'                                                                                                                                                ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.025 ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; 0.500        ; 0.941      ; 0.731      ;
; 1.525 ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; 1.000        ; 0.941      ; 0.731      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                       ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -2.129 ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25] ; clk         ; 0.000        ; 2.871      ; 1.305      ;
; -1.629 ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25] ; clk         ; -0.500       ; 2.871      ; 1.305      ;
; 0.445  ; clock_atraso:clock_atraso|slow_count[0]         ; clock_atraso:clock_atraso|slow_count[0]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.614  ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.616  ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.616  ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.620  ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.764  ; suav:suave|shift_register_v:vec|bitShiftReg[17] ; suav:suave|shift_register_v:vec|bitShiftReg[18] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.767  ; suav:suave|shift_register_v:vec|bitShiftReg[10] ; suav:suave|shift_register_v:vec|bitShiftReg[11] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.768  ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ; suav:suave|shift_register_v:vec|bitShiftReg[10] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.769  ; suav:suave|shift_register_v:vec|bitShiftReg[0]  ; suav:suave|shift_register_v:vec|bitShiftReg[1]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.960  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[13]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.964  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[1]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; clock_atraso:clock_atraso|slow_count[4]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[6]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.967  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[14]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.968  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[15]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[22]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.969  ; clock_atraso:clock_atraso|slow_count[10]        ; clock_atraso:clock_atraso|slow_count[10]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; clock_atraso:clock_atraso|slow_count[11]        ; clock_atraso:clock_atraso|slow_count[11]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; clock_atraso:clock_atraso|slow_count[12]        ; clock_atraso:clock_atraso|slow_count[12]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; clock_atraso:clock_atraso|slow_count[20]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; clock_atraso:clock_atraso|slow_count[24]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.997  ; suav:suave|shift_register_v:vec|bitShiftReg[13] ; suav:suave|shift_register_v:vec|bitShiftReg[14] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.283      ;
; 0.997  ; suav:suave|shift_register_v:vec|bitShiftReg[18] ; suav:suave|shift_register_v:vec|bitShiftReg[19] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.283      ;
; 1.003  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[5]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.003  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[7]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.004  ; clock_atraso:clock_atraso|slow_count[2]         ; clock_atraso:clock_atraso|slow_count[2]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.004  ; clock_atraso:clock_atraso|slow_count[3]         ; clock_atraso:clock_atraso|slow_count[3]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.008  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; clock_atraso:clock_atraso|slow_count[18]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; clock_atraso:clock_atraso|slow_count[19]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.010  ; suav:suave|shift_register_v:vec|bitShiftReg[12] ; suav:suave|shift_register_v:vec|bitShiftReg[13] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.011  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[21]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.012  ; clock_atraso:clock_atraso|slow_count[23]        ; clock_atraso:clock_atraso|slow_count[23]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.117  ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.403      ;
; 1.187  ; clock_atraso:clock_atraso|slow_count[9]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.229  ; clock_atraso:clock_atraso|slow_count[0]         ; clock_atraso:clock_atraso|slow_count[1]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; suav:suave|shift_register_v:vec|bitShiftReg[15] ; suav:suave|shift_register_v:vec|bitShiftReg[16] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.262  ; suav:suave|shift_register_v:vec|bitShiftReg[2]  ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.263  ; suav:suave|shift_register_v:vec|bitShiftReg[16] ; suav:suave|shift_register_v:vec|bitShiftReg[17] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.265  ; suav:suave|shift_register_v:vec|bitShiftReg[14] ; suav:suave|shift_register_v:vec|bitShiftReg[15] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.551      ;
; 1.270  ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.392  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[14]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.678      ;
; 1.396  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[7]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[2]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.399  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[15]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.685      ;
; 1.400  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[23]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.401  ; clock_atraso:clock_atraso|slow_count[24]        ; clock_atraso:clock_atraso|slow_count[25]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; clock_atraso:clock_atraso|slow_count[10]        ; clock_atraso:clock_atraso|slow_count[11]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; clock_atraso:clock_atraso|slow_count[11]        ; clock_atraso:clock_atraso|slow_count[12]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.436  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[6]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.436  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.437  ; clock_atraso:clock_atraso|slow_count[3]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.723      ;
; 1.437  ; clock_atraso:clock_atraso|slow_count[2]         ; clock_atraso:clock_atraso|slow_count[3]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.723      ;
; 1.441  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; clock_atraso:clock_atraso|slow_count[19]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; clock_atraso:clock_atraso|slow_count[18]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.444  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[22]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.730      ;
; 1.445  ; clock_atraso:clock_atraso|slow_count[23]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.472  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[15]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.758      ;
; 1.476  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[10]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[3]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.479  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.765      ;
; 1.480  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.480  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.481  ; clock_atraso:clock_atraso|slow_count[10]        ; clock_atraso:clock_atraso|slow_count[12]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.767      ;
; 1.481  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.767      ;
; 1.497  ; clock_atraso:clock_atraso|slow_count[4]         ; clock_atraso:clock_atraso|slow_count[5]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.783      ;
; 1.499  ; clock_atraso:clock_atraso|slow_count[12]        ; clock_atraso:clock_atraso|slow_count[13]        ; clk                                      ; clk         ; 0.000        ; 0.002      ; 1.787      ;
; 1.502  ; clock_atraso:clock_atraso|slow_count[20]        ; clock_atraso:clock_atraso|slow_count[21]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.516  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[7]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.802      ;
; 1.516  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.802      ;
; 1.517  ; clock_atraso:clock_atraso|slow_count[2]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.803      ;
; 1.521  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; clock_atraso:clock_atraso|slow_count[18]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.807      ;
; 1.524  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[23]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.810      ;
; 1.525  ; clock_atraso:clock_atraso|slow_count[23]        ; clock_atraso:clock_atraso|slow_count[25]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.552  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.838      ;
; 1.556  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[11]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.556  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.556  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.559  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.845      ;
; 1.560  ; clock_atraso:clock_atraso|slow_count[11]        ; clock_atraso:clock_atraso|slow_count[13]        ; clk                                      ; clk         ; 0.000        ; 0.002      ; 1.848      ;
; 1.560  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.846      ;
; 1.560  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[25]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.846      ;
; 1.561  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.847      ;
; 1.577  ; clock_atraso:clock_atraso|slow_count[4]         ; clock_atraso:clock_atraso|slow_count[6]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.579  ; clock_atraso:clock_atraso|slow_count[12]        ; clock_atraso:clock_atraso|slow_count[14]        ; clk                                      ; clk         ; 0.000        ; 0.002      ; 1.867      ;
; 1.582  ; clock_atraso:clock_atraso|slow_count[20]        ; clock_atraso:clock_atraso|slow_count[22]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.868      ;
; 1.596  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[10]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.596  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.601  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.604  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 1.890      ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_atraso:clock_atraso|slow_count[25]'                                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.773 ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; 0.000        ; 0.941      ; 0.731      ;
; -0.273 ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; -0.500       ; 0.941      ; 0.731      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_atraso:clock_atraso|clock_out'                                                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.445 ; controle2:control|state.STAND_BY        ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controle2:control|saida[2]              ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.646 ; controle2:control|state.000             ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.932      ;
; 0.995 ; controle2:control|state.STAND_BY        ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.281      ;
; 1.127 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.413      ;
; 1.218 ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.504      ;
; 1.222 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.508      ;
; 1.223 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.509      ;
; 1.226 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.512      ;
; 1.235 ; controle2:control|state.STAND_BY        ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.521      ;
; 1.267 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.553      ;
; 1.279 ; controle2:control|state.STAND_BY        ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.565      ;
; 1.308 ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA1      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.594      ;
; 1.359 ; controle2:control|state.LED             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.645      ;
; 1.360 ; controle2:control|state.LED             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.646      ;
; 1.363 ; controle2:control|state.LED             ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.649      ;
; 1.475 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.761      ;
; 1.476 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.762      ;
; 1.479 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.765      ;
; 1.488 ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.774      ;
; 1.490 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.776      ;
; 1.524 ; controle2:control|state.STAND_BY        ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.810      ;
; 1.538 ; controle2:control|saida[1]              ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.824      ;
; 1.589 ; controle2:control|state.000             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.875      ;
; 1.621 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.907      ;
; 1.623 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.909      ;
; 1.662 ; controle2:control|saida[0]              ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.948      ;
; 1.689 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.975      ;
; 1.690 ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.976      ;
; 1.693 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 1.979      ;
; 1.749 ; controle2:control|state.000             ; controle2:control|state.LED             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 2.035      ;
; 1.761 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 2.047      ;
; 1.763 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 2.049      ;
; 1.949 ; controle2:control|state.000             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 2.235      ;
; 2.130 ; suav:suave|out                          ; controle2:control|state.STAND_BY        ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 1.797      ;
; 2.134 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA1      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 1.801      ;
; 2.135 ; suav:suave|out                          ; controle2:control|saida[1]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 1.802      ;
; 2.138 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA2      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 1.805      ;
; 2.140 ; suav:suave|out                          ; controle2:control|saida[0]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 1.807      ;
; 2.143 ; suav:suave|out                          ; controle2:control|state.000             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 1.810      ;
; 2.362 ; suav:suave|out                          ; controle2:control|state.LED             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 2.029      ;
; 2.630 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA_APITA ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 2.297      ;
; 2.632 ; suav:suave|out                          ; controle2:control|saida[2]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.619     ; 2.299      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[13]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[13]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[14]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[14]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[15]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[15]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[16]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[16]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[17]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[17]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[18]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[18]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[19]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[19]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[20]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[20]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[21]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[21]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[22]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[22]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[23]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[23]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[24]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[24]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[25]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[25]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[8]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[8]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|out                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|out                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|t_Count[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|t_Count[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; suav:suave|t_Count[10]                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_atraso:clock_atraso|clock_out'                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[0]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[0]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[1]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[1]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[2]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[2]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.000             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.000             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA1      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA1      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA2      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA2      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA_APITA ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA_APITA ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.STAND_BY        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.STAND_BY        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.000|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.000|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA_APITA|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA_APITA|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.STAND_BY|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.STAND_BY|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_atraso:clock_atraso|slow_count[25]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_atraso:clock_atraso|slow_count[25] ; Fall       ; clock_atraso:clock_atraso|clock_out ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_atraso:clock_atraso|slow_count[25] ; Fall       ; clock_atraso:clock_atraso|clock_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|clock_out|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|clock_out|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|slow_count[25]|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|slow_count[25]|regout  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port     ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; crianca[*]    ; clk                                 ; 11.610 ; 11.610 ; Rise       ; clk                                 ;
;  crianca[0]   ; clk                                 ; 6.159  ; 6.159  ; Rise       ; clk                                 ;
;  crianca[1]   ; clk                                 ; 11.610 ; 11.610 ; Rise       ; clk                                 ;
; button        ; clock_atraso:clock_atraso|clock_out ; 1.698  ; 1.698  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
; communication ; clock_atraso:clock_atraso|clock_out ; 1.664  ; 1.664  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port     ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; crianca[*]    ; clk                                 ; -1.110 ; -1.110 ; Rise       ; clk                                 ;
;  crianca[0]   ; clk                                 ; -1.110 ; -1.110 ; Rise       ; clk                                 ;
;  crianca[1]   ; clk                                 ; -6.561 ; -6.561 ; Rise       ; clk                                 ;
; button        ; clock_atraso:clock_atraso|clock_out ; -0.846 ; -0.846 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
; communication ; clock_atraso:clock_atraso|clock_out ; -0.359 ; -0.359 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; saida[*]  ; clock_atraso:clock_atraso|clock_out ; 7.774 ; 7.774 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[0] ; clock_atraso:clock_atraso|clock_out ; 7.070 ; 7.070 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[1] ; clock_atraso:clock_atraso|clock_out ; 6.790 ; 6.790 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[2] ; clock_atraso:clock_atraso|clock_out ; 7.774 ; 7.774 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; saida[*]  ; clock_atraso:clock_atraso|clock_out ; 6.790 ; 6.790 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[0] ; clock_atraso:clock_atraso|clock_out ; 7.070 ; 7.070 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[1] ; clock_atraso:clock_atraso|clock_out ; 6.790 ; 6.790 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[2] ; clock_atraso:clock_atraso|clock_out ; 7.774 ; 7.774 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; communication ; led         ; 5.002  ;    ;    ; 5.002  ;
; crianca[0]    ; led_peso    ; 5.000  ;    ;    ; 5.000  ;
; crianca[1]    ; led_PIR     ; 10.387 ;    ;    ; 10.387 ;
+---------------+-------------+--------+----+----+--------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; communication ; led         ; 5.002  ;    ;    ; 5.002  ;
; crianca[0]    ; led_peso    ; 5.000  ;    ;    ; 5.000  ;
; crianca[1]    ; led_PIR     ; 10.387 ;    ;    ; 10.387 ;
+---------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; -2.052 ; -42.076       ;
; clock_atraso:clock_atraso|clock_out      ; -0.210 ; -0.898        ;
; clock_atraso:clock_atraso|slow_count[25] ; 0.782  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; -1.571 ; -1.571        ;
; clock_atraso:clock_atraso|slow_count[25] ; -0.402 ; -0.402        ;
; clock_atraso:clock_atraso|clock_out      ; 0.215  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; -1.380 ; -81.380       ;
; clock_atraso:clock_atraso|clock_out      ; -0.500 ; -9.000        ;
; clock_atraso:clock_atraso|slow_count[25] ; -0.500 ; -1.000        ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                 ;
+--------+-------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.052 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.083      ;
; -1.914 ; suav:suave|t_Count[0]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.945      ;
; -1.883 ; suav:suave|t_Count[1]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.914      ;
; -1.866 ; suav:suave|t_Count[2]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.897      ;
; -1.827 ; suav:suave|t_Count[3]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.858      ;
; -1.796 ; suav:suave|t_Count[4]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.827      ;
; -1.758 ; suav:suave|t_Count[5]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.789      ;
; -1.723 ; suav:suave|t_Count[6]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.754      ;
; -1.685 ; suav:suave|t_Count[7]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.716      ;
; -1.577 ; suav:suave|t_Count[8]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.608      ;
; -1.562 ; suav:suave|t_Count[14]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; suav:suave|t_Count[9]                           ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.589      ;
; -1.547 ; suav:suave|t_Count[15]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.578      ;
; -1.510 ; suav:suave|t_Count[12]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.541      ;
; -1.510 ; suav:suave|t_Count[10]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.541      ;
; -1.475 ; suav:suave|t_Count[11]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.506      ;
; -1.454 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.484      ;
; -1.419 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.449      ;
; -1.419 ; suav:suave|t_Count[13]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.450      ;
; -1.396 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.428      ;
; -1.384 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.414      ;
; -1.371 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.401      ;
; -1.349 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.379      ;
; -1.329 ; suav:suave|t_Count[16]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.362      ;
; -1.316 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.346      ;
; -1.314 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.344      ;
; -1.303 ; suav:suave|t_Count[17]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.336      ;
; -1.285 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.315      ;
; -1.281 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.311      ;
; -1.279 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.309      ;
; -1.268 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.298      ;
; -1.260 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.292      ;
; -1.258 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.290      ;
; -1.250 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.280      ;
; -1.246 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.276      ;
; -1.244 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.274      ;
; -1.236 ; suav:suave|t_Count[19]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.269      ;
; -1.233 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.263      ;
; -1.233 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.263      ;
; -1.229 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.259      ;
; -1.227 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.259      ;
; -1.224 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.256      ;
; -1.215 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.247      ;
; -1.215 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.245      ;
; -1.211 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.241      ;
; -1.210 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.242      ;
; -1.209 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.239      ;
; -1.202 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.232      ;
; -1.198 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.228      ;
; -1.198 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.228      ;
; -1.194 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.224      ;
; -1.190 ; suav:suave|t_Count[20]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.223      ;
; -1.185 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.215      ;
; -1.180 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.210      ;
; -1.176 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.206      ;
; -1.172 ; suav:suave|t_Count[18]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.205      ;
; -1.171 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.203      ;
; -1.163 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.193      ;
; -1.163 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.193      ;
; -1.160 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.190      ;
; -1.159 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.189      ;
; -1.152 ; suav:suave|t_Count[21]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.185      ;
; -1.147 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.179      ;
; -1.146 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.176      ;
; -1.145 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.175      ;
; -1.141 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.171      ;
; -1.140 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.172      ;
; -1.128 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.158      ;
; -1.128 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.158      ;
; -1.125 ; suav:suave|t_Count[6]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.155      ;
; -1.125 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.155      ;
; -1.124 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.154      ;
; -1.122 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.154      ;
; -1.115 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.145      ;
; -1.115 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.145      ;
; -1.110 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.140      ;
; -1.106 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.136      ;
; -1.101 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.133      ;
; -1.095 ; suav:suave|t_Count[22]                          ; suav:suave|out         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.128      ;
; -1.093 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.123      ;
; -1.093 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.123      ;
; -1.090 ; suav:suave|t_Count[6]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.120      ;
; -1.090 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.120      ;
; -1.089 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.119      ;
; -1.087 ; suav:suave|t_Count[7]                           ; suav:suave|t_Count[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.117      ;
; -1.086 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.118      ;
; -1.080 ; suav:suave|shift_register_v:vec|bitShiftReg[20] ; suav:suave|t_Count[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.110      ;
; -1.080 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.112      ;
; -1.077 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.109      ;
; -1.076 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.106      ;
; -1.075 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.105      ;
; -1.071 ; suav:suave|t_Count[0]                           ; suav:suave|t_Count[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.101      ;
; -1.066 ; suav:suave|t_Count[6]                           ; suav:suave|t_Count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.098      ;
; -1.058 ; suav:suave|t_Count[4]                           ; suav:suave|t_Count[27] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.088      ;
; -1.058 ; suav:suave|t_Count[2]                           ; suav:suave|t_Count[25] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.088      ;
; -1.055 ; suav:suave|t_Count[6]                           ; suav:suave|t_Count[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.085      ;
; -1.055 ; suav:suave|t_Count[5]                           ; suav:suave|t_Count[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.085      ;
; -1.055 ; suav:suave|t_Count[1]                           ; suav:suave|t_Count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.087      ;
; -1.054 ; suav:suave|t_Count[3]                           ; suav:suave|t_Count[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.084      ;
; -1.052 ; suav:suave|t_Count[7]                           ; suav:suave|t_Count[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.082      ;
+--------+-------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_atraso:clock_atraso|clock_out'                                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.210 ; suav:suave|out                          ; controle2:control|saida[2]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.893      ;
; -0.209 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA_APITA ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.892      ;
; -0.179 ; suav:suave|out                          ; controle2:control|saida[0]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.862      ;
; -0.148 ; suav:suave|out                          ; controle2:control|state.LED             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.831      ;
; -0.034 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA1      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.717      ;
; -0.031 ; suav:suave|out                          ; controle2:control|state.STAND_BY        ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.714      ;
; -0.031 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA2      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.714      ;
; -0.029 ; suav:suave|out                          ; controle2:control|saida[1]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.712      ;
; -0.027 ; suav:suave|out                          ; controle2:control|state.000             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 1.000        ; -0.349     ; 0.710      ;
; 0.136  ; controle2:control|state.000             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.896      ;
; 0.167  ; controle2:control|state.000             ; controle2:control|state.LED             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.865      ;
; 0.226  ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.806      ;
; 0.227  ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.805      ;
; 0.251  ; controle2:control|saida[0]              ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.781      ;
; 0.253  ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.779      ;
; 0.256  ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.776      ;
; 0.257  ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.775      ;
; 0.271  ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.761      ;
; 0.272  ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.760      ;
; 0.289  ; controle2:control|state.000             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.743      ;
; 0.291  ; controle2:control|saida[1]              ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.741      ;
; 0.319  ; controle2:control|state.STAND_BY        ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.713      ;
; 0.325  ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.707      ;
; 0.326  ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.706      ;
; 0.331  ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.701      ;
; 0.334  ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.698      ;
; 0.335  ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.697      ;
; 0.367  ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA1      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.665      ;
; 0.370  ; controle2:control|state.LED             ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.662      ;
; 0.373  ; controle2:control|state.LED             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.659      ;
; 0.374  ; controle2:control|state.LED             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.658      ;
; 0.403  ; controle2:control|state.STAND_BY        ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.629      ;
; 0.405  ; controle2:control|state.STAND_BY        ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.627      ;
; 0.407  ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.625      ;
; 0.408  ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.624      ;
; 0.411  ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.621      ;
; 0.412  ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.620      ;
; 0.426  ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.606      ;
; 0.452  ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.580      ;
; 0.502  ; controle2:control|state.STAND_BY        ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.530      ;
; 0.624  ; controle2:control|state.000             ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.408      ;
; 0.665  ; controle2:control|saida[2]              ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; controle2:control|state.STAND_BY        ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 1.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_atraso:clock_atraso|slow_count[25]'                                                                                                                                                ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.782 ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; 0.500        ; 0.476      ; 0.367      ;
; 1.282 ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; 1.000        ; 0.476      ; 0.367      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                       ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.571 ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25] ; clk         ; 0.000        ; 1.804      ; 0.526      ;
; -1.071 ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25]        ; clock_atraso:clock_atraso|slow_count[25] ; clk         ; -0.500       ; 1.804      ; 0.526      ;
; 0.215  ; clock_atraso:clock_atraso|slow_count[0]         ; clock_atraso:clock_atraso|slow_count[0]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.325  ; suav:suave|shift_register_v:vec|bitShiftReg[17] ; suav:suave|shift_register_v:vec|bitShiftReg[18] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; suav:suave|shift_register_v:vec|bitShiftReg[10] ; suav:suave|shift_register_v:vec|bitShiftReg[11] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ; suav:suave|shift_register_v:vec|bitShiftReg[10] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; suav:suave|shift_register_v:vec|bitShiftReg[0]  ; suav:suave|shift_register_v:vec|bitShiftReg[1]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.353  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[13]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clock_atraso:clock_atraso|slow_count[4]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[6]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[14]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[15]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[22]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_atraso:clock_atraso|slow_count[24]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[1]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_atraso:clock_atraso|slow_count[10]        ; clock_atraso:clock_atraso|slow_count[10]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_atraso:clock_atraso|slow_count[11]        ; clock_atraso:clock_atraso|slow_count[11]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_atraso:clock_atraso|slow_count[12]        ; clock_atraso:clock_atraso|slow_count[12]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_atraso:clock_atraso|slow_count[20]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.367  ; clock_atraso:clock_atraso|slow_count[2]         ; clock_atraso:clock_atraso|slow_count[2]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_atraso:clock_atraso|slow_count[3]         ; clock_atraso:clock_atraso|slow_count[3]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[5]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[7]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_atraso:clock_atraso|slow_count[18]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_atraso:clock_atraso|slow_count[19]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[21]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clock_atraso:clock_atraso|slow_count[23]        ; clock_atraso:clock_atraso|slow_count[23]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.411  ; suav:suave|shift_register_v:vec|bitShiftReg[13] ; suav:suave|shift_register_v:vec|bitShiftReg[14] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.411  ; suav:suave|shift_register_v:vec|bitShiftReg[18] ; suav:suave|shift_register_v:vec|bitShiftReg[19] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.417  ; suav:suave|shift_register_v:vec|bitShiftReg[12] ; suav:suave|shift_register_v:vec|bitShiftReg[13] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.419  ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ; clk                                      ; clk         ; 0.000        ; -0.001     ; 0.570      ;
; 0.435  ; clock_atraso:clock_atraso|slow_count[9]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.587      ;
; 0.446  ; clock_atraso:clock_atraso|slow_count[0]         ; clock_atraso:clock_atraso|slow_count[1]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.491  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[14]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[2]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[7]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[15]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clock_atraso:clock_atraso|slow_count[24]        ; clock_atraso:clock_atraso|slow_count[25]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[23]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_atraso:clock_atraso|slow_count[10]        ; clock_atraso:clock_atraso|slow_count[11]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_atraso:clock_atraso|slow_count[11]        ; clock_atraso:clock_atraso|slow_count[12]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.505  ; suav:suave|shift_register_v:vec|bitShiftReg[2]  ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507  ; suav:suave|shift_register_v:vec|bitShiftReg[16] ; suav:suave|shift_register_v:vec|bitShiftReg[17] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_atraso:clock_atraso|slow_count[3]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[6]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_atraso:clock_atraso|slow_count[2]         ; clock_atraso:clock_atraso|slow_count[3]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508  ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ; clk                                      ; clk         ; 0.000        ; 0.001      ; 0.661      ;
; 0.508  ; suav:suave|shift_register_v:vec|bitShiftReg[14] ; suav:suave|shift_register_v:vec|bitShiftReg[15] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.509  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; clock_atraso:clock_atraso|slow_count[19]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_atraso:clock_atraso|slow_count[18]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[22]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clock_atraso:clock_atraso|slow_count[23]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515  ; suav:suave|shift_register_v:vec|bitShiftReg[15] ; suav:suave|shift_register_v:vec|bitShiftReg[16] ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.526  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[15]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.529  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[10]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[3]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; clock_atraso:clock_atraso|slow_count[10]        ; clock_atraso:clock_atraso|slow_count[12]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.542  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[7]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; clock_atraso:clock_atraso|slow_count[2]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; clock_atraso:clock_atraso|slow_count[12]        ; clock_atraso:clock_atraso|slow_count[13]        ; clk                                      ; clk         ; 0.000        ; 0.001      ; 0.696      ;
; 0.544  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; clock_atraso:clock_atraso|slow_count[18]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[23]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clock_atraso:clock_atraso|slow_count[23]        ; clock_atraso:clock_atraso|slow_count[25]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; clock_atraso:clock_atraso|slow_count[4]         ; clock_atraso:clock_atraso|slow_count[5]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; clock_atraso:clock_atraso|slow_count[20]        ; clock_atraso:clock_atraso|slow_count[21]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.561  ; clock_atraso:clock_atraso|slow_count[13]        ; clock_atraso:clock_atraso|slow_count[16]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.564  ; clock_atraso:clock_atraso|slow_count[8]         ; clock_atraso:clock_atraso|slow_count[11]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; clock_atraso:clock_atraso|slow_count[6]         ; clock_atraso:clock_atraso|slow_count[9]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; clock_atraso:clock_atraso|slow_count[1]         ; clock_atraso:clock_atraso|slow_count[4]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.565  ; clock_atraso:clock_atraso|slow_count[14]        ; clock_atraso:clock_atraso|slow_count[17]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; clock_atraso:clock_atraso|slow_count[15]        ; clock_atraso:clock_atraso|slow_count[18]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; clock_atraso:clock_atraso|slow_count[22]        ; clock_atraso:clock_atraso|slow_count[25]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; clock_atraso:clock_atraso|slow_count[17]        ; clock_atraso:clock_atraso|slow_count[20]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.573  ; clock_atraso:clock_atraso|slow_count[9]         ; clock_atraso:clock_atraso|slow_count[10]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.577  ; clock_atraso:clock_atraso|slow_count[7]         ; clock_atraso:clock_atraso|slow_count[10]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.577  ; clock_atraso:clock_atraso|slow_count[5]         ; clock_atraso:clock_atraso|slow_count[8]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.578  ; clock_atraso:clock_atraso|slow_count[12]        ; clock_atraso:clock_atraso|slow_count[14]        ; clk                                      ; clk         ; 0.000        ; 0.001      ; 0.731      ;
; 0.579  ; clock_atraso:clock_atraso|slow_count[16]        ; clock_atraso:clock_atraso|slow_count[19]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; clock_atraso:clock_atraso|slow_count[21]        ; clock_atraso:clock_atraso|slow_count[24]        ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.583  ; clock_atraso:clock_atraso|slow_count[11]        ; clock_atraso:clock_atraso|slow_count[13]        ; clk                                      ; clk         ; 0.000        ; 0.001      ; 0.736      ;
; 0.584  ; clock_atraso:clock_atraso|slow_count[4]         ; clock_atraso:clock_atraso|slow_count[6]         ; clk                                      ; clk         ; 0.000        ; 0.000      ; 0.736      ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_atraso:clock_atraso|slow_count[25]'                                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.402 ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; 0.000        ; 0.476      ; 0.367      ;
; 0.098  ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|slow_count[25] ; -0.500       ; 0.476      ; 0.367      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_atraso:clock_atraso|clock_out'                                                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; controle2:control|state.STAND_BY        ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controle2:control|saida[2]              ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; controle2:control|state.000             ; controle2:control|state.STAND_BY        ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.408      ;
; 0.378 ; controle2:control|state.STAND_BY        ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.428 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.580      ;
; 0.454 ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.606      ;
; 0.468 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.621      ;
; 0.472 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.624      ;
; 0.473 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA2      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.625      ;
; 0.475 ; controle2:control|state.STAND_BY        ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.627      ;
; 0.477 ; controle2:control|state.STAND_BY        ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.629      ;
; 0.506 ; controle2:control|state.LED             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; controle2:control|state.LED             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; controle2:control|state.LED             ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.662      ;
; 0.513 ; controle2:control|state.LED             ; controle2:control|state.LED_VIBRA1      ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.665      ;
; 0.545 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.707      ;
; 0.561 ; controle2:control|state.STAND_BY        ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.713      ;
; 0.589 ; controle2:control|saida[1]              ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; controle2:control|state.000             ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.743      ;
; 0.608 ; controle2:control|state.LED_VIBRA1      ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; controle2:control|state.LED_VIBRA1      ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.761      ;
; 0.623 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; controle2:control|state.LED_VIBRA2      ; controle2:control|state.000             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.776      ;
; 0.627 ; controle2:control|state.LED_VIBRA2      ; controle2:control|saida[1]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.779      ;
; 0.629 ; controle2:control|saida[0]              ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.781      ;
; 0.653 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|state.LED_VIBRA_APITA ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; controle2:control|state.LED_VIBRA_APITA ; controle2:control|saida[2]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.806      ;
; 0.713 ; controle2:control|state.000             ; controle2:control|state.LED             ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.865      ;
; 0.744 ; controle2:control|state.000             ; controle2:control|saida[0]              ; clock_atraso:clock_atraso|clock_out ; clock_atraso:clock_atraso|clock_out ; 0.000        ; 0.000      ; 0.896      ;
; 0.907 ; suav:suave|out                          ; controle2:control|state.000             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.710      ;
; 0.909 ; suav:suave|out                          ; controle2:control|saida[1]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.712      ;
; 0.911 ; suav:suave|out                          ; controle2:control|state.STAND_BY        ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.714      ;
; 0.911 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA2      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.714      ;
; 0.914 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA1      ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.717      ;
; 0.914 ; suav:suave|out                          ; controle2:control|saida[0]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.717      ;
; 1.028 ; suav:suave|out                          ; controle2:control|state.LED             ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.831      ;
; 1.089 ; suav:suave|out                          ; controle2:control|state.LED_VIBRA_APITA ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.892      ;
; 1.090 ; suav:suave|out                          ; controle2:control|saida[2]              ; clk                                 ; clock_atraso:clock_atraso|clock_out ; 0.000        ; -0.349     ; 0.893      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[24]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[24]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[25]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[25]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clock_atraso:clock_atraso|slow_count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|out                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|out                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|shift_register_v:vec|bitShiftReg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|t_Count[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; suav:suave|t_Count[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; suav:suave|t_Count[10]                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_atraso:clock_atraso|clock_out'                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|saida[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.000             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.000             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA_APITA ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.LED_VIBRA_APITA ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.STAND_BY        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; controle2:control|state.STAND_BY        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; clock_atraso|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|saida[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.000|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.000|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA_APITA|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED_VIBRA_APITA|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.LED|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.STAND_BY|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|clock_out ; Rise       ; control|state.STAND_BY|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_atraso:clock_atraso|slow_count[25]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_atraso:clock_atraso|slow_count[25] ; Fall       ; clock_atraso:clock_atraso|clock_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|slow_count[25] ; Fall       ; clock_atraso:clock_atraso|clock_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|clock_out|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|clock_out|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|slow_count[25]|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_atraso:clock_atraso|slow_count[25] ; Rise       ; clock_atraso|slow_count[25]|regout  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+---------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port     ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+---------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; crianca[*]    ; clk                                 ; 4.870 ; 4.870 ; Rise       ; clk                                 ;
;  crianca[0]   ; clk                                 ; 1.873 ; 1.873 ; Rise       ; clk                                 ;
;  crianca[1]   ; clk                                 ; 4.870 ; 4.870 ; Rise       ; clk                                 ;
; button        ; clock_atraso:clock_atraso|clock_out ; 0.251 ; 0.251 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
; communication ; clock_atraso:clock_atraso|clock_out ; 0.214 ; 0.214 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+---------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port     ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; crianca[*]    ; clk                                 ; 0.129  ; 0.129  ; Rise       ; clk                                 ;
;  crianca[0]   ; clk                                 ; 0.129  ; 0.129  ; Rise       ; clk                                 ;
;  crianca[1]   ; clk                                 ; -2.868 ; -2.868 ; Rise       ; clk                                 ;
; button        ; clock_atraso:clock_atraso|clock_out ; 0.079  ; 0.079  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
; communication ; clock_atraso:clock_atraso|clock_out ; 0.284  ; 0.284  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; saida[*]  ; clock_atraso:clock_atraso|clock_out ; 4.062 ; 4.062 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[0] ; clock_atraso:clock_atraso|clock_out ; 3.711 ; 3.711 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[1] ; clock_atraso:clock_atraso|clock_out ; 3.612 ; 3.612 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[2] ; clock_atraso:clock_atraso|clock_out ; 4.062 ; 4.062 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; saida[*]  ; clock_atraso:clock_atraso|clock_out ; 3.612 ; 3.612 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[0] ; clock_atraso:clock_atraso|clock_out ; 3.711 ; 3.711 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[1] ; clock_atraso:clock_atraso|clock_out ; 3.612 ; 3.612 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[2] ; clock_atraso:clock_atraso|clock_out ; 4.062 ; 4.062 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; communication ; led         ; 2.447 ;    ;    ; 2.447 ;
; crianca[0]    ; led_peso    ; 2.430 ;    ;    ; 2.430 ;
; crianca[1]    ; led_PIR     ; 5.399 ;    ;    ; 5.399 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; communication ; led         ; 2.447 ;    ;    ; 2.447 ;
; crianca[0]    ; led_peso    ; 2.430 ;    ;    ; 2.430 ;
; crianca[1]    ; led_PIR     ; 5.399 ;    ;    ; 5.399 ;
+---------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -6.889   ; -2.129 ; N/A      ; N/A     ; -1.631              ;
;  clk                                      ; -6.889   ; -2.129 ; N/A      ; N/A     ; -1.631              ;
;  clock_atraso:clock_atraso|clock_out      ; -1.880   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  clock_atraso:clock_atraso|slow_count[25] ; 0.782    ; -0.773 ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                           ; -214.531 ; -2.902 ; 0.0      ; 0.0     ; -111.611            ;
;  clk                                      ; -200.433 ; -2.129 ; N/A      ; N/A     ; -99.391             ;
;  clock_atraso:clock_atraso|clock_out      ; -14.098  ; 0.000  ; N/A      ; N/A     ; -10.998             ;
;  clock_atraso:clock_atraso|slow_count[25] ; 0.000    ; -0.773 ; N/A      ; N/A     ; -1.222              ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port     ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; crianca[*]    ; clk                                 ; 11.610 ; 11.610 ; Rise       ; clk                                 ;
;  crianca[0]   ; clk                                 ; 6.159  ; 6.159  ; Rise       ; clk                                 ;
;  crianca[1]   ; clk                                 ; 11.610 ; 11.610 ; Rise       ; clk                                 ;
; button        ; clock_atraso:clock_atraso|clock_out ; 1.698  ; 1.698  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
; communication ; clock_atraso:clock_atraso|clock_out ; 1.664  ; 1.664  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port     ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; crianca[*]    ; clk                                 ; 0.129  ; 0.129  ; Rise       ; clk                                 ;
;  crianca[0]   ; clk                                 ; 0.129  ; 0.129  ; Rise       ; clk                                 ;
;  crianca[1]   ; clk                                 ; -2.868 ; -2.868 ; Rise       ; clk                                 ;
; button        ; clock_atraso:clock_atraso|clock_out ; 0.079  ; 0.079  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
; communication ; clock_atraso:clock_atraso|clock_out ; 0.284  ; 0.284  ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+---------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; saida[*]  ; clock_atraso:clock_atraso|clock_out ; 7.774 ; 7.774 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[0] ; clock_atraso:clock_atraso|clock_out ; 7.070 ; 7.070 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[1] ; clock_atraso:clock_atraso|clock_out ; 6.790 ; 6.790 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[2] ; clock_atraso:clock_atraso|clock_out ; 7.774 ; 7.774 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; saida[*]  ; clock_atraso:clock_atraso|clock_out ; 3.612 ; 3.612 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[0] ; clock_atraso:clock_atraso|clock_out ; 3.711 ; 3.711 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[1] ; clock_atraso:clock_atraso|clock_out ; 3.612 ; 3.612 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
;  saida[2] ; clock_atraso:clock_atraso|clock_out ; 4.062 ; 4.062 ; Rise       ; clock_atraso:clock_atraso|clock_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+---------------------------------------------------------+
; Progagation Delay                                       ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; communication ; led         ; 5.002  ;    ;    ; 5.002  ;
; crianca[0]    ; led_peso    ; 5.000  ;    ;    ; 5.000  ;
; crianca[1]    ; led_PIR     ; 10.387 ;    ;    ; 10.387 ;
+---------------+-------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Progagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; communication ; led         ; 2.447 ;    ;    ; 2.447 ;
; crianca[0]    ; led_peso    ; 2.430 ;    ;    ; 2.430 ;
; crianca[1]    ; led_PIR     ; 5.399 ;    ;    ; 5.399 ;
+---------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clk                                      ; clk                                      ; 24306    ; 0        ; 0        ; 0        ;
; clock_atraso:clock_atraso|slow_count[25] ; clk                                      ; 1        ; 1        ; 0        ; 0        ;
; clk                                      ; clock_atraso:clock_atraso|clock_out      ; 10       ; 0        ; 0        ; 0        ;
; clock_atraso:clock_atraso|clock_out      ; clock_atraso:clock_atraso|clock_out      ; 34       ; 0        ; 0        ; 0        ;
; clock_atraso:clock_atraso|clock_out      ; clock_atraso:clock_atraso|slow_count[25] ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clk                                      ; clk                                      ; 24306    ; 0        ; 0        ; 0        ;
; clock_atraso:clock_atraso|slow_count[25] ; clk                                      ; 1        ; 1        ; 0        ; 0        ;
; clk                                      ; clock_atraso:clock_atraso|clock_out      ; 10       ; 0        ; 0        ; 0        ;
; clock_atraso:clock_atraso|clock_out      ; clock_atraso:clock_atraso|clock_out      ; 34       ; 0        ; 0        ; 0        ;
; clock_atraso:clock_atraso|clock_out      ; clock_atraso:clock_atraso|slow_count[25] ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 05 14:17:01 2015
Info: Command: quartus_sta controle -c controle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'controle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clock_atraso:clock_atraso|clock_out clock_atraso:clock_atraso|clock_out
    Info (332105): create_clock -period 1.000 -name clock_atraso:clock_atraso|slow_count[25] clock_atraso:clock_atraso|slow_count[25]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.889      -200.433 clk 
    Info (332119):    -1.880       -14.098 clock_atraso:clock_atraso|clock_out 
    Info (332119):     1.025         0.000 clock_atraso:clock_atraso|slow_count[25] 
Info (332146): Worst-case hold slack is -2.129
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.129        -2.129 clk 
    Info (332119):    -0.773        -0.773 clock_atraso:clock_atraso|slow_count[25] 
    Info (332119):     0.445         0.000 clock_atraso:clock_atraso|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -99.391 clk 
    Info (332119):    -0.611       -10.998 clock_atraso:clock_atraso|clock_out 
    Info (332119):    -0.611        -1.222 clock_atraso:clock_atraso|slow_count[25] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.052       -42.076 clk 
    Info (332119):    -0.210        -0.898 clock_atraso:clock_atraso|clock_out 
    Info (332119):     0.782         0.000 clock_atraso:clock_atraso|slow_count[25] 
Info (332146): Worst-case hold slack is -1.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.571        -1.571 clk 
    Info (332119):    -0.402        -0.402 clock_atraso:clock_atraso|slow_count[25] 
    Info (332119):     0.215         0.000 clock_atraso:clock_atraso|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -81.380 clk 
    Info (332119):    -0.500        -9.000 clock_atraso:clock_atraso|clock_out 
    Info (332119):    -0.500        -1.000 clock_atraso:clock_atraso|slow_count[25] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 421 megabytes
    Info: Processing ended: Mon Oct 05 14:17:03 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


