module counterwithclock(clk,y,control,rst);
input rst,clk;
output [3:0]control;
output [6:0]y;
reg [6:0]y;
reg [3:0]count;
wire clock_out;
//clock_divisor u1(clk,clock_out);

assign control=4'b1101;
always@(posedge clock_out or posedge rst)
begin
	if(rst) 
	count <= 4'b0000;
	
	else if(count<9) 
	count <= count+1;

	else 
	count <= 4'b0000;
end

always@(count)
begin
	case(count)
	4'b0000 : y <= 7'b1000000;
	4'b0001 : y <= 7'b1111001 ;
	4'b0010 : y <= 7'b0100100 ; 
	4'b0011 : y <= 7'b0110000 ;
	4'b0100 : y <= 7'b0011001 ;
	4'b0101 : y <= 7'b0010010 ;  
	4'b0110 : y <= 7'b0000010 ;
	4'b0111 : y <= 7'b1111000 ;
	4'b1000 : y <= 7'b0000000;
	4'b1001 : y <= 7'b0011000 ;
	default : y <= 7'b0000000 ;
	endcase
end

endmodule
