CLEAR_PERI_REG_MASK,FUNC_0
DPORT_BT_LPCK_DIV_A,VAR_0
DPORT_BT_LPCK_DIV_B,VAR_1
DPORT_BT_LPCK_DIV_FRAC_REG,VAR_2
DPORT_BT_LPCK_DIV_INT_REG,VAR_3
DPORT_BT_LPCK_DIV_NUM,VAR_4
DPORT_LPCLK_RTC_EN,VAR_5
DPORT_LPCLK_SEL_8M,VAR_6
DPORT_LPCLK_SEL_XTAL,VAR_7
REG_SET_FIELD,FUNC_1
RTC_CNTL_CLK_CONF_REG,VAR_8
RTC_CNTL_DIG_CLK8M_EN,VAR_9
RTC_CNTL_ENCKINIT_XTAL_32K,VAR_10
RTC_CNTL_EXT_XTL_CONF_REG,VAR_11
SET_PERI_REG_MASK,FUNC_2
XTAL_32K_BOOTSTRAP_DAC_VAL,VAR_12
XTAL_32K_BOOTSTRAP_DBIAS_VAL,VAR_13
XTAL_32K_BOOTSTRAP_DRES_VAL,VAR_14
ets_delay_us,FUNC_3
rtc_clk_32k_enable_internal,FUNC_4
rtc_clk_32k_bootstrap,FUNC_5
cycle,VAR_15
