TimeQuest Timing Analyzer report for mp0
Tue Jan 23 12:14:05 2018
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ; < 0.1%      ;
;     Processors 4-24        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Tue Jan 23 12:13:56 2018 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.44 MHz ; 126.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.091 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.303 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.375 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.522 ; 3.319 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.118 ; 2.957 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.184 ; 3.044 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.076 ; 2.930 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.315 ; 3.198 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.351 ; 3.186 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.415 ; 3.195 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.364 ; 3.207 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.970 ; 2.806 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.358 ; 3.156 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.017 ; 2.857 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.046 ; 2.870 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.421 ; 3.220 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.054 ; 2.902 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.522 ; 3.319 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.367 ; 3.165 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.246 ; 3.079 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.513 ; 3.322 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.442 ; -2.271 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.583 ; -2.415 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.627 ; -2.462 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.523 ; -2.351 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.752 ; -2.610 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.804 ; -2.632 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.846 ; -2.604 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.799 ; -2.618 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.442 ; -2.271 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.794 ; -2.570 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.485 ; -2.317 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.512 ; -2.330 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.852 ; -2.630 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.524 ; -2.364 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.968 ; -2.759 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.799 ; -2.575 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.687 ; -2.496 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.665 ; -2.465 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.669 ; 6.584 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.558 ; 6.495 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.254 ; 6.203 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.351 ; 6.279 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.075 ; 5.949 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.114 ; 6.080 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.290 ; 6.273 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.008 ; 5.961 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.272 ; 6.247 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.550 ; 6.471 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.500 ; 6.475 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.405 ; 6.372 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.031 ; 5.979 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.634 ; 6.569 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.250 ; 6.234 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.669 ; 6.584 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.157 ; 6.131 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.870 ; 6.875 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.889 ; 7.700 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.308 ; 6.166 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.889 ; 7.700 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.377 ; 6.352 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.436 ; 6.404 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.468 ; 6.432 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.124 ; 6.115 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.407 ; 6.250 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.612 ; 6.573 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.176 ; 6.083 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.083 ; 5.979 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.093 ; 6.017 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.007 ; 5.917 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.024 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.518 ; 6.502 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.993 ; 5.990 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.550 ; 6.539 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.673 ; 6.652 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.725 ; 5.650 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.230 ; 6.167 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.944 ; 5.892 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.056 ; 5.985 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.773 ; 5.650 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.809 ; 5.773 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.976 ; 5.956 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.725 ; 5.682 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.978 ; 5.952 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.225 ; 6.146 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.194 ; 6.168 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.103 ; 6.068 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.747 ; 5.697 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.303 ; 6.238 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.957 ; 5.939 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.336 ; 6.252 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.867 ; 5.840 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.094 ; 6.154 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.694 ; 5.619 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.994 ; 5.856 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.514 ; 7.331 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.076 ; 6.049 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.134 ; 6.101 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.164 ; 6.128 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.837 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.088 ; 5.936 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.302 ; 6.262 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.884 ; 5.792 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.780 ; 5.678 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.807 ; 5.732 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.706 ; 5.619 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.740 ; 5.673 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.212 ; 6.194 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.694 ; 5.690 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.243 ; 6.230 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.360 ; 6.337 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 133.07 MHz ; 133.07 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.485 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.280 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.292 ; 3.121 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.910 ; 2.772 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.944 ; 2.820 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.844 ; 2.695 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.067 ; 2.946 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.135 ; 2.980 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.180 ; 3.001 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.109 ; 2.971 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.774 ; 2.635 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.118 ; 2.940 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.806 ; 2.647 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.834 ; 2.671 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.178 ; 3.004 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.848 ; 2.708 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.292 ; 3.121 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.118 ; 2.930 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.004 ; 2.850 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.287 ; 3.110 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.323 ; -2.174 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.453 ; -2.305 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.467 ; -2.317 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.369 ; -2.195 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.585 ; -2.437 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.666 ; -2.502 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.690 ; -2.487 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.625 ; -2.462 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.323 ; -2.174 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.636 ; -2.434 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.352 ; -2.184 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.378 ; -2.206 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.690 ; -2.493 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.396 ; -2.246 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.816 ; -2.636 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.630 ; -2.419 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.525 ; -2.346 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.538 ; -2.348 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.292 ; 6.188 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.185 ; 6.148 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.919 ; 5.865 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.022 ; 5.962 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.746 ; 5.615 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.787 ; 5.764 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.929 ; 5.880 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.671 ; 5.614 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.940 ; 5.929 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.172 ; 6.088 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.162 ; 6.120 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.056 ; 6.036 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.690 ; 5.632 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.262 ; 6.188 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.933 ; 5.904 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.292 ; 6.182 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.822 ; 5.798 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.498 ; 6.507 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.495 ; 7.331 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.954 ; 5.838 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.495 ; 7.331 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.052 ; 6.035 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.089 ; 6.072 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.131 ; 6.100 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.790 ; 5.783 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.057 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.254 ; 6.229 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.829 ; 5.767 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.739 ; 5.640 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.761 ; 5.707 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.680 ; 5.598 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.691 ; 5.611 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.184 ; 6.149 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.674 ; 5.663 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.194 ; 6.189 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.304 ; 6.277 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.419 ; 5.345 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.885 ; 5.850 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.634 ; 5.582 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.752 ; 5.695 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.470 ; 5.345 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.507 ; 5.485 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.642 ; 5.595 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.419 ; 5.366 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.672 ; 5.661 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.875 ; 5.795 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.882 ; 5.842 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.780 ; 5.762 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.436 ; 5.382 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.958 ; 5.888 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.664 ; 5.637 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.987 ; 5.882 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.558 ; 5.535 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.780 ; 5.841 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.402 ; 5.328 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.666 ; 5.556 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.149 ; 6.993 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.775 ; 5.759 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.813 ; 5.798 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.853 ; 5.824 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.528 ; 5.522 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.764 ; 5.641 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.971 ; 5.947 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.564 ; 5.505 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.463 ; 5.368 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.501 ; 5.450 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.406 ; 5.328 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.435 ; 5.360 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.903 ; 5.870 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.402 ; 5.392 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.913 ; 5.909 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.018 ; 5.992 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.338 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.338 ; 2.344 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.071 ; 2.060 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.030 ; 2.031 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.937 ; 1.948 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.118 ; 2.145 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.231 ; 2.246 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.215 ; 2.200 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.142 ; 2.150 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.951 ; 1.946 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.163 ; 2.136 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.937 ; 1.943 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.952 ; 1.943 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.211 ; 2.201 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.998 ; 1.996 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.338 ; 2.344 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.140 ; 2.126 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.068 ; 2.072 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.318 ; 2.294 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.617 ; -1.614 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.760 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.707 ; -1.695 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.617 ; -1.614 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.792 ; -1.804 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.911 ; -1.925 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.883 ; -1.855 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.815 ; -1.809 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.644 ; -1.638 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.835 ; -1.796 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.629 ; -1.633 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.644 ; -1.633 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.881 ; -1.857 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.691 ; -1.687 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.014 ; -2.019 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.811 ; -1.784 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.745 ; -1.735 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.784 ; -1.780 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.617 ; 4.633 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.594 ; 4.587 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.334 ; 4.347 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.409 ; 4.456 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.175 ; 4.151 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.276 ; 4.264 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.364 ; 4.396 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.145 ; 4.119 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.390 ; 4.429 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.492 ; 4.506 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.534 ; 4.582 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.467 ; 4.498 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.155 ; 4.146 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.606 ; 4.633 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.368 ; 4.412 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.617 ; 4.624 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.256 ; 4.271 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.783 ; 4.758 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.584 ; 5.642 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.382 ; 4.335 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.584 ; 5.642 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.491 ; 4.541 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.520 ; 4.566 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.541 ; 4.590 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.246 ; 4.259 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.425 ; 4.395 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.621 ; 4.652 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.291 ; 4.302 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.178 ; 4.148 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.260 ; 4.274 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.187 ; 4.142 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.148 ; 4.119 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.570 ; 4.618 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.161 ; 4.169 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.612 ; 4.656 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.680 ; 4.739 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.956 ; 3.932 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.366 ; 4.358 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.119 ; 4.131 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.206 ; 4.252 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.967 ; 3.944 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.065 ; 4.052 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.148 ; 4.177 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.956 ; 3.932 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.188 ; 4.224 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.270 ; 4.282 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.324 ; 4.369 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.260 ; 4.289 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.965 ; 3.957 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.379 ; 4.403 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.167 ; 4.207 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.389 ; 4.394 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.059 ; 4.072 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.294 ; 4.286 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.955 ; 3.930 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.166 ; 4.121 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.325 ; 5.380 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.283 ; 4.329 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.313 ; 4.356 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.333 ; 4.378 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.051 ; 4.063 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.205 ; 4.176 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.408 ; 4.436 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.091 ; 4.100 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.969 ; 3.940 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.063 ; 4.076 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.980 ; 3.938 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 3.958 ; 3.930 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.360 ; 4.405 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.955 ; 3.963 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.401 ; 4.442 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.464 ; 4.520 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.091 ; 0.181 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 2.091 ; 0.181 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.522 ; 3.319 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.118 ; 2.957 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.184 ; 3.044 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.076 ; 2.930 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.315 ; 3.198 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.351 ; 3.186 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.415 ; 3.195 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.364 ; 3.207 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.970 ; 2.806 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.358 ; 3.156 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.017 ; 2.857 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.046 ; 2.870 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.421 ; 3.220 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.054 ; 2.902 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.522 ; 3.319 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.367 ; 3.165 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.246 ; 3.079 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.513 ; 3.322 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.617 ; -1.614 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.760 ; -1.749 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.707 ; -1.695 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.617 ; -1.614 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.792 ; -1.804 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.911 ; -1.925 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.883 ; -1.855 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.815 ; -1.809 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.644 ; -1.638 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.835 ; -1.796 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.629 ; -1.633 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.644 ; -1.633 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.881 ; -1.857 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.691 ; -1.687 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.014 ; -2.019 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.811 ; -1.784 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.745 ; -1.735 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.784 ; -1.780 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.669 ; 6.584 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.558 ; 6.495 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.254 ; 6.203 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.351 ; 6.279 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.075 ; 5.949 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.114 ; 6.080 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.290 ; 6.273 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.008 ; 5.961 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.272 ; 6.247 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.550 ; 6.471 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.500 ; 6.475 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.405 ; 6.372 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.031 ; 5.979 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.634 ; 6.569 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.250 ; 6.234 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.669 ; 6.584 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.157 ; 6.131 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.870 ; 6.875 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.889 ; 7.700 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.308 ; 6.166 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 7.889 ; 7.700 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.377 ; 6.352 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.436 ; 6.404 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.468 ; 6.432 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.124 ; 6.115 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.407 ; 6.250 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.612 ; 6.573 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.176 ; 6.083 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.083 ; 5.979 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.093 ; 6.017 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.007 ; 5.917 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.024 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.518 ; 6.502 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.993 ; 5.990 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.550 ; 6.539 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.673 ; 6.652 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.956 ; 3.932 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.366 ; 4.358 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.119 ; 4.131 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.206 ; 4.252 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.967 ; 3.944 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.065 ; 4.052 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.148 ; 4.177 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.956 ; 3.932 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.188 ; 4.224 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.270 ; 4.282 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.324 ; 4.369 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.260 ; 4.289 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.965 ; 3.957 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.379 ; 4.403 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.167 ; 4.207 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.389 ; 4.394 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.059 ; 4.072 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.294 ; 4.286 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.955 ; 3.930 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.166 ; 4.121 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.325 ; 5.380 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.283 ; 4.329 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.313 ; 4.356 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.333 ; 4.378 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.051 ; 4.063 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.205 ; 4.176 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.408 ; 4.436 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.091 ; 4.100 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 3.969 ; 3.940 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.063 ; 4.076 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.980 ; 3.938 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 3.958 ; 3.930 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.360 ; 4.405 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.955 ; 3.963 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.401 ; 4.442 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.464 ; 4.520 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73264    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73264    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Tue Jan 23 12:13:49 2018
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 24 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.091               0.000 clk 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (332146): Worst-case setup slack is 2.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.485               0.000 clk 
Info (332146): Worst-case hold slack is 0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.280               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.338               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Tue Jan 23 12:14:05 2018
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:04


