Fitter report for top
Sat Aug 24 20:41:48 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Aug 24 20:41:48 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; top                                             ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 17,720 / 18,752 ( 94 % )                        ;
;     Total combinational functions  ; 16,642 / 18,752 ( 89 % )                        ;
;     Dedicated logic registers      ; 7,071 / 18,752 ( 38 % )                         ;
; Total registers                    ; 7071                                            ;
; Total pins                         ; 133 / 315 ( 42 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 81,408 / 239,616 ( 34 % )                       ;
; Embedded Multiplier 9-bit elements ; 2 / 52 ( 4 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7       ;                                ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Extra              ; Normal                         ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; vgab[0]    ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; vgab[1]    ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; vgab[2]    ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; vgab[3]    ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; vgag[0]    ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; vgag[1]    ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; vgag[2]    ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; vgag[3]    ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; vgah       ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; vgar[0]    ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; vgar[1]    ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; vgar[2]    ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; vgar[3]    ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; vgav       ; PIN_B11       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 23931 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 23931 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 23926   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA/Altera/quartus-13.0/pdp11-20190702/pdp11/de1dram/top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 17,720 / 18,752 ( 94 % )  ;
;     -- Combinational with no register       ; 10649                     ;
;     -- Register only                        ; 1078                      ;
;     -- Combinational with a register        ; 5993                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 10118                     ;
;     -- 3 input functions                    ; 2941                      ;
;     -- <=2 input functions                  ; 3583                      ;
;     -- Register only                        ; 1078                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 13711                     ;
;     -- arithmetic mode                      ; 2931                      ;
;                                             ;                           ;
; Total registers*                            ; 7,071 / 19,649 ( 36 % )   ;
;     -- Dedicated logic registers            ; 7,071 / 18,752 ( 38 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 1,148 / 1,172 ( 98 % )    ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 133 / 315 ( 42 % )        ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 20 / 52 ( 38 % )          ;
; Total block memory bits                     ; 81,408 / 239,616 ( 34 % ) ;
; Total block memory implementation bits      ; 92,160 / 239,616 ( 38 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 4 / 16 ( 25 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 63% / 62% / 63%           ;
; Peak interconnect usage (total/H/V)         ; 84% / 87% / 81%           ;
; Maximum fan-out                             ; 6556                      ;
; Highest non-global fan-out                  ; 1329                      ;
; Total fan-out                               ; 80115                     ;
; Average fan-out                             ; 3.27                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 17720 / 18752 ( 94 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 10649                  ; 0                              ;
;     -- Register only                        ; 1078                   ; 0                              ;
;     -- Combinational with a register        ; 5993                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 10118                  ; 0                              ;
;     -- 3 input functions                    ; 2941                   ; 0                              ;
;     -- <=2 input functions                  ; 3583                   ; 0                              ;
;     -- Register only                        ; 1078                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 13711                  ; 0                              ;
;     -- arithmetic mode                      ; 2931                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 7071                   ; 0                              ;
;     -- Dedicated logic registers            ; 7071 / 18752 ( 38 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1148 / 1172 ( 98 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 133                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )         ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 81408                  ; 0                              ;
; Total RAM block bits                        ; 92160                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 20 / 52 ( 38 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )        ; 2 / 20 ( 10 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 142                    ; 1                              ;
;     -- Registered Input Connections         ; 141                    ; 0                              ;
;     -- Output Connections                   ; 1                      ; 142                            ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 80354                  ; 145                            ;
;     -- Registered Connections               ; 27174                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 143                            ;
;     -- hard_block:auto_generated_inst       ; 143                    ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 17                     ; 1                              ;
;     -- Output Ports                         ; 88                     ; 1                              ;
;     -- Bidir Ports                          ; 28                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clkin       ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cts         ; E9    ; 3        ; 13           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; resetbtn    ; R22   ; 6        ; 50           ; 10           ; 1           ; 63                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx          ; F14   ; 4        ; 35           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx1         ; T22   ; 6        ; 50           ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sdcard_miso ; W20   ; 6        ; 50           ; 2            ; 1           ; 27                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; xu_miso     ; N22   ; 6        ; 50           ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; dram_addr[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[12] ; E8    ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dram_addr[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ba_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ba_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cas_n    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cke      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_clk      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cs_n     ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ldqm     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ras_n    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_udqm     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_we_n     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[0]   ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[1]   ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[2]   ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[3]   ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[4]   ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[5]   ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[6]   ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; greenled[7]   ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_row[0]  ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_row[1]  ; E14   ; 4        ; 35           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_row[2]  ; E15   ; 4        ; 42           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_xled[0] ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_xled[1] ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_xled[2] ; D15   ; 4        ; 39           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_xled[3] ; D16   ; 4        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_xled[4] ; C18   ; 4        ; 48           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; panel_xled[5] ; D20   ; 5        ; 50           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[0]     ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[1]     ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[2]     ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[3]     ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[4]     ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[5]     ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[6]     ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[7]     ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[8]     ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; redled[9]     ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts           ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sdcard_cs     ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdcard_mosi   ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdcard_sclk   ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[0]      ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[1]      ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[2]      ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[3]      ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[4]      ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[5]      ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg0[6]      ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[0]      ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[1]      ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[2]      ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[3]      ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[4]      ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[5]      ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg1[6]      ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[0]      ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[1]      ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[2]      ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[3]      ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[4]      ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[5]      ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg2[6]      ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[0]      ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[1]      ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[2]      ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[3]      ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[4]      ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[5]      ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sseg3[6]      ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tx            ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tx1           ; R21   ; 6        ; 50           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; xu_cs         ; H18   ; 5        ; 50           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; xu_debug_tx   ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; xu_mosi       ; G18   ; 5        ; 50           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; xu_sclk       ; P17   ; 6        ; 50           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source               ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------+---------------------+
; dram_dq[0]    ; U1    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[0]~en                      ; -                   ;
; dram_dq[10]   ; P1    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[10]~en                     ; -                   ;
; dram_dq[11]   ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[11]~en                     ; -                   ;
; dram_dq[12]   ; R1    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[12]~en                     ; -                   ;
; dram_dq[13]   ; R2    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[13]~en                     ; -                   ;
; dram_dq[14]   ; T1    ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[14]~en                     ; -                   ;
; dram_dq[15]   ; T2    ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[15]~en                     ; -                   ;
; dram_dq[1]    ; U2    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[1]~en                      ; -                   ;
; dram_dq[2]    ; V1    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[2]~en                      ; -                   ;
; dram_dq[3]    ; V2    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[3]~en                      ; -                   ;
; dram_dq[4]    ; W1    ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[4]~en                      ; -                   ;
; dram_dq[5]    ; W2    ; 1        ; 0            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[5]~en                      ; -                   ;
; dram_dq[6]    ; Y1    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[6]~en                      ; -                   ;
; dram_dq[7]    ; Y2    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[7]~en                      ; -                   ;
; dram_dq[8]    ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[8]~en                      ; -                   ;
; dram_dq[9]    ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dram_dq[9]~en                      ; -                   ;
; panel_col[0]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[0]~en  ; -                   ;
; panel_col[10] ; H17   ; 5        ; 50           ; 20           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[10]~en ; -                   ;
; panel_col[11] ; J15   ; 5        ; 50           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[11]~en ; -                   ;
; panel_col[1]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[1]~en  ; -                   ;
; panel_col[2]  ; F15   ; 4        ; 39           ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[2]~en  ; -                   ;
; panel_col[3]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[3]~en  ; -                   ;
; panel_col[4]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[4]~en  ; -                   ;
; panel_col[5]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[5]~en  ; -                   ;
; panel_col[6]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[6]~en  ; -                   ;
; panel_col[7]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[7]~en  ; -                   ;
; panel_col[8]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[8]~en  ; -                   ;
; panel_col[9]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; paneldriver:panel|panel_col[9]~en  ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 43 ( 7 % )   ; 3.3V          ; --           ;
; 4        ; 11 / 40 ( 28 % ) ; 3.3V          ; --           ;
; 5        ; 13 / 39 ( 33 % ) ; 3.3V          ; --           ;
; 6        ; 32 / 36 ( 89 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; sseg2[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; sseg2[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; rts                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; panel_col[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; panel_col[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C18      ; 244        ; 4        ; panel_xled[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; sseg1[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; sseg1[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; sseg2[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; sseg3[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; sseg3[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; sseg3[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; panel_xled[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; panel_xled[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; panel_xled[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; sseg1[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; sseg0[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; sseg2[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; sseg2[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; dram_addr[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; cts                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; panel_row[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; panel_row[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; panel_col[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E19      ; 242        ; 5        ; panel_col[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E20      ; 234        ; 5        ; panel_col[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; sseg0[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; sseg0[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; sseg3[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; sseg3[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; xu_debug_tx                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; rx                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; panel_col[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; panel_col[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; sseg1[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; sseg2[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; sseg2[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; tx                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; panel_col[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G18      ; 232        ; 5        ; xu_mosi                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; panel_col[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; sseg0[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; sseg0[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; sseg1[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; sseg1[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; sseg1[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; panel_col[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H18      ; 225        ; 5        ; xu_cs                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; sseg0[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; sseg0[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; sseg3[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; panel_col[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clkin                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; sw[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; sseg3[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; sw[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; sw[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; dram_udqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; dram_dq[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; dram_dq[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; dram_cke                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; dram_addr[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; dram_addr[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; panel_xled[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; panel_row[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; xu_miso                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; dram_dq[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; dram_dq[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; dram_addr[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; dram_addr[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; dram_addr[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; panel_col[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; xu_sclk                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; panel_xled[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; dram_dq[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; dram_dq[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; dram_addr[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; dram_addr[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; dram_ldqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; dram_we_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; redled[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; redled[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; redled[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; redled[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; tx1                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 191        ; 6        ; resetbtn                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; dram_dq[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; dram_dq[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; dram_cas_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; dram_ras_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; dram_cs_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; redled[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; rx1                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 61         ; 1        ; dram_dq[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; dram_dq[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; dram_ba_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; dram_clk                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; sw[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; sw[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; redled[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; redled[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; sdcard_cs                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 182        ; 6        ; greenled[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; greenled[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; dram_dq[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; dram_dq[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; dram_ba_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; sw[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; redled[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; sdcard_sclk                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 180        ; 6        ; greenled[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; greenled[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; dram_dq[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; dram_dq[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; dram_addr[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; dram_addr[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; dram_addr[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; sw[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; sdcard_miso                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 174        ; 6        ; greenled[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; greenled[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; dram_dq[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; dram_dq[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; dram_addr[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; dram_addr[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; redled[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; redled[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; sdcard_mosi                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; greenled[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; greenled[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+----------------------------------+--------------------------------------+
; Name                             ; pll:pll0|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------+
; SDC pin name                     ; pll0|altpll_component|pll            ;
; PLL mode                         ; Normal                               ;
; Compensate clock                 ; clock0                               ;
; Compensated input/output pins    ; --                                   ;
; Self reset on gated loss of lock ; Off                                  ;
; Gate lock counter                ; --                                   ;
; Input frequency 0                ; 50.0 MHz                             ;
; Input frequency 1                ; --                                   ;
; Nominal PFD frequency            ; 50.0 MHz                             ;
; Nominal VCO frequency            ; 699.8 MHz                            ;
; VCO post scale K counter         ; --                                   ;
; VCO multiply                     ; --                                   ;
; VCO divide                       ; --                                   ;
; Freq min lock                    ; 35.71 MHz                            ;
; Freq max lock                    ; 71.43 MHz                            ;
; M VCO Tap                        ; 0                                    ;
; M Initial                        ; 1                                    ;
; M value                          ; 14                                   ;
; N value                          ; 1                                    ;
; Preserve PLL counter order       ; Off                                  ;
; PLL location                     ; PLL_1                                ;
; Inclk0 signal                    ; clkin                                ;
; Inclk1 signal                    ; --                                   ;
; Inclk0 signal type               ; Dedicated Pin                        ;
; Inclk1 signal type               ; --                                   ;
+----------------------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                      ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; pll:pll0|altpll:altpll_component|_clk0 ; clock0       ; 14   ; 5   ; 140.0 MHz        ; 0 (0 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; 1       ; 0       ; pll0|altpll_component|pll|clk[0] ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                      ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                            ; 17720 (226) ; 7071 (141)                ; 0 (0)         ; 81408       ; 20   ; 2            ; 0       ; 1         ; 133  ; 0            ; 10649 (88)   ; 1078 (13)         ; 5993 (96)        ; |top                                                                                                                     ; work         ;
;    |paneldriver:panel|                          ; 2284 (1365) ; 1421 (949)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 840 (394)    ; 82 (31)           ; 1362 (940)       ; |top|paneldriver:panel                                                                                                   ; work         ;
;       |paneldb:db1|                             ; 332 (332)   ; 168 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 19 (19)           ; 150 (150)        ; |top|paneldriver:panel|paneldb:db1                                                                                       ; work         ;
;       |paneldb:db2|                             ; 273 (273)   ; 140 (140)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 12 (12)           ; 129 (129)        ; |top|paneldriver:panel|paneldb:db2                                                                                       ; work         ;
;       |paneldb:db3|                             ; 303 (303)   ; 154 (154)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 16 (16)           ; 140 (140)        ; |top|paneldriver:panel|paneldb:db3                                                                                       ; work         ;
;       |panelos:pl_cont|                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |top|paneldriver:panel|panelos:pl_cont                                                                                   ; work         ;
;       |panelos:pl_dep|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|paneldriver:panel|panelos:pl_dep                                                                                    ; work         ;
;       |panelos:pl_exa|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |top|paneldriver:panel|panelos:pl_exa                                                                                    ; work         ;
;       |panelos:pl_load|                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |top|paneldriver:panel|panelos:pl_load                                                                                   ; work         ;
;       |panelos:pl_start|                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |top|paneldriver:panel|panelos:pl_start                                                                                  ; work         ;
;    |pll:pll0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:pll0                                                                                                            ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:pll0|altpll:altpll_component                                                                                    ; work         ;
;    |ssegdecoder:ssegd0|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd0                                                                                                  ; work         ;
;    |ssegdecoder:ssegd1|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd1                                                                                                  ; work         ;
;    |ssegdecoder:ssegd2|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd2                                                                                                  ; work         ;
;    |ssegdecoder:ssegd3|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|ssegdecoder:ssegd3                                                                                                  ; work         ;
;    |unibus:pdp11|                               ; 15218 (117) ; 5509 (46)                 ; 0 (0)         ; 81408       ; 20   ; 2            ; 0       ; 1         ; 0    ; 0            ; 9665 (48)    ; 983 (1)           ; 4570 (71)        ; |top|unibus:pdp11                                                                                                        ; work         ;
;       |cpu:cpu0|                                ; 7019 (6360) ; 1769 (1145)               ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 5233 (5169)  ; 302 (50)          ; 1484 (1250)      ; |top|unibus:pdp11|cpu:cpu0                                                                                               ; work         ;
;          |cpuregs:cpuregs0|                     ; 265 (265)   ; 240 (240)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 64 (64)           ; 176 (176)        ; |top|unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0                                                                              ; work         ;
;          |fpuregs:fpuregs0|                     ; 461 (461)   ; 384 (384)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 188 (188)         ; 234 (234)        ; |top|unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0                                                                              ; work         ;
;          |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|cpu:cpu0|lpm_mult:Mult0                                                                                ; work         ;
;             |mult_h1t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|cpu:cpu0|lpm_mult:Mult0|mult_h1t:auto_generated                                                        ; work         ;
;       |cr:cr0|                                  ; 130 (130)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 6 (6)             ; 55 (55)          ; |top|unibus:pdp11|cr:cr0                                                                                                 ; work         ;
;       |csdr:csdr0|                              ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 7 (7)             ; 25 (25)          ; |top|unibus:pdp11|csdr:csdr0                                                                                             ; work         ;
;       |kl11:kl0|                                ; 180 (180)   ; 109 (109)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 17 (17)           ; 93 (93)          ; |top|unibus:pdp11|kl11:kl0                                                                                               ; work         ;
;       |kl11:kl1|                                ; 164 (164)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 9 (9)             ; 88 (88)          ; |top|unibus:pdp11|kl11:kl1                                                                                               ; work         ;
;       |kw11l:kw0|                               ; 50 (50)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 29 (29)          ; |top|unibus:pdp11|kw11l:kw0                                                                                              ; work         ;
;       |m9312h:bootrom1|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1                                                                                        ; work         ;
;          |altsyncram:meme_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0                                                                  ; work         ;
;             |altsyncram_nb61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_nb61:auto_generated                                   ; work         ;
;          |altsyncram:memo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0                                                                  ; work         ;
;             |altsyncram_ob61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0|altsyncram_ob61:auto_generated                                   ; work         ;
;       |m9312l:bootrom0|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0                                                                                        ; work         ;
;          |altsyncram:meme_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0                                                                  ; work         ;
;             |altsyncram_7a61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0|altsyncram_7a61:auto_generated                                   ; work         ;
;          |altsyncram:memo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0                                                                  ; work         ;
;             |altsyncram_8a61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0|altsyncram_8a61:auto_generated                                   ; work         ;
;       |mmu:mmu0|                                ; 4225 (4225) ; 2170 (2170)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1980 (1980)  ; 436 (436)         ; 1809 (1809)      ; |top|unibus:pdp11|mmu:mmu0                                                                                               ; work         ;
;       |rh11:rh0|                                ; 695 (166)   ; 293 (99)                  ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (65)     ; 51 (31)           ; 247 (71)         ; |top|unibus:pdp11|rh11:rh0                                                                                               ; work         ;
;          |sdspi:sd1|                            ; 531 (531)   ; 194 (194)                 ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (332)    ; 20 (20)           ; 179 (179)        ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1                                                                                     ; work         ;
;             |altsyncram:rsector_rtl_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0                                                            ; work         ;
;                |altsyncram_fnd1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated                             ; work         ;
;                   |altsyncram_l2m1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1 ; work         ;
;             |altsyncram:wsector_rtl_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0                                                            ; work         ;
;                |altsyncram_7pd1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated                             ; work         ;
;                   |altsyncram_51i1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1 ; work         ;
;             |altsyncram:wsector_rtl_1|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1                                                            ; work         ;
;                |altsyncram_7pd1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated                             ; work         ;
;                   |altsyncram_51i1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1 ; work         ;
;       |xu:xu0|                                  ; 2689 (141)  ; 904 (72)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1766 (64)    ; 153 (11)          ; 770 (68)         ; |top|unibus:pdp11|xu:xu0                                                                                                 ; work         ;
;          |cpu:cpu0|                             ; 1730 (1615) ; 377 (265)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1346 (1338)  ; 63 (27)           ; 321 (321)        ; |top|unibus:pdp11|xu:xu0|cpu:cpu0                                                                                        ; work         ;
;             |cpuregs:cpuregs0|                  ; 120 (120)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 36 (36)           ; 76 (76)          ; |top|unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0                                                                       ; work         ;
;          |cr:cr0|                               ; 36 (36)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 26 (26)          ; |top|unibus:pdp11|xu:xu0|cr:cr0                                                                                          ; work         ;
;          |kl11:kl0|                             ; 124 (124)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 16 (16)           ; 58 (58)          ; |top|unibus:pdp11|xu:xu0|kl11:kl0                                                                                        ; work         ;
;          |kw11l:kw0|                            ; 52 (52)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 2 (2)             ; 27 (27)          ; |top|unibus:pdp11|xu:xu0|kw11l:kw0                                                                                       ; work         ;
;          |mmu:mmu0|                             ; 202 (202)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (121)    ; 0 (0)             ; 81 (81)          ; |top|unibus:pdp11|xu:xu0|mmu:mmu0                                                                                        ; work         ;
;          |xubl:xubl0|                           ; 253 (253)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 38 (38)           ; 123 (123)        ; |top|unibus:pdp11|xu:xu0|xubl:xubl0                                                                                      ; work         ;
;          |xubm:xubm0|                           ; 243 (243)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 21 (21)           ; 166 (166)        ; |top|unibus:pdp11|xu:xu0|xubm:xubm0                                                                                      ; work         ;
;          |xubr:xubr0|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0                                                                                      ; work         ;
;             |altsyncram:meme_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0                                                                ; work         ;
;                |altsyncram_krk1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_krk1:auto_generated                                 ; work         ;
;             |altsyncram:memo_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0                                                                ; work         ;
;                |altsyncram_lrk1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_lrk1:auto_generated                                 ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; panel_col[0]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[1]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; panel_col[2]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; panel_col[3]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[4]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[5]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[6]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[7]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[8]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; panel_col[9]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[10] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; panel_col[11] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[0]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[1]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[2]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[3]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[4]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[5]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[6]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[7]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[8]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[9]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[10]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[11]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[12]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[13]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[14]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dram_dq[15]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; tx            ; Output   ; --            ; --            ; --                    ; --  ;
; cts           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; rts           ; Output   ; --            ; --            ; --                    ; --  ;
; tx1           ; Output   ; --            ; --            ; --                    ; --  ;
; sdcard_cs     ; Output   ; --            ; --            ; --                    ; --  ;
; sdcard_mosi   ; Output   ; --            ; --            ; --                    ; --  ;
; sdcard_sclk   ; Output   ; --            ; --            ; --                    ; --  ;
; xu_cs         ; Output   ; --            ; --            ; --                    ; --  ;
; xu_mosi       ; Output   ; --            ; --            ; --                    ; --  ;
; xu_sclk       ; Output   ; --            ; --            ; --                    ; --  ;
; xu_debug_tx   ; Output   ; --            ; --            ; --                    ; --  ;
; panel_xled[0] ; Output   ; --            ; --            ; --                    ; --  ;
; panel_xled[1] ; Output   ; --            ; --            ; --                    ; --  ;
; panel_xled[2] ; Output   ; --            ; --            ; --                    ; --  ;
; panel_xled[3] ; Output   ; --            ; --            ; --                    ; --  ;
; panel_xled[4] ; Output   ; --            ; --            ; --                    ; --  ;
; panel_xled[5] ; Output   ; --            ; --            ; --                    ; --  ;
; panel_row[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; panel_row[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; panel_row[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; dram_addr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ba_1     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ba_0     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_udqm     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ldqm     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_ras_n    ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cas_n    ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cke      ; Output   ; --            ; --            ; --                    ; --  ;
; dram_clk      ; Output   ; --            ; --            ; --                    ; --  ;
; dram_we_n     ; Output   ; --            ; --            ; --                    ; --  ;
; dram_cs_n     ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; greenled[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; redled[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; redled[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; sw[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sseg3[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg3[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg2[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sseg0[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; rx1           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; rx            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clkin         ; Input    ; --            ; --            ; --                    ; --  ;
; resetbtn      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdcard_miso   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; xu_miso       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; panel_col[0]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[0]~5                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[0]~5                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[0]~9                                                                                             ; 0                 ; 6       ;
; panel_col[1]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[1]~3                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[1]~4                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[1]~6                                                                                             ; 0                 ; 6       ;
; panel_col[2]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[2]~12                                                                                            ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[2]~3                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[2]~3                                                                                             ; 0                 ; 6       ;
; panel_col[3]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[3]~11                                                                                            ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[3]~2                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[3]~4                                                                                             ; 0                 ; 6       ;
; panel_col[4]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[4]~10                                                                                            ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[4]~2                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[4]~6                                                                                             ; 0                 ; 6       ;
; panel_col[5]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw3[5]~1                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw1[5]~9                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[5]~7                                                                                             ; 0                 ; 6       ;
; panel_col[6]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[6]~8                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[6]~8                                                                                             ; 0                 ; 6       ;
; panel_col[7]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[7]~7                                                                                             ; 1                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[7]~9                                                                                             ; 1                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[7]~5                                                                                             ; 1                 ; 6       ;
; panel_col[8]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[8]~6                                                                                             ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[8]~10                                                                                            ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[8]~7                                                                                             ; 0                 ; 6       ;
; panel_col[9]                                                                                                                            ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[9]~4                                                                                             ; 1                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw2[9]~11                                                                                            ; 1                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[9]~8                                                                                             ; 1                 ; 6       ;
; panel_col[10]                                                                                                                           ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[10]~14                                                                                           ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[10]~11                                                                                           ; 0                 ; 6       ;
; panel_col[11]                                                                                                                           ;                   ;         ;
;      - paneldriver:panel|panel_sw_raw1[11]~13                                                                                           ; 0                 ; 6       ;
;      - paneldriver:panel|panel_sw_raw3[11]~10                                                                                           ; 0                 ; 6       ;
; dram_dq[0]                                                                                                                              ;                   ;         ;
;      - dati[0]                                                                                                                          ; 1                 ; 6       ;
; dram_dq[1]                                                                                                                              ;                   ;         ;
;      - dati[1]                                                                                                                          ; 0                 ; 6       ;
; dram_dq[2]                                                                                                                              ;                   ;         ;
;      - dati[2]~feeder                                                                                                                   ; 0                 ; 6       ;
; dram_dq[3]                                                                                                                              ;                   ;         ;
;      - dati[3]                                                                                                                          ; 1                 ; 6       ;
; dram_dq[4]                                                                                                                              ;                   ;         ;
;      - dati[4]                                                                                                                          ; 0                 ; 6       ;
; dram_dq[5]                                                                                                                              ;                   ;         ;
;      - dati[5]                                                                                                                          ; 1                 ; 6       ;
; dram_dq[6]                                                                                                                              ;                   ;         ;
;      - dati[6]                                                                                                                          ; 1                 ; 6       ;
; dram_dq[7]                                                                                                                              ;                   ;         ;
;      - dati[7]                                                                                                                          ; 1                 ; 6       ;
; dram_dq[8]                                                                                                                              ;                   ;         ;
;      - dati[8]                                                                                                                          ; 1                 ; 6       ;
; dram_dq[9]                                                                                                                              ;                   ;         ;
;      - dati[9]~feeder                                                                                                                   ; 1                 ; 6       ;
; dram_dq[10]                                                                                                                             ;                   ;         ;
;      - dati[10]                                                                                                                         ; 0                 ; 6       ;
; dram_dq[11]                                                                                                                             ;                   ;         ;
;      - dati[11]                                                                                                                         ; 0                 ; 6       ;
; dram_dq[12]                                                                                                                             ;                   ;         ;
;      - dati[12]                                                                                                                         ; 0                 ; 6       ;
; dram_dq[13]                                                                                                                             ;                   ;         ;
;      - dati[13]                                                                                                                         ; 1                 ; 6       ;
; dram_dq[14]                                                                                                                             ;                   ;         ;
;      - dati[14]                                                                                                                         ; 0                 ; 6       ;
; dram_dq[15]                                                                                                                             ;                   ;         ;
;      - dati[15]                                                                                                                         ; 1                 ; 6       ;
; cts                                                                                                                                     ;                   ;         ;
; sw[0]                                                                                                                                   ;                   ;         ;
; sw[1]                                                                                                                                   ;                   ;         ;
; sw[2]                                                                                                                                   ;                   ;         ;
; sw[3]                                                                                                                                   ;                   ;         ;
; sw[4]                                                                                                                                   ;                   ;         ;
; sw[5]                                                                                                                                   ;                   ;         ;
; sw[6]                                                                                                                                   ;                   ;         ;
; sw[7]                                                                                                                                   ;                   ;         ;
; sw[8]                                                                                                                                   ;                   ;         ;
; sw[9]                                                                                                                                   ;                   ;         ;
; rx1                                                                                                                                     ;                   ;         ;
;      - redled[4]                                                                                                                        ; 0                 ; 6       ;
;      - unibus:pdp11|kl11:kl1|rxfilter[0]~feeder                                                                                         ; 0                 ; 6       ;
; rx                                                                                                                                      ;                   ;         ;
;      - unibus:pdp11|kl11:kl0|rxfilter[0]                                                                                                ; 1                 ; 6       ;
;      - redled[6]                                                                                                                        ; 1                 ; 6       ;
; clkin                                                                                                                                   ;                   ;         ;
; resetbtn                                                                                                                                ;                   ;         ;
;      - cpuclk                                                                                                                           ; 1                 ; 6       ;
;      - dram_addr[7]~reg0                                                                                                                ; 1                 ; 6       ;
;      - dram_addr[8]~reg0                                                                                                                ; 1                 ; 6       ;
;      - dram_addr[10]~reg0                                                                                                               ; 1                 ; 6       ;
;      - dram_ba_0~reg0                                                                                                                   ; 1                 ; 6       ;
;      - dram_ras_n~reg0                                                                                                                  ; 1                 ; 6       ;
;      - dram_cas_n~reg0                                                                                                                  ; 1                 ; 6       ;
;      - dram_we_n~reg0                                                                                                                   ; 1                 ; 6       ;
;      - dram_cs_n~reg0                                                                                                                   ; 1                 ; 6       ;
;      - dram_addr[9]~reg0                                                                                                                ; 1                 ; 6       ;
;      - dram_fsm.dram_c1                                                                                                                 ; 1                 ; 6       ;
;      - dram_fsm.dram_pwron_prew                                                                                                         ; 1                 ; 6       ;
;      - dram_fsm.dram_pwron_refw                                                                                                         ; 1                 ; 6       ;
;      - dram_fsm.dram_pwron_mrsw                                                                                                         ; 1                 ; 6       ;
;      - dram_fsm.dram_poweron                                                                                                            ; 1                 ; 6       ;
;      - dram_fsm.dram_pwron_ref                                                                                                          ; 1                 ; 6       ;
;      - dram_refresh_count[1]                                                                                                            ; 1                 ; 6       ;
;      - dram_refresh_count[2]                                                                                                            ; 1                 ; 6       ;
;      - dram_refresh_count[3]                                                                                                            ; 1                 ; 6       ;
;      - dram_refresh_count[4]                                                                                                            ; 1                 ; 6       ;
;      - dram_refresh_count[5]                                                                                                            ; 1                 ; 6       ;
;      - dram_refresh_count[6]                                                                                                            ; 1                 ; 6       ;
;      - dram_refresh_count[7]                                                                                                            ; 1                 ; 6       ;
;      - dram_addr[1]~7                                                                                                                   ; 1                 ; 6       ;
;      - dram_addr[1]~9                                                                                                                   ; 1                 ; 6       ;
;      - dram_addr~11                                                                                                                     ; 1                 ; 6       ;
;      - dram_addr~13                                                                                                                     ; 1                 ; 6       ;
;      - dram_addr~16                                                                                                                     ; 1                 ; 6       ;
;      - dram_udqm~1                                                                                                                      ; 1                 ; 6       ;
;      - dram_udqm~2                                                                                                                      ; 1                 ; 6       ;
;      - addrq[15]~0                                                                                                                      ; 1                 ; 6       ;
;      - cpureset~0                                                                                                                       ; 1                 ; 6       ;
;      - dram_fsm~68                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~69                                                                                                                      ; 1                 ; 6       ;
;      - dram_addr[11]~17                                                                                                                 ; 1                 ; 6       ;
;      - dram_fsm~70                                                                                                                      ; 1                 ; 6       ;
;      - dram_wait[2]                                                                                                                     ; 1                 ; 6       ;
;      - dram_fsm~71                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~72                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~73                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~74                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~75                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~76                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~77                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~78                                                                                                                      ; 1                 ; 6       ;
;      - dati[14]~0                                                                                                                       ; 1                 ; 6       ;
;      - dram_fsm~79                                                                                                                      ; 1                 ; 6       ;
;      - dram_fsm~81                                                                                                                      ; 1                 ; 6       ;
;      - dram_counter[0]~17                                                                                                               ; 1                 ; 6       ;
;      - dram_fsm.dram_init~0                                                                                                             ; 1                 ; 6       ;
;      - dram_fsm~82                                                                                                                      ; 1                 ; 6       ;
;      - dram_refresh_count[0]~10                                                                                                         ; 1                 ; 6       ;
;      - dram_refresh_count[0]~11                                                                                                         ; 1                 ; 6       ;
;      - dati[14]~1                                                                                                                       ; 1                 ; 6       ;
;      - cpuresetlength[0]~0                                                                                                              ; 1                 ; 6       ;
;      - dram_wait[0]~4                                                                                                                   ; 1                 ; 6       ;
;      - dram_dq[15]~32                                                                                                                   ; 1                 ; 6       ;
;      - Add2~24                                                                                                                          ; 1                 ; 6       ;
;      - Add2~25                                                                                                                          ; 1                 ; 6       ;
;      - Add2~26                                                                                                                          ; 1                 ; 6       ;
;      - Add2~27                                                                                                                          ; 1                 ; 6       ;
;      - Add2~28                                                                                                                          ; 1                 ; 6       ;
;      - Add2~29                                                                                                                          ; 1                 ; 6       ;
; sdcard_miso                                                                                                                             ;                   ;         ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]~4                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector3~2                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector184~0                                                                                    ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector5~4                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector34~0                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector2~0                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1~8                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~69                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector94~0                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector94~1                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~77                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~78                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~79                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector24~0                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector34~1                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~85                                                                                      ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[0]~1                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector82~4                                                                                     ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~32                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~33                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~34                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~35                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~36                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~37                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~38                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Add2~39                                                                                          ; 0                 ; 6       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0 ; 0                 ; 6       ;
; xu_miso                                                                                                                                 ;                   ;         ;
;      - unibus:pdp11|xu:xu0|xubl:xubl0|work[8]                                                                                           ; 0                 ; 6       ;
;      - unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato~7                                                                                 ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                 ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; WideOr14~0                                                ; LCCOMB_X43_Y13_N0  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; addrq[15]~0                                               ; LCCOMB_X36_Y12_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clkin                                                     ; PIN_L1             ; 223     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clkin                                                     ; PIN_L1             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cpuclk                                                    ; LCFF_X49_Y14_N1    ; 6556    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cpureset                                                  ; LCFF_X38_Y13_N31   ; 1329    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; cpuresetlength[0]~0                                       ; LCCOMB_X44_Y11_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dati[14]~1                                                ; LCCOMB_X30_Y13_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_addr[1]~7                                            ; LCCOMB_X36_Y12_N2  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dram_addr[1]~9                                            ; LCCOMB_X35_Y14_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_counter[0]~21                                        ; LCCOMB_X43_Y13_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_dq[0]~en                                             ; LCFF_X36_Y13_N31   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[10]~en                                            ; LCFF_X36_Y13_N11   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[11]~en                                            ; LCFF_X36_Y13_N9    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[12]~en                                            ; LCFF_X36_Y13_N23   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[13]~en                                            ; LCFF_X37_Y15_N11   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[14]~en                                            ; LCFF_X36_Y13_N1    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[15]~32                                            ; LCCOMB_X36_Y13_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_dq[15]~en                                            ; LCFF_X36_Y13_N13   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[1]~en                                             ; LCFF_X36_Y13_N25   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[2]~en                                             ; LCFF_X36_Y13_N15   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[3]~en                                             ; LCFF_X36_Y13_N7    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[4]~en                                             ; LCFF_X36_Y13_N5    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[5]~en                                             ; LCFF_X36_Y13_N27   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[6]~en                                             ; LCFF_X36_Y13_N21   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[7]~en                                             ; LCFF_X36_Y13_N19   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[8]~en                                             ; LCFF_X36_Y15_N29   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[9]~en                                             ; LCFF_X36_Y13_N17   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_fsm.dram_c8                                          ; LCFF_X39_Y13_N25   ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dram_refresh_count[0]~10                                  ; LCCOMB_X34_Y15_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dram_refresh_count[0]~11                                  ; LCCOMB_X34_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[0][15]~386            ; LCCOMB_X37_Y14_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[10][15]~1066          ; LCCOMB_X37_Y14_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[11][15]~1100          ; LCCOMB_X35_Y12_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[12][15]~420           ; LCCOMB_X36_Y3_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[13][15]~488           ; LCCOMB_X36_Y3_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[14][15]~556           ; LCCOMB_X22_Y3_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[15][15]~624           ; LCCOMB_X37_Y14_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[16][15]~692           ; LCCOMB_X30_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[17][15]~760           ; LCCOMB_X26_Y11_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[18][15]~828           ; LCCOMB_X29_Y12_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[19][15]~896           ; LCCOMB_X37_Y5_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[1][15]~454            ; LCCOMB_X36_Y3_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[20][15]~964           ; LCCOMB_X32_Y1_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[21][15]~1032          ; LCCOMB_X32_Y1_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[2][15]~522            ; LCCOMB_X37_Y14_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[3][15]~590            ; LCCOMB_X37_Y14_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[4][15]~658            ; LCCOMB_X31_Y15_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[5][15]~726            ; LCCOMB_X36_Y18_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[6][15]~794            ; LCCOMB_X42_Y10_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[7][15]~862            ; LCCOMB_X35_Y12_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[8][15]~930            ; LCCOMB_X27_Y17_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_addr_counter[9][15]~998            ; LCCOMB_X37_Y14_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[0][15]~326            ; LCCOMB_X29_Y18_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[0][6]~256             ; LCCOMB_X26_Y25_N4  ; 826     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[10][15]~781           ; LCCOMB_X29_Y18_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[11][15]~816           ; LCCOMB_X34_Y17_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[12][15]~291           ; LCCOMB_X30_Y18_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[13][15]~361           ; LCCOMB_X30_Y17_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[14][15]~431           ; LCCOMB_X29_Y18_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[15][15]~501           ; LCCOMB_X30_Y18_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[1][15]~396            ; LCCOMB_X29_Y18_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[2][15]~466            ; LCCOMB_X29_Y18_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[3][15]~536            ; LCCOMB_X30_Y18_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[4][15]~571            ; LCCOMB_X27_Y20_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[5][15]~606            ; LCCOMB_X27_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[6][15]~641            ; LCCOMB_X29_Y18_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[7][15]~676            ; LCCOMB_X30_Y17_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[8][15]~711            ; LCCOMB_X34_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_data_counter[9][15]~746            ; LCCOMB_X30_Y18_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_id_counter[15]~48                  ; LCCOMB_X26_Y11_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_map18_counter[15]~48               ; LCCOMB_X31_Y15_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|cons_map22_counter[15]~50               ; LCCOMB_X31_Y15_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[0]~en                         ; LCFF_X40_Y23_N25   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[10]~en                        ; LCFF_X40_Y23_N23   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[11]~1                         ; LCCOMB_X26_Y25_N16 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[11]~en                        ; LCFF_X40_Y23_N9    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[1]~en                         ; LCFF_X40_Y25_N25   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[2]~en                         ; LCFF_X40_Y25_N21   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[3]~en                         ; LCFF_X40_Y23_N27   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[4]~en                         ; LCFF_X40_Y23_N17   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[5]~en                         ; LCFF_X40_Y25_N19   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[6]~en                         ; LCFF_X40_Y23_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[7]~en                         ; LCFF_X40_Y25_N15   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[8]~en                         ; LCFF_X40_Y25_N17   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_col[9]~en                         ; LCFF_X40_Y23_N21   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_row[0]~1                          ; LCCOMB_X27_Y23_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_sw_raw1[8]~2                      ; LCCOMB_X26_Y25_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_sw_raw2[0]~1                      ; LCCOMB_X26_Y25_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|panel_sw_raw3[11]~0                     ; LCCOMB_X27_Y23_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[0][5]~35            ; LCCOMB_X12_Y26_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[10][7]~134          ; LCCOMB_X13_Y23_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[11][6]~123          ; LCCOMB_X45_Y1_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[1][8]~13            ; LCCOMB_X5_Y24_N16  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[2][0]~112           ; LCCOMB_X15_Y26_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[3][0]~101           ; LCCOMB_X20_Y1_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[4][6]~90            ; LCCOMB_X19_Y26_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[5][6]~79            ; LCCOMB_X29_Y25_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[6][4]~68            ; LCCOMB_X22_Y26_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[7][2]~57            ; LCCOMB_X24_Y25_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[8][3]~46            ; LCCOMB_X7_Y26_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db1|counter[9][7]~24            ; LCCOMB_X10_Y26_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[0][2]~38            ; LCCOMB_X22_Y25_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[1][6]~27            ; LCCOMB_X5_Y23_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[2][8]~16            ; LCCOMB_X12_Y25_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[3][8]~5             ; LCCOMB_X15_Y22_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[4][8]~55            ; LCCOMB_X18_Y25_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[5][0]~66            ; LCCOMB_X20_Y25_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[6][0]~77            ; LCCOMB_X21_Y21_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[7][6]~88            ; LCCOMB_X15_Y14_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[8][4]~99            ; LCCOMB_X47_Y5_N26  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db2|counter[9][0]~110           ; LCCOMB_X5_Y25_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[0][6]~98            ; LCCOMB_X12_Y25_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[10][8]~122          ; LCCOMB_X20_Y2_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[11][1]~111          ; LCCOMB_X9_Y24_N26  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[1][3]~65            ; LCCOMB_X11_Y24_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[2][6]~32            ; LCCOMB_X19_Y24_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[3][0]~43            ; LCCOMB_X21_Y24_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[4][2]~20            ; LCCOMB_X25_Y23_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[5][1]~3             ; LCCOMB_X16_Y24_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[7][5]~54            ; LCCOMB_X22_Y23_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[8][8]~76            ; LCCOMB_X48_Y5_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|paneldb:db3|counter[9][4]~87            ; LCCOMB_X7_Y26_N10  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|rotary1_bin[2]~0                        ; LCCOMB_X14_Y23_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|rotary1~14                              ; LCCOMB_X14_Y23_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|rotary2_bin[1]~0                        ; LCCOMB_X15_Y25_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|rotary2~14                              ; LCCOMB_X15_Y25_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|rotary2~16                              ; LCCOMB_X15_Y25_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|seq[0]                                  ; LCFF_X27_Y22_N1    ; 30      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|seq[1]~2                                ; LCCOMB_X23_Y22_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|seq[3]                                  ; LCFF_X27_Y25_N5    ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; paneldriver:panel|temp_addr[0]~0                          ; LCCOMB_X30_Y26_N18 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:pll0|altpll:altpll_component|_clk0                    ; PLL_1              ; 141     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; resetbtn                                                  ; PIN_R22            ; 63      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|br4_state~16                                 ; LCCOMB_X30_Y19_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|br5_state~16                                 ; LCCOMB_X22_Y19_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cer_ioabort~1                                ; LCCOMB_X33_Y13_N16 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|Equal112~0                          ; LCCOMB_X6_Y20_N8   ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|Equal193~0                          ; LCCOMB_X10_Y19_N30 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|WideNor5~14                         ; LCCOMB_X23_Y10_N0  ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|WideOr152                           ; LCCOMB_X20_Y16_N28 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~13                ; LCCOMB_X13_Y14_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alu_input[8]~16                     ; LCCOMB_X20_Y14_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alus_input[8]~4                     ; LCCOMB_X15_Y16_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alut_input[0]~0                     ; LCCOMB_X31_Y13_N0  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alut_input[0]~1                     ; LCCOMB_X15_Y16_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cons_br[0]~1                        ; LCCOMB_X27_Y17_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cons_kernel~1                       ; LCCOMB_X25_Y17_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cons_shfr[0]~9                      ; LCCOMB_X16_Y15_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|consoleaddr[12]~12                  ; LCCOMB_X19_Y15_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|consoleaddr[16]~17                  ; LCCOMB_X20_Y19_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|consoleaddr[1]~14                   ; LCCOMB_X16_Y15_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|consoleautoincd~2                   ; LCCOMB_X19_Y19_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1         ; LCCOMB_X21_Y4_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~12        ; LCCOMB_X15_Y8_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~13        ; LCCOMB_X18_Y9_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~14        ; LCCOMB_X18_Y9_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~15        ; LCCOMB_X18_Y9_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~16        ; LCCOMB_X15_Y8_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~17        ; LCCOMB_X15_Y8_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~18        ; LCCOMB_X21_Y4_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~19        ; LCCOMB_X15_Y8_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3         ; LCCOMB_X18_Y9_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4         ; LCCOMB_X18_Y9_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~6         ; LCCOMB_X15_Y8_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~7         ; LCCOMB_X18_Y9_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~8         ; LCCOMB_X15_Y8_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~9         ; LCCOMB_X18_Y9_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|dest_addr[12]~46                    ; LCCOMB_X21_Y11_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_flag2~3                         ; LCCOMB_X12_Y22_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output32[0]~50                  ; LCCOMB_X7_Y23_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[0]~30                    ; LCCOMB_X8_Y17_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[1]~43                    ; LCCOMB_X7_Y23_N16  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[5]~34                    ; LCCOMB_X7_Y19_N0   ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[0]~19                 ; LCCOMB_X18_Y21_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[0]~39                     ; LCCOMB_X6_Y21_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[16]~31                    ; LCCOMB_X6_Y23_N18  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[25]~29                    ; LCCOMB_X12_Y22_N6  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp2[0]~36                     ; LCCOMB_X7_Y23_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_ccw[8]~37                      ; LCCOMB_X16_Y3_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fps[1]~6                       ; LCCOMB_X15_Y11_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fsm~26                         ; LCCOMB_X7_Y7_N0    ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fsm~36                         ; LCCOMB_X14_Y2_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fsm~39                         ; LCCOMB_X14_Y2_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[0]~31                    ; LCCOMB_X9_Y12_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[16]~33                   ; LCCOMB_X9_Y14_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[24]~25                   ; LCCOMB_X10_Y14_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[32]~29                   ; LCCOMB_X8_Y11_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[40]~27                   ; LCCOMB_X13_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[55]~15                   ; LCCOMB_X10_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[63]~19                   ; LCCOMB_X10_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_load                           ; LCFF_X14_Y7_N1     ; 245     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_load~0                         ; LCCOMB_X15_Y11_N10 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output2[47]~19                 ; LCCOMB_X5_Y3_N18   ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output2[63]~7                  ; LCCOMB_X12_Y3_N4   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[40]~321                 ; LCCOMB_X14_Y4_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[56]~326                 ; LCCOMB_X15_Y4_N2   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[8]~70                   ; LCCOMB_X14_Y4_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_state[7]~25                    ; LCCOMB_X8_Y16_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[27]~76                   ; LCCOMB_X14_Y5_N28  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[2]~104                   ; LCCOMB_X14_Y5_N0   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[46]~122                  ; LCCOMB_X7_Y1_N16   ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work2[2]~115                   ; LCCOMB_X9_Y5_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work2[3]~147                   ; LCCOMB_X8_Y4_N4    ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falus_input[55]~19                  ; LCCOMB_X10_Y13_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falus_input[56]~20                  ; LCCOMB_X8_Y12_N16  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fbus_d[63]~2                        ; LCCOMB_X7_Y11_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[1]~15                    ; LCCOMB_X24_Y14_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fbus_we~0                           ; LCCOMB_X31_Y13_N14 ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fea[15]~1                           ; LCCOMB_X11_Y18_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fec[2]~7                            ; LCCOMB_X20_Y18_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fps[0]~5                            ; LCCOMB_X18_Y11_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fps[10]~7                           ; LCCOMB_X9_Y18_N22  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[0][15]~1    ; LCCOMB_X7_Y16_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[1][15]~0    ; LCCOMB_X7_Y16_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[3][15]~2    ; LCCOMB_X7_Y16_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[5][15]~3    ; LCCOMB_X7_Y16_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[0][0]~12    ; LCCOMB_X7_Y16_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[1][0]~11    ; LCCOMB_X7_Y16_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~10    ; LCCOMB_X7_Y16_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~4     ; LCCOMB_X7_Y16_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[3][0]~13    ; LCCOMB_X7_Y16_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~5     ; LCCOMB_X7_Y16_N14  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~8     ; LCCOMB_X7_Y14_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[5][0]~7     ; LCCOMB_X7_Y16_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|init                                ; LCFF_X27_Y20_N1    ; 405     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|initcycles[0]~14                    ; LCCOMB_X27_Y18_N6  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|initcycles[0]~15                    ; LCCOMB_X26_Y15_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir[10]                              ; LCFF_X21_Y14_N9    ; 155     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir[9]                               ; LCFF_X22_Y14_N19   ; 162     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir[9]~2                             ; LCCOMB_X16_Y14_N6  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir_wait                             ; LCFF_X24_Y19_N13   ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|master~2                            ; LCCOMB_X21_Y19_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|pdststate~270                       ; LCCOMB_X23_Y16_N16 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|process_0~19                        ; LCCOMB_X24_Y20_N26 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|process_2~0                         ; LCCOMB_X7_Y23_N20  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[10]~37                          ; LCCOMB_X25_Y12_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[13]~9                           ; LCCOMB_X26_Y16_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[15]~19                          ; LCCOMB_X26_Y16_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[7]~29                           ; LCCOMB_X27_Y15_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|r7[10]~72                           ; LCCOMB_X19_Y13_N14 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~42                        ; LCCOMB_X15_Y14_N16 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_ix[2]~16                       ; LCCOMB_X20_Y14_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rd~1                                ; LCCOMB_X25_Y17_N24 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|red_stack_trap_trigger~6            ; LCCOMB_X35_Y13_N22 ; 40      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr1_dstd[1]~0                       ; LCCOMB_X23_Y12_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr1_srcd[1]~1                       ; LCCOMB_X13_Y11_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr2[15]~6                           ; LCCOMB_X23_Y17_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr2[8]~2                            ; LCCOMB_X23_Y19_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_br4                     ; LCFF_X21_Y20_N13   ; 27      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_br5                     ; LCFF_X21_Y20_N19   ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_div                     ; LCFF_X18_Y21_N17   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_dst5                    ; LCFF_X22_Y12_N17   ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpao                    ; LCFF_X23_Y13_N11   ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpr1                    ; LCFF_X20_Y13_N19   ; 49      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fprun                   ; LCFF_X10_Y11_N3    ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fprunao                 ; LCFF_X18_Y13_N15   ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_idecode                 ; LCFF_X20_Y13_N3    ; 93      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_sob                     ; LCFF_X24_Y12_N27   ; 47      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_store_alu_w             ; LCFF_X23_Y10_N9    ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state~355                           ; LCCOMB_X21_Y20_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state~506                           ; LCCOMB_X21_Y17_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state~561                           ; LCCOMB_X8_Y16_N8   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|temp_psw[8]~0                       ; LCCOMB_X22_Y16_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|trap_vector[7]~31                   ; LCCOMB_X23_Y18_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|yellow_stack_trap_inhibit~1         ; LCCOMB_X23_Y17_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu_int_vector4[2]~0                         ; LCCOMB_X27_Y18_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu_npr                                      ; LCFF_X27_Y19_N29   ; 21      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[13]~15                       ; LCCOMB_X32_Y12_N28 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[14]~13                       ; LCCOMB_X33_Y17_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[15]~10                       ; LCCOMB_X32_Y12_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|ccr[4]~1                              ; LCCOMB_X32_Y15_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|pir[12]~0                             ; LCCOMB_X30_Y16_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|psw_in[13]~1                          ; LCCOMB_X32_Y16_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|psw_in[6]~5                           ; LCCOMB_X32_Y13_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|stacklimit[13]~6                      ; LCCOMB_X30_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|csdr:csdr0|cd_reg[11]~0                      ; LCCOMB_X34_Y17_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|csdr:csdr0|cd_reg[3]~1                       ; LCCOMB_X30_Y17_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|bus_dati[11]~0                      ; LCCOMB_X32_Y17_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|cdctrigger~3                        ; LCCOMB_X26_Y20_N30 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_bit[0]~0                       ; LCCOMB_X31_Y20_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_copy~0                         ; LCCOMB_X34_Y17_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_count[2]~18                    ; LCCOMB_X31_Y20_N28 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_count[3]~15                    ; LCCOMB_X23_Y21_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_sample[0]~5                    ; LCCOMB_X30_Y20_N8  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_sample[4]~16                   ; LCCOMB_X30_Y21_N2  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|rx_buf[0]~1                         ; LCCOMB_X32_Y18_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|tx_buf[3]~0                         ; LCCOMB_X32_Y19_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_bit[2]~1                       ; LCCOMB_X25_Y20_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_buf[6]~5                       ; LCCOMB_X32_Y19_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_sample[4]~7                    ; LCCOMB_X25_Y20_N4  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|bus_dati[11]~0                      ; LCCOMB_X29_Y14_N12 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|recv_bit[0]~0                       ; LCCOMB_X30_Y20_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|recv_count[2]~18                    ; LCCOMB_X34_Y20_N14 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|recv_count[3]~15                    ; LCCOMB_X38_Y20_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|recv_sample[2]~15                   ; LCCOMB_X30_Y20_N26 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|rx_buf[0]~2                         ; LCCOMB_X33_Y18_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|tx_buf[3]~1                         ; LCCOMB_X33_Y14_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|xmit_bit[2]~1                       ; LCCOMB_X21_Y13_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|xmit_buf[6]~5                       ; LCCOMB_X33_Y14_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl1|xmit_sample[4]~7                    ; LCCOMB_X34_Y14_N26 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kw11l:kw0|bus_dati[7]~0                      ; LCCOMB_X25_Y11_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kw11l:kw0|counter[13]~35                     ; LCCOMB_X29_Y19_N22 ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|Equal27~1                           ; LCCOMB_X30_Y6_N28  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|Equal30~0                           ; LCCOMB_X33_Y6_N26  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~300                         ; LCCOMB_X29_Y7_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~301                         ; LCCOMB_X32_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~302                         ; LCCOMB_X29_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~303                         ; LCCOMB_X32_Y8_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~304                         ; LCCOMB_X29_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~305                         ; LCCOMB_X32_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~306                         ; LCCOMB_X31_Y10_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~307                         ; LCCOMB_X29_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~308                         ; LCCOMB_X32_Y7_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~309                         ; LCCOMB_X30_Y10_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~310                         ; LCCOMB_X30_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~311                         ; LCCOMB_X31_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~312                         ; LCCOMB_X29_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~313                         ; LCCOMB_X33_Y7_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~314                         ; LCCOMB_X30_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~315                         ; LCCOMB_X30_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~302                         ; LCCOMB_X31_Y5_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~303                         ; LCCOMB_X31_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~304                         ; LCCOMB_X32_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~305                         ; LCCOMB_X32_Y5_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~306                         ; LCCOMB_X30_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~307                         ; LCCOMB_X30_Y5_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~308                         ; LCCOMB_X31_Y4_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~309                         ; LCCOMB_X29_Y5_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~310                         ; LCCOMB_X31_Y4_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~311                         ; LCCOMB_X33_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~312                         ; LCCOMB_X31_Y7_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~313                         ; LCCOMB_X31_Y6_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~314                         ; LCCOMB_X30_Y4_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~315                         ; LCCOMB_X31_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~316                         ; LCCOMB_X31_Y3_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~317                         ; LCCOMB_X30_Y3_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~299                         ; LCCOMB_X26_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~300                         ; LCCOMB_X26_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~301                         ; LCCOMB_X26_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~302                         ; LCCOMB_X30_Y6_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~303                         ; LCCOMB_X27_Y8_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~304                         ; LCCOMB_X26_Y6_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~305                         ; LCCOMB_X27_Y10_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~306                         ; LCCOMB_X27_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~307                         ; LCCOMB_X27_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~308                         ; LCCOMB_X26_Y8_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~309                         ; LCCOMB_X29_Y6_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~310                         ; LCCOMB_X30_Y6_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~311                         ; LCCOMB_X27_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~312                         ; LCCOMB_X25_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~313                         ; LCCOMB_X25_Y7_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~314                         ; LCCOMB_X30_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~299                         ; LCCOMB_X23_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~300                         ; LCCOMB_X24_Y10_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~301                         ; LCCOMB_X24_Y10_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~302                         ; LCCOMB_X25_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~303                         ; LCCOMB_X24_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~304                         ; LCCOMB_X23_Y7_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~305                         ; LCCOMB_X22_Y2_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~306                         ; LCCOMB_X25_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~307                         ; LCCOMB_X24_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~308                         ; LCCOMB_X24_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~309                         ; LCCOMB_X23_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~310                         ; LCCOMB_X23_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~311                         ; LCCOMB_X24_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~312                         ; LCCOMB_X25_Y2_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~313                         ; LCCOMB_X25_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~314                         ; LCCOMB_X24_Y2_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~301                         ; LCCOMB_X24_Y5_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~302                         ; LCCOMB_X25_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~303                         ; LCCOMB_X22_Y4_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~304                         ; LCCOMB_X24_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~305                         ; LCCOMB_X26_Y4_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~306                         ; LCCOMB_X25_Y3_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~307                         ; LCCOMB_X25_Y4_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~308                         ; LCCOMB_X26_Y4_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~309                         ; LCCOMB_X24_Y7_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~310                         ; LCCOMB_X25_Y8_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~311                         ; LCCOMB_X25_Y5_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~312                         ; LCCOMB_X25_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~313                         ; LCCOMB_X27_Y5_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~314                         ; LCCOMB_X24_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~315                         ; LCCOMB_X24_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~316                         ; LCCOMB_X24_Y8_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~299                         ; LCCOMB_X23_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~300                         ; LCCOMB_X23_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~301                         ; LCCOMB_X22_Y5_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~302                         ; LCCOMB_X22_Y3_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~303                         ; LCCOMB_X22_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~304                         ; LCCOMB_X26_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~305                         ; LCCOMB_X22_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~306                         ; LCCOMB_X22_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~307                         ; LCCOMB_X22_Y8_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~308                         ; LCCOMB_X23_Y5_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~309                         ; LCCOMB_X22_Y6_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~310                         ; LCCOMB_X26_Y5_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~311                         ; LCCOMB_X22_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~312                         ; LCCOMB_X23_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~313                         ; LCCOMB_X22_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~314                         ; LCCOMB_X26_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|paro2[15]~17                        ; LCCOMB_X33_Y6_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~130                         ; LCCOMB_X44_Y4_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~131                         ; LCCOMB_X44_Y2_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~132                         ; LCCOMB_X40_Y4_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~133                         ; LCCOMB_X44_Y5_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~134                         ; LCCOMB_X43_Y2_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~135                         ; LCCOMB_X46_Y5_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~136                         ; LCCOMB_X43_Y2_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~137                         ; LCCOMB_X44_Y6_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~138                         ; LCCOMB_X45_Y5_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~139                         ; LCCOMB_X46_Y5_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~140                         ; LCCOMB_X45_Y5_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~141                         ; LCCOMB_X44_Y5_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~142                         ; LCCOMB_X44_Y4_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~143                         ; LCCOMB_X44_Y2_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~144                         ; LCCOMB_X44_Y1_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~145                         ; LCCOMB_X46_Y4_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~114                         ; LCCOMB_X42_Y5_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~115                         ; LCCOMB_X44_Y8_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~116                         ; LCCOMB_X27_Y4_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~117                         ; LCCOMB_X45_Y3_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~118                         ; LCCOMB_X43_Y3_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~119                         ; LCCOMB_X43_Y4_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~120                         ; LCCOMB_X43_Y3_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~121                         ; LCCOMB_X46_Y2_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~122                         ; LCCOMB_X45_Y3_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~123                         ; LCCOMB_X46_Y3_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~124                         ; LCCOMB_X45_Y4_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~125                         ; LCCOMB_X46_Y3_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~126                         ; LCCOMB_X44_Y3_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~127                         ; LCCOMB_X45_Y2_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~128                         ; LCCOMB_X45_Y2_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~129                         ; LCCOMB_X46_Y2_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~114                         ; LCCOMB_X44_Y6_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~115                         ; LCCOMB_X45_Y4_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~116                         ; LCCOMB_X44_Y7_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~117                         ; LCCOMB_X45_Y6_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~118                         ; LCCOMB_X45_Y7_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~119                         ; LCCOMB_X45_Y8_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~120                         ; LCCOMB_X27_Y11_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~121                         ; LCCOMB_X45_Y7_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~122                         ; LCCOMB_X46_Y7_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~123                         ; LCCOMB_X27_Y11_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~124                         ; LCCOMB_X43_Y7_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~125                         ; LCCOMB_X46_Y7_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~126                         ; LCCOMB_X45_Y6_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~127                         ; LCCOMB_X45_Y8_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~128                         ; LCCOMB_X44_Y7_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~129                         ; LCCOMB_X43_Y7_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~211                         ; LCCOMB_X32_Y3_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~212                         ; LCCOMB_X40_Y3_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~213                         ; LCCOMB_X39_Y3_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~214                         ; LCCOMB_X40_Y3_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~215                         ; LCCOMB_X42_Y4_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~216                         ; LCCOMB_X42_Y2_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~217                         ; LCCOMB_X43_Y4_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~218                         ; LCCOMB_X42_Y2_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~219                         ; LCCOMB_X43_Y6_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~220                         ; LCCOMB_X42_Y6_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~221                         ; LCCOMB_X42_Y6_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~222                         ; LCCOMB_X43_Y6_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~223                         ; LCCOMB_X42_Y4_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~224                         ; LCCOMB_X42_Y3_N28  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~225                         ; LCCOMB_X42_Y3_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~226                         ; LCCOMB_X43_Y1_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~211                         ; LCCOMB_X37_Y1_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~212                         ; LCCOMB_X38_Y1_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~213                         ; LCCOMB_X44_Y1_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~214                         ; LCCOMB_X43_Y1_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~215                         ; LCCOMB_X36_Y1_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~216                         ; LCCOMB_X38_Y2_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~217                         ; LCCOMB_X39_Y2_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~218                         ; LCCOMB_X40_Y2_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~219                         ; LCCOMB_X37_Y1_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~220                         ; LCCOMB_X39_Y3_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~221                         ; LCCOMB_X39_Y2_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~222                         ; LCCOMB_X40_Y2_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~223                         ; LCCOMB_X39_Y1_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~224                         ; LCCOMB_X33_Y1_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~225                         ; LCCOMB_X39_Y1_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~226                         ; LCCOMB_X40_Y1_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~211                         ; LCCOMB_X33_Y4_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~212                         ; LCCOMB_X23_Y1_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~213                         ; LCCOMB_X25_Y1_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~214                         ; LCCOMB_X23_Y1_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~215                         ; LCCOMB_X27_Y1_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~216                         ; LCCOMB_X29_Y2_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~217                         ; LCCOMB_X26_Y1_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~218                         ; LCCOMB_X26_Y1_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~219                         ; LCCOMB_X30_Y1_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~220                         ; LCCOMB_X24_Y1_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~221                         ; LCCOMB_X25_Y1_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~222                         ; LCCOMB_X24_Y1_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~223                         ; LCCOMB_X34_Y2_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~224                         ; LCCOMB_X29_Y1_N28  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~225                         ; LCCOMB_X26_Y1_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~226                         ; LCCOMB_X23_Y2_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdro2[14]~12                        ; LCCOMB_X33_Y6_N18  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[12]~13                          ; LCCOMB_X31_Y11_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[15]~9                           ; LCCOMB_X31_Y11_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[6]~7                            ; LCCOMB_X31_Y11_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[8]~5                            ; LCCOMB_X31_Y11_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr1[4]~4                            ; LCCOMB_X25_Y18_N20 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr1[4]~6                            ; LCCOMB_X32_Y17_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr2[2]~0                            ; LCCOMB_X31_Y15_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr3[5]~1                            ; LCCOMB_X27_Y13_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~386                           ; LCCOMB_X39_Y9_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~387                           ; LCCOMB_X39_Y7_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~388                           ; LCCOMB_X39_Y9_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~389                           ; LCCOMB_X39_Y7_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~390                           ; LCCOMB_X37_Y5_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~391                           ; LCCOMB_X39_Y10_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~392                           ; LCCOMB_X38_Y9_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~393                           ; LCCOMB_X38_Y5_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~394                           ; LCCOMB_X36_Y8_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~395                           ; LCCOMB_X38_Y11_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~396                           ; LCCOMB_X37_Y9_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~397                           ; LCCOMB_X37_Y8_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~398                           ; LCCOMB_X38_Y5_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~399                           ; LCCOMB_X38_Y9_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~400                           ; LCCOMB_X38_Y9_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~401                           ; LCCOMB_X39_Y8_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~403                           ; LCCOMB_X38_Y12_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~404                           ; LCCOMB_X39_Y9_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~405                           ; LCCOMB_X38_Y12_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~406                           ; LCCOMB_X37_Y12_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~407                           ; LCCOMB_X34_Y11_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~408                           ; LCCOMB_X42_Y9_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~409                           ; LCCOMB_X34_Y11_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~410                           ; LCCOMB_X39_Y11_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~411                           ; LCCOMB_X37_Y11_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~412                           ; LCCOMB_X37_Y7_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~413                           ; LCCOMB_X37_Y8_N12  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~414                           ; LCCOMB_X37_Y11_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~415                           ; LCCOMB_X40_Y5_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~416                           ; LCCOMB_X42_Y7_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~417                           ; LCCOMB_X40_Y9_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~418                           ; LCCOMB_X40_Y9_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~440                           ; LCCOMB_X35_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~441                           ; LCCOMB_X32_Y11_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~442                           ; LCCOMB_X35_Y5_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~443                           ; LCCOMB_X33_Y11_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~444                           ; LCCOMB_X35_Y4_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~445                           ; LCCOMB_X36_Y3_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~446                           ; LCCOMB_X35_Y4_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~447                           ; LCCOMB_X37_Y3_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~448                           ; LCCOMB_X35_Y7_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~449                           ; LCCOMB_X35_Y3_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~450                           ; LCCOMB_X36_Y5_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~451                           ; LCCOMB_X18_Y13_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~452                           ; LCCOMB_X40_Y6_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~453                           ; LCCOMB_X40_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~454                           ; LCCOMB_X35_Y6_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~455                           ; LCCOMB_X35_Y6_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~457                           ; LCCOMB_X35_Y4_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~458                           ; LCCOMB_X39_Y5_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~459                           ; LCCOMB_X34_Y4_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~460                           ; LCCOMB_X36_Y4_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~461                           ; LCCOMB_X34_Y4_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~462                           ; LCCOMB_X34_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~463                           ; LCCOMB_X34_Y5_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~464                           ; LCCOMB_X34_Y3_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~465                           ; LCCOMB_X36_Y4_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~466                           ; LCCOMB_X34_Y4_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~467                           ; LCCOMB_X34_Y4_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~468                           ; LCCOMB_X36_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~469                           ; LCCOMB_X34_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~470                           ; LCCOMB_X34_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~471                           ; LCCOMB_X34_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~472                           ; LCCOMB_X34_Y7_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~539                           ; LCCOMB_X42_Y8_N20  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~540                           ; LCCOMB_X43_Y8_N6   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~541                           ; LCCOMB_X40_Y8_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~542                           ; LCCOMB_X40_Y8_N8   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~543                           ; LCCOMB_X38_Y10_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~544                           ; LCCOMB_X43_Y10_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~545                           ; LCCOMB_X38_Y10_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~546                           ; LCCOMB_X42_Y10_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~547                           ; LCCOMB_X33_Y8_N18  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~548                           ; LCCOMB_X38_Y8_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~549                           ; LCCOMB_X37_Y8_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~550                           ; LCCOMB_X38_Y8_N26  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~551                           ; LCCOMB_X43_Y8_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~552                           ; LCCOMB_X42_Y8_N30  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~553                           ; LCCOMB_X40_Y11_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~554                           ; LCCOMB_X40_Y7_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~555                           ; LCCOMB_X44_Y8_N20  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~556                           ; LCCOMB_X45_Y9_N20  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~557                           ; LCCOMB_X40_Y12_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~558                           ; LCCOMB_X40_Y12_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~559                           ; LCCOMB_X37_Y13_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~560                           ; LCCOMB_X40_Y13_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~561                           ; LCCOMB_X37_Y13_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~562                           ; LCCOMB_X40_Y13_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~563                           ; LCCOMB_X38_Y6_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~564                           ; LCCOMB_X39_Y6_N8   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~565                           ; LCCOMB_X38_Y6_N18  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~566                           ; LCCOMB_X39_Y6_N14  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~567                           ; LCCOMB_X45_Y9_N22  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~568                           ; LCCOMB_X44_Y9_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~569                           ; LCCOMB_X44_Y9_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~570                           ; LCCOMB_X43_Y9_N0   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmo2[14]~0                         ; LCCOMB_X32_Y13_N16 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|unibus_addr[2]~8                    ; LCCOMB_X29_Y12_N18 ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|npr_state~14                                 ; LCCOMB_X29_Y17_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|oddabort~3                                   ; LCCOMB_X31_Y13_N20 ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh0_npg                                      ; LCFF_X29_Y17_N23   ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle      ; LCFF_X38_Y14_N27   ; 45      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[18]~0          ; LCCOMB_X38_Y14_N10 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                       ; LCFF_X32_Y24_N23   ; 173     ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]~16             ; LCCOMB_X35_Y25_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|rsector~25                ; LCCOMB_X42_Y24_N4  ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[16]~19             ; LCCOMB_X35_Y26_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[39]~18             ; LCCOMB_X36_Y26_N30 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]~14             ; LCCOMB_X36_Y25_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[47]~11             ; LCCOMB_X35_Y23_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_send_cmd      ; LCFF_X37_Y24_N1    ; 58      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]~0              ; LCCOMB_X40_Y24_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sectorcounter[0]~0                  ; LCCOMB_X38_Y14_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|work_bar[18]~40                     ; LCCOMB_X36_Y14_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|bus_dati[14]~0                        ; LCCOMB_X33_Y16_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr149~0                  ; LCCOMB_X49_Y24_N12 ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[14]~2          ; LCCOMB_X46_Y20_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[8]~18              ; LCCOMB_X43_Y24_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[1]~16             ; LCCOMB_X49_Y15_N2  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[8]~17             ; LCCOMB_X48_Y17_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|consoleaddr[0]~0             ; LCCOMB_X44_Y19_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~0  ; LCCOMB_X46_Y25_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1  ; LCCOMB_X46_Y25_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2  ; LCCOMB_X46_Y25_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3  ; LCCOMB_X46_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4  ; LCCOMB_X46_Y25_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5  ; LCCOMB_X46_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~6  ; LCCOMB_X46_Y25_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|dest_addr[1]~48              ; LCCOMB_X43_Y24_N10 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|initcycles[7]~13             ; LCCOMB_X40_Y22_N24 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|initcycles[7]~14             ; LCCOMB_X40_Y21_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[14]~0                     ; LCCOMB_X40_Y21_N20 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[14]~1                     ; LCCOMB_X43_Y24_N4  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psrcstate~264                ; LCCOMB_X43_Y25_N14 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[11]~16                   ; LCCOMB_X42_Y19_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[13]~13                   ; LCCOMB_X42_Y20_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[14]~9                    ; LCCOMB_X42_Y20_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[5]~2                     ; LCCOMB_X44_Y17_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[5]~35                     ; LCCOMB_X46_Y20_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[4]~21                 ; LCCOMB_X48_Y24_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d~3                     ; LCCOMB_X46_Y25_N10 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[2]~4                 ; LCCOMB_X44_Y23_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_store_alu_w      ; LCFF_X43_Y24_N31   ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~268                    ; LCCOMB_X42_Y24_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|temp_psw[8]~0                ; LCCOMB_X42_Y20_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cpu:cpu0|trap_vector[6]~18            ; LCCOMB_X42_Y21_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cr:cr0|bus_dati[14]~0                 ; LCCOMB_X43_Y17_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cr:cr0|psw_in[0]~2                    ; LCCOMB_X42_Y18_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|cr:cr0|psw_in[14]~3                   ; LCCOMB_X40_Y20_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|bus_dati[11]~0               ; LCCOMB_X42_Y17_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger~2                 ; LCCOMB_X38_Y16_N30 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]~1                ; LCCOMB_X38_Y15_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_buf[4]~0                ; LCCOMB_X39_Y15_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy~0                  ; LCCOMB_X38_Y17_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[0]~7             ; LCCOMB_X38_Y15_N8  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6]~0                  ; LCCOMB_X39_Y17_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]~1                ; LCCOMB_X40_Y17_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]~5                ; LCCOMB_X40_Y17_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]~7             ; LCCOMB_X38_Y19_N12 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kw11l:kw0|bus_dati[7]~0               ; LCCOMB_X44_Y17_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]~35              ; LCCOMB_X46_Y13_N26 ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[1]                    ; LCCOMB_X46_Y20_N6  ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[2]                    ; LCCOMB_X46_Y20_N16 ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr0_port_command[2]~1               ; LCCOMB_X35_Y16_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr1_state[2]~0                      ; LCCOMB_X36_Y16_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr2_pcbb[11]~1                      ; LCCOMB_X35_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr2_pcbb[5]~3                       ; LCCOMB_X34_Y16_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|pcsr3_pcbb[16]~0                      ; LCCOMB_X27_Y13_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xu_dati[14]~0                         ; LCCOMB_X35_Y16_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bitcount[0]~2              ; LCCOMB_X45_Y16_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[1]~2       ; LCCOMB_X45_Y16_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[10]~1      ; LCCOMB_X43_Y16_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_recv         ; LCFF_X45_Y16_N27   ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_xmit         ; LCFF_X47_Y15_N19   ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state~14               ; LCCOMB_X45_Y16_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state~17               ; LCCOMB_X46_Y16_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|rl[3]~3                    ; LCCOMB_X45_Y14_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|rt[12]~47                  ; LCCOMB_X47_Y15_N2  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|work[7]~7                  ; LCCOMB_X45_Y16_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xf[0]~47                   ; LCCOMB_X46_Y16_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xf[12]~48                  ; LCCOMB_X47_Y15_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xl[0]~2                    ; LCCOMB_X46_Y16_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xl[3]~4                    ; LCCOMB_X47_Y15_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rl[7]~2               ; LCCOMB_X42_Y14_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[13]~2              ; LCCOMB_X42_Y14_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[15]~10             ; LCCOMB_X42_Y15_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xl[6]~2               ; LCCOMB_X42_Y18_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bm[1]~47                   ; LCCOMB_X35_Y19_N14 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[14]~8             ; LCCOMB_X39_Y18_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[8]~7              ; LCCOMB_X36_Y16_N12 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[7]~1       ; LCCOMB_X34_Y19_N14 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_dato[4]~1       ; LCCOMB_X36_Y19_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state.cmd_wait         ; LCFF_X36_Y19_N17   ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state~13               ; LCCOMB_X36_Y19_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|ln[0]~7                    ; LCCOMB_X36_Y19_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[11]~2 ; LCCOMB_X36_Y19_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[3]~1  ; LCCOMB_X35_Y19_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|run                        ; LCFF_X36_Y19_N29   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xu[12]~41                  ; LCCOMB_X35_Y19_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[17]~2              ; LCCOMB_X40_Y16_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[2]~1               ; LCCOMB_X38_Y18_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[2]~7               ; LCCOMB_X40_Y16_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[3]~0               ; LCCOMB_X39_Y15_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubr:xubr0|meme~21                    ; LCCOMB_X43_Y19_N16 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|xu:xu0|xubr:xubr0|memo~21                    ; LCCOMB_X43_Y19_N10 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                   ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; clkin                                  ; PIN_L1           ; 223     ; Global Clock         ; GCLK0            ; --                        ;
; cpuclk                                 ; LCFF_X49_Y14_N1  ; 6556    ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll0|altpll:altpll_component|_clk0 ; PLL_1            ; 141     ; Global Clock         ; GCLK2            ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk    ; LCFF_X32_Y24_N23 ; 173     ; Global Clock         ; GCLK10           ; --                        ;
+----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; cpureset                                                        ; 1329    ;
; paneldriver:panel|cons_data_counter[0][6]~256                   ; 826     ;
; unibus:pdp11|mmu:mmu0|addr_p[1]                                 ; 455     ;
; unibus:pdp11|mmu:mmu0|addr_p[2]                                 ; 453     ;
; unibus:pdp11|mmu:mmu0|addr_p[3]                                 ; 442     ;
; unibus:pdp11|mmu:mmu0|addr_p[4]                                 ; 439     ;
; unibus:pdp11|cpu:cpu0|init                                      ; 405     ;
; unibus:pdp11|mmu:mmu0|addr_p[5]                                 ; 364     ;
; unibus:pdp11|cpu:cpu0|Selector19~4                              ; 327     ;
; unibus:pdp11|cpu:cpu0|Selector18~4                              ; 323     ;
; unibus:pdp11|cpu:cpu0|Selector17~4                              ; 321     ;
; unibus:pdp11|mmu:mmu0|pdr0_11.raddr_b[3]~0                      ; 308     ;
; unibus:pdp11|cpu:cpu0|falu_load                                 ; 245     ;
; unibus:pdp11|cpu:cpu0|ir[9]                                     ; 162     ;
; unibus:pdp11|mmu:mmu0|bus_addr[15]~0                            ; 161     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[1]~24                         ; 160     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[2]~23                         ; 160     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[3]~22                         ; 160     ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[1]                             ; 160     ;
; unibus:pdp11|mmu:mmu0|bus_addr[14]~2                            ; 159     ;
; unibus:pdp11|mmu:mmu0|bus_addr[13]~3                            ; 158     ;
; unibus:pdp11|mmu:mmu0|bus_addr[16]~1                            ; 156     ;
; unibus:pdp11|cpu:cpu0|ir[10]                                    ; 155     ;
; unibus:pdp11|mmu:mmu0|oddaddress~15                             ; 142     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[13]~49                        ; 133     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[14]~41                        ; 133     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[10]~73                        ; 132     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[11]~65                        ; 132     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[12]~57                        ; 132     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[8]~17                         ; 132     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[9]~9                          ; 131     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[0]~25                         ; 129     ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[0]                             ; 129     ;
; unibus:pdp11|cpu:cpu0|ir[8]                                     ; 115     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[5]~20                         ; 114     ;
; unibus:pdp11|mmu:mmu0|unibus_dato[4]~21                         ; 112     ;
; unibus:pdp11|cpu:cpu0|ir[11]                                    ; 106     ;
; unibus:pdp11|cpu:cpu0|state.state_halt                          ; 105     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Equal16~2                       ; 101     ;
; unibus:pdp11|cpu:cpu0|fbus_raddr[2]                             ; 100     ;
; unibus:pdp11|mmu:mmu0|ubmb1~438                                 ; 98      ;
; unibus:pdp11|cpu:cpu0|state.state_idecode                       ; 93      ;
; unibus:pdp11|mmu:mmu0|unibus_dato[6]~19                         ; 87      ;
; unibus:pdp11|cpu:cpu0|rbus_ix[1]                                ; 86      ;
; unibus:pdp11|mmu:mmu0|unibus_dato[15]~33                        ; 85      ;
; unibus:pdp11|mmu:mmu0|unibus_dato[7]~18                         ; 82      ;
; unibus:pdp11|cpu:cpu0|falu_work2[25]~139                        ; 81      ;
; unibus:pdp11|cpu:cpu0|falu_work2[25]~134                        ; 81      ;
; unibus:pdp11|cpu:cpu0|rbus_ix[2]                                ; 79      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_div                         ; 78      ;
; unibus:pdp11|cpu:cpu0|state.state_ifetch                        ; 77      ;
; unibus:pdp11|cpu:cpu0|state~252                                 ; 76      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[4]                          ; 76      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[1]~9                          ; 71      ;
; unibus:pdp11|cpu:cpu0|state.state_fpwr2                         ; 69      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_sep2                        ; 69      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|r_loc[0]~1               ; 68      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_reset               ; 67      ;
; unibus:pdp11|cpu:cpu0|Selector51~1                              ; 66      ;
; unibus:pdp11|cpu:cpu0|state.state_store_alu_w                   ; 65      ;
; unibus:pdp11|cpu:cpu0|falu_output2[56]~3                        ; 64      ;
; unibus:pdp11|cpu:cpu0|fbus_d[63]~2                              ; 64      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[2]~8                          ; 64      ;
; resetbtn                                                        ; 63      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_rt                          ; 62      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[2]                          ; 60      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[1]                          ; 60      ;
; unibus:pdp11|rh0_npg                                            ; 60      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_send_cmd            ; 58      ;
; unibus:pdp11|cpu:cpu0|state.state_exai                          ; 57      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_store_alu_w            ; 57      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[7]~66                          ; 57      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_idecode                ; 56      ;
; unibus:pdp11|cpu:cpu0|falu_output2[47]~19                       ; 55      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                ; 55      ;
; unibus:pdp11|cpu:cpu0|falu_work2[3]~147                         ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work2[25]~142                        ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~51                          ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~50                          ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~48                          ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~47                          ; 54      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~44                          ; 54      ;
; unibus:pdp11|cpu:cpu0|alus_input[15]                            ; 54      ;
; unibus:pdp11|cpu:cpu0|ir_wait                                   ; 54      ;
; unibus:pdp11|xu:xu0|oddabort~1                                  ; 53      ;
; unibus:pdp11|cpu:cpu0|ir[6]                                     ; 53      ;
; unibus:pdp11|xu0_npg                                            ; 52      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~53                          ; 51      ;
; unibus:pdp11|cpu:cpu0|state.state_fpir1                         ; 51      ;
; paneldriver:panel|seq[1]                                        ; 50      ;
; unibus:pdp11|cpu:cpu0|ir[9]~2                                   ; 49      ;
; paneldriver:panel|temp_addr[0]~0                                ; 49      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|unibus_dato[8]~3                   ; 49      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr1                          ; 49      ;
; unibus:pdp11|cpu:cpu0|fps[7]                                    ; 49      ;
; unibus:pdp11|cpu:cpu0|falus_input[56]~20                        ; 48      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|r_loc[3]~3               ; 48      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_xmit               ; 48      ;
; unibus:pdp11|cpu:cpu0|state~274                                 ; 47      ;
; unibus:pdp11|cpu:cpu0|state.state_sob                           ; 47      ;
; unibus:pdp11|oddabort~3                                         ; 47      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|cmd_state.cmd_recv               ; 46      ;
; unibus:pdp11|cpu:cpu0|Selector0~3                               ; 46      ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle            ; 45      ;
; unibus:pdp11|cpu:cpu0|fbus_we~0                                 ; 45      ;
; unibus:pdp11|cpu:cpu0|ir[7]                                     ; 45      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[1]                         ; 44      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[6]~56                          ; 44      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|cmd_state.cmd_wait               ; 43      ;
; unibus:pdp11|cpu:cpu0|Selector26~10                             ; 43      ;
; unibus:pdp11|xu:xu0|xubr:xubr0|Equal0~4                         ; 43      ;
; unibus:pdp11|cpu:cpu0|alus_input[1]~1                           ; 43      ;
; unibus:pdp11|cpu:cpu0|alus_input[2]~2                           ; 43      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[15]                             ; 42      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[8]                              ; 42      ;
; unibus:pdp11|cpu:cpu0|Equal112~0                                ; 42      ;
; unibus:pdp11|cpu:cpu0|alu_input[15]                             ; 41      ;
; unibus:pdp11|cpu:cpu0|alus_input[3]~3                           ; 41      ;
; unibus:pdp11|cpu:cpu0|alus_input[0]~0                           ; 41      ;
; unibus:pdp11|cpu:cpu0|red_stack_trap_trigger~6                  ; 40      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[5]~83                          ; 39      ;
; unibus:pdp11|cpu:cpu0|alu_input[7]                              ; 39      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[4]~94                          ; 38      ;
; unibus:pdp11|mmu:mmu0|ubmb2~394                                 ; 38      ;
; unibus:pdp11|cpu:cpu0|falu_output[47]~40                        ; 37      ;
; unibus:pdp11|cpu:cpu0|falu_output[47]~39                        ; 37      ;
; unibus:pdp11|xu:xu0|nxmabort~4                                  ; 37      ;
; unibus:pdp11|rh11:rh0|rh70_bus_master_addr[18]~0                ; 37      ;
; unibus:pdp11|cpu:cpu0|Equal5~0                                  ; 37      ;
; paneldriver:panel|paneldb:db3|dsw[0]                            ; 37      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[15]                      ; 37      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[7]                       ; 37      ;
; unibus:pdp11|cpu:cpu0|Equal193~0                                ; 36      ;
; unibus:pdp11|mmu:mmu0|Equal27~1                                 ; 36      ;
; unibus:pdp11|cpu:cpu0|falu_input[62]                            ; 36      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[7]                              ; 36      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Equal17~1                       ; 36      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[8]~43                           ; 35      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[8]~42                           ; 35      ;
; unibus:pdp11|mmu:mmu0|Equal26~1                                 ; 35      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_dato[8]~1                      ; 35      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[14]                             ; 35      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[2]                         ; 35      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr3              ; 35      ;
; unibus:pdp11|cpu:cpu0|Equal199~0                                ; 34      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Equal21~0                       ; 34      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[3]~2                          ; 34      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdhc                            ; 34      ;
; paneldriver:panel|seq[3]                                        ; 34      ;
; unibus:pdp11|cpu:cpu0|alu_input[5]                              ; 34      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~5           ; 33      ;
; unibus:pdp11|cpu:cpu0|falu_output[15]~63                        ; 33      ;
; unibus:pdp11|cpu:cpu0|state.state_store_alu_r                   ; 33      ;
; unibus:pdp11|cpu:cpu0|alut_input[0]~0                           ; 33      ;
; unibus:pdp11|mmu:mmu0|Equal29~0                                 ; 33      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|Equal18~2                          ; 33      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[10]~151                        ; 33      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[15]~96                         ; 33      ;
; unibus:pdp11|mmu:mmu0|Equal17~1                                 ; 33      ;
; unibus:pdp11|kl11:kl0|recv_sample[0]~5                          ; 33      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[3][0]~13          ; 32      ;
; unibus:pdp11|cpu:cpu0|eis_temp2[0]~36                           ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[0][0]~12          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[1][0]~11          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~10          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[4][0]~8           ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[5][0]~7           ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[5][15]~3          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[3][15]~2          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[0][15]~1          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1[1][15]~0          ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4[2][0]~4           ; 32      ;
; dram_dq[15]~32                                                  ; 32      ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|o[11]~32                 ; 32      ;
; unibus:pdp11|cpu:cpu0|falu_work1[58]                            ; 32      ;
; unibus:pdp11|cpu:cpu0|falu_output[8]~70                         ; 32      ;
; unibus:pdp11|cpu:cpu0|falu_output~66                            ; 32      ;
; unibus:pdp11|mmu:mmu0|Equal30~0                                 ; 32      ;
; unibus:pdp11|cpu:cpu0|state.state_fpao                          ; 32      ;
; unibus:pdp11|mmu:mmu0|ubmb2~412                                 ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~24                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~22                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~20                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~18                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~16                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~14                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~12                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~10                        ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~8                         ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~6                         ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~4                         ; 32      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|bus_addr~2                         ; 32      ;
; unibus:pdp11|cpu:cpu0|Equal4~0                                  ; 32      ;
; unibus:pdp11|cpu:cpu0|r7[10]~18                                 ; 32      ;
; unibus:pdp11|cpu:cpu0|state.state_dep                           ; 32      ;
; unibus:pdp11|cpu:cpu0|ir_fpao                                   ; 31      ;
; unibus:pdp11|cpu:cpu0|Equal199~1                                ; 31      ;
; unibus:pdp11|cpu:cpu0|ir[15]                                    ; 31      ;
; unibus:pdp11|cpu:cpu0|rbus_data_mv[15]~2                        ; 31      ;
; unibus:pdp11|cpu:cpu0|alu_input[0]                              ; 31      ;
; unibus:pdp11|mmu:mmu0|pdr[3]~95                                 ; 30      ;
; unibus:pdp11|cpu:cpu0|falu_work1[27]~76                         ; 30      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_store_alu_r            ; 30      ;
; unibus:pdp11|cpu:cpu0|Equal220~1                                ; 30      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[9]~17                            ; 30      ;
; unibus:pdp11|cpu:cpu0|run                                       ; 30      ;
; unibus:pdp11|xu:xu0|localunibus_busmaster_addr~0                ; 30      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir_sop                             ; 30      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir_dop                             ; 30      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[4]~1                          ; 30      ;
; paneldriver:panel|panel_col[11]~1                               ; 30      ;
; paneldriver:panel|seq[0]                                        ; 30      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[16]~31                          ; 29      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[13]                             ; 29      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[9]~75                          ; 29      ;
; unibus:pdp11|mmu:mmu0|ppraddr[5]~1                              ; 29      ;
; unibus:pdp11|cpu:cpu0|addr~1                                    ; 29      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr2                          ; 29      ;
; unibus:pdp11|cpu:cpu0|ir_sop                                    ; 29      ;
; paneldriver:panel|seq[2]                                        ; 29      ;
; unibus:pdp11|cpu:cpu0|falu_work1[57]                            ; 29      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[8]~119                         ; 28      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[7]~29                   ; 28      ;
; unibus:pdp11|cpu:cpu0|state.state_rts                           ; 28      ;
; unibus:pdp11|mmu:mmu0|ppraddr[4]~0                              ; 28      ;
; unibus:pdp11|cpu:cpu0|ir[13]                                    ; 28      ;
; sdcard_miso                                                     ; 27      ;
; unibus:pdp11|cpu:cpu0|Equal195~1                                ; 27      ;
; unibus:pdp11|cpu:cpu0|state.state_fpiwr                         ; 27      ;
; unibus:pdp11|cpu:cpu0|WideOr87                                  ; 27      ;
; unibus:pdp11|cpu:cpu0|state.state_rsv                           ; 27      ;
; unibus:pdp11|mmu:mmu0|addr_p[6]                                 ; 27      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[11]~122                        ; 27      ;
; unibus:pdp11|cpu:cpu0|state.state_jsra                          ; 27      ;
; unibus:pdp11|cpu:cpu0|state.state_src3                          ; 27      ;
; unibus:pdp11|cpu:cpu0|ir[14]                                    ; 27      ;
; unibus:pdp11|cpu:cpu0|state.state_br4                           ; 27      ;
; unibus:pdp11|cpu:cpu0|alu_input[1]                              ; 27      ;
; unibus:pdp11|mmu:mmu0|paro2valid                                ; 27      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~21                  ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_output[14]~9                          ; 26      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rtsa                   ; 26      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|r_loc[0]~0        ; 26      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1              ; 26      ;
; unibus:pdp11|mmu:mmu0|ubmo2valid                                ; 26      ;
; unibus:pdp11|cpu:cpu0|state.state_rtsa                          ; 26      ;
; unibus:pdp11|cpu:cpu0|state.state_src5                          ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_input[14]                             ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_input[3]                              ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_input[4]                              ; 26      ;
; unibus:pdp11|cpu:cpu0|alu_input[2]                              ; 26      ;
; ~GND                                                            ; 25      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[25]~27                          ; 25      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[5]~22                   ; 25      ;
; unibus:pdp11|cpu:cpu0|state.state_diva                          ; 25      ;
; unibus:pdp11|cpu:cpu0|alu_output[14]~23                         ; 25      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr149~0                        ; 25      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[6]                              ; 25      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data           ; 25      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd55          ; 25      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd0           ; 25      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[8]~65                          ; 25      ;
; unibus:pdp11|cpu:cpu0|Mux15~1                                   ; 25      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr3                          ; 25      ;
; unibus:pdp11|cpu:cpu0|ir_dop                                    ; 25      ;
; unibus:pdp11|mmu:mmu0|bus_addr[20]~6                            ; 25      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[0]                       ; 25      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~450                         ; 24      ;
; unibus:pdp11|cpu:cpu0|falu_work1[2]~104                         ; 24      ;
; unibus:pdp11|cpu:cpu0|process_2~0                               ; 24      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_rts                    ; 24      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[4]~41                   ; 24      ;
; unibus:pdp11|cpu:cpu0|falu_input[55]                            ; 24      ;
; unibus:pdp11|cpu:cpu0|state.state_fprun                         ; 24      ;
; unibus:pdp11|cpu:cpu0|eis_flag2                                 ; 24      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_ifetch                 ; 24      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc            ; 24      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkacmd41         ; 24      ;
; unibus:pdp11|cpu:cpu0|state.state_exa                           ; 24      ;
; dram_fsm.dram_c8                                                ; 24      ;
; unibus:pdp11|cpu:cpu0|alu_input[6]                              ; 24      ;
; paneldriver:panel|adss.adss_pp                                  ; 23      ;
; unibus:pdp11|cpu:cpu0|falu_input[63]                            ; 23      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[3]~46                   ; 23      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[8]~11                   ; 23      ;
; unibus:pdp11|cpu:cpu0|state.state_jsrc                          ; 23      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_ix[0]                         ; 23      ;
; unibus:pdp11|mmu:mmu0|Equal28~0                                 ; 23      ;
; unibus:pdp11|mmu:mmu0|Equal25~0                                 ; 23      ;
; unibus:pdp11|cpu:cpu0|WideNor5~14                               ; 23      ;
; unibus:pdp11|cpu:cpu0|state.state_trapd                         ; 23      ;
; unibus:pdp11|cpu:cpu0|state.state_trapc                         ; 23      ;
; unibus:pdp11|cpu:cpu0|state.state_stststore                     ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[11]                             ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[12]                             ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[10]                             ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[8]                              ; 23      ;
; unibus:pdp11|cpu:cpu0|alu_input[9]                              ; 23      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[14]~1                           ; 22      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsra                   ; 22      ;
; unibus:pdp11|cpu:cpu0|Equal212~1                                ; 22      ;
; unibus:pdp11|cpu:cpu0|state.state_fptrap                        ; 22      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[9]~98                          ; 22      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[10]~96                         ; 22      ;
; unibus:pdp11|mmu:mmu0|unibus_control_dati~4                     ; 22      ;
; unibus:pdp11|cpu:cpu0|rbus_data_mv[15]~3                        ; 22      ;
; unibus:pdp11|cpu:cpu0|state.state_src4                          ; 22      ;
; unibus:pdp11|cpu:cpu0|state.state_fpw2                          ; 22      ;
; unibus:pdp11|mmu:mmu0|bus_addr[17]~4                            ; 22      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_addsub                      ; 22      ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[2]                             ; 22      ;
; unibus:pdp11|cpu:cpu0|alu_input[13]                             ; 22      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[6]                       ; 22      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_halt                   ; 22      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[39]~18                   ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_work1[46]~113                        ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_work1[46]~112                        ; 21      ;
; unibus:pdp11|cpu:cpu0|eis_output[5]~32                          ; 21      ;
; unibus:pdp11|cpu:cpu0|eis_output[5]~31                          ; 21      ;
; unibus:pdp11|rh11:rh0|work_bar[18]~40                           ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|process_0~4                        ; 21      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[9]~14                   ; 21      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[10]~13                  ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsrc                   ; 21      ;
; unibus:pdp11|mmu:mmu0|ubmo2[14]~0                               ; 21      ;
; unibus:pdp11|cpu:cpu0|r7[10]~52                                 ; 21      ;
; unibus:pdp11|cpu:cpu0|WideOr114~0                               ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_fprunao                       ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[12]                             ; 21      ;
; unibus:pdp11|cer_ioabort~1                                      ; 21      ;
; unibus:pdp11|cpu_npr                                            ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_fpr4                          ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_markb                         ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|npg                                ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_work2[2]                             ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_align                       ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[14]                      ; 21      ;
; unibus:pdp11|cpu:cpu0|state.state_br5                           ; 21      ;
; unibus:pdp11|cpu:cpu0|psw[0]                                    ; 21      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[1]                       ; 21      ;
; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11                            ; 21      ;
; unibus:pdp11|cpu:cpu0|falu_work1[29]~41                         ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[1]~54                   ; 20      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[0]~37                   ; 20      ;
; unibus:pdp11|cpu:cpu0|falu_load~0                               ; 20      ;
; unibus:pdp11|cpu:cpu0|state~314                                 ; 20      ;
; unibus:pdp11|cpu:cpu0|process_0~24                              ; 20      ;
; unibus:pdp11|cpu:cpu0|alus_input[7]                             ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr152~0                        ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trapd                  ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trapc                  ; 20      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[15]~99                         ; 20      ;
; unibus:pdp11|mmu:mmu0|WideNor0~0                                ; 20      ;
; unibus:pdp11|cpu:cpu0|state.state_src2                          ; 20      ;
; unibus:pdp11|cpu:cpu0|ir[12]                                    ; 20      ;
; unibus:pdp11|cpu:cpu0|state.state_fpw3                          ; 20      ;
; Equal0~0                                                        ; 20      ;
; unibus:pdp11|cpu:cpu0|LessThan10~62                             ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[9]                       ; 20      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[0]                          ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[0]                             ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[2]                       ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[4]                       ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[5]                       ; 20      ;
; unibus:pdp11|cpu:cpu0|fps[6]                                    ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[2]~9                            ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[3]~1                            ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[4]~0                            ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[5]~2                            ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[6]~4                            ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[7]~12                           ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[8]~8                            ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[9]~10                           ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[10]~11                          ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[11]~15                          ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[12]~3                           ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[13]~5                           ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[14]~14                          ; 20      ;
; unibus:pdp11|cpu:cpu0|alu_input[15]~13                          ; 20      ;
; paneldriver:panel|counter[15]                                   ; 20      ;
; paneldriver:panel|counter[14]                                   ; 20      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Selector18~9                       ; 19      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|unibus_dato[0]~36                  ; 19      ;
; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]~35                    ; 19      ;
; unibus:pdp11|kw11l:kw0|counter[13]~35                           ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_exar                          ; 19      ;
; unibus:pdp11|cpu:cpu0|Selector166~7                             ; 19      ;
; unibus:pdp11|cpu:cpu0|Equal94~5                                 ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal148~2                         ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src4                   ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_jsrb                   ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_trapa                         ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_fpw4                          ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_fpiw2                         ; 19      ;
; unibus:pdp11|cpu:cpu0|state.state_jsrb                          ; 19      ;
; dram_fsm.dram_c2                                                ; 19      ;
; unibus:pdp11|mmu:mmu0|sr0[0]                                    ; 19      ;
; paneldriver:panel|LessThan0~0                                   ; 19      ;
; unibus:pdp11|cpu:cpu0|falu_flag1                                ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[10]                      ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[11]                      ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[12]                      ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[13]                      ; 19      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[3]                          ; 19      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[2]                          ; 19      ;
; unibus:pdp11|cpu:cpu0|eis_sequencer[1]                          ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[8]                       ; 19      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[3]                       ; 19      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data_waitstart ; 19      ;
; unibus:pdp11|mmu:mmu0|mmutrap                                   ; 19      ;
; unibus:pdp11|mmu:mmu0|addr_p~42                                 ; 18      ;
; unibus:pdp11|cpu:cpu0|Equal190~0                                ; 18      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~23                  ; 18      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[6]~33                   ; 18      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[15]~12                  ; 18      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|Equal0~3                         ; 18      ;
; unibus:pdp11|mmu:mmu0|unibus_control_dato~1                     ; 18      ;
; unibus:pdp11|mmu:mmu0|addr_p~4                                  ; 18      ;
; unibus:pdp11|cpu:cpu0|Equal148~1                                ; 18      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr2~1                          ; 18      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Mux15~6                            ; 18      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[11]~95                         ; 18      ;
; unibus:pdp11|cpu:cpu0|process_0~19                              ; 18      ;
; unibus:pdp11|mmu:mmu0|Equal19~3                                 ; 18      ;
; unibus:pdp11|cpu:cpu0|Equal150~2                                ; 18      ;
; unibus:pdp11|cpu:cpu0|state.state_init                          ; 18      ;
; dram_fsm.dram_c6                                                ; 18      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_norm                        ; 18      ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[0]                             ; 18      ;
; unibus:pdp11|cpu:cpu0|state.state_br6                           ; 18      ;
; unibus:pdp11|cpu:cpu0|alu_input[1]~6                            ; 18      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0            ; 18      ;
; unibus:pdp11|cpu:cpu0|state~647                                 ; 17      ;
; unibus:pdp11|cpu:cpu0|Equal51~2                                 ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_work1[42]~84                         ; 17      ;
; paneldriver:panel|ddss.ddss_dr                                  ; 17      ;
; paneldriver:panel|ddss.ddss_br                                  ; 17      ;
; paneldriver:panel|ddss.ddss_dp                                  ; 17      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[31]                             ; 17      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bm[1]~47                         ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_output[47]~38                        ; 17      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal4~0                           ; 17      ;
; unibus:pdp11|mmu:mmu0|sr1[4]~4                                  ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[9]                               ; 17      ;
; unibus:pdp11|cpu:cpu0|cons_shfr[6]~3                            ; 17      ;
; unibus:pdp11|cpu:cpu0|state.state_doprb                         ; 17      ;
; unibus:pdp11|cpu:cpu0|rbus_d[1]                                 ; 17      ;
; unibus:pdp11|cpu:cpu0|rbus_d[2]                                 ; 17      ;
; unibus:pdp11|cpu:cpu0|r7~49                                     ; 17      ;
; unibus:pdp11|cpu:cpu0|cons_shfr[6]~2                            ; 17      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[7]~1             ; 17      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[1]~11                  ; 17      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~14                  ; 17      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd1           ; 17      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd58          ; 17      ;
; unibus:pdp11|mmu:mmu0|WideNor0~1                                ; 17      ;
; unibus:pdp11|cpu:cpu0|state.state_dst4                          ; 17      ;
; unibus:pdp11|cpu:cpu0|state.state_dst5                          ; 17      ;
; unibus:pdp11|xu:xu0|localunibus_busmaster_control_npg~0         ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_shift                       ; 17      ;
; unibus:pdp11|cpu:cpu0|falu_input[39]                            ; 17      ;
; unibus:pdp11|cpu:cpu0|rbus_d[0]                                 ; 17      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                ; 17      ;
; unibus:pdp11|mmu:mmu0|pdro2valid                                ; 17      ;
; unibus:pdp11|cpu:cpu0|psw[7]                                    ; 17      ;
; unibus:pdp11|cpu:cpu0|psw[15]                                   ; 17      ;
; unibus:pdp11|cpu:cpu0|alu_input[0]~7                            ; 17      ;
; unibus:pdp11|cpu:cpu0|cons_shfr[6]~10                           ; 16      ;
; paneldriver:panel|cons_map22_counter[15]~50                     ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_rt[13]~2                    ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_output[40]~321                       ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xubl_xf[15]~10                   ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[8]~18                    ; 16      ;
; unibus:pdp11|cpu:cpu0|cons_br[0]~1                              ; 16      ;
; unibus:pdp11|cpu:cpu0|cons_shfr[0]~9                            ; 16      ;
; paneldriver:panel|cons_data_counter[11][15]~816                 ; 16      ;
; paneldriver:panel|cons_addr_counter[11][15]~1100                ; 16      ;
; paneldriver:panel|cons_data_counter[10][15]~781                 ; 16      ;
; paneldriver:panel|cons_addr_counter[10][15]~1066                ; 16      ;
; paneldriver:panel|cons_addr_counter[21][15]~1032                ; 16      ;
; paneldriver:panel|cons_addr_counter[9][15]~998                  ; 16      ;
; paneldriver:panel|cons_data_counter[9][15]~746                  ; 16      ;
; paneldriver:panel|cons_addr_counter[20][15]~964                 ; 16      ;
; paneldriver:panel|cons_addr_counter[8][15]~930                  ; 16      ;
; paneldriver:panel|cons_data_counter[8][15]~711                  ; 16      ;
; paneldriver:panel|cons_addr_counter[19][15]~896                 ; 16      ;
; paneldriver:panel|cons_addr_counter[7][15]~862                  ; 16      ;
; paneldriver:panel|cons_data_counter[7][15]~676                  ; 16      ;
; paneldriver:panel|cons_addr_counter[18][15]~828                 ; 16      ;
; paneldriver:panel|cons_addr_counter[6][15]~794                  ; 16      ;
; paneldriver:panel|cons_data_counter[6][15]~641                  ; 16      ;
; paneldriver:panel|cons_addr_counter[17][15]~760                 ; 16      ;
; paneldriver:panel|cons_addr_counter[5][15]~726                  ; 16      ;
; paneldriver:panel|cons_data_counter[5][15]~606                  ; 16      ;
; paneldriver:panel|cons_addr_counter[16][15]~692                 ; 16      ;
; paneldriver:panel|cons_addr_counter[4][15]~658                  ; 16      ;
; paneldriver:panel|cons_data_counter[4][15]~571                  ; 16      ;
; paneldriver:panel|cons_addr_counter[15][15]~624                 ; 16      ;
; paneldriver:panel|cons_addr_counter[3][15]~590                  ; 16      ;
; paneldriver:panel|cons_id_counter[15]~48                        ; 16      ;
; paneldriver:panel|cons_data_counter[3][15]~536                  ; 16      ;
; paneldriver:panel|cons_data_counter[15][15]~501                 ; 16      ;
; paneldriver:panel|cons_addr_counter[14][15]~556                 ; 16      ;
; paneldriver:panel|cons_addr_counter[2][15]~522                  ; 16      ;
; paneldriver:panel|cons_data_counter[2][15]~466                  ; 16      ;
; paneldriver:panel|cons_data_counter[14][15]~431                 ; 16      ;
; paneldriver:panel|cons_addr_counter[13][15]~488                 ; 16      ;
; paneldriver:panel|cons_addr_counter[1][15]~454                  ; 16      ;
; paneldriver:panel|cons_map18_counter[15]~48                     ; 16      ;
; paneldriver:panel|cons_data_counter[1][15]~396                  ; 16      ;
; paneldriver:panel|cons_data_counter[13][15]~361                 ; 16      ;
; paneldriver:panel|cons_addr_counter[12][15]~420                 ; 16      ;
; paneldriver:panel|cons_addr_counter[0][15]~386                  ; 16      ;
; paneldriver:panel|cons_data_counter[0][15]~326                  ; 16      ;
; paneldriver:panel|cons_data_counter[12][15]~291                 ; 16      ;
; unibus:pdp11|cpu:cpu0|alut_input[0]~1                           ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_dato[4]~1             ; 16      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[25]~29                          ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[2]~1                     ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_input[0]~31                          ; 16      ;
; unibus:pdp11|cpu:cpu0|Selector514~0                             ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[3]~0                     ; 16      ;
; unibus:pdp11|xu:xu0|xu_dati[14]~0                               ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[14]~8                   ; 16      ;
; unibus:pdp11|mmu:mmu0|updr_a~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|spdr_a~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|kpdr_a~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|updr_w~2                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|updr_w~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|spdr_w~2                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|spdr_w~0                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|kpdr_w~1                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|sr0~20                                    ; 16      ;
; unibus:pdp11|cpu:cpu0|falus_input[55]~19                        ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_work2[2]~115                         ; 16      ;
; unibus:pdp11|cpu:cpu0|eis_output32[0]~50                        ; 16      ;
; unibus:pdp11|mmu:mmu0|par0_11~298                               ; 16      ;
; unibus:pdp11|mmu:mmu0|par0_00~299                               ; 16      ;
; unibus:pdp11|mmu:mmu0|par0_01~301                               ; 16      ;
; unibus:pdp11|cpu:cpu0|alus_input[8]~4                           ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr152                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_input[8]~16                           ; 16      ;
; unibus:pdp11|cpu:cpu0|fea[15]~1                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_output~51                            ; 16      ;
; unibus:pdp11|cpu:cpu0|temp_psw[8]~0                             ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|temp_psw[8]~0                      ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[10]~1            ; 16      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[3]~1        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_data_mv~0                     ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr157                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|consoleaddr[0]~0                   ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~289                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~284                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Selector306~7                      ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7~1                               ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[5]~0                            ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~6        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1        ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~0        ; 16      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[2]~50                   ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal51~0                          ; 16      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[11]~7                   ; 16      ;
; unibus:pdp11|mmu:mmu0|paro2[15]~17                              ; 16      ;
; unibus:pdp11|mmu:mmu0|sr1[4]~6                                  ; 16      ;
; unibus:pdp11|mmu:mmu0|sr2[2]~0                                  ; 16      ;
; unibus:pdp11|xu:xu0|bus_dati[14]~0                              ; 16      ;
; dati[14]~1                                                      ; 16      ;
; unibus:pdp11|mmu:mmu0|pdr0_11~113                               ; 16      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~129                               ; 16      ;
; unibus:pdp11|cpu:cpu0|r7[10]~57                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|r7[10]~48                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~19              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~18              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~17              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~16              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~15              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~14              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~13              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~12              ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~9               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~8               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~7               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~6               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3               ; 16      ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1               ; 16      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~5                       ; 16      ;
; unibus:pdp11|mmu:mmu0|pdr0_01~113                               ; 16      ;
; unibus:pdp11|cpu:cpu0|Equal85~0                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|state.state_div                           ; 16      ;
; unibus:pdp11|cpu:cpu0|consoleautoincd                           ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb0~402                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb0~385                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb1~456                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|ubmb1~439                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|dataout~0                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[1]~12                  ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[1]~9                   ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[1]~8                   ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[1]~4                   ; 16      ;
; unibus:pdp11|cpu:cpu0|alu_output_signext[1]~3                   ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[1]~2             ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~16                  ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~13                  ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~12                  ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~11                  ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr3~3                          ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr1                            ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Mux15~1                            ; 16      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[13]~141                        ; 16      ;
; addrq[15]~0                                                     ; 16      ;
; unibus:pdp11|mmu:mmu0|addr_p[0]                                 ; 16      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[0]~19                          ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr2~1                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr2~0                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr1                                   ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr6                                   ; 16      ;
; unibus:pdp11|cpu:cpu0|Mux15~0                                   ; 16      ;
; unibus:pdp11|cpu:cpu0|WideOr4                                   ; 16      ;
; unibus:pdp11|cpu:cpu0|state.state_dst2                          ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|work[11]~5                       ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_mult                        ; 16      ;
; unibus:pdp11|cpu:cpu0|eis_flag1                                 ; 16      ;
; unibus:pdp11|cpu:cpu0|falu_work1[26]                            ; 16      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[15]                     ; 16      ;
; unibus:pdp11|cpu:cpu0|falus_input[55]                           ; 16      ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[3]                             ; 16      ;
; unibus:pdp11|cpu:cpu0|alus_input[0]                             ; 16      ;
; unibus:pdp11|cpu:cpu0|alus_input[1]                             ; 16      ;
; unibus:pdp11|cpu:cpu0|psw[3]                                    ; 16      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7              ; 16      ;
; unibus:pdp11|cpu:cpu0|psw[14]                                   ; 16      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|run                              ; 16      ;
; unibus:pdp11|rh11:rh0|sdcard_read_done                          ; 15      ;
; unibus:pdp11|cpu:cpu0|falu_output[56]~326                       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|dest_addr[1]~48                    ; 15      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|rt[12]~47                        ; 15      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xf[12]~48                        ; 15      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[14]~120                        ; 15      ;
; unibus:pdp11|cpu:cpu0|Equal149~3                                ; 15      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|work[7]~7                        ; 15      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]~0                    ; 15      ;
; unibus:pdp11|cpu:cpu0|eis_temp1[25]~28                          ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[4]~21                       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[4]~13                       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d~10                          ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d[8]~9                        ; 15      ;
; dram_counter[0]~21                                              ; 15      ;
; WideOr14~0                                                      ; 15      ;
; unibus:pdp11|cpu:cpu0|falu_work1[27]                            ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[14]~2                ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[9]~1                 ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr_indirect[9]~0                 ; 15      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|xu[12]~41                        ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[8]~17                   ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[1]~16                   ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[5]~35                           ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[5]~29                           ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[5]~27                           ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|r7[5]~6                            ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~128                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~127                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~126                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~125                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~124                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~123                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~122                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~121                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~120                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~119                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~118                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~117                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~116                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~115                               ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~114                               ; 15      ;
; unibus:pdp11|cpu:cpu0|dest_addr[12]~46                          ; 15      ;
; unibus:pdp11|cpu:cpu0|r7[10]~72                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|r7[10]~62                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|r7[10]~45                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|state.state_dopra                         ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~13                      ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~6                       ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~4                       ; 15      ;
; unibus:pdp11|cpu:cpu0|addr_indirect[12]~3                       ; 15      ;
; unibus:pdp11|mmu:mmu0|pdr0_00~113                               ; 15      ;
; unibus:pdp11|cpu:cpu0|Equal8~2                                  ; 15      ;
; unibus:pdp11|cpu:cpu0|process_0~31                              ; 15      ;
; unibus:pdp11|cpu:cpu0|state~315                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|ir_facfsrc                                ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[14]                            ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[4]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[5]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[6]                             ; 15      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[11]~2       ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|addr~0                             ; 15      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src5                   ; 15      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[14]~59                         ; 15      ;
; unibus:pdp11|cer_ioabort~4                                      ; 15      ;
; unibus:pdp11|mmu:mmu0|unibus_addr[7]~0                          ; 15      ;
; unibus:pdp11|cpu:cpu0|ir[2]                                     ; 15      ;
; unibus:pdp11|cpu:cpu0|ir[1]                                     ; 15      ;
; unibus:pdp11|cpu:cpu0|addr~0                                    ; 15      ;
; unibus:pdp11|cpu:cpu0|state.state_rtib                          ; 15      ;
; unibus:pdp11|mmu:mmu0|Equal16~0                                 ; 15      ;
; unibus:pdp11|xu:xu0|kl11:kl0|recv_buf[4]~0                      ; 15      ;
; unibus:pdp11|kl11:kl0|cdctrigger                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[4]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[5]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[6]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[7]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[8]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[9]                                 ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[10]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[11]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[12]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[13]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[14]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[1]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|rbus_d[15]                                ; 15      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[1]                            ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[2]                             ; 15      ;
; unibus:pdp11|cpu:cpu0|alus_input[3]                             ; 15      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|npr                              ; 15      ;
; unibus:pdp11|cpu:cpu0|eis_output[1]~43                          ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_output[57]~327                       ; 14      ;
; unibus:pdp11|cpu:cpu0|state~653                                 ; 14      ;
; unibus:pdp11|mmu:mmu0|Equal2~10                                 ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[10]                 ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[11]                 ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[0]                  ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[9]                  ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[8]                  ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[1]                  ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[7]                  ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[3]                  ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[2]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[9]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[8]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[7]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[6]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[5]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[4]                  ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_work1[46]~122                        ; 14      ;
; paneldriver:panel|ddss.ddss_mu                                  ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[4]                  ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_fsm~32                               ; 14      ;
; unibus:pdp11|cpu:cpu0|eis_output[5]~34                          ; 14      ;
; unibus:pdp11|cpu:cpu0|eis_output[5]~33                          ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[10]                 ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[11]                 ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[0]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[1]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[2]                  ; 14      ;
; paneldriver:panel|paneldb:db2|currentsample[3]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[2]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[3]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[4]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[5]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[6]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[7]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[8]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[0]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[9]                  ; 14      ;
; paneldriver:panel|paneldb:db1|currentsample[1]                  ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|ir[14]~0                           ; 14      ;
; paneldriver:panel|paneldb:db3|currentsample[5]                  ; 14      ;
; unibus:pdp11|xu:xu0|process_0~1                                 ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[4]                               ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[31]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|Equal227~0                                ; 14      ;
; unibus:pdp11|cpu:cpu0|Equal211~1                                ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[61]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[60]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[59]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[58]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[57]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[56]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|r7[10]~42                                 ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[10]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[11]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[12]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[13]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[8]                             ; 14      ;
; unibus:pdp11|cpu:cpu0|alus_input[9]                             ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|WideOr2                            ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Selector0~1                        ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_dst4                   ; 14      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal151~0                         ; 14      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd8           ; 14      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[14]~61                         ; 14      ;
; unibus:pdp11|cpu:cpu0|process_0~10                              ; 14      ;
; unibus:pdp11|mmu:mmu0|Equal20~0                                 ; 14      ;
; unibus:pdp11|cpu:cpu0|Equal4~1                                  ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[38]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[37]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[36]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[35]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[34]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[33]                            ; 14      ;
; unibus:pdp11|cpu:cpu0|falu_input[32]                            ; 14      ;
; paneldriver:panel|panelos:pl_dep|psw                            ; 14      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[2]                            ; 14      ;
; dram_fsm.dram_pwron_prew~_wirecell                              ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[0]~89                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_input[33]~37                         ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_input[24]~36                         ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~180                             ; 13      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[9]~18                         ; 13      ;
; unibus:pdp11|cpu:cpu0|alu_output~105                            ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[10]                    ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[11]                    ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[0]                     ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[9]                     ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[8]                     ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[1]                     ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[7]                     ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[3]                     ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[2]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[9]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[8]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[7]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[6]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[5]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[4]                     ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[4]                     ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~42                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~24                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~19                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~15                              ; 13      ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~14                              ; 13      ;
; unibus:pdp11|cpu:cpu0|pdststate~270                             ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[10]                    ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[11]                    ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[0]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[1]                     ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[2]                     ; 13      ;
; unibus:pdp11|cpu:cpu0|falus_input[63]                           ; 13      ;
; paneldriver:panel|paneldb:db2|prevsample[3]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[2]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[3]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[4]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[5]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[6]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[7]                     ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_input[24]                            ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[8]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[0]                     ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[9]                     ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[33]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[34]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[36]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[37]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[38]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[39]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[40]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[41]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[42]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_output[54]~77                        ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[35]                            ; 13      ;
; paneldriver:panel|paneldb:db1|prevsample[1]                     ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~274                          ; 13      ;
; unibus:pdp11|xu:xu0|Equal2~3                                    ; 13      ;
; unibus:pdp11|mmu:mmu0|pdro2[14]~12                              ; 13      ;
; paneldriver:panel|paneldb:db3|prevsample[5]                     ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[7]                               ; 13      ;
; paneldriver:panel|rotary1_bin[0]                                ; 13      ;
; paneldriver:panel|rotary1_bin[1]                                ; 13      ;
; unibus:pdp11|cpu:cpu0|state~323                                 ; 13      ;
; unibus:pdp11|cpu:cpu0|consoleautoince                           ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_output[63]                           ; 13      ;
; unibus:pdp11|mmu:mmu0|addr_p[13]                                ; 13      ;
; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger~2                       ; 13      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[13]                         ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|Equal169~0                         ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[8]~15                   ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src3                   ; 13      ;
; unibus:pdp11|kl11:kl0|cdctrigger~3                              ; 13      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[12]~142                        ; 13      ;
; unibus:pdp11|mmu:mmu0|mmu_datain[14]~84                         ; 13      ;
; unibus:pdp11|kl11:kl1|Equal9~1                                  ; 13      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Selector33~0                    ; 13      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[0]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|dw8                                       ; 13      ;
; unibus:pdp11|cpu:cpu0|WideOr3~0                                 ; 13      ;
; unibus:pdp11|cpu:cpu0|ir_mf                                     ; 13      ;
; unibus:pdp11|cpu:cpu0|state.state_dst3                          ; 13      ;
; unibus:pdp11|xu:xu0|xubl:xubl0|xl[0]~2                          ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[53]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[54]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[55]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[56]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[45]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[46]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[47]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[48]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[49]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[50]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[52]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[43]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[51]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_work1[44]                            ; 13      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_res                         ; 13      ;
; unibus:pdp11|cpu:cpu0|state.state_mmuabort                      ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psw[3]                             ; 13      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[7]                      ; 13      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                        ; 13      ;
; unibus:pdp11|cpu:cpu0|psw[6]                                    ; 13      ;
; unibus:pdp11|cpu:cpu0|r7[0]                                     ; 13      ;
; unibus:pdp11|xu:xu0|kl11:kl0|Equal9~6                           ; 12      ;
; paneldriver:panel|panel_sw_raw1[8]~2                            ; 12      ;
; unibus:pdp11|cpu:cpu0|fbus_waddr[0]                             ; 12      ;
; unibus:pdp11|cpu:cpu0|fbus_waddr[1]                             ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[4]~46                          ; 12      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[45]~14                   ; 12      ;
; paneldriver:panel|Mux61~0                                       ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_ccw[0]~44                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[33]~28                         ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[24]~20                         ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[26]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[27]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[28]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[29]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[30]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[25]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[29]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[30]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[31]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[32]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_output[54]~79                        ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_output[54]~76                        ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_output[54]~75                        ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_work1[28]                            ; 12      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|mmu_datain~10                      ; 12      ;
; unibus:pdp11|cr:cr0|bus_dati[15]~10                             ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[54]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[53]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[52]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[51]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[50]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[49]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[48]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[47]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[46]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[45]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[44]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[43]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[42]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[41]                            ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_input[40]                            ; 12      ;
; paneldriver:panel|rotary1_bin[2]                                ; 12      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[12]~12                        ; 12      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[9]~10                         ; 12      ;
; unibus:pdp11|cpu:cpu0|process_0~23                              ; 12      ;
; unibus:pdp11|mmu:mmu0|cpu_datain[12]~110                        ; 12      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|run                              ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_trapa                  ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state.state_src2                   ; 12      ;
; unibus:pdp11|cpu:cpu0|Equal53~0                                 ; 12      ;
; unibus:pdp11|kl11:kl0|Equal9~0                                  ; 12      ;
; unibus:pdp11|mmu:mmu0|unibus_control_dati~3                     ; 12      ;
; unibus:pdp11|cpu:cpu0|process_0~20                              ; 12      ;
; unibus:pdp11|cpu:cpu0|rd~1                                      ; 12      ;
; unibus:pdp11|cpu:cpu0|sr1_pv[3]                                 ; 12      ;
; unibus:pdp11|cpu:cpu0|WideOr3~2                                 ; 12      ;
; unibus:pdp11|cpu:cpu0|ir_mt                                     ; 12      ;
; unibus:pdp11|cpu:cpu0|state.state_mfpa                          ; 12      ;
; unibus:pdp11|cpu:cpu0|Equal173~0                                ; 12      ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_sep                         ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|yellow_stack_trap                  ; 12      ;
; unibus:pdp11|cpu:cpu0|consoleaddr[3]                            ; 12      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_input[0]~3                     ; 12      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_npr                     ; 12      ;
; unibus:pdp11|kw11l:kw0|Equal0~6                                 ; 11      ;
; unibus:pdp11|kl11:kl0|recv_state.recv_data                      ; 11      ;
; unibus:pdp11|kl11:kl1|recv_state.recv_data                      ; 11      ;
; paneldriver:panel|panel_sw_raw3[11]~0                           ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|psrcstate~264                      ; 11      ;
; unibus:pdp11|cpu:cpu0|falu_ccw~24                               ; 11      ;
; unibus:pdp11|cpu:cpu0|falu_fsm~26                               ; 11      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|addr_p[7]                          ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~18                  ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|rbus_d~3                           ; 11      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[12]~10                  ; 11      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[13]~9                   ; 11      ;
; unibus:pdp11|xu:xu0|mmu:mmu0|cpu_datain[14]~8                   ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|state~267                          ; 11      ;
; unibus:pdp11|cpu:cpu0|rbus_ix~0                                 ; 11      ;
; unibus:pdp11|cpu:cpu0|state~311                                 ; 11      ;
; unibus:pdp11|cpu:cpu0|state.state_mmutrap                       ; 11      ;
; unibus:pdp11|cpu:cpu0|Selector639~0                             ; 11      ;
; unibus:pdp11|cpu:cpu0|process_1~4                               ; 11      ;
; unibus:pdp11|cpu:cpu0|Equal149~2                                ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alu_output[14]~17                  ; 11      ;
; unibus:pdp11|xu:xu0|cpu:cpu0|alus_input[0]                      ; 11      ;
; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[8]~7                    ; 11      ;
+-----------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                    ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_nb61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11d.ram0_m9312h_d9be0d9d.hdl.mif ; M4K_X17_Y13, M4K_X17_Y11                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0|altsyncram_ob61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11d.ram1_m9312h_d9be0d9d.hdl.mif ; M4K_X17_Y13, M4K_X17_Y11                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0|altsyncram_7a61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11d.ram0_m9312l_d9be0d81.hdl.mif ; M4K_X17_Y13, M4K_X17_Y11                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0|altsyncram_8a61:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; db/pdp11d.ram1_m9312l_d9be0d81.hdl.mif ; M4K_X17_Y13, M4K_X17_Y11                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                                   ; M4K_X41_Y24                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 7                           ; 256                         ; 7                           ; 1792                ; 1    ; None                                   ; M4K_X41_Y25                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 7                           ; 256                         ; 7                           ; 1792                ; 1    ; None                                   ; M4K_X41_Y25                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:meme_rtl_0|altsyncram_krk1:auto_generated|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; db/pdp11d.ram0_xubr_4040b0.hdl.mif     ; M4K_X41_Y11, M4K_X41_Y19, M4K_X41_Y12, M4K_X41_Y16, M4K_X41_Y13, M4K_X41_Y17, M4K_X41_Y9, M4K_X41_Y10  ; Old data             ; Don't care      ; Don't care      ;
; unibus:pdp11|xu:xu0|xubr:xubr0|altsyncram:memo_rtl_0|altsyncram_lrk1:auto_generated|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; db/pdp11d.ram1_xubr_4040b0.hdl.mif     ; M4K_X41_Y23, M4K_X41_Y21, M4K_X17_Y14, M4K_X41_Y20, M4K_X41_Y18, M4K_X41_Y15, M4K_X41_Y14, M4K_X41_Y22 ; Old data             ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; unibus:pdp11|cpu:cpu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    unibus:pdp11|cpu:cpu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 31,042 / 54,004 ( 57 % ) ;
; C16 interconnects           ; 748 / 2,100 ( 36 % )     ;
; C4 interconnects            ; 21,811 / 36,000 ( 61 % ) ;
; Direct links                ; 3,867 / 54,004 ( 7 % )   ;
; Global clocks               ; 4 / 16 ( 25 % )          ;
; Local interconnects         ; 8,302 / 18,752 ( 44 % )  ;
; R24 interconnects           ; 939 / 1,900 ( 49 % )     ;
; R4 interconnects            ; 27,955 / 46,920 ( 60 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.44) ; Number of LABs  (Total = 1148) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 3                              ;
; 2                                           ; 1                              ;
; 3                                           ; 1                              ;
; 4                                           ; 1                              ;
; 5                                           ; 8                              ;
; 6                                           ; 2                              ;
; 7                                           ; 2                              ;
; 8                                           ; 5                              ;
; 9                                           ; 7                              ;
; 10                                          ; 7                              ;
; 11                                          ; 14                             ;
; 12                                          ; 13                             ;
; 13                                          ; 22                             ;
; 14                                          ; 21                             ;
; 15                                          ; 77                             ;
; 16                                          ; 964                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 1148) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 902                            ;
; 1 Clock enable                     ; 461                            ;
; 1 Sync. clear                      ; 160                            ;
; 1 Sync. load                       ; 109                            ;
; 2 Clock enables                    ; 204                            ;
; 2 Clocks                           ; 41                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.96) ; Number of LABs  (Total = 1148) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 5                              ;
; 1                                            ; 5                              ;
; 2                                            ; 2                              ;
; 3                                            ; 1                              ;
; 4                                            ; 1                              ;
; 5                                            ; 3                              ;
; 6                                            ; 10                             ;
; 7                                            ; 1                              ;
; 8                                            ; 2                              ;
; 9                                            ; 2                              ;
; 10                                           ; 6                              ;
; 11                                           ; 8                              ;
; 12                                           ; 6                              ;
; 13                                           ; 7                              ;
; 14                                           ; 9                              ;
; 15                                           ; 29                             ;
; 16                                           ; 177                            ;
; 17                                           ; 61                             ;
; 18                                           ; 72                             ;
; 19                                           ; 75                             ;
; 20                                           ; 75                             ;
; 21                                           ; 90                             ;
; 22                                           ; 71                             ;
; 23                                           ; 60                             ;
; 24                                           ; 60                             ;
; 25                                           ; 59                             ;
; 26                                           ; 46                             ;
; 27                                           ; 56                             ;
; 28                                           ; 35                             ;
; 29                                           ; 21                             ;
; 30                                           ; 18                             ;
; 31                                           ; 11                             ;
; 32                                           ; 64                             ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 11.79) ; Number of LABs  (Total = 1148) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 5                              ;
; 1                                                ; 15                             ;
; 2                                                ; 13                             ;
; 3                                                ; 11                             ;
; 4                                                ; 19                             ;
; 5                                                ; 38                             ;
; 6                                                ; 54                             ;
; 7                                                ; 66                             ;
; 8                                                ; 98                             ;
; 9                                                ; 72                             ;
; 10                                               ; 95                             ;
; 11                                               ; 89                             ;
; 12                                               ; 85                             ;
; 13                                               ; 74                             ;
; 14                                               ; 59                             ;
; 15                                               ; 58                             ;
; 16                                               ; 144                            ;
; 17                                               ; 29                             ;
; 18                                               ; 24                             ;
; 19                                               ; 27                             ;
; 20                                               ; 15                             ;
; 21                                               ; 16                             ;
; 22                                               ; 15                             ;
; 23                                               ; 10                             ;
; 24                                               ; 5                              ;
; 25                                               ; 7                              ;
; 26                                               ; 2                              ;
; 27                                               ; 1                              ;
; 28                                               ; 0                              ;
; 29                                               ; 1                              ;
; 30                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 25.76) ; Number of LABs  (Total = 1148) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 3                              ;
; 3                                            ; 41                             ;
; 4                                            ; 16                             ;
; 5                                            ; 4                              ;
; 6                                            ; 6                              ;
; 7                                            ; 3                              ;
; 8                                            ; 7                              ;
; 9                                            ; 13                             ;
; 10                                           ; 9                              ;
; 11                                           ; 34                             ;
; 12                                           ; 15                             ;
; 13                                           ; 22                             ;
; 14                                           ; 13                             ;
; 15                                           ; 15                             ;
; 16                                           ; 29                             ;
; 17                                           ; 26                             ;
; 18                                           ; 23                             ;
; 19                                           ; 20                             ;
; 20                                           ; 31                             ;
; 21                                           ; 37                             ;
; 22                                           ; 24                             ;
; 23                                           ; 27                             ;
; 24                                           ; 25                             ;
; 25                                           ; 29                             ;
; 26                                           ; 29                             ;
; 27                                           ; 29                             ;
; 28                                           ; 45                             ;
; 29                                           ; 38                             ;
; 30                                           ; 30                             ;
; 31                                           ; 44                             ;
; 32                                           ; 55                             ;
; 33                                           ; 74                             ;
; 34                                           ; 63                             ;
; 35                                           ; 72                             ;
; 36                                           ; 101                            ;
; 37                                           ; 93                             ;
; 38                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                      ;
+-----------------------------------------+----------------------+-------------------+
; Source Clock(s)                         ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------------+----------------------+-------------------+
; pll0|altpll_component|pll|clk[0]        ; cpuclk               ; 482.3             ;
; pll0|altpll_component|pll|clk[0],cpuclk ; cpuclk               ; 116.3             ;
; pll0|altpll_component|pll|clk[0]        ; clkin                ; 16.9              ;
+-----------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                   ;
+-----------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                  ; Delay Added in ns ;
+-----------------------------------------------------+-------------------------------------------------------+-------------------+
; cpureset                                            ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; 2.268             ;
; dati[2]                                             ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 2.152             ;
; dati[5]                                             ; unibus:pdp11|cons_parl                                ; 1.522             ;
; dati[13]                                            ; unibus:pdp11|cons_parh                                ; 1.519             ;
; dati[4]                                             ; unibus:pdp11|cons_parl                                ; 1.514             ;
; dati[12]                                            ; unibus:pdp11|cons_parh                                ; 1.512             ;
; dati[8]                                             ; unibus:pdp11|cons_parh                                ; 1.504             ;
; dati[6]                                             ; unibus:pdp11|cons_parl                                ; 1.493             ;
; dati[14]                                            ; unibus:pdp11|cons_parh                                ; 1.491             ;
; dati[7]                                             ; unibus:pdp11|cons_parl                                ; 1.476             ;
; dati[15]                                            ; unibus:pdp11|cons_parh                                ; 1.473             ;
; dati[3]                                             ; unibus:pdp11|cons_parl                                ; 1.442             ;
; dati[1]                                             ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.359             ;
; dati[9]                                             ; unibus:pdp11|cons_parh                                ; 1.226             ;
; unibus:pdp11|cpu:cpu0|trap_vector[5]                ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|trap_vector[6]                ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][1]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][1]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][1]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[6][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][1]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[4][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][1]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][1]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[8][1]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][11] ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][11] ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][11]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][11] ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][11] ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][11] ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][11] ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[4][11]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][11]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[6][11]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][11]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][11]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][11]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cons_consphy[8]               ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[8][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][8]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[4][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][8]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][8]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][8]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][8]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][8]  ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[6][8]   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|kl11:kl1|bus_dati[0]                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~93                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~61                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~29                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~125                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~53                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~85                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~21                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~117                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~77                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~45                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~13                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~109                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~69                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~101                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~37                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_00~133                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~85                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~93                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~77                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~101                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~61                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~53                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~45                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~69                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~21                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~29                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~13                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~37                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~125                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~117                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~109                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_01~133                   ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_11~53                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_11~61                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_11~45                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_11~69                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_11~93                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_11~85                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
; unibus:pdp11|mmu:mmu0|par0_11~77                    ; unibus:pdp11|cpu:cpu0|initcycles[8]                   ; 1.195             ;
+-----------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 14, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:pll0|altpll:altpll_component|_clk0 port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_1|altsyncram_7pd1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 5 pins of 133 total pins
    Info (169086): Pin cts not assigned to an exact location on the device
    Info (169086): Pin rts not assigned to an exact location on the device
    Info (169086): Pin tx1 not assigned to an exact location on the device
    Info (169086): Pin dram_addr[12] not assigned to an exact location on the device
    Info (169086): Pin rx1 not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clkin
    Info (332111):    1.000       cpuclk
    Info (332111):    7.142 pll0|altpll_component|pll|clk[0]
    Info (332111):    1.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk
Info (176353): Automatically promoted node clkin (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node pll:pll0|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node cpuclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node unibus:pdp11|xu:xu0|xubl:xubl0|xu_sclk~0
        Info (176357): Destination node Selector78~0
Info (176353): Automatically promoted node unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdcard_sclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 5 (unused VREF, 3.3V VCCIO, 2 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 30 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "vgab[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgab[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgab[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgab[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgag[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgag[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgag[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgag[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgah" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgar[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgar[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgar[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgar[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vgav" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:09
Info (170193): Fitter routing operations beginning
Info (170089): 6e+02 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 39% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 57% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170194): Fitter routing operations ending: elapsed time is 00:05:43
Info (11888): Total time spent on timing analysis during the Fitter is 37.61 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 116 output pins without output pin load capacitance assignment
    Info (306007): Pin "panel_col[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_col[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tx1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdcard_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdcard_mosi" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdcard_sclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "xu_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "xu_mosi" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "xu_sclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "xu_debug_tx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_xled[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_xled[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_xled[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_xled[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_xled[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_xled[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_row[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_row[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "panel_row[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ba_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ba_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_udqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ldqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "greenled[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "redled[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sseg0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:11
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/FPGA/Altera/quartus-13.0/pdp11-20190702/pdp11/de1dram/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 4985 megabytes
    Info: Processing ended: Sat Aug 24 20:41:51 2019
    Info: Elapsed time: 00:07:35
    Info: Total CPU time (on all processors): 00:07:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA/Altera/quartus-13.0/pdp11-20190702/pdp11/de1dram/top.fit.smsg.


