# JK触发器
JK触发器是一种数字电路中的双稳态触发器，它具有两个输入端（J和K）和两个输出端（Q和~Q）。通过rst能够实现异步复位。

请用Verilog实现下表所示的1bit JK触发器功能，其中，$Q_{n+1}$表示在时钟上升沿到来后的$Q_{n}$值。

| J   | K |  $Q_{n+1}$ |
| :-: | :-: | :-: |
| 0 |  0  | $Q_{n}$ |
| 0 |  1  | 0 |
| 1 |  0  | 1 |
| 1 |  1  | ~$Q_{n}$ |
## 输入格式
j, k, clk, rst

## 输出格式
q

**提示**：用always语句实现。