|top
clk => clk.IN3
reset_n => resetb.IN1
key_sw[0] => muxed_clk_raw.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => abcdefgh.OUTPUTSELECT
key_sw[0] => digit.OUTPUTSELECT
key_sw[0] => digit.OUTPUTSELECT
key_sw[0] => digit.OUTPUTSELECT
key_sw[0] => digit.OUTPUTSELECT
key_sw[1] => Mux0.IN2
key_sw[1] => Mux1.IN2
key_sw[1] => Mux2.IN2
key_sw[1] => Mux3.IN2
key_sw[1] => Mux4.IN2
key_sw[1] => Mux5.IN2
key_sw[1] => Mux6.IN2
key_sw[1] => Mux7.IN2
key_sw[1] => Mux8.IN2
key_sw[1] => Mux9.IN2
key_sw[1] => Mux10.IN2
key_sw[1] => Mux11.IN2
key_sw[1] => Mux12.IN2
key_sw[1] => Mux13.IN2
key_sw[1] => Mux14.IN2
key_sw[1] => Mux15.IN2
key_sw[2] => Mux0.IN1
key_sw[2] => Mux1.IN1
key_sw[2] => Mux2.IN1
key_sw[2] => Mux3.IN1
key_sw[2] => Mux4.IN1
key_sw[2] => Mux5.IN1
key_sw[2] => Mux6.IN1
key_sw[2] => Mux7.IN1
key_sw[2] => Mux8.IN1
key_sw[2] => Mux9.IN1
key_sw[2] => Mux10.IN1
key_sw[2] => Mux11.IN1
key_sw[2] => Mux12.IN1
key_sw[2] => Mux13.IN1
key_sw[2] => Mux14.IN1
key_sw[2] => Mux15.IN1
key_sw[3] => Mux0.IN0
key_sw[3] => Mux1.IN0
key_sw[3] => Mux2.IN0
key_sw[3] => Mux3.IN0
key_sw[3] => Mux4.IN0
key_sw[3] => Mux5.IN0
key_sw[3] => Mux6.IN0
key_sw[3] => Mux7.IN0
key_sw[3] => Mux8.IN0
key_sw[3] => Mux9.IN0
key_sw[3] => Mux10.IN0
key_sw[3] => Mux11.IN0
key_sw[3] => Mux12.IN0
key_sw[3] => Mux13.IN0
key_sw[3] => Mux14.IN0
key_sw[3] => Mux15.IN0
led[0] <= yrv_mcu:i_yrv_mcu.port3_reg[8]
led[1] <= yrv_mcu:i_yrv_mcu.port3_reg[9]
led[2] <= yrv_mcu:i_yrv_mcu.port3_reg[10]
led[3] <= yrv_mcu:i_yrv_mcu.port3_reg[11]
abcdefgh[0] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[1] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[2] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[3] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[4] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[5] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[6] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[7] <= abcdefgh.DB_MAX_OUTPUT_PORT_TYPE
digit[0] <= digit.DB_MAX_OUTPUT_PORT_TYPE
digit[1] <= digit.DB_MAX_OUTPUT_PORT_TYPE
digit[2] <= digit.DB_MAX_OUTPUT_PORT_TYPE
digit[3] <= digit.DB_MAX_OUTPUT_PORT_TYPE
buzzer <= <VCC>
hsync <= vga:i_vga.hsync
vsync <= vga:i_vga.vsync
rgb[0] <= rgb.DB_MAX_OUTPUT_PORT_TYPE
rgb[1] <= rgb.DB_MAX_OUTPUT_PORT_TYPE
rgb[2] <= rgb.DB_MAX_OUTPUT_PORT_TYPE
sram_a[0] <= <GND>
sram_a[1] <= <GND>
sram_a[2] <= <GND>
sram_a[3] <= <GND>
sram_a[4] <= <GND>
sram_a[5] <= <GND>
sram_a[6] <= <GND>
sram_a[7] <= <GND>
sram_a[8] <= <GND>
sram_a[9] <= <GND>
sram_a[10] <= <GND>
sram_a[11] <= <GND>
sram_a[12] <= <GND>
sram_a[13] <= <GND>
sram_a[14] <= <GND>
sram_a[15] <= <GND>
sram_a[16] <= <GND>
sram_n_cs1 <= <GND>
sram_cs2 <= <GND>
sram_n_oe <= <GND>
sram_n_we <= <GND>
sram_io[0] <> <UNC>
sram_io[1] <> <UNC>
sram_io[2] <> <UNC>
sram_io[3] <> <UNC>
sram_io[4] <> <UNC>
sram_io[5] <> <UNC>
sram_io[6] <> <UNC>
sram_io[7] <> <UNC>
ps2k_clk => ps2k_clk.IN1
ps2k_data => ps2k_data.IN1
rx => yrv_mcu:i_yrv_mcu.aux_uart_rx


|top|yrv_mcu:i_yrv_mcu
debug_mode <= yrv_top:YRV.debug_mode
port0_reg[0] <= port0_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[1] <= port0_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[2] <= port0_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[3] <= port0_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[4] <= port0_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[5] <= port0_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[6] <= port0_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[7] <= port0_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[8] <= port0_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[9] <= port0_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[10] <= port0_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[11] <= port0_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[12] <= port0_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[13] <= port0_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[14] <= port0_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port0_reg[15] <= port0_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[0] <= port1_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[1] <= port1_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[2] <= port1_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[3] <= port1_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[4] <= port1_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[5] <= port1_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[6] <= port1_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[7] <= port1_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[8] <= port1_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[9] <= port1_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[10] <= port1_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[11] <= port1_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[12] <= port1_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[13] <= port1_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[14] <= port1_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port1_reg[15] <= port1_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[0] <= port2_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[1] <= port2_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[2] <= port2_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[3] <= port2_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[4] <= port2_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[5] <= port2_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[6] <= port2_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[7] <= port2_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[8] <= port2_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[9] <= port2_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[10] <= port2_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[11] <= port2_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[12] <= port2_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[13] <= port2_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[14] <= port2_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port2_reg[15] <= port2_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[0] <= port3_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[1] <= port3_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[2] <= port3_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[3] <= port3_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[4] <= port3_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[5] <= port3_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[6] <= port3_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[7] <= port3_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[8] <= port3_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[9] <= port3_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[10] <= port3_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[11] <= port3_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[12] <= port3_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[13] <= port3_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[14] <= port3_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
port3_reg[15] <= port3_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ser_clk <= serial_top:SERIAL.ser_clk
ser_txd <= serial_top:SERIAL.ser_txd
wfi_state <= yrv_top:YRV.wfi_state
clk => clk.IN4
ei_req => ei_req.IN1
nmi_req => nmi_req.IN1
port4_in[0] => port4_reg[0].DATAIN
port4_in[1] => port4_reg[1].DATAIN
port4_in[2] => port4_reg[2].DATAIN
port4_in[3] => port4_reg[3].DATAIN
port4_in[4] => port4_reg[4].DATAIN
port4_in[5] => port4_reg[5].DATAIN
port4_in[6] => port4_reg[6].DATAIN
port4_in[7] => port4_reg[7].DATAIN
port4_in[8] => port4_reg[8].DATAIN
port4_in[9] => port4_reg[9].DATAIN
port4_in[10] => port4_reg[10].DATAIN
port4_in[11] => port4_reg[11].DATAIN
port4_in[12] => port4_reg[12].DATAIN
port4_in[13] => port4_reg[13].DATAIN
port4_in[14] => port4_reg[14].DATAIN
port4_in[15] => port4_reg[15].DATAIN
port5_in[0] => port5_reg[0].DATAIN
port5_in[1] => port5_reg[1].DATAIN
port5_in[2] => port5_reg[2].DATAIN
port5_in[3] => port5_reg[3].DATAIN
port5_in[4] => port5_reg[4].DATAIN
port5_in[5] => port5_reg[5].DATAIN
port5_in[6] => port5_reg[6].DATAIN
port5_in[7] => port5_reg[7].DATAIN
port5_in[8] => port5_reg[8].DATAIN
port5_in[9] => port5_reg[9].DATAIN
port5_in[10] => port5_reg[10].DATAIN
port5_in[11] => port5_reg[11].DATAIN
port5_in[12] => port5_reg[12].DATAIN
port5_in[13] => port5_reg[13].DATAIN
port5_in[14] => port5_reg[14].DATAIN
port5_in[15] => port5_reg[15].DATAIN
resetb => resetb.IN1
ser_rxd => ser_rxd.IN1
aux_uart_rx => aux_uart_rx.IN1
mem_ready <= mem_ready.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[0] <= mem_rdata[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[1] <= mem_rdata[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[2] <= mem_rdata[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[3] <= mem_rdata[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[4] <= mem_rdata[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[5] <= mem_rdata[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[6] <= mem_rdata[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[7] <= mem_rdata[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[8] <= mem_rdata[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[9] <= mem_rdata[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[10] <= mem_rdata[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[11] <= mem_rdata[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[12] <= mem_rdata[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[13] <= mem_rdata[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[14] <= mem_rdata[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[15] <= mem_rdata[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[16] <= mem_rdata[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[17] <= mem_rdata[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[18] <= mem_rdata[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[19] <= mem_rdata[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[20] <= mem_rdata[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[21] <= mem_rdata[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[22] <= mem_rdata[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[23] <= mem_rdata[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[24] <= mem_rdata[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[25] <= mem_rdata[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[26] <= mem_rdata[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[27] <= mem_rdata[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[28] <= mem_rdata[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[29] <= mem_rdata[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[30] <= mem_rdata[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_rdata[31] <= mem_rdata[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_lock <= <GND>
mem_write <= mem_write.DB_MAX_OUTPUT_PORT_TYPE
mem_trans[0] <= mem_trans.DB_MAX_OUTPUT_PORT_TYPE
mem_trans[1] <= mem_trans.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[0] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[1] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[2] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[3] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[0] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[1] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[2] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[3] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[4] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[5] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[6] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[7] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[8] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[9] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[10] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[11] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[12] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[13] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[14] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[15] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[16] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[17] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[18] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[19] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[20] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[21] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[22] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[23] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[24] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[25] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[26] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[27] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[28] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[29] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[30] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[31] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[0] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[1] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[2] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[3] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[4] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[5] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[6] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[7] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[8] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[9] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[10] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[11] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[12] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[13] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[14] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[15] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[16] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[17] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[18] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[19] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[20] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[21] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[22] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[23] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[24] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[25] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[26] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[27] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[28] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[29] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[30] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[31] <= mem_wdata.DB_MAX_OUTPUT_PORT_TYPE
extra_debug_data[0] <= <GND>
extra_debug_data[1] <= <GND>
extra_debug_data[2] <= <GND>
extra_debug_data[3] <= <GND>
extra_debug_data[4] <= <GND>
extra_debug_data[5] <= <GND>
extra_debug_data[6] <= <GND>
extra_debug_data[7] <= <GND>
extra_debug_data[8] <= <GND>
extra_debug_data[9] <= <GND>
extra_debug_data[10] <= <GND>
extra_debug_data[11] <= <GND>
extra_debug_data[12] <= <GND>
extra_debug_data[13] <= <GND>
extra_debug_data[14] <= <GND>
extra_debug_data[15] <= <GND>
extra_debug_data[16] <= <GND>
extra_debug_data[17] <= <GND>
extra_debug_data[18] <= <GND>
extra_debug_data[19] <= <GND>
extra_debug_data[20] <= <GND>
extra_debug_data[21] <= <GND>
extra_debug_data[22] <= <GND>
extra_debug_data[23] <= <GND>
extra_debug_data[24] <= <GND>
extra_debug_data[25] <= <GND>
extra_debug_data[26] <= <GND>
extra_debug_data[27] <= <GND>
extra_debug_data[28] <= <GND>
extra_debug_data[29] <= <GND>
extra_debug_data[30] <= <GND>
extra_debug_data[31] <= <GND>


|top|yrv_mcu:i_yrv_mcu|yrv_top:YRV
csr_achk[0] <= csr_achk[0].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[1] <= csr_achk[1].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[2] <= csr_achk[2].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[3] <= csr_achk[3].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[4] <= csr_achk[4].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[5] <= csr_achk[5].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[6] <= csr_achk[6].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[7] <= csr_achk[7].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[8] <= csr_achk[8].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[9] <= csr_achk[9].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[10] <= csr_achk[10].DB_MAX_OUTPUT_PORT_TYPE
csr_achk[11] <= csr_achk[11].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[0] <= csr_addr[0].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[1] <= csr_addr[1].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[2] <= csr_addr[2].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[3] <= csr_addr[3].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[4] <= csr_addr[4].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[5] <= csr_addr[5].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[6] <= csr_addr[6].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[7] <= csr_addr[7].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[8] <= csr_addr[8].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[9] <= csr_addr[9].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[10] <= csr_addr[10].DB_MAX_OUTPUT_PORT_TYPE
csr_addr[11] <= csr_addr[11].DB_MAX_OUTPUT_PORT_TYPE
csr_read <= csr_read.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[0] <= csr_wdata[0].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[1] <= csr_wdata[1].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[2] <= csr_wdata[2].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[3] <= csr_wdata[3].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[4] <= csr_wdata[4].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[5] <= csr_wdata[5].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[6] <= csr_wdata[6].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[7] <= csr_wdata[7].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[8] <= csr_wdata[8].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[9] <= csr_wdata[9].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[10] <= csr_wdata[10].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[11] <= csr_wdata[11].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[12] <= csr_wdata[12].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[13] <= csr_wdata[13].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[14] <= csr_wdata[14].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[15] <= csr_wdata[15].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[16] <= csr_wdata[16].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[17] <= csr_wdata[17].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[18] <= csr_wdata[18].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[19] <= csr_wdata[19].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[20] <= csr_wdata[20].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[21] <= csr_wdata[21].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[22] <= csr_wdata[22].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[23] <= csr_wdata[23].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[24] <= csr_wdata[24].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[25] <= csr_wdata[25].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[26] <= csr_wdata[26].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[27] <= csr_wdata[27].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[28] <= csr_wdata[28].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[29] <= csr_wdata[29].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[30] <= csr_wdata[30].DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[31] <= csr_wdata[31].DB_MAX_OUTPUT_PORT_TYPE
csr_write <= csr_write.DB_MAX_OUTPUT_PORT_TYPE
debug_mode <= debug_mode.DB_MAX_OUTPUT_PORT_TYPE
ebrk_inst <= yrv_cpu:CPU.ebrk_inst
mem_addr[0] <= yrv_cpu:CPU.mem_addr
mem_addr[1] <= yrv_cpu:CPU.mem_addr
mem_addr[2] <= yrv_cpu:CPU.mem_addr
mem_addr[3] <= yrv_cpu:CPU.mem_addr
mem_addr[4] <= yrv_cpu:CPU.mem_addr
mem_addr[5] <= yrv_cpu:CPU.mem_addr
mem_addr[6] <= yrv_cpu:CPU.mem_addr
mem_addr[7] <= yrv_cpu:CPU.mem_addr
mem_addr[8] <= yrv_cpu:CPU.mem_addr
mem_addr[9] <= yrv_cpu:CPU.mem_addr
mem_addr[10] <= yrv_cpu:CPU.mem_addr
mem_addr[11] <= yrv_cpu:CPU.mem_addr
mem_addr[12] <= yrv_cpu:CPU.mem_addr
mem_addr[13] <= yrv_cpu:CPU.mem_addr
mem_addr[14] <= yrv_cpu:CPU.mem_addr
mem_addr[15] <= yrv_cpu:CPU.mem_addr
mem_addr[16] <= yrv_cpu:CPU.mem_addr
mem_addr[17] <= yrv_cpu:CPU.mem_addr
mem_addr[18] <= yrv_cpu:CPU.mem_addr
mem_addr[19] <= yrv_cpu:CPU.mem_addr
mem_addr[20] <= yrv_cpu:CPU.mem_addr
mem_addr[21] <= yrv_cpu:CPU.mem_addr
mem_addr[22] <= yrv_cpu:CPU.mem_addr
mem_addr[23] <= yrv_cpu:CPU.mem_addr
mem_addr[24] <= yrv_cpu:CPU.mem_addr
mem_addr[25] <= yrv_cpu:CPU.mem_addr
mem_addr[26] <= yrv_cpu:CPU.mem_addr
mem_addr[27] <= yrv_cpu:CPU.mem_addr
mem_addr[28] <= yrv_cpu:CPU.mem_addr
mem_addr[29] <= yrv_cpu:CPU.mem_addr
mem_addr[30] <= yrv_cpu:CPU.mem_addr
mem_addr[31] <= yrv_cpu:CPU.mem_addr
mem_ble[0] <= yrv_cpu:CPU.mem_ble
mem_ble[1] <= yrv_cpu:CPU.mem_ble
mem_ble[2] <= yrv_cpu:CPU.mem_ble
mem_ble[3] <= yrv_cpu:CPU.mem_ble
mem_lock <= yrv_cpu:CPU.mem_lock
mem_trans[0] <= yrv_cpu:CPU.mem_trans
mem_trans[1] <= yrv_cpu:CPU.mem_trans
mem_wdata[0] <= yrv_cpu:CPU.mem_wdata
mem_wdata[1] <= yrv_cpu:CPU.mem_wdata
mem_wdata[2] <= yrv_cpu:CPU.mem_wdata
mem_wdata[3] <= yrv_cpu:CPU.mem_wdata
mem_wdata[4] <= yrv_cpu:CPU.mem_wdata
mem_wdata[5] <= yrv_cpu:CPU.mem_wdata
mem_wdata[6] <= yrv_cpu:CPU.mem_wdata
mem_wdata[7] <= yrv_cpu:CPU.mem_wdata
mem_wdata[8] <= yrv_cpu:CPU.mem_wdata
mem_wdata[9] <= yrv_cpu:CPU.mem_wdata
mem_wdata[10] <= yrv_cpu:CPU.mem_wdata
mem_wdata[11] <= yrv_cpu:CPU.mem_wdata
mem_wdata[12] <= yrv_cpu:CPU.mem_wdata
mem_wdata[13] <= yrv_cpu:CPU.mem_wdata
mem_wdata[14] <= yrv_cpu:CPU.mem_wdata
mem_wdata[15] <= yrv_cpu:CPU.mem_wdata
mem_wdata[16] <= yrv_cpu:CPU.mem_wdata
mem_wdata[17] <= yrv_cpu:CPU.mem_wdata
mem_wdata[18] <= yrv_cpu:CPU.mem_wdata
mem_wdata[19] <= yrv_cpu:CPU.mem_wdata
mem_wdata[20] <= yrv_cpu:CPU.mem_wdata
mem_wdata[21] <= yrv_cpu:CPU.mem_wdata
mem_wdata[22] <= yrv_cpu:CPU.mem_wdata
mem_wdata[23] <= yrv_cpu:CPU.mem_wdata
mem_wdata[24] <= yrv_cpu:CPU.mem_wdata
mem_wdata[25] <= yrv_cpu:CPU.mem_wdata
mem_wdata[26] <= yrv_cpu:CPU.mem_wdata
mem_wdata[27] <= yrv_cpu:CPU.mem_wdata
mem_wdata[28] <= yrv_cpu:CPU.mem_wdata
mem_wdata[29] <= yrv_cpu:CPU.mem_wdata
mem_wdata[30] <= yrv_cpu:CPU.mem_wdata
mem_wdata[31] <= yrv_cpu:CPU.mem_wdata
mem_write <= yrv_cpu:CPU.mem_write
timer_en <= yrv_csr:CSR.timer_en
wfi_state <= wfi_state.DB_MAX_OUTPUT_PORT_TYPE
brk_req => brk_req.IN1
bus_32 => bus_32.IN1
clk => clk.IN3
csr_ok_ext => csr_ok_ext.IN1
csr_rdata[0] => csr_rdata[0].IN1
csr_rdata[1] => csr_rdata[1].IN1
csr_rdata[2] => csr_rdata[2].IN1
csr_rdata[3] => csr_rdata[3].IN1
csr_rdata[4] => csr_rdata[4].IN1
csr_rdata[5] => csr_rdata[5].IN1
csr_rdata[6] => csr_rdata[6].IN1
csr_rdata[7] => csr_rdata[7].IN1
csr_rdata[8] => csr_rdata[8].IN1
csr_rdata[9] => csr_rdata[9].IN1
csr_rdata[10] => csr_rdata[10].IN1
csr_rdata[11] => csr_rdata[11].IN1
csr_rdata[12] => csr_rdata[12].IN1
csr_rdata[13] => csr_rdata[13].IN1
csr_rdata[14] => csr_rdata[14].IN1
csr_rdata[15] => csr_rdata[15].IN1
csr_rdata[16] => csr_rdata[16].IN1
csr_rdata[17] => csr_rdata[17].IN1
csr_rdata[18] => csr_rdata[18].IN1
csr_rdata[19] => csr_rdata[19].IN1
csr_rdata[20] => csr_rdata[20].IN1
csr_rdata[21] => csr_rdata[21].IN1
csr_rdata[22] => csr_rdata[22].IN1
csr_rdata[23] => csr_rdata[23].IN1
csr_rdata[24] => csr_rdata[24].IN1
csr_rdata[25] => csr_rdata[25].IN1
csr_rdata[26] => csr_rdata[26].IN1
csr_rdata[27] => csr_rdata[27].IN1
csr_rdata[28] => csr_rdata[28].IN1
csr_rdata[29] => csr_rdata[29].IN1
csr_rdata[30] => csr_rdata[30].IN1
csr_rdata[31] => csr_rdata[31].IN1
dbg_req => dbg_req.IN1
dresetb => dresetb.IN1
ei_req => ei_req.IN1
halt_reg => halt_reg.IN1
hw_id[0] => hw_id[0].IN1
hw_id[1] => hw_id[1].IN1
hw_id[2] => hw_id[2].IN1
hw_id[3] => hw_id[3].IN1
hw_id[4] => hw_id[4].IN1
hw_id[5] => hw_id[5].IN1
hw_id[6] => hw_id[6].IN1
hw_id[7] => hw_id[7].IN1
hw_id[8] => hw_id[8].IN1
hw_id[9] => hw_id[9].IN1
li_req[0] => li_req[0].IN1
li_req[1] => li_req[1].IN1
li_req[2] => li_req[2].IN1
li_req[3] => li_req[3].IN1
li_req[4] => li_req[4].IN1
li_req[5] => li_req[5].IN1
li_req[6] => li_req[6].IN1
li_req[7] => li_req[7].IN1
li_req[8] => li_req[8].IN1
li_req[9] => li_req[9].IN1
li_req[10] => li_req[10].IN1
li_req[11] => li_req[11].IN1
li_req[12] => li_req[12].IN1
li_req[13] => li_req[13].IN1
li_req[14] => li_req[14].IN1
li_req[15] => li_req[15].IN1
mem_rdata[0] => mem_rdata[0].IN1
mem_rdata[1] => mem_rdata[1].IN1
mem_rdata[2] => mem_rdata[2].IN1
mem_rdata[3] => mem_rdata[3].IN1
mem_rdata[4] => mem_rdata[4].IN1
mem_rdata[5] => mem_rdata[5].IN1
mem_rdata[6] => mem_rdata[6].IN1
mem_rdata[7] => mem_rdata[7].IN1
mem_rdata[8] => mem_rdata[8].IN1
mem_rdata[9] => mem_rdata[9].IN1
mem_rdata[10] => mem_rdata[10].IN1
mem_rdata[11] => mem_rdata[11].IN1
mem_rdata[12] => mem_rdata[12].IN1
mem_rdata[13] => mem_rdata[13].IN1
mem_rdata[14] => mem_rdata[14].IN1
mem_rdata[15] => mem_rdata[15].IN1
mem_rdata[16] => mem_rdata[16].IN1
mem_rdata[17] => mem_rdata[17].IN1
mem_rdata[18] => mem_rdata[18].IN1
mem_rdata[19] => mem_rdata[19].IN1
mem_rdata[20] => mem_rdata[20].IN1
mem_rdata[21] => mem_rdata[21].IN1
mem_rdata[22] => mem_rdata[22].IN1
mem_rdata[23] => mem_rdata[23].IN1
mem_rdata[24] => mem_rdata[24].IN1
mem_rdata[25] => mem_rdata[25].IN1
mem_rdata[26] => mem_rdata[26].IN1
mem_rdata[27] => mem_rdata[27].IN1
mem_rdata[28] => mem_rdata[28].IN1
mem_rdata[29] => mem_rdata[29].IN1
mem_rdata[30] => mem_rdata[30].IN1
mem_rdata[31] => mem_rdata[31].IN1
mem_ready => mem_ready.IN1
nmi_req => nmi_req.IN1
resetb => resetb.IN3
sw_req => sw_req.IN1
timer_match => timer_match.IN1
timer_rdata[0] => timer_rdata[0].IN1
timer_rdata[1] => timer_rdata[1].IN1
timer_rdata[2] => timer_rdata[2].IN1
timer_rdata[3] => timer_rdata[3].IN1
timer_rdata[4] => timer_rdata[4].IN1
timer_rdata[5] => timer_rdata[5].IN1
timer_rdata[6] => timer_rdata[6].IN1
timer_rdata[7] => timer_rdata[7].IN1
timer_rdata[8] => timer_rdata[8].IN1
timer_rdata[9] => timer_rdata[9].IN1
timer_rdata[10] => timer_rdata[10].IN1
timer_rdata[11] => timer_rdata[11].IN1
timer_rdata[12] => timer_rdata[12].IN1
timer_rdata[13] => timer_rdata[13].IN1
timer_rdata[14] => timer_rdata[14].IN1
timer_rdata[15] => timer_rdata[15].IN1
timer_rdata[16] => timer_rdata[16].IN1
timer_rdata[17] => timer_rdata[17].IN1
timer_rdata[18] => timer_rdata[18].IN1
timer_rdata[19] => timer_rdata[19].IN1
timer_rdata[20] => timer_rdata[20].IN1
timer_rdata[21] => timer_rdata[21].IN1
timer_rdata[22] => timer_rdata[22].IN1
timer_rdata[23] => timer_rdata[23].IN1
timer_rdata[24] => timer_rdata[24].IN1
timer_rdata[25] => timer_rdata[25].IN1
timer_rdata[26] => timer_rdata[26].IN1
timer_rdata[27] => timer_rdata[27].IN1
timer_rdata[28] => timer_rdata[28].IN1
timer_rdata[29] => timer_rdata[29].IN1
timer_rdata[30] => timer_rdata[30].IN1
timer_rdata[31] => timer_rdata[31].IN1
timer_rdata[32] => timer_rdata[32].IN1
timer_rdata[33] => timer_rdata[33].IN1
timer_rdata[34] => timer_rdata[34].IN1
timer_rdata[35] => timer_rdata[35].IN1
timer_rdata[36] => timer_rdata[36].IN1
timer_rdata[37] => timer_rdata[37].IN1
timer_rdata[38] => timer_rdata[38].IN1
timer_rdata[39] => timer_rdata[39].IN1
timer_rdata[40] => timer_rdata[40].IN1
timer_rdata[41] => timer_rdata[41].IN1
timer_rdata[42] => timer_rdata[42].IN1
timer_rdata[43] => timer_rdata[43].IN1
timer_rdata[44] => timer_rdata[44].IN1
timer_rdata[45] => timer_rdata[45].IN1
timer_rdata[46] => timer_rdata[46].IN1
timer_rdata[47] => timer_rdata[47].IN1
timer_rdata[48] => timer_rdata[48].IN1
timer_rdata[49] => timer_rdata[49].IN1
timer_rdata[50] => timer_rdata[50].IN1
timer_rdata[51] => timer_rdata[51].IN1
timer_rdata[52] => timer_rdata[52].IN1
timer_rdata[53] => timer_rdata[53].IN1
timer_rdata[54] => timer_rdata[54].IN1
timer_rdata[55] => timer_rdata[55].IN1
timer_rdata[56] => timer_rdata[56].IN1
timer_rdata[57] => timer_rdata[57].IN1
timer_rdata[58] => timer_rdata[58].IN1
timer_rdata[59] => timer_rdata[59].IN1
timer_rdata[60] => timer_rdata[60].IN1
timer_rdata[61] => timer_rdata[61].IN1
timer_rdata[62] => timer_rdata[62].IN1
timer_rdata[63] => timer_rdata[63].IN1


|top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU
csr_achk[0] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[1] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[2] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[3] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[4] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[5] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[6] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[7] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[8] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[9] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[10] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_achk[11] <= csr_achk.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[0] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[1] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[2] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[3] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[4] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[5] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[6] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[7] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[8] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[9] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[10] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_addr[11] <= csr_addr.DB_MAX_OUTPUT_PORT_TYPE
csr_read <= csr_read~reg0.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[0] <= Mux246.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[1] <= Mux245.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[2] <= Mux244.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[3] <= Mux243.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[4] <= Mux242.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[5] <= Mux241.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[6] <= Mux240.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[7] <= Mux239.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[8] <= Mux238.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[9] <= Mux237.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[10] <= Mux236.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[11] <= Mux235.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[12] <= Mux234.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[13] <= Mux233.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[14] <= Mux232.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[15] <= Mux231.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[16] <= Mux230.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[17] <= Mux229.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[18] <= Mux228.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[19] <= Mux227.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[20] <= Mux226.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[21] <= Mux225.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[22] <= Mux224.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[23] <= Mux223.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[24] <= Mux222.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[25] <= Mux221.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[26] <= Mux220.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[27] <= Mux219.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[28] <= Mux218.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[29] <= Mux217.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[30] <= Mux216.DB_MAX_OUTPUT_PORT_TYPE
csr_wdata[31] <= Mux215.DB_MAX_OUTPUT_PORT_TYPE
csr_write <= csr_write~reg0.DB_MAX_OUTPUT_PORT_TYPE
dbg_type[0] <= dbg_type[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dbg_type[1] <= dbg_type[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dbg_type[2] <= dbg_type[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
debug_mode <= debug_mode~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[1] <= dpc_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[2] <= dpc_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[3] <= dpc_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[4] <= dpc_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[5] <= dpc_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[6] <= dpc_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[7] <= dpc_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[8] <= dpc_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[9] <= dpc_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[10] <= dpc_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[11] <= dpc_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[12] <= dpc_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[13] <= dpc_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[14] <= dpc_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[15] <= dpc_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[16] <= dpc_reg[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[17] <= dpc_reg[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[18] <= dpc_reg[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[19] <= dpc_reg[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[20] <= dpc_reg[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[21] <= dpc_reg[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[22] <= dpc_reg[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[23] <= dpc_reg[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[24] <= dpc_reg[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[25] <= dpc_reg[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[26] <= dpc_reg[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[27] <= dpc_reg[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[28] <= dpc_reg[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[29] <= dpc_reg[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[30] <= dpc_reg[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dpc_reg[31] <= dpc_reg[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
ebrk_inst <= ebrk_inst~reg0.DB_MAX_OUTPUT_PORT_TYPE
eret_inst <= eret_inst~reg0.DB_MAX_OUTPUT_PORT_TYPE
iack_int <= iack_int~reg0.DB_MAX_OUTPUT_PORT_TYPE
iack_nmi <= iack_nmi~reg0.DB_MAX_OUTPUT_PORT_TYPE
inst_ret <= inst_ret.DB_MAX_OUTPUT_PORT_TYPE
mcause_reg[0] <= mcause_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mcause_reg[1] <= mcause_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mcause_reg[2] <= mcause_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mcause_reg[3] <= mcause_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mcause_reg[4] <= mcause_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mcause_reg[5] <= mcause_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mcause_reg[6] <= mcause_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[0] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[1] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[2] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[3] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[4] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[5] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[6] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[7] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[8] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[9] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[10] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[11] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[12] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[13] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[14] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[15] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[16] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[17] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[18] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[19] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[20] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[21] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[22] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[23] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[24] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[25] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[26] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[27] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[28] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[29] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[30] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_addr[31] <= mem_addr.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[0] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[1] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[2] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_ble[3] <= mem_ble.DB_MAX_OUTPUT_PORT_TYPE
mem_lock <= mem_lock.DB_MAX_OUTPUT_PORT_TYPE
mem_trans[0] <= mem_trans.DB_MAX_OUTPUT_PORT_TYPE
mem_trans[1] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[0] <= mem_wdata[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[1] <= mem_wdata[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[2] <= mem_wdata[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[3] <= mem_wdata[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[4] <= mem_wdata[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[5] <= mem_wdata[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[6] <= mem_wdata[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[7] <= mem_wdata[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[8] <= mem_wdata[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[9] <= mem_wdata[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[10] <= mem_wdata[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[11] <= mem_wdata[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[12] <= mem_wdata[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[13] <= mem_wdata[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[14] <= mem_wdata[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[15] <= mem_wdata[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[16] <= mem_wdata[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[17] <= mem_wdata[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[18] <= mem_wdata[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[19] <= mem_wdata[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[20] <= mem_wdata[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[21] <= mem_wdata[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[22] <= mem_wdata[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[23] <= mem_wdata[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[24] <= mem_wdata[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[25] <= mem_wdata[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[26] <= mem_wdata[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[27] <= mem_wdata[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[28] <= mem_wdata[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[29] <= mem_wdata[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[30] <= mem_wdata[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_wdata[31] <= mem_wdata[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mem_write <= mem_write.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[1] <= mepc_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[2] <= mepc_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[3] <= mepc_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[4] <= mepc_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[5] <= mepc_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[6] <= mepc_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[7] <= mepc_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[8] <= mepc_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[9] <= mepc_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[10] <= mepc_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[11] <= mepc_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[12] <= mepc_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[13] <= mepc_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[14] <= mepc_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[15] <= mepc_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[16] <= mepc_reg[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[17] <= mepc_reg[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[18] <= mepc_reg[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[19] <= mepc_reg[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[20] <= mepc_reg[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[21] <= mepc_reg[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[22] <= mepc_reg[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[23] <= mepc_reg[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[24] <= mepc_reg[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[25] <= mepc_reg[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[26] <= mepc_reg[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[27] <= mepc_reg[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[28] <= mepc_reg[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[29] <= mepc_reg[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[30] <= mepc_reg[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mepc_reg[31] <= mepc_reg[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
nmip_reg <= nmip_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
wfi_state <= wfi_state~reg0.DB_MAX_OUTPUT_PORT_TYPE
brk_req => dbg_4_out.IN1
brk_req => dbg_5_reg.OUTPUTSELECT
brk_req => dbg_5_reg.OUTPUTSELECT
brk_req => dbg_5_reg.OUTPUTSELECT
bus_32 => mem32_reg.DATAIN
clk => regf_mem.we_a.CLK
clk => regf_mem.waddr_a[4].CLK
clk => regf_mem.waddr_a[3].CLK
clk => regf_mem.waddr_a[2].CLK
clk => regf_mem.waddr_a[1].CLK
clk => regf_mem.waddr_a[0].CLK
clk => regf_mem.data_a[31].CLK
clk => regf_mem.data_a[30].CLK
clk => regf_mem.data_a[29].CLK
clk => regf_mem.data_a[28].CLK
clk => regf_mem.data_a[27].CLK
clk => regf_mem.data_a[26].CLK
clk => regf_mem.data_a[25].CLK
clk => regf_mem.data_a[24].CLK
clk => regf_mem.data_a[23].CLK
clk => regf_mem.data_a[22].CLK
clk => regf_mem.data_a[21].CLK
clk => regf_mem.data_a[20].CLK
clk => regf_mem.data_a[19].CLK
clk => regf_mem.data_a[18].CLK
clk => regf_mem.data_a[17].CLK
clk => regf_mem.data_a[16].CLK
clk => regf_mem.data_a[15].CLK
clk => regf_mem.data_a[14].CLK
clk => regf_mem.data_a[13].CLK
clk => regf_mem.data_a[12].CLK
clk => regf_mem.data_a[11].CLK
clk => regf_mem.data_a[10].CLK
clk => regf_mem.data_a[9].CLK
clk => regf_mem.data_a[8].CLK
clk => regf_mem.data_a[7].CLK
clk => regf_mem.data_a[6].CLK
clk => regf_mem.data_a[5].CLK
clk => regf_mem.data_a[4].CLK
clk => regf_mem.data_a[3].CLK
clk => regf_mem.data_a[2].CLK
clk => regf_mem.data_a[1].CLK
clk => regf_mem.data_a[0].CLK
clk => wreg_6_reg.CLK
clk => valid_6_reg.CLK
clk => s5byp2_reg.CLK
clk => s5byp1_reg.CLK
clk => s4byp2_reg.CLK
clk => s4byp1_reg.CLK
clk => rs1nz_6_reg.CLK
clk => retire_6_reg.CLK
clk => rd_6_reg[0].CLK
clk => rd_6_reg[1].CLK
clk => rd_6_reg[2].CLK
clk => rd_6_reg[3].CLK
clk => rd_6_reg[4].CLK
clk => ld_6_reg.CLK
clk => jal_6_reg.CLK
clk => imm_6_reg[0].CLK
clk => imm_6_reg[1].CLK
clk => imm_6_reg[2].CLK
clk => imm_6_reg[3].CLK
clk => imm_6_reg[4].CLK
clk => imm_6_reg[5].CLK
clk => imm_6_reg[6].CLK
clk => imm_6_reg[7].CLK
clk => imm_6_reg[8].CLK
clk => imm_6_reg[9].CLK
clk => imm_6_reg[10].CLK
clk => imm_6_reg[11].CLK
clk => csrop_6_reg[0].CLK
clk => csrop_6_reg[1].CLK
clk => csrop_6_reg[2].CLK
clk => csrop_6_reg[4].CLK
clk => csrmod_6_reg[0].CLK
clk => csrmod_6_reg[1].CLK
clk => csrmod_6_reg[2].CLK
clk => csrmod_6_reg[3].CLK
clk => csrmod_6_reg[4].CLK
clk => csrmod_6_reg[5].CLK
clk => csrmod_6_reg[6].CLK
clk => csrmod_6_reg[7].CLK
clk => csrmod_6_reg[8].CLK
clk => csrmod_6_reg[9].CLK
clk => csrmod_6_reg[10].CLK
clk => csrmod_6_reg[11].CLK
clk => csrmod_6_reg[12].CLK
clk => csrmod_6_reg[13].CLK
clk => csrmod_6_reg[14].CLK
clk => csrmod_6_reg[15].CLK
clk => csrmod_6_reg[16].CLK
clk => csrmod_6_reg[17].CLK
clk => csrmod_6_reg[18].CLK
clk => csrmod_6_reg[19].CLK
clk => csrmod_6_reg[20].CLK
clk => csrmod_6_reg[21].CLK
clk => csrmod_6_reg[22].CLK
clk => csrmod_6_reg[23].CLK
clk => csrmod_6_reg[24].CLK
clk => csrmod_6_reg[25].CLK
clk => csrmod_6_reg[26].CLK
clk => csrmod_6_reg[27].CLK
clk => csrmod_6_reg[28].CLK
clk => csrmod_6_reg[29].CLK
clk => csrmod_6_reg[30].CLK
clk => csrmod_6_reg[31].CLK
clk => amo_6_reg.CLK
clk => alu_6_reg[0].CLK
clk => alu_6_reg[1].CLK
clk => alu_6_reg[2].CLK
clk => alu_6_reg[3].CLK
clk => alu_6_reg[4].CLK
clk => alu_6_reg[5].CLK
clk => alu_6_reg[6].CLK
clk => alu_6_reg[7].CLK
clk => alu_6_reg[8].CLK
clk => alu_6_reg[9].CLK
clk => alu_6_reg[10].CLK
clk => alu_6_reg[11].CLK
clk => alu_6_reg[12].CLK
clk => alu_6_reg[13].CLK
clk => alu_6_reg[14].CLK
clk => alu_6_reg[15].CLK
clk => alu_6_reg[16].CLK
clk => alu_6_reg[17].CLK
clk => alu_6_reg[18].CLK
clk => alu_6_reg[19].CLK
clk => alu_6_reg[20].CLK
clk => alu_6_reg[21].CLK
clk => alu_6_reg[22].CLK
clk => alu_6_reg[23].CLK
clk => alu_6_reg[24].CLK
clk => alu_6_reg[25].CLK
clk => alu_6_reg[26].CLK
clk => alu_6_reg[27].CLK
clk => alu_6_reg[28].CLK
clk => alu_6_reg[29].CLK
clk => alu_6_reg[30].CLK
clk => alu_6_reg[31].CLK
clk => runcsr_reg[0].CLK
clk => runcsr_reg[1].CLK
clk => runcsr_reg[2].CLK
clk => csr_write~reg0.CLK
clk => csr_read~reg0.CLK
clk => csrdat_reg[0].CLK
clk => csrdat_reg[1].CLK
clk => csrdat_reg[2].CLK
clk => csrdat_reg[3].CLK
clk => csrdat_reg[4].CLK
clk => csrdat_reg[5].CLK
clk => csrdat_reg[6].CLK
clk => csrdat_reg[7].CLK
clk => csrdat_reg[8].CLK
clk => csrdat_reg[9].CLK
clk => csrdat_reg[10].CLK
clk => csrdat_reg[11].CLK
clk => csrdat_reg[12].CLK
clk => csrdat_reg[13].CLK
clk => csrdat_reg[14].CLK
clk => csrdat_reg[15].CLK
clk => csrdat_reg[16].CLK
clk => csrdat_reg[17].CLK
clk => csrdat_reg[18].CLK
clk => csrdat_reg[19].CLK
clk => csrdat_reg[20].CLK
clk => csrdat_reg[21].CLK
clk => csrdat_reg[22].CLK
clk => csrdat_reg[23].CLK
clk => csrdat_reg[24].CLK
clk => csrdat_reg[25].CLK
clk => csrdat_reg[26].CLK
clk => csrdat_reg[27].CLK
clk => csrdat_reg[28].CLK
clk => csrdat_reg[29].CLK
clk => csrdat_reg[30].CLK
clk => csrdat_reg[31].CLK
clk => mepc_reg[1]~reg0.CLK
clk => mepc_reg[2]~reg0.CLK
clk => mepc_reg[3]~reg0.CLK
clk => mepc_reg[4]~reg0.CLK
clk => mepc_reg[5]~reg0.CLK
clk => mepc_reg[6]~reg0.CLK
clk => mepc_reg[7]~reg0.CLK
clk => mepc_reg[8]~reg0.CLK
clk => mepc_reg[9]~reg0.CLK
clk => mepc_reg[10]~reg0.CLK
clk => mepc_reg[11]~reg0.CLK
clk => mepc_reg[12]~reg0.CLK
clk => mepc_reg[13]~reg0.CLK
clk => mepc_reg[14]~reg0.CLK
clk => mepc_reg[15]~reg0.CLK
clk => mepc_reg[16]~reg0.CLK
clk => mepc_reg[17]~reg0.CLK
clk => mepc_reg[18]~reg0.CLK
clk => mepc_reg[19]~reg0.CLK
clk => mepc_reg[20]~reg0.CLK
clk => mepc_reg[21]~reg0.CLK
clk => mepc_reg[22]~reg0.CLK
clk => mepc_reg[23]~reg0.CLK
clk => mepc_reg[24]~reg0.CLK
clk => mepc_reg[25]~reg0.CLK
clk => mepc_reg[26]~reg0.CLK
clk => mepc_reg[27]~reg0.CLK
clk => mepc_reg[28]~reg0.CLK
clk => mepc_reg[29]~reg0.CLK
clk => mepc_reg[30]~reg0.CLK
clk => mepc_reg[31]~reg0.CLK
clk => mcause_reg[0]~reg0.CLK
clk => mcause_reg[1]~reg0.CLK
clk => mcause_reg[2]~reg0.CLK
clk => mcause_reg[3]~reg0.CLK
clk => mcause_reg[4]~reg0.CLK
clk => mcause_reg[5]~reg0.CLK
clk => mcause_reg[6]~reg0.CLK
clk => dpc_reg[1]~reg0.CLK
clk => dpc_reg[2]~reg0.CLK
clk => dpc_reg[3]~reg0.CLK
clk => dpc_reg[4]~reg0.CLK
clk => dpc_reg[5]~reg0.CLK
clk => dpc_reg[6]~reg0.CLK
clk => dpc_reg[7]~reg0.CLK
clk => dpc_reg[8]~reg0.CLK
clk => dpc_reg[9]~reg0.CLK
clk => dpc_reg[10]~reg0.CLK
clk => dpc_reg[11]~reg0.CLK
clk => dpc_reg[12]~reg0.CLK
clk => dpc_reg[13]~reg0.CLK
clk => dpc_reg[14]~reg0.CLK
clk => dpc_reg[15]~reg0.CLK
clk => dpc_reg[16]~reg0.CLK
clk => dpc_reg[17]~reg0.CLK
clk => dpc_reg[18]~reg0.CLK
clk => dpc_reg[19]~reg0.CLK
clk => dpc_reg[20]~reg0.CLK
clk => dpc_reg[21]~reg0.CLK
clk => dpc_reg[22]~reg0.CLK
clk => dpc_reg[23]~reg0.CLK
clk => dpc_reg[24]~reg0.CLK
clk => dpc_reg[25]~reg0.CLK
clk => dpc_reg[26]~reg0.CLK
clk => dpc_reg[27]~reg0.CLK
clk => dpc_reg[28]~reg0.CLK
clk => dpc_reg[29]~reg0.CLK
clk => dpc_reg[30]~reg0.CLK
clk => dpc_reg[31]~reg0.CLK
clk => wfi_state~reg0.CLK
clk => debug_mode~reg0.CLK
clk => dbg_type[0]~reg0.CLK
clk => dbg_type[1]~reg0.CLK
clk => dbg_type[2]~reg0.CLK
clk => wfi_reg.CLK
clk => nmip_reg~reg0.CLK
clk => iack_nmi~reg0.CLK
clk => iack_int~reg0.CLK
clk => eret_inst~reg0.CLK
clk => ebrk_inst~reg0.CLK
clk => wreg_5_reg.CLK
clk => valid_5_reg.CLK
clk => wfi_5_reg.CLK
clk => trap_5_reg.CLK
clk => st_5_reg.CLK
clk => sr_5_reg.CLK
clk => sltu_5_reg.CLK
clk => slt_5_reg.CLK
clk => sl_5_reg.CLK
clk => src2_5_reg[0].CLK
clk => src2_5_reg[1].CLK
clk => src2_5_reg[2].CLK
clk => src2_5_reg[3].CLK
clk => src2_5_reg[4].CLK
clk => src2_5_reg[5].CLK
clk => src2_5_reg[6].CLK
clk => src2_5_reg[7].CLK
clk => src2_5_reg[8].CLK
clk => src2_5_reg[9].CLK
clk => src2_5_reg[10].CLK
clk => src2_5_reg[11].CLK
clk => src2_5_reg[12].CLK
clk => src2_5_reg[13].CLK
clk => src2_5_reg[14].CLK
clk => src2_5_reg[15].CLK
clk => src2_5_reg[16].CLK
clk => src2_5_reg[17].CLK
clk => src2_5_reg[18].CLK
clk => src2_5_reg[19].CLK
clk => src2_5_reg[20].CLK
clk => src2_5_reg[21].CLK
clk => src2_5_reg[22].CLK
clk => src2_5_reg[23].CLK
clk => src2_5_reg[24].CLK
clk => src2_5_reg[25].CLK
clk => src2_5_reg[26].CLK
clk => src2_5_reg[27].CLK
clk => src2_5_reg[28].CLK
clk => src2_5_reg[29].CLK
clk => src2_5_reg[30].CLK
clk => src2_5_reg[31].CLK
clk => src1_5_reg[0].CLK
clk => src1_5_reg[1].CLK
clk => src1_5_reg[2].CLK
clk => src1_5_reg[3].CLK
clk => src1_5_reg[4].CLK
clk => src1_5_reg[5].CLK
clk => src1_5_reg[6].CLK
clk => src1_5_reg[7].CLK
clk => src1_5_reg[8].CLK
clk => src1_5_reg[9].CLK
clk => src1_5_reg[10].CLK
clk => src1_5_reg[11].CLK
clk => src1_5_reg[12].CLK
clk => src1_5_reg[13].CLK
clk => src1_5_reg[14].CLK
clk => src1_5_reg[15].CLK
clk => src1_5_reg[16].CLK
clk => src1_5_reg[17].CLK
clk => src1_5_reg[18].CLK
clk => src1_5_reg[19].CLK
clk => src1_5_reg[20].CLK
clk => src1_5_reg[21].CLK
clk => src1_5_reg[22].CLK
clk => src1_5_reg[23].CLK
clk => src1_5_reg[24].CLK
clk => src1_5_reg[25].CLK
clk => src1_5_reg[26].CLK
clk => src1_5_reg[27].CLK
clk => src1_5_reg[28].CLK
clk => src1_5_reg[29].CLK
clk => src1_5_reg[30].CLK
clk => src1_5_reg[31].CLK
clk => shfti_5_reg.CLK
clk => shftd_5_reg.CLK
clk => shfl_5_reg.CLK
clk => sbext_5_reg.CLK
clk => rs1_5_reg[0].CLK
clk => rs1_5_reg[1].CLK
clk => rs1_5_reg[2].CLK
clk => rs1_5_reg[3].CLK
clk => rs1_5_reg[4].CLK
clk => ror_5_reg.CLK
clk => rol_5_reg.CLK
clk => rd_5_reg[0].CLK
clk => rd_5_reg[1].CLK
clk => rd_5_reg[2].CLK
clk => rd_5_reg[3].CLK
clk => rd_5_reg[4].CLK
clk => pc_5_reg[1].CLK
clk => pc_5_reg[2].CLK
clk => pc_5_reg[3].CLK
clk => pc_5_reg[4].CLK
clk => pc_5_reg[5].CLK
clk => pc_5_reg[6].CLK
clk => pc_5_reg[7].CLK
clk => pc_5_reg[8].CLK
clk => pc_5_reg[9].CLK
clk => pc_5_reg[10].CLK
clk => pc_5_reg[11].CLK
clk => pc_5_reg[12].CLK
clk => pc_5_reg[13].CLK
clk => pc_5_reg[14].CLK
clk => pc_5_reg[15].CLK
clk => pc_5_reg[16].CLK
clk => pc_5_reg[17].CLK
clk => pc_5_reg[18].CLK
clk => pc_5_reg[19].CLK
clk => pc_5_reg[20].CLK
clk => pc_5_reg[21].CLK
clk => pc_5_reg[22].CLK
clk => pc_5_reg[23].CLK
clk => pc_5_reg[24].CLK
clk => pc_5_reg[25].CLK
clk => pc_5_reg[26].CLK
clk => pc_5_reg[27].CLK
clk => pc_5_reg[28].CLK
clk => pc_5_reg[29].CLK
clk => pc_5_reg[30].CLK
clk => pc_5_reg[31].CLK
clk => pack_5_reg.CLK
clk => opc_5_reg[5].CLK
clk => opc_5_reg[6].CLK
clk => opc_5_reg[7].CLK
clk => nmi_5_reg.CLK
clk => mli_5_reg[0].CLK
clk => mli_5_reg[1].CLK
clk => mli_5_reg[2].CLK
clk => mli_5_reg[3].CLK
clk => mli_5_reg[4].CLK
clk => mli_5_reg[5].CLK
clk => mli_5_reg[6].CLK
clk => ld_5_reg.CLK
clk => jal_5_reg.CLK
clk => irq_5_reg[0].CLK
clk => irq_5_reg[1].CLK
clk => irq_5_reg[2].CLK
clk => irq_5_reg[3].CLK
clk => irq_5_reg[4].CLK
clk => irq_5_reg[5].CLK
clk => invb_5_reg.CLK
clk => imm_5_reg[0].CLK
clk => imm_5_reg[1].CLK
clk => imm_5_reg[2].CLK
clk => imm_5_reg[3].CLK
clk => imm_5_reg[4].CLK
clk => imm_5_reg[5].CLK
clk => imm_5_reg[6].CLK
clk => imm_5_reg[7].CLK
clk => imm_5_reg[8].CLK
clk => imm_5_reg[9].CLK
clk => imm_5_reg[10].CLK
clk => imm_5_reg[11].CLK
clk => imm_5_reg[12].CLK
clk => imm_5_reg[13].CLK
clk => imm_5_reg[14].CLK
clk => imm_5_reg[15].CLK
clk => imm_5_reg[16].CLK
clk => imm_5_reg[17].CLK
clk => imm_5_reg[18].CLK
clk => imm_5_reg[19].CLK
clk => imm_5_reg[20].CLK
clk => imm_5_reg[21].CLK
clk => imm_5_reg[22].CLK
clk => imm_5_reg[23].CLK
clk => imm_5_reg[24].CLK
clk => imm_5_reg[25].CLK
clk => imm_5_reg[26].CLK
clk => imm_5_reg[27].CLK
clk => imm_5_reg[28].CLK
clk => imm_5_reg[29].CLK
clk => imm_5_reg[30].CLK
clk => imm_5_reg[31].CLK
clk => flush_5_reg.CLK
clk => eret_5_reg.CLK
clk => ecall_5_reg.CLK
clk => ebrk_5_reg.CLK
clk => dret_5_reg.CLK
clk => dbg_5_reg[0].CLK
clk => dbg_5_reg[1].CLK
clk => dbg_5_reg[2].CLK
clk => csrop_5_reg[0].CLK
clk => csrop_5_reg[1].CLK
clk => csrop_5_reg[2].CLK
clk => csrop_5_reg[3].CLK
clk => csrop_5_reg[4].CLK
clk => br_5_reg[0].CLK
clk => br_5_reg[1].CLK
clk => br_5_reg[2].CLK
clk => br_5_reg[3].CLK
clk => br_5_reg[4].CLK
clk => br_5_reg[5].CLK
clk => bits_5_reg.CLK
clk => amo_5_reg.CLK
clk => altb_5_reg.CLK
clk => alta_5_reg.CLK
clk => a_xor_5_reg.CLK
clk => a_tst_5_reg.CLK
clk => a_or_5_reg.CLK
clk => a_ext_5_reg.CLK
clk => a_bin_5_reg.CLK
clk => a_and_5_reg.CLK
clk => a_ain_5_reg.CLK
clk => a_add_5_reg.CLK
clk => ss_reg.CLK
clk => dbg_int.CLK
clk => src2_4_rdata[0].CLK
clk => src2_4_rdata[1].CLK
clk => src2_4_rdata[2].CLK
clk => src2_4_rdata[3].CLK
clk => src2_4_rdata[4].CLK
clk => src2_4_rdata[5].CLK
clk => src2_4_rdata[6].CLK
clk => src2_4_rdata[7].CLK
clk => src2_4_rdata[8].CLK
clk => src2_4_rdata[9].CLK
clk => src2_4_rdata[10].CLK
clk => src2_4_rdata[11].CLK
clk => src2_4_rdata[12].CLK
clk => src2_4_rdata[13].CLK
clk => src2_4_rdata[14].CLK
clk => src2_4_rdata[15].CLK
clk => src2_4_rdata[16].CLK
clk => src2_4_rdata[17].CLK
clk => src2_4_rdata[18].CLK
clk => src2_4_rdata[19].CLK
clk => src2_4_rdata[20].CLK
clk => src2_4_rdata[21].CLK
clk => src2_4_rdata[22].CLK
clk => src2_4_rdata[23].CLK
clk => src2_4_rdata[24].CLK
clk => src2_4_rdata[25].CLK
clk => src2_4_rdata[26].CLK
clk => src2_4_rdata[27].CLK
clk => src2_4_rdata[28].CLK
clk => src2_4_rdata[29].CLK
clk => src2_4_rdata[30].CLK
clk => src2_4_rdata[31].CLK
clk => src1_4_rdata[0].CLK
clk => src1_4_rdata[1].CLK
clk => src1_4_rdata[2].CLK
clk => src1_4_rdata[3].CLK
clk => src1_4_rdata[4].CLK
clk => src1_4_rdata[5].CLK
clk => src1_4_rdata[6].CLK
clk => src1_4_rdata[7].CLK
clk => src1_4_rdata[8].CLK
clk => src1_4_rdata[9].CLK
clk => src1_4_rdata[10].CLK
clk => src1_4_rdata[11].CLK
clk => src1_4_rdata[12].CLK
clk => src1_4_rdata[13].CLK
clk => src1_4_rdata[14].CLK
clk => src1_4_rdata[15].CLK
clk => src1_4_rdata[16].CLK
clk => src1_4_rdata[17].CLK
clk => src1_4_rdata[18].CLK
clk => src1_4_rdata[19].CLK
clk => src1_4_rdata[20].CLK
clk => src1_4_rdata[21].CLK
clk => src1_4_rdata[22].CLK
clk => src1_4_rdata[23].CLK
clk => src1_4_rdata[24].CLK
clk => src1_4_rdata[25].CLK
clk => src1_4_rdata[26].CLK
clk => src1_4_rdata[27].CLK
clk => src1_4_rdata[28].CLK
clk => src1_4_rdata[29].CLK
clk => src1_4_rdata[30].CLK
clk => src1_4_rdata[31].CLK
clk => valid_4_reg.CLK
clk => rs2z_4_reg.CLK
clk => rs2by_4_reg.CLK
clk => rs2_4_reg[0].CLK
clk => rs2_4_reg[1].CLK
clk => rs2_4_reg[2].CLK
clk => rs2_4_reg[3].CLK
clk => rs2_4_reg[4].CLK
clk => rs1z_4_reg.CLK
clk => rs1by_4_reg.CLK
clk => rs1_4_reg[0].CLK
clk => rs1_4_reg[1].CLK
clk => rs1_4_reg[2].CLK
clk => rs1_4_reg[3].CLK
clk => rs1_4_reg[4].CLK
clk => rd_4_reg[0].CLK
clk => rd_4_reg[1].CLK
clk => rd_4_reg[2].CLK
clk => rd_4_reg[3].CLK
clk => rd_4_reg[4].CLK
clk => pc_4_reg[1].CLK
clk => pc_4_reg[2].CLK
clk => pc_4_reg[3].CLK
clk => pc_4_reg[4].CLK
clk => pc_4_reg[5].CLK
clk => pc_4_reg[6].CLK
clk => pc_4_reg[7].CLK
clk => pc_4_reg[8].CLK
clk => pc_4_reg[9].CLK
clk => pc_4_reg[10].CLK
clk => pc_4_reg[11].CLK
clk => pc_4_reg[12].CLK
clk => pc_4_reg[13].CLK
clk => pc_4_reg[14].CLK
clk => pc_4_reg[15].CLK
clk => pc_4_reg[16].CLK
clk => pc_4_reg[17].CLK
clk => pc_4_reg[18].CLK
clk => pc_4_reg[19].CLK
clk => pc_4_reg[20].CLK
clk => pc_4_reg[21].CLK
clk => pc_4_reg[22].CLK
clk => pc_4_reg[23].CLK
clk => pc_4_reg[24].CLK
clk => pc_4_reg[25].CLK
clk => pc_4_reg[26].CLK
clk => pc_4_reg[27].CLK
clk => pc_4_reg[28].CLK
clk => pc_4_reg[29].CLK
clk => pc_4_reg[30].CLK
clk => pc_4_reg[31].CLK
clk => opc_4_reg[0].CLK
clk => opc_4_reg[1].CLK
clk => opc_4_reg[2].CLK
clk => opc_4_reg[3].CLK
clk => opc_4_reg[4].CLK
clk => opc_4_reg[5].CLK
clk => opc_4_reg[6].CLK
clk => opc_4_reg[7].CLK
clk => imm_4_reg[0].CLK
clk => imm_4_reg[1].CLK
clk => imm_4_reg[2].CLK
clk => imm_4_reg[3].CLK
clk => imm_4_reg[4].CLK
clk => imm_4_reg[5].CLK
clk => imm_4_reg[6].CLK
clk => imm_4_reg[7].CLK
clk => imm_4_reg[8].CLK
clk => imm_4_reg[9].CLK
clk => imm_4_reg[10].CLK
clk => imm_4_reg[11].CLK
clk => imm_4_reg[12].CLK
clk => imm_4_reg[13].CLK
clk => imm_4_reg[14].CLK
clk => imm_4_reg[15].CLK
clk => imm_4_reg[16].CLK
clk => imm_4_reg[17].CLK
clk => imm_4_reg[18].CLK
clk => imm_4_reg[19].CLK
clk => imm_4_reg[20].CLK
clk => imm_4_reg[21].CLK
clk => imm_4_reg[22].CLK
clk => imm_4_reg[23].CLK
clk => imm_4_reg[24].CLK
clk => imm_4_reg[25].CLK
clk => imm_4_reg[26].CLK
clk => imm_4_reg[27].CLK
clk => imm_4_reg[28].CLK
clk => imm_4_reg[29].CLK
clk => imm_4_reg[30].CLK
clk => imm_4_reg[31].CLK
clk => dst_6d_data[0].CLK
clk => dst_6d_data[1].CLK
clk => dst_6d_data[2].CLK
clk => dst_6d_data[3].CLK
clk => dst_6d_data[4].CLK
clk => dst_6d_data[5].CLK
clk => dst_6d_data[6].CLK
clk => dst_6d_data[7].CLK
clk => dst_6d_data[8].CLK
clk => dst_6d_data[9].CLK
clk => dst_6d_data[10].CLK
clk => dst_6d_data[11].CLK
clk => dst_6d_data[12].CLK
clk => dst_6d_data[13].CLK
clk => dst_6d_data[14].CLK
clk => dst_6d_data[15].CLK
clk => dst_6d_data[16].CLK
clk => dst_6d_data[17].CLK
clk => dst_6d_data[18].CLK
clk => dst_6d_data[19].CLK
clk => dst_6d_data[20].CLK
clk => dst_6d_data[21].CLK
clk => dst_6d_data[22].CLK
clk => dst_6d_data[23].CLK
clk => dst_6d_data[24].CLK
clk => dst_6d_data[25].CLK
clk => dst_6d_data[26].CLK
clk => dst_6d_data[27].CLK
clk => dst_6d_data[28].CLK
clk => dst_6d_data[29].CLK
clk => dst_6d_data[30].CLK
clk => dst_6d_data[31].CLK
clk => valid_3_reg.CLK
clk => pc_3_reg[1].CLK
clk => pc_3_reg[2].CLK
clk => pc_3_reg[3].CLK
clk => pc_3_reg[4].CLK
clk => pc_3_reg[5].CLK
clk => pc_3_reg[6].CLK
clk => pc_3_reg[7].CLK
clk => pc_3_reg[8].CLK
clk => pc_3_reg[9].CLK
clk => pc_3_reg[10].CLK
clk => pc_3_reg[11].CLK
clk => pc_3_reg[12].CLK
clk => pc_3_reg[13].CLK
clk => pc_3_reg[14].CLK
clk => pc_3_reg[15].CLK
clk => pc_3_reg[16].CLK
clk => pc_3_reg[17].CLK
clk => pc_3_reg[18].CLK
clk => pc_3_reg[19].CLK
clk => pc_3_reg[20].CLK
clk => pc_3_reg[21].CLK
clk => pc_3_reg[22].CLK
clk => pc_3_reg[23].CLK
clk => pc_3_reg[24].CLK
clk => pc_3_reg[25].CLK
clk => pc_3_reg[26].CLK
clk => pc_3_reg[27].CLK
clk => pc_3_reg[28].CLK
clk => pc_3_reg[29].CLK
clk => pc_3_reg[30].CLK
clk => pc_3_reg[31].CLK
clk => instu_3_reg[0].CLK
clk => instu_3_reg[1].CLK
clk => instu_3_reg[2].CLK
clk => instu_3_reg[3].CLK
clk => instu_3_reg[4].CLK
clk => instu_3_reg[5].CLK
clk => instu_3_reg[6].CLK
clk => instu_3_reg[7].CLK
clk => instu_3_reg[8].CLK
clk => instu_3_reg[9].CLK
clk => instu_3_reg[10].CLK
clk => instu_3_reg[11].CLK
clk => instu_3_reg[12].CLK
clk => instu_3_reg[13].CLK
clk => instu_3_reg[14].CLK
clk => instu_3_reg[15].CLK
clk => inst_3_reg[0].CLK
clk => inst_3_reg[1].CLK
clk => inst_3_reg[2].CLK
clk => inst_3_reg[3].CLK
clk => inst_3_reg[4].CLK
clk => inst_3_reg[5].CLK
clk => inst_3_reg[6].CLK
clk => inst_3_reg[7].CLK
clk => inst_3_reg[8].CLK
clk => inst_3_reg[9].CLK
clk => inst_3_reg[10].CLK
clk => inst_3_reg[11].CLK
clk => inst_3_reg[12].CLK
clk => inst_3_reg[13].CLK
clk => inst_3_reg[14].CLK
clk => inst_3_reg[15].CLK
clk => inst_3_reg[16].CLK
clk => inst_3_reg[17].CLK
clk => inst_3_reg[18].CLK
clk => inst_3_reg[19].CLK
clk => inst_3_reg[20].CLK
clk => inst_3_reg[21].CLK
clk => inst_3_reg[22].CLK
clk => inst_3_reg[23].CLK
clk => inst_3_reg[24].CLK
clk => inst_3_reg[25].CLK
clk => inst_3_reg[26].CLK
clk => inst_3_reg[27].CLK
clk => inst_3_reg[28].CLK
clk => inst_3_reg[29].CLK
clk => inst_3_reg[30].CLK
clk => inst_3_reg[31].CLK
clk => ifull_3_reg[0].CLK
clk => ifull_3_reg[1].CLK
clk => ifull_3_reg[2].CLK
clk => valid_2_reg.CLK
clk => pc_2_reg[1].CLK
clk => pc_2_reg[2].CLK
clk => pc_2_reg[3].CLK
clk => pc_2_reg[4].CLK
clk => pc_2_reg[5].CLK
clk => pc_2_reg[6].CLK
clk => pc_2_reg[7].CLK
clk => pc_2_reg[8].CLK
clk => pc_2_reg[9].CLK
clk => pc_2_reg[10].CLK
clk => pc_2_reg[11].CLK
clk => pc_2_reg[12].CLK
clk => pc_2_reg[13].CLK
clk => pc_2_reg[14].CLK
clk => pc_2_reg[15].CLK
clk => pc_2_reg[16].CLK
clk => pc_2_reg[17].CLK
clk => pc_2_reg[18].CLK
clk => pc_2_reg[19].CLK
clk => pc_2_reg[20].CLK
clk => pc_2_reg[21].CLK
clk => pc_2_reg[22].CLK
clk => pc_2_reg[23].CLK
clk => pc_2_reg[24].CLK
clk => pc_2_reg[25].CLK
clk => pc_2_reg[26].CLK
clk => pc_2_reg[27].CLK
clk => pc_2_reg[28].CLK
clk => pc_2_reg[29].CLK
clk => pc_2_reg[30].CLK
clk => pc_2_reg[31].CLK
clk => ls_din1_reg[0].CLK
clk => ls_din1_reg[1].CLK
clk => ls_din1_reg[2].CLK
clk => ls_din1_reg[3].CLK
clk => ls_din1_reg[4].CLK
clk => ls_din1_reg[5].CLK
clk => ls_din1_reg[6].CLK
clk => ls_din1_reg[7].CLK
clk => ls_din1_reg[8].CLK
clk => ls_din1_reg[9].CLK
clk => ls_din1_reg[10].CLK
clk => ls_din1_reg[11].CLK
clk => ls_din1_reg[12].CLK
clk => ls_din1_reg[13].CLK
clk => ls_din1_reg[14].CLK
clk => ls_din1_reg[15].CLK
clk => ls_din1_reg[16].CLK
clk => ls_din1_reg[17].CLK
clk => ls_din1_reg[18].CLK
clk => ls_din1_reg[19].CLK
clk => ls_din1_reg[20].CLK
clk => ls_din1_reg[21].CLK
clk => ls_din1_reg[22].CLK
clk => ls_din1_reg[23].CLK
clk => ls_din1_reg[24].CLK
clk => ls_din1_reg[25].CLK
clk => ls_din1_reg[26].CLK
clk => ls_din1_reg[27].CLK
clk => ls_din1_reg[28].CLK
clk => ls_din1_reg[29].CLK
clk => ls_din1_reg[30].CLK
clk => ls_din1_reg[31].CLK
clk => ls_din2_reg[0].CLK
clk => ls_din2_reg[1].CLK
clk => ls_din2_reg[2].CLK
clk => ls_din2_reg[3].CLK
clk => ls_din2_reg[4].CLK
clk => ls_din2_reg[5].CLK
clk => ls_din2_reg[6].CLK
clk => ls_din2_reg[7].CLK
clk => ls_din2_reg[8].CLK
clk => ls_din2_reg[9].CLK
clk => ls_din2_reg[10].CLK
clk => ls_din2_reg[11].CLK
clk => ls_din2_reg[12].CLK
clk => ls_din2_reg[13].CLK
clk => ls_din2_reg[14].CLK
clk => ls_din2_reg[15].CLK
clk => ls_din2_reg[16].CLK
clk => ls_din2_reg[17].CLK
clk => ls_din2_reg[18].CLK
clk => ls_din2_reg[19].CLK
clk => ls_din2_reg[20].CLK
clk => ls_din2_reg[21].CLK
clk => ls_din2_reg[22].CLK
clk => ls_din2_reg[23].CLK
clk => ls_din2_reg[24].CLK
clk => ls_din2_reg[25].CLK
clk => ls_din2_reg[26].CLK
clk => ls_din2_reg[27].CLK
clk => ls_din2_reg[28].CLK
clk => ls_din2_reg[29].CLK
clk => ls_din2_reg[30].CLK
clk => ls_din2_reg[31].CLK
clk => ls_din3_reg[0].CLK
clk => ls_din3_reg[1].CLK
clk => ls_din3_reg[2].CLK
clk => ls_din3_reg[3].CLK
clk => ls_din3_reg[4].CLK
clk => ls_din3_reg[5].CLK
clk => ls_din3_reg[6].CLK
clk => ls_din3_reg[7].CLK
clk => mem_wdata[0]~reg0.CLK
clk => mem_wdata[1]~reg0.CLK
clk => mem_wdata[2]~reg0.CLK
clk => mem_wdata[3]~reg0.CLK
clk => mem_wdata[4]~reg0.CLK
clk => mem_wdata[5]~reg0.CLK
clk => mem_wdata[6]~reg0.CLK
clk => mem_wdata[7]~reg0.CLK
clk => mem_wdata[8]~reg0.CLK
clk => mem_wdata[9]~reg0.CLK
clk => mem_wdata[10]~reg0.CLK
clk => mem_wdata[11]~reg0.CLK
clk => mem_wdata[12]~reg0.CLK
clk => mem_wdata[13]~reg0.CLK
clk => mem_wdata[14]~reg0.CLK
clk => mem_wdata[15]~reg0.CLK
clk => mem_wdata[16]~reg0.CLK
clk => mem_wdata[17]~reg0.CLK
clk => mem_wdata[18]~reg0.CLK
clk => mem_wdata[19]~reg0.CLK
clk => mem_wdata[20]~reg0.CLK
clk => mem_wdata[21]~reg0.CLK
clk => mem_wdata[22]~reg0.CLK
clk => mem_wdata[23]~reg0.CLK
clk => mem_wdata[24]~reg0.CLK
clk => mem_wdata[25]~reg0.CLK
clk => mem_wdata[26]~reg0.CLK
clk => mem_wdata[27]~reg0.CLK
clk => mem_wdata[28]~reg0.CLK
clk => mem_wdata[29]~reg0.CLK
clk => mem_wdata[30]~reg0.CLK
clk => mem_wdata[31]~reg0.CLK
clk => ls_st_reg.CLK
clk => ls_amo_reg.CLK
clk => ls_type_reg[0].CLK
clk => ls_type_reg[1].CLK
clk => ls_type_reg[2].CLK
clk => ls_data_reg[0].CLK
clk => ls_data_reg[1].CLK
clk => ls_data_reg[2].CLK
clk => ls_data_reg[3].CLK
clk => ls_data_reg[4].CLK
clk => ls_data_reg[5].CLK
clk => ls_data_reg[6].CLK
clk => ls_data_reg[7].CLK
clk => ls_data_reg[8].CLK
clk => ls_data_reg[9].CLK
clk => ls_data_reg[10].CLK
clk => ls_data_reg[11].CLK
clk => ls_data_reg[12].CLK
clk => ls_data_reg[13].CLK
clk => ls_data_reg[14].CLK
clk => ls_data_reg[15].CLK
clk => ls_data_reg[16].CLK
clk => ls_data_reg[17].CLK
clk => ls_data_reg[18].CLK
clk => ls_data_reg[19].CLK
clk => ls_data_reg[20].CLK
clk => ls_data_reg[21].CLK
clk => ls_data_reg[22].CLK
clk => ls_data_reg[23].CLK
clk => ls_data_reg[24].CLK
clk => ls_data_reg[25].CLK
clk => ls_data_reg[26].CLK
clk => ls_data_reg[27].CLK
clk => ls_data_reg[28].CLK
clk => ls_data_reg[29].CLK
clk => ls_data_reg[30].CLK
clk => ls_data_reg[31].CLK
clk => ls_sph_reg[0].CLK
clk => ls_sph_reg[1].CLK
clk => ls_sph_reg[2].CLK
clk => ls_sph_reg[3].CLK
clk => ls_sinc_reg[0].CLK
clk => ls_sinc_reg[1].CLK
clk => ls_sadd_reg[0].CLK
clk => ls_sadd_reg[1].CLK
clk => ls_sadd_reg[2].CLK
clk => ls_sadd_reg[3].CLK
clk => ls_sadd_reg[4].CLK
clk => ls_sadd_reg[5].CLK
clk => ls_sadd_reg[6].CLK
clk => ls_sadd_reg[7].CLK
clk => ls_sadd_reg[8].CLK
clk => ls_sadd_reg[9].CLK
clk => ls_sadd_reg[10].CLK
clk => ls_sadd_reg[11].CLK
clk => ls_sadd_reg[12].CLK
clk => ls_sadd_reg[13].CLK
clk => ls_sadd_reg[14].CLK
clk => ls_sadd_reg[15].CLK
clk => ls_sadd_reg[16].CLK
clk => ls_sadd_reg[17].CLK
clk => ls_sadd_reg[18].CLK
clk => ls_sadd_reg[19].CLK
clk => ls_sadd_reg[20].CLK
clk => ls_sadd_reg[21].CLK
clk => ls_sadd_reg[22].CLK
clk => ls_sadd_reg[23].CLK
clk => ls_sadd_reg[24].CLK
clk => ls_sadd_reg[25].CLK
clk => ls_sadd_reg[26].CLK
clk => ls_sadd_reg[27].CLK
clk => ls_sadd_reg[28].CLK
clk => ls_sadd_reg[29].CLK
clk => ls_sadd_reg[30].CLK
clk => ls_sadd_reg[31].CLK
clk => ls_ph_reg[0].CLK
clk => ls_ph_reg[1].CLK
clk => ls_ph_reg[2].CLK
clk => ls_ph_reg[3].CLK
clk => ls_ainc_reg[0].CLK
clk => ls_ainc_reg[1].CLK
clk => ls_addr_reg[0].CLK
clk => ls_addr_reg[1].CLK
clk => ls_addr_reg[2].CLK
clk => ls_addr_reg[3].CLK
clk => ls_addr_reg[4].CLK
clk => ls_addr_reg[5].CLK
clk => ls_addr_reg[6].CLK
clk => ls_addr_reg[7].CLK
clk => ls_addr_reg[8].CLK
clk => ls_addr_reg[9].CLK
clk => ls_addr_reg[10].CLK
clk => ls_addr_reg[11].CLK
clk => ls_addr_reg[12].CLK
clk => ls_addr_reg[13].CLK
clk => ls_addr_reg[14].CLK
clk => ls_addr_reg[15].CLK
clk => ls_addr_reg[16].CLK
clk => ls_addr_reg[17].CLK
clk => ls_addr_reg[18].CLK
clk => ls_addr_reg[19].CLK
clk => ls_addr_reg[20].CLK
clk => ls_addr_reg[21].CLK
clk => ls_addr_reg[22].CLK
clk => ls_addr_reg[23].CLK
clk => ls_addr_reg[24].CLK
clk => ls_addr_reg[25].CLK
clk => ls_addr_reg[26].CLK
clk => ls_addr_reg[27].CLK
clk => ls_addr_reg[28].CLK
clk => ls_addr_reg[29].CLK
clk => ls_addr_reg[30].CLK
clk => ls_addr_reg[31].CLK
clk => pc_1_reg[1].CLK
clk => pc_1_reg[2].CLK
clk => pc_1_reg[3].CLK
clk => pc_1_reg[4].CLK
clk => pc_1_reg[5].CLK
clk => pc_1_reg[6].CLK
clk => pc_1_reg[7].CLK
clk => pc_1_reg[8].CLK
clk => pc_1_reg[9].CLK
clk => pc_1_reg[10].CLK
clk => pc_1_reg[11].CLK
clk => pc_1_reg[12].CLK
clk => pc_1_reg[13].CLK
clk => pc_1_reg[14].CLK
clk => pc_1_reg[15].CLK
clk => pc_1_reg[16].CLK
clk => pc_1_reg[17].CLK
clk => pc_1_reg[18].CLK
clk => pc_1_reg[19].CLK
clk => pc_1_reg[20].CLK
clk => pc_1_reg[21].CLK
clk => pc_1_reg[22].CLK
clk => pc_1_reg[23].CLK
clk => pc_1_reg[24].CLK
clk => pc_1_reg[25].CLK
clk => pc_1_reg[26].CLK
clk => pc_1_reg[27].CLK
clk => pc_1_reg[28].CLK
clk => pc_1_reg[29].CLK
clk => pc_1_reg[30].CLK
clk => pc_1_reg[31].CLK
clk => ldpc_1_reg.CLK
clk => valid_1_reg.CLK
clk => valid_0_reg.CLK
clk => rdymask_reg.CLK
clk => rdelay_reg[0].CLK
clk => rdelay_reg[1].CLK
clk => rdelay_reg[2].CLK
clk => rdelay_reg[3].CLK
clk => rdelay_reg[4].CLK
clk => rdelay_reg[5].CLK
clk => rdelay_reg[6].CLK
clk => rdelay_reg[7].CLK
clk => rdata_reg[0].CLK
clk => rdata_reg[1].CLK
clk => rdata_reg[2].CLK
clk => rdata_reg[3].CLK
clk => rdata_reg[4].CLK
clk => rdata_reg[5].CLK
clk => rdata_reg[6].CLK
clk => rdata_reg[7].CLK
clk => rdata_reg[8].CLK
clk => rdata_reg[9].CLK
clk => rdata_reg[10].CLK
clk => rdata_reg[11].CLK
clk => rdata_reg[12].CLK
clk => rdata_reg[13].CLK
clk => rdata_reg[14].CLK
clk => rdata_reg[15].CLK
clk => rdata_reg[16].CLK
clk => rdata_reg[17].CLK
clk => rdata_reg[18].CLK
clk => rdata_reg[19].CLK
clk => rdata_reg[20].CLK
clk => rdata_reg[21].CLK
clk => rdata_reg[22].CLK
clk => rdata_reg[23].CLK
clk => rdata_reg[24].CLK
clk => rdata_reg[25].CLK
clk => rdata_reg[26].CLK
clk => rdata_reg[27].CLK
clk => rdata_reg[28].CLK
clk => rdata_reg[29].CLK
clk => rdata_reg[30].CLK
clk => rdata_reg[31].CLK
clk => mem32_reg.CLK
clk => regf_mem.CLK0
csr_idata[0] => csrdat_reg.DATAB
csr_idata[1] => csrdat_reg.DATAB
csr_idata[2] => csrdat_reg.DATAB
csr_idata[3] => csrdat_reg.DATAB
csr_idata[4] => csrdat_reg.DATAB
csr_idata[5] => csrdat_reg.DATAB
csr_idata[6] => csrdat_reg.DATAB
csr_idata[7] => csrdat_reg.DATAB
csr_idata[8] => csrdat_reg.DATAB
csr_idata[9] => csrdat_reg.DATAB
csr_idata[10] => csrdat_reg.DATAB
csr_idata[11] => csrdat_reg.DATAB
csr_idata[12] => csrdat_reg.DATAB
csr_idata[13] => csrdat_reg.DATAB
csr_idata[14] => csrdat_reg.DATAB
csr_idata[15] => csrdat_reg.DATAB
csr_idata[16] => csrdat_reg.DATAB
csr_idata[17] => csrdat_reg.DATAB
csr_idata[18] => csrdat_reg.DATAB
csr_idata[19] => csrdat_reg.DATAB
csr_idata[20] => csrdat_reg.DATAB
csr_idata[21] => csrdat_reg.DATAB
csr_idata[22] => csrdat_reg.DATAB
csr_idata[23] => csrdat_reg.DATAB
csr_idata[24] => csrdat_reg.DATAB
csr_idata[25] => csrdat_reg.DATAB
csr_idata[26] => csrdat_reg.DATAB
csr_idata[27] => csrdat_reg.DATAB
csr_idata[28] => csrdat_reg.DATAB
csr_idata[29] => csrdat_reg.DATAB
csr_idata[30] => csrdat_reg.DATAB
csr_idata[31] => csrdat_reg.DATAB
csr_rdata[0] => csrdat_reg.DATAA
csr_rdata[1] => csrdat_reg.DATAA
csr_rdata[2] => csrdat_reg.DATAA
csr_rdata[3] => csrdat_reg.DATAA
csr_rdata[4] => csrdat_reg.DATAA
csr_rdata[5] => csrdat_reg.DATAA
csr_rdata[6] => csrdat_reg.DATAA
csr_rdata[7] => csrdat_reg.DATAA
csr_rdata[8] => csrdat_reg.DATAA
csr_rdata[9] => csrdat_reg.DATAA
csr_rdata[10] => csrdat_reg.DATAA
csr_rdata[11] => csrdat_reg.DATAA
csr_rdata[12] => csrdat_reg.DATAA
csr_rdata[13] => csrdat_reg.DATAA
csr_rdata[14] => csrdat_reg.DATAA
csr_rdata[15] => csrdat_reg.DATAA
csr_rdata[16] => csrdat_reg.DATAA
csr_rdata[17] => csrdat_reg.DATAA
csr_rdata[18] => csrdat_reg.DATAA
csr_rdata[19] => csrdat_reg.DATAA
csr_rdata[20] => csrdat_reg.DATAA
csr_rdata[21] => csrdat_reg.DATAA
csr_rdata[22] => csrdat_reg.DATAA
csr_rdata[23] => csrdat_reg.DATAA
csr_rdata[24] => csrdat_reg.DATAA
csr_rdata[25] => csrdat_reg.DATAA
csr_rdata[26] => csrdat_reg.DATAA
csr_rdata[27] => csrdat_reg.DATAA
csr_rdata[28] => csrdat_reg.DATAA
csr_rdata[29] => csrdat_reg.DATAA
csr_rdata[30] => csrdat_reg.DATAA
csr_rdata[31] => csrdat_reg.DATAA
csr_ok_ext => csr_4_ok.IN0
csr_ok_int => csr_4_ok.IN1
csr_ok_int => csrop_5_reg.DATAB
dbg_req => dbg_int.DATAIN
ebrkd_reg => dbg_5_reg.IN1
halt_reg => dbg_4_out.IN1
halt_reg => dbg_5_reg.OUTPUTSELECT
halt_reg => dbg_5_reg.OUTPUTSELECT
halt_reg => dbg_5_reg.OUTPUTSELECT
irq_bus[0] => irq_5_reg.DATAA
irq_bus[1] => irq_5_reg.DATAA
irq_bus[2] => irq_5_reg.DATAA
irq_bus[3] => irq_5_reg.DATAA
irq_bus[4] => irq_5_reg.DATAA
irq_bus[4] => nmi_5_reg.DATAIN
mem_rdata[0] => mem_idata[0].DATAB
mem_rdata[0] => rdata_reg[0].DATAIN
mem_rdata[0] => ls_din2_reg[0].DATAIN
mem_rdata[0] => ls_din1_reg[0].DATAIN
mem_rdata[1] => mem_idata[1].DATAB
mem_rdata[1] => rdata_reg[1].DATAIN
mem_rdata[1] => ls_din2_reg[1].DATAIN
mem_rdata[1] => ls_din1_reg[1].DATAIN
mem_rdata[2] => mem_idata[2].DATAB
mem_rdata[2] => rdata_reg[2].DATAIN
mem_rdata[2] => ls_din2_reg[2].DATAIN
mem_rdata[2] => ls_din1_reg[2].DATAIN
mem_rdata[3] => mem_idata[3].DATAB
mem_rdata[3] => rdata_reg[3].DATAIN
mem_rdata[3] => ls_din2_reg[3].DATAIN
mem_rdata[3] => ls_din1_reg[3].DATAIN
mem_rdata[4] => mem_idata[4].DATAB
mem_rdata[4] => rdata_reg[4].DATAIN
mem_rdata[4] => ls_din2_reg[4].DATAIN
mem_rdata[4] => ls_din1_reg[4].DATAIN
mem_rdata[5] => mem_idata[5].DATAB
mem_rdata[5] => rdata_reg[5].DATAIN
mem_rdata[5] => ls_din2_reg[5].DATAIN
mem_rdata[5] => ls_din1_reg[5].DATAIN
mem_rdata[6] => mem_idata[6].DATAB
mem_rdata[6] => rdata_reg[6].DATAIN
mem_rdata[6] => ls_din2_reg[6].DATAIN
mem_rdata[6] => ls_din1_reg[6].DATAIN
mem_rdata[7] => mem_idata[7].DATAB
mem_rdata[7] => rdata_reg[7].DATAIN
mem_rdata[7] => ls_din2_reg[7].DATAIN
mem_rdata[7] => ls_din1_reg[7].DATAIN
mem_rdata[8] => mem_idata[8].DATAB
mem_rdata[8] => rdata_reg[8].DATAIN
mem_rdata[8] => ls_din3_reg[0].DATAIN
mem_rdata[8] => ls_din2_reg[8].DATAIN
mem_rdata[8] => ls_din1_reg[8].DATAIN
mem_rdata[9] => mem_idata[9].DATAB
mem_rdata[9] => rdata_reg[9].DATAIN
mem_rdata[9] => ls_din3_reg[1].DATAIN
mem_rdata[9] => ls_din2_reg[9].DATAIN
mem_rdata[9] => ls_din1_reg[9].DATAIN
mem_rdata[10] => mem_idata[10].DATAB
mem_rdata[10] => rdata_reg[10].DATAIN
mem_rdata[10] => ls_din3_reg[2].DATAIN
mem_rdata[10] => ls_din2_reg[10].DATAIN
mem_rdata[10] => ls_din1_reg[10].DATAIN
mem_rdata[11] => mem_idata[11].DATAB
mem_rdata[11] => rdata_reg[11].DATAIN
mem_rdata[11] => ls_din3_reg[3].DATAIN
mem_rdata[11] => ls_din2_reg[11].DATAIN
mem_rdata[11] => ls_din1_reg[11].DATAIN
mem_rdata[12] => mem_idata[12].DATAB
mem_rdata[12] => rdata_reg[12].DATAIN
mem_rdata[12] => ls_din3_reg[4].DATAIN
mem_rdata[12] => ls_din2_reg[12].DATAIN
mem_rdata[12] => ls_din1_reg[12].DATAIN
mem_rdata[13] => mem_idata[13].DATAB
mem_rdata[13] => rdata_reg[13].DATAIN
mem_rdata[13] => ls_din3_reg[5].DATAIN
mem_rdata[13] => ls_din2_reg[13].DATAIN
mem_rdata[13] => ls_din1_reg[13].DATAIN
mem_rdata[14] => mem_idata[14].DATAB
mem_rdata[14] => rdata_reg[14].DATAIN
mem_rdata[14] => ls_din3_reg[6].DATAIN
mem_rdata[14] => ls_din2_reg[14].DATAIN
mem_rdata[14] => ls_din1_reg[14].DATAIN
mem_rdata[15] => mem_idata[15].DATAB
mem_rdata[15] => rdata_reg[15].DATAIN
mem_rdata[15] => ls_din3_reg[7].DATAIN
mem_rdata[15] => ls_din2_reg[15].DATAIN
mem_rdata[15] => ls_din1_reg[15].DATAIN
mem_rdata[16] => mem_idata[16].DATAB
mem_rdata[16] => rdata_reg[16].DATAIN
mem_rdata[16] => ls_din2_reg[16].DATAIN
mem_rdata[16] => ls_din1_reg[16].DATAIN
mem_rdata[17] => mem_idata[17].DATAB
mem_rdata[17] => rdata_reg[17].DATAIN
mem_rdata[17] => ls_din2_reg[17].DATAIN
mem_rdata[17] => ls_din1_reg[17].DATAIN
mem_rdata[18] => mem_idata[18].DATAB
mem_rdata[18] => rdata_reg[18].DATAIN
mem_rdata[18] => ls_din2_reg[18].DATAIN
mem_rdata[18] => ls_din1_reg[18].DATAIN
mem_rdata[19] => mem_idata[19].DATAB
mem_rdata[19] => rdata_reg[19].DATAIN
mem_rdata[19] => ls_din2_reg[19].DATAIN
mem_rdata[19] => ls_din1_reg[19].DATAIN
mem_rdata[20] => mem_idata[20].DATAB
mem_rdata[20] => rdata_reg[20].DATAIN
mem_rdata[20] => ls_din2_reg[20].DATAIN
mem_rdata[20] => ls_din1_reg[20].DATAIN
mem_rdata[21] => mem_idata[21].DATAB
mem_rdata[21] => rdata_reg[21].DATAIN
mem_rdata[21] => ls_din2_reg[21].DATAIN
mem_rdata[21] => ls_din1_reg[21].DATAIN
mem_rdata[22] => mem_idata[22].DATAB
mem_rdata[22] => rdata_reg[22].DATAIN
mem_rdata[22] => ls_din2_reg[22].DATAIN
mem_rdata[22] => ls_din1_reg[22].DATAIN
mem_rdata[23] => mem_idata[23].DATAB
mem_rdata[23] => rdata_reg[23].DATAIN
mem_rdata[23] => ls_din2_reg[23].DATAIN
mem_rdata[23] => ls_din1_reg[23].DATAIN
mem_rdata[24] => mem_idata[24].DATAB
mem_rdata[24] => rdata_reg[24].DATAIN
mem_rdata[24] => ls_din2_reg[24].DATAIN
mem_rdata[24] => ls_din1_reg[24].DATAIN
mem_rdata[25] => mem_idata[25].DATAB
mem_rdata[25] => rdata_reg[25].DATAIN
mem_rdata[25] => ls_din2_reg[25].DATAIN
mem_rdata[25] => ls_din1_reg[25].DATAIN
mem_rdata[26] => mem_idata[26].DATAB
mem_rdata[26] => rdata_reg[26].DATAIN
mem_rdata[26] => ls_din2_reg[26].DATAIN
mem_rdata[26] => ls_din1_reg[26].DATAIN
mem_rdata[27] => mem_idata[27].DATAB
mem_rdata[27] => rdata_reg[27].DATAIN
mem_rdata[27] => ls_din2_reg[27].DATAIN
mem_rdata[27] => ls_din1_reg[27].DATAIN
mem_rdata[28] => mem_idata[28].DATAB
mem_rdata[28] => rdata_reg[28].DATAIN
mem_rdata[28] => ls_din2_reg[28].DATAIN
mem_rdata[28] => ls_din1_reg[28].DATAIN
mem_rdata[29] => mem_idata[29].DATAB
mem_rdata[29] => rdata_reg[29].DATAIN
mem_rdata[29] => ls_din2_reg[29].DATAIN
mem_rdata[29] => ls_din1_reg[29].DATAIN
mem_rdata[30] => mem_idata[30].DATAB
mem_rdata[30] => rdata_reg[30].DATAIN
mem_rdata[30] => ls_din2_reg[30].DATAIN
mem_rdata[30] => ls_din1_reg[30].DATAIN
mem_rdata[31] => mem_idata[31].DATAB
mem_rdata[31] => rdata_reg[31].DATAIN
mem_rdata[31] => ls_din2_reg[31].DATAIN
mem_rdata[31] => ls_din1_reg[31].DATAIN
mem_ready => rdymask_reg.IN1
mem_ready => mem_rdy.IN1
mli_code[0] => mli_5_reg[0].DATAIN
mli_code[1] => mli_5_reg[1].DATAIN
mli_code[2] => mli_5_reg[2].DATAIN
mli_code[3] => mli_5_reg[3].DATAIN
mli_code[4] => mli_5_reg[4].DATAIN
mli_code[5] => mli_5_reg[5].DATAIN
mli_code[6] => mli_5_reg[6].DATAIN
mtvec_reg[2] => mtvec_addr.DATAA
mtvec_reg[3] => mtvec_addr.DATAA
mtvec_reg[4] => mtvec_addr.DATAA
mtvec_reg[5] => mtvec_addr.DATAA
mtvec_reg[6] => mtvec_addr.DATAA
mtvec_reg[7] => mtvec_addr.DATAA
mtvec_reg[8] => mtvec_addr.DATAA
mtvec_reg[9] => mtvec_addr.DATAA
mtvec_reg[10] => mtvec_addr.DATAA
mtvec_reg[11] => mtvec_addr.DATAA
mtvec_reg[12] => mtvec_addr.DATAA
mtvec_reg[13] => mtvec_addr.DATAA
mtvec_reg[14] => mtvec_addr.DATAA
mtvec_reg[15] => mtvec_addr.DATAA
mtvec_reg[16] => mtvec_addr.DATAA
mtvec_reg[17] => mtvec_addr.DATAA
mtvec_reg[18] => mtvec_addr.DATAA
mtvec_reg[19] => mtvec_addr.DATAA
mtvec_reg[20] => mtvec_addr.DATAA
mtvec_reg[21] => mtvec_addr.DATAA
mtvec_reg[22] => mtvec_addr.DATAA
mtvec_reg[23] => mtvec_addr.DATAA
mtvec_reg[24] => mtvec_addr.DATAA
mtvec_reg[25] => mtvec_addr.DATAA
mtvec_reg[26] => mtvec_addr.DATAA
mtvec_reg[27] => mtvec_addr.DATAA
mtvec_reg[28] => mtvec_addr.DATAA
mtvec_reg[29] => mtvec_addr.DATAA
mtvec_reg[30] => mtvec_addr.DATAA
mtvec_reg[31] => mtvec_addr.DATAA
resetb => mepc_reg[1]~reg0.ACLR
resetb => mepc_reg[2]~reg0.ACLR
resetb => mepc_reg[3]~reg0.ACLR
resetb => mepc_reg[4]~reg0.ACLR
resetb => mepc_reg[5]~reg0.ACLR
resetb => mepc_reg[6]~reg0.ACLR
resetb => mepc_reg[7]~reg0.ACLR
resetb => mepc_reg[8]~reg0.ACLR
resetb => mepc_reg[9]~reg0.ACLR
resetb => mepc_reg[10]~reg0.ACLR
resetb => mepc_reg[11]~reg0.ACLR
resetb => mepc_reg[12]~reg0.ACLR
resetb => mepc_reg[13]~reg0.ACLR
resetb => mepc_reg[14]~reg0.ACLR
resetb => mepc_reg[15]~reg0.ACLR
resetb => mepc_reg[16]~reg0.ACLR
resetb => mepc_reg[17]~reg0.ACLR
resetb => mepc_reg[18]~reg0.ACLR
resetb => mepc_reg[19]~reg0.ACLR
resetb => mepc_reg[20]~reg0.ACLR
resetb => mepc_reg[21]~reg0.ACLR
resetb => mepc_reg[22]~reg0.ACLR
resetb => mepc_reg[23]~reg0.ACLR
resetb => mepc_reg[24]~reg0.ACLR
resetb => mepc_reg[25]~reg0.ACLR
resetb => mepc_reg[26]~reg0.ACLR
resetb => mepc_reg[27]~reg0.ACLR
resetb => mepc_reg[28]~reg0.ACLR
resetb => mepc_reg[29]~reg0.ACLR
resetb => mepc_reg[30]~reg0.ACLR
resetb => mepc_reg[31]~reg0.ACLR
resetb => mcause_reg[0]~reg0.ACLR
resetb => mcause_reg[1]~reg0.ACLR
resetb => mcause_reg[2]~reg0.ACLR
resetb => mcause_reg[3]~reg0.ACLR
resetb => mcause_reg[4]~reg0.ACLR
resetb => mcause_reg[5]~reg0.ACLR
resetb => mcause_reg[6]~reg0.ACLR
resetb => dpc_reg[1]~reg0.ACLR
resetb => dpc_reg[2]~reg0.ACLR
resetb => dpc_reg[3]~reg0.ACLR
resetb => dpc_reg[4]~reg0.ACLR
resetb => dpc_reg[5]~reg0.ACLR
resetb => dpc_reg[6]~reg0.ACLR
resetb => dpc_reg[7]~reg0.ACLR
resetb => dpc_reg[8]~reg0.ACLR
resetb => dpc_reg[9]~reg0.ACLR
resetb => dpc_reg[10]~reg0.ACLR
resetb => dpc_reg[11]~reg0.ACLR
resetb => dpc_reg[12]~reg0.ACLR
resetb => dpc_reg[13]~reg0.ACLR
resetb => dpc_reg[14]~reg0.ACLR
resetb => dpc_reg[15]~reg0.ACLR
resetb => dpc_reg[16]~reg0.ACLR
resetb => dpc_reg[17]~reg0.ACLR
resetb => dpc_reg[18]~reg0.ACLR
resetb => dpc_reg[19]~reg0.ACLR
resetb => dpc_reg[20]~reg0.ACLR
resetb => dpc_reg[21]~reg0.ACLR
resetb => dpc_reg[22]~reg0.ACLR
resetb => dpc_reg[23]~reg0.ACLR
resetb => dpc_reg[24]~reg0.ACLR
resetb => dpc_reg[25]~reg0.ACLR
resetb => dpc_reg[26]~reg0.ACLR
resetb => dpc_reg[27]~reg0.ACLR
resetb => dpc_reg[28]~reg0.ACLR
resetb => dpc_reg[29]~reg0.ACLR
resetb => dpc_reg[30]~reg0.ACLR
resetb => dpc_reg[31]~reg0.ACLR
resetb => runcsr_reg[0].ACLR
resetb => runcsr_reg[1].ACLR
resetb => runcsr_reg[2].ACLR
resetb => csr_write~reg0.ACLR
resetb => csr_read~reg0.ACLR
resetb => csrdat_reg[0].ACLR
resetb => csrdat_reg[1].ACLR
resetb => csrdat_reg[2].ACLR
resetb => csrdat_reg[3].ACLR
resetb => csrdat_reg[4].ACLR
resetb => csrdat_reg[5].ACLR
resetb => csrdat_reg[6].ACLR
resetb => csrdat_reg[7].ACLR
resetb => csrdat_reg[8].ACLR
resetb => csrdat_reg[9].ACLR
resetb => csrdat_reg[10].ACLR
resetb => csrdat_reg[11].ACLR
resetb => csrdat_reg[12].ACLR
resetb => csrdat_reg[13].ACLR
resetb => csrdat_reg[14].ACLR
resetb => csrdat_reg[15].ACLR
resetb => csrdat_reg[16].ACLR
resetb => csrdat_reg[17].ACLR
resetb => csrdat_reg[18].ACLR
resetb => csrdat_reg[19].ACLR
resetb => csrdat_reg[20].ACLR
resetb => csrdat_reg[21].ACLR
resetb => csrdat_reg[22].ACLR
resetb => csrdat_reg[23].ACLR
resetb => csrdat_reg[24].ACLR
resetb => csrdat_reg[25].ACLR
resetb => csrdat_reg[26].ACLR
resetb => csrdat_reg[27].ACLR
resetb => csrdat_reg[28].ACLR
resetb => csrdat_reg[29].ACLR
resetb => csrdat_reg[30].ACLR
resetb => csrdat_reg[31].ACLR
resetb => wfi_state~reg0.ACLR
resetb => debug_mode~reg0.ACLR
resetb => dbg_type[0]~reg0.ACLR
resetb => dbg_type[1]~reg0.ACLR
resetb => dbg_type[2]~reg0.ACLR
resetb => wfi_reg.ACLR
resetb => nmip_reg~reg0.ACLR
resetb => iack_nmi~reg0.ACLR
resetb => iack_int~reg0.ACLR
resetb => eret_inst~reg0.ACLR
resetb => ebrk_inst~reg0.ACLR
resetb => mem_wdata[0]~reg0.ACLR
resetb => mem_wdata[1]~reg0.ACLR
resetb => mem_wdata[2]~reg0.ACLR
resetb => mem_wdata[3]~reg0.ACLR
resetb => mem_wdata[4]~reg0.ACLR
resetb => mem_wdata[5]~reg0.ACLR
resetb => mem_wdata[6]~reg0.ACLR
resetb => mem_wdata[7]~reg0.ACLR
resetb => mem_wdata[8]~reg0.ACLR
resetb => mem_wdata[9]~reg0.ACLR
resetb => mem_wdata[10]~reg0.ACLR
resetb => mem_wdata[11]~reg0.ACLR
resetb => mem_wdata[12]~reg0.ACLR
resetb => mem_wdata[13]~reg0.ACLR
resetb => mem_wdata[14]~reg0.ACLR
resetb => mem_wdata[15]~reg0.ACLR
resetb => mem_wdata[16]~reg0.ACLR
resetb => mem_wdata[17]~reg0.ACLR
resetb => mem_wdata[18]~reg0.ACLR
resetb => mem_wdata[19]~reg0.ACLR
resetb => mem_wdata[20]~reg0.ACLR
resetb => mem_wdata[21]~reg0.ACLR
resetb => mem_wdata[22]~reg0.ACLR
resetb => mem_wdata[23]~reg0.ACLR
resetb => mem_wdata[24]~reg0.ACLR
resetb => mem_wdata[25]~reg0.ACLR
resetb => mem_wdata[26]~reg0.ACLR
resetb => mem_wdata[27]~reg0.ACLR
resetb => mem_wdata[28]~reg0.ACLR
resetb => mem_wdata[29]~reg0.ACLR
resetb => mem_wdata[30]~reg0.ACLR
resetb => mem_wdata[31]~reg0.ACLR
resetb => valid_1_reg.ACLR
resetb => valid_0_reg.ACLR
resetb => rdymask_reg.ACLR
resetb => rdelay_reg[0].ACLR
resetb => rdelay_reg[1].ACLR
resetb => rdelay_reg[2].ACLR
resetb => rdelay_reg[3].ACLR
resetb => rdelay_reg[4].ACLR
resetb => rdelay_reg[5].ACLR
resetb => rdelay_reg[6].ACLR
resetb => rdelay_reg[7].ACLR
resetb => rdata_reg[0].ACLR
resetb => rdata_reg[1].ACLR
resetb => rdata_reg[2].ACLR
resetb => rdata_reg[3].ACLR
resetb => rdata_reg[4].ACLR
resetb => rdata_reg[5].ACLR
resetb => rdata_reg[6].ACLR
resetb => rdata_reg[7].ACLR
resetb => rdata_reg[8].ACLR
resetb => rdata_reg[9].ACLR
resetb => rdata_reg[10].ACLR
resetb => rdata_reg[11].ACLR
resetb => rdata_reg[12].ACLR
resetb => rdata_reg[13].ACLR
resetb => rdata_reg[14].ACLR
resetb => rdata_reg[15].ACLR
resetb => rdata_reg[16].ACLR
resetb => rdata_reg[17].ACLR
resetb => rdata_reg[18].ACLR
resetb => rdata_reg[19].ACLR
resetb => rdata_reg[20].ACLR
resetb => rdata_reg[21].ACLR
resetb => rdata_reg[22].ACLR
resetb => rdata_reg[23].ACLR
resetb => rdata_reg[24].ACLR
resetb => rdata_reg[25].ACLR
resetb => rdata_reg[26].ACLR
resetb => rdata_reg[27].ACLR
resetb => rdata_reg[28].ACLR
resetb => rdata_reg[29].ACLR
resetb => rdata_reg[30].ACLR
resetb => rdata_reg[31].ACLR
resetb => mem32_reg.ACLR
resetb => pc_1_reg[1].ACLR
resetb => pc_1_reg[2].ACLR
resetb => pc_1_reg[3].ACLR
resetb => pc_1_reg[4].ACLR
resetb => pc_1_reg[5].ACLR
resetb => pc_1_reg[6].ACLR
resetb => pc_1_reg[7].ACLR
resetb => pc_1_reg[8].ACLR
resetb => pc_1_reg[9].PRESET
resetb => pc_1_reg[10].ACLR
resetb => pc_1_reg[11].ACLR
resetb => pc_1_reg[12].ACLR
resetb => pc_1_reg[13].ACLR
resetb => pc_1_reg[14].ACLR
resetb => pc_1_reg[15].ACLR
resetb => pc_1_reg[16].ACLR
resetb => pc_1_reg[17].ACLR
resetb => pc_1_reg[18].ACLR
resetb => pc_1_reg[19].ACLR
resetb => pc_1_reg[20].ACLR
resetb => pc_1_reg[21].ACLR
resetb => pc_1_reg[22].ACLR
resetb => pc_1_reg[23].ACLR
resetb => pc_1_reg[24].ACLR
resetb => pc_1_reg[25].ACLR
resetb => pc_1_reg[26].ACLR
resetb => pc_1_reg[27].ACLR
resetb => pc_1_reg[28].ACLR
resetb => pc_1_reg[29].ACLR
resetb => pc_1_reg[30].ACLR
resetb => pc_1_reg[31].ACLR
resetb => ldpc_1_reg.ACLR
resetb => ls_st_reg.ACLR
resetb => ls_amo_reg.ACLR
resetb => ls_type_reg[0].ACLR
resetb => ls_type_reg[1].PRESET
resetb => ls_type_reg[2].ACLR
resetb => ls_data_reg[0].ACLR
resetb => ls_data_reg[1].ACLR
resetb => ls_data_reg[2].ACLR
resetb => ls_data_reg[3].ACLR
resetb => ls_data_reg[4].ACLR
resetb => ls_data_reg[5].ACLR
resetb => ls_data_reg[6].ACLR
resetb => ls_data_reg[7].ACLR
resetb => ls_data_reg[8].ACLR
resetb => ls_data_reg[9].ACLR
resetb => ls_data_reg[10].ACLR
resetb => ls_data_reg[11].ACLR
resetb => ls_data_reg[12].ACLR
resetb => ls_data_reg[13].ACLR
resetb => ls_data_reg[14].ACLR
resetb => ls_data_reg[15].ACLR
resetb => ls_data_reg[16].ACLR
resetb => ls_data_reg[17].ACLR
resetb => ls_data_reg[18].ACLR
resetb => ls_data_reg[19].ACLR
resetb => ls_data_reg[20].ACLR
resetb => ls_data_reg[21].ACLR
resetb => ls_data_reg[22].ACLR
resetb => ls_data_reg[23].ACLR
resetb => ls_data_reg[24].ACLR
resetb => ls_data_reg[25].ACLR
resetb => ls_data_reg[26].ACLR
resetb => ls_data_reg[27].ACLR
resetb => ls_data_reg[28].ACLR
resetb => ls_data_reg[29].ACLR
resetb => ls_data_reg[30].ACLR
resetb => ls_data_reg[31].ACLR
resetb => ls_sph_reg[0].ACLR
resetb => ls_sph_reg[1].ACLR
resetb => ls_sph_reg[2].ACLR
resetb => ls_sph_reg[3].ACLR
resetb => ls_sinc_reg[0].ACLR
resetb => ls_sinc_reg[1].ACLR
resetb => ls_sadd_reg[0].ACLR
resetb => ls_sadd_reg[1].ACLR
resetb => ls_sadd_reg[2].ACLR
resetb => ls_sadd_reg[3].ACLR
resetb => ls_sadd_reg[4].ACLR
resetb => ls_sadd_reg[5].ACLR
resetb => ls_sadd_reg[6].ACLR
resetb => ls_sadd_reg[7].ACLR
resetb => ls_sadd_reg[8].ACLR
resetb => ls_sadd_reg[9].ACLR
resetb => ls_sadd_reg[10].ACLR
resetb => ls_sadd_reg[11].ACLR
resetb => ls_sadd_reg[12].ACLR
resetb => ls_sadd_reg[13].ACLR
resetb => ls_sadd_reg[14].ACLR
resetb => ls_sadd_reg[15].ACLR
resetb => ls_sadd_reg[16].ACLR
resetb => ls_sadd_reg[17].ACLR
resetb => ls_sadd_reg[18].ACLR
resetb => ls_sadd_reg[19].ACLR
resetb => ls_sadd_reg[20].ACLR
resetb => ls_sadd_reg[21].ACLR
resetb => ls_sadd_reg[22].ACLR
resetb => ls_sadd_reg[23].ACLR
resetb => ls_sadd_reg[24].ACLR
resetb => ls_sadd_reg[25].ACLR
resetb => ls_sadd_reg[26].ACLR
resetb => ls_sadd_reg[27].ACLR
resetb => ls_sadd_reg[28].ACLR
resetb => ls_sadd_reg[29].ACLR
resetb => ls_sadd_reg[30].ACLR
resetb => ls_sadd_reg[31].ACLR
resetb => ls_ph_reg[0].ACLR
resetb => ls_ph_reg[1].ACLR
resetb => ls_ph_reg[2].ACLR
resetb => ls_ph_reg[3].ACLR
resetb => ls_ainc_reg[0].ACLR
resetb => ls_ainc_reg[1].PRESET
resetb => ls_addr_reg[0].ACLR
resetb => ls_addr_reg[1].ACLR
resetb => ls_addr_reg[2].ACLR
resetb => ls_addr_reg[3].ACLR
resetb => ls_addr_reg[4].ACLR
resetb => ls_addr_reg[5].ACLR
resetb => ls_addr_reg[6].ACLR
resetb => ls_addr_reg[7].ACLR
resetb => ls_addr_reg[8].ACLR
resetb => ls_addr_reg[9].ACLR
resetb => ls_addr_reg[10].ACLR
resetb => ls_addr_reg[11].ACLR
resetb => ls_addr_reg[12].ACLR
resetb => ls_addr_reg[13].ACLR
resetb => ls_addr_reg[14].ACLR
resetb => ls_addr_reg[15].ACLR
resetb => ls_addr_reg[16].ACLR
resetb => ls_addr_reg[17].ACLR
resetb => ls_addr_reg[18].ACLR
resetb => ls_addr_reg[19].ACLR
resetb => ls_addr_reg[20].ACLR
resetb => ls_addr_reg[21].ACLR
resetb => ls_addr_reg[22].ACLR
resetb => ls_addr_reg[23].ACLR
resetb => ls_addr_reg[24].ACLR
resetb => ls_addr_reg[25].ACLR
resetb => ls_addr_reg[26].ACLR
resetb => ls_addr_reg[27].ACLR
resetb => ls_addr_reg[28].ACLR
resetb => ls_addr_reg[29].ACLR
resetb => ls_addr_reg[30].ACLR
resetb => ls_addr_reg[31].ACLR
resetb => ls_din1_reg[0].ACLR
resetb => ls_din1_reg[1].ACLR
resetb => ls_din1_reg[2].ACLR
resetb => ls_din1_reg[3].ACLR
resetb => ls_din1_reg[4].ACLR
resetb => ls_din1_reg[5].ACLR
resetb => ls_din1_reg[6].ACLR
resetb => ls_din1_reg[7].ACLR
resetb => ls_din1_reg[8].ACLR
resetb => ls_din1_reg[9].ACLR
resetb => ls_din1_reg[10].ACLR
resetb => ls_din1_reg[11].ACLR
resetb => ls_din1_reg[12].ACLR
resetb => ls_din1_reg[13].ACLR
resetb => ls_din1_reg[14].ACLR
resetb => ls_din1_reg[15].ACLR
resetb => ls_din1_reg[16].ACLR
resetb => ls_din1_reg[17].ACLR
resetb => ls_din1_reg[18].ACLR
resetb => ls_din1_reg[19].ACLR
resetb => ls_din1_reg[20].ACLR
resetb => ls_din1_reg[21].ACLR
resetb => ls_din1_reg[22].ACLR
resetb => ls_din1_reg[23].ACLR
resetb => ls_din1_reg[24].ACLR
resetb => ls_din1_reg[25].ACLR
resetb => ls_din1_reg[26].ACLR
resetb => ls_din1_reg[27].ACLR
resetb => ls_din1_reg[28].ACLR
resetb => ls_din1_reg[29].ACLR
resetb => ls_din1_reg[30].ACLR
resetb => ls_din1_reg[31].ACLR
resetb => ls_din2_reg[0].ACLR
resetb => ls_din2_reg[1].ACLR
resetb => ls_din2_reg[2].ACLR
resetb => ls_din2_reg[3].ACLR
resetb => ls_din2_reg[4].ACLR
resetb => ls_din2_reg[5].ACLR
resetb => ls_din2_reg[6].ACLR
resetb => ls_din2_reg[7].ACLR
resetb => ls_din2_reg[8].ACLR
resetb => ls_din2_reg[9].ACLR
resetb => ls_din2_reg[10].ACLR
resetb => ls_din2_reg[11].ACLR
resetb => ls_din2_reg[12].ACLR
resetb => ls_din2_reg[13].ACLR
resetb => ls_din2_reg[14].ACLR
resetb => ls_din2_reg[15].ACLR
resetb => ls_din2_reg[16].ACLR
resetb => ls_din2_reg[17].ACLR
resetb => ls_din2_reg[18].ACLR
resetb => ls_din2_reg[19].ACLR
resetb => ls_din2_reg[20].ACLR
resetb => ls_din2_reg[21].ACLR
resetb => ls_din2_reg[22].ACLR
resetb => ls_din2_reg[23].ACLR
resetb => ls_din2_reg[24].ACLR
resetb => ls_din2_reg[25].ACLR
resetb => ls_din2_reg[26].ACLR
resetb => ls_din2_reg[27].ACLR
resetb => ls_din2_reg[28].ACLR
resetb => ls_din2_reg[29].ACLR
resetb => ls_din2_reg[30].ACLR
resetb => ls_din2_reg[31].ACLR
resetb => ls_din3_reg[0].ACLR
resetb => ls_din3_reg[1].ACLR
resetb => ls_din3_reg[2].ACLR
resetb => ls_din3_reg[3].ACLR
resetb => ls_din3_reg[4].ACLR
resetb => ls_din3_reg[5].ACLR
resetb => ls_din3_reg[6].ACLR
resetb => ls_din3_reg[7].ACLR
resetb => valid_2_reg.ACLR
resetb => pc_2_reg[1].ACLR
resetb => pc_2_reg[2].ACLR
resetb => pc_2_reg[3].ACLR
resetb => pc_2_reg[4].ACLR
resetb => pc_2_reg[5].ACLR
resetb => pc_2_reg[6].ACLR
resetb => pc_2_reg[7].ACLR
resetb => pc_2_reg[8].ACLR
resetb => pc_2_reg[9].PRESET
resetb => pc_2_reg[10].ACLR
resetb => pc_2_reg[11].ACLR
resetb => pc_2_reg[12].ACLR
resetb => pc_2_reg[13].ACLR
resetb => pc_2_reg[14].ACLR
resetb => pc_2_reg[15].ACLR
resetb => pc_2_reg[16].ACLR
resetb => pc_2_reg[17].ACLR
resetb => pc_2_reg[18].ACLR
resetb => pc_2_reg[19].ACLR
resetb => pc_2_reg[20].ACLR
resetb => pc_2_reg[21].ACLR
resetb => pc_2_reg[22].ACLR
resetb => pc_2_reg[23].ACLR
resetb => pc_2_reg[24].ACLR
resetb => pc_2_reg[25].ACLR
resetb => pc_2_reg[26].ACLR
resetb => pc_2_reg[27].ACLR
resetb => pc_2_reg[28].ACLR
resetb => pc_2_reg[29].ACLR
resetb => pc_2_reg[30].ACLR
resetb => pc_2_reg[31].ACLR
resetb => instu_3_reg[0].ACLR
resetb => instu_3_reg[1].ACLR
resetb => instu_3_reg[2].ACLR
resetb => instu_3_reg[3].ACLR
resetb => instu_3_reg[4].ACLR
resetb => instu_3_reg[5].ACLR
resetb => instu_3_reg[6].ACLR
resetb => instu_3_reg[7].ACLR
resetb => instu_3_reg[8].ACLR
resetb => instu_3_reg[9].ACLR
resetb => instu_3_reg[10].ACLR
resetb => instu_3_reg[11].ACLR
resetb => instu_3_reg[12].ACLR
resetb => instu_3_reg[13].ACLR
resetb => instu_3_reg[14].ACLR
resetb => instu_3_reg[15].ACLR
resetb => inst_3_reg[0].ACLR
resetb => inst_3_reg[1].ACLR
resetb => inst_3_reg[2].ACLR
resetb => inst_3_reg[3].ACLR
resetb => inst_3_reg[4].ACLR
resetb => inst_3_reg[5].ACLR
resetb => inst_3_reg[6].ACLR
resetb => inst_3_reg[7].ACLR
resetb => inst_3_reg[8].ACLR
resetb => inst_3_reg[9].ACLR
resetb => inst_3_reg[10].ACLR
resetb => inst_3_reg[11].ACLR
resetb => inst_3_reg[12].ACLR
resetb => inst_3_reg[13].ACLR
resetb => inst_3_reg[14].ACLR
resetb => inst_3_reg[15].ACLR
resetb => inst_3_reg[16].ACLR
resetb => inst_3_reg[17].ACLR
resetb => inst_3_reg[18].ACLR
resetb => inst_3_reg[19].ACLR
resetb => inst_3_reg[20].ACLR
resetb => inst_3_reg[21].ACLR
resetb => inst_3_reg[22].ACLR
resetb => inst_3_reg[23].ACLR
resetb => inst_3_reg[24].ACLR
resetb => inst_3_reg[25].ACLR
resetb => inst_3_reg[26].ACLR
resetb => inst_3_reg[27].ACLR
resetb => inst_3_reg[28].ACLR
resetb => inst_3_reg[29].ACLR
resetb => inst_3_reg[30].ACLR
resetb => inst_3_reg[31].ACLR
resetb => ifull_3_reg[0].ACLR
resetb => ifull_3_reg[1].ACLR
resetb => ifull_3_reg[2].ACLR
resetb => valid_3_reg.ACLR
resetb => pc_3_reg[1].ACLR
resetb => pc_3_reg[2].ACLR
resetb => pc_3_reg[3].ACLR
resetb => pc_3_reg[4].ACLR
resetb => pc_3_reg[5].ACLR
resetb => pc_3_reg[6].ACLR
resetb => pc_3_reg[7].ACLR
resetb => pc_3_reg[8].ACLR
resetb => pc_3_reg[9].PRESET
resetb => pc_3_reg[10].ACLR
resetb => pc_3_reg[11].ACLR
resetb => pc_3_reg[12].ACLR
resetb => pc_3_reg[13].ACLR
resetb => pc_3_reg[14].ACLR
resetb => pc_3_reg[15].ACLR
resetb => pc_3_reg[16].ACLR
resetb => pc_3_reg[17].ACLR
resetb => pc_3_reg[18].ACLR
resetb => pc_3_reg[19].ACLR
resetb => pc_3_reg[20].ACLR
resetb => pc_3_reg[21].ACLR
resetb => pc_3_reg[22].ACLR
resetb => pc_3_reg[23].ACLR
resetb => pc_3_reg[24].ACLR
resetb => pc_3_reg[25].ACLR
resetb => pc_3_reg[26].ACLR
resetb => pc_3_reg[27].ACLR
resetb => pc_3_reg[28].ACLR
resetb => pc_3_reg[29].ACLR
resetb => pc_3_reg[30].ACLR
resetb => pc_3_reg[31].ACLR
resetb => valid_4_reg.ACLR
resetb => rs2z_4_reg.ACLR
resetb => rs2by_4_reg.ACLR
resetb => rs2_4_reg[0].ACLR
resetb => rs2_4_reg[1].ACLR
resetb => rs2_4_reg[2].ACLR
resetb => rs2_4_reg[3].ACLR
resetb => rs2_4_reg[4].ACLR
resetb => rs1z_4_reg.ACLR
resetb => rs1by_4_reg.ACLR
resetb => rs1_4_reg[0].ACLR
resetb => rs1_4_reg[1].ACLR
resetb => rs1_4_reg[2].ACLR
resetb => rs1_4_reg[3].ACLR
resetb => rs1_4_reg[4].ACLR
resetb => rd_4_reg[0].ACLR
resetb => rd_4_reg[1].ACLR
resetb => rd_4_reg[2].ACLR
resetb => rd_4_reg[3].ACLR
resetb => rd_4_reg[4].ACLR
resetb => pc_4_reg[1].ACLR
resetb => pc_4_reg[2].ACLR
resetb => pc_4_reg[3].ACLR
resetb => pc_4_reg[4].ACLR
resetb => pc_4_reg[5].ACLR
resetb => pc_4_reg[6].ACLR
resetb => pc_4_reg[7].ACLR
resetb => pc_4_reg[8].ACLR
resetb => pc_4_reg[9].PRESET
resetb => pc_4_reg[10].ACLR
resetb => pc_4_reg[11].ACLR
resetb => pc_4_reg[12].ACLR
resetb => pc_4_reg[13].ACLR
resetb => pc_4_reg[14].ACLR
resetb => pc_4_reg[15].ACLR
resetb => pc_4_reg[16].ACLR
resetb => pc_4_reg[17].ACLR
resetb => pc_4_reg[18].ACLR
resetb => pc_4_reg[19].ACLR
resetb => pc_4_reg[20].ACLR
resetb => pc_4_reg[21].ACLR
resetb => pc_4_reg[22].ACLR
resetb => pc_4_reg[23].ACLR
resetb => pc_4_reg[24].ACLR
resetb => pc_4_reg[25].ACLR
resetb => pc_4_reg[26].ACLR
resetb => pc_4_reg[27].ACLR
resetb => pc_4_reg[28].ACLR
resetb => pc_4_reg[29].ACLR
resetb => pc_4_reg[30].ACLR
resetb => pc_4_reg[31].ACLR
resetb => opc_4_reg[0].ACLR
resetb => opc_4_reg[1].ACLR
resetb => opc_4_reg[2].ACLR
resetb => opc_4_reg[3].ACLR
resetb => opc_4_reg[4].ACLR
resetb => opc_4_reg[5].ACLR
resetb => opc_4_reg[6].ACLR
resetb => opc_4_reg[7].ACLR
resetb => imm_4_reg[0].ACLR
resetb => imm_4_reg[1].ACLR
resetb => imm_4_reg[2].ACLR
resetb => imm_4_reg[3].ACLR
resetb => imm_4_reg[4].ACLR
resetb => imm_4_reg[5].ACLR
resetb => imm_4_reg[6].ACLR
resetb => imm_4_reg[7].ACLR
resetb => imm_4_reg[8].ACLR
resetb => imm_4_reg[9].ACLR
resetb => imm_4_reg[10].ACLR
resetb => imm_4_reg[11].ACLR
resetb => imm_4_reg[12].ACLR
resetb => imm_4_reg[13].ACLR
resetb => imm_4_reg[14].ACLR
resetb => imm_4_reg[15].ACLR
resetb => imm_4_reg[16].ACLR
resetb => imm_4_reg[17].ACLR
resetb => imm_4_reg[18].ACLR
resetb => imm_4_reg[19].ACLR
resetb => imm_4_reg[20].ACLR
resetb => imm_4_reg[21].ACLR
resetb => imm_4_reg[22].ACLR
resetb => imm_4_reg[23].ACLR
resetb => imm_4_reg[24].ACLR
resetb => imm_4_reg[25].ACLR
resetb => imm_4_reg[26].ACLR
resetb => imm_4_reg[27].ACLR
resetb => imm_4_reg[28].ACLR
resetb => imm_4_reg[29].ACLR
resetb => imm_4_reg[30].ACLR
resetb => imm_4_reg[31].ACLR
resetb => dst_6d_data[0].ACLR
resetb => dst_6d_data[1].ACLR
resetb => dst_6d_data[2].ACLR
resetb => dst_6d_data[3].ACLR
resetb => dst_6d_data[4].ACLR
resetb => dst_6d_data[5].ACLR
resetb => dst_6d_data[6].ACLR
resetb => dst_6d_data[7].ACLR
resetb => dst_6d_data[8].ACLR
resetb => dst_6d_data[9].ACLR
resetb => dst_6d_data[10].ACLR
resetb => dst_6d_data[11].ACLR
resetb => dst_6d_data[12].ACLR
resetb => dst_6d_data[13].ACLR
resetb => dst_6d_data[14].ACLR
resetb => dst_6d_data[15].ACLR
resetb => dst_6d_data[16].ACLR
resetb => dst_6d_data[17].ACLR
resetb => dst_6d_data[18].ACLR
resetb => dst_6d_data[19].ACLR
resetb => dst_6d_data[20].ACLR
resetb => dst_6d_data[21].ACLR
resetb => dst_6d_data[22].ACLR
resetb => dst_6d_data[23].ACLR
resetb => dst_6d_data[24].ACLR
resetb => dst_6d_data[25].ACLR
resetb => dst_6d_data[26].ACLR
resetb => dst_6d_data[27].ACLR
resetb => dst_6d_data[28].ACLR
resetb => dst_6d_data[29].ACLR
resetb => dst_6d_data[30].ACLR
resetb => dst_6d_data[31].ACLR
resetb => ss_reg.ACLR
resetb => dbg_int.ACLR
resetb => wreg_5_reg.ACLR
resetb => valid_5_reg.ACLR
resetb => wfi_5_reg.ACLR
resetb => trap_5_reg.ACLR
resetb => st_5_reg.ACLR
resetb => sr_5_reg.ACLR
resetb => sltu_5_reg.ACLR
resetb => slt_5_reg.ACLR
resetb => sl_5_reg.ACLR
resetb => src2_5_reg[0].ACLR
resetb => src2_5_reg[1].ACLR
resetb => src2_5_reg[2].ACLR
resetb => src2_5_reg[3].ACLR
resetb => src2_5_reg[4].ACLR
resetb => src2_5_reg[5].ACLR
resetb => src2_5_reg[6].ACLR
resetb => src2_5_reg[7].ACLR
resetb => src2_5_reg[8].ACLR
resetb => src2_5_reg[9].ACLR
resetb => src2_5_reg[10].ACLR
resetb => src2_5_reg[11].ACLR
resetb => src2_5_reg[12].ACLR
resetb => src2_5_reg[13].ACLR
resetb => src2_5_reg[14].ACLR
resetb => src2_5_reg[15].ACLR
resetb => src2_5_reg[16].ACLR
resetb => src2_5_reg[17].ACLR
resetb => src2_5_reg[18].ACLR
resetb => src2_5_reg[19].ACLR
resetb => src2_5_reg[20].ACLR
resetb => src2_5_reg[21].ACLR
resetb => src2_5_reg[22].ACLR
resetb => src2_5_reg[23].ACLR
resetb => src2_5_reg[24].ACLR
resetb => src2_5_reg[25].ACLR
resetb => src2_5_reg[26].ACLR
resetb => src2_5_reg[27].ACLR
resetb => src2_5_reg[28].ACLR
resetb => src2_5_reg[29].ACLR
resetb => src2_5_reg[30].ACLR
resetb => src2_5_reg[31].ACLR
resetb => src1_5_reg[0].ACLR
resetb => src1_5_reg[1].ACLR
resetb => src1_5_reg[2].ACLR
resetb => src1_5_reg[3].ACLR
resetb => src1_5_reg[4].ACLR
resetb => src1_5_reg[5].ACLR
resetb => src1_5_reg[6].ACLR
resetb => src1_5_reg[7].ACLR
resetb => src1_5_reg[8].ACLR
resetb => src1_5_reg[9].ACLR
resetb => src1_5_reg[10].ACLR
resetb => src1_5_reg[11].ACLR
resetb => src1_5_reg[12].ACLR
resetb => src1_5_reg[13].ACLR
resetb => src1_5_reg[14].ACLR
resetb => src1_5_reg[15].ACLR
resetb => src1_5_reg[16].ACLR
resetb => src1_5_reg[17].ACLR
resetb => src1_5_reg[18].ACLR
resetb => src1_5_reg[19].ACLR
resetb => src1_5_reg[20].ACLR
resetb => src1_5_reg[21].ACLR
resetb => src1_5_reg[22].ACLR
resetb => src1_5_reg[23].ACLR
resetb => src1_5_reg[24].ACLR
resetb => src1_5_reg[25].ACLR
resetb => src1_5_reg[26].ACLR
resetb => src1_5_reg[27].ACLR
resetb => src1_5_reg[28].ACLR
resetb => src1_5_reg[29].ACLR
resetb => src1_5_reg[30].ACLR
resetb => src1_5_reg[31].ACLR
resetb => shfti_5_reg.ACLR
resetb => shftd_5_reg.ACLR
resetb => shfl_5_reg.ACLR
resetb => sbext_5_reg.ACLR
resetb => rs1_5_reg[0].ACLR
resetb => rs1_5_reg[1].ACLR
resetb => rs1_5_reg[2].ACLR
resetb => rs1_5_reg[3].ACLR
resetb => rs1_5_reg[4].ACLR
resetb => ror_5_reg.ACLR
resetb => rol_5_reg.ACLR
resetb => rd_5_reg[0].ACLR
resetb => rd_5_reg[1].ACLR
resetb => rd_5_reg[2].ACLR
resetb => rd_5_reg[3].ACLR
resetb => rd_5_reg[4].ACLR
resetb => pc_5_reg[1].ACLR
resetb => pc_5_reg[2].ACLR
resetb => pc_5_reg[3].ACLR
resetb => pc_5_reg[4].ACLR
resetb => pc_5_reg[5].ACLR
resetb => pc_5_reg[6].ACLR
resetb => pc_5_reg[7].ACLR
resetb => pc_5_reg[8].ACLR
resetb => pc_5_reg[9].PRESET
resetb => pc_5_reg[10].ACLR
resetb => pc_5_reg[11].ACLR
resetb => pc_5_reg[12].ACLR
resetb => pc_5_reg[13].ACLR
resetb => pc_5_reg[14].ACLR
resetb => pc_5_reg[15].ACLR
resetb => pc_5_reg[16].ACLR
resetb => pc_5_reg[17].ACLR
resetb => pc_5_reg[18].ACLR
resetb => pc_5_reg[19].ACLR
resetb => pc_5_reg[20].ACLR
resetb => pc_5_reg[21].ACLR
resetb => pc_5_reg[22].ACLR
resetb => pc_5_reg[23].ACLR
resetb => pc_5_reg[24].ACLR
resetb => pc_5_reg[25].ACLR
resetb => pc_5_reg[26].ACLR
resetb => pc_5_reg[27].ACLR
resetb => pc_5_reg[28].ACLR
resetb => pc_5_reg[29].ACLR
resetb => pc_5_reg[30].ACLR
resetb => pc_5_reg[31].ACLR
resetb => pack_5_reg.ACLR
resetb => opc_5_reg[5].ACLR
resetb => opc_5_reg[6].ACLR
resetb => opc_5_reg[7].ACLR
resetb => nmi_5_reg.ACLR
resetb => mli_5_reg[0].ACLR
resetb => mli_5_reg[1].ACLR
resetb => mli_5_reg[2].ACLR
resetb => mli_5_reg[3].ACLR
resetb => mli_5_reg[4].ACLR
resetb => mli_5_reg[5].ACLR
resetb => mli_5_reg[6].ACLR
resetb => ld_5_reg.ACLR
resetb => jal_5_reg.ACLR
resetb => irq_5_reg[0].ACLR
resetb => irq_5_reg[1].ACLR
resetb => irq_5_reg[2].ACLR
resetb => irq_5_reg[3].ACLR
resetb => irq_5_reg[4].ACLR
resetb => irq_5_reg[5].ACLR
resetb => invb_5_reg.ACLR
resetb => imm_5_reg[0].ACLR
resetb => imm_5_reg[1].ACLR
resetb => imm_5_reg[2].ACLR
resetb => imm_5_reg[3].ACLR
resetb => imm_5_reg[4].ACLR
resetb => imm_5_reg[5].ACLR
resetb => imm_5_reg[6].ACLR
resetb => imm_5_reg[7].ACLR
resetb => imm_5_reg[8].ACLR
resetb => imm_5_reg[9].ACLR
resetb => imm_5_reg[10].ACLR
resetb => imm_5_reg[11].ACLR
resetb => imm_5_reg[12].ACLR
resetb => imm_5_reg[13].ACLR
resetb => imm_5_reg[14].ACLR
resetb => imm_5_reg[15].ACLR
resetb => imm_5_reg[16].ACLR
resetb => imm_5_reg[17].ACLR
resetb => imm_5_reg[18].ACLR
resetb => imm_5_reg[19].ACLR
resetb => imm_5_reg[20].ACLR
resetb => imm_5_reg[21].ACLR
resetb => imm_5_reg[22].ACLR
resetb => imm_5_reg[23].ACLR
resetb => imm_5_reg[24].ACLR
resetb => imm_5_reg[25].ACLR
resetb => imm_5_reg[26].ACLR
resetb => imm_5_reg[27].ACLR
resetb => imm_5_reg[28].ACLR
resetb => imm_5_reg[29].ACLR
resetb => imm_5_reg[30].ACLR
resetb => imm_5_reg[31].ACLR
resetb => flush_5_reg.ACLR
resetb => eret_5_reg.ACLR
resetb => ecall_5_reg.ACLR
resetb => ebrk_5_reg.ACLR
resetb => dret_5_reg.ACLR
resetb => dbg_5_reg[0].ACLR
resetb => dbg_5_reg[1].ACLR
resetb => dbg_5_reg[2].ACLR
resetb => csrop_5_reg[0].ACLR
resetb => csrop_5_reg[1].ACLR
resetb => csrop_5_reg[2].ACLR
resetb => csrop_5_reg[3].ACLR
resetb => csrop_5_reg[4].ACLR
resetb => br_5_reg[0].ACLR
resetb => br_5_reg[1].ACLR
resetb => br_5_reg[2].ACLR
resetb => br_5_reg[3].ACLR
resetb => br_5_reg[4].ACLR
resetb => br_5_reg[5].ACLR
resetb => bits_5_reg.ACLR
resetb => amo_5_reg.ACLR
resetb => altb_5_reg.ACLR
resetb => alta_5_reg.ACLR
resetb => a_xor_5_reg.ACLR
resetb => a_tst_5_reg.ACLR
resetb => a_or_5_reg.ACLR
resetb => a_ext_5_reg.ACLR
resetb => a_bin_5_reg.ACLR
resetb => a_and_5_reg.ACLR
resetb => a_ain_5_reg.ACLR
resetb => a_add_5_reg.ACLR
resetb => wreg_6_reg.ACLR
resetb => valid_6_reg.ACLR
resetb => s5byp2_reg.ACLR
resetb => s5byp1_reg.ACLR
resetb => s4byp2_reg.ACLR
resetb => s4byp1_reg.ACLR
resetb => rs1nz_6_reg.ACLR
resetb => retire_6_reg.ACLR
resetb => rd_6_reg[0].ACLR
resetb => rd_6_reg[1].ACLR
resetb => rd_6_reg[2].ACLR
resetb => rd_6_reg[3].ACLR
resetb => rd_6_reg[4].ACLR
resetb => ld_6_reg.ACLR
resetb => jal_6_reg.ACLR
resetb => imm_6_reg[0].ACLR
resetb => imm_6_reg[1].ACLR
resetb => imm_6_reg[2].ACLR
resetb => imm_6_reg[3].ACLR
resetb => imm_6_reg[4].ACLR
resetb => imm_6_reg[5].ACLR
resetb => imm_6_reg[6].ACLR
resetb => imm_6_reg[7].ACLR
resetb => imm_6_reg[8].ACLR
resetb => imm_6_reg[9].ACLR
resetb => imm_6_reg[10].ACLR
resetb => imm_6_reg[11].ACLR
resetb => csrop_6_reg[0].ACLR
resetb => csrop_6_reg[1].ACLR
resetb => csrop_6_reg[2].ACLR
resetb => csrop_6_reg[4].ACLR
resetb => csrmod_6_reg[0].ACLR
resetb => csrmod_6_reg[1].ACLR
resetb => csrmod_6_reg[2].ACLR
resetb => csrmod_6_reg[3].ACLR
resetb => csrmod_6_reg[4].ACLR
resetb => csrmod_6_reg[5].ACLR
resetb => csrmod_6_reg[6].ACLR
resetb => csrmod_6_reg[7].ACLR
resetb => csrmod_6_reg[8].ACLR
resetb => csrmod_6_reg[9].ACLR
resetb => csrmod_6_reg[10].ACLR
resetb => csrmod_6_reg[11].ACLR
resetb => csrmod_6_reg[12].ACLR
resetb => csrmod_6_reg[13].ACLR
resetb => csrmod_6_reg[14].ACLR
resetb => csrmod_6_reg[15].ACLR
resetb => csrmod_6_reg[16].ACLR
resetb => csrmod_6_reg[17].ACLR
resetb => csrmod_6_reg[18].ACLR
resetb => csrmod_6_reg[19].ACLR
resetb => csrmod_6_reg[20].ACLR
resetb => csrmod_6_reg[21].ACLR
resetb => csrmod_6_reg[22].ACLR
resetb => csrmod_6_reg[23].ACLR
resetb => csrmod_6_reg[24].ACLR
resetb => csrmod_6_reg[25].ACLR
resetb => csrmod_6_reg[26].ACLR
resetb => csrmod_6_reg[27].ACLR
resetb => csrmod_6_reg[28].ACLR
resetb => csrmod_6_reg[29].ACLR
resetb => csrmod_6_reg[30].ACLR
resetb => csrmod_6_reg[31].ACLR
resetb => amo_6_reg.ACLR
resetb => alu_6_reg[0].ACLR
resetb => alu_6_reg[1].ACLR
resetb => alu_6_reg[2].ACLR
resetb => alu_6_reg[3].ACLR
resetb => alu_6_reg[4].ACLR
resetb => alu_6_reg[5].ACLR
resetb => alu_6_reg[6].ACLR
resetb => alu_6_reg[7].ACLR
resetb => alu_6_reg[8].ACLR
resetb => alu_6_reg[9].ACLR
resetb => alu_6_reg[10].ACLR
resetb => alu_6_reg[11].ACLR
resetb => alu_6_reg[12].ACLR
resetb => alu_6_reg[13].ACLR
resetb => alu_6_reg[14].ACLR
resetb => alu_6_reg[15].ACLR
resetb => alu_6_reg[16].ACLR
resetb => alu_6_reg[17].ACLR
resetb => alu_6_reg[18].ACLR
resetb => alu_6_reg[19].ACLR
resetb => alu_6_reg[20].ACLR
resetb => alu_6_reg[21].ACLR
resetb => alu_6_reg[22].ACLR
resetb => alu_6_reg[23].ACLR
resetb => alu_6_reg[24].ACLR
resetb => alu_6_reg[25].ACLR
resetb => alu_6_reg[26].ACLR
resetb => alu_6_reg[27].ACLR
resetb => alu_6_reg[28].ACLR
resetb => alu_6_reg[29].ACLR
resetb => alu_6_reg[30].ACLR
resetb => alu_6_reg[31].ACLR
step_reg => ss_reg.IN1
vmode_reg[0] => Equal51.IN1
vmode_reg[1] => Equal51.IN0


|top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR
csr_idata[0] <= Selector32.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[1] <= Selector31.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[2] <= Selector30.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[3] <= Selector29.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[4] <= Selector28.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[5] <= Selector27.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[6] <= Selector26.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[7] <= Selector25.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[8] <= Selector24.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[9] <= Selector23.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[10] <= Selector22.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[11] <= Selector21.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[12] <= Selector20.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[13] <= Selector19.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[14] <= Selector18.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[15] <= Selector17.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[16] <= Selector16.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[17] <= Selector15.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[18] <= Selector14.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[19] <= Selector13.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[20] <= Selector12.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[21] <= Selector11.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[22] <= Selector10.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[23] <= Selector9.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[24] <= Selector8.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[25] <= Selector7.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[26] <= Selector6.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[27] <= Selector5.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[28] <= Selector4.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[29] <= Selector3.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[30] <= Selector2.DB_MAX_OUTPUT_PORT_TYPE
csr_idata[31] <= Selector1.DB_MAX_OUTPUT_PORT_TYPE
csr_ok_int <= Selector0.DB_MAX_OUTPUT_PORT_TYPE
cycle_ov <= <GND>
ebrkd_reg <= ebrkd_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
instret_ov <= <GND>
meie_reg <= meie_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
mie_reg <= mie_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[0] <= mlie_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[1] <= mlie_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[2] <= mlie_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[3] <= mlie_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[4] <= mlie_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[5] <= mlie_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[6] <= mlie_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[7] <= mlie_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[8] <= mlie_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[9] <= mlie_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[10] <= mlie_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[11] <= mlie_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[12] <= mlie_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[13] <= mlie_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[14] <= mlie_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlie_reg[15] <= mlie_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
msie_reg <= msie_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtie_reg <= mtie_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[2] <= mtvec_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[3] <= mtvec_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[4] <= mtvec_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[5] <= mtvec_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[6] <= mtvec_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[7] <= mtvec_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[8] <= mtvec_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[9] <= mtvec_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[10] <= mtvec_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[11] <= mtvec_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[12] <= mtvec_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[13] <= mtvec_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[14] <= mtvec_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[15] <= mtvec_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[16] <= mtvec_reg[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[17] <= mtvec_reg[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[18] <= mtvec_reg[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[19] <= mtvec_reg[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[20] <= mtvec_reg[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[21] <= mtvec_reg[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[22] <= mtvec_reg[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[23] <= mtvec_reg[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[24] <= mtvec_reg[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[25] <= mtvec_reg[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[26] <= mtvec_reg[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[27] <= mtvec_reg[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[28] <= mtvec_reg[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[29] <= mtvec_reg[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[30] <= mtvec_reg[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtvec_reg[31] <= mtvec_reg[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
step_reg <= step_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
timer_en <= timer_en.DB_MAX_OUTPUT_PORT_TYPE
vmode_reg[0] <= vmode_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vmode_reg[1] <= vmode_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk => dscratch1_reg[0].CLK
clk => dscratch1_reg[1].CLK
clk => dscratch1_reg[2].CLK
clk => dscratch1_reg[3].CLK
clk => dscratch1_reg[4].CLK
clk => dscratch1_reg[5].CLK
clk => dscratch1_reg[6].CLK
clk => dscratch1_reg[7].CLK
clk => dscratch1_reg[8].CLK
clk => dscratch1_reg[9].CLK
clk => dscratch1_reg[10].CLK
clk => dscratch1_reg[11].CLK
clk => dscratch1_reg[12].CLK
clk => dscratch1_reg[13].CLK
clk => dscratch1_reg[14].CLK
clk => dscratch1_reg[15].CLK
clk => dscratch1_reg[16].CLK
clk => dscratch1_reg[17].CLK
clk => dscratch1_reg[18].CLK
clk => dscratch1_reg[19].CLK
clk => dscratch1_reg[20].CLK
clk => dscratch1_reg[21].CLK
clk => dscratch1_reg[22].CLK
clk => dscratch1_reg[23].CLK
clk => dscratch1_reg[24].CLK
clk => dscratch1_reg[25].CLK
clk => dscratch1_reg[26].CLK
clk => dscratch1_reg[27].CLK
clk => dscratch1_reg[28].CLK
clk => dscratch1_reg[29].CLK
clk => dscratch1_reg[30].CLK
clk => dscratch1_reg[31].CLK
clk => dscratch0_reg[0].CLK
clk => dscratch0_reg[1].CLK
clk => dscratch0_reg[2].CLK
clk => dscratch0_reg[3].CLK
clk => dscratch0_reg[4].CLK
clk => dscratch0_reg[5].CLK
clk => dscratch0_reg[6].CLK
clk => dscratch0_reg[7].CLK
clk => dscratch0_reg[8].CLK
clk => dscratch0_reg[9].CLK
clk => dscratch0_reg[10].CLK
clk => dscratch0_reg[11].CLK
clk => dscratch0_reg[12].CLK
clk => dscratch0_reg[13].CLK
clk => dscratch0_reg[14].CLK
clk => dscratch0_reg[15].CLK
clk => dscratch0_reg[16].CLK
clk => dscratch0_reg[17].CLK
clk => dscratch0_reg[18].CLK
clk => dscratch0_reg[19].CLK
clk => dscratch0_reg[20].CLK
clk => dscratch0_reg[21].CLK
clk => dscratch0_reg[22].CLK
clk => dscratch0_reg[23].CLK
clk => dscratch0_reg[24].CLK
clk => dscratch0_reg[25].CLK
clk => dscratch0_reg[26].CLK
clk => dscratch0_reg[27].CLK
clk => dscratch0_reg[28].CLK
clk => dscratch0_reg[29].CLK
clk => dscratch0_reg[30].CLK
clk => dscratch0_reg[31].CLK
clk => step_reg~reg0.CLK
clk => stopt_reg.CLK
clk => stopc_reg.CLK
clk => ebrkd_reg~reg0.CLK
clk => vmode_reg[0]~reg0.CLK
clk => vmode_reg[1]~reg0.CLK
clk => mtvec_reg[2]~reg0.CLK
clk => mtvec_reg[3]~reg0.CLK
clk => mtvec_reg[4]~reg0.CLK
clk => mtvec_reg[5]~reg0.CLK
clk => mtvec_reg[6]~reg0.CLK
clk => mtvec_reg[7]~reg0.CLK
clk => mtvec_reg[8]~reg0.CLK
clk => mtvec_reg[9]~reg0.CLK
clk => mtvec_reg[10]~reg0.CLK
clk => mtvec_reg[11]~reg0.CLK
clk => mtvec_reg[12]~reg0.CLK
clk => mtvec_reg[13]~reg0.CLK
clk => mtvec_reg[14]~reg0.CLK
clk => mtvec_reg[15]~reg0.CLK
clk => mtvec_reg[16]~reg0.CLK
clk => mtvec_reg[17]~reg0.CLK
clk => mtvec_reg[18]~reg0.CLK
clk => mtvec_reg[19]~reg0.CLK
clk => mtvec_reg[20]~reg0.CLK
clk => mtvec_reg[21]~reg0.CLK
clk => mtvec_reg[22]~reg0.CLK
clk => mtvec_reg[23]~reg0.CLK
clk => mtvec_reg[24]~reg0.CLK
clk => mtvec_reg[25]~reg0.CLK
clk => mtvec_reg[26]~reg0.CLK
clk => mtvec_reg[27]~reg0.CLK
clk => mtvec_reg[28]~reg0.CLK
clk => mtvec_reg[29]~reg0.CLK
clk => mtvec_reg[30]~reg0.CLK
clk => mtvec_reg[31]~reg0.CLK
clk => mscratch_reg[0].CLK
clk => mscratch_reg[1].CLK
clk => mscratch_reg[2].CLK
clk => mscratch_reg[3].CLK
clk => mscratch_reg[4].CLK
clk => mscratch_reg[5].CLK
clk => mscratch_reg[6].CLK
clk => mscratch_reg[7].CLK
clk => mscratch_reg[8].CLK
clk => mscratch_reg[9].CLK
clk => mscratch_reg[10].CLK
clk => mscratch_reg[11].CLK
clk => mscratch_reg[12].CLK
clk => mscratch_reg[13].CLK
clk => mscratch_reg[14].CLK
clk => mscratch_reg[15].CLK
clk => mscratch_reg[16].CLK
clk => mscratch_reg[17].CLK
clk => mscratch_reg[18].CLK
clk => mscratch_reg[19].CLK
clk => mscratch_reg[20].CLK
clk => mscratch_reg[21].CLK
clk => mscratch_reg[22].CLK
clk => mscratch_reg[23].CLK
clk => mscratch_reg[24].CLK
clk => mscratch_reg[25].CLK
clk => mscratch_reg[26].CLK
clk => mscratch_reg[27].CLK
clk => mscratch_reg[28].CLK
clk => mscratch_reg[29].CLK
clk => mscratch_reg[30].CLK
clk => mscratch_reg[31].CLK
clk => mtie_reg~reg0.CLK
clk => msie_reg~reg0.CLK
clk => meie_reg~reg0.CLK
clk => mlie_reg[0]~reg0.CLK
clk => mlie_reg[1]~reg0.CLK
clk => mlie_reg[2]~reg0.CLK
clk => mlie_reg[3]~reg0.CLK
clk => mlie_reg[4]~reg0.CLK
clk => mlie_reg[5]~reg0.CLK
clk => mlie_reg[6]~reg0.CLK
clk => mlie_reg[7]~reg0.CLK
clk => mlie_reg[8]~reg0.CLK
clk => mlie_reg[9]~reg0.CLK
clk => mlie_reg[10]~reg0.CLK
clk => mlie_reg[11]~reg0.CLK
clk => mlie_reg[12]~reg0.CLK
clk => mlie_reg[13]~reg0.CLK
clk => mlie_reg[14]~reg0.CLK
clk => mlie_reg[15]~reg0.CLK
clk => mpie_reg.CLK
clk => mie_reg~reg0.CLK
clk => mirinh_reg.CLK
clk => mcyinh_reg.CLK
csr_achk[0] => Equal0.IN23
csr_achk[0] => Equal1.IN23
csr_achk[0] => Equal2.IN23
csr_achk[0] => Equal3.IN23
csr_achk[0] => Equal4.IN23
csr_achk[0] => Equal5.IN23
csr_achk[0] => Equal6.IN23
csr_achk[0] => Equal7.IN23
csr_achk[0] => Equal8.IN23
csr_achk[0] => Equal9.IN23
csr_achk[0] => Equal10.IN23
csr_achk[0] => Equal11.IN23
csr_achk[0] => Equal12.IN23
csr_achk[0] => Equal13.IN23
csr_achk[0] => Equal14.IN23
csr_achk[0] => Equal15.IN23
csr_achk[0] => Equal16.IN23
csr_achk[0] => Equal17.IN23
csr_achk[0] => Equal18.IN23
csr_achk[0] => Equal19.IN23
csr_achk[1] => Equal0.IN22
csr_achk[1] => Equal1.IN22
csr_achk[1] => Equal2.IN22
csr_achk[1] => Equal3.IN22
csr_achk[1] => Equal4.IN22
csr_achk[1] => Equal5.IN22
csr_achk[1] => Equal6.IN22
csr_achk[1] => Equal7.IN22
csr_achk[1] => Equal8.IN22
csr_achk[1] => Equal9.IN22
csr_achk[1] => Equal10.IN22
csr_achk[1] => Equal11.IN22
csr_achk[1] => Equal12.IN22
csr_achk[1] => Equal13.IN22
csr_achk[1] => Equal14.IN22
csr_achk[1] => Equal15.IN22
csr_achk[1] => Equal16.IN22
csr_achk[1] => Equal17.IN22
csr_achk[1] => Equal18.IN22
csr_achk[1] => Equal19.IN22
csr_achk[2] => Equal0.IN21
csr_achk[2] => Equal1.IN21
csr_achk[2] => Equal2.IN21
csr_achk[2] => Equal3.IN21
csr_achk[2] => Equal4.IN21
csr_achk[2] => Equal5.IN21
csr_achk[2] => Equal6.IN21
csr_achk[2] => Equal7.IN21
csr_achk[2] => Equal8.IN21
csr_achk[2] => Equal9.IN21
csr_achk[2] => Equal10.IN21
csr_achk[2] => Equal11.IN21
csr_achk[2] => Equal12.IN21
csr_achk[2] => Equal13.IN21
csr_achk[2] => Equal14.IN21
csr_achk[2] => Equal15.IN21
csr_achk[2] => Equal16.IN21
csr_achk[2] => Equal17.IN21
csr_achk[2] => Equal18.IN21
csr_achk[2] => Equal19.IN21
csr_achk[3] => Equal0.IN20
csr_achk[3] => Equal1.IN20
csr_achk[3] => Equal2.IN20
csr_achk[3] => Equal3.IN20
csr_achk[3] => Equal4.IN20
csr_achk[3] => Equal5.IN20
csr_achk[3] => Equal6.IN20
csr_achk[3] => Equal7.IN20
csr_achk[3] => Equal8.IN20
csr_achk[3] => Equal9.IN20
csr_achk[3] => Equal10.IN20
csr_achk[3] => Equal11.IN20
csr_achk[3] => Equal12.IN20
csr_achk[3] => Equal13.IN20
csr_achk[3] => Equal14.IN20
csr_achk[3] => Equal15.IN20
csr_achk[3] => Equal16.IN20
csr_achk[3] => Equal17.IN20
csr_achk[3] => Equal18.IN20
csr_achk[3] => Equal19.IN20
csr_achk[4] => Equal0.IN19
csr_achk[4] => Equal1.IN19
csr_achk[4] => Equal2.IN19
csr_achk[4] => Equal3.IN19
csr_achk[4] => Equal4.IN19
csr_achk[4] => Equal5.IN19
csr_achk[4] => Equal6.IN19
csr_achk[4] => Equal7.IN19
csr_achk[4] => Equal8.IN19
csr_achk[4] => Equal9.IN19
csr_achk[4] => Equal10.IN19
csr_achk[4] => Equal11.IN19
csr_achk[4] => Equal12.IN19
csr_achk[4] => Equal13.IN19
csr_achk[4] => Equal14.IN19
csr_achk[4] => Equal15.IN19
csr_achk[4] => Equal16.IN19
csr_achk[4] => Equal17.IN19
csr_achk[4] => Equal18.IN19
csr_achk[4] => Equal19.IN19
csr_achk[5] => Equal0.IN18
csr_achk[5] => Equal1.IN18
csr_achk[5] => Equal2.IN18
csr_achk[5] => Equal3.IN18
csr_achk[5] => Equal4.IN18
csr_achk[5] => Equal5.IN18
csr_achk[5] => Equal6.IN18
csr_achk[5] => Equal7.IN18
csr_achk[5] => Equal8.IN18
csr_achk[5] => Equal9.IN18
csr_achk[5] => Equal10.IN18
csr_achk[5] => Equal11.IN18
csr_achk[5] => Equal12.IN18
csr_achk[5] => Equal13.IN18
csr_achk[5] => Equal14.IN18
csr_achk[5] => Equal15.IN18
csr_achk[5] => Equal16.IN18
csr_achk[5] => Equal17.IN18
csr_achk[5] => Equal18.IN18
csr_achk[5] => Equal19.IN18
csr_achk[6] => Equal0.IN17
csr_achk[6] => Equal1.IN17
csr_achk[6] => Equal2.IN17
csr_achk[6] => Equal3.IN17
csr_achk[6] => Equal4.IN17
csr_achk[6] => Equal5.IN17
csr_achk[6] => Equal6.IN17
csr_achk[6] => Equal7.IN17
csr_achk[6] => Equal8.IN17
csr_achk[6] => Equal9.IN17
csr_achk[6] => Equal10.IN17
csr_achk[6] => Equal11.IN17
csr_achk[6] => Equal12.IN17
csr_achk[6] => Equal13.IN17
csr_achk[6] => Equal14.IN17
csr_achk[6] => Equal15.IN17
csr_achk[6] => Equal16.IN17
csr_achk[6] => Equal17.IN17
csr_achk[6] => Equal18.IN17
csr_achk[6] => Equal19.IN17
csr_achk[7] => Equal0.IN16
csr_achk[7] => Equal1.IN16
csr_achk[7] => Equal2.IN16
csr_achk[7] => Equal3.IN16
csr_achk[7] => Equal4.IN16
csr_achk[7] => Equal5.IN16
csr_achk[7] => Equal6.IN16
csr_achk[7] => Equal7.IN16
csr_achk[7] => Equal8.IN16
csr_achk[7] => Equal9.IN16
csr_achk[7] => Equal10.IN16
csr_achk[7] => Equal11.IN16
csr_achk[7] => Equal12.IN16
csr_achk[7] => Equal13.IN16
csr_achk[7] => Equal14.IN16
csr_achk[7] => Equal15.IN16
csr_achk[7] => Equal16.IN16
csr_achk[7] => Equal17.IN16
csr_achk[7] => Equal18.IN16
csr_achk[7] => Equal19.IN16
csr_achk[8] => Equal0.IN15
csr_achk[8] => Equal1.IN15
csr_achk[8] => Equal2.IN15
csr_achk[8] => Equal3.IN15
csr_achk[8] => Equal4.IN15
csr_achk[8] => Equal5.IN15
csr_achk[8] => Equal6.IN15
csr_achk[8] => Equal7.IN15
csr_achk[8] => Equal8.IN15
csr_achk[8] => Equal9.IN15
csr_achk[8] => Equal10.IN15
csr_achk[8] => Equal11.IN15
csr_achk[8] => Equal12.IN15
csr_achk[8] => Equal13.IN15
csr_achk[8] => Equal14.IN15
csr_achk[8] => Equal15.IN15
csr_achk[8] => Equal16.IN15
csr_achk[8] => Equal17.IN15
csr_achk[8] => Equal18.IN15
csr_achk[8] => Equal19.IN15
csr_achk[9] => Equal0.IN14
csr_achk[9] => Equal1.IN14
csr_achk[9] => Equal2.IN14
csr_achk[9] => Equal3.IN14
csr_achk[9] => Equal4.IN14
csr_achk[9] => Equal5.IN14
csr_achk[9] => Equal6.IN14
csr_achk[9] => Equal7.IN14
csr_achk[9] => Equal8.IN14
csr_achk[9] => Equal9.IN14
csr_achk[9] => Equal10.IN14
csr_achk[9] => Equal11.IN14
csr_achk[9] => Equal12.IN14
csr_achk[9] => Equal13.IN14
csr_achk[9] => Equal14.IN14
csr_achk[9] => Equal15.IN14
csr_achk[9] => Equal16.IN14
csr_achk[9] => Equal17.IN14
csr_achk[9] => Equal18.IN14
csr_achk[9] => Equal19.IN14
csr_achk[10] => Equal0.IN13
csr_achk[10] => Equal1.IN13
csr_achk[10] => Equal2.IN13
csr_achk[10] => Equal3.IN13
csr_achk[10] => Equal4.IN13
csr_achk[10] => Equal5.IN13
csr_achk[10] => Equal6.IN13
csr_achk[10] => Equal7.IN13
csr_achk[10] => Equal8.IN13
csr_achk[10] => Equal9.IN13
csr_achk[10] => Equal10.IN13
csr_achk[10] => Equal11.IN13
csr_achk[10] => Equal12.IN13
csr_achk[10] => Equal13.IN13
csr_achk[10] => Equal14.IN13
csr_achk[10] => Equal15.IN13
csr_achk[10] => Equal16.IN13
csr_achk[10] => Equal17.IN13
csr_achk[10] => Equal18.IN13
csr_achk[10] => Equal19.IN13
csr_achk[11] => Equal0.IN12
csr_achk[11] => Equal1.IN12
csr_achk[11] => Equal2.IN12
csr_achk[11] => Equal3.IN12
csr_achk[11] => Equal4.IN12
csr_achk[11] => Equal5.IN12
csr_achk[11] => Equal6.IN12
csr_achk[11] => Equal7.IN12
csr_achk[11] => Equal8.IN12
csr_achk[11] => Equal9.IN12
csr_achk[11] => Equal10.IN12
csr_achk[11] => Equal11.IN12
csr_achk[11] => Equal12.IN12
csr_achk[11] => Equal13.IN12
csr_achk[11] => Equal14.IN12
csr_achk[11] => Equal15.IN12
csr_achk[11] => Equal16.IN12
csr_achk[11] => Equal17.IN12
csr_achk[11] => Equal18.IN12
csr_achk[11] => Equal19.IN12
csr_addr[0] => Equal28.IN23
csr_addr[0] => Equal29.IN23
csr_addr[0] => Equal30.IN23
csr_addr[0] => Equal31.IN23
csr_addr[0] => Equal32.IN23
csr_addr[0] => Equal33.IN23
csr_addr[0] => Equal34.IN23
csr_addr[0] => Equal35.IN23
csr_addr[0] => Equal36.IN23
csr_addr[0] => Equal37.IN23
csr_addr[0] => Equal38.IN23
csr_addr[0] => Equal39.IN23
csr_addr[0] => Equal40.IN23
csr_addr[0] => Equal41.IN23
csr_addr[0] => Equal42.IN23
csr_addr[0] => Equal43.IN23
csr_addr[0] => Equal44.IN23
csr_addr[0] => Equal45.IN23
csr_addr[0] => Equal46.IN23
csr_addr[0] => Equal47.IN23
csr_addr[0] => Equal48.IN23
csr_addr[0] => Equal49.IN23
csr_addr[0] => Equal50.IN23
csr_addr[0] => Equal51.IN23
csr_addr[0] => Equal52.IN23
csr_addr[0] => Equal53.IN23
csr_addr[0] => Equal54.IN23
csr_addr[0] => Equal20.IN11
csr_addr[0] => Equal21.IN11
csr_addr[0] => Equal22.IN11
csr_addr[0] => Equal23.IN11
csr_addr[0] => Equal24.IN3
csr_addr[0] => Equal25.IN11
csr_addr[0] => Equal26.IN11
csr_addr[0] => Equal27.IN7
csr_addr[1] => Equal28.IN22
csr_addr[1] => Equal29.IN22
csr_addr[1] => Equal30.IN22
csr_addr[1] => Equal31.IN22
csr_addr[1] => Equal32.IN22
csr_addr[1] => Equal33.IN22
csr_addr[1] => Equal34.IN22
csr_addr[1] => Equal35.IN22
csr_addr[1] => Equal36.IN22
csr_addr[1] => Equal37.IN22
csr_addr[1] => Equal38.IN22
csr_addr[1] => Equal39.IN22
csr_addr[1] => Equal40.IN22
csr_addr[1] => Equal41.IN22
csr_addr[1] => Equal42.IN22
csr_addr[1] => Equal43.IN22
csr_addr[1] => Equal44.IN22
csr_addr[1] => Equal45.IN22
csr_addr[1] => Equal46.IN22
csr_addr[1] => Equal47.IN22
csr_addr[1] => Equal48.IN22
csr_addr[1] => Equal49.IN22
csr_addr[1] => Equal50.IN22
csr_addr[1] => Equal51.IN22
csr_addr[1] => Equal52.IN22
csr_addr[1] => Equal53.IN22
csr_addr[1] => Equal54.IN22
csr_addr[1] => Equal20.IN10
csr_addr[1] => Equal21.IN10
csr_addr[1] => Equal22.IN10
csr_addr[1] => Equal23.IN10
csr_addr[1] => Equal24.IN11
csr_addr[1] => Equal25.IN10
csr_addr[1] => Equal26.IN6
csr_addr[1] => Equal27.IN6
csr_addr[2] => Equal28.IN21
csr_addr[2] => Equal29.IN21
csr_addr[2] => Equal30.IN21
csr_addr[2] => Equal31.IN21
csr_addr[2] => Equal32.IN21
csr_addr[2] => Equal33.IN21
csr_addr[2] => Equal34.IN21
csr_addr[2] => Equal35.IN21
csr_addr[2] => Equal36.IN21
csr_addr[2] => Equal37.IN21
csr_addr[2] => Equal38.IN21
csr_addr[2] => Equal39.IN21
csr_addr[2] => Equal40.IN21
csr_addr[2] => Equal41.IN21
csr_addr[2] => Equal42.IN21
csr_addr[2] => Equal43.IN21
csr_addr[2] => Equal44.IN21
csr_addr[2] => Equal45.IN21
csr_addr[2] => Equal46.IN21
csr_addr[2] => Equal47.IN21
csr_addr[2] => Equal48.IN21
csr_addr[2] => Equal49.IN21
csr_addr[2] => Equal50.IN21
csr_addr[2] => Equal51.IN21
csr_addr[2] => Equal52.IN21
csr_addr[2] => Equal53.IN21
csr_addr[2] => Equal54.IN21
csr_addr[2] => Equal20.IN9
csr_addr[2] => Equal21.IN2
csr_addr[2] => Equal22.IN9
csr_addr[2] => Equal23.IN9
csr_addr[2] => Equal24.IN2
csr_addr[2] => Equal25.IN9
csr_addr[2] => Equal26.IN10
csr_addr[2] => Equal27.IN11
csr_addr[3] => Equal28.IN20
csr_addr[3] => Equal29.IN20
csr_addr[3] => Equal30.IN20
csr_addr[3] => Equal31.IN20
csr_addr[3] => Equal32.IN20
csr_addr[3] => Equal33.IN20
csr_addr[3] => Equal34.IN20
csr_addr[3] => Equal35.IN20
csr_addr[3] => Equal36.IN20
csr_addr[3] => Equal37.IN20
csr_addr[3] => Equal38.IN20
csr_addr[3] => Equal39.IN20
csr_addr[3] => Equal40.IN20
csr_addr[3] => Equal41.IN20
csr_addr[3] => Equal42.IN20
csr_addr[3] => Equal43.IN20
csr_addr[3] => Equal44.IN20
csr_addr[3] => Equal45.IN20
csr_addr[3] => Equal46.IN20
csr_addr[3] => Equal47.IN20
csr_addr[3] => Equal48.IN20
csr_addr[3] => Equal49.IN20
csr_addr[3] => Equal50.IN20
csr_addr[3] => Equal51.IN20
csr_addr[3] => Equal52.IN20
csr_addr[3] => Equal53.IN20
csr_addr[3] => Equal54.IN20
csr_addr[3] => Equal20.IN8
csr_addr[3] => Equal21.IN9
csr_addr[3] => Equal22.IN8
csr_addr[3] => Equal23.IN8
csr_addr[3] => Equal24.IN10
csr_addr[3] => Equal25.IN8
csr_addr[3] => Equal26.IN9
csr_addr[3] => Equal27.IN10
csr_addr[4] => Equal28.IN19
csr_addr[4] => Equal29.IN19
csr_addr[4] => Equal30.IN19
csr_addr[4] => Equal31.IN19
csr_addr[4] => Equal32.IN19
csr_addr[4] => Equal33.IN19
csr_addr[4] => Equal34.IN19
csr_addr[4] => Equal35.IN19
csr_addr[4] => Equal36.IN19
csr_addr[4] => Equal37.IN19
csr_addr[4] => Equal38.IN19
csr_addr[4] => Equal39.IN19
csr_addr[4] => Equal40.IN19
csr_addr[4] => Equal41.IN19
csr_addr[4] => Equal42.IN19
csr_addr[4] => Equal43.IN19
csr_addr[4] => Equal44.IN19
csr_addr[4] => Equal45.IN19
csr_addr[4] => Equal46.IN19
csr_addr[4] => Equal47.IN19
csr_addr[4] => Equal48.IN19
csr_addr[4] => Equal49.IN19
csr_addr[4] => Equal50.IN19
csr_addr[4] => Equal51.IN19
csr_addr[4] => Equal52.IN19
csr_addr[4] => Equal53.IN19
csr_addr[4] => Equal54.IN19
csr_addr[4] => Equal20.IN7
csr_addr[4] => Equal21.IN8
csr_addr[4] => Equal22.IN7
csr_addr[4] => Equal23.IN7
csr_addr[4] => Equal24.IN9
csr_addr[4] => Equal25.IN5
csr_addr[4] => Equal26.IN5
csr_addr[4] => Equal27.IN5
csr_addr[5] => Equal28.IN18
csr_addr[5] => Equal29.IN18
csr_addr[5] => Equal30.IN18
csr_addr[5] => Equal31.IN18
csr_addr[5] => Equal32.IN18
csr_addr[5] => Equal33.IN18
csr_addr[5] => Equal34.IN18
csr_addr[5] => Equal35.IN18
csr_addr[5] => Equal36.IN18
csr_addr[5] => Equal37.IN18
csr_addr[5] => Equal38.IN18
csr_addr[5] => Equal39.IN18
csr_addr[5] => Equal40.IN18
csr_addr[5] => Equal41.IN18
csr_addr[5] => Equal42.IN18
csr_addr[5] => Equal43.IN18
csr_addr[5] => Equal44.IN18
csr_addr[5] => Equal45.IN18
csr_addr[5] => Equal46.IN18
csr_addr[5] => Equal47.IN18
csr_addr[5] => Equal48.IN18
csr_addr[5] => Equal49.IN18
csr_addr[5] => Equal50.IN18
csr_addr[5] => Equal51.IN18
csr_addr[5] => Equal52.IN18
csr_addr[5] => Equal53.IN18
csr_addr[5] => Equal54.IN18
csr_addr[5] => Equal20.IN2
csr_addr[5] => Equal21.IN7
csr_addr[5] => Equal22.IN6
csr_addr[5] => Equal23.IN6
csr_addr[5] => Equal24.IN8
csr_addr[5] => Equal25.IN4
csr_addr[5] => Equal26.IN4
csr_addr[5] => Equal27.IN4
csr_addr[6] => Equal28.IN17
csr_addr[6] => Equal29.IN17
csr_addr[6] => Equal30.IN17
csr_addr[6] => Equal31.IN17
csr_addr[6] => Equal32.IN17
csr_addr[6] => Equal33.IN17
csr_addr[6] => Equal34.IN17
csr_addr[6] => Equal35.IN17
csr_addr[6] => Equal36.IN17
csr_addr[6] => Equal37.IN17
csr_addr[6] => Equal38.IN17
csr_addr[6] => Equal39.IN17
csr_addr[6] => Equal40.IN17
csr_addr[6] => Equal41.IN17
csr_addr[6] => Equal42.IN17
csr_addr[6] => Equal43.IN17
csr_addr[6] => Equal44.IN17
csr_addr[6] => Equal45.IN17
csr_addr[6] => Equal46.IN17
csr_addr[6] => Equal47.IN17
csr_addr[6] => Equal48.IN17
csr_addr[6] => Equal49.IN17
csr_addr[6] => Equal50.IN17
csr_addr[6] => Equal51.IN17
csr_addr[6] => Equal52.IN17
csr_addr[6] => Equal53.IN17
csr_addr[6] => Equal54.IN17
csr_addr[6] => Equal20.IN6
csr_addr[6] => Equal21.IN6
csr_addr[6] => Equal22.IN2
csr_addr[6] => Equal23.IN5
csr_addr[6] => Equal24.IN7
csr_addr[6] => Equal25.IN7
csr_addr[6] => Equal26.IN8
csr_addr[6] => Equal27.IN9
csr_addr[7] => Equal28.IN16
csr_addr[7] => Equal29.IN16
csr_addr[7] => Equal30.IN16
csr_addr[7] => Equal31.IN16
csr_addr[7] => Equal32.IN16
csr_addr[7] => Equal33.IN16
csr_addr[7] => Equal34.IN16
csr_addr[7] => Equal35.IN16
csr_addr[7] => Equal36.IN16
csr_addr[7] => Equal37.IN16
csr_addr[7] => Equal38.IN16
csr_addr[7] => Equal39.IN16
csr_addr[7] => Equal40.IN16
csr_addr[7] => Equal41.IN16
csr_addr[7] => Equal42.IN16
csr_addr[7] => Equal43.IN16
csr_addr[7] => Equal44.IN16
csr_addr[7] => Equal45.IN16
csr_addr[7] => Equal46.IN16
csr_addr[7] => Equal47.IN16
csr_addr[7] => Equal48.IN16
csr_addr[7] => Equal49.IN16
csr_addr[7] => Equal50.IN16
csr_addr[7] => Equal51.IN16
csr_addr[7] => Equal52.IN16
csr_addr[7] => Equal53.IN16
csr_addr[7] => Equal54.IN16
csr_addr[7] => Equal20.IN5
csr_addr[7] => Equal21.IN5
csr_addr[7] => Equal22.IN5
csr_addr[7] => Equal23.IN4
csr_addr[7] => Equal24.IN6
csr_addr[7] => Equal25.IN3
csr_addr[7] => Equal26.IN3
csr_addr[7] => Equal27.IN3
csr_addr[8] => Equal28.IN15
csr_addr[8] => Equal29.IN15
csr_addr[8] => Equal30.IN15
csr_addr[8] => Equal31.IN15
csr_addr[8] => Equal32.IN15
csr_addr[8] => Equal33.IN15
csr_addr[8] => Equal34.IN15
csr_addr[8] => Equal35.IN15
csr_addr[8] => Equal36.IN15
csr_addr[8] => Equal37.IN15
csr_addr[8] => Equal38.IN15
csr_addr[8] => Equal39.IN15
csr_addr[8] => Equal40.IN15
csr_addr[8] => Equal41.IN15
csr_addr[8] => Equal42.IN15
csr_addr[8] => Equal43.IN15
csr_addr[8] => Equal44.IN15
csr_addr[8] => Equal45.IN15
csr_addr[8] => Equal46.IN15
csr_addr[8] => Equal47.IN15
csr_addr[8] => Equal48.IN15
csr_addr[8] => Equal49.IN15
csr_addr[8] => Equal50.IN15
csr_addr[8] => Equal51.IN15
csr_addr[8] => Equal52.IN15
csr_addr[8] => Equal53.IN15
csr_addr[8] => Equal54.IN15
csr_addr[8] => Equal20.IN1
csr_addr[8] => Equal21.IN1
csr_addr[8] => Equal22.IN1
csr_addr[8] => Equal23.IN1
csr_addr[8] => Equal24.IN1
csr_addr[8] => Equal25.IN2
csr_addr[8] => Equal26.IN2
csr_addr[8] => Equal27.IN2
csr_addr[9] => Equal28.IN14
csr_addr[9] => Equal29.IN14
csr_addr[9] => Equal30.IN14
csr_addr[9] => Equal31.IN14
csr_addr[9] => Equal32.IN14
csr_addr[9] => Equal33.IN14
csr_addr[9] => Equal34.IN14
csr_addr[9] => Equal35.IN14
csr_addr[9] => Equal36.IN14
csr_addr[9] => Equal37.IN14
csr_addr[9] => Equal38.IN14
csr_addr[9] => Equal39.IN14
csr_addr[9] => Equal40.IN14
csr_addr[9] => Equal41.IN14
csr_addr[9] => Equal42.IN14
csr_addr[9] => Equal43.IN14
csr_addr[9] => Equal44.IN14
csr_addr[9] => Equal45.IN14
csr_addr[9] => Equal46.IN14
csr_addr[9] => Equal47.IN14
csr_addr[9] => Equal48.IN14
csr_addr[9] => Equal49.IN14
csr_addr[9] => Equal50.IN14
csr_addr[9] => Equal51.IN14
csr_addr[9] => Equal52.IN14
csr_addr[9] => Equal53.IN14
csr_addr[9] => Equal54.IN14
csr_addr[9] => Equal20.IN0
csr_addr[9] => Equal21.IN0
csr_addr[9] => Equal22.IN0
csr_addr[9] => Equal23.IN0
csr_addr[9] => Equal24.IN0
csr_addr[9] => Equal25.IN1
csr_addr[9] => Equal26.IN1
csr_addr[9] => Equal27.IN1
csr_addr[10] => Equal28.IN13
csr_addr[10] => Equal29.IN13
csr_addr[10] => Equal30.IN13
csr_addr[10] => Equal31.IN13
csr_addr[10] => Equal32.IN13
csr_addr[10] => Equal33.IN13
csr_addr[10] => Equal34.IN13
csr_addr[10] => Equal35.IN13
csr_addr[10] => Equal36.IN13
csr_addr[10] => Equal37.IN13
csr_addr[10] => Equal38.IN13
csr_addr[10] => Equal39.IN13
csr_addr[10] => Equal40.IN13
csr_addr[10] => Equal41.IN13
csr_addr[10] => Equal42.IN13
csr_addr[10] => Equal43.IN13
csr_addr[10] => Equal44.IN13
csr_addr[10] => Equal45.IN13
csr_addr[10] => Equal46.IN13
csr_addr[10] => Equal47.IN13
csr_addr[10] => Equal48.IN13
csr_addr[10] => Equal49.IN13
csr_addr[10] => Equal50.IN13
csr_addr[10] => Equal51.IN13
csr_addr[10] => Equal52.IN13
csr_addr[10] => Equal53.IN13
csr_addr[10] => Equal54.IN13
csr_addr[10] => Equal20.IN4
csr_addr[10] => Equal21.IN4
csr_addr[10] => Equal22.IN4
csr_addr[10] => Equal23.IN3
csr_addr[10] => Equal24.IN5
csr_addr[10] => Equal25.IN0
csr_addr[10] => Equal26.IN0
csr_addr[10] => Equal27.IN0
csr_addr[11] => Equal28.IN12
csr_addr[11] => Equal29.IN12
csr_addr[11] => Equal30.IN12
csr_addr[11] => Equal31.IN12
csr_addr[11] => Equal32.IN12
csr_addr[11] => Equal33.IN12
csr_addr[11] => Equal34.IN12
csr_addr[11] => Equal35.IN12
csr_addr[11] => Equal36.IN12
csr_addr[11] => Equal37.IN12
csr_addr[11] => Equal38.IN12
csr_addr[11] => Equal39.IN12
csr_addr[11] => Equal40.IN12
csr_addr[11] => Equal41.IN12
csr_addr[11] => Equal42.IN12
csr_addr[11] => Equal43.IN12
csr_addr[11] => Equal44.IN12
csr_addr[11] => Equal45.IN12
csr_addr[11] => Equal46.IN12
csr_addr[11] => Equal47.IN12
csr_addr[11] => Equal48.IN12
csr_addr[11] => Equal49.IN12
csr_addr[11] => Equal50.IN12
csr_addr[11] => Equal51.IN12
csr_addr[11] => Equal52.IN12
csr_addr[11] => Equal53.IN12
csr_addr[11] => Equal54.IN12
csr_addr[11] => Equal20.IN3
csr_addr[11] => Equal21.IN3
csr_addr[11] => Equal22.IN3
csr_addr[11] => Equal23.IN2
csr_addr[11] => Equal24.IN4
csr_addr[11] => Equal25.IN6
csr_addr[11] => Equal26.IN7
csr_addr[11] => Equal27.IN8
csr_read => ~NO_FANOUT~
csr_wdata[0] => mcyinh_reg.DATAIN
csr_wdata[0] => mscratch_reg[0].DATAIN
csr_wdata[0] => vmode_reg[0]~reg0.DATAIN
csr_wdata[0] => dscratch0_reg[0].DATAIN
csr_wdata[0] => dscratch1_reg[0].DATAIN
csr_wdata[1] => mscratch_reg[1].DATAIN
csr_wdata[1] => vmode_reg[1]~reg0.DATAIN
csr_wdata[1] => dscratch0_reg[1].DATAIN
csr_wdata[1] => dscratch1_reg[1].DATAIN
csr_wdata[2] => mirinh_reg.DATAIN
csr_wdata[2] => mscratch_reg[2].DATAIN
csr_wdata[2] => mtvec_reg[2]~reg0.DATAIN
csr_wdata[2] => step_reg~reg0.DATAIN
csr_wdata[2] => dscratch0_reg[2].DATAIN
csr_wdata[2] => dscratch1_reg[2].DATAIN
csr_wdata[3] => mie_reg.DATAB
csr_wdata[3] => msie_reg~reg0.DATAIN
csr_wdata[3] => mscratch_reg[3].DATAIN
csr_wdata[3] => mtvec_reg[3]~reg0.DATAIN
csr_wdata[3] => dscratch0_reg[3].DATAIN
csr_wdata[3] => dscratch1_reg[3].DATAIN
csr_wdata[4] => mscratch_reg[4].DATAIN
csr_wdata[4] => mtvec_reg[4]~reg0.DATAIN
csr_wdata[4] => dscratch0_reg[4].DATAIN
csr_wdata[4] => dscratch1_reg[4].DATAIN
csr_wdata[5] => mscratch_reg[5].DATAIN
csr_wdata[5] => mtvec_reg[5]~reg0.DATAIN
csr_wdata[5] => dscratch0_reg[5].DATAIN
csr_wdata[5] => dscratch1_reg[5].DATAIN
csr_wdata[6] => mscratch_reg[6].DATAIN
csr_wdata[6] => mtvec_reg[6]~reg0.DATAIN
csr_wdata[6] => dscratch0_reg[6].DATAIN
csr_wdata[6] => dscratch1_reg[6].DATAIN
csr_wdata[7] => mpie_reg.DATAB
csr_wdata[7] => mtie_reg~reg0.DATAIN
csr_wdata[7] => mscratch_reg[7].DATAIN
csr_wdata[7] => mtvec_reg[7]~reg0.DATAIN
csr_wdata[7] => dscratch0_reg[7].DATAIN
csr_wdata[7] => dscratch1_reg[7].DATAIN
csr_wdata[8] => mscratch_reg[8].DATAIN
csr_wdata[8] => mtvec_reg[8]~reg0.DATAIN
csr_wdata[8] => dscratch0_reg[8].DATAIN
csr_wdata[8] => dscratch1_reg[8].DATAIN
csr_wdata[9] => mscratch_reg[9].DATAIN
csr_wdata[9] => mtvec_reg[9]~reg0.DATAIN
csr_wdata[9] => stopt_reg.DATAIN
csr_wdata[9] => dscratch0_reg[9].DATAIN
csr_wdata[9] => dscratch1_reg[9].DATAIN
csr_wdata[10] => mscratch_reg[10].DATAIN
csr_wdata[10] => mtvec_reg[10]~reg0.DATAIN
csr_wdata[10] => stopc_reg.DATAIN
csr_wdata[10] => dscratch0_reg[10].DATAIN
csr_wdata[10] => dscratch1_reg[10].DATAIN
csr_wdata[11] => meie_reg~reg0.DATAIN
csr_wdata[11] => mscratch_reg[11].DATAIN
csr_wdata[11] => mtvec_reg[11]~reg0.DATAIN
csr_wdata[11] => dscratch0_reg[11].DATAIN
csr_wdata[11] => dscratch1_reg[11].DATAIN
csr_wdata[12] => mscratch_reg[12].DATAIN
csr_wdata[12] => mtvec_reg[12]~reg0.DATAIN
csr_wdata[12] => dscratch0_reg[12].DATAIN
csr_wdata[12] => dscratch1_reg[12].DATAIN
csr_wdata[13] => mscratch_reg[13].DATAIN
csr_wdata[13] => mtvec_reg[13]~reg0.DATAIN
csr_wdata[13] => dscratch0_reg[13].DATAIN
csr_wdata[13] => dscratch1_reg[13].DATAIN
csr_wdata[14] => mscratch_reg[14].DATAIN
csr_wdata[14] => mtvec_reg[14]~reg0.DATAIN
csr_wdata[14] => dscratch0_reg[14].DATAIN
csr_wdata[14] => dscratch1_reg[14].DATAIN
csr_wdata[15] => mscratch_reg[15].DATAIN
csr_wdata[15] => mtvec_reg[15]~reg0.DATAIN
csr_wdata[15] => ebrkd_reg~reg0.DATAIN
csr_wdata[15] => dscratch0_reg[15].DATAIN
csr_wdata[15] => dscratch1_reg[15].DATAIN
csr_wdata[16] => mlie_reg[0]~reg0.DATAIN
csr_wdata[16] => mscratch_reg[16].DATAIN
csr_wdata[16] => mtvec_reg[16]~reg0.DATAIN
csr_wdata[16] => dscratch0_reg[16].DATAIN
csr_wdata[16] => dscratch1_reg[16].DATAIN
csr_wdata[17] => mlie_reg[1]~reg0.DATAIN
csr_wdata[17] => mscratch_reg[17].DATAIN
csr_wdata[17] => mtvec_reg[17]~reg0.DATAIN
csr_wdata[17] => dscratch0_reg[17].DATAIN
csr_wdata[17] => dscratch1_reg[17].DATAIN
csr_wdata[18] => mlie_reg[2]~reg0.DATAIN
csr_wdata[18] => mscratch_reg[18].DATAIN
csr_wdata[18] => mtvec_reg[18]~reg0.DATAIN
csr_wdata[18] => dscratch0_reg[18].DATAIN
csr_wdata[18] => dscratch1_reg[18].DATAIN
csr_wdata[19] => mlie_reg[3]~reg0.DATAIN
csr_wdata[19] => mscratch_reg[19].DATAIN
csr_wdata[19] => mtvec_reg[19]~reg0.DATAIN
csr_wdata[19] => dscratch0_reg[19].DATAIN
csr_wdata[19] => dscratch1_reg[19].DATAIN
csr_wdata[20] => mlie_reg[4]~reg0.DATAIN
csr_wdata[20] => mscratch_reg[20].DATAIN
csr_wdata[20] => mtvec_reg[20]~reg0.DATAIN
csr_wdata[20] => dscratch0_reg[20].DATAIN
csr_wdata[20] => dscratch1_reg[20].DATAIN
csr_wdata[21] => mlie_reg[5]~reg0.DATAIN
csr_wdata[21] => mscratch_reg[21].DATAIN
csr_wdata[21] => mtvec_reg[21]~reg0.DATAIN
csr_wdata[21] => dscratch0_reg[21].DATAIN
csr_wdata[21] => dscratch1_reg[21].DATAIN
csr_wdata[22] => mlie_reg[6]~reg0.DATAIN
csr_wdata[22] => mscratch_reg[22].DATAIN
csr_wdata[22] => mtvec_reg[22]~reg0.DATAIN
csr_wdata[22] => dscratch0_reg[22].DATAIN
csr_wdata[22] => dscratch1_reg[22].DATAIN
csr_wdata[23] => mlie_reg[7]~reg0.DATAIN
csr_wdata[23] => mscratch_reg[23].DATAIN
csr_wdata[23] => mtvec_reg[23]~reg0.DATAIN
csr_wdata[23] => dscratch0_reg[23].DATAIN
csr_wdata[23] => dscratch1_reg[23].DATAIN
csr_wdata[24] => mlie_reg[8]~reg0.DATAIN
csr_wdata[24] => mscratch_reg[24].DATAIN
csr_wdata[24] => mtvec_reg[24]~reg0.DATAIN
csr_wdata[24] => dscratch0_reg[24].DATAIN
csr_wdata[24] => dscratch1_reg[24].DATAIN
csr_wdata[25] => mlie_reg[9]~reg0.DATAIN
csr_wdata[25] => mscratch_reg[25].DATAIN
csr_wdata[25] => mtvec_reg[25]~reg0.DATAIN
csr_wdata[25] => dscratch0_reg[25].DATAIN
csr_wdata[25] => dscratch1_reg[25].DATAIN
csr_wdata[26] => mlie_reg[10]~reg0.DATAIN
csr_wdata[26] => mscratch_reg[26].DATAIN
csr_wdata[26] => mtvec_reg[26]~reg0.DATAIN
csr_wdata[26] => dscratch0_reg[26].DATAIN
csr_wdata[26] => dscratch1_reg[26].DATAIN
csr_wdata[27] => mlie_reg[11]~reg0.DATAIN
csr_wdata[27] => mscratch_reg[27].DATAIN
csr_wdata[27] => mtvec_reg[27]~reg0.DATAIN
csr_wdata[27] => dscratch0_reg[27].DATAIN
csr_wdata[27] => dscratch1_reg[27].DATAIN
csr_wdata[28] => mlie_reg[12]~reg0.DATAIN
csr_wdata[28] => mscratch_reg[28].DATAIN
csr_wdata[28] => mtvec_reg[28]~reg0.DATAIN
csr_wdata[28] => dscratch0_reg[28].DATAIN
csr_wdata[28] => dscratch1_reg[28].DATAIN
csr_wdata[29] => mlie_reg[13]~reg0.DATAIN
csr_wdata[29] => mscratch_reg[29].DATAIN
csr_wdata[29] => mtvec_reg[29]~reg0.DATAIN
csr_wdata[29] => dscratch0_reg[29].DATAIN
csr_wdata[29] => dscratch1_reg[29].DATAIN
csr_wdata[30] => mlie_reg[14]~reg0.DATAIN
csr_wdata[30] => mscratch_reg[30].DATAIN
csr_wdata[30] => mtvec_reg[30]~reg0.DATAIN
csr_wdata[30] => dscratch0_reg[30].DATAIN
csr_wdata[30] => dscratch1_reg[30].DATAIN
csr_wdata[31] => mlie_reg[15]~reg0.DATAIN
csr_wdata[31] => mscratch_reg[31].DATAIN
csr_wdata[31] => mtvec_reg[31]~reg0.DATAIN
csr_wdata[31] => dscratch0_reg[31].DATAIN
csr_wdata[31] => dscratch1_reg[31].DATAIN
csr_write => mcinh_wr.IN1
csr_write => mie_wr.IN1
csr_write => mscr_wr.IN1
csr_write => mstat_wr.IN1
csr_write => mtvec_wr.IN1
csr_write => dcsr_wr.IN1
csr_write => dscr0_wr.IN1
csr_write => dscr1_wr.IN1
dbg_type[0] => Selector26.IN20
dbg_type[1] => Selector25.IN24
dbg_type[2] => Selector24.IN20
debug_mode => Selector0.IN5
debug_mode => timer_en.IN1
dpc_reg[1] => Selector31.IN24
dpc_reg[2] => Selector30.IN24
dpc_reg[3] => Selector29.IN28
dpc_reg[4] => Selector28.IN22
dpc_reg[5] => Selector27.IN22
dpc_reg[6] => Selector26.IN22
dpc_reg[7] => Selector25.IN26
dpc_reg[8] => Selector24.IN22
dpc_reg[9] => Selector23.IN21
dpc_reg[10] => Selector22.IN19
dpc_reg[11] => Selector21.IN23
dpc_reg[12] => Selector20.IN20
dpc_reg[13] => Selector19.IN18
dpc_reg[14] => Selector18.IN18
dpc_reg[15] => Selector17.IN19
dpc_reg[16] => Selector16.IN21
dpc_reg[17] => Selector15.IN21
dpc_reg[18] => Selector14.IN21
dpc_reg[19] => Selector13.IN21
dpc_reg[20] => Selector12.IN21
dpc_reg[21] => Selector11.IN21
dpc_reg[22] => Selector10.IN21
dpc_reg[23] => Selector9.IN21
dpc_reg[24] => Selector8.IN21
dpc_reg[25] => Selector7.IN21
dpc_reg[26] => Selector6.IN21
dpc_reg[27] => Selector5.IN21
dpc_reg[28] => Selector4.IN23
dpc_reg[29] => Selector3.IN23
dpc_reg[30] => Selector2.IN23
dpc_reg[31] => Selector1.IN25
dresetb => dscratch1_reg[0].ACLR
dresetb => dscratch1_reg[1].ACLR
dresetb => dscratch1_reg[2].ACLR
dresetb => dscratch1_reg[3].ACLR
dresetb => dscratch1_reg[4].ACLR
dresetb => dscratch1_reg[5].ACLR
dresetb => dscratch1_reg[6].ACLR
dresetb => dscratch1_reg[7].ACLR
dresetb => dscratch1_reg[8].ACLR
dresetb => dscratch1_reg[9].ACLR
dresetb => dscratch1_reg[10].ACLR
dresetb => dscratch1_reg[11].ACLR
dresetb => dscratch1_reg[12].ACLR
dresetb => dscratch1_reg[13].ACLR
dresetb => dscratch1_reg[14].ACLR
dresetb => dscratch1_reg[15].ACLR
dresetb => dscratch1_reg[16].ACLR
dresetb => dscratch1_reg[17].ACLR
dresetb => dscratch1_reg[18].ACLR
dresetb => dscratch1_reg[19].ACLR
dresetb => dscratch1_reg[20].ACLR
dresetb => dscratch1_reg[21].ACLR
dresetb => dscratch1_reg[22].ACLR
dresetb => dscratch1_reg[23].ACLR
dresetb => dscratch1_reg[24].ACLR
dresetb => dscratch1_reg[25].ACLR
dresetb => dscratch1_reg[26].ACLR
dresetb => dscratch1_reg[27].ACLR
dresetb => dscratch1_reg[28].ACLR
dresetb => dscratch1_reg[29].ACLR
dresetb => dscratch1_reg[30].ACLR
dresetb => dscratch1_reg[31].ACLR
dresetb => dscratch0_reg[0].ACLR
dresetb => dscratch0_reg[1].ACLR
dresetb => dscratch0_reg[2].ACLR
dresetb => dscratch0_reg[3].ACLR
dresetb => dscratch0_reg[4].ACLR
dresetb => dscratch0_reg[5].ACLR
dresetb => dscratch0_reg[6].ACLR
dresetb => dscratch0_reg[7].ACLR
dresetb => dscratch0_reg[8].ACLR
dresetb => dscratch0_reg[9].ACLR
dresetb => dscratch0_reg[10].ACLR
dresetb => dscratch0_reg[11].ACLR
dresetb => dscratch0_reg[12].ACLR
dresetb => dscratch0_reg[13].ACLR
dresetb => dscratch0_reg[14].ACLR
dresetb => dscratch0_reg[15].ACLR
dresetb => dscratch0_reg[16].ACLR
dresetb => dscratch0_reg[17].ACLR
dresetb => dscratch0_reg[18].ACLR
dresetb => dscratch0_reg[19].ACLR
dresetb => dscratch0_reg[20].ACLR
dresetb => dscratch0_reg[21].ACLR
dresetb => dscratch0_reg[22].ACLR
dresetb => dscratch0_reg[23].ACLR
dresetb => dscratch0_reg[24].ACLR
dresetb => dscratch0_reg[25].ACLR
dresetb => dscratch0_reg[26].ACLR
dresetb => dscratch0_reg[27].ACLR
dresetb => dscratch0_reg[28].ACLR
dresetb => dscratch0_reg[29].ACLR
dresetb => dscratch0_reg[30].ACLR
dresetb => dscratch0_reg[31].ACLR
dresetb => step_reg~reg0.ACLR
dresetb => stopt_reg.ACLR
dresetb => stopc_reg.ACLR
dresetb => ebrkd_reg~reg0.ACLR
eret_inst => always1.IN1
hw_id[0] => Selector32.IN22
hw_id[1] => Selector31.IN23
hw_id[2] => Selector30.IN23
hw_id[3] => Selector29.IN27
hw_id[4] => Selector28.IN21
hw_id[5] => Selector27.IN21
hw_id[6] => Selector26.IN21
hw_id[7] => Selector25.IN25
hw_id[8] => Selector24.IN21
hw_id[9] => Selector23.IN20
iack_int => always1.IN1
iack_int => mie_reg.OUTPUTSELECT
iack_int => mpie_reg.OUTPUTSELECT
inst_ret => ~NO_FANOUT~
mcause_reg[0] => Selector32.IN21
mcause_reg[1] => Selector31.IN22
mcause_reg[2] => Selector30.IN22
mcause_reg[3] => Selector29.IN26
mcause_reg[4] => Selector28.IN20
mcause_reg[5] => Selector27.IN20
mcause_reg[6] => Selector1.IN23
meip_reg => Selector21.IN22
mepc_reg[1] => Selector31.IN25
mepc_reg[2] => Selector30.IN25
mepc_reg[3] => Selector29.IN29
mepc_reg[4] => Selector28.IN23
mepc_reg[5] => Selector27.IN23
mepc_reg[6] => Selector26.IN23
mepc_reg[7] => Selector25.IN27
mepc_reg[8] => Selector24.IN23
mepc_reg[9] => Selector23.IN22
mepc_reg[10] => Selector22.IN20
mepc_reg[11] => Selector21.IN24
mepc_reg[12] => Selector20.IN21
mepc_reg[13] => Selector19.IN19
mepc_reg[14] => Selector18.IN19
mepc_reg[15] => Selector17.IN20
mepc_reg[16] => Selector16.IN22
mepc_reg[17] => Selector15.IN22
mepc_reg[18] => Selector14.IN22
mepc_reg[19] => Selector13.IN22
mepc_reg[20] => Selector12.IN22
mepc_reg[21] => Selector11.IN22
mepc_reg[22] => Selector10.IN22
mepc_reg[23] => Selector9.IN22
mepc_reg[24] => Selector8.IN22
mepc_reg[25] => Selector7.IN22
mepc_reg[26] => Selector6.IN22
mepc_reg[27] => Selector5.IN22
mepc_reg[28] => Selector4.IN24
mepc_reg[29] => Selector3.IN24
mepc_reg[30] => Selector2.IN24
mepc_reg[31] => Selector1.IN26
mlip_reg[0] => Selector16.IN20
mlip_reg[1] => Selector15.IN20
mlip_reg[2] => Selector14.IN20
mlip_reg[3] => Selector13.IN20
mlip_reg[4] => Selector12.IN20
mlip_reg[5] => Selector11.IN20
mlip_reg[6] => Selector10.IN20
mlip_reg[7] => Selector9.IN20
mlip_reg[8] => Selector8.IN20
mlip_reg[9] => Selector7.IN20
mlip_reg[10] => Selector6.IN20
mlip_reg[11] => Selector5.IN20
mlip_reg[12] => Selector4.IN22
mlip_reg[13] => Selector3.IN22
mlip_reg[14] => Selector2.IN22
mlip_reg[15] => Selector1.IN24
msip_reg => Selector29.IN24
mtip_reg => Selector25.IN23
nmip_reg => Selector29.IN25
resetb => vmode_reg[0]~reg0.ACLR
resetb => vmode_reg[1]~reg0.ACLR
resetb => mtvec_reg[2]~reg0.ACLR
resetb => mtvec_reg[3]~reg0.ACLR
resetb => mtvec_reg[4]~reg0.ACLR
resetb => mtvec_reg[5]~reg0.ACLR
resetb => mtvec_reg[6]~reg0.ACLR
resetb => mtvec_reg[7]~reg0.ACLR
resetb => mtvec_reg[8]~reg0.PRESET
resetb => mtvec_reg[9]~reg0.ACLR
resetb => mtvec_reg[10]~reg0.ACLR
resetb => mtvec_reg[11]~reg0.ACLR
resetb => mtvec_reg[12]~reg0.ACLR
resetb => mtvec_reg[13]~reg0.ACLR
resetb => mtvec_reg[14]~reg0.ACLR
resetb => mtvec_reg[15]~reg0.ACLR
resetb => mtvec_reg[16]~reg0.ACLR
resetb => mtvec_reg[17]~reg0.ACLR
resetb => mtvec_reg[18]~reg0.ACLR
resetb => mtvec_reg[19]~reg0.ACLR
resetb => mtvec_reg[20]~reg0.ACLR
resetb => mtvec_reg[21]~reg0.ACLR
resetb => mtvec_reg[22]~reg0.ACLR
resetb => mtvec_reg[23]~reg0.ACLR
resetb => mtvec_reg[24]~reg0.ACLR
resetb => mtvec_reg[25]~reg0.ACLR
resetb => mtvec_reg[26]~reg0.ACLR
resetb => mtvec_reg[27]~reg0.ACLR
resetb => mtvec_reg[28]~reg0.ACLR
resetb => mtvec_reg[29]~reg0.ACLR
resetb => mtvec_reg[30]~reg0.ACLR
resetb => mtvec_reg[31]~reg0.ACLR
resetb => mscratch_reg[0].ACLR
resetb => mscratch_reg[1].ACLR
resetb => mscratch_reg[2].ACLR
resetb => mscratch_reg[3].ACLR
resetb => mscratch_reg[4].ACLR
resetb => mscratch_reg[5].ACLR
resetb => mscratch_reg[6].ACLR
resetb => mscratch_reg[7].ACLR
resetb => mscratch_reg[8].ACLR
resetb => mscratch_reg[9].ACLR
resetb => mscratch_reg[10].ACLR
resetb => mscratch_reg[11].ACLR
resetb => mscratch_reg[12].ACLR
resetb => mscratch_reg[13].ACLR
resetb => mscratch_reg[14].ACLR
resetb => mscratch_reg[15].ACLR
resetb => mscratch_reg[16].ACLR
resetb => mscratch_reg[17].ACLR
resetb => mscratch_reg[18].ACLR
resetb => mscratch_reg[19].ACLR
resetb => mscratch_reg[20].ACLR
resetb => mscratch_reg[21].ACLR
resetb => mscratch_reg[22].ACLR
resetb => mscratch_reg[23].ACLR
resetb => mscratch_reg[24].ACLR
resetb => mscratch_reg[25].ACLR
resetb => mscratch_reg[26].ACLR
resetb => mscratch_reg[27].ACLR
resetb => mscratch_reg[28].ACLR
resetb => mscratch_reg[29].ACLR
resetb => mscratch_reg[30].ACLR
resetb => mscratch_reg[31].ACLR
resetb => mtie_reg~reg0.ACLR
resetb => msie_reg~reg0.ACLR
resetb => meie_reg~reg0.ACLR
resetb => mlie_reg[0]~reg0.ACLR
resetb => mlie_reg[1]~reg0.ACLR
resetb => mlie_reg[2]~reg0.ACLR
resetb => mlie_reg[3]~reg0.ACLR
resetb => mlie_reg[4]~reg0.ACLR
resetb => mlie_reg[5]~reg0.ACLR
resetb => mlie_reg[6]~reg0.ACLR
resetb => mlie_reg[7]~reg0.ACLR
resetb => mlie_reg[8]~reg0.ACLR
resetb => mlie_reg[9]~reg0.ACLR
resetb => mlie_reg[10]~reg0.ACLR
resetb => mlie_reg[11]~reg0.ACLR
resetb => mlie_reg[12]~reg0.ACLR
resetb => mlie_reg[13]~reg0.ACLR
resetb => mlie_reg[14]~reg0.ACLR
resetb => mlie_reg[15]~reg0.ACLR
resetb => mpie_reg.PRESET
resetb => mie_reg~reg0.ACLR
resetb => mirinh_reg.ACLR
resetb => mcyinh_reg.ACLR
timer_rdata[0] => Selector32.IN24
timer_rdata[1] => Selector31.IN27
timer_rdata[2] => Selector30.IN27
timer_rdata[3] => Selector29.IN31
timer_rdata[4] => Selector28.IN25
timer_rdata[5] => Selector27.IN25
timer_rdata[6] => Selector26.IN25
timer_rdata[7] => Selector25.IN29
timer_rdata[8] => Selector24.IN25
timer_rdata[9] => Selector23.IN24
timer_rdata[10] => Selector22.IN22
timer_rdata[11] => Selector21.IN26
timer_rdata[12] => Selector20.IN23
timer_rdata[13] => Selector19.IN21
timer_rdata[14] => Selector18.IN21
timer_rdata[15] => Selector17.IN22
timer_rdata[16] => Selector16.IN24
timer_rdata[17] => Selector15.IN24
timer_rdata[18] => Selector14.IN24
timer_rdata[19] => Selector13.IN24
timer_rdata[20] => Selector12.IN24
timer_rdata[21] => Selector11.IN24
timer_rdata[22] => Selector10.IN24
timer_rdata[23] => Selector9.IN24
timer_rdata[24] => Selector8.IN24
timer_rdata[25] => Selector7.IN24
timer_rdata[26] => Selector6.IN24
timer_rdata[27] => Selector5.IN24
timer_rdata[28] => Selector4.IN26
timer_rdata[29] => Selector3.IN26
timer_rdata[30] => Selector2.IN26
timer_rdata[31] => Selector1.IN28
timer_rdata[32] => Selector32.IN23
timer_rdata[33] => Selector31.IN26
timer_rdata[34] => Selector30.IN26
timer_rdata[35] => Selector29.IN30
timer_rdata[36] => Selector28.IN24
timer_rdata[37] => Selector27.IN24
timer_rdata[38] => Selector26.IN24
timer_rdata[39] => Selector25.IN28
timer_rdata[40] => Selector24.IN24
timer_rdata[41] => Selector23.IN23
timer_rdata[42] => Selector22.IN21
timer_rdata[43] => Selector21.IN25
timer_rdata[44] => Selector20.IN22
timer_rdata[45] => Selector19.IN20
timer_rdata[46] => Selector18.IN20
timer_rdata[47] => Selector17.IN21
timer_rdata[48] => Selector16.IN23
timer_rdata[49] => Selector15.IN23
timer_rdata[50] => Selector14.IN23
timer_rdata[51] => Selector13.IN23
timer_rdata[52] => Selector12.IN23
timer_rdata[53] => Selector11.IN23
timer_rdata[54] => Selector10.IN23
timer_rdata[55] => Selector9.IN23
timer_rdata[56] => Selector8.IN23
timer_rdata[57] => Selector7.IN23
timer_rdata[58] => Selector6.IN23
timer_rdata[59] => Selector5.IN23
timer_rdata[60] => Selector4.IN25
timer_rdata[61] => Selector3.IN25
timer_rdata[62] => Selector2.IN25
timer_rdata[63] => Selector1.IN27


|top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_int:INT
irq_bus[0] <= irq_bus.DB_MAX_OUTPUT_PORT_TYPE
irq_bus[1] <= irq_bus.DB_MAX_OUTPUT_PORT_TYPE
irq_bus[2] <= irq_bus.DB_MAX_OUTPUT_PORT_TYPE
irq_bus[3] <= irq_bus.DB_MAX_OUTPUT_PORT_TYPE
irq_bus[4] <= nmiip_reg.DB_MAX_OUTPUT_PORT_TYPE
meip_reg <= meip_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
mli_code[0] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
mli_code[1] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
mli_code[2] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
mli_code[3] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
mli_code[4] <= <GND>
mli_code[5] <= WideNor14.DB_MAX_OUTPUT_PORT_TYPE
mli_code[6] <= WideNor14.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[0] <= mlip_reg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[1] <= mlip_reg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[2] <= mlip_reg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[3] <= mlip_reg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[4] <= mlip_reg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[5] <= mlip_reg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[6] <= mlip_reg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[7] <= mlip_reg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[8] <= mlip_reg[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[9] <= mlip_reg[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[10] <= mlip_reg[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[11] <= mlip_reg[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[12] <= mlip_reg[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[13] <= mlip_reg[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[14] <= mlip_reg[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
mlip_reg[15] <= mlip_reg[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
msip_reg <= msip_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
mtip_reg <= mtip_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk => mlip_reg[0]~reg0.CLK
clk => mlip_reg[1]~reg0.CLK
clk => mlip_reg[2]~reg0.CLK
clk => mlip_reg[3]~reg0.CLK
clk => mlip_reg[4]~reg0.CLK
clk => mlip_reg[5]~reg0.CLK
clk => mlip_reg[6]~reg0.CLK
clk => mlip_reg[7]~reg0.CLK
clk => mlip_reg[8]~reg0.CLK
clk => mlip_reg[9]~reg0.CLK
clk => mlip_reg[10]~reg0.CLK
clk => mlip_reg[11]~reg0.CLK
clk => mlip_reg[12]~reg0.CLK
clk => mlip_reg[13]~reg0.CLK
clk => mlip_reg[14]~reg0.CLK
clk => mlip_reg[15]~reg0.CLK
clk => nmiip_reg.CLK
clk => nmirq_reg[0].CLK
clk => nmirq_reg[1].CLK
clk => nmirq_reg[2].CLK
clk => mtip_reg~reg0.CLK
clk => msip_reg~reg0.CLK
clk => meip_reg~reg0.CLK
ei_req => meip_reg~reg0.DATAIN
iack_nmi => nmiip_reg.IN1
li_req[0] => mlip_reg[0]~reg0.DATAIN
li_req[1] => mlip_reg[1]~reg0.DATAIN
li_req[2] => mlip_reg[2]~reg0.DATAIN
li_req[3] => mlip_reg[3]~reg0.DATAIN
li_req[4] => mlip_reg[4]~reg0.DATAIN
li_req[5] => mlip_reg[5]~reg0.DATAIN
li_req[6] => mlip_reg[6]~reg0.DATAIN
li_req[7] => mlip_reg[7]~reg0.DATAIN
li_req[8] => mlip_reg[8]~reg0.DATAIN
li_req[9] => mlip_reg[9]~reg0.DATAIN
li_req[10] => mlip_reg[10]~reg0.DATAIN
li_req[11] => mlip_reg[11]~reg0.DATAIN
li_req[12] => mlip_reg[12]~reg0.DATAIN
li_req[13] => mlip_reg[13]~reg0.DATAIN
li_req[14] => mlip_reg[14]~reg0.DATAIN
li_req[15] => mlip_reg[15]~reg0.DATAIN
meie_reg => irq_bus.IN1
mie_reg => int_enabl.IN0
mlie_reg[0] => mli_pend[0].IN1
mlie_reg[1] => mli_pend[1].IN1
mlie_reg[2] => mli_pend[2].IN1
mlie_reg[3] => mli_pend[3].IN1
mlie_reg[4] => mli_pend[4].IN1
mlie_reg[5] => mli_pend[5].IN1
mlie_reg[6] => mli_pend[6].IN1
mlie_reg[7] => mli_pend[7].IN1
mlie_reg[8] => mli_pend[8].IN1
mlie_reg[9] => mli_pend[9].IN1
mlie_reg[10] => mli_pend[10].IN1
mlie_reg[11] => mli_pend[11].IN1
mlie_reg[12] => mli_pend[12].IN1
mlie_reg[13] => mli_pend[13].IN1
mlie_reg[14] => mli_pend[14].IN1
mlie_reg[15] => mli_pend[15].IN1
msie_reg => irq_bus.IN1
mtie_reg => irq_bus.IN1
nmi_req => nmirq_reg[0].DATAIN
resetb => mlip_reg[0]~reg0.ACLR
resetb => mlip_reg[1]~reg0.ACLR
resetb => mlip_reg[2]~reg0.ACLR
resetb => mlip_reg[3]~reg0.ACLR
resetb => mlip_reg[4]~reg0.ACLR
resetb => mlip_reg[5]~reg0.ACLR
resetb => mlip_reg[6]~reg0.ACLR
resetb => mlip_reg[7]~reg0.ACLR
resetb => mlip_reg[8]~reg0.ACLR
resetb => mlip_reg[9]~reg0.ACLR
resetb => mlip_reg[10]~reg0.ACLR
resetb => mlip_reg[11]~reg0.ACLR
resetb => mlip_reg[12]~reg0.ACLR
resetb => mlip_reg[13]~reg0.ACLR
resetb => mlip_reg[14]~reg0.ACLR
resetb => mlip_reg[15]~reg0.ACLR
resetb => nmiip_reg.ACLR
resetb => nmirq_reg[0].ACLR
resetb => nmirq_reg[1].ACLR
resetb => nmirq_reg[2].ACLR
resetb => mtip_reg~reg0.ACLR
resetb => msip_reg~reg0.ACLR
resetb => meip_reg~reg0.ACLR
sw_req => msip_reg~reg0.DATAIN
timer_match => mtip_reg~reg0.DATAIN
wfi_state => int_enabl.IN1


|top|yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER
clk => idle_r.CLK
clk => byte_data[0]~reg0.CLK
clk => byte_data[1]~reg0.CLK
clk => byte_data[2]~reg0.CLK
clk => byte_data[3]~reg0.CLK
clk => byte_data[4]~reg0.CLK
clk => byte_data[5]~reg0.CLK
clk => byte_data[6]~reg0.CLK
clk => byte_data[7]~reg0.CLK
clk => shifted_1[0].CLK
clk => shifted_1[1].CLK
clk => shifted_1[2].CLK
clk => shifted_1[3].CLK
clk => shifted_1[4].CLK
clk => shifted_1[5].CLK
clk => shifted_1[6].CLK
clk => shifted_1[7].CLK
clk => counter[0].CLK
clk => counter[1].CLK
clk => counter[2].CLK
clk => counter[3].CLK
clk => counter[4].CLK
clk => counter[5].CLK
clk => counter[6].CLK
clk => counter[7].CLK
clk => counter[8].CLK
clk => prev_rx_sync.CLK
clk => rx_sync.CLK
clk => rx_sync1.CLK
reset => idle_r.PRESET
reset => shifted_1[0].ACLR
reset => shifted_1[1].ACLR
reset => shifted_1[2].ACLR
reset => shifted_1[3].ACLR
reset => shifted_1[4].ACLR
reset => shifted_1[5].ACLR
reset => shifted_1[6].ACLR
reset => shifted_1[7].ACLR
reset => counter[0].ACLR
reset => counter[1].ACLR
reset => counter[2].ACLR
reset => counter[3].ACLR
reset => counter[4].ACLR
reset => counter[5].ACLR
reset => counter[6].ACLR
reset => counter[7].ACLR
reset => counter[8].ACLR
reset => prev_rx_sync.PRESET
reset => rx_sync.PRESET
reset => rx_sync1.PRESET
rx => rx_sync1.DATAIN
rx => byte_data[7]~reg0.DATAIN
byte_valid <= shifted_1[0].DB_MAX_OUTPUT_PORT_TYPE
byte_data[0] <= byte_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
byte_data[1] <= byte_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
byte_data[2] <= byte_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
byte_data[3] <= byte_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
byte_data[4] <= byte_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
byte_data[5] <= byte_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
byte_data[6] <= byte_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
byte_data[7] <= byte_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top|yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER
clk => out_data[0]~reg0.CLK
clk => out_data[1]~reg0.CLK
clk => out_data[2]~reg0.CLK
clk => out_data[3]~reg0.CLK
clk => out_data[4]~reg0.CLK
clk => out_data[5]~reg0.CLK
clk => out_data[6]~reg0.CLK
clk => out_data[7]~reg0.CLK
clk => out_data[8]~reg0.CLK
clk => out_data[9]~reg0.CLK
clk => out_data[10]~reg0.CLK
clk => out_data[11]~reg0.CLK
clk => out_data[12]~reg0.CLK
clk => out_data[13]~reg0.CLK
clk => out_data[14]~reg0.CLK
clk => out_data[15]~reg0.CLK
clk => out_data[16]~reg0.CLK
clk => out_data[17]~reg0.CLK
clk => out_data[18]~reg0.CLK
clk => out_data[19]~reg0.CLK
clk => out_data[20]~reg0.CLK
clk => out_data[21]~reg0.CLK
clk => out_data[22]~reg0.CLK
clk => out_data[23]~reg0.CLK
clk => out_data[24]~reg0.CLK
clk => out_data[25]~reg0.CLK
clk => out_data[26]~reg0.CLK
clk => out_data[27]~reg0.CLK
clk => out_data[28]~reg0.CLK
clk => out_data[29]~reg0.CLK
clk => out_data[30]~reg0.CLK
clk => out_data[31]~reg0.CLK
clk => out_address[0]~reg0.CLK
clk => out_address[1]~reg0.CLK
clk => out_address[2]~reg0.CLK
clk => out_address[3]~reg0.CLK
clk => out_address[4]~reg0.CLK
clk => out_address[5]~reg0.CLK
clk => out_address[6]~reg0.CLK
clk => out_address[7]~reg0.CLK
clk => out_address[8]~reg0.CLK
clk => out_address[9]~reg0.CLK
clk => out_address[10]~reg0.CLK
clk => out_address[11]~reg0.CLK
clk => out_address[12]~reg0.CLK
clk => out_address[13]~reg0.CLK
clk => out_valid~reg0.CLK
clk => nibble_counter[0].CLK
clk => nibble_counter[1].CLK
clk => nibble_counter[2].CLK
clk => error~reg0.CLK
clk => timeout_counter[0].CLK
clk => timeout_counter[1].CLK
clk => timeout_counter[2].CLK
clk => timeout_counter[3].CLK
clk => timeout_counter[4].CLK
clk => timeout_counter[5].CLK
clk => timeout_counter[6].CLK
clk => timeout_counter[7].CLK
clk => timeout_counter[8].CLK
clk => timeout_counter[9].CLK
clk => timeout_counter[10].CLK
clk => timeout_counter[11].CLK
clk => timeout_counter[12].CLK
clk => timeout_counter[13].CLK
clk => timeout_counter[14].CLK
clk => timeout_counter[15].CLK
clk => timeout_counter[16].CLK
clk => timeout_counter[17].CLK
clk => timeout_counter[18].CLK
clk => timeout_counter[19].CLK
clk => timeout_counter[20].CLK
clk => timeout_counter[21].CLK
clk => timeout_counter[22].CLK
clk => timeout_counter[23].CLK
clk => timeout_counter[24].CLK
reset => out_address[0]~reg0.ACLR
reset => out_address[1]~reg0.ACLR
reset => out_address[2]~reg0.ACLR
reset => out_address[3]~reg0.ACLR
reset => out_address[4]~reg0.ACLR
reset => out_address[5]~reg0.ACLR
reset => out_address[6]~reg0.ACLR
reset => out_address[7]~reg0.ACLR
reset => out_address[8]~reg0.ACLR
reset => out_address[9]~reg0.ACLR
reset => out_address[10]~reg0.ACLR
reset => out_address[11]~reg0.ACLR
reset => out_address[12]~reg0.ACLR
reset => out_address[13]~reg0.ACLR
reset => out_valid~reg0.ACLR
reset => nibble_counter[0].ACLR
reset => nibble_counter[1].ACLR
reset => nibble_counter[2].ACLR
reset => error~reg0.ACLR
reset => timeout_counter[0].ACLR
reset => timeout_counter[1].ACLR
reset => timeout_counter[2].ACLR
reset => timeout_counter[3].ACLR
reset => timeout_counter[4].ACLR
reset => timeout_counter[5].ACLR
reset => timeout_counter[6].ACLR
reset => timeout_counter[7].ACLR
reset => timeout_counter[8].ACLR
reset => timeout_counter[9].ACLR
reset => timeout_counter[10].ACLR
reset => timeout_counter[11].ACLR
reset => timeout_counter[12].ACLR
reset => timeout_counter[13].ACLR
reset => timeout_counter[14].ACLR
reset => timeout_counter[15].ACLR
reset => timeout_counter[16].ACLR
reset => timeout_counter[17].ACLR
reset => timeout_counter[18].ACLR
reset => timeout_counter[19].ACLR
reset => timeout_counter[20].ACLR
reset => timeout_counter[21].ACLR
reset => timeout_counter[22].ACLR
reset => timeout_counter[23].ACLR
reset => timeout_counter[24].ACLR
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => timeout_counter.OUTPUTSELECT
in_valid => nibble_valid.DATAA
in_valid => nibble_valid.DATAB
in_valid => nibble_valid.DATAB
in_valid => nibble_valid.DATAB
in_char[0] => LessThan1.IN16
in_char[0] => LessThan2.IN16
in_char[0] => LessThan3.IN16
in_char[0] => LessThan4.IN16
in_char[0] => Add1.IN16
in_char[0] => LessThan5.IN16
in_char[0] => LessThan6.IN16
in_char[0] => Add3.IN16
in_char[0] => nibble.DATAA
in_char[0] => nibble[0].DATAB
in_char[0] => Equal2.IN2
in_char[0] => Equal3.IN7
in_char[1] => LessThan1.IN15
in_char[1] => LessThan2.IN15
in_char[1] => LessThan3.IN15
in_char[1] => LessThan4.IN15
in_char[1] => Add1.IN15
in_char[1] => LessThan5.IN15
in_char[1] => LessThan6.IN15
in_char[1] => Add3.IN15
in_char[1] => nibble.DATAA
in_char[1] => nibble[1].DATAB
in_char[1] => Equal2.IN7
in_char[1] => Equal3.IN1
in_char[2] => LessThan1.IN14
in_char[2] => LessThan2.IN14
in_char[2] => LessThan3.IN14
in_char[2] => LessThan4.IN14
in_char[2] => Add1.IN14
in_char[2] => LessThan5.IN14
in_char[2] => LessThan6.IN14
in_char[2] => Add3.IN14
in_char[2] => nibble.DATAA
in_char[2] => nibble[2].DATAB
in_char[2] => Equal2.IN1
in_char[2] => Equal3.IN6
in_char[3] => LessThan1.IN13
in_char[3] => LessThan2.IN13
in_char[3] => LessThan3.IN13
in_char[3] => LessThan4.IN13
in_char[3] => Add1.IN13
in_char[3] => LessThan5.IN13
in_char[3] => LessThan6.IN13
in_char[3] => Add3.IN13
in_char[3] => nibble.DATAA
in_char[3] => nibble[3].DATAB
in_char[3] => Equal2.IN0
in_char[3] => Equal3.IN0
in_char[4] => LessThan1.IN12
in_char[4] => LessThan2.IN12
in_char[4] => LessThan3.IN12
in_char[4] => LessThan4.IN12
in_char[4] => Add1.IN12
in_char[4] => LessThan5.IN12
in_char[4] => LessThan6.IN12
in_char[4] => Add3.IN12
in_char[4] => Equal2.IN6
in_char[4] => Equal3.IN5
in_char[5] => LessThan1.IN11
in_char[5] => LessThan2.IN11
in_char[5] => LessThan3.IN11
in_char[5] => LessThan4.IN11
in_char[5] => Add1.IN11
in_char[5] => LessThan5.IN11
in_char[5] => LessThan6.IN11
in_char[5] => Add3.IN11
in_char[5] => Equal2.IN5
in_char[5] => Equal3.IN4
in_char[6] => LessThan1.IN10
in_char[6] => LessThan2.IN10
in_char[6] => LessThan3.IN10
in_char[6] => LessThan4.IN10
in_char[6] => Add1.IN10
in_char[6] => LessThan5.IN10
in_char[6] => LessThan6.IN10
in_char[6] => Add3.IN10
in_char[6] => Equal2.IN4
in_char[6] => Equal3.IN3
in_char[7] => LessThan1.IN9
in_char[7] => LessThan2.IN9
in_char[7] => LessThan3.IN9
in_char[7] => LessThan4.IN9
in_char[7] => Add1.IN9
in_char[7] => LessThan5.IN9
in_char[7] => LessThan6.IN9
in_char[7] => Add3.IN9
in_char[7] => Equal2.IN3
in_char[7] => Equal3.IN2
out_valid <= out_valid~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[0] <= out_address[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[1] <= out_address[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[2] <= out_address[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[3] <= out_address[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[4] <= out_address[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[5] <= out_address[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[6] <= out_address[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[7] <= out_address[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[8] <= out_address[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[9] <= out_address[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[10] <= out_address[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[11] <= out_address[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[12] <= out_address[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_address[13] <= out_address[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[0] <= out_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[1] <= out_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[2] <= out_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[3] <= out_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[4] <= out_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[5] <= out_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[6] <= out_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[7] <= out_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[8] <= out_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[9] <= out_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[10] <= out_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[11] <= out_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[12] <= out_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[13] <= out_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[14] <= out_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[15] <= out_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[16] <= out_data[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[17] <= out_data[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[18] <= out_data[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[19] <= out_data[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[20] <= out_data[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[21] <= out_data[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[22] <= out_data[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[23] <= out_data[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[24] <= out_data[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[25] <= out_data[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[26] <= out_data[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[27] <= out_data[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[28] <= out_data[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[29] <= out_data[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[30] <= out_data[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_data[31] <= out_data[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
busy <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
error <= error~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top|yrv_mcu:i_yrv_mcu|serial_top:SERIAL
bufr_done <= serial_tx:XMIT.bufr_done
bufr_empty <= serial_tx:XMIT.bufr_empty
bufr_full <= serial_rx:RXCV.bufr_full
bufr_ovr <= serial_rx:RXCV.bufr_ovr
rx_rdata[0] <= serial_rx:RXCV.rx_rdata
rx_rdata[1] <= serial_rx:RXCV.rx_rdata
rx_rdata[2] <= serial_rx:RXCV.rx_rdata
rx_rdata[3] <= serial_rx:RXCV.rx_rdata
rx_rdata[4] <= serial_rx:RXCV.rx_rdata
rx_rdata[5] <= serial_rx:RXCV.rx_rdata
rx_rdata[6] <= serial_rx:RXCV.rx_rdata
rx_rdata[7] <= serial_rx:RXCV.rx_rdata
ser_clk <= ser_clk~reg0.DB_MAX_OUTPUT_PORT_TYPE
ser_txd <= serial_tx:XMIT.ser_txd
cks_mode => cks_mode.IN2
clkp => clkp.IN2
div_rate[0] => ser_divcnt.DATAB
div_rate[1] => ser_divcnt.DATAB
div_rate[2] => ser_divcnt.DATAB
div_rate[3] => ser_divcnt.DATAB
div_rate[4] => ser_divcnt.DATAB
div_rate[5] => ser_divcnt.DATAB
div_rate[6] => ser_divcnt.DATAB
div_rate[7] => ser_divcnt.DATAB
div_rate[8] => ser_divcnt.DATAB
div_rate[9] => ser_divcnt.DATAB
div_rate[10] => ser_divcnt.DATAB
div_rate[11] => ser_divcnt.DATAB
ld_wdata => ld_wdata.IN1
rd_rdata => rd_rdata.IN1
s_reset => s_reset.IN2
ser_rxd => ser_rxd.IN1
tx_wdata[0] => tx_wdata[0].IN1
tx_wdata[1] => tx_wdata[1].IN1
tx_wdata[2] => tx_wdata[2].IN1
tx_wdata[3] => tx_wdata[3].IN1
tx_wdata[4] => tx_wdata[4].IN1
tx_wdata[5] => tx_wdata[5].IN1
tx_wdata[6] => tx_wdata[6].IN1
tx_wdata[7] => tx_wdata[7].IN1


|top|yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV
bufr_ovr <= bufr_ovr~reg0.DB_MAX_OUTPUT_PORT_TYPE
bufr_full <= bufr_full~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[0] <= rx_rdata[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[1] <= rx_rdata[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[2] <= rx_rdata[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[3] <= rx_rdata[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[4] <= rx_rdata[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[5] <= rx_rdata[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[6] <= rx_rdata[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_rdata[7] <= rx_rdata[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx_run <= rx_run~reg0.DB_MAX_OUTPUT_PORT_TYPE
auto_trig => rx_run.IN1
auto_trig => rx_strt.IN1
cks_mode => ld_shft.IN1
cks_mode => Decoder0.IN0
cks_mode => Mux0.IN12
cks_mode => Mux1.IN10
cks_mode => Decoder1.IN0
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => rx_rdata.OUTPUTSELECT
cks_mode => sync_dly.IN0
cks_mode => rdata_reg.IN1
cks_mode => brk_strt.IN1
clkp => sync_dly.CLK
clkp => rx_strt.CLK
clkp => rx_run~reg0.CLK
clkp => bitclk_reg.CLK
clkp => divider_reg[0].CLK
clkp => divider_reg[1].CLK
clkp => divider_reg[2].CLK
clkp => divider_reg[3].CLK
clkp => running_reg.CLK
clkp => rddly_reg.CLK
clkp => rdata_reg.CLK
clkp => shft_reg[0].CLK
clkp => shft_reg[1].CLK
clkp => shft_reg[2].CLK
clkp => shft_reg[3].CLK
clkp => shft_reg[4].CLK
clkp => shft_reg[5].CLK
clkp => shft_reg[6].CLK
clkp => shft_reg[7].CLK
clkp => shft_reg[8].CLK
clkp => shft_reg[9].CLK
clkp => stop_reg.CLK
clkp => rxbrk_reg.CLK
clkp => falsest_reg.CLK
clkp => bufr_ovr~reg0.CLK
clkp => rx_rdata[0]~reg0.CLK
clkp => rx_rdata[1]~reg0.CLK
clkp => rx_rdata[2]~reg0.CLK
clkp => rx_rdata[3]~reg0.CLK
clkp => rx_rdata[4]~reg0.CLK
clkp => rx_rdata[5]~reg0.CLK
clkp => rx_rdata[6]~reg0.CLK
clkp => rx_rdata[7]~reg0.CLK
clkp => bufr_full~reg0.CLK
rd_rdata => always1.IN1
rd_rdata => bufr_ovr.IN1
rd_rdata => bufr_full.IN1
rx_sync => ld_shft.IN1
rx_sync => ld_bufr.IN1
rx_sync => ld_bufr.IN1
rx_sync => always4.IN0
rx_sync => sync_dly.IN1
rx_sync => rx_strt.IN1
s_reset => ld_bufr.IN1
s_reset => always2.IN1
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => always4.IN1
s_reset => divider_reg.OUTPUTSELECT
s_reset => divider_reg.OUTPUTSELECT
s_reset => divider_reg.OUTPUTSELECT
s_reset => divider_reg.OUTPUTSELECT
s_reset => bufr_ovr.IN1
s_reset => bufr_full.IN1
s_reset => rx_run.IN1
s_reset => rx_strt.IN1
s_reset => sync_dly.IN1
s_reset => bitclk_reg.IN1
s_reset => running_reg.IN1
s_reset => rddly_reg.IN1
s_reset => rdata_reg.IN0
s_reset => rxbrk_reg.IN1
s_reset => falsest_reg.IN1
ser_rxd => rddly_reg.IN1
ser_rxd => rdata_reg.IN1
ser_rxd => Mux0.IN8
ser_rxd => Mux0.IN9
ser_rxd => Mux0.IN10
ser_rxd => Mux0.IN11


|top|yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT
auto_trig <= auto_trig.DB_MAX_OUTPUT_PORT_TYPE
bufr_done <= bufr_done.DB_MAX_OUTPUT_PORT_TYPE
bufr_empty <= bufr_full.DB_MAX_OUTPUT_PORT_TYPE
ser_txd <= ser_txd.DB_MAX_OUTPUT_PORT_TYPE
tx_run <= tx_run.DB_MAX_OUTPUT_PORT_TYPE
cks_mode => auto_trig.IN0
cks_mode => bitclk_pls.IN1
cks_mode => lastbit.IN1
cks_mode => ser_txd.OUTPUTSELECT
cks_mode => termchar.OUTPUTSELECT
cks_mode => tx_run.IN1
cks_mode => Equal0.IN2
cks_mode => Equal1.IN2
cks_mode => ld_bufr.IN1
cks_mode => ld_bufr.IN1
cks_mode => lastbit.IN1
cks_mode => running_reg.IN1
clkp => strt_reg.CLK
clkp => ending_reg.CLK
clkp => bitclk_reg.CLK
clkp => divider_reg[0].CLK
clkp => divider_reg[1].CLK
clkp => divider_reg[2].CLK
clkp => divider_reg[3].CLK
clkp => running_reg.CLK
clkp => shft_reg[0].CLK
clkp => shft_reg[1].CLK
clkp => shft_reg[2].CLK
clkp => shft_reg[3].CLK
clkp => shft_reg[4].CLK
clkp => shft_reg[5].CLK
clkp => shft_reg[6].CLK
clkp => shft_reg[7].CLK
clkp => shft_reg[8].CLK
clkp => shft_reg[9].CLK
clkp => output_reg.CLK
clkp => bufr_reg[0].CLK
clkp => bufr_reg[1].CLK
clkp => bufr_reg[2].CLK
clkp => bufr_reg[3].CLK
clkp => bufr_reg[4].CLK
clkp => bufr_reg[5].CLK
clkp => bufr_reg[6].CLK
clkp => bufr_reg[7].CLK
clkp => bufr_full.CLK
ld_wdata => auto_trig.IN1
ld_wdata => bufr_full.IN1
ld_wdata => bufr_reg[0].ENA
ld_wdata => bufr_reg[1].ENA
ld_wdata => bufr_reg[2].ENA
ld_wdata => bufr_reg[3].ENA
ld_wdata => bufr_reg[4].ENA
ld_wdata => bufr_reg[5].ENA
ld_wdata => bufr_reg[6].ENA
ld_wdata => bufr_reg[7].ENA
s_reset => always3.IN1
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => shft_reg.OUTPUTSELECT
s_reset => always5.IN0
s_reset => divider_reg.OUTPUTSELECT
s_reset => divider_reg.OUTPUTSELECT
s_reset => divider_reg.OUTPUTSELECT
s_reset => divider_reg.OUTPUTSELECT
s_reset => always6.IN1
s_reset => bufr_full.IN1
s_reset => strt_reg.IN1
s_reset => bitclk_reg.IN1
s_reset => ending_reg.IN1
s_reset => running_reg.IN1
s_reset => output_reg.IN1
tx_sync => bitclk_pls.IN1
tx_sync => ld_bufr.IN1
tx_sync => always5.IN1
tx_sync => tx_run.IN1
tx_wdata[0] => bufr_reg[0].DATAIN
tx_wdata[1] => bufr_reg[1].DATAIN
tx_wdata[2] => bufr_reg[2].DATAIN
tx_wdata[3] => bufr_reg[3].DATAIN
tx_wdata[4] => bufr_reg[4].DATAIN
tx_wdata[5] => bufr_reg[5].DATAIN
tx_wdata[6] => bufr_reg[6].DATAIN
tx_wdata[7] => bufr_reg[7].DATAIN


|top|display_dynamic:i_display
clk => i[0].CLK
clk => i[1].CLK
clk => digit[0]~reg0.CLK
clk => digit[1]~reg0.CLK
clk => digit[2]~reg0.CLK
clk => digit[3]~reg0.CLK
clk => abcdefgh[0]~reg0.CLK
clk => abcdefgh[1]~reg0.CLK
clk => abcdefgh[2]~reg0.CLK
clk => abcdefgh[3]~reg0.CLK
clk => abcdefgh[4]~reg0.CLK
clk => abcdefgh[5]~reg0.CLK
clk => abcdefgh[6]~reg0.CLK
clk => abcdefgh[7]~reg0.CLK
clk => cnt[0].CLK
clk => cnt[1].CLK
clk => cnt[2].CLK
clk => cnt[3].CLK
clk => cnt[4].CLK
clk => cnt[5].CLK
clk => cnt[6].CLK
clk => cnt[7].CLK
clk => cnt[8].CLK
clk => cnt[9].CLK
clk => cnt[10].CLK
clk => cnt[11].CLK
clk => cnt[12].CLK
clk => cnt[13].CLK
clk => cnt[14].CLK
clk => cnt[15].CLK
reset => i[0].ACLR
reset => i[1].ACLR
reset => digit[0]~reg0.PRESET
reset => digit[1]~reg0.PRESET
reset => digit[2]~reg0.PRESET
reset => digit[3]~reg0.ACLR
reset => abcdefgh[0]~reg0.PRESET
reset => abcdefgh[1]~reg0.PRESET
reset => abcdefgh[2]~reg0.ACLR
reset => abcdefgh[3]~reg0.ACLR
reset => abcdefgh[4]~reg0.ACLR
reset => abcdefgh[5]~reg0.ACLR
reset => abcdefgh[6]~reg0.ACLR
reset => abcdefgh[7]~reg0.ACLR
reset => cnt[0].ACLR
reset => cnt[1].ACLR
reset => cnt[2].ACLR
reset => cnt[3].ACLR
reset => cnt[4].ACLR
reset => cnt[5].ACLR
reset => cnt[6].ACLR
reset => cnt[7].ACLR
reset => cnt[8].ACLR
reset => cnt[9].ACLR
reset => cnt[10].ACLR
reset => cnt[11].ACLR
reset => cnt[12].ACLR
reset => cnt[13].ACLR
reset => cnt[14].ACLR
reset => cnt[15].ACLR
number[0] => Mux0.IN14
number[1] => Mux1.IN14
number[2] => Mux2.IN14
number[3] => Mux3.IN14
number[4] => Mux0.IN10
number[5] => Mux1.IN10
number[6] => Mux2.IN10
number[7] => Mux3.IN10
number[8] => Mux0.IN6
number[9] => Mux1.IN6
number[10] => Mux2.IN6
number[11] => Mux3.IN6
number[12] => Mux0.IN2
number[13] => Mux1.IN2
number[14] => Mux2.IN2
number[15] => Mux3.IN2
abcdefgh[0] <= abcdefgh[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[1] <= abcdefgh[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[2] <= abcdefgh[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[3] <= abcdefgh[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[4] <= abcdefgh[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[5] <= abcdefgh[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[6] <= abcdefgh[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
abcdefgh[7] <= abcdefgh[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
digit[0] <= digit[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
digit[1] <= digit[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
digit[2] <= digit[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
digit[3] <= digit[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top|vga:i_vga
clk => vpos[0]~reg0.CLK
clk => vpos[1]~reg0.CLK
clk => vpos[2]~reg0.CLK
clk => vpos[3]~reg0.CLK
clk => vpos[4]~reg0.CLK
clk => vpos[5]~reg0.CLK
clk => vpos[6]~reg0.CLK
clk => vpos[7]~reg0.CLK
clk => vpos[8]~reg0.CLK
clk => vpos[9]~reg0.CLK
clk => hpos[0]~reg0.CLK
clk => hpos[1]~reg0.CLK
clk => hpos[2]~reg0.CLK
clk => hpos[3]~reg0.CLK
clk => hpos[4]~reg0.CLK
clk => hpos[5]~reg0.CLK
clk => hpos[6]~reg0.CLK
clk => hpos[7]~reg0.CLK
clk => hpos[8]~reg0.CLK
clk => hpos[9]~reg0.CLK
clk => display_on~reg0.CLK
clk => vsync~reg0.CLK
clk => hsync~reg0.CLK
clk => clk_en.CLK
clk => clk_en_cnt[0].CLK
clk => clk_en_cnt[1].CLK
clk => clk_en_cnt[2].CLK
clk => clk_en_cnt[3].CLK
reset => vpos[0]~reg0.ACLR
reset => vpos[1]~reg0.ACLR
reset => vpos[2]~reg0.ACLR
reset => vpos[3]~reg0.ACLR
reset => vpos[4]~reg0.ACLR
reset => vpos[5]~reg0.ACLR
reset => vpos[6]~reg0.ACLR
reset => vpos[7]~reg0.ACLR
reset => vpos[8]~reg0.ACLR
reset => vpos[9]~reg0.ACLR
reset => hpos[0]~reg0.ACLR
reset => hpos[1]~reg0.ACLR
reset => hpos[2]~reg0.ACLR
reset => hpos[3]~reg0.ACLR
reset => hpos[4]~reg0.ACLR
reset => hpos[5]~reg0.ACLR
reset => hpos[6]~reg0.ACLR
reset => hpos[7]~reg0.ACLR
reset => hpos[8]~reg0.ACLR
reset => hpos[9]~reg0.ACLR
reset => display_on~reg0.ACLR
reset => vsync~reg0.ACLR
reset => hsync~reg0.ACLR
reset => clk_en.ACLR
reset => clk_en_cnt[0].ACLR
reset => clk_en_cnt[1].ACLR
reset => clk_en_cnt[2].ACLR
reset => clk_en_cnt[3].ACLR
hsync <= hsync~reg0.DB_MAX_OUTPUT_PORT_TYPE
vsync <= vsync~reg0.DB_MAX_OUTPUT_PORT_TYPE
display_on <= display_on~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[0] <= hpos[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[1] <= hpos[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[2] <= hpos[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[3] <= hpos[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[4] <= hpos[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[5] <= hpos[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[6] <= hpos[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[7] <= hpos[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[8] <= hpos[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hpos[9] <= hpos[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[0] <= vpos[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[1] <= vpos[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[2] <= vpos[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[3] <= vpos[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[4] <= vpos[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[5] <= vpos[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[6] <= vpos[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[7] <= vpos[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[8] <= vpos[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
vpos[9] <= vpos[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top|ps2scan:ps2scan
clk => ps2_asci[0].CLK
clk => ps2_asci[1].CLK
clk => ps2_asci[2].CLK
clk => ps2_asci[3].CLK
clk => ps2_asci[4].CLK
clk => ps2_asci[5].CLK
clk => ps2_asci[6].CLK
clk => ps2_asci[7].CLK
clk => newcode2.CLK
clk => newkey.CLK
rst_n => ps2_state_r.ACLR
rst_n => key_e0.ACLR
rst_n => key_f0.ACLR
rst_n => ps2_asci[0].ACLR
rst_n => ps2_asci[1].ACLR
rst_n => ps2_asci[2].ACLR
rst_n => ps2_asci[3].ACLR
rst_n => ps2_asci[4].ACLR
rst_n => ps2_asci[5].ACLR
rst_n => ps2_asci[6].ACLR
rst_n => ps2_asci[7].ACLR
rst_n => temp_data[0].ACLR
rst_n => temp_data[1].ACLR
rst_n => temp_data[2].ACLR
rst_n => temp_data[3].ACLR
rst_n => temp_data[4].ACLR
rst_n => temp_data[5].ACLR
rst_n => temp_data[6].ACLR
rst_n => temp_data[7].ACLR
rst_n => num[0].ACLR
rst_n => num[1].ACLR
rst_n => num[2].ACLR
rst_n => num[3].ACLR
rst_n => newcode2.ACLR
rst_n => newkey.ACLR
rst_n => ps2_byte_r[7].ENA
rst_n => ps2_byte_r[6].ENA
rst_n => ps2_byte_r[5].ENA
rst_n => ps2_byte_r[4].ENA
rst_n => ps2_byte_r[3].ENA
rst_n => ps2_byte_r[2].ENA
rst_n => ps2_byte_r[1].ENA
rst_n => ps2_byte_r[0].ENA
ps2k_clk => temp_data[0].CLK
ps2k_clk => temp_data[1].CLK
ps2k_clk => temp_data[2].CLK
ps2k_clk => temp_data[3].CLK
ps2k_clk => temp_data[4].CLK
ps2k_clk => temp_data[5].CLK
ps2k_clk => temp_data[6].CLK
ps2k_clk => temp_data[7].CLK
ps2k_clk => num[0].CLK
ps2k_clk => num[1].CLK
ps2k_clk => num[2].CLK
ps2k_clk => num[3].CLK
ps2k_data => num.OUTPUTSELECT
ps2k_data => num.OUTPUTSELECT
ps2k_data => num.OUTPUTSELECT
ps2k_data => num.OUTPUTSELECT
ps2k_data => num.OUTPUTSELECT
ps2k_data => num.OUTPUTSELECT
ps2k_data => num.OUTPUTSELECT
ps2k_data => num.OUTPUTSELECT
ps2k_data => temp_data[7].DATAIN
ps2k_data => temp_data[6].DATAIN
ps2k_data => temp_data[5].DATAIN
ps2k_data => temp_data[4].DATAIN
ps2k_data => temp_data[3].DATAIN
ps2k_data => temp_data[2].DATAIN
ps2k_data => temp_data[1].DATAIN
ps2k_data => temp_data[0].DATAIN
ps2_byte[0] <= ps2_asci[0].DB_MAX_OUTPUT_PORT_TYPE
ps2_byte[1] <= ps2_asci[1].DB_MAX_OUTPUT_PORT_TYPE
ps2_byte[2] <= ps2_asci[2].DB_MAX_OUTPUT_PORT_TYPE
ps2_byte[3] <= ps2_asci[3].DB_MAX_OUTPUT_PORT_TYPE
ps2_byte[4] <= ps2_asci[4].DB_MAX_OUTPUT_PORT_TYPE
ps2_byte[5] <= ps2_asci[5].DB_MAX_OUTPUT_PORT_TYPE
ps2_byte[6] <= ps2_asci[6].DB_MAX_OUTPUT_PORT_TYPE
ps2_byte[7] <= ps2_asci[7].DB_MAX_OUTPUT_PORT_TYPE
ps2_state <= ps2_state_r.DB_MAX_OUTPUT_PORT_TYPE


