TimeQuest Timing Analyzer report for pratica2
Fri Jul 19 16:57:40 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'controle:ctrl|g_out'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'controle:ctrl|g_out'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'controle:ctrl|g_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'controle:ctrl|g_out'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'controle:ctrl|g_out'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'controle:ctrl|g_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clock               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }               ;
; controle:ctrl|g_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controle:ctrl|g_out } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 13.87 MHz ; 13.87 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow Model Setup Summary                      ;
+---------------------+---------+---------------+
; Clock               ; Slack   ; End Point TNS ;
+---------------------+---------+---------------+
; clock               ; -71.117 ; -5109.355     ;
; controle:ctrl|g_out ; -3.760  ; -56.634       ;
+---------------------+---------+---------------+


+----------------------------------------------+
; Slow Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -2.539 ; -2.786        ;
; controle:ctrl|g_out ; -0.399 ; -3.423        ;
+---------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.380 ; -152.380      ;
; controle:ctrl|g_out ; 0.500  ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                           ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -71.117 ; registrador:regA|data_out[0] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 72.153     ;
; -71.024 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 72.069     ;
; -70.934 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.002     ; 71.968     ;
; -70.931 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.002     ; 71.965     ;
; -70.680 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 71.726     ;
; -70.680 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 71.726     ;
; -70.581 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 71.627     ;
; -70.038 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 71.084     ;
; -69.656 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.737     ; 68.455     ;
; -69.563 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.728     ; 68.371     ;
; -69.473 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.739     ; 68.270     ;
; -69.470 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.739     ; 68.267     ;
; -69.219 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.727     ; 68.028     ;
; -69.219 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.727     ; 68.028     ;
; -69.120 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.727     ; 67.929     ;
; -69.029 ; controle:ctrl|add_sub        ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.015     ; 70.050     ;
; -68.936 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.006     ; 69.966     ;
; -68.884 ; clock_counter[1]             ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.015     ; 69.905     ;
; -68.846 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.017     ; 69.865     ;
; -68.843 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.017     ; 69.862     ;
; -68.791 ; clock_counter[1]             ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.006     ; 69.821     ;
; -68.701 ; clock_counter[1]             ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.017     ; 69.720     ;
; -68.698 ; clock_counter[1]             ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.017     ; 69.717     ;
; -68.592 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 69.623     ;
; -68.592 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 69.623     ;
; -68.577 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.727     ; 67.386     ;
; -68.493 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 69.524     ;
; -68.447 ; clock_counter[1]             ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 69.478     ;
; -68.447 ; clock_counter[1]             ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 69.478     ;
; -68.348 ; clock_counter[1]             ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 69.379     ;
; -67.950 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 68.981     ;
; -67.805 ; clock_counter[1]             ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 68.836     ;
; -67.000 ; registrador:regA|data_out[0] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 68.036     ;
; -66.890 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.012      ; 67.938     ;
; -66.779 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 67.816     ;
; -66.778 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 67.815     ;
; -66.688 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; 0.013      ; 67.737     ;
; -66.688 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; 0.013      ; 67.737     ;
; -66.647 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.013      ; 67.696     ;
; -65.986 ; registrador:regA|data_out[1] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 67.022     ;
; -65.896 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.013      ; 66.945     ;
; -65.893 ; registrador:regA|data_out[1] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 66.938     ;
; -65.803 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.002     ; 66.837     ;
; -65.800 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.002     ; 66.834     ;
; -65.549 ; registrador:regA|data_out[1] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 66.595     ;
; -65.549 ; registrador:regA|data_out[1] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 66.595     ;
; -65.539 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.737     ; 64.338     ;
; -65.450 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 66.496     ;
; -65.429 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.725     ; 64.240     ;
; -65.318 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.736     ; 64.118     ;
; -65.317 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.736     ; 64.117     ;
; -65.227 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.724     ; 64.039     ;
; -65.227 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.724     ; 64.039     ;
; -65.186 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.724     ; 63.998     ;
; -64.912 ; controle:ctrl|add_sub        ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; -0.015     ; 65.933     ;
; -64.907 ; registrador:regA|data_out[1] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.010      ; 65.953     ;
; -64.897 ; mux:mux_inst|buswires[1]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.738     ; 63.695     ;
; -64.804 ; mux:mux_inst|buswires[1]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.729     ; 63.611     ;
; -64.802 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.003     ; 65.835     ;
; -64.767 ; clock_counter[1]             ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; -0.015     ; 65.788     ;
; -64.714 ; mux:mux_inst|buswires[1]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.740     ; 63.510     ;
; -64.711 ; mux:mux_inst|buswires[1]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.740     ; 63.507     ;
; -64.691 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; -0.014     ; 65.713     ;
; -64.690 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; -0.014     ; 65.712     ;
; -64.657 ; clock_counter[1]             ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.003     ; 65.690     ;
; -64.600 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 65.634     ;
; -64.600 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 65.634     ;
; -64.559 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 65.593     ;
; -64.546 ; clock_counter[1]             ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; -0.014     ; 65.568     ;
; -64.545 ; clock_counter[1]             ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; -0.014     ; 65.567     ;
; -64.460 ; mux:mux_inst|buswires[1]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.728     ; 63.268     ;
; -64.460 ; mux:mux_inst|buswires[1]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.728     ; 63.268     ;
; -64.455 ; clock_counter[1]             ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 65.489     ;
; -64.455 ; clock_counter[1]             ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 65.489     ;
; -64.435 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.724     ; 63.247     ;
; -64.414 ; clock_counter[1]             ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 65.448     ;
; -64.361 ; mux:mux_inst|buswires[1]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.728     ; 63.169     ;
; -63.818 ; mux:mux_inst|buswires[1]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.728     ; 62.626     ;
; -63.808 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 64.842     ;
; -63.663 ; clock_counter[1]             ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 64.697     ;
; -63.349 ; registrador:regA|data_out[0] ; registrador:regA|data_out[13] ; clock               ; clock       ; 1.000        ; 0.000      ; 64.385     ;
; -63.277 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[13] ; clock               ; clock       ; 1.000        ; 0.016      ; 64.329     ;
; -63.277 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[13] ; clock               ; clock       ; 1.000        ; 0.016      ; 64.329     ;
; -63.272 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[13] ; clock               ; clock       ; 1.000        ; 0.016      ; 64.324     ;
; -63.271 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[13] ; clock               ; clock       ; 1.000        ; 0.016      ; 64.323     ;
; -63.240 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[13] ; clock               ; clock       ; 1.000        ; 0.017      ; 64.293     ;
; -63.103 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[13] ; clock               ; clock       ; 1.000        ; 0.017      ; 64.156     ;
; -62.655 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[13] ; clock               ; clock       ; 1.000        ; 0.015      ; 63.706     ;
; -61.888 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.737     ; 60.687     ;
; -61.869 ; registrador:regA|data_out[1] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 62.905     ;
; -61.816 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.721     ; 60.631     ;
; -61.816 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.721     ; 60.631     ;
; -61.811 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.721     ; 60.626     ;
; -61.810 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.721     ; 60.625     ;
; -61.779 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.720     ; 60.595     ;
; -61.759 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.012      ; 62.807     ;
; -61.648 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 62.685     ;
; -61.647 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 62.684     ;
; -61.642 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.720     ; 60.458     ;
; -61.557 ; registrador:regA|data_out[1] ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; 0.013      ; 62.606     ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controle:ctrl|g_out'                                                                                                 ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; -3.760 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.876      ; 4.040      ;
; -3.758 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.876      ; 4.038      ;
; -3.722 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.584      ; 3.969      ;
; -3.720 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.586      ; 3.977      ;
; -3.720 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.584      ; 3.967      ;
; -3.718 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.586      ; 3.975      ;
; -3.600 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.876      ; 3.880      ;
; -3.596 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.699      ; 3.850      ;
; -3.596 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.584      ; 3.843      ;
; -3.594 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.698      ; 3.847      ;
; -3.594 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.699      ; 3.848      ;
; -3.592 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.698      ; 3.845      ;
; -3.590 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.731      ; 3.871      ;
; -3.588 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.731      ; 3.869      ;
; -3.570 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.587      ; 3.792      ;
; -3.568 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.587      ; 3.790      ;
; -3.564 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.553      ; 3.799      ;
; -3.562 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.584      ; 3.809      ;
; -3.562 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.553      ; 3.797      ;
; -3.560 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.586      ; 3.817      ;
; -3.544 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.585      ; 3.801      ;
; -3.542 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.585      ; 3.799      ;
; -3.538 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.790      ;
; -3.535 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.876      ; 3.815      ;
; -3.518 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.876      ; 3.798      ;
; -3.503 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.787      ;
; -3.497 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.584      ; 3.744      ;
; -3.495 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.586      ; 3.752      ;
; -3.478 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.586      ; 3.735      ;
; -3.462 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.570      ; 3.703      ;
; -3.460 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.570      ; 3.701      ;
; -3.455 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.572      ; 3.699      ;
; -3.453 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.572      ; 3.697      ;
; -3.451 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.703      ;
; -3.449 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.701      ;
; -3.438 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.722      ;
; -3.436 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.699      ; 3.690      ;
; -3.434 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.698      ; 3.687      ;
; -3.431 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.731      ; 3.712      ;
; -3.430 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.731      ; 3.711      ;
; -3.419 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.703      ;
; -3.410 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.587      ; 3.632      ;
; -3.408 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.720      ; 3.670      ;
; -3.406 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.720      ; 3.668      ;
; -3.404 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.553      ; 3.639      ;
; -3.404 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.699      ; 3.658      ;
; -3.384 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.585      ; 3.641      ;
; -3.382 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.698      ; 3.635      ;
; -3.382 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.587      ; 3.604      ;
; -3.372 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.687      ; 3.614      ;
; -3.370 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.687      ; 3.612      ;
; -3.369 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.698      ; 3.622      ;
; -3.363 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.876      ; 3.643      ;
; -3.358 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.876      ; 3.638      ;
; -3.353 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.585      ; 3.610      ;
; -3.352 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.698      ; 3.605      ;
; -3.351 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.586      ; 3.608      ;
; -3.349 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.553      ; 3.584      ;
; -3.345 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.587      ; 3.567      ;
; -3.342 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.584      ; 3.589      ;
; -3.331 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.699      ; 3.585      ;
; -3.328 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.587      ; 3.550      ;
; -3.323 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.586      ; 3.580      ;
; -3.319 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.585      ; 3.576      ;
; -3.302 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.570      ; 3.543      ;
; -3.295 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.572      ; 3.539      ;
; -3.290 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.572      ; 3.534      ;
; -3.289 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.541      ;
; -3.283 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.570      ; 3.524      ;
; -3.278 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.562      ;
; -3.250 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.553      ; 3.485      ;
; -3.248 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.720      ; 3.510      ;
; -3.237 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.570      ; 3.478      ;
; -3.236 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.723      ; 3.514      ;
; -3.234 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.723      ; 3.512      ;
; -3.232 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.585      ; 3.489      ;
; -3.230 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.572      ; 3.474      ;
; -3.228 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.584      ; 3.475      ;
; -3.227 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.553      ; 3.462      ;
; -3.220 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.570      ; 3.461      ;
; -3.219 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.471      ;
; -3.213 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.572      ; 3.457      ;
; -3.212 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.687      ; 3.454      ;
; -3.209 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.720      ; 3.471      ;
; -3.207 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.459      ;
; -3.197 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.698      ; 3.450      ;
; -3.183 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.720      ; 3.445      ;
; -3.176 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.699      ; 3.430      ;
; -3.173 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.587      ; 3.395      ;
; -3.147 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.687      ; 3.389      ;
; -3.136 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.731      ; 3.417      ;
; -3.135 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.419      ;
; -3.130 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.687      ; 3.372      ;
; -3.115 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.731      ; 3.396      ;
; -3.110 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.733      ; 3.394      ;
; -3.104 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.585      ; 3.361      ;
; -3.095 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.553      ; 3.330      ;
; -3.092 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.723      ; 3.370      ;
; -3.076 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.723      ; 3.354      ;
; -3.065 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.570      ; 3.306      ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                       ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -2.539 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; 0.000        ; 2.680      ; 0.657      ;
; -2.039 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; -0.500       ; 2.680      ; 0.657      ;
; -0.063 ; controle:ctrl|done       ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 1.342      ;
; -0.062 ; controle:ctrl|done       ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 1.343      ;
; -0.062 ; controle:ctrl|done       ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 1.343      ;
; -0.060 ; controle:ctrl|done       ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 1.345      ;
; 0.181  ; controle:ctrl|done       ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 1.586      ;
; 0.183  ; controle:ctrl|done       ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 1.588      ;
; 0.183  ; controle:ctrl|done       ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 1.588      ;
; 0.391  ; clock_counter[0]         ; clock_counter[0]              ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|a_in       ; controle:ctrl|a_in            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r2_in      ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r4_in      ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r6_in      ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r5_in      ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r3_in      ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r0_in      ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r1_in      ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r2_out     ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r5_out     ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r1_out     ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r4_out     ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r0_out     ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r3_out     ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r6_out     ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.817  ; controle:ctrl|done       ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.830  ; controle:ctrl|done       ; controle:ctrl|a_in            ; clock               ; clock       ; 0.000        ; 0.000      ; 1.096      ;
; 0.873  ; clock_counter[1]         ; registrador:reg6|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.140      ;
; 0.877  ; clock_counter[1]         ; registrador:reg3|data_out[0]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.144      ;
; 1.033  ; controle:ctrl|done       ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.299      ;
; 1.035  ; controle:ctrl|done       ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.056  ; controle:ctrl|done       ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.322      ;
; 1.115  ; controle:ctrl|done       ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.381      ;
; 1.189  ; clock_counter[0]         ; clock_counter[1]              ; clock               ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.199  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.465      ;
; 1.225  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.229  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.240  ; controle:ctrl|Tstate.000 ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.645      ;
; 1.241  ; controle:ctrl|Tstate.000 ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.646      ;
; 1.244  ; controle:ctrl|Tstate.000 ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.649      ;
; 1.246  ; controle:ctrl|Tstate.000 ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.651      ;
; 1.247  ; controle:ctrl|Tstate.000 ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.652      ;
; 1.249  ; controle:ctrl|Tstate.000 ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.654      ;
; 1.249  ; controle:ctrl|Tstate.000 ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.654      ;
; 1.266  ; controle:ctrl|done       ; controle:ctrl|g_out           ; clock               ; clock       ; 0.000        ; -0.003     ; 1.529      ;
; 1.283  ; clock_counter[1]         ; registrador:reg6|data_out[7]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.550      ;
; 1.288  ; controle:ctrl|Tstate.000 ; controle:ctrl|a_in            ; clock               ; clock       ; 0.000        ; 0.000      ; 1.554      ;
; 1.314  ; controle:ctrl|Tstate.T2  ; controle:ctrl|g_out           ; clock               ; clock       ; 0.000        ; -0.003     ; 1.577      ;
; 1.357  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.762      ;
; 1.358  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.763      ;
; 1.361  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.628      ;
; 1.361  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.628      ;
; 1.361  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[4]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.628      ;
; 1.361  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[6]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.628      ;
; 1.361  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[7]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.628      ;
; 1.361  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[13] ; clock               ; clock       ; 0.000        ; 0.001      ; 1.628      ;
; 1.361  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.766      ;
; 1.363  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.768      ;
; 1.364  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.769      ;
; 1.366  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.771      ;
; 1.366  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 1.139      ; 2.771      ;
; 1.371  ; clock_counter[1]         ; clock_counter[1]              ; clock               ; clock       ; 0.000        ; 0.000      ; 1.637      ;
; 1.384  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 1.650      ;
; 1.390  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.005     ; 1.651      ;
; 1.390  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[1]  ; clock               ; clock       ; 0.000        ; -0.005     ; 1.651      ;
; 1.390  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[10] ; clock               ; clock       ; 0.000        ; -0.005     ; 1.651      ;
; 1.420  ; controle:ctrl|Tstate.T2  ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 1.686      ;
; 1.422  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.688      ;
; 1.425  ; clock_counter[1]         ; registrador:reg3|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.692      ;
; 1.428  ; clock_counter[1]         ; registrador:reg6|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.695      ;
; 1.443  ; controle:ctrl|done       ; clock_counter[0]              ; clock               ; clock       ; 0.000        ; 0.001      ; 1.710      ;
; 1.453  ; controle:ctrl|done       ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 1.720      ;
; 1.454  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.720      ;
; 1.459  ; controle:ctrl|done       ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 1.726      ;
; 1.468  ; controle:ctrl|done       ; clock_counter[1]              ; clock               ; clock       ; 0.000        ; 0.001      ; 1.735      ;
; 1.468  ; controle:ctrl|done       ; controle:ctrl|add_sub         ; clock               ; clock       ; 0.000        ; 0.001      ; 1.735      ;
; 1.495  ; controle:ctrl|done       ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 1.762      ;
; 1.499  ; controle:ctrl|done       ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 1.766      ;
; 1.532  ; controle:ctrl|done       ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 1.798      ;
; 1.535  ; clock_counter[1]         ; registrador:reg1|data_out[5]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.803      ;
; 1.539  ; clock_counter[1]         ; registrador:reg0|data_out[5]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.807      ;
; 1.570  ; controle:ctrl|Tstate.000 ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 1.836      ;
; 1.573  ; controle:ctrl|done       ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 1.839      ;
; 1.578  ; controle:ctrl|add_sub    ; registrador:reg3|data_out[15] ; clock               ; clock       ; 0.000        ; -0.005     ; 1.839      ;
; 1.579  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[0]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.846      ;
; 1.579  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.846      ;
; 1.579  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.846      ;
; 1.579  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[3]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.846      ;
; 1.581  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[4]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.848      ;
; 1.581  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[5]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.848      ;
; 1.581  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[6]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.848      ;
; 1.581  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[7]  ; clock               ; clock       ; 0.000        ; 0.001      ; 1.848      ;
; 1.581  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[13] ; clock               ; clock       ; 0.000        ; 0.001      ; 1.848      ;
; 1.595  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.863      ;
; 1.595  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.863      ;
; 1.595  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[4]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.863      ;
; 1.595  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[6]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.863      ;
; 1.595  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[7]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.863      ;
; 1.595  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[13] ; clock               ; clock       ; 0.000        ; 0.002      ; 1.863      ;
; 1.604  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[4]  ; clock               ; clock       ; 0.000        ; 0.002      ; 1.872      ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controle:ctrl|g_out'                                                                                                           ;
+--------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; -0.399 ; registrador:reg3|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 0.971      ;
; -0.398 ; registrador:reg3|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.868      ; 0.970      ;
; -0.397 ; registrador:reg3|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 0.973      ;
; -0.388 ; registrador:reg3|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.863      ; 0.975      ;
; -0.387 ; registrador:reg3|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.857      ; 0.970      ;
; -0.379 ; registrador:reg3|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.841      ; 0.962      ;
; -0.373 ; registrador:reg3|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.842      ; 0.969      ;
; -0.353 ; registrador:reg3|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 2.013      ; 1.160      ;
; -0.122 ; registrador:reg3|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.723      ; 1.101      ;
; -0.121 ; registrador:reg3|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.724      ; 1.103      ;
; -0.106 ; registrador:reg3|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.710      ; 1.104      ;
; -0.003 ; registrador:reg6|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.868      ; 1.365      ;
; -0.002 ; registrador:reg6|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 1.368      ;
; 0.045  ; registrador:reg6|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 2.013      ; 1.558      ;
; 0.143  ; registrador:reg6|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.863      ; 1.506      ;
; 0.186  ; registrador:reg6|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.842      ; 1.528      ;
; 0.206  ; registrador:reg6|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.841      ; 1.547      ;
; 0.265  ; registrador:reg6|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.721      ; 1.486      ;
; 0.274  ; registrador:reg6|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.723      ; 1.497      ;
; 0.276  ; registrador:reg6|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.724      ; 1.500      ;
; 0.277  ; registrador:reg6|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 1.499      ;
; 0.286  ; registrador:reg6|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.696      ; 1.482      ;
; 0.286  ; registrador:reg3|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.721      ; 1.507      ;
; 0.297  ; registrador:reg3|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.712      ; 1.509      ;
; 0.404  ; registrador:reg6|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 1.774      ;
; 0.478  ; registrador:reg6|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.712      ; 1.690      ;
; 0.485  ; registrador:reg6|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.710      ; 1.695      ;
; 0.509  ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.869      ; 1.878      ;
; 0.509  ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.867      ; 1.876      ;
; 0.513  ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.853      ; 1.866      ;
; 0.519  ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.854      ; 1.873      ;
; 0.571  ; registrador:reg4|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 1.941      ;
; 0.572  ; registrador:reg4|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.842      ; 1.914      ;
; 0.577  ; registrador:reg4|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 1.947      ;
; 0.579  ; registrador:reg3|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.696      ; 1.775      ;
; 0.581  ; registrador:reg4|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.868      ; 1.949      ;
; 0.595  ; registrador:reg4|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.857      ; 1.952      ;
; 0.603  ; registrador:reg4|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.841      ; 1.944      ;
; 0.639  ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.853      ; 1.992      ;
; 0.641  ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.854      ; 1.995      ;
; 0.678  ; registrador:reg4|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.696      ; 1.874      ;
; 0.723  ; registrador:reg3|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 1.945      ;
; 0.738  ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.869      ; 2.107      ;
; 0.782  ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 2.004      ;
; 0.791  ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.723      ; 2.014      ;
; 0.807  ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.697      ; 2.004      ;
; 0.861  ; registrador:reg4|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 2.083      ;
; 0.867  ; registrador:reg4|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.723      ; 2.090      ;
; 0.907  ; registrador:reg2|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.831      ; 2.238      ;
; 0.908  ; registrador:reg4|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 2.017      ; 2.425      ;
; 0.909  ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.867      ; 2.276      ;
; 0.935  ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.863      ; 2.298      ;
; 0.939  ; registrador:reg6|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.857      ; 2.296      ;
; 0.952  ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.869      ; 2.321      ;
; 1.041  ; registrador:reg5|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.864      ; 2.405      ;
; 1.051  ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.729      ; 2.280      ;
; 1.084  ; registrador:reg3|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.830      ; 2.414      ;
; 1.129  ; registrador:reg4|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.728      ; 2.357      ;
; 1.134  ; registrador:reg5|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.874      ; 2.508      ;
; 1.141  ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.842      ; 2.483      ;
; 1.142  ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.869      ; 2.511      ;
; 1.145  ; registrador:reg5|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.861      ; 2.506      ;
; 1.171  ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.724      ; 2.395      ;
; 1.173  ; registrador:reg5|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 2.017      ; 2.690      ;
; 1.176  ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.729      ; 2.405      ;
; 1.185  ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 2.407      ;
; 1.205  ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.723      ; 2.428      ;
; 1.210  ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.856      ; 2.566      ;
; 1.211  ; registrador:reg5|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.830      ; 2.541      ;
; 1.225  ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.842      ; 2.567      ;
; 1.232  ; registrador:reg4|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.830      ; 2.562      ;
; 1.238  ; registrador:reg2|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 2.608      ;
; 1.240  ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.870      ; 2.610      ;
; 1.250  ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.859      ; 2.609      ;
; 1.250  ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.868      ; 2.618      ;
; 1.261  ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.723      ; 2.484      ;
; 1.264  ; registrador:reg2|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.712      ; 2.476      ;
; 1.266  ; registrador:reg2|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.857      ; 2.623      ;
; 1.268  ; registrador:reg2|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.710      ; 2.478      ;
; 1.314  ; registrador:reg4|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.863      ; 2.677      ;
; 1.327  ; registrador:reg4|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.725      ; 2.552      ;
; 1.343  ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 2.565      ;
; 1.344  ; registrador:reg5|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.839      ; 2.683      ;
; 1.352  ; registrador:reg5|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.711      ; 2.563      ;
; 1.366  ; registrador:reg5|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.713      ; 2.579      ;
; 1.378  ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 2.600      ;
; 1.410  ; registrador:reg5|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.728      ; 2.638      ;
; 1.418  ; registrador:reg6|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.830      ; 2.748      ;
; 1.432  ; registrador:reg5|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.726      ; 2.658      ;
; 1.438  ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.697      ; 2.635      ;
; 1.439  ; registrador:reg5|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.727      ; 2.666      ;
; 1.442  ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.839      ; 2.781      ;
; 1.450  ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 2.012      ; 2.962      ;
; 1.493  ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.859      ; 2.852      ;
; 1.523  ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.724      ; 2.747      ;
; 1.545  ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.693      ; 2.738      ;
; 1.558  ; registrador:reg2|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.722      ; 2.780      ;
; 1.559  ; registrador:reg4|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.710      ; 2.769      ;
; 1.621  ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.856      ; 2.977      ;
; 1.663  ; registrador:reg5|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.725      ; 2.888      ;
+--------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controle:ctrl|g_out'                                                                            ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datac         ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 6.236 ; 6.236 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 5.587 ; 5.587 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 5.510 ; 5.510 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 6.022 ; 6.022 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 6.236 ; 6.236 ; Rise       ; clock           ;
; resetn    ; clock      ; 2.282 ; 2.282 ; Rise       ; clock           ;
; run       ; clock      ; 5.618 ; 5.618 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -2.693 ; -2.693 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -2.693 ; -2.693 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -3.185 ; -3.185 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -2.840 ; -2.840 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -3.377 ; -3.377 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -3.575 ; -3.575 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -3.778 ; -3.778 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -4.175 ; -4.175 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -3.738 ; -3.738 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -3.458 ; -3.458 ; Rise       ; clock           ;
; resetn    ; clock      ; -0.685 ; -0.685 ; Rise       ; clock           ;
; run       ; clock      ; -3.468 ; -3.468 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; q[*]      ; clock               ; 77.882 ; 77.882 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 10.806 ; 10.806 ; Rise       ; clock               ;
;  q[1]     ; clock               ; 14.891 ; 14.891 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 19.811 ; 19.811 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 25.063 ; 25.063 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 30.425 ; 30.425 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 35.050 ; 35.050 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 41.040 ; 41.040 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 45.623 ; 45.623 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 49.870 ; 49.870 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 54.407 ; 54.407 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 58.658 ; 58.658 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 62.373 ; 62.373 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 65.772 ; 65.772 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 69.289 ; 69.289 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 74.043 ; 74.043 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 77.882 ; 77.882 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 75.921 ; 75.921 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 8.845  ; 8.845  ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 12.930 ; 12.930 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 17.850 ; 17.850 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 23.102 ; 23.102 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 28.464 ; 28.464 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 33.089 ; 33.089 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 39.079 ; 39.079 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 43.662 ; 43.662 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 47.909 ; 47.909 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 52.446 ; 52.446 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 56.697 ; 56.697 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 60.412 ; 60.412 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 63.811 ; 63.811 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 67.328 ; 67.328 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 72.082 ; 72.082 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 75.921 ; 75.921 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; q[*]      ; clock               ; 6.769  ; 6.769  ; Rise       ; clock               ;
;  q[0]     ; clock               ; 7.769  ; 7.769  ; Rise       ; clock               ;
;  q[1]     ; clock               ; 7.104  ; 7.104  ; Rise       ; clock               ;
;  q[2]     ; clock               ; 7.128  ; 7.128  ; Rise       ; clock               ;
;  q[3]     ; clock               ; 7.336  ; 7.336  ; Rise       ; clock               ;
;  q[4]     ; clock               ; 7.525  ; 7.525  ; Rise       ; clock               ;
;  q[5]     ; clock               ; 6.769  ; 6.769  ; Rise       ; clock               ;
;  q[6]     ; clock               ; 7.758  ; 7.758  ; Rise       ; clock               ;
;  q[7]     ; clock               ; 7.756  ; 7.756  ; Rise       ; clock               ;
;  q[8]     ; clock               ; 8.926  ; 8.926  ; Rise       ; clock               ;
;  q[9]     ; clock               ; 8.443  ; 8.443  ; Rise       ; clock               ;
;  q[10]    ; clock               ; 8.267  ; 8.267  ; Rise       ; clock               ;
;  q[11]    ; clock               ; 8.639  ; 8.639  ; Rise       ; clock               ;
;  q[12]    ; clock               ; 8.509  ; 8.509  ; Rise       ; clock               ;
;  q[13]    ; clock               ; 7.871  ; 7.871  ; Rise       ; clock               ;
;  q[14]    ; clock               ; 9.381  ; 9.381  ; Rise       ; clock               ;
;  q[15]    ; clock               ; 8.652  ; 8.652  ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 8.171  ; 8.171  ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 8.845  ; 8.845  ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 8.171  ; 8.171  ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 8.344  ; 8.344  ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 8.712  ; 8.712  ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 8.540  ; 8.540  ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 8.720  ; 8.720  ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 8.617  ; 8.617  ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 8.702  ; 8.702  ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 8.863  ; 8.863  ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 9.608  ; 9.608  ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 8.949  ; 8.949  ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 9.172  ; 9.172  ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 8.427  ; 8.427  ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 9.074  ; 9.074  ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 9.585  ; 9.585  ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 10.535 ; 10.535 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+---------------------+---------+---------------+
; Clock               ; Slack   ; End Point TNS ;
+---------------------+---------+---------------+
; clock               ; -30.585 ; -2165.014     ;
; controle:ctrl|g_out ; -1.452  ; -21.363       ;
+---------------------+---------+---------------+


+----------------------------------------------+
; Fast Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.584 ; -1.584        ;
; controle:ctrl|g_out ; 0.298  ; 0.000         ;
+---------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.380 ; -152.380      ;
; controle:ctrl|g_out ; 0.500  ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                           ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -30.585 ; registrador:regA|data_out[0] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 31.617     ;
; -30.532 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.008      ; 31.572     ;
; -30.481 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 31.508     ;
; -30.479 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 31.506     ;
; -30.358 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 31.399     ;
; -30.358 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 31.399     ;
; -30.330 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 31.371     ;
; -30.077 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 31.118     ;
; -30.076 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.644     ; 29.964     ;
; -30.023 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.636     ; 29.919     ;
; -29.972 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.649     ; 29.855     ;
; -29.970 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.649     ; 29.853     ;
; -29.849 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.635     ; 29.746     ;
; -29.849 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.635     ; 29.746     ;
; -29.821 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.635     ; 29.718     ;
; -29.682 ; controle:ctrl|add_sub        ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.014     ; 30.700     ;
; -29.650 ; clock_counter[1]             ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.014     ; 30.668     ;
; -29.629 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.006     ; 30.655     ;
; -29.597 ; clock_counter[1]             ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.006     ; 30.623     ;
; -29.578 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.019     ; 30.591     ;
; -29.576 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.019     ; 30.589     ;
; -29.568 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.635     ; 29.465     ;
; -29.546 ; clock_counter[1]             ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.019     ; 30.559     ;
; -29.544 ; clock_counter[1]             ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.019     ; 30.557     ;
; -29.455 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.482     ;
; -29.455 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.482     ;
; -29.427 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.454     ;
; -29.423 ; clock_counter[1]             ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.450     ;
; -29.423 ; clock_counter[1]             ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.450     ;
; -29.395 ; clock_counter[1]             ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.422     ;
; -29.174 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.201     ;
; -29.142 ; clock_counter[1]             ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.169     ;
; -28.806 ; registrador:regA|data_out[0] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 29.838     ;
; -28.737 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.011      ; 29.780     ;
; -28.673 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 29.703     ;
; -28.673 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 29.703     ;
; -28.652 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; 0.012      ; 29.696     ;
; -28.651 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; 0.012      ; 29.695     ;
; -28.627 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.012      ; 29.671     ;
; -28.359 ; registrador:regA|data_out[1] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 29.391     ;
; -28.306 ; registrador:regA|data_out[1] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.008      ; 29.346     ;
; -28.297 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.644     ; 28.185     ;
; -28.276 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.012      ; 29.320     ;
; -28.255 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 29.282     ;
; -28.253 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 29.280     ;
; -28.228 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.633     ; 28.127     ;
; -28.164 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.646     ; 28.050     ;
; -28.164 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.646     ; 28.050     ;
; -28.143 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.632     ; 28.043     ;
; -28.142 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.632     ; 28.042     ;
; -28.132 ; registrador:regA|data_out[1] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 29.173     ;
; -28.132 ; registrador:regA|data_out[1] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 29.173     ;
; -28.118 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.632     ; 28.018     ;
; -28.104 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 29.145     ;
; -27.999 ; mux:mux_inst|buswires[1]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.646     ; 27.885     ;
; -27.946 ; mux:mux_inst|buswires[1]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.638     ; 27.840     ;
; -27.903 ; controle:ctrl|add_sub        ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; -0.014     ; 28.921     ;
; -27.895 ; mux:mux_inst|buswires[1]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.651     ; 27.776     ;
; -27.893 ; mux:mux_inst|buswires[1]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.651     ; 27.774     ;
; -27.871 ; clock_counter[1]             ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; -0.014     ; 28.889     ;
; -27.851 ; registrador:regA|data_out[1] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.009      ; 28.892     ;
; -27.834 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.003     ; 28.863     ;
; -27.802 ; clock_counter[1]             ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.003     ; 28.831     ;
; -27.772 ; mux:mux_inst|buswires[1]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.637     ; 27.667     ;
; -27.772 ; mux:mux_inst|buswires[1]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.637     ; 27.667     ;
; -27.770 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; -0.016     ; 28.786     ;
; -27.770 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; -0.016     ; 28.786     ;
; -27.767 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.632     ; 27.667     ;
; -27.749 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.779     ;
; -27.748 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.778     ;
; -27.744 ; mux:mux_inst|buswires[1]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.637     ; 27.639     ;
; -27.738 ; clock_counter[1]             ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; -0.016     ; 28.754     ;
; -27.738 ; clock_counter[1]             ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; -0.016     ; 28.754     ;
; -27.724 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.754     ;
; -27.717 ; clock_counter[1]             ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.747     ;
; -27.716 ; clock_counter[1]             ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.746     ;
; -27.692 ; clock_counter[1]             ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.722     ;
; -27.491 ; mux:mux_inst|buswires[1]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.637     ; 27.386     ;
; -27.373 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.403     ;
; -27.341 ; clock_counter[1]             ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 28.371     ;
; -27.228 ; registrador:regA|data_out[0] ; registrador:regA|data_out[13] ; clock               ; clock       ; 1.000        ; 0.000      ; 28.260     ;
; -27.176 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[13] ; clock               ; clock       ; 1.000        ; 0.015      ; 28.223     ;
; -27.176 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[13] ; clock               ; clock       ; 1.000        ; 0.015      ; 28.223     ;
; -27.172 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[13] ; clock               ; clock       ; 1.000        ; 0.015      ; 28.219     ;
; -27.171 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[13] ; clock               ; clock       ; 1.000        ; 0.015      ; 28.218     ;
; -27.154 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[13] ; clock               ; clock       ; 1.000        ; 0.015      ; 28.201     ;
; -27.069 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[13] ; clock               ; clock       ; 1.000        ; 0.015      ; 28.116     ;
; -26.872 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[13] ; clock               ; clock       ; 1.000        ; 0.014      ; 27.918     ;
; -26.719 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.644     ; 26.607     ;
; -26.667 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.629     ; 26.570     ;
; -26.667 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.629     ; 26.570     ;
; -26.663 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.629     ; 26.566     ;
; -26.662 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.629     ; 26.565     ;
; -26.645 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.629     ; 26.548     ;
; -26.580 ; registrador:regA|data_out[1] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 27.612     ;
; -26.560 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.629     ; 26.463     ;
; -26.511 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.011      ; 27.554     ;
; -26.447 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 27.477     ;
; -26.447 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; -0.002     ; 27.477     ;
; -26.426 ; registrador:regA|data_out[1] ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; 0.012      ; 27.470     ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controle:ctrl|g_out'                                                                                                 ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; -1.452 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.355      ; 1.833      ;
; -1.451 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.355      ; 1.832      ;
; -1.417 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.220      ; 1.786      ;
; -1.417 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.797      ;
; -1.416 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.220      ; 1.785      ;
; -1.416 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.796      ;
; -1.383 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.262      ; 1.755      ;
; -1.382 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.262      ; 1.754      ;
; -1.369 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.283      ; 1.760      ;
; -1.368 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.283      ; 1.759      ;
; -1.360 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.355      ; 1.741      ;
; -1.359 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.220      ; 1.728      ;
; -1.358 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.261      ; 1.730      ;
; -1.357 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.261      ; 1.729      ;
; -1.344 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.710      ;
; -1.343 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.709      ;
; -1.337 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.200      ; 1.698      ;
; -1.336 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.200      ; 1.697      ;
; -1.332 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 1.709      ;
; -1.332 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.355      ; 1.713      ;
; -1.332 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.355      ; 1.713      ;
; -1.331 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 1.708      ;
; -1.325 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.220      ; 1.694      ;
; -1.325 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.705      ;
; -1.311 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.211      ; 1.676      ;
; -1.310 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.211      ; 1.675      ;
; -1.303 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.684      ;
; -1.301 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.213      ; 1.668      ;
; -1.300 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.213      ; 1.667      ;
; -1.297 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.220      ; 1.666      ;
; -1.297 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.677      ;
; -1.297 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.677      ;
; -1.292 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.673      ;
; -1.291 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.262      ; 1.663      ;
; -1.288 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.682      ;
; -1.286 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.355      ; 1.667      ;
; -1.282 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.262      ; 1.654      ;
; -1.277 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.276      ; 1.655      ;
; -1.277 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.283      ; 1.668      ;
; -1.277 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.671      ;
; -1.276 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.276      ; 1.654      ;
; -1.266 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.261      ; 1.638      ;
; -1.264 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.630      ;
; -1.264 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.645      ;
; -1.263 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.261      ; 1.635      ;
; -1.262 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.355      ; 1.643      ;
; -1.260 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.253      ; 1.624      ;
; -1.259 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.253      ; 1.623      ;
; -1.258 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.283      ; 1.649      ;
; -1.253 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.647      ;
; -1.252 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.220      ; 1.621      ;
; -1.252 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.618      ;
; -1.251 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.631      ;
; -1.246 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 1.623      ;
; -1.245 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.200      ; 1.606      ;
; -1.243 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.262      ; 1.615      ;
; -1.243 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.623      ;
; -1.240 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 1.617      ;
; -1.238 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.261      ; 1.610      ;
; -1.238 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.261      ; 1.610      ;
; -1.238 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.200      ; 1.599      ;
; -1.232 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.211      ; 1.597      ;
; -1.224 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.590      ;
; -1.224 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.590      ;
; -1.219 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.211      ; 1.584      ;
; -1.219 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.213      ; 1.586      ;
; -1.214 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.277      ; 1.600      ;
; -1.213 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.277      ; 1.599      ;
; -1.212 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 1.589      ;
; -1.209 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.213      ; 1.576      ;
; -1.203 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 1.580      ;
; -1.201 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.582      ;
; -1.200 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.581      ;
; -1.199 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.220      ; 1.568      ;
; -1.198 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.200      ; 1.559      ;
; -1.197 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.262      ; 1.569      ;
; -1.194 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.276      ; 1.572      ;
; -1.192 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.261      ; 1.564      ;
; -1.191 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.211      ; 1.556      ;
; -1.191 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.211      ; 1.556      ;
; -1.186 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.200      ; 1.547      ;
; -1.186 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.580      ;
; -1.185 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.276      ; 1.563      ;
; -1.181 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.213      ; 1.548      ;
; -1.181 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.213      ; 1.548      ;
; -1.178 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.223      ; 1.544      ;
; -1.173 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.554      ;
; -1.168 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.253      ; 1.532      ;
; -1.157 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 1.534      ;
; -1.157 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.276      ; 1.535      ;
; -1.152 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.200      ; 1.513      ;
; -1.145 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.211      ; 1.510      ;
; -1.143 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.283      ; 1.534      ;
; -1.143 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.277      ; 1.529      ;
; -1.140 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.253      ; 1.504      ;
; -1.140 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.253      ; 1.504      ;
; -1.140 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.534      ;
; -1.135 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.213      ; 1.502      ;
; -1.135 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.285      ; 1.529      ;
; -1.127 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.262      ; 1.499      ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                       ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -1.584 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; 0.000        ; 1.658      ; 0.367      ;
; -1.084 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; -0.500       ; 1.658      ; 0.367      ;
; 0.085  ; controle:ctrl|done       ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 0.648      ;
; 0.086  ; controle:ctrl|done       ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 0.649      ;
; 0.089  ; controle:ctrl|done       ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 0.652      ;
; 0.089  ; controle:ctrl|done       ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 0.652      ;
; 0.202  ; controle:ctrl|done       ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 0.765      ;
; 0.202  ; controle:ctrl|done       ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 0.765      ;
; 0.204  ; controle:ctrl|done       ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 0.767      ;
; 0.215  ; clock_counter[0]         ; clock_counter[0]              ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|a_in       ; controle:ctrl|a_in            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r2_in      ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r4_in      ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r6_in      ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r5_in      ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r3_in      ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r0_in      ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r1_in      ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r5_out     ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r2_out     ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r4_out     ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r1_out     ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r0_out     ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r6_out     ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r3_out     ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.392  ; controle:ctrl|done       ; controle:ctrl|a_in            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.544      ;
; 0.394  ; clock_counter[1]         ; registrador:reg6|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.397  ; controle:ctrl|done       ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.549      ;
; 0.398  ; clock_counter[1]         ; registrador:reg3|data_out[0]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.550      ;
; 0.474  ; controle:ctrl|done       ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.626      ;
; 0.478  ; controle:ctrl|done       ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.630      ;
; 0.479  ; controle:ctrl|done       ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.631      ;
; 0.488  ; controle:ctrl|done       ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.531  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.540  ; clock_counter[0]         ; clock_counter[1]              ; clock               ; clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.543  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.695      ;
; 0.561  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.568  ; controle:ctrl|Tstate.000 ; controle:ctrl|a_in            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.575  ; clock_counter[1]         ; registrador:reg6|data_out[7]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.728      ;
; 0.590  ; controle:ctrl|Tstate.T2  ; controle:ctrl|g_out           ; clock               ; clock       ; 0.000        ; -0.002     ; 0.740      ;
; 0.623  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 0.775      ;
; 0.627  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.779      ;
; 0.629  ; controle:ctrl|Tstate.T2  ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.781      ;
; 0.631  ; clock_counter[1]         ; clock_counter[1]              ; clock               ; clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.639  ; controle:ctrl|done       ; controle:ctrl|g_out           ; clock               ; clock       ; 0.000        ; -0.002     ; 0.789      ;
; 0.655  ; clock_counter[1]         ; registrador:reg3|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; controle:ctrl|Tstate.000 ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.218      ;
; 0.656  ; controle:ctrl|Tstate.000 ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.219      ;
; 0.657  ; controle:ctrl|Tstate.000 ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.220      ;
; 0.658  ; clock_counter[1]         ; registrador:reg6|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.658  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.658  ; controle:ctrl|Tstate.000 ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.221      ;
; 0.658  ; controle:ctrl|Tstate.000 ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.221      ;
; 0.660  ; controle:ctrl|Tstate.000 ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.223      ;
; 0.663  ; controle:ctrl|done       ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 0.816      ;
; 0.665  ; controle:ctrl|Tstate.000 ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.228      ;
; 0.667  ; controle:ctrl|done       ; clock_counter[0]              ; clock               ; clock       ; 0.000        ; 0.001      ; 0.820      ;
; 0.667  ; controle:ctrl|done       ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 0.820      ;
; 0.678  ; controle:ctrl|done       ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 0.831      ;
; 0.681  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.244      ;
; 0.682  ; controle:ctrl|done       ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; 0.001      ; 0.835      ;
; 0.682  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.245      ;
; 0.683  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.246      ;
; 0.684  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.247      ;
; 0.684  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.247      ;
; 0.686  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.249      ;
; 0.691  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.411      ; 1.254      ;
; 0.694  ; controle:ctrl|Tstate.000 ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.846      ;
; 0.701  ; controle:ctrl|done       ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 0.853      ;
; 0.702  ; controle:ctrl|done       ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.854      ;
; 0.705  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.858      ;
; 0.705  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.858      ;
; 0.705  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[4]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.858      ;
; 0.705  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[6]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.858      ;
; 0.705  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[7]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.858      ;
; 0.705  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[13] ; clock               ; clock       ; 0.000        ; 0.001      ; 0.858      ;
; 0.709  ; clock_counter[1]         ; registrador:reg1|data_out[5]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.862      ;
; 0.714  ; clock_counter[1]         ; registrador:reg0|data_out[5]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.867      ;
; 0.728  ; controle:ctrl|done       ; clock_counter[1]              ; clock               ; clock       ; 0.000        ; 0.001      ; 0.881      ;
; 0.728  ; controle:ctrl|done       ; controle:ctrl|add_sub         ; clock               ; clock       ; 0.000        ; 0.001      ; 0.881      ;
; 0.730  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.005     ; 0.877      ;
; 0.730  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[1]  ; clock               ; clock       ; 0.000        ; -0.005     ; 0.877      ;
; 0.730  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[10] ; clock               ; clock       ; 0.000        ; -0.005     ; 0.877      ;
; 0.736  ; controle:ctrl|add_sub    ; registrador:reg3|data_out[15] ; clock               ; clock       ; 0.000        ; -0.005     ; 0.883      ;
; 0.741  ; clock_counter[1]         ; registrador:reg6|data_out[3]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.893      ;
; 0.744  ; clock_counter[1]         ; registrador:reg3|data_out[3]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.896      ;
; 0.750  ; clock_counter[1]         ; registrador:reg6|data_out[0]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.902      ;
; 0.768  ; clock_counter[1]         ; registrador:reg3|data_out[15] ; clock               ; clock       ; 0.000        ; -0.005     ; 0.915      ;
; 0.778  ; clock_counter[1]         ; registrador:reg0|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.931      ;
; 0.778  ; clock_counter[1]         ; registrador:reg1|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.931      ;
; 0.795  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[0]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.795  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[1]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.795  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[2]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.795  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[3]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.796  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[4]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.949      ;
; 0.796  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[5]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.949      ;
; 0.796  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[6]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.949      ;
; 0.796  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[7]  ; clock               ; clock       ; 0.000        ; 0.001      ; 0.949      ;
; 0.796  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[13] ; clock               ; clock       ; 0.000        ; 0.001      ; 0.949      ;
; 0.802  ; controle:ctrl|add_sub    ; registrador:reg3|data_out[0]  ; clock               ; clock       ; 0.000        ; 0.000      ; 0.954      ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controle:ctrl|g_out'                                                                                                          ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; 0.298 ; registrador:reg3|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.492      ;
; 0.299 ; registrador:reg3|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.692      ; 0.491      ;
; 0.300 ; registrador:reg3|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.494      ;
; 0.304 ; registrador:reg3|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.689      ; 0.493      ;
; 0.305 ; registrador:reg3|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.686      ; 0.491      ;
; 0.309 ; registrador:reg3|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.676      ; 0.485      ;
; 0.310 ; registrador:reg3|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.765      ; 0.575      ;
; 0.312 ; registrador:reg3|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.677      ; 0.489      ;
; 0.413 ; registrador:reg3|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.545      ;
; 0.413 ; registrador:reg3|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.545      ;
; 0.424 ; registrador:reg3|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.623      ; 0.547      ;
; 0.463 ; registrador:reg6|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.692      ; 0.655      ;
; 0.464 ; registrador:reg6|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.658      ;
; 0.478 ; registrador:reg6|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.765      ; 0.743      ;
; 0.535 ; registrador:reg6|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.689      ; 0.724      ;
; 0.557 ; registrador:reg6|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.676      ; 0.733      ;
; 0.558 ; registrador:reg3|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.630      ; 0.688      ;
; 0.560 ; registrador:reg6|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.677      ; 0.737      ;
; 0.563 ; registrador:reg3|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.625      ; 0.688      ;
; 0.573 ; registrador:reg6|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.630      ; 0.703      ;
; 0.579 ; registrador:reg6|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.711      ;
; 0.580 ; registrador:reg6|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.712      ;
; 0.581 ; registrador:reg6|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.713      ;
; 0.587 ; registrador:reg6|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.615      ; 0.702      ;
; 0.607 ; registrador:reg6|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.801      ;
; 0.669 ; registrador:reg6|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.625      ; 0.794      ;
; 0.678 ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.690      ; 0.868      ;
; 0.678 ; registrador:reg6|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.623      ; 0.801      ;
; 0.680 ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.691      ; 0.871      ;
; 0.684 ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.878      ;
; 0.684 ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.692      ; 0.876      ;
; 0.690 ; registrador:reg3|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.615      ; 0.805      ;
; 0.700 ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.691      ; 0.891      ;
; 0.701 ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.690      ; 0.891      ;
; 0.707 ; registrador:reg4|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.901      ;
; 0.709 ; registrador:reg4|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.903      ;
; 0.712 ; registrador:reg4|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.692      ; 0.904      ;
; 0.720 ; registrador:reg4|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.677      ; 0.897      ;
; 0.723 ; registrador:reg4|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.685      ; 0.908      ;
; 0.723 ; registrador:reg4|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.676      ; 0.899      ;
; 0.745 ; registrador:reg3|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.877      ;
; 0.750 ; registrador:reg4|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.615      ; 0.865      ;
; 0.787 ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 0.981      ;
; 0.796 ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.928      ;
; 0.801 ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.933      ;
; 0.811 ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.616      ; 0.927      ;
; 0.825 ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.692      ; 1.017      ;
; 0.831 ; registrador:reg4|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.631      ; 0.962      ;
; 0.834 ; registrador:reg4|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 0.966      ;
; 0.851 ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 1.045      ;
; 0.853 ; registrador:reg4|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.768      ; 1.121      ;
; 0.854 ; registrador:reg2|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.669      ; 1.023      ;
; 0.854 ; registrador:reg6|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.686      ; 1.040      ;
; 0.868 ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.689      ; 1.057      ;
; 0.916 ; registrador:reg5|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.690      ; 1.106      ;
; 0.925 ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.638      ; 1.063      ;
; 0.932 ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.639      ; 1.071      ;
; 0.935 ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 1.129      ;
; 0.936 ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.682      ; 1.118      ;
; 0.939 ; registrador:reg3|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.668      ; 1.107      ;
; 0.940 ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 1.072      ;
; 0.946 ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.638      ; 1.084      ;
; 0.948 ; registrador:reg4|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.636      ; 1.084      ;
; 0.951 ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 1.083      ;
; 0.954 ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.682      ; 1.136      ;
; 0.961 ; registrador:reg5|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.698      ; 1.159      ;
; 0.961 ; registrador:reg5|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.689      ; 1.150      ;
; 0.963 ; registrador:reg5|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.768      ; 1.231      ;
; 0.969 ; registrador:reg4|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.668      ; 1.137      ;
; 0.990 ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.685      ; 1.175      ;
; 0.990 ; registrador:reg2|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 1.184      ;
; 0.991 ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.694      ; 1.185      ;
; 0.992 ; registrador:reg5|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.668      ; 1.160      ;
; 0.996 ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.692      ; 1.188      ;
; 0.998 ; registrador:reg2|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.625      ; 1.123      ;
; 0.999 ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.632      ; 1.131      ;
; 1.006 ; registrador:reg2|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.623      ; 1.129      ;
; 1.008 ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.686      ; 1.194      ;
; 1.011 ; registrador:reg2|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.685      ; 1.196      ;
; 1.013 ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.637      ; 1.150      ;
; 1.020 ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.637      ; 1.157      ;
; 1.024 ; registrador:reg4|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.689      ; 1.213      ;
; 1.034 ; registrador:reg4|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.633      ; 1.167      ;
; 1.043 ; registrador:reg5|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.626      ; 1.169      ;
; 1.047 ; registrador:reg5|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.674      ; 1.221      ;
; 1.053 ; registrador:reg5|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.624      ; 1.177      ;
; 1.053 ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.616      ; 1.169      ;
; 1.071 ; registrador:reg5|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.636      ; 1.207      ;
; 1.072 ; registrador:reg6|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.668      ; 1.240      ;
; 1.074 ; registrador:reg5|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.635      ; 1.209      ;
; 1.075 ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.764      ; 1.339      ;
; 1.080 ; registrador:reg5|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.636      ; 1.216      ;
; 1.096 ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.639      ; 1.235      ;
; 1.098 ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.674      ; 1.272      ;
; 1.109 ; registrador:reg4|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.623      ; 1.232      ;
; 1.111 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.686      ; 1.297      ;
; 1.120 ; registrador:reg2|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.631      ; 1.251      ;
; 1.126 ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.612      ; 1.238      ;
; 1.173 ; registrador:reg4|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.625      ; 1.298      ;
; 1.177 ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.685      ; 1.362      ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controle:ctrl|g_out'                                                                            ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datac         ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 3.172 ; 3.172 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 2.341 ; 2.341 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 2.432 ; 2.432 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 2.147 ; 2.147 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 2.469 ; 2.469 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 2.529 ; 2.529 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 2.844 ; 2.844 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 2.830 ; 2.830 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 3.037 ; 3.037 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 3.172 ; 3.172 ; Rise       ; clock           ;
; resetn    ; clock      ; 0.792 ; 0.792 ; Rise       ; clock           ;
; run       ; clock      ; 2.792 ; 2.792 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -1.569 ; -1.569 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -1.569 ; -1.569 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -1.817 ; -1.817 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -1.630 ; -1.630 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -1.776 ; -1.776 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -1.946 ; -1.946 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -2.218 ; -2.218 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -1.997 ; -1.997 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -1.840 ; -1.840 ; Rise       ; clock           ;
; resetn    ; clock      ; -0.074 ; -0.074 ; Rise       ; clock           ;
; run       ; clock      ; -1.837 ; -1.837 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; q[*]      ; clock               ; 34.923 ; 34.923 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 5.592  ; 5.592  ; Rise       ; clock               ;
;  q[1]     ; clock               ; 7.328  ; 7.328  ; Rise       ; clock               ;
;  q[2]     ; clock               ; 9.498  ; 9.498  ; Rise       ; clock               ;
;  q[3]     ; clock               ; 11.821 ; 11.821 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 14.210 ; 14.210 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 16.213 ; 16.213 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 18.898 ; 18.898 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 20.905 ; 20.905 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 22.778 ; 22.778 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 24.789 ; 24.789 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 26.612 ; 26.612 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 28.210 ; 28.210 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 29.663 ; 29.663 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 31.166 ; 31.166 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 33.247 ; 33.247 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 34.923 ; 34.923 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 33.914 ; 33.914 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 4.583  ; 4.583  ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 6.319  ; 6.319  ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 8.489  ; 8.489  ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 10.812 ; 10.812 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 13.201 ; 13.201 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 15.204 ; 15.204 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 17.889 ; 17.889 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 19.896 ; 19.896 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 21.769 ; 21.769 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 23.780 ; 23.780 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 25.603 ; 25.603 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 27.201 ; 27.201 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 28.654 ; 28.654 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 30.157 ; 30.157 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 32.238 ; 32.238 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 33.914 ; 33.914 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; clock               ; 3.800 ; 3.800 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 4.285 ; 4.285 ; Rise       ; clock               ;
;  q[1]     ; clock               ; 3.949 ; 3.949 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 3.976 ; 3.976 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 4.054 ; 4.054 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 4.142 ; 4.142 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 3.800 ; 3.800 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 4.254 ; 4.254 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 4.249 ; 4.249 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 4.802 ; 4.802 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 4.577 ; 4.577 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 4.510 ; 4.510 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 4.692 ; 4.692 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 4.623 ; 4.623 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 4.295 ; 4.295 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 5.011 ; 5.011 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 4.702 ; 4.702 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 4.242 ; 4.242 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 4.583 ; 4.583 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 4.242 ; 4.242 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 4.334 ; 4.334 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 4.496 ; 4.496 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 4.410 ; 4.410 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 4.476 ; 4.476 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 4.455 ; 4.455 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 4.482 ; 4.482 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 4.560 ; 4.560 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 4.891 ; 4.891 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 4.604 ; 4.604 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 4.720 ; 4.720 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 4.367 ; 4.367 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 4.652 ; 4.652 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 4.892 ; 4.892 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 5.306 ; 5.306 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+----------------------+-----------+--------+----------+---------+---------------------+
; Clock                ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -71.117   ; -2.539 ; N/A      ; N/A     ; -1.380              ;
;  clock               ; -71.117   ; -2.539 ; N/A      ; N/A     ; -1.380              ;
;  controle:ctrl|g_out ; -3.760    ; -0.399 ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS      ; -5165.989 ; -6.209 ; 0.0      ; 0.0     ; -152.38             ;
;  clock               ; -5109.355 ; -2.786 ; N/A      ; N/A     ; -152.380            ;
;  controle:ctrl|g_out ; -56.634   ; -3.423 ; N/A      ; N/A     ; 0.000               ;
+----------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 6.236 ; 6.236 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 5.587 ; 5.587 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 5.510 ; 5.510 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 6.022 ; 6.022 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 6.236 ; 6.236 ; Rise       ; clock           ;
; resetn    ; clock      ; 2.282 ; 2.282 ; Rise       ; clock           ;
; run       ; clock      ; 5.618 ; 5.618 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -1.569 ; -1.569 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -1.569 ; -1.569 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -1.817 ; -1.817 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -1.630 ; -1.630 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -1.776 ; -1.776 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -1.946 ; -1.946 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -2.218 ; -2.218 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -1.997 ; -1.997 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -1.840 ; -1.840 ; Rise       ; clock           ;
; resetn    ; clock      ; -0.074 ; -0.074 ; Rise       ; clock           ;
; run       ; clock      ; -1.837 ; -1.837 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; q[*]      ; clock               ; 77.882 ; 77.882 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 10.806 ; 10.806 ; Rise       ; clock               ;
;  q[1]     ; clock               ; 14.891 ; 14.891 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 19.811 ; 19.811 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 25.063 ; 25.063 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 30.425 ; 30.425 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 35.050 ; 35.050 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 41.040 ; 41.040 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 45.623 ; 45.623 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 49.870 ; 49.870 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 54.407 ; 54.407 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 58.658 ; 58.658 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 62.373 ; 62.373 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 65.772 ; 65.772 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 69.289 ; 69.289 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 74.043 ; 74.043 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 77.882 ; 77.882 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 75.921 ; 75.921 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 8.845  ; 8.845  ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 12.930 ; 12.930 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 17.850 ; 17.850 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 23.102 ; 23.102 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 28.464 ; 28.464 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 33.089 ; 33.089 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 39.079 ; 39.079 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 43.662 ; 43.662 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 47.909 ; 47.909 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 52.446 ; 52.446 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 56.697 ; 56.697 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 60.412 ; 60.412 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 63.811 ; 63.811 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 67.328 ; 67.328 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 72.082 ; 72.082 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 75.921 ; 75.921 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; clock               ; 3.800 ; 3.800 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 4.285 ; 4.285 ; Rise       ; clock               ;
;  q[1]     ; clock               ; 3.949 ; 3.949 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 3.976 ; 3.976 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 4.054 ; 4.054 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 4.142 ; 4.142 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 3.800 ; 3.800 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 4.254 ; 4.254 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 4.249 ; 4.249 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 4.802 ; 4.802 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 4.577 ; 4.577 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 4.510 ; 4.510 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 4.692 ; 4.692 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 4.623 ; 4.623 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 4.295 ; 4.295 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 5.011 ; 5.011 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 4.702 ; 4.702 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 4.242 ; 4.242 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 4.583 ; 4.583 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 4.242 ; 4.242 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 4.334 ; 4.334 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 4.496 ; 4.496 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 4.410 ; 4.410 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 4.476 ; 4.476 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 4.455 ; 4.455 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 4.482 ; 4.482 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 4.560 ; 4.560 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 4.891 ; 4.891 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 4.604 ; 4.604 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 4.720 ; 4.720 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 4.367 ; 4.367 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 4.652 ; 4.652 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 4.892 ; 4.892 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 5.306 ; 5.306 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Transfers                                                                          ;
+---------------------+---------------------+------------+-----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths  ; RF Paths ; FF Paths ;
+---------------------+---------------------+------------+-----------+----------+----------+
; clock               ; clock               ; 1033121442 ; 0         ; 0        ; 0        ;
; controle:ctrl|g_out ; clock               ; 1          ; 172186881 ; 0        ; 0        ;
; clock               ; controle:ctrl|g_out ; 0          ; 0         ; 544      ; 0        ;
+---------------------+---------------------+------------+-----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Hold Transfers                                                                           ;
+---------------------+---------------------+------------+-----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths  ; RF Paths ; FF Paths ;
+---------------------+---------------------+------------+-----------+----------+----------+
; clock               ; clock               ; 1033121442 ; 0         ; 0        ; 0        ;
; controle:ctrl|g_out ; clock               ; 1          ; 172186881 ; 0        ; 0        ;
; clock               ; controle:ctrl|g_out ; 0          ; 0         ; 544      ; 0        ;
+---------------------+---------------------+------------+-----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 151   ; 151  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 304   ; 304  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 19 16:57:37 2024
Info: Command: quartus_sta pratica2 -c pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name controle:ctrl|g_out controle:ctrl|g_out
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add1~30|datab"
    Warning (332126): Node "add_sub_inst|Add1~30|combout"
    Warning (332126): Node "buswire_mux_inst|out[15]~32|datac"
    Warning (332126): Node "buswire_mux_inst|out[15]~32|combout"
    Warning (332126): Node "buswire_mux_inst|out[15]~33|datab"
    Warning (332126): Node "buswire_mux_inst|out[15]~33|combout"
    Warning (332126): Node "add_sub_inst|Add0~30|dataa"
    Warning (332126): Node "add_sub_inst|Add0~30|combout"
    Warning (332126): Node "buswire_mux_inst|out[15]~33|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~28|dataa"
    Warning (332126): Node "add_sub_inst|Add0~28|combout"
    Warning (332126): Node "buswire_mux_inst|out[14]~28|datab"
    Warning (332126): Node "buswire_mux_inst|out[14]~28|combout"
    Warning (332126): Node "buswire_mux_inst|out[14]~29|datad"
    Warning (332126): Node "buswire_mux_inst|out[14]~29|combout"
    Warning (332126): Node "add_sub_inst|Add1~28|datab"
    Warning (332126): Node "add_sub_inst|Add1~28|combout"
    Warning (332126): Node "buswire_mux_inst|out[14]~28|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~26|dataa"
    Warning (332126): Node "add_sub_inst|Add0~26|combout"
    Warning (332126): Node "buswire_mux_inst|out[13]~26|datab"
    Warning (332126): Node "buswire_mux_inst|out[13]~26|combout"
    Warning (332126): Node "buswire_mux_inst|out[13]~27|datad"
    Warning (332126): Node "buswire_mux_inst|out[13]~27|combout"
    Warning (332126): Node "add_sub_inst|Add1~26|datab"
    Warning (332126): Node "add_sub_inst|Add1~26|combout"
    Warning (332126): Node "buswire_mux_inst|out[13]~26|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~24|datab"
    Warning (332126): Node "add_sub_inst|Add0~24|combout"
    Warning (332126): Node "buswire_mux_inst|out[12]~24|datac"
    Warning (332126): Node "buswire_mux_inst|out[12]~24|combout"
    Warning (332126): Node "buswire_mux_inst|out[12]~25|dataa"
    Warning (332126): Node "buswire_mux_inst|out[12]~25|combout"
    Warning (332126): Node "add_sub_inst|Add1~24|datab"
    Warning (332126): Node "add_sub_inst|Add1~24|combout"
    Warning (332126): Node "buswire_mux_inst|out[12]~24|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~22|dataa"
    Warning (332126): Node "add_sub_inst|Add0~22|combout"
    Warning (332126): Node "buswire_mux_inst|out[11]~22|datac"
    Warning (332126): Node "buswire_mux_inst|out[11]~22|combout"
    Warning (332126): Node "buswire_mux_inst|out[11]~23|datad"
    Warning (332126): Node "buswire_mux_inst|out[11]~23|combout"
    Warning (332126): Node "add_sub_inst|Add1~22|dataa"
    Warning (332126): Node "add_sub_inst|Add1~22|combout"
    Warning (332126): Node "buswire_mux_inst|out[11]~22|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~20|dataa"
    Warning (332126): Node "add_sub_inst|Add0~20|combout"
    Warning (332126): Node "buswire_mux_inst|out[10]~20|dataa"
    Warning (332126): Node "buswire_mux_inst|out[10]~20|combout"
    Warning (332126): Node "buswire_mux_inst|out[10]~21|dataa"
    Warning (332126): Node "buswire_mux_inst|out[10]~21|combout"
    Warning (332126): Node "add_sub_inst|Add1~20|datab"
    Warning (332126): Node "add_sub_inst|Add1~20|combout"
    Warning (332126): Node "buswire_mux_inst|out[10]~20|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~18|dataa"
    Warning (332126): Node "add_sub_inst|Add0~18|combout"
    Warning (332126): Node "buswire_mux_inst|out[9]~18|datac"
    Warning (332126): Node "buswire_mux_inst|out[9]~18|combout"
    Warning (332126): Node "buswire_mux_inst|out[9]~19|datad"
    Warning (332126): Node "buswire_mux_inst|out[9]~19|combout"
    Warning (332126): Node "add_sub_inst|Add1~18|dataa"
    Warning (332126): Node "add_sub_inst|Add1~18|combout"
    Warning (332126): Node "buswire_mux_inst|out[9]~18|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~16|datab"
    Warning (332126): Node "add_sub_inst|Add0~16|combout"
    Warning (332126): Node "buswire_mux_inst|out[8]~16|datac"
    Warning (332126): Node "buswire_mux_inst|out[8]~16|combout"
    Warning (332126): Node "buswire_mux_inst|out[8]~17|datac"
    Warning (332126): Node "buswire_mux_inst|out[8]~17|combout"
    Warning (332126): Node "add_sub_inst|Add1~16|dataa"
    Warning (332126): Node "add_sub_inst|Add1~16|combout"
    Warning (332126): Node "buswire_mux_inst|out[8]~16|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~14|dataa"
    Warning (332126): Node "add_sub_inst|Add0~14|combout"
    Warning (332126): Node "buswire_mux_inst|out[7]~14|dataa"
    Warning (332126): Node "buswire_mux_inst|out[7]~14|combout"
    Warning (332126): Node "buswire_mux_inst|out[7]~15|datab"
    Warning (332126): Node "buswire_mux_inst|out[7]~15|combout"
    Warning (332126): Node "add_sub_inst|Add1~14|datab"
    Warning (332126): Node "add_sub_inst|Add1~14|combout"
    Warning (332126): Node "buswire_mux_inst|out[7]~14|datac"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~12|datab"
    Warning (332126): Node "add_sub_inst|Add0~12|combout"
    Warning (332126): Node "buswire_mux_inst|out[6]~12|dataa"
    Warning (332126): Node "buswire_mux_inst|out[6]~12|combout"
    Warning (332126): Node "buswire_mux_inst|out[6]~13|datab"
    Warning (332126): Node "buswire_mux_inst|out[6]~13|combout"
    Warning (332126): Node "add_sub_inst|Add1~12|datab"
    Warning (332126): Node "add_sub_inst|Add1~12|combout"
    Warning (332126): Node "buswire_mux_inst|out[6]~12|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~10|dataa"
    Warning (332126): Node "add_sub_inst|Add0~10|combout"
    Warning (332126): Node "buswire_mux_inst|out[5]~10|datab"
    Warning (332126): Node "buswire_mux_inst|out[5]~10|combout"
    Warning (332126): Node "buswire_mux_inst|out[5]~11|datab"
    Warning (332126): Node "buswire_mux_inst|out[5]~11|combout"
    Warning (332126): Node "add_sub_inst|Add1~10|datab"
    Warning (332126): Node "add_sub_inst|Add1~10|combout"
    Warning (332126): Node "buswire_mux_inst|out[5]~10|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~8|datab"
    Warning (332126): Node "add_sub_inst|Add0~8|combout"
    Warning (332126): Node "buswire_mux_inst|out[4]~8|datab"
    Warning (332126): Node "buswire_mux_inst|out[4]~8|combout"
    Warning (332126): Node "buswire_mux_inst|out[4]~9|datab"
    Warning (332126): Node "buswire_mux_inst|out[4]~9|combout"
    Warning (332126): Node "add_sub_inst|Add1~8|datab"
    Warning (332126): Node "add_sub_inst|Add1~8|combout"
    Warning (332126): Node "buswire_mux_inst|out[4]~8|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~6|datab"
    Warning (332126): Node "add_sub_inst|Add0~6|combout"
    Warning (332126): Node "buswire_mux_inst|out[3]~6|datab"
    Warning (332126): Node "buswire_mux_inst|out[3]~6|combout"
    Warning (332126): Node "buswire_mux_inst|out[3]~7|datab"
    Warning (332126): Node "buswire_mux_inst|out[3]~7|combout"
    Warning (332126): Node "add_sub_inst|Add1~6|dataa"
    Warning (332126): Node "add_sub_inst|Add1~6|combout"
    Warning (332126): Node "buswire_mux_inst|out[3]~6|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~4|datab"
    Warning (332126): Node "add_sub_inst|Add0~4|combout"
    Warning (332126): Node "buswire_mux_inst|out[2]~4|datab"
    Warning (332126): Node "buswire_mux_inst|out[2]~4|combout"
    Warning (332126): Node "buswire_mux_inst|out[2]~5|datab"
    Warning (332126): Node "buswire_mux_inst|out[2]~5|combout"
    Warning (332126): Node "add_sub_inst|Add1~4|dataa"
    Warning (332126): Node "add_sub_inst|Add1~4|combout"
    Warning (332126): Node "buswire_mux_inst|out[2]~4|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~2|dataa"
    Warning (332126): Node "add_sub_inst|Add0~2|combout"
    Warning (332126): Node "buswire_mux_inst|out[1]~2|dataa"
    Warning (332126): Node "buswire_mux_inst|out[1]~2|combout"
    Warning (332126): Node "buswire_mux_inst|out[1]~3|dataa"
    Warning (332126): Node "buswire_mux_inst|out[1]~3|combout"
    Warning (332126): Node "add_sub_inst|Add1~2|datab"
    Warning (332126): Node "add_sub_inst|Add1~2|combout"
    Warning (332126): Node "buswire_mux_inst|out[1]~2|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~0|dataa"
    Warning (332126): Node "add_sub_inst|Add0~0|combout"
    Warning (332126): Node "buswire_mux_inst|out[0]~30|dataa"
    Warning (332126): Node "buswire_mux_inst|out[0]~30|combout"
    Warning (332126): Node "buswire_mux_inst|out[0]~31|datab"
    Warning (332126): Node "buswire_mux_inst|out[0]~31|combout"
    Warning (332126): Node "add_sub_inst|Add1~0|datab"
    Warning (332126): Node "add_sub_inst|Add1~0|combout"
    Warning (332126): Node "buswire_mux_inst|out[0]~30|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -71.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -71.117     -5109.355 clock 
    Info (332119):    -3.760       -56.634 controle:ctrl|g_out 
Info (332146): Worst-case hold slack is -2.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.539        -2.786 clock 
    Info (332119):    -0.399        -3.423 controle:ctrl|g_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -152.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|g_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -30.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -30.585     -2165.014 clock 
    Info (332119):    -1.452       -21.363 controle:ctrl|g_out 
Info (332146): Worst-case hold slack is -1.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.584        -1.584 clock 
    Info (332119):     0.298         0.000 controle:ctrl|g_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -152.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|g_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 165 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Fri Jul 19 16:57:40 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


