/* Copyright (C) 2021, Esperanto Technologies Inc.                         */
/* The copyright to the computer program(s) herein is the                  */
/* property of Esperanto Technologies, Inc. All Rights Reserved.           */
/* The program(s) may be used and/or copied only with                      */
/* the written permission of Esperanto Technologies and                    */
/* in accordance with the terms and conditions stipulated in the           */
/* agreement/contract under which the program(s) have been supplied.       */
/*                                                                         */
/*                                                                         */
/* Generated by Semifore, Inc. csrCompile                                  */
/*    C Header output                                                      */

#ifndef _PCIE_NOPCIESR_H_
#define _PCIE_NOPCIESR_H_



/* ####################################################################### */
/*        ADDRESS MACROS                                                   */
/* ####################################################################### */

/* Address Space for Addressmap: pcie_nopciesr                             */
/* Register: pcie_nopciesr.pslv_r_misc_info                                */
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_ADDRESS 0x0u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_BYTE_ADDRESS 0x0u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_ARRAY_ELEMENT_SIZE 0x4ull
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_ARRAY_COUNT 0x2ull
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_ARRAY_INDEX_MAX 0x1ull
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_ARRAY_INDEX_MIN 0x0ull
/* Register: pcie_nopciesr.pslv_w_misc_info                                */
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_ADDRESS 0x8u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_BYTE_ADDRESS 0x8u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_ARRAY_ELEMENT_SIZE 0x4ull
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_ARRAY_COUNT 0x2ull
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_ARRAY_INDEX_MAX 0x1ull
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_ARRAY_INDEX_MIN 0x0ull
/* Register: pcie_nopciesr.mstr_misc_info                                  */
#define PCIE_NOPCIESR_MSTR_MISC_INFO_ADDRESS 0x10u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_BYTE_ADDRESS 0x10u
/* Register: pcie_nopciesr.intx_en                                         */
#define PCIE_NOPCIESR_INTX_EN_ADDRESS 0x14u
#define PCIE_NOPCIESR_INTX_EN_BYTE_ADDRESS 0x14u
/* Register: pcie_nopciesr.msi_tx_vec                                      */
#define PCIE_NOPCIESR_MSI_TX_VEC_ADDRESS 0x18u
#define PCIE_NOPCIESR_MSI_TX_VEC_BYTE_ADDRESS 0x18u
/* Register: pcie_nopciesr.app_xfer_pending                                */
#define PCIE_NOPCIESR_APP_XFER_PENDING_ADDRESS 0x1cu
#define PCIE_NOPCIESR_APP_XFER_PENDING_BYTE_ADDRESS 0x1cu


/* ####################################################################### */
/*        TEMPLATE MACROS                                                  */
/* ####################################################################### */

/* Addressmap type: pcie_nopciesr                                          */
/* Addressmap template: pcie_nopciesr                                      */
#define PCIE_NOPCIESR_SIZE 0x400u
#define PCIE_NOPCIESR_BYTE_SIZE 0x400u
/* Register member: pcie_nopciesr.pslv_r_misc_info                         */
/* Register type referenced: pcie_nopciesr::pslv_r_misc_info               */
/* Register template referenced: pcie_nopciesr::pslv_r_misc_info           */
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_OFFSET 0x0u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_BYTE_OFFSET 0x0u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_RESET_VALUE 0x00000000ul
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_RESET_MASK 0xfffffffful
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_READ_MASK 0xfffffffful
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_WRITE_MASK 0x00fffffful
/* Register member: pcie_nopciesr.pslv_w_misc_info                         */
/* Register type referenced: pcie_nopciesr::pslv_w_misc_info               */
/* Register template referenced: pcie_nopciesr::pslv_w_misc_info           */
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_OFFSET 0x8u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_BYTE_OFFSET 0x8u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_RESET_VALUE 0x00000000ul
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_RESET_MASK 0xfffffffful
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_READ_MASK 0xfffffffful
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_WRITE_MASK 0x00fffffful
/* Register member: pcie_nopciesr.mstr_misc_info                           */
/* Register type referenced: pcie_nopciesr::mstr_misc_info                 */
/* Register template referenced: pcie_nopciesr::mstr_misc_info             */
#define PCIE_NOPCIESR_MSTR_MISC_INFO_OFFSET 0x10u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_BYTE_OFFSET 0x10u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_READ_ACCESS 1u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_RESET_VALUE 0x00000000ul
#define PCIE_NOPCIESR_MSTR_MISC_INFO_RESET_MASK 0xfffffffful
#define PCIE_NOPCIESR_MSTR_MISC_INFO_READ_MASK 0xfffffffful
#define PCIE_NOPCIESR_MSTR_MISC_INFO_WRITE_MASK 0x0000000ful
/* Register member: pcie_nopciesr.intx_en                                  */
/* Register type referenced: pcie_nopciesr::intx_en                        */
/* Register template referenced: pcie_nopciesr::intx_en                    */
#define PCIE_NOPCIESR_INTX_EN_OFFSET 0x14u
#define PCIE_NOPCIESR_INTX_EN_BYTE_OFFSET 0x14u
#define PCIE_NOPCIESR_INTX_EN_READ_ACCESS 1u
#define PCIE_NOPCIESR_INTX_EN_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_INTX_EN_RESET_VALUE 0x00000000ul
#define PCIE_NOPCIESR_INTX_EN_RESET_MASK 0xfffffffful
#define PCIE_NOPCIESR_INTX_EN_READ_MASK 0xfffffffful
#define PCIE_NOPCIESR_INTX_EN_WRITE_MASK 0x00000001ul
/* Register member: pcie_nopciesr.msi_tx_vec                               */
/* Register type referenced: pcie_nopciesr::msi_tx_vec                     */
/* Register template referenced: pcie_nopciesr::msi_tx_vec                 */
#define PCIE_NOPCIESR_MSI_TX_VEC_OFFSET 0x18u
#define PCIE_NOPCIESR_MSI_TX_VEC_BYTE_OFFSET 0x18u
#define PCIE_NOPCIESR_MSI_TX_VEC_READ_ACCESS 1u
#define PCIE_NOPCIESR_MSI_TX_VEC_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_MSI_TX_VEC_RESET_VALUE 0x00000000ul
#define PCIE_NOPCIESR_MSI_TX_VEC_RESET_MASK 0xfffffffful
#define PCIE_NOPCIESR_MSI_TX_VEC_READ_MASK 0xfffffffful
#define PCIE_NOPCIESR_MSI_TX_VEC_WRITE_MASK 0xfffffffful
/* Register member: pcie_nopciesr.app_xfer_pending                         */
/* Register type referenced: pcie_nopciesr::app_xfer_pending               */
/* Register template referenced: pcie_nopciesr::app_xfer_pending           */
#define PCIE_NOPCIESR_APP_XFER_PENDING_OFFSET 0x1cu
#define PCIE_NOPCIESR_APP_XFER_PENDING_BYTE_OFFSET 0x1cu
#define PCIE_NOPCIESR_APP_XFER_PENDING_READ_ACCESS 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_RESET_VALUE 0x00000003ul
#define PCIE_NOPCIESR_APP_XFER_PENDING_RESET_MASK 0xfffffffful
#define PCIE_NOPCIESR_APP_XFER_PENDING_READ_MASK 0xfffffffful
#define PCIE_NOPCIESR_APP_XFER_PENDING_WRITE_MASK 0x00000003ul

/* Register type: pcie_nopciesr::pslv_r_misc_info                          */
/* Register template: pcie_nopciesr::pslv_r_misc_info                      */
/* Field member: pcie_nopciesr::pslv_r_misc_info.aw_tlp_ln                 */
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_MSB 23u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_LSB 23u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_WIDTH 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_RESET 0x0u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_FIELD_MASK 0x00800000ul
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_TLP_LN_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: pcie_nopciesr::pslv_r_misc_info.aw_atu_byp                */
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_MSB 22u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_LSB 22u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_WIDTH 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_RESET 0x0u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_FIELD_MASK 0x00400000ul
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_ATU_BYP_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: pcie_nopciesr::pslv_r_misc_info.aw_misc_info              */
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_MSB 21u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_LSB 0u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_WIDTH 22u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_RESET 0x000000ul
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_FIELD_MASK 0x003ffffful
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_GET(x) \
   ((x) & 0x003ffffful)
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_SET(x) \
   ((x) & 0x003ffffful)
#define PCIE_NOPCIESR_PSLV_R_MISC_INFO_AW_MISC_INFO_MODIFY(r, x) \
   (((x) & 0x003ffffful) | ((r) & 0xffc00000ul))

/* Register type: pcie_nopciesr::pslv_w_misc_info                          */
/* Register template: pcie_nopciesr::pslv_w_misc_info                      */
/* Field member: pcie_nopciesr::pslv_w_misc_info.aw_tlp_ln                 */
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_MSB 23u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_LSB 23u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_WIDTH 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_RESET 0x0u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_FIELD_MASK 0x00800000ul
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_TLP_LN_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: pcie_nopciesr::pslv_w_misc_info.aw_atu_byp                */
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_MSB 22u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_LSB 22u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_WIDTH 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_RESET 0x0u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_FIELD_MASK 0x00400000ul
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_ATU_BYP_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: pcie_nopciesr::pslv_w_misc_info.aw_misc_info              */
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_MSB 21u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_LSB 0u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_WIDTH 22u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_READ_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_RESET 0x000000ul
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_FIELD_MASK 0x003ffffful
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_GET(x) \
   ((x) & 0x003ffffful)
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_SET(x) \
   ((x) & 0x003ffffful)
#define PCIE_NOPCIESR_PSLV_W_MISC_INFO_AW_MISC_INFO_MODIFY(r, x) \
   (((x) & 0x003ffffful) | ((r) & 0xffc00000ul))

/* Register type: pcie_nopciesr::mstr_misc_info                            */
/* Register template: pcie_nopciesr::mstr_misc_info                        */
/* Field member: pcie_nopciesr::mstr_misc_info.r_tlp_ln                    */
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_MSB 3u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_LSB 2u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_WIDTH 2u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_READ_ACCESS 1u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_RESET 0x0u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_FIELD_MASK 0x0000000cul
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define PCIE_NOPCIESR_MSTR_MISC_INFO_R_TLP_LN_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: pcie_nopciesr::mstr_misc_info.b_tlp_ln                    */
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_MSB 1u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_LSB 0u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_WIDTH 2u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_READ_ACCESS 1u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_RESET 0x0u
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_FIELD_MASK 0x00000003ul
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_GET(x) ((x) & 0x00000003ul)
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_SET(x) ((x) & 0x00000003ul)
#define PCIE_NOPCIESR_MSTR_MISC_INFO_B_TLP_LN_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: pcie_nopciesr::intx_en                                   */
/* Register template: pcie_nopciesr::intx_en                               */
/* Field member: pcie_nopciesr::intx_en.pcie_sys_int                       */
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_MSB 0u
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_LSB 0u
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_WIDTH 1u
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_READ_ACCESS 1u
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_RESET 0x0u
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_FIELD_MASK 0x00000001ul
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_GET(x) ((x) & 0x00000001ul)
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_SET(x) ((x) & 0x00000001ul)
#define PCIE_NOPCIESR_INTX_EN_PCIE_SYS_INT_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: pcie_nopciesr::msi_tx_vec                                */
/* Register template: pcie_nopciesr::msi_tx_vec                            */
/* Field member: pcie_nopciesr::msi_tx_vec.pcie_msi_int                    */
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_MSB 31u
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_LSB 0u
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_WIDTH 32u
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_READ_ACCESS 1u
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_RESET 0x00000000ul
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_FIELD_MASK 0xfffffffful
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_GET(x) ((x) & 0xfffffffful)
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_SET(x) ((x) & 0xfffffffful)
#define PCIE_NOPCIESR_MSI_TX_VEC_PCIE_MSI_INT_MODIFY(r, x) \
   ((x) & 0xfffffffful)

/* Register type: pcie_nopciesr::app_xfer_pending                          */
/* Register template: pcie_nopciesr::app_xfer_pending                      */
/* Field member: pcie_nopciesr::app_xfer_pending.pcie0_pend                */
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_MSB 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_LSB 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_WIDTH 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_READ_ACCESS 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_RESET 0x1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_FIELD_MASK 0x00000002ul
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE0_PEND_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: pcie_nopciesr::app_xfer_pending.pcie1_pend                */
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_MSB 0u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_LSB 0u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_WIDTH 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_READ_ACCESS 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_WRITE_ACCESS 1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_RESET 0x1u
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_FIELD_MASK 0x00000001ul
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_GET(x) ((x) & 0x00000001ul)
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_SET(x) ((x) & 0x00000001ul)
#define PCIE_NOPCIESR_APP_XFER_PENDING_PCIE1_PEND_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* ####################################################################### */
/*        TYPE DEFINITIONS                                                 */
/* ####################################################################### */

/* Typedef for Addressmap: pcie_nopciesr                                   */
typedef struct {
   volatile uint32_t pslv_r_misc_info[0x2]; /**< Offset 0x0 (R/W) */
   volatile uint32_t pslv_w_misc_info[0x2]; /**< Offset 0x8 (R/W) */
   volatile uint32_t mstr_misc_info; /**< Offset 0x10 (R/W) */
   volatile uint32_t intx_en; /**< Offset 0x14 (R/W) */
   volatile uint32_t msi_tx_vec; /**< Offset 0x18 (R/W) */
   volatile uint32_t app_xfer_pending; /**< Offset 0x1c (R/W) */
   uint8_t _pad0[0x3e0];
} Pcie_nopciesr, *PTR_Pcie_nopciesr;

#endif
