BLKS
LIT 1
LIT 1
LIT 1
LIT 0
LIT 5
LIT 5
LIT 2
LIT 3
LIT 1
LIT 1
LIT 1
LIT 0
CAL #main_start
JMP #main_end
#__vec_mul_start:
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
OPR 3
LIT 0
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
OPR 3
OPR 1
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
STO -1,0
LIT 0
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
OPR 3
LIT 0
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
OPR 3
OPR 1
LIT 0
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
STO -1,0
RET 0
#__vec_mul_end:
#__mat_mul_start:
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
OPR 1
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
STO -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
OPR 1
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
STO -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
OPR 1
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
STO -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,5
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,6
OPR 1
LOD -1,0
OPR 3
OPR 1
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
STO -1,0
RET 0
#__mat_mul_end:
#__power_start:
LIT 0
LOD 0,4
LIT 1
OPR 11
JPC #if[0]_else
#if[0]_start:
BLKS
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
STO -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
STO -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
STO -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
STO -1,0
LIT 0
BLKE 1
RET 1
BLKE 0
JMP #if[0]_end
#if[0]_else:
BLKS
LIT 0
LIT 0
LOD 1,6
OPR 1
LIT 0
LIT 0
LOD 1,5
OPR 1
LIT 0
LEA 2,4
CAL #__mat_mul_start
INT -1
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
STO -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
LOD -1,0
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
STO -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
STO -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,6
OPR 1
LOD -1,0
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 1,5
OPR 1
STO -1,0
LIT 0
LOD 1,4
LIT 1
OPR 2
LIT 0
LIT 0
LOD 1,5
OPR 1
LIT 0
LIT 0
LOD 1,6
OPR 1
CAL #__power_start
BLKE 1
RET 1
BLKE 0
#if[0]_end:
LIT 0
RET 1
#__power_end:
#power_start:
LIT 0
LOD 0,4
LIT 0
OPR 14
JPC #if[1]_else
#if[1]_start:
LIT 1
OPR 7
RET 1
JMP #if[1]_end
#if[1]_else:
#if[1]_end:
LIT 1
LIT 1
LIT 1
LIT 0
LIT 0
LOD 0,4
LIT 0
LEA 0,6
LIT 0
LIT 0
LOD 0,5
OPR 1
CAL #__power_start
RET 1
#power_end:
#error_start:
WRTS "Error!\n"
LIT 1
RET 1
#error_end:
#out_start:
WRTS ""
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
LOD -1,0
WRT
WRTS " "
LIT 0
LIT 0
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
LOD -1,0
WRT
WRTS "\n"
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
LOD -1,0
WRT
WRTS " "
LIT 0
LIT 1
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LIT 0
LOD 0,4
OPR 1
LOD -1,0
WRT
WRTS "\n"
LIT 1
RET 1
#out_end:
#main_start:
LIT 0
LIT 10078
OPR 4
LIT 0
LIT 45
OPR 3
OPR 1
MAZ 1
RED
LIT 0
LEA 0,5
STO -1,0
LIT 0
LIT 0
MAZ 4
LIT 1
LIT 0
LIT 1
LIT 1
LIT 2
LIT 1
LIT 3
LIT 1
LIT 4
LIT 3
LIT 1
OPR 7
LIT 1
WRTS "a[n] = a[n - 1] + a[n - 2] (for different init values)\n"
#loop[0]_start:
LIT 0
LOD 0,5
LIT 0
LOD 0,4
OPR 15
JPC #loop[0]_end
BLKS
MAZ 1
RED
LIT 0
LEA 0,4
STO -1,0
LIT 0
LOD 0,4
LIT 0
LEA 1,8
CAL #power_start
WRTS "/* input = "
LIT 0
LOD 0,4
WRT
WRTS " */\n"
#and[0]_start:
LIT 0
LOD 0,5
JPC #and[0]_shortcut
LIT 1
CAL #error_start
OPR 9
JMP #and[0]_end
#and[0]_shortcut:
LIT 0
#and[0]_end:
JPC #if[2]_else
#if[2]_start:
BLKS
LIT 0
LOD 2,5
LIT 1
OPR 2
LIT 0
LEA 2,5
STO -1,0
BLKE 0
BLKE 0
JMP #loop[0]_iter
BLKE 0
JMP #if[2]_end
#if[2]_else:
#if[2]_end:
#or[0]_start:
LIT 0
LOD 0,5
JPT #or[0]_true
LIT 0
LIT 0
LEA 1,8
CAL #out_start
OPR 10
JMP #or[0]_end
#or[0]_true:
LIT 1
#or[0]_end:
JPC #if[3]_else
#if[3]_start:
BLKS
LIT 0
#loop[1]_start:
#or[1]_start:
LIT 0
LOD 0,4
LIT 6
OPR 13
JPT #or[1]_true
LIT 0
LIT 1
OPR 10
JMP #or[1]_end
#or[1]_true:
LIT 1
#or[1]_end:
JPC #loop[1]_end
BLKS
LIT 0
LEA 3,6
LIT 0
LEA 3,8
LIT 0
LIT 0
LOD 1,4
LIT 2
OPR 3
OPR 1
LEA 3,12
CAL #__vec_mul_start
INT -1
WRTS "when a[0] = "
LIT 0
LIT 0
LOD 1,4
LIT 2
OPR 3
OPR 1
LIT 1
LIT 1
OPR 3
OPR 1
LOD 3,12
WRT
WRTS ", a[1] = "
LIT 0
LIT 0
LOD 1,4
LIT 2
OPR 3
OPR 1
LIT 0
LIT 1
OPR 3
OPR 1
LOD 3,12
WRT
WRTS " ==> a["
LIT 0
LOD 2,4
WRT
WRTS "] = "
LIT 0
LIT 1
LIT 1
OPR 3
OPR 1
LOD 3,6
WRT
WRTS "\n"
LIT 0
LOD 1,4
LIT 1
OPR 1
LIT 0
LEA 1,4
STO -1,0
LIT 0
LOD 1,4
LIT 6
OPR 16
JPC #if[4]_else
#if[4]_start:
BLKE 0
JMP #loop[1]_end
JMP #if[4]_end
#if[4]_else:
BLKE 0
JMP #loop[1]_iter
#if[4]_end:
BLKE 0
#loop[1]_iter:
JMP #loop[1]_start
#loop[1]_end:
BLKE 0
JMP #if[3]_end
#if[3]_else:
#if[3]_end:
WRTS "//////////////////////////////////////\n"
LIT 1
LIT 0
LOD 1,5
OPR 2
OPR 7
OPR 6
OPR 7
OPR 6
OPR 7
LIT 0
LEA 1,5
STO -1,0
BLKE 0
#loop[0]_iter:
JMP #loop[0]_start
#loop[0]_end:
WRTS "/****************** END ******************/\n"
LIT 0
RET 1
#main_end:
BLKE 0
