p	lower	upper	
migration_rate_misspec_numloc_sim2	0.002710386	0.004964058	
migration_rate_misspec_numloc_sim11	0.003226804	0.004545056	
migration_rate_misspec_numloc_sim13	0.002430673	0.004512652	
migration_rate_misspec_numloc_sim18	0.002274779	0.003845264	
migration_rate_misspec_numloc_sim19	0.0001001108	0.0006424485
migration_rate_misspec_numloc_sim23	0.002401839	0.004998883	
migration_rate_misspec_numloc_sim24	0.002627725	0.004096959	
migration_rate_misspec_numloc_sim26	0.0001116032	0.0003710143
migration_rate_misspec_numloc_sim34	0.002001795	0.002921878	
migration_rate_misspec_numloc_sim35	0.0001163492	0.001282076	
migration_rate_misspec_numloc_sim36	0.002779977	0.004605714	
migration_rate_misspec_numloc_sim37	0.0008243334	0.004541492	
migration_rate_misspec_numloc_sim38	0.001782656	0.002525137	
migration_rate_misspec_numloc_sim41	0.003036798	0.004504758	
migration_rate_misspec_numloc_sim44	0.002272154	0.00481133	
migration_rate_misspec_numloc_sim46	0.0001189783	0.001342635	
migration_rate_misspec_numloc_sim56	0.001834793	0.002961096	
migration_rate_misspec_numloc_sim58	0.0003370871	0.002257442	
migration_rate_misspec_numloc_sim59	0.00185422	0.003178727	
migration_rate_misspec_numloc_sim61	0.001120867	0.004423267	
migration_rate_misspec_numloc_sim62	0.001039461	0.002906154	
migration_rate_misspec_numloc_sim65	0.0001009419	0.00115286	
migration_rate_misspec_numloc_sim69	0.001778612	0.0043015	
migration_rate_misspec_numloc_sim72	0.003040837	0.004999697	
migration_rate_misspec_numloc_sim73	0.0003296907	0.0006529073
migration_rate_misspec_numloc_sim76	0.0006929148	0.001634327	
migration_rate_misspec_numloc_sim79	0.001693645	0.004014645	
migration_rate_misspec_numloc_sim80	0.000432696	0.003573416	
migration_rate_misspec_numloc_sim83	0.0003589097	0.002226057	
migration_rate_misspec_numloc_sim86	0.0006844501	0.001802963	
migration_rate_misspec_numloc_sim87	0.0005122017	0.001006081	
migration_rate_misspec_numloc_sim94	0.0009481495	0.002043294	
migration_rate_misspec_numloc_sim96	0.0007003688	0.00293475	
migration_rate_misspec_numloc_sim100	0.001443868	0.003610885	
migration_rate_misspec_numloc_sim106	0.0001006572	0.001613671	
migration_rate_misspec_numloc_sim114	0.002069746	0.004521674	
migration_rate_misspec_numloc_sim118	0.000921016	0.001537576	
migration_rate_misspec_numloc_sim119	0.000926714	0.001869852	
migration_rate_misspec_numloc_sim122	0.002097964	0.004998584	
migration_rate_misspec_numloc_sim123	0.0007410893	0.002495601	
migration_rate_misspec_numloc_sim124	0.002124375	0.003034957	
migration_rate_misspec_numloc_sim127	0.0001267148	0.001558183	
migration_rate_misspec_numloc_sim129	0.001894321	0.00470489	
migration_rate_misspec_numloc_sim130	0.0007027656	0.003017972	
migration_rate_misspec_numloc_sim135	0.000100838	0.000549455	
migration_rate_misspec_numloc_sim144	0.0001918268	0.000481479	
migration_rate_misspec_numloc_sim146	0.001129063	0.003036788	
migration_rate_misspec_numloc_sim148	0.002808894	0.004007095	
migration_rate_misspec_numloc_sim157	0.002722099	0.004686797	
migration_rate_misspec_numloc_sim161	0.0002060119	0.002809705	
migration_rate_misspec_numloc_sim162	0.001341901	0.003625579	
migration_rate_misspec_numloc_sim164	0.001100544	0.002343022	
migration_rate_misspec_numloc_sim168	0.00149223	0.00257458	
migration_rate_misspec_numloc_sim172	0.00159472	0.002390275	
migration_rate_misspec_numloc_sim176	0.002124759	0.003244475	
migration_rate_misspec_numloc_sim178	0.002206235	0.004591229	
migration_rate_misspec_numloc_sim184	0.002072387	0.002852537	
migration_rate_misspec_numloc_sim185	0.001616696	0.003557832	
migration_rate_misspec_numloc_sim186	0.0004889772	0.002643551	
migration_rate_misspec_numloc_sim193	0.001912927	0.004468749	
migration_rate_misspec_numloc_sim196	0.001310543	0.002584417	
migration_rate_misspec_numloc_sim201	0.003689567	0.004997423	
migration_rate_misspec_numloc_sim203	0.0029502	0.004995467	
migration_rate_misspec_numloc_sim205	0.003258883	0.004613185	
migration_rate_misspec_numloc_sim209	0.003322428	0.004547831	
migration_rate_misspec_numloc_sim210	0.001223408	0.002735831	
migration_rate_misspec_numloc_sim213	0.001020899	0.00156971	
migration_rate_misspec_numloc_sim214	0.0005811577	0.001098424	
migration_rate_misspec_numloc_sim216	0.001252031	0.001885768	
migration_rate_misspec_numloc_sim223	0.0001728526	0.001054986	
migration_rate_misspec_numloc_sim225	0.00165595	0.003115827	
migration_rate_misspec_numloc_sim226	0.0006487714	0.001107657	
migration_rate_misspec_numloc_sim227	0.0001001827	0.0008339125
migration_rate_misspec_numloc_sim231	0.003561254	0.004836636	
migration_rate_misspec_numloc_sim240	0.0002393476	0.002834014	
migration_rate_misspec_numloc_sim242	0.0001002829	0.001118859	
migration_rate_misspec_numloc_sim245	0.002641009	0.003976129	
migration_rate_misspec_numloc_sim252	0.0001919977	0.001721765	
migration_rate_misspec_numloc_sim253	0.001868152	0.004299296	
migration_rate_misspec_numloc_sim258	0.003384857	0.004594429	
migration_rate_misspec_numloc_sim260	0.00227175	0.004971729	
migration_rate_misspec_numloc_sim261	0.001649512	0.002488111	
migration_rate_misspec_numloc_sim271	0.0002769622	0.001996784	
migration_rate_misspec_numloc_sim272	0.003018927	0.004978161	
migration_rate_misspec_numloc_sim279	0.00270109	0.003821599	
migration_rate_misspec_numloc_sim282	0.002915142	0.00499844	
migration_rate_misspec_numloc_sim286	0.003055711	0.004116691	
migration_rate_misspec_numloc_sim287	0.001024265	0.002478157	
migration_rate_misspec_numloc_sim289	0.0007807987	0.001669018	
migration_rate_misspec_numloc_sim290	0.001093973	0.004113357	
migration_rate_misspec_numloc_sim291	0.0001001553	0.002613177	
migration_rate_misspec_numloc_sim293	0.002503942	0.004077087	
migration_rate_misspec_numloc_sim300	0.0004754831	0.001354783	
migration_rate_misspec_numloc_sim310	0.0003659281	0.0009243097
migration_rate_misspec_numloc_sim311	0.001198682	0.003300866	
migration_rate_misspec_numloc_sim318	0.002212322	0.003968087	
migration_rate_misspec_numloc_sim319	0.002590404	0.003672745	
migration_rate_misspec_numloc_sim320	0.0001395021	0.002784624	
migration_rate_misspec_numloc_sim321	0.003571691	0.004999613	
migration_rate_misspec_numloc_sim328	0.002175684	0.003128401	
migration_rate_misspec_numloc_sim333	0.0001980354	0.001047036	
migration_rate_misspec_numloc_sim335	0.001459492	0.00412799	
migration_rate_misspec_numloc_sim340	0.0002913546	0.0007371124
migration_rate_misspec_numloc_sim341	0.002058181	0.002968252	
migration_rate_misspec_numloc_sim343	0.0006921807	0.002438857	
migration_rate_misspec_numloc_sim348	0.001363653	0.004186564	
migration_rate_misspec_numloc_sim353	0.001314388	0.002049868	
migration_rate_misspec_numloc_sim357	0.003105385	0.004987464	
migration_rate_misspec_numloc_sim358	0.00087408	0.00311593	
migration_rate_misspec_numloc_sim365	0.002731753	0.004257339	
migration_rate_misspec_numloc_sim366	0.0009529946	0.002455183	
migration_rate_misspec_numloc_sim368	0.00319438	0.004992203	
migration_rate_misspec_numloc_sim375	0.0002448833	0.001219387	
migration_rate_misspec_numloc_sim376	0.001678989	0.003746302	
migration_rate_misspec_numloc_sim380	0.002625486	0.004671806	
migration_rate_misspec_numloc_sim381	0.002108481	0.004980663	
migration_rate_misspec_numloc_sim383	0.00079562	0.001514539	
migration_rate_misspec_numloc_sim387	0.0006304105	0.002286417	
migration_rate_misspec_numloc_sim390	0.00154002	0.002166429	
