Fitter report for Cyclone5_MIST_AGA
Thu Dec 12 11:23:14 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Dec 12 11:23:14 2019       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; Cyclone5_MIST_AGA                           ;
; Top-level Entity Name           ; Cyclone5_MIST_AGA_top                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA2F23I7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 9,018 / 9,430 ( 96 % )                      ;
; Total registers                 ; 10982                                       ;
; Total pins                      ; 76 / 224 ( 34 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 292,312 / 1,802,240 ( 16 % )                ;
; Total RAM Blocks                ; 44 / 176 ( 25 % )                           ;
; Total DSP Blocks                ; 10 / 25 ( 40 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23I7         ;                                       ;
; Use smart compilation                                                      ; On                  ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                 ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Placement Effort Multiplier                                                ; 4.0                 ; 1.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS        ;                                       ;
; Perform Register Duplication for Performance                               ; On                  ; Off                                   ;
; Fitter Effort                                                              ; Fast Fit            ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                             ; On                  ; On                                    ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                               ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll3_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk~CLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[1]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[1]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[2]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[2]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[3]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[3]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[4]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[4]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[5]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[5]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[6]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[6]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[7]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[7]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[8]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[8]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[9]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[9]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[10]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[10]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[11]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[11]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[12]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[12]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[13]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[13]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[14]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[14]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[15]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[15]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[0]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[0]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[1]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[1]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[2]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[2]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[3]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[3]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[4]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[4]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[5]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[5]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[6]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[6]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[7]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[7]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[8]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[8]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[9]                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[9]~SCLR_LUT                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[10]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[10]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[11]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[11]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[12]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[12]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[13]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[13]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[14]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[14]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[15]                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|shifted_old[0]                                                                                                                                   ; AX               ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[15]~SCLR_LUT                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|S_state[1]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|S_state[1]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|SVmode                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|SVmode~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|Flags[4]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|Flags[4]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_ins                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|bf_ins~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_neg                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_neg~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[0]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[3]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[4]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[4]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[5]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[5]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[7]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[7]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[12]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[12]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[26]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[26]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[27]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[27]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[41]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[41]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[45]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[45]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[47]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[47]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[49]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[49]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[52]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[52]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[53]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[53]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[54]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[54]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[57]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[57]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[60]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[60]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[62]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_reg[62]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[0]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[25]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[25]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[26]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[26]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[30]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[30]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[4]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[12]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[12]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[14]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[14]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[16]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[16]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[23]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[23]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[24]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[24]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[29]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[29]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[31]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[31]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[2]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[2]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[3]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[3]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[29]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[29]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[30]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[30]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[0]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[0]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[1]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[2]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[2]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[3]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_loffset[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[0]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[3]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[4]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_width[4]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[3]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[3]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[6]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|bf_ext_in[6]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[2]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[5]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[5]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[7]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[7]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[8]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[8]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[11]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[11]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[0]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[0]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[2]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[2]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[3]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[4]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[8]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[8]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[10]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[10]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[12]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[12]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[13]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[13]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[18]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[18]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[22]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[22]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[26]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[26]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[27]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[27]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[4]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[6]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[6]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[10]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[10]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[11]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[11]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[18]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[18]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[19]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[19]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[26]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[26]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_datatype[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_datatype[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[4]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[4]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[11]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_opcode[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[1]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[1]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[5]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[5]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[18]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[18]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[19]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[19]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[20]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[20]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[27]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[27]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[54]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[54]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[70]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[70]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[72]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[72]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[76]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[76]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec_write_back                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec_write_back~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[12]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[12]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[15]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[15]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[9]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[9]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[16]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[16]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_opc_read[6]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_opc_read[6]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|make_trace                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|make_trace~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[2]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[2]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[8]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[8]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[9]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[9]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[20]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[20]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[4]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.bra1                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.bra1~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.idle                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.idle~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_3                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_3~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_4                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_229_4~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_AnXn2                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.ld_AnXn2~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movem1                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movem1~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movep1                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movep1~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movep2                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.movep2~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.pack1                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.pack1~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.pack3                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.pack3~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_3                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.st_229_3~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.trap0                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.trap0~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[2]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[2]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[3]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[3]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[5]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[5]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[6]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[6]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[7]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[7]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[8]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[8]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[9]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[9]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[10]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[10]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[13]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[13]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[14]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[14]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[15]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[20]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[20]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[71]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile_rtl_1_bypass[71]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[2]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[2]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[3]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[3]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[4]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[4]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[5]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[5]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[7]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[7]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[9]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[9]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[10]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[10]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[14]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[14]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[15]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|stop                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|stop~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|store_in_tmp                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|store_in_tmp~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_interrupt                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_interrupt~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_trace                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_trace~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_vector[6]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_vector[6]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trapd                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trapd~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; TG68K:tg68k|autoconfig_out[0]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TG68K:tg68k|autoconfig_out[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; amiga_clk:amiga_clk|e_cnt[0]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; amiga_clk:amiga_clk|e_cnt[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; amiga_clk:amiga_clk|e_cnt[1]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; amiga_clk:amiga_clk|e_cnt[1]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|adr_r[3]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|adr_r[3]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|adr_r[5]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|adr_r[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[6]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[6]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[7]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[7]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[8]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[8]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[9]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[9]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[10]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[10]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[11]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[11]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[12]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[12]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[13]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[13]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[15]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|pre_timer[15]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[0]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[2]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_bit_cnt[2]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[5]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[5]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[6]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[6]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[8]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[8]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[9]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_recv[9]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_sample_cnt[2]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|rx_sample_cnt[2]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[3]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[3]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[1]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[1]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[3]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[3]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[4]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[4]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[5]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[7]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[7]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[8]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[8]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[10]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[10]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[13]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[13]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[14]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[14]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[0]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|tx_counter[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[5]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[12]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[12]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[13]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[13]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[14]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[14]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|d_ack                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|d_ack~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|ctrl_delay_slot                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|ctrl_delay_slot~DUPLICATE                                           ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|doing_rfe_r                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|doing_rfe_r~DUPLICATE                                               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_r                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_r~DUPLICATE                                               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_taken                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_taken~DUPLICATE                                           ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[4]~DUPLICATE                                               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[10]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[10]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[12]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[15]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[16]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[16]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[18]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[18]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[23]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[23]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[24]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[24]~DUPLICATE                                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[5]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[5]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[7]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[7]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[8]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[8]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[8]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[8]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|decode_valid_o                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|decode_valid_o~DUPLICATE                        ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[2]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[2]~DUPLICATE                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[3]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[3]~DUPLICATE                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[6]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[6]~DUPLICATE                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[7]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[7]~DUPLICATE                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[10]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_immediate_o[10]~DUPLICATE               ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_mtspr_o                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_mtspr_o~DUPLICATE                    ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[9]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[9]~DUPLICATE                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[24]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[24]~DUPLICATE                      ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[25]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[25]~DUPLICATE                      ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[26]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[26]~DUPLICATE                      ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[27]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[27]~DUPLICATE                      ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[31]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|pc_execute_o[31]~DUPLICATE                      ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[5]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[5]~DUPLICATE                      ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[11]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[11]~DUPLICATE                     ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[16]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[16]~DUPLICATE                     ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[31]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_alu_result_o[31]~DUPLICATE                     ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_lsu_length_o[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_lsu_length_o[0]~DUPLICATE                      ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_lsu_zext_o                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_lsu_zext_o~DUPLICATE                           ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_op_lsu_load_o                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_op_lsu_load_o~DUPLICATE                        ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|pc_ctrl_o[1]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|pc_ctrl_o[1]~DUPLICATE                              ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rf_wb_o                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rf_wb_o~DUPLICATE                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rfd_adr_o[4]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rfd_adr_o[4]~DUPLICATE                           ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[18]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[18]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[24]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[24]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[26]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[26]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[29]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[29]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[30]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[30]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[31]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[31]~DUPLICATE                                       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_exception_taken_o                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_exception_taken_o~DUPLICATE                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_valid_o                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_valid_o~DUPLICATE                                           ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[6]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[6]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[11]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[13]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[15]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[15]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[18]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[18]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[23]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[23]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|refill_valid[2]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|refill_valid[2]~DUPLICATE  ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.IDLE       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.IDLE~DUPLICATE       ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.INVALIDATE ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|state.INVALIDATE~DUPLICATE ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_decode_o[1]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_decode_o[1]~DUPLICATE                                          ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_decode_o[15]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_decode_o[15]~DUPLICATE                                         ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[3]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[5]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[5]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[6]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[6]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[8]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[8]~DUPLICATE                                             ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[22]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[22]~DUPLICATE                                            ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[5]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[5]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[6]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[6]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[11]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[11]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[15]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[15]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[16]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[16]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[19]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[19]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[20]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[20]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[21]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[21]~DUPLICATE                                                ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[0]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[0]~DUPLICATE                                                 ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|last_write                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|last_write~DUPLICATE                                                  ;                  ;                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|state.READ                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|state.READ~DUPLICATE                                                  ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[4]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[4]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[13]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[13]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[19]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[19]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[20]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_o_d[20]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_rd[3]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_rd[3]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_rd[7]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_rd[7]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_wr[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|sd_lbuf_wr[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[1]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[1]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[4]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[4]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[5]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[5]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[17]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[17]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed[20]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed[20]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|amber:AMBER1|seed_old[6]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|amber:AMBER1|seed_old[6]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|kstate.011                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|kstate.011~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[2]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[3]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[3]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[5]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[5]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[6]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[6]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[8]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[8]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|scroller[59]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|scroller[59]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[16]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[16]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[24]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[24]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[29]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[29]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[45]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[45]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[50]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|scroller[50]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|sh_scroller[2]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|sh_scroller[2]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[10]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[10]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[40]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[40]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[44]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[44]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[49]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3|scroller[49]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[9]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[9]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[13]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[13]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[29]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[29]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[48]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[48]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[53]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|scroller[53]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|sh_scroller[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4|sh_scroller[0]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[25]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[25]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[28]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[28]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[37]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[37]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[43]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[43]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[50]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[50]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[52]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[52]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[61]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|scroller[61]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|scroller[8]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|scroller[8]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|scroller[27]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|scroller[27]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|scroller[50]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|scroller[50]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|sh_scroller[5]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6|sh_scroller[5]~DUPLICATE                                                                                                                              ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[19]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[19]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[58]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7|scroller[58]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[1]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[1]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[3]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[3]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[41]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|scroller[41]~DUPLICATE                                                                                                                                ;                  ;                       ;
; minimig:minimig|denise:DENISE1|window_del                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|window_del~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|denise:DENISE1|window_ena                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|denise:DENISE1|window_ena~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|minimig_m68k_bridge:CPU1|halt                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|minimig_m68k_bridge:CPU1|halt~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_cur[0]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_cur[0]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_cur[2]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_cur[2]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_cur[5]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_cur[5]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[5]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[5]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[7]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[7]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[10]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[10]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[15]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[15]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[17]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_int[17]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_cur[0]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_cur[0]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_cur[3]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_cur[3]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_cur[9]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_cur[9]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[4]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[4]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[5]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[5]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[6]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[6]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[8]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[8]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[12]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|rdata_int[12]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[3]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[3]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[4]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[4]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[10]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[10]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[16]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[16]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[18]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[18]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[21]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_l_ac2[21]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[5]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[5]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[6]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[6]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[11]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[11]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[13]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[13]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[14]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[14]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[16]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[16]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[21]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|sd_r_ac2[21]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[1]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[1]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[3]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[3]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[6]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[6]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[17]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[17]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[21]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed1[21]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed2[14]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|seed2[14]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dskstate.DISKDMA_INT                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dskstate.DISKDMA_INT~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|motor_on[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|motor_on[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|empty                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|empty~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rpm_pulse_cnt[0]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rpm_pulse_cnt[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rpm_pulse_cnt[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rpm_pulse_cnt[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[8]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[8]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[11]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[11]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[12]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[12]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[14]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[14]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[15]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[2]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_data_cnt[2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_data_cnt[2]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[2]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[2]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[2]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[3]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[3]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[4]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[4]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_IDLE                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_IDLE~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_SHIFT~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[1]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[1]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[7]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[7]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[13]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[13]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; minimig:minimig|userio:USERIO1|_djoy2[0]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|_djoy2[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|userio:USERIO1|_djoy2[1]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|_djoy2[1]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|userio:USERIO1|_sjoy1[2]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|_sjoy1[2]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|userio:USERIO1|_tjoy2[1]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|_tjoy2[1]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[5]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[9]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|horbeam[9]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[2]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[2]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|cmd                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|cmd~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|verbeam[6]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_osd:osd1|verbeam[6]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[4]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[4]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[6]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[6]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[8]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[8]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[7]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[7]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[10]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[11]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtimer[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; qmem_bridge:qmem_bridge|cs_sync[2]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|cs_sync[2]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; qmem_bridge:qmem_bridge|m_ack_sync[2]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|m_ack_sync[2]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[11]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[11]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[12]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[12]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[13]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[13]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[14]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[14]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[15]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[15]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[16]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[16]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|s_adr[17]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|s_adr[17]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; qmem_bridge:qmem_bridge|state.ST_A_WAIT                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; qmem_bridge:qmem_bridge|state.ST_A_WAIT~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; sdram_ctrl:sdram|c_7mdr                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|c_7mdr~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|cpu_ack                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|cpu_ack~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[4]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[4]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[5]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[5]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_lru                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_lru~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_CPU_WRITE                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_CPU_WRITE~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_IDLE                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|cpu_cache:cpu_cache|state.ST_IDLE~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|initstate[1]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|initstate[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sdram_ctrl:sdram|initstate[2]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|initstate[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sdram_ctrl:sdram|initstate[3]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|initstate[3]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sdram_ctrl:sdram|sdram_state[0]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|sdram_state[0]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; sdram_ctrl:sdram|sdram_state[1]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|sdram_state[1]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; sdram_ctrl:sdram|sdram_state[2]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_ctrl:sdram|sdram_state[2]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                        ;
+-----------------------+-----------------------+--------------+------------+---------------+----------------+
; Name                  ; Ignored Entity        ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+-----------------------+-----------------------+--------------+------------+---------------+----------------+
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; BUZZER     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; KEY[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; KEY[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; LEDS[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; LEDS[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; LEDS[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; UART_RXD   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard          ; Cyclone5_MIST_AGA_top ;              ; UART_TXD   ; 3.3-V LVTTL   ; QSF Assignment ;
; Weak Pull-Up Resistor ; Cyclone5_MIST_AGA_top ;              ; KEY[0]     ; ON            ; QSF Assignment ;
; Weak Pull-Up Resistor ; Cyclone5_MIST_AGA_top ;              ; KEY[1]     ; ON            ; QSF Assignment ;
+-----------------------+-----------------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 23772 ) ; 0.00 % ( 0 / 23772 )       ; 0.00 % ( 0 / 23772 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 23772 ) ; 0.00 % ( 0 / 23772 )       ; 0.00 % ( 0 / 23772 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 23755 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/out/Cyclone5_MIST_AGA.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9,018 / 9,430         ; 96 %  ;
; ALMs needed [=A-B+C]                                        ; 9,018                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,430 / 9,430         ; 100 % ;
;         [a] ALMs used for LUT logic and registers           ; 3,654                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,222                 ;       ;
;         [c] ALMs used for registers                         ; 1,554                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 569 / 9,430           ; 6 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 157 / 9,430           ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 155                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 943 / 943             ; 100 % ;
;     -- Logic LABs                                           ; 943                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 12,590                ;       ;
;     -- 7 input functions                                    ; 300                   ;       ;
;     -- 6 input functions                                    ; 2,905                 ;       ;
;     -- 5 input functions                                    ; 2,538                 ;       ;
;     -- 4 input functions                                    ; 2,006                 ;       ;
;     -- <=3 input functions                                  ; 4,841                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,707                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 10,982                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 10,415 / 18,860       ; 55 %  ;
;         -- Secondary logic registers                        ; 567 / 18,860          ; 3 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 10,565                ;       ;
;         -- Routing optimization registers                   ; 417                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 76 / 224              ; 34 %  ;
;     -- Clock pins                                           ; 3 / 9                 ; 33 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 44 / 176              ; 25 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 292,312 / 1,802,240   ; 16 %  ;
; Total block memory implementation bits                      ; 450,560 / 1,802,240   ; 25 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 10 / 25               ; 40 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 26.6% / 26.5% / 27.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 51.9% / 52.4% / 56.5% ;       ;
; Maximum fan-out                                             ; 7658                  ;       ;
; Highest non-global fan-out                                  ; 1114                  ;       ;
; Total fan-out                                               ; 96742                 ;       ;
; Average fan-out                                             ; 3.52                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9018 / 9430 ( 96 % )   ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 9018                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9430 / 9430 ( 100 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 3654                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4222                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1554                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 569 / 9430 ( 6 % )     ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 157 / 9430 ( 2 % )     ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 155                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 943 / 943 ( 100 % )    ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 943                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 12590                  ; 0                              ;
;     -- 7 input functions                                    ; 300                    ; 0                              ;
;     -- 6 input functions                                    ; 2905                   ; 0                              ;
;     -- 5 input functions                                    ; 2538                   ; 0                              ;
;     -- 4 input functions                                    ; 2006                   ; 0                              ;
;     -- <=3 input functions                                  ; 4841                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3707                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 10415 / 18860 ( 55 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 567 / 18860 ( 3 % )    ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 10565                  ; 0                              ;
;         -- Routing optimization registers                   ; 417                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 73                     ; 3                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 292312                 ; 0                              ;
; Total block memory implementation bits                      ; 450560                 ; 0                              ;
; M10K block                                                  ; 44 / 176 ( 25 % )      ; 0 / 176 ( 0 % )                ;
; DSP block                                                   ; 10 / 25 ( 40 % )       ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 104 ( 0 % )        ; 4 / 104 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )         ; 4 / 36 ( 11 % )                ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 10926                  ; 0                              ;
;     -- Registered Input Connections                         ; 10850                  ; 0                              ;
;     -- Output Connections                                   ; 20                     ; 10906                          ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 97762                  ; 10984                          ;
;     -- Registered Connections                               ; 41908                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 40                     ; 10906                          ;
;     -- hard_block:auto_generated_inst                       ; 10906                  ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 5                      ; 2                              ;
;     -- Output Ports                                         ; 51                     ; 6                              ;
;     -- Bidir Ports                                          ; 20                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; BTN[0]   ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; BTN[1]   ; V18   ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; JOY_DATA ; B15   ; 7A       ; 43           ; 45           ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; SD_MISO  ; L22   ; 5B       ; 54           ; 19           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUDIO_L     ; E7    ; 8A       ; 8            ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_R     ; D6    ; 8A       ; 12           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; JOY_CLK     ; C16   ; 7A       ; 52           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; JOY_LOAD    ; B16   ; 7A       ; 52           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED         ; D17   ; 7A       ; 50           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[0]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; T9    ; 3B       ; 19           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; U7    ; 3A       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; V9    ; 3B       ; 16           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK      ; M22   ; 5B       ; 54           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CS       ; L17   ; 5B       ; 54           ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_MOSI     ; K17   ; 5B       ; 54           ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; G1    ; 2A       ; 0            ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; D3    ; 2A       ; 0            ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; G2    ; 2A       ; 0            ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; F7    ; 8A       ; 8            ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; G6    ; 8A       ; 8            ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; H6    ; 8A       ; 8            ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; E2    ; 2A       ; 0            ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------+
; PS2_CLK      ; N16   ; 5B       ; 54           ; 18           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|WideOr2 (inverted)    ;
; PS2_DAT      ; M16   ; 5B       ; 54           ; 18           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|psend[0] (inverted)   ;
; PS2_MCLK     ; K22   ; 5B       ; 54           ; 21           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mstate.001          ;
; PS2_MDAT     ; K21   ; 5B       ; 54           ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[0] (inverted) ;
; SDRAM_DQ[0]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[10] ; U11   ; 3B       ; 24           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[11] ; R10   ; 3B       ; 25           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[12] ; R11   ; 3B       ; 25           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[13] ; U12   ; 3B       ; 24           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[14] ; R12   ; 3B       ; 24           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[15] ; P12   ; 3B       ; 24           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[1]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[2]  ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[3]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[4]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[5]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[6]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[7]  ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[8]  ; U10   ; 3B       ; 19           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
; SDRAM_DQ[9]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdwrite (inverted)                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 15 / 16 ( 94 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 11 / 16 ( 69 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 29 / 32 ( 91 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 7 / 32 ( 22 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; VGA_B[5]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; SDRAM_nCAS             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; SDRAM_DQ[7]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; SDRAM_DQ[5]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; SDRAM_DQ[2]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; SDRAM_DQ[0]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; SDRAM_nCS              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; SDRAM_nRAS             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; SDRAM_DQML             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; SDRAM_DQ[6]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; SDRAM_DQ[3]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; SDRAM_CLK              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; BTN[0]                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; JOY_DATA               ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B16      ; 204        ; 7A       ; JOY_LOAD               ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; VGA_R[3]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; VGA_R[4]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 206        ; 7A       ; JOY_CLK                ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; VGA_G[0]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; AUDIO_R                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; LED                    ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; VGA_R[5]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; AUDIO_L                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; VGA_HS                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; VGA_B[0]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; VGA_G[1]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; VGA_R[1]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VGA_R[0]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; VGA_R[2]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; VGA_VS                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 178        ; 5B       ; SD_MOSI                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 183        ; 5B       ; PS2_MDAT               ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; K22      ; 185        ; 5B       ; PS2_MCLK               ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; L1       ; 21         ; 2A       ; VGA_B[1]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; VGA_G[2]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L9       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; SD_CS                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; SD_MISO                ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50               ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; PS2_DAT                ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M22      ; 175        ; 5B       ; SD_CLK                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; VGA_B[2]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; VGA_G[3]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; SDRAM_A[3]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; SDRAM_A[2]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; PS2_CLK                ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P7       ; 73         ; 3A       ; SDRAM_A[1]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; SDRAM_A[0]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; SDRAM_BA[1]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; SDRAM_DQ[15]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R6       ; 58         ; 3A       ; SDRAM_A[10]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R10      ; 99         ; 3B       ; SDRAM_DQ[11]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; SDRAM_DQ[12]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; SDRAM_DQ[14]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; SDRAM_BA[0]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; SDRAM_A[8]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; SDRAM_A[11]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; SDRAM_DQ[9]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 25         ; 2A       ; VGA_B[3]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; VGA_G[4]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; SDRAM_A[4]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; SDRAM_A[5]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; SDRAM_A[7]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; SDRAM_DQ[8]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; SDRAM_DQ[10]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; SDRAM_DQ[13]           ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; SDRAM_A[6]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; SDRAM_CKE              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; SDRAM_DQMH             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; BTN[1]                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; VGA_G[5]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; SDRAM_A[9]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; SDRAM_nWE              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; VGA_B[4]               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; SDRAM_A[12]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; SDRAM_DQ[4]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; SDRAM_DQ[1]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; SD_CS        ; Missing drive strength and slew rate ;
; SD_MOSI      ; Missing drive strength and slew rate ;
; SDRAM_A[0]   ; Missing drive strength and slew rate ;
; SDRAM_A[1]   ; Missing drive strength and slew rate ;
; SDRAM_A[2]   ; Missing drive strength and slew rate ;
; SDRAM_A[3]   ; Missing drive strength and slew rate ;
; SDRAM_A[4]   ; Missing drive strength and slew rate ;
; SDRAM_A[5]   ; Missing drive strength and slew rate ;
; SDRAM_A[6]   ; Missing drive strength and slew rate ;
; SDRAM_A[7]   ; Missing drive strength and slew rate ;
; SDRAM_A[8]   ; Missing drive strength and slew rate ;
; SDRAM_A[9]   ; Missing drive strength and slew rate ;
; SDRAM_A[10]  ; Missing drive strength and slew rate ;
; SDRAM_A[11]  ; Missing drive strength and slew rate ;
; SDRAM_A[12]  ; Missing drive strength and slew rate ;
; SDRAM_DQML   ; Missing drive strength and slew rate ;
; SDRAM_DQMH   ; Missing drive strength and slew rate ;
; SDRAM_nWE    ; Missing drive strength and slew rate ;
; SDRAM_nCAS   ; Missing drive strength and slew rate ;
; SDRAM_nRAS   ; Missing drive strength and slew rate ;
; SDRAM_nCS    ; Missing drive strength and slew rate ;
; SDRAM_BA[0]  ; Missing drive strength and slew rate ;
; SDRAM_BA[1]  ; Missing drive strength and slew rate ;
; SDRAM_CLK    ; Missing drive strength and slew rate ;
; VGA_HS       ; Missing drive strength and slew rate ;
; VGA_VS       ; Missing drive strength and slew rate ;
; VGA_R[0]     ; Missing drive strength and slew rate ;
; VGA_R[1]     ; Missing drive strength and slew rate ;
; VGA_R[2]     ; Missing drive strength and slew rate ;
; VGA_R[3]     ; Missing drive strength and slew rate ;
; VGA_R[4]     ; Missing drive strength and slew rate ;
; VGA_R[5]     ; Missing drive strength and slew rate ;
; VGA_G[0]     ; Missing drive strength and slew rate ;
; VGA_G[1]     ; Missing drive strength and slew rate ;
; VGA_G[2]     ; Missing drive strength and slew rate ;
; VGA_G[3]     ; Missing drive strength and slew rate ;
; VGA_G[4]     ; Missing drive strength and slew rate ;
; VGA_G[5]     ; Missing drive strength and slew rate ;
; VGA_B[0]     ; Missing drive strength and slew rate ;
; VGA_B[1]     ; Missing drive strength and slew rate ;
; VGA_B[2]     ; Missing drive strength and slew rate ;
; VGA_B[3]     ; Missing drive strength and slew rate ;
; VGA_B[4]     ; Missing drive strength and slew rate ;
; VGA_B[5]     ; Missing drive strength and slew rate ;
; SD_CLK       ; Missing drive strength and slew rate ;
; JOY_CLK      ; Missing drive strength and slew rate ;
; JOY_LOAD     ; Missing drive strength and slew rate ;
; AUDIO_L      ; Missing drive strength and slew rate ;
; AUDIO_R      ; Missing drive strength and slew rate ;
; SDRAM_CKE    ; Missing drive strength and slew rate ;
; LED          ; Missing drive strength and slew rate ;
; PS2_MDAT     ; Missing drive strength and slew rate ;
; PS2_DAT      ; Missing drive strength and slew rate ;
; PS2_CLK      ; Missing drive strength and slew rate ;
; PS2_MCLK     ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[1]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[2]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[3]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[4]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[5]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[6]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[7]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[8]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[9]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[10] ; Missing drive strength and slew rate ;
; SDRAM_DQ[11] ; Missing drive strength and slew rate ;
; SDRAM_DQ[12] ; Missing drive strength and slew rate ;
; SDRAM_DQ[13] ; Missing drive strength and slew rate ;
; SDRAM_DQ[14] ; Missing drive strength and slew rate ;
; SDRAM_DQ[15] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                                                             ;                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                                                             ; Integer PLL               ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock              ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                                                              ; 800000 to 400000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                            ; 49.999824 MHz             ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                                                    ; 457.141248 MHz            ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                    ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 35.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 87.500000 MHz             ;
;     -- PLL Enable                                                                                                                                           ; On                        ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                       ;
;     -- M Counter                                                                                                                                            ; 64                        ;
;     -- N Counter                                                                                                                                            ; 7                         ;
;     -- PLL Refclk Select                                                                                                                                    ;                           ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                       ;
;             -- CORECLKIN source                                                                                                                             ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                       ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                       ;
;             -- CLKIN(0) source                                                                                                                              ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                       ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                       ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                       ;
;     -- PLL Output Counter                                                                                                                                   ;                           ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 114.285312 MHz            ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y3_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                       ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                    ; 4                         ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                         ;
;             -- C Counter PRST                                                                                                                               ; 1                         ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 28.571328 MHz             ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                       ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                    ; 16                        ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                         ;
;             -- C Counter PRST                                                                                                                               ; 1                         ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll3~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 114.285312 MHz            ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y6_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                       ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 213.750000 degrees        ;
;             -- C Counter                                                                                                                                    ; 4                         ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 3                         ;
;             -- C Counter PRST                                                                                                                               ; 3                         ;
;         -- amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll4~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                       ; 50.793472 MHz             ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; On                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                    ; 9                         ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                         ;
;             -- C Counter PRST                                                                                                                               ; 1                         ;
;                                                                                                                                                             ;                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; Compilation Hierarchy Node                                                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Entity Name                      ; Library Name ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; |Cyclone5_MIST_AGA_top                                                                ; 9017.5 (15.2)        ; 9429.5 (15.2)                    ; 568.0 (0.0)                                       ; 156.0 (0.0)                      ; 0.0 (0.0)            ; 12590 (24)          ; 10982 (20)                ; 0 (0)         ; 292312            ; 44    ; 10         ; 76   ; 0            ; |Cyclone5_MIST_AGA_top                                                                                                                                                                                                                                                                                                                             ; Cyclone5_MIST_AGA_top            ; work         ;
;    |TG68K:tg68k|                                                                      ; 2895.1 (77.4)        ; 2821.2 (76.9)                    ; 0.0 (0.0)                                         ; 74.0 (0.5)                       ; 0.0 (0.0)            ; 4464 (170)          ; 1340 (81)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k                                                                                                                                                                                                                                                                                                                 ; TG68K                            ; work         ;
;       |TG68KdotC_Kernel:pf68K_Kernel_inst|                                            ; 2817.7 (1500.3)      ; 2744.3 (1451.9)                  ; 0.0 (0.0)                                         ; 73.4 (48.4)                      ; 0.0 (0.0)            ; 4294 (2388)         ; 1259 (1011)               ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst                                                                                                                                                                                                                                                                              ; TG68KdotC_Kernel                 ; work         ;
;          |TG68K_ALU:ALU|                                                              ; 1277.3 (1277.3)      ; 1292.4 (1292.4)                  ; 40.1 (40.1)                                       ; 25.0 (25.0)                      ; 0.0 (0.0)            ; 1906 (1906)         ; 248 (248)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU                                                                                                                                                                                                                                                                ; TG68K_ALU                        ; work         ;
;          |altsyncram:regfile_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0                                                                                                                                                                                                                                                     ; altsyncram                       ; work         ;
;             |altsyncram_tiq1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_tiq1:auto_generated                                                                                                                                                                                                                      ; altsyncram_tiq1                  ; work         ;
;          |altsyncram:regfile_rtl_1|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1                                                                                                                                                                                                                                                     ; altsyncram                       ; work         ;
;             |altsyncram_tiq1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_tiq1:auto_generated                                                                                                                                                                                                                      ; altsyncram_tiq1                  ; work         ;
;    |amiga_clk:amiga_clk|                                                              ; 5.7 (5.7)            ; 7.1 (7.1)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk                                                                                                                                                                                                                                                                                                         ; amiga_clk                        ; work         ;
;       |amiga_clk_altera:amiga_clk_i|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i                                                                                                                                                                                                                                                                            ; amiga_clk_altera                 ; work         ;
;          |altpll:altpll_component|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component                                                                                                                                                                                                                                                    ; altpll                           ; work         ;
;             |amiga_clk_altera_altpll1:auto_generated|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated                                                                                                                                                                                                            ; amiga_clk_altera_altpll1         ; work         ;
;    |ctrl_top:ctrl_top|                                                                ; 1191.2 (0.0)         ; 1185.2 (0.0)                     ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1963 (0)            ; 1350 (0)                  ; 0 (0)         ; 72960             ; 11    ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top                                                                                                                                                                                                                                                                                                           ; ctrl_top                         ; work         ;
;       |ctrl_boot:ctrl_rom|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_boot:ctrl_rom                                                                                                                                                                                                                                                                                        ; ctrl_boot                        ; work         ;
;          |altsyncram:Ram0_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_boot:ctrl_rom|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                                                                  ; altsyncram                       ; work         ;
;             |altsyncram_0ce1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_boot:ctrl_rom|altsyncram:Ram0_rtl_0|altsyncram_0ce1:auto_generated                                                                                                                                                                                                                                   ; altsyncram_0ce1                  ; work         ;
;       |ctrl_regs:ctrl_regs|                                                           ; 88.1 (88.1)          ; 88.1 (88.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (171)           ; 165 (165)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_regs:ctrl_regs                                                                                                                                                                                                                                                                                       ; ctrl_regs                        ; work         ;
;       |ctrl_rst:ctrl_rst|                                                             ; 16.2 (16.2)          ; 16.2 (16.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|ctrl_rst:ctrl_rst                                                                                                                                                                                                                                                                                         ; ctrl_rst                         ; work         ;
;       |mor1kx_wrapper:ctrl_cpu|                                                       ; 970.6 (2.0)          ; 964.7 (2.3)                      ; 0.0 (0.3)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1505 (4)            ; 1153 (3)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu                                                                                                                                                                                                                                                                                   ; mor1kx_wrapper                   ; work         ;
;          |mor1kx:mor1kx0|                                                             ; 968.4 (0.0)          ; 962.4 (0.0)                      ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1501 (0)            ; 1150 (0)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0                                                                                                                                                                                                                                                                    ; mor1kx                           ; work         ;
;             |mor1kx_cpu:mor1kx_cpu|                                                   ; 968.4 (0.0)          ; 962.4 (0.0)                      ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1501 (0)            ; 1150 (0)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu                                                                                                                                                                                                                                              ; mor1kx_cpu                       ; work         ;
;                |mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|                          ; 968.4 (0.0)          ; 962.4 (0.0)                      ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1501 (0)            ; 1150 (0)                  ; 0 (0)         ; 40192             ; 7     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu                                                                                                                                                                                                  ; mor1kx_cpu_cappuccino            ; work         ;
;                   |mor1kx_branch_prediction:mor1kx_branch_prediction|                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_branch_prediction:mor1kx_branch_prediction                                                                                                                                                ; mor1kx_branch_prediction         ; work         ;
;                   |mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|                     ; 122.1 (122.1)        ; 121.3 (121.3)                    ; 2.2 (2.2)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 161 (161)           ; 228 (228)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino                                                                                                                                                    ; mor1kx_ctrl_cappuccino           ; work         ;
;                   |mor1kx_decode:mor1kx_decode|                                       ; 23.3 (23.3)          ; 23.3 (23.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode                                                                                                                                                                      ; mor1kx_decode                    ; work         ;
;                   |mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino| ; 80.3 (80.3)          ; 80.3 (80.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (91)             ; 187 (187)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino                                                                                                                                ; mor1kx_decode_execute_cappuccino ; work         ;
;                   |mor1kx_execute_alu:mor1kx_execute_alu|                             ; 146.0 (146.0)        ; 145.0 (145.0)                    ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 349 (349)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_alu:mor1kx_execute_alu                                                                                                                                                            ; mor1kx_execute_alu               ; work         ;
;                   |mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|     ; 58.3 (58.3)          ; 58.3 (58.3)                      ; 0.4 (0.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 27 (27)             ; 170 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino                                                                                                                                    ; mor1kx_execute_ctrl_cappuccino   ; work         ;
;                   |mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|                   ; 183.2 (139.1)        ; 182.8 (138.7)                    ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 295 (197)           ; 218 (194)                 ; 0 (0)         ; 38144             ; 5     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino                                                                                                                                                  ; mor1kx_fetch_cappuccino          ; work         ;
;                      |mor1kx_icache:icache_gen.mor1kx_icache|                         ; 44.0 (44.0)          ; 44.0 (44.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (98)             ; 24 (24)                   ; 0 (0)         ; 38144             ; 5     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache                                                                                                           ; mor1kx_icache                    ; work         ;
;                         |mor1kx_simple_dpram_sclk:tag_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram                                                                          ; mor1kx_simple_dpram_sclk         ; work         ;
;                            |altsyncram:mem_rtl_0|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram|altsyncram:mem_rtl_0                                                     ; altsyncram                       ; work         ;
;                               |altsyncram_g6n1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram|altsyncram:mem_rtl_0|altsyncram_g6n1:auto_generated                      ; altsyncram_g6n1                  ; work         ;
;                         |mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram                                                     ; mor1kx_simple_dpram_sclk         ; work         ;
;                            |altsyncram:mem_rtl_0|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|altsyncram:mem_rtl_0                                ; altsyncram                       ; work         ;
;                               |altsyncram_qbn1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|altsyncram:mem_rtl_0|altsyncram_qbn1:auto_generated ; altsyncram_qbn1                  ; work         ;
;                   |mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|                       ; 84.0 (84.0)          ; 83.5 (83.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino                                                                                                                                                      ; mor1kx_lsu_cappuccino            ; work         ;
;                   |mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|                         ; 176.3 (176.3)        ; 186.3 (186.3)                    ; 10.0 (10.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 226 (226)           ; 235 (235)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino                                                                                                                                                        ; mor1kx_rf_cappuccino             ; work         ;
;                      |mor1kx_simple_dpram_sclk:rfa|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa                                                                                                                           ; mor1kx_simple_dpram_sclk         ; work         ;
;                         |altsyncram:mem_rtl_0|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa|altsyncram:mem_rtl_0                                                                                                      ; altsyncram                       ; work         ;
;                            |altsyncram_qvp1:auto_generated|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated                                                                       ; altsyncram_qvp1                  ; work         ;
;                      |mor1kx_simple_dpram_sclk:rfb|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb                                                                                                                           ; mor1kx_simple_dpram_sclk         ; work         ;
;                         |altsyncram:mem_rtl_0|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb|altsyncram:mem_rtl_0                                                                                                      ; altsyncram                       ; work         ;
;                            |altsyncram_qvp1:auto_generated|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated                                                                       ; altsyncram_qvp1                  ; work         ;
;                   |mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|                 ; 81.6 (81.6)          ; 81.1 (81.1)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 151 (151)           ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino                                                                                                                                                ; mor1kx_wb_mux_cappuccino         ; work         ;
;       |qmem_bus:ctrl_bus|                                                             ; 116.2 (0.0)          ; 116.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 248 (1)             ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus                                                                                                                                                                                                                                                                                         ; qmem_bus                         ; work         ;
;          |qmem_arbiter:s0_arbiter|                                                    ; 46.1 (46.1)          ; 46.1 (46.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s0_arbiter                                                                                                                                                                                                                                                                 ; qmem_arbiter                     ; work         ;
;          |qmem_arbiter:s1_arbiter|                                                    ; 57.7 (57.7)          ; 57.7 (57.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter                                                                                                                                                                                                                                                                 ; qmem_arbiter                     ; work         ;
;          |qmem_decoder:m0_decoder|                                                    ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_decoder:m0_decoder                                                                                                                                                                                                                                                                 ; qmem_decoder                     ; work         ;
;          |qmem_decoder:m1_decoder|                                                    ; 8.4 (8.4)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_decoder:m1_decoder                                                                                                                                                                                                                                                                 ; qmem_decoder                     ; work         ;
;    |minimig:minimig|                                                                  ; 4438.9 (199.6)       ; 5093.3 (184.8)                   ; 724.1 (0.0)                                       ; 69.8 (14.9)                      ; 0.0 (0.0)            ; 5746 (310)          ; 7725 (3)                  ; 0 (0)         ; 197976            ; 28    ; 8          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig                                                                                                                                                                                                                                                                                                             ; minimig                          ; work         ;
;       |agnus:AGNUS1|                                                                  ; 1153.6 (104.9)       ; 1186.8 (112.0)                   ; 55.7 (9.5)                                        ; 22.5 (2.4)                       ; 0.0 (0.0)            ; 1555 (159)          ; 1201 (15)                 ; 0 (0)         ; 280               ; 3     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1                                                                                                                                                                                                                                                                                                ; agnus                            ; work         ;
;          |agnus_audiodma:aud1|                                                        ; 104.9 (104.9)        ; 105.6 (105.6)                    ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 87 (87)             ; 160 (160)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1                                                                                                                                                                                                                                                                            ; agnus_audiodma                   ; work         ;
;          |agnus_beamcounter:bc1|                                                      ; 132.8 (132.8)        ; 147.7 (147.7)                    ; 15.4 (15.4)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 220 (220)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1                                                                                                                                                                                                                                                                          ; agnus_beamcounter                ; work         ;
;          |agnus_bitplanedma:bpd1|                                                     ; 232.1 (232.1)        ; 227.8 (227.8)                    ; 0.0 (0.0)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 254 (254)           ; 271 (271)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1                                                                                                                                                                                                                                                                         ; agnus_bitplanedma                ; work         ;
;          |agnus_blitter:bl1|                                                          ; 350.3 (172.5)        ; 386.3 (187.2)                    ; 42.3 (16.3)                                       ; 6.4 (1.6)                        ; 0.0 (0.0)            ; 550 (260)           ; 372 (232)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1                                                                                                                                                                                                                                                                              ; agnus_blitter                    ; work         ;
;             |agnus_blitter_adrgen:address_generator_1|                                ; 120.4 (120.4)        ; 137.1 (137.1)                    ; 19.1 (19.1)                                       ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 160 (160)           ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1                                                                                                                                                                                                                                     ; agnus_blitter_adrgen             ; work         ;
;             |agnus_blitter_barrelshifter:barrel_shifter_A|                            ; 18.3 (18.3)          ; 20.3 (20.3)                      ; 3.7 (3.7)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A                                                                                                                                                                                                                                 ; agnus_blitter_barrelshifter      ; work         ;
;             |agnus_blitter_barrelshifter:barrel_shifter_B|                            ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B                                                                                                                                                                                                                                 ; agnus_blitter_barrelshifter      ; work         ;
;             |agnus_blitter_fill:bltfl1|                                               ; 10.5 (10.5)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_fill:bltfl1                                                                                                                                                                                                                                                    ; agnus_blitter_fill               ; work         ;
;             |agnus_blitter_minterm:bltmt1|                                            ; 19.3 (19.3)          ; 22.3 (22.3)                      ; 3.6 (3.6)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_minterm:bltmt1                                                                                                                                                                                                                                                 ; agnus_blitter_minterm            ; work         ;
;          |agnus_copper:cp1|                                                           ; 74.8 (74.8)          ; 81.9 (81.9)                      ; 12.1 (12.1)                                       ; 4.9 (4.9)                        ; 0.0 (0.0)            ; 107 (107)           ; 107 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_copper:cp1                                                                                                                                                                                                                                                                               ; agnus_copper                     ; work         ;
;          |agnus_diskdma:dsk1|                                                         ; 15.7 (15.7)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1                                                                                                                                                                                                                                                                             ; agnus_diskdma                    ; work         ;
;          |agnus_refresh:ref1|                                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_refresh:ref1                                                                                                                                                                                                                                                                             ; agnus_refresh                    ; work         ;
;          |agnus_spritedma:spr1|                                                       ; 112.5 (112.5)        ; 108.8 (108.8)                    ; 0.0 (0.0)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 148 (148)           ; 124 (124)                 ; 0 (0)         ; 280               ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1                                                                                                                                                                                                                                                                           ; agnus_spritedma                  ; work         ;
;             |altsyncram:sprctl_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprctl_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_bvj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprctl_rtl_0|altsyncram_bvj1:auto_generated                                                                                                                                                                                                                    ; altsyncram_bvj1                  ; work         ;
;             |altsyncram:sprpos_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprpos_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_lsj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprpos_rtl_0|altsyncram_lsj1:auto_generated                                                                                                                                                                                                                    ; altsyncram_lsj1                  ; work         ;
;             |altsyncram:sprptl_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprptl_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_hvj1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprptl_rtl_0|altsyncram_hvj1:auto_generated                                                                                                                                                                                                                    ; altsyncram_hvj1                  ; work         ;
;       |amber:AMBER1|                                                                  ; 169.4 (169.4)        ; 166.7 (166.7)                    ; 0.0 (0.0)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 351 (351)           ; 221 (221)                 ; 0 (0)         ; 58368             ; 6     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1                                                                                                                                                                                                                                                                                                ; amber                            ; work         ;
;          |altsyncram:sd_lbuf_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30720             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0                                                                                                                                                                                                                                                                       ; altsyncram                       ; work         ;
;             |altsyncram_i8q1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30720             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated                                                                                                                                                                                                                                        ; altsyncram_i8q1                  ; work         ;
;          |altsyncram:vi_lbuf_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 27648             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0                                                                                                                                                                                                                                                                       ; altsyncram                       ; work         ;
;             |altsyncram_2cn1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 27648             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated                                                                                                                                                                                                                                        ; altsyncram_2cn1                  ; work         ;
;       |cart:CART1|                                                                    ; 34.9 (34.9)          ; 35.5 (35.5)                      ; 1.8 (1.8)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 60 (60)             ; 28 (28)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|cart:CART1                                                                                                                                                                                                                                                                                                  ; cart                             ; work         ;
;          |altsyncram:custom_mirror_rtl_0|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0                                                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;             |altsyncram_o6n1:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0|altsyncram_o6n1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_o6n1                  ; work         ;
;       |ciaa:CIAA1|                                                                    ; 187.2 (24.5)         ; 185.6 (24.2)                     ; 0.0 (0.0)                                         ; 1.6 (0.3)                        ; 0.0 (0.0)            ; 332 (33)            ; 308 (45)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1                                                                                                                                                                                                                                                                                                  ; ciaa                             ; work         ;
;          |cia_int:cnt|                                                                ; 5.9 (5.9)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_int:cnt                                                                                                                                                                                                                                                                                      ; cia_int                          ; work         ;
;          |cia_timera:tmra|                                                            ; 26.6 (26.6)          ; 27.3 (27.3)                      ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 49 (49)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_timera:tmra                                                                                                                                                                                                                                                                                  ; cia_timera                       ; work         ;
;          |cia_timerb:tmrb|                                                            ; 25.3 (25.3)          ; 25.1 (25.1)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 53 (53)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb                                                                                                                                                                                                                                                                                  ; cia_timerb                       ; work         ;
;          |cia_timerd:tmrd|                                                            ; 35.3 (35.3)          ; 39.6 (39.6)                      ; 5.0 (5.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 62 (62)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd                                                                                                                                                                                                                                                                                  ; cia_timerd                       ; work         ;
;          |ciaa_ps2keyboard:kbd1|                                                      ; 63.7 (39.5)          ; 63.7 (39.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 123 (76)            ; 99 (73)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1                                                                                                                                                                                                                                                                            ; ciaa_ps2keyboard                 ; work         ;
;             |ps2keyboardmap:km1|                                                      ; 24.2 (22.4)          ; 24.2 (22.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (40)             ; 26 (26)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1                                                                                                                                                                                                                                                         ; ps2keyboardmap                   ; work         ;
;                |altsyncram:Ram0_rtl_0|                                                ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                   |altsyncram_4mf1:auto_generated|                                    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|altsyncram:Ram0_rtl_0|altsyncram_4mf1:auto_generated                                                                                                                                                                                                    ; altsyncram_4mf1                  ; work         ;
;       |ciab:CIAB1|                                                                    ; 113.6 (17.9)         ; 120.0 (17.2)                     ; 8.9 (0.0)                                         ; 2.5 (0.7)                        ; 0.0 (0.0)            ; 201 (26)            ; 199 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1                                                                                                                                                                                                                                                                                                  ; ciab                             ; work         ;
;          |cia_int:cnt|                                                                ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_int:cnt                                                                                                                                                                                                                                                                                      ; cia_int                          ; work         ;
;          |cia_timera:tmra|                                                            ; 28.2 (28.2)          ; 29.5 (29.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_timera:tmra                                                                                                                                                                                                                                                                                  ; cia_timera                       ; work         ;
;          |cia_timerb:tmrb|                                                            ; 27.9 (27.9)          ; 26.7 (26.7)                      ; 0.2 (0.2)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 49 (49)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_timerb:tmrb                                                                                                                                                                                                                                                                                  ; cia_timerb                       ; work         ;
;          |cia_timerd:tmrd|                                                            ; 32.6 (32.6)          ; 40.7 (40.7)                      ; 8.4 (8.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 61 (61)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|ciab:CIAB1|cia_timerd:tmrd                                                                                                                                                                                                                                                                                  ; cia_timerd                       ; work         ;
;       |denise:DENISE1|                                                                ; 1288.9 (82.4)        ; 1827.5 (100.5)                   ; 540.0 (18.5)                                      ; 1.4 (0.5)                        ; 0.0 (0.0)            ; 763 (144)           ; 4000 (93)                 ; 0 (0)         ; 12288             ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1                                                                                                                                                                                                                                                                                              ; denise                           ; work         ;
;          |denise_bitplanes:bplm0|                                                     ; 502.2 (53.7)         ; 756.5 (302.5)                    ; 254.8 (249.3)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 294 (83)            ; 1686 (565)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0                                                                                                                                                                                                                                                                       ; denise_bitplanes                 ; work         ;
;             |denise_bitplane_shifter:bplshft1|                                        ; 56.8 (56.8)          ; 61.5 (61.5)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft2|                                        ; 58.5 (58.5)          ; 59.9 (59.9)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft3|                                        ; 55.8 (55.8)          ; 55.8 (55.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft4|                                        ; 54.8 (54.8)          ; 55.8 (55.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft5|                                        ; 56.2 (56.2)          ; 56.2 (56.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 143 (143)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft6|                                        ; 51.8 (51.8)          ; 51.8 (51.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft7|                                        ; 53.8 (53.8)          ; 56.8 (56.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;             |denise_bitplane_shifter:bplshft8|                                        ; 56.0 (56.0)          ; 56.1 (56.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 139 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8                                                                                                                                                                                                                                      ; denise_bitplane_shifter          ; work         ;
;          |denise_collision:col0|                                                      ; 25.7 (25.7)          ; 28.2 (28.2)                      ; 2.8 (2.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 40 (40)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_collision:col0                                                                                                                                                                                                                                                                        ; denise_collision                 ; work         ;
;          |denise_colortable:clut0|                                                    ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 1 (1)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0                                                                                                                                                                                                                                                                      ; denise_colortable                ; work         ;
;             |denise_colortable_ram_mf:clut|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut                                                                                                                                                                                                                                        ; denise_colortable_ram_mf         ; work         ;
;                |altsyncram:altsyncram_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component                                                                                                                                                                                                        ; altsyncram                       ; work         ;
;                   |altsyncram_h612:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated                                                                                                                                                                         ; altsyncram_h612                  ; work         ;
;          |denise_hamgenerator:ham0|                                                   ; 33.3 (33.3)          ; 33.8 (33.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 32 (32)                   ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0                                                                                                                                                                                                                                                                     ; denise_hamgenerator              ; work         ;
;             |denise_colortable_ram_mf:clut|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut                                                                                                                                                                                                                                       ; denise_colortable_ram_mf         ; work         ;
;                |altsyncram:altsyncram_component|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component                                                                                                                                                                                                       ; altsyncram                       ; work         ;
;                   |altsyncram_h612:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated                                                                                                                                                                        ; altsyncram_h612                  ; work         ;
;          |denise_playfields:plfm0|                                                    ; 14.1 (14.1)          ; 14.2 (14.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_playfields:plfm0                                                                                                                                                                                                                                                                      ; denise_playfields                ; work         ;
;          |denise_spritepriority:spm0|                                                 ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_spritepriority:spm0                                                                                                                                                                                                                                                                   ; denise_spritepriority            ; work         ;
;          |denise_sprites:sprm0|                                                       ; 621.5 (10.8)         ; 884.7 (11.9)                     ; 263.3 (1.1)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 179 (18)            ; 2152 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0                                                                                                                                                                                                                                                                         ; denise_sprites                   ; work         ;
;             |denise_sprites_shifter:sps0|                                             ; 74.5 (74.5)          ; 106.7 (106.7)                    ; 32.2 (32.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps1|                                             ; 73.3 (73.3)          ; 102.9 (102.9)                    ; 29.8 (29.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps2|                                             ; 74.3 (74.3)          ; 104.8 (104.8)                    ; 30.4 (30.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps3|                                             ; 73.2 (73.2)          ; 108.8 (108.8)                    ; 35.6 (35.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps4|                                             ; 72.2 (72.2)          ; 109.0 (109.0)                    ; 36.8 (36.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps5|                                             ; 73.8 (73.8)          ; 105.5 (105.5)                    ; 31.7 (31.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps6|                                             ; 96.1 (96.1)          ; 130.0 (130.0)                    ; 33.9 (33.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;             |denise_sprites_shifter:sps7|                                             ; 73.3 (73.3)          ; 105.0 (105.0)                    ; 31.7 (31.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 269 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7                                                                                                                                                                                                                                             ; denise_sprites_shifter           ; work         ;
;       |gary:GARY1|                                                                    ; 50.6 (50.6)          ; 57.1 (57.1)                      ; 6.7 (6.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gary:GARY1                                                                                                                                                                                                                                                                                                  ; gary                             ; work         ;
;       |gayle:GAYLE1|                                                                  ; 100.4 (81.3)         ; 101.3 (84.0)                     ; 5.0 (6.8)                                         ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 160 (124)           ; 128 (101)                 ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1                                                                                                                                                                                                                                                                                                ; gayle                            ; work         ;
;          |gayle_fifo:SECBUF1|                                                         ; 17.3 (17.3)          ; 17.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 27 (27)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1                                                                                                                                                                                                                                                                             ; gayle_fifo                       ; work         ;
;             |altsyncram:mem_rtl_0|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                        ; altsyncram                       ; work         ;
;                |altsyncram_m9q1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_m9q1:auto_generated                                                                                                                                                                                                                         ; altsyncram_m9q1                  ; work         ;
;       |minimig_bankmapper:BMAP1|                                                      ; 5.1 (5.1)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_bankmapper:BMAP1                                                                                                                                                                                                                                                                                    ; minimig_bankmapper               ; work         ;
;       |minimig_m68k_bridge:CPU1|                                                      ; 37.5 (37.5)          ; 35.2 (35.2)                      ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 57 (57)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_m68k_bridge:CPU1                                                                                                                                                                                                                                                                                    ; minimig_m68k_bridge              ; work         ;
;       |minimig_sram_bridge:RAM1|                                                      ; 7.4 (7.4)            ; 7.4 (7.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_sram_bridge:RAM1                                                                                                                                                                                                                                                                                    ; minimig_sram_bridge              ; work         ;
;       |minimig_syscontrol:CONTROL1|                                                   ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|minimig_syscontrol:CONTROL1                                                                                                                                                                                                                                                                                 ; minimig_syscontrol               ; work         ;
;       |paula:PAULA1|                                                                  ; 744.6 (11.7)         ; 852.6 (12.2)                     ; 114.2 (0.4)                                       ; 6.2 (0.0)                        ; 0.0 (0.0)            ; 1341 (24)           ; 1209 (15)                 ; 0 (0)         ; 32768             ; 4     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1                                                                                                                                                                                                                                                                                                ; paula                            ; work         ;
;          |paula_audio:ad1|                                                            ; 423.2 (7.0)          ; 518.5 (7.2)                      ; 95.4 (0.3)                                        ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 796 (8)             ; 806 (8)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1                                                                                                                                                                                                                                                                                ; paula_audio                      ; work         ;
;             |paula_audio_channel:ach0|                                                ; 50.4 (50.4)          ; 67.7 (67.7)                      ; 17.2 (17.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (88)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_channel:ach1|                                                ; 50.2 (50.2)          ; 67.6 (67.6)                      ; 17.5 (17.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_channel:ach2|                                                ; 50.5 (50.5)          ; 67.6 (67.6)                      ; 17.1 (17.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (90)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_channel:ach3|                                                ; 53.8 (53.8)          ; 67.4 (67.4)                      ; 13.6 (13.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (92)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3                                                                                                                                                                                                                                                       ; paula_audio_channel              ; work         ;
;             |paula_audio_mixer:mix|                                                   ; 21.4 (21.4)          ; 21.4 (21.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix                                                                                                                                                                                                                                                          ; paula_audio_mixer                ; work         ;
;                |paula_audio_volume:sv0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;                |paula_audio_volume:sv1|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;                |paula_audio_volume:sv2|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;                |paula_audio_volume:sv3|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3                                                                                                                                                                                                                                   ; paula_audio_volume               ; work         ;
;             |paula_audio_sigmadelta:dac|                                              ; 189.0 (189.0)        ; 219.6 (219.6)                    ; 30.6 (30.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 377 (377)           ; 308 (308)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac                                                                                                                                                                                                                                                     ; paula_audio_sigmadelta           ; work         ;
;          |paula_floppy:pf1|                                                           ; 195.3 (173.8)        ; 197.6 (175.8)                    ; 7.3 (6.8)                                         ; 5.0 (4.8)                        ; 0.0 (0.0)            ; 324 (277)           ; 233 (207)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1                                                                                                                                                                                                                                                                               ; paula_floppy                     ; work         ;
;             |paula_floppy_fifo:db1|                                                   ; 21.5 (21.5)          ; 21.8 (21.8)                      ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 47 (47)             ; 26 (26)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1                                                                                                                                                                                                                                                         ; paula_floppy_fifo                ; work         ;
;                |altsyncram:mem_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                    ; altsyncram                       ; work         ;
;                   |altsyncram_a9q1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated                                                                                                                                                                                                     ; altsyncram_a9q1                  ; work         ;
;          |paula_intcontroller:pi1|                                                    ; 36.2 (36.2)          ; 39.3 (39.3)                      ; 4.2 (4.2)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 69 (69)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_intcontroller:pi1                                                                                                                                                                                                                                                                        ; paula_intcontroller              ; work         ;
;          |paula_uart:pu1|                                                             ; 78.2 (78.2)          ; 85.1 (85.1)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 122 (122)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|paula:PAULA1|paula_uart:pu1                                                                                                                                                                                                                                                                                 ; paula_uart                       ; work         ;
;       |userio:USERIO1|                                                                ; 315.2 (106.2)        ; 325.1 (107.7)                    ; 19.6 (7.9)                                        ; 9.8 (6.5)                        ; 0.0 (0.0)            ; 509 (180)           ; 397 (79)                  ; 0 (0)         ; 16448             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1                                                                                                                                                                                                                                                                                              ; userio                           ; work         ;
;          |userio_osd:osd1|                                                            ; 114.7 (86.3)         ; 122.6 (89.1)                     ; 8.9 (3.3)                                         ; 1.0 (0.6)                        ; 0.0 (0.0)            ; 170 (134)           ; 228 (150)                 ; 0 (0)         ; 16448             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1                                                                                                                                                                                                                                                                              ; userio_osd                       ; work         ;
;             |altsyncram:osdbuf_rtl_0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0                                                                                                                                                                                                                                                      ; altsyncram                       ; work         ;
;                |altsyncram_g9n1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0|altsyncram_g9n1:auto_generated                                                                                                                                                                                                                       ; altsyncram_g9n1                  ; work         ;
;             |sync_fifo:wr_fifo|                                                       ; 16.9 (16.9)          ; 18.4 (18.4)                      ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 45 (45)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo                                                                                                                                                                                                                                                            ; sync_fifo                        ; work         ;
;                |altsyncram:fifo_mem_rtl_0|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|altsyncram:fifo_mem_rtl_0                                                                                                                                                                                                                                  ; altsyncram                       ; work         ;
;                   |altsyncram_9vj1:auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|altsyncram:fifo_mem_rtl_0|altsyncram_9vj1:auto_generated                                                                                                                                                                                                   ; altsyncram_9vj1                  ; work         ;
;             |userio_osd_spi:spi0|                                                     ; 11.5 (11.5)          ; 15.1 (15.1)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0                                                                                                                                                                                                                                                          ; userio_osd_spi                   ; work         ;
;          |userio_ps2mouse:pm1|                                                        ; 94.3 (94.3)          ; 94.8 (94.8)                      ; 2.8 (2.8)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 159 (159)           ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1                                                                                                                                                                                                                                                                          ; userio_ps2mouse                  ; work         ;
;    |qmem_bridge:qmem_bridge|                                                          ; 41.3 (41.3)          ; 56.1 (56.1)                      ; 15.4 (15.4)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 12 (12)             ; 173 (173)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|qmem_bridge:qmem_bridge                                                                                                                                                                                                                                                                                                     ; qmem_bridge                      ; work         ;
;    |sdram_ctrl:sdram|                                                                 ; 253.5 (176.1)        ; 251.5 (178.6)                    ; 3.7 (7.0)                                         ; 5.6 (4.5)                        ; 0.0 (0.0)            ; 370 (224)           ; 362 (271)                 ; 0 (0)         ; 20352             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram                                                                                                                                                                                                                                                                                                            ; sdram_ctrl                       ; work         ;
;       |cpu_cache:cpu_cache|                                                           ; 74.1 (74.1)          ; 72.9 (72.9)                      ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 146 (146)           ; 91 (91)                   ; 0 (0)         ; 20352             ; 3     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache                                                                                                                                                                                                                                                                                        ; cpu_cache                        ; work         ;
;          |tpram_128x32:tag_ram|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram                                                                                                                                                                                                                                                                   ; tpram_128x32                     ; work         ;
;             |altsyncram:altsyncram_component|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; altsyncram                       ; work         ;
;                |altsyncram_sav1:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram|altsyncram:altsyncram_component|altsyncram_sav1:auto_generated                                                                                                                                                                                                    ; altsyncram_sav1                  ; work         ;
;          |tpram_be_512x16:mem_ram_0|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0                                                                                                                                                                                                                                                              ; tpram_be_512x16                  ; work         ;
;             |altsyncram:altsyncram_component|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0|altsyncram:altsyncram_component                                                                                                                                                                                                                              ; altsyncram                       ; work         ;
;                |altsyncram_ac12:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated                                                                                                                                                                                               ; altsyncram_ac12                  ; work         ;
;          |tpram_be_512x16:mem_ram_1|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1                                                                                                                                                                                                                                                              ; tpram_be_512x16                  ; work         ;
;             |altsyncram:altsyncram_component|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1|altsyncram:altsyncram_component                                                                                                                                                                                                                              ; altsyncram                       ; work         ;
;                |altsyncram_ac12:auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Cyclone5_MIST_AGA_top|sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated                                                                                                                                                                                               ; altsyncram_ac12                  ; work         ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; SD_CS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_MOSI      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; JOY_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; JOY_LOAD     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_L      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_R      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BTN[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SDRAM_CKE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_MDAT     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_MCLK     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SD_MISO      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; JOY_DATA     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; BTN[1]                                                                                                                                              ;                   ;         ;
; PS2_MDAT                                                                                                                                            ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mdatr[0]                                                                                  ; 1                 ; 0       ;
; PS2_DAT                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|pdatb                                                                                       ; 0                 ; 0       ;
; PS2_CLK                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|pclkb                                                                                       ; 1                 ; 0       ;
; PS2_MCLK                                                                                                                                            ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mclkr[0]                                                                                  ; 1                 ; 0       ;
; SDRAM_DQ[0]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][0]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][0]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][0]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][0]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[0]                                                                                                                ; 0                 ; 0       ;
; SDRAM_DQ[1]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][1]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[1]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[2]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][2]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[2]~feeder                                                                                                         ; 1                 ; 0       ;
; SDRAM_DQ[3]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][3]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[3]~feeder                                                                                                         ; 1                 ; 0       ;
; SDRAM_DQ[4]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][4]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[4]~feeder                                                                                                         ; 1                 ; 0       ;
; SDRAM_DQ[5]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][5]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][5]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][5]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][5]                                                                                                            ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[5]                                                                                                                ; 0                 ; 0       ;
; SDRAM_DQ[6]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][6]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][6]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][6]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][6]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[6]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[7]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][7]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[7]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[8]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][8]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[8]                                                                                                                ; 1                 ; 0       ;
; SDRAM_DQ[9]                                                                                                                                         ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][9]                                                                                                            ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[9]~feeder                                                                                                         ; 1                 ; 0       ;
; SDRAM_DQ[10]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][10]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[10]~feeder                                                                                                        ; 1                 ; 0       ;
; SDRAM_DQ[11]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][11]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[11]                                                                                                               ; 1                 ; 0       ;
; SDRAM_DQ[12]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][12]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][12]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][12]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][12]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[12]~feeder                                                                                                        ; 1                 ; 0       ;
; SDRAM_DQ[13]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][13]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][13]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][13]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][13]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[13]~feeder                                                                                                        ; 1                 ; 0       ;
; SDRAM_DQ[14]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][14]                                                                                                           ; 1                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[14]                                                                                                               ; 1                 ; 0       ;
; SDRAM_DQ[15]                                                                                                                                        ;                   ;         ;
;      - sdram_ctrl:sdram|host_cache[0][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[1][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[2][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|host_cache[3][15]                                                                                                           ; 0                 ; 0       ;
;      - sdram_ctrl:sdram|sdata_reg[15]~feeder                                                                                                        ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                            ;                   ;         ;
; BTN[0]                                                                                                                                              ;                   ;         ;
;      - sdctl_rst                                                                                                                                    ; 1                 ; 0       ;
;      - ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_ext_t                                                                                                ; 1                 ; 0       ;
;      - amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~FRACTIONAL_PLL ; 1                 ; 0       ;
; SD_MISO                                                                                                                                             ;                   ;         ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|sdin~0                                                                                         ; 1                 ; 0       ;
;      - SPI_DI~0                                                                                                                                     ; 1                 ; 0       ;
; JOY_DATA                                                                                                                                            ;                   ;         ;
;      - joy1[4]~0                                                                                                                                    ; 1                 ; 0       ;
;      - joy2[0]~0                                                                                                                                    ; 1                 ; 0       ;
;      - joy2[2]~1                                                                                                                                    ; 1                 ; 0       ;
;      - joy1[0]~1                                                                                                                                    ; 1                 ; 0       ;
;      - joy1[2]~2                                                                                                                                    ; 1                 ; 0       ;
;      - joy2[1]~2                                                                                                                                    ; 1                 ; 0       ;
;      - joy2[3]~3                                                                                                                                    ; 1                 ; 0       ;
;      - joy1[1]~3                                                                                                                                    ; 1                 ; 0       ;
;      - joy1[3]~4                                                                                                                                    ; 1                 ; 0       ;
;      - joy2[5]~4                                                                                                                                    ; 1                 ; 0       ;
;      - joy1[5]~5                                                                                                                                    ; 1                 ; 0       ;
;      - joy2[4]~5                                                                                                                                    ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                          ; Location                  ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|CACR[1]~1                                                                                                                                                                      ; LABCELL_X36_Y15_N21       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[2]~17                                                                                                                                                                  ; LABCELL_X50_Y16_N15       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|IPL_vec[0]~1                                                                                                                                                                   ; LABCELL_X43_Y17_N54       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|Reset                                                                                                                                                                          ; FF_X35_Y20_N53            ; 266     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|OP1_sign                                                                                                                                                         ; FF_X48_Y39_N5             ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_neg~0                                                                                                                                                        ; MLABCELL_X49_Y34_N36      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|mulu_reg[33]~1                                                                                                                                                   ; LABCELL_X53_Y31_N39       ; 68      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|result_div[51]~0                                                                                                                                                 ; LABCELL_X47_Y37_N57       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[6]~1                                                                                                                                                                   ; MLABCELL_X45_Y19_N48      ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|USP[0]~0                                                                                                                                                                       ; LABCELL_X41_Y19_N6        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[4]~0                                                                                                                                                                       ; LABCELL_X36_Y15_N15       ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_offset[0]~0                                                                                                                                                             ; LABCELL_X35_Y34_N30       ; 51      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[0]~0                                                                                                                                                                     ; LABCELL_X47_Y11_N18       ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|clkena_lw                                                                                                                                                                      ; LABCELL_X40_Y22_N33       ; 283     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|decodeOPC                                                                                                                                                                      ; FF_X43_Y17_N14            ; 111     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_pc[0]~2                                                                                                                                                                    ; LABCELL_X40_Y18_N54       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_pc[6]~0                                                                                                                                                                    ; LABCELL_X48_Y16_N24       ; 129     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[30]                                                                                                                                                                       ; FF_X42_Y26_N56            ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_in[0]~0                                                                                                                                                              ; LABCELL_X48_Y17_N0        ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[12]~0                                                                                                                                                           ; MLABCELL_X45_Y19_N12      ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr[0]~0                                                                                                                                                                   ; LABCELL_X44_Y17_N6        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr_delta[24]~18                                                                                                                                                           ; LABCELL_X36_Y21_N39       ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[1]~2                                                                                                                                                                   ; LABCELL_X43_Y18_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div1                                                                                                                                                               ; FF_X43_Y12_N38            ; 76      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div2                                                                                                                                                               ; FF_X43_Y21_N38            ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.mul1                                                                                                                                                               ; FF_X44_Y13_N38            ; 74      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state~148                                                                                                                                                                ; LABCELL_X48_Y16_N48       ; 110     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|nLDS~0                                                                                                                                                                         ; MLABCELL_X45_Y21_N45      ; 49      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|oddout~1                                                                                                                                                                       ; MLABCELL_X45_Y18_N45      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[10]~2                                                                                                                                                                   ; LABCELL_X41_Y16_N15       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[12]                                                                                                                                                                     ; FF_X43_Y15_N56            ; 71      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[6]~1                                                                                                                                                                    ; LABCELL_X43_Y15_N12       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|process_2~3                                                                                                                                                                    ; LABCELL_X50_Y29_N30       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile~114                                                                                                                                                                    ; LABCELL_X43_Y26_N36       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_bits[0]~0                                                                                                                                                                  ; MLABCELL_X37_Y11_N57      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[2]~1                                                                                                                                                                   ; LABCELL_X48_Y15_N54       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[11]                                                                                                                                                                     ; FF_X36_Y16_N2             ; 69      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|state[1]                                                                                                                                                                       ; FF_X37_Y15_N35            ; 31      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|tmp_TG68_PC[0]~0                                                                                                                                                               ; LABCELL_X44_Y17_N42       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_SR[0]~0                                                                                                                                                                   ; LABCELL_X47_Y21_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_vector[2]~10                                                                                                                                                              ; LABCELL_X48_Y13_N45       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|use_base~0                                                                                                                                                                     ; MLABCELL_X42_Y24_N45      ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|wbmemmask[0]~9                                                                                                                                                                 ; MLABCELL_X45_Y18_N9       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|clkena~0                                                                                                                                                                                                          ; LABCELL_X29_Y18_N39       ; 57      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|cpuIPL[2]~0                                                                                                                                                                                                       ; LABCELL_X29_Y18_N21       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|turbokick_d~0                                                                                                                                                                                                     ; MLABCELL_X13_Y19_N42      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TG68K:tg68k|z3ram_base~2                                                                                                                                                                                                      ; LABCELL_X35_Y18_N36       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_locked                                                                                     ; FRACTIONALPLL_X0_Y1_N0    ; 5       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk                                                                                     ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 1875    ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk                                                                                     ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 7658    ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk                                                                                     ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 1366    ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; amiga_clk:amiga_clk|clk7_cnt[1]                                                                                                                                                                                               ; FF_X23_Y12_N8             ; 14      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|clk7_en_reg                                                                                                                                                                                               ; FF_X23_Y12_N44            ; 947     ; Clock enable, Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; amiga_clk:amiga_clk|clk7n_en_reg                                                                                                                                                                                              ; FF_X23_Y12_N5             ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|WideNor2                                                                                                                                                                                ; LABCELL_X10_Y11_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always11~0                                                                                                                                                                              ; LABCELL_X10_Y11_N15       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always13~0                                                                                                                                                                              ; LABCELL_X14_Y11_N3        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always21~0                                                                                                                                                                              ; LABCELL_X17_Y11_N42       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always23~0                                                                                                                                                                              ; LABCELL_X17_Y11_N51       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always25~0                                                                                                                                                                              ; LABCELL_X20_Y15_N42       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|always26~0                                                                                                                                                                              ; LABCELL_X14_Y11_N27       ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[8]~0                                                                                                                                                                          ; LABCELL_X20_Y15_N30       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                                                              ; FF_X20_Y15_N41            ; 110     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[1]                                                                                                                                                                             ; FF_X21_Y15_N44            ; 5       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[2]                                                                                                                                                                             ; FF_X21_Y15_N17            ; 7       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[4]~1                                                                                                                                                                          ; LABCELL_X21_Y15_N33       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|sys_rst_en~1                                                                                                                                                                            ; LABCELL_X14_Y11_N39       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer[7]~0                                                                                                                                                                              ; LABCELL_X6_Y3_N18         ; 41      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|timer_en~1                                                                                                                                                                              ; LABCELL_X17_Y8_N51        ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst                                                                                                                                                                                       ; FF_X5_Y4_N32              ; 395     ; Async. clear, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|ctrl_rst:ctrl_rst|rst_cnt[13]~1                                                                                                                                                                             ; LABCELL_X5_Y4_N24         ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_re                                         ; LABCELL_X19_Y4_N0         ; 76      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|exception_re~0                                       ; LABCELL_X19_Y4_N21        ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|padv_decode_o~0                                      ; MLABCELL_X23_Y6_N48       ; 229     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|padv_execute_o~4                                     ; LABCELL_X24_Y8_N54        ; 89      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_eear[23]~0                                       ; LABCELL_X21_Y5_N36        ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_epcr[31]~1                                       ; LABCELL_X19_Y6_N51        ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_esr[6]~0                                         ; LABCELL_X19_Y6_N48        ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_evbar[21]~0                                      ; LABCELL_X19_Y6_N24        ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_ppc[6]~0                                         ; LABCELL_X21_Y5_N39        ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[11]~5                                         ; LABCELL_X20_Y7_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[14]~9                                         ; LABCELL_X19_Y2_N15        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_ctrl_cappuccino:mor1kx_ctrl_cappuccino|spr_sr[6]~1                                          ; LABCELL_X19_Y2_N36        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode|decode_immediate_o[15]~0                                               ; LABCELL_X26_Y6_N48        ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode|decode_immediate_o[31]~1                                               ; LABCELL_X32_Y4_N54        ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode:mor1kx_decode|imm_sext_sel~0                                                         ; LABCELL_X32_Y4_N48        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|always20~0                       ; LABCELL_X26_Y3_N21        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|decode_mispredict_target~0       ; LABCELL_X24_Y5_N24        ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_except_trap_o~0          ; LABCELL_X26_Y7_N27        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_jal_o                 ; FF_X28_Y8_N29             ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_movhi_o~0             ; LABCELL_X26_Y6_N9         ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_movhi_o~1             ; LABCELL_X26_Y6_N12        ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_decode_execute_cappuccino:mor1kx_decode_execute_cappuccino|execute_op_mtspr_o~1             ; LABCELL_X31_Y4_N54        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|always2~0                            ; LABCELL_X24_Y8_N30        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_except_trap_o~0                 ; LABCELL_X24_Y8_N12        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_op_lsu_store_o~1                ; LABCELL_X24_Y8_N21        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|ctrl_overflow_clear_o~0              ; MLABCELL_X28_Y6_N3        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|pc_ctrl_o[27]~0                      ; MLABCELL_X23_Y5_N12       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_execute_ctrl_cappuccino:mor1kx_execute_ctrl_cappuccino|wb_rf_wb_o~DUPLICATE                 ; FF_X24_Y8_N29             ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|always15~0                                         ; MLABCELL_X9_Y6_N18        ; 39      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|always9~1                                          ; LABCELL_X24_Y6_N6         ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[2]~0                                 ; LABCELL_X24_Y6_N48        ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[2]~1                                 ; MLABCELL_X23_Y7_N3        ; 26      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|decode_insn_o[2]~2                                 ; LABCELL_X24_Y6_N42        ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|fetch_rf_adr_valid_o~0                             ; LABCELL_X24_Y6_N45        ; 10      ; Clock enable, Read enable               ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_access                                        ; MLABCELL_X23_Y7_N21       ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[1]~1                                      ; MLABCELL_X9_Y6_N54        ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[2]~0                                      ; MLABCELL_X13_Y3_N36       ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|ibus_adr[2]~2                                      ; MLABCELL_X9_Y6_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|Selector8~0 ; LABCELL_X10_Y2_N18        ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|always1~5   ; MLABCELL_X13_Y4_N39       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|way_we[0]~0 ; LABCELL_X10_Y2_N24        ; 6       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[1]~44                                     ; LABCELL_X21_Y2_N27        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|pc_fetch[31]~2                                     ; LABCELL_X14_Y3_N45        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|state.READ                                         ; FF_X9_Y6_N32              ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[15]~1                                         ; LABCELL_X20_Y5_N54        ; 30      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[15]~3                                         ; LABCELL_X16_Y6_N21        ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_adr[3]~2                                          ; LABCELL_X16_Y6_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_bsel_o[1]~1                                       ; LABCELL_X16_Y6_N36        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[14]~10                                        ; LABCELL_X19_Y10_N15       ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[24]~4                                         ; LABCELL_X16_Y6_N39        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|dbus_dat[24]~9                                         ; LABCELL_X19_Y10_N12       ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_lsu_cappuccino:mor1kx_lsu_cappuccino|state.WRITE                                            ; FF_X19_Y2_N44             ; 44      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|execute_hazard_a~0                                       ; LABCELL_X26_Y6_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|wb_to_decode_result_a~0                                  ; LABCELL_X24_Y6_N27        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|wb_to_decode_result_b~0                                  ; LABCELL_X24_Y6_N24        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_wb_mux_cappuccino:mor1kx_wb_mux_cappuccino|rf_result[9]~5                                   ; LABCELL_X24_Y7_N27        ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter|ms[1]~0                                                                                                                                                           ; LABCELL_X16_Y5_N27        ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter|ms_reg[0]~1                                                                                                                                                       ; LABCELL_X16_Y5_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_decoder:m0_decoder|always0~0                                                                                                                                                         ; LABCELL_X16_Y5_N6         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; delay_count[2]                                                                                                                                                                                                                ; FF_X31_Y12_N20            ; 19      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|_cpu_reset~1                                                                                                                                                                                                  ; LABCELL_X19_Y15_N9        ; 72      ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|ack_spr~2                                                                                                                                                                                        ; LABCELL_X19_Y30_N9        ; 82      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|Selector1~5                                                                                                                                                                  ; LABCELL_X10_Y31_N24       ; 80      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~26                                                                                                                                                                    ; LABCELL_X12_Y30_N36       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~27                                                                                                                                                                    ; LABCELL_X12_Y30_N6        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~28                                                                                                                                                                    ; LABCELL_X7_Y30_N33        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~29                                                                                                                                                                    ; LABCELL_X7_Y30_N36        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~67                                                                                                                                                                    ; LABCELL_X12_Y30_N15       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~68                                                                                                                                                                    ; LABCELL_X12_Y30_N18       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~69                                                                                                                                                                    ; MLABCELL_X9_Y29_N51       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~70                                                                                                                                                                    ; MLABCELL_X9_Y29_N48       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~92                                                                                                                                                                     ; LABCELL_X2_Y32_N39        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~93                                                                                                                                                                     ; LABCELL_X2_Y32_N12        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~94                                                                                                                                                                     ; LABCELL_X2_Y32_N57        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~95                                                                                                                                                                     ; LABCELL_X2_Y31_N18        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|Equal3~1                                                                                                                                                                   ; LABCELL_X10_Y28_N48       ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|beamcon0_reg[7]~1                                                                                                                                                          ; LABCELL_X12_Y28_N39       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|eof                                                                                                                                                                        ; LABCELL_X10_Y24_N0        ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|ersy~1                                                                                                                                                                     ; LABCELL_X12_Y24_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstop_reg[1]~3                                                                                                                                                            ; MLABCELL_X9_Y26_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstrt_reg[1]~0                                                                                                                                                            ; LABCELL_X12_Y25_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hcenter_reg[8]~0                                                                                                                                                           ; MLABCELL_X9_Y27_N9        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hpos[1]~2                                                                                                                                                                  ; MLABCELL_X13_Y27_N24      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hpos[3]~0                                                                                                                                                                  ; MLABCELL_X13_Y27_N51      ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstop_reg[8]~0                                                                                                                                                            ; LABCELL_X10_Y27_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstrt_reg[8]~0                                                                                                                                                            ; LABCELL_X5_Y27_N45        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|htotal_reg[1]~1                                                                                                                                                            ; LABCELL_X7_Y27_N54        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vbstop_reg[10]~1                                                                                                                                                           ; LABCELL_X12_Y25_N18       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[10]~1                                                                                                                                                                 ; LABCELL_X17_Y24_N6        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[1]~4                                                                                                                                                                  ; LABCELL_X10_Y28_N57       ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[7]~6                                                                                                                                                                  ; LABCELL_X10_Y28_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstop_reg[10]~0                                                                                                                                                           ; MLABCELL_X9_Y26_N54       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstrt_reg[10]~0                                                                                                                                                           ; LABCELL_X2_Y27_N9         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vtotal_reg[0]~0                                                                                                                                                            ; LABCELL_X5_Y27_N54        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bpl1mod[1]~0                                                                                                                                                              ; LABCELL_X24_Y30_N54       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bpl2mod[1]~3                                                                                                                                                              ; LABCELL_X24_Y30_N12       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplcon0[0]~2                                                                                                                                                              ; MLABCELL_X13_Y29_N42      ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~83                                                                                                                                                                 ; MLABCELL_X23_Y31_N6       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~85                                                                                                                                                                 ; LABCELL_X19_Y33_N45       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~87                                                                                                                                                                 ; LABCELL_X19_Y33_N48       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~89                                                                                                                                                                 ; LABCELL_X20_Y33_N3        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~91                                                                                                                                                                 ; MLABCELL_X23_Y31_N3       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~92                                                                                                                                                                 ; MLABCELL_X18_Y36_N45      ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~93                                                                                                                                                                 ; MLABCELL_X23_Y33_N45      ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~94                                                                                                                                                                 ; MLABCELL_X23_Y33_N21      ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~210                                                                                                                                                                ; MLABCELL_X23_Y31_N51      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~212                                                                                                                                                                ; LABCELL_X24_Y31_N21       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~213                                                                                                                                                                ; LABCELL_X24_Y31_N39       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~214                                                                                                                                                                ; LABCELL_X20_Y32_N15       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~248                                                                                                                                                                ; MLABCELL_X23_Y31_N57      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~249                                                                                                                                                                ; LABCELL_X24_Y31_N48       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~250                                                                                                                                                                ; LABCELL_X24_Y31_N12       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~251                                                                                                                                                                ; MLABCELL_X23_Y31_N12      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|ddfstop[2]~2                                                                                                                                                              ; MLABCELL_X28_Y27_N36      ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|ddfstrt[2]~0                                                                                                                                                              ; MLABCELL_X28_Y27_N42      ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|dma                                                                                                                                                                       ; LABCELL_X16_Y28_N18       ; 197     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|dmaena_delayed[1]~0                                                                                                                                                       ; LABCELL_X29_Y29_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|fmode[14]~1                                                                                                                                                               ; MLABCELL_X13_Y29_N36      ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstop[0]~1                                                                                                                                                             ; LABCELL_X17_Y31_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstop[9]~3                                                                                                                                                             ; MLABCELL_X13_Y24_N54      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstrt[0]~4                                                                                                                                                             ; LABCELL_X17_Y31_N39       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstrt[8]~1                                                                                                                                                             ; MLABCELL_X13_Y24_N36      ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~68                                                                                                                             ; MLABCELL_X23_Y27_N21      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~69                                                                                                                             ; LABCELL_X24_Y27_N24       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~70                                                                                                                             ; LABCELL_X24_Y27_N42       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~71                                                                                                                             ; MLABCELL_X23_Y27_N42      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~25                                                                                                                             ; LABCELL_X16_Y30_N36       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~26                                                                                                                             ; LABCELL_X17_Y30_N36       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~27                                                                                                                             ; LABCELL_X17_Y30_N21       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~28                                                                                                                             ; LABCELL_X16_Y30_N45       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~68                                                                                                                             ; LABCELL_X20_Y28_N18       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~69                                                                                                                             ; LABCELL_X20_Y28_N57       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~70                                                                                                                             ; LABCELL_X20_Y28_N30       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~71                                                                                                                             ; LABCELL_X20_Y28_N6        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|blt_state.BLT_INIT                                                                                                                                                             ; FF_X19_Y32_N14            ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltadat[0]~1                                                                                                                                                                   ; MLABCELL_X23_Y26_N51      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltafwm[0]~1                                                                                                                                                                   ; MLABCELL_X23_Y26_N54      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltalwm[0]~1                                                                                                                                                                   ; LABCELL_X24_Y26_N33       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]~1                                                                                                                                                                   ; LABCELL_X35_Y28_N21       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[0]~0                                                                                                                                                                   ; LABCELL_X16_Y31_N45       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbhold[0]~0                                                                                                                                                                  ; LABCELL_X26_Y32_N9        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[0]~0                                                                                                                                                                   ; LABCELL_X16_Y32_N30       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcdat[0]~0                                                                                                                                                                   ; LABCELL_X26_Y28_N21       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[0]~10                                                                                                                                                                  ; LABCELL_X26_Y28_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[12]~4                                                                                                                                                                  ; MLABCELL_X28_Y28_N48      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[8]~1                                                                                                                                                                   ; LABCELL_X12_Y28_N3        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon1[12]~5                                                                                                                                                                  ; MLABCELL_X13_Y26_N15      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon1[1]~0                                                                                                                                                                   ; MLABCELL_X13_Y26_N45      ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|fcy~0                                                                                                                                                                          ; LABCELL_X31_Y28_N0        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|height[3]~0                                                                                                                                                                    ; LABCELL_X16_Y25_N0        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|height_cnt[3]~2                                                                                                                                                                ; LABCELL_X16_Y25_N6        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|last_word_del~0                                                                                                                                                                ; LABCELL_X6_Y25_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|sign_del~0                                                                                                                                                                     ; LABCELL_X31_Y27_N33       ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width[0]~0                                                                                                                                                                     ; LABCELL_X6_Y25_N42        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width_cnt[4]~0                                                                                                                                                                 ; LABCELL_X1_Y25_N57        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width_cnt_rld                                                                                                                                                                  ; LABCELL_X1_Y25_N51        ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|address_out[20]~2                                                                                                                                                               ; MLABCELL_X4_Y29_N0        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop1lch[16]~0                                                                                                                                                                   ; LABCELL_X14_Y25_N24       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop1lcl[1]~0                                                                                                                                                                    ; LABCELL_X19_Y25_N36       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop2lch[16]~0                                                                                                                                                                   ; LABCELL_X12_Y24_N45       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop2lcl[1]~1                                                                                                                                                                    ; LABCELL_X19_Y25_N15       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|ir2[0]~2                                                                                                                                                                        ; MLABCELL_X9_Y24_N42       ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|skip_flag~0                                                                                                                                                                     ; MLABCELL_X34_Y33_N51      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|address_out[16]~1                                                                                                                                                             ; LABCELL_X6_Y29_N57        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|address_out[1]~2                                                                                                                                                              ; LABCELL_X17_Y29_N24       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|dma                                                                                                                                                                           ; MLABCELL_X18_Y28_N36      ; 125     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|always0~0                                                                                                                                                                   ; MLABCELL_X4_Y31_N57       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|always9~1                                                                                                                                                                   ; MLABCELL_X4_Y31_N0        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|fmode[15]~1                                                                                                                                                                 ; LABCELL_X12_Y31_N45       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~2                                                                                                                                                                    ; MLABCELL_X4_Y30_N36       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprite[2]~0                                                                                                                                                                 ; LABCELL_X26_Y34_N39       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~2                                                                                                                                                                    ; LABCELL_X5_Y29_N12        ; 10      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~82                                                                                                                                                                   ; LABCELL_X26_Y34_N24       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~83                                                                                                                                                                   ; LABCELL_X26_Y34_N42       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~85                                                                                                                                                                   ; LABCELL_X26_Y34_N45       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~86                                                                                                                                                                   ; LABCELL_X26_Y34_N15       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~87                                                                                                                                                                   ; LABCELL_X26_Y34_N3        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~88                                                                                                                                                                   ; LABCELL_X26_Y34_N21       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~89                                                                                                                                                                   ; LABCELL_X26_Y34_N54       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~90                                                                                                                                                                   ; LABCELL_X26_Y34_N48       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~10                                                                                                                                                                   ; MLABCELL_X4_Y30_N33       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|bls_cnt[1]~2                                                                                                                                                                                     ; MLABCELL_X13_Y19_N24      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|dmacon[0]~2                                                                                                                                                                                      ; LABCELL_X19_Y25_N30       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|agnus:AGNUS1|strhor_denise                                                                                                                                                                                    ; LABCELL_X2_Y29_N36        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|always3~0                                                                                                                                                                                        ; LABCELL_X5_Y19_N54        ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|always4~0                                                                                                                                                                                        ; LABCELL_X5_Y19_N57        ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|hss                                                                                                                                                                                              ; FF_X5_Y19_N50             ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|ns_r~0                                                                                                                                                                                           ; LABCELL_X10_Y17_N36       ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|ns_r~1                                                                                                                                                                                           ; LABCELL_X7_Y20_N15        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|randval[3]~0                                                                                                                                                                                     ; LABCELL_X5_Y22_N39        ; 70      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|sd_lbuf_wr[0]                                                                                                                                                                                    ; FF_X5_Y19_N2              ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|amber:AMBER1|vss                                                                                                                                                                                              ; FF_X6_Y14_N14             ; 72      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|always0~0                                                                                                                                                                                          ; LABCELL_X25_Y14_N54       ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_int:cnt|icrmask[0]~1                                                                                                                                                                           ; LABCELL_X21_Y14_N36       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmcr[1]~0                                                                                                                                                                          ; LABCELL_X12_Y16_N9        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmlh[0]~0                                                                                                                                                                          ; LABCELL_X12_Y16_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmll[0]~0                                                                                                                                                                          ; MLABCELL_X13_Y15_N21      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmr[0]~1                                                                                                                                                                           ; LABCELL_X12_Y16_N42       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmcr[3]~1                                                                                                                                                                          ; LABCELL_X20_Y14_N3        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmlh[0]~0                                                                                                                                                                          ; LABCELL_X10_Y15_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmll[0]~0                                                                                                                                                                          ; MLABCELL_X13_Y15_N27      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmr[0]~1                                                                                                                                                                           ; MLABCELL_X9_Y15_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[15]~4                                                                                                                                                                        ; MLABCELL_X13_Y14_N42      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[23]~1                                                                                                                                                                        ; LABCELL_X16_Y14_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[7]~10                                                                                                                                                                        ; LABCELL_X16_Y14_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|always3~0                                                                                                                                                                          ; MLABCELL_X13_Y14_N51      ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[0]~2                                                                                                                                                                           ; MLABCELL_X13_Y15_N9       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[16]~0                                                                                                                                                                          ; MLABCELL_X13_Y14_N54      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[8]~1                                                                                                                                                                           ; MLABCELL_X13_Y14_N57      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod_latch[0]~0                                                                                                                                                                     ; LABCELL_X16_Y15_N18       ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|Selector1~1                                                                                                                                                                  ; MLABCELL_X28_Y14_N30      ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|keydat2[6]~0                                                                                                                                                                 ; LABCELL_X25_Y14_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|kstate.001                                                                                                                                                                   ; FF_X28_Y14_N47            ; 13      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|preceive[0]~0                                                                                                                                                                ; MLABCELL_X28_Y14_N39      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|keyrom[0]~0                                                                                                                                               ; MLABCELL_X13_Y14_N45      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|mouse_emu_right~0                                                                                                                                         ; LABCELL_X29_Y14_N24       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|osd_ctrl[7]~0                                                                                                                                             ; LABCELL_X25_Y14_N12       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|vgaswich~1                                                                                                                                                ; LABCELL_X25_Y14_N48       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|psend[0]~1                                                                                                                                                                   ; MLABCELL_X28_Y14_N36      ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ptimer[15]~0                                                                                                                                                                 ; MLABCELL_X28_Y14_N48      ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ddrporta[0]~0                                                                                                                                                                                      ; LABCELL_X17_Y14_N12       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ddrportb[0]~0                                                                                                                                                                                      ; LABCELL_X20_Y14_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|regporta[0]~1                                                                                                                                                                                      ; MLABCELL_X18_Y13_N24      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|regportb[0]~0                                                                                                                                                                                      ; LABCELL_X17_Y14_N45       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|sdr_latch[0]~0                                                                                                                                                                                     ; LABCELL_X21_Y14_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciaa:CIAA1|ser_tx_cnt[0]~1                                                                                                                                                                                    ; LABCELL_X12_Y14_N42       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_int:cnt|icrmask[0]~1                                                                                                                                                                           ; MLABCELL_X18_Y15_N27      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmcr[3]~0                                                                                                                                                                          ; LABCELL_X19_Y13_N48       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmlh[0]~0                                                                                                                                                                          ; LABCELL_X10_Y16_N30       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmll[0]~0                                                                                                                                                                          ; MLABCELL_X13_Y15_N12      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmr[0]~1                                                                                                                                                                           ; MLABCELL_X13_Y13_N9       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmcr[3]~1                                                                                                                                                                          ; LABCELL_X17_Y14_N6        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmlh[0]~0                                                                                                                                                                          ; MLABCELL_X18_Y15_N12      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmll[0]~0                                                                                                                                                                          ; LABCELL_X12_Y16_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmr[0]~1                                                                                                                                                                           ; MLABCELL_X18_Y14_N33      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[15]~4                                                                                                                                                                        ; MLABCELL_X13_Y13_N6       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[23]~1                                                                                                                                                                        ; MLABCELL_X13_Y13_N45      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[7]~10                                                                                                                                                                        ; LABCELL_X20_Y16_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|always3~0                                                                                                                                                                          ; MLABCELL_X13_Y13_N12      ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[0]~2                                                                                                                                                                           ; LABCELL_X16_Y13_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[16]~0                                                                                                                                                                          ; LABCELL_X16_Y12_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[8]~1                                                                                                                                                                           ; LABCELL_X16_Y12_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod_latch[0]~0                                                                                                                                                                     ; LABCELL_X19_Y13_N30       ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|ddrporta[0]~0                                                                                                                                                                                      ; MLABCELL_X18_Y13_N18      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|ddrportb[6]~1                                                                                                                                                                                      ; LABCELL_X24_Y13_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|regporta[6]~0                                                                                                                                                                                      ; MLABCELL_X18_Y13_N39      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|regportb[0]~0                                                                                                                                                                                      ; LABCELL_X19_Y13_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|ciab:CIAB1|sdr_latch[0]~0                                                                                                                                                                                     ; LABCELL_X19_Y17_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|comb~2                                                                                                                                                                                                        ; LABCELL_X2_Y16_N30        ; 43      ; Clock enable, Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon0[11]~0                                                                                                                                                                                  ; LABCELL_X5_Y28_N42        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon2[9]~0                                                                                                                                                                                   ; LABCELL_X14_Y26_N30       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon3[1]~0                                                                                                                                                                                   ; LABCELL_X10_Y26_N36       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|bplcon4[0]~1                                                                                                                                                                                   ; LABCELL_X14_Y26_N6        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|Equal2~2                                                                                                                                                                ; LABCELL_X17_Y33_N30       ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl1dat[0]~0                                                                                                                                                            ; MLABCELL_X18_Y35_N42      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl2dat[0]~0                                                                                                                                                            ; MLABCELL_X18_Y35_N6       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl3dat[0]~0                                                                                                                                                            ; MLABCELL_X18_Y37_N9       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl4dat[0]~0                                                                                                                                                            ; MLABCELL_X13_Y37_N36      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl5dat[0]~0                                                                                                                                                            ; LABCELL_X12_Y39_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl6dat[0]~0                                                                                                                                                            ; LABCELL_X17_Y37_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl7dat[0]~3                                                                                                                                                            ; LABCELL_X20_Y38_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl8dat[27]~0                                                                                                                                                           ; MLABCELL_X18_Y35_N21      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bplcon1[8]~0                                                                                                                                                            ; MLABCELL_X18_Y36_N30      ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bplcon1[8]~1                                                                                                                                                            ; LABCELL_X17_Y33_N9        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|shifter[63]~0                                                                                                                          ; LABCELL_X16_Y40_N21       ; 504     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|always2~0                                                                                                                              ; MLABCELL_X18_Y36_N15      ; 513     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|shift~0                                                                                                                                ; MLABCELL_X18_Y36_N54      ; 551     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf1h[0]~0                                                                                                                                                               ; LABCELL_X19_Y36_N54       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|always3~0                                                                                                                                                                ; LABCELL_X12_Y22_N18       ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|clxcon2[1]~2                                                                                                                                                             ; LABCELL_X16_Y34_N36       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|clxcon[0]~1                                                                                                                                                              ; LABCELL_X10_Y27_N54       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|wr_en                                                                                                                                                                 ; MLABCELL_X13_Y35_N3       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|always8~0                                                                                                                                     ; LABCELL_X32_Y32_N24       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|datla[0]~0                                                                                                                                    ; LABCELL_X20_Y34_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|datlb[0]~0                                                                                                                                    ; LABCELL_X17_Y32_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|hstart[0]~0                                                                                                                                   ; LABCELL_X17_Y32_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|hstart[1]~2                                                                                                                                   ; LABCELL_X21_Y26_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|shiftb[63]~0                                                                                                                                  ; LABCELL_X31_Y36_N33       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|always8~0                                                                                                                                     ; LABCELL_X32_Y32_N48       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|datla[0]~0                                                                                                                                    ; LABCELL_X16_Y33_N36       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|datlb[0]~0                                                                                                                                    ; LABCELL_X16_Y33_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|hstart[0]~0                                                                                                                                   ; LABCELL_X16_Y29_N3        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|hstart[1]~1                                                                                                                                   ; LABCELL_X21_Y26_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|shiftb[63]~0                                                                                                                                  ; LABCELL_X6_Y40_N9         ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|always8~0                                                                                                                                     ; LABCELL_X32_Y32_N27       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|datla[0]~0                                                                                                                                    ; LABCELL_X6_Y34_N33        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|datlb[0]~0                                                                                                                                    ; LABCELL_X16_Y34_N0        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|hstart[0]~0                                                                                                                                   ; MLABCELL_X4_Y25_N45       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|hstart[1]~1                                                                                                                                   ; LABCELL_X21_Y26_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|shiftb[63]~0                                                                                                                                  ; LABCELL_X10_Y38_N30       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|always8~0                                                                                                                                     ; MLABCELL_X28_Y33_N36      ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|datla[0]~0                                                                                                                                    ; MLABCELL_X18_Y32_N42      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|datlb[0]~0                                                                                                                                    ; LABCELL_X12_Y34_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|hstart[0]~0                                                                                                                                   ; MLABCELL_X23_Y25_N3       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|hstart[1]~1                                                                                                                                   ; MLABCELL_X23_Y25_N21      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|shiftb[63]~0                                                                                                                                  ; LABCELL_X12_Y36_N9        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|always8~0                                                                                                                                     ; LABCELL_X21_Y34_N33       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|datla[0]~0                                                                                                                                    ; LABCELL_X7_Y36_N3         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|datlb[0]~0                                                                                                                                    ; LABCELL_X16_Y34_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|hstart[0]~0                                                                                                                                   ; LABCELL_X17_Y32_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|hstart[1]~1                                                                                                                                   ; LABCELL_X21_Y26_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|shifta[63]~0                                                                                                                                  ; LABCELL_X32_Y37_N30       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|always8~0                                                                                                                                     ; LABCELL_X24_Y39_N33       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|datla[0]~0                                                                                                                                    ; MLABCELL_X18_Y33_N9       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|datlb[0]~0                                                                                                                                    ; LABCELL_X19_Y34_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|hstart[0]~0                                                                                                                                   ; MLABCELL_X18_Y33_N0       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|hstart[1]~1                                                                                                                                   ; MLABCELL_X23_Y29_N9       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|shiftb[39]~0                                                                                                                                  ; LABCELL_X24_Y38_N33       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|always8~0                                                                                                                                     ; LABCELL_X24_Y39_N9        ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|datla[0]~0                                                                                                                                    ; LABCELL_X16_Y34_N42       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|datlb[0]~0                                                                                                                                    ; LABCELL_X14_Y39_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|hstart[0]~0                                                                                                                                   ; MLABCELL_X4_Y25_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|hstart[1]~1                                                                                                                                   ; LABCELL_X16_Y29_N27       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|shifta[52]~0                                                                                                                                  ; LABCELL_X17_Y42_N39       ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|always8~0                                                                                                                                     ; LABCELL_X26_Y41_N33       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|datla[0]~0                                                                                                                                    ; MLABCELL_X13_Y30_N9       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|datlb[0]~0                                                                                                                                    ; LABCELL_X20_Y35_N36       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|hstart[0]~0                                                                                                                                   ; MLABCELL_X13_Y30_N0       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|hstart[1]~1                                                                                                                                   ; MLABCELL_X23_Y25_N51      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|shifta[21]~0                                                                                                                                  ; LABCELL_X31_Y41_N3        ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|hdiwstop[7]~1                                                                                                                                                                                  ; MLABCELL_X23_Y28_N15      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|denise:DENISE1|l_bpu[0]~1                                                                                                                                                                                     ; LABCELL_X5_Y28_N12        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|always3~0                                                                                                                                                                                        ; LABCELL_X25_Y15_N45       ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|cfg[0]~1                                                                                                                                                                                         ; MLABCELL_X28_Y16_N12      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|cs[0]~0                                                                                                                                                                                          ; LABCELL_X20_Y16_N30       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|fifo_reset                                                                                                                                                                                       ; LABCELL_X24_Y16_N21       ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|inptr[12]~0                                                                                                                                                                   ; LABCELL_X26_Y16_N57       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|mem~0                                                                                                                                                                         ; LABCELL_X21_Y19_N18       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|outptr[12]~0                                                                                                                                                                  ; LABCELL_X24_Y16_N6        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|gayleid_cnt[0]~1                                                                                                                                                                                 ; MLABCELL_X28_Y13_N21      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|sector_count[1]~0                                                                                                                                                                                ; LABCELL_X25_Y15_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~130                                                                                                                                                                                          ; LABCELL_X20_Y17_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~131                                                                                                                                                                                          ; MLABCELL_X23_Y20_N0       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~132                                                                                                                                                                                          ; LABCELL_X24_Y17_N9        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~133                                                                                                                                                                                          ; LABCELL_X21_Y17_N33       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~134                                                                                                                                                                                          ; LABCELL_X24_Y17_N27       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~135                                                                                                                                                                                          ; MLABCELL_X23_Y20_N39      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~136                                                                                                                                                                                          ; LABCELL_X20_Y17_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|gayle:GAYLE1|tfr~137                                                                                                                                                                                          ; LABCELL_X24_Y17_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_m68k_bridge:CPU1|_as_and_cs~0                                                                                                                                                                         ; LABCELL_X36_Y18_N51       ; 2       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_m68k_bridge:CPU1|_ta_n~2                                                                                                                                                                              ; LABCELL_X26_Y19_N36       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_m68k_bridge:CPU1|always9~0                                                                                                                                                                            ; MLABCELL_X13_Y19_N15      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]                                                                                                                                                                        ; FF_X25_Y12_N32            ; 1114    ; Async. clear, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]~2                                                                                                                                                                      ; LABCELL_X25_Y12_N21       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|adkcon[1]~1                                                                                                                                                                                      ; LABCELL_X16_Y23_N33       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|dmas[1]~0                                                                                                                                                                        ; LABCELL_X7_Y34_N30        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|always5~1                                                                                                                                               ; MLABCELL_X28_Y32_N33      ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|always6~0                                                                                                                                               ; LABCELL_X10_Y32_N18       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|auddat[0]~0                                                                                                                                             ; LABCELL_X14_Y31_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audlen[0]~0                                                                                                                                             ; LABCELL_X25_Y25_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audper[0]~0                                                                                                                                             ; LABCELL_X29_Y26_N27       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audvol[0]~0                                                                                                                                             ; LABCELL_X14_Y27_N39       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|datbuf[0]~2                                                                                                                                             ; MLABCELL_X13_Y31_N21      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|dmas~0                                                                                                                                                  ; MLABCELL_X9_Y32_N0        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|lencnt[0]~2                                                                                                                                             ; MLABCELL_X9_Y32_N27       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|percnt[0]~0                                                                                                                                             ; LABCELL_X5_Y21_N36        ; 53      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|percnt[0]~1                                                                                                                                             ; MLABCELL_X28_Y32_N15      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|always5~1                                                                                                                                               ; LABCELL_X5_Y21_N12        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|always6~0                                                                                                                                               ; LABCELL_X6_Y21_N54        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|auddat[0]~0                                                                                                                                             ; LABCELL_X14_Y29_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audlen[0]~0                                                                                                                                             ; LABCELL_X14_Y24_N39       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audper[0]~0                                                                                                                                             ; MLABCELL_X23_Y24_N33      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audvol[0]~0                                                                                                                                             ; MLABCELL_X13_Y25_N30      ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|datbuf[0]~2                                                                                                                                             ; LABCELL_X7_Y33_N0         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|dmas~0                                                                                                                                                  ; LABCELL_X5_Y21_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|lencnt[2]~2                                                                                                                                             ; LABCELL_X5_Y21_N27        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|percnt[0]~0                                                                                                                                             ; LABCELL_X6_Y21_N3         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|always5~1                                                                                                                                               ; LABCELL_X31_Y29_N33       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|always6~0                                                                                                                                               ; LABCELL_X10_Y32_N24       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|auddat[0]~0                                                                                                                                             ; LABCELL_X25_Y29_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audlen[0]~0                                                                                                                                             ; LABCELL_X26_Y27_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audper[0]~0                                                                                                                                             ; LABCELL_X21_Y25_N33       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audvol[0]~0                                                                                                                                             ; LABCELL_X14_Y27_N45       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|datbuf[0]~2                                                                                                                                             ; LABCELL_X32_Y33_N0        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|dmas~0                                                                                                                                                  ; LABCELL_X10_Y32_N0        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|lencnt[8]~2                                                                                                                                             ; MLABCELL_X23_Y24_N27      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|percnt[0]~0                                                                                                                                             ; LABCELL_X31_Y29_N12       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|always5~1                                                                                                                                               ; LABCELL_X7_Y21_N9         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|always6~0                                                                                                                                               ; LABCELL_X10_Y19_N48       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|auddat[0]~0                                                                                                                                             ; LABCELL_X12_Y25_N9        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audlen[10]~0                                                                                                                                            ; LABCELL_X16_Y23_N21       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audper[0]~0                                                                                                                                             ; LABCELL_X16_Y21_N54       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audvol[0]~1                                                                                                                                             ; LABCELL_X7_Y25_N48        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|datbuf[0]~2                                                                                                                                             ; LABCELL_X7_Y21_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|dmas~1                                                                                                                                                  ; LABCELL_X10_Y19_N24       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|lencnt[13]~2                                                                                                                                            ; LABCELL_X10_Y19_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|percnt[0]~0                                                                                                                                             ; LABCELL_X7_Y21_N0         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|WideAnd0                                                                                                                                              ; MLABCELL_X34_Y41_N42      ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|WideAnd1                                                                                                                                              ; MLABCELL_X34_Y40_N36      ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|WideNor0                                                                                                                                              ; LABCELL_X39_Y40_N21       ; 49      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_sigmadelta:dac|ldata_cur[13]~0                                                                                                                                       ; MLABCELL_X34_Y38_N48      ; 66      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal0~0                                                                                                                                                                        ; LABCELL_X20_Y20_N45       ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal16~0                                                                                                                                                                       ; MLABCELL_X23_Y23_N15      ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal1~0                                                                                                                                                                        ; LABCELL_X24_Y19_N6        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|always15~0                                                                                                                                                                      ; LABCELL_X20_Y20_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_fdd~0                                                                                                                                                                       ; LABCELL_X21_Y19_N27       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|disk_writable[0]~1                                                                                                                                                              ; LABCELL_X20_Y18_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dmaen~1                                                                                                                                                                         ; LABCELL_X16_Y21_N21       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[0]~1                                                                                                                                                                     ; LABCELL_X21_Y21_N42       ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsksync[0]~0                                                                                                                                                                    ; LABCELL_X20_Y22_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|fifo_reset                                                                                                                                                                      ; MLABCELL_X23_Y21_N15      ; 26      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|in_ptr[10]~0                                                                                                                                              ; MLABCELL_X13_Y20_N54      ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|mem~0                                                                                                                                                     ; MLABCELL_X13_Y22_N36      ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out_ptr[10]~1                                                                                                                                             ; LABCELL_X12_Y20_N54       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data_cnt[0]~1                                                                                                                                                                ; LABCELL_X21_Y20_N24       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|scs                                                                                                                                                                             ; LABCELL_X24_Y19_N15       ; 9       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag_clr                                                                                                                                                                 ; LABCELL_X20_Y18_N12       ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_flag_clr                                                                                                                                                                 ; LABCELL_X26_Y19_N48       ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|step_ena_cnt[8]                                                                                                                                                                 ; FF_X26_Y11_N26            ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|step_ena_cnt[8]~0                                                                                                                                                               ; LABCELL_X26_Y11_N42       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|wr_fifo_status[0]~1                                                                                                                                                             ; LABCELL_X26_Y19_N45       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intena[0]~1                                                                                                                                                              ; LABCELL_X20_Y22_N27       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intreq[2]~15                                                                                                                                                             ; LABCELL_X21_Y23_N9        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_data[1]~0                                                                                                                                                                      ; MLABCELL_X9_Y21_N9        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serdat[0]~0                                                                                                                                                                       ; LABCELL_X10_Y25_N45       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serper[15]                                                                                                                                                                        ; FF_X4_Y26_N5              ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serper[15]~1                                                                                                                                                                      ; MLABCELL_X4_Y26_N42       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[0]~0                                                                                                                                                                       ; LABCELL_X2_Y22_N39        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[11]~1                                                                                                                                                                      ; LABCELL_X2_Y22_N18        ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[7]~3                                                                                                                                                                       ; LABCELL_X1_Y22_N51        ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_shift[0]~1                                                                                                                                                                     ; LABCELL_X6_Y23_N27        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_state.TX_SHIFT                                                                                                                                                                 ; FF_X2_Y22_N50             ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|autofire_cnt[0]~0                                                                                                                                                                              ; LABCELL_X29_Y12_N39       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse0dat[15]~14                                                                                                                                                                              ; LABCELL_X25_Y24_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse0dat[5]~7                                                                                                                                                                                ; LABCELL_X25_Y24_N57       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse1dat[15]~13                                                                                                                                                                              ; LABCELL_X17_Y22_N24       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse1dat[1]~1                                                                                                                                                                                ; LABCELL_X24_Y22_N45       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|dmouse1dat[7]~4                                                                                                                                                                                ; LABCELL_X25_Y24_N0        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|potreg[8]~0                                                                                                                                                                                    ; LABCELL_X24_Y24_N45       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always17~2                                                                                                                                                                     ; LABCELL_X7_Y14_N48        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always22~1                                                                                                                                                                     ; LABCELL_X16_Y17_N45       ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always2~0                                                                                                                                                                      ; LABCELL_X10_Y36_N3        ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|autofire_config[0]~2                                                                                                                                                           ; LABCELL_X16_Y17_N24       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[5]~0                                                                                                                                                                   ; LABCELL_X16_Y15_N15       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cpu_config[0]~0                                                                                                                                                                ; LABCELL_X16_Y18_N18       ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cpurst~0                                                                                                                                                                       ; LABCELL_X16_Y17_N12       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|floppy_config[0]~0                                                                                                                                                             ; LABCELL_X16_Y17_N54       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|highlight[0]~1                                                                                                                                                                 ; LABCELL_X17_Y13_N57       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|key_disable~1                                                                                                                                                                  ; LABCELL_X16_Y15_N27       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[1]~1                                                                                                                                                                   ; LABCELL_X16_Y17_N36       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[23]~3                                                                                                                                                                  ; MLABCELL_X18_Y17_N51      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[8]~5                                                                                                                                                                   ; LABCELL_X17_Y17_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_dat_r[0]~1                                                                                                                                                                 ; LABCELL_X16_Y15_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|osdbuf~1                                                                                                                                                                       ; LABCELL_X16_Y15_N45       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|scanline[0]~1                                                                                                                                                                  ; LABCELL_X10_Y17_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~18                                                                                                                                                  ; MLABCELL_X23_Y16_N36      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~19                                                                                                                                                  ; LABCELL_X24_Y14_N12       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_rp[0]~0                                                                                                                                                 ; LABCELL_X24_Y14_N57       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_chipset_config[1]~0                                                                                                                                                          ; LABCELL_X16_Y17_N57       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_cpu_config[2]~1                                                                                                                                                              ; LABCELL_X16_Y17_N21       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_ide_config[0]~1                                                                                                                                                              ; LABCELL_X16_Y17_N18       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_memory_config[0]~0                                                                                                                                                           ; LABCELL_X16_Y17_N0        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|Equal1~0                                                                                                                                                   ; LABCELL_X21_Y13_N42       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|rx                                                                                                                                                         ; FF_X7_Y14_N35             ; 32      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|vpos[3]~0                                                                                                                                                                      ; LABCELL_X5_Y14_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|wr_state~8                                                                                                                                                                     ; LABCELL_X26_Y16_N45       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|_mleft~1                                                                                                                                                                   ; LABCELL_X32_Y24_N27       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mreceive[1]~0                                                                                                                                                              ; MLABCELL_X37_Y36_N33      ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|msend[0]~1                                                                                                                                                                 ; LABCELL_X39_Y36_N3        ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mstate.001                                                                                                                                                                 ; FF_X32_Y31_N2             ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|mtreset~0                                                                                                                                                                  ; LABCELL_X29_Y24_N45       ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|xcount[0]~2                                                                                                                                                                ; LABCELL_X32_Y24_N54       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|xcount[2]~4                                                                                                                                                                ; LABCELL_X26_Y24_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|ycount[0]~2                                                                                                                                                                ; LABCELL_X31_Y25_N18       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|ycount[2]~4                                                                                                                                                                ; LABCELL_X32_Y26_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; minimig:minimig|userio:USERIO1|userio_ps2mouse:pm1|zcount[0]~1                                                                                                                                                                ; LABCELL_X31_Y25_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|Selector3~0                                                                                                                                                                                           ; LABCELL_X24_Y12_N57       ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|cs_sync[1]                                                                                                                                                                                            ; FF_X17_Y8_N56             ; 60      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|s_adr[2]                                                                                                                                                                                              ; FF_X20_Y11_N2             ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; qmem_bridge:qmem_bridge|state.ST_SETUP                                                                                                                                                                                        ; FF_X24_Y12_N47            ; 67      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdctl_rst                                                                                                                                                                                                                     ; LABCELL_X6_Y5_N30         ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|Equal0~2                                                                                                                                                                                                     ; LABCELL_X6_Y10_N12        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|Equal1~0                                                                                                                                                                                                     ; LABCELL_X6_Y10_N15        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cas_sd_we                                                                                                                                                                                                    ; FF_X19_Y26_N56            ; 76      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|casaddr[18]~1                                                                                                                                                                                                ; LABCELL_X17_Y15_N36       ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chip48_1[0]~0                                                                                                                                                                                                ; LABCELL_X12_Y17_N42       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chip48_2[0]~0                                                                                                                                                                                                ; LABCELL_X12_Y17_N24       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chip48_3[0]~0                                                                                                                                                                                                ; LABCELL_X12_Y17_N27       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|chipRD[0]~0                                                                                                                                                                                                  ; LABCELL_X12_Y17_N51       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|comb~0                                                                                                                                                                                                       ; LABCELL_X14_Y17_N24       ; 70      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|cpu_dat_r[0]~1                                                                                                                                                                           ; LABCELL_X31_Y14_N48       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_adr[2]~1                                                                                                                                                                              ; LABCELL_X31_Y17_N51       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_mem_we_0                                                                                                                                                                              ; FF_X35_Y14_N43            ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_mem_we_1                                                                                                                                                                              ; FF_X35_Y14_N46            ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|st_tag_we                                                                                                                                                                                ; FF_X47_Y14_N28            ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|datawr[12]~2                                                                                                                                                                                                 ; LABCELL_X19_Y20_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|ena7RDreg                                                                                                                                                                                                    ; FF_X14_Y13_N5             ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|ena7WRreg                                                                                                                                                                                                    ; FF_X14_Y13_N2             ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[0][15]~17                                                                                                                                                                                         ; LABCELL_X12_Y11_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[0][7]~15                                                                                                                                                                                          ; LABCELL_X12_Y11_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[1][15]~9                                                                                                                                                                                          ; LABCELL_X12_Y11_N36       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[1][7]~7                                                                                                                                                                                           ; LABCELL_X12_Y11_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[2][15]~16                                                                                                                                                                                         ; LABCELL_X12_Y13_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[2][7]~12                                                                                                                                                                                          ; LABCELL_X12_Y13_N27       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[3][15]~8                                                                                                                                                                                          ; LABCELL_X12_Y11_N30       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache[3][7]~4                                                                                                                                                                                           ; LABCELL_X12_Y11_N33       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache_addr[24]~0                                                                                                                                                                                        ; LABCELL_X12_Y17_N45       ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_cache_valid~0                                                                                                                                                                                           ; LABCELL_X14_Y12_N6        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|host_write_ack~0                                                                                                                                                                                             ; LABCELL_X12_Y17_N48       ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|init_done                                                                                                                                                                                                    ; FF_X14_Y13_N44            ; 23      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|reset                                                                                                                                                                                                        ; FF_X12_Y13_N44            ; 22      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|reset_sdstate                                                                                                                                                                                                ; FF_X12_Y13_N40            ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sdram_ctrl:sdram|sdwrite                                                                                                                                                                                                      ; FF_X14_Y13_N49            ; 16      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 1875    ; Global Clock         ; GCLK2            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 7658    ; Global Clock         ; GCLK3            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll3_outclk ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 1       ; Global Clock         ; GCLK5            ; --                        ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 1366    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]                                               ; 1114    ;
; amiga_clk:amiga_clk|clk7_en_reg                                                                      ; 947     ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8|shift~0       ; 551     ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5|always2~0     ; 513     ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2|shifter[63]~0 ; 504     ;
+------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                         ; Location                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_tiq1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; db/Cyclone5_MIST_AGA.ram0_TG68KdotC_Kernel_abed7b79.hdl.mif ; M10K_X38_Y23_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_tiq1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; db/Cyclone5_MIST_AGA.ram0_TG68KdotC_Kernel_abed7b79.hdl.mif ; M10K_X38_Y20_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; ctrl_top:ctrl_top|ctrl_boot:ctrl_rom|altsyncram:Ram0_rtl_0|altsyncram_0ce1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; ROM              ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; db/Cyclone5_MIST_AGA.rom0_ctrl_boot_9b9c052.hdl.mif         ; M10K_X11_Y10_N0, M10K_X11_Y7_N0, M10K_X11_Y8_N0, M10K_X11_Y6_N0                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:tag_ram|altsyncram:mem_rtl_0|altsyncram_g6n1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 21           ; 256          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 5376  ; 256                         ; 21                          ; 256                         ; 21                          ; 5376                ; 1           ; 0     ; None                                                        ; M10K_X11_Y4_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_fetch_cappuccino:mor1kx_fetch_cappuccino|mor1kx_icache:icache_gen.mor1kx_icache|mor1kx_simple_dpram_sclk:way_memories[0].way_data_ram|altsyncram:mem_rtl_0|altsyncram_qbn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                                                        ; M10K_X22_Y7_N0, M10K_X22_Y8_N0, M10K_X11_Y9_N0, M10K_X22_Y9_N0                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfa|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                        ; M10K_X30_Y5_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ctrl_top:ctrl_top|mor1kx_wrapper:ctrl_cpu|mor1kx:mor1kx0|mor1kx_cpu:mor1kx_cpu|mor1kx_cpu_cappuccino:cappuccino.mor1kx_cpu|mor1kx_rf_cappuccino:mor1kx_rf_cappuccino|mor1kx_simple_dpram_sclk:rfb|altsyncram:mem_rtl_0|altsyncram_qvp1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                        ; M10K_X30_Y4_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprctl_rtl_0|altsyncram_bvj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 12           ; 8            ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 96    ; 8                           ; 12                          ; 8                           ; 12                          ; 96                  ; 1           ; 0     ; None                                                        ; M10K_X11_Y27_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprpos_rtl_0|altsyncram_lsj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0     ; None                                                        ; M10K_X11_Y28_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|altsyncram:sprptl_rtl_0|altsyncram_hvj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 15           ; 8            ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 120   ; 8                           ; 15                          ; 8                           ; 15                          ; 120                 ; 1           ; 0     ; None                                                        ; M10K_X22_Y35_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_i8q1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 30           ; 1024         ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 30720 ; 1024                        ; 30                          ; 1024                        ; 30                          ; 30720               ; 3           ; 0     ; None                                                        ; M10K_X3_Y19_N0, M10K_X11_Y19_N0, M10K_X3_Y18_N0                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_2cn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 27           ; 1024         ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 27648 ; 1024                        ; 27                          ; 1024                        ; 27                          ; 27648               ; 3           ; 0     ; None                                                        ; M10K_X3_Y20_N0, M10K_X11_Y18_N0, M10K_X3_Y17_N0                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0|altsyncram_o6n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                                        ; M10K_X22_Y22_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|altsyncram:Ram0_rtl_0|altsyncram_4mf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; ROM              ; Single Clock ; 512          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 512                         ; 16                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; db/Cyclone5_MIST_AGA.rom0_ps2keyboardmap_8d0ca61e.hdl.mif   ; M10K_X30_Y14_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0     ; None                                                        ; M10K_X11_Y26_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_h612:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0     ; None                                                        ; M10K_X11_Y25_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_m9q1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0     ; None                                                        ; M10K_X22_Y20_N0, M10K_X30_Y18_N0, M10K_X30_Y17_N0, M10K_X22_Y18_N0, M10K_X30_Y19_N0, M10K_X22_Y16_N0, M10K_X22_Y19_N0, M10K_X22_Y17_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_a9q1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4           ; 0     ; None                                                        ; M10K_X22_Y24_N0, M10K_X22_Y25_N0, M10K_X22_Y21_N0, M10K_X22_Y23_N0                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0|altsyncram_g9n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0     ; None                                                        ; M10K_X11_Y14_N0, M10K_X11_Y15_N0                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|altsyncram:fifo_mem_rtl_0|altsyncram_9vj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 4                           ; 16                          ; 4                           ; 16                          ; 64                  ; 1           ; 0     ; None                                                        ; M10K_X22_Y14_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_128x32:tag_ram|altsyncram:altsyncram_component|altsyncram_sav1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 31                          ; 128                         ; 31                          ; 3968                ; 1           ; 0     ; None                                                        ; M10K_X46_Y14_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_0|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                                                        ; M10K_X30_Y15_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; sdram_ctrl:sdram|cpu_cache:cpu_cache|tpram_be_512x16:mem_ram_1|altsyncram:altsyncram_component|altsyncram_ac12:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                                                        ; M10K_X30_Y16_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 2           ;
; Two Independent 18x18           ; 8           ;
; Total number of DSP blocks      ; 10          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 10          ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                  ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s0_arbiter|Mult0~8                                   ; Independent 9x9       ; DSP_X15_Y7_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ctrl_top:ctrl_top|qmem_bus:ctrl_bus|qmem_arbiter:s1_arbiter|Mult0~8                                   ; Independent 9x9       ; DSP_X15_Y5_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|Mult0~mac ; Two Independent 18x18 ; DSP_X33_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|Mult1~mac ; Two Independent 18x18 ; DSP_X33_Y27_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|Mult0~mac ; Two Independent 18x18 ; DSP_X15_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|Mult1~mac ; Two Independent 18x18 ; DSP_X15_Y31_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1|Mult0~mac   ; Two Independent 18x18 ; DSP_X15_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2|Mult0~mac   ; Two Independent 18x18 ; DSP_X33_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0|Mult0~mac   ; Two Independent 18x18 ; DSP_X8_Y31_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3|Mult0~mac   ; Two Independent 18x18 ; DSP_X8_Y27_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 35,466 / 140,056 ( 25 % ) ;
; C12 interconnects            ; 925 / 6,048 ( 15 % )      ;
; C2 interconnects             ; 14,968 / 54,648 ( 27 % )  ;
; C4 interconnects             ; 7,615 / 25,920 ( 29 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 2,371 / 140,056 ( 2 % )   ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Local interconnects          ; 8,503 / 36,960 ( 23 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 1,326 / 5,984 ( 22 % )    ;
; R14/C12 interconnect drivers ; 2,015 / 9,504 ( 21 % )    ;
; R3 interconnects             ; 18,072 / 60,192 ( 30 % )  ;
; R6 interconnects             ; 26,852 / 127,072 ( 21 % ) ;
; Spine clocks                 ; 12 / 120 ( 10 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                               ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 76        ; 0            ; 76        ; 0            ; 0            ; 76        ; 76        ; 0            ; 76        ; 76        ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 76           ; 0         ; 76           ; 76           ; 0         ; 0         ; 76           ; 0         ; 0         ; 76           ; 76           ; 76           ; 70           ; 76           ; 76           ; 76           ; 76           ; 70           ; 76           ; 72           ; 76           ; 76           ; 76           ; 76           ; 76           ; 76           ; 76           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; SD_CS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_MOSI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JOY_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JOY_LOAD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_MDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_MCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_MISO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JOY_DATA           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; Off                         ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; On                          ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                            ; Destination Clock(s)                                                                                                                                                                      ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 343.5             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                                                                                                           ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 316.8             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                          ; 144.5             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                             ; 126.3             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                 ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 124.0             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 115.0             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 107.0             ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 91.9              ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                                                                                                           ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                          ; 66.7              ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                              ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 35.2              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 29.6              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 24.1              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                  ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 22.8              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                          ; 21.3              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 20.1              ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk:amiga_clk|clk7_cnt[1],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                              ; 19.5              ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0],amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                              ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                                                                                                                          ; 17.9              ;
; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                               ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk ; 15.4              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                 ; Destination Register                                                                                                                                     ; Delay Added in ns ;
+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[3]                                                                                                         ; 4.128             ;
; amiga_clk:amiga_clk|clk7_cnt[1]                                                 ; amiga_clk:amiga_clk|clk7n_en_reg                                                                                                                         ; 3.873             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[11]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.810             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[8]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.803             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[10]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.787             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_fdd                           ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.758             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[6]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.734             ;
; minimig:minimig|gayle:GAYLE1|tfr~57                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[9]                                                                                                     ; 2.695             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[5]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.650             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|drives[0]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[12]                                                                                            ; 2.648             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|drives[1]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[13]                                                                                            ; 2.643             ;
; minimig:minimig|gayle:GAYLE1|tfr~41                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[9]                                                                                                     ; 2.637             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[3]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[0]                                                                                                       ; 2.634             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[1]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[0]                                                                                                       ; 2.634             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[2]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[0]                                                                                                       ; 2.634             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[2]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.628             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[3]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.623             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[4]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.618             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|cmd          ; minimig:minimig|userio:USERIO1|userio_osd:osd1|dat_cnt[0]                                                                                                ; 2.586             ;
; minimig:minimig|ciab:CIAB1|regportb[3]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.548             ;
; minimig:minimig|ciab:CIAB1|ddrportb[6]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.548             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[9]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.546             ;
; minimig:minimig|ciab:CIAB1|ddrportb[4]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.514             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[7]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.512             ;
; minimig:minimig|ciab:CIAB1|regportb[6]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.507             ;
; minimig:minimig|ciab:CIAB1|ddrportb[5]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.487             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|rx           ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|new_byte                                                                              ; 2.463             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[14]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[9]                                                                                             ; 2.460             ;
; minimig:minimig|gayle:GAYLE1|tfr~56                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[0]                                                                                             ; 2.426             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[3]                               ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[0]                                                                                             ; 2.417             ;
; minimig:minimig|gayle:GAYLE1|tfr~62                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[14]                                                                                                    ; 2.396             ;
; minimig:minimig|gayle:GAYLE1|tfr~58                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[2]                                                                                             ; 2.391             ;
; minimig:minimig|gayle:GAYLE1|tfr~59                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[11]                                                                                                    ; 2.372             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[2]                       ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[1]                                                                            ; 2.357             ;
; minimig:minimig|gayle:GAYLE1|tfr~63                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[7]                                                                                             ; 2.352             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[0]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.346             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[1]                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.339             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[0]                       ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[1]                                                                            ; 2.316             ;
; minimig:minimig|gayle:GAYLE1|tfr~60                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[4]                                                                                             ; 2.295             ;
; minimig:minimig|ciab:CIAB1|ddrportb[3]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.292             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[1]                       ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[1]                                                                            ; 2.290             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[5]                       ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[1]                                                                            ; 2.285             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[12]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.226             ;
; minimig:minimig|ciab:CIAB1|regportb[4]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.223             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_dat_w[7]                              ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[0]                                                                                ; 2.202             ;
; minimig:minimig|gayle:GAYLE1|tfr~49                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[9]                                                                                                     ; 2.170             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[13]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.165             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[5]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[7]                                                                                                       ; 2.164             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[4]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[7]                                                                                                       ; 2.164             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[3]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[7]                                                                                                       ; 2.164             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[2]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[7]                                                                                                       ; 2.164             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[1]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[7]                                                                                                       ; 2.164             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_act                                   ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[7]                                                                                                       ; 2.164             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_div[0]                                ; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_block[7]                                                                                                       ; 2.164             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_hdd_wr                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[0]                                                                                             ; 2.158             ;
; minimig:minimig|gayle:GAYLE1|tfr~24                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[0]                                                                                             ; 2.157             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_hdd_rd                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[0]                                                                                             ; 2.150             ;
; minimig:minimig|gayle:GAYLE1|tfr~33                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[9]                                                                                                     ; 2.137             ;
; minimig:minimig|gayle:GAYLE1|tfr~30                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[14]                                                                                                    ; 2.130             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[0]                     ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.116             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[1]                     ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.116             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dmaen                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.116             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsksync[15]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.116             ;
; minimig:minimig|ciab:CIAB1|regportb[5]                                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                                                                                            ; 2.116             ;
; minimig:minimig|gayle:GAYLE1|tfr~26                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[2]                                                                                             ; 2.106             ;
; minimig:minimig|gayle:GAYLE1|tfr~31                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[7]                                                                                             ; 2.101             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[3]                       ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[1]                                                                            ; 2.094             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsksync[2]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[2]                                                                                             ; 2.091             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[4]                       ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[1]                                                                            ; 2.080             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dskstate.DISKDMA_ACTIVE           ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 2.071             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_flag                           ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                ; 2.070             ;
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]                          ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                ; 2.070             ;
; minimig:minimig|gayle:GAYLE1|tfr~9                                              ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[9]                                                                                                     ; 2.048             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[2]                        ; minimig:minimig|gayle:GAYLE1|pio_out                                                                                                                     ; 2.036             ;
; ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cs_n[1]                               ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[0]                                                                                             ; 2.034             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[3]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[13]                                                                                            ; 2.031             ;
; minimig:minimig|minimig_m68k_bridge:CPU1|halt                                   ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[0]                                                                                             ; 2.028             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_flag                           ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_flag                                                                                                ; 2.023             ;
; minimig:minimig|gayle:GAYLE1|tfr~25                                             ; minimig:minimig|minimig_m68k_bridge:CPU1|ldata_in[9]                                                                                                     ; 2.013             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[11]                       ; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_m9q1:auto_generated|ram_block1a11~porta_datain_reg0                      ; 2.012             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[4]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[0]                                                                                             ; 2.008             ;
; minimig:minimig|gayle:GAYLE1|tfr~28                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[4]                                                                                             ; 2.006             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt_del[0]                 ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_cnt[0]                                                                                                  ; 2.003             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|inptr[11]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|inptr[10]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|inptr[9]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|inptr[8]                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|inptr[12]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|outptr[11]                      ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|outptr[10]                      ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|outptr[9]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|outptr[8]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|gayle_fifo:SECBUF1|outptr[12]                      ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|pio_in                                             ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|pio_out                                            ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|gayle:GAYLE1|busy                                               ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsksync[10]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                                                                                            ; 1.991             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[5]       ; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|altsyncram:fifo_mem_rtl_0|altsyncram_9vj1:auto_generated|ram_block1a5~porta_datain_reg0 ; 1.974             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsksync[11]                       ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[11]                                                                                            ; 1.973             ;
; minimig:minimig|ciaa:CIAA1|ciaa_ps2keyboard:kbd1|ps2keyboardmap:km1|osd_ctrl[6] ; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[6]                                                                            ; 1.950             ;
+---------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CEFA2F23I7 for design "Cyclone5_MIST_AGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 1825 fanout uses global clock CLKCTRL_G2
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 7767 fanout uses global clock CLKCTRL_G3
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll3_outclk~CLKENA0 with 1 fanout uses global clock CLKCTRL_G5
    Info (11162): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll1:auto_generated|wire_generic_pll4_outclk~CLKENA0 with 1393 fanout uses global clock CLKCTRL_G0
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332104): Reading SDC File: 'Constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -divide_by 7 -multiply_by 64 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 16 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -phase 213.78 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk}
Warning (332174): Ignored filter at Constraints.sdc(54): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[2] could not be matched with a pin File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 54
Warning (332049): Ignored create_generated_clock at Constraints.sdc(54): Argument -source is an empty collection File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 54
    Info (332050): create_generated_clock -name sd1clk_pin -source [get_pins {amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 54
Warning (332174): Ignored filter at Constraints.sdc(55): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[0] could not be matched with a pin File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 55
Warning (332049): Ignored create_generated_clock at Constraints.sdc(55): Argument -source is an empty collection File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 55
    Info (332050): create_generated_clock -name sysclock   -source [get_pins {amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[0]}] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 55
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at Constraints.sdc(73): sd1clk_pin could not be matched with a clock File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 73
Warning (332049): Ignored set_input_delay at Constraints.sdc(73): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 73
    Info (332050): set_input_delay -clock sd1clk_pin -max 5.8 [get_ports SDRAM_DQ[*]] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 73
Warning (332049): Ignored set_input_delay at Constraints.sdc(74): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 74
    Info (332050): set_input_delay -clock sd1clk_pin -min 3.2 [get_ports SDRAM_DQ[*]] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 74
Warning (332174): Ignored filter at Constraints.sdc(76): sysclock could not be matched with a clock File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 76
Warning (332049): Ignored set_input_delay at Constraints.sdc(76): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 76
    Info (332050): set_input_delay -clock sysclock -min 0.5 [get_ports SD_MISO] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 76
Warning (332049): Ignored set_input_delay at Constraints.sdc(77): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 77
    Info (332050): set_input_delay -clock sysclock -max 1.0 [get_ports SD_MISO] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 77
Warning (332049): Ignored set_output_delay at Constraints.sdc(83): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 83
    Info (332050): set_output_delay -clock sysclock -max 1.5 [get_ports SDRAM_*] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 83
Warning (332049): Ignored set_output_delay at Constraints.sdc(84): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 84
    Info (332050): set_output_delay -clock sysclock -min -0.8 [get_ports SDRAM_*] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 84
Warning (332049): Ignored set_output_delay at Constraints.sdc(85): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 85
    Info (332050): set_output_delay -clock sd1clk_pin -max 0.5 [get_ports SDRAM_CLK] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 85
Warning (332049): Ignored set_output_delay at Constraints.sdc(86): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 86
    Info (332050): set_output_delay -clock sd1clk_pin -min 0.5 [get_ports SDRAM_CLK] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 86
Warning (332049): Ignored set_output_delay at Constraints.sdc(88): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 88
    Info (332050): set_output_delay -clock sysclock -min 0.5 [get_ports VGA_*] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 88
Warning (332049): Ignored set_output_delay at Constraints.sdc(89): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 89
    Info (332050): set_output_delay -clock sysclock -max 1.0 [get_ports VGA_*] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 89
Warning (332049): Ignored set_output_delay at Constraints.sdc(91): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 91
    Info (332050): set_output_delay -clock sysclock -min 0.5 [get_ports SD_*] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 91
Warning (332049): Ignored set_output_delay at Constraints.sdc(92): Argument -clock is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 92
    Info (332050): set_output_delay -clock sysclock -max 1.0 [get_ports SD_*] File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 92
Warning (332174): Ignored filter at Constraints.sdc(105): btn_n_i[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 105
Warning (332049): Ignored set_false_path at Constraints.sdc(105): Argument <from> is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 105
    Info (332050): set_false_path -from {btn_n_i[*]} File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 105
Warning (332174): Ignored filter at Constraints.sdc(107): stm_tx_i could not be matched with a clock or keeper or register or port or pin or cell or partition File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 107
Warning (332049): Ignored set_false_path at Constraints.sdc(107): Argument <from> is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 107
    Info (332050): set_false_path -from {stm_tx_i} File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 107
Warning (332049): Ignored set_false_path at Constraints.sdc(109): Argument <to> is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 109
    Info (332050): set_false_path -to {btn_n_i[*]} File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 109
Warning (332174): Ignored filter at Constraints.sdc(111): stm_rx_o could not be matched with a clock or keeper or register or port or pin or cell or partition File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 111
Warning (332049): Ignored set_false_path at Constraints.sdc(111): Argument <to> is not an object ID File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 111
    Info (332050): set_false_path -to {stm_rx_o} File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 111
Warning (332174): Ignored filter at Constraints.sdc(119): amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[1] could not be matched with a clock File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
Warning (332049): Ignored set_multicycle_path at Constraints.sdc(119): Argument <from> is an empty collection File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
    Info (332050): set_multicycle_path -from [get_clocks {sd1clk_pin}] -to [get_clocks {amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1|clk[1]}] -setup -end 2 File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
Warning (332049): Ignored set_multicycle_path at Constraints.sdc(119): Argument <to> is an empty collection File: F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/Constraints.sdc Line: 119
Warning (332060): Node: delay_count[2] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register joy1[2] is being clocked by delay_count[2]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 amiga_clk:amiga_clk|clk7_cnt[1]
    Info (332111):    2.187 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    8.750 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   35.000 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    8.750 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll3~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   19.687 amiga_clk|amiga_clk_i|altpll_component|auto_generated|generic_pll4~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000       clk_50
    Info (332111):   20.000 ctrl_top:ctrl_top|ctrl_regs:ctrl_regs|spi_cnt[0]
    Info (332111):   20.000       SD_CLK
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:30
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:04:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:35
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 1.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 22% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 43% of the available device resources in the region that extends from location X11_Y23 to location X21_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:01:45
Info (11888): Total time spent on timing analysis during the Fitter is 147.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/out/Cyclone5_MIST_AGA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 2168 megabytes
    Info: Processing ended: Thu Dec 12 11:23:26 2019
    Info: Elapsed time: 00:13:54
    Info: Total CPU time (on all processors): 00:20:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/UnAmiga/UnAmigaFinal_src_v2090429 - cyclone5/fpga/Cyclone5/out/Cyclone5_MIST_AGA.fit.smsg.


