Timing Analyzer report for top
Wed Nov 02 16:55:19 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.1%      ;
;     Processors 3-6         ;   4.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; clk                                            ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clk }                                            ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; m0|altpll_component|auto_generated|pll1|inclk[0] ; { m0|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                  ;
+-----------+-----------------+------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                     ; Note ;
+-----------+-----------------+------------------------------------------------+------+
; 54.51 MHz ; 54.51 MHz       ; m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 94.87 MHz ; 94.87 MHz       ; clk                                            ;      ;
+-----------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 2.041 ; 0.000         ;
; clk                                            ; 9.459 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.328 ; 0.000         ;
; clk                                            ; 0.452 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.781  ; 0.000         ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; 19.721 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                      ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 2.041 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 15.271     ;
; 2.187 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 15.125     ;
; 2.187 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 15.133     ;
; 2.216 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 15.096     ;
; 2.217 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 15.095     ;
; 2.230 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 15.082     ;
; 2.333 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 14.987     ;
; 2.363 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 14.957     ;
; 2.384 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.919     ;
; 2.406 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.897     ;
; 2.455 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.857     ;
; 2.530 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.773     ;
; 2.552 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.751     ;
; 2.560 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.743     ;
; 2.561 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.746     ;
; 2.567 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.740     ;
; 2.576 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.736     ;
; 2.582 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.721     ;
; 2.590 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.722     ;
; 2.595 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.712     ;
; 2.625 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.682     ;
; 2.655 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.657     ;
; 2.666 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.650     ; 14.635     ;
; 2.669 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.643     ;
; 2.673 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.634     ;
; 2.703 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.623     ;
; 2.738 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.588     ;
; 2.813 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.649     ; 14.489     ;
; 2.824 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.488     ;
; 2.831 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.495     ;
; 2.848 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.455     ;
; 2.849 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.477     ;
; 2.855 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.476     ;
; 2.879 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.447     ;
; 2.884 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.442     ;
; 2.905 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.637     ; 14.409     ;
; 2.917 ; game_ctrl:m4|tube4_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.624     ; 14.410     ;
; 2.918 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.385     ;
; 2.925 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.406     ;
; 2.942 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.389     ;
; 2.943 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[10]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.643     ; 14.365     ;
; 2.959 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.649     ; 14.343     ;
; 2.959 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.650     ; 14.342     ;
; 2.965 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.637     ; 14.349     ;
; 2.965 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.650     ; 14.336     ;
; 2.970 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 14.350     ;
; 2.975 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.637     ; 14.339     ;
; 2.989 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.649     ; 14.313     ;
; 2.991 ; game_ctrl:m4|tube4_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 14.329     ;
; 2.993 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.650     ; 14.308     ;
; 2.996 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.330     ;
; 2.997 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.310     ;
; 3.002 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.324     ;
; 3.012 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.319     ;
; 3.023 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.650     ; 14.278     ;
; 3.030 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.296     ;
; 3.035 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.637     ; 14.279     ;
; 3.036 ; game_ctrl:m4|tube2_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.649     ; 14.266     ;
; 3.038 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.265     ;
; 3.045 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.286     ;
; 3.060 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.266     ;
; 3.063 ; game_ctrl:m4|tube4_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.624     ; 14.264     ;
; 3.064 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.656     ; 14.231     ;
; 3.067 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.240     ;
; 3.071 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.650     ; 14.230     ;
; 3.079 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.647     ; 14.225     ;
; 3.092 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.220     ;
; 3.093 ; game_ctrl:m4|tube4_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.624     ; 14.234     ;
; 3.095 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.637     ; 14.219     ;
; 3.101 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 14.219     ;
; 3.108 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.625     ; 14.218     ;
; 3.110 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.653     ; 14.188     ;
; 3.120 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.183     ;
; 3.121 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.647     ; 14.183     ;
; 3.127 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.204     ;
; 3.127 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.647     ; 14.177     ;
; 3.132 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.199     ;
; 3.137 ; game_ctrl:m4|tube4_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 14.183     ;
; 3.147 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.647     ; 14.157     ;
; 3.155 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.637     ; 14.159     ;
; 3.155 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.157     ;
; 3.156 ; game_ctrl:m4|tube3_x[5] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.147     ;
; 3.158 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[6]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.642     ; 14.151     ;
; 3.167 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.136     ;
; 3.167 ; game_ctrl:m4|tube4_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.631     ; 14.153     ;
; 3.177 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.637     ; 14.137     ;
; 3.179 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.639     ; 14.133     ;
; 3.182 ; game_ctrl:m4|tube2_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.649     ; 14.120     ;
; 3.187 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.120     ;
; 3.187 ; game_ctrl:m4|tube3_x[5] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.654     ; 14.110     ;
; 3.189 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.114     ;
; 3.196 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.643     ; 14.112     ;
; 3.198 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[1]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.644     ; 14.109     ;
; 3.198 ; game_ctrl:m4|tube3_x[5] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.105     ;
; 3.202 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.643     ; 14.106     ;
; 3.204 ; game_ctrl:m4|tube3_x[5] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.099     ;
; 3.212 ; game_ctrl:m4|tube2_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.649     ; 14.090     ;
; 3.214 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.620     ; 14.117     ;
; 3.224 ; game_ctrl:m4|tube3_x[5] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.648     ; 14.079     ;
; 3.230 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.643     ; 14.078     ;
+-------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.459  ; game_ctrl:m4|tube1_h[2]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.103     ; 10.439     ;
; 9.521  ; game_ctrl:m4|tube1_h[2]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.103     ; 10.377     ;
; 9.928  ; game_ctrl:m4|tube1_h[4]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.092     ; 9.981      ;
; 9.981  ; game_ctrl:m4|bird_loc_y[2]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.073     ; 9.947      ;
; 9.990  ; game_ctrl:m4|tube1_h[4]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.092     ; 9.919      ;
; 10.043 ; game_ctrl:m4|bird_loc_y[2]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.073     ; 9.885      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.227 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.694      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.298 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.623      ;
; 10.325 ; game_ctrl:m4|bird_loc_y[4]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.073     ; 9.603      ;
; 10.387 ; game_ctrl:m4|bird_loc_y[4]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.073     ; 9.541      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.422 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.499      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.611 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.310      ;
; 10.688 ; game_ctrl:m4|bird_loc_y[0]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.074     ; 9.239      ;
; 10.750 ; game_ctrl:m4|bird_loc_y[0]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.074     ; 9.177      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.757 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.164      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
; 10.789 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.132      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                            ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.328 ; display:m2|rom_state_addr[1]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.065      ;
; 0.334 ; display:m2|rom_state_addr[3]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.071      ;
; 0.358 ; display:m2|rom_state_addr[0]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.095      ;
; 0.453 ; rgb_timing:m1|v_active        ; rgb_timing:m1|v_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rgb_timing:m1|rgb_hs          ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rgb_timing:m1|rgb_vs          ; rgb_timing:m1|rgb_vs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rgb_timing:m1|rgb_y[0]        ; rgb_timing:m1|rgb_y[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; rgb_timing:m1|h_active        ; rgb_timing:m1|h_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; display:m2|hs_in_r            ; display:m2|hs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.613 ; display:m2|rom_state_addr[7]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.348      ;
; 0.646 ; display:m2|rom_state_addr[4]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.381      ;
; 0.649 ; rgb_timing:m1|v_active        ; display:m2|de_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.942      ;
; 0.663 ; display:m2|rom_state_addr[5]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.398      ;
; 0.665 ; display:m2|rom_state_addr[6]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.400      ;
; 0.668 ; display:m2|rom_state_addr[11] ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.403      ;
; 0.672 ; display:m2|rom_state_addr[9]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.407      ;
; 0.686 ; display:m2|rom_bird_addr[1]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.419      ;
; 0.698 ; display:m2|vs_in_r            ; display:m2|vs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.991      ;
; 0.711 ; display:m2|rom_bird_addr[1]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.462      ;
; 0.725 ; rgb_timing:m1|rgb_vs          ; display:m2|vs_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.018      ;
; 0.732 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.467      ;
; 0.732 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.467      ;
; 0.735 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.470      ;
; 0.747 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; display:m2|rom_state_addr[8]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.484      ;
; 0.752 ; display:m2|rom_state_addr[1]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.507      ;
; 0.752 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|rgb_y[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.045      ;
; 0.762 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|v_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; display:m2|rom_bird_addr[3]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.492      ; 1.509      ;
; 0.763 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|h_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.499      ;
; 0.764 ; rgb_timing:m1|v_cnt[7]        ; rgb_timing:m1|v_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|v_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|h_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|v_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|v_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|v_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|v_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; rgb_timing:m1|h_cnt[3]        ; rgb_timing:m1|h_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; display:m2|rom_state_addr[9]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.522      ;
; 0.771 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|h_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|h_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|h_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.067      ;
; 0.776 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|h_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.069      ;
; 0.777 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.512      ;
; 0.777 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.512      ;
; 0.779 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.514      ;
; 0.779 ; rgb_timing:m1|h_cnt[2]        ; rgb_timing:m1|h_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.072      ;
; 0.783 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.518      ;
; 0.784 ; display:m2|rom_bird_addr[0]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.535      ;
; 0.788 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.523      ;
; 0.790 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.525      ;
; 0.791 ; display:m2|rom_bird_addr[0]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.524      ;
; 0.793 ; display:m2|rom_bird_addr[4]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.521      ;
; 0.793 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.086      ;
; 0.795 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.522      ;
; 0.795 ; display:m2|rom_state_addr[7]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.548      ;
; 0.797 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.523      ;
; 0.799 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.534      ;
; 0.799 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|rgb_x[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.091      ;
; 0.800 ; display:m2|rom_bird_addr[7]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.537      ;
; 0.801 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.094      ;
; 0.802 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.095      ;
; 0.802 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.095      ;
; 0.802 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.095      ;
; 0.805 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.536      ;
; 0.807 ; display:m2|rom_state_addr[6]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.560      ;
; 0.808 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.539      ;
; 0.810 ; display:m2|rom_state_addr[0]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.565      ;
; 0.810 ; display:m2|rom_state_addr[5]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 1.563      ;
; 0.813 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.540      ;
; 0.816 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.551      ;
; 0.817 ; display:m2|rom_state_addr[3]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 1.572      ;
; 0.817 ; display:m2|rom_bird_addr[2]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.492      ; 1.563      ;
; 0.824 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.550      ;
; 0.831 ; display:m2|rom_bird_addr[7]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.562      ;
; 0.831 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.490      ; 1.575      ;
; 0.832 ; display:m2|rom_tube_addr[3]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.567      ;
; 0.838 ; display:m2|rom_bird_addr[3]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.566      ;
; 0.845 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.578      ;
; 0.846 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.573      ;
; 0.848 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.495      ; 1.597      ;
; 0.855 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.589      ;
; 0.856 ; display:m2|rom_bird_addr[4]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.492      ; 1.602      ;
; 0.869 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.597      ;
; 0.869 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.597      ;
; 0.871 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.598      ;
; 0.873 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.599      ;
; 0.876 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.495      ; 1.625      ;
; 0.884 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.491      ; 1.629      ;
; 0.890 ; display:m2|x_in_r[5]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.490      ; 1.634      ;
; 0.895 ; display:m2|x_in_r[4]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.495      ; 1.644      ;
; 0.897 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.631      ;
; 0.903 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.636      ;
; 0.909 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.491      ; 1.654      ;
; 0.915 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.642      ;
; 0.917 ; display:m2|x_in_r[4]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.650      ;
; 0.925 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.218      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; game_ctrl:m4|cnt[3]                   ; game_ctrl:m4|cnt[3]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; game_ctrl:m4|cnt[2]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; game_ctrl:m4|cnt[1]                   ; game_ctrl:m4|cnt[1]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_inst|rx_bits[3]       ; uart_rx:uart_rx_inst|rx_bits[3]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; game_ctrl:m4|state[1]                 ; game_ctrl:m4|state[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; game_ctrl:m4|state[0]                 ; game_ctrl:m4|state[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_data_valid    ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[0]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; game_ctrl:m4|bird_loc_y[0]            ; game_ctrl:m4|bird_loc_y[0]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_data[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_data[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.517 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.522 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.816      ;
; 0.524 ; game_ctrl:m4|tube4_x[11]              ; game_ctrl:m4|tube4_x[11]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.817      ;
; 0.525 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.819      ;
; 0.534 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.828      ;
; 0.534 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[1]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.828      ;
; 0.548 ; game_ctrl:m4|tube2_h[2]               ; game_ctrl:m4|tube1_h[2]               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.842      ;
; 0.555 ; game_ctrl:m4|tube2_x[6]               ; game_ctrl:m4|tube1_x[6]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.569 ; game_ctrl:m4|state[1]                 ; game_ctrl:m4|state[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.862      ;
; 0.674 ; game_ctrl:m4|tube4_x[3]               ; game_ctrl:m4|tube3_x[3]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.967      ;
; 0.680 ; game_ctrl:m4|tube2_x[11]              ; game_ctrl:m4|tube1_x[11]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.698 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_data[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.698 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_data[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_data[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_data[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.739 ; game_ctrl:m4|tube2_x[3]               ; game_ctrl:m4|tube1_x[3]               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.755 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.762 ; game_ctrl:m4|tube4_x[4]               ; game_ctrl:m4|tube4_x[4]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; game_ctrl:m4|tube2_x[9]               ; game_ctrl:m4|tube1_x[9]               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; game_ctrl:m4|tube4_x[1]               ; game_ctrl:m4|tube4_x[1]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube4_x[5]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; game_ctrl:m4|tube4_x[6]               ; game_ctrl:m4|tube4_x[6]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; game_ctrl:m4|tube4_x[7]               ; game_ctrl:m4|tube4_x[7]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.772 ; game_ctrl:m4|bird_loc_y[6]            ; game_ctrl:m4|bird_loc_y[6]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; game_ctrl:m4|tube4_x[3]               ; game_ctrl:m4|tube4_x[3]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.779 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.072      ;
; 0.782 ; game_ctrl:m4|bird_loc_y[7]            ; game_ctrl:m4|bird_loc_y[7]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.075      ;
; 0.783 ; game_ctrl:m4|tube4_x[9]               ; game_ctrl:m4|tube4_x[9]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.785 ; game_ctrl:m4|tube4_x[2]               ; game_ctrl:m4|tube4_x[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.787 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.788 ; game_ctrl:m4|tube4_x[8]               ; game_ctrl:m4|tube4_x[8]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.794 ; game_ctrl:m4|bird_loc_y[10]           ; game_ctrl:m4|bird_loc_y[10]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.087      ;
; 0.795 ; game_ctrl:m4|bird_loc_y[8]            ; game_ctrl:m4|bird_loc_y[8]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
; 0.795 ; game_ctrl:m4|bird_loc_y[9]            ; game_ctrl:m4|bird_loc_y[9]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
; 0.796 ; game_ctrl:m4|bird_loc_y[11]           ; game_ctrl:m4|bird_loc_y[11]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.797 ; game_ctrl:m4|cnt[1]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.091      ;
; 0.802 ; game_ctrl:m4|tube4_x[10]              ; game_ctrl:m4|tube4_x[10]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.804 ; game_ctrl:m4|bird_loc_y[3]            ; game_ctrl:m4|bird_loc_y[3]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.097      ;
; 0.814 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.108      ;
; 0.820 ; game_ctrl:m4|bird_loc_y[2]            ; game_ctrl:m4|bird_loc_y[2]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.113      ;
; 0.838 ; game_ctrl:m4|cnt[2]                   ; game_ctrl:m4|cnt[3]                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.132      ;
; 0.864 ; game_ctrl:m4|state[0]                 ; game_ctrl:m4|state[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.157      ;
; 0.887 ; game_ctrl:m4|tube3_x[2]               ; game_ctrl:m4|tube2_x[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.180      ;
; 0.912 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.205      ;
; 0.918 ; game_ctrl:m4|tube0_x[11]              ; game_ctrl:m4|tube0_x[11]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.210      ;
; 0.929 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.222      ;
; 0.993 ; game_ctrl:m4|bird_loc_y[4]            ; game_ctrl:m4|bird_loc_y[4]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.286      ;
; 0.996 ; game_ctrl:m4|bird_loc_y[5]            ; game_ctrl:m4|bird_loc_y[5]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.289      ;
; 1.011 ; game_ctrl:m4|tube4_x[0]               ; game_ctrl:m4|tube4_x[0]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.040 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube3_x[5]               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.334      ;
; 1.057 ; game_ctrl:m4|tube4_h[7]               ; game_ctrl:m4|tube3_h[7]               ; clk          ; clk         ; 0.000        ; 0.096      ; 1.365      ;
; 1.082 ; game_ctrl:m4|tube3_x[1]               ; game_ctrl:m4|tube2_x[1]               ; clk          ; clk         ; 0.000        ; 0.076      ; 1.370      ;
; 1.086 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_DATA     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.379      ;
; 1.091 ; game_ctrl:m4|tube4_h[6]               ; game_ctrl:m4|tube3_h[6]               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.378      ;
; 1.104 ; game_ctrl:m4|tube2_x[7]               ; game_ctrl:m4|tube1_x[7]               ; clk          ; clk         ; 0.000        ; 0.098      ; 1.414      ;
; 1.116 ; game_ctrl:m4|tube4_x[1]               ; game_ctrl:m4|tube4_x[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube4_x[6]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                   ;
+-----------+-----------------+------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                     ; Note ;
+-----------+-----------------+------------------------------------------------+------+
; 57.74 MHz ; 57.74 MHz       ; m0|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 98.63 MHz ; 98.63 MHz       ; clk                                            ;      ;
+-----------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 3.461 ; 0.000         ;
; clk                                            ; 9.861 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.313 ; 0.000         ;
; clk                                            ; 0.401 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.771  ; 0.000         ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; 19.718 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                      ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.461 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.292     ; 14.199     ;
; 3.482 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 14.173     ;
; 3.587 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.292     ; 14.073     ;
; 3.593 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.300     ; 14.059     ;
; 3.608 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 14.047     ;
; 3.617 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.300     ; 14.035     ;
; 3.626 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.292     ; 14.034     ;
; 3.647 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.300     ; 14.005     ;
; 3.647 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 14.008     ;
; 3.651 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.300     ; 14.001     ;
; 3.679 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.976     ;
; 3.712 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.307     ; 13.933     ;
; 3.734 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.303     ; 13.915     ;
; 3.741 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.300     ; 13.911     ;
; 3.796 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.859     ;
; 3.797 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.303     ; 13.852     ;
; 3.860 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.303     ; 13.789     ;
; 3.871 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.784     ;
; 3.899 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.303     ; 13.750     ;
; 3.923 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.303     ; 13.726     ;
; 3.935 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[10]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.718     ;
; 3.955 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.700     ;
; 3.959 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.709     ;
; 3.962 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.303     ; 13.687     ;
; 3.985 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.308     ; 13.659     ;
; 4.003 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.643     ;
; 4.009 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.308     ; 13.635     ;
; 4.028 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.640     ;
; 4.039 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.308     ; 13.605     ;
; 4.043 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.308     ; 13.601     ;
; 4.053 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.602     ;
; 4.064 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.593     ;
; 4.072 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.583     ;
; 4.085 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.583     ;
; 4.104 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.315     ; 13.533     ;
; 4.124 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.544     ;
; 4.126 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.279     ; 13.547     ;
; 4.129 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[1]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.300     ; 13.523     ;
; 4.133 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.302     ; 13.517     ;
; 4.133 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.524     ;
; 4.133 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.308     ; 13.511     ;
; 4.146 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.500     ;
; 4.150 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[6]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.503     ;
; 4.154 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.514     ;
; 4.167 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.292     ; 13.493     ;
; 4.168 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.478     ;
; 4.170 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.485     ;
; 4.171 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 13.499     ;
; 4.183 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.279     ; 13.490     ;
; 4.188 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.467     ;
; 4.193 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.475     ;
; 4.195 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 13.475     ;
; 4.205 ; game_ctrl:m4|tube4_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 13.464     ;
; 4.207 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.450     ;
; 4.219 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.427     ;
; 4.225 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 13.445     ;
; 4.229 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 13.441     ;
; 4.229 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.428     ;
; 4.251 ; game_ctrl:m4|tube2_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.395     ;
; 4.267 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.388     ;
; 4.269 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.279     ; 13.404     ;
; 4.276 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.302     ; 13.374     ;
; 4.276 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.381     ;
; 4.280 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.388     ;
; 4.290 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.289     ; 13.373     ;
; 4.291 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.279     ; 13.382     ;
; 4.298 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.302     ; 13.352     ;
; 4.298 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.359     ;
; 4.311 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.335     ;
; 4.319 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 13.351     ;
; 4.319 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.349     ;
; 4.321 ; game_ctrl:m4|tube4_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.292     ; 13.339     ;
; 4.326 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.279     ; 13.347     ;
; 4.327 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[10]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.307     ; 13.318     ;
; 4.331 ; game_ctrl:m4|tube4_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 13.338     ;
; 4.334 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[4]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.319     ;
; 4.345 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.301     ;
; 4.348 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.279     ; 13.325     ;
; 4.370 ; game_ctrl:m4|tube4_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.283     ; 13.299     ;
; 4.372 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.285     ;
; 4.375 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.293     ;
; 4.377 ; game_ctrl:m4|tube2_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.269     ;
; 4.384 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.262     ;
; 4.414 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.284     ; 13.254     ;
; 4.415 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.238     ;
; 4.416 ; game_ctrl:m4|tube2_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.306     ; 13.230     ;
; 4.434 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.279     ; 13.239     ;
; 4.437 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[8]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.216     ;
; 4.439 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.214     ;
; 4.440 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.303     ; 13.209     ;
; 4.441 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.302     ; 13.209     ;
; 4.441 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.216     ;
; 4.447 ; game_ctrl:m4|tube4_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.292     ; 13.213     ;
; 4.451 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.204     ;
; 4.459 ; game_ctrl:m4|tube1_x[4] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.282     ; 13.211     ;
; 4.466 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[0]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.187     ;
; 4.469 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.184     ;
; 4.473 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.299     ; 13.180     ;
; 4.482 ; game_ctrl:m4|tube1_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.295     ; 13.175     ;
; 4.482 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.297     ; 13.173     ;
+-------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.861  ; game_ctrl:m4|tube1_h[2]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.095     ; 10.046     ;
; 9.918  ; game_ctrl:m4|tube1_h[2]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.095     ; 9.989      ;
; 10.331 ; game_ctrl:m4|tube1_h[4]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.084     ; 9.587      ;
; 10.388 ; game_ctrl:m4|tube1_h[4]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.084     ; 9.530      ;
; 10.503 ; game_ctrl:m4|bird_loc_y[2]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.066     ; 9.433      ;
; 10.560 ; game_ctrl:m4|bird_loc_y[2]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.066     ; 9.376      ;
; 10.693 ; game_ctrl:m4|bird_loc_y[4]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.066     ; 9.243      ;
; 10.750 ; game_ctrl:m4|bird_loc_y[4]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.066     ; 9.186      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.851 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.079      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.859 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 9.071      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 10.971 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.959      ;
; 11.153 ; game_ctrl:m4|bird_loc_y[0]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.067     ; 8.782      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.190 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.740      ;
; 11.210 ; game_ctrl:m4|bird_loc_y[0]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.067     ; 8.725      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.375 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.555      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
; 11.406 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 8.524      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.313 ; display:m2|rom_state_addr[1]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 0.968      ;
; 0.320 ; display:m2|rom_state_addr[3]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 0.975      ;
; 0.340 ; display:m2|rom_state_addr[0]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 0.995      ;
; 0.401 ; rgb_timing:m1|h_active        ; rgb_timing:m1|h_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rgb_timing:m1|v_active        ; rgb_timing:m1|v_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rgb_timing:m1|rgb_hs          ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rgb_timing:m1|rgb_vs          ; rgb_timing:m1|rgb_vs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; rgb_timing:m1|rgb_y[0]        ; rgb_timing:m1|rgb_y[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; display:m2|hs_in_r            ; display:m2|hs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.568 ; display:m2|rom_state_addr[7]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.224      ;
; 0.600 ; display:m2|rom_state_addr[4]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.256      ;
; 0.606 ; rgb_timing:m1|v_active        ; display:m2|de_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.874      ;
; 0.614 ; display:m2|rom_state_addr[5]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.270      ;
; 0.616 ; display:m2|rom_state_addr[6]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.272      ;
; 0.618 ; display:m2|rom_state_addr[9]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.274      ;
; 0.620 ; display:m2|rom_state_addr[11] ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.276      ;
; 0.634 ; display:m2|rom_bird_addr[1]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.289      ;
; 0.645 ; display:m2|vs_in_r            ; display:m2|vs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.913      ;
; 0.660 ; display:m2|rom_bird_addr[1]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.328      ;
; 0.668 ; rgb_timing:m1|rgb_vs          ; display:m2|vs_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.936      ;
; 0.671 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.326      ;
; 0.672 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.328      ;
; 0.674 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|rgb_y[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.941      ;
; 0.676 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.331      ;
; 0.688 ; display:m2|rom_state_addr[8]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.344      ;
; 0.695 ; display:m2|rom_state_addr[1]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.442      ; 1.367      ;
; 0.700 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.356      ;
; 0.706 ; display:m2|rom_state_addr[9]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.379      ;
; 0.706 ; display:m2|rom_bird_addr[3]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.372      ;
; 0.707 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|v_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|v_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|h_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|v_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; rgb_timing:m1|v_cnt[7]        ; rgb_timing:m1|v_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|h_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; rgb_timing:m1|h_cnt[3]        ; rgb_timing:m1|h_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.712 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.367      ;
; 0.712 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|v_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.369      ;
; 0.713 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.369      ;
; 0.713 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|v_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|v_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|h_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|h_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.984      ;
; 0.718 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|h_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.718 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.720 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.376      ;
; 0.720 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|h_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.988      ;
; 0.723 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.379      ;
; 0.724 ; rgb_timing:m1|h_cnt[2]        ; rgb_timing:m1|h_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.992      ;
; 0.727 ; display:m2|rom_bird_addr[0]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.395      ;
; 0.730 ; display:m2|rom_bird_addr[0]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.385      ;
; 0.730 ; display:m2|rom_bird_addr[4]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.383      ;
; 0.731 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.386      ;
; 0.732 ; display:m2|rom_state_addr[7]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.405      ;
; 0.734 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.386      ;
; 0.735 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.391      ;
; 0.737 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.388      ;
; 0.740 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.393      ;
; 0.740 ; display:m2|rom_bird_addr[7]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.397      ;
; 0.741 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.008      ;
; 0.743 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|rgb_x[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.011      ;
; 0.744 ; display:m2|rom_state_addr[6]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.417      ;
; 0.745 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.398      ;
; 0.745 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.397      ;
; 0.746 ; display:m2|rom_state_addr[5]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.443      ; 1.419      ;
; 0.748 ; display:m2|rom_state_addr[0]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.442      ; 1.420      ;
; 0.749 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.405      ;
; 0.750 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.017      ;
; 0.750 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.017      ;
; 0.750 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.017      ;
; 0.751 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.018      ;
; 0.752 ; display:m2|rom_bird_addr[2]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.418      ;
; 0.755 ; display:m2|rom_state_addr[3]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.442      ; 1.427      ;
; 0.760 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.411      ;
; 0.766 ; display:m2|rom_tube_addr[3]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.422      ;
; 0.767 ; display:m2|rom_bird_addr[7]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.421      ;
; 0.769 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.434      ;
; 0.769 ; display:m2|rom_bird_addr[3]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.422      ;
; 0.778 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.430      ;
; 0.779 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.432      ;
; 0.785 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.452      ;
; 0.788 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.441      ;
; 0.789 ; display:m2|rom_bird_addr[4]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.455      ;
; 0.800 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 1.449      ;
; 0.802 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.453      ;
; 0.802 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 1.451      ;
; 0.809 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.476      ;
; 0.810 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 1.459      ;
; 0.815 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.481      ;
; 0.819 ; display:m2|x_in_r[5]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.484      ;
; 0.828 ; display:m2|x_in_r[4]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.495      ;
; 0.829 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.482      ;
; 0.835 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.488      ;
; 0.837 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.503      ;
; 0.843 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 1.492      ;
; 0.846 ; display:m2|x_in_r[4]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.499      ;
; 0.861 ; display:m2|x_in_r[4]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.527      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; game_ctrl:m4|cnt[3]                   ; game_ctrl:m4|cnt[3]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; game_ctrl:m4|cnt[2]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; game_ctrl:m4|cnt[1]                   ; game_ctrl:m4|cnt[1]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[3]       ; uart_rx:uart_rx_inst|rx_bits[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; game_ctrl:m4|state[1]                 ; game_ctrl:m4|state[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; game_ctrl:m4|state[0]                 ; game_ctrl:m4|state[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_data_valid    ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[0]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; game_ctrl:m4|bird_loc_y[0]            ; game_ctrl:m4|bird_loc_y[0]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.466 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.733      ;
; 0.471 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_data[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_data[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.482 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.750      ;
; 0.484 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.485 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.753      ;
; 0.486 ; game_ctrl:m4|tube4_x[11]              ; game_ctrl:m4|tube4_x[11]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.501 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[1]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.769      ;
; 0.502 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.770      ;
; 0.513 ; game_ctrl:m4|tube2_h[2]               ; game_ctrl:m4|tube1_h[2]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.781      ;
; 0.520 ; game_ctrl:m4|tube2_x[6]               ; game_ctrl:m4|tube1_x[6]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.787      ;
; 0.528 ; game_ctrl:m4|state[1]                 ; game_ctrl:m4|state[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.795      ;
; 0.622 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.628 ; game_ctrl:m4|tube4_x[3]               ; game_ctrl:m4|tube3_x[3]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.895      ;
; 0.633 ; game_ctrl:m4|tube2_x[11]              ; game_ctrl:m4|tube1_x[11]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.900      ;
; 0.646 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_data[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_data[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_data[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_data[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.659 ; game_ctrl:m4|tube2_x[3]               ; game_ctrl:m4|tube1_x[3]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.927      ;
; 0.675 ; game_ctrl:m4|tube2_x[9]               ; game_ctrl:m4|tube1_x[9]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.943      ;
; 0.702 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.969      ;
; 0.706 ; game_ctrl:m4|tube4_x[4]               ; game_ctrl:m4|tube4_x[4]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube4_x[5]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; game_ctrl:m4|tube4_x[6]               ; game_ctrl:m4|tube4_x[6]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; game_ctrl:m4|tube4_x[1]               ; game_ctrl:m4|tube4_x[1]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; game_ctrl:m4|tube4_x[7]               ; game_ctrl:m4|tube4_x[7]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; game_ctrl:m4|bird_loc_y[6]            ; game_ctrl:m4|bird_loc_y[6]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.720 ; game_ctrl:m4|tube4_x[3]               ; game_ctrl:m4|tube4_x[3]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.727 ; game_ctrl:m4|tube4_x[9]               ; game_ctrl:m4|tube4_x[9]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.728 ; game_ctrl:m4|bird_loc_y[7]            ; game_ctrl:m4|bird_loc_y[7]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; game_ctrl:m4|tube4_x[2]               ; game_ctrl:m4|tube4_x[2]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.995      ;
; 0.730 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.997      ;
; 0.732 ; game_ctrl:m4|tube4_x[8]               ; game_ctrl:m4|tube4_x[8]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.999      ;
; 0.734 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.737 ; game_ctrl:m4|bird_loc_y[10]           ; game_ctrl:m4|bird_loc_y[10]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.004      ;
; 0.738 ; game_ctrl:m4|bird_loc_y[9]            ; game_ctrl:m4|bird_loc_y[9]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.739 ; game_ctrl:m4|bird_loc_y[8]            ; game_ctrl:m4|bird_loc_y[8]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.006      ;
; 0.739 ; game_ctrl:m4|bird_loc_y[11]           ; game_ctrl:m4|bird_loc_y[11]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.006      ;
; 0.744 ; game_ctrl:m4|bird_loc_y[3]            ; game_ctrl:m4|bird_loc_y[3]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.011      ;
; 0.746 ; game_ctrl:m4|tube4_x[10]              ; game_ctrl:m4|tube4_x[10]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.751 ; game_ctrl:m4|cnt[1]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.019      ;
; 0.766 ; game_ctrl:m4|bird_loc_y[2]            ; game_ctrl:m4|bird_loc_y[2]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.033      ;
; 0.773 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.041      ;
; 0.780 ; game_ctrl:m4|cnt[2]                   ; game_ctrl:m4|cnt[3]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.048      ;
; 0.807 ; game_ctrl:m4|state[0]                 ; game_ctrl:m4|state[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.074      ;
; 0.813 ; game_ctrl:m4|tube3_x[2]               ; game_ctrl:m4|tube2_x[2]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.081      ;
; 0.820 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.087      ;
; 0.838 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.105      ;
; 0.839 ; game_ctrl:m4|tube0_x[11]              ; game_ctrl:m4|tube0_x[11]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.106      ;
; 0.901 ; game_ctrl:m4|bird_loc_y[4]            ; game_ctrl:m4|bird_loc_y[4]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.168      ;
; 0.905 ; game_ctrl:m4|bird_loc_y[5]            ; game_ctrl:m4|bird_loc_y[5]            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.172      ;
; 0.907 ; game_ctrl:m4|tube4_x[0]               ; game_ctrl:m4|tube4_x[0]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.174      ;
; 0.920 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube3_x[5]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.188      ;
; 0.944 ; game_ctrl:m4|tube4_h[7]               ; game_ctrl:m4|tube3_h[7]               ; clk          ; clk         ; 0.000        ; 0.086      ; 1.225      ;
; 0.967 ; game_ctrl:m4|tube3_x[1]               ; game_ctrl:m4|tube2_x[1]               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.232      ;
; 0.975 ; game_ctrl:m4|tube4_h[6]               ; game_ctrl:m4|tube3_h[6]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.235      ;
; 0.990 ; game_ctrl:m4|tube2_x[7]               ; game_ctrl:m4|tube1_x[7]               ; clk          ; clk         ; 0.000        ; 0.085      ; 1.270      ;
; 1.021 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_DATA     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.027 ; game_ctrl:m4|tube4_x[4]               ; game_ctrl:m4|tube4_x[5]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; game_ctrl:m4|tube2_x[10]              ; game_ctrl:m4|tube1_x[10]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 11.956 ; 0.000         ;
; clk                                            ; 15.345 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.098 ; 0.000         ;
; clk                                            ; 0.186 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.434  ; 0.000         ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; 19.732 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                             ;
+--------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                      ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 11.956 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.659      ;
; 11.975 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.640      ;
; 11.975 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.640      ;
; 11.979 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.636      ;
; 12.018 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.597      ;
; 12.022 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.593      ;
; 12.024 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.591      ;
; 12.044 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.572      ;
; 12.062 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.554      ;
; 12.068 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.548      ;
; 12.068 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.548      ;
; 12.110 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.327     ; 6.500      ;
; 12.125 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.491      ;
; 12.133 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.483      ;
; 12.144 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.472      ;
; 12.148 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.467      ;
; 12.153 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.470      ;
; 12.157 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.466      ;
; 12.183 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.328     ; 6.426      ;
; 12.193 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.422      ;
; 12.193 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.423      ;
; 12.197 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.418      ;
; 12.201 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.328     ; 6.408      ;
; 12.207 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[10]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.319     ; 6.411      ;
; 12.207 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.328     ; 6.402      ;
; 12.207 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.328     ; 6.402      ;
; 12.211 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.405      ;
; 12.215 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.401      ;
; 12.220 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.396      ;
; 12.221 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.394      ;
; 12.224 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.392      ;
; 12.227 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.331     ; 6.379      ;
; 12.231 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.331     ; 6.375      ;
; 12.249 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.334     ; 6.354      ;
; 12.272 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[9]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.328     ; 6.337      ;
; 12.274 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.316     ; 6.347      ;
; 12.278 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.330      ;
; 12.278 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.316     ; 6.343      ;
; 12.282 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.326      ;
; 12.294 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.322      ;
; 12.298 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.318      ;
; 12.303 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.313      ;
; 12.305 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[1]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.311      ;
; 12.306 ; game_ctrl:m4|tube3_h[2] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.309      ;
; 12.307 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.309      ;
; 12.320 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.288      ;
; 12.323 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.331     ; 6.283      ;
; 12.327 ; game_ctrl:m4|tube1_h[2] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.331     ; 6.279      ;
; 12.339 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.269      ;
; 12.340 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[6]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 6.279      ;
; 12.345 ; game_ctrl:m4|tube3_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.270      ;
; 12.346 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[10]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.326     ; 6.265      ;
; 12.347 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.261      ;
; 12.357 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.316     ; 6.264      ;
; 12.361 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.247      ;
; 12.361 ; game_ctrl:m4|tube2_x[4] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.316     ; 6.260      ;
; 12.361 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.262      ;
; 12.365 ; game_ctrl:m4|tube1_h[7] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.243      ;
; 12.366 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.242      ;
; 12.372 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.330     ; 6.235      ;
; 12.373 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.250      ;
; 12.388 ; game_ctrl:m4|tube2_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.220      ;
; 12.390 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.226      ;
; 12.391 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.330     ; 6.216      ;
; 12.392 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.231      ;
; 12.397 ; game_ctrl:m4|tube1_h[6] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.219      ;
; 12.399 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.224      ;
; 12.401 ; game_ctrl:m4|tube1_h[6] ; display:m2|rom_tube_addr[9]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.215      ;
; 12.413 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[4]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 6.206      ;
; 12.415 ; game_ctrl:m4|tube2_h[5] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.329     ; 6.193      ;
; 12.429 ; game_ctrl:m4|tube3_h[6] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.194      ;
; 12.438 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 6.186      ;
; 12.440 ; game_ctrl:m4|tube2_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.330     ; 6.167      ;
; 12.441 ; game_ctrl:m4|tube4_h[4] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.314     ; 6.182      ;
; 12.444 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[1]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.328     ; 6.165      ;
; 12.447 ; game_ctrl:m4|tube4_h[5] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.169      ;
; 12.456 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 6.168      ;
; 12.462 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 6.162      ;
; 12.462 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.313     ; 6.162      ;
; 12.469 ; game_ctrl:m4|tube3_h[4] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.146      ;
; 12.475 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[8]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.319     ; 6.143      ;
; 12.477 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.138      ;
; 12.479 ; game_ctrl:m4|tube4_h[5] ; display:m2|data_out[6]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.325     ; 6.133      ;
; 12.480 ; game_ctrl:m4|tube1_h[6] ; display:m2|rom_tube_addr[8]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.136      ;
; 12.484 ; game_ctrl:m4|tube1_h[6] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.132      ;
; 12.486 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.320     ; 6.131      ;
; 12.488 ; game_ctrl:m4|tube4_h[4] ; display:m2|data_out[0]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.318     ; 6.131      ;
; 12.489 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[5]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.326     ; 6.122      ;
; 12.504 ; game_ctrl:m4|tube1_x[0] ; display:m2|data_out[2]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.319     ; 6.114      ;
; 12.504 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.320     ; 6.113      ;
; 12.506 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.110      ;
; 12.507 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[7]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.326     ; 6.104      ;
; 12.510 ; game_ctrl:m4|tube1_h[5] ; display:m2|rom_tube_addr[5]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.106      ;
; 12.510 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.320     ; 6.107      ;
; 12.510 ; game_ctrl:m4|tube3_x[0] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.320     ; 6.107      ;
; 12.513 ; game_ctrl:m4|tube2_x[5] ; display:m2|rom_tube_addr[10] ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.316     ; 6.108      ;
; 12.513 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[3]       ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.326     ; 6.098      ;
; 12.513 ; game_ctrl:m4|tube3_x[3] ; display:m2|data_out[11]      ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.326     ; 6.098      ;
; 12.515 ; game_ctrl:m4|tube1_h[4] ; display:m2|rom_tube_addr[6]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.321     ; 6.101      ;
; 12.515 ; game_ctrl:m4|tube3_h[7] ; display:m2|rom_tube_addr[7]  ; clk          ; m0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.322     ; 6.100      ;
+--------+-------------------------+------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.345 ; game_ctrl:m4|tube1_h[2]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.053     ; 4.589      ;
; 15.354 ; game_ctrl:m4|tube1_h[2]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.053     ; 4.580      ;
; 15.554 ; game_ctrl:m4|tube1_h[4]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.043     ; 4.390      ;
; 15.563 ; game_ctrl:m4|tube1_h[4]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.043     ; 4.381      ;
; 15.708 ; game_ctrl:m4|bird_loc_y[2]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.035     ; 4.244      ;
; 15.717 ; game_ctrl:m4|bird_loc_y[2]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.035     ; 4.235      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.778 ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.173      ;
; 15.779 ; game_ctrl:m4|bird_loc_y[4]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.035     ; 4.173      ;
; 15.788 ; game_ctrl:m4|bird_loc_y[4]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.035     ; 4.164      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.801 ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.150      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.832 ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 4.119      ;
; 15.858 ; game_ctrl:m4|bird_loc_y[0]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.036     ; 4.093      ;
; 15.867 ; game_ctrl:m4|bird_loc_y[0]         ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.036     ; 4.084      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.968 ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.983      ;
; 15.998 ; game_ctrl:m4|tube1_h[6]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.043     ; 3.946      ;
; 16.007 ; game_ctrl:m4|tube1_h[6]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.043     ; 3.937      ;
; 16.027 ; game_ctrl:m4|tube1_h[5]            ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.043     ; 3.917      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[4]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[5]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[6]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[7]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[8]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.027 ; uart_rx:uart_rx_inst|cycle_cnt[13] ; uart_rx:uart_rx_inst|cycle_cnt[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.924      ;
; 16.030 ; game_ctrl:m4|bird_loc_y[1]         ; game_ctrl:m4|state[1]              ; clk          ; clk         ; 20.000       ; -0.036     ; 3.921      ;
; 16.036 ; game_ctrl:m4|tube1_h[5]            ; game_ctrl:m4|state[0]              ; clk          ; clk         ; 20.000       ; -0.043     ; 3.908      ;
; 16.036 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.915      ;
; 16.036 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[0]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.915      ;
; 16.036 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[1]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.915      ;
; 16.036 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[2]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.915      ;
; 16.036 ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; uart_rx:uart_rx_inst|cycle_cnt[3]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.915      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'm0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.098 ; display:m2|rom_state_addr[1]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.428      ;
; 0.099 ; display:m2|rom_state_addr[3]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.429      ;
; 0.111 ; display:m2|rom_state_addr[0]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.441      ;
; 0.186 ; rgb_timing:m1|h_active        ; rgb_timing:m1|h_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rgb_timing:m1|rgb_hs          ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; rgb_timing:m1|v_active        ; rgb_timing:m1|v_active                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rgb_timing:m1|rgb_vs          ; rgb_timing:m1|rgb_vs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rgb_timing:m1|rgb_y[0]        ; rgb_timing:m1|rgb_y[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; display:m2|hs_in_r            ; display:m2|hs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.232 ; display:m2|rom_state_addr[7]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.563      ;
; 0.247 ; display:m2|rom_state_addr[4]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.578      ;
; 0.252 ; display:m2|rom_state_addr[5]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.583      ;
; 0.252 ; display:m2|rom_state_addr[11] ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.583      ;
; 0.253 ; display:m2|rom_state_addr[6]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.584      ;
; 0.257 ; display:m2|rom_state_addr[9]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.588      ;
; 0.258 ; rgb_timing:m1|v_active        ; display:m2|de_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.378      ;
; 0.260 ; display:m2|rom_bird_addr[1]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.589      ;
; 0.262 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.594      ;
; 0.265 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.595      ;
; 0.266 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.596      ;
; 0.267 ; display:m2|vs_in_r            ; display:m2|vs_out                                                                                    ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.275 ; display:m2|rom_bird_addr[1]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.611      ;
; 0.276 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.608      ;
; 0.279 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.611      ;
; 0.279 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a8~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.611      ;
; 0.279 ; rgb_timing:m1|rgb_vs          ; display:m2|vs_in_r                                                                                   ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.399      ;
; 0.283 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.613      ;
; 0.286 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|rgb_y[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.406      ;
; 0.287 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.619      ;
; 0.288 ; display:m2|rom_state_addr[8]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a0~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.619      ;
; 0.289 ; display:m2|rom_tube_addr[6]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.621      ;
; 0.294 ; display:m2|rom_tube_addr[8]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.626      ;
; 0.297 ; rgb_timing:m1|v_cnt[9]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.301 ; display:m2|rom_tube_addr[10]  ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.633      ;
; 0.304 ; display:m2|rom_state_addr[1]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 0.641      ;
; 0.304 ; display:m2|rom_bird_addr[3]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.638      ;
; 0.304 ; rgb_timing:m1|h_cnt[7]        ; rgb_timing:m1|h_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; display:m2|rom_tube_addr[7]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a4~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.635      ;
; 0.305 ; rgb_timing:m1|v_cnt[11]       ; rgb_timing:m1|v_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rgb_timing:m1|v_cnt[1]        ; rgb_timing:m1|v_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; display:m2|rom_state_addr[9]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.644      ;
; 0.306 ; rgb_timing:m1|v_cnt[7]        ; rgb_timing:m1|v_cnt[7]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rgb_timing:m1|v_cnt[6]        ; rgb_timing:m1|v_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rgb_timing:m1|h_cnt[4]        ; rgb_timing:m1|h_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; rgb_timing:m1|v_cnt[8]        ; rgb_timing:m1|v_cnt[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rgb_timing:m1|v_cnt[4]        ; rgb_timing:m1|v_cnt[4]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rgb_timing:m1|h_cnt[3]        ; rgb_timing:m1|h_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; rgb_timing:m1|v_cnt[10]       ; rgb_timing:m1|v_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.635      ;
; 0.309 ; rgb_timing:m1|h_cnt[11]       ; rgb_timing:m1|h_cnt[11]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|h_cnt[6]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; display:m2|rom_bird_addr[4]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.637      ;
; 0.310 ; rgb_timing:m1|h_cnt[6]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|h_cnt[1]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; display:m2|rom_bird_addr[0]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.641      ;
; 0.312 ; rgb_timing:m1|h_cnt[10]       ; rgb_timing:m1|h_cnt[10]                                                                              ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.639      ;
; 0.314 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.640      ;
; 0.314 ; display:m2|rom_bird_addr[0]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.650      ;
; 0.314 ; rgb_timing:m1|h_cnt[2]        ; rgb_timing:m1|h_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; display:m2|rom_state_addr[7]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.653      ;
; 0.316 ; display:m2|rom_back_addr[12]  ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.642      ;
; 0.318 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.643      ;
; 0.318 ; display:m2|rom_bird_addr[7]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.648      ;
; 0.320 ; display:m2|rom_tube_addr[3]   ; display:m2|altsyncram:rom_tube_rtl_0|altsyncram_rk61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.652      ;
; 0.321 ; display:m2|rom_bird_addr[2]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.655      ;
; 0.323 ; display:m2|rom_state_addr[5]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.661      ;
; 0.323 ; display:m2|rom_state_addr[6]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.661      ;
; 0.325 ; display:m2|rom_state_addr[0]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 0.662      ;
; 0.325 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[5]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.445      ;
; 0.326 ; display:m2|rom_bird_addr[3]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.653      ;
; 0.326 ; rgb_timing:m1|h_cnt[8]        ; rgb_timing:m1|rgb_x[8]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.447      ;
; 0.328 ; display:m2|rom_state_addr[3]  ; display:m2|altsyncram:rom_state_rtl_0|altsyncram_pk61:auto_generated|ram_block1a8~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 0.665      ;
; 0.329 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.654      ;
; 0.330 ; display:m2|rom_bird_addr[7]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a0~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.661      ;
; 0.330 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.657      ;
; 0.330 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[3]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.450      ;
; 0.330 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[0]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; display:m2|rom_back_addr[6]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.657      ;
; 0.331 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.665      ;
; 0.331 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[2]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; rgb_timing:m1|v_cnt[5]        ; rgb_timing:m1|v_cnt[9]                                                                               ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.452      ;
; 0.334 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.231      ; 0.669      ;
; 0.340 ; display:m2|rom_bird_addr[4]   ; display:m2|altsyncram:rom_bird_rtl_0|altsyncram_ak61:auto_generated|ram_block1a9~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.674      ;
; 0.341 ; display:m2|rom_back_addr[0]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.669      ;
; 0.343 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.670      ;
; 0.344 ; display:m2|rom_back_addr[9]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.671      ;
; 0.345 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.670      ;
; 0.347 ; display:m2|rom_back_addr[8]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.673      ;
; 0.349 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.231      ; 0.684      ;
; 0.352 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a5~porta_address_reg0  ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.680      ;
; 0.353 ; display:m2|x_in_r[3]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.231      ; 0.688      ;
; 0.353 ; display:m2|x_in_r[5]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a24~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.687      ;
; 0.355 ; rgb_timing:m1|rgb_x[4]        ; display:m2|x_in_r[4]                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.475      ;
; 0.357 ; display:m2|x_in_r[4]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a11~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.231      ; 0.692      ;
; 0.364 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a14~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.231      ; 0.699      ;
; 0.365 ; display:m2|rom_back_addr[5]   ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.691      ;
; 0.365 ; display:m2|x_in_r[6]          ; display:m2|altsyncram:rom_back_rtl_0|altsyncram_3m61:auto_generated|ram_block1a18~porta_address_reg0 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.692      ;
; 0.367 ; rgb_timing:m1|h_cnt[1]        ; rgb_timing:m1|rgb_hs                                                                                 ; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.488      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; game_ctrl:m4|state[1]                 ; game_ctrl:m4|state[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; game_ctrl:m4|state[0]                 ; game_ctrl:m4|state[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_bits[7]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_bits[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_bits[6]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_bits[5]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[3]       ; uart_rx:uart_rx_inst|rx_bits[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_bits[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_bits[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_bits[1]       ; uart_rx:uart_rx_inst|rx_bits[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|rx_data_valid    ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|state.S_IDLE     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|bit_cnt[2]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; game_ctrl:m4|cnt[3]                   ; game_ctrl:m4|cnt[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; game_ctrl:m4|cnt[2]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; game_ctrl:m4|cnt[1]                   ; game_ctrl:m4|cnt[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_rx:uart_rx_inst|rx_bits[4]       ; uart_rx:uart_rx_inst|rx_data[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:uart_rx_inst|rx_bits[2]       ; uart_rx:uart_rx_inst|rx_data[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; game_ctrl:m4|bird_loc_y[0]            ; game_ctrl:m4|bird_loc_y[0]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.200 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.208 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.211 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.214 ; game_ctrl:m4|tube4_x[11]              ; game_ctrl:m4|tube4_x[11]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; uart_rx:uart_rx_inst|bit_cnt[0]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; game_ctrl:m4|tube2_h[2]               ; game_ctrl:m4|tube1_h[2]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.220 ; game_ctrl:m4|tube2_x[6]               ; game_ctrl:m4|tube1_x[6]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.225 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.225 ; game_ctrl:m4|cnt[0]                   ; game_ctrl:m4|cnt[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.226 ; game_ctrl:m4|state[1]                 ; game_ctrl:m4|state[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.347      ;
; 0.263 ; uart_rx:uart_rx_inst|state.S_START    ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.266 ; uart_rx:uart_rx_inst|rx_bits[7]       ; uart_rx:uart_rx_inst|rx_data[7]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; uart_rx:uart_rx_inst|rx_bits[6]       ; uart_rx:uart_rx_inst|rx_data[6]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; uart_rx:uart_rx_inst|rx_bits[5]       ; uart_rx:uart_rx_inst|rx_data[5]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; uart_rx:uart_rx_inst|rx_bits[0]       ; uart_rx:uart_rx_inst|rx_data[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.269 ; game_ctrl:m4|tube4_x[3]               ; game_ctrl:m4|tube3_x[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; game_ctrl:m4|tube2_x[11]              ; game_ctrl:m4|tube1_x[11]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.285 ; game_ctrl:m4|tube2_x[3]               ; game_ctrl:m4|tube1_x[3]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.290 ; game_ctrl:m4|tube2_x[9]               ; game_ctrl:m4|tube1_x[9]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.411      ;
; 0.302 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|rx_data_valid    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; uart_rx:uart_rx_inst|cycle_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; game_ctrl:m4|tube4_x[4]               ; game_ctrl:m4|tube4_x[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; uart_rx:uart_rx_inst|cycle_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; uart_rx:uart_rx_inst|cycle_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; uart_rx:uart_rx_inst|cycle_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; uart_rx:uart_rx_inst|cycle_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube4_x[5]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; game_ctrl:m4|tube4_x[6]               ; game_ctrl:m4|tube4_x[6]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; uart_rx:uart_rx_inst|cycle_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; uart_rx:uart_rx_inst|cycle_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; game_ctrl:m4|tube4_x[1]               ; game_ctrl:m4|tube4_x[1]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; game_ctrl:m4|tube4_x[7]               ; game_ctrl:m4|tube4_x[7]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; uart_rx:uart_rx_inst|cycle_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; uart_rx:uart_rx_inst|cycle_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; uart_rx:uart_rx_inst|cycle_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; uart_rx:uart_rx_inst|cycle_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; uart_rx:uart_rx_inst|cycle_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; uart_rx:uart_rx_inst|cycle_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; game_ctrl:m4|bird_loc_y[6]            ; game_ctrl:m4|bird_loc_y[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; game_ctrl:m4|tube4_x[3]               ; game_ctrl:m4|tube4_x[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; uart_rx:uart_rx_inst|state.S_DATA     ; uart_rx:uart_rx_inst|state.S_IDLE     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.316 ; game_ctrl:m4|bird_loc_y[7]            ; game_ctrl:m4|bird_loc_y[7]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; game_ctrl:m4|tube4_x[9]               ; game_ctrl:m4|tube4_x[9]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; game_ctrl:m4|tube4_x[2]               ; game_ctrl:m4|tube4_x[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; uart_rx:uart_rx_inst|cycle_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; game_ctrl:m4|tube4_x[8]               ; game_ctrl:m4|tube4_x[8]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; game_ctrl:m4|bird_loc_y[9]            ; game_ctrl:m4|bird_loc_y[9]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; game_ctrl:m4|bird_loc_y[10]           ; game_ctrl:m4|bird_loc_y[10]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; game_ctrl:m4|bird_loc_y[11]           ; game_ctrl:m4|bird_loc_y[11]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; game_ctrl:m4|bird_loc_y[8]            ; game_ctrl:m4|bird_loc_y[8]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; game_ctrl:m4|cnt[1]                   ; game_ctrl:m4|cnt[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; game_ctrl:m4|bird_loc_y[3]            ; game_ctrl:m4|bird_loc_y[3]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.327 ; game_ctrl:m4|tube4_x[10]              ; game_ctrl:m4|tube4_x[10]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.335 ; game_ctrl:m4|bird_loc_y[2]            ; game_ctrl:m4|bird_loc_y[2]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.341 ; game_ctrl:m4|tube3_x[2]               ; game_ctrl:m4|tube2_x[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.342 ; uart_rx:uart_rx_inst|bit_cnt[1]       ; uart_rx:uart_rx_inst|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
; 0.348 ; game_ctrl:m4|cnt[2]                   ; game_ctrl:m4|cnt[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.351 ; uart_rx:uart_rx_inst|rx_d1            ; uart_rx:uart_rx_inst|state.S_START    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.357 ; game_ctrl:m4|state[0]                 ; game_ctrl:m4|state[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.478      ;
; 0.368 ; uart_rx:uart_rx_inst|state.S_REC_BYTE ; uart_rx:uart_rx_inst|state.S_STOP     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.375 ; game_ctrl:m4|tube0_x[11]              ; game_ctrl:m4|tube0_x[11]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.390 ; game_ctrl:m4|bird_loc_y[5]            ; game_ctrl:m4|bird_loc_y[5]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; game_ctrl:m4|bird_loc_y[4]            ; game_ctrl:m4|bird_loc_y[4]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.394 ; game_ctrl:m4|tube4_x[0]               ; game_ctrl:m4|tube4_x[0]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.514      ;
; 0.403 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube3_x[5]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.524      ;
; 0.421 ; game_ctrl:m4|tube4_h[7]               ; game_ctrl:m4|tube3_h[7]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.550      ;
; 0.429 ; uart_rx:uart_rx_inst|state.S_STOP     ; uart_rx:uart_rx_inst|state.S_DATA     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.438 ; game_ctrl:m4|tube3_x[1]               ; game_ctrl:m4|tube2_x[1]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.559      ;
; 0.448 ; game_ctrl:m4|tube4_h[6]               ; game_ctrl:m4|tube3_h[6]               ; clk          ; clk         ; 0.000        ; 0.030      ; 0.562      ;
; 0.449 ; game_ctrl:m4|tube2_x[10]              ; game_ctrl:m4|tube1_x[10]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.451 ; game_ctrl:m4|tube2_x[7]               ; game_ctrl:m4|tube1_x[7]               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.454 ; game_ctrl:m4|tube4_x[5]               ; game_ctrl:m4|tube4_x[6]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_rx:uart_rx_inst|cycle_cnt[5]     ; uart_rx:uart_rx_inst|cycle_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 2.041 ; 0.098 ; N/A      ; N/A     ; 9.434               ;
;  clk                                            ; 9.459 ; 0.186 ; N/A      ; N/A     ; 9.434               ;
;  m0|altpll_component|auto_generated|pll1|clk[0] ; 2.041 ; 0.098 ; N/A      ; N/A     ; 19.718              ;
; Design-wide TNS                                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                            ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  m0|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_hs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_data[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; vga_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; vga_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; vga_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vga_vs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; vga_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk                                            ; clk                                            ; 4762     ; 0        ; 0        ; 0        ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; clk                                            ; 204      ; 0        ; 0        ; 0        ;
; clk                                            ; m0|altpll_component|auto_generated|pll1|clk[0] ; 293926   ; 0        ; 0        ; 0        ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 122409   ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk                                            ; clk                                            ; 4762     ; 0        ; 0        ; 0        ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; clk                                            ; 204      ; 0        ; 0        ; 0        ;
; clk                                            ; m0|altpll_component|auto_generated|pll1|clk[0] ; 293926   ; 0        ; 0        ; 0        ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; 122409   ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                      ;
+------------------------------------------------+------------------------------------------------+-----------+-------------+
; Target                                         ; Clock                                          ; Type      ; Status      ;
+------------------------------------------------+------------------------------------------------+-----------+-------------+
; clk                                            ; clk                                            ; Base      ; Constrained ;
; m0|altpll_component|auto_generated|pll1|clk[0] ; m0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------+------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; vga_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_hs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_vs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; vga_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_data[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_hs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_vs       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Nov 02 16:55:18 2022
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {m0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {m0|altpll_component|auto_generated|pll1|clk[0]} {m0|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.041               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.459               0.000 clk 
Info (332146): Worst-case hold slack is 0.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.328               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.781               0.000 clk 
    Info (332119):    19.721               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 3.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.461               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.861               0.000 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.771
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.771               0.000 clk 
    Info (332119):    19.718               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 11.956
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.956               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.345               0.000 clk 
Info (332146): Worst-case hold slack is 0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.098               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.434               0.000 clk 
    Info (332119):    19.732               0.000 m0|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4801 megabytes
    Info: Processing ended: Wed Nov 02 16:55:19 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


