# PROJETO-SD
Projeto final da disciplina de SD (CIn-UFPE)

# INTEGRANTES DA EQUIPE

- Andre Luiz Vieira de Lima Rodrigues 
- José Ivan Xisto Vilela Júnior 
- Hugo Jose Bento da Cunha 
- Lucas Mateus dos Santos Arruda 

# OBJETIVO

- Desenvolver e simular, em Verilog, um microprocessador MIPS capaz de executar um programa que represente uma função relacionada à temática definida pela equipe — neste contexto, um sistema de alarme simples. Este projeto visa integrar os conhecimentos adquiridos ao longo da disciplina, abrangendo desde os fundamentos da lógica digital até a microarquitetura de um processador. O software foi inicialmente desenvolvido em Python e posteriormente adaptado para a linguagem MIPS Assembly.

# Estudo da Arquitetura e Microarquitetura MIPS:

- Utilizamos o capítulo 6 e 7 do livro "Projeto Digital e Arquitetura de Computadores" de David Money Harris e Sarah L. Harris. O capítulo 6 que cobre a arquitetura (conjunto de instruções) do processador MIPS. E o capítulo 7 do livro, que cobre a microarquitetura MIPS. Fornecendo a base teórica necessária para entender como cada instrução MIPS funciona.

![sd](https://github.com/user-attachments/assets/880d5732-682f-47a3-8993-23c9b71960ba)


# FERRAMENTAS E RECURSOS UTILIZADOS

- Material de Apoio: Slides, Livro, anotações de aula e outros recursos fornecidos durante a disciplina.
- Software de Simulação: Utilização de softwares como ModelSim ou Quartus para simulação e teste do microprocessador.


