////////////////////////////////////////////////////////////////////////////////
// Copyright (c) 1995-2008 Xilinx, Inc.  All rights reserved.
////////////////////////////////////////////////////////////////////////////////
//   ____  ____ 
//  /   /\/   / 
// /___/  \  /    Vendor: Xilinx 
// \   \   \/     Version : 10.1
//  \   \         Application : 
//  /   /         Filename : xil_772_25
// /___/   /\     Timestamp : 01/23/2025 20:30:23
// \   \  /  \ 
//  \___\/\___\ 
//
//Command: 
//Design Name: 
//
`timescale 1ns / 1ps

module adder_full_8(a, 
                    b, 
                    cin, 
                    clk, 
                    cout, 
                    sum);

    input [7:0] a;
    input [7:0] b;
    input cin;
    input clk;
   output cout;
   output [7:0] sum;
   
   
endmodule
