#Substrate Graph
# noVertices
40
# noArcs
122
# Vertices: id availableCpu routingCapacity isCenter
0 598 598 1
1 1471 1471 1
2 261 261 1
3 205 205 1
4 710 710 1
5 436 436 1
6 150 150 0
7 150 150 0
8 125 125 0
9 742 742 1
10 574 574 1
11 125 125 0
12 324 324 1
13 223 223 1
14 125 125 0
15 223 223 1
16 261 261 1
17 150 150 0
18 37 37 0
19 418 418 1
20 742 742 1
21 37 37 0
22 37 37 0
23 100 100 0
24 223 223 1
25 279 279 1
26 150 150 0
27 37 37 0
28 592 592 1
29 150 150 0
30 279 279 1
31 1010 1010 1
32 125 125 0
33 37 37 0
34 37 37 0
35 468 468 1
36 37 37 0
37 25 25 0
38 150 150 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 2 187
1 0 2 187
0 8 1 75
8 0 1 75
0 18 1 37
18 0 1 37
0 34 1 37
34 0 1 37
0 14 4 75
14 0 4 75
0 31 5 187
31 0 5 187
1 2 37 93
2 1 37 93
1 3 11 93
3 1 11 93
1 4 31 187
4 1 31 187
1 6 1 75
6 1 1 75
1 7 11 75
7 1 11 75
1 9 21 187
9 1 21 187
1 23 20 75
23 1 20 75
1 35 4 125
35 1 4 125
1 20 1 187
20 1 1 187
1 31 3 187
31 1 3 187
2 5 5 93
5 2 5 93
2 26 1 75
26 2 1 75
3 21 1 37
21 3 1 37
3 7 8 75
7 3 8 75
4 11 1 75
11 4 1 75
4 15 3 93
15 4 3 93
4 24 6 93
24 4 6 93
4 31 2 187
31 4 2 187
4 32 1 75
32 4 1 75
5 10 1 125
10 5 1 125
5 19 1 125
19 5 1 125
5 16 5 93
16 5 5 93
6 31 1 75
31 6 1 75
8 14 1 50
14 8 1 50
9 12 2 125
12 9 2 125
9 13 2 93
13 9 2 93
9 17 1 75
17 9 1 75
9 31 3 187
31 9 3 187
9 29 4 75
29 9 4 75
10 25 4 93
25 10 4 93
10 28 4 156
28 10 4 156
10 38 3 75
38 10 3 75
10 35 5 125
35 10 5 125
11 32 1 50
32 11 1 50
12 20 2 125
20 12 2 125
12 22 1 37
22 12 1 37
12 36 1 37
36 12 1 37
13 39 2 37
39 13 2 37
13 20 7 93
20 13 7 93
15 16 3 93
16 15 3 93
15 27 1 37
27 15 1 37
16 26 4 75
26 16 4 75
17 20 8 75
20 17 8 75
19 38 1 75
38 19 1 75
19 28 4 125
28 19 4 125
19 24 3 93
24 19 3 93
20 29 2 75
29 20 2 75
20 31 4 187
31 20 4 187
23 37 40 25
37 23 40 25
24 33 1 37
33 24 1 37
25 30 9 93
30 25 9 93
25 28 1 93
28 25 1 93
28 30 1 93
30 28 1 93
28 35 5 125
35 28 5 125
30 35 1 93
35 30 1 93
