// Verilated -*- C++ -*-
// DESCRIPTION: Verilator output: Symbol table internal header
//
// Internal details; most calling programs do not need this header,
// unless using verilator public meta comments.

#ifndef _VSIMTOP__SYMS_H_
#define _VSIMTOP__SYMS_H_  // guard

#include "verilated_heavy.h"

// INCLUDE MODULE CLASSES
#include "VSimTop.h"
#include "VSimTop_IssueAgeMatrix.h"
#include "VSimTop_IssueSlot.h"

// SYMS CLASS
class VSimTop__Syms : public VerilatedSyms {
  public:
    
    // LOCAL STATE
    const char* __Vm_namep;
    bool __Vm_activity;  ///< Used by trace routines to determine change occurred
    bool __Vm_didInit;
    
    // SUBCELL STATE
    VSimTop*                       TOPp;
    VSimTop_IssueAgeMatrix         TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__age_mats_0;
    VSimTop_IssueAgeMatrix         TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__age_mats_1;
    VSimTop_IssueAgeMatrix         TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__age_mats_2;
    VSimTop_IssueAgeMatrix         TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__age_mats_3;
    VSimTop_IssueAgeMatrix         TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__age_mats_4;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_0;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_1;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_10;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_11;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_12;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_13;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_14;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_15;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_16;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_17;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_18;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_19;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_2;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_20;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_21;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_22;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_23;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_24;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_25;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_26;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_27;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_28;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_29;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_3;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_30;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_31;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_32;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_33;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_34;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_35;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_36;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_37;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_38;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_39;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_4;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_40;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_41;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_42;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_43;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_44;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_45;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_46;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_47;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_48;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_49;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_5;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_50;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_51;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_52;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_53;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_54;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_55;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_56;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_57;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_58;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_59;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_6;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_60;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_61;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_62;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_63;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_7;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_8;
    VSimTop_IssueSlot              TOP__SimTop__DOT__core__DOT__core__DOT__issue_rsv__DOT__slots_9;
    
    // SCOPE NAMES
    VerilatedScope __Vscope_SimTop;
    
    // CREATORS
    VSimTop__Syms(VSimTop* topp, const char* namep);
    ~VSimTop__Syms() {}
    
    // METHODS
    inline const char* name() { return __Vm_namep; }
    inline bool getClearActivity() { bool r=__Vm_activity; __Vm_activity=false; return r; }
    
} VL_ATTR_ALIGNED(VL_CACHE_LINE_BYTES);

#endif  // guard
