# Resume 2021.9

### [서제원](https://thumbsu.dev/)
---

안녕하세요, 5년차 반도체 공정기술 엔지니어 서제원입니다.
<br/>
작년까지 한해동안 CVD 증착 공정 내에서 다양한 파라미터 조절(온도, 압력 등)로 반도체 칩 생산의 수율과 퀄리티 증진에 직접적으로 기여하였고, 이에 대한 공로 또한 본사에서 인정 받았습니다.
현재는 PHOTOLITHOGRAPY 공정 기술 엔지니어로 재직 중 입니다. 
<br/>
학부시절 MoS2 유연소자 연구실에서의 경험은 현 직무에서 숙달된 장비 컨트롤과 공정 컨트롤에 기여하였습니다.
<br/>
학부시절에 다중회귀분석 머신러닝 알고리즘을 통해, 현 시점에서 가장 문제되는 전력낭비 및, 전력 과잉문제에 대해 해결할 수 있는 머신러닝 프로그램을 제작하는 프로젝트를 진행하였습니다.
이를 적용시켜,  현재까지 습득된 다양한 공정 데이터를 바탕으로 최적의 공정결과를 이끌어 내려고 노력하고 있습니다.
<br/>
이외에도 학부에서 여러 MOSFET소자들을 이용하여 배터리 테스터기 및, 배터리 충,방전 및 배터리의 사양들을 간단하게 DISPLAY할 수 있는 프로젝트 경험들이 있습니다.
기본적인 소자들의 원리학습을 기반으로 간단한 코딩을 회로설계에 더하여 최적의 작품을 구현해 냈습니다.

전반적인 비지니스 로직을 구현하는 데에 어려움이 없고 다양한 팀원과의 협업과 소통을 중시합니다.
팀원들간에 갈등조정과 같이 나아가는 팀내 공동체적 사고관이 가장 중요하다고 생각합니다.
<br/>
프로젝트 전체적인 흐름을 관철하는 자세를 가지고 있으며, 근본적이고 기본적인 토대부터 잘 쌓아서 나아가는 것이 가장 중요한 엔지니어의 덕목 중 하나라고 생각합니다.

공정설계는 단순한 파라미터의 조절이 아니라, 소자에 대한 물리적인 정확한 이해와 분석을 토대로 진행하는 것이 공정설계 및 공정기술 엔지니어의 중요한 자세라고 생각합니다.

## 경력

- **삼성전자**, 공정기술 엔지니어
  (2027년 12월 1일 - 현재)
  > CVD공정 기술 엔지니어로 재직 >> PHOTOLITHOGRAPHY 공정관리 재직 중
- **TEL**, 충북 청주시
  (2026년 7월 - 2027년 10월)
  > FEILD ENGINEER로 약 1년간 근무함.

## 학력

- **광운대학교** — 전기공학과 전공
  (2020년 2월 - 2026년 2월)

## 교육

- *IDEC 반도체회로설계교육** — 최신 초미세 저전력 MOSFET소자 및 최신 연구 동향
- *IDEC 반도체회로설계교육** — 반도체 8대 공정의 이해 및 적용
  (2024년 8월 - 2024년 9월)

## 프로젝트
- 리튬이온 배터리 테스터기 제작 프로젝트 (2020)
- 리튬이온 배터리 충-방전기(DISPLAY 및 테스터 겸용) 제작 (2021)
- 오디오 레벨미터 회로 제작 프로젝트 (2024)
- MoS2 MOSFET제작 및 가스 검출 센서 제작 (2025)
- 마스킹 레이어 제작(AUTO CAD)
- 2D 이차원 물질 소자 CVD 증착 아이디어 경진대회(2등)

## 자격증
- 컴퓨터 활용 능력 1급
- ADSP 데이터 분석 준전문가
- SQLD SQL개발자
- 전산기계응용제도 기능사
- 한국사 능력검정 1급

## TO DO LIST
-전체적인 생산라인 관리 및 책임 연구원
<br/>
-2D물질(MoS2, 그래핀) 공정 최적화 달성 및 상용화로 인한 새로운 패러다임 형성







