TimeQuest Timing Analyzer report for DSS
Sat Jan 17 10:05:53 2026
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clk'
 13. Slow 1200mV 125C Model Hold: 'clk'
 14. Slow 1200mV 125C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 125C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clk'
 27. Slow 1200mV -40C Model Hold: 'clk'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clk'
 40. Fast 1200mV -40C Model Hold: 'clk'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 125c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DSS                                                 ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14A7                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 303.67 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -2.293 ; -26.652             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.363 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -44.571                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -2.293 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.112     ; 3.101      ;
; -1.287 ; addr[1]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.208      ;
; -1.173 ; addr[0]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.094      ;
; -1.155 ; addr[3]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.076      ;
; -1.149 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.070      ;
; -1.145 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.066      ;
; -1.138 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.059      ;
; -1.060 ; addr[2]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.981      ;
; -1.035 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.956      ;
; -1.032 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.953      ;
; -1.018 ; addr[5]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.939      ;
; -1.017 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.938      ;
; -1.011 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.932      ;
; -1.007 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.928      ;
; -1.006 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.927      ;
; -1.000 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.921      ;
; -0.923 ; addr[4]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.844      ;
; -0.922 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.843      ;
; -0.897 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.818      ;
; -0.894 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.815      ;
; -0.894 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.815      ;
; -0.880 ; addr[7]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.801      ;
; -0.880 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.801      ;
; -0.879 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.800      ;
; -0.873 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.794      ;
; -0.869 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.790      ;
; -0.869 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.790      ;
; -0.868 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.789      ;
; -0.862 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.783      ;
; -0.785 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.706      ;
; -0.784 ; addr[6]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.705      ;
; -0.784 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.705      ;
; -0.759 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.680      ;
; -0.756 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.677      ;
; -0.756 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.677      ;
; -0.753 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.674      ;
; -0.731 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.652      ;
; -0.261 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.182      ;
; -0.257 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.178      ;
; -0.251 ; addr[8]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.172      ;
; -0.248 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.169      ;
; -0.236 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.157      ;
; -0.234 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.155      ;
; -0.234 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.155      ;
; -0.234 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.155      ;
; -0.233 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.076     ; 1.154      ;
; 0.190  ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.144      ;
; 0.192  ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.142      ;
; 0.195  ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.139      ;
; 0.200  ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.134      ;
; 0.200  ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.134      ;
; 0.207  ; addr[8]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.127      ;
; 0.208  ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.126      ;
; 0.219  ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.292      ; 1.115      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.363 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.032      ;
; 0.370 ; addr[8]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.039      ;
; 0.374 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.043      ;
; 0.378 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.047      ;
; 0.378 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.047      ;
; 0.381 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.050      ;
; 0.385 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.054      ;
; 0.401 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.070      ;
; 0.676 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.939      ;
; 0.679 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.942      ;
; 0.679 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.942      ;
; 0.679 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.942      ;
; 0.679 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.942      ;
; 0.680 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.943      ;
; 0.680 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.943      ;
; 0.682 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.945      ;
; 0.682 ; addr[8]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.945      ;
; 0.999 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.262      ;
; 1.001 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.264      ;
; 1.003 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.266      ;
; 1.004 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.267      ;
; 1.004 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.267      ;
; 1.004 ; addr[7]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.267      ;
; 1.020 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.283      ;
; 1.022 ; addr[6]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.285      ;
; 1.026 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.289      ;
; 1.026 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.289      ;
; 1.028 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.291      ;
; 1.028 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.291      ;
; 1.133 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.396      ;
; 1.135 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.398      ;
; 1.135 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.398      ;
; 1.136 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.399      ;
; 1.136 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.399      ;
; 1.137 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.400      ;
; 1.138 ; addr[5]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.401      ;
; 1.138 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.401      ;
; 1.160 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.423      ;
; 1.160 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.423      ;
; 1.162 ; addr[4]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.425      ;
; 1.162 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.425      ;
; 1.267 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.530      ;
; 1.269 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.532      ;
; 1.269 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.532      ;
; 1.270 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.533      ;
; 1.271 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.534      ;
; 1.272 ; addr[3]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.535      ;
; 1.294 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.557      ;
; 1.296 ; addr[2]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.559      ;
; 1.401 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.664      ;
; 1.403 ; addr[0]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.666      ;
; 1.403 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.666      ;
; 1.405 ; addr[1]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.668      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
; 2.762 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.033      ; 2.987      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[7]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.155  ; 0.390        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; 0.157  ; 0.392        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; 0.354  ; 0.589        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]|clk                                                                                                       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[8]|clk                                                                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; en        ; clk        ; 2.349 ; 2.870 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; 4.280 ; 4.706 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; 4.035 ; 4.448 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; 4.280 ; 4.706 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; 4.119 ; 4.510 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -1.886 ; -2.393 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; -2.374 ; -2.787 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; -2.374 ; -2.787 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; -2.528 ; -2.886 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; -2.499 ; -2.917 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 8.831 ; 8.795 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 7.601 ; 7.468 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 7.786 ; 7.606 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 7.649 ; 7.517 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 8.074 ; 7.915 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 7.597 ; 7.461 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 7.315 ; 7.175 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 7.741 ; 7.652 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 8.831 ; 8.795 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 7.097 ; 6.958 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 7.376 ; 7.244 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 7.550 ; 7.372 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 7.421 ; 7.290 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 7.829 ; 7.672 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 7.371 ; 7.237 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 7.097 ; 6.958 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 7.506 ; 7.415 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 8.590 ; 8.554 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 350.26 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.855 ; -20.380             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.368 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -40.341                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -0.896 ; addr[1]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.832      ;
; -0.807 ; addr[0]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.743      ;
; -0.803 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.739      ;
; -0.793 ; addr[3]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.729      ;
; -0.788 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.724      ;
; -0.755 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.691      ;
; -0.718 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.654      ;
; -0.716 ; addr[2]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.652      ;
; -0.699 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.635      ;
; -0.695 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.631      ;
; -0.685 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.621      ;
; -0.684 ; addr[5]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.620      ;
; -0.680 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.616      ;
; -0.652 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.588      ;
; -0.647 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.583      ;
; -0.610 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.546      ;
; -0.610 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.546      ;
; -0.608 ; addr[4]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.544      ;
; -0.608 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.544      ;
; -0.591 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.527      ;
; -0.587 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.523      ;
; -0.577 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.513      ;
; -0.576 ; addr[7]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.512      ;
; -0.576 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.512      ;
; -0.572 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.508      ;
; -0.544 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.480      ;
; -0.543 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.479      ;
; -0.539 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.475      ;
; -0.503 ; addr[6]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.439      ;
; -0.502 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.438      ;
; -0.502 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.438      ;
; -0.500 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.436      ;
; -0.500 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.436      ;
; -0.499 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.435      ;
; -0.483 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.419      ;
; -0.479 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.415      ;
; -0.060 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.996      ;
; -0.055 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.991      ;
; -0.054 ; addr[8]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.990      ;
; -0.053 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.989      ;
; -0.046 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.982      ;
; -0.045 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.981      ;
; -0.045 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.981      ;
; -0.040 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.976      ;
; -0.038 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 0.974      ;
; 0.259  ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 1.005      ;
; 0.274  ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.990      ;
; 0.278  ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.986      ;
; 0.280  ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.984      ;
; 0.280  ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.984      ;
; 0.286  ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.978      ;
; 0.288  ; addr[8]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.976      ;
; 0.299  ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.965      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.932      ;
; 0.377 ; addr[8]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.941      ;
; 0.381 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.945      ;
; 0.384 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.948      ;
; 0.384 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.948      ;
; 0.387 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.951      ;
; 0.390 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.954      ;
; 0.391 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.369      ; 0.955      ;
; 0.596 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.828      ;
; 0.596 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.828      ;
; 0.596 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.828      ;
; 0.596 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.828      ;
; 0.596 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.828      ;
; 0.596 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.828      ;
; 0.597 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.829      ;
; 0.597 ; addr[8]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.829      ;
; 0.598 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.830      ;
; 0.850 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.082      ;
; 0.864 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.096      ;
; 0.869 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.101      ;
; 0.870 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.102      ;
; 0.874 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.106      ;
; 0.874 ; addr[7]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.106      ;
; 0.874 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.106      ;
; 0.874 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.106      ;
; 0.874 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.106      ;
; 0.883 ; addr[6]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.115      ;
; 0.888 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.120      ;
; 0.888 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.120      ;
; 0.954 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.186      ;
; 0.956 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.188      ;
; 0.960 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.192      ;
; 0.960 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.192      ;
; 0.968 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.200      ;
; 0.974 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.206      ;
; 0.978 ; addr[5]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.210      ;
; 0.978 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.210      ;
; 0.978 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.210      ;
; 0.978 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.210      ;
; 0.992 ; addr[4]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.224      ;
; 0.992 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.224      ;
; 1.058 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.290      ;
; 1.060 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.292      ;
; 1.064 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.296      ;
; 1.072 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.304      ;
; 1.078 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.310      ;
; 1.082 ; addr[3]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.314      ;
; 1.082 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.314      ;
; 1.096 ; addr[2]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.328      ;
; 1.162 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.394      ;
; 1.164 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.396      ;
; 1.176 ; addr[0]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.408      ;
; 1.182 ; addr[1]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.414      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[7]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.146  ; 0.379        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; 0.150  ; 0.383        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; 0.375  ; 0.608        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; 0.382  ; 0.615        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]|clk                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[8]|clk                                                                                                       ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; en        ; clk        ; 1.888 ; 2.209 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; 3.526 ; 3.724 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; 3.313 ; 3.489 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; 3.526 ; 3.724 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; 3.406 ; 3.576 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -1.502 ; -1.812 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; -1.907 ; -2.077 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; -1.907 ; -2.077 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; -2.023 ; -2.215 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; -2.052 ; -2.204 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 7.359 ; 7.178 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 6.396 ; 6.155 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 6.541 ; 6.287 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 6.437 ; 6.190 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 6.832 ; 6.522 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 6.391 ; 6.151 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 6.097 ; 5.937 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 6.498 ; 6.346 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 7.359 ; 7.178 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 5.880 ; 5.724 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 6.172 ; 5.936 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 6.306 ; 6.059 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 6.211 ; 5.968 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 6.590 ; 6.287 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 6.167 ; 5.932 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 5.880 ; 5.724 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 6.264 ; 6.116 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 7.120 ; 6.945 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.297 ; -2.409              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.148 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -22.144                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.297 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.188      ;
; -0.033 ; addr[1]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.985      ;
; 0.021  ; addr[0]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.931      ;
; 0.027  ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.925      ;
; 0.029  ; addr[3]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.031  ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.921      ;
; 0.047  ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.905      ;
; 0.073  ; addr[2]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.879      ;
; 0.085  ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.867      ;
; 0.089  ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.863      ;
; 0.091  ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.092  ; addr[5]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.860      ;
; 0.093  ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.859      ;
; 0.095  ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.857      ;
; 0.101  ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.851      ;
; 0.111  ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.841      ;
; 0.136  ; addr[4]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.816      ;
; 0.137  ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.815      ;
; 0.149  ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.803      ;
; 0.152  ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.800      ;
; 0.153  ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.799      ;
; 0.155  ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.797      ;
; 0.156  ; addr[7]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.796      ;
; 0.156  ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.796      ;
; 0.157  ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.795      ;
; 0.159  ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.793      ;
; 0.164  ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.788      ;
; 0.165  ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.787      ;
; 0.175  ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.777      ;
; 0.200  ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.752      ;
; 0.201  ; addr[6]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.751      ;
; 0.201  ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.751      ;
; 0.213  ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.739      ;
; 0.228  ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.724      ;
; 0.228  ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.724      ;
; 0.229  ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.723      ;
; 0.239  ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.713      ;
; 0.423  ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.529      ;
; 0.424  ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.528      ;
; 0.428  ; addr[8]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.524      ;
; 0.428  ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.524      ;
; 0.433  ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.519      ;
; 0.433  ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.519      ;
; 0.434  ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.518      ;
; 0.435  ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.517      ;
; 0.438  ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.514      ;
; 0.570  ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.567      ;
; 0.572  ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.565      ;
; 0.574  ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.563      ;
; 0.574  ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.563      ;
; 0.579  ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.558      ;
; 0.579  ; addr[8]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.558      ;
; 0.580  ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.557      ;
; 0.592  ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.129      ; 0.545      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.148 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.462      ;
; 0.156 ; addr[8]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.470      ;
; 0.158 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.472      ;
; 0.161 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.475      ;
; 0.161 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.475      ;
; 0.163 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.477      ;
; 0.163 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.477      ;
; 0.165 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.479      ;
; 0.288 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.290 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.291 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.292 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.292 ; addr[8]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.293 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.434 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; addr[7]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.435 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.436 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.554      ;
; 0.444 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.444 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.445 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.446 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.446 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.447 ; addr[6]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.492 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.492 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.493 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.611      ;
; 0.494 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; addr[5]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.495 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.613      ;
; 0.496 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.504 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.622      ;
; 0.504 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.622      ;
; 0.506 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.506 ; addr[4]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.552 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.670      ;
; 0.553 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.671      ;
; 0.554 ; addr[3]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
; 0.554 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
; 0.555 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.556 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.674      ;
; 0.564 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.682      ;
; 0.566 ; addr[2]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.684      ;
; 0.613 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.614 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.732      ;
; 0.615 ; addr[1]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.733      ;
; 0.616 ; addr[0]                                                                                                           ; addr[8]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.734      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
; 0.995 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.113      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[7]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[8]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; -0.099 ; 0.131        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[8]|clk                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[8]                                                                                                           ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[0]                          ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[1]                          ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[2]                          ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[3]                          ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[4]                          ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[5]                          ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[6]                          ;
; 0.626  ; 0.856        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|q_a[7]                          ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_9591:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[8]|clk                                                                                                       ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; en        ; clk        ; 1.056 ; 1.652 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; 1.923 ; 2.501 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; 1.811 ; 2.380 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; 1.923 ; 2.501 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; 1.830 ; 2.409 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -0.845 ; -1.432 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; -1.047 ; -1.612 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; -1.047 ; -1.612 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; -1.124 ; -1.675 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; -1.112 ; -1.700 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 4.328 ; 4.453 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 3.651 ; 3.696 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 3.716 ; 3.754 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 3.655 ; 3.711 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 3.858 ; 3.923 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 3.645 ; 3.692 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 3.513 ; 3.540 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 3.736 ; 3.803 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 4.328 ; 4.453 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 3.387 ; 3.412 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 3.521 ; 3.565 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 3.582 ; 3.617 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 3.524 ; 3.579 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 3.719 ; 3.781 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 3.516 ; 3.560 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 3.387 ; 3.412 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 3.601 ; 3.665 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 4.191 ; 4.313 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.293  ; 0.148 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.293  ; 0.148 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -26.652 ; 0.0   ; 0.0      ; 0.0     ; -44.571             ;
;  clk             ; -26.652 ; 0.000 ; N/A      ; N/A     ; -44.571             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; en        ; clk        ; 2.349 ; 2.870 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; 4.280 ; 4.706 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; 4.035 ; 4.448 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; 4.280 ; 4.706 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; 4.119 ; 4.510 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -0.845 ; -1.432 ; Rise       ; clk             ;
; f_sel[*]  ; clk        ; -1.047 ; -1.612 ; Rise       ; clk             ;
;  f_sel[0] ; clk        ; -1.047 ; -1.612 ; Rise       ; clk             ;
;  f_sel[1] ; clk        ; -1.124 ; -1.675 ; Rise       ; clk             ;
;  f_sel[2] ; clk        ; -1.112 ; -1.700 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 8.831 ; 8.795 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 7.601 ; 7.468 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 7.786 ; 7.606 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 7.649 ; 7.517 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 8.074 ; 7.915 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 7.597 ; 7.461 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 7.315 ; 7.175 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 7.741 ; 7.652 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 8.831 ; 8.795 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dds_data[*]  ; clk        ; 3.387 ; 3.412 ; Rise       ; clk             ;
;  dds_data[0] ; clk        ; 3.521 ; 3.565 ; Rise       ; clk             ;
;  dds_data[1] ; clk        ; 3.582 ; 3.617 ; Rise       ; clk             ;
;  dds_data[2] ; clk        ; 3.524 ; 3.579 ; Rise       ; clk             ;
;  dds_data[3] ; clk        ; 3.719 ; 3.781 ; Rise       ; clk             ;
;  dds_data[4] ; clk        ; 3.516 ; 3.560 ; Rise       ; clk             ;
;  dds_data[5] ; clk        ; 3.387 ; 3.412 ; Rise       ; clk             ;
;  dds_data[6] ; clk        ; 3.601 ; 3.665 ; Rise       ; clk             ;
;  dds_data[7] ; clk        ; 4.191 ; 4.313 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dds_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_sel[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_sel[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_sel[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dds_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; dds_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; dds_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; dds_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; dds_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; dds_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; dds_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; dds_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.044 V            ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.044 V           ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dds_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; dds_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; dds_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; dds_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; dds_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; dds_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; dds_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; dds_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00601 V          ; 0.109 V                              ; 0.017 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00601 V         ; 0.109 V                             ; 0.017 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dds_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; dds_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; dds_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; dds_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; dds_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; dds_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; dds_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; dds_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.19e-09 V                   ; 2.77 V              ; -0.0528 V           ; 0.172 V                              ; 0.079 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.19e-09 V                  ; 2.77 V             ; -0.0528 V          ; 0.172 V                             ; 0.079 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sat Jan 17 10:05:51 2026
Info: Command: quartus_sta DSS -c DSS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.293
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.293       -26.652 clk 
Info (332146): Worst-case hold slack is 0.363
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.363         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.571 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.855
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.855       -20.380 clk 
Info (332146): Worst-case hold slack is 0.368
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.368         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.341 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.297        -2.409 clk 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.148         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.144 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4634 megabytes
    Info: Processing ended: Sat Jan 17 10:05:53 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


