#Substrate Graph
# noVertices
40
# noArcs
124
# Vertices: id availableCpu routingCapacity isCenter
0 125 125 0
1 524 524 1
2 125 125 0
3 841 841 1
4 573 573 1
5 279 279 1
6 866 866 1
7 279 279 1
8 474 474 1
9 555 555 1
10 125 125 0
11 150 150 0
12 661 661 1
13 150 150 0
14 150 150 0
15 261 261 1
16 125 125 0
17 150 150 0
18 125 125 0
19 243 243 1
20 125 125 0
21 243 243 1
22 125 125 0
23 261 261 1
24 125 125 0
25 150 150 0
26 635 635 1
27 418 418 1
28 280 280 1
29 212 212 0
30 125 125 0
31 261 261 1
32 150 150 0
33 243 243 1
34 150 150 0
35 261 261 1
36 150 150 0
37 400 400 1
38 150 150 0
39 125 125 0
# Arcs: idS idT delay bandwidth
0 1 2 75
0 2 1 50
2 0 1 50
2 1 2 75
3 4 2 156
3 5 2 93
3 6 1 187
3 7 1 93
3 8 7 156
3 9 2 156
6 12 2 187
6 13 29 75
6 14 29 75
6 3 1 187
6 7 1 93
6 4 2 156
6 15 3 93
16 10 1 50
16 8 1 75
18 19 2 75
18 20 1 50
21 22 1 75
21 23 7 93
21 24 15 75
22 24 15 50
22 21 1 75
19 1 1 93
19 18 2 75
19 25 2 75
20 18 1 50
20 26 2 75
1 0 2 75
1 19 1 93
1 2 2 75
1 27 1 125
1 26 1 156
10 8 1 75
10 16 1 50
7 3 1 93
7 6 1 93
7 8 7 93
24 22 15 50
24 21 15 75
28 29 1 112
28 26 13 93
28 30 1 75
15 11 1 75
15 31 1 93
15 6 3 93
9 32 1 75
9 12 1 156
9 3 2 156
9 33 3 93
9 34 3 75
11 23 21 75
11 15 1 75
36 35 4 75
36 37 2 75
12 32 1 75
12 5 2 93
12 13 29 75
12 14 29 75
12 6 2 187
12 9 1 156
17 33 1 75
17 8 8 75
38 4 3 75
38 31 1 75
23 11 21 75
23 21 7 93
23 26 1 93
31 38 1 75
31 4 3 93
31 15 1 93
29 39 11 50
29 28 1 112
29 30 1 50
30 28 1 75
30 29 1 50
4 38 3 75
4 31 3 93
4 5 1 93
4 3 2 156
4 6 2 156
5 12 2 93
5 4 1 93
5 3 2 93
13 12 29 75
13 6 29 75
14 12 29 75
14 6 29 75
39 37 2 75
39 29 11 50
33 34 1 75
33 9 3 93
33 17 1 75
34 33 1 75
34 9 3 75
25 19 2 75
25 27 2 75
37 36 2 75
37 39 2 75
37 26 4 125
37 27 4 125
26 35 1 93
26 23 1 93
26 20 2 75
26 1 1 156
26 28 13 93
26 37 4 125
32 12 1 75
32 9 1 75
35 36 4 75
35 27 1 93
35 26 1 93
27 35 1 93
27 1 1 125
27 37 4 125
27 25 2 75
8 3 7 156
8 10 1 75
8 7 7 93
8 16 1 75
8 17 8 75
