
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->

- [1. avic介绍](#1-avic介绍)
  - [1.1. 没有硬件加速](#11-没有硬件加速)
  - [1.2. avic硬件加速](#12-avic硬件加速)
  - [1.3. IO设备到vCPU](#13-io设备到vcpu)
- [2. LAPIC寄存器访问: Local APIC Register Access](#2-lapic寄存器访问-local-apic-register-access)
- [3. IPIs](#3-ipis)
  - [3.1. 软件发起中断: 核内中断, vCPU内部](#31-软件发起中断-核内中断-vcpu内部)
  - [3.2. 处理器间中断: 核间中断, vCPU之间](#32-处理器间中断-核间中断-vcpu之间)

<!-- /code_chunk_output -->

# 1. avic介绍

在虚拟计算机系统中, **每个guest**操作系统都需要**访问中断控制器**以发送和接收**设备中断！！！** 和**核间中断！！！**. 

## 1.1. 没有硬件加速

当**没有硬件加速**时, 这个任务会落在**虚拟机监视器**(VMM)上, 以**拦截**guest发起的**访问中断控制器寄存器**的尝试, 并提供对**控制器系统编程接口**的直接模拟, 从而使**guest**能够**发起**和**处理**中断. 

**VMM**使用系统的**底层物理**和**虚拟中断传递机制**将中断从**I/O设备**和**虚拟处理器**传递到**目标guest虚拟处理器**, 并处理任何所需的**中断处理结束**(即ACK). 

鉴于现代计算机系统中**设备中断**和**处理器间中断**的高发生率, LAPIC的仿真是VMM的重大负担. 

## 1.2. avic硬件加速

通过将**硬件加速**应用于**中断处理**的以下组件, **AVIC**体系结构降低了虚拟环境中guest中断处理的开销: 

* 为**guest操作系统**提供对性能至关重要的**中断控制器！！！(interrupt controller)寄存器的访问**
* 一个guest中, **处理器内部中断**(self ipi?)和**处理器之间中断**(Initiating intra- and inter-processor interrupts (IPIs) in and between virtual processors in a guest)

## 1.3. IO设备到vCPU

AVIC硬件无法直接解决从**I/O设备！！！** 到**虚拟处理器！！！** 的**虚拟中断传递！！！** 的**加速问题**. 该加速将由**I/O内存管理单元**(IOMMU)提供. 

AVIC体系结构与AMD I/O内存管理单元(IOMMU)兼容. 有关IOMMU体系结构的更多信息, 请参阅AMD I/O虚拟化技术(IOMMU)规范(编号48882). 

下面就针对这两种AVIC加速做个简要介绍

# 2. LAPIC寄存器访问: Local APIC Register Access

LAPIC的系统编程接口包括一组**内存映射寄存器**(memory-mapped registers). 

* 在**非虚拟化环境**中, 系统软件**直接读取**和**写入**这些寄存器以**配置中断控制器**以及**启动和处理中断**.  
* 在**虚拟化环境**中, 每个guest操作系统仍需要访问此系统编程接口, 但**不拥有底层中断处理硬件**.  为了将此功能提供给guest操作系统, VMM级别的软件会**模拟每个guest虚拟处理器的LAPIC**. 

当实例化guest虚拟机时, **AVIC！！！** 体系结构在**每个虚拟处理器**的**guest物理地址**(GPA)空间中提供了LAPIC的映像(image), 被称为**guest虚拟APIC(guest vAPIC**). 该映像由**系统物理地址**(SPA)**空间**中的**页面**(称为vAPIC backing page, **vAPIC备份页面**)支持. 只要虚拟机持续存在, 即使与**该backing页面**关联的特定虚拟处理器**未运行**, 该backing页面仍固定在**系统内存中**. guest设置的对内存映射寄存器的**访问**由**AVIC硬件重定向到此backing页**. 

VMM从backing页读取guest写入的配置、控制和命令信息, 并**将状态信息写入此页面**以供**guest读取**. 
* guest被允许**直接读取大多数寄存器**, 而**无需VMM干预**. 
* **大多数guest写入都会被拦截**, 产生`#VMEXIT`, 从而使VMM可以处理来自guest的配置, 控制和命令数据并对其执行操作. 

但是, 对于某些经常使用的命令和控制操作, **特定的硬件支持**允许guest**直接发起中断**并**完成中断处理**, 从而在执行对性能至关重要的操作时**无需VMM干预**. 

* 任务优先级寄存器: Task Priority Register(TPR), 加速
* 中断结束寄存器: End of Interrupt(EOI) Register, 加速
* 中断命令寄存器低位: Interrupt Control Register Low(ICRL), 加速
* IRCH, allowed

# 3. IPIs

IPI有两个意思, Intra-process interrupt(处理器内部中断, 也称为`self-IPI`) 和 Inter-processor interrupt(处理器之间中断), 所以有些资料会统称IPIs.

## 3.1. 软件发起中断: 核内中断, vCPU内部

注: 这里的软件中断不是体系结构中的软件中断?.

**软件启动的中断**(Software-initiated Interrupts).  

现代操作系统使用**软件中断**(`self-IPIs`)来实现**软件事件信号**, **进程间通信**和**延迟处理的调度**. 软件中断, software interrupts, 使用 `self-IPI`, 即处理器自己给自己发中断, 主要用来实现前面说的三种场景.

**系统软件**通过写入**LAPIC的控制寄存器**来设置并启动这些中断.  

**AVIC硬件**通过为**许多此类操作**提供硬件帮助来**减少VMM开销**. 

## 3.2. 处理器间中断: 核间中断, vCPU之间

**处理器间中断**.  处理器间中断(IPI)被现代操作系统广泛使用, 以处理机器内**处理器核心(processor cores)之间**(或在**虚拟化环境**中, 虚拟机内**虚拟处理器之间**)的通信.  

IPI还用于为诸如**跨处理器TLB无效**(TLB invalidation, 也称为TLB shootdown)之类的操作提供信令(signaling)和同步(synchronization).  

**AVIC**提供的硬件机制**无需VMM干预！！！** 即可将中断传递到**目标虚拟处理器**的**虚拟中断控制器**. 
