<!--
::METADATA::
type: theory
topic_id: vhdl-07-sintesis-simulacion
file_id: teoria-sintesis-simulacion
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 2
tags: [VHDL, sÃ­ntesis, simulaciÃ³n, testbench, verificaciÃ³n]
search_keywords: "sÃ­ntesis, simulaciÃ³n, testbench, timing, verificaciÃ³n"
-->

> ğŸ  **NavegaciÃ³n:** [â† Volver al Ãndice](../02-07-Intro.md) | [MÃ©todos â†’](../methods/VHDL-07-Metodos-Verificacion.md)

---

# SÃ­ntesis y SimulaciÃ³n en VHDL

## 1. Flujo de DiseÃ±o Digital

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ EspecificaciÃ³nâ”‚â”€â”€â”€â–¶â”‚  DiseÃ±o RTL  â”‚â”€â”€â”€â–¶â”‚  SimulaciÃ³n  â”‚
â”‚  del Sistema â”‚    â”‚    (VHDL)    â”‚    â”‚  Funcional   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
                                               â”‚
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
        â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   SÃ­ntesis   â”‚â”€â”€â”€â–¶â”‚ Place & Routeâ”‚â”€â”€â”€â–¶â”‚  SimulaciÃ³n  â”‚
â”‚              â”‚    â”‚              â”‚    â”‚   Timing     â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
                                               â”‚
                                               â–¼
                                        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                                        â”‚ ProgramaciÃ³n â”‚
                                        â”‚    FPGA      â”‚
                                        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## 2. SÃ­ntesis

### 2.1 Â¿QuÃ© es la SÃ­ntesis?

La **sÃ­ntesis** traduce cÃ³digo VHDL RTL a una lista de compuertas (netlist).

```
VHDL RTL â†’ SÃ­ntesis â†’ Netlist (compuertas) â†’ Mapeo â†’ FPGA/ASIC
```

### 2.2 Subconjunto Sintetizable

**NO todo VHDL es sintetizable:**

| Sintetizable âœ… | No Sintetizable âŒ |
|-----------------|-------------------|
| Tipos estÃ¡ndar | `real`, `file` |
| `if`, `case`, `for` | `wait for 10 ns` |
| Operaciones aritmÃ©ticas | DivisiÃ³n por variable |
| Arrays de tamaÃ±o fijo | Arrays dinÃ¡micos |
| Registros sÃ­ncronos | Variables compartidas |

### 2.3 Reglas de CÃ³digo Sintetizable

#### Procesos SÃ­ncronos

```vhdl
-- âœ… Sintetizable: flip-flop
process(clk)
begin
    if rising_edge(clk) then
        q <= d;
    end if;
end process;

-- âŒ No sintetizable: mÃºltiples relojes
process(clk1, clk2)
begin
    if rising_edge(clk1) then
        q1 <= d;
    elsif rising_edge(clk2) then
        q2 <= d;
    end if;
end process;
```

#### Reset AsÃ­ncrono

```vhdl
-- âœ… Sintetizable: reset async, luego flanco
process(clk, reset)
begin
    if reset = '1' then
        q <= '0';
    elsif rising_edge(clk) then
        q <= d;
    end if;
end process;
```

### 2.4 Inferencia de Hardware

| CÃ³digo VHDL | Hardware Inferido |
|-------------|-------------------|
| `if rising_edge(clk)` | Flip-flop |
| `when-else` | Multiplexor |
| `+`, `-` | Sumador/Restador |
| `*` | Multiplicador |
| `case` | Decodificador/MUX |
| `for generate` | LÃ³gica replicada |

---

## 3. SimulaciÃ³n Funcional

### 3.1 PropÃ³sito

Verificar que el diseÃ±o funciona **lÃ³gicamente** correcto, sin considerar retardos.

### 3.2 Estructura de un Testbench

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity tb_dut is
    -- Entidad vacÃ­a para testbench
end entity;

architecture sim of tb_dut is
    -- SeÃ±ales de prueba
    signal clk : std_logic := '0';
    signal reset : std_logic := '1';
    signal input : std_logic := '0';
    signal output : std_logic;
    
    -- Constantes
    constant CLK_PERIOD : time := 10 ns;
begin
    -- Instancia del DUT (Design Under Test)
    DUT: entity work.my_design
        port map (
            clk => clk,
            reset => reset,
            input => input,
            output => output
        );
    
    -- Generador de reloj
    clk <= not clk after CLK_PERIOD / 2;
    
    -- Proceso de estÃ­mulos
    STIM: process
    begin
        -- Reset inicial
        reset <= '1';
        wait for 20 ns;
        reset <= '0';
        
        -- Caso de prueba 1
        input <= '1';
        wait for 10 ns;
        assert output = '1' report "Error: output debe ser 1" severity error;
        
        -- Caso de prueba 2
        input <= '0';
        wait for 10 ns;
        assert output = '0' report "Error: output debe ser 0" severity error;
        
        -- Fin de simulaciÃ³n
        report "SimulaciÃ³n completada exitosamente";
        wait;  -- Detener el proceso
    end process;
end architecture;
```

---

## 4. Generadores de EstÃ­mulos

### 4.1 Reloj

```vhdl
constant CLK_PERIOD : time := 10 ns;

-- OpciÃ³n 1: AsignaciÃ³n concurrente
clk <= not clk after CLK_PERIOD / 2;

-- OpciÃ³n 2: Proceso dedicado
CLK_GEN: process
begin
    clk <= '0';
    wait for CLK_PERIOD / 2;
    clk <= '1';
    wait for CLK_PERIOD / 2;
end process;
```

### 4.2 Reset

```vhdl
RESET_GEN: process
begin
    reset <= '1';
    wait for 100 ns;
    reset <= '0';
    wait;  -- Proceso termina aquÃ­
end process;
```

### 4.3 Datos de Prueba

```vhdl
-- Secuencia de datos
STIM: process
begin
    data <= x"00";
    wait for 10 ns;
    data <= x"55";
    wait for 10 ns;
    data <= x"AA";
    wait for 10 ns;
    data <= x"FF";
    wait;
end process;

-- Datos desde archivo
process
    file test_file : text open read_mode is "test_vectors.txt";
    variable line_buf : line;
    variable data_val : std_logic_vector(7 downto 0);
begin
    while not endfile(test_file) loop
        readline(test_file, line_buf);
        read(line_buf, data_val);
        data <= data_val;
        wait for 10 ns;
    end loop;
    wait;
end process;
```

---

## 5. VerificaciÃ³n: Assert

### 5.1 Sintaxis

```vhdl
assert condiciÃ³n
    report "mensaje"
    severity nivel;
```

**Niveles de severidad:**
- `note` - Informativo
- `warning` - Advertencia
- `error` - Error (continÃºa)
- `failure` - Fallo (puede detener)

### 5.2 Ejemplos

```vhdl
-- Verificar resultado
assert output = expected
    report "Salida incorrecta: esperado=" & 
           std_logic'image(expected) & 
           " obtenido=" & 
           std_logic'image(output)
    severity error;

-- Verificar timing
assert (now - last_edge) >= SETUP_TIME
    report "ViolaciÃ³n de setup time"
    severity error;

-- Verificar rango
assert unsigned(data) < 256
    report "Datos fuera de rango"
    severity failure;
```

---

## 6. SimulaciÃ³n Temporal (Post-SÃ­ntesis)

### 6.1 PropÃ³sito

Verificar que el diseÃ±o funciona con **retardos reales** despuÃ©s de place & route.

### 6.2 Modelos de Retardo

```vhdl
-- Retardo inercial (por defecto)
y <= a and b after 5 ns;  -- Pulsos < 5ns se filtran

-- Retardo de transporte
y <= transport a and b after 5 ns;  -- Todos los pulsos pasan
```

### 6.3 SDF Back-annotation

El archivo SDF (Standard Delay Format) contiene retardos reales:

```vhdl
-- En testbench para simulaciÃ³n post-layout
library work;
use work.my_design_post_route;  -- Netlist con timing

-- Cargar SDF
-- (varÃ­a segÃºn herramienta de simulaciÃ³n)
```

---

## 7. Cobertura de CÃ³digo

### 7.1 Tipos de Cobertura

| Tipo | DescripciÃ³n |
|------|-------------|
| Statement | Â¿Se ejecutÃ³ cada lÃ­nea? |
| Branch | Â¿Se evaluÃ³ cada rama if/case? |
| Condition | Â¿Se probaron todas las combinaciones? |
| FSM | Â¿Se visitaron todos los estados/transiciones? |
| Toggle | Â¿Cambiaron todas las seÃ±ales 0â†’1 y 1â†’0? |

### 7.2 VerificaciÃ³n de Estados FSM

```vhdl
-- Verificar transiciÃ³n de estados
process(clk)
begin
    if rising_edge(clk) then
        case current_state is
            when IDLE =>
                assert next_state = IDLE or next_state = RUN
                    report "TransiciÃ³n ilegal desde IDLE"
                    severity error;
            when RUN =>
                -- ...
        end case;
    end if;
end process;
```

---

## 8. Buenas PrÃ¡cticas de Testbench

### 8.1 Estructura Recomendada

```vhdl
architecture tb of testbench is
    -- 1. Constantes
    constant CLK_PERIOD : time := 10 ns;
    
    -- 2. SeÃ±ales
    signal clk, reset : std_logic;
    
    -- 3. Procedimientos de utilidad
    procedure wait_cycles(n : integer) is
    begin
        for i in 1 to n loop
            wait until rising_edge(clk);
        end loop;
    end procedure;
    
begin
    -- 4. InstanciaciÃ³n DUT
    
    -- 5. Generadores (clk, reset)
    
    -- 6. Proceso de estÃ­mulos
    
    -- 7. Proceso de verificaciÃ³n (checker)
end architecture;
```

### 8.2 Separar EstÃ­mulos y VerificaciÃ³n

```vhdl
-- Proceso de estÃ­mulos
STIMULUS: process
begin
    -- Generar entradas
    data_in <= x"A5";
    start <= '1';
    wait for CLK_PERIOD;
    start <= '0';
    wait for 10 * CLK_PERIOD;
    -- ...
end process;

-- Proceso de verificaciÃ³n
CHECKER: process
begin
    wait until done = '1';
    assert data_out = EXPECTED_RESULT
        report "Resultado incorrecto"
        severity error;
end process;
```

---

## 9. Herramientas

### 9.1 Simuladores

| Herramienta | Tipo | Notas |
|-------------|------|-------|
| ModelSim | Comercial | Industria estÃ¡ndar |
| GHDL | Open Source | Solo VHDL |
| Vivado Simulator | Comercial | Integrado Xilinx |
| QuestaSim | Comercial | VerificaciÃ³n avanzada |

### 9.2 Sintetizadores

| Herramienta | Vendedor | Target |
|-------------|----------|--------|
| Vivado | Xilinx | FPGA Xilinx |
| Quartus Prime | Intel | FPGA Intel/Altera |
| Synplify | Synopsys | MÃºltiples |
| Design Compiler | Synopsys | ASIC |

---

## 10. Warnings Comunes de SÃ­ntesis

| Warning | Significado | AcciÃ³n |
|---------|-------------|--------|
| Latch inferred | Latch no intencional | Agregar else/default |
| Multi-driven net | MÃºltiples drivers | Revisar arquitectura |
| Unused signal | SeÃ±al sin uso | Eliminar o verificar |
| Combinational loop | RetroalimentaciÃ³n | Corregir diseÃ±o |
| Clock not on dedicated | Reloj en pin normal | Usar pin de reloj |

---

## Referencias

- IEEE Std 1076-2008 (VHDL)
- Xilinx UG901 - Vivado Design Suite User Guide: Synthesis
- Intel Quartus Prime Handbook
- Ashenden, P.J. (2008). *The Designer's Guide to VHDL*

---

<!-- IA_CONTEXT
NIVEL: Intermedio (2/3)
PREREQUISITOS: 02-01 a 02-06
CONEXIONES: Cierra el ciclo de diseÃ±o VHDL
ERRORES_COMUNES: CÃ³digo no sintetizable, testbench incompleto, ignorar warnings
-->
