Src: const _zero_4 0
Src: :_loop_1
Src: const _res_0 0
Src: beq _res_0 _zero_4 _endLbl_2
Src: const _whileOut_3 1
Src: beq _zero_4 _zero_4 _loop_1
Src: :_endLbl_2
Src: const _res_0 17
Src: halt _res_0
Exec 0:const _zero_4 0, {}
Exec 1:const _res_0 0, { _zero_4:0}
Exec 2:, { _res_0:0 _zero_4:0}
getReg(_res_0)
getReg(_zero_4)
Exec 5:const _res_0 17, { _res_0:0 _zero_4:0}
Exec 6:, { _res_0:17 _zero_4:0}
getReg(_res_0)
