# 計算機システム設計論用Verilogファイルリポジトリ  
---  

* t.v  
第１回で作ったコード  

* ex1/  
第2回で作ったコード群  
* ex2/  
第3回で作ったコード群。加算器。
* ex3/  
第4回で作ったコード群。カウンタ。
* ex4/  
第5回で作ったコード。One Hot State Machine   
bending_machine.vについて、tenがHIになるとstateが1になり、nstateが即2になる理由がわからん。  
* ex5/  
第6回で作たコード。verilog!!!.txtのバイナリデータを変数へ格納して出力。  
* ex6/  
第7回で作ったコード。ex4/のbending_machine.vを改良して回路合成後の遅延付き出力をシミュレーションした。  
benging_machine1.vはラッチが生成されるためよろしくない。
* ex7/  
第8回で作ったコード。レジスタファイル、ALU、プログラムカウンタ、インストラクションメモリ、デコーダ(top.v)からなる。  
* ex8/mydec/  
第9回。ex7の強化版。直値代入、dmem等を追加。合成確認はしていない。  
