[Inputs]
CLK
[Outputs]
CLK_out
[BiDir]
[ATTRIBUTES]
VeriModel clk_div

