################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2023/06/16 19:52:24)
# requested at line 3 in /home/phil/projects/HDL-Projects/Walter/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

src/Display/DisplayGenerator.vs
src/Display/StandardOutput.vs
src/Display/TextRenderer.vs
src/Display/TextStream.vs
src/Display/top_square.vs
src/Fetcher.vs
src/Memory/BRAM.vs
src/Memory/DualPortBRAM.vs
src/Memory/ROM.vs

