Classic Timing Analyzer report for barrel
Thu Nov 12 13:05:16 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                              ;
+------------------------------+-------+---------------+----------------------------------+------------------+------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From             ; To               ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------+------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.799 ns                         ; data_in[2]       ; data_out[6]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.425 ns                        ; data_out[2]~reg0 ; data_out[2]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.538 ns                        ; reset            ; data_out[4]~reg0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 273.82 MHz ( period = 3.652 ns ) ; data_out[3]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                  ;                  ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------+------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                       ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From             ; To               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 273.82 MHz ( period = 3.652 ns )               ; data_out[3]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.413 ns                ;
; N/A   ; 277.09 MHz ( period = 3.609 ns )               ; data_out[5]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.369 ns                ;
; N/A   ; 277.16 MHz ( period = 3.608 ns )               ; data_out[7]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.370 ns                ;
; N/A   ; 284.98 MHz ( period = 3.509 ns )               ; data_out[0]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.271 ns                ;
; N/A   ; 289.02 MHz ( period = 3.460 ns )               ; data_out[6]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.221 ns                ;
; N/A   ; 292.48 MHz ( period = 3.419 ns )               ; data_out[7]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A   ; 292.83 MHz ( period = 3.415 ns )               ; data_out[7]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.176 ns                ;
; N/A   ; 293.34 MHz ( period = 3.409 ns )               ; data_out[7]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A   ; 294.03 MHz ( period = 3.401 ns )               ; data_out[3]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.162 ns                ;
; N/A   ; 301.20 MHz ( period = 3.320 ns )               ; data_out[0]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A   ; 302.11 MHz ( period = 3.310 ns )               ; data_out[0]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.072 ns                ;
; N/A   ; 305.44 MHz ( period = 3.274 ns )               ; data_out[2]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.035 ns                ;
; N/A   ; 306.94 MHz ( period = 3.258 ns )               ; data_out[6]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A   ; 313.68 MHz ( period = 3.188 ns )               ; data_out[7]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.949 ns                ;
; N/A   ; 313.87 MHz ( period = 3.186 ns )               ; data_out[5]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A   ; 314.17 MHz ( period = 3.183 ns )               ; data_out[1]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.943 ns                ;
; N/A   ; 314.47 MHz ( period = 3.180 ns )               ; data_out[1]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.940 ns                ;
; N/A   ; 314.76 MHz ( period = 3.177 ns )               ; data_out[3]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A   ; 318.78 MHz ( period = 3.137 ns )               ; data_out[2]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.898 ns                ;
; N/A   ; 319.59 MHz ( period = 3.129 ns )               ; data_out[2]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A   ; 323.10 MHz ( period = 3.095 ns )               ; data_out[5]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A   ; 325.73 MHz ( period = 3.070 ns )               ; data_out[5]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A   ; 326.69 MHz ( period = 3.061 ns )               ; data_out[4]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.822 ns                ;
; N/A   ; 326.90 MHz ( period = 3.059 ns )               ; data_out[1]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.819 ns                ;
; N/A   ; 327.76 MHz ( period = 3.051 ns )               ; data_out[1]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.812 ns                ;
; N/A   ; 328.30 MHz ( period = 3.046 ns )               ; data_out[3]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.808 ns                ;
; N/A   ; 329.27 MHz ( period = 3.037 ns )               ; data_out[6]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.799 ns                ;
; N/A   ; 329.92 MHz ( period = 3.031 ns )               ; data_out[6]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A   ; 330.03 MHz ( period = 3.030 ns )               ; data_out[2]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A   ; 330.80 MHz ( period = 3.023 ns )               ; data_out[2]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.784 ns                ;
; N/A   ; 334.34 MHz ( period = 2.991 ns )               ; data_out[5]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.751 ns                ;
; N/A   ; 334.78 MHz ( period = 2.987 ns )               ; data_out[5]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.748 ns                ;
; N/A   ; 338.75 MHz ( period = 2.952 ns )               ; data_out[1]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.713 ns                ;
; N/A   ; 339.33 MHz ( period = 2.947 ns )               ; data_out[3]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.709 ns                ;
; N/A   ; 341.30 MHz ( period = 2.930 ns )               ; data_out[4]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.692 ns                ;
; N/A   ; 344.95 MHz ( period = 2.899 ns )               ; data_out[0]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.660 ns                ;
; N/A   ; 345.30 MHz ( period = 2.896 ns )               ; data_out[0]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.657 ns                ;
; N/A   ; 351.86 MHz ( period = 2.842 ns )               ; data_out[6]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.603 ns                ;
; N/A   ; 352.36 MHz ( period = 2.838 ns )               ; data_out[6]~reg0 ; data_out[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.600 ns                ;
; N/A   ; 353.23 MHz ( period = 2.831 ns )               ; data_out[4]~reg0 ; data_out[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.593 ns                ;
; N/A   ; 359.07 MHz ( period = 2.785 ns )               ; data_out[3]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.546 ns                ;
; N/A   ; 359.71 MHz ( period = 2.780 ns )               ; data_out[3]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.541 ns                ;
; N/A   ; 368.46 MHz ( period = 2.714 ns )               ; data_out[4]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.475 ns                ;
; N/A   ; 371.89 MHz ( period = 2.689 ns )               ; data_out[4]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.450 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[7]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.340 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[7]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.333 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[7]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.329 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[1]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.324 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[1]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.323 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[3]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.320 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[0]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.241 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[4]~reg0 ; data_out[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.204 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[6]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.176 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[6]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.172 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[2]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.168 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[2]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.163 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[2]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.058 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[0]~reg0 ; data_out[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.041 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[0]~reg0 ; data_out[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.040 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[5]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.987 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[5]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.983 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[1]~reg0 ; data_out[7]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.979 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[4]~reg0 ; data_out[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.607 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; data_out[4]~reg0 ; data_out[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.603 ns                ;
+-------+------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------+
; tsu                                                                          ;
+-------+--------------+------------+------------+------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To               ; To Clock ;
+-------+--------------+------------+------------+------------------+----------+
; N/A   ; None         ; 6.799 ns   ; data_in[2] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 6.548 ns   ; data_in[2] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.547 ns   ; sel[0]     ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 6.434 ns   ; sel[0]     ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 6.300 ns   ; Load       ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 6.296 ns   ; sel[0]     ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.284 ns   ; Load       ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 6.249 ns   ; sel[0]     ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.247 ns   ; Load       ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 6.203 ns   ; Load       ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.195 ns   ; Load       ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.152 ns   ; data_in[2] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.144 ns   ; data_in[2] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.116 ns   ; sel[0]     ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 6.108 ns   ; sel[0]     ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.066 ns   ; sel[0]     ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.057 ns   ; Load       ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 6.049 ns   ; Load       ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 6.045 ns   ; data_in[2] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.932 ns   ; data_in[2] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.927 ns   ; data_in[2] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.883 ns   ; sel[0]     ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.830 ns   ; Load       ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.808 ns   ; data_in[3] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.777 ns   ; data_in[5] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.748 ns   ; data_in[0] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.559 ns   ; data_in[0] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.557 ns   ; data_in[3] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.549 ns   ; data_in[0] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.543 ns   ; data_in[6] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.501 ns   ; data_in[4] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.500 ns   ; data_in[4] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.475 ns   ; data_in[4] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.433 ns   ; data_in[6] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.428 ns   ; data_in[3] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.424 ns   ; data_in[7] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.370 ns   ; data_in[4] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.354 ns   ; data_in[5] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.316 ns   ; data_in[6] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.312 ns   ; data_in[2] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 5.297 ns   ; data_in[3] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.271 ns   ; data_in[4] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.255 ns   ; data_in[1] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.247 ns   ; data_in[7] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.247 ns   ; data_in[1] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.235 ns   ; data_in[7] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.225 ns   ; data_in[7] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.198 ns   ; data_in[3] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.159 ns   ; data_in[5] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.155 ns   ; data_in[5] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 5.148 ns   ; data_in[1] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 5.105 ns   ; sel[1]     ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.102 ns   ; sel[1]     ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 5.070 ns   ; sel[1]     ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.020 ns   ; data_in[7] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 5.010 ns   ; data_in[6] ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.941 ns   ; data_in[5] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.941 ns   ; data_in[3] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 4.936 ns   ; data_in[3] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.921 ns   ; sel[1]     ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.916 ns   ; data_in[5] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 4.883 ns   ; data_in[4] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.879 ns   ; sel[1]     ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.849 ns   ; sel[1]     ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.815 ns   ; data_in[6] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.811 ns   ; data_in[6] ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.810 ns   ; data_in[3] ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.722 ns   ; sel[1]     ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.719 ns   ; data_in[0] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.700 ns   ; data_in[6] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.696 ns   ; data_in[6] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.632 ns   ; data_in[4] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.628 ns   ; data_in[4] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.615 ns   ; data_in[0] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.612 ns   ; data_in[0] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.586 ns   ; data_in[1] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.583 ns   ; data_in[1] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.421 ns   ; sel[1]     ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.415 ns   ; data_in[1] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.404 ns   ; data_in[7] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.400 ns   ; data_in[7] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.395 ns   ; data_in[7] ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.174 ns   ; sel[2]     ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.174 ns   ; sel[2]     ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.073 ns   ; data_in[5] ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.069 ns   ; data_in[5] ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.024 ns   ; reset      ; data_out[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.024 ns   ; reset      ; data_out[5]~reg0 ; clk      ;
; N/A   ; None         ; 3.996 ns   ; data_in[0] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 3.995 ns   ; data_in[0] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.978 ns   ; sel[2]     ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 3.978 ns   ; sel[2]     ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 3.978 ns   ; sel[2]     ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 3.978 ns   ; sel[2]     ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 3.978 ns   ; sel[2]     ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.978 ns   ; sel[2]     ; data_out[4]~reg0 ; clk      ;
; N/A   ; None         ; 3.967 ns   ; data_in[1] ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 3.966 ns   ; data_in[1] ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.786 ns   ; reset      ; data_out[0]~reg0 ; clk      ;
; N/A   ; None         ; 3.786 ns   ; reset      ; data_out[3]~reg0 ; clk      ;
; N/A   ; None         ; 3.786 ns   ; reset      ; data_out[2]~reg0 ; clk      ;
; N/A   ; None         ; 3.786 ns   ; reset      ; data_out[7]~reg0 ; clk      ;
; N/A   ; None         ; 3.786 ns   ; reset      ; data_out[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.786 ns   ; reset      ; data_out[4]~reg0 ; clk      ;
+-------+--------------+------------+------------+------------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From             ; To          ; From Clock ;
+-------+--------------+------------+------------------+-------------+------------+
; N/A   ; None         ; 10.425 ns  ; data_out[2]~reg0 ; data_out[2] ; clk        ;
; N/A   ; None         ; 7.536 ns   ; data_out[5]~reg0 ; data_out[5] ; clk        ;
; N/A   ; None         ; 7.466 ns   ; data_out[0]~reg0 ; data_out[0] ; clk        ;
; N/A   ; None         ; 7.127 ns   ; data_out[7]~reg0 ; data_out[7] ; clk        ;
; N/A   ; None         ; 6.900 ns   ; data_out[6]~reg0 ; data_out[6] ; clk        ;
; N/A   ; None         ; 6.812 ns   ; data_out[1]~reg0 ; data_out[1] ; clk        ;
; N/A   ; None         ; 6.777 ns   ; data_out[4]~reg0 ; data_out[4] ; clk        ;
; N/A   ; None         ; 6.549 ns   ; data_out[3]~reg0 ; data_out[3] ; clk        ;
+-------+--------------+------------+------------------+-------------+------------+


+------------------------------------------------------------------------------------+
; th                                                                                 ;
+---------------+-------------+-----------+------------+------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To               ; To Clock ;
+---------------+-------------+-----------+------------+------------------+----------+
; N/A           ; None        ; -3.538 ns ; reset      ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.538 ns ; reset      ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -3.538 ns ; reset      ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.538 ns ; reset      ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -3.538 ns ; reset      ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.538 ns ; reset      ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -3.555 ns ; sel[1]     ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -3.718 ns ; data_in[1] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.719 ns ; data_in[1] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.730 ns ; sel[2]     ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.730 ns ; sel[2]     ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -3.730 ns ; sel[2]     ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.730 ns ; sel[2]     ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -3.730 ns ; sel[2]     ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.730 ns ; sel[2]     ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -3.747 ns ; data_in[0] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.748 ns ; data_in[0] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.776 ns ; reset      ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.776 ns ; reset      ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -3.821 ns ; data_in[5] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.825 ns ; data_in[5] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -3.926 ns ; sel[2]     ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.926 ns ; sel[2]     ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -3.981 ns ; sel[1]     ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.982 ns ; sel[1]     ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -3.985 ns ; sel[1]     ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.011 ns ; sel[1]     ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.015 ns ; sel[1]     ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.145 ns ; Load       ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.147 ns ; data_in[7] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.149 ns ; Load       ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.151 ns ; Load       ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.152 ns ; data_in[7] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.152 ns ; Load       ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.156 ns ; data_in[7] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.167 ns ; data_in[1] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.218 ns ; sel[1]     ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.317 ns ; sel[1]     ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.335 ns ; data_in[1] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.338 ns ; data_in[1] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.364 ns ; data_in[0] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.367 ns ; data_in[0] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.380 ns ; data_in[4] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.384 ns ; data_in[4] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.399 ns ; Load       ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.448 ns ; data_in[6] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.452 ns ; data_in[6] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.471 ns ; data_in[0] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.487 ns ; Load       ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.562 ns ; data_in[3] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.563 ns ; data_in[6] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.567 ns ; data_in[6] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.635 ns ; data_in[4] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.668 ns ; data_in[5] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.688 ns ; data_in[3] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.693 ns ; data_in[5] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.693 ns ; data_in[3] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.762 ns ; data_in[6] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.772 ns ; data_in[7] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.787 ns ; Load       ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.876 ns ; sel[0]     ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.880 ns ; sel[0]     ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.886 ns ; Load       ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.900 ns ; data_in[1] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.907 ns ; data_in[5] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.911 ns ; data_in[5] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.950 ns ; data_in[3] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.971 ns ; sel[0]     ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.972 ns ; sel[0]     ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.977 ns ; data_in[7] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.987 ns ; data_in[7] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.999 ns ; data_in[7] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.999 ns ; data_in[1] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.007 ns ; data_in[1] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.016 ns ; sel[0]     ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.019 ns ; sel[0]     ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.023 ns ; data_in[4] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.049 ns ; data_in[3] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.064 ns ; data_in[2] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.068 ns ; data_in[6] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.106 ns ; data_in[5] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.122 ns ; data_in[4] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.176 ns ; data_in[7] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.180 ns ; data_in[3] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.185 ns ; data_in[6] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.227 ns ; data_in[4] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.252 ns ; data_in[4] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.253 ns ; data_in[4] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.295 ns ; data_in[6] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.301 ns ; data_in[0] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.309 ns ; data_in[3] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.311 ns ; data_in[0] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.407 ns ; sel[0]     ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.500 ns ; data_in[0] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.506 ns ; sel[0]     ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.529 ns ; data_in[5] ; data_out[7]~reg0 ; clk      ;
; N/A           ; None        ; -5.560 ns ; data_in[3] ; data_out[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.679 ns ; data_in[2] ; data_out[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.684 ns ; data_in[2] ; data_out[0]~reg0 ; clk      ;
; N/A           ; None        ; -5.797 ns ; data_in[2] ; data_out[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.896 ns ; data_in[2] ; data_out[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.904 ns ; data_in[2] ; data_out[3]~reg0 ; clk      ;
; N/A           ; None        ; -6.300 ns ; data_in[2] ; data_out[4]~reg0 ; clk      ;
; N/A           ; None        ; -6.551 ns ; data_in[2] ; data_out[6]~reg0 ; clk      ;
+---------------+-------------+-----------+------------+------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Nov 12 13:05:16 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off barrel -c barrel --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 273.82 MHz between source register "data_out[3]~reg0" and destination register "data_out[6]~reg0" (period= 3.652 ns)
    Info: + Longest register to register delay is 3.413 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y21_N5; Fanout = 3; REG Node = 'data_out[3]~reg0'
        Info: 2: + IC(0.606 ns) + CELL(0.322 ns) = 0.928 ns; Loc. = LCCOMB_X1_Y21_N16; Fanout = 1; COMB Node = 'Mux7~2'
        Info: 3: + IC(0.513 ns) + CELL(0.178 ns) = 1.619 ns; Loc. = LCCOMB_X1_Y21_N26; Fanout = 2; COMB Node = 'Mux7~3'
        Info: 4: + IC(0.310 ns) + CELL(0.516 ns) = 2.445 ns; Loc. = LCCOMB_X1_Y21_N18; Fanout = 2; COMB Node = 'data_out[2]~2'
        Info: 5: + IC(0.555 ns) + CELL(0.413 ns) = 3.413 ns; Loc. = LCFF_X1_Y21_N9; Fanout = 3; REG Node = 'data_out[6]~reg0'
        Info: Total cell delay = 1.429 ns ( 41.87 % )
        Info: Total interconnect delay = 1.984 ns ( 58.13 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.844 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.978 ns) + CELL(0.602 ns) = 2.844 ns; Loc. = LCFF_X1_Y21_N9; Fanout = 3; REG Node = 'data_out[6]~reg0'
            Info: Total cell delay = 1.628 ns ( 57.24 % )
            Info: Total interconnect delay = 1.216 ns ( 42.76 % )
        Info: - Longest clock path from clock "clk" to source register is 2.844 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.978 ns) + CELL(0.602 ns) = 2.844 ns; Loc. = LCFF_X1_Y21_N5; Fanout = 3; REG Node = 'data_out[3]~reg0'
            Info: Total cell delay = 1.628 ns ( 57.24 % )
            Info: Total interconnect delay = 1.216 ns ( 42.76 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Micro setup delay of destination is -0.038 ns
Info: tsu for register "data_out[6]~reg0" (data pin = "data_in[2]", clock pin = "clk") is 6.799 ns
    Info: + Longest pin to register delay is 9.681 ns
        Info: 1: + IC(0.000 ns) + CELL(0.873 ns) = 0.873 ns; Loc. = PIN_AB4; Fanout = 2; PIN Node = 'data_in[2]'
        Info: 2: + IC(6.470 ns) + CELL(0.544 ns) = 7.887 ns; Loc. = LCCOMB_X1_Y21_N26; Fanout = 2; COMB Node = 'Mux7~3'
        Info: 3: + IC(0.310 ns) + CELL(0.516 ns) = 8.713 ns; Loc. = LCCOMB_X1_Y21_N18; Fanout = 2; COMB Node = 'data_out[2]~2'
        Info: 4: + IC(0.555 ns) + CELL(0.413 ns) = 9.681 ns; Loc. = LCFF_X1_Y21_N9; Fanout = 3; REG Node = 'data_out[6]~reg0'
        Info: Total cell delay = 2.346 ns ( 24.23 % )
        Info: Total interconnect delay = 7.335 ns ( 75.77 % )
    Info: + Micro setup delay of destination is -0.038 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.844 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.978 ns) + CELL(0.602 ns) = 2.844 ns; Loc. = LCFF_X1_Y21_N9; Fanout = 3; REG Node = 'data_out[6]~reg0'
        Info: Total cell delay = 1.628 ns ( 57.24 % )
        Info: Total interconnect delay = 1.216 ns ( 42.76 % )
Info: tco from clock "clk" to destination pin "data_out[2]" through register "data_out[2]~reg0" is 10.425 ns
    Info: + Longest clock path from clock "clk" to source register is 2.844 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.978 ns) + CELL(0.602 ns) = 2.844 ns; Loc. = LCFF_X1_Y21_N19; Fanout = 3; REG Node = 'data_out[2]~reg0'
        Info: Total cell delay = 1.628 ns ( 57.24 % )
        Info: Total interconnect delay = 1.216 ns ( 42.76 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 7.304 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y21_N19; Fanout = 3; REG Node = 'data_out[2]~reg0'
        Info: 2: + IC(4.484 ns) + CELL(2.820 ns) = 7.304 ns; Loc. = PIN_H18; Fanout = 0; PIN Node = 'data_out[2]'
        Info: Total cell delay = 2.820 ns ( 38.61 % )
        Info: Total interconnect delay = 4.484 ns ( 61.39 % )
Info: th for register "data_out[0]~reg0" (data pin = "reset", clock pin = "clk") is -3.538 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.844 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.978 ns) + CELL(0.602 ns) = 2.844 ns; Loc. = LCFF_X1_Y21_N25; Fanout = 3; REG Node = 'data_out[0]~reg0'
        Info: Total cell delay = 1.628 ns ( 57.24 % )
        Info: Total interconnect delay = 1.216 ns ( 42.76 % )
    Info: + Micro hold delay of destination is 0.286 ns
    Info: - Shortest pin to register delay is 6.668 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_D2; Fanout = 8; PIN Node = 'reset'
        Info: 2: + IC(5.204 ns) + CELL(0.580 ns) = 6.668 ns; Loc. = LCFF_X1_Y21_N25; Fanout = 3; REG Node = 'data_out[0]~reg0'
        Info: Total cell delay = 1.464 ns ( 21.96 % )
        Info: Total interconnect delay = 5.204 ns ( 78.04 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 160 megabytes
    Info: Processing ended: Thu Nov 12 13:05:16 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


