TimeQuest Timing Analyzer report for ulexite_test
Fri Aug 02 04:57:38 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 34. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 35. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 37. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 53. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 54. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 56. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Slow Corner Signal Integrity Metrics
 74. Fast Corner Signal Integrity Metrics
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ulexite_test                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; ulexite_test.sdc ; OK     ; Fri Aug 02 04:57:37 2013 ;
+------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------------+----------------------------------------------------------+
; CLOCK_50                                             ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                        ; { CLOCK_50 }                                             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 177.058 ; 5.65 MHz  ; 0.000 ; 88.529 ; 50.00      ; 301       ; 34          ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 111.176 ; 8.99 MHz  ; 0.000 ; 55.588 ; 50.00      ; 189       ; 34          ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 123.69 MHz ; 123.69 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 165.98 MHz ; 165.98 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 202.96 MHz ; 202.96 MHz      ; CLOCK_50                                             ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                            ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; CLOCK_50                                             ; 15.073  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 103.091 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 171.033 ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; CLOCK_50                                             ; 0.358 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.359 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; 9.581  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 55.343 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 88.184 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.073 ; pwmref_reg[3]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.100     ; 4.747      ;
; 15.240 ; pwmref_reg[5]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.096     ; 4.584      ;
; 15.434 ; pwmcount[3]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.383      ;
; 15.621 ; pwmcount[6]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.196      ;
; 15.622 ; pwmcount[7]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.195      ;
; 15.699 ; pwmref_reg[0]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.100     ; 4.121      ;
; 15.703 ; pwmcount[4]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.114      ;
; 15.732 ; pwmcount[2]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.085      ;
; 15.732 ; pwmref_reg[7]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.085      ;
; 15.779 ; pwmref_reg[2]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.038      ;
; 15.816 ; pwmcount[1]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 4.001      ;
; 15.875 ; pwmcount[5]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 3.942      ;
; 15.885 ; pwmcount[0]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 3.932      ;
; 15.915 ; pwmref_reg[6]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 3.902      ;
; 16.012 ; pwmref_reg[4]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 3.805      ;
; 16.152 ; pwmref_reg[1]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 3.665      ;
; 16.768 ; pwmout_reg~_Duplicate_1 ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.103     ; 3.049      ;
; 17.597 ; pwmref_reg[3]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.059     ; 2.359      ;
; 17.786 ; pwmref_reg[5]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 2.174      ;
; 17.958 ; pwmcount[3]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.995      ;
; 18.145 ; pwmcount[6]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.808      ;
; 18.150 ; pwmcount[7]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.803      ;
; 18.204 ; pwmcount[2]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.749      ;
; 18.232 ; pwmcount[4]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.721      ;
; 18.247 ; pwmref_reg[0]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.059     ; 1.709      ;
; 18.256 ; pwmcount[2]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.697      ;
; 18.256 ; pwmref_reg[7]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.697      ;
; 18.279 ; pwmcount[1]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.674      ;
; 18.281 ; pwmcount[0]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.672      ;
; 18.303 ; pwmref_reg[2]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.650      ;
; 18.305 ; pwmcount[4]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.648      ;
; 18.320 ; pwmcount[2]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.633      ;
; 18.324 ; pwmcount[0]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.629      ;
; 18.326 ; pwmcount[1]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.627      ;
; 18.326 ; pwmcount[2]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.627      ;
; 18.364 ; pwmcount[1]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.589      ;
; 18.395 ; pwmcount[1]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.558      ;
; 18.397 ; pwmcount[3]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.556      ;
; 18.397 ; pwmcount[0]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.556      ;
; 18.421 ; pwmcount[4]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.532      ;
; 18.423 ; pwmcount[5]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.530      ;
; 18.427 ; pwmcount[4]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.526      ;
; 18.429 ; pwmcount[6]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.524      ;
; 18.433 ; pwmcount[0]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.520      ;
; 18.436 ; pwmcount[2]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.517      ;
; 18.439 ; pwmref_reg[6]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.514      ;
; 18.439 ; pwmcount[3]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.514      ;
; 18.440 ; pwmcount[0]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.513      ;
; 18.442 ; pwmcount[1]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.511      ;
; 18.442 ; pwmcount[2]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.511      ;
; 18.511 ; pwmcount[1]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.442      ;
; 18.512 ; pwmcount[5]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.441      ;
; 18.513 ; pwmcount[3]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.440      ;
; 18.513 ; pwmcount[0]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.440      ;
; 18.536 ; pwmref_reg[4]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.417      ;
; 18.555 ; pwmcount[5]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.398      ;
; 18.555 ; pwmcount[3]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.398      ;
; 18.556 ; pwmcount[0]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.397      ;
; 18.558 ; pwmcount[1]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.395      ;
; 18.676 ; pwmref_reg[1]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.277      ;
; 18.941 ; pwmcount[1]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.012      ;
; 18.944 ; pwmcount[5]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.009      ;
; 18.945 ; pwmcount[3]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.008      ;
; 18.945 ; pwmcount[0]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.008      ;
; 18.952 ; pwmcount[7]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 1.001      ;
; 18.957 ; pwmcount[4]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.996      ;
; 18.965 ; pwmcount[6]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.988      ;
; 18.971 ; pwmcount[2]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.982      ;
; 19.294 ; pwmcount[0]             ; pwmcount[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.659      ;
; 19.316 ; pwmout_reg~_Duplicate_1 ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.062     ; 0.637      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                 ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 103.091 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 8.036      ;
; 103.091 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 8.036      ;
; 103.091 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 8.036      ;
; 103.296 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.829      ;
; 103.296 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.829      ;
; 103.296 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.829      ;
; 103.311 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.814      ;
; 103.311 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.814      ;
; 103.311 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.814      ;
; 103.326 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 7.801      ;
; 103.326 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 7.801      ;
; 103.326 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 7.801      ;
; 103.346 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.779      ;
; 103.346 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.779      ;
; 103.346 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.779      ;
; 103.408 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.717      ;
; 103.408 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.717      ;
; 103.408 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.717      ;
; 103.536 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.589      ;
; 103.536 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.589      ;
; 103.536 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.589      ;
; 103.545 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.580      ;
; 103.545 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.580      ;
; 103.545 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.580      ;
; 103.661 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.464      ;
; 103.661 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.464      ;
; 103.661 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.464      ;
; 103.679 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.446      ;
; 103.679 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.446      ;
; 103.679 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.446      ;
; 103.700 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.425      ;
; 103.700 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.425      ;
; 103.700 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.425      ;
; 103.706 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.419      ;
; 103.706 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.419      ;
; 103.706 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 7.419      ;
; 104.033 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 7.089      ;
; 104.033 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 7.089      ;
; 104.033 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 7.089      ;
; 104.179 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.943      ;
; 104.179 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.943      ;
; 104.179 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.943      ;
; 104.182 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.940      ;
; 104.182 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.940      ;
; 104.182 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.940      ;
; 104.197 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.927      ;
; 104.197 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.927      ;
; 104.197 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.927      ;
; 104.202 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.920      ;
; 104.202 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.920      ;
; 104.202 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.920      ;
; 104.233 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.889      ;
; 104.233 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.889      ;
; 104.233 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.889      ;
; 104.315 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.807      ;
; 104.315 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.807      ;
; 104.315 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.807      ;
; 104.348 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.774      ;
; 104.348 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.774      ;
; 104.348 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.774      ;
; 104.361 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.763      ;
; 104.361 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.763      ;
; 104.361 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.763      ;
; 104.361 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.761      ;
; 104.361 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.761      ;
; 104.361 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.761      ;
; 104.366 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.758      ;
; 104.366 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.758      ;
; 104.366 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.758      ;
; 104.387 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.737      ;
; 104.387 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.737      ;
; 104.387 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.737      ;
; 104.393 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.729      ;
; 104.393 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.729      ;
; 104.393 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.729      ;
; 104.397 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.725      ;
; 104.397 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.725      ;
; 104.397 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.725      ;
; 104.398 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.070     ; 6.723      ;
; 104.398 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.070     ; 6.723      ;
; 104.398 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.070     ; 6.723      ;
; 104.446 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 6.681      ;
; 104.446 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 6.681      ;
; 104.446 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 6.681      ;
; 104.457 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.667      ;
; 104.457 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.667      ;
; 104.457 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.667      ;
; 104.477 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 6.650      ;
; 104.477 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 6.650      ;
; 104.477 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.064     ; 6.650      ;
; 104.489 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.633      ;
; 104.489 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.633      ;
; 104.489 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.633      ;
; 104.500 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_gout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 6.625      ;
; 104.500 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_gout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 6.625      ;
; 104.500 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_gout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.066     ; 6.625      ;
; 104.503 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.619      ;
; 104.503 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.619      ;
; 104.503 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.069     ; 6.619      ;
; 104.516 ; vga_syncgen:U0|areastate.LEFTBAND3 ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.067     ; 6.608      ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                    ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.033 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 5.670      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.671 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 5.019      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 171.798 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.905      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.013 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.191     ; 4.677      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.111 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.178     ; 4.592      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.150 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.554      ;
; 172.497 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.207      ;
; 172.497 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.207      ;
; 172.497 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.207      ;
; 172.497 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.177     ; 4.207      ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                          ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; pwmout_reg~_Duplicate_1 ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; pwmcount[0]             ; pwmcount[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.565 ; pwmcount[2]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.784      ;
; 0.569 ; pwmcount[6]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwmcount[7]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.571 ; pwmcount[3]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwmcount[5]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.579 ; pwmcount[0]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.798      ;
; 0.581 ; pwmcount[4]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.800      ;
; 0.581 ; pwmcount[1]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.800      ;
; 0.840 ; pwmcount[2]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.059      ;
; 0.843 ; pwmcount[6]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.062      ;
; 0.855 ; pwmcount[4]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.074      ;
; 0.855 ; pwmcount[1]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.074      ;
; 0.857 ; pwmcount[1]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.076      ;
; 0.857 ; pwmcount[0]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.076      ;
; 0.858 ; pwmcount[5]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.077      ;
; 0.858 ; pwmcount[3]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; pwmcount[0]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; pwmcount[5]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; pwmcount[3]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.079      ;
; 0.937 ; pwmref_reg[1]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.156      ;
; 0.950 ; pwmcount[2]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.169      ;
; 0.952 ; pwmcount[2]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.171      ;
; 0.965 ; pwmcount[2]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.184      ;
; 0.965 ; pwmcount[4]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.184      ;
; 0.966 ; pwmcount[0]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.185      ;
; 0.967 ; pwmcount[4]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.186      ;
; 0.967 ; pwmcount[1]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.186      ;
; 0.969 ; pwmcount[1]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.188      ;
; 0.969 ; pwmcount[0]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.188      ;
; 0.970 ; pwmcount[3]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; pwmcount[0]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; pwmcount[3]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.191      ;
; 0.974 ; pwmcount[6]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.193      ;
; 1.043 ; pwmref_reg[4]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.262      ;
; 1.062 ; pwmcount[2]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.281      ;
; 1.064 ; pwmcount[2]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.283      ;
; 1.068 ; pwmcount[3]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.287      ;
; 1.072 ; pwmcount[7]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.291      ;
; 1.073 ; pwmcount[5]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.292      ;
; 1.079 ; pwmcount[1]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.298      ;
; 1.081 ; pwmcount[1]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.300      ;
; 1.081 ; pwmcount[0]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.300      ;
; 1.083 ; pwmcount[0]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.302      ;
; 1.120 ; pwmref_reg[6]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.339      ;
; 1.145 ; pwmcount[1]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.364      ;
; 1.255 ; pwmref_reg[2]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.474      ;
; 1.266 ; pwmcount[4]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.485      ;
; 1.269 ; pwmref_reg[0]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.491      ;
; 1.291 ; pwmref_reg[7]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.510      ;
; 1.693 ; pwmref_reg[5]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.919      ;
; 1.823 ; pwmref_reg[3]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.065      ; 2.045      ;
; 2.727 ; pwmout_reg~_Duplicate_1 ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 2.882      ;
; 3.330 ; pwmref_reg[1]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.485      ;
; 3.345 ; pwmcount[2]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.500      ;
; 3.346 ; pwmcount[6]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.501      ;
; 3.355 ; pwmcount[0]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.510      ;
; 3.440 ; pwmcount[3]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.595      ;
; 3.441 ; pwmcount[7]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.596      ;
; 3.444 ; pwmref_reg[4]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.599      ;
; 3.474 ; pwmcount[5]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.629      ;
; 3.521 ; pwmref_reg[6]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.676      ;
; 3.546 ; pwmcount[1]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.701      ;
; 3.656 ; pwmref_reg[2]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.811      ;
; 3.667 ; pwmcount[4]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.822      ;
; 3.670 ; pwmref_reg[0]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 3.828      ;
; 3.692 ; pwmref_reg[7]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 3.847      ;
; 4.094 ; pwmref_reg[5]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 4.256      ;
; 4.224 ; pwmref_reg[3]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 4.382      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.358 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|sqrtoggle_reg                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[5]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[4]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.374 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; soundtest:U1|key_r_in_reg[1]                                 ; soundtest:U1|volume_r_reg[14]                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; soundtest:U1|key_r_in_reg[0]                                 ; soundtest:U1|key_r_in_reg[1]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; soundtest:U1|key_l_in_reg[0]                                 ; soundtest:U1|key_l_in_reg[1]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.595      ;
; 0.379 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|wavesqr_reg[14]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.598      ;
; 0.383 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|wavesqr_reg[15]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.602      ;
; 0.426 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[0]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.644      ;
; 0.428 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[6]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.646      ;
; 0.478 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.696      ;
; 0.479 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.697      ;
; 0.479 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.697      ;
; 0.480 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.698      ;
; 0.480 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.698      ;
; 0.481 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.699      ;
; 0.481 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.699      ;
; 0.481 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.699      ;
; 0.482 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.700      ;
; 0.518 ; soundtest:U1|wavesin_reg[1]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.736      ;
; 0.519 ; soundtest:U1|key_l_in_reg[1]                                 ; soundtest:U1|volume_l_reg[14]                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.737      ;
; 0.534 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[1]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.752      ;
; 0.538 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavesin_reg[0]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.756      ;
; 0.553 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.555 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.556 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.774      ;
; 0.557 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.559 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.563 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.782      ;
; 0.565 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.783      ;
; 0.565 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.783      ;
; 0.566 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.784      ;
; 0.567 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.785      ;
; 0.568 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.786      ;
; 0.568 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.786      ;
; 0.568 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.786      ;
; 0.568 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.786      ;
; 0.572 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.584 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.803      ;
; 0.595 ; soundtest:U1|wavecount[3]                                    ; soundtest:U1|wavecount[3]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.813      ;
; 0.597 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.816      ;
; 0.617 ; soundtest:U1|wavecount[0]                                    ; soundtest:U1|wavecount[0]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.835      ;
; 0.618 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavesin_reg[6]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.836      ;
; 0.620 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.838      ;
; 0.647 ; soundtest:U1|wavesin_reg[12]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.866      ;
; 0.652 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 0.989      ;
; 0.653 ; soundtest:U1|wavesin_reg[15]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.872      ;
; 0.656 ; soundtest:U1|wavesin_reg[2]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.875      ;
; 0.657 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[5]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.875      ;
; 0.659 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[1]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.877      ;
; 0.660 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[4]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.878      ;
; 0.677 ; soundtest:U1|wavesin_reg[3]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.896      ;
; 0.697 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; soundtest:U1|fs_old_reg                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.916      ;
; 0.704 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.922      ;
; 0.730 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.067      ;
; 0.731 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.950      ;
; 0.733 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.070      ;
; 0.736 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.073      ;
; 0.756 ; soundtest:U1|wavecount[2]                                    ; soundtest:U1|wavecount[2]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.974      ;
; 0.805 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.142      ;
; 0.814 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.035      ;
; 0.814 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.035      ;
; 0.815 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.036      ;
; 0.816 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.037      ;
; 0.816 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.037      ;
; 0.830 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.167      ;
; 0.833 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.170      ;
; 0.834 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.053      ;
; 0.835 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.172      ;
; 0.835 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.172      ;
; 0.838 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.175      ;
; 0.840 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.177      ;
; 0.843 ; soundtest:U1|wavesin_reg[9]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.069      ;
; 0.846 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.069      ;
; 0.860 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.197      ;
; 0.862 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.199      ;
; 0.862 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.081      ;
; 0.864 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.083      ;
; 0.870 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.091      ;
; 0.872 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.091      ;
; 0.874 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 1.211      ;
; 0.877 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.104      ;
; 0.878 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.105      ;
; 0.879 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.106      ;
; 0.881 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[5]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.100      ;
; 0.886 ; soundtest:U1|wavecount[0]                                    ; soundtest:U1|wavecount[2]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.104      ;
; 0.888 ; soundtest:U1|wavesin_reg[10]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.108      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.359 ; vga_syncgen:U0|areastate.LEFTBAND1  ; vga_syncgen:U0|areastate.LEFTBAND1  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.WHITE      ; vga_syncgen:U0|areastate.WHITE      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.CYAN       ; vga_syncgen:U0|areastate.CYAN       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.GREEN      ; vga_syncgen:U0|areastate.GREEN      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.MAGENTA    ; vga_syncgen:U0|areastate.MAGENTA    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.BLUE       ; vga_syncgen:U0|areastate.BLUE       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.RIGHTBAND1 ; vga_syncgen:U0|areastate.RIGHTBAND1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.FULLWHITE  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.GRAY       ; vga_syncgen:U0|areastate.GRAY       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.RIGHTBAND2 ; vga_syncgen:U0|areastate.RIGHTBAND2 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.LEFTBAND3  ; vga_syncgen:U0|areastate.LEFTBAND3  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.WHITELAMP  ; vga_syncgen:U0|areastate.WHITELAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.LEFTBAND4  ; vga_syncgen:U0|areastate.LEFTBAND4  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.REDLAMP    ; vga_syncgen:U0|areastate.REDLAMP    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.RIGHTBAND4 ; vga_syncgen:U0|areastate.RIGHTBAND4 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.LEFTBAND5  ; vga_syncgen:U0|areastate.LEFTBAND5  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.GREENLAMP  ; vga_syncgen:U0|areastate.GREENLAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.RIGHTBAND5 ; vga_syncgen:U0|areastate.RIGHTBAND5 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.LEFTBAND6  ; vga_syncgen:U0|areastate.LEFTBAND6  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.BLUELAMP   ; vga_syncgen:U0|areastate.BLUELAMP   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|areastate.RIGHTBAND6 ; vga_syncgen:U0|areastate.RIGHTBAND6 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|hblank_reg           ; vga_syncgen:U0|hblank_reg           ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|vblank_reg           ; vga_syncgen:U0|vblank_reg           ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|cb_rout_reg[7]       ; vga_syncgen:U0|cb_rout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|cb_gout_reg[7]       ; vga_syncgen:U0|cb_gout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vga_syncgen:U0|cb_bout_reg[7]       ; vga_syncgen:U0|cb_bout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; vga_syncgen:U0|areastate.RED        ; vga_syncgen:U0|areastate.RED        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; vga_syncgen:U0|areastate.LEFTBAND2  ; vga_syncgen:U0|areastate.LEFTBAND2  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 0.577      ;
; 0.362 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[0]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.580      ;
; 0.381 ; vga_syncgen:U0|areastate.LEFTBAND4  ; vga_syncgen:U0|areastate.REDLAMP    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; vga_syncgen:U0|areastate.LEFTBAND5  ; vga_syncgen:U0|areastate.GREENLAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.600      ;
; 0.384 ; vga_syncgen:U0|areastate.LEFTBAND3  ; vga_syncgen:U0|areastate.WHITELAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.602      ;
; 0.395 ; vga_syncgen:U0|areastate.REDLAMP    ; vga_syncgen:U0|areastate.RIGHTBAND4 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.613      ;
; 0.397 ; vga_syncgen:U0|areastate.GREENLAMP  ; vga_syncgen:U0|areastate.RIGHTBAND5 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.615      ;
; 0.403 ; vga_syncgen:U0|areastate.BLUELAMP   ; vga_syncgen:U0|areastate.RIGHTBAND6 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.621      ;
; 0.412 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.630      ;
; 0.550 ; vga_syncgen:U0|lampcount[3]         ; vga_syncgen:U0|lampcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.768      ;
; 0.551 ; vga_syncgen:U0|lampcount[1]         ; vga_syncgen:U0|lampcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.769      ;
; 0.552 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.770      ;
; 0.552 ; vga_syncgen:U0|lampcount[5]         ; vga_syncgen:U0|lampcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.770      ;
; 0.552 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.770      ;
; 0.553 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.771      ;
; 0.555 ; vga_syncgen:U0|lampcount[7]         ; vga_syncgen:U0|lampcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.773      ;
; 0.561 ; vga_syncgen:U0|areastate.LEFTBAND6  ; vga_syncgen:U0|areastate.BLUELAMP   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.779      ;
; 0.570 ; vga_syncgen:U0|hcount[8]            ; vga_syncgen:U0|hcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; vga_syncgen:U0|lampcount[13]        ; vga_syncgen:U0|lampcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; vga_syncgen:U0|lampcount[11]        ; vga_syncgen:U0|lampcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; vga_syncgen:U0|lampcount[15]        ; vga_syncgen:U0|lampcount[15]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; vga_syncgen:U0|hcount[7]            ; vga_syncgen:U0|hcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; vga_syncgen:U0|hcount[5]            ; vga_syncgen:U0|hcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; vga_syncgen:U0|lampcount[9]         ; vga_syncgen:U0|lampcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; vga_syncgen:U0|lampcount[14]        ; vga_syncgen:U0|lampcount[14]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; vga_syncgen:U0|vcount[6]            ; vga_syncgen:U0|vcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; vga_syncgen:U0|lampcount[10]        ; vga_syncgen:U0|lampcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|lampcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.793      ;
; 0.578 ; vga_syncgen:U0|hcount[6]            ; vga_syncgen:U0|hcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.796      ;
; 0.594 ; vga_syncgen:U0|hcount[4]            ; vga_syncgen:U0|hcount[4]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.812      ;
; 0.604 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.GRAY       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.822      ;
; 0.624 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.842      ;
; 0.635 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.853      ;
; 0.693 ; vga_syncgen:U0|vcount[7]            ; vga_syncgen:U0|vcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.911      ;
; 0.696 ; vga_syncgen:U0|hcount[1]            ; vga_syncgen:U0|hcount[1]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.914      ;
; 0.703 ; vga_syncgen:U0|cb_rout_reg[6]       ; vga_syncgen:U0|cb_rout_reg[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.921      ;
; 0.726 ; vga_syncgen:U0|areastate.WHITE      ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.944      ;
; 0.753 ; vga_syncgen:U0|areastate.LEFTBAND1  ; vga_syncgen:U0|areastate.WHITE      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.971      ;
; 0.756 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|cb_rout_reg[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.974      ;
; 0.756 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|cb_rout_reg[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.974      ;
; 0.798 ; vga_syncgen:U0|areastate.YELLOW     ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.016      ;
; 0.824 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.042      ;
; 0.824 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.042      ;
; 0.824 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.042      ;
; 0.825 ; vga_syncgen:U0|lampcount[1]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.043      ;
; 0.825 ; vga_syncgen:U0|lampcount[3]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.043      ;
; 0.826 ; vga_syncgen:U0|lampcount[5]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.044      ;
; 0.827 ; vga_syncgen:U0|lampcount[7]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.045      ;
; 0.835 ; vga_syncgen:U0|areastate.WHITELAMP  ; vga_syncgen:U0|areastate.RIGHTBAND3 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.047      ;
; 0.839 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.057      ;
; 0.840 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.058      ;
; 0.841 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.059      ;
; 0.842 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.060      ;
; 0.843 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.061      ;
; 0.844 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; vga_syncgen:U0|lampcount[13]        ; vga_syncgen:U0|lampcount[14]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; vga_syncgen:U0|hcount[7]            ; vga_syncgen:U0|hcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; vga_syncgen:U0|lampcount[11]        ; vga_syncgen:U0|lampcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; vga_syncgen:U0|lampcount[9]         ; vga_syncgen:U0|lampcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; vga_syncgen:U0|hcount[5]            ; vga_syncgen:U0|hcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; vga_syncgen:U0|vcount[5]            ; vga_syncgen:U0|vcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.066      ;
; 0.861 ; vga_syncgen:U0|lampcount[14]        ; vga_syncgen:U0|lampcount[15]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|lampcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; vga_syncgen:U0|lampcount[10]        ; vga_syncgen:U0|lampcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|lampcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; vga_syncgen:U0|hcount[3]            ; vga_syncgen:U0|hcount[4]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; vga_syncgen:U0|vcount[6]            ; vga_syncgen:U0|vcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; vga_syncgen:U0|hcount[3]            ; vga_syncgen:U0|hcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.082      ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; 9.581  ; 9.736        ; 0.155          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 9.581  ; 9.736        ; 0.155          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg                                                     ;
; 9.592  ; 9.776        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[0]                                                  ;
; 9.592  ; 9.776        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[3]                                                  ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[6]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[7]                                                    ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1                                        ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[1]                                                  ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[2]                                                  ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[4]                                                  ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[5]                                                  ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[6]                                                  ;
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[7]                                                  ;
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.740  ; 9.740        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; blon_reg|clk                                                   ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg|clk                                                 ;
; 9.753  ; 9.753        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[0]|clk                                              ;
; 9.753  ; 9.753        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[3]|clk                                              ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[0]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[1]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[2]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[3]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[4]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[5]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[6]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[7]|clk                                                ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1|clk                                    ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[1]|clk                                              ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[2]|clk                                              ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[4]|clk                                              ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[5]|clk                                              ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[6]|clk                                              ;
; 9.755  ; 9.755        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[7]|clk                                              ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                 ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                   ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.005 ; 10.221       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[7]                                                  ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[6]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[7]                                                    ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1                                        ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[1]                                                  ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[2]                                                  ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[4]                                                  ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[5]                                                  ;
; 10.006 ; 10.222       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[6]                                                  ;
; 10.007 ; 10.223       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[0]                                                  ;
; 10.007 ; 10.223       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[3]                                                  ;
; 10.113 ; 10.263       ; 0.150          ; High Pulse Width ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 10.113 ; 10.263       ; 0.150          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg                                                     ;
; 10.234 ; 10.234       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                 ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                   ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[0]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[1]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[2]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[3]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[4]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[5]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[6]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[7]|clk                                                ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1|clk                                    ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[1]|clk                                              ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[2]|clk                                              ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[4]|clk                                              ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[5]|clk                                              ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[6]|clk                                              ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[7]|clk                                              ;
; 10.246 ; 10.246       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[0]|clk                                              ;
; 10.246 ; 10.246       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[3]|clk                                              ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; blon_reg|clk                                                   ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg|clk                                                 ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.258 ; 10.258       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+
; 55.343 ; 55.559       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RED        ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUE       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUELAMP   ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.CYAN       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.FULLWHITE  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GRAY       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREEN      ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREENLAMP  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND1  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND2  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND3  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND4  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND5  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND6  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.MAGENTA    ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.REDLAMP    ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND1 ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND2 ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND3 ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND4 ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND5 ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND6 ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.WHITE      ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.WHITELAMP  ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.YELLOW     ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[0]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[3]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[4]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[6]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[7]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[0]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[3]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[4]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[6]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[7]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[0]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[1]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[2]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[3]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[4]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[5]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[6]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[7]       ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hblank_reg           ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[0]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[1]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[2]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[3]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[4]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[5]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[6]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[7]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[8]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[9]            ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[0]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[10]        ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[11]        ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[12]        ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[13]        ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[14]        ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[15]        ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[1]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[2]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[3]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[4]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[5]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[6]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[7]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[8]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[9]         ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vblank_reg           ;
; 55.344 ; 55.560       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[2]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[1]       ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[2]       ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[5]       ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[1]       ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[2]       ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[5]       ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[0]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[1]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[3]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[4]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[5]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[6]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[7]            ;
; 55.345 ; 55.561       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[8]            ;
; 55.429 ; 55.613       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[1]       ;
; 55.429 ; 55.613       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[2]       ;
; 55.429 ; 55.613       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[5]       ;
; 55.429 ; 55.613       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[1]       ;
; 55.429 ; 55.613       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[2]       ;
; 55.429 ; 55.613       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[5]       ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[0]            ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[1]            ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[3]            ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[4]            ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[5]            ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[6]            ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[7]            ;
; 55.430 ; 55.614       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[8]            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]   ;
; 88.184 ; 88.478       ; 0.294          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]   ;
; 88.269 ; 88.563       ; 0.294          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]   ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_l_in_reg[0]                                 ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_l_in_reg[1]                                 ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_r_in_reg[0]                                 ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_r_in_reg[1]                                 ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|volume_l_reg[14]                                ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|volume_r_reg[14]                                ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[0]                                    ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[1]                                    ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[2]                                    ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[3]                                    ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[4]                                    ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[5]                                    ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[0]                                  ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[11]                                 ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[13]                                 ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[14]                                 ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[5]                                  ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[6]                                  ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[7]                                  ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[8]                                  ;
; 88.285 ; 88.501       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[9]                                  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[10] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[11] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[12] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[13] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[14] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[15] ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[2]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[3]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[4]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[5]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[6]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[7]  ;
; 88.286 ; 88.502       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[8]  ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; 2.515 ; 3.032 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; 1.037 ; 1.536 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; 1.439 ; 1.939 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; 1.194 ; 1.696 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; 1.343 ; 1.849 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; 1.440 ; 1.941 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; 1.041 ; 1.540 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; 1.191 ; 1.695 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; 1.514 ; 1.999 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; 2.515 ; 3.032 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; 4.538 ; 5.055 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; 4.308 ; 4.821 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; 4.538 ; 5.055 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; -0.687 ; -1.165 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; -0.687 ; -1.165 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; -1.084 ; -1.573 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; -0.849 ; -1.340 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; -0.981 ; -1.465 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; -1.085 ; -1.574 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; -0.691 ; -1.169 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; -0.846 ; -1.338 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; -1.146 ; -1.610 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; -2.083 ; -2.587 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; -3.599 ; -4.111 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; -3.599 ; -4.111 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; -3.820 ; -4.336 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 4.761 ; 4.616 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 4.751 ; 4.606 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 4.832 ; 4.903 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 4.879 ; 4.908 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 4.214 ; 4.211 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 5.046 ; 4.896 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 4.535 ; 4.554 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 4.490 ; 4.528 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 4.567 ; 4.582 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 4.870 ; 4.811 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 4.451 ; 4.404 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 5.046 ; 4.896 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 4.411 ; 4.315 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 4.489 ; 4.452 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 2.063 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 4.526 ; 4.708 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 4.960 ; 4.943 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 4.960 ; 4.943 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 4.670 ; 4.618 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 4.622 ; 4.613 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 4.511 ; 4.498 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 4.586 ; 4.620 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 4.107 ; 4.151 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 4.151 ; 4.040 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 4.003 ; 3.978 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 5.035 ; 5.010 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 5.035 ; 5.010 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 5.034 ; 4.969 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 4.246 ; 4.217 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 4.943 ; 4.866 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 4.522 ; 4.503 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 4.671 ; 4.655 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 4.624 ; 4.515 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 4.694 ; 4.685 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 1.937 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 4.667 ; 4.522 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 4.657 ; 4.512 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 4.337 ; 4.400 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 4.381 ; 4.405 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 3.744 ; 3.736 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 3.703 ; 3.705 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 3.931 ; 3.896 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 3.769 ; 3.829 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 3.951 ; 3.746 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 3.984 ; 3.939 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 3.703 ; 3.705 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 3.940 ; 3.929 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 3.776 ; 3.794 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 3.911 ; 3.891 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 1.690 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 3.977 ; 4.157 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 3.461 ; 3.321 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 4.374 ; 4.344 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 4.020 ; 3.953 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 4.001 ; 3.913 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 3.764 ; 3.727 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 3.940 ; 3.906 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 3.498 ; 3.321 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 3.517 ; 3.513 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 3.461 ; 3.434 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 3.489 ; 3.471 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 4.395 ; 4.323 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 4.351 ; 4.299 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 3.693 ; 3.622 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 4.054 ; 3.992 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 3.489 ; 3.471 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 3.915 ; 3.949 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 3.986 ; 3.950 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 4.122 ; 4.112 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 1.565 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 137.06 MHz ; 137.06 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 185.8 MHz  ; 185.8 MHz       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 224.27 MHz ; 224.27 MHz      ; CLOCK_50                                             ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                             ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; CLOCK_50                                             ; 15.541  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 103.880 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 171.676 ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; CLOCK_50                                             ; 0.312 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.313 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; 9.583  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 55.336 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 88.212 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.541 ; pwmref_reg[3]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.088     ; 4.296      ;
; 15.699 ; pwmref_reg[5]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.084     ; 4.142      ;
; 15.864 ; pwmcount[3]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.972      ;
; 16.022 ; pwmcount[6]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.814      ;
; 16.030 ; pwmcount[7]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.806      ;
; 16.093 ; pwmcount[4]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.743      ;
; 16.126 ; pwmcount[2]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.710      ;
; 16.128 ; pwmref_reg[7]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.708      ;
; 16.131 ; pwmref_reg[0]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.088     ; 3.706      ;
; 16.170 ; pwmref_reg[2]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.666      ;
; 16.224 ; pwmcount[1]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.612      ;
; 16.286 ; pwmref_reg[6]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.550      ;
; 16.287 ; pwmcount[0]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.549      ;
; 16.288 ; pwmcount[5]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.548      ;
; 16.366 ; pwmref_reg[4]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.470      ;
; 16.496 ; pwmref_reg[1]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 3.340      ;
; 17.079 ; pwmout_reg~_Duplicate_1 ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 2.757      ;
; 17.864 ; pwmref_reg[3]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 2.097      ;
; 18.022 ; pwmref_reg[5]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.050     ; 1.943      ;
; 18.187 ; pwmcount[3]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.773      ;
; 18.345 ; pwmcount[6]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.615      ;
; 18.353 ; pwmcount[7]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.607      ;
; 18.414 ; pwmcount[2]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.546      ;
; 18.416 ; pwmcount[4]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.544      ;
; 18.430 ; pwmref_reg[0]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 1.531      ;
; 18.449 ; pwmcount[2]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.511      ;
; 18.451 ; pwmref_reg[7]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.509      ;
; 18.472 ; pwmcount[1]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.488      ;
; 18.478 ; pwmcount[0]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.482      ;
; 18.493 ; pwmref_reg[2]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.467      ;
; 18.500 ; pwmcount[4]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.460      ;
; 18.514 ; pwmcount[2]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.446      ;
; 18.516 ; pwmcount[0]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.444      ;
; 18.518 ; pwmcount[1]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.442      ;
; 18.532 ; pwmcount[2]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.428      ;
; 18.534 ; pwmcount[1]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.426      ;
; 18.572 ; pwmcount[1]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.388      ;
; 18.578 ; pwmcount[0]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.382      ;
; 18.579 ; pwmcount[3]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.381      ;
; 18.595 ; pwmcount[5]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.365      ;
; 18.600 ; pwmcount[4]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.360      ;
; 18.604 ; pwmcount[0]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.356      ;
; 18.607 ; pwmcount[6]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.353      ;
; 18.609 ; pwmref_reg[6]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.351      ;
; 18.614 ; pwmcount[2]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.346      ;
; 18.616 ; pwmcount[0]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.344      ;
; 18.616 ; pwmcount[3]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.344      ;
; 18.618 ; pwmcount[4]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.342      ;
; 18.618 ; pwmcount[1]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.342      ;
; 18.632 ; pwmcount[2]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.328      ;
; 18.672 ; pwmcount[1]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.288      ;
; 18.678 ; pwmcount[5]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.282      ;
; 18.678 ; pwmcount[0]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.282      ;
; 18.679 ; pwmcount[3]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.281      ;
; 18.689 ; pwmref_reg[4]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.271      ;
; 18.715 ; pwmcount[5]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.245      ;
; 18.716 ; pwmcount[0]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.244      ;
; 18.716 ; pwmcount[3]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.244      ;
; 18.718 ; pwmcount[1]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.242      ;
; 18.819 ; pwmref_reg[1]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 1.141      ;
; 19.060 ; pwmcount[1]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.900      ;
; 19.066 ; pwmcount[7]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.894      ;
; 19.066 ; pwmcount[5]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.894      ;
; 19.066 ; pwmcount[0]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.894      ;
; 19.067 ; pwmcount[3]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.893      ;
; 19.068 ; pwmcount[4]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.892      ;
; 19.075 ; pwmcount[6]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.885      ;
; 19.080 ; pwmcount[2]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.880      ;
; 19.377 ; pwmcount[0]             ; pwmcount[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.583      ;
; 19.398 ; pwmout_reg~_Duplicate_1 ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.055     ; 0.562      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                  ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 103.880 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.056     ; 7.255      ;
; 103.880 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.056     ; 7.255      ;
; 103.880 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.056     ; 7.255      ;
; 104.087 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.056     ; 7.048      ;
; 104.087 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.056     ; 7.048      ;
; 104.087 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.056     ; 7.048      ;
; 104.088 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.045      ;
; 104.088 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.045      ;
; 104.088 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.045      ;
; 104.095 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.038      ;
; 104.095 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.038      ;
; 104.095 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.038      ;
; 104.130 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.003      ;
; 104.130 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.003      ;
; 104.130 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 7.003      ;
; 104.148 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.985      ;
; 104.148 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.985      ;
; 104.148 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.985      ;
; 104.302 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.831      ;
; 104.302 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.831      ;
; 104.302 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.831      ;
; 104.308 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.825      ;
; 104.308 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.825      ;
; 104.308 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.825      ;
; 104.393 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.740      ;
; 104.393 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.740      ;
; 104.393 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.740      ;
; 104.399 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.734      ;
; 104.399 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.734      ;
; 104.399 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.734      ;
; 104.415 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.718      ;
; 104.415 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.718      ;
; 104.415 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.718      ;
; 104.434 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.699      ;
; 104.434 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.699      ;
; 104.434 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 6.699      ;
; 104.745 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.386      ;
; 104.745 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.386      ;
; 104.745 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.386      ;
; 104.821 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.311      ;
; 104.821 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.311      ;
; 104.821 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.311      ;
; 104.880 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.251      ;
; 104.880 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.251      ;
; 104.880 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.251      ;
; 104.907 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.224      ;
; 104.907 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.224      ;
; 104.907 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.224      ;
; 104.911 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.220      ;
; 104.911 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.220      ;
; 104.911 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.220      ;
; 104.941 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.190      ;
; 104.941 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.190      ;
; 104.941 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.190      ;
; 104.970 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.162      ;
; 104.970 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.162      ;
; 104.970 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.162      ;
; 104.981 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.151      ;
; 104.981 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.151      ;
; 104.981 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.151      ;
; 105.020 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.111      ;
; 105.020 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.111      ;
; 105.020 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.111      ;
; 105.027 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.061     ; 6.103      ;
; 105.027 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.061     ; 6.103      ;
; 105.027 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.061     ; 6.103      ;
; 105.028 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.104      ;
; 105.028 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.104      ;
; 105.028 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.104      ;
; 105.042 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.089      ;
; 105.042 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.089      ;
; 105.042 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.089      ;
; 105.060 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.071      ;
; 105.060 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.071      ;
; 105.060 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.071      ;
; 105.076 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.055      ;
; 105.076 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.055      ;
; 105.076 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.055      ;
; 105.090 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.041      ;
; 105.090 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.041      ;
; 105.090 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 6.041      ;
; 105.100 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.032      ;
; 105.100 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.032      ;
; 105.100 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 6.032      ;
; 105.132 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 5.999      ;
; 105.132 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 5.999      ;
; 105.132 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.060     ; 5.999      ;
; 105.139 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.057     ; 5.995      ;
; 105.139 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.057     ; 5.995      ;
; 105.139 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.057     ; 5.995      ;
; 105.142 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_gout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 5.991      ;
; 105.142 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_gout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 5.991      ;
; 105.142 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_gout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.058     ; 5.991      ;
; 105.143 ; vga_syncgen:U0|vcount[1]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 5.989      ;
; 105.143 ; vga_syncgen:U0|vcount[1]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 5.989      ;
; 105.143 ; vga_syncgen:U0|vcount[1]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 5.989      ;
; 105.149 ; vga_syncgen:U0|areastate.LEFTBAND5 ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 5.983      ;
; 105.149 ; vga_syncgen:U0|areastate.LEFTBAND5 ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 5.983      ;
; 105.149 ; vga_syncgen:U0|areastate.LEFTBAND5 ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 5.983      ;
; 105.152 ; vga_syncgen:U0|areastate.LEFTBAND3 ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.059     ; 5.980      ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                        ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                    ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 171.676 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 5.052      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.261 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.454      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.390 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.338      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.521 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.182     ; 4.194      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.636 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.169     ; 4.092      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.698 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 4.031      ;
; 172.986 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 3.743      ;
; 172.986 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 3.743      ;
; 172.986 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 3.743      ;
; 172.986 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.168     ; 3.743      ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; pwmout_reg~_Duplicate_1 ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; pwmcount[0]             ; pwmcount[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.508 ; pwmcount[2]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.707      ;
; 0.510 ; pwmcount[6]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pwmcount[7]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; pwmcount[3]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; pwmcount[5]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.711      ;
; 0.521 ; pwmcount[0]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; pwmcount[4]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; pwmcount[1]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.722      ;
; 0.752 ; pwmcount[2]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.951      ;
; 0.755 ; pwmcount[6]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; pwmcount[1]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; pwmcount[3]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; pwmcount[0]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; pwmcount[5]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.960      ;
; 0.765 ; pwmcount[1]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; pwmcount[4]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; pwmcount[0]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; pwmcount[3]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; pwmcount[5]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.967      ;
; 0.841 ; pwmcount[2]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.040      ;
; 0.842 ; pwmref_reg[1]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.041      ;
; 0.848 ; pwmcount[2]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.047      ;
; 0.854 ; pwmcount[1]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; pwmcount[4]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.054      ;
; 0.856 ; pwmcount[0]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; pwmcount[3]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; pwmcount[2]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.057      ;
; 0.861 ; pwmcount[1]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; pwmcount[4]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; pwmcount[6]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.062      ;
; 0.863 ; pwmcount[0]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.062      ;
; 0.863 ; pwmcount[3]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.062      ;
; 0.871 ; pwmcount[0]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.070      ;
; 0.936 ; pwmref_reg[4]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.135      ;
; 0.937 ; pwmcount[2]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.136      ;
; 0.944 ; pwmcount[2]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.143      ;
; 0.946 ; pwmcount[3]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.145      ;
; 0.950 ; pwmcount[1]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.149      ;
; 0.952 ; pwmcount[0]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.151      ;
; 0.954 ; pwmcount[7]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.153      ;
; 0.957 ; pwmcount[1]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.156      ;
; 0.959 ; pwmcount[0]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.158      ;
; 0.966 ; pwmcount[5]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.165      ;
; 1.004 ; pwmref_reg[6]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.203      ;
; 1.030 ; pwmcount[1]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.229      ;
; 1.132 ; pwmref_reg[2]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.331      ;
; 1.138 ; pwmcount[4]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.337      ;
; 1.149 ; pwmref_reg[0]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.349      ;
; 1.171 ; pwmref_reg[7]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.370      ;
; 1.536 ; pwmref_reg[5]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.740      ;
; 1.665 ; pwmref_reg[3]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 1.865      ;
; 2.476 ; pwmout_reg~_Duplicate_1 ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 2.617      ;
; 3.006 ; pwmref_reg[1]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.147      ;
; 3.022 ; pwmcount[2]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.163      ;
; 3.027 ; pwmcount[6]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.168      ;
; 3.035 ; pwmcount[0]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.176      ;
; 3.100 ; pwmref_reg[4]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.241      ;
; 3.110 ; pwmcount[3]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.251      ;
; 3.118 ; pwmcount[7]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.259      ;
; 3.130 ; pwmcount[5]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.271      ;
; 3.168 ; pwmref_reg[6]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.309      ;
; 3.194 ; pwmcount[1]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.335      ;
; 3.296 ; pwmref_reg[2]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.437      ;
; 3.302 ; pwmcount[4]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.443      ;
; 3.313 ; pwmref_reg[0]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 3.455      ;
; 3.335 ; pwmref_reg[7]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 3.476      ;
; 3.700 ; pwmref_reg[5]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 3.846      ;
; 3.829 ; pwmref_reg[3]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 3.971      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.312 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|sqrtoggle_reg                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[5]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[4]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.338 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|wavesqr_reg[14]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; soundtest:U1|key_r_in_reg[1]                                 ; soundtest:U1|volume_r_reg[14]                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; soundtest:U1|key_r_in_reg[0]                                 ; soundtest:U1|key_r_in_reg[1]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; soundtest:U1|key_l_in_reg[0]                                 ; soundtest:U1|key_l_in_reg[1]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.540      ;
; 0.348 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|wavesqr_reg[15]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.372 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[0]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.570      ;
; 0.376 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[6]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.574      ;
; 0.431 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.629      ;
; 0.431 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.630      ;
; 0.431 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.632      ;
; 0.434 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.633      ;
; 0.435 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.633      ;
; 0.467 ; soundtest:U1|wavesin_reg[1]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.665      ;
; 0.468 ; soundtest:U1|key_l_in_reg[1]                                 ; soundtest:U1|volume_l_reg[14]                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.667      ;
; 0.469 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[1]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.667      ;
; 0.479 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavesin_reg[0]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.677      ;
; 0.496 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.506 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.705      ;
; 0.510 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.708      ;
; 0.511 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.515 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.527 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.726      ;
; 0.531 ; soundtest:U1|wavecount[3]                                    ; soundtest:U1|wavecount[3]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.729      ;
; 0.536 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.735      ;
; 0.550 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavesin_reg[6]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.748      ;
; 0.553 ; soundtest:U1|wavecount[0]                                    ; soundtest:U1|wavecount[0]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.751      ;
; 0.567 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.765      ;
; 0.583 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[5]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.781      ;
; 0.583 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[4]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.781      ;
; 0.584 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 0.899      ;
; 0.585 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[1]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.783      ;
; 0.591 ; soundtest:U1|wavesin_reg[12]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.790      ;
; 0.600 ; soundtest:U1|wavesin_reg[15]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.799      ;
; 0.602 ; soundtest:U1|wavesin_reg[2]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.801      ;
; 0.620 ; soundtest:U1|wavesin_reg[3]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.819      ;
; 0.636 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; soundtest:U1|fs_old_reg                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.835      ;
; 0.647 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.845      ;
; 0.652 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 0.967      ;
; 0.655 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 0.970      ;
; 0.659 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 0.974      ;
; 0.666 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.865      ;
; 0.687 ; soundtest:U1|wavecount[2]                                    ; soundtest:U1|wavecount[2]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.885      ;
; 0.715 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.030      ;
; 0.737 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.938      ;
; 0.737 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.938      ;
; 0.738 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.939      ;
; 0.738 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.939      ;
; 0.738 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.939      ;
; 0.739 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.054      ;
; 0.741 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.056      ;
; 0.743 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.058      ;
; 0.745 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.060      ;
; 0.747 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.063      ;
; 0.750 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.949      ;
; 0.750 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.065      ;
; 0.751 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.950      ;
; 0.755 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.954      ;
; 0.757 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.957      ;
; 0.762 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.077      ;
; 0.764 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.965      ;
; 0.766 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.084      ;
; 0.771 ; soundtest:U1|wavesin_reg[9]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.977      ;
; 0.773 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.776 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 1.091      ;
; 0.780 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.979      ;
; 0.784 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.991      ;
; 0.793 ; soundtest:U1|wavecount[0]                                    ; soundtest:U1|wavecount[2]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.991      ;
; 0.802 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.009      ;
; 0.804 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.011      ;
; 0.806 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[5]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.006      ;
; 0.806 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.013      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.313 ; vga_syncgen:U0|areastate.LEFTBAND1  ; vga_syncgen:U0|areastate.LEFTBAND1  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.WHITE      ; vga_syncgen:U0|areastate.WHITE      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.CYAN       ; vga_syncgen:U0|areastate.CYAN       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.GREEN      ; vga_syncgen:U0|areastate.GREEN      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.MAGENTA    ; vga_syncgen:U0|areastate.MAGENTA    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.RED        ; vga_syncgen:U0|areastate.RED        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.BLUE       ; vga_syncgen:U0|areastate.BLUE       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.RIGHTBAND1 ; vga_syncgen:U0|areastate.RIGHTBAND1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.LEFTBAND2  ; vga_syncgen:U0|areastate.LEFTBAND2  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.FULLWHITE  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.GRAY       ; vga_syncgen:U0|areastate.GRAY       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.RIGHTBAND2 ; vga_syncgen:U0|areastate.RIGHTBAND2 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.LEFTBAND3  ; vga_syncgen:U0|areastate.LEFTBAND3  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.WHITELAMP  ; vga_syncgen:U0|areastate.WHITELAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.LEFTBAND4  ; vga_syncgen:U0|areastate.LEFTBAND4  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.REDLAMP    ; vga_syncgen:U0|areastate.REDLAMP    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.RIGHTBAND4 ; vga_syncgen:U0|areastate.RIGHTBAND4 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.LEFTBAND5  ; vga_syncgen:U0|areastate.LEFTBAND5  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.GREENLAMP  ; vga_syncgen:U0|areastate.GREENLAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.RIGHTBAND5 ; vga_syncgen:U0|areastate.RIGHTBAND5 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.LEFTBAND6  ; vga_syncgen:U0|areastate.LEFTBAND6  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.BLUELAMP   ; vga_syncgen:U0|areastate.BLUELAMP   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|areastate.RIGHTBAND6 ; vga_syncgen:U0|areastate.RIGHTBAND6 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|hblank_reg           ; vga_syncgen:U0|hblank_reg           ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|vblank_reg           ; vga_syncgen:U0|vblank_reg           ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|cb_rout_reg[7]       ; vga_syncgen:U0|cb_rout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|cb_gout_reg[7]       ; vga_syncgen:U0|cb_gout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vga_syncgen:U0|cb_bout_reg[7]       ; vga_syncgen:U0|cb_bout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[0]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.519      ;
; 0.346 ; vga_syncgen:U0|areastate.LEFTBAND4  ; vga_syncgen:U0|areastate.REDLAMP    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.544      ;
; 0.347 ; vga_syncgen:U0|areastate.LEFTBAND5  ; vga_syncgen:U0|areastate.GREENLAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.545      ;
; 0.348 ; vga_syncgen:U0|areastate.LEFTBAND3  ; vga_syncgen:U0|areastate.WHITELAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.546      ;
; 0.358 ; vga_syncgen:U0|areastate.REDLAMP    ; vga_syncgen:U0|areastate.RIGHTBAND4 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.556      ;
; 0.360 ; vga_syncgen:U0|areastate.GREENLAMP  ; vga_syncgen:U0|areastate.RIGHTBAND5 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.558      ;
; 0.366 ; vga_syncgen:U0|areastate.BLUELAMP   ; vga_syncgen:U0|areastate.RIGHTBAND6 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.564      ;
; 0.371 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.569      ;
; 0.494 ; vga_syncgen:U0|lampcount[3]         ; vga_syncgen:U0|lampcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.692      ;
; 0.496 ; vga_syncgen:U0|lampcount[1]         ; vga_syncgen:U0|lampcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; vga_syncgen:U0|lampcount[5]         ; vga_syncgen:U0|lampcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.694      ;
; 0.498 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.696      ;
; 0.500 ; vga_syncgen:U0|lampcount[7]         ; vga_syncgen:U0|lampcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.698      ;
; 0.503 ; vga_syncgen:U0|areastate.LEFTBAND6  ; vga_syncgen:U0|areastate.BLUELAMP   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.701      ;
; 0.512 ; vga_syncgen:U0|hcount[8]            ; vga_syncgen:U0|hcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; vga_syncgen:U0|lampcount[13]        ; vga_syncgen:U0|lampcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; vga_syncgen:U0|lampcount[11]        ; vga_syncgen:U0|lampcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; vga_syncgen:U0|lampcount[15]        ; vga_syncgen:U0|lampcount[15]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.711      ;
; 0.515 ; vga_syncgen:U0|hcount[5]            ; vga_syncgen:U0|hcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; vga_syncgen:U0|hcount[7]            ; vga_syncgen:U0|hcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; vga_syncgen:U0|lampcount[9]         ; vga_syncgen:U0|lampcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; vga_syncgen:U0|vcount[6]            ; vga_syncgen:U0|vcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|lampcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; vga_syncgen:U0|lampcount[14]        ; vga_syncgen:U0|lampcount[14]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; vga_syncgen:U0|lampcount[10]        ; vga_syncgen:U0|lampcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; vga_syncgen:U0|hcount[6]            ; vga_syncgen:U0|hcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.718      ;
; 0.534 ; vga_syncgen:U0|hcount[4]            ; vga_syncgen:U0|hcount[4]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.732      ;
; 0.541 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.GRAY       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.739      ;
; 0.557 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.755      ;
; 0.565 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.763      ;
; 0.632 ; vga_syncgen:U0|vcount[7]            ; vga_syncgen:U0|vcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.830      ;
; 0.633 ; vga_syncgen:U0|cb_rout_reg[6]       ; vga_syncgen:U0|cb_rout_reg[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.831      ;
; 0.638 ; vga_syncgen:U0|hcount[1]            ; vga_syncgen:U0|hcount[1]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.836      ;
; 0.663 ; vga_syncgen:U0|areastate.WHITE      ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.861      ;
; 0.680 ; vga_syncgen:U0|areastate.LEFTBAND1  ; vga_syncgen:U0|areastate.WHITE      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.878      ;
; 0.687 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|cb_rout_reg[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.886      ;
; 0.690 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|cb_rout_reg[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.889      ;
; 0.724 ; vga_syncgen:U0|areastate.YELLOW     ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.922      ;
; 0.736 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.934      ;
; 0.736 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.934      ;
; 0.736 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.934      ;
; 0.738 ; vga_syncgen:U0|lampcount[3]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.936      ;
; 0.739 ; vga_syncgen:U0|lampcount[5]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.937      ;
; 0.741 ; vga_syncgen:U0|lampcount[1]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.939      ;
; 0.743 ; vga_syncgen:U0|lampcount[7]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.941      ;
; 0.745 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.943      ;
; 0.746 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.944      ;
; 0.747 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.945      ;
; 0.749 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.947      ;
; 0.752 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.950      ;
; 0.753 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.951      ;
; 0.754 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.952      ;
; 0.756 ; vga_syncgen:U0|lampcount[13]        ; vga_syncgen:U0|lampcount[14]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; vga_syncgen:U0|lampcount[11]        ; vga_syncgen:U0|lampcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.955      ;
; 0.760 ; vga_syncgen:U0|hcount[7]            ; vga_syncgen:U0|hcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; vga_syncgen:U0|hcount[5]            ; vga_syncgen:U0|hcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; vga_syncgen:U0|vcount[5]            ; vga_syncgen:U0|vcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; vga_syncgen:U0|lampcount[9]         ; vga_syncgen:U0|lampcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.959      ;
; 0.766 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|lampcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; vga_syncgen:U0|lampcount[14]        ; vga_syncgen:U0|lampcount[15]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; vga_syncgen:U0|hcount[3]            ; vga_syncgen:U0|hcount[4]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; vga_syncgen:U0|vcount[6]            ; vga_syncgen:U0|vcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; vga_syncgen:U0|lampcount[10]        ; vga_syncgen:U0|lampcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|lampcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; vga_syncgen:U0|areastate.WHITELAMP  ; vga_syncgen:U0|areastate.RIGHTBAND3 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 0.961      ;
; 0.769 ; vga_syncgen:U0|hcount[6]            ; vga_syncgen:U0|hcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.967      ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; 9.583  ; 9.738        ; 0.155          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 9.583  ; 9.738        ; 0.155          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg                                                     ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[6]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[7]                                                    ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1                                        ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[1]                                                  ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[2]                                                  ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[4]                                                  ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[5]                                                  ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[6]                                                  ;
; 9.588  ; 9.772        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[7]                                                  ;
; 9.589  ; 9.773        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[0]                                                  ;
; 9.589  ; 9.773        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[3]                                                  ;
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.713  ; 9.713        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.741  ; 9.741        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; blon_reg|clk                                                   ;
; 9.741  ; 9.741        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg|clk                                                 ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[0]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[1]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[2]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[3]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[4]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[5]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[6]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[7]|clk                                                ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1|clk                                    ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[1]|clk                                              ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[2]|clk                                              ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[4]|clk                                              ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[5]|clk                                              ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[6]|clk                                              ;
; 9.748  ; 9.748        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[7]|clk                                              ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[0]|clk                                              ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[3]|clk                                              ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                 ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                   ;
; 9.766  ; 9.766        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[6]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[7]                                                    ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1                                        ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[0]                                                  ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[1]                                                  ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[2]                                                  ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[3]                                                  ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[4]                                                  ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[5]                                                  ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[6]                                                  ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[7]                                                  ;
; 10.111 ; 10.261       ; 0.150          ; High Pulse Width ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 10.111 ; 10.261       ; 0.150          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg                                                     ;
; 10.233 ; 10.233       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                 ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                   ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[0]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[1]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[2]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[3]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[4]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[5]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[6]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[7]|clk                                                ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1|clk                                    ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[0]|clk                                              ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[1]|clk                                              ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[2]|clk                                              ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[3]|clk                                              ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[4]|clk                                              ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[5]|clk                                              ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[6]|clk                                              ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[7]|clk                                              ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 10.259 ; 10.259       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; blon_reg|clk                                                   ;
; 10.259 ; 10.259       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg|clk                                                 ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.286 ; 10.286       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND3 ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[0]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[3]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[4]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[0]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[3]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[4]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[0]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[3]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[4]       ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hblank_reg           ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[0]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[10]        ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[11]        ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[12]        ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[13]        ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[14]        ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[15]        ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[1]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[2]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[3]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[4]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[5]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[6]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[7]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[8]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[9]         ;
; 55.336 ; 55.552       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vblank_reg           ;
; 55.337 ; 55.553       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[1]       ;
; 55.337 ; 55.553       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[2]       ;
; 55.337 ; 55.553       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[5]       ;
; 55.337 ; 55.553       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[1]       ;
; 55.337 ; 55.553       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[2]       ;
; 55.337 ; 55.553       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[5]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUELAMP   ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.FULLWHITE  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GRAY       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREENLAMP  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND1  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND2  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND3  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND4  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND5  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND6  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.REDLAMP    ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND4 ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND5 ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND6 ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.WHITE      ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.WHITELAMP  ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.YELLOW     ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[6]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[7]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[1]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[2]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[5]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[6]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[7]       ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[0]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[1]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[2]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[3]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[4]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[5]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[6]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[7]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[8]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[9]            ;
; 55.339 ; 55.555       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[2]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUE       ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.CYAN       ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREEN      ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.MAGENTA    ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RED        ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND1 ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND2 ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[6]       ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[7]       ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[0]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[1]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[3]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[4]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[5]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[6]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[7]            ;
; 55.340 ; 55.556       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[8]            ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUE       ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.CYAN       ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREEN      ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.MAGENTA    ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RED        ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND1 ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND2 ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[6]       ;
; 55.435 ; 55.619       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[7]       ;
; 55.436 ; 55.620       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUELAMP   ;
; 55.436 ; 55.620       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.FULLWHITE  ;
; 55.436 ; 55.620       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GRAY       ;
; 55.436 ; 55.620       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREENLAMP  ;
; 55.436 ; 55.620       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND1  ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]   ;
; 88.212 ; 88.483       ; 0.271          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]   ;
; 88.279 ; 88.495       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[11]                                 ;
; 88.279 ; 88.495       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[5]                                  ;
; 88.279 ; 88.495       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[7]                                  ;
; 88.279 ; 88.495       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[8]                                  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|fs_old_reg                                      ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_l_in_reg[0]                                 ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_l_in_reg[1]                                 ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_r_in_reg[0]                                 ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_r_in_reg[1]                                 ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[10] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[11] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[12] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[13] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[14] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[15] ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[2]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[3]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[4]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[5]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[6]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[7]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[8]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[9]  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|sqrtoggle_reg                                   ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|volume_l_reg[14]                                ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|volume_r_reg[14]                                ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[0]                                    ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[1]                                    ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[2]                                    ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[3]                                    ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[4]                                    ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[5]                                    ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[0]                                  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[13]                                 ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[14]                                 ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[6]                                  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[9]                                  ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesqr_reg[14]                                 ;
; 88.280 ; 88.496       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesqr_reg[15]                                 ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1]  ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[10]                                 ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[12]                                 ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[15]                                 ;
; 88.281 ; 88.497       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[1]                                  ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; 2.204 ; 2.629 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; 0.836 ; 1.272 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; 1.208 ; 1.652 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; 0.979 ; 1.424 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; 1.117 ; 1.547 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; 1.208 ; 1.653 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; 0.840 ; 1.275 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; 0.976 ; 1.422 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; 1.283 ; 1.682 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; 2.204 ; 2.629 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; 3.919 ; 4.362 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; 3.705 ; 4.160 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; 3.919 ; 4.362 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; -0.528 ; -0.949 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; -0.528 ; -0.949 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; -0.895 ; -1.330 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; -0.676 ; -1.111 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; -0.797 ; -1.214 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; -0.896 ; -1.331 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; -0.532 ; -0.952 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; -0.673 ; -1.109 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; -0.957 ; -1.343 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; -1.818 ; -2.235 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; -3.080 ; -3.533 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; -3.080 ; -3.533 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; -3.286 ; -3.729 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 4.535 ; 4.396 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 4.525 ; 4.386 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 4.756 ; 4.700 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 4.789 ; 4.686 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 4.167 ; 4.101 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 4.889 ; 4.681 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 4.445 ; 4.377 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 4.393 ; 4.357 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 4.480 ; 4.431 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 4.764 ; 4.618 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 4.370 ; 4.237 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 4.889 ; 4.681 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 4.331 ; 4.163 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 4.426 ; 4.277 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 2.190 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 4.354 ; 4.592 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 4.816 ; 4.755 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 4.816 ; 4.755 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 4.561 ; 4.464 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 4.541 ; 4.440 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 4.414 ; 4.373 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 4.505 ; 4.445 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 4.045 ; 4.019 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 4.062 ; 3.912 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 3.969 ; 3.869 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 4.906 ; 4.817 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 4.906 ; 4.817 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 4.883 ; 4.768 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 4.157 ; 4.062 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 4.833 ; 4.671 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 4.435 ; 4.322 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 4.556 ; 4.473 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 4.511 ; 4.359 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 4.601 ; 4.510 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 2.044 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 4.449 ; 4.310 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 4.439 ; 4.300 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 4.315 ; 4.256 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 4.347 ; 4.243 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 3.749 ; 3.681 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 3.673 ; 3.622 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 3.905 ; 3.803 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 3.741 ; 3.748 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 3.904 ; 3.721 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 3.950 ; 3.848 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 3.673 ; 3.622 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 3.902 ; 3.806 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 3.745 ; 3.713 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 3.876 ; 3.788 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 1.862 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 3.871 ; 4.104 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 3.450 ; 3.310 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 4.297 ; 4.230 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 4.003 ; 3.909 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 3.982 ; 3.850 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 3.754 ; 3.697 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 3.933 ; 3.820 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 3.484 ; 3.310 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 3.496 ; 3.469 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 3.450 ; 3.395 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 3.501 ; 3.421 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 4.337 ; 4.208 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 4.312 ; 4.194 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 3.659 ; 3.568 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 4.015 ; 3.900 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 3.501 ; 3.421 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 3.870 ; 3.857 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 3.942 ; 3.886 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 4.059 ; 4.010 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 1.718 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                             ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; CLOCK_50                                             ; 17.144  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 106.649 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 173.628 ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; CLOCK_50                                             ; 0.188 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.188 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.188 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; CLOCK_50                                             ; 9.267  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 55.373 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 88.313 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 17.144 ; pwmref_reg[3]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.065     ; 2.751      ;
; 17.198 ; pwmref_reg[5]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.060     ; 2.702      ;
; 17.379 ; pwmcount[3]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.515      ;
; 17.436 ; pwmcount[7]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.458      ;
; 17.448 ; pwmcount[6]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.446      ;
; 17.473 ; pwmref_reg[0]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.065     ; 2.422      ;
; 17.488 ; pwmcount[4]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.406      ;
; 17.518 ; pwmref_reg[7]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.376      ;
; 17.528 ; pwmcount[2]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.366      ;
; 17.550 ; pwmcount[1]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.344      ;
; 17.570 ; pwmref_reg[2]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.324      ;
; 17.579 ; pwmcount[5]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.315      ;
; 17.584 ; pwmcount[0]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.310      ;
; 17.639 ; pwmref_reg[6]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.255      ;
; 17.684 ; pwmref_reg[4]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.210      ;
; 17.747 ; pwmref_reg[1]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 2.147      ;
; 18.062 ; pwmout_reg~_Duplicate_1 ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 1.832      ;
; 18.639 ; pwmref_reg[3]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.034     ; 1.334      ;
; 18.757 ; pwmref_reg[5]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.029     ; 1.221      ;
; 18.869 ; pwmcount[3]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.103      ;
; 18.977 ; pwmcount[6]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.995      ;
; 18.978 ; pwmcount[7]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.994      ;
; 19.003 ; pwmcount[2]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.969      ;
; 19.033 ; pwmref_reg[0]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.034     ; 0.940      ;
; 19.034 ; pwmcount[4]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.938      ;
; 19.037 ; pwmref_reg[7]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.935      ;
; 19.038 ; pwmcount[2]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.934      ;
; 19.046 ; pwmcount[1]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.926      ;
; 19.047 ; pwmcount[0]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.925      ;
; 19.061 ; pwmcount[4]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.911      ;
; 19.063 ; pwmref_reg[2]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.909      ;
; 19.067 ; pwmcount[2]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.905      ;
; 19.071 ; pwmcount[2]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.901      ;
; 19.079 ; pwmcount[1]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.893      ;
; 19.080 ; pwmcount[0]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.892      ;
; 19.108 ; pwmcount[1]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.864      ;
; 19.114 ; pwmcount[1]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.858      ;
; 19.115 ; pwmcount[3]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.857      ;
; 19.115 ; pwmcount[0]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.857      ;
; 19.125 ; pwmcount[4]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.847      ;
; 19.129 ; pwmcount[4]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.843      ;
; 19.134 ; pwmcount[6]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.838      ;
; 19.135 ; pwmcount[2]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.837      ;
; 19.139 ; pwmcount[2]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.833      ;
; 19.139 ; pwmcount[5]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.833      ;
; 19.141 ; pwmref_reg[6]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.831      ;
; 19.144 ; pwmcount[0]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.828      ;
; 19.147 ; pwmcount[1]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.825      ;
; 19.148 ; pwmcount[3]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.824      ;
; 19.148 ; pwmcount[0]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.824      ;
; 19.182 ; pwmcount[1]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.790      ;
; 19.183 ; pwmcount[5]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.789      ;
; 19.183 ; pwmcount[3]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.789      ;
; 19.183 ; pwmcount[0]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.789      ;
; 19.203 ; pwmref_reg[4]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.769      ;
; 19.215 ; pwmcount[1]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.757      ;
; 19.216 ; pwmcount[5]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.756      ;
; 19.216 ; pwmcount[3]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.756      ;
; 19.216 ; pwmcount[0]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.756      ;
; 19.278 ; pwmref_reg[1]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.694      ;
; 19.417 ; pwmcount[1]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.555      ;
; 19.419 ; pwmcount[5]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.553      ;
; 19.419 ; pwmcount[3]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.553      ;
; 19.419 ; pwmcount[0]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.553      ;
; 19.422 ; pwmcount[4]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.550      ;
; 19.423 ; pwmcount[7]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.549      ;
; 19.427 ; pwmcount[6]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.545      ;
; 19.431 ; pwmcount[2]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.541      ;
; 19.613 ; pwmcount[0]             ; pwmcount[0]             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.359      ;
; 19.622 ; pwmout_reg~_Duplicate_1 ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 0.350      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                  ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 106.649 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.039     ; 4.495      ;
; 106.649 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.039     ; 4.495      ;
; 106.649 ; vga_syncgen:U0|areastate.FULLWHITE ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.039     ; 4.495      ;
; 106.763 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.380      ;
; 106.763 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.380      ;
; 106.763 ; vga_syncgen:U0|hcount[6]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.380      ;
; 106.767 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.039     ; 4.377      ;
; 106.767 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.039     ; 4.377      ;
; 106.767 ; vga_syncgen:U0|areastate.WHITE     ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.039     ; 4.377      ;
; 106.775 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.368      ;
; 106.775 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.368      ;
; 106.775 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.368      ;
; 106.803 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.340      ;
; 106.803 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.340      ;
; 106.803 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.340      ;
; 106.849 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.294      ;
; 106.849 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.294      ;
; 106.849 ; vga_syncgen:U0|hcount[3]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.294      ;
; 106.871 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.272      ;
; 106.871 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.272      ;
; 106.871 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.272      ;
; 106.912 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.231      ;
; 106.912 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.231      ;
; 106.912 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.231      ;
; 106.953 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.190      ;
; 106.953 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.190      ;
; 106.953 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.190      ;
; 106.964 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.179      ;
; 106.964 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.179      ;
; 106.964 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.179      ;
; 106.981 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.162      ;
; 106.981 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.162      ;
; 106.981 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.162      ;
; 106.983 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.160      ;
; 106.983 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.160      ;
; 106.983 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.040     ; 4.160      ;
; 107.138 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 4.003      ;
; 107.138 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 4.003      ;
; 107.138 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 4.003      ;
; 107.192 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.949      ;
; 107.192 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.949      ;
; 107.192 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.949      ;
; 107.194 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.947      ;
; 107.194 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.947      ;
; 107.194 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.947      ;
; 107.223 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.918      ;
; 107.223 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.918      ;
; 107.223 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.918      ;
; 107.234 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.907      ;
; 107.234 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.907      ;
; 107.234 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.907      ;
; 107.250 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.891      ;
; 107.250 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.891      ;
; 107.250 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.891      ;
; 107.257 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.884      ;
; 107.257 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.884      ;
; 107.257 ; vga_syncgen:U0|vcount[8]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.884      ;
; 107.262 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.879      ;
; 107.262 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.879      ;
; 107.262 ; vga_syncgen:U0|vcount[4]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.879      ;
; 107.277 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.864      ;
; 107.277 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.864      ;
; 107.277 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.864      ;
; 107.279 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.862      ;
; 107.279 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.862      ;
; 107.279 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.862      ;
; 107.305 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.836      ;
; 107.305 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.836      ;
; 107.305 ; vga_syncgen:U0|vcount[3]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.836      ;
; 107.321 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.824      ;
; 107.321 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.824      ;
; 107.321 ; vga_syncgen:U0|hcount[5]           ; vga_syncgen:U0|cb_rout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.824      ;
; 107.324 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.817      ;
; 107.324 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.817      ;
; 107.324 ; vga_syncgen:U0|hcount[1]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.817      ;
; 107.335 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.806      ;
; 107.335 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.806      ;
; 107.335 ; vga_syncgen:U0|vcount[6]           ; vga_syncgen:U0|cb_rout_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.806      ;
; 107.343 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.798      ;
; 107.343 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.798      ;
; 107.343 ; vga_syncgen:U0|hcount[9]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.798      ;
; 107.348 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.797      ;
; 107.348 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.797      ;
; 107.348 ; vga_syncgen:U0|hcount[0]           ; vga_syncgen:U0|cb_rout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.797      ;
; 107.362 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.779      ;
; 107.362 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.779      ;
; 107.362 ; vga_syncgen:U0|hcount[4]           ; vga_syncgen:U0|cb_gout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.779      ;
; 107.369 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.772      ;
; 107.369 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.772      ;
; 107.369 ; vga_syncgen:U0|hcount[7]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.772      ;
; 107.375 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.770      ;
; 107.375 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.770      ;
; 107.375 ; vga_syncgen:U0|hcount[8]           ; vga_syncgen:U0|cb_rout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.770      ;
; 107.376 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.044     ; 3.763      ;
; 107.376 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.044     ; 3.763      ;
; 107.376 ; vga_syncgen:U0|vcount[7]           ; vga_syncgen:U0|cb_bout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.044     ; 3.763      ;
; 107.377 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.768      ;
; 107.377 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.768      ;
; 107.377 ; vga_syncgen:U0|hcount[2]           ; vga_syncgen:U0|cb_rout_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.038     ; 3.768      ;
; 107.378 ; vga_syncgen:U0|vcount[0]           ; vga_syncgen:U0|cb_rout_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 111.176      ; -0.042     ; 3.763      ;
+---------+------------------------------------+-------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                        ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                    ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 173.628 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]    ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 3.230      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.028 ; soundtest:U1|volume_r_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.821      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.101 ; soundtest:U1|wavesqr_reg[15]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.757      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.219 ; soundtest:U1|volume_l_reg[14]                               ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.101     ; 2.630      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.275 ; soundtest:U1|wavesqr_reg[14]                                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.092     ; 2.583      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.305 ; soundtest:U1|wavesqr_reg[1]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.554      ;
; 174.495 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.364      ;
; 174.495 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.364      ;
; 174.495 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.364      ;
; 174.495 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 177.058      ; -0.091     ; 2.364      ;
+---------+-------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; pwmout_reg~_Duplicate_1 ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; pwmcount[0]             ; pwmcount[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.314      ;
; 0.303 ; pwmcount[2]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.422      ;
; 0.305 ; pwmcount[6]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; pwmcount[3]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; pwmcount[5]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; pwmcount[7]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.311 ; pwmcount[0]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; pwmcount[4]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; pwmcount[1]             ; pwmcount[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.431      ;
; 0.452 ; pwmcount[2]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.571      ;
; 0.454 ; pwmcount[6]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.573      ;
; 0.461 ; pwmcount[4]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.580      ;
; 0.464 ; pwmcount[1]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; pwmcount[5]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; pwmcount[3]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; pwmcount[0]             ; pwmcount[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.583      ;
; 0.467 ; pwmcount[1]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; pwmcount[5]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; pwmcount[3]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; pwmcount[0]             ; pwmcount[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.586      ;
; 0.495 ; pwmref_reg[1]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.614      ;
; 0.510 ; pwmcount[0]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.629      ;
; 0.515 ; pwmcount[2]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.634      ;
; 0.518 ; pwmcount[2]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.637      ;
; 0.524 ; pwmcount[4]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.643      ;
; 0.526 ; pwmcount[2]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.645      ;
; 0.527 ; pwmcount[4]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.646      ;
; 0.528 ; pwmcount[6]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.647      ;
; 0.530 ; pwmcount[1]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.649      ;
; 0.530 ; pwmcount[3]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.649      ;
; 0.530 ; pwmcount[0]             ; pwmcount[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.649      ;
; 0.533 ; pwmcount[1]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.652      ;
; 0.533 ; pwmcount[3]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.652      ;
; 0.533 ; pwmcount[0]             ; pwmcount[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.652      ;
; 0.557 ; pwmref_reg[4]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.676      ;
; 0.573 ; pwmcount[5]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.692      ;
; 0.576 ; pwmcount[3]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.695      ;
; 0.579 ; pwmcount[7]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.698      ;
; 0.581 ; pwmcount[2]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.700      ;
; 0.584 ; pwmcount[2]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.703      ;
; 0.596 ; pwmcount[1]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.715      ;
; 0.596 ; pwmcount[0]             ; pwmcount[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.715      ;
; 0.599 ; pwmcount[1]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.718      ;
; 0.599 ; pwmcount[0]             ; pwmcount[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.718      ;
; 0.600 ; pwmref_reg[6]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.719      ;
; 0.613 ; pwmcount[1]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.732      ;
; 0.666 ; pwmref_reg[2]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.785      ;
; 0.672 ; pwmref_reg[0]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.793      ;
; 0.681 ; pwmref_reg[7]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.801      ;
; 0.682 ; pwmcount[4]             ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.801      ;
; 0.921 ; pwmref_reg[5]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 1.047      ;
; 0.978 ; pwmref_reg[3]           ; pwmout_reg~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 1.099      ;
; 1.540 ; pwmout_reg~_Duplicate_1 ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 1.626      ;
; 1.878 ; pwmcount[2]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 1.964      ;
; 1.878 ; pwmref_reg[1]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 1.964      ;
; 1.880 ; pwmcount[6]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 1.966      ;
; 1.889 ; pwmcount[0]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 1.975      ;
; 1.928 ; pwmcount[3]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.014      ;
; 1.931 ; pwmcount[7]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.017      ;
; 1.950 ; pwmref_reg[4]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.036      ;
; 1.962 ; pwmcount[5]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.048      ;
; 2.008 ; pwmcount[1]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.094      ;
; 2.009 ; pwmref_reg[6]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.095      ;
; 2.084 ; pwmref_reg[2]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.170      ;
; 2.086 ; pwmref_reg[7]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.029      ; 2.173      ;
; 2.087 ; pwmref_reg[0]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.030      ; 2.175      ;
; 2.087 ; pwmcount[4]             ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.028      ; 2.173      ;
; 2.347 ; pwmref_reg[5]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 2.440      ;
; 2.397 ; pwmref_reg[3]           ; pwmout_reg              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.030      ; 2.485      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.188 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|sqrtoggle_reg                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.313      ;
; 0.195 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; soundtest:U1|key_r_in_reg[1]                                 ; soundtest:U1|volume_r_reg[14]                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[5]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[4]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; soundtest:U1|key_r_in_reg[0]                                 ; soundtest:U1|key_r_in_reg[1]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.315      ;
; 0.198 ; soundtest:U1|key_l_in_reg[0]                                 ; soundtest:U1|key_l_in_reg[1]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.317      ;
; 0.202 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|wavesqr_reg[15]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.321      ;
; 0.205 ; soundtest:U1|sqrtoggle_reg                                   ; soundtest:U1|wavesqr_reg[14]                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.324      ;
; 0.228 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[6]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.347      ;
; 0.230 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[0]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.349      ;
; 0.253 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.372      ;
; 0.254 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.373      ;
; 0.255 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.374      ;
; 0.256 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.375      ;
; 0.256 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.375      ;
; 0.257 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.376      ;
; 0.269 ; soundtest:U1|key_l_in_reg[1]                                 ; soundtest:U1|volume_l_reg[14]                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.388      ;
; 0.269 ; soundtest:U1|wavesin_reg[1]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.388      ;
; 0.287 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[1]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.406      ;
; 0.287 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavesin_reg[0]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.406      ;
; 0.295 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.417      ;
; 0.299 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.304 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.423      ;
; 0.306 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.315 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.434      ;
; 0.320 ; soundtest:U1|wavecount[3]                                    ; soundtest:U1|wavecount[3]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.322 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.441      ;
; 0.323 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.442      ;
; 0.331 ; soundtest:U1|wavecount[0]                                    ; soundtest:U1|wavecount[0]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.450      ;
; 0.333 ; soundtest:U1|wavesin_reg[12]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.453      ;
; 0.333 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavesin_reg[6]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.452      ;
; 0.335 ; soundtest:U1|wavesin_reg[15]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; soundtest:U1|wavesin_reg[2]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.456      ;
; 0.345 ; soundtest:U1|wavesin_reg[3]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.465      ;
; 0.354 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[5]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.473      ;
; 0.355 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.533      ;
; 0.356 ; soundtest:U1|wavecount[5]                                    ; soundtest:U1|wavecount[4]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.475      ;
; 0.356 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavecount[1]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.475      ;
; 0.363 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; soundtest:U1|fs_old_reg                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.482      ;
; 0.371 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.490      ;
; 0.388 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.507      ;
; 0.398 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.576      ;
; 0.399 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.577      ;
; 0.402 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.580      ;
; 0.407 ; soundtest:U1|wavecount[2]                                    ; soundtest:U1|wavecount[2]                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.526      ;
; 0.432 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.553      ;
; 0.433 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.554      ;
; 0.433 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.554      ;
; 0.433 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.554      ;
; 0.434 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.555      ;
; 0.437 ; soundtest:U1|wavesin_reg[9]                                  ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.560      ;
; 0.438 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.616      ;
; 0.445 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.566      ;
; 0.449 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.627      ;
; 0.450 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.628      ;
; 0.450 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.569      ;
; 0.454 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.632      ;
; 0.456 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.634      ;
; 0.457 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.635      ;
; 0.458 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.637      ;
; 0.460 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.580      ;
; 0.466 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.590      ;
; 0.466 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.644      ;
; 0.467 ; soundtest:U1|wavecount[4]                                    ; soundtest:U1|wavesin_reg[5]                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.470 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.648      ;
; 0.471 ; soundtest:U1|wavesin_reg[10]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.592      ;
; 0.471 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]   ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.649      ;
; 0.471 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.590      ;
; 0.474 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.598      ;
; 0.474 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.598      ;
; 0.476 ; soundtest:U1|wavesin_reg[14]                                 ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.599      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.188 ; vga_syncgen:U0|areastate.LEFTBAND1  ; vga_syncgen:U0|areastate.LEFTBAND1  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.WHITE      ; vga_syncgen:U0|areastate.WHITE      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.CYAN       ; vga_syncgen:U0|areastate.CYAN       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.GREEN      ; vga_syncgen:U0|areastate.GREEN      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.MAGENTA    ; vga_syncgen:U0|areastate.MAGENTA    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.RED        ; vga_syncgen:U0|areastate.RED        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.BLUE       ; vga_syncgen:U0|areastate.BLUE       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.RIGHTBAND1 ; vga_syncgen:U0|areastate.RIGHTBAND1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.FULLWHITE  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.GRAY       ; vga_syncgen:U0|areastate.GRAY       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.RIGHTBAND2 ; vga_syncgen:U0|areastate.RIGHTBAND2 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.LEFTBAND3  ; vga_syncgen:U0|areastate.LEFTBAND3  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.WHITELAMP  ; vga_syncgen:U0|areastate.WHITELAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.LEFTBAND4  ; vga_syncgen:U0|areastate.LEFTBAND4  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.REDLAMP    ; vga_syncgen:U0|areastate.REDLAMP    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.RIGHTBAND4 ; vga_syncgen:U0|areastate.RIGHTBAND4 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.LEFTBAND5  ; vga_syncgen:U0|areastate.LEFTBAND5  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.GREENLAMP  ; vga_syncgen:U0|areastate.GREENLAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.RIGHTBAND5 ; vga_syncgen:U0|areastate.RIGHTBAND5 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.LEFTBAND6  ; vga_syncgen:U0|areastate.LEFTBAND6  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.BLUELAMP   ; vga_syncgen:U0|areastate.BLUELAMP   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|areastate.RIGHTBAND6 ; vga_syncgen:U0|areastate.RIGHTBAND6 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|hblank_reg           ; vga_syncgen:U0|hblank_reg           ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|vblank_reg           ; vga_syncgen:U0|vblank_reg           ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|cb_rout_reg[7]       ; vga_syncgen:U0|cb_rout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|cb_gout_reg[7]       ; vga_syncgen:U0|cb_gout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga_syncgen:U0|cb_bout_reg[7]       ; vga_syncgen:U0|cb_bout_reg[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.189 ; vga_syncgen:U0|areastate.LEFTBAND2  ; vga_syncgen:U0|areastate.LEFTBAND2  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.307      ;
; 0.194 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[0]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.199 ; vga_syncgen:U0|areastate.LEFTBAND4  ; vga_syncgen:U0|areastate.REDLAMP    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; vga_syncgen:U0|areastate.LEFTBAND5  ; vga_syncgen:U0|areastate.GREENLAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.319      ;
; 0.202 ; vga_syncgen:U0|areastate.LEFTBAND3  ; vga_syncgen:U0|areastate.WHITELAMP  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.321      ;
; 0.208 ; vga_syncgen:U0|areastate.REDLAMP    ; vga_syncgen:U0|areastate.RIGHTBAND4 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.327      ;
; 0.209 ; vga_syncgen:U0|areastate.GREENLAMP  ; vga_syncgen:U0|areastate.RIGHTBAND5 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.328      ;
; 0.212 ; vga_syncgen:U0|areastate.BLUELAMP   ; vga_syncgen:U0|areastate.RIGHTBAND6 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.331      ;
; 0.217 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.337      ;
; 0.294 ; vga_syncgen:U0|lampcount[1]         ; vga_syncgen:U0|lampcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; vga_syncgen:U0|lampcount[3]         ; vga_syncgen:U0|lampcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; vga_syncgen:U0|lampcount[5]         ; vga_syncgen:U0|lampcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; vga_syncgen:U0|lampcount[7]         ; vga_syncgen:U0|lampcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.302 ; vga_syncgen:U0|areastate.LEFTBAND6  ; vga_syncgen:U0|areastate.BLUELAMP   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.421      ;
; 0.305 ; vga_syncgen:U0|lampcount[13]        ; vga_syncgen:U0|lampcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; vga_syncgen:U0|lampcount[15]        ; vga_syncgen:U0|lampcount[15]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; vga_syncgen:U0|hcount[8]            ; vga_syncgen:U0|hcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; vga_syncgen:U0|lampcount[11]        ; vga_syncgen:U0|lampcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; vga_syncgen:U0|hcount[5]            ; vga_syncgen:U0|hcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; vga_syncgen:U0|hcount[7]            ; vga_syncgen:U0|hcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; vga_syncgen:U0|vcount[6]            ; vga_syncgen:U0|vcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; vga_syncgen:U0|lampcount[9]         ; vga_syncgen:U0|lampcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|lampcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; vga_syncgen:U0|lampcount[14]        ; vga_syncgen:U0|lampcount[14]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; vga_syncgen:U0|lampcount[10]        ; vga_syncgen:U0|lampcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.428      ;
; 0.312 ; vga_syncgen:U0|hcount[6]            ; vga_syncgen:U0|hcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.431      ;
; 0.320 ; vga_syncgen:U0|hcount[4]            ; vga_syncgen:U0|hcount[4]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.439      ;
; 0.327 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.GRAY       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.446      ;
; 0.335 ; vga_syncgen:U0|areastate.FULLWHITE  ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.454      ;
; 0.339 ; vga_syncgen:U0|vcount[0]            ; vga_syncgen:U0|vcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.459      ;
; 0.365 ; vga_syncgen:U0|vcount[7]            ; vga_syncgen:U0|vcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.485      ;
; 0.368 ; vga_syncgen:U0|hcount[1]            ; vga_syncgen:U0|hcount[1]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.487      ;
; 0.381 ; vga_syncgen:U0|cb_rout_reg[6]       ; vga_syncgen:U0|cb_rout_reg[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.500      ;
; 0.385 ; vga_syncgen:U0|areastate.WHITE      ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.504      ;
; 0.389 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|cb_rout_reg[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.508      ;
; 0.397 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|cb_rout_reg[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.516      ;
; 0.397 ; vga_syncgen:U0|areastate.LEFTBAND1  ; vga_syncgen:U0|areastate.WHITE      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.516      ;
; 0.424 ; vga_syncgen:U0|areastate.YELLOW     ; vga_syncgen:U0|areastate.YELLOW     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.543      ;
; 0.443 ; vga_syncgen:U0|lampcount[1]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.562      ;
; 0.443 ; vga_syncgen:U0|lampcount[3]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.562      ;
; 0.444 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[0]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; vga_syncgen:U0|areastate.RIGHTBAND3 ; vga_syncgen:U0|cb_gout_reg[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; vga_syncgen:U0|lampcount[5]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; vga_syncgen:U0|lampcount[7]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.563      ;
; 0.453 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.572      ;
; 0.453 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; vga_syncgen:U0|lampcount[13]        ; vga_syncgen:U0|lampcount[14]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; vga_syncgen:U0|lampcount[11]        ; vga_syncgen:U0|lampcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; vga_syncgen:U0|hcount[7]            ; vga_syncgen:U0|hcount[8]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; vga_syncgen:U0|lampcount[9]         ; vga_syncgen:U0|lampcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; vga_syncgen:U0|hcount[5]            ; vga_syncgen:U0|hcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; vga_syncgen:U0|lampcount[0]         ; vga_syncgen:U0|lampcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; vga_syncgen:U0|lampcount[6]         ; vga_syncgen:U0|lampcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; vga_syncgen:U0|vcount[5]            ; vga_syncgen:U0|vcount[6]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; vga_syncgen:U0|lampcount[2]         ; vga_syncgen:U0|lampcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; vga_syncgen:U0|areastate.WHITELAMP  ; vga_syncgen:U0|areastate.RIGHTBAND3 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 0.571      ;
; 0.458 ; vga_syncgen:U0|lampcount[4]         ; vga_syncgen:U0|lampcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.577      ;
; 0.465 ; vga_syncgen:U0|vcount[6]            ; vga_syncgen:U0|vcount[7]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vga_syncgen:U0|lampcount[12]        ; vga_syncgen:U0|lampcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; vga_syncgen:U0|lampcount[14]        ; vga_syncgen:U0|lampcount[15]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; vga_syncgen:U0|lampcount[8]         ; vga_syncgen:U0|lampcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; vga_syncgen:U0|hcount[3]            ; vga_syncgen:U0|hcount[4]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; vga_syncgen:U0|lampcount[10]        ; vga_syncgen:U0|lampcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.586      ;
; 0.469 ; vga_syncgen:U0|hcount[3]            ; vga_syncgen:U0|hcount[5]            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.588      ;
+-------+-------------------------------------+-------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[6]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[7]                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1                                        ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[0]                                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[1]                                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[2]                                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[3]                                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[4]                                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[6]                                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[7]                                                  ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[5]                                                  ;
; 9.270  ; 9.425        ; 0.155          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 9.270  ; 9.425        ; 0.155          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg                                                     ;
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.425  ; 9.425        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.441  ; 9.441        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; blon_reg|clk                                                   ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg|clk                                                 ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[0]|clk                                              ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[3]|clk                                              ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[7]|clk                                              ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[0]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[1]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[2]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[3]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[4]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[5]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[6]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmcount[7]|clk                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1|clk                                    ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[1]|clk                                              ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[2]|clk                                              ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[4]|clk                                              ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[5]|clk                                              ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pwmref_reg[6]|clk                                              ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                 ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[6]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[7]                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1                                        ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[1]                                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[2]                                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[4]                                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[5]                                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[6]                                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[0]                                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[3]                                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[7]                                                  ;
; 10.418 ; 10.568       ; 0.150          ; High Pulse Width ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 10.418 ; 10.568       ; 0.150          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg                                                     ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                 ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                   ;
; 10.548 ; 10.548       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[5]|clk                                              ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[0]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[1]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[2]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[3]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[4]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[5]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[6]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmcount[7]|clk                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg~_Duplicate_1|clk                                    ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[0]|clk                                              ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[1]|clk                                              ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[2]|clk                                              ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[3]|clk                                              ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[4]|clk                                              ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[6]|clk                                              ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmref_reg[7]|clk                                              ;
; 10.557 ; 10.557       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; blon_reg|clk                                                   ;
; 10.557 ; 10.557       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pwmout_reg|clk                                                 ;
; 10.559 ; 10.559       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.573 ; 10.573       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; blon_reg                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[0]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[1]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[2]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[3]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[4]                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; pwmcount[5]                                                    ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUE       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUELAMP   ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.CYAN       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREEN      ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREENLAMP  ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND3  ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND4  ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND5  ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND6  ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.MAGENTA    ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.REDLAMP    ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND4 ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND5 ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND6 ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.WHITELAMP  ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[0]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[1]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[2]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[3]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[4]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[5]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[1]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[2]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[5]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[0]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[3]       ;
; 55.373 ; 55.589       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[4]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.FULLWHITE  ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GRAY       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND1  ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND2  ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RED        ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND1 ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND2 ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND3 ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.WHITE      ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.YELLOW     ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[6]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[7]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[0]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[3]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[4]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[6]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_gout_reg[7]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[6]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[7]       ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hblank_reg           ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[0]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[1]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[2]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[3]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[4]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[5]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[6]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[7]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[8]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|hcount[9]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[0]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[10]        ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[11]        ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[12]        ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[13]        ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[14]        ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[15]        ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[1]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[2]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[3]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[4]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[5]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[6]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[7]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[8]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|lampcount[9]         ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vblank_reg           ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[0]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[1]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[2]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[3]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[4]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[5]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[6]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[7]            ;
; 55.374 ; 55.590       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|vcount[8]            ;
; 55.375 ; 55.591       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[1]       ;
; 55.375 ; 55.591       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[2]       ;
; 55.375 ; 55.591       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[5]       ;
; 55.398 ; 55.582       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.LEFTBAND2  ;
; 55.399 ; 55.583       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND1 ;
; 55.399 ; 55.583       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.RIGHTBAND2 ;
; 55.399 ; 55.583       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[6]       ;
; 55.399 ; 55.583       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_bout_reg[7]       ;
; 55.399 ; 55.583       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[1]       ;
; 55.399 ; 55.583       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[2]       ;
; 55.399 ; 55.583       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|cb_rout_reg[5]       ;
; 55.400 ; 55.584       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUE       ;
; 55.400 ; 55.584       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.BLUELAMP   ;
; 55.400 ; 55.584       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.CYAN       ;
; 55.400 ; 55.584       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.FULLWHITE  ;
; 55.400 ; 55.584       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GRAY       ;
; 55.400 ; 55.584       ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vga_syncgen:U0|areastate.GREEN      ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+
; 88.313 ; 88.529       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[13]                                 ;
; 88.313 ; 88.529       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[14]                                 ;
; 88.313 ; 88.529       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[9]                                  ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[0]                                    ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[1]                                    ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[2]                                    ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[3]                                    ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[4]                                    ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavecount[5]                                    ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[0]                                  ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[11]                                 ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[5]                                  ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[6]                                  ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[7]                                  ;
; 88.314 ; 88.530       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[8]                                  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|fs_old_reg                                      ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_l_in_reg[0]                                 ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_l_in_reg[1]                                 ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_r_in_reg[0]                                 ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|key_r_in_reg[1]                                 ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]     ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]     ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]     ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]     ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]     ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]     ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]     ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31] ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]   ;
; 88.316 ; 88.495       ; 0.179          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]   ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[10] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[11] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[12] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[13] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[14] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[15] ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[2]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[3]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[4]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[5]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[6]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[7]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[8]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[9]  ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|sqrtoggle_reg                                   ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|volume_l_reg[14]                                ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|volume_r_reg[14]                                ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesqr_reg[14]                                 ;
; 88.316 ; 88.532       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesqr_reg[15]                                 ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10] ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11] ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12] ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13] ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14] ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15] ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1]  ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[10]                                 ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[12]                                 ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[15]                                 ;
; 88.317 ; 88.533       ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; soundtest:U1|wavesin_reg[1]                                  ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; 1.397 ; 2.179 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; 0.553 ; 1.278 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; 0.784 ; 1.515 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; 0.630 ; 1.352 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; 0.732 ; 1.478 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; 0.785 ; 1.516 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; 0.558 ; 1.283 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; 0.629 ; 1.351 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; 0.818 ; 1.572 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; 1.397 ; 2.179 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; 2.620 ; 3.391 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; 2.491 ; 3.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; 2.620 ; 3.391 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; -0.354 ; -1.067 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; -0.354 ; -1.067 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; -0.582 ; -1.307 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; -0.434 ; -1.151 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; -0.527 ; -1.260 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; -0.583 ; -1.308 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; -0.359 ; -1.072 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; -0.433 ; -1.150 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; -0.609 ; -1.350 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; -1.149 ; -1.926 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; -2.076 ; -2.833 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; -2.076 ; -2.833 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; -2.201 ; -2.972 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 2.894 ; 2.799 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 2.884 ; 2.789 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 2.911 ; 3.046 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 2.952 ; 3.067 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 2.532 ; 2.617 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 3.031 ; 2.938 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 2.695 ; 2.778 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 2.692 ; 2.757 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 2.714 ; 2.806 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 2.862 ; 2.938 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 2.609 ; 2.652 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 3.031 ; 2.938 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 2.653 ; 2.633 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 2.656 ; 2.719 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 1.329 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 2.752 ; 2.819 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 2.933 ; 3.049 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 2.933 ; 3.049 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 2.822 ; 2.856 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 2.793 ; 2.837 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 2.711 ; 2.810 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 2.749 ; 2.837 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 2.465 ; 2.531 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 2.526 ; 2.479 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 2.375 ; 2.423 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 3.019 ; 3.082 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 2.975 ; 3.082 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 3.019 ; 3.049 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 2.568 ; 2.583 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 2.902 ; 2.979 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 2.666 ; 2.732 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 2.803 ; 2.862 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 2.758 ; 2.759 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 2.799 ; 2.888 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 1.275 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 2.837 ; 2.742 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 2.827 ; 2.732 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 2.617 ; 2.743 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 2.656 ; 2.764 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 2.253 ; 2.331 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 2.196 ; 2.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 2.329 ; 2.390 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 2.247 ; 2.331 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 2.366 ; 2.277 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 2.372 ; 2.418 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 2.196 ; 2.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 2.357 ; 2.405 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 2.250 ; 2.295 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 2.329 ; 2.370 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 1.106 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 2.425 ; 2.490 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 2.058 ; 2.005 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 2.582 ; 2.674 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 2.407 ; 2.424 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 2.395 ; 2.390 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 2.283 ; 2.344 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 2.352 ; 2.407 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 2.115 ; 2.005 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 2.129 ; 2.140 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 2.058 ; 2.085 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 2.094 ; 2.116 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 2.594 ; 2.675 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 2.566 ; 2.625 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 2.214 ; 2.197 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 2.410 ; 2.457 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 2.094 ; 2.116 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 2.338 ; 2.431 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 2.361 ; 2.403 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 2.467 ; 2.532 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 1.051 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+-------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 15.073  ; 0.188 ; N/A      ; N/A     ; 9.267               ;
;  CLOCK_50                                             ; 15.073  ; 0.188 ; N/A      ; N/A     ; 9.267               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 171.033 ; 0.188 ; N/A      ; N/A     ; 88.184              ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 103.091 ; 0.188 ; N/A      ; N/A     ; 55.336              ;
; Design-wide TNS                                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                             ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------+------------+-------+-------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; 2.515 ; 3.032 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; 1.037 ; 1.536 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; 1.439 ; 1.939 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; 1.194 ; 1.696 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; 1.343 ; 1.849 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; 1.440 ; 1.941 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; 1.041 ; 1.540 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; 1.191 ; 1.695 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; 1.514 ; 1.999 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; 2.515 ; 3.032 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; 4.538 ; 5.055 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; 4.308 ; 4.821 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; 4.538 ; 5.055 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------+------------+--------+--------+------------+------------------------------------------------------+
; SW[*]      ; CLOCK_50   ; -0.354 ; -0.949 ; Rise       ; CLOCK_50                                             ;
;  SW[0]     ; CLOCK_50   ; -0.354 ; -0.949 ; Rise       ; CLOCK_50                                             ;
;  SW[1]     ; CLOCK_50   ; -0.582 ; -1.307 ; Rise       ; CLOCK_50                                             ;
;  SW[2]     ; CLOCK_50   ; -0.434 ; -1.111 ; Rise       ; CLOCK_50                                             ;
;  SW[3]     ; CLOCK_50   ; -0.527 ; -1.214 ; Rise       ; CLOCK_50                                             ;
;  SW[4]     ; CLOCK_50   ; -0.583 ; -1.308 ; Rise       ; CLOCK_50                                             ;
;  SW[5]     ; CLOCK_50   ; -0.359 ; -0.952 ; Rise       ; CLOCK_50                                             ;
;  SW[6]     ; CLOCK_50   ; -0.433 ; -1.109 ; Rise       ; CLOCK_50                                             ;
;  SW[7]     ; CLOCK_50   ; -0.609 ; -1.343 ; Rise       ; CLOCK_50                                             ;
;  SW[9]     ; CLOCK_50   ; -1.149 ; -1.926 ; Rise       ; CLOCK_50                                             ;
; BUTTON[*]  ; CLOCK_50   ; -2.076 ; -2.833 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[1] ; CLOCK_50   ; -2.076 ; -2.833 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  BUTTON[2] ; CLOCK_50   ; -2.201 ; -2.972 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 4.761 ; 4.616 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 4.751 ; 4.606 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 4.832 ; 4.903 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 4.879 ; 4.908 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 4.214 ; 4.211 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 5.046 ; 4.896 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 4.535 ; 4.554 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 4.490 ; 4.528 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 4.567 ; 4.582 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 4.870 ; 4.811 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 4.451 ; 4.404 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 5.046 ; 4.896 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 4.411 ; 4.315 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 4.489 ; 4.452 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 2.190 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 4.526 ; 4.708 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 4.960 ; 4.943 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 4.960 ; 4.943 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 4.670 ; 4.618 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 4.622 ; 4.613 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 4.511 ; 4.498 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 4.586 ; 4.620 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 4.107 ; 4.151 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 4.151 ; 4.040 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 4.003 ; 3.978 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 5.035 ; 5.010 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 5.035 ; 5.010 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 5.034 ; 4.969 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 4.246 ; 4.217 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 4.943 ; 4.866 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 4.522 ; 4.503 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 4.671 ; 4.655 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 4.624 ; 4.515 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 4.694 ; 4.685 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 2.044 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+
; LCD_BLDIMMER ; CLOCK_50   ; 2.837 ; 2.742 ; Rise       ; CLOCK_50                                             ;
; LCD_BLON     ; CLOCK_50   ; 2.827 ; 2.732 ; Rise       ; CLOCK_50                                             ;
; DAC_BCLK     ; CLOCK_50   ; 2.617 ; 2.743 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_LRCK     ; CLOCK_50   ; 2.656 ; 2.764 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; DAC_SDAT     ; CLOCK_50   ; 2.253 ; 2.331 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; LCD_B[*]     ; CLOCK_50   ; 2.196 ; 2.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[0]    ; CLOCK_50   ; 2.329 ; 2.390 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[1]    ; CLOCK_50   ; 2.247 ; 2.331 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[2]    ; CLOCK_50   ; 2.366 ; 2.277 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[3]    ; CLOCK_50   ; 2.372 ; 2.418 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[4]    ; CLOCK_50   ; 2.196 ; 2.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[5]    ; CLOCK_50   ; 2.357 ; 2.405 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[6]    ; CLOCK_50   ; 2.250 ; 2.295 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_B[7]    ; CLOCK_50   ; 2.329 ; 2.370 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ; 1.106 ;       ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DE       ; CLOCK_50   ; 2.425 ; 2.490 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_G[*]     ; CLOCK_50   ; 2.058 ; 2.005 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[0]    ; CLOCK_50   ; 2.582 ; 2.674 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[1]    ; CLOCK_50   ; 2.407 ; 2.424 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[2]    ; CLOCK_50   ; 2.395 ; 2.390 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[3]    ; CLOCK_50   ; 2.283 ; 2.344 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[4]    ; CLOCK_50   ; 2.352 ; 2.407 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[5]    ; CLOCK_50   ; 2.115 ; 2.005 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[6]    ; CLOCK_50   ; 2.129 ; 2.140 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_G[7]    ; CLOCK_50   ; 2.058 ; 2.085 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_R[*]     ; CLOCK_50   ; 2.094 ; 2.116 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[0]    ; CLOCK_50   ; 2.594 ; 2.675 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[1]    ; CLOCK_50   ; 2.566 ; 2.625 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[2]    ; CLOCK_50   ; 2.214 ; 2.197 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[3]    ; CLOCK_50   ; 2.410 ; 2.457 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[4]    ; CLOCK_50   ; 2.094 ; 2.116 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[5]    ; CLOCK_50   ; 2.338 ; 2.431 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[6]    ; CLOCK_50   ; 2.361 ; 2.403 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  LCD_R[7]    ; CLOCK_50   ; 2.467 ; 2.532 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; LCD_DCK      ; CLOCK_50   ;       ; 1.051 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_BLON     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLDIMMER ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DISP     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DE       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DCK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_R[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_G[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_B[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_BCLK     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_LRCK     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_SDAT     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUTTON[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUTTON[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUTTON[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_BLDIMMER ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_DISP     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_DE       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_DCK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_G[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LCD_B[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_BCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_LRCK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DAC_SDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LEDG[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_BLDIMMER ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_DISP     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_DE       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_DCK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_G[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LCD_B[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_BCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_LRCK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DAC_SDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LEDG[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                             ; CLOCK_50                                             ; 86       ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1574     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 7348     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                             ; CLOCK_50                                             ; 86       ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1574     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 7348     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 91    ; 91   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Aug 02 04:57:36 2013
Info: Command: quartus_sta ulexite_test -c ulexite_test
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'ulexite_test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 301 -multiply_by 34 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 189 -multiply_by 34 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
Warning (332043): Overwriting existing clock: CLOCK_50
Warning (332174): Ignored filter at ulexite_test.sdc(11): CLOCK_50_2 could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at ulexite_test.sdc(11): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.000 ns" -name {CLOCK_50_2} {CLOCK_50_2}
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From CLOCK_50 (Rise) to CLOCK_50 (Rise) (setup and hold)
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 15.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.073         0.000 CLOCK_50 
    Info (332119):   103.091         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):   171.033         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 CLOCK_50 
    Info (332119):     0.358         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.359         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.581         0.000 CLOCK_50 
    Info (332119):    55.343         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    88.184         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From CLOCK_50 (Rise) to CLOCK_50 (Rise) (setup and hold)
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 15.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.541         0.000 CLOCK_50 
    Info (332119):   103.880         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):   171.676         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 CLOCK_50 
    Info (332119):     0.312         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.313         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.583         0.000 CLOCK_50 
    Info (332119):    55.336         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    88.212         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From CLOCK_50 (Rise) to CLOCK_50 (Rise) (setup and hold)
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 17.144
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.144         0.000 CLOCK_50 
    Info (332119):   106.649         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):   173.628         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.188         0.000 CLOCK_50 
    Info (332119):     0.188         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.188         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.267         0.000 CLOCK_50 
    Info (332119):    55.373         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    88.313         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Fri Aug 02 04:57:38 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


