--- verilog_synth_clean.tmp	2025-07-27 11:23:34.636005656 -0700
+++ uhdm_synth_clean.tmp	2025-07-27 11:23:34.636005656 -0700
@@ -1,6 +1,6 @@
 /* Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3) */
-(* dynports =  1  *)
 (* top =  1  *)
+(* dynports =  1  *)
 (* src = "dut.sv:1.1-23.10" *)
 module simple_always_ifelse(clk, rst_n, unit_result, result);
 (* src = "dut.sv:4.33-4.36" *)
@@ -17,23 +17,7 @@
 wire [7:0] unit_result;
 (* \always_ff  = 32'd1 *)
 (* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[8]  /* _0_ */ (
-.C(clk),
-.D(unit_result[0]),
-.Q(result[8]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[9]  /* _1_ */ (
-.C(clk),
-.D(unit_result[1]),
-.Q(result[9]),
-.R(rst_n)
-);
-(* \always_ff  = 32'd1 *)
-(* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[10]  /* _2_ */ (
+\$_DFF_PN0_  \result_reg[10]  /* _0_ */ (
 .C(clk),
 .D(unit_result[2]),
 .Q(result[10]),
@@ -41,7 +25,7 @@
 );
 (* \always_ff  = 32'd1 *)
 (* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[11]  /* _3_ */ (
+\$_DFF_PN0_  \result_reg[11]  /* _1_ */ (
 .C(clk),
 .D(unit_result[3]),
 .Q(result[11]),
@@ -49,7 +33,7 @@
 );
 (* \always_ff  = 32'd1 *)
 (* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[12]  /* _4_ */ (
+\$_DFF_PN0_  \result_reg[12]  /* _2_ */ (
 .C(clk),
 .D(unit_result[4]),
 .Q(result[12]),
@@ -57,7 +41,7 @@
 );
 (* \always_ff  = 32'd1 *)
 (* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[13]  /* _5_ */ (
+\$_DFF_PN0_  \result_reg[13]  /* _3_ */ (
 .C(clk),
 .D(unit_result[5]),
 .Q(result[13]),
@@ -65,7 +49,7 @@
 );
 (* \always_ff  = 32'd1 *)
 (* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[14]  /* _6_ */ (
+\$_DFF_PN0_  \result_reg[14]  /* _4_ */ (
 .C(clk),
 .D(unit_result[6]),
 .Q(result[14]),
@@ -73,11 +57,27 @@
 );
 (* \always_ff  = 32'd1 *)
 (* src = "dut.sv:13.13-19.16" *)
-\$_DFF_PN0_  \result_reg[15]  /* _7_ */ (
+\$_DFF_PN0_  \result_reg[15]  /* _5_ */ (
 .C(clk),
 .D(unit_result[7]),
 .Q(result[15]),
 .R(rst_n)
 );
+(* \always_ff  = 32'd1 *)
+(* src = "dut.sv:13.13-19.16" *)
+\$_DFF_PN0_  \result_reg[8]  /* _6_ */ (
+.C(clk),
+.D(unit_result[0]),
+.Q(result[8]),
+.R(rst_n)
+);
+(* \always_ff  = 32'd1 *)
+(* src = "dut.sv:13.13-19.16" *)
+\$_DFF_PN0_  \result_reg[9]  /* _7_ */ (
+.C(clk),
+.D(unit_result[1]),
+.Q(result[9]),
+.R(rst_n)
+);
 assign { result[31:16], result[7:0] } = { result[15:8], result[15:8], result[15:8] };
 endmodule
