# Coprocessador para OperaÃ§Ãµes Matriciais em FPGA

## SumÃ¡rio

- [IntroduÃ§Ã£o](#introduÃ§Ã£o)
- [Requisitos do Problema](#requisitos-do-problema)
- [Recursos Utilizados](#recursos-utilizados)
  - [Quartus Prime](#quartus-prime)
  - [FPGA DE1-SoC](#fpga-de1-soc)
  - [Icarus Verilog](#icarus-verilog)
- [Desenvolvimento e Arquitetura do Sistema](#desenvolvimento-e-arquitetura-do-sistema)
  - [Coprocessor](#coprocessor)
  - [Bloco de MemÃ³ria](#bloco-de-memÃ³ria)
  - [ULA (Unidade LÃ³gica e AritmÃ©tica)](#ula-unidade-lÃ³gica-e-aritmÃ©tica)
- [ReferÃªncias](#referÃªncias)

## IntroduÃ§Ã£o

O processamento de matrizes Ã© um componente essencial em diversas Ã¡reas da computaÃ§Ã£o, como sistemas embarcados, aprendizado de mÃ¡quina, visÃ£o computacional, computaÃ§Ã£o grÃ¡fica, simulaÃ§Ãµes numÃ©ricas e controle de sistemas dinÃ¢micos. Para realizar essas operaÃ§Ãµes de forma eficiente, Ã© necessÃ¡rio o uso de arquiteturas especializadas que implementem operaÃ§Ãµes aritmÃ©ticas com alto desempenho e paralelismo.

Neste projeto, desenvolvemos um **co-processador aritmÃ©tico** dedicado a operaÃ§Ãµes matriciais, implementado em Verilog HDL. O sistema Ã© capaz de executar operaÃ§Ãµes como adiÃ§Ã£o, subtraÃ§Ã£o, multiplicaÃ§Ã£o, transposiÃ§Ã£o, cÃ¡lculo de determinantes e oposiÃ§Ã£o de matrizes de dimensÃµes entre 2x2 e 5x5. A execuÃ§Ã£o dessas operaÃ§Ãµes Ã© controlada por instruÃ§Ãµes armazenadas em uma memÃ³ria de programa.

## ðŸ‘¥ Equipe

- **Cleidson Ramos de Carvalho**
- **Pedro Arthur**
- **Uemerson **

## Requisitos do Problema

1. DescriÃ§Ã£o do hardware utilizando a linguagem **Verilog**.
2. UtilizaÃ§Ã£o dos recursos da **FPGA DE1-SoC** para a implementaÃ§Ã£o.
3. ImplementaÃ§Ã£o das seguintes operaÃ§Ãµes matriciais:
   - AdiÃ§Ã£o de Matrizes
   - SubtraÃ§Ã£o de Matrizes
   - MultiplicaÃ§Ã£o de Matrizes
   - MultiplicaÃ§Ã£o de Matrizes por um Escalar
   - CÃ¡lculo de Determinante
   - TransposiÃ§Ã£o de Matrizes
   - CÃ¡lculo da Matriz Oposta
4. RepresentaÃ§Ã£o dos elementos das matrizes como nÃºmeros inteiros de **8 bits**.
5. O coprocessador deve implementar paralelismo para otimizar a execuÃ§Ã£o das operaÃ§Ãµes.

## Recursos Utilizados

### Quartus Prime

O **Quartus Prime** foi a principal ferramenta de desenvolvimento utilizada para sÃ­ntese, compilaÃ§Ã£o e implementaÃ§Ã£o do projeto em Verilog HDL. As funÃ§Ãµes desempenhadas pelo software incluem:

- **SÃ­ntese e AnÃ¡lise de Recursos**: TraduÃ§Ã£o do cÃ³digo Verilog para circuitos lÃ³gicos, permitindo a avaliaÃ§Ã£o de recursos da FPGA, como **LUTs** e **DSPs**.
- **CompilaÃ§Ã£o e GeraÃ§Ã£o de Bitstream**: CompilaÃ§Ã£o do projeto e geraÃ§Ã£o do arquivo necessÃ¡rio para programar a FPGA.
- **GravaÃ§Ã£o na FPGA**: ProgramaÃ§Ã£o da FPGA utilizando a ferramenta **Programmer** e o cabo **USB-Blaster**.
- **Pinagem com Pin Planner**: Ferramenta para mapear sinais de entrada e saÃ­da do projeto aos pinos fÃ­sicos da FPGA, como **LEDs**, **switches**, **botÃµes** e **displays**.

### FPGA DE1-SoC

A **FPGA DE1-SoC** foi a plataforma utilizada para a implementaÃ§Ã£o e testes do coprocessador. Essa placa combina um FPGA da Intel com diversos perifÃ©ricos integrados, oferecendo uma soluÃ§Ã£o robusta para sistemas embarcados e aplicaÃ§Ãµes de hardware reconfigurÃ¡vel.

- **Dispositivo FPGA**: CycloneÂ® V SE 5CSEMA5F31C6N.
- **MemÃ³ria Embarcada**: 4.450 Kbits e 6 blocos DSP de 18x18 bits.
- **Entradas e SaÃ­das**: UtilizaÃ§Ã£o de 4 botÃµes de pressÃ£o, 10 chaves deslizantes e 10 LEDs vermelhos de usuÃ¡rio.

Para mais informaÃ§Ãµes tÃ©cnicas, consulte o [Manual da Placa DE1-SoC (PDF)](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view).

### Icarus Verilog

O **Icarus Verilog** foi utilizado para simulaÃ§Ã£o funcional durante o desenvolvimento. Esta ferramenta open-source para a linguagem Verilog permitiu validar o comportamento do sistema antes da sÃ­ntese em hardware.

**Principais funÃ§Ãµes no projeto:**

- **SimulaÃ§Ã£o de MÃ³dulos Individuais**: VerificaÃ§Ã£o do funcionamento correto de blocos como a ULA, adiÃ§Ã£o, subtraÃ§Ã£o, multiplicaÃ§Ã£o por escalar e determinante antes da integraÃ§Ã£o completa do sistema.
- **DepuraÃ§Ã£o de LÃ³gica**: IdentificaÃ§Ã£o de erros lÃ³gicos e problemas de sincronismo, facilitando a anÃ¡lise dos sinais de saÃ­da e testes com diferentes entradas.
- **ValidaÃ§Ã£o Sem Hardware**: Permitiu testar o comportamento do coprocessador sem a necessidade de programar a FPGA, acelerando o ciclo de desenvolvimento.

## Desenvolvimento e Arquitetura do Sistema

## ðŸ§  Coprocessor

O **Coprocessor** Ã© o mÃ³dulo central responsÃ¡vel por coordenar o fluxo de dados entre os blocos internos do sistema (memÃ³ria, ALU e registradores), garantindo a execuÃ§Ã£o sincronizada das operaÃ§Ãµes matriciais. A mÃ¡quina de estados finita (FSM) gerencia 7 estados distintos para controlar de maneira precisa o processo, respeitando os tempos de acesso Ã  memÃ³ria e evitando condiÃ§Ãµes de corrida.

#### ðŸ”„ MÃ¡quina de Estados Finita (FSM)

A FSM do Coprocessor controla todo o fluxo de uma operaÃ§Ã£o, desde a escrita das matrizes na memÃ³ria, passando pela leitura, execuÃ§Ã£o da operaÃ§Ã£o e atÃ© a escrita do resultado final.

##### Estados da FSM

| Estado | Nome           | DescriÃ§Ã£o |
|--------|----------------|-----------|
| 0      | **IDLE**       | Estado de repouso. Aguarda o sinal `start` para iniciar a operaÃ§Ã£o. |
| 1      | **WRITE_INPUT**| Escreve os elementos das matrizes A e B na memÃ³ria. |
| 2      | **WAIT_WRITE** | Espera alguns ciclos para garantir a estabilidade da escrita. |
| 3      | **READ_INPUT** | Inicia a leitura das matrizes armazenadas na memÃ³ria. |
| 4      | **WAIT_READ**  | Espera para garantir que os dados lidos sejam estÃ¡veis. |
| 5      | **EXECUTE**    | Executa a operaÃ§Ã£o selecionada via `op_code` (e.g., soma, multiplicaÃ§Ã£o, etc). |
| 6      | **WRITE_RESULT** | Escreve o resultado final da operaÃ§Ã£o de volta na memÃ³ria. |

Essa organizaÃ§Ã£o de estados Ã© crucial para garantir a integridade dos dados durante as operaÃ§Ãµes de leitura e escrita.

#### ðŸ§® OperaÃ§Ãµes Suportadas

As operaÃ§Ãµes sÃ£o selecionadas por um sinal de 3 bits, `op_code`, e executadas pela ALU. As operaÃ§Ãµes disponÃ­veis sÃ£o:

- **000**: Soma de Matrizes
- **001**: SubtraÃ§Ã£o de Matrizes
- **010**: TransposiÃ§Ã£o
- **011**: OposiÃ§Ã£o
- **100**: MultiplicaÃ§Ã£o de Matrizes
- **101**: MultiplicaÃ§Ã£o por Escalar
- **110**: CÃ¡lculo de Determinante

Essas operaÃ§Ãµes sÃ£o realizadas apenas apÃ³s o carregamento completo dos dados da memÃ³ria, e o resultado Ã© escrito de volta Ã  memÃ³ria.

#### ðŸ“ Tamanho da Matriz

O tamanho da matriz (entre 2x2 e 5x5) Ã© configurado atravÃ©s de um sinal de entrada chamado `matrix_size`. Esse valor determina:

- O nÃºmero total de elementos a serem processados.
- O nÃºmero de iteraÃ§Ãµes nos loops de controle internos.
- A ativaÃ§Ã£o de linhas e colunas na ALU.

#### ðŸ§© VariÃ¡veis e Controle Interno

O Coprocessor utiliza registradores e variÃ¡veis internas para gerenciar o fluxo de dados e controle. As variÃ¡veis principais sÃ£o:

- `i, j`: Contadores de linha e coluna para os loops de controle.
- `state`: Estado atual da mÃ¡quina de estados.
- `next_state`: PrÃ³ximo estado (para FSM sÃ­ncrona).
- `write_enable`: Habilita a escrita na memÃ³ria.
- `read_data_A, read_data_B`: Buffers para armazenar dados lidos da memÃ³ria.
- `result`: Vetor temporÃ¡rio para o resultado da operaÃ§Ã£o.

#### âœ… Fluxo de ExecuÃ§Ã£o Resumido

O fluxo de execuÃ§Ã£o segue os seguintes passos:

1. **Escrita**: Matrizes A e B sÃ£o enviadas para a memÃ³ria com `write_enable = 1`.
2. **Leitura**: Os dados sÃ£o lidos da memÃ³ria com `write_enable = 0`.
3. **ExecuÃ§Ã£o**: A ALU realiza a operaÃ§Ã£o selecionada conforme o `op_code`.
4. **Resultado**: O vetor `result` Ã© preenchido e escrito de volta na memÃ³ria.
5. **FinalizaÃ§Ã£o**: O sinal `done` Ã© ativado, indicando o tÃ©rmino da operaÃ§Ã£o.

---

Esse documento apresenta uma visÃ£o geral detalhada do desenvolvimento e da arquitetura do **Coprocessador** projetado para operaÃ§Ãµes matriciais em FPGA.

## Bloco de MemÃ³ria

A **RAM de 1 porta** Ã© composta pelos seguintes sinais fundamentais:

- **EndereÃ§o (address)**: Especifica a posiÃ§Ã£o de memÃ³ria a ser acessada.
- **Dado de Entrada (data)**: Representa a informaÃ§Ã£o a ser armazenada na memÃ³ria, no caso de uma escrita.
- **Dado de SaÃ­da (q)**: Fornece o conteÃºdo da posiÃ§Ã£o de memÃ³ria solicitada, no caso de uma leitura.
- **Clock**: Sinal de sincronismo responsÃ¡vel por coordenar as operaÃ§Ãµes internas.
- **Write Enable (wren)**: Habilita a escrita na memÃ³ria. Quando ativo, permite que o dado na entrada seja escrito na posiÃ§Ã£o indicada.

### AplicaÃ§Ã£o em FPGA

Internamente, ao instanciar uma **RAM de 1 porta** no **Quartus**, o compilador mapeia automaticamente essa estrutura para os blocos de memÃ³ria dedicados presentes na arquitetura fÃ­sica da **FPGA**. Esses blocos sÃ£o otimizados para operaÃ§Ãµes de leitura e escrita em alta velocidade.

### ConfiguraÃ§Ã£o Utilizada

O mÃ³dulo **Memory Block** (RAM 1-Port) foi configurado para conter **4 palavras de 16 bits** cada.

## ULA (Unidade LÃ³gica e AritmÃ©tica)

### Conceito
A Unidade LÃ³gica e AritmÃ©tica (ULA) Ã© um bloco funcional responsÃ¡vel pela execuÃ§Ã£o de operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas definidas por um cÃ³digo de operaÃ§Ã£o (opcode). Neste projeto, a ULA foi adaptada para processar dados matriciais, operando com elementos inteiros de 8 bits. Ela atua como um circuito combinacional (com apoio sequencial para certas operaÃ§Ãµes), roteando os operandos para mÃ³dulos especializados conforme o opcode, e retornando o resultado correspondente.

### Estrutura

#### MÃ³dulo Principal `alu.v`
- ResponsÃ¡vel por gerenciar todas as operaÃ§Ãµes
- Seleciona as operaÃ§Ãµes com base no **opcode**

Cada operaÃ§Ã£o foi implementada por um mÃ³dulo especÃ­fico como ilustra a tabela abaixo:

|**opcode**|**OperaÃ§Ã£o**|**DescriÃ§Ã£o**             |
|----------|------------|--------------------------|
|`000`     | A + B      | Soma                     |
|`001`     | A - B      | SubtraÃ§Ã£o                |
|`010`     | Aáµ€         | TranposiÃ§Ã£o              |
|`011`     | -A         | OposiÃ§Ã£o                 |
|`100`     | kÂ·A        | MutiplicaÃ§Ã£o por escalar |
|`101`     | det(A)     | Determinante da matriz   |
|`110`     | A Ã— B      | MultiplicaÃ§Ã£o de matrizes|

### VerificaÃ§Ã£o de Overflow
No projeto, hÃ¡ duas maneiras de verificar o overflow:

- Utilizada na soma e subtraÃ§Ã£o:
1. **Sinais Diferentes**: Quando os sinais dos dois operandos (`matrix_A[i*8+7]` e `matrix_B[i*8+7]`) sÃ£o diferentes, ou seja, um nÃºmero Ã© positivo e o outro Ã© negativo, o overflow pode ocorrer

2. **Resultado Fora do Intervalo**: O overflow tambÃ©m Ã© detectado se o bit de **overflow** (`diff[i][8]`) for diferente do sinal do operando `A` (`matrix_A[i*8+7]`), indicando que o resultado da subtraÃ§Ã£o estÃ¡ fora do intervalo representÃ¡vel

A detecÃ§Ã£o de overflow Ã© implementada pela seguinte condiÃ§Ã£o lÃ³gica:

```verilog
assign overflow_check[i] = (matrix_A[i*8+7] != matrix_B[i*8+7]) &&
                           (diff[i][8] != matrix_A[i*8+7]);
```
- Utilizada no determinante, multiplicaÃ§Ã£o de matrizes e multiplicaÃ§Ã£o por escalar:
1. Verica se o nÃºmero estÃ¡ alÃ©m do limite representÃ¡vel de 8 bits:
```verilog
overflow_flag = (det_temp > 127) || (det_temp < -128);
```

### Testes 

Os mÃ³dulos da **Unidade LÃ³gica AritmÃ©tica (ULA)** foram testados individualmente utilizando o **Icarus Verilog**, uma ferramenta de simulaÃ§Ã£o para o desenvolvimento e verificaÃ§Ã£o de cÃ³digos Verilog. Cada mÃ³dulo foi validado isoladamente para garantir que as operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas (como soma, subtraÃ§Ã£o, multiplicaÃ§Ã£o escalar, multiplicaÃ§Ã£o matricial, etc.) funcionassem conforme esperado.

ApÃ³s os testes individuais dos mÃ³dulos, todos foram integrados ao **projeto completo** e submetidos a uma simulaÃ§Ã£o mais abrangente usando o **Quartus**. O Quartus foi utilizado para sintetizar o design e validar a integraÃ§Ã£o dos mÃ³dulos, assegurando que o sistema funcionasse corretamente em um ambiente de hardware simulado para a implementaÃ§Ã£o final.

## Como Executar

Para executar o projeto do coprocessador de operaÃ§Ãµes matriciais em FPGA, siga as etapas abaixo, desde a preparaÃ§Ã£o do ambiente de desenvolvimento atÃ© a execuÃ§Ã£o no hardware real.

### Requisitos

Antes de executar o projeto, certifique-se de ter as ferramentas e equipamentos abaixo configurados:

1. **Quartus Prime** instalado (para sÃ­ntese e geraÃ§Ã£o do bitstream).
3. **FPGA DE1-SoC** ou outra plataforma FPGA compatÃ­vel.
4. **Cabo USB-Blaster** para programaÃ§Ã£o da FPGA.

### Passos para SimulaÃ§Ã£o e ExecuÃ§Ã£o

#### 1. PreparaÃ§Ã£o do CÃ³digo

1. Clone ou baixe o repositÃ³rio com o cÃ³digo do projeto.
2. Abra o **Quartus Prime** e clique em **File** e **Open Project**.
3. Selecione o arquivo `coprocessor.qpf` e compile projeto.
4. Grave-o na FPGA **DE1-SoC**.

## ReferÃªncias

- [Manual da Placa DE1-SoC (PDF)](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view)
- [Icarus Verilog - GitHub](https://github.com/steveicarus/iverilog)
- [Quartus Prime - DocumentaÃ§Ã£o Oficial](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html)
