INST:    1100 0001 0000 1010 LBI r1, 10  
ARCH:    INUM:        0 PC: 0x0000 REG: 1 VALUE: 0x000a
VERILOG: INUM:        0 PC: 0x0000 REG: 1 VALUE: 0x000a
INST:    0010 0000 0000 0110 J .branch1  
ARCH:    INUM:        1 PC: 0x0002
VERILOG: INUM:        1 PC: 0x0002
INST:    0111 1001 0000 1000 BGEZ r1, .shouldGoHere ***DIFF***
ARCH:    INUM:        2 PC: 0x000a
VERILOG: 
INST:    0100 1001 0011 1011 ADDI r1, r1, -5 ***DIFF***
ARCH:    INUM:        3 PC: 0x0014 REG: 1 VALUE: 0x0005
VERILOG: 
INST:    0111 1001 0000 1010 BGEZ r1, .hereNext ***DIFF***
ARCH:    INUM:        4 PC: 0x0016
VERILOG: 
INST:    0111 1001 1111 0110 BGEZ r1, .keepGoing ***DIFF***
ARCH:    INUM:        5 PC: 0x0022
VERILOG: 
INST:    0100 1001 0011 1011 ADDI r1, r1, -5 ***DIFF***
ARCH:    INUM:        6 PC: 0x001a REG: 1 VALUE: 0x0000
VERILOG: 
INST:    0111 1001 0000 1010 BGEZ r1, .hardForPipeline ***DIFF***
ARCH:    INUM:        7 PC: 0x001c
VERILOG: 
INST:    0111 1001 0000 0100 BGEZ r1, .stillHard ***DIFF***
ARCH:    INUM:        8 PC: 0x0028
VERILOG: 
INST:    0111 1001 0000 0100 BGEZ r1, .stillHard2 ***DIFF***
ARCH:    INUM:        9 PC: 0x002e
VERILOG: 
INST:    0100 1001 0011 1111 ADDI r1, r1, -1 ***DIFF***
ARCH:    INUM:       10 PC: 0x0034 REG: 1 VALUE: 0xffff
VERILOG: 
INST:    0111 1001 1111 0000 BGEZ r1, .hardForPipeline ***DIFF***
ARCH:    INUM:       11 PC: 0x0036
VERILOG: 
INST:    0000 0000 0000 0000 HALT ***DIFF***
ARCH:    INUM:       12 PC: 0x0038
VERILOG: 
