TimeQuest Timing Analyzer report for VGA_Spaceship
Thu Jan 18 21:09:08 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Hold: 'clk_in'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk_in'
 25. Slow 1200mV 0C Model Hold: 'clk_in'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'clk_in'
 36. Fast 1200mV 0C Model Hold: 'clk_in'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; VGA_Spaceship                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 419.46 MHz ; 250.0 MHz       ; clk_in     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_in ; -1.384 ; -20.157           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_in ; 0.555 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_in ; -3.000 ; -24.000                         ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                            ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.384 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.317      ;
; -1.380 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.313      ;
; -1.317 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.250      ;
; -1.313 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.246      ;
; -1.298 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.231      ;
; -1.277 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.195      ;
; -1.270 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.203      ;
; -1.270 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.203      ;
; -1.250 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.168      ;
; -1.247 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.180      ;
; -1.203 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.136      ;
; -1.168 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.101      ;
; -1.165 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.098      ;
; -1.151 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.084      ;
; -1.137 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.055      ;
; -1.137 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.055      ;
; -1.137 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.055      ;
; -1.137 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.070      ;
; -1.135 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.053      ;
; -1.135 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.053      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.406      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.113 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.399      ;
; -1.102 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.020      ;
; -1.100 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.018      ;
; -1.100 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.018      ;
; -1.094 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.012      ;
; -1.092 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.010      ;
; -1.091 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 2.009      ;
; -1.084 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 2.017      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.077 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.363      ;
; -1.069 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.987      ;
; -1.069 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.987      ;
; -1.067 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.985      ;
; -1.066 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.984      ;
; -1.058 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.976      ;
; -1.058 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.976      ;
; -1.057 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.990      ;
; -1.056 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.974      ;
; -1.056 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.974      ;
; -1.053 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.986      ;
; -1.050 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.983      ;
; -1.039 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.972      ;
; -1.031 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.949      ;
; -1.030 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.948      ;
; -1.019 ; vga_sync:vga|h_count[8] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.952      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -1.014 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.300      ;
; -0.996 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.929      ;
; -0.947 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.865      ;
; -0.940 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.873      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.928 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.291      ; 2.214      ;
; -0.919 ; vga_sync:vga|h_count[8] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.852      ;
; -0.917 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.835      ;
; -0.912 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.077     ; 1.830      ;
; -0.908 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 1.841      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                            ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.555 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.789      ;
; 0.563 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.797      ;
; 0.563 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.797      ;
; 0.565 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.799      ;
; 0.566 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.800      ;
; 0.567 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 0.801      ;
; 0.576 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.795      ;
; 0.578 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.799      ;
; 0.582 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.801      ;
; 0.593 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.812      ;
; 0.600 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.819      ;
; 0.726 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 0.945      ;
; 0.796 ; vga_sync:vga|h_count[9] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.015      ;
; 0.831 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.065      ;
; 0.838 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.072      ;
; 0.839 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.073      ;
; 0.846 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.080      ;
; 0.851 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.085      ;
; 0.851 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.085      ;
; 0.853 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.072      ;
; 0.853 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.087      ;
; 0.853 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.087      ;
; 0.855 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.089      ;
; 0.855 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.089      ;
; 0.867 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.101      ;
; 0.867 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.086      ;
; 0.868 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.087      ;
; 0.869 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.088      ;
; 0.869 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; vga_sync:vga|h_count[8] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.089      ;
; 0.871 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.090      ;
; 0.880 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.099      ;
; 0.901 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.135      ;
; 0.907 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.126      ;
; 0.921 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.155      ;
; 0.921 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.155      ;
; 0.923 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.157      ;
; 0.924 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.158      ;
; 0.941 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.160      ;
; 0.941 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.175      ;
; 0.941 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.175      ;
; 0.943 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.177      ;
; 0.948 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.182      ;
; 0.950 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.184      ;
; 0.952 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.171      ;
; 0.956 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.190      ;
; 0.958 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.192      ;
; 0.961 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.180      ;
; 0.963 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.182      ;
; 0.965 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.184      ;
; 0.965 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.199      ;
; 0.967 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.201      ;
; 0.974 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.193      ;
; 0.978 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.197      ;
; 0.979 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.198      ;
; 0.981 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.215      ;
; 0.981 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.200      ;
; 0.983 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.217      ;
; 0.983 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.202      ;
; 1.018 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.237      ;
; 1.034 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.268      ;
; 1.034 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.268      ;
; 1.036 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.270      ;
; 1.037 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.271      ;
; 1.043 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.262      ;
; 1.045 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.264      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.267      ;
; 1.051 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.285      ;
; 1.053 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.287      ;
; 1.053 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.287      ;
; 1.055 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.289      ;
; 1.068 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.302      ;
; 1.070 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.304      ;
; 1.075 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.294      ;
; 1.075 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.294      ;
; 1.078 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.297      ;
; 1.082 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.301      ;
; 1.091 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.325      ;
; 1.093 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.327      ;
; 1.093 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.312      ;
; 1.093 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.312      ;
; 1.108 ; vga_sync:vga|pixel_tick ; vga_sync:vga|pixel_tick ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.327      ;
; 1.120 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.339      ;
; 1.128 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.347      ;
; 1.133 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.352      ;
; 1.139 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.373      ;
; 1.146 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.365      ;
; 1.147 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.077      ; 1.381      ;
; 1.153 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.062      ; 1.372      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[0]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[1]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[2]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[3]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[4]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[5]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[6]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[7]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[8]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[9]|clk           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[0]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[1]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[2]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[3]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[4]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[6]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[7]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[8]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[9]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|pixel_tick|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[5]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[5]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[0]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[1]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[2]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[3]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[4]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[6]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[7]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue      ; clk_in     ; 11.951 ; 11.999 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.854  ; 4.843  ; Rise       ; clk_in          ;
; green     ; clk_in     ; 11.716 ; 11.627 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 8.883  ; 8.821  ; Rise       ; clk_in          ;
; red       ; clk_in     ; 11.694 ; 11.631 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 9.994  ; 9.904  ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.854  ; 4.843  ; Fall       ; clk_in          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; clk_in     ; 8.370 ; 8.405 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.711 ; 4.706 ; Rise       ; clk_in          ;
; green     ; clk_in     ; 8.142 ; 8.060 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 7.860 ; 7.800 ; Rise       ; clk_in          ;
; red       ; clk_in     ; 8.477 ; 8.311 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 9.037 ; 8.888 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.711 ; 4.706 ; Fall       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 475.06 MHz ; 250.0 MHz       ; clk_in     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -1.105 ; -15.757          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.499 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -24.000                        ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                             ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.105 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.045      ;
; -1.096 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.036      ;
; -1.055 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.995      ;
; -1.038 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.978      ;
; -1.029 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 1.970      ;
; -1.021 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.948      ;
; -1.007 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.947      ;
; -1.003 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.943      ;
; -0.990 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.930      ;
; -0.977 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.904      ;
; -0.957 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.897      ;
; -0.945 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.885      ;
; -0.925 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.865      ;
; -0.923 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 1.864      ;
; -0.916 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.843      ;
; -0.915 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.842      ;
; -0.914 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.841      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.907 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.163      ;
; -0.904 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.844      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.900 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.156      ;
; -0.898 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.825      ;
; -0.897 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.837      ;
; -0.891 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.818      ;
; -0.890 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.817      ;
; -0.889 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.816      ;
; -0.879 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.806      ;
; -0.873 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.800      ;
; -0.869 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.796      ;
; -0.869 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.796      ;
; -0.866 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.806      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.864 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.120      ;
; -0.854 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.794      ;
; -0.853 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.780      ;
; -0.849 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.776      ;
; -0.849 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.776      ;
; -0.849 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.776      ;
; -0.836 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.763      ;
; -0.836 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.763      ;
; -0.835 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.762      ;
; -0.834 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.761      ;
; -0.825 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.765      ;
; -0.819 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.759      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.818 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.074      ;
; -0.817 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.757      ;
; -0.807 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.734      ;
; -0.804 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.744      ;
; -0.801 ; vga_sync:vga|h_count[8] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.741      ;
; -0.788 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.715      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.746 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 2.002      ;
; -0.737 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 1.678      ;
; -0.730 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 1.670      ;
; -0.720 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.068     ; 1.647      ;
; -0.708 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 1.964      ;
; -0.708 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 1.964      ;
; -0.708 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.261      ; 1.964      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                             ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.711      ;
; 0.506 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.718      ;
; 0.506 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.718      ;
; 0.508 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.720      ;
; 0.509 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.721      ;
; 0.509 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.721      ;
; 0.517 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.721      ;
; 0.534 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.733      ;
; 0.536 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.735      ;
; 0.651 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.850      ;
; 0.720 ; vga_sync:vga|h_count[9] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.919      ;
; 0.747 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.959      ;
; 0.750 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.962      ;
; 0.753 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.965      ;
; 0.755 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.967      ;
; 0.756 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.968      ;
; 0.758 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.970      ;
; 0.761 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.974      ;
; 0.763 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.977      ;
; 0.769 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.983      ;
; 0.771 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.983      ;
; 0.771 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.970      ;
; 0.774 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 0.986      ;
; 0.775 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.975      ;
; 0.778 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.977      ;
; 0.783 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.982      ;
; 0.787 ; vga_sync:vga|h_count[8] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 0.986      ;
; 0.807 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.019      ;
; 0.809 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.008      ;
; 0.828 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.040      ;
; 0.828 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.040      ;
; 0.828 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.040      ;
; 0.832 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.044      ;
; 0.836 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.048      ;
; 0.839 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.051      ;
; 0.840 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.052      ;
; 0.843 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.055      ;
; 0.845 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.057      ;
; 0.846 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.045      ;
; 0.846 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.058      ;
; 0.850 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.049      ;
; 0.852 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.064      ;
; 0.854 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.066      ;
; 0.857 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.056      ;
; 0.858 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.073      ;
; 0.864 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.063      ;
; 0.865 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.064      ;
; 0.872 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.071      ;
; 0.874 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.086      ;
; 0.874 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.073      ;
; 0.882 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.081      ;
; 0.897 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.109      ;
; 0.923 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.122      ;
; 0.929 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.141      ;
; 0.929 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.141      ;
; 0.929 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.141      ;
; 0.929 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.141      ;
; 0.932 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.144      ;
; 0.933 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.145      ;
; 0.936 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.148      ;
; 0.937 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.136      ;
; 0.939 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.151      ;
; 0.941 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.153      ;
; 0.948 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.147      ;
; 0.948 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.160      ;
; 0.950 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.054      ; 1.148      ;
; 0.953 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.152      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.153      ;
; 0.963 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.175      ;
; 0.963 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.162      ;
; 0.968 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.167      ;
; 0.970 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.182      ;
; 0.973 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.172      ;
; 0.983 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.054      ; 1.181      ;
; 1.003 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.202      ;
; 1.004 ; vga_sync:vga|pixel_tick ; vga_sync:vga|pixel_tick ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.203      ;
; 1.004 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.203      ;
; 1.016 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.228      ;
; 1.016 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.215      ;
; 1.023 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.235      ;
; 1.025 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.068      ; 1.237      ;
; 1.032 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.055      ; 1.231      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[0]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[1]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[2]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[3]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[4]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[5]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[6]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[7]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[8]|clk           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[9]|clk           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[5]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[0]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[1]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[2]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[3]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[4]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[6]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[7]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[8]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[9]|clk           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|pixel_tick|clk           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[0]|clk           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[1]|clk           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[2]|clk           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[3]|clk           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[4]|clk           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[5]|clk           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[6]|clk           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[7]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue      ; clk_in     ; 10.778 ; 10.754 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.336  ; 4.392  ; Rise       ; clk_in          ;
; green     ; clk_in     ; 10.486 ; 10.473 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 7.930  ; 7.989  ; Rise       ; clk_in          ;
; red       ; clk_in     ; 10.430 ; 10.435 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 8.966  ; 8.959  ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.336  ; 4.392  ; Fall       ; clk_in          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; clk_in     ; 7.543 ; 7.537 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.197 ; 4.255 ; Rise       ; clk_in          ;
; green     ; clk_in     ; 7.263 ; 7.275 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 7.012 ; 7.044 ; Rise       ; clk_in          ;
; red       ; clk_in     ; 7.516 ; 7.473 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 8.091 ; 8.055 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.197 ; 4.255 ; Fall       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -0.339 ; -3.012           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.297 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -25.424                        ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                             ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.339 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.289      ;
; -0.326 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.276      ;
; -0.303 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.253      ;
; -0.292 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.242      ;
; -0.290 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.240      ;
; -0.273 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.216      ;
; -0.273 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.223      ;
; -0.271 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.214      ;
; -0.263 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.213      ;
; -0.260 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.210      ;
; -0.237 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.187      ;
; -0.224 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.174      ;
; -0.219 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.169      ;
; -0.216 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.166      ;
; -0.206 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.149      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.198 ; vga_sync:vga|h_count[3] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.340      ;
; -0.197 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.147      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.196 ; vga_sync:vga|h_count[9] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.338      ;
; -0.193 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.136      ;
; -0.191 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.141      ;
; -0.180 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.123      ;
; -0.179 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.122      ;
; -0.179 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.122      ;
; -0.178 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.121      ;
; -0.177 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.120      ;
; -0.177 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.120      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.176 ; vga_sync:vga|h_count[0] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.318      ;
; -0.161 ; vga_sync:vga|h_count[8] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.111      ;
; -0.155 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.105      ;
; -0.153 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.096      ;
; -0.152 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.095      ;
; -0.152 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.095      ;
; -0.143 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.086      ;
; -0.143 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.086      ;
; -0.142 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.085      ;
; -0.142 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.085      ;
; -0.140 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.090      ;
; -0.139 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.082      ;
; -0.137 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.080      ;
; -0.137 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.080      ;
; -0.136 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.079      ;
; -0.136 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.079      ;
; -0.132 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.082      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.132 ; vga_sync:vga|h_count[2] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.274      ;
; -0.131 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.081      ;
; -0.127 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.070      ;
; -0.097 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.047      ;
; -0.096 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.039      ;
; -0.081 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.031      ;
; -0.075 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.018      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.068 ; vga_sync:vga|h_count[8] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.210      ;
; -0.065 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.008      ;
; -0.065 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.207      ;
; -0.065 ; vga_sync:vga|h_count[7] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 1.000        ; 0.155      ; 1.207      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                             ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.425      ;
; 0.302 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.430      ;
; 0.302 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.430      ;
; 0.302 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.430      ;
; 0.304 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.432      ;
; 0.304 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.432      ;
; 0.308 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.432      ;
; 0.318 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.439      ;
; 0.321 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.442      ;
; 0.387 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.508      ;
; 0.419 ; vga_sync:vga|h_count[9] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.540      ;
; 0.448 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.576      ;
; 0.451 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.579      ;
; 0.451 ; vga_sync:vga|v_count[7] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.579      ;
; 0.452 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.580      ;
; 0.455 ; vga_sync:vga|v_count[9] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.583      ;
; 0.457 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.588      ;
; 0.462 ; vga_sync:vga|h_count[8] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.590      ;
; 0.462 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.590      ;
; 0.463 ; vga_sync:vga|v_count[6] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.591      ;
; 0.465 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.593      ;
; 0.468 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.591      ;
; 0.471 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.600      ;
; 0.472 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.593      ;
; 0.476 ; vga_sync:vga|h_count[6] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.597      ;
; 0.489 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.617      ;
; 0.490 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.611      ;
; 0.497 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.625      ;
; 0.497 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.625      ;
; 0.498 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.626      ;
; 0.498 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.626      ;
; 0.502 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.623      ;
; 0.509 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.639      ;
; 0.512 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.640      ;
; 0.514 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.642      ;
; 0.514 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.642      ;
; 0.514 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.635      ;
; 0.517 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.645      ;
; 0.520 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.651      ;
; 0.524 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.653      ;
; 0.528 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.656      ;
; 0.528 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.656      ;
; 0.531 ; vga_sync:vga|v_count[4] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.659      ;
; 0.533 ; vga_sync:vga|h_count[4] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.655      ;
; 0.537 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.658      ;
; 0.538 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.659      ;
; 0.540 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.661      ;
; 0.541 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.669      ;
; 0.556 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.677      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[4] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[1] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.559 ; vga_sync:vga|pixel_tick ; vga_sync:vga|h_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.680      ;
; 0.560 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[2] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.688      ;
; 0.560 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[0] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.688      ;
; 0.561 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.689      ;
; 0.561 ; vga_sync:vga|v_count[5] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.689      ;
; 0.561 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.682      ;
; 0.573 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.703      ;
; 0.577 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.705      ;
; 0.578 ; vga_sync:vga|v_count[1] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.706      ;
; 0.580 ; vga_sync:vga|v_count[3] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.708      ;
; 0.587 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.708      ;
; 0.589 ; vga_sync:vga|h_count[1] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.719      ;
; 0.593 ; vga_sync:vga|pixel_tick ; vga_sync:vga|pixel_tick ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.714      ;
; 0.594 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.722      ;
; 0.601 ; vga_sync:vga|h_count[2] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.722      ;
; 0.603 ; vga_sync:vga|h_count[5] ; vga_sync:vga|h_count[7] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.724      ;
; 0.603 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.724      ;
; 0.604 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[5] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.732      ;
; 0.607 ; vga_sync:vga|v_count[0] ; vga_sync:vga|v_count[6] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.735      ;
; 0.611 ; vga_sync:vga|h_count[7] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.732      ;
; 0.612 ; vga_sync:vga|v_count[2] ; vga_sync:vga|v_count[3] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.740      ;
; 0.612 ; vga_sync:vga|h_count[0] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.733      ;
; 0.614 ; vga_sync:vga|v_count[8] ; vga_sync:vga|v_count[9] ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.742      ;
; 0.616 ; vga_sync:vga|h_count[3] ; vga_sync:vga|h_count[8] ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.737      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[0]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[1]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[2]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[3]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[4]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[5]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[6]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[7]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[8]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|v_count[9]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[0]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[1]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[2]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[3]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[4]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[6]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[7]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[8]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[9]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|pixel_tick|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; vga|h_count[5]|clk           ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[5]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[0]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[1]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[2]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[3]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[4]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[6]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[7]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[8]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|h_count[9]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|pixel_tick      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[0]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[1]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[2]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[3]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[4]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[5]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[6]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[7]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[8]      ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; vga_sync:vga|v_count[9]      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[0]|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[1]|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[2]|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[3]|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[4]|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[5]|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[6]|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; vga|h_count[7]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; clk_in     ; 6.819 ; 7.023 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 2.941 ; 3.172 ; Rise       ; clk_in          ;
; green     ; clk_in     ; 6.803 ; 6.652 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 5.316 ; 5.074 ; Rise       ; clk_in          ;
; red       ; clk_in     ; 7.017 ; 6.876 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 5.926 ; 5.692 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 2.941 ; 3.172 ; Fall       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; clk_in     ; 4.826 ; 4.986 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 2.851 ; 3.089 ; Rise       ; clk_in          ;
; green     ; clk_in     ; 4.810 ; 4.634 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 4.711 ; 4.519 ; Rise       ; clk_in          ;
; red       ; clk_in     ; 5.227 ; 4.987 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 5.387 ; 5.100 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 2.851 ; 3.089 ; Fall       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.384  ; 0.297 ; N/A      ; N/A     ; -3.000              ;
;  clk_in          ; -1.384  ; 0.297 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -20.157 ; 0.0   ; 0.0      ; 0.0     ; -25.424             ;
;  clk_in          ; -20.157 ; 0.000 ; N/A      ; N/A     ; -25.424             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue      ; clk_in     ; 11.951 ; 11.999 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.854  ; 4.843  ; Rise       ; clk_in          ;
; green     ; clk_in     ; 11.716 ; 11.627 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 8.883  ; 8.821  ; Rise       ; clk_in          ;
; red       ; clk_in     ; 11.694 ; 11.631 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 9.994  ; 9.904  ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 4.854  ; 4.843  ; Fall       ; clk_in          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; clk_in     ; 4.826 ; 4.986 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 2.851 ; 3.089 ; Rise       ; clk_in          ;
; green     ; clk_in     ; 4.810 ; 4.634 ; Rise       ; clk_in          ;
; hsync     ; clk_in     ; 4.711 ; 4.519 ; Rise       ; clk_in          ;
; red       ; clk_in     ; 5.227 ; 4.987 ; Rise       ; clk_in          ;
; vsync     ; clk_in     ; 5.387 ; 5.100 ; Rise       ; clk_in          ;
; clk_out   ; clk_in     ; 2.851 ; 3.089 ; Fall       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 301      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 301      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 77    ; 77   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jan 18 21:09:07 2024
Info: Command: quartus_sta VGA_Spaceship -c VGA_Spaceship
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_Spaceship.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.384             -20.157 clk_in 
Info (332146): Worst-case hold slack is 0.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.555               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.000 clk_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.105             -15.757 clk_in 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.499               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.000 clk_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.339              -3.012 clk_in 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -25.424 clk_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4659 megabytes
    Info: Processing ended: Thu Jan 18 21:09:08 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


