# Abstract

**日本語**  
本研究では、老朽化した 0.18 µm CMOS ラインを対象に、最小限の追加投資で強誘電体トランジスタ（FeFET）を統合するプロセスを提案する。従来、FeFET は大容量不揮発性メモリ（NVM）としての応用が注目されてきたが、Endurance、Retention、TDDB などの信頼性課題により実用化には制約がある。  

本研究のアプローチは、1.8 V / 3.3 V ロジックを有する標準 0.18 µm CMOS プロセスに対し、Gate-Last 方式で Hf₀․₅Zr₀․₅O₂ (HZO) 強誘電ゲートスタックを ALD により形成し、既存の TiN スパッタ装置（ロングスロー／コリメータ対応）を流用して電極を構築するものである。この手法により、追加設備は ALD の導入に限定され、既存ラインでの実装可能性が高い。  

さらに、FeFET を大容量 NVM としてではなく、SRAM マクロを補助する小規模用途（瞬断対策、Instant-On、セキュアキー保存など）に限定することで、信頼性課題を許容範囲に抑えつつ、車載 ECU や IoT ノードに適した低消費電力・高信頼性の新製品展開が可能となることを示す。  

---

*English*  
This work proposes a cost-effective process for integrating ferroelectric FETs (FeFETs) into legacy 0.18 µm CMOS lines with minimal additional investment. While FeFETs have attracted attention as candidates for high-density non-volatile memory (NVM), their practical deployment is limited by reliability concerns, including endurance, retention, and time-dependent dielectric breakdown (TDDB).  

Our approach adds a gate-last FeFET module to a standard 0.18 µm CMOS baseline with 1.8 V / 3.3 V logic, forming an Hf₀․₅Zr₀․₅O₂ (HZO) ferroelectric stack by ALD and reusing existing TiN sputtering tools (long-throw or collimated configuration) for gate electrodes. This requires only the introduction of ALD equipment, ensuring compatibility with existing production lines.  

Furthermore, instead of pursuing FeFETs as large-scale NVM, we strategically restrict their use to auxiliary functions supporting SRAM macros—such as instant-on operation, power-interruption tolerance, and secure key storage. This approach mitigates reliability limitations while enabling new product opportunities in automotive ECUs and IoT nodes with low-power and high-reliability requirements.  
