# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../unidad_control.srcs/sources_1/new/unidad_control.vhd" \
"../../../../unidad_control.srcs/sim_1/new/tb_unidad_control.vhd" \

# Do not sort compile order
nosort
