---
layout : single
title: "[Verilog] Maxpooling (w/Testbench)"
categories: 
  - Universal NPU-CNN Accelarator
toc: true
toc_sticky: true
use_math: true
---

Maxpooling 모듈 설계 및 검증용 테스트벤치 작성    

## 0. Maxpooling Module   

```verilog
module maxpooling(in, en, en_mp, out, out_en, clk, reset);

    input signed [7:0] in;
    input en, en_mp;                // en : PE output valid signal
                                    // en_mp : Maxpooling enable signal
    input clk, reset;
    output reg signed [7:0] out;
    output reg out_en;              // Output valid signal

    // Enable signals for counting and bypass mode
    wire en_count, en2;
    assign en_count = en & en_mp;    // max pooling mode
    assign en2 = en & (~en_mp);      // bypass mode

    // Max value register (internal register to hold the max value during pooling window)
    reg signed [7:0] max_val;

    // Pooling window counter
    reg [1:0] count;

    always @(posedge clk or negedge reset) begin
        if (!reset) begin
            count <= 0;
            max_val <= -128;        // Initialize max_val to smallest value
            out <= 0;
            out_en <= 0;
        end
        else if (en_count) begin    // max pooling mode
            // Update max_val if current input is larger
            if (in > max_val)
                max_val <= in;

            // Counter for 4 samples (2x2 window)
            if (count == 2'b11) begin
                count <= 0;
                out <= max_val;     // output the final max value
                out_en <= 1;
                max_val <= -128;    // reset max_val for next window
            end
            else begin
                count <= count + 1;
                out_en <= 0;        // no valid output until window done
            end
        end
        else if (en2) begin         // bypass mode: output input directly
            out <= in;
            out_en <= 1;
            count <= 0;
            max_val <= -128;
        end
        else begin                  // if no enable signals, keep output stable
            out_en <= 0;
        end
    end

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/npu/109.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **maxpooling (Max Pooling Module)**  
  - 입력되는 8비트 signed 값들 중에서 최대값을 선택 (2x2 window 기반의 Max Pooling 연산)  
  - CNN 가속기의 pooling 계층에서 사용  
  - bypass 모드를 지원하여, pooling을 사용하지 않고 입력을 그대로 출력할 수 있음 (`en_mp=0`)

  - **데이터 처리 과정**  
    - **1단계: 입력 및 모드 결정**  
      - 입력값: `in` (8비트 signed)  
      - 제어 신호:  
        - `en`: 입력 유효 신호  
        - `en_mp`: max pooling 모드 활성화 (`1`: pooling, `0`: bypass)  
      - pooling 모드(`en_mp=1`): max pooling 수행  
      - bypass 모드(`en_mp=0`): 입력값 그대로 출력  

    - **2단계: max pooling 모드 (en=1, en_mp=1)**  
      - pooling window(2x2, 4개의 입력) 동안 입력값을 비교하여 **최댓값**을 계산  
      - `max_val` 레지스터를 사용해 현재까지의 최댓값을 저장  
      - 카운터(`count`)로 pooling window의 입력 개수(0~3)를 추적  
      - 4번째 입력 처리 시(`count=3`), `out`에 최댓값 출력 (`out_en=1`)  
      - 출력 후에는 다음 pooling window를 위해 `max_val`을 -128로 초기화  

    - **3단계: bypass 모드 (en=1, en_mp=0)**  
      - pooling을 사용하지 않고 입력값(`in`)을 즉시 출력(`out`)  
      - 출력 유효 신호(`out_en=1`)도 즉시 활성화  

    - **4단계: 클럭/리셋 처리**  
      - 모든 동작은 클럭 상승 에지에서 처리됨  
      - 비동기 리셋으로 모든 레지스터를 기본값으로 초기화  

    - **5단계: 출력 유효 신호 관리**  
      - pooling window 완료 시(`count=3`), `out_en=1`  
      - bypass 모드(`en_mp=0`)에서는 입력 유효 시 바로 `out_en=1`  
      - 그 외에는 출력 유효 신호를 0으로 유지  

&nbsp;

## 1. Maxpooling Testbench   

```verilog
`timescale 1ns/10ps

module tb_mp;

	reg clk, reset;

    reg [8-1:0] mat_in [0:59];
	reg [8-1:0] in;
	
    wire [8-1:0] out;
	
    reg en, en_mp;
	wire out_en;

	maxpooling mp0(in, en, en_mp, out, out_en, clk, reset);
	
	initial
	begin
		clk = 1;
		reset = 0;
		en = 0;
		
        #12 reset = 1;
		#8  en = 1;
            en_mp = 1;
		#100 en = 1;
             en_mp = 1;
	end
	
	always #5 clk = ~clk;
	
    integer i=0;

	initial
	begin		
		$readmemh("C://MY/Vivado/UniNPU/UniNPU.srcs/data/input_mp.txt", mat_in);
		begin
			#(20);
			for (i=0; i<60; i=i+1)
			begin
				in = mat_in[i];

				#(10);
			end
		end
	end

endmodule
```

<div align="left">
    <strong>Simulaton : Maxpooling Results</strong>
  <img src="/assets/images/npu/110.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **tb_mp (Testbench for MaxPooling Module)**  
  - `maxpooling` 모듈의 동작을 검증하기 위한 테스트벤치  
  - 입력 데이터를 파일에서 읽어와 `maxpooling` 모듈에 순차적으로 입력  
  - 클럭 및 리셋 신호를 생성하여 DUT를 동기화  
  - pooling 모드(`en_mp=1`)로 동작을 확인  

  - **데이터 처리 과정**  
    - **1단계: 클럭 및 리셋 생성**  
      - 10ns 주기의 클럭을 생성 (`always #5 clk = ~clk;`)  
      - 12ns 후, `reset=1`로 설정하여 DUT 초기화  

    - **2단계: 입력 제어 신호 스케줄**  
      - 초기화 후 20ns 시점부터 `en=1`, `en_mp=1`로 max pooling 모드 활성화  
      - 이후에도 pooling 모드로 유지하며 입력값 처리  

    - **3단계: 입력 데이터 파일 읽기**  
      - `$readmemh`를 사용하여 외부 파일(`input_mp.txt`)에서 60개의 8비트 입력값을 읽어옴  
      - 읽은 데이터를 1차원 배열(`mat_in[0:59]`)에 저장  

    - **4단계: 입력값 순차 적용**  
      - 20ns 지연 후, 배열에 저장된 60개의 입력값을 10ns 간격으로 `in`에 순차적으로 주입  
      - 이를 통해 DUT가 pooling window마다 최대값을 올바르게 출력하는지 검증 가능  

&nbsp;

