# 5b.1 製造技術とアナログ性能の関係  
## 5b.1 Process Parameters and Analog Performance

---

## 🎯 本節のねらい / Objective

本節では、アナログ／ミックスドシグナル（AMS）回路における性能制約の1つである**1/fノイズ**や**抵抗ばらつき**といった問題に対し、  
その物理的起源と製造プロセスとの因果関係を明らかにし、**設計パラメータでは制御しきれない部分**に対して、製造側からの貢献可能性を提示する。

> This section clarifies how key process parameters such as doping concentration, oxide quality, and interface cleanliness directly impact analog circuit characteristics such as 1/f noise, resistance mismatch, and temperature stability.

---

## 🔬 製造プロセスが影響を与えるアナログ特性

| アナログ特性 | 影響する製造要因 | 備考 |
|--------------|------------------|------|
| **1/fノイズ** | ゲート酸化膜の界面トラップ密度（Dit）、ウエル濃度、Epi基板の結晶欠陥密度 | 主にMOSの低周波域で顕著に影響 |
| **抵抗値のばらつき** | Poly堆積条件、ドーピング均一性、ファーネス位置による温度勾配 | バッチプロセスによる位置依存性も |
| **温度ドリフト** | 酸化膜の応力、金属配線の熱膨張係数差 | 温度安定性がBGR等に影響 |
| **閾値電圧のばらつき** | チャネルDopant濃度、活性層のフラットネス | Analog Vth設計マージンへの影響 |

---

## 🧩 設計では制御できない「物理的ノイズ源」

1/fノイズやランダムテレグラフノイズ（RTN）などは、**レイアウト設計やバイアス制御だけでは排除不可能**な物理現象であり、  
主に以下のような**プロセス起因性**を持つ：

- ゲート酸化膜の形成前処理の不完全性（例：有機残渣 → トラップ形成）
- Epi基板の不均質な結晶性・微小欠陥 → 表面準位のばらつき
- 高濃度ドーピングによるジャンクション近傍のポテンシャル変調

---

## 🔁 製造プロセスとの接点からの設計補完

| 製造工程 | 対応すべき設計制約 | 提案される改善方向 |
|-----------|--------------------|----------------------|
| 前洗浄・酸化膜形成 | 界面トラップによる1/fノイズ | SC1/SC2→N₂ドライ酸化→H₂/N₂アニール |
| Epi基板構成 | 結晶起因のノイズ源・拡散変動 | 低欠陥・適正厚Epi層（非バルク）を選定 |
| NWell濃度設計 | PMOS構造のノイズとVth安定性 | NWell濃度最適化でリークとノイズ低減 |
| Poly堆積とドーピング | 抵抗値のばらつき、1/fノイズ | 均一堆積、低温プロセス、位置最適化 |

---

## 🧭 次節への導線

→ **5b.2 Poly抵抗とばらつき・ノイズの抑制**  
Poly層のばらつきとノイズ寄与の関係を深掘りし、アナログ制御回路における設計限界の背景を整理する。
