Timing Analyzer report for simple_operations
Mon Jul 20 15:57:27 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; simple_operations                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 275.63 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.628 ; -129.035           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -96.805                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.628 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.545      ;
; -2.588 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.505      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.584 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.501      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.544 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.493 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.491 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.475 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.392      ;
; -2.471 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[7]    ; clk          ; clk         ; 1.000        ; 0.303      ; 3.772      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.454 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.371      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.449 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.515     ; 2.932      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.446 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.441 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.358      ;
; -2.431 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_byte[7]    ; clk          ; clk         ; 1.000        ; 0.303      ; 3.732      ;
; -2.406 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[0]    ; clk          ; clk         ; 1.000        ; 0.336      ; 3.740      ;
; -2.406 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[5]    ; clk          ; clk         ; 1.000        ; 0.303      ; 3.707      ;
; -2.405 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[6]    ; clk          ; clk         ; 1.000        ; 0.303      ; 3.706      ;
; -2.397 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.314      ;
; -2.397 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.314      ;
; -2.397 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.314      ;
; -2.397 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.314      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.387 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; r_tx_dv                                      ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.424 ; uart_rx:receiver|r_clk_count[12]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.708      ;
; 0.539 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.515      ; 1.240      ;
; 0.539 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.515      ; 1.240      ;
; 0.558 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.515      ; 1.259      ;
; 0.566 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.515      ; 1.267      ;
; 0.599 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.515      ; 1.300      ;
; 0.618 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.902      ;
; 0.618 ; uart_tx:transmitter|r_clk_count[2]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.902      ;
; 0.643 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[3]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; uart_rx:receiver|r_clk_count[2]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.647 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.082      ; 0.915      ;
; 0.648 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.649 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.917      ;
; 0.655 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[6]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.659 ; uart_tx:transmitter|r_clk_count[11]          ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_tx:transmitter|r_clk_count[10]          ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_tx:transmitter|r_clk_count[9]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_tx:transmitter|r_clk_count[7]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.661 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; uart_tx:transmitter|r_clk_count[8]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[9]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.930      ;
; 0.667 ; uart_tx:transmitter|r_clk_count[12]          ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.933      ;
; 0.668 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[10]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.673 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.515      ; 1.374      ;
; 0.680 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.946      ;
; 0.681 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[7]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.948      ;
; 0.683 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.950      ;
; 0.685 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.515      ; 1.386      ;
; 0.697 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.964      ;
; 0.701 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.516      ; 1.403      ;
; 0.702 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.968      ;
; 0.710 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.098      ; 0.994      ;
; 0.719 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.986      ;
; 0.725 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.732 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.735 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.789 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.790 ; uart_rx:receiver|r_rx_data_r                 ; uart_rx:receiver|r_rx_data                   ; clk          ; clk         ; 0.000        ; 0.128      ; 1.104      ;
; 0.791 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.488      ;
; 0.805 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.515      ; 1.506      ;
; 0.807 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.074      ;
; 0.810 ; uart_rx:receiver|r_rx_byte[6]                ; r_tx_data[6]                                 ; clk          ; clk         ; 0.000        ; -0.300     ; 0.696      ;
; 0.810 ; uart_rx:receiver|r_rx_byte[5]                ; r_tx_data[5]                                 ; clk          ; clk         ; 0.000        ; -0.300     ; 0.696      ;
; 0.811 ; r_tx_data[1]                                 ; uart_tx:transmitter|r_tx_data[1]             ; clk          ; clk         ; 0.000        ; 0.084      ; 1.081      ;
; 0.816 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.515      ; 1.517      ;
; 0.827 ; uart_rx:receiver|r_clk_count[4]              ; uart_rx:receiver|r_clk_count[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.094      ;
; 0.829 ; uart_rx:receiver|r_clk_count[5]              ; uart_rx:receiver|r_clk_count[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.096      ;
; 0.842 ; r_tx_data[2]                                 ; uart_tx:transmitter|r_tx_data[2]             ; clk          ; clk         ; 0.000        ; 0.084      ; 1.112      ;
; 0.842 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.109      ;
; 0.854 ; uart_rx:receiver|r_clk_count[3]              ; uart_rx:receiver|r_clk_count[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.121      ;
; 0.863 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.129      ;
; 0.865 ; r_tx_data[5]                                 ; uart_tx:transmitter|r_tx_data[5]             ; clk          ; clk         ; 0.000        ; 0.084      ; 1.135      ;
; 0.877 ; r_tx_data[6]                                 ; uart_tx:transmitter|r_tx_data[6]             ; clk          ; clk         ; 0.000        ; 0.084      ; 1.147      ;
; 0.907 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.514      ; 1.607      ;
; 0.930 ; uart_tx:transmitter|r_tx_done                ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.196      ;
; 0.935 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.219      ;
; 0.936 ; uart_rx:receiver|r_rx_byte[7]                ; r_tx_data[7]                                 ; clk          ; clk         ; 0.000        ; -0.300     ; 0.822      ;
; 0.947 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.231      ;
; 0.952 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.236      ;
; 0.961 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.227      ;
; 0.971 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.237      ;
; 0.975 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.674      ;
; 0.975 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.674      ;
; 0.975 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.674      ;
; 0.975 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; uart_tx:transmitter|r_clk_count[9]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; uart_tx:transmitter|r_clk_count[7]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; uart_tx:transmitter|r_clk_count[11]          ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 304.41 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.285 ; -111.329          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -96.805                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.285 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.211      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.267 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.194      ;
; -2.247 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.173      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.156      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.205 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.132      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.201 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.128      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.174 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.101      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.171 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.470     ; 2.700      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.157 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.146 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[7]    ; clk          ; clk         ; 1.000        ; 0.276      ; 3.421      ;
; -2.124 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.050      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.119 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
; -2.106 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.033      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.340 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.353 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_tx_dv                                      ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.383 ; uart_rx:receiver|r_clk_count[12]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.642      ;
; 0.487 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.128      ;
; 0.488 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.470      ; 1.129      ;
; 0.505 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.146      ;
; 0.512 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.470      ; 1.153      ;
; 0.555 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.470      ; 1.196      ;
; 0.564 ; uart_tx:transmitter|r_clk_count[2]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.823      ;
; 0.566 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.825      ;
; 0.587 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.589 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[3]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; uart_rx:receiver|r_clk_count[2]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.592 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.597 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.073      ; 0.841      ;
; 0.599 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[6]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart_tx:transmitter|r_clk_count[10]          ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.603 ; uart_tx:transmitter|r_clk_count[11]          ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_tx:transmitter|r_clk_count[9]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; uart_tx:transmitter|r_clk_count[7]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; uart_tx:transmitter|r_clk_count[8]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[8]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.470      ; 1.246      ;
; 0.607 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[9]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.850      ;
; 0.609 ; uart_tx:transmitter|r_clk_count[12]          ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.852      ;
; 0.611 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[10]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.854      ;
; 0.616 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.470      ; 1.257      ;
; 0.622 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[7]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.622 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.625 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.628 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.472      ; 1.271      ;
; 0.639 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.882      ;
; 0.640 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.883      ;
; 0.641 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.088      ; 0.900      ;
; 0.659 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.902      ;
; 0.664 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.907      ;
; 0.670 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.674 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.917      ;
; 0.702 ; uart_rx:receiver|r_rx_data_r                 ; uart_rx:receiver|r_rx_data                   ; clk          ; clk         ; 0.000        ; 0.118      ; 0.991      ;
; 0.720 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.470      ; 1.361      ;
; 0.721 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.729 ; r_tx_data[1]                                 ; uart_tx:transmitter|r_tx_data[1]             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.975      ;
; 0.731 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.470      ; 1.372      ;
; 0.735 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.465      ; 1.371      ;
; 0.741 ; uart_rx:receiver|r_rx_byte[6]                ; r_tx_data[6]                                 ; clk          ; clk         ; 0.000        ; -0.273     ; 0.639      ;
; 0.742 ; uart_rx:receiver|r_rx_byte[5]                ; r_tx_data[5]                                 ; clk          ; clk         ; 0.000        ; -0.273     ; 0.640      ;
; 0.748 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.992      ;
; 0.751 ; r_tx_data[2]                                 ; uart_tx:transmitter|r_tx_data[2]             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.997      ;
; 0.752 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.995      ;
; 0.768 ; r_tx_data[5]                                 ; uart_tx:transmitter|r_tx_data[5]             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.014      ;
; 0.768 ; uart_rx:receiver|r_clk_count[5]              ; uart_rx:receiver|r_clk_count[5]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.011      ;
; 0.769 ; uart_rx:receiver|r_clk_count[4]              ; uart_rx:receiver|r_clk_count[4]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.012      ;
; 0.780 ; r_tx_data[6]                                 ; uart_tx:transmitter|r_tx_data[6]             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.026      ;
; 0.781 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.023      ;
; 0.790 ; uart_rx:receiver|r_clk_count[3]              ; uart_rx:receiver|r_clk_count[3]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.033      ;
; 0.805 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.468      ; 1.444      ;
; 0.853 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.088      ; 1.112      ;
; 0.854 ; uart_rx:receiver|r_rx_byte[7]                ; r_tx_data[7]                                 ; clk          ; clk         ; 0.000        ; -0.273     ; 0.752      ;
; 0.856 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.088      ; 1.115      ;
; 0.866 ; uart_tx:transmitter|r_tx_done                ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.108      ;
; 0.867 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.088      ; 1.126      ;
; 0.873 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.116      ;
; 0.875 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.880 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.886 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[7]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.889 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.527      ;
; 0.889 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.527      ;
; 0.889 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.527      ;
; 0.889 ; uart_tx:transmitter|r_clk_count[10]          ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.766 ; -27.355           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -80.932                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.766 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.710      ;
; -0.742 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.686      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.700 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.690 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[7]    ; clk          ; clk         ; 1.000        ; 0.142      ; 1.819      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.683 ; uart_rx:receiver|r_clk_count[3]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.628      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.676 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.621      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.674 ; uart_rx:receiver|r_clk_count[9]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.619      ;
; -0.668 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.247     ; 1.408      ;
; -0.666 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_byte[7]    ; clk          ; clk         ; 1.000        ; 0.142      ; 1.795      ;
; -0.660 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.803      ;
; -0.659 ; uart_rx:receiver|r_clk_count[5]  ; uart_rx:receiver|r_rx_dv         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.603      ;
; -0.658 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[5]    ; clk          ; clk         ; 1.000        ; 0.142      ; 1.787      ;
; -0.657 ; uart_rx:receiver|r_clk_count[6]  ; uart_rx:receiver|r_rx_byte[6]    ; clk          ; clk         ; 1.000        ; 0.142      ; 1.786      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.651 ; uart_rx:receiver|r_clk_count[7]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.650 ; uart_rx:receiver|r_clk_count[8]  ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.595      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.645 ; uart_rx:receiver|r_clk_count[10] ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[10] ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[11] ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.644 ; uart_rx:receiver|r_clk_count[12] ; uart_rx:receiver|r_clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.385      ;
; -0.636 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_byte[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.779      ;
; -0.634 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_byte[5]    ; clk          ; clk         ; 1.000        ; 0.142      ; 1.763      ;
; -0.633 ; uart_rx:receiver|r_clk_count[4]  ; uart_rx:receiver|r_rx_byte[6]    ; clk          ; clk         ; 1.000        ; 0.142      ; 1.762      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; r_tx_dv                                      ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.191 ; uart_rx:receiver|r_clk_count[12]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.324      ;
; 0.244 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.246      ; 0.574      ;
; 0.244 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.246      ; 0.574      ;
; 0.258 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.246      ; 0.588      ;
; 0.261 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.246      ; 0.591      ;
; 0.263 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.246      ; 0.593      ;
; 0.279 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.043      ; 0.406      ;
; 0.280 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.414      ;
; 0.281 ; uart_tx:transmitter|r_clk_count[2]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.415      ;
; 0.282 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.409      ;
; 0.292 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[3]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_rx:receiver|r_clk_count[2]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.427      ;
; 0.298 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[6]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[1]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; uart_tx:transmitter|r_clk_count[10]          ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_tx:transmitter|r_clk_count[7]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; uart_tx:transmitter|r_clk_count[11]          ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_tx:transmitter|r_clk_count[9]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; uart_tx:transmitter|r_clk_count[8]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[8]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.304 ; uart_tx:transmitter|r_clk_count[12]          ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[9]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.306 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[10]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.309 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.435      ;
; 0.312 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[0]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.312 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[7]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.312 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.249      ; 0.645      ;
; 0.315 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.246      ; 0.645      ;
; 0.322 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.324 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.449      ;
; 0.325 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.246      ; 0.655      ;
; 0.329 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.049      ; 0.462      ;
; 0.334 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.459      ;
; 0.335 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.460      ;
; 0.339 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.464      ;
; 0.342 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.041      ; 0.467      ;
; 0.350 ; uart_rx:receiver|r_rx_data_r                 ; uart_rx:receiver|r_rx_data                   ; clk          ; clk         ; 0.000        ; 0.059      ; 0.493      ;
; 0.353 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.478      ;
; 0.353 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.241      ; 0.678      ;
; 0.355 ; r_tx_data[1]                                 ; uart_tx:transmitter|r_tx_data[1]             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.486      ;
; 0.360 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.486      ;
; 0.364 ; r_tx_data[2]                                 ; uart_tx:transmitter|r_tx_data[2]             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.495      ;
; 0.368 ; uart_rx:receiver|r_rx_byte[6]                ; r_tx_data[6]                                 ; clk          ; clk         ; 0.000        ; -0.138     ; 0.314      ;
; 0.369 ; uart_rx:receiver|r_rx_byte[5]                ; r_tx_data[5]                                 ; clk          ; clk         ; 0.000        ; -0.138     ; 0.315      ;
; 0.369 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.494      ;
; 0.371 ; uart_rx:receiver|r_clk_count[4]              ; uart_rx:receiver|r_clk_count[4]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.497      ;
; 0.371 ; uart_rx:receiver|r_clk_count[5]              ; uart_rx:receiver|r_clk_count[5]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.497      ;
; 0.373 ; r_tx_data[5]                                 ; uart_tx:transmitter|r_tx_data[5]             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.504      ;
; 0.378 ; r_tx_data[6]                                 ; uart_tx:transmitter|r_tx_data[6]             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.509      ;
; 0.384 ; uart_rx:receiver|r_clk_count[3]              ; uart_rx:receiver|r_clk_count[3]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.510      ;
; 0.387 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.510      ;
; 0.387 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.246      ; 0.717      ;
; 0.389 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.246      ; 0.719      ;
; 0.418 ; uart_tx:transmitter|r_tx_done                ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.542      ;
; 0.426 ; r_tx_data[7]                                 ; uart_tx:transmitter|r_tx_data[7]             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.557      ;
; 0.429 ; uart_rx:receiver|r_rx_byte[7]                ; r_tx_data[7]                                 ; clk          ; clk         ; 0.000        ; -0.138     ; 0.375      ;
; 0.429 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.563      ;
; 0.438 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.246      ; 0.768      ;
; 0.438 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.246      ; 0.768      ;
; 0.438 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.246      ; 0.768      ;
; 0.439 ; r_tx_data[3]                                 ; uart_tx:transmitter|r_tx_data[3]             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.570      ;
; 0.439 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.573      ;
; 0.440 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; clk          ; clk         ; 0.000        ; 0.246      ; 0.770      ;
; 0.441 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_rx_byte[3]                ; clk          ; clk         ; 0.000        ; 0.246      ; 0.771      ;
; 0.441 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.246      ; 0.771      ;
; 0.442 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_rx_byte[1]                ; clk          ; clk         ; 0.000        ; 0.246      ; 0.772      ;
; 0.442 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.576      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.628   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.628   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -129.035 ; 0.0   ; 0.0      ; 0.0     ; -96.805             ;
;  clk             ; -129.035 ; 0.000 ; N/A      ; N/A     ; -96.805             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_tx_active   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_serial   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_done     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_dv       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_tx_dv                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx_serial             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx_active   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_serial   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_dv       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx_active   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx_active   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_tx_done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1427     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1427     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_rx_dv     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_rx_dv     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Jul 20 15:57:25 2020
Info: Command: quartus_sta simple_operations -c simple_operations
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_operations.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.628
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.628            -129.035 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.805 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.285
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.285            -111.329 clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.805 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.766
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.766             -27.355 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -80.932 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4872 megabytes
    Info: Processing ended: Mon Jul 20 15:57:27 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


