

================================================================
== Vitis HLS Report for 'dense_latency_ap_fixed_8_2_5_3_0_ap_fixed_16_4_5_3_0_config2_s'
================================================================
* Date:           Sat Jul 22 14:10:35 2023

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:07 MDT 2021)
* Project:        myproject_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z007s-clg225-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  3.159 ns|     0.42 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        6|        6|  19.980 ns|  19.980 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|   1205|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|  32|      0|      0|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|     39|    -|
|Register         |        -|   -|   2545|    480|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|  32|   2545|   1724|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  66|  28800|  14400|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|  48|      8|     11|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+-------------------+---------+----+---+----+-----+
    |        Instance       |       Module      | BRAM_18K| DSP| FF| LUT| URAM|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |mul_8s_5ns_13_3_0_U16  |mul_8s_5ns_13_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_3_0_U7   |mul_8s_6ns_14_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_3_0_U15  |mul_8s_6ns_14_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_3_0_U24  |mul_8s_6ns_14_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_3_0_U22   |mul_8s_6s_14_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_3_0_U26   |mul_8s_6s_14_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_3_0_U27   |mul_8s_6s_14_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_3_0_U30   |mul_8s_6s_14_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_3_0_U1   |mul_8s_7ns_15_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_3_0_U4   |mul_8s_7ns_15_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_3_0_U5   |mul_8s_7ns_15_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_3_0_U6   |mul_8s_7ns_15_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_3_0_U14  |mul_8s_7ns_15_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_3_0_U31  |mul_8s_7ns_15_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_3_0_U10   |mul_8s_7s_15_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_3_0_U13   |mul_8s_7s_15_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_3_0_U17   |mul_8s_7s_15_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_3_0_U25   |mul_8s_7s_15_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_3_0_U2   |mul_8s_8ns_16_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_3_0_U3   |mul_8s_8ns_16_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_3_0_U9   |mul_8s_8ns_16_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_3_0_U11  |mul_8s_8ns_16_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_3_0_U19  |mul_8s_8ns_16_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_3_0_U23  |mul_8s_8ns_16_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_3_0_U29  |mul_8s_8ns_16_3_0  |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_3_0_U8    |mul_8s_8s_16_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_3_0_U12   |mul_8s_8s_16_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_3_0_U18   |mul_8s_8s_16_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_3_0_U20   |mul_8s_8s_16_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_3_0_U21   |mul_8s_8s_16_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_3_0_U28   |mul_8s_8s_16_3_0   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_3_0_U32   |mul_8s_8s_16_3_0   |        0|   1|  0|   0|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |Total                  |                   |        0|  32|  0|   0|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+----+------------+------------+
    |add_ln1171_1_fu_8536_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln1171_2_fu_8840_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln1171_fu_8086_p2     |         +|   0|  0|  14|          14|          14|
    |add_ln740_10_fu_9093_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_11_fu_9099_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_12_fu_9352_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_13_fu_9357_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_14_fu_9105_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_15_fu_9111_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_16_fu_9363_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_17_fu_9553_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_18_fu_9368_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_19_fu_9117_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln740_20_fu_9377_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln740_21_fu_9498_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_22_fu_9123_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_23_fu_9383_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_24_fu_7882_p2   |         +|   0|  0|   9|           9|           9|
    |add_ln740_25_fu_7892_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln740_26_fu_9391_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_27_fu_9503_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_28_fu_9397_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_29_fu_9129_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_30_fu_9135_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_31_fu_9403_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_32_fu_9141_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_33_fu_9408_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_34_fu_9147_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_35_fu_9153_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_36_fu_9413_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_37_fu_9570_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_38_fu_9418_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln740_39_fu_9159_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln740_3_fu_9574_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_40_fu_9427_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_41_fu_9514_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_42_fu_9165_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_43_fu_9433_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_44_fu_9171_p2   |         +|   0|  0|   6|           6|           5|
    |add_ln740_45_fu_9181_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_46_fu_9441_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_47_fu_9520_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_48_fu_9525_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_49_fu_9187_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_4_fu_9591_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_50_fu_9193_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_51_fu_9534_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_52_fu_9199_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_53_fu_9447_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_54_fu_9205_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_55_fu_9211_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_56_fu_9452_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_57_fu_9587_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_58_fu_9457_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_59_fu_9463_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_60_fu_9469_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_61_fu_9543_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_62_fu_9217_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_63_fu_9475_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_64_fu_8444_p2   |         +|   0|  0|  10|          10|           9|
    |add_ln740_65_fu_9226_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_66_fu_9483_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_67_fu_9548_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_9_fu_9346_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_fu_9557_p2      |         +|   0|  0|  14|          14|          14|
    |sub_ln1171_10_fu_7971_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_11_fu_7998_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_12_fu_7566_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_13_fu_8584_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_14_fu_8224_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_15_fu_8649_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_16_fu_8676_p2  |         -|   0|  0|  10|           1|          10|
    |sub_ln1171_17_fu_8706_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_18_fu_8744_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_19_fu_8824_p2  |         -|   0|  0|  11|           1|          11|
    |sub_ln1171_20_fu_8878_p2  |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_21_fu_8955_p2  |         -|   0|  0|  14|           1|          15|
    |sub_ln1171_22_fu_8972_p2  |         -|   0|  0|  14|          15|          15|
    |sub_ln1171_23_fu_8292_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_24_fu_8330_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_25_fu_8368_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_26_fu_8405_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_27_fu_7858_p2  |         -|   0|  0|  11|          11|          11|
    |sub_ln1171_28_fu_8784_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_29_fu_8918_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_7_fu_8481_p2   |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_8_fu_8496_p2   |         -|   0|  0|  16|           1|          16|
    |sub_ln1171_9_fu_7954_p2   |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_fu_9254_p2     |         -|   0|  0|  13|          13|          13|
    +--------------------------+----------+----+---+----+------------+------------+
    |Total                     |          |   0|  0|1205|        1144|        1203|
    +--------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------+----+-----------+-----+-----------+
    |     Name    | LUT| Input Size| Bits| Total Bits|
    +-------------+----+-----------+-----+-----------+
    |ap_return_0  |  13|          3|   16|         48|
    |ap_return_1  |  13|          3|   16|         48|
    |ap_return_2  |  13|          3|   16|         48|
    +-------------+----+-----------+-----+-----------+
    |Total        |  39|          9|   48|        144|
    +-------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+-----+----+-----+-----------+
    |                 Name                 |  FF | LUT| Bits| Const Bits|
    +--------------------------------------+-----+----+-----+-----------+
    |add_ln740_11_reg_10152                |   14|   0|   14|          0|
    |add_ln740_12_reg_10237                |   14|   0|   14|          0|
    |add_ln740_12_reg_10237_pp0_iter5_reg  |   14|   0|   14|          0|
    |add_ln740_15_reg_10157                |   14|   0|   14|          0|
    |add_ln740_16_reg_10242                |   14|   0|   14|          0|
    |add_ln740_16_reg_10242_pp0_iter5_reg  |   14|   0|   14|          0|
    |add_ln740_18_reg_10247                |   14|   0|   14|          0|
    |add_ln740_19_reg_10162                |   10|   0|   10|          0|
    |add_ln740_20_reg_10252                |   11|   0|   11|          0|
    |add_ln740_22_reg_10167                |   14|   0|   14|          0|
    |add_ln740_25_reg_9835                 |   10|   0|   10|          0|
    |add_ln740_26_reg_10257                |   14|   0|   14|          0|
    |add_ln740_27_reg_10307                |   14|   0|   14|          0|
    |add_ln740_30_reg_10172                |   14|   0|   14|          0|
    |add_ln740_31_reg_10262                |   14|   0|   14|          0|
    |add_ln740_31_reg_10262_pp0_iter5_reg  |   14|   0|   14|          0|
    |add_ln740_32_reg_10177                |   14|   0|   14|          0|
    |add_ln740_35_reg_10182                |   14|   0|   14|          0|
    |add_ln740_36_reg_10267                |   14|   0|   14|          0|
    |add_ln740_36_reg_10267_pp0_iter5_reg  |   14|   0|   14|          0|
    |add_ln740_38_reg_10272                |   12|   0|   12|          0|
    |add_ln740_39_reg_10187                |   12|   0|   12|          0|
    |add_ln740_40_reg_10277                |   13|   0|   13|          0|
    |add_ln740_42_reg_10192                |   14|   0|   14|          0|
    |add_ln740_45_reg_10197                |   13|   0|   13|          0|
    |add_ln740_46_reg_10282                |   14|   0|   14|          0|
    |add_ln740_47_reg_10312                |   14|   0|   14|          0|
    |add_ln740_50_reg_10202                |   13|   0|   13|          0|
    |add_ln740_50_reg_10202_pp0_iter4_reg  |   13|   0|   13|          0|
    |add_ln740_51_reg_10317                |   14|   0|   14|          0|
    |add_ln740_52_reg_10207                |   14|   0|   14|          0|
    |add_ln740_55_reg_10212                |   14|   0|   14|          0|
    |add_ln740_56_reg_10287                |   14|   0|   14|          0|
    |add_ln740_56_reg_10287_pp0_iter5_reg  |   14|   0|   14|          0|
    |add_ln740_58_reg_10292                |   13|   0|   13|          0|
    |add_ln740_60_reg_10297                |   14|   0|   14|          0|
    |add_ln740_62_reg_10217                |   14|   0|   14|          0|
    |add_ln740_64_reg_10037                |   10|   0|   10|          0|
    |add_ln740_65_reg_10222                |   13|   0|   13|          0|
    |add_ln740_66_reg_10302                |   14|   0|   14|          0|
    |add_ln740_67_reg_10322                |   14|   0|   14|          0|
    |ap_ce_reg                             |    1|   0|    1|          0|
    |ap_return_0_int_reg                   |   14|   0|   16|          2|
    |ap_return_1_int_reg                   |   14|   0|   16|          2|
    |ap_return_2_int_reg                   |   14|   0|   16|          2|
    |p_read_int_reg                        |  168|   0|  168|          0|
    |r_V_1_reg_9886                        |   16|   0|   16|          0|
    |tmp_2_reg_9809                        |    8|   0|    8|          0|
    |tmp_2_reg_9809_pp0_iter1_reg          |    8|   0|    8|          0|
    |trunc_ln38_10_reg_9738                |    8|   0|    8|          0|
    |trunc_ln38_11_reg_9746                |    8|   0|    8|          0|
    |trunc_ln38_12_reg_9755                |    8|   0|    8|          0|
    |trunc_ln38_13_reg_9763                |    8|   0|    8|          0|
    |trunc_ln38_14_reg_9774                |    8|   0|    8|          0|
    |trunc_ln38_15_reg_9785                |    8|   0|    8|          0|
    |trunc_ln38_16_reg_9793                |    8|   0|    8|          0|
    |trunc_ln38_17_reg_9817                |    8|   0|    8|          0|
    |trunc_ln38_17_reg_9817_pp0_iter1_reg  |    8|   0|    8|          0|
    |trunc_ln38_1_reg_9630                 |    8|   0|    8|          0|
    |trunc_ln38_2_reg_9636                 |    8|   0|    8|          0|
    |trunc_ln38_2_reg_9636_pp0_iter1_reg   |    8|   0|    8|          0|
    |trunc_ln38_4_reg_9663                 |    8|   0|    8|          0|
    |trunc_ln38_4_reg_9663_pp0_iter1_reg   |    8|   0|    8|          0|
    |trunc_ln38_5_reg_9679                 |    8|   0|    8|          0|
    |trunc_ln38_6_reg_9686                 |    8|   0|    8|          0|
    |trunc_ln38_7_reg_9697                 |    8|   0|    8|          0|
    |trunc_ln38_reg_9622                   |    8|   0|    8|          0|
    |trunc_ln38_s_reg_9726                 |    8|   0|    8|          0|
    |trunc_ln38_s_reg_9726_pp0_iter1_reg   |    8|   0|    8|          0|
    |trunc_ln5_reg_10042                   |   12|   0|   12|          0|
    |trunc_ln717_10_reg_9912               |   12|   0|   12|          0|
    |trunc_ln717_11_reg_9917               |   12|   0|   12|          0|
    |trunc_ln717_12_reg_9922               |   10|   0|   10|          0|
    |trunc_ln717_13_reg_9927               |   11|   0|   11|          0|
    |trunc_ln717_14_reg_10062              |   11|   0|   11|          0|
    |trunc_ln717_15_reg_10067              |   10|   0|   10|          0|
    |trunc_ln717_16_reg_10072              |   11|   0|   11|          0|
    |trunc_ln717_17_reg_10077              |   13|   0|   13|          0|
    |trunc_ln717_18_reg_9932               |   13|   0|   13|          0|
    |trunc_ln717_19_reg_9937               |   13|   0|   13|          0|
    |trunc_ln717_1_reg_10052               |   13|   0|   13|          0|
    |trunc_ln717_20_reg_9942               |   13|   0|   13|          0|
    |trunc_ln717_21_reg_9947               |   12|   0|   12|          0|
    |trunc_ln717_22_reg_9952               |   13|   0|   13|          0|
    |trunc_ln717_23_reg_9957               |   13|   0|   13|          0|
    |trunc_ln717_24_reg_9962               |   13|   0|   13|          0|
    |trunc_ln717_25_reg_9967               |   13|   0|   13|          0|
    |trunc_ln717_26_reg_9972               |   13|   0|   13|          0|
    |trunc_ln717_27_reg_10082              |   13|   0|   13|          0|
    |trunc_ln717_28_reg_9977               |   11|   0|   11|          0|
    |trunc_ln717_29_reg_9982               |   10|   0|   10|          0|
    |trunc_ln717_2_reg_10057               |    9|   0|   13|          4|
    |trunc_ln717_30_reg_10087              |   12|   0|   12|          0|
    |trunc_ln717_31_reg_10092              |   11|   0|   11|          0|
    |trunc_ln717_32_reg_10097              |    7|   0|    7|          0|
    |trunc_ln717_33_reg_10102              |   10|   0|   10|          0|
    |trunc_ln717_34_reg_10107              |   11|   0|   11|          0|
    |trunc_ln717_35_reg_10112              |   12|   0|   12|          0|
    |trunc_ln717_37_reg_10117              |   12|   0|   12|          0|
    |trunc_ln717_39_reg_9987               |   11|   0|   11|          0|
    |trunc_ln717_3_reg_10232               |   13|   0|   13|          0|
    |trunc_ln717_40_reg_10122              |    8|   0|    8|          0|
    |trunc_ln717_42_reg_9992               |   11|   0|   11|          0|
    |trunc_ln717_43_reg_10127              |   11|   0|   12|          1|
    |trunc_ln717_44_reg_10132              |   11|   0|   11|          0|
    |trunc_ln717_45_reg_10137              |   10|   0|   10|          0|
    |trunc_ln717_46_reg_10142              |   13|   0|   13|          0|
    |trunc_ln717_47_reg_9997               |   12|   0|   12|          0|
    |trunc_ln717_48_reg_9804               |    5|   0|    5|          0|
    |trunc_ln717_49_reg_10147              |   12|   0|   12|          0|
    |trunc_ln717_4_reg_9892                |   11|   0|   11|          0|
    |trunc_ln717_50_reg_10002              |    9|   0|    9|          0|
    |trunc_ln717_51_reg_10007              |   13|   0|   13|          0|
    |trunc_ln717_52_reg_10012              |   13|   0|   13|          0|
    |trunc_ln717_53_reg_10017              |   13|   0|   13|          0|
    |trunc_ln717_54_reg_10022              |   13|   0|   13|          0|
    |trunc_ln717_56_reg_10027              |   12|   0|   12|          0|
    |trunc_ln717_57_reg_10032              |   12|   0|   12|          0|
    |trunc_ln717_5_reg_9897                |   11|   0|   13|          2|
    |trunc_ln717_6_reg_9902                |   11|   0|   11|          0|
    |trunc_ln717_7_reg_9658                |   13|   0|   13|          0|
    |trunc_ln717_8_reg_9907                |   13|   0|   13|          0|
    |trunc_ln717_9_reg_10047               |   13|   0|   13|          0|
    |trunc_ln717_s_reg_10227               |   10|   0|   10|          0|
    |add_ln740_25_reg_9835                 |   64|  32|   10|          0|
    |trunc_ln38_10_reg_9738                |   64|  32|    8|          0|
    |trunc_ln38_11_reg_9746                |   64|  32|    8|          0|
    |trunc_ln38_12_reg_9755                |   64|  32|    8|          0|
    |trunc_ln38_13_reg_9763                |   64|  32|    8|          0|
    |trunc_ln38_14_reg_9774                |   64|  32|    8|          0|
    |trunc_ln38_15_reg_9785                |   64|  32|    8|          0|
    |trunc_ln38_16_reg_9793                |   64|  32|    8|          0|
    |trunc_ln38_1_reg_9630                 |   64|  32|    8|          0|
    |trunc_ln38_5_reg_9679                 |   64|  32|    8|          0|
    |trunc_ln38_6_reg_9686                 |   64|  32|    8|          0|
    |trunc_ln38_7_reg_9697                 |   64|  32|    8|          0|
    |trunc_ln38_reg_9622                   |   64|  32|    8|          0|
    |trunc_ln717_48_reg_9804               |   64|  32|    5|          0|
    |trunc_ln717_7_reg_9658                |   64|  32|   13|          0|
    +--------------------------------------+-----+----+-----+-----------+
    |Total                                 | 2545| 480| 1722|         13|
    +--------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|  RTL Ports  | Dir | Bits|  Protocol  |                               Source Object                               |    C Type    |
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|ap_clk       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_rst       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_0  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_1  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_2  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_ce        |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|p_read       |   in|  168|     ap_none|                                                                     p_read|        scalar|
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+

