#ifndef VTFT_VOLUMETARGET
#define VTFT_VOLUMETARGET 0x10100003
#endif
#ifndef A_EXTOUT_AREAR_R
#define A_EXTOUT_AREAR_R 0x0f
#endif
#ifndef __DBL_MIN_EXP__
#define __DBL_MIN_EXP__ (-1021)
#endif
#ifndef INTE
#define INTE 0x0c
#endif
#ifndef DATA2
#define DATA2 0x24
#endif
#ifndef A_C_00000004
#define A_C_00000004 0xc4
#endif
#ifndef FXWC_MIC
#define FXWC_MIC (1<<20)
#endif
#ifndef CLIEH
#define CLIEH 0x59
#endif
#ifndef CLIEL
#define CLIEL 0x58
#endif
#ifndef C_10000000
#define C_10000000 0x4b
#endif
#ifndef INTE_MUTEENABLE
#define INTE_MUTEENABLE 0x00000100
#endif
#ifndef GPR_COND
#define GPR_COND 0x57
#endif
#ifndef __FLT_MIN__
#define __FLT_MIN__ 1.17549435e-38F
#endif
#ifndef A_DBG_ZC
#define A_DBG_ZC 0x40000000
#endif
#ifndef __DEC64_DEN__
#define __DEC64_DEN__ 0.000000000000001E-383DD
#endif
#ifndef PSST_LOOPSTARTADDR
#define PSST_LOOPSTARTADDR 0x18000006
#endif
#ifndef INTE2_PLAYBACK_CH_3_HALF_LOOP
#define INTE2_PLAYBACK_CH_3_HALF_LOOP 0x00000800
#endif
#ifndef A_EXTIN_OPT_SPDIF_R
#define A_EXTIN_OPT_SPDIF_R 0x05
#endif
#ifndef ADCBS_BUFSIZE_20480
#define ADCBS_BUFSIZE_20480 0x00000018
#endif
#ifndef __CHAR_BIT__
#define __CHAR_BIT__ 8
#endif
#ifndef INTE_VIRTUALSB_MASK
#define INTE_VIRTUALSB_MASK 0xc0000000
#endif
#ifndef A_ADCIDX
#define A_ADCIDX 0x63
#endif
#ifndef SNDRV_EMU10K1_IOCTL_INFO
#define SNDRV_EMU10K1_IOCTL_INFO _IOR ('H', 0x10, struct snd_emu10k1_fx8010_info)
#endif
#ifndef WC_SAMPLECOUNTER_MASK
#define WC_SAMPLECOUNTER_MASK 0x03FFFFC0
#endif
#ifndef EMU10K1_DBG_ZC
#define EMU10K1_DBG_ZC 0x80000000
#endif
#ifndef A_EXTIN_LINE2_L
#define A_EXTIN_LINE2_L 0x08
#endif
#ifndef A_EXTIN_LINE2_R
#define A_EXTIN_LINE2_R 0x09
#endif
#ifndef A_FXBUS2
#define A_FXBUS2(x) (0x80 + (x))
#endif
#ifndef INTE2_PLAYBACK_CH_0_LOOP
#define INTE2_PLAYBACK_CH_0_LOOP 0x00001000
#endif
#ifndef A_MUCMD1
#define A_MUCMD1 0x71
#endif
#ifndef A_MUCMD2
#define A_MUCMD2 0x73
#endif
#ifndef ENVVAL_MASK
#define ENVVAL_MASK 0x0000ffff
#endif
#ifndef C_5a7ef9db
#define C_5a7ef9db 0x54
#endif
#ifndef FXWC_CDROMSPDIFLEFT
#define FXWC_CDROMSPDIFLEFT (1<<18)
#endif
#ifndef CDCS
#define CDCS 0x50
#endif
#ifndef SNDRV_EMU10K1_IOCTL_TRAM_POKE
#define SNDRV_EMU10K1_IOCTL_TRAM_POKE _IOW ('H', 0x21, struct snd_emu10k1_fx8010_tram)
#endif
#ifndef CLIPH
#define CLIPH 0x5b
#endif
#ifndef CLIPL
#define CLIPL 0x5a
#endif
#ifndef __WCHAR_MAX__
#define __WCHAR_MAX__ 2147483647
#endif
#ifndef EXTOUT_AC97_REAR_L
#define EXTOUT_AC97_REAR_L 0x0d
#endif
#ifndef EXTOUT_AC97_REAR_R
#define EXTOUT_AC97_REAR_R 0x0e
#endif
#ifndef A_ITRAM_CTL
#define A_ITRAM_CTL(x) (A_TANKMEMCTLREGBASE + 0x00 + (x))
#endif
#ifndef PTRX_FXSENDAMOUNT_A
#define PTRX_FXSENDAMOUNT_A 0x08080001
#endif
#ifndef PTRX_FXSENDAMOUNT_B
#define PTRX_FXSENDAMOUNT_B 0x08000001
#endif
#ifndef ENVVAL
#define ENVVAL 0x14
#endif
#ifndef __DBL_DENORM_MIN__
#define __DBL_DENORM_MIN__ 4.9406564584124654e-324
#endif
#ifndef TCBS_BUFFSIZE_32K
#define TCBS_BUFFSIZE_32K 0x00000001
#endif
#ifndef __FLT_EVAL_METHOD__
#define __FLT_EVAL_METHOD__ 2
#endif
#ifndef IPR_VOLINCR
#define IPR_VOLINCR 0x00100000
#endif
#ifndef ADCIDX
#define ADCIDX 0x64
#endif
#ifndef A_FXSENDAMOUNT_H_MASK
#define A_FXSENDAMOUNT_H_MASK 0x000000FF
#endif
#ifndef TANKMEMADDRREG_CLEAR
#define TANKMEMADDRREG_CLEAR 0x00800000
#endif
#ifndef FXIDX
#define FXIDX 0x65
#endif
#ifndef A_ITRAM_DATA
#define A_ITRAM_DATA(x) (TANKMEMDATAREGBASE + 0x00 + (x))
#endif
#ifndef HCFG_GPOUT0
#define HCFG_GPOUT0 0x00001000
#endif
#ifndef HCFG_GPOUT1
#define HCFG_GPOUT1 0x00000800
#endif
#ifndef HCFG_GPOUT2
#define HCFG_GPOUT2 0x00000400
#endif
#ifndef FM2FRQ2
#define FM2FRQ2 0x1d
#endif
#ifndef AC97SLOT
#define AC97SLOT 0x5f
#endif
#ifndef FXBUS2
#define FXBUS2(x) (0x30 + (x))
#endif
#ifndef FXBUS_PCM_LEFT_SIDE
#define FXBUS_PCM_LEFT_SIDE 0x0e
#endif
#ifndef ADCBS_BUFSIZE_5120
#define ADCBS_BUFSIZE_5120 0x00000010
#endif
#ifndef A_EXTOUT_ADC_CAP_L
#define A_EXTOUT_ADC_CAP_L 0x16
#endif
#ifndef A_EXTOUT_ADC_CAP_R
#define A_EXTOUT_ADC_CAP_R 0x17
#endif
#ifndef FXBA_MASK
#define FXBA_MASK 0xfffff000
#endif
#ifndef ADCBA_MASK
#define ADCBA_MASK 0xfffff000
#endif
#ifndef RESERVED
#define RESERVED 0
#endif
#ifndef TCBS_MASK
#define TCBS_MASK 0x00000007
#endif
#ifndef __DBL_MIN_10_EXP__
#define __DBL_MIN_10_EXP__ (-307)
#endif
#ifndef __FINITE_MATH_ONLY__
#define __FINITE_MATH_ONLY__ 0
#endif
#ifndef AC97SLOT_REAR_RIGHT
#define AC97SLOT_REAR_RIGHT 0x01
#endif
#ifndef SRCS_SPDIFRATE_44
#define SRCS_SPDIFRATE_44 0x0003acd9
#endif
#ifndef SRCS_SPDIFRATE_48
#define SRCS_SPDIFRATE_48 0x00040000
#endif
#ifndef __GNUC_PATCHLEVEL__
#define __GNUC_PATCHLEVEL__ 1
#endif
#ifndef SNDRV_EMU10K1_IOCTL_PCM_PEEK
#define SNDRV_EMU10K1_IOCTL_PCM_PEEK _IOWR('H', 0x31, struct snd_emu10k1_fx8010_pcm_rec)
#endif
#ifndef DSL_FXSENDAMOUNT_D_MASK
#define DSL_FXSENDAMOUNT_D_MASK 0xff000000
#endif
#ifndef IPR_FXDSP
#define IPR_FXDSP 0x00800000
#endif
#ifndef EMU10K1_DBG_SINGLE_STEP_ADDR
#define EMU10K1_DBG_SINGLE_STEP_ADDR 0x000001ff
#endif
#ifndef __DEC64_MAX_EXP__
#define __DEC64_MAX_EXP__ 384
#endif
#ifndef INTE_MASTERDMAENABLE
#define INTE_MASTERDMAENABLE 0x08000000
#endif
#ifndef TANKMEMADDRREG_READ
#define TANKMEMADDRREG_READ 0x00100000
#endif
#ifndef PTRX_FXSENDAMOUNT_A_MASK
#define PTRX_FXSENDAMOUNT_A_MASK 0x0000ff00
#endif
#ifndef HCFG_AUDIOENABLE
#define HCFG_AUDIOENABLE 0x00000001
#endif
#ifndef ATKHLDM_PHASE0
#define ATKHLDM_PHASE0 0x00008000
#endif
#ifndef EXTIN_LINE1_L
#define EXTIN_LINE1_L 0x08
#endif
#ifndef EXTIN_LINE1_R
#define EXTIN_LINE1_R 0x09
#endif
#ifndef INTE_FORCEINT
#define INTE_FORCEINT 0x00100000
#endif
#ifndef FXBUS_PT_RIGHT
#define FXBUS_PT_RIGHT 0x15
#endif
#ifndef ADCBS_BUFSIZE_3072
#define ADCBS_BUFSIZE_3072 0x0000000d
#endif
#ifndef SRCS_SPDIFRATE_96
#define SRCS_SPDIFRATE_96 0x00080000
#endif
#ifndef ENVVOL
#define ENVVOL 0x10
#endif
#ifndef ADCCR_RCHANENABLE
#define ADCCR_RCHANENABLE 0x00000010
#endif
#ifndef __SHRT_MAX__
#define __SHRT_MAX__ 32767
#endif
#ifndef __LDBL_MAX__
#define __LDBL_MAX__ 1.1897314953572316e+4932L
#endif
#ifndef C_00010000
#define C_00010000 0x49
#endif
#ifndef PSST_LOOPSTARTADDR_MASK
#define PSST_LOOPSTARTADDR_MASK 0x00ffffff
#endif
#ifndef ADCBS_BUFSIZE_2560
#define ADCBS_BUFSIZE_2560 0x0000000c
#endif
#ifndef __KERNEL__
#define __KERNEL__ 1
#endif
#ifndef A_ADCCR_SAMPLERATE_12
#define A_ADCCR_SAMPLERATE_12 0x00000006
#endif
#ifndef HCFG_AC3ENABLE_CDSPDIF
#define HCFG_AC3ENABLE_CDSPDIF 0x00000040
#endif
#ifndef A_C_5a7ef9db
#define A_C_5a7ef9db 0xd4
#endif
#ifndef MICROCODEBASE
#define MICROCODEBASE 0x400
#endif
#ifndef PTR2
#define PTR2 0x20
#endif
#ifndef ADCBS_BUFSIZE_640
#define ADCBS_BUFSIZE_640 0x00000004
#endif
#ifndef __UINTMAX_TYPE__
#define __UINTMAX_TYPE__ long long unsigned int
#endif
#ifndef PTRX
#define PTRX 0x01
#endif
#ifndef FXBUS_MIDI_LEFT
#define FXBUS_MIDI_LEFT 0x04
#endif
#ifndef __DEC32_EPSILON__
#define __DEC32_EPSILON__ 1E-6DF
#endif
#ifndef __SOUND_EMU10K1_H
#define __SOUND_EMU10K1_H 
#endif
#ifndef MICBA_MASK
#define MICBA_MASK 0xfffff000
#endif
#ifndef __unix
#define __unix 1
#endif
#ifndef A_LOWORD_OPY_MASK
#define A_LOWORD_OPY_MASK 0x000007ff
#endif
#ifndef IFATN_FILTERCUTOFF
#define IFATN_FILTERCUTOFF 0x08080019
#endif
#ifndef A_GPR_ACCU
#define A_GPR_ACCU 0xd6
#endif
#ifndef A_PCM_192000
#define A_PCM_192000 0x00002000
#endif
#ifndef __LDBL_MAX_EXP__
#define __LDBL_MAX_EXP__ 16384
#endif
#ifndef CC_REG_NONZERO
#define CC_REG_NONZERO C_00000100
#endif
#ifndef FXBUS_PCM_RIGHT_REAR
#define FXBUS_PCM_RIGHT_REAR 0x03
#endif
#ifndef JOYSTICK_COMPARATOR
#define JOYSTICK_COMPARATOR 0xf0
#endif
#ifndef ETRAM_DATA
#define ETRAM_DATA(x) (TANKMEMDATAREGBASE + 0x80 + (x))
#endif
#ifndef A_FXRT_CHANNELA
#define A_FXRT_CHANNELA 0x0000003f
#endif
#ifndef A_FXRT_CHANNELB
#define A_FXRT_CHANNELB 0x00003f00
#endif
#ifndef A_FXRT_CHANNELC
#define A_FXRT_CHANNELC 0x003f0000
#endif
#ifndef A_FXRT_CHANNELD
#define A_FXRT_CHANNELD 0x3f000000
#endif
#ifndef A_FXRT_CHANNELE
#define A_FXRT_CHANNELE 0x0000003f
#endif
#ifndef A_FXRT_CHANNELF
#define A_FXRT_CHANNELF 0x00003f00
#endif
#ifndef A_FXRT_CHANNELG
#define A_FXRT_CHANNELG 0x003f0000
#endif
#ifndef A_FXRT_CHANNELH
#define A_FXRT_CHANNELH 0x3f000000
#endif
#ifndef A_EXTOUT_ALFE
#define A_EXTOUT_ALFE 0x0b
#endif
#ifndef ATKHLDM_HOLDTIME
#define ATKHLDM_HOLDTIME 0x00007f00
#endif
#ifndef SRCS_RATELOCKED
#define SRCS_RATELOCKED 0x01000000
#endif
#ifndef __SCHAR_MAX__
#define __SCHAR_MAX__ 127
#endif
#ifndef FXBUS_PCM_CENTER
#define FXBUS_PCM_CENTER 0x06
#endif
#ifndef TANKMEMDATAREGBASE
#define TANKMEMDATAREGBASE 0x200
#endif
#ifndef HCFG_LEGACYWORD
#define HCFG_LEGACYWORD 0x00400000
#endif
#ifndef EXTIN
#define EXTIN(x) (0x10 + (x))
#endif
#ifndef CCCA_CURRADDR
#define CCCA_CURRADDR 0x18000008
#endif
#ifndef TEMPENV
#define TEMPENV 0x1e
#endif
#ifndef ADCBS_BUFSIZE_8192
#define ADCBS_BUFSIZE_8192 0x00000013
#endif
#ifndef VTFT_FILTERTARGET_MASK
#define VTFT_FILTERTARGET_MASK 0x0000ffff
#endif
#ifndef DCYSUSM_DECAYTIME_MASK
#define DCYSUSM_DECAYTIME_MASK 0x0000007f
#endif
#ifndef A_EXTOUT_AFRONT_L
#define A_EXTOUT_AFRONT_L 0x08
#endif
#ifndef A_EXTOUT_AFRONT_R
#define A_EXTOUT_AFRONT_R 0x09
#endif
#ifndef A_HIWORD_OPA_MASK
#define A_HIWORD_OPA_MASK 0x000007ff
#endif
#ifndef HCFG_LOCKTANKCACHE_MASK
#define HCFG_LOCKTANKCACHE_MASK 0x00000004
#endif
#ifndef TCBS_BUFFSIZE_2048K
#define TCBS_BUFFSIZE_2048K 0x00000007
#endif
#ifndef IPR_A_MIDIRECVBUFEMPTY2
#define IPR_A_MIDIRECVBUFEMPTY2 0x08000000
#endif
#ifndef PSST_FXSENDAMOUNT_C
#define PSST_FXSENDAMOUNT_C 0x08180006
#endif
#ifndef HCFG_GPINPUT1
#define HCFG_GPINPUT1 0x00002000
#endif
#ifndef A_PTR_ADDRESS_MASK
#define A_PTR_ADDRESS_MASK 0x0fff0000
#endif
#ifndef AC97SLOT_CNTR
#define AC97SLOT_CNTR 0x10
#endif
#ifndef C_00000000
#define C_00000000 0x40
#endif
#ifndef C_00000001
#define C_00000001 0x41
#endif
#ifndef C_00000002
#define C_00000002 0x42
#endif
#ifndef C_00000003
#define C_00000003 0x43
#endif
#ifndef C_00000004
#define C_00000004 0x44
#endif
#ifndef C_00000008
#define C_00000008 0x45
#endif
#ifndef EXTOUT_AC97_L
#define EXTOUT_AC97_L 0x00
#endif
#ifndef EXTOUT_AC97_R
#define EXTOUT_AC97_R 0x01
#endif
#ifndef A_SAMPLE_RATE_NOT_USED
#define A_SAMPLE_RATE_NOT_USED 0x0ffc111e
#endif
#ifndef __USER_LABEL_PREFIX__
#define __USER_LABEL_PREFIX__ 
#endif
#ifndef FXBUS_PCM_RIGHT_SIDE
#define FXBUS_PCM_RIGHT_SIDE 0x0f
#endif
#ifndef A_C_80000000
#define A_C_80000000 0xce
#endif
#ifndef C_00000020
#define C_00000020 0x47
#endif
#ifndef CCR
#define CCR 0x09
#endif
#ifndef PTRX_FXSENDAMOUNT_B_MASK
#define PTRX_FXSENDAMOUNT_B_MASK 0x000000ff
#endif
#ifndef CD0
#define CD0 0x20
#endif
#ifndef CD1
#define CD1 0x21
#endif
#ifndef CD2
#define CD2 0x22
#endif
#ifndef CD3
#define CD3 0x23
#endif
#ifndef CD5
#define CD5 0x25
#endif
#ifndef CD6
#define CD6 0x26
#endif
#ifndef CD7
#define CD7 0x27
#endif
#ifndef CD8
#define CD8 0x28
#endif
#ifndef CD9
#define CD9 0x29
#endif
#ifndef CDA
#define CDA 0x2a
#endif
#ifndef CDB
#define CDB 0x2b
#endif
#ifndef CDC
#define CDC 0x2c
#endif
#ifndef CDD
#define CDD 0x2d
#endif
#ifndef CDE
#define CDE 0x2e
#endif
#ifndef CDF
#define CDF 0x2f
#endif
#ifndef __STDC_HOSTED__
#define __STDC_HOSTED__ 1
#endif
#ifndef __LDBL_HAS_INFINITY__
#define __LDBL_HAS_INFINITY__ 1
#endif
#ifndef __DEC64_MIN_EXP__
#define __DEC64_MIN_EXP__ (-383)
#endif
#ifndef MUDATA
#define MUDATA 0x18
#endif
#ifndef PEFE_FILTERAMOUNT
#define PEFE_FILTERAMOUNT 0x0800001a
#endif
#ifndef A_IOCFG_GPOUT0
#define A_IOCFG_GPOUT0 0x0044
#endif
#ifndef A_IOCFG_GPOUT1
#define A_IOCFG_GPOUT1 0x0002
#endif
#ifndef A_IOCFG_GPOUT2
#define A_IOCFG_GPOUT2 0x0001
#endif
#ifndef IPR_ADCBUFHALFFULL
#define IPR_ADCBUFHALFFULL 0x00004000
#endif
#ifndef __DBL_DIG__
#define __DBL_DIG__ 15
#endif
#ifndef FXBUS
#define FXBUS(x) (0x00 + (x))
#endif
#ifndef __FLT_EPSILON__
#define __FLT_EPSILON__ 1.19209290e-7F
#endif
#ifndef A_PCM_44100
#define A_PCM_44100 0x00008000
#endif
#ifndef iINTERP
#define iINTERP 0x0e
#endif
#ifndef EMU10K1_CARD_CREATIVE
#define EMU10K1_CARD_CREATIVE 0x00000000
#endif
#ifndef A_MUDATA1
#define A_MUDATA1 0x70
#endif
#ifndef A_MUDATA2
#define A_MUDATA2 0x72
#endif
#ifndef VTFT
#define VTFT 0x03
#endif
#ifndef MAXPAGES
#define MAXPAGES 8192
#endif
#ifndef __LDBL_MIN__
#define __LDBL_MIN__ 3.3621031431120935e-4932L
#endif
#ifndef INTE_CDSPDIFENABLE
#define INTE_CDSPDIFENABLE 0x00000008
#endif
#ifndef INTE2_PLAYBACK_CH_2_LOOP
#define INTE2_PLAYBACK_CH_2_LOOP 0x00004000
#endif
#ifndef A_EXTOUT_CENTER
#define A_EXTOUT_CENTER 0x02
#endif
#ifndef __DEC32_MAX__
#define __DEC32_MAX__ 9.999999E96DF
#endif
#ifndef CLP
#define CLP 0x0a
#endif
#ifndef AC97ADDRESS_ADDRESS
#define AC97ADDRESS_ADDRESS 0x7f
#endif
#ifndef TANKMEMDATAREG_MASK
#define TANKMEMDATAREG_MASK 0x000fffff
#endif
#ifndef ADCBS_BUFSIZE_40960
#define ADCBS_BUFSIZE_40960 0x0000001c
#endif
#ifndef SNDRV_EMU10K1_IOCTL_TRAM_PEEK
#define SNDRV_EMU10K1_IOCTL_TRAM_PEEK _IOWR('H', 0x22, struct snd_emu10k1_fx8010_tram)
#endif
#ifndef CVCF_CURRENTFILTER
#define CVCF_CURRENTFILTER 0x10000002
#endif
#ifndef NUM_EFX_PLAYBACK
#define NUM_EFX_PLAYBACK 16
#endif
#ifndef TREMFRQ
#define TREMFRQ 0x1c
#endif
#ifndef PEFE_FILTERAMOUNT_MASK
#define PEFE_FILTERAMOUNT_MASK 0x000000ff
#endif
#ifndef ADCBS_BUFSIZE_14366
#define ADCBS_BUFSIZE_14366 0x00000016
#endif
#ifndef LFOVAL1
#define LFOVAL1 0x13
#endif
#ifndef LFOVAL2
#define LFOVAL2 0x17
#endif
#ifndef TIMER_RATE
#define TIMER_RATE 0x0a00001a
#endif
#ifndef HCFG_AC3ENABLE_GPSPDIF
#define HCFG_AC3ENABLE_GPSPDIF 0x00000020
#endif
#ifndef __unix__
#define __unix__ 1
#endif
#ifndef A_IOCFG_FRONT_JACK
#define A_IOCFG_FRONT_JACK 0x4000
#endif
#ifndef A_EXTIN_SPDIF_CD_R
#define A_EXTIN_SPDIF_CD_R 0x03
#endif
#ifndef A_EXTOUT_ASIDE_L
#define A_EXTOUT_ASIDE_L 0x0c
#endif
#ifndef A_EXTOUT_ASIDE_R
#define A_EXTOUT_ASIDE_R 0x0d
#endif
#ifndef IFATN_ATTENUATION_MASK
#define IFATN_ATTENUATION_MASK 0x000000ff
#endif
#ifndef A_FXGPREGBASE
#define A_FXGPREGBASE 0x400
#endif
#ifndef CPF
#define CPF 0x00
#endif
#ifndef TCBS_BUFFSIZE_128K
#define TCBS_BUFFSIZE_128K 0x00000003
#endif
#ifndef FM2FRQ2_DEPTH
#define FM2FRQ2_DEPTH 0x0000ff00
#endif
#ifndef HCFG_CODECFORMAT_MASK
#define HCFG_CODECFORMAT_MASK 0x00070000
#endif
#ifndef ADCBS_BUFSIZE_49152
#define ADCBS_BUFSIZE_49152 0x0000001d
#endif
#ifndef HCFG_GPOUTPUT_MASK
#define HCFG_GPOUTPUT_MASK 0x00001c00
#endif
#ifndef __DECIMAL_DIG__
#define __DECIMAL_DIG__ 17
#endif
#ifndef ADCBS_BUFSIZE_12288
#define ADCBS_BUFSIZE_12288 0x00000015
#endif
#ifndef DCYSUSM_PHASE1_MASK
#define DCYSUSM_PHASE1_MASK 0x00008000
#endif
#ifndef TMEMSIZE
#define TMEMSIZE 256*1024
#endif
#ifndef A_EXTOUT_LFE
#define A_EXTOUT_LFE 0x03
#endif
#ifndef HCFG_LEGACYFUNC_MDMA
#define HCFG_LEGACYFUNC_MDMA 0xa0000000
#endif
#ifndef __LDBL_HAS_QUIET_NAN__
#define __LDBL_HAS_QUIET_NAN__ 1
#endif
#ifndef CC_REG_SATURATE
#define CC_REG_SATURATE C_00000010
#endif
#ifndef FMMOD
#define FMMOD 0x1b
#endif
#ifndef IPR_PCIERROR
#define IPR_PCIERROR 0x00200000
#endif
#ifndef SPCS_CHANNELNUMMASK
#define SPCS_CHANNELNUMMASK 0x00f00000
#endif
#ifndef MAXREQVOICES
#define MAXREQVOICES 8
#endif
#ifndef SNDRV_EMU10K1_IOCTL_STOP
#define SNDRV_EMU10K1_IOCTL_STOP _IO ('H', 0x80)
#endif
#ifndef ITRAM_ADDR
#define ITRAM_ADDR(x) (TANKMEMADDRREGBASE + 0x00 + (x))
#endif
#ifndef __GNUC__
#define __GNUC__ 4
#endif
#ifndef SNDRV_EMU10K1_IOCTL_CONTINUE
#define SNDRV_EMU10K1_IOCTL_CONTINUE _IO ('H', 0x81)
#endif
#ifndef C_00100000
#define C_00100000 0x55
#endif
#ifndef A_SPDIF_44100
#define A_SPDIF_44100 0x00000080
#endif
#ifndef iSKIP
#define iSKIP 0x0f
#endif
#ifndef C_fffffffe
#define C_fffffffe 0x51
#endif
#ifndef INTE2
#define INTE2 0x2c
#endif
#ifndef __FLT_HAS_DENORM__
#define __FLT_HAS_DENORM__ 1
#endif
#ifndef INTE_VIRTUALMPU_MASK
#define INTE_VIRTUALMPU_MASK 0x30000000
#endif
#ifndef IFATN
#define IFATN 0x19
#endif
#ifndef A_C_20000000
#define A_C_20000000 0xcc
#endif
#ifndef EMU10K1_MAX_TRAM_BLOCKS_PER_CODE
#define EMU10K1_MAX_TRAM_BLOCKS_PER_CODE 16
#endif
#ifndef A_PCM_96000
#define A_PCM_96000 0x00004000
#endif
#ifndef EXTIN_AC97_L
#define EXTIN_AC97_L 0x00
#endif
#ifndef INTE2_PLAYBACK_CH_2_HALF_LOOP
#define INTE2_PLAYBACK_CH_2_HALF_LOOP 0x00000400
#endif
#ifndef A_SAMPLE_RATE
#define A_SAMPLE_RATE 0x76
#endif
#ifndef IPR2_CAPTURE_CH_0_LOOP
#define IPR2_CAPTURE_CH_0_LOOP 0x00100000
#endif
#ifndef IPR_MICBUFHALFFULL
#define IPR_MICBUFHALFFULL 0x00010000
#endif
#ifndef A_SAMPLE_RATE_UNKNOWN
#define A_SAMPLE_RATE_UNKNOWN 0xf0030001
#endif
#ifndef INTE2_CAPTURE_CH_0_LOOP
#define INTE2_CAPTURE_CH_0_LOOP 0x00100000
#endif
#ifndef DCYSUSM_SUSTAINLEVEL_MASK
#define DCYSUSM_SUSTAINLEVEL_MASK 0x00007f00
#endif
#ifndef A_HIWORD_RESULT_MASK
#define A_HIWORD_RESULT_MASK 0x007ff000
#endif
#ifndef A_ETRAM_ADDR
#define A_ETRAM_ADDR(x) (TANKMEMADDRREGBASE + 0xc0 + (x))
#endif
#ifndef __FreeBSD_cc_version
#define __FreeBSD_cc_version 800001
#endif
#ifndef AC97SLOT_LFE
#define AC97SLOT_LFE 0x20
#endif
#ifndef HCFG_LOCKSOUNDCACHE
#define HCFG_LOCKSOUNDCACHE 0x00000008
#endif
#ifndef PTRX_PITCHTARGET_MASK
#define PTRX_PITCHTARGET_MASK 0xffff0000
#endif
#ifndef INTE_EFXBUFENABLE
#define INTE_EFXBUFENABLE 0x00000020
#endif
#ifndef EMUPAGESIZE
#define EMUPAGESIZE 4096
#endif
#ifndef __DBL_MAX__
#define __DBL_MAX__ 1.7976931348623157e+308
#endif
#ifndef IPR_GPSPDIFSTATUSCHANGE
#define IPR_GPSPDIFSTATUSCHANGE 0x00000800
#endif
#ifndef INTE_PCIERRORENABLE
#define INTE_PCIERRORENABLE 0x00000800
#endif
#ifndef CCR_WORDSIZEDSAMPLES
#define CCR_WORDSIZEDSAMPLES 0x00400000
#endif
#ifndef A_ADCCR_RCHANENABLE
#define A_ADCCR_RCHANENABLE 0x00000020
#endif
#ifndef __DBL_HAS_INFINITY__
#define __DBL_HAS_INFINITY__ 1
#endif
#ifndef SPCS_SOURCENUMMASK
#define SPCS_SOURCENUMMASK 0x000f0000
#endif
#ifndef INTE_SLAVEPICENABLE
#define INTE_SLAVEPICENABLE 0x01000000
#endif
#ifndef ATKHLDV_ATTACKTIME_MASK
#define ATKHLDV_ATTACKTIME_MASK 0x0000007f
#endif
#ifndef ADCBS_BUFSIZE_1792
#define ADCBS_BUFSIZE_1792 0x0000000a
#endif
#ifndef snd_emu10k1_memblk_offset
#define snd_emu10k1_memblk_offset(blk) (((blk)->mapped_page << PAGE_SHIFT) | ((blk)->mem.offset & (PAGE_SIZE - 1)))
#endif
#ifndef CCR_READADDRESS_MASK
#define CCR_READADDRESS_MASK 0x003f0000
#endif
#ifndef ADCBS_BUFSIZE_384
#define ADCBS_BUFSIZE_384 0x00000001
#endif
#ifndef __DEC32_MIN_EXP__
#define __DEC32_MIN_EXP__ (-95)
#endif
#ifndef EMU10K1_GPR_TRANSLATION_TABLE100
#define EMU10K1_GPR_TRANSLATION_TABLE100 1
#endif
#ifndef INTE2_PLAYBACK_CH_3_LOOP
#define INTE2_PLAYBACK_CH_3_LOOP 0x00008000
#endif
#ifndef A_C_c0000000
#define A_C_c0000000 0xd2
#endif
#ifndef SNDRV_EMU10K1_IOCTL_TRAM_SETUP
#define SNDRV_EMU10K1_IOCTL_TRAM_SETUP _IOW ('H', 0x20, int)
#endif
#ifndef INTE_MRHANDENABLE
#define INTE_MRHANDENABLE 0x00080000
#endif
#ifndef iTSTNEG
#define iTSTNEG 0x09
#endif
#ifndef TANKMEMADDRREG_ALIGN
#define TANKMEMADDRREG_ALIGN 0x00400000
#endif
#ifndef HCFG_GPINPUT0
#define HCFG_GPINPUT0 0x00004000
#endif
#ifndef ADCBS_BUFSIZE_NONE
#define ADCBS_BUFSIZE_NONE 0x00000000
#endif
#ifndef A_ADCIDX_IDX
#define A_ADCIDX_IDX 0x10000063
#endif
#ifndef A_FXRT1
#define A_FXRT1 0x7e
#endif
#ifndef A_FXRT2
#define A_FXRT2 0x7c
#endif
#ifndef A_ADCCR_SAMPLERATE_11
#define A_ADCCR_SAMPLERATE_11 0x00000007
#endif
#ifndef ZVSRCS
#define ZVSRCS 0x62
#endif
#ifndef C_ffffffff
#define C_ffffffff 0x50
#endif
#ifndef __LDBL_HAS_DENORM__
#define __LDBL_HAS_DENORM__ 1
#endif
#ifndef EMU10K1_DBG_SINGLE_STEP
#define EMU10K1_DBG_SINGLE_STEP 0x00008000
#endif
#ifndef GPR
#define GPR(x) (FXGPREGBASE + (x))
#endif
#ifndef __DEC128_MAX__
#define __DEC128_MAX__ 9.999999999999999999999999999999999E6144DL
#endif
#ifndef LFOVAL2_MASK
#define LFOVAL2_MASK 0x0000ffff
#endif
#ifndef A_EXTIN_AC97_L
#define A_EXTIN_AC97_L 0x00
#endif
#ifndef A_EXTIN_AC97_R
#define A_EXTIN_AC97_R 0x01
#endif
#ifndef A_IOCFG_PHONES_JACK
#define A_IOCFG_PHONES_JACK 0x0100
#endif
#ifndef NUM_FXSENDS
#define NUM_FXSENDS 4
#endif
#ifndef __DEC32_MIN__
#define __DEC32_MIN__ 1E-95DF
#endif
#ifndef CCCA_INTERPROM_3
#define CCCA_INTERPROM_3 0x06000000
#endif
#ifndef PTR_CHANNELNUM_MASK
#define PTR_CHANNELNUM_MASK 0x0000003f
#endif
#ifndef INTE_VIRTUALMPU_300
#define INTE_VIRTUALMPU_300 0x00000000
#endif
#ifndef CCR_LOOPFLAG
#define CCR_LOOPFLAG 0x00000100
#endif
#ifndef __DBL_MAX_EXP__
#define __DBL_MAX_EXP__ 1024
#endif
#ifndef INTE_VSBENABLE
#define INTE_VSBENABLE 0x00800000
#endif
#ifndef EXTOUT_ACENTER
#define EXTOUT_ACENTER 0x11
#endif
#ifndef A_SPDIF_96000
#define A_SPDIF_96000 0x00000040
#endif
#ifndef __DEC128_EPSILON__
#define __DEC128_EPSILON__ 1E-33DL
#endif
#ifndef iLIMITGE
#define iLIMITGE 0x0a
#endif
#ifndef A_PCM_48000
#define A_PCM_48000 0x00000000
#endif
#ifndef ADCBS_BUFSIZE_57344
#define ADCBS_BUFSIZE_57344 0x0000001e
#endif
#ifndef ADCCR_SAMPLERATE_MASK
#define ADCCR_SAMPLERATE_MASK 0x00000007
#endif
#ifndef DSL_LOOPENDADDR
#define DSL_LOOPENDADDR 0x18000007
#endif
#ifndef IPR_CDROMSTATUSCHANGE
#define IPR_CDROMSTATUSCHANGE 0x00000400
#endif
#ifndef A_ADCCR_SAMPLERATE_8
#define A_ADCCR_SAMPLERATE_8 0x00000008
#endif
#ifndef C_40000000
#define C_40000000 0x4d
#endif
#ifndef FXWC_ZOOMLEFT
#define FXWC_ZOOMLEFT (1<<20)
#endif
#ifndef EMU10K1_DMA_MASK
#define EMU10K1_DMA_MASK 0x7fffffffUL
#endif
#ifndef A_IOCFG_REAR_JACK
#define A_IOCFG_REAR_JACK 0x8000
#endif
#ifndef MICIDX_MASK
#define MICIDX_MASK 0x0000ffff
#endif
#ifndef ADCBS_BUFSIZE_1024
#define ADCBS_BUFSIZE_1024 0x00000007
#endif
#ifndef INTE3
#define INTE3 0x3c
#endif
#ifndef iMAC0
#define iMAC0 0x00
#endif
#ifndef iMAC1
#define iMAC1 0x01
#endif
#ifndef iMAC2
#define iMAC2 0x02
#endif
#ifndef iMAC3
#define iMAC3 0x03
#endif
#ifndef A_I2S_CAPTURE_44100
#define A_I2S_CAPTURE_44100 0x00000800
#endif
#ifndef EXTIN_LINE2_L
#define EXTIN_LINE2_L 0x0c
#endif
#ifndef EXTIN_LINE2_R
#define EXTIN_LINE2_R 0x0d
#endif
#ifndef FXIDX_MASK
#define FXIDX_MASK 0x0000ffff
#endif
#ifndef TCBS_BUFFSIZE_512K
#define TCBS_BUFFSIZE_512K 0x00000005
#endif
#ifndef AUDIGY_DMA_MASK
#define AUDIGY_DMA_MASK 0x7fffffffUL
#endif
#ifndef __LONG_LONG_MAX__
#define __LONG_LONG_MAX__ 9223372036854775807LL
#endif
#ifndef iMACMV
#define iMACMV 0x07
#endif
#ifndef DCYSUSV_SUSTAINLEVEL_MASK
#define DCYSUSV_SUSTAINLEVEL_MASK 0x00007f00
#endif
#ifndef IP_MASK
#define IP_MASK 0x0000ffff
#endif
#ifndef C_4f1bbcdc
#define C_4f1bbcdc 0x53
#endif
#ifndef EMU10K1_DBG_SATURATION_ADDR
#define EMU10K1_DBG_SATURATION_ADDR 0x01ff0000
#endif
#ifndef ADCCR_LCHANENABLE
#define ADCCR_LCHANENABLE 0x00000008
#endif
#ifndef PEFE_PITCHAMOUNT
#define PEFE_PITCHAMOUNT 0x0808001a
#endif
#ifndef FXBUS_MIDI_RIGHT
#define FXBUS_MIDI_RIGHT 0x05
#endif
#ifndef TCB_MASK
#define TCB_MASK 0xfffff000
#endif
#ifndef A_MICIDX_IDX
#define A_MICIDX_IDX 0x10000064
#endif
#ifndef INTE2_CAPTURE_CH_0_HALF_LOOP
#define INTE2_CAPTURE_CH_0_HALF_LOOP 0x00010000
#endif
#ifndef LOWORD_OPY_MASK
#define LOWORD_OPY_MASK 0x000003ff
#endif
#ifndef SPCS_GENERATIONSTATUS
#define SPCS_GENERATIONSTATUS 0x00008000
#endif
#ifndef __GXX_ABI_VERSION
#define __GXX_ABI_VERSION 1002
#endif
#ifndef CPF_FRACADDRESS_MASK
#define CPF_FRACADDRESS_MASK 0x00003fff
#endif
#ifndef A_IOCFG_ENABLE_DIGITAL_AUDIGY4
#define A_IOCFG_ENABLE_DIGITAL_AUDIGY4 0x0080
#endif
#ifndef HCFG_CODECFORMAT_AC97
#define HCFG_CODECFORMAT_AC97 0x00000000
#endif
#ifndef __FLT_MIN_EXP__
#define __FLT_MIN_EXP__ (-125)
#endif
#ifndef ADCIDX_MASK
#define ADCIDX_MASK 0x0000ffff
#endif
#ifndef A_C_7fffffff
#define A_C_7fffffff 0xcf
#endif
#ifndef HCFG_LEGACYFUNC_SDMA
#define HCFG_LEGACYFUNC_SDMA 0xe0000000
#endif
#ifndef INTE_MIDIRXENABLE
#define INTE_MIDIRXENABLE 0x00000001
#endif
#ifndef ADCBS_BUFSIZE_768
#define ADCBS_BUFSIZE_768 0x00000005
#endif
#ifndef EXTIN_TOSLINK_L
#define EXTIN_TOSLINK_L 0x06
#endif
#ifndef EXTIN_TOSLINK_R
#define EXTIN_TOSLINK_R 0x07
#endif
#ifndef A_IOCFG_ENABLE_DIGITAL
#define A_IOCFG_ENABLE_DIGITAL 0x0004
#endif
#ifndef INTE_A_MIDITXENABLE2
#define INTE_A_MIDITXENABLE2 0x00020000
#endif
#ifndef IPR2_PLAYBACK_CH_0_LOOP
#define IPR2_PLAYBACK_CH_0_LOOP 0x00001000
#endif
#ifndef SPCS_NOTAUDIODATA
#define SPCS_NOTAUDIODATA 0x00000002
#endif
#ifndef HIWORD_RESULT_MASK
#define HIWORD_RESULT_MASK 0x000ffc00
#endif
#ifndef TCBS_BUFFSIZE_256K
#define TCBS_BUFFSIZE_256K 0x00000004
#endif
#ifndef ADCBS_BUFSIZE_28672
#define ADCBS_BUFSIZE_28672 0x0000001a
#endif
#ifndef A_I2S_CAPTURE_RATE_MASK
#define A_I2S_CAPTURE_RATE_MASK 0x00000e00
#endif
#ifndef INTE_VIRTUALSB_220
#define INTE_VIRTUALSB_220 0x00000000
#endif
#ifndef SPCS_CATEGORYCODEMASK
#define SPCS_CATEGORYCODEMASK 0x00007f00
#endif
#ifndef EXTOUT_HEADPHONE_L
#define EXTOUT_HEADPHONE_L 0x06
#endif
#ifndef __DBL_MIN__
#define __DBL_MIN__ 2.2250738585072014e-308
#endif
#ifndef CPF_CURRENTPITCH
#define CPF_CURRENTPITCH 0x10100000
#endif
#ifndef TMEMSIZEREG
#define TMEMSIZEREG 4
#endif
#ifndef snd_emu10k1_compose_audigy_fxrt1
#define snd_emu10k1_compose_audigy_fxrt1(route) ((unsigned int)route[0] | ((unsigned int)route[1] << 8) | ((unsigned int)route[2] << 16) | ((unsigned int)route[3] << 24))
#endif
#ifndef snd_emu10k1_compose_audigy_fxrt2
#define snd_emu10k1_compose_audigy_fxrt2(route) ((unsigned int)route[4] | ((unsigned int)route[5] << 8) | ((unsigned int)route[6] << 16) | ((unsigned int)route[7] << 24))
#endif
#ifndef A_GPR
#define A_GPR(x) (A_FXGPREGBASE + (x))
#endif
#ifndef CDSRCS
#define CDSRCS 0x60
#endif
#ifndef INTE_VIRTUALSB_240
#define INTE_VIRTUALSB_240 0x40000000
#endif
#ifndef A_HIWORD_OPCODE_MASK
#define A_HIWORD_OPCODE_MASK 0x0f000000
#endif
#ifndef A_SPDIF_48000
#define A_SPDIF_48000 0x00000000
#endif
#ifndef EXTIN_AC97_R
#define EXTIN_AC97_R 0x01
#endif
#ifndef ADCBS_BUFSIZE_6144
#define ADCBS_BUFSIZE_6144 0x00000011
#endif
#ifndef __DBL_HAS_QUIET_NAN__
#define __DBL_HAS_QUIET_NAN__ 1
#endif
#ifndef INTE_VIRTUALSB_260
#define INTE_VIRTUALSB_260 0x80000000
#endif
#ifndef GPR_IRQ
#define GPR_IRQ 0x5a
#endif
#ifndef HCFG_AC3ENABLE_MASK
#define HCFG_AC3ENABLE_MASK 0x000000e0
#endif
#ifndef INTE_VIRTUALSB_280
#define INTE_VIRTUALSB_280 0xc0000000
#endif
#ifndef A_I2S_CAPTURE_96000
#define A_I2S_CAPTURE_96000 0x00000400
#endif
#ifndef CC_REG_BORROW
#define CC_REG_BORROW C_00000002
#endif
#ifndef PTB_MASK
#define PTB_MASK 0xfffff000
#endif
#ifndef EXTOUT_TOSLINK_L
#define EXTOUT_TOSLINK_L 0x02
#endif
#ifndef EXTOUT_TOSLINK_R
#define EXTOUT_TOSLINK_R 0x03
#endif
#ifndef ATKHLDV_PHASE0
#define ATKHLDV_PHASE0 0x00008000
#endif
#ifndef SPBYPASS
#define SPBYPASS 0x5e
#endif
#ifndef CCR_CACHEINVALIDSIZE
#define CCR_CACHEINVALIDSIZE 0x07190009
#endif
#ifndef SPBYPASS_FORMAT
#define SPBYPASS_FORMAT 0x00000f00
#endif
#ifndef C_00000100
#define C_00000100 0x48
#endif
#ifndef __DEC128_MIN__
#define __DEC128_MIN__ 1E-6143DL
#endif
#ifndef __REGISTER_PREFIX__
#define __REGISTER_PREFIX__ 
#endif
#ifndef A_ETRAM_CTL
#define A_ETRAM_CTL(x) (A_TANKMEMCTLREGBASE + 0xc0 + (x))
#endif
#ifndef DBG
#define DBG 0x52
#endif
#ifndef __DBL_HAS_DENORM__
#define __DBL_HAS_DENORM__ 1
#endif
#ifndef INTE_VOLDECRENABLE
#define INTE_VOLDECRENABLE 0x00000200
#endif
#ifndef A_SPDIF_RATE_MASK
#define A_SPDIF_RATE_MASK 0x000000e0
#endif
#ifndef SPCS_CLKACCY_50PPM
#define SPCS_CLKACCY_50PPM 0x10000000
#endif
#ifndef ADCBS_BUFSIZE_4096
#define ADCBS_BUFSIZE_4096 0x0000000f
#endif
#ifndef INTE_VOLINCRENABLE
#define INTE_VOLINCRENABLE 0x00000400
#endif
#ifndef HCFG_LEGACYFUNC_AD
#define HCFG_LEGACYFUNC_AD 0x60000000
#endif
#ifndef ADCBS_BUFSIZE_32768
#define ADCBS_BUFSIZE_32768 0x0000001b
#endif
#ifndef TREMFRQ_FREQUENCY
#define TREMFRQ_FREQUENCY 0x000000ff
#endif
#ifndef A_DBG_SINGLE_STEP
#define A_DBG_SINGLE_STEP 0x00020000
#endif
#ifndef SPCS_MODEMASK
#define SPCS_MODEMASK 0x000000c0
#endif
#ifndef __NO_INLINE__
#define __NO_INLINE__ 1
#endif
#ifndef A_EXTIN_OPT_SPDIF_L
#define A_EXTIN_OPT_SPDIF_L 0x04
#endif
#ifndef ADCCR_SAMPLERATE_8
#define ADCCR_SAMPLERATE_8 0x00000007
#endif
#ifndef ADCBS_BUFSIZE_3584
#define ADCBS_BUFSIZE_3584 0x0000000e
#endif
#ifndef INTE_SAMPLERATETRACKER
#define INTE_SAMPLERATETRACKER 0x00002000
#endif
#ifndef __DEC_EVAL_METHOD__
#define __DEC_EVAL_METHOD__ 2
#endif
#ifndef EMU10K1_FX8010_PCM_COUNT
#define EMU10K1_FX8010_PCM_COUNT 8
#endif
#ifndef __i386
#define __i386 1
#endif
#ifndef CCCA_INTERPROMMASK
#define CCCA_INTERPROMMASK 0x0e000000
#endif
#ifndef __FLT_MANT_DIG__
#define __FLT_MANT_DIG__ 24
#endif
#ifndef ATKHLDM
#define ATKHLDM 0x15
#endif
#ifndef ATKHLDV
#define ATKHLDV 0x11
#endif
#ifndef __VERSION__
#define __VERSION__ "4.2.1 20070719  [FreeBSD]"
#endif
#ifndef HCFG_LEGACYFUNC_SB
#define HCFG_LEGACYFUNC_SB 0x40000000
#endif
#ifndef IFATN_FILTERCUTOFF_MASK
#define IFATN_FILTERCUTOFF_MASK 0x0000ff00
#endif
#ifndef EMU10K1_DBG_CONDITION_CODE
#define EMU10K1_DBG_CONDITION_CODE 0x00003e00
#endif
#ifndef FXRT_CHANNELA
#define FXRT_CHANNELA 0x000f0000
#endif
#ifndef FXRT_CHANNELB
#define FXRT_CHANNELB 0x00f00000
#endif
#ifndef FXRT_CHANNELC
#define FXRT_CHANNELC 0x0f000000
#endif
#ifndef FXRT_CHANNELD
#define FXRT_CHANNELD 0xf0000000
#endif
#ifndef IPR2_PLAYBACK_CH_0_HALF_LOOP
#define IPR2_PLAYBACK_CH_0_HALF_LOOP 0x00000100
#endif
#ifndef EXTOUT_ADC_CAP_L
#define EXTOUT_ADC_CAP_L 0x0a
#endif
#ifndef EXTOUT_ADC_CAP_R
#define EXTOUT_ADC_CAP_R 0x0b
#endif
#ifndef A_I2S_CAPTURE_192000
#define A_I2S_CAPTURE_192000 0x00000200
#endif
#ifndef snd_emu10k1_compose_send_routing
#define snd_emu10k1_compose_send_routing(route) ((route[0] | (route[1] << 4) | (route[2] << 8) | (route[3] << 12)) << 16)
#endif
#ifndef TREMFRQ_DEPTH
#define TREMFRQ_DEPTH 0x0000ff00
#endif
#ifndef PTRX_PITCHTARGET
#define PTRX_PITCHTARGET 0x10100001
#endif
#ifndef NUM_MIDI
#define NUM_MIDI 16
#endif
#ifndef FXWC_ADCRIGHT
#define FXWC_ADCRIGHT (1<<19)
#endif
#ifndef GPR_NOISE0
#define GPR_NOISE0 0x58
#endif
#ifndef GPR_NOISE1
#define GPR_NOISE1 0x59
#endif
#ifndef INTE_MPUENABLE
#define INTE_MPUENABLE 0x00200000
#endif
#ifndef TCBS_BUFFSIZE_16K
#define TCBS_BUFFSIZE_16K 0x00000000
#endif
#ifndef A_SPDIF_SAMPLERATE
#define A_SPDIF_SAMPLERATE 0x76
#endif
#ifndef DSL_LOOPENDADDR_MASK
#define DSL_LOOPENDADDR_MASK 0x00ffffff
#endif
#ifndef MUSTAT_ORDYN
#define MUSTAT_ORDYN 0x40
#endif
#ifndef ADCBS_BUFSIZE_10240
#define ADCBS_BUFSIZE_10240 0x00000014
#endif
#ifndef A_PCM_RATE_MASK
#define A_PCM_RATE_MASK 0x0000e000
#endif
#ifndef A_I2S_CAPTURE_48000
#define A_I2S_CAPTURE_48000 0x00000000
#endif
#ifndef SNDRV_EMU10K1_IOCTL_ZERO_TRAM_COUNTER
#define SNDRV_EMU10K1_IOCTL_ZERO_TRAM_COUNTER _IO ('H', 0x82)
#endif
#ifndef FXWC_ZOOMRIGHT
#define FXWC_ZOOMRIGHT (1<<21)
#endif
#ifndef IPR3
#define IPR3 0x38
#endif
#ifndef DSL
#define DSL 0x07
#endif
#ifndef EMU10K1_DBG_STEP
#define EMU10K1_DBG_STEP 0x00004000
#endif
#ifndef HCFG_LEGACYFUNC_MPIC
#define HCFG_LEGACYFUNC_MPIC 0x80000000
#endif
#ifndef ADCBA
#define ADCBA 0x46
#endif
#ifndef i386
#define i386 1
#endif
#ifndef A_GPR_COND
#define A_GPR_COND 0xd7
#endif
#ifndef iMACINT0
#define iMACINT0 0x04
#endif
#ifndef iMACINT1
#define iMACINT1 0x05
#endif
#ifndef FXBUS_PT_LEFT
#define FXBUS_PT_LEFT 0x14
#endif
#ifndef MICBA
#define MICBA 0x45
#endif
#ifndef MICBS
#define MICBS 0x49
#endif
#ifndef A_GPR_IRQ
#define A_GPR_IRQ 0xda
#endif
#ifndef HIWORD_OPCODE_MASK
#define HIWORD_OPCODE_MASK 0x00f00000
#endif
#ifndef __DEC64_EPSILON__
#define __DEC64_EPSILON__ 1E-15DD
#endif
#ifndef EMU10K1_GPR_TRANSLATION_ONOFF
#define EMU10K1_GPR_TRANSLATION_ONOFF 4
#endif
#ifndef __DEC128_MIN_EXP__
#define __DEC128_MIN_EXP__ (-6143)
#endif
#ifndef emu10k1_gpr_ctl
#define emu10k1_gpr_ctl(n) list_entry(n, struct snd_emu10k1_fx8010_ctl, list)
#endif
#ifndef A_DBG
#define A_DBG 0x53
#endif
#ifndef SRCS_SPDIFVALID
#define SRCS_SPDIFVALID 0x04000000
#endif
#ifndef SRCS_ESTSAMPLERATE
#define SRCS_ESTSAMPLERATE 0x0007ffff
#endif
#ifndef A_ADCCR_SAMPLERATE_MASK
#define A_ADCCR_SAMPLERATE_MASK 0x0000000F
#endif
#ifndef CCR_READADDRESS
#define CCR_READADDRESS 0x06100009
#endif
#ifndef EXTOUT_AC97_LFE
#define EXTOUT_AC97_LFE 0x05
#endif
#ifndef HCFG_JOYENABLE
#define HCFG_JOYENABLE 0x00000200
#endif
#ifndef unix
#define unix 1
#endif
#ifndef A_EXTOUT_ACENTER
#define A_EXTOUT_ACENTER 0x0a
#endif
#ifndef HCFG
#define HCFG 0x14
#endif
#ifndef IPR_MIDIRECVBUFEMPTY
#define IPR_MIDIRECVBUFEMPTY 0x00000080
#endif
#ifndef A_EXTOUT_MIC_CAP
#define A_EXTOUT_MIC_CAP 0x18
#endif
#ifndef A_LOWORD_OPX_MASK
#define A_LOWORD_OPX_MASK 0x007ff000
#endif
#ifndef VTFT_FILTERTARGET
#define VTFT_FILTERTARGET 0x10000003
#endif
#ifndef __i386__
#define __i386__ 1
#endif
#ifndef __SIZE_TYPE__
#define __SIZE_TYPE__ unsigned int
#endif
#ifndef INTE2_PLAYBACK_CH_1_HALF_LOOP
#define INTE2_PLAYBACK_CH_1_HALF_LOOP 0x00000200
#endif
#ifndef TANKMEMADDRREGBASE
#define TANKMEMADDRREGBASE 0x300
#endif
#ifndef INTE2_PLAYBACK_CH_1_LOOP
#define INTE2_PLAYBACK_CH_1_LOOP 0x00002000
#endif
#ifndef __DEC32_DEN__
#define __DEC32_DEN__ 0.000001E-95DF
#endif
#ifndef __ELF__
#define __ELF__ 1
#endif
#ifndef ADCBS_BUFSIZE_448
#define ADCBS_BUFSIZE_448 0x00000002
#endif
#ifndef DCYSUSV_PHASE1_MASK
#define DCYSUSV_PHASE1_MASK 0x00008000
#endif
#ifndef JOYSTICK_BUTTONS
#define JOYSTICK_BUTTONS 0x0f
#endif
#ifndef A_C_00010000
#define A_C_00010000 0xc9
#endif
#ifndef CPF_CURRENTPITCH_MASK
#define CPF_CURRENTPITCH_MASK 0xffff0000
#endif
#ifndef IPR2_CAPTURE_CH_0_HALF_LOOP
#define IPR2_CAPTURE_CH_0_HALF_LOOP 0x00010000
#endif
#ifndef HCFG_AC3ENABLE_ZVIDEO
#define HCFG_AC3ENABLE_ZVIDEO 0x00000080
#endif
#ifndef FXBUS_MIDI_REVERB
#define FXBUS_MIDI_REVERB 0x0c
#endif
#ifndef FXBA
#define FXBA 0x47
#endif
#ifndef FXBS
#define FXBS 0x4b
#endif
#ifndef __FLT_RADIX__
#define __FLT_RADIX__ 2
#endif
#ifndef __LDBL_EPSILON__
#define __LDBL_EPSILON__ 2.2204460492503131e-16L
#endif
#ifndef SPCS_EMPHASIS_50_15
#define SPCS_EMPHASIS_50_15 0x00000008
#endif
#ifndef ITRAM_DATA
#define ITRAM_DATA(x) (TANKMEMDATAREGBASE + 0x00 + (x))
#endif
#ifndef IPR_SPDIFBUFFULL
#define IPR_SPDIFBUFFULL 0x04000000
#endif
#ifndef CCR_CACHELOOPFLAG
#define CCR_CACHELOOPFLAG 0x01000000
#endif
#ifndef __FreeBSD__
#define __FreeBSD__ 8
#endif
#ifndef FXBUS_PCM_LEFT
#define FXBUS_PCM_LEFT 0x00
#endif
#ifndef JOYSTICK1
#define JOYSTICK1 0x00
#endif
#ifndef JOYSTICK2
#define JOYSTICK2 0x01
#endif
#ifndef JOYSTICK3
#define JOYSTICK3 0x02
#endif
#ifndef JOYSTICK4
#define JOYSTICK4 0x03
#endif
#ifndef JOYSTICK5
#define JOYSTICK5 0x04
#endif
#ifndef JOYSTICK6
#define JOYSTICK6 0x05
#endif
#ifndef JOYSTICK7
#define JOYSTICK7 0x06
#endif
#ifndef JOYSTICK8
#define JOYSTICK8 0x07
#endif
#ifndef CCCA_INTERPROM_1
#define CCCA_INTERPROM_1 0x02000000
#endif
#ifndef CCCA_INTERPROM_2
#define CCCA_INTERPROM_2 0x04000000
#endif
#ifndef CCCA_INTERPROM_4
#define CCCA_INTERPROM_4 0x08000000
#endif
#ifndef CCCA_INTERPROM_5
#define CCCA_INTERPROM_5 0x0a000000
#endif
#ifndef CCCA_INTERPROM_6
#define CCCA_INTERPROM_6 0x0c000000
#endif
#ifndef CCCA_INTERPROM_7
#define CCCA_INTERPROM_7 0x0e000000
#endif
#ifndef A_EXTOUT_REAR_L
#define A_EXTOUT_REAR_L 0x06
#endif
#ifndef A_EXTOUT_REAR_R
#define A_EXTOUT_REAR_R 0x07
#endif
#ifndef C_00080000
#define C_00080000 0x4a
#endif
#ifndef A_IOCFG_UNKNOWN_20
#define A_IOCFG_UNKNOWN_20 0x0020
#endif
#ifndef HCFG2
#define HCFG2 0x34
#endif
#ifndef FXBUS_PCM_LEFT_REAR
#define FXBUS_PCM_LEFT_REAR 0x02
#endif
#ifndef PTR_ADDRESS_MASK
#define PTR_ADDRESS_MASK 0x07ff0000
#endif
#ifndef C_00000010
#define C_00000010 0x46
#endif
#ifndef IPR_EFXBUFHALFFULL
#define IPR_EFXBUFHALFFULL 0x00001000
#endif
#ifndef NUM_G
#define NUM_G 64
#endif
#ifndef EXTOUT_ALFE
#define EXTOUT_ALFE 0x12
#endif
#ifndef A_ETRAM_DATA
#define A_ETRAM_DATA(x) (TANKMEMDATAREGBASE + 0xc0 + (x))
#endif
#ifndef HCFG_LEGACYFUNC_MASK
#define HCFG_LEGACYFUNC_MASK 0xe0000000
#endif
#ifndef A_IOCFG_MULTIPURPOSE_JACK
#define A_IOCFG_MULTIPURPOSE_JACK 0x2000
#endif
#ifndef EMU10K1_DBG_SATURATION_OCCURED
#define EMU10K1_DBG_SATURATION_OCCURED 0x02000000
#endif
#ifndef INTE_ADLIBENABLE
#define INTE_ADLIBENABLE 0x00400000
#endif
#ifndef EXTOUT_MIC_CAP
#define EXTOUT_MIC_CAP 0x0c
#endif
#ifndef A_EXTIN_SPDIF_CD_L
#define A_EXTIN_SPDIF_CD_L 0x02
#endif
#ifndef MUCMD_RESET
#define MUCMD_RESET 0xff
#endif
#ifndef SPCS_CHANNELNUM_RIGHT
#define SPCS_CHANNELNUM_RIGHT 0x00200000
#endif
#ifndef INTE_VIRTUALMPU_310
#define INTE_VIRTUALMPU_310 0x10000000
#endif
#ifndef FXBUS_PCM_LFE
#define FXBUS_PCM_LFE 0x07
#endif
#ifndef INTE_VIRTUALMPU_320
#define INTE_VIRTUALMPU_320 0x20000000
#endif
#ifndef __LDBL_DIG__
#define __LDBL_DIG__ 15
#endif
#ifndef __KPRINTF_ATTRIBUTE__
#define __KPRINTF_ATTRIBUTE__ 1
#endif
#ifndef INTE_VIRTUALMPU_330
#define INTE_VIRTUALMPU_330 0x30000000
#endif
#ifndef SPCS_COPYRIGHT
#define SPCS_COPYRIGHT 0x00000004
#endif
#ifndef ADCBS
#define ADCBS 0x4a
#endif
#ifndef HLIEH
#define HLIEH 0x67
#endif
#ifndef HLIEL
#define HLIEL 0x66
#endif
#ifndef SNDRV_EMU10K1_IOCTL_CODE_POKE
#define SNDRV_EMU10K1_IOCTL_CODE_POKE _IOW ('H', 0x11, struct snd_emu10k1_fx8010_code)
#endif
#ifndef iACC3
#define iACC3 0x06
#endif
#ifndef MAP_PTE_MASK
#define MAP_PTE_MASK 0xffffe000
#endif
#ifndef ATKHLDV_HOLDTIME_MASK
#define ATKHLDV_HOLDTIME_MASK 0x00007f00
#endif
#ifndef ADCCR
#define ADCCR 0x42
#endif
#ifndef A_FXWC2
#define A_FXWC2 0x75
#endif
#ifndef A_TANKMEMCTLREG_MASK
#define A_TANKMEMCTLREG_MASK 0x1f
#endif
#ifndef MAP_PTI_MASK
#define MAP_PTI_MASK 0x00001fff
#endif
#ifndef DATA
#define DATA 0x04
#endif
#ifndef EMU10K1_GPR_TRANSLATION_BASS
#define EMU10K1_GPR_TRANSLATION_BASS 2
#endif
#ifndef __FLT_HAS_QUIET_NAN__
#define __FLT_HAS_QUIET_NAN__ 1
#endif
#ifndef HCFG_MUTEBUTTONENABLE
#define HCFG_MUTEBUTTONENABLE 0x00000002
#endif
#ifndef __FLT_MAX_10_EXP__
#define __FLT_MAX_10_EXP__ 38
#endif
#ifndef FMMOD_MOFILTER
#define FMMOD_MOFILTER 0x000000ff
#endif
#ifndef ADCCR_SAMPLERATE_11
#define ADCCR_SAMPLERATE_11 0x00000006
#endif
#ifndef HCFG_LEGACYWRITE
#define HCFG_LEGACYWRITE 0x00800000
#endif
#ifndef ADCCR_SAMPLERATE_16
#define ADCCR_SAMPLERATE_16 0x00000005
#endif
#ifndef __LONG_MAX__
#define __LONG_MAX__ 2147483647L
#endif
#ifndef CCCA_RESONANCE
#define CCCA_RESONANCE 0xf0000000
#endif
#ifndef FXRT
#define FXRT 0x0b
#endif
#ifndef HCFG_LEGACYFUNC_SPCI
#define HCFG_LEGACYFUNC_SPCI 0xc0000000
#endif
#ifndef HCFG_LEGACYFUNC_MPU
#define HCFG_LEGACYFUNC_MPU 0x00000000
#endif
#ifndef A_C_00000000
#define A_C_00000000 0xc0
#endif
#ifndef A_C_00000001
#define A_C_00000001 0xc1
#endif
#ifndef A_C_00000002
#define A_C_00000002 0xc2
#endif
#ifndef A_C_00000003
#define A_C_00000003 0xc3
#endif
#ifndef __FLT_HAS_INFINITY__
#define __FLT_HAS_INFINITY__ 1
#endif
#ifndef ADCCR_SAMPLERATE_22
#define ADCCR_SAMPLERATE_22 0x00000004
#endif
#ifndef ADCCR_SAMPLERATE_24
#define ADCCR_SAMPLERATE_24 0x00000003
#endif
#ifndef A_C_00000008
#define A_C_00000008 0xc5
#endif
#ifndef HCFG_CODECFORMAT_I2S
#define HCFG_CODECFORMAT_I2S 0x00010000
#endif
#ifndef A_EMU32OUTH
#define A_EMU32OUTH(x) (0xa0 + (x))
#endif
#ifndef A_EMU32OUTL
#define A_EMU32OUTL(x) (0xb0 + (x))
#endif
#ifndef A_C_00000010
#define A_C_00000010 0xc6
#endif
#ifndef TANKMEMADDRREG_ADDR_MASK
#define TANKMEMADDRREG_ADDR_MASK 0x000fffff
#endif
#ifndef ADCCR_SAMPLERATE_32
#define ADCCR_SAMPLERATE_32 0x00000002
#endif
#ifndef __DEC64_MAX__
#define __DEC64_MAX__ 9.999999999999999E384DD
#endif
#ifndef A_C_00000020
#define A_C_00000020 0xc7
#endif
#ifndef ADCCR_SAMPLERATE_44
#define ADCCR_SAMPLERATE_44 0x00000001
#endif
#ifndef ADCCR_SAMPLERATE_48
#define ADCCR_SAMPLERATE_48 0x00000000
#endif
#ifndef SPCS0
#define SPCS0 0x54
#endif
#ifndef SPCS1
#define SPCS1 0x55
#endif
#ifndef EXTIN_SPDIF_CD_L
#define EXTIN_SPDIF_CD_L 0x02
#endif
#ifndef EXTIN_SPDIF_CD_R
#define EXTIN_SPDIF_CD_R 0x03
#endif
#ifndef LOWORD_OPX_MASK
#define LOWORD_OPX_MASK 0x000ffc00
#endif
#ifndef A_EXTIN
#define A_EXTIN(x) (0x40 + (x))
#endif
#ifndef __DEC64_MANT_DIG__
#define __DEC64_MANT_DIG__ 16
#endif
#ifndef FXWC
#define FXWC 0x43
#endif
#ifndef GPR_DBAC
#define GPR_DBAC 0x5b
#endif
#ifndef IPR_ADCBUFFULL
#define IPR_ADCBUFFULL 0x00008000
#endif
#ifndef FXWC_SPDIFRIGHT
#define FXWC_SPDIFRIGHT (1<<23)
#endif
#ifndef EXTOUT_AC97_CENTER
#define EXTOUT_AC97_CENTER 0x04
#endif
#ifndef HLIPH
#define HLIPH 0x69
#endif
#ifndef HLIPL
#define HLIPL 0x68
#endif
#ifndef SNDRV_EMU10K1_IOCTL_SINGLE_STEP
#define SNDRV_EMU10K1_IOCTL_SINGLE_STEP _IOW ('H', 0x83, int)
#endif
#ifndef __DEC32_MAX_EXP__
#define __DEC32_MAX_EXP__ 96
#endif
#ifndef WC_CURRENTCHANNEL
#define WC_CURRENTCHANNEL 0x0000003F
#endif
#ifndef DSL_FXSENDAMOUNT_D
#define DSL_FXSENDAMOUNT_D 0x08180007
#endif
#ifndef __DEC128_DEN__
#define __DEC128_DEN__ 0.000000000000000000000000000000001E-6143DL
#endif
#ifndef MUSTAT
#define MUSTAT MUCMD
#endif
#ifndef ADCBS_BUFSIZE_896
#define ADCBS_BUFSIZE_896 0x00000006
#endif
#ifndef A_C_10000000
#define A_C_10000000 0xcb
#endif
#ifndef iLIMITLT
#define iLIMITLT 0x0b
#endif
#ifndef __LDBL_MANT_DIG__
#define __LDBL_MANT_DIG__ 53
#endif
#ifndef CC_REG_MINUS
#define CC_REG_MINUS C_00000004
#endif
#ifndef A_GPR_NOISE1
#define A_GPR_NOISE1 0xd9
#endif
#ifndef EMU10K1_CARD_EMUAPS
#define EMU10K1_CARD_EMUAPS 0x00000001
#endif
#ifndef AC97DATA
#define AC97DATA 0x1c
#endif
#ifndef IPR_A_MIDITRANSBUFEMPTY2
#define IPR_A_MIDITRANSBUFEMPTY2 0x10000000
#endif
#ifndef A_FXWC1
#define A_FXWC1 0x74
#endif
#ifndef _LONGLONG
#define _LONGLONG 1
#endif
#ifndef ADCBS_BUFSIZE_24576
#define ADCBS_BUFSIZE_24576 0x00000019
#endif
#ifndef EXTIN_ZOOM_L
#define EXTIN_ZOOM_L 0x04
#endif
#ifndef EXTIN_ZOOM_R
#define EXTIN_ZOOM_R 0x05
#endif
#ifndef C_80000000
#define C_80000000 0x4e
#endif
#ifndef SOLEH
#define SOLEH 0x5d
#endif
#ifndef SOLEL
#define SOLEL 0x5c
#endif
#ifndef SPCS_SAMPLERATE_32
#define SPCS_SAMPLERATE_32 0x03000000
#endif
#ifndef HCFG_PHASETRACKENABLE
#define HCFG_PHASETRACKENABLE 0x00000100
#endif
#ifndef A_C_fffffffe
#define A_C_fffffffe 0xd1
#endif
#ifndef __WCHAR_TYPE__
#define __WCHAR_TYPE__ int
#endif
#ifndef SPCS_SAMPLERATE_44
#define SPCS_SAMPLERATE_44 0x00000000
#endif
#ifndef SPCS_SAMPLERATE_48
#define SPCS_SAMPLERATE_48 0x02000000
#endif
#ifndef A_EXTIN_AUX2_L
#define A_EXTIN_AUX2_L 0x0c
#endif
#ifndef A_EXTIN_AUX2_R
#define A_EXTIN_AUX2_R 0x0d
#endif
#ifndef A_EXTOUT
#define A_EXTOUT(x) (0x60 + (x))
#endif
#ifndef SPCS_PROFESSIONAL
#define SPCS_PROFESSIONAL 0x00000001
#endif
#ifndef IPR_MICBUFFULL
#define IPR_MICBUFFULL 0x00020000
#endif
#ifndef ADCBS_BUFSIZE_2048
#define ADCBS_BUFSIZE_2048 0x0000000b
#endif
#ifndef A_IOCFG
#define A_IOCFG 0x18
#endif
#ifndef DCYSUSM
#define DCYSUSM 0x16
#endif
#ifndef DCYSUSV
#define DCYSUSV 0x12
#endif
#ifndef FXWC_ADCLEFT
#define FXWC_ADCLEFT (1<<18)
#endif
#ifndef INTE_MASTERPICENABLE
#define INTE_MASTERPICENABLE 0x02000000
#endif
#ifndef SPCS_EMPHASISMASK
#define SPCS_EMPHASISMASK 0x00000038
#endif
#ifndef AC97ADDRESS_READY
#define AC97ADDRESS_READY 0x80
#endif
#ifndef ADCBS_BUFSIZE_1536
#define ADCBS_BUFSIZE_1536 0x00000009
#endif
#ifndef __FLT_DIG__
#define __FLT_DIG__ 6
#endif
#ifndef EMU10K1_GPR_TRANSLATION_NONE
#define EMU10K1_GPR_TRANSLATION_NONE 0
#endif
#ifndef CC_REG_NORMALIZED
#define CC_REG_NORMALIZED C_00000001
#endif
#ifndef FXBUS_PCM_LEFT_FRONT
#define FXBUS_PCM_LEFT_FRONT 0x08
#endif
#ifndef A_ITRAM_ADDR
#define A_ITRAM_ADDR(x) (TANKMEMADDRREGBASE + 0x00 + (x))
#endif
#ifndef IFATN_ATTENUATION
#define IFATN_ATTENUATION 0x08000019
#endif
#ifndef CD4
#define CD4 0x24
#endif
#ifndef A_C_00100000
#define A_C_00100000 0xd5
#endif
#ifndef AC97SLOT_REAR_LEFT
#define AC97SLOT_REAR_LEFT 0x02
#endif
#ifndef EXTIN_COAX_SPDIF_L
#define EXTIN_COAX_SPDIF_L 0x0a
#endif
#ifndef EXTIN_COAX_SPDIF_R
#define EXTIN_COAX_SPDIF_R 0x0b
#endif
#ifndef __INT_MAX__
#define __INT_MAX__ 2147483647
#endif
#ifndef SPBYPASS_SPDIF0_MASK
#define SPBYPASS_SPDIF0_MASK 0x00000003
#endif
#ifndef CC_REG_ZERO
#define CC_REG_ZERO C_00000008
#endif
#ifndef FXWC_SPDIFLEFT
#define FXWC_SPDIFLEFT (1<<22)
#endif
#ifndef SPCS_SAMPLERATEMASK
#define SPCS_SAMPLERATEMASK 0x0f000000
#endif
#ifndef TEMPENV_MASK
#define TEMPENV_MASK 0x0000ffff
#endif
#ifndef SPCS_CHANNELNUM_UNSPEC
#define SPCS_CHANNELNUM_UNSPEC 0x00000000
#endif
#ifndef ADCBS_BUFSIZE_65536
#define ADCBS_BUFSIZE_65536 0x0000001f
#endif
#ifndef CCCA
#define CCCA 0x08
#endif
#ifndef TIMER_RATE_MASK
#define TIMER_RATE_MASK 0x000003ff
#endif
#ifndef __FLT_MAX_EXP__
#define __FLT_MAX_EXP__ 128
#endif
#ifndef EXTOUT
#define EXTOUT(x) (0x20 + (x))
#endif
#ifndef IPR_EFXBUFFULL
#define IPR_EFXBUFFULL 0x00002000
#endif
#ifndef IPR2
#define IPR2 0x28
#endif
#ifndef A_FXSENDAMOUNT_E_MASK
#define A_FXSENDAMOUNT_E_MASK 0xFF000000
#endif
#ifndef __DBL_MANT_DIG__
#define __DBL_MANT_DIG__ 53
#endif
#ifndef INTE_FXDSPENABLE
#define INTE_FXDSPENABLE 0x00001000
#endif
#ifndef SPCS_EMPHASIS_NONE
#define SPCS_EMPHASIS_NONE 0x00000000
#endif
#ifndef __DEC64_MIN__
#define __DEC64_MIN__ 1E-383DD
#endif
#ifndef __WINT_TYPE__
#define __WINT_TYPE__ int
#endif
#ifndef A_MUSTAT1
#define A_MUSTAT1 A_MUCMD1
#endif
#ifndef A_MUSTAT2
#define A_MUSTAT2 A_MUCMD2
#endif
#ifndef TIMER
#define TIMER 0x1a
#endif
#ifndef A_MICROCODEBASE
#define A_MICROCODEBASE 0x600
#endif
#ifndef __LDBL_MIN_EXP__
#define __LDBL_MIN_EXP__ (-16381)
#endif
#ifndef FXGPREGBASE
#define FXGPREGBASE 0x100
#endif
#ifndef REG53
#define REG53 0x53
#endif
#ifndef CCCA_8BITSELECT
#define CCCA_8BITSELECT 0x01000000
#endif
#ifndef CPF_STOP_MASK
#define CPF_STOP_MASK 0x00004000
#endif
#ifndef A_EXTIN_ADC_L
#define A_EXTIN_ADC_L 0x0a
#endif
#ifndef A_EXTIN_ADC_R
#define A_EXTIN_ADC_R 0x0b
#endif
#ifndef A_TANKMEMCTLREGBASE
#define A_TANKMEMCTLREGBASE 0x100
#endif
#ifndef CVCF_CURRENTVOL_MASK
#define CVCF_CURRENTVOL_MASK 0xffff0000
#endif
#ifndef SPCS_CLKACCY_1000PPM
#define SPCS_CLKACCY_1000PPM 0x00000000
#endif
#ifndef CCR_INTERLEAVEDSAMPLES
#define CCR_INTERLEAVEDSAMPLES 0x00800000
#endif
#ifndef __LDBL_MAX_10_EXP__
#define __LDBL_MAX_10_EXP__ 4932
#endif
#ifndef HCFG_AUTOMUTE
#define HCFG_AUTOMUTE 0x00000010
#endif
#ifndef DCYSUSV_CHANNELENABLE_MASK
#define DCYSUSV_CHANNELENABLE_MASK 0x00000080
#endif
#ifndef __DBL_EPSILON__
#define __DBL_EPSILON__ 2.2204460492503131e-16
#endif
#ifndef ADCBS_BUFSIZE_7168
#define ADCBS_BUFSIZE_7168 0x00000012
#endif
#ifndef IPR_VOLDECR
#define IPR_VOLDECR 0x00080000
#endif
#ifndef A_P16VIN
#define A_P16VIN(x) (0x50 + (x))
#endif
#ifndef IPR_MUTE
#define IPR_MUTE 0x00040000
#endif
#ifndef A_C_ffffffff
#define A_C_ffffffff 0xd0
#endif
#ifndef PSST_FXSENDAMOUNT_C_MASK
#define PSST_FXSENDAMOUNT_C_MASK 0xff000000
#endif
#ifndef SRCS_SPDIFLOCKED
#define SRCS_SPDIFLOCKED 0x02000000
#endif
#ifndef FXBUS_PCM_RIGHT_FRONT
#define FXBUS_PCM_RIGHT_FRONT 0x09
#endif
#ifndef C_20000000
#define C_20000000 0x4c
#endif
#ifndef A_MICIDX
#define A_MICIDX 0x64
#endif
#ifndef SPCS_CLKACCY_VARIABLE
#define SPCS_CLKACCY_VARIABLE 0x20000000
#endif
#ifndef SPCS2
#define SPCS2 0x56
#endif
#ifndef IP
#define IP 0x18
#endif
#ifndef IP_TO_CP
#define IP_TO_CP(ip) ((ip == 0) ? 0 : (((0x00001000uL | (ip & 0x00000FFFL)) << (((ip >> 12) & 0x000FL) + 4)) & 0xFFFF0000uL))
#endif
#ifndef DCYSUSV_DECAYTIME_MASK
#define DCYSUSV_DECAYTIME_MASK 0x0000007f
#endif
#ifndef PTB
#define PTB 0x40
#endif
#ifndef PTR
#define PTR 0x00
#endif
#ifndef IPR_CHANNELNUMBERMASK
#define IPR_CHANNELNUMBERMASK 0x0000003f
#endif
#ifndef A_GPINPUT_MASK
#define A_GPINPUT_MASK 0xff00
#endif
#ifndef INTE_ADCBUFENABLE
#define INTE_ADCBUFENABLE 0x00000040
#endif
#ifndef SPCS_CHANNELNUM_LEFT
#define SPCS_CHANNELNUM_LEFT 0x00100000
#endif
#ifndef ETRAM_ADDR
#define ETRAM_ADDR(x) (TANKMEMADDRREGBASE + 0x80 + (x))
#endif
#ifndef TCBS
#define TCBS 0x44
#endif
#ifndef IPR_SAMPLERATETRACKER
#define IPR_SAMPLERATETRACKER 0x01000000
#endif
#ifndef A_EXTOUT_FRONT_L
#define A_EXTOUT_FRONT_L 0x00
#endif
#ifndef A_EXTOUT_FRONT_R
#define A_EXTOUT_FRONT_R 0x01
#endif
#ifndef TCBS_BUFFSIZE_1024K
#define TCBS_BUFFSIZE_1024K 0x00000006
#endif
#ifndef ADCBS_BUFSIZE_512
#define ADCBS_BUFSIZE_512 0x00000003
#endif
#ifndef MAPA
#define MAPA 0x0c
#endif
#ifndef MAPB
#define MAPB 0x0d
#endif
#ifndef A_EXTOUT_AC97_L
#define A_EXTOUT_AC97_L 0x10
#endif
#ifndef A_EXTOUT_AC97_R
#define A_EXTOUT_AC97_R 0x11
#endif
#ifndef CLP_CACHELOOPADDR
#define CLP_CACHELOOPADDR 0x0000ffff
#endif
#ifndef AC97ADDRESS
#define AC97ADDRESS 0x1e
#endif
#ifndef A_C_00000800
#define A_C_00000800 0xca
#endif
#ifndef INTE2_PLAYBACK_CH_0_HALF_LOOP
#define INTE2_PLAYBACK_CH_0_HALF_LOOP 0x00000100
#endif
#ifndef TCB
#define TCB 0x41
#endif
#ifndef SPBYPASS_SPDIF1_MASK
#define SPBYPASS_SPDIF1_MASK 0x0000000c
#endif
#ifndef iLOG
#define iLOG 0x0c
#endif
#ifndef A_EXTOUT_HEADPHONE_L
#define A_EXTOUT_HEADPHONE_L 0x04
#endif
#ifndef A_IOCFG_DIGITAL_JACK
#define A_IOCFG_DIGITAL_JACK 0x1000
#endif
#ifndef A_C_4f1bbcdc
#define A_C_4f1bbcdc 0xd3
#endif
#ifndef C_c0000000
#define C_c0000000 0x52
#endif
#ifndef MICIDX
#define MICIDX 0x63
#endif
#ifndef SNDRV_EMU10K1_IOCTL_PCM_POKE
#define SNDRV_EMU10K1_IOCTL_PCM_POKE _IOW ('H', 0x30, struct snd_emu10k1_fx8010_pcm_rec)
#endif
#ifndef PSST
#define PSST 0x06
#endif
#ifndef IPR_SPDIFBUFHALFFULL
#define IPR_SPDIFBUFHALFFULL 0x02000000
#endif
#ifndef CVCF_CURRENTVOL
#define CVCF_CURRENTVOL 0x10100002
#endif
#ifndef A_EXTOUT_HEADPHONE_R
#define A_EXTOUT_HEADPHONE_R 0x05
#endif
#ifndef IPR_MIDITRANSBUFEMPTY
#define IPR_MIDITRANSBUFEMPTY 0x00000100
#endif
#ifndef INTE_SLAVEDMAENABLE
#define INTE_SLAVEDMAENABLE 0x04000000
#endif
#ifndef WC_SAMPLECOUNTER
#define WC_SAMPLECOUNTER 0x14060010
#endif
#ifndef FXIDX_IDX
#define FXIDX_IDX 0x10000065
#endif
#ifndef ADCIDX_IDX
#define ADCIDX_IDX 0x10000064
#endif
#ifndef A_FXSENDAMOUNT_F_MASK
#define A_FXSENDAMOUNT_F_MASK 0x00FF0000
#endif
#ifndef GPSCS
#define GPSCS 0x51
#endif
#ifndef IP_UNITY
#define IP_UNITY 0x0000e000
#endif
#ifndef __INTMAX_MAX__
#define __INTMAX_MAX__ 9223372036854775807LL
#endif
#ifndef MUCMD
#define MUCMD 0x19
#endif
#ifndef SNDRV_EMU10K1_IOCTL_CODE_PEEK
#define SNDRV_EMU10K1_IOCTL_CODE_PEEK _IOWR('H', 0x12, struct snd_emu10k1_fx8010_code)
#endif
#ifndef EMU10K1_GPR_TRANSLATION_TREBLE
#define EMU10K1_GPR_TRANSLATION_TREBLE 3
#endif
#ifndef __FLT_DENORM_MIN__
#define __FLT_DENORM_MIN__ 1.40129846e-45F
#endif
#ifndef FXWC_CDROMSPDIFRIGHT
#define FXWC_CDROMSPDIFRIGHT (1<<19)
#endif
#ifndef A_SENDAMOUNTS
#define A_SENDAMOUNTS 0x7d
#endif
#ifndef A_DBG_SATURATION_ADDR
#define A_DBG_SATURATION_ADDR 0x0ffc0000
#endif
#ifndef WC
#define WC 0x10
#endif
#ifndef A_IOCFG_DISABLE_ANALOG
#define A_IOCFG_DISABLE_ANALOG 0x0040
#endif
#ifndef TCBS_BUFFSIZE_64K
#define TCBS_BUFFSIZE_64K 0x00000002
#endif
#ifndef HCFG_LOCKTANKCACHE
#define HCFG_LOCKTANKCACHE 0x01020014
#endif
#ifndef A_IOCFG_DISABLE_AC97_FRONT
#define A_IOCFG_DISABLE_AC97_FRONT 0x0080
#endif
#ifndef A_GPR_DBACE
#define A_GPR_DBACE 0xde
#endif
#ifndef EXTOUT_HEADPHONE_R
#define EXTOUT_HEADPHONE_R 0x07
#endif
#ifndef INTE_INTERVALTIMERENB
#define INTE_INTERVALTIMERENB 0x00000004
#endif
#ifndef FM2FRQ2_FREQUENCY
#define FM2FRQ2_FREQUENCY 0x000000ff
#endif
#ifndef IPR_CHANNELLOOP
#define IPR_CHANNELLOOP 0x00000040
#endif
#ifndef IPR_FORCEINT
#define IPR_FORCEINT 0x00400000
#endif
#ifndef __FLT_MAX__
#define __FLT_MAX__ 3.40282347e+38F
#endif
#ifndef GPR_ACCU
#define GPR_ACCU 0x56
#endif
#ifndef PEFE_PITCHAMOUNT_MASK
#define PEFE_PITCHAMOUNT_MASK 0x0000ff00
#endif
#ifndef Z1
#define Z1 0x05
#endif
#ifndef Z2
#define Z2 0x04
#endif
#ifndef FMMOD_MODVIBRATO
#define FMMOD_MODVIBRATO 0x0000ff00
#endif
#ifndef IPR
#define IPR 0x08
#endif
#ifndef IPR_P16V
#define IPR_P16V 0x80000000
#endif
#ifndef ENVVOL_MASK
#define ENVVOL_MASK 0x0000ffff
#endif
#ifndef FXWC_DEFAULTROUTE_A
#define FXWC_DEFAULTROUTE_A (1<<12)
#endif
#ifndef FXWC_DEFAULTROUTE_B
#define FXWC_DEFAULTROUTE_B (1<<1)
#endif
#ifndef FXWC_DEFAULTROUTE_C
#define FXWC_DEFAULTROUTE_C (1<<0)
#endif
#ifndef FXWC_DEFAULTROUTE_D
#define FXWC_DEFAULTROUTE_D (1<<13)
#endif
#ifndef CCR_LOOPINVALSIZE
#define CCR_LOOPINVALSIZE 0x0000fe00
#endif
#ifndef __FLT_MIN_10_EXP__
#define __FLT_MIN_10_EXP__ (-37)
#endif
#ifndef ATKHLDM_ATTACKTIME
#define ATKHLDM_ATTACKTIME 0x0000007f
#endif
#ifndef __INTMAX_TYPE__
#define __INTMAX_TYPE__ long long int
#endif
#ifndef __DEC128_MAX_EXP__
#define __DEC128_MAX_EXP__ 6144
#endif
#ifndef A_DBG_SATURATION_OCCURED
#define A_DBG_SATURATION_OCCURED 0x20000000
#endif
#ifndef A_DBG_STEP_ADDR
#define A_DBG_STEP_ADDR 0x000003ff
#endif
#ifndef SNDRV_EMU10K1_IOCTL_DBG_READ
#define SNDRV_EMU10K1_IOCTL_DBG_READ _IOR ('H', 0x84, int)
#endif
#ifndef TANKMEMADDRREG_WRITE
#define TANKMEMADDRREG_WRITE 0x00200000
#endif
#ifndef CCR_CACHELOOPADDRHI
#define CCR_CACHELOOPADDRHI 0x000000ff
#endif
#ifndef HIWORD_OPA_MASK
#define HIWORD_OPA_MASK 0x000003ff
#endif
#ifndef MUCMD_ENTERUARTMODE
#define MUCMD_ENTERUARTMODE 0x3f
#endif
#ifndef __GNUC_MINOR__
#define __GNUC_MINOR__ 2
#endif
#ifndef __DEC32_MANT_DIG__
#define __DEC32_MANT_DIG__ 7
#endif
#ifndef iANDXOR
#define iANDXOR 0x08
#endif
#ifndef A_C_40000000
#define A_C_40000000 0xcd
#endif
#ifndef A_C_00000100
#define A_C_00000100 0xc8
#endif
#ifndef INTE_GPSPDIFENABLE
#define INTE_GPSPDIFENABLE 0x00000010
#endif
#ifndef __DBL_MAX_10_EXP__
#define __DBL_MAX_10_EXP__ 308
#endif
#ifndef HCFG_IOCAPTUREADDR
#define HCFG_IOCAPTUREADDR 0x1f000000
#endif
#ifndef __LDBL_DENORM_MIN__
#define __LDBL_DENORM_MIN__ 7.4653686412953080e-4948L
#endif
#ifndef INTE_A_MIDIRXENABLE2
#define INTE_A_MIDIRXENABLE2 0x00010000
#endif
#ifndef MICIDX_IDX
#define MICIDX_IDX 0x10000063
#endif
#ifndef A_GPR_DBAC
#define A_GPR_DBAC 0xdb
#endif
#ifndef IPR_INTERVALTIMER
#define IPR_INTERVALTIMER 0x00000200
#endif
#ifndef A_EXTOUT_AREAR_L
#define A_EXTOUT_AREAR_L 0x0e
#endif
#ifndef __STDC__
#define __STDC__ 1
#endif
#ifndef SPCS_CLKACCYMASK
#define SPCS_CLKACCYMASK 0x30000000
#endif
#ifndef A_GPOUTPUT_MASK
#define A_GPOUTPUT_MASK 0x00ff
#endif
#ifndef __PTRDIFF_TYPE__
#define __PTRDIFF_TYPE__ int
#endif
#ifndef C_7fffffff
#define C_7fffffff 0x4f
#endif
#ifndef GPSRCS
#define GPSRCS 0x61
#endif
#ifndef ADCBS_BUFSIZE_1280
#define ADCBS_BUFSIZE_1280 0x00000008
#endif
#ifndef EXTOUT_REAR_L
#define EXTOUT_REAR_L 0x08
#endif
#ifndef EXTOUT_REAR_R
#define EXTOUT_REAR_R 0x09
#endif
#ifndef CVCF_CURRENTFILTER_MASK
#define CVCF_CURRENTFILTER_MASK 0x0000ffff
#endif
#ifndef VTFT_VOLUMETARGET_MASK
#define VTFT_VOLUMETARGET_MASK 0xffff0000
#endif
#ifndef CCCA_CURRADDR_MASK
#define CCCA_CURRADDR_MASK 0x00ffffff
#endif
#ifndef __DEC128_MANT_DIG__
#define __DEC128_MANT_DIG__ 34
#endif
#ifndef __LDBL_MIN_10_EXP__
#define __LDBL_MIN_10_EXP__ (-4931)
#endif
#ifndef IPR_GPIOMSG
#define IPR_GPIOMSG 0x20000000
#endif
#ifndef SPCS_SOURCENUM_UNSPEC
#define SPCS_SOURCENUM_UNSPEC 0x00000000
#endif
#ifndef ADCBS_BUFSIZE_16384
#define ADCBS_BUFSIZE_16384 0x00000017
#endif
#ifndef CCR_CACHEINVALIDSIZE_MASK
#define CCR_CACHEINVALIDSIZE_MASK 0xfe000000
#endif
#ifndef A_FXSENDAMOUNT_G_MASK
#define A_FXSENDAMOUNT_G_MASK 0x0000FF00
#endif
#ifndef MUSTAT_IRDYN
#define MUSTAT_IRDYN 0x80
#endif
#ifndef FXBUS_PCM_RIGHT
#define FXBUS_PCM_RIGHT 0x01
#endif
#ifndef PEFE
#define PEFE 0x1a
#endif
#ifndef CCCA_INTERPROM_0
#define CCCA_INTERPROM_0 0x00000000
#endif
#ifndef iEXP
#define iEXP 0x0d
#endif
#ifndef __GNUC_GNU_INLINE__
#define __GNUC_GNU_INLINE__ 1
#endif
#ifndef INTE_MICBUFENABLE
#define INTE_MICBUFENABLE 0x00000080
#endif
#ifndef CVCF
#define CVCF 0x02
#endif
#ifndef HCFG_LEGACYINT
#define HCFG_LEGACYINT 0x00200000
#endif
#ifndef INTE_MIDITXENABLE
#define INTE_MIDITXENABLE 0x00000002
#endif
#ifndef CPF_STEREO_MASK
#define CPF_STEREO_MASK 0x00008000
#endif
#ifndef A_GPR_NOISE0
#define A_GPR_NOISE0 0xd8
#endif
#ifndef LFOVAL_MASK
#define LFOVAL_MASK 0x0000ffff
#endif
#ifndef A_FXBUS
#define A_FXBUS(x) (0x00 + (x))
#endif
#ifndef A_ADCCR_LCHANENABLE
#define A_ADCCR_LCHANENABLE 0x00000010
#endif
#ifndef A_SPDIF_192000
#define A_SPDIF_192000 0x00000020
#endif
#ifndef FXBUS_MIDI_CHORUS
#define FXBUS_MIDI_CHORUS 0x0d
#endif
