Flow report for ALU
Tue Sep 12 09:20:15 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+---------------------------------+------------------------------------------------+
; Flow Status                     ; Successful - Tue Sep 12 09:20:15 2023          ;
; Quartus Prime Version           ; 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Revision Name                   ; ALU                                            ;
; Top-level Entity Name           ; FPGAInterface                                  ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 76 / 32,070 ( < 1 % )                          ;
; Total registers                 ; 0                                              ;
; Total pins                      ; 25 / 457 ( 5 % )                               ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                          ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 09/12/2023 09:19:02 ;
; Main task         ; Compilation         ;
; Revision Name     ; ALU                 ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                  ;
+--------------------------------------+----------------------------------------+---------------+---------------+-----------------------------------+
; Assignment Name                      ; Value                                  ; Default Value ; Entity Name   ; Section Id                        ;
+--------------------------------------+----------------------------------------+---------------+---------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                ; 185410942242985.169453194213104        ; --            ; --            ; --                                ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; multiplicador_tb                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; sumadorNbits_tb                   ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; restadorNbits_tb                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; complemento_tb                    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; pruebas_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; divisor_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; shiftLeftNbits_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; sumador1bit_tb                    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; fpgaMux_tb                        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --            ; shiftRightNbits_tb                ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --            ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --            ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --            ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; Off                                    ; --            ; --            ; eda_board_design_symbol           ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; fpgaInterface_tb                       ; --            ; --            ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT               ; Systemverilog Hdl                      ; --            ; --            ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                  ; ModelSim (SystemVerilog)               ; <None>        ; --            ; --                                ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                        ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_FILE                  ; multiplicador.sv                       ; --            ; --            ; multiplicador_tb                  ;
; EDA_TEST_BENCH_FILE                  ; multiplicador_tb.sv                    ; --            ; --            ; multiplicador_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sumador1bit.sv                         ; --            ; --            ; multiplicador_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sumadorNbits.sv                        ; --            ; --            ; multiplicador_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sumador1bit.sv                         ; --            ; --            ; sumadorNbits_tb                   ;
; EDA_TEST_BENCH_FILE                  ; sumadorNbits.sv                        ; --            ; --            ; sumadorNbits_tb                   ;
; EDA_TEST_BENCH_FILE                  ; sumadorNbits_tb.sv                     ; --            ; --            ; sumadorNbits_tb                   ;
; EDA_TEST_BENCH_FILE                  ; complemento.sv                         ; --            ; --            ; restadorNbits_tb                  ;
; EDA_TEST_BENCH_FILE                  ; restadorNbits.sv                       ; --            ; --            ; restadorNbits_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sumador1bit.sv                         ; --            ; --            ; restadorNbits_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sumadorNbits.sv                        ; --            ; --            ; restadorNbits_tb                  ;
; EDA_TEST_BENCH_FILE                  ; restadorNbits_tb.sv                    ; --            ; --            ; restadorNbits_tb                  ;
; EDA_TEST_BENCH_FILE                  ; complemento.sv                         ; --            ; --            ; complemento_tb                    ;
; EDA_TEST_BENCH_FILE                  ; complemento_tb.sv                      ; --            ; --            ; complemento_tb                    ;
; EDA_TEST_BENCH_FILE                  ; pruebas.sv                             ; --            ; --            ; pruebas_tb                        ;
; EDA_TEST_BENCH_FILE                  ; pruebas_tb.sv                          ; --            ; --            ; pruebas_tb                        ;
; EDA_TEST_BENCH_FILE                  ; divisor.sv                             ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_FILE                  ; divisor_tb.sv                          ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_FILE                  ; restadorNbits.sv                       ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_FILE                  ; shift1bit.sv                           ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_FILE                  ; shiftLeftNbits.sv                      ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_FILE                  ; sumador1bit.sv                         ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_FILE                  ; sumadorNbits.sv                        ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_FILE                  ; shift1bit.sv                           ; --            ; --            ; shiftLeftNbits_tb                 ;
; EDA_TEST_BENCH_FILE                  ; shiftLeftNbits.sv                      ; --            ; --            ; shiftLeftNbits_tb                 ;
; EDA_TEST_BENCH_FILE                  ; shiftLeftNbits_tb.sv                   ; --            ; --            ; shiftLeftNbits_tb                 ;
; EDA_TEST_BENCH_FILE                  ; sumador1bit.sv                         ; --            ; --            ; sumador1bit_tb                    ;
; EDA_TEST_BENCH_FILE                  ; sumador1bit_tb.sv                      ; --            ; --            ; sumador1bit_tb                    ;
; EDA_TEST_BENCH_FILE                  ; ALU.sv                                 ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; aluMux.sv                              ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; andNbits.sv                            ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; complemento.sv                         ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; displayHexadecimal.sv                  ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; divisor.sv                             ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; FPGAInterface.sv                       ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; fpgaInterface_tb.sv                    ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; fpgaMux.sv                             ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; multiplicador.sv                       ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; orNbits.sv                             ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; pruebas.sv                             ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; pruebas_tb.sv                          ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; restadorNbits.sv                       ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; restadorNbits_tb.sv                    ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; shift1bit.sv                           ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; shiftLeftNbits.sv                      ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; shiftLeftNbits_tb.sv                   ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; shiftRightNbits.sv                     ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sumador1bit.sv                         ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sumadorNbits.sv                        ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; xorNbits.sv                            ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_FILE                  ; fpgaMux.sv                             ; --            ; --            ; fpgaMux_tb                        ;
; EDA_TEST_BENCH_FILE                  ; fpgaMux_tb.sv                          ; --            ; --            ; fpgaMux_tb                        ;
; EDA_TEST_BENCH_FILE                  ; shift1bit.sv                           ; --            ; --            ; shiftRightNbits_tb                ;
; EDA_TEST_BENCH_FILE                  ; shiftRightNbits.sv                     ; --            ; --            ; shiftRightNbits_tb                ;
; EDA_TEST_BENCH_FILE                  ; shiftRightNbits_tb.sv                  ; --            ; --            ; shiftRightNbits_tb                ;
; EDA_TEST_BENCH_MODULE_NAME           ; multiplicador_tb                       ; --            ; --            ; multiplicador_tb                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; sumadorNbits_tb                        ; --            ; --            ; sumadorNbits_tb                   ;
; EDA_TEST_BENCH_MODULE_NAME           ; restadorNbits_tb                       ; --            ; --            ; restadorNbits_tb                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; complemento_tb                         ; --            ; --            ; complemento_tb                    ;
; EDA_TEST_BENCH_MODULE_NAME           ; pruebas_tb                             ; --            ; --            ; pruebas_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; divisor_tb                             ; --            ; --            ; divisor_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; shiftLeftNbits_tb                      ; --            ; --            ; shiftLeftNbits_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; sumador1bit_tb                         ; --            ; --            ; sumador1bit_tb                    ;
; EDA_TEST_BENCH_MODULE_NAME           ; fpgaInterface_tb                       ; --            ; --            ; fpgaInterface_tb                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; fpgaMux_tb                             ; --            ; --            ; fpgaMux_tb                        ;
; EDA_TEST_BENCH_MODULE_NAME           ; shiftRightNbits_tb                     ; --            ; --            ; shiftRightNbits_tb                ;
; EDA_TEST_BENCH_NAME                  ; sumador1bit_tb                         ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; sumadorNbits_tb                        ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; complemento_tb                         ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; restadorNbits_tb                       ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; pruebas_tb                             ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; shiftLeftNbits_tb                      ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; shiftRightNbits_tb                     ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; multiplicador_tb                       ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; divisor_tb                             ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; fpgaMux_tb                             ; --            ; --            ; eda_simulation                    ;
; EDA_TEST_BENCH_NAME                  ; fpgaInterface_tb                       ; --            ; --            ; eda_simulation                    ;
; EDA_TIME_SCALE                       ; 1 ps                                   ; --            ; --            ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                     ; --            ; --            ; --                                ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                      ; --            ; --            ; --                                ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family) ; --            ; FPGAInterface ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family) ; --            ; FPGAInterface ; Top                               ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family) ; --            ; FPGAInterface ; Top                               ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                    ; --            ; --            ; --                                ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW  ; --            ; --            ; --                                ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                           ; --            ; --            ; --                                ;
; TOP_LEVEL_ENTITY                     ; FPGAInterface                          ; ALU           ; --            ; --                                ;
+--------------------------------------+----------------------------------------+---------------+---------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:13     ; 1.0                     ; 4845 MB             ; 00:00:22                           ;
; Fitter               ; 00:00:39     ; 1.0                     ; 6526 MB             ; 00:00:52                           ;
; Assembler            ; 00:00:10     ; 1.0                     ; 4875 MB             ; 00:00:07                           ;
; Timing Analyzer      ; 00:00:05     ; 1.1                     ; 5146 MB             ; 00:00:05                           ;
; EDA Netlist Writer   ; 00:00:02     ; 1.0                     ; 4739 MB             ; 00:00:01                           ;
; Total                ; 00:01:09     ; --                      ; --                  ; 00:01:27                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; Ramsenseis-PC    ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; Ramsenseis-PC    ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; Ramsenseis-PC    ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; Ramsenseis-PC    ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; Ramsenseis-PC    ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off ALU -c ALU
quartus_fit --read_settings_files=off --write_settings_files=off ALU -c ALU
quartus_asm --read_settings_files=off --write_settings_files=off ALU -c ALU
quartus_sta ALU -c ALU
quartus_eda --read_settings_files=off --write_settings_files=off ALU -c ALU



