
Pre-schedule statistics


Total nodes: 54

Node class;Type;Length;Num
NodeAdd;{HWOffsetFix:32, 0, UNSIGNED};0;2
NodeAnd;{HWRawBits:1};0;3
NodeCat;{HWRawBits:40};0;1
NodeCat;{HWRawBits:48};0;1
NodeCat;{HWRawBits:63};0;1
NodeCat;{HWRawBits:64};0;1
NodeConstantDouble;HWUntypedConst;0;5
NodeConstantRawBits;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWOffsetFix:49, 0, UNSIGNED};0;1
NodeConstantRawBits;{HWOffsetFix:8, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWRawBits:15};0;1
NodeCounterV1;{HWOffsetFix:32, 0, UNSIGNED};0;3
NodeCounterV1;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeEq;{HWOffsetFix:1, 0, UNSIGNED};0;4
NodeInputMappedReg;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeInputMappedReg;{HWOffsetFix:32, 0, UNSIGNED};0;4
NodeInputMappedReg;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeNot;{HWOffsetFix:1, 0, UNSIGNED};0;1
NodeReinterpret;{HWOffsetFix:1, 0, UNSIGNED};0;3
NodeReinterpret;{HWOffsetFix:15, 0, UNSIGNED};0;1
NodeReinterpret;{HWRawBits:15};0;1
NodeReinterpret;{HWRawBits:1};0;7
NodeReinterpret;{HWRawBits:32};0;1
NodeReinterpret;{HWRawBits:8};0;2
NodeSub;{HWOffsetFix:32, 0, UNSIGNED};0;3

Post-schedule statistics (pass 1)


Total nodes: 54

Node class;Type;Length;Num
NodeAdd;{HWOffsetFix:32, 0, UNSIGNED};0;2
NodeAnd;{HWRawBits:1};0;3
NodeCat;{HWRawBits:40};0;1
NodeCat;{HWRawBits:48};0;1
NodeCat;{HWRawBits:63};0;1
NodeCat;{HWRawBits:64};0;1
NodeConstantDouble;HWUntypedConst;0;5
NodeConstantRawBits;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWOffsetFix:49, 0, UNSIGNED};0;1
NodeConstantRawBits;{HWOffsetFix:8, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWRawBits:15};0;1
NodeCounterV1;{HWOffsetFix:32, 0, UNSIGNED};0;3
NodeCounterV1;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeEq;{HWOffsetFix:1, 0, UNSIGNED};0;4
NodeInputMappedReg;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeInputMappedReg;{HWOffsetFix:32, 0, UNSIGNED};0;4
NodeInputMappedReg;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeNot;{HWOffsetFix:1, 0, UNSIGNED};0;1
NodeReinterpret;{HWOffsetFix:1, 0, UNSIGNED};0;3
NodeReinterpret;{HWOffsetFix:15, 0, UNSIGNED};0;1
NodeReinterpret;{HWRawBits:15};0;1
NodeReinterpret;{HWRawBits:1};0;7
NodeReinterpret;{HWRawBits:32};0;1
NodeReinterpret;{HWRawBits:8};0;2
NodeSub;{HWOffsetFix:32, 0, UNSIGNED};0;3

Post-schedule statistics (pass 2)


Total nodes: 55

Node class;Type;Length;Num
NodeAdd;{HWOffsetFix:32, 0, UNSIGNED};0;2
NodeAnd;{HWRawBits:1};0;3
NodeCat;{HWRawBits:40};0;1
NodeCat;{HWRawBits:48};0;1
NodeCat;{HWRawBits:63};0;1
NodeCat;{HWRawBits:64};0;1
NodeConstantDouble;HWUntypedConst;0;5
NodeConstantRawBits;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWOffsetFix:49, 0, UNSIGNED};0;1
NodeConstantRawBits;{HWOffsetFix:8, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWRawBits:15};0;1
NodeCounterV1;{HWOffsetFix:32, 0, UNSIGNED};0;3
NodeCounterV1;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeEq;{HWOffsetFix:1, 0, UNSIGNED};0;4
NodeFIFO;{HWOffsetFix:32, 0, UNSIGNED};1;1
NodeInputMappedReg;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeInputMappedReg;{HWOffsetFix:32, 0, UNSIGNED};0;4
NodeInputMappedReg;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeNot;{HWOffsetFix:1, 0, UNSIGNED};0;1
NodeReinterpret;{HWOffsetFix:1, 0, UNSIGNED};0;3
NodeReinterpret;{HWOffsetFix:15, 0, UNSIGNED};0;1
NodeReinterpret;{HWRawBits:15};0;1
NodeReinterpret;{HWRawBits:1};0;7
NodeReinterpret;{HWRawBits:32};0;1
NodeReinterpret;{HWRawBits:8};0;2
NodeSub;{HWOffsetFix:32, 0, UNSIGNED};0;3

Final statistics


Total nodes: 55

Node class;Type;Length;Num
NodeAdd;{HWOffsetFix:32, 0, UNSIGNED};0;2
NodeAnd;{HWRawBits:1};0;3
NodeCat;{HWRawBits:40};0;1
NodeCat;{HWRawBits:48};0;1
NodeCat;{HWRawBits:63};0;1
NodeCat;{HWRawBits:64};0;1
NodeConstantDouble;HWUntypedConst;0;5
NodeConstantRawBits;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWOffsetFix:49, 0, UNSIGNED};0;1
NodeConstantRawBits;{HWOffsetFix:8, 0, UNSIGNED};0;2
NodeConstantRawBits;{HWRawBits:15};0;1
NodeCounterV1;{HWOffsetFix:32, 0, UNSIGNED};0;3
NodeCounterV1;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeEq;{HWOffsetFix:1, 0, UNSIGNED};0;4
NodeFIFO;{HWOffsetFix:32, 0, UNSIGNED};1;1
NodeInputMappedReg;{HWOffsetFix:1, 0, UNSIGNED};0;2
NodeInputMappedReg;{HWOffsetFix:32, 0, UNSIGNED};0;4
NodeInputMappedReg;{HWOffsetFix:48, 0, UNSIGNED};0;1
NodeNot;{HWOffsetFix:1, 0, UNSIGNED};0;1
NodeReinterpret;{HWOffsetFix:1, 0, UNSIGNED};0;3
NodeReinterpret;{HWOffsetFix:15, 0, UNSIGNED};0;1
NodeReinterpret;{HWRawBits:15};0;1
NodeReinterpret;{HWRawBits:1};0;7
NodeReinterpret;{HWRawBits:32};0;1
NodeReinterpret;{HWRawBits:8};0;2
NodeSub;{HWOffsetFix:32, 0, UNSIGNED};0;3
