<!DOCTYPE html>
<html lang="ru">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1.0">
	<link rel="stylesheet" href="style.css">
	<title>САЙТ</title>
</head>
<body>
	<header>
		<h1>Микросхемотехника</h1>
		<nav>
			<ul class="nav_menu">
				<li><a href="index.html">Главная</a></li>
				<li><a href="lectures.html">Лекции</a></li>
				<li><a href="laba.html">Лабораторные работы</a></li>
				<li><a href="video.html">Видеоматериалы</a></li>
				<li><a href="test.html">Тест</a></li>
			</ul>
		</nav>

	</header>
	<div class="page">
<div class="sidebar">
	<aside class="aside">
	<ul>
		<li><a href="lectures.html">Виды информации и способы представления ее в ЭВМ</a></li>
					<li><a href="lect.html">Логические элементы ЭВМ</a>
					<li><a href="lect1.html">Двоичная дополнительная арифметика</a></li>
					<li><a href="lect2.html">Представление действительных чисел</a></li>
					<li><a href="lect3.html">Шифраторы, дешифраторы</a></li>
					<li><a href="lect4.html">Мультиплексоры, сумматоры</a>
						<ul class="submenu">
					<li><a href="#section18">Мультиплексоры</a></li>
   			<li><a href="#section19">Сумматоры и вычитатели</a></li>
   		</ul></li>
					<li><a href="lect5.html">Регистры</a></li>
					<li><a href="lect6.html">Триггеры</a></li>
					<li><a href="lect7.html">Счетчики</a></li>
				
	</ul>
</aside>
</div>
<div class="main" id="section18">
	<h3>Мультиплексоры, сумматоры</h3>
	<p>Цель:  изучение использование Мультиплексоров, сумматоров в  современной ЭВМ.</p>
	<p> План: </p>
	<p>1.	Общее мультиплексорах, сумматорах и их назначение</p>
	<p>2.	Мультиплексор на логических схемах</p>
	<p>3.	Сумматоры и вычитатели</p>
	<h1>Мультиплексоры</h1>
	<p><i>Мультиплексором – называется, функциональны узел, обеспечивающий передачу информации, поступающую по нескольким входным линиям связи, на одну выходную линию.</i></p>
	<p>­Мультиплексоры  представляют собой коммутационную схему, передающую под управлением адресного управляющего слова одну из 2<sup>m</sup> входных информационных линий на одну общую выходную линию. В определенный момент времени в выходу может быть подключена только одна входная линия, указываемая адресным словом. Мультиплексоры в интегральном исполнении обычно малоразрядные. Их адресное управляющее слово – двоичное. Для удобства работы двоичный код адресного слова соответствует номеру подключаемой на выход линии. Если мультиплексор многоразрядный, то он снабжается одним общим адресным словом. Такой мультиплексор удобен для коммутации многоразрядных слов, передаваемых по нескольким параллельным разрядным линиям связи.</p>
<p>Формально мультиплексор состоит из:</p>
<p>-дешифратора адресного слова </p>
<p>- многовходовой схемы 2И-nИЛИ-НЕ. (где n- число входов)</p>
<p class="fig"><img src="img/34.png"></p>
<p><b>Mультиплексор</b> — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.</p>
<p>Аналоговые и цифровые мультиплексоры значительно различаются по принципу работы. Первые электрически соединяют выбранный вход с выходом (при этом сопротивление между ними невелико — порядка единиц/десятков ом). Вторые же не образуют прямого электрического соединения между выбранным входом и выходом, а лишь «копируют» на выход логический уровень ('0' или '1') с выбранного входа. Мультиплексоры сокращённо обозначаются как MUX (от англ. multiplexer), а также MS (от англ. multiplexer selector).</p>
<p><b><i>Обобщенная схема мультиплексора</i></b></p>
<p class="fig"><img src="img/35.png"></p>
<p>Обобщенная схема мультиплексора приведена на рис. 1. Мультиплексор MUX в общем случае можно представить в виде коммутатора, управляемого входной логической схемой. В качестве этой схемы обычно используется дешифратор. Входные логические сигналы X<sub>i</sub> поступают на входы коммутатора и через коммутатор передаются на выход Y. Управление коммутатором осуществляется входной логической схемой. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются. На вход логической схемы подаются адресные сигналы A<sub>k</sub> (от англ. <i>Address</i>). Мультиплексоры могут иметь дополнительный управляющий вход E (от англ. <i>Enable</i>), который может разрешать или запрещать прохождение входного сигнала на выход Y. Кроме этого, некоторые мультиплексоры могут иметь выход с тремя состояниями: два логических состояния 0 и 1, и третье состояние — отключённый выход (выходное сопротивление равно бесконечности). Перевод мультиплексора в третье состояние производится снятием управляющего сигнала OE (от англ. <i>Output Enable</i>).</p>
<p class="fig"><img src="img/36.png"></p>
<p>Селективные свойства мультиплексоров создают возможность организации на их основе сетей передачи информации m x n где: m- количество источников одновременно подключаемых к n получателям.</p>
<p>В качестве адресных слов в сетях служат адреса (номера) входных регистров получателей куда следует передавать информацию. Дополнительно сеть содержит блок приоритетного обслуживания запросов на передачу информации, необходимой для предотвращения одновременного подключения нескольких источников к одному получателю. Этот же блок организует последовательное обслуживание нескольких запросов к одному получателю по раннее установленному приоритету.</p>
<p>Мультиплексор может служить базисом для построения функциональных узлов любой сложности, содержащихся, в частности и коммутационные связи. Чем больше число входов у базисных мультиплексоров, тем короче цепочка последовательных связей и тем меньше  будет временная задержка определения функций.</p>
<div class="main" id="section19">
<h1>Сумматоры и вычитатели</h1>
<p><i>Сумматорами называют узлы, которые выполняют сложение двоичных чисел в различных кодах.</i></p>
<p>Как сумматоры, так и вычитатели предназначены для выполнения основных арифметических операций – сложения и вычитания. Имея на входе дополнительные средства для изменения знака второго аргумента, сумматор может прибавлять к первому слагаемому второе  с измененным знаком, т.е. вычитать, а вычитатель – вычитать из уменьшаемого вычитаемое с измененным знаком, т.е. прибавлять. Таким образом в арифметическо - логических устройствах  (АЛУ) в большинстве случаев используется только один из двух рассматриваемых узлов. Традиционно это сумматор, хотя по всем показателям вычитатель не уступает сумматору.</p>
<p>Сумматоры подразделяются на:</p>
<p>­ - параллельные</p>
<p>­ - последовательные</p>
<p>­	- одноразрядные</p>
<p>­	- многоразрядные</p>
<p>­	- комбинационные</p>
<p>­	- накапливающие</p>
<p>­	- двоичные </p>
<p>­	- двоично-десятичные</p>
<p>Операции сложения и вычитания бывают последовательные и параллельные.</p>
<p>См.рис</p>
<p class="fig"><img src="img/37.png"></p>
<p>Последовательное сложение / вычитание многотактное, требует сложной общей организации динамического хранения аргументов и результата, поэтому в арифметическо - логических устройствах  подобная организация практически не применяется.</p>
<p><i>Одноразрядный сумматор</i> суммирует только один разряд двоичных чисел. При сложении двух цифр может возникнуть перенос в старший разряд. В результате в следующем разряде появиться необходимость суммировать три цифры 2 цифры данного разряда и одну цифру переноса из старшего разряда. Поэтому одноразрядные сумматоры могут иметь два полусумматора и сумматор входа.</p>
<p>По способу организации процесса суммирования и принципа построения различают сумматоры комбинационные и накапливающие.</p>
<h2>СУММАТОР</h2>
<p>В сумматоре комбинационного типа значение суммы и переноса образуется при одновременном поступлении  слагаемых. Функциональная схема сумматора данного типа создается на основных логических элементах «И» , «ИЛИ», «НЕ».</p>
<p> В сумматоре накапливающего типа слагаемые поступают одно за другим с интервалом равным, периоду повторения тактовых импульсов.</p>
<p>Особенностью комбинационных сумматоров является  то что они выполнены на логических схемах, не обладают свойствами накапливания суммы, все комбинационные сумматоры последовательного действия и позволяют складывать числа без учета переноса.</p>
<p class="fig"><img src="img/38.png"></p>
<p class="fig"><img src="img/39.png"></p>
<p>Сумматор может быть построен как комбинационная схема -
последовательный сумматор и как последовательная схема - накапливающий сумматор. Сумматор осуществляет суммирование цифр разрядов слагаемых и цифр переноса по правилам сложения по модулю 2. Работа сумматора строго регламентирована в соответствии с таблицей:</p>
<table class="table3">
		<tr>
			<td>ai</td>
			<td>bi</td>
			<td>Pi</td>
			<td>Si</td>
			<td>Pi+1</td>
		</tr>
		<tr>
			<td>0</td>
			<td>0</td>
			<td>0</td>
			<td>0</td>
			<td>0</td>
		</tr>
		<tr>
			<td>0</td>
			<td>0</td>
			<td>1</td>
			<td>1</td>
			<td>0</td>
		</tr>
		<tr>
			<td>0</td>
			<td>1</td>
			<td>0</td>
			<td>1</td>
			<td>0</td>
		</tr>
		<tr>
			<td>0</td>
			<td>1</td>
			<td>1</td>
			<td>0</td>
			<td>1</td>
		</tr>
		<tr>
			<td>1</td>
			<td>0</td>
			<td>0</td>
			<td>1</td>
			<td>0</td>
		</tr>
		<tr>
			<td>1</td>
			<td>0</td>
			<td>1</td>
			<td>0</td>
			<td>1</td>
		</tr>
		<tr>
			<td>1</td>
			<td>1</td>
			<td>0</td>
			<td>0</td>
			<td>1</td>
		</tr>
		<tr>
			<td>1</td>
			<td>1</td>
			<td>1</td>
			<td>1</td>
			<td>1</td>
		</tr>
</table>
<p><i>При параллельных сложениях и вычитаниях</i> используется n-одноразрядных сумматоров/ вычитателей (по числу разрядов) взаимодействующих между собой по цепям переносов\займов. </p>
<p>В зависимости от разрядности суммирующихся чисел они подразделяются на одно и  многоразрядные.</p>
<p align="center"><b>В параллельном сумматоре все разряды операндов суммируются одновременно, но быстродействие снижается за счет времени передачи цифры переноса из младшего разряда.</b></p>
<p class="fig"><img src="img/40.png"></p>
<p><i>Под последовательностью понимается поочередное (заряд за зарядом) сложение или вычитание на одноразрядной схеме с задержкой переносов \займов для использования их как третьих аргументов в следующем такте, т.е. разряде. </i></p>
<p>Последовательный сумматор осуществляет суммирование слагаемых и цифр переноса поразрядно, начиная с младшего разряда. Основой его схемы является одноразрядный сумматор. Суммирование производится в одноразрядном сумматоре SM.  Цифры i-того разряда слагаемого и цифра переноса из младшего разряда передаются на вход сумматора одновременно с приходом тактового импульса.  Регистры 1 и 2 используются для приема и хранения цифр i-того разряда слагаемых. В D - триггере хранится цифра переноса из младшего разряда. Регистр 3 принимает и хранит цифру i-того суммы. С приходом тактового импульса из регистров 1, 2 и D - триггера разряда слагаемых и цифра переноса поступает на вход одноразрядного сумматора. Одновременно регистр 3 освобождается для приема цифры суммы.</p>
<p class="fig"><img src="img/41.png"></p>
<p>Накапливающий сумматор является автоматом с памятью, т.е. слагаемые могут приходить поочередно в произвольные моменты времени и запоминаться в линиях задержки или в триггерах. Накапливающий. сумматор применяется в асинхронных устройствах, в которых слагаемые не привязаны к тактам тактового генератора.</p>
<p class="fig"><img src="img/42.png"></p>
<p>С приходом слагаемого аi=1 элемент "ИЛИ" устанавливается в "1", триггер устанавливается. в "1". Если bi=1 и приходит через какое-то время после ai, то оно запоминается в линии задержки и
одновременно bi опрокидывает триггер в "0". На инверсном выходе триггера устанавливается "1", следовательно на вторую схему "И" подаются две единицы, следовательно на выходе второй схемы "ИЛИ" формируется цифра переноса в старший разряд, равная "1". Если Pi=0, то цифра суммы, которая снимается с прямого выхода триггера, равна "0". Если Pi=1, то сумма Si=1.</p>
<table class="table3">
		<tr>
			<td>ai</td>
			<td>bi</td>
			<td>Pi</td>
			<td>Si</td>
			<td>Pi+1</td>
		</tr>
		<tr>
			<td>0</td>
			<td>0</td>
			<td>0</td>
			<td>0</td>
			<td>0</td>
		</tr>
		<tr>
			<td>0</td>
			<td>0</td>
			<td>1</td>
			<td>1</td>
			<td>0</td>
		</tr>
		<tr>
			<td>0</td>
			<td>1</td>
			<td>0</td>
			<td>1</td>
			<td>0</td>
		</tr>
		<tr>
			<td>0</td>
			<td>1</td>
			<td>1</td>
			<td>0</td>
			<td>1</td>
		</tr>
		<tr>
			<td>1</td>
			<td>0</td>
			<td>0</td>
			<td>1</td>
			<td>0</td>
		</tr>
		<tr>
			<td>1</td>
			<td>0</td>
			<td>1</td>
			<td>0</td>
			<td>1</td>
		</tr>
		<tr>
			<td>1</td>
			<td>1</td>
			<td>0</td>
			<td>0</td>
			<td>1</td>
		</tr>
		<tr>
			<td>1</td>
			<td>1</td>
			<td>1</td>
			<td>1</td>
			<td>1</td>
		</tr>
</table>
</div>
</div>
</div>
</body>
</html>