###############################################################################################################
# Core-Level Implementation-only Timing Constraints for AXI Interconnect Component "axi_interconnect_4m_1s"
###############################################################################################################
 
# This component is not configured to perform asynchronous clock-domain-crossing.
# No timing core-level constraints are needed.
# (Synchronous clock-domain-crossings, if any, remain covered by your system-level PERIOD constraints.)
