<?xml version="1.0" encoding="utf-8"?>
<!--

-->
<ipxact:component 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>cde</ipxact:library>
<ipxact:name>jtag</ipxact:name>
<ipxact:version>tap</ipxact:version>  <ipxact:configuration>default</ipxact:configuration>  





<ipxact:busInterfaces>

  <ipxact:busInterface>
  <ipxact:name>jtag</ipxact:name>
  <ipxact:busType  vendor="opencores.org" library="cde" name="jtag" version="rpc"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="cde" name="jtag" version="rpc_classic_rtl"/>


    <ipxact:portMaps>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>test_logic_reset</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>test_logic_reset_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>capture_dr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort>
        <ipxact:name>capture_dr_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>shift_dr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort>
        <ipxact:name>shift_dr_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>update_dr_clk</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>update_dr_clk_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
       </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>tdi</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>tdi_o</ipxact:name>
       <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
      </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
      <ipxact:logicalPort><ipxact:name>tdo</ipxact:name>
      </ipxact:logicalPort>
      <ipxact:physicalPort><ipxact:name>tdo_i</ipxact:name>
      <ipxact:wire></ipxact:wire>
      </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
      <ipxact:logicalPort><ipxact:name>select</ipxact:name>
      </ipxact:logicalPort>
      <ipxact:physicalPort><ipxact:name>select_o</ipxact:name>
      <ipxact:wire></ipxact:wire>
      </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
      <ipxact:logicalPort><ipxact:name>shiftcapture_dr_clk</ipxact:name>
      </ipxact:logicalPort>
      <ipxact:physicalPort><ipxact:name>shiftcapture_dr_clk_o</ipxact:name>
      <ipxact:wire></ipxact:wire>
      </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>

	
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>



  <ipxact:master/>

  </ipxact:busInterface>


 <ipxact:busInterface>
   <ipxact:name>aux_jtag</ipxact:name>
  <ipxact:busType  vendor="opencores.org" library="cde" name="jtag" version="rpc"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="cde" name="jtag" version="rpc_classic_rtl"/>

    <ipxact:portMaps>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>test_logic_reset</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>aux_test_logic_reset_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>capture_dr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort>
        <ipxact:name>aux_capture_dr_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>shift_dr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort>
        <ipxact:name>aux_shift_dr_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>update_dr_clk</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>aux_update_dr_clk_o</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
       </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>tdi</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>aux_tdi_o</ipxact:name>
       <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
      </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
      <ipxact:logicalPort><ipxact:name>tdo</ipxact:name>
      </ipxact:logicalPort>
      <ipxact:physicalPort><ipxact:name>aux_tdo_i</ipxact:name>
      <ipxact:wire></ipxact:wire>
      </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
      <ipxact:logicalPort><ipxact:name>select</ipxact:name>
      </ipxact:logicalPort>
      <ipxact:physicalPort><ipxact:name>aux_select_o</ipxact:name>
      <ipxact:wire></ipxact:wire>
      </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
      <ipxact:logicalPort><ipxact:name>shiftcapture_dr_clk</ipxact:name>
      </ipxact:logicalPort>
      <ipxact:physicalPort><ipxact:name>aux_shiftcapture_dr_clk_o</ipxact:name>
      <ipxact:wire></ipxact:wire>
      </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>

	
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>




  <ipxact:master/>


  </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>tclk_pad</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="pad" version="rtl"/>


    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>pad_in</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>tclk_pad_in</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>
	
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>



  <ipxact:master/>

  </ipxact:busInterface>


 <ipxact:busInterface><ipxact:name>tdi_pad</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="pad" version="rtl"/>
    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>pad_in</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>tdi_pad_in</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>
	
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>
    
 </ipxact:busInterface>


 

 <ipxact:busInterface><ipxact:name>tms_pad</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="pad" version="rtl"/>
    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>pad_in</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>tms_pad_in</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
  <ipxact:master/>

  </ipxact:busInterface>


 <ipxact:busInterface><ipxact:name>trst_n_pad</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>

  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="pad" version="rtl"/>


    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>pad_in</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>trst_n_pad_in</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>
	
        </ipxact:abstractionType>
  </ipxact:abstractionTypes>



  <ipxact:master/>

  </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>tdo_pad</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="pad" version="def"/>

  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="pad" version="rtl"/>
      
    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>pad_out</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>tdo_pad_out</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>pad_oe</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>tdo_pad_oe</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>

	
        </ipxact:abstractionType>
  </ipxact:abstractionTypes>
  
  

  <ipxact:master/>


  </ipxact:busInterface>


</ipxact:busInterfaces>










<ipxact:componentGenerators>




<ipxact:componentGenerator>
  <ipxact:name>gen_verilog</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*common:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/verilog/gen_verilog</ipxact:generatorExe>
  <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>destination</ipxact:name>
      <ipxact:value>jtag_tap</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>




</ipxact:componentGenerators>











<ipxact:model>    







		<ipxact:instantiations>
			<ipxact:designInstantiation>
				<ipxact:name>Hierarchical</ipxact:name>
				<ipxact:designRef vendor="opencores.org" library="cde" name="jtag" version="tap.design"/>
			</ipxact:designInstantiation>
		</ipxact:instantiations>


		

  <ipxact:views>

              <ipxact:view>
              <ipxact:name>Hierarchical</ipxact:name>
              <ipxact:designInstantiationRef>Hierarchical</ipxact:designInstantiationRef>
	      </ipxact:view>

              <ipxact:view>
              <ipxact:name>verilog</ipxact:name>              
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Testbench" 
                                   ipxact:name="toolflow" 
                                   ipxact:version="verilog"/> 
              </ipxact:vendorExtensions>
              </ipxact:view>



              <ipxact:view>
              <ipxact:name>common</ipxact:name><ipxact:envIdentifier>:*common:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-common</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>



              <ipxact:view>
              <ipxact:name>sim</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-sim</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>

              <ipxact:view>
              <ipxact:name>syn</ipxact:name><ipxact:envIdentifier>:*Synthesis:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-syn</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>





             <ipxact:view>
              <ipxact:name>doc</ipxact:name>
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Testbench" 
                                   ipxact:name="toolflow" 
                                   ipxact:version="documentation"/> 
              </ipxact:vendorExtensions>
              <ipxact:envIdentifier>:*Documentation:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              </ipxact:view>






      </ipxact:views>






<ipxact:fileSets>



   <ipxact:fileSet>
      <ipxact:name>fs-common</ipxact:name>


   </ipxact:fileSet>




   <ipxact:fileSet>
      <ipxact:name>fs-sim</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/copyright</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>include</ipxact:userFileType>
      </ipxact:file>


      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/jtag_tap</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/sim/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

   </ipxact:fileSet>


   <ipxact:fileSet>
      <ipxact:name>fs-syn</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/SYNTHESIS</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>include</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/copyright</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>include</ipxact:userFileType>
      </ipxact:file>



      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/jtag_tap</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>


      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/syn/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>


   </ipxact:fileSet>


    <ipxact:fileSet>

      <ipxact:name>fs-lint</ipxact:name>
      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/syn/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

    </ipxact:fileSet>




</ipxact:fileSets>



<ipxact:modelParameters>
<ipxact:modelParameter><ipxact:name>INST_LENGTH</ipxact:name><ipxact:value>4</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>INST_RETURN</ipxact:name><ipxact:value>4'b1101</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>INST_RESET</ipxact:name><ipxact:value>4'b1111</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>CHIP_ID_VAL</ipxact:name><ipxact:value>32'h00000000</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>NUM_USER</ipxact:name><ipxact:value>2</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>EXTEST</ipxact:name><ipxact:value>4'b0000</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>USER</ipxact:name><ipxact:value>8'b1010_1001</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>SAMPLE</ipxact:name><ipxact:value>4'b0001</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>HIGHZ_MODE</ipxact:name><ipxact:value>4'b0010</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>CHIP_ID_ACCESS</ipxact:name><ipxact:value>4'b0011</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>CLAMP</ipxact:name><ipxact:value>4'b1000</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>RPC_DATA</ipxact:name><ipxact:value>4'b1010</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>RPC_ADD</ipxact:name><ipxact:value>4'b1001</ipxact:value></ipxact:modelParameter>
<ipxact:modelParameter><ipxact:name>BYPASS</ipxact:name><ipxact:value>4'b1111</ipxact:value></ipxact:modelParameter>


</ipxact:modelParameters>


<ipxact:ports>


<ipxact:port><ipxact:name>tclk_pad_in</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>tdi_pad_in</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>tms_pad_in</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>trst_n_pad_in</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>tdo_pad_out</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>tdo_pad_oe</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>




<ipxact:port><ipxact:name>test_logic_reset_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>



<ipxact:port><ipxact:name>capture_dr_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>shift_dr_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>update_dr_clk_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>tdi_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>select_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>shiftcapture_dr_clk_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>tdo_i</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>



<ipxact:port><ipxact:name>aux_tdo_i</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>aux_test_logic_reset_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>aux_capture_dr_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>aux_shift_dr_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>aux_update_dr_clk_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>aux_tdi_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>aux_select_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>aux_shiftcapture_dr_clk_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>









  

<ipxact:port><ipxact:name>tap_highz_mode</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>bsr_output_mode</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>bsr_tdo_i</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>jtag_clk</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>update_dr_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>bsr_select_o</ipxact:name>
<ipxact:wire><ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
<ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>

</ipxact:ports>

</ipxact:model>    










</ipxact:component>
