# 文献介绍

**【原创翻译】RISC-V3：一种兼容RISC-V的，使用基于RNS的数据路径技术的CPU架构**

**作者：MARC REICHENBACH , JOHANNES KNÖDTEL, SEBASTIAN RACHUJ, AND DIETMAR FEY**

**INSPEC 备案号：** 20738178                           **出版日期：** 2021 年 3 月 2 日                                **出版商：**IEEE

原文链接：https://ieeexplore.ieee.org/document/9366755

> **摘要**：RNS（Redundant Number Systems，冗余数字系统）是一种广为人知的算术运算电路加速技术。在CPU架构体系中，RNS仅被使用于子电路级别，例如在算术逻辑单元（ALU）内部实现除法。采用基于RNS的数据路径技术的CPU，可以解决ALU中的RNS和二进制之间的转换问题，在一定程度上实现了数据的高速处理。在本文中，作者提出了一种被称为RISC-V3的新型CPU架构，它与现有的RISC-V指令集兼容，但在内部使用了RNS数据处理方式，以加快指令执行时间，从而提高系统性能。RISC-V架构非常适用于RNS技术，因为它没有标志寄存器（标志寄存器在RNS技术下计算成本比较高）。为了直观感受到性能百分比的提升，本文实现的基于RNS的数据路径技术会在不同的半导体技术下。同时，也会使用指令集模拟器和基准测试套件（Embench）来评估系统性能。作者的试验结果显示，在基准测试和CMOS技术下，RISC-V3体系结构的性能，要比二进制体系结构高出81%。

**关键词**：算术和逻辑单元（ALU）、处理器结构、RISC、三进制算术



# 翻译说明

上世纪60年代，前苏联科学家就已经研制出了三进制计算机。其后虽然因为某些原因没有得到普及，但是三进制计算机的理念得以广为流传，据传清华内部已经发明了三进制计算机。这篇论文的作者，基于RISC-V、RNS和三进制等技术，提出了一种新型CPU架构，不能不为之瞩目。

本人会尽最大努力翻译这篇文章，以期能够在理解实现原理的基础上，以本人写作水平进行白话阐述。希望读者能够在此基础上理解论文的内容。

【目前翻译工作尚处于开始阶段，待完成后会以公开博客形式公布出来】