######################################################################
#
# File name : tb_par_to_ser_compile.do
# Created on: Tue Aug 09 10:23:13 +0800 2022
#
# Auto generated by Vivado for 'behavioral' simulation
#
######################################################################
D:\\FPGA\\modelsim\\win64\\vlib modelsim_lib/work
D:\\FPGA\\modelsim\\win64\\vlib modelsim_lib/msim

D:\\FPGA\\modelsim\\win64\\vlib modelsim_lib/msim/xil_defaultlib

D:\\FPGA\\modelsim\\win64\\vmap xil_defaultlib modelsim_lib/msim/xil_defaultlib

D:\\FPGA\\modelsim\\win64\\vlog -64 -incr -work xil_defaultlib  \
"../../../../../../rtl/par_to_ser.v" \
"../../../../../../sim/tb_par_to_ser.v" \


# compile glbl module
D:\\FPGA\\modelsim\\win64\\vlog -work xil_defaultlib "glbl.v"

quit -force

