TimeQuest Timing Analyzer report for fpga_top
Tue Aug 09 11:41:35 2022
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1000mV 100C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1000mV 100C Model Setup Summary
  9. Slow 1000mV 100C Model Hold Summary
 10. Slow 1000mV 100C Model Recovery Summary
 11. Slow 1000mV 100C Model Removal Summary
 12. Slow 1000mV 100C Model Minimum Pulse Width Summary
 13. Slow 1000mV 100C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1000mV 100C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1000mV 100C Model Setup: 'clk_20m'
 16. Slow 1000mV 100C Model Hold: 'clk_20m'
 17. Slow 1000mV 100C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1000mV 100C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 19. Slow 1000mV 100C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 20. Slow 1000mV 100C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1000mV 100C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 22. Slow 1000mV 100C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 23. Slow 1000mV 100C Model Metastability Summary
 24. Slow 1000mV -40C Model Fmax Summary
 25. Slow 1000mV -40C Model Setup Summary
 26. Slow 1000mV -40C Model Hold Summary
 27. Slow 1000mV -40C Model Recovery Summary
 28. Slow 1000mV -40C Model Removal Summary
 29. Slow 1000mV -40C Model Minimum Pulse Width Summary
 30. Slow 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 31. Slow 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1000mV -40C Model Setup: 'clk_20m'
 33. Slow 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 34. Slow 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1000mV -40C Model Hold: 'clk_20m'
 36. Slow 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 40. Slow 1000mV -40C Model Metastability Summary
 41. Fast 1000mV -40C Model Setup Summary
 42. Fast 1000mV -40C Model Hold Summary
 43. Fast 1000mV -40C Model Recovery Summary
 44. Fast 1000mV -40C Model Removal Summary
 45. Fast 1000mV -40C Model Minimum Pulse Width Summary
 46. Fast 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 47. Fast 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 48. Fast 1000mV -40C Model Setup: 'clk_20m'
 49. Fast 1000mV -40C Model Hold: 'clk_20m'
 50. Fast 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 51. Fast 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 53. Fast 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'
 56. Fast 1000mV -40C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1000mv n40c Model)
 61. Signal Integrity Metrics (Slow 1000mv 100c Model)
 62. Signal Integrity Metrics (Fast 1000mv n40c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                               ;
; Revision Name         ; fpga_top                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6F17I8L                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
;     Processors 3-8         ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; fpga_top.sdc  ; OK     ; Tue Aug 09 11:41:35 2022 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+
; Clock Name                                                                    ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                                          ; Targets                                                                           ;
+-------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+
; clk_20m                                                                       ; Base      ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                                                 ; { clk_osc_20_meg }                                                                ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk_20m ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|inclk[0] ; { clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; clk_20m ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|inclk[0] ; { clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] } ;
+-------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Fmax Summary                                                                                                                                          ;
+------------+-----------------+-------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                    ; Note                                                          ;
+------------+-----------------+-------------------------------------------------------------------------------+---------------------------------------------------------------+
; 106.43 MHz ; 106.43 MHz      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 112.13 MHz ; 112.13 MHz      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 284.5 MHz  ; 250.0 MHz       ; clk_20m                                                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Setup Summary                                                                   ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.082  ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.104  ; 0.000         ;
; clk_20m                                                                       ; 46.485 ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Hold Summary                                                                   ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_20m                                                                       ; 0.520 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.521 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.521 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Recovery Summary                                                               ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.016 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.121 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Removal Summary                                                                ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.455 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.506 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Minimum Pulse Width Summary                                                     ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 4.719  ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.971  ; 0.000         ;
; clk_20m                                                                       ; 24.759 ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.082 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red                      ; led_2_red_n                                                                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.218     ; 3.680      ;
; 1.089 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn                      ; led_2_grn_n                                                                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -4.221     ; 3.670      ;
; 1.109 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start                    ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.500        ; -0.189     ; 1.206      ;
; 5.337 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.578      ;
; 5.337 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.578      ;
; 5.377 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.538      ;
; 5.377 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.538      ;
; 5.550 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.365      ;
; 5.550 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.365      ;
; 5.592 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.323      ;
; 5.592 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 4.323      ;
; 6.252 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.663      ;
; 6.252 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.663      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.441 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.474      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.446 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.469      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.495 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.420      ;
; 6.496 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.419      ;
; 6.496 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.419      ;
; 6.518 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.397      ;
; 6.518 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.397      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.656 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.259      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.257      ;
; 6.739 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.176      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.778 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.137      ;
; 6.782 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.092     ; 3.130      ;
; 6.787 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.092     ; 3.125      ;
; 6.841 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.092     ; 3.071      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.879 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.036      ;
; 6.880 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.035      ;
; 6.880 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 3.035      ;
; 6.918 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.997      ;
; 6.933 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.982      ;
; 6.997 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.092     ; 2.915      ;
; 6.999 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.092     ; 2.913      ;
; 7.002 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.913      ;
; 7.002 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.913      ;
; 7.002 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.913      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 3.104 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn   ; led_1_grn_n                                                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -4.225     ; 4.151      ;
; 3.125 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red   ; led_1_red_n                                                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -4.225     ; 4.130      ;
; 7.718 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.703      ;
; 7.734 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.687      ;
; 7.764 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.657      ;
; 7.863 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.558      ;
; 7.919 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.502      ;
; 8.069 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.352      ;
; 8.087 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.334      ;
; 8.099 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.322      ;
; 8.181 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.240      ;
; 8.230 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.185      ;
; 8.230 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.185      ;
; 8.246 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.169      ;
; 8.246 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.169      ;
; 8.248 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.173      ;
; 8.262 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.159      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.139      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.292 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.123      ;
; 8.336 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.079      ;
; 8.336 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.079      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.359 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.056      ;
; 8.375 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.040      ;
; 8.375 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 4.040      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.994      ;
; 8.468 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.947      ;
; 8.468 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.947      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.514 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.901      ;
; 8.581 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.834      ;
; 8.581 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.834      ;
; 8.583 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.838      ;
; 8.611 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.804      ;
; 8.611 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.804      ;
; 8.627 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.788      ;
; 8.627 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.788      ;
; 8.627 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.788      ;
; 8.627 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.788      ;
; 8.627 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.788      ;
; 8.627 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.788      ;
; 8.627 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 3.788      ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Setup: 'clk_20m'                                                                                                                                                  ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.430      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.655 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.260      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.765 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.150      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.145      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.783 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 3.132      ;
; 46.864 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 50.000       ; -0.090     ; 3.050      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.942      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 46.990 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.925      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.005 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.910      ;
; 47.012 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.903      ;
; 47.012 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.903      ;
; 47.012 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.089     ; 2.903      ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Hold: 'clk_20m'                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.520 ; clk_rst_module:clk_rst_module_inst|pll_locked_ms        ; clk_rst_module:clk_rst_module_inst|pll_locked_msh       ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 0.850      ;
; 0.521 ; clk_rst_module:clk_rst_module_inst|pll_locked_msh       ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 0.851      ;
; 0.769 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.099      ;
; 0.770 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.100      ;
; 0.771 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.101      ;
; 0.771 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.101      ;
; 0.772 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.102      ;
; 0.772 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.102      ;
; 0.773 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.103      ;
; 0.774 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.104      ;
; 0.774 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.104      ;
; 0.776 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.106      ;
; 0.795 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.125      ;
; 0.803 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.133      ;
; 0.927 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.257      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.069 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.090      ; 1.400      ;
; 1.181 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.511      ;
; 1.182 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.512      ;
; 1.182 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.512      ;
; 1.182 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.512      ;
; 1.183 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.513      ;
; 1.183 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.513      ;
; 1.184 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.514      ;
; 1.184 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.514      ;
; 1.184 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.514      ;
; 1.186 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.516      ;
; 1.191 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.521      ;
; 1.192 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.522      ;
; 1.193 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.523      ;
; 1.193 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.523      ;
; 1.326 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.656      ;
; 1.327 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.657      ;
; 1.327 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.657      ;
; 1.328 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.658      ;
; 1.329 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.659      ;
; 1.335 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.665      ;
; 1.336 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.666      ;
; 1.336 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.666      ;
; 1.336 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.666      ;
; 1.337 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.667      ;
; 1.337 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.667      ;
; 1.337 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.667      ;
; 1.338 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.668      ;
; 1.338 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.668      ;
; 1.338 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.668      ;
; 1.345 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.675      ;
; 1.346 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.676      ;
; 1.346 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.676      ;
; 1.347 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.677      ;
; 1.347 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.677      ;
; 1.480 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.810      ;
; 1.481 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.811      ;
; 1.482 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.812      ;
; 1.483 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.813      ;
; 1.489 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.819      ;
; 1.490 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.820      ;
; 1.490 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.820      ;
; 1.491 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.821      ;
; 1.491 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.821      ;
; 1.492 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.822      ;
; 1.492 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.822      ;
; 1.492 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.822      ;
; 1.499 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.829      ;
; 1.500 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.830      ;
; 1.501 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.831      ;
; 1.634 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.964      ;
; 1.635 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.965      ;
; 1.637 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.967      ;
; 1.643 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.973      ;
; 1.644 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.974      ;
; 1.645 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.975      ;
; 1.646 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.976      ;
; 1.646 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.976      ;
; 1.653 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.983      ;
; 1.654 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 1.984      ;
; 1.719 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.088      ; 2.048      ;
; 1.788 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.118      ;
; 1.791 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.121      ;
; 1.797 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.127      ;
; 1.798 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.128      ;
; 1.799 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.129      ;
; 1.807 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.137      ;
; 1.868 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.088      ; 2.197      ;
; 1.934 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.088      ; 2.263      ;
; 1.942 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.272      ;
; 1.952 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.089      ; 2.282      ;
; 2.033 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.088      ; 2.362      ;
; 2.087 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.088      ; 2.416      ;
; 2.087 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.088      ; 2.416      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.521 ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                              ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.851      ;
; 0.522 ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                               ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                              ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.852      ;
; 0.522 ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                              ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.852      ;
; 0.528 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.858      ;
; 0.532 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.862      ;
; 0.532 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.862      ;
; 0.532 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.862      ;
; 0.543 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.873      ;
; 0.721 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.051      ;
; 0.769 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.099      ;
; 0.772 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.102      ;
; 0.775 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.105      ;
; 0.788 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.118      ;
; 0.788 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.118      ;
; 0.789 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.119      ;
; 0.789 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.119      ;
; 0.789 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.119      ;
; 0.792 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.122      ;
; 0.792 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.122      ;
; 0.792 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.122      ;
; 0.805 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.135      ;
; 0.953 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.283      ;
; 1.182 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.512      ;
; 1.184 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.514      ;
; 1.185 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.515      ;
; 1.185 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.515      ;
; 1.193 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.523      ;
; 1.194 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.524      ;
; 1.199 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.529      ;
; 1.200 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.530      ;
; 1.200 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.530      ;
; 1.201 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.531      ;
; 1.201 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.531      ;
; 1.202 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.532      ;
; 1.202 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.532      ;
; 1.202 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.532      ;
; 1.208 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.538      ;
; 1.211 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.541      ;
; 1.211 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.541      ;
; 1.211 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.541      ;
; 1.319 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.649      ;
; 1.327 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.657      ;
; 1.330 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.660      ;
; 1.336 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.666      ;
; 1.338 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.668      ;
; 1.339 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.669      ;
; 1.339 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.669      ;
; 1.345 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.675      ;
; 1.345 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.675      ;
; 1.346 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.676      ;
; 1.347 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.677      ;
; 1.348 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.678      ;
; 1.353 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.683      ;
; 1.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.684      ;
; 1.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.684      ;
; 1.355 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.685      ;
; 1.356 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.686      ;
; 1.356 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.686      ;
; 1.362 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.692      ;
; 1.365 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.695      ;
; 1.365 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.695      ;
; 1.421 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.751      ;
; 1.454 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.784      ;
; 1.471 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.801      ;
; 1.481 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.811      ;
; 1.484 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.814      ;
; 1.490 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.820      ;
; 1.492 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.822      ;
; 1.493 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.823      ;
; 1.493 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.823      ;
; 1.499 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.829      ;
; 1.499 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.829      ;
; 1.501 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.831      ;
; 1.502 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.832      ;
; 1.507 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.837      ;
; 1.508 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.838      ;
; 1.508 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.838      ;
; 1.510 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.840      ;
; 1.516 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.846      ;
; 1.519 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.849      ;
; 1.549 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.879      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.561 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.891      ;
; 1.608 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.938      ;
; 1.610 ; fpga_async_in_1_n                                                            ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                               ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 4.225      ; 5.076      ;
; 1.633 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.963      ;
; 1.635 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.965      ;
; 1.638 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.968      ;
; 1.644 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.974      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.521 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.851      ;
; 0.522 ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                                                 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.852      ;
; 0.526 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.856      ;
; 0.528 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.858      ;
; 0.528 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.858      ;
; 0.528 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.858      ;
; 0.528 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.858      ;
; 0.528 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.858      ;
; 0.637 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start                    ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.197      ; 1.095      ;
; 0.676 ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_domain_2:clk_domain_2_inst|start_msh                                                         ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.006      ;
; 0.723 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.053      ;
; 0.762 ; clk_domain_2:clk_domain_2_inst|start_msh                                                         ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.092      ;
; 0.763 ; clk_domain_2:clk_domain_2_inst|enable_msh                                                        ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.093      ;
; 0.765 ; clk_domain_2:clk_domain_2_inst|enable_ms                                                         ; clk_domain_2:clk_domain_2_inst|enable_msh                                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.095      ;
; 0.771 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.101      ;
; 0.771 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.101      ;
; 0.771 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.101      ;
; 0.772 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.102      ;
; 0.773 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.103      ;
; 0.773 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.103      ;
; 0.774 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.104      ;
; 0.775 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.105      ;
; 0.803 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.133      ;
; 0.824 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.154      ;
; 0.837 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.167      ;
; 0.856 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.186      ;
; 0.892 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.222      ;
; 0.932 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.262      ;
; 0.942 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.272      ;
; 0.943 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.273      ;
; 0.961 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.291      ;
; 0.971 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.301      ;
; 0.988 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.318      ;
; 1.102 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.432      ;
; 1.108 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.438      ;
; 1.181 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.511      ;
; 1.182 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.512      ;
; 1.182 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.512      ;
; 1.182 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.512      ;
; 1.183 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.513      ;
; 1.184 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.514      ;
; 1.184 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.514      ;
; 1.185 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.515      ;
; 1.185 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.515      ;
; 1.190 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.520      ;
; 1.191 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.521      ;
; 1.192 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.522      ;
; 1.194 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.524      ;
; 1.200 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.530      ;
; 1.206 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.536      ;
; 1.229 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.559      ;
; 1.231 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.561      ;
; 1.238 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.568      ;
; 1.241 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.571      ;
; 1.259 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.589      ;
; 1.263 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.593      ;
; 1.264 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.594      ;
; 1.267 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.597      ;
; 1.279 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.609      ;
; 1.327 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.657      ;
; 1.327 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.657      ;
; 1.329 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.659      ;
; 1.329 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.659      ;
; 1.330 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.660      ;
; 1.335 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.665      ;
; 1.336 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.666      ;
; 1.336 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.666      ;
; 1.336 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.666      ;
; 1.337 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.667      ;
; 1.339 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.669      ;
; 1.339 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.669      ;
; 1.344 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.674      ;
; 1.345 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.675      ;
; 1.346 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.676      ;
; 1.352 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.682      ;
; 1.382 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.712      ;
; 1.417 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.747      ;
; 1.421 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 1.652      ;
; 1.422 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.752      ;
; 1.423 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.753      ;
; 1.430 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.760      ;
; 1.438 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.768      ;
; 1.443 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.773      ;
; 1.444 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.774      ;
; 1.450 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 1.777      ;
; 1.465 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.795      ;
; 1.481 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.811      ;
; 1.481 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.811      ;
; 1.483 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.813      ;
; 1.484 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.814      ;
; 1.488 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.818      ;
; 1.489 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.819      ;
; 1.489 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.819      ;
; 1.490 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.820      ;
; 1.490 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.820      ;
; 1.490 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.820      ;
; 1.491 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.821      ;
; 1.497 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.827      ;
; 1.498 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.828      ;
; 1.499 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.829      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 5.016 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.606     ; 2.322      ;
; 5.016 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.606     ; 2.322      ;
; 7.602 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.152      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.634 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.086     ; 2.284      ;
; 7.666 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.249      ;
; 7.666 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_msh                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.249      ;
; 7.666 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.249      ;
; 7.839 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.087     ; 1.912      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en     ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_msh                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_ms                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
; 7.864 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_ms                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.089     ; 2.051      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 7.121  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -2.622     ; 2.701      ;
; 7.121  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -2.622     ; 2.701      ;
; 9.474  ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 2.947      ;
; 10.411 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.004      ;
; 10.411 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.004      ;
; 10.411 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.004      ;
; 10.411 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.004      ;
; 10.411 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.004      ;
; 10.411 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                               ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.004      ;
; 10.411 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.004      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
; 10.415 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 2.000      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.455 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.785      ;
; 1.455 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.785      ;
; 1.455 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.785      ;
; 1.455 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.785      ;
; 1.455 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.785      ;
; 1.455 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                               ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.785      ;
; 1.455 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.785      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 1.456 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.786      ;
; 2.428 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 2.776      ;
; 4.159 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.974     ; 2.526      ;
; 4.159 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.974     ; 2.526      ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en     ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_msh                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_ms                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.506 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_ms                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 1.836      ;
; 1.526 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.754      ;
; 1.701 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 2.031      ;
; 1.701 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_msh                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 2.031      ;
; 1.701 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 2.031      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.745 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.078      ;
; 1.768 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 1.999      ;
; 3.760 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.958     ; 2.143      ;
; 3.760 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.958     ; 2.143      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1000mV 100C Model Metastability Summary ;
------------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 11.428 ns




+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Fmax Summary                                                                                                                                          ;
+------------+-----------------+-------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                    ; Note                                                          ;
+------------+-----------------+-------------------------------------------------------------------------------+---------------------------------------------------------------+
; 114.94 MHz ; 114.94 MHz      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 122.03 MHz ; 122.03 MHz      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 292.57 MHz ; 250.0 MHz       ; clk_20m                                                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Setup Summary                                                                   ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.131  ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.800  ; 0.000         ;
; clk_20m                                                                       ; 46.582 ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Hold Summary                                                                   ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.497 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.501 ; 0.000         ;
; clk_20m                                                                       ; 0.508 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Recovery Summary                                                               ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.381 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.489 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Removal Summary                                                                ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.466 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.494 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Minimum Pulse Width Summary                                                     ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 4.711  ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.964  ; 0.000         ;
; clk_20m                                                                       ; 24.702 ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.131 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start                    ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.500        ; -0.172     ; 1.213      ;
; 1.805 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red                      ; led_2_red_n                                                                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.808     ; 3.367      ;
; 1.812 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn                      ; led_2_grn_n                                                                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -3.811     ; 3.357      ;
; 5.472 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.085     ; 4.459      ;
; 5.472 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.085     ; 4.459      ;
; 5.514 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 4.418      ;
; 5.514 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 4.418      ;
; 5.689 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.085     ; 4.242      ;
; 5.689 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.085     ; 4.242      ;
; 5.747 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 4.185      ;
; 5.747 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 4.185      ;
; 6.348 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.584      ;
; 6.348 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.584      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.519 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.413      ;
; 6.574 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.085     ; 3.357      ;
; 6.574 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.085     ; 3.357      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.595 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.337      ;
; 6.617 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.315      ;
; 6.617 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.315      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.703 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.229      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.704 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.228      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.830 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.102      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.893 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 3.039      ;
; 6.905 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 3.028      ;
; 6.932 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.087     ; 2.997      ;
; 6.932 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.087     ; 2.997      ;
; 6.944 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.988      ;
; 6.944 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.988      ;
; 6.967 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.087     ; 2.962      ;
; 7.033 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.900      ;
; 7.034 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.077     ; 2.706      ;
; 7.066 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.866      ;
; 7.066 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.866      ;
; 7.066 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.866      ;
; 7.066 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.866      ;
; 7.066 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.084     ; 2.866      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 3.800 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn   ; led_1_grn_n                                                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -3.811     ; 3.869      ;
; 3.819 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red   ; led_1_red_n                                                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -3.811     ; 3.850      ;
; 7.962 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.477      ;
; 8.004 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.435      ;
; 8.027 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.412      ;
; 8.104 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.335      ;
; 8.129 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.310      ;
; 8.266 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.173      ;
; 8.302 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.137      ;
; 8.316 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.123      ;
; 8.351 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 4.088      ;
; 8.355 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.078      ;
; 8.355 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.078      ;
; 8.378 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.055      ;
; 8.378 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.055      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.400 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.033      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 4.010      ;
; 8.452 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.981      ;
; 8.452 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.981      ;
; 8.457 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 3.982      ;
; 8.464 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 3.975      ;
; 8.480 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.953      ;
; 8.480 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.953      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.500 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.933      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.908      ;
; 8.570 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.863      ;
; 8.570 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.863      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.615 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.818      ;
; 8.691 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.742      ;
; 8.691 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.742      ;
; 8.695 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.738      ;
; 8.695 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.738      ;
; 8.703 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.730      ;
; 8.703 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.730      ;
; 8.736 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.697      ;
; 8.736 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.697      ;
; 8.736 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.697      ;
; 8.736 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.697      ;
; 8.736 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.697      ;
; 8.736 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 3.697      ;
+-------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Setup: 'clk_20m'                                                                                                                                                  ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.350      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.189      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.811 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.121      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.815 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.117      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.844 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 3.088      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.973 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.959      ;
; 46.983 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.949      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.038 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.894      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.043 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.889      ;
; 47.058 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.874      ;
; 47.058 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.874      ;
; 47.058 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.084     ; 2.874      ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.497 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 0.842      ;
; 0.505 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 0.849      ;
; 0.505 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 0.849      ;
; 0.505 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 0.849      ;
; 0.505 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 0.849      ;
; 0.505 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 0.849      ;
; 0.509 ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                                                 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 0.854      ;
; 0.510 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 0.854      ;
; 0.655 ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_domain_2:clk_domain_2_inst|start_msh                                                         ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.000      ;
; 0.665 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start                    ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.176      ; 1.122      ;
; 0.704 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.049      ;
; 0.735 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.080      ;
; 0.735 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.080      ;
; 0.738 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.083      ;
; 0.738 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.083      ;
; 0.739 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.084      ;
; 0.740 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.085      ;
; 0.741 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.086      ;
; 0.742 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.087      ;
; 0.763 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.108      ;
; 0.775 ; clk_domain_2:clk_domain_2_inst|start_msh                                                         ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.120      ;
; 0.777 ; clk_domain_2:clk_domain_2_inst|enable_msh                                                        ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.121      ;
; 0.778 ; clk_domain_2:clk_domain_2_inst|enable_ms                                                         ; clk_domain_2:clk_domain_2_inst|enable_msh                                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.122      ;
; 0.788 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.132      ;
; 0.812 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.156      ;
; 0.820 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.164      ;
; 0.862 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.207      ;
; 0.904 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.248      ;
; 0.908 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.252      ;
; 0.909 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.253      ;
; 0.913 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.257      ;
; 0.922 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.267      ;
; 0.932 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.276      ;
; 1.043 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.388      ;
; 1.060 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.405      ;
; 1.117 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.462      ;
; 1.120 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.465      ;
; 1.124 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.469      ;
; 1.125 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.470      ;
; 1.126 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.471      ;
; 1.153 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.498      ;
; 1.154 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.499      ;
; 1.157 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.502      ;
; 1.157 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.502      ;
; 1.157 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.502      ;
; 1.158 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.502      ;
; 1.158 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.503      ;
; 1.159 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.504      ;
; 1.161 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.506      ;
; 1.163 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.508      ;
; 1.171 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.515      ;
; 1.173 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.517      ;
; 1.186 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.530      ;
; 1.189 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.533      ;
; 1.197 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.541      ;
; 1.203 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.547      ;
; 1.204 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.548      ;
; 1.222 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.566      ;
; 1.241 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.586      ;
; 1.255 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 1.601      ;
; 1.256 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.601      ;
; 1.257 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.602      ;
; 1.260 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.605      ;
; 1.260 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.605      ;
; 1.261 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.606      ;
; 1.262 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.607      ;
; 1.264 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.609      ;
; 1.266 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.611      ;
; 1.271 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.616      ;
; 1.293 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.638      ;
; 1.294 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.639      ;
; 1.297 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.642      ;
; 1.297 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.642      ;
; 1.298 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.643      ;
; 1.301 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.646      ;
; 1.326 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.670      ;
; 1.357 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.702      ;
; 1.362 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.706      ;
; 1.365 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.706      ;
; 1.366 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.711      ;
; 1.380 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.724      ;
; 1.382 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.727      ;
; 1.383 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.611      ;
; 1.384 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.728      ;
; 1.386 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.730      ;
; 1.386 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.730      ;
; 1.396 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.741      ;
; 1.397 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.742      ;
; 1.400 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.744      ;
; 1.400 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.745      ;
; 1.400 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.745      ;
; 1.401 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.746      ;
; 1.404 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.749      ;
; 1.411 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.755      ;
; 1.411 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.755      ;
; 1.414 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.758      ;
; 1.418 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.762      ;
; 1.419 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 1.763      ;
; 1.437 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.782      ;
; 1.437 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.782      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.501 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.845      ;
; 0.509 ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                              ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.853      ;
; 0.510 ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                               ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                              ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.854      ;
; 0.511 ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                              ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.855      ;
; 0.513 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.857      ;
; 0.521 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.865      ;
; 0.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.869      ;
; 0.525 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.869      ;
; 0.683 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.027      ;
; 0.732 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.076      ;
; 0.735 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.079      ;
; 0.743 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.087      ;
; 0.750 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.094      ;
; 0.750 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.094      ;
; 0.754 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.098      ;
; 0.756 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.100      ;
; 0.756 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.100      ;
; 0.759 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.103      ;
; 0.759 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.103      ;
; 0.759 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.103      ;
; 0.765 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.109      ;
; 0.959 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.303      ;
; 1.126 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.470      ;
; 1.127 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.471      ;
; 1.136 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.480      ;
; 1.143 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.487      ;
; 1.143 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.487      ;
; 1.143 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.487      ;
; 1.150 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.494      ;
; 1.153 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.497      ;
; 1.163 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.507      ;
; 1.164 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.508      ;
; 1.168 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.512      ;
; 1.168 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.512      ;
; 1.173 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.517      ;
; 1.175 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.519      ;
; 1.175 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.519      ;
; 1.180 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.524      ;
; 1.180 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.524      ;
; 1.180 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.524      ;
; 1.253 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.597      ;
; 1.256 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.600      ;
; 1.266 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.610      ;
; 1.267 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.611      ;
; 1.271 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.615      ;
; 1.272 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.616      ;
; 1.276 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.620      ;
; 1.278 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.622      ;
; 1.278 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.622      ;
; 1.283 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.627      ;
; 1.283 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.627      ;
; 1.290 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.634      ;
; 1.293 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.637      ;
; 1.303 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.647      ;
; 1.304 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.648      ;
; 1.308 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.652      ;
; 1.313 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.657      ;
; 1.315 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.659      ;
; 1.315 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.659      ;
; 1.320 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.664      ;
; 1.320 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.664      ;
; 1.351 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.695      ;
; 1.393 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.737      ;
; 1.396 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.740      ;
; 1.406 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.750      ;
; 1.406 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.750      ;
; 1.406 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.750      ;
; 1.407 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.751      ;
; 1.416 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.760      ;
; 1.418 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.762      ;
; 1.418 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.762      ;
; 1.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.767      ;
; 1.430 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.774      ;
; 1.433 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.777      ;
; 1.443 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.787      ;
; 1.444 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.788      ;
; 1.453 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.797      ;
; 1.455 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.799      ;
; 1.455 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.799      ;
; 1.460 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.804      ;
; 1.480 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.824      ;
; 1.533 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.877      ;
; 1.536 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.880      ;
; 1.544 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.888      ;
; 1.546 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.890      ;
; 1.547 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.891      ;
; 1.551 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.895      ;
; 1.556 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.900      ;
; 1.558 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.902      ;
; 1.570 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.914      ;
; 1.573 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.917      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
; 1.574 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.918      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Hold: 'clk_20m'                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.508 ; clk_rst_module:clk_rst_module_inst|pll_locked_ms        ; clk_rst_module:clk_rst_module_inst|pll_locked_msh       ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 0.853      ;
; 0.509 ; clk_rst_module:clk_rst_module_inst|pll_locked_msh       ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 0.854      ;
; 0.731 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.076      ;
; 0.734 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.079      ;
; 0.735 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.080      ;
; 0.738 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.083      ;
; 0.738 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.083      ;
; 0.739 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.084      ;
; 0.739 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.084      ;
; 0.741 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.086      ;
; 0.742 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.087      ;
; 0.743 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.088      ;
; 0.758 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.103      ;
; 0.762 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.107      ;
; 0.884 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.229      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.068 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.413      ;
; 1.121 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.466      ;
; 1.123 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.468      ;
; 1.125 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.470      ;
; 1.126 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.471      ;
; 1.127 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.472      ;
; 1.149 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.494      ;
; 1.152 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.497      ;
; 1.157 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.502      ;
; 1.157 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.502      ;
; 1.158 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.503      ;
; 1.158 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.503      ;
; 1.160 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.505      ;
; 1.162 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.507      ;
; 1.163 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.508      ;
; 1.252 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.597      ;
; 1.255 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.600      ;
; 1.260 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.605      ;
; 1.260 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.605      ;
; 1.261 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.606      ;
; 1.261 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.606      ;
; 1.263 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.608      ;
; 1.265 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.610      ;
; 1.266 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.611      ;
; 1.266 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.611      ;
; 1.273 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.618      ;
; 1.289 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.634      ;
; 1.292 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.637      ;
; 1.297 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.642      ;
; 1.298 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.643      ;
; 1.298 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.643      ;
; 1.300 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.645      ;
; 1.302 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.647      ;
; 1.303 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.648      ;
; 1.303 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.648      ;
; 1.392 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.737      ;
; 1.395 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.740      ;
; 1.400 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.745      ;
; 1.401 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.746      ;
; 1.401 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.746      ;
; 1.403 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.748      ;
; 1.405 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.750      ;
; 1.406 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.751      ;
; 1.406 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.751      ;
; 1.429 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.774      ;
; 1.432 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.777      ;
; 1.437 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.782      ;
; 1.440 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.785      ;
; 1.442 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.787      ;
; 1.443 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.788      ;
; 1.532 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.877      ;
; 1.535 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.880      ;
; 1.540 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.885      ;
; 1.543 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.888      ;
; 1.545 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.890      ;
; 1.546 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.891      ;
; 1.572 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.917      ;
; 1.577 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.922      ;
; 1.580 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.925      ;
; 1.582 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.927      ;
; 1.647 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 1.992      ;
; 1.675 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.020      ;
; 1.680 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.025      ;
; 1.683 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.028      ;
; 1.685 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.030      ;
; 1.717 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.062      ;
; 1.720 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.065      ;
; 1.792 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.137      ;
; 1.820 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.165      ;
; 1.823 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.168      ;
; 1.854 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.199      ;
; 1.952 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.297      ;
; 2.000 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.345      ;
; 2.004 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.084      ; 2.349      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 5.381 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.271     ; 2.304      ;
; 5.381 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.271     ; 2.304      ;
; 7.647 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.075     ; 2.095      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.700 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.080     ; 2.236      ;
; 7.742 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.191      ;
; 7.742 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_msh                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.191      ;
; 7.742 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.191      ;
; 7.882 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.077     ; 1.858      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en     ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_msh                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_ms                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
; 7.930 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_ms                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.083     ; 2.003      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 7.489  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -2.283     ; 2.684      ;
; 7.489  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -2.283     ; 2.684      ;
; 9.496  ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.077     ; 2.943      ;
; 10.470 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.963      ;
; 10.470 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.963      ;
; 10.470 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.963      ;
; 10.470 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.963      ;
; 10.470 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.963      ;
; 10.470 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                               ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.963      ;
; 10.470 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.963      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
; 10.472 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.083     ; 1.961      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.466 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.810      ;
; 1.466 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.810      ;
; 1.466 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.810      ;
; 1.466 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.810      ;
; 1.466 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.810      ;
; 1.466 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                               ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.810      ;
; 1.466 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.810      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 1.468 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.812      ;
; 2.310 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 2.670      ;
; 3.799 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.704     ; 2.456      ;
; 3.799 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.704     ; 2.456      ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.494 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 1.720      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en     ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_msh                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_ms                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.508 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_ms                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 1.853      ;
; 1.696 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 2.042      ;
; 1.696 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_msh                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 2.042      ;
; 1.696 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 2.042      ;
; 1.719 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.948      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 1.736 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.088      ; 2.085      ;
; 3.468 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.691     ; 2.138      ;
; 3.468 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.691     ; 2.138      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1000mV -40C Model Metastability Summary ;
------------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 11.451 ns




+--------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Setup Summary                                                                   ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.755  ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.693  ; 0.000         ;
; clk_20m                                                                       ; 48.080 ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Hold Summary                                                                   ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_20m                                                                       ; 0.271 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.272 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.273 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Recovery Summary                                                               ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.041 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.304 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Removal Summary                                                                ;
+-------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                         ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------------+-------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.799 ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.820 ; 0.000         ;
+-------------------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Minimum Pulse Width Summary                                                     ;
+-------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                         ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------+--------+---------------+
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 4.789  ; 0.000         ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.039  ; 0.000         ;
; clk_20m                                                                       ; 24.562 ; 0.000         ;
+-------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 1.755 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start                    ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.500        ; -0.106     ; 0.634      ;
; 4.455 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red                      ; led_2_red_n                                                                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.396     ; 2.129      ;
; 4.464 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn                      ; led_2_grn_n                                                                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -2.397     ; 2.119      ;
; 7.468 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.479      ;
; 7.468 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.479      ;
; 7.482 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.465      ;
; 7.482 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.465      ;
; 7.591 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.356      ;
; 7.591 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.356      ;
; 7.593 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.354      ;
; 7.593 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 2.354      ;
; 7.851 ; fpga_async_in_2                                                                                  ; clk_domain_2:clk_domain_2_inst|enable_ms                                                         ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; 2.306      ; 3.450      ;
; 7.949 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.998      ;
; 7.949 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.998      ;
; 8.077 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.870      ;
; 8.077 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.870      ;
; 8.077 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.870      ;
; 8.077 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.870      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.105 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.842      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.106 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.841      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.116 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.831      ;
; 8.205 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.743      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.212 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.735      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.213 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.734      ;
; 8.254 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.693      ;
; 8.255 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.692      ;
; 8.262 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.685      ;
; 8.273 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.674      ;
; 8.273 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.674      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.278 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.669      ;
; 8.303 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.645      ;
; 8.339 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.609      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.340 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.607      ;
; 8.363 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.052     ; 1.490      ;
; 8.385 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.562      ;
; 8.386 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.561      ;
; 8.392 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.048     ; 1.555      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Setup: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 6.693  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn   ; led_1_grn_n                                                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -2.404     ; 2.383      ;
; 6.712  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red   ; led_1_red_n                                                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -2.404     ; 2.364      ;
; 9.833  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.618      ;
; 9.840  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.611      ;
; 9.910  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.541      ;
; 9.912  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.539      ;
; 9.972  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.479      ;
; 10.020 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.431      ;
; 10.045 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.406      ;
; 10.072 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.379      ;
; 10.132 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.319      ;
; 10.133 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.318      ;
; 10.143 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.308      ;
; 10.166 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.282      ;
; 10.166 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.282      ;
; 10.173 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.275      ;
; 10.173 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.275      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.215 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.233      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.222 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.226      ;
; 10.245 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.203      ;
; 10.245 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.203      ;
; 10.247 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.201      ;
; 10.247 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.201      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.281 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.167      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.294 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.154      ;
; 10.305 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.143      ;
; 10.305 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.143      ;
; 10.319 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 2.132      ;
; 10.353 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.095      ;
; 10.353 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.095      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.354 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.094      ;
; 10.376 ; fpga_async_in_1_n                                             ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 2.296      ; 3.415      ;
; 10.378 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.070      ;
; 10.378 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.070      ;
; 10.402 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.046      ;
; 10.402 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.046      ;
; 10.402 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.046      ;
; 10.402 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.046      ;
; 10.402 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.046      ;
; 10.402 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]  ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 2.046      ;
+--------+---------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Setup: 'clk_20m'                                                                                                                                                  ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.080 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.868      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.176 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10] ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.772      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.245 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.703      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.247 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.701      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.248 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11] ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.700      ;
; 48.294 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 50.000       ; -0.048     ; 1.653      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.357 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.591      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.358 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.590      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.371 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.577      ;
; 48.376 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.572      ;
; 48.376 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.572      ;
; 48.376 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]  ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 50.000       ; -0.047     ; 1.572      ;
+--------+-------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Hold: 'clk_20m'                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.271 ; clk_rst_module:clk_rst_module_inst|pll_locked_msh       ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.447      ;
; 0.271 ; clk_rst_module:clk_rst_module_inst|pll_locked_ms        ; clk_rst_module:clk_rst_module_inst|pll_locked_msh       ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.447      ;
; 0.403 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.578      ;
; 0.404 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.579      ;
; 0.404 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.579      ;
; 0.405 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.580      ;
; 0.405 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.580      ;
; 0.405 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.580      ;
; 0.406 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.581      ;
; 0.406 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.581      ;
; 0.406 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.581      ;
; 0.407 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.582      ;
; 0.416 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.592      ;
; 0.422 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.597      ;
; 0.485 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.660      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.562 ; clk_rst_module:clk_rst_module_inst|pll_locked_r1        ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.738      ;
; 0.624 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.799      ;
; 0.625 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.800      ;
; 0.625 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.800      ;
; 0.626 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.801      ;
; 0.626 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.801      ;
; 0.626 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.801      ;
; 0.626 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.801      ;
; 0.627 ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.802      ;
; 0.627 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.802      ;
; 0.627 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.802      ;
; 0.635 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.810      ;
; 0.635 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.810      ;
; 0.636 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.811      ;
; 0.636 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.811      ;
; 0.698 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.048      ; 0.874      ;
; 0.698 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.873      ;
; 0.700 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.875      ;
; 0.700 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.875      ;
; 0.701 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.876      ;
; 0.701 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.876      ;
; 0.704 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.879      ;
; 0.708 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.883      ;
; 0.709 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.884      ;
; 0.709 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.884      ;
; 0.710 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.885      ;
; 0.710 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.885      ;
; 0.710 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.885      ;
; 0.710 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.885      ;
; 0.711 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.886      ;
; 0.714 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.889      ;
; 0.719 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.894      ;
; 0.719 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.894      ;
; 0.720 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.895      ;
; 0.720 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.895      ;
; 0.782 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.957      ;
; 0.784 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.959      ;
; 0.784 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.959      ;
; 0.785 ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.960      ;
; 0.788 ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.963      ;
; 0.792 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.967      ;
; 0.793 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.968      ;
; 0.793 ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.968      ;
; 0.794 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.969      ;
; 0.794 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.969      ;
; 0.794 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.969      ;
; 0.794 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.969      ;
; 0.803 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[6]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.978      ;
; 0.804 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.979      ;
; 0.804 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 0.979      ;
; 0.866 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.041      ;
; 0.868 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.043      ;
; 0.868 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.043      ;
; 0.877 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[7]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.052      ;
; 0.878 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.053      ;
; 0.878 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.053      ;
; 0.878 ; clk_rst_module:clk_rst_module_inst|lock_cnt[4]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.053      ;
; 0.878 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.053      ;
; 0.887 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[8]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.062      ;
; 0.888 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.063      ;
; 0.934 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.109      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|lock_cnt[3]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.127      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.127      ;
; 0.961 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.136      ;
; 0.962 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.137      ;
; 0.962 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.137      ;
; 0.971 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[10]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.146      ;
; 1.009 ; clk_rst_module:clk_rst_module_inst|lock_cnt[2]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.184      ;
; 1.010 ; clk_rst_module:clk_rst_module_inst|lock_cnt[9]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.185      ;
; 1.036 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.211      ;
; 1.045 ; clk_rst_module:clk_rst_module_inst|lock_cnt[0]          ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.220      ;
; 1.065 ; clk_rst_module:clk_rst_module_inst|lock_cnt[5]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.240      ;
; 1.091 ; clk_rst_module:clk_rst_module_inst|lock_cnt[11]         ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.266      ;
; 1.116 ; clk_rst_module:clk_rst_module_inst|lock_cnt[1]          ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_20m      ; clk_20m     ; 0.000        ; 0.047      ; 1.291      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.272 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.447      ;
; 0.273 ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                                                 ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.449      ;
; 0.276 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.452      ;
; 0.279 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.454      ;
; 0.279 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.454      ;
; 0.279 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.454      ;
; 0.279 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.454      ;
; 0.279 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.454      ;
; 0.317 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start                    ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.110      ; 0.575      ;
; 0.352 ; clk_domain_2:clk_domain_2_inst|start_ms                                                          ; clk_domain_2:clk_domain_2_inst|start_msh                                                         ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.527      ;
; 0.377 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.552      ;
; 0.396 ; clk_domain_2:clk_domain_2_inst|start_msh                                                         ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.571      ;
; 0.397 ; clk_domain_2:clk_domain_2_inst|enable_msh                                                        ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.572      ;
; 0.399 ; clk_domain_2:clk_domain_2_inst|enable_ms                                                         ; clk_domain_2:clk_domain_2_inst|enable_msh                                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.574      ;
; 0.403 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.579      ;
; 0.403 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.579      ;
; 0.404 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.580      ;
; 0.404 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.580      ;
; 0.405 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.581      ;
; 0.405 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.581      ;
; 0.405 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.581      ;
; 0.406 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.582      ;
; 0.421 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.597      ;
; 0.433 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.608      ;
; 0.437 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.612      ;
; 0.450 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.625      ;
; 0.476 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.651      ;
; 0.487 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.662      ;
; 0.497 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.672      ;
; 0.498 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.673      ;
; 0.505 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.680      ;
; 0.506 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.682      ;
; 0.519 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                                  ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.694      ;
; 0.573 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.748      ;
; 0.586 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.761      ;
; 0.622 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.798      ;
; 0.624 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.800      ;
; 0.624 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.800      ;
; 0.625 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.801      ;
; 0.625 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.801      ;
; 0.625 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.801      ;
; 0.626 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.802      ;
; 0.626 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.802      ;
; 0.627 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.803      ;
; 0.630 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.805      ;
; 0.632 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.807      ;
; 0.632 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.808      ;
; 0.634 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.810      ;
; 0.634 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.810      ;
; 0.636 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.812      ;
; 0.645 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.820      ;
; 0.645 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.820      ;
; 0.653 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.828      ;
; 0.655 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.830      ;
; 0.658 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.833      ;
; 0.661 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.836      ;
; 0.661 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.836      ;
; 0.662 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.837      ;
; 0.672 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.847      ;
; 0.689 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.865      ;
; 0.699 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.875      ;
; 0.699 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.875      ;
; 0.700 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.876      ;
; 0.701 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.877      ;
; 0.706 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.882      ;
; 0.708 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.884      ;
; 0.708 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.884      ;
; 0.709 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.885      ;
; 0.709 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.885      ;
; 0.710 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.886      ;
; 0.710 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.886      ;
; 0.711 ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.886      ;
; 0.716 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.892      ;
; 0.718 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.894      ;
; 0.718 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.894      ;
; 0.723 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.898      ;
; 0.746 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.921      ;
; 0.747 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.922      ;
; 0.749 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.924      ;
; 0.752 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.927      ;
; 0.758 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.933      ;
; 0.761 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.936      ;
; 0.761 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.loop_st      ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.936      ;
; 0.775 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 0.895      ;
; 0.775 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.idle_st      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.950      ;
; 0.777 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.952      ;
; 0.780 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.end_st       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.955      ;
; 0.781 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.956      ;
; 0.783 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.959      ;
; 0.783 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.959      ;
; 0.784 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fibonacci_state.calculate_st ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]                    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.960      ;
; 0.784 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.960      ;
; 0.790 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.966      ;
; 0.792 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.968      ;
; 0.792 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.968      ;
; 0.793 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.969      ;
; 0.794 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.970      ;
; 0.801 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 0.976      ;
; 0.802 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
; 0.802 ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2]                   ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8]                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.978      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Hold: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.273 ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                              ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.448      ;
; 0.274 ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                               ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                              ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.449      ;
; 0.274 ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                              ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.449      ;
; 0.279 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.454      ;
; 0.279 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.454      ;
; 0.280 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.455      ;
; 0.283 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.458      ;
; 0.287 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.462      ;
; 0.383 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.558      ;
; 0.403 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.578      ;
; 0.405 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.580      ;
; 0.406 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.581      ;
; 0.412 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.587      ;
; 0.413 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.588      ;
; 0.413 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.588      ;
; 0.414 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.589      ;
; 0.414 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.589      ;
; 0.415 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.590      ;
; 0.415 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.590      ;
; 0.415 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.590      ;
; 0.423 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.598      ;
; 0.497 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.672      ;
; 0.624 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.799      ;
; 0.626 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.801      ;
; 0.626 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.801      ;
; 0.626 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.801      ;
; 0.632 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.807      ;
; 0.633 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.808      ;
; 0.634 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.809      ;
; 0.635 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.810      ;
; 0.635 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.810      ;
; 0.635 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.810      ;
; 0.636 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.811      ;
; 0.636 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.811      ;
; 0.636 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.811      ;
; 0.636 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.811      ;
; 0.642 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.817      ;
; 0.645 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.820      ;
; 0.645 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.820      ;
; 0.645 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.820      ;
; 0.698 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.873      ;
; 0.700 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.875      ;
; 0.703 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.878      ;
; 0.708 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.883      ;
; 0.708 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.883      ;
; 0.710 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.885      ;
; 0.710 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.885      ;
; 0.710 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.885      ;
; 0.710 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.885      ;
; 0.710 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.885      ;
; 0.716 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.891      ;
; 0.718 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.893      ;
; 0.719 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.894      ;
; 0.719 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.894      ;
; 0.720 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.895      ;
; 0.720 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.895      ;
; 0.720 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.895      ;
; 0.720 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.895      ;
; 0.726 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.901      ;
; 0.729 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.904      ;
; 0.729 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.904      ;
; 0.756 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.931      ;
; 0.771 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.946      ;
; 0.776 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.951      ;
; 0.782 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.957      ;
; 0.784 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.959      ;
; 0.792 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.967      ;
; 0.794 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.969      ;
; 0.794 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.969      ;
; 0.794 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.969      ;
; 0.794 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.969      ;
; 0.794 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.969      ;
; 0.800 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.975      ;
; 0.803 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.978      ;
; 0.804 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.979      ;
; 0.804 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.979      ;
; 0.804 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.979      ;
; 0.804 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.979      ;
; 0.810 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.985      ;
; 0.813 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.988      ;
; 0.824 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.999      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.834 ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.009      ;
; 0.849 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.024      ;
; 0.859 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.034      ;
; 0.866 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.041      ;
; 0.868 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.043      ;
; 0.873 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.048      ;
; 0.876 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                 ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.051      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 7.041 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.589     ; 1.305      ;
; 7.041 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.589     ; 1.305      ;
; 8.667 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.051     ; 1.187      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.672 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.276      ;
; 8.696 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.252      ;
; 8.696 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_msh                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.252      ;
; 8.696 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.252      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.052     ; 1.044      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en     ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_msh                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_ms                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
; 8.809 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_ms                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.047     ; 1.139      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Recovery: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 9.304  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -1.598     ; 1.533      ;
; 9.304  ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -1.598     ; 1.533      ;
; 10.760 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.044     ; 1.691      ;
; 11.337 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.111      ;
; 11.337 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.111      ;
; 11.337 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.111      ;
; 11.337 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.111      ;
; 11.337 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.111      ;
; 11.337 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                               ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.111      ;
; 11.337 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.111      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
; 11.338 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.047     ; 1.110      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                       ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|state_machine_counter[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_red                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[12]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[9]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[0]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[1]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[2]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[3]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[4]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[5]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[6]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[7]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[8]                  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[11]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer[10]                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|led_grn                   ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_control_int.timer_enable                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_msh                               ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 0.799 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_enable_ms                                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.974      ;
; 1.346 ; clk_rst_module:clk_rst_module_inst|rst_80m_n            ; clk_domain_1:clk_domain_1_inst|timer_top:timer_inst|timer_state_machine_start ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.534      ;
; 2.387 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.229     ; 1.386      ;
; 2.387 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_80m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.229     ; 1.386      ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Removal: 'clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock                                                                  ; Latch Clock                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+
; 0.820 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_red    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 0.940      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[0]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[1]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[2]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|fib_it[3]  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|clk_en     ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_int ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_falling ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|en_rising  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.enable                ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_msh                                      ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_ms                                        ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.822 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|enable_ms                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 0.998      ;
; 0.925 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_control_int.start                 ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 1.101      ;
; 0.925 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|start_msh                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 1.101      ;
; 0.925 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|enable_r1  ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.048      ; 1.101      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[3] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[8] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[2] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[4] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[5] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[6] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[7] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.952 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|counter[9] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.129      ;
; 0.955 ; clk_rst_module:clk_rst_module_inst|rst_100m_n           ; clk_domain_2:clk_domain_2_inst|state_machine_top:state_machine_inst|led_grn    ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 1.076      ;
; 2.163 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n                                  ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.219     ; 1.172      ;
; 2.163 ; clk_rst_module:clk_rst_module_inst|pll_locked_debounced ; clk_rst_module:clk_rst_module_inst|rst_100m_n_ms                               ; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.219     ; 1.172      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+------------+------------+


------------------------------------------------
; Fast 1000mV -40C Model Metastability Summary ;
------------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 11.918 ns




+--------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                        ;
+--------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                                          ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                               ; 1.082  ; 0.271 ; 5.016    ; 0.799   ; 4.711               ;
;  clk_20m                                                                       ; 46.485 ; 0.271 ; N/A      ; N/A     ; 24.562              ;
;  clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.104  ; 0.273 ; 7.121    ; 0.799   ; 5.964               ;
;  clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.082  ; 0.272 ; 5.016    ; 0.820   ; 4.711               ;
; Design-wide TNS                                                                ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_20m                                                                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_1_red_n   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_1_grn_n   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_2_red_n   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_2_grn_n   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_osc_20_meg          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fpga_async_in_1_n       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fpga_async_in_2         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_1_red_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.2e-09 V                    ; 2.4 V               ; -0.0202 V           ; 0.147 V                              ; 0.031 V                              ; 4.64e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.2e-09 V                   ; 2.4 V              ; -0.0202 V          ; 0.147 V                             ; 0.031 V                             ; 4.64e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; led_1_grn_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.2e-09 V                    ; 2.4 V               ; -0.0202 V           ; 0.147 V                              ; 0.031 V                              ; 4.64e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.2e-09 V                   ; 2.4 V              ; -0.0202 V          ; 0.147 V                             ; 0.031 V                             ; 4.64e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; led_2_red_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.2e-09 V                    ; 2.4 V               ; -0.0202 V           ; 0.147 V                              ; 0.031 V                              ; 4.64e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.2e-09 V                   ; 2.4 V              ; -0.0202 V          ; 0.147 V                             ; 0.031 V                             ; 4.64e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; led_2_grn_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.2e-09 V                    ; 2.4 V               ; -0.0202 V           ; 0.147 V                              ; 0.031 V                              ; 4.64e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.2e-09 V                   ; 2.4 V              ; -0.0202 V          ; 0.147 V                             ; 0.031 V                             ; 4.64e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.78e-10 V                   ; 2.4 V               ; -0.0686 V           ; 0.125 V                              ; 0.094 V                              ; 2.65e-10 s                  ; 2.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.78e-10 V                  ; 2.4 V              ; -0.0686 V          ; 0.125 V                             ; 0.094 V                             ; 2.65e-10 s                 ; 2.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-09 V                    ; 2.4 V               ; -0.0251 V           ; 0.127 V                              ; 0.069 V                              ; 4.5e-10 s                   ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-09 V                   ; 2.4 V              ; -0.0251 V          ; 0.127 V                             ; 0.069 V                             ; 4.5e-10 s                  ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_1_red_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.47e-06 V                   ; 2.35 V              ; -0.0192 V           ; 0.108 V                              ; 0.045 V                              ; 6.53e-10 s                  ; 6.19e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.47e-06 V                  ; 2.35 V             ; -0.0192 V          ; 0.108 V                             ; 0.045 V                             ; 6.53e-10 s                 ; 6.19e-10 s                 ; Yes                       ; Yes                       ;
; led_1_grn_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.47e-06 V                   ; 2.35 V              ; -0.0192 V           ; 0.108 V                              ; 0.045 V                              ; 6.53e-10 s                  ; 6.19e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.47e-06 V                  ; 2.35 V             ; -0.0192 V          ; 0.108 V                             ; 0.045 V                             ; 6.53e-10 s                 ; 6.19e-10 s                 ; Yes                       ; Yes                       ;
; led_2_red_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.47e-06 V                   ; 2.35 V              ; -0.0192 V           ; 0.108 V                              ; 0.045 V                              ; 6.53e-10 s                  ; 6.19e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.47e-06 V                  ; 2.35 V             ; -0.0192 V          ; 0.108 V                             ; 0.045 V                             ; 6.53e-10 s                 ; 6.19e-10 s                 ; Yes                       ; Yes                       ;
; led_2_grn_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.47e-06 V                   ; 2.35 V              ; -0.0192 V           ; 0.108 V                              ; 0.045 V                              ; 6.53e-10 s                  ; 6.19e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.47e-06 V                  ; 2.35 V             ; -0.0192 V          ; 0.108 V                             ; 0.045 V                             ; 6.53e-10 s                 ; 6.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.18e-06 V                   ; 2.35 V              ; -0.0248 V           ; 0.076 V                              ; 0.049 V                              ; 4.18e-10 s                  ; 3.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.18e-06 V                  ; 2.35 V             ; -0.0248 V          ; 0.076 V                             ; 0.049 V                             ; 4.18e-10 s                 ; 3.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.94e-06 V                   ; 2.35 V              ; -0.0163 V           ; 0.084 V                              ; 0.054 V                              ; 5.57e-10 s                  ; 7.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.94e-06 V                  ; 2.35 V             ; -0.0163 V          ; 0.084 V                             ; 0.054 V                             ; 5.57e-10 s                 ; 7.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1000mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_1_red_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-09 V                   ; 2.73 V              ; -0.0256 V           ; 0.285 V                              ; 0.04 V                               ; 3e-10 s                     ; 3.56e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-09 V                  ; 2.73 V             ; -0.0256 V          ; 0.285 V                             ; 0.04 V                              ; 3e-10 s                    ; 3.56e-10 s                 ; No                        ; Yes                       ;
; led_1_grn_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-09 V                   ; 2.73 V              ; -0.0256 V           ; 0.285 V                              ; 0.04 V                               ; 3e-10 s                     ; 3.56e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-09 V                  ; 2.73 V             ; -0.0256 V          ; 0.285 V                             ; 0.04 V                              ; 3e-10 s                    ; 3.56e-10 s                 ; No                        ; Yes                       ;
; led_2_red_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-09 V                   ; 2.73 V              ; -0.0256 V           ; 0.285 V                              ; 0.04 V                               ; 3e-10 s                     ; 3.56e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-09 V                  ; 2.73 V             ; -0.0256 V          ; 0.285 V                             ; 0.04 V                              ; 3e-10 s                    ; 3.56e-10 s                 ; No                        ; Yes                       ;
; led_2_grn_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-09 V                   ; 2.73 V              ; -0.0256 V           ; 0.285 V                              ; 0.04 V                               ; 3e-10 s                     ; 3.56e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-09 V                  ; 2.73 V             ; -0.0256 V          ; 0.285 V                             ; 0.04 V                              ; 3e-10 s                    ; 3.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.78 V              ; -0.0934 V           ; 0.191 V                              ; 0.111 V                              ; 2.64e-10 s                  ; 1.98e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.78 V             ; -0.0934 V          ; 0.191 V                             ; 0.111 V                             ; 2.64e-10 s                 ; 1.98e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.9e-09 V                    ; 2.73 V              ; -0.0133 V           ; 0.23 V                               ; 0.032 V                              ; 2.9e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.9e-09 V                   ; 2.73 V             ; -0.0133 V          ; 0.23 V                              ; 0.032 V                             ; 2.9e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                    ; To Clock                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_20m                                                                       ; clk_20m                                                                       ; 262      ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 369      ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 297      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                    ; To Clock                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_20m                                                                       ; clk_20m                                                                       ; 262      ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 369      ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 297      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                    ; To Clock                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 21       ; 0        ; 0        ; 0        ;
; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 2        ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 27       ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                    ; To Clock                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; 21       ; 0        ; 0        ; 0        ;
; clk_20m                                                                       ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 2        ; 0        ; 0        ; 0        ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; 27       ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                    ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-----------+-------------+
; Target                                                                        ; Clock                                                                         ; Type      ; Status      ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-----------+-------------+
; clk_osc_20_meg                                                                ; clk_20m                                                                       ; Base      ; Constrained ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; Constrained ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-----------+-------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition
    Info: Processing started: Tue Aug 09 11:41:31 2022
Info: Command: quartus_sta fpga -c fpga_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (332104): Reading SDC File: 'fpga_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]} {clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 5 -duty_cycle 50.00 -name {clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]} {clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1000mV 100C Model
Info (332146): Worst-case setup slack is 1.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.082               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.104               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    46.485               0.000 clk_20m 
Info (332146): Worst-case hold slack is 0.520
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.520               0.000 clk_20m 
    Info (332119):     0.521               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.521               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 5.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.016               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     7.121               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.455               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     1.506               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 4.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.719               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.971               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.759               0.000 clk_20m 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 11.428 ns
    Info (332114): 
Info: Analyzing Slow 1000mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.131
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.131               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.800               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    46.582               0.000 clk_20m 
Info (332146): Worst-case hold slack is 0.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.497               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.501               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.508               0.000 clk_20m 
Info (332146): Worst-case recovery slack is 5.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.381               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     7.489               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.466               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     1.494               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 4.711
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.711               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.964               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.702               0.000 clk_20m 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 11.451 ns
    Info (332114): 
Info: Analyzing Fast 1000mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.755               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     6.693               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    48.080               0.000 clk_20m 
Info (332146): Worst-case hold slack is 0.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.271               0.000 clk_20m 
    Info (332119):     0.272               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.273               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 7.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.041               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.304               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.820               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 4.789
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.789               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     6.039               0.000 clk_rst_module_inst|pll_main_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.562               0.000 clk_20m 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 11.918 ns
    Info (332114): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4792 megabytes
    Info: Processing ended: Tue Aug 09 11:41:35 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


