<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:03.143</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7013117</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>컨볼루션 신경망 연산</inventionTitle><inventionTitleEng>CONVOLUTIONAL NEURAL NETWORK OPERATIONS</inventionTitleEng><openDate>2024.05.17</openDate><openNumber>10-2024-0068718</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.04.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/15</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0464</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 단일-명령어-다중-데이터(SIMD) 유닛에서 연산을 실행하는 방법 및 시스템이 개시된다. 개시된 기술들은 입력 데이터를 컨볼루션하는 단계, 중간 데이터를 생성하는 단계, 및 출력 데이터를 생성하기 위해 중간 데이터에 하나 이상의 전이 연산들을 적용하는 단계를 포함하는, 하나의 컴퓨터 사이클 동안 입력 데이터에 대한 내적 연산을 수행한다. 설명된 양태들에서, 입력 데이터는 컨볼루션 신경망의 계층에 대한 입력이고, 생성된 출력 데이터는 계층의 출력이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.04.06</internationOpenDate><internationOpenNumber>WO2023055586</internationOpenNumber><internationalApplicationDate>2022.09.16</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/043872</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 단일-명령어-다중-데이터(SIMD) 유닛들에서 연산들을 실행하는 방법으로서,SIMD 유닛에서 실행되는 웨이브의 레인에 의해, 입력 데이터를 레인의 벡터 범용 레지스터(VGPR)들에 로딩하는 단계;상기 레인에 의해, 하나의 컴퓨터 사이클 동안 내적 연산을 수행하여 출력 데이터를 생성하는 단계를 포함하고, 상기 내적 연산을 수행하여 출력 데이터를 생성하는 단계는,  상기 입력 데이터의 데이터 요소를 컨볼루션하여 중간 데이터 요소를 생성하는 단계, 및  하나 이상의 전이 연산들을 상기 중간 데이터 요소에 적용하여 상기 출력 데이터의 출력 데이터 요소를 생성하는 단계를 포함하는, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 레인에 의해, 상기 하나의 컴퓨터 사이클 동안 내적 연산을 수행하는 단계를 더 포함하고, 상기 내적 연산을 수행하는 단계는,  상기 입력 데이터의 제2 데이터 요소를 컨볼루션하여 제2 중간 데이터 요소를 생성하는 단계, 및  상기 하나 이상의 전이 연산들을 상기 제2 중간 데이터 요소에 적용하여 상기 출력 데이터의 제2 출력 데이터 요소를 생성하는 단계를 포함하는, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 하나 이상의 전이 연산들은 재포맷팅 연산, 정류 연산, 또는 클램핑 연산 중 하나인, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 입력 데이터는 컨볼루션 신경망의 계층에 대한 입력이고, 상기 출력 데이터는 상기 계층의 출력인, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 입력 데이터는 픽셀 및 상기 픽셀에 중심을 둔 픽셀 블록을 포함하는 이미지의 픽셀들을 포함하고;상기 컨볼루션은 상기 픽셀 블록과 가중치들의 커널의 내적을 포함하고, 상기 픽셀 블록과 상기 커널은 상기 레인의 VGPR들에 저장되는, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 픽셀 블록의 제1 부분이 상기 레인의 VGPR들에 저장되고 상기 픽셀 블록의 제2 부분이 상기 웨이브 내의 다른 레인의 VGPR들에 저장될 때, 상기 레인은 상기 다른 레인의 VGPR들로부터 상기 제2 부분에 액세스하는, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서, 상기 픽셀 블록의 제1 부분이 상기 레인의 VGPR들에 저장되고 상기 픽셀 블록의 제2 부분이 상기 레인의 VGPR들에 저장되지 않을 때, 상기 제2 부분으로부터의 데이터는 상기 제1 부분으로부터의 데이터로 대체되는, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 생성된 출력 데이터는 제2 웨이브의 레인에 의해 생성된 출력 데이터로 대체되는, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 입력 데이터는 이미지의 픽셀의 채널 데이터이고,상기 컨볼루션은 상기 채널 데이터와 가중치들의 커널의 내적을 포함하고, 상기 채널 데이터 및 상기 커널은 상기 레인의 VGPR들에 저장되는, SIMD 유닛들에서 연산들을 실행하는 방법.</claim></claimInfo><claimInfo><claim>10. SIMD 유닛들에서 연산들을 실행하기 위한 회로부로서,적어도 하나의 프로세서; 및명령어들을 저장하는 메모리를 포함하고, 상기 메모리는, 상기 명령어들이 상기 적어도 하나의 프로세서에 의해 실행될 때, 상기 회로부로 하여금,  SIMD 유닛에서 실행되는 웨이브의 레인에 의해, 입력 데이터를 상기 레인의 VGPR들에 로딩하게 하고;  상기 레인에 의해, 하나의 컴퓨터 사이클 동안 내적 연산을 수행하여 출력 데이터를 생성하게 하고, 상기 내적 연산을 수행하여 출력 데이터를 생성하는 것은,    상기 입력 데이터의 데이터 요소를 컨볼루션하여 중간 데이터 요소를 생성하는 것, 및    하나 이상의 전이 연산들을 상기 중간 데이터 요소에 적용하여 상기 출력 데이터의 출력 데이터 요소를 생성하는 단계를 포함하는, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 회로부로 하여금,상기 레인에 의해, 상기 하나의 컴퓨터 사이클 동안 내적 연산을 수행하게 하는 명령어들을 더 포함하고, 상기 내적 연산을 수행하는 것은,  상기 입력 데이터의 제2 데이터 요소를 컨볼루션하여 제2 중간 데이터 요소를 생성하는 것, 및  상기 하나 이상의 전이 연산들을 상기 제2 중간 데이터 요소에 적용하여 상기 출력 데이터의 제2 출력 데이터 요소를 생성하는 단계를 포함하는, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 하나 이상의 전이 연산들은 재포맷팅 연산, 정류 연산, 또는 클램핑 연산 중 하나인, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 상기 입력 데이터는 컨볼루션 신경망의 계층에 대한 입력이고, 상기 출력 데이터는 상기 계층의 출력인, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,상기 입력 데이터는 픽셀 및 상기 픽셀에 중심을 둔 픽셀 블록을 포함하는 이미지의 픽셀들을 포함하고;상기 컨볼루션은 상기 픽셀 블록과 가중치들의 커널의 내적을 포함하고, 상기 픽셀 블록과 상기 커널은 상기 레인의 VGPR들에 저장되는, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 픽셀 블록의 제1 부분이 상기 레인의 VGPR들에 저장되고 상기 픽셀 블록의 제2 부분이 상기 웨이브 내의 다른 레인의 VGPR들에 저장될 때, 상기 레인은 상기 다른 레인의 VGPR들로부터 상기 제2 부분에 액세스하는, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 픽셀 블록의 제1 부분이 상기 레인의 VGPR들에 저장되고 상기 픽셀 블록의 제2 부분이 상기 레인의 VGPR들에 저장되지 않을 때, 상기 제2 부분으로부터의 데이터는 상기 제1 부분으로부터의 데이터로 대체되는, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 생성된 출력 데이터는 제2 웨이브의 레인에 의해 생성된 출력 데이터로 대체되는, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>18. 제10항에 있어서,상기 입력 데이터는 이미지의 픽셀의 채널 데이터이고,상기 컨볼루션은 상기 채널 데이터와 가중치들의 커널의 내적을 포함하고, 상기 채널 데이터 및 상기 커널은 상기 레인의 VGPR들에 저장되는, SIMD 유닛들에서 연산들을 실행하기 위한 회로부.</claim></claimInfo><claimInfo><claim>19. 비일시적 컴퓨터 판독 가능 매체로서, SIMD 유닛들에서 연산들을 실행하는 방법을 수행하기 위해 적어도 하나의 프로세서에 의해 실행 가능한 명령어들을 포함하고, 상기 방법은,SIMD 유닛에서 실행되는 웨이브의 레인에 의해, 입력 데이터를 레인의 VGPR들에 로딩하는 단계; 및상기 레인에 의해, 하나의 컴퓨터 사이클 동안 내적 연산을 수행하여 출력 데이터를 생성하는 단계를 포함하고, 상기 내적 연산을 수행하여 출력 데이터를 생성하는 단계는,  상기 입력 데이터의 데이터 요소를 컨볼루션하여 중간 데이터 요소를 생성하는 단계, 및  하나 이상의 전이 연산들을 상기 중간 데이터 요소에 적용하여 상기 출력 데이터의 출력 데이터 요소를 생성하는 단계를 포함하는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 레인에 의해, 상기 하나의 컴퓨터 사이클 동안 내적 연산을 수행하는 단계를 더 포함하고, 상기 내적 연산을 수행하는 단계는,  상기 입력 데이터의 제2 데이터 요소를 컨볼루션하여 제2 중간 데이터 요소를 생성하는 단계, 및  상기 하나 이상의 전이 연산들을 상기 제2 중간 데이터 요소에 적용하여 상기 출력 데이터의 제2 출력 데이터 요소를 생성하는 단계를 포함하는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***** 산타클라라 어거스틴 ...</address><code> </code><country> </country><engName>EMBERLING, Brian</engName><name>엠버링 브라이언</name></inventorInfo><inventorInfo><address>미국 플로리다 ***** 올랜도 슈트 *** 쿼드랭...</address><code> </code><country> </country><engName>MANTOR, Michael</engName><name>만토르 마이클</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 산타클라라 어거스틴 ...</address><code> </code><country> </country><engName>CHOW, Michael Y.</engName><name>초우 마이클 와이.</name></inventorInfo><inventorInfo><address>미국 플로리다 ***** 올랜도 슈트 *** 쿼드랭...</address><code> </code><country> </country><engName>HE, Bin</engName><name>헤 빈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.29</priorityApplicationDate><priorityApplicationNumber>17/489,734</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.04.19</receiptDate><receiptNumber>1-1-2024-0432372-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.30</receiptDate><receiptNumber>1-5-2024-0072652-84</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.08</receiptDate><receiptNumber>1-1-2025-1030717-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247013117.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936ce9252219f791d09db9efbfcf06a60624187163f97fbaf47a4005c35e45d3ca63fcd9a6712c8a5db4b1e3c99e0383d64808f5b9d83f1cb5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf92fabec18568e917cff57a23790321a7f620079332abd5daec2b9658a1f20348e85de9de4133df8622ea53f26543c62da2f542ef1447e0ae</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>