---
title: Appendix B. 时序电路
author: GalaxyRover59
date: 2023-05-10 20:16:00 +0800
category: [计算机科学, 计算机组成原理]
tags: [hardware]
img_path: /images/computer_organization/
layout: post
---


与、或、非等逻辑门的运作都需要信号持续输入其输入端，一旦无信号输入，信息就会丢失。为了能够保存信息，科学家与工程师们研究出了时序电路(Sequential Circuits)。

## 1. SR锁存器（S-R Latch）

![或非门构成的SR锁存器与真值表](/images/SRLatch.png "SR锁存器")

从上图可以看出，SR锁存器最大的特点就是或非门的一个输入端是与另一个或非门的输出端相连的。并且很容易可以验证，(S, R)在三个正常工作状态：(0, 0)、(1, 0)、(0, 1)之间相互转换时，均满足表中的输入输出关系，符合S(set)端与R(Reset)端的设计要求。

## 2. D锁存器（D Latch）

在SR锁存器的基础上，人们又进行了改进。

![D锁存器与真值表](/images/DLatch.png "D锁存器")

首先用一个非门把D转换为S、R信号，之后分别与CLK信号连接上与门。这样，CLK信号就可以决定其是否工作。若CLK信号为0，则输出保持为先前的Q；当CLK为1时，根据输入信号D得到相应的输出信号。

## 3. D触发器（Data Flip-Flop）

尽管锁存器实现了存储信息的功能，但是信号的传输有延时。这是因为信号在上升沿或下降沿处变化了一定的值后，才会引起其它器件的响应。

![D锁存器的信号延迟](/images/signalDelay.png "D锁存器")

为了解决这个问题，人们将两个D锁存器结合起来，其中一个用于同步D的值，另一个决定这个值是否传给Q，得到的便是D触发器。

![D触发器](/images/DFlip-Flop.png "D触发器")

之前的CLK信号，0是储存，1是同步；而该结构中，当CLK从0变为1（上升沿）或从1变为0（下降沿）时进行刷新。以上图第一个结构为例，当CLK从0变为1时，右边D锁存器的CLK输入端瞬时改变，使Q与N同步；而左边D锁存器因非门影响，短暂地维持了1的状态，即D与N仍然同步。因此，此时Q、N、D保持一致，实现刷新。

## 4. 寄存器

![寄存器](/images/register.png "寄存器")


将多个D触发器接上同一个CLK，让每个D触发器表示一个二进制数，即可得到多位寄存器。将组合电路与寄存器结合，可以同时实现逻辑运算和数据储存，其中组合电路用于逻辑运算，寄存器（同步时序电路）用于存储。

类似结构的时序电路，在功能上除了用作寄存器外，还可作为移位寄存器、计数器等器件。