TimeQuest Timing Analyzer report for CUDoom
Sun May 12 12:06:54 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'V0|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'V0|altpll_component|pll|clk[2]'
 14. Slow Model Hold: 'V0|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'V0|altpll_component|pll|clk[2]'
 16. Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'
 17. Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'
 18. Slow Model Removal: 'V0|altpll_component|pll|clk[1]'
 19. Slow Model Removal: 'V0|altpll_component|pll|clk[2]'
 20. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 21. Slow Model Minimum Pulse Width: 'Clk_50'
 22. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'V0|altpll_component|pll|clk[1]'
 38. Fast Model Setup: 'V0|altpll_component|pll|clk[2]'
 39. Fast Model Hold: 'V0|altpll_component|pll|clk[1]'
 40. Fast Model Hold: 'V0|altpll_component|pll|clk[2]'
 41. Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'
 42. Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'
 43. Fast Model Removal: 'V0|altpll_component|pll|clk[1]'
 44. Fast Model Removal: 'V0|altpll_component|pll|clk[2]'
 45. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 46. Fast Model Minimum Pulse Width: 'Clk_50'
 47. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 48. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; CUDoom                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; CUDoom.sdc    ; OK     ; Sun May 12 12:06:43 2013 ;
; cpu_0.sdc     ; OK     ; Sun May 12 12:06:43 2013 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; Clk_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; V0|altpll_component|pll|clk[0] ; Generated ; 20.000  ; 50.0 MHz  ; -3.000 ; 7.000  ; 50.00      ; 1         ; 1           ; -54.0 ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[0] } ;
; V0|altpll_component|pll|clk[1] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[1] } ;
; V0|altpll_component|pll|clk[2] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 44.77 MHz ; 44.77 MHz       ; V0|altpll_component|pll|clk[2] ;      ;
; 72.75 MHz ; 72.75 MHz       ; V0|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 6.254  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.665 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 4.143  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 18.743 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 2.120  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 21.027 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 6.254 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw    ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.791     ;
; 6.529 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.516     ;
; 6.558 ; ray_FSM:V8|rayDirX_sig[11]                    ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.476     ;
; 6.654 ; ray_FSM:V8|rayPosY2[4]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.379     ;
; 6.666 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot  ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.379     ;
; 6.729 ; ray_FSM:V8|rayPosX[25]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 13.293     ;
; 6.755 ; ray_FSM:V8|rayDirY_sig[6]                     ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 13.293     ;
; 6.756 ; ray_FSM:V8|rayDirY_sig[4]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 13.260     ;
; 6.782 ; ray_FSM:V8|rayDirX_sig[11]                    ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 13.272     ;
; 6.827 ; ray_FSM:V8|rayDirY_sig[0]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.206     ;
; 6.873 ; ray_FSM:V8|rayPosY2[4]                        ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 13.180     ;
; 6.874 ; ray_FSM:V8|rayDirY_sig[1]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.159     ;
; 6.875 ; ray_FSM:V8|rayPosX[26]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.041      ; 13.131     ;
; 6.880 ; ray_FSM:V8|rayDirY_sig[6]                     ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 13.164     ;
; 6.893 ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[14]  ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 13.153     ;
; 6.911 ; ray_FSM:V8|rayDirX_sig[11]                    ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.023      ; 13.148     ;
; 6.936 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw    ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.100     ;
; 6.942 ; ray_FSM:V8|rayDirY_sig[2]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 13.090     ;
; 6.959 ; ray_FSM:V8|rayDirY_sig[12]                    ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.028     ; 13.049     ;
; 6.960 ; ray_FSM:V8|rayPosX[27]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 13.035     ;
; 6.964 ; ray_FSM:V8|rayPosY[0]                         ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.034      ; 13.106     ;
; 6.973 ; ray_FSM:V8|rayDirY_sig[6]                     ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 13.076     ;
; 6.975 ; ray_FSM:V8|rayDirY_sig[4]                     ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.061     ;
; 6.979 ; ray_FSM:V8|rayPosX[25]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg3   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.089      ; 13.075     ;
; 6.984 ; ray_FSM:V8|rayPosX2[9]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.052     ;
; 6.986 ; ray_FSM:V8|rayPosX[25]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg5   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.089      ; 13.068     ;
; 7.000 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 3.050      ;
; 7.007 ; ray_FSM:V8|rayPosY2[4]                        ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.022      ; 13.051     ;
; 7.021 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 3.018      ;
; 7.021 ; ray_FSM:V8|rayPosY2[0]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.010     ;
; 7.037 ; ray_FSM:V8|rayPosX2[14]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.032     ; 12.967     ;
; 7.041 ; ray_FSM:V8|rayDirX_sig[11]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 13.032     ;
; 7.046 ; ray_FSM:V8|rayDirY_sig[0]                     ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 13.007     ;
; 7.065 ; ray_FSM:V8|rayDirY_sig[8]                     ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 12.983     ;
; 7.066 ; ray_FSM:V8|rayDirY_sig[2]                     ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.035      ; 13.005     ;
; 7.076 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.974      ;
; 7.081 ; ray_FSM:V8|rayPosX[25]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg1   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.089      ; 12.973     ;
; 7.089 ; ray_FSM:V8|rayPosY[0]                         ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 12.977     ;
; 7.093 ; ray_FSM:V8|rayDirY_sig[1]                     ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 12.960     ;
; 7.098 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw    ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 12.931     ;
; 7.109 ; ray_FSM:V8|rayDirY_sig[4]                     ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 12.932     ;
; 7.125 ; ray_FSM:V8|rayPosX[26]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg3   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.073      ; 12.913     ;
; 7.125 ; ray_FSM:V8|rayPosX2[3]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 12.907     ;
; 7.129 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]       ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 2.903      ;
; 7.132 ; ray_FSM:V8|rayPosX[26]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg5   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.073      ; 12.906     ;
; 7.145 ; ray_FSM:V8|rayPosY2[1]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 12.886     ;
; 7.145 ; ray_FSM:V8|rayDirX_sig[9]                     ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 12.928     ;
; 7.147 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw    ; new_doom:V1|cpu_0:the_cpu_0|M_bstatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 12.892     ;
; 7.154 ; ray_FSM:V8|rayPosX2[1]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 12.877     ;
; 7.161 ; ray_FSM:V8|rayDirY_sig[2]                     ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 12.891     ;
; 7.161 ; ray_FSM:V8|rayPosX2[0]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 12.875     ;
; 7.171 ; ray_FSM:V8|rayDirY_sig[8]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 12.838     ;
; 7.178 ; ray_FSM:V8|rayPosY2[2]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 12.854     ;
; 7.178 ; ray_FSM:V8|rayDirY_sig[12]                    ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 12.850     ;
; 7.180 ; ray_FSM:V8|rayDirY_sig[0]                     ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.022      ; 12.878     ;
; 7.182 ; ray_FSM:V8|rayPosY[0]                         ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.035      ; 12.889     ;
; 7.188 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]       ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 2.855      ;
; 7.190 ; ray_FSM:V8|rayDirY_sig[8]                     ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 12.854     ;
; 7.190 ; ray_FSM:V8|rayPosY[1]                         ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.034      ; 12.880     ;
; 7.191 ; ray_FSM:V8|rayDirY_sig[2]                     ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.031      ; 12.876     ;
; 7.194 ; ray_FSM:V8|rayDirY_sig[5]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 12.822     ;
; 7.198 ; ray_FSM:V8|rayDirY_calc[31]                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg23  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.083      ; 12.850     ;
; 7.200 ; ray_FSM:V8|rayDirY_sig[6]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 12.809     ;
; 7.205 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 2.834      ;
; 7.206 ; ray_FSM:V8|rayPosX2[11]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 12.815     ;
; 7.208 ; ray_FSM:V8|rayPosX2[9]                        ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 12.848     ;
; 7.210 ; ray_FSM:V8|rayPosY2[3]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 12.822     ;
; 7.210 ; ray_FSM:V8|rayPosX[27]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg3   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.062      ; 12.817     ;
; 7.211 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 12.825     ;
; 7.214 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]       ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 2.818      ;
; 7.216 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.834      ;
; 7.217 ; ray_FSM:V8|rayPosX[27]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg5   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.062      ; 12.810     ;
; 7.222 ; ray_FSM:V8|rayPosY2[0]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg23  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.089      ; 12.832     ;
; 7.227 ; ray_FSM:V8|rayPosX[26]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg1   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.073      ; 12.811     ;
; 7.227 ; ray_FSM:V8|rayDirY_sig[1]                     ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.022      ; 12.831     ;
; 7.232 ; ray_FSM:V8|rayDirY_calc[31]                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg21  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.083      ; 12.816     ;
; 7.237 ; ray_FSM:V8|rayPosX[1]                         ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.034      ; 12.833     ;
; 7.238 ; ray_FSM:V8|rayDirX_sig[11]                    ; ray_FSM:V8|mapSpot2[1]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 12.810     ;
; 7.240 ; ray_FSM:V8|rayPosY2[0]                        ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 12.811     ;
; 7.243 ; ray_FSM:V8|rayDirY_calc[31]                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg22  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.083      ; 12.805     ;
; 7.246 ; ray_FSM:V8|rayPosY[25]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.041      ; 12.760     ;
; 7.247 ; ray_FSM:V8|rayPosX2[7]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 12.762     ;
; 7.251 ; ray_FSM:V8|rayPosX[6]                         ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.039      ; 12.824     ;
; 7.252 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 2.791      ;
; 7.256 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]    ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.794      ;
; 7.256 ; ray_FSM:V8|rayPosY2[0]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg21  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.089      ; 12.798     ;
; 7.260 ; ray_FSM:V8|rayPosX[25]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 12.762     ;
; 7.264 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 2.779      ;
; 7.267 ; ray_FSM:V8|rayPosY2[0]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg22  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.089      ; 12.787     ;
; 7.269 ; ray_FSM:V8|rayDirY_sig[13]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 12.779     ;
; 7.270 ; ray_FSM:V8|rayPosX2[2]                        ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 12.762     ;
; 7.272 ; ray_FSM:V8|rayPosX[22]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 12.739     ;
; 7.275 ; ray_FSM:V8|rayDirY_sig[7]                     ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.028     ; 12.733     ;
; 7.276 ; ray_FSM:V8|rayPosY2[2]                        ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg23  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.090      ; 12.779     ;
; 7.278 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]    ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.772      ;
; 7.278 ; ray_FSM:V8|rayDirY_sig[5]                     ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 12.777     ;
; 7.279 ; ray_FSM:V8|rayPosY[13]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.029      ; 12.786     ;
; 7.283 ; ray_FSM:V8|rayDirY_sig[8]                     ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 12.766     ;
; 7.284 ; ray_FSM:V8|rayPosX[0]                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.062      ; 12.743     ;
; 7.284 ; ray_FSM:V8|rayDirY_sig[2]                     ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.036      ; 12.788     ;
+-------+-----------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 17.665 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 22.361     ;
; 17.665 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 22.361     ;
; 17.668 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 22.343     ;
; 17.668 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 22.343     ;
; 17.907 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.028     ; 22.101     ;
; 17.907 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.028     ; 22.101     ;
; 18.060 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.966     ;
; 18.060 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.966     ;
; 18.066 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 21.958     ;
; 18.066 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 21.958     ;
; 18.077 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 21.934     ;
; 18.077 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 21.934     ;
; 18.115 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.905     ;
; 18.115 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.905     ;
; 18.203 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.817     ;
; 18.203 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.817     ;
; 18.214 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 21.797     ;
; 18.214 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 21.797     ;
; 18.237 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.783     ;
; 18.237 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.783     ;
; 18.259 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.767     ;
; 18.259 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.767     ;
; 18.414 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.612     ;
; 18.414 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.612     ;
; 18.415 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.611     ;
; 18.415 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.611     ;
; 18.420 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 21.618     ;
; 18.423 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 21.600     ;
; 18.560 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.051     ; 21.425     ;
; 18.560 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.051     ; 21.425     ;
; 18.571 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 21.467     ;
; 18.574 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 21.449     ;
; 18.617 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.409     ;
; 18.617 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.409     ;
; 18.630 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.406     ;
; 18.633 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 21.388     ;
; 18.662 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.358     ;
; 18.669 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 21.372     ;
; 18.672 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.354     ;
; 18.776 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.250     ;
; 18.779 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 21.232     ;
; 18.813 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 21.207     ;
; 18.815 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 21.223     ;
; 18.816 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.055     ; 21.165     ;
; 18.816 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.055     ; 21.165     ;
; 18.821 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.215     ;
; 18.832 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 21.191     ;
; 18.870 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 21.162     ;
; 18.872 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.018     ; 21.146     ;
; 18.908 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.071     ;
; 18.908 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.071     ;
; 18.911 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 21.112     ;
; 18.940 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.086     ;
; 18.943 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 21.068     ;
; 18.958 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 21.074     ;
; 18.966 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 21.072     ;
; 18.969 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 21.054     ;
; 18.972 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.064     ;
; 18.983 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 21.040     ;
; 18.992 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 21.040     ;
; 19.014 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 21.024     ;
; 19.018 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.028     ; 20.990     ;
; 19.021 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 21.011     ;
; 19.025 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.011     ;
; 19.031 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 21.003     ;
; 19.042 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 20.979     ;
; 19.047 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 20.994     ;
; 19.050 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.976     ;
; 19.064 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 20.977     ;
; 19.070 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.003      ; 20.969     ;
; 19.075 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 20.904     ;
; 19.075 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 20.904     ;
; 19.080 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 20.950     ;
; 19.081 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.945     ;
; 19.109 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 20.923     ;
; 19.119 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 20.916     ;
; 19.120 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 20.903     ;
; 19.143 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 20.889     ;
; 19.150 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.876     ;
; 19.153 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 20.858     ;
; 19.165 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.873     ;
; 19.168 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 20.862     ;
; 19.169 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.869     ;
; 19.170 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.868     ;
; 19.171 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.855     ;
; 19.177 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 20.847     ;
; 19.179 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 20.842     ;
; 19.182 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.028     ; 20.826     ;
; 19.188 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 20.823     ;
; 19.193 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.055     ; 20.788     ;
; 19.193 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.055     ; 20.788     ;
; 19.202 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 20.828     ;
; 19.207 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 20.828     ;
; 19.218 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.808     ;
; 19.220 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 20.759     ;
; 19.220 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 20.759     ;
; 19.224 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 20.812     ;
; 19.226 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 20.794     ;
; 19.241 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 20.794     ;
; 19.247 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.047     ; 20.742     ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|reg                                                                                                                              ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|reg                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|state.C                                                                                                                          ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|state.C                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.782      ;
; 0.521 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.787      ;
; 0.555 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.821      ;
; 0.556 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.822      ;
; 0.656 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a94~porta_datain_reg15    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.920      ;
; 0.662 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.665 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[41]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 0.930      ;
; 0.675 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[72]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.924      ;
; 0.751 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.016      ;
; 0.806 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.811 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.080      ;
; 0.821 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.090      ;
; 0.828 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.094      ;
; 0.835 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.867 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.133      ;
; 0.868 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.134      ;
; 0.868 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.134      ;
; 0.920 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|Vcount[9]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.186      ;
; 0.938 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 0.940 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.206      ;
; 0.944 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Row[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.210      ;
; 0.945 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg16 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.215      ;
; 0.945 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg13    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 1.209      ;
; 0.946 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.201      ;
; 0.948 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[225]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.203      ;
; 0.951 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[211]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.216      ;
; 0.954 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg14    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 1.218      ;
; 0.957 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[66]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg2     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 1.229      ;
; 0.957 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[26]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.222      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[69]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg5     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 1.231      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg12 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.229      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[207]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.233      ;
; 0.960 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[65]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.209      ;
; 0.960 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.230      ;
; 0.961 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[66]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.044      ; 1.239      ;
; 0.961 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[207]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.044      ; 1.239      ;
; 0.963 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[99]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.233      ;
; 0.963 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.228      ;
; 0.964 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 1.216      ;
; 0.965 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.220      ;
; 0.965 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg14 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.235      ;
; 0.966 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[229]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 1.218      ;
; 0.966 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[66]                             ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg2     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.226      ;
; 0.966 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.232      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.218      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[40]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.237      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[203]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg16    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.218      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[32]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.232      ;
; 0.968 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[40]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.233      ;
; 0.969 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[225]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg11     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.229      ;
; 0.969 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[67]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg3     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 1.241      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[69]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.219      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[72]                             ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg8     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.230      ;
; 0.972 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[230]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.227      ;
; 0.972 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[226]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg12     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.232      ;
; 0.972 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[226]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 1.224      ;
; 0.972 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[225]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 1.224      ;
; 0.972 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[82]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.223      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 1.225      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[206]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg7   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.040      ; 1.247      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 1.233      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[42]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.244      ;
; 0.975 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[31]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.245      ;
; 0.976 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.246      ;
; 0.976 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[176]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a2~porta_datain_reg4      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.236      ;
; 0.976 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[176]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a2~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.238      ;
; 0.977 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[206]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg7   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.044      ; 1.255      ;
; 0.979 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[226]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a3~porta_datain_reg12  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.241      ;
; 0.979 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[82]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 1.238      ;
; 0.979 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[199]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg12    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.230      ;
; 0.979 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[219]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg14   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.230      ;
; 0.979 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[197]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.230      ;
; 0.980 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[229]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg15     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.240      ;
; 0.980 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[26]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.250      ;
; 0.981 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg14     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.241      ;
; 0.981 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[74]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg10 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.230      ;
; 0.981 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.246      ;
; 0.982 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[40]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a38~porta_datain_reg2     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.044      ; 1.260      ;
; 0.982 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[201]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg14    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.233      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                                                                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 5.894      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 5.900      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 4.143  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 5.889      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT17 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT18 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT19 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT20 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT21 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT22 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT23 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT24 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT25 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT26 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT27 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT28 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT29 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT30 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT31 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 6.489      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.479 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 6.499      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.667 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 6.300      ;
; 13.695 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.178     ; 6.051      ;
; 13.695 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.178     ; 6.051      ;
; 13.695 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.178     ; 6.051      ;
; 13.695 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.178     ; 6.051      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.120 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.376      ;
; 2.120 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.376      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[21]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[21]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[1]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 5.856      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[23]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[9]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 5.854      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[5]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[6]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[22]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[23]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[4]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[1]                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 5.856      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[21]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[22]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[19]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 5.854      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[19]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 5.854      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[9]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[8]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[8]                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 5.866      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[17]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 5.856      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|oe                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 5.866      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[25]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 5.856      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[29]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 5.864      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[14]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.872      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[9]                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[12]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[12]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[10]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[13]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.872      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[15]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.872      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[17]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 5.856      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[11]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.872      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[17]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 5.856      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.872      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.872      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[19]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 5.854      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[19]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 5.854      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[21]                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_result[22]                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[22]                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[22]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[23]                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.860      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[23]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 5.863      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[29]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 5.864      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[13]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 5.864      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[30]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 5.864      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[14]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 5.864      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_status_reg_pie                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 5.867      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 5.867      ;
; 5.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[0]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 5.867      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[21]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 5.872      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[2]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 5.876      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_kill                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 5.884      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[24]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 5.879      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.881      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[13]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.881      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[2]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 5.879      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 5.879      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 5.879      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 5.878      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[26]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 5.872      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[4]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 5.872      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_wr_dst_reg_from_D                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 5.872      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[14]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 5.876      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[15]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 5.876      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[16]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 5.876      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[1]                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.881      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[1]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 5.883      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[1]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 5.883      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_break                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.873      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_crst                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 5.869      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_exception                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.873      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 5.873      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[7]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 5.875      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_direct                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 5.878      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[3]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 5.853      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_iw[3]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 5.878      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[4]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 5.853      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_iw[4]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 5.878      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 5.871      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[31]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 5.872      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[29]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 5.879      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[30]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 5.879      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[28]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 5.878      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[27]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 5.878      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 5.872      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_mul_lsw                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 5.867      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.861      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.861      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.861      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 5.861      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 5.867      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[6]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 5.876      ;
; 5.608 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[16]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 5.863      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.333  ; 7.333  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.606  ; 7.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 7.745  ; 7.745  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 6.731  ; 6.731  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.165  ; 7.165  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.252  ; 7.252  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.137  ; 7.137  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.197  ; 7.197  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.596  ; 7.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.704  ; 7.704  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.242  ; 7.242  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.670  ; 7.670  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.745  ; 7.745  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.117  ; 7.117  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 7.242  ; 7.242  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.471  ; 7.471  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.674  ; 7.674  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.562  ; 7.562  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.545  ; 7.545  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.276 ; 10.276 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.564  ; 7.564  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.034  ; 8.034  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.572  ; 8.572  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.819  ; 8.819  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.593  ; 9.593  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 9.155  ; 9.155  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 9.441  ; 9.441  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.569  ; 7.569  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.992  ; 6.992  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.238  ; 7.238  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.403  ; 9.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.613  ; 9.613  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.470  ; 9.470  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.276 ; 10.276 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.205  ; 9.205  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.127  ; 7.127  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+---------+---------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                ;
+--------------+------------+---------+---------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.985  ; -0.985  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.998  ; -0.998  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -1.028  ; -1.028  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -1.028  ; -1.028  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.994  ; -0.994  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -1.009  ; -1.009  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -1.009  ; -1.009  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -1.019  ; -1.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -1.019  ; -1.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.985  ; -0.985  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -7.103  ; -7.103  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -7.376  ; -7.376  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -5.940  ; -5.940  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -6.097  ; -6.097  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -6.213  ; -6.213  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -5.940  ; -5.940  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -6.262  ; -6.262  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -6.581  ; -6.581  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -6.667  ; -6.667  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -7.139  ; -7.139  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.337  ; -6.337  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.255  ; -6.255  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.726  ; -6.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -6.249  ; -6.249  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -6.308  ; -6.308  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -6.710  ; -6.710  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -6.917  ; -6.917  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -6.802  ; -6.802  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.919  ; -6.919  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -6.219  ; -6.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -6.929  ; -6.929  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -7.267  ; -7.267  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -8.341  ; -8.341  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -8.583  ; -8.583  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -9.358  ; -9.358  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -8.920  ; -8.920  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -9.211  ; -9.211  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.661  ; -6.661  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.357  ; -6.357  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.471  ; -6.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -9.172  ; -9.172  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -9.377  ; -9.377  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -9.235  ; -9.235  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -10.041 ; -10.041 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -8.975  ; -8.975  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.219  ; -6.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+---------+---------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.191  ; 7.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 4.891  ; 4.891  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.416  ; 5.416  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.971  ; 5.971  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.070  ; 6.070  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.701  ; 6.701  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 7.191  ; 7.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.439  ; 6.439  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 5.366  ; 5.366  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 5.587  ; 5.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 6.871  ; 6.871  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.191  ; 6.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 8.183  ; 8.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.424  ; 7.424  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.114  ; 8.114  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.784  ; 7.784  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 8.087  ; 8.087  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.963  ; 7.963  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.874  ; 7.874  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.183  ; 8.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.759  ; 7.759  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.922  ; 7.922  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 7.741  ; 7.741  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.278  ; 6.278  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.200  ; 7.200  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.662  ; 6.662  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 7.406  ; 7.406  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.984  ; 7.984  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.460  ; 6.460  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.817  ; 6.817  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.243  ; 7.243  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 8.468  ; 8.468  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 7.031  ; 7.031  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.730  ; 7.730  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 7.410  ; 7.410  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 6.927  ; 6.927  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.750  ; 7.750  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 8.234  ; 8.234  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.431  ; 7.431  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.667  ; 7.667  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 8.294  ; 8.294  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.957  ; 7.957  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 8.094  ; 8.094  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 7.936  ; 7.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 8.024  ; 8.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 8.048  ; 8.048  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 8.468  ; 8.468  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.958  ; 7.958  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 10.291 ; 10.291 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 11.250 ; 11.250 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 10.485 ; 10.485 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.715 ; 10.715 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.645  ; 9.645  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.056  ; 9.056  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 9.645  ; 9.645  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 9.596  ; 9.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.411  ; 9.411  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.163  ; 9.163  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.935  ; 8.935  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 9.146  ; 9.146  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 9.366  ; 9.366  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 9.492  ; 9.492  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 5.003  ; 5.003  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.133  ; 6.133  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 4.738  ; 4.738  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 5.236  ; 5.236  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 4.779  ; 4.779  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 4.672  ; 4.672  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 4.873  ; 4.873  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 4.669  ; 4.669  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 4.899  ; 4.899  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.983  ; 4.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 5.185  ; 5.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.983  ; 4.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.125  ; 5.125  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.955  ; 4.955  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.133  ; 5.133  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.675  ; 5.675  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.401  ; 6.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 5.368  ; 5.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 4.996  ; 4.996  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.192  ; 5.192  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.368  ; 5.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.899  ; 4.899  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.845  ; 4.845  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.880  ; 4.880  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.871  ; 4.871  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.185  ; 5.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.549  ; 6.549  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 5.506  ; 5.506  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 5.470  ; 5.470  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.506  ; 5.506  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.116  ; 5.116  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.134  ; 5.134  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 4.896  ; 4.896  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.110  ; 5.110  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 5.094  ; 5.094  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.404  ; 5.404  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.835  ; 6.835  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 4.891  ; 4.891  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 4.891  ; 4.891  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.416  ; 5.416  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.971  ; 5.971  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.070  ; 6.070  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.701  ; 6.701  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 7.191  ; 7.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.439  ; 6.439  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 5.366  ; 5.366  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 5.587  ; 5.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 6.871  ; 6.871  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.191  ; 6.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 5.704  ; 5.704  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 6.722  ; 6.722  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 7.563  ; 7.563  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.509  ; 7.509  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 6.470  ; 6.470  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.279  ; 7.279  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 6.522  ; 6.522  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 7.288  ; 7.288  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.023  ; 7.023  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.242  ; 7.242  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 5.880  ; 5.880  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 5.704  ; 5.704  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 5.876  ; 5.876  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.059  ; 6.059  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 5.918  ; 5.918  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 5.963  ; 5.963  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 5.795  ; 5.795  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 5.820  ; 5.820  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 5.837  ; 5.837  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 5.555  ; 5.555  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 6.443  ; 6.443  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 6.443  ; 6.443  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 6.590  ; 6.590  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 6.842  ; 6.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 6.745  ; 6.745  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.253  ; 7.253  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.090  ; 7.090  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.059  ; 7.059  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.030  ; 7.030  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 7.161  ; 7.161  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.370  ; 7.370  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 7.266  ; 7.266  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 7.273  ; 7.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 7.256  ; 7.256  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.585  ; 7.585  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 7.258  ; 7.258  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.462  ; 7.462  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 6.032  ; 6.032  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 6.842  ; 6.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 6.226  ; 6.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 6.307  ; 6.307  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.669  ; 4.669  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 6.621  ; 6.621  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 6.996  ; 6.996  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 6.585  ; 6.585  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 6.532  ; 6.532  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 6.381  ; 6.381  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 6.416  ; 6.416  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 6.305  ; 6.305  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 6.870  ; 6.870  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 6.575  ; 6.575  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 5.003  ; 5.003  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.133  ; 6.133  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 4.738  ; 4.738  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 5.236  ; 5.236  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 4.779  ; 4.779  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 4.672  ; 4.672  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 4.873  ; 4.873  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 4.669  ; 4.669  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 4.899  ; 4.899  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 4.955  ; 4.955  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.983  ; 4.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 5.185  ; 5.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.983  ; 4.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.125  ; 5.125  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.955  ; 4.955  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.133  ; 5.133  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.675  ; 5.675  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 5.830  ; 5.830  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 4.845  ; 4.845  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 4.996  ; 4.996  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.192  ; 5.192  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.368  ; 5.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.899  ; 4.899  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.845  ; 4.845  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.880  ; 4.880  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.871  ; 4.871  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.185  ; 5.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.549  ; 6.549  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 4.896  ; 4.896  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 5.470  ; 5.470  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.506  ; 5.506  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.116  ; 5.116  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.134  ; 5.134  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 4.896  ; 4.896  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.110  ; 5.110  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 5.094  ; 5.094  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.404  ; 5.404  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.835  ; 6.835  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+--------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.819  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.819  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.849  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.849  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.135  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.135  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.135  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.135  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.181  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.151  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.181  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.181  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.181  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.181  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.191  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.191  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.166  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.680  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.155 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 9.700  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 9.700  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 9.680  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.935  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 10.150 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.150 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.186 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.236 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.236 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.456 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.456 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.443 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.443 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.437 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 10.679 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.819 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.819 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.849 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.849 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.135 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.135 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.135 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.135 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.181 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.151 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.181 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.181 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.181 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.181 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.191 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.191 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.166 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.272 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.747 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.292 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.292 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.272 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.527 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.742 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.742 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.778 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.828 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.828 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 6.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.035 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 6.035 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 6.029 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 6.271 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.819     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.819     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.849     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.849     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.151     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.191     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.191     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.166     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.680     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.155    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 9.700     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 9.700     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 9.680     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.935     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 10.150    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.150    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.186    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.236    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.236    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.456    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.456    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.443    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.443    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.437    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 10.679    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.819     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.819     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.849     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.849     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.135     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.151     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.181     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.191     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.191     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.166     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.272     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.747     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.292     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.292     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.272     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.527     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.742     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.742     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.778     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.828     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.828     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 6.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.035     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 6.035     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 6.029     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 6.271     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 8.635  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 30.812 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 6.804  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 19.300 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 1.062  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 20.580 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.635 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.410      ;
; 8.645 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.390      ;
; 8.660 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.385      ;
; 8.672 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.356      ;
; 8.682 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.356      ;
; 8.703 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.325      ;
; 8.716 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.322      ;
; 8.720 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.315      ;
; 8.726 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.319      ;
; 8.729 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.309      ;
; 8.736 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.309      ;
; 8.743 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.302      ;
; 8.758 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.287      ;
; 8.764 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.279      ;
; 8.764 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.274      ;
; 8.769 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.274      ;
; 8.777 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.261      ;
; 8.782 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.256      ;
; 8.784 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.254      ;
; 8.785 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.243      ;
; 8.785 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.253      ;
; 8.786 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.252      ;
; 8.788 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 1.258      ;
; 8.790 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 1.256      ;
; 8.794 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.234      ;
; 8.801 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.237      ;
; 8.802 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.241      ;
; 8.804 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.241      ;
; 8.807 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.221      ;
; 8.818 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.227      ;
; 8.829 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.204      ;
; 8.837 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.208      ;
; 8.854 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.184      ;
; 8.856 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.187      ;
; 8.856 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.182      ;
; 8.864 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.181      ;
; 8.867 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.171      ;
; 8.867 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.178      ;
; 8.869 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.169      ;
; 8.870 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.168      ;
; 8.872 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.168      ;
; 8.880 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.148      ;
; 8.885 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.143      ;
; 8.885 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.143      ;
; 8.894 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.144      ;
; 8.898 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.147      ;
; 8.900 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.145      ;
; 8.901 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.137      ;
; 8.925 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.118      ;
; 8.937 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.106      ;
; 8.938 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.095      ;
; 8.943 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.102      ;
; 8.946 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.087      ;
; 8.948 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.085      ;
; 8.950 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.083      ;
; 8.953 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.092      ;
; 8.954 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.079      ;
; 8.954 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.086      ;
; 8.956 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.087      ;
; 8.958 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.080      ;
; 8.969 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.066      ;
; 8.970 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.073      ;
; 8.970 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.063      ;
; 8.972 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.066      ;
; 8.977 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.063      ;
; 8.978 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.060      ;
; 8.979 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.056      ;
; 8.979 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.061      ;
; 8.980 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.058      ;
; 8.980 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.060      ;
; 8.984 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.056      ;
; 8.985 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 1.051      ;
; 8.990 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.045      ;
; 8.996 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.037      ;
; 8.997 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.038      ;
; 8.998 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.035      ;
; 9.015 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.028      ;
; 9.031 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.002      ;
; 9.032 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.001      ;
; 9.032 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.001      ;
; 9.037 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.006      ;
; 9.040 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 1.006      ;
; 9.043 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 1.003      ;
; 9.043 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 1.000      ;
; 9.044 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 0.999      ;
; 9.044 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 0.991      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.051 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.977      ;
; 9.055 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 0.990      ;
; 9.061 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 0.984      ;
; 9.064 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 0.974      ;
; 9.068 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 0.970      ;
; 9.069 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 0.969      ;
; 9.069 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 0.976      ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 30.812 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 9.221      ;
; 30.917 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 9.142      ;
; 30.993 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.015      ; 9.054      ;
; 31.062 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 8.971      ;
; 31.194 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.823      ;
; 31.194 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.823      ;
; 31.209 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 8.850      ;
; 31.234 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.792      ;
; 31.244 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 8.776      ;
; 31.279 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 8.741      ;
; 31.296 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.717      ;
; 31.296 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.717      ;
; 31.299 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 8.753      ;
; 31.304 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.709      ;
; 31.305 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.708      ;
; 31.327 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 8.706      ;
; 31.339 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.687      ;
; 31.339 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 8.713      ;
; 31.342 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.684      ;
; 31.361 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.652      ;
; 31.363 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.650      ;
; 31.415 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.625      ;
; 31.435 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.578      ;
; 31.436 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.577      ;
; 31.443 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.574      ;
; 31.444 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.573      ;
; 31.445 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.568      ;
; 31.445 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.568      ;
; 31.449 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.577      ;
; 31.450 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.576      ;
; 31.454 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.563      ;
; 31.454 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.563      ;
; 31.478 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.539      ;
; 31.479 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.538      ;
; 31.482 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.542      ;
; 31.484 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.542      ;
; 31.521 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.015      ; 8.526      ;
; 31.524 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.489      ;
; 31.525 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.488      ;
; 31.531 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 8.489      ;
; 31.535 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 8.498      ;
; 31.552 ; memcustom:V5|row_out[7]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 8.457      ;
; 31.552 ; memcustom:V5|row_out[7]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 8.457      ;
; 31.556 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.470      ;
; 31.559 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.467      ;
; 31.565 ; memcustom:V5|read_code.B    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.458      ;
; 31.565 ; memcustom:V5|read_code.B    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.458      ;
; 31.570 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.443      ;
; 31.572 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.441      ;
; 31.577 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.436      ;
; 31.583 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.434      ;
; 31.583 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.434      ;
; 31.593 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 8.459      ;
; 31.596 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.421      ;
; 31.598 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.428      ;
; 31.599 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.427      ;
; 31.611 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.429      ;
; 31.615 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.398      ;
; 31.618 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.395      ;
; 31.620 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.406      ;
; 31.621 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.405      ;
; 31.632 ; memcustom:V5|row_out[2]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 8.374      ;
; 31.632 ; memcustom:V5|row_out[2]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 8.374      ;
; 31.638 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.375      ;
; 31.640 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.400      ;
; 31.643 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.397      ;
; 31.656 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.357      ;
; 31.657 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.367      ;
; 31.659 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.354      ;
; 31.684 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.342      ;
; 31.685 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.355      ;
; 31.687 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.339      ;
; 31.688 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.352      ;
; 31.701 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.312      ;
; 31.710 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.303      ;
; 31.714 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.303      ;
; 31.715 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.302      ;
; 31.721 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.319      ;
; 31.722 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.318      ;
; 31.722 ; memcustom:V5|row_out[4]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 8.287      ;
; 31.722 ; memcustom:V5|row_out[4]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 8.287      ;
; 31.737 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.289      ;
; 31.740 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.277      ;
; 31.740 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.286      ;
; 31.742 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.275      ;
; 31.743 ; memcustom:V5|read_code.D    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.280      ;
; 31.743 ; memcustom:V5|read_code.D    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.280      ;
; 31.749 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.277      ;
; 31.750 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.263      ;
; 31.756 ; memcustom:V5|row_out[3]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.262      ;
; 31.756 ; memcustom:V5|row_out[3]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.262      ;
; 31.758 ; memcustom:V5|row_out[6]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.264      ;
; 31.758 ; memcustom:V5|row_out[6]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.264      ;
; 31.765 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.248      ;
; 31.775 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.249      ;
; 31.779 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.238      ;
; 31.779 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.238      ;
; 31.782 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 8.238      ;
; 31.783 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.243      ;
; 31.784 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.242      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|reg                                                                                                                              ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|reg                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|state.C                                                                                                                          ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|state.C                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.258 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.411      ;
; 0.301 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a94~porta_datain_reg15    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.460      ;
; 0.307 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[41]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.467      ;
; 0.318 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[72]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.462      ;
; 0.322 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.475      ;
; 0.327 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.479      ;
; 0.345 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.496      ;
; 0.360 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.388 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.541      ;
; 0.396 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.548      ;
; 0.404 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|Vcount[9]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.556      ;
; 0.415 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.567      ;
; 0.424 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.576      ;
; 0.429 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Row[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.579      ;
; 0.432 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg13    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.591      ;
; 0.434 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[211]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.593      ;
; 0.434 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.586      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.586      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg16 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 0.598      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[26]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.595      ;
; 0.436 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg14    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.595      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[225]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.588      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[66]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg2     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 0.605      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[69]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg5     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 0.606      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.599      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.604      ;
; 0.441 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[32]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.601      ;
; 0.442 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg12 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 0.605      ;
; 0.442 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[40]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.602      ;
; 0.443 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[66]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.033      ; 0.614      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[67]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg3     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 0.610      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[207]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.611      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.595      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[40]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.608      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[225]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg11     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.600      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[65]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.589      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[99]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 0.608      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg14 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 0.609      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[230]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.598      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[226]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg12     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.602      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[176]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a2~porta_datain_reg4      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.602      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[207]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.032      ; 0.617      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[203]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg16    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.594      ;
; 0.449 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[66]                             ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg2     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.604      ;
; 0.449 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[42]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.613      ;
; 0.449 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[31]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.613      ;
; 0.450 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[229]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg15     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.605      ;
; 0.450 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg14     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.605      ;
; 0.450 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.601      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[69]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.595      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[72]                             ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a64~porta_datain_reg8     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.606      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.599      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.616      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[206]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg7   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.620      ;
; 0.453 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[229]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.600      ;
; 0.453 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[219]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg14   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.599      ;
; 0.453 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[26]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a26~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.617      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[225]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.601      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[199]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg12    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.600      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[176]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a2~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.611      ;
; 0.455 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[74]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg10 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.599      ;
; 0.455 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[82]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.615      ;
; 0.455 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[201]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg14    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.601      ;
; 0.456 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[226]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.603      ;
; 0.456 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.603      ;
; 0.456 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg13   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.602      ;
; 0.456 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[197]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.602      ;
; 0.456 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[31]                             ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a26~porta_datain_reg5     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.624      ;
; 0.457 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[226]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a3~porta_datain_reg12  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.614      ;
; 0.457 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.604      ;
; 0.457 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[206]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg7   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.032      ; 0.627      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.804  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.223      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.227      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 6.805  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.005      ; 3.232      ;
; 16.487 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 3.315      ;
; 16.487 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 3.315      ;
; 16.487 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 3.315      ;
; 16.487 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.172     ; 3.306      ;
; 16.487 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.172     ; 3.306      ;
; 16.487 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.172     ; 3.306      ;
; 16.487 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.172     ; 3.306      ;
; 16.504 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 3.333      ;
; 16.504 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 3.333      ;
; 16.504 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 3.333      ;
; 16.504 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 3.333      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 3.320      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 3.325      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 3.320      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 3.325      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 3.320      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 3.325      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.131     ; 3.329      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 3.320      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 3.325      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.131     ; 3.329      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.131     ; 3.329      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.131     ; 3.329      ;
; 16.505 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.125     ; 3.335      ;
; 16.506 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 3.313      ;
; 16.506 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 3.313      ;
; 16.506 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 3.313      ;
; 16.506 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 3.313      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 3.305      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 3.305      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 3.305      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 3.296      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 3.296      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 3.296      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 3.296      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 3.305      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[8]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 3.304      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[14]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.137     ; 3.309      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[9]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 3.304      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[12]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.137     ; 3.309      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[10]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 3.304      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[13]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.137     ; 3.309      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[15]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 3.313      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[7]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 3.304      ;
; 16.519 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[11]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.137     ; 3.309      ;
; 16.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[6]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 3.297      ;
; 16.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[3]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 3.297      ;
; 16.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[4]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 3.297      ;
; 16.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[5]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 3.297      ;
; 16.521 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[1]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.155     ; 3.289      ;
; 16.521 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[2]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.155     ; 3.289      ;
; 16.521 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[0]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.155     ; 3.289      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
; 16.574 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 3.422      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.062 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 1.205      ;
; 1.062 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 1.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.189      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.189      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[31]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[31]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[21]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[20]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[1]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[1]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.189      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[9]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[4]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.215      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[7]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.215      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[14]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 3.201      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[12]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.215      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[21]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[24]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[7]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[5]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[4]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[2]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 3.201      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[18]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[20]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[19]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[17]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.215      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[19]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[19]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.215      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[24]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 3.201      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.193      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.193      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.193      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.202      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[16]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.215      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[18]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.215      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[18]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|oe                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.202      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[31]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[10]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 3.201      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|rd_valid[0]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|rd_valid[1]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|rd_valid[2]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|za_valid                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|fifo_contains_ones_n ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.208      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.208      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_result[7]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.208      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[21]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[20]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.214      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.214      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.208      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[0]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.208      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.208      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[19]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[19]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 3.191      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.214      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[20]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_result[5]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.214      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[24]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[25]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 3.201      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[29]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 3.201      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[30]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.205      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[15]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[31]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_signed_comparison                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.206      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.214      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_result[0]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_result[3]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.210      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|d1_reasons_to_wait                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.193      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.193      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.193      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.193      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[24]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[18]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[18]                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[18]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.213      ;
; 3.057 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[0]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.189      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.218      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.218      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.209      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.212      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_kill                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 3.220      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[0]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.221      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[24]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.215      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.218      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.218      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[2]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.215      ;
; 3.058 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.215      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 0.830 ; 0.830 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 0.827 ; 0.827 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 0.818 ; 0.818 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 4.329 ; 4.329 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 4.455 ; 4.455 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.386 ; 4.386 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.907 ; 3.907 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.155 ; 4.155 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.158 ; 4.158 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.081 ; 4.081 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.131 ; 4.131 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.298 ; 4.298 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.356 ; 4.356 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.149 ; 4.149 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.364 ; 4.364 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.386 ; 4.386 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.106 ; 4.106 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.141 ; 4.141 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.281 ; 4.281 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.363 ; 4.363 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.329 ; 4.329 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.307 ; 4.307 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.632 ; 5.632 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.337 ; 4.337 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.509 ; 4.509 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.838 ; 4.838 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.888 ; 4.888 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.253 ; 5.253 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.092 ; 5.092 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.172 ; 5.172 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.270 ; 4.270 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.054 ; 4.054 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.159 ; 4.159 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.221 ; 5.221 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.255 ; 5.255 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.225 ; 5.225 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.632 ; 5.632 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.098 ; 5.098 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.117 ; 4.117 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.209 ; -4.209 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.335 ; -4.335 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.548 ; -3.548 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.616 ; -3.616 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.707 ; -3.707 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.548 ; -3.548 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.671 ; -3.671 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.851 ; -3.851 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.879 ; -3.879 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.068 ; -4.068 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.727 ; -3.727 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.712 ; -3.712 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.935 ; -3.935 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.702 ; -3.702 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.718 ; -3.718 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.920 ; -3.920 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.020 ; -4.020 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.966 ; -3.966 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -4.015 ; -4.015 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.705 ; -3.705 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.046 ; -4.046 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.167 ; -4.167 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.716 ; -4.716 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.762 ; -4.762 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -5.128 ; -5.128 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.964 ; -4.964 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -5.051 ; -5.051 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.858 ; -3.858 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.763 ; -3.763 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.817 ; -3.817 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -5.099 ; -5.099 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -5.129 ; -5.129 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.100 ; -5.100 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -5.504 ; -5.504 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -4.977 ; -4.977 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.705 ; -3.705 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 3.550  ; 3.550  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 2.529  ; 2.529  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.720  ; 2.720  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.019  ; 3.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.107  ; 3.107  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.403  ; 3.403  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.550  ; 3.550  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.286  ; 3.286  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 2.749  ; 2.749  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.843  ; 2.843  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 3.397  ; 3.397  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.173  ; 3.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.984  ; 3.984  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.627  ; 3.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.984  ; 3.984  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.803  ; 3.803  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.949  ; 3.949  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.875  ; 3.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.853  ; 3.853  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.973  ; 3.973  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.791  ; 3.791  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.852  ; 3.852  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.786  ; 3.786  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.137  ; 3.137  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.537  ; 3.537  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.303  ; 3.303  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.680  ; 3.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.937  ; 3.937  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.220  ; 3.220  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.399  ; 3.399  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 4.439  ; 4.439  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 4.227  ; 4.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.459  ; 3.459  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.841  ; 3.841  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.672  ; 3.672  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.409  ; 3.409  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.778  ; 3.778  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 4.063  ; 4.063  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.627  ; 3.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.747  ; 3.747  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 4.129  ; 4.129  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.923  ; 3.923  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.963  ; 3.963  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.874  ; 3.874  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.964  ; 3.964  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.954  ; 3.954  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 4.227  ; 4.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.888  ; 3.888  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 5.018  ; 5.018  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 5.564  ; 5.564  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 5.128  ; 5.128  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 5.215  ; 5.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.671  ; 4.671  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 4.372  ; 4.372  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.671  ; 4.671  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.612  ; 4.612  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.539  ; 4.539  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.421  ; 4.421  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.327  ; 4.327  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 4.385  ; 4.385  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.528  ; 4.528  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 4.560  ; 4.560  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 2.496  ; 2.496  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.047  ; 3.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.599  ; 2.599  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 2.428  ; 2.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 2.339  ; 2.339  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 2.431  ; 2.431  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 2.358  ; 2.358  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.465  ; 2.465  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.853  ; 2.853  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.853  ; 2.853  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.542  ; 2.542  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.634  ; 2.634  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.543  ; 2.543  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.518  ; 2.518  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.850  ; 2.850  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.249  ; 3.249  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.707  ; 2.707  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.533  ; 2.533  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.707  ; 2.707  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.490  ; 2.490  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.469  ; 2.469  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.466  ; 2.466  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.622  ; 2.622  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.281  ; 3.281  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.786  ; 2.786  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.766  ; 2.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.786  ; 2.786  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.582  ; 2.582  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.485  ; 2.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.575  ; 2.575  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.414  ; 3.414  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.529  ; 2.529  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 2.529  ; 2.529  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.720  ; 2.720  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.019  ; 3.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.107  ; 3.107  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.403  ; 3.403  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.550  ; 3.550  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.286  ; 3.286  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 2.749  ; 2.749  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.843  ; 2.843  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 3.397  ; 3.397  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.173  ; 3.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.816  ; 2.816  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.286  ; 3.286  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.677  ; 3.677  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.626  ; 3.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.184  ; 3.184  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.527  ; 3.527  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.197  ; 3.197  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.548  ; 3.548  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.433  ; 3.433  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.500  ; 3.500  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 2.900  ; 2.900  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 2.816  ; 2.816  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.901  ; 2.901  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.970  ; 2.970  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 2.938  ; 2.938  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 2.939  ; 2.939  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 2.854  ; 2.854  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 2.882  ; 2.882  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.884  ; 2.884  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 2.773  ; 2.773  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 3.171  ; 3.171  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.171  ; 3.171  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.255  ; 3.255  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.351  ; 3.351  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.317  ; 3.317  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.542  ; 3.542  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.458  ; 3.458  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.453  ; 3.453  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.475  ; 3.475  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.513  ; 3.513  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.604  ; 3.604  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.568  ; 3.568  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.594  ; 3.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.558  ; 3.558  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.726  ; 3.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.555  ; 3.555  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.641  ; 3.641  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 2.988  ; 2.988  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.459  ; 3.459  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.098  ; 3.098  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.111  ; 3.111  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.339  ; 2.339  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.257  ; 3.257  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.424  ; 3.424  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.243  ; 3.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.225  ; 3.225  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.162  ; 3.162  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.173  ; 3.173  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.099  ; 3.099  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.379  ; 3.379  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.233  ; 3.233  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 2.496  ; 2.496  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.047  ; 3.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.599  ; 2.599  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 2.428  ; 2.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 2.339  ; 2.339  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 2.431  ; 2.431  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 2.358  ; 2.358  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.465  ; 2.465  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.518  ; 2.518  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.853  ; 2.853  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.542  ; 2.542  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.634  ; 2.634  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.543  ; 2.543  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.518  ; 2.518  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.850  ; 2.850  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 2.985  ; 2.985  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.533  ; 2.533  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.707  ; 2.707  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.490  ; 2.490  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.469  ; 2.469  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.466  ; 2.466  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.622  ; 2.622  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.281  ; 3.281  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.485  ; 2.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.766  ; 2.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.786  ; 2.786  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.582  ; 2.582  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.485  ; 2.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.575  ; 2.575  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.414  ; 3.414  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.874 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.874 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.904 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.904 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.067 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.037 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.067 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.067 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.066 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.066 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.076 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.076 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.051 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.723 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.931 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.743 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.743 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.723 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.832 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.919 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.919 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.945 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.995 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.995 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.087 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.087 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.075 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.075 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.069 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 5.178 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.874 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.874 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.904 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.904 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.023 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.067 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.037 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.067 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.067 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.066 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.066 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.076 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.076 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.051 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.619 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 2.827 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.639 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.639 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.619 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.728 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.815 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.815 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.841 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 2.891 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 2.891 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 2.983 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 2.983 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 2.971 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 2.971 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 2.965 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.074 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.904     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.904     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.067     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.037     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.067     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.067     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.066     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.066     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.076     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.076     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.051     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.723     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.931     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.743     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.743     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.723     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.832     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.919     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.919     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.945     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.995     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.995     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.087     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.087     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.075     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.075     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.069     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 5.178     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.904     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.904     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.023     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.067     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.037     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.067     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.067     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.066     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.066     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.076     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.076     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.051     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.619     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 2.827     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.639     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.639     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.619     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.728     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.815     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.815     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.841     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 2.891     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 2.891     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 2.983     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 2.983     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 2.971     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 2.971     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 2.965     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.074     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 6.254  ; 0.215 ; 4.143    ; 1.062   ; 7.873               ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  V0|altpll_component|pll|clk[1] ; 6.254  ; 0.215 ; 4.143    ; 1.062   ; 7.873               ;
;  V0|altpll_component|pll|clk[2] ; 17.665 ; 0.215 ; 18.743   ; 20.580  ; 17.873              ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
; Design-wide TNS                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  V0|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  V0|altpll_component|pll|clk[2] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.333  ; 7.333  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.606  ; 7.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 7.745  ; 7.745  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 6.731  ; 6.731  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.165  ; 7.165  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.252  ; 7.252  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.137  ; 7.137  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.197  ; 7.197  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.596  ; 7.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.704  ; 7.704  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.242  ; 7.242  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.670  ; 7.670  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.745  ; 7.745  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.117  ; 7.117  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 7.242  ; 7.242  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.471  ; 7.471  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.674  ; 7.674  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.562  ; 7.562  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.545  ; 7.545  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.276 ; 10.276 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.564  ; 7.564  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.034  ; 8.034  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.572  ; 8.572  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.819  ; 8.819  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.593  ; 9.593  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 9.155  ; 9.155  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 9.441  ; 9.441  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.569  ; 7.569  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.992  ; 6.992  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.238  ; 7.238  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.403  ; 9.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.613  ; 9.613  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.470  ; 9.470  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.276 ; 10.276 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.205  ; 9.205  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.127  ; 7.127  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.209 ; -4.209 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.335 ; -4.335 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.548 ; -3.548 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.616 ; -3.616 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.707 ; -3.707 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.548 ; -3.548 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.671 ; -3.671 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.851 ; -3.851 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.879 ; -3.879 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.068 ; -4.068 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.727 ; -3.727 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.712 ; -3.712 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.935 ; -3.935 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.702 ; -3.702 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.718 ; -3.718 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.920 ; -3.920 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.020 ; -4.020 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.966 ; -3.966 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -4.015 ; -4.015 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.705 ; -3.705 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.046 ; -4.046 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.167 ; -4.167 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.716 ; -4.716 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.762 ; -4.762 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -5.128 ; -5.128 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.964 ; -4.964 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -5.051 ; -5.051 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.858 ; -3.858 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.763 ; -3.763 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.817 ; -3.817 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -5.099 ; -5.099 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -5.129 ; -5.129 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.100 ; -5.100 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -5.504 ; -5.504 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -4.977 ; -4.977 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.705 ; -3.705 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.191  ; 7.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 4.891  ; 4.891  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.416  ; 5.416  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.971  ; 5.971  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.070  ; 6.070  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.701  ; 6.701  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 7.191  ; 7.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.439  ; 6.439  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 5.366  ; 5.366  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 5.587  ; 5.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 6.871  ; 6.871  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.191  ; 6.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 8.183  ; 8.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.424  ; 7.424  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.114  ; 8.114  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.784  ; 7.784  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 8.087  ; 8.087  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.963  ; 7.963  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.874  ; 7.874  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.183  ; 8.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.759  ; 7.759  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.922  ; 7.922  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 7.741  ; 7.741  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.278  ; 6.278  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.200  ; 7.200  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.662  ; 6.662  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 7.406  ; 7.406  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.984  ; 7.984  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.460  ; 6.460  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.817  ; 6.817  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.243  ; 7.243  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 8.468  ; 8.468  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 7.031  ; 7.031  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.730  ; 7.730  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 7.410  ; 7.410  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 6.927  ; 6.927  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.750  ; 7.750  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 8.234  ; 8.234  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.431  ; 7.431  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.667  ; 7.667  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 8.294  ; 8.294  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.957  ; 7.957  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 8.094  ; 8.094  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 7.936  ; 7.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 8.024  ; 8.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 8.048  ; 8.048  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 8.468  ; 8.468  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.958  ; 7.958  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 10.291 ; 10.291 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 11.250 ; 11.250 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 10.485 ; 10.485 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.715 ; 10.715 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.645  ; 9.645  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.056  ; 9.056  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 9.645  ; 9.645  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 9.596  ; 9.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.411  ; 9.411  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.163  ; 9.163  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.935  ; 8.935  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 9.146  ; 9.146  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 9.366  ; 9.366  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 9.492  ; 9.492  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 5.003  ; 5.003  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.133  ; 6.133  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 4.738  ; 4.738  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 5.236  ; 5.236  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 4.779  ; 4.779  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 4.672  ; 4.672  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 4.873  ; 4.873  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 4.669  ; 4.669  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 4.899  ; 4.899  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.983  ; 4.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 5.185  ; 5.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.983  ; 4.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.125  ; 5.125  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.955  ; 4.955  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.133  ; 5.133  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.675  ; 5.675  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.401  ; 6.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 5.368  ; 5.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 4.996  ; 4.996  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.192  ; 5.192  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.368  ; 5.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.899  ; 4.899  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.845  ; 4.845  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.880  ; 4.880  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.871  ; 4.871  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.185  ; 5.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.549  ; 6.549  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 5.506  ; 5.506  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 5.470  ; 5.470  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.506  ; 5.506  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.116  ; 5.116  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.134  ; 5.134  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 4.896  ; 4.896  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.110  ; 5.110  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 5.094  ; 5.094  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.404  ; 5.404  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.835  ; 6.835  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.529  ; 2.529  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 2.529  ; 2.529  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.720  ; 2.720  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.019  ; 3.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.107  ; 3.107  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.403  ; 3.403  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.550  ; 3.550  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.286  ; 3.286  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 2.749  ; 2.749  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.843  ; 2.843  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 3.397  ; 3.397  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.173  ; 3.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.816  ; 2.816  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.286  ; 3.286  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.677  ; 3.677  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.626  ; 3.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.184  ; 3.184  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.527  ; 3.527  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.197  ; 3.197  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.548  ; 3.548  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.433  ; 3.433  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.500  ; 3.500  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 2.900  ; 2.900  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 2.816  ; 2.816  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.901  ; 2.901  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.970  ; 2.970  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 2.938  ; 2.938  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 2.939  ; 2.939  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 2.854  ; 2.854  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 2.882  ; 2.882  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.884  ; 2.884  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 2.773  ; 2.773  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 3.171  ; 3.171  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.171  ; 3.171  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.255  ; 3.255  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.351  ; 3.351  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.317  ; 3.317  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.542  ; 3.542  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.458  ; 3.458  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.453  ; 3.453  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.475  ; 3.475  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.513  ; 3.513  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.604  ; 3.604  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.568  ; 3.568  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.594  ; 3.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.558  ; 3.558  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.726  ; 3.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.555  ; 3.555  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.641  ; 3.641  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 2.988  ; 2.988  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.459  ; 3.459  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.098  ; 3.098  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.111  ; 3.111  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.339  ; 2.339  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.257  ; 3.257  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.424  ; 3.424  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.243  ; 3.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.225  ; 3.225  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.162  ; 3.162  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.173  ; 3.173  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.099  ; 3.099  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.379  ; 3.379  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.233  ; 3.233  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 2.496  ; 2.496  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.047  ; 3.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.599  ; 2.599  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 2.428  ; 2.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 2.339  ; 2.339  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 2.431  ; 2.431  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 2.358  ; 2.358  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.465  ; 2.465  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.518  ; 2.518  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.853  ; 2.853  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.542  ; 2.542  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.634  ; 2.634  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.543  ; 2.543  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.518  ; 2.518  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.850  ; 2.850  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 2.985  ; 2.985  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.533  ; 2.533  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.707  ; 2.707  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.490  ; 2.490  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.469  ; 2.469  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.466  ; 2.466  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.622  ; 2.622  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.281  ; 3.281  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.485  ; 2.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.766  ; 2.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.786  ; 2.786  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.582  ; 2.582  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.485  ; 2.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.575  ; 2.575  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.414  ; 3.414  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1403075  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 7        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564668 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1403075  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 7        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564668 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 115   ; 115  ;
; Unconstrained Output Port Paths ; 614   ; 614  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sun May 12 12:06:35 2013
Info: Command: quartus_sta CUDoom -c CUDoom
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_pij1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CUDoom.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[0]} {V0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[1]} {V0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[2]} {V0|altpll_component|pll|clk[2]}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "Equal0~4|combout"
    Warning (332126): Node "counter[0]~0|datad"
    Warning (332126): Node "counter[0]~0|combout"
    Warning (332126): Node "Equal0~3|datac"
    Warning (332126): Node "Equal0~3|combout"
    Warning (332126): Node "Equal0~4|dataa"
    Warning (332126): Node "counter[0]~0|datac"
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.254         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    17.665         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 4.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.143         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    18.743         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 2.120
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.120         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    21.027         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 8.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.635         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    30.812         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 6.804
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.804         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    19.300         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 1.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.062         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    20.580         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 522 megabytes
    Info: Processing ended: Sun May 12 12:06:54 2013
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:16


