---
title: Makefile 学习
date: 2019-10-10 20:35
category: [YZU, Makefile]
tags: [summery, Makefile]
---

# <center>Makefile 学习</center>

## <center>前言</center>

​	因为突然对计算机图形学产生了兴趣，需要用 OpenGL 相关的库，但又不想用 VS ，所以想学习 Makefile 自动编译 （直接 terminal 编译命令实在太长）。

## <center>关于程序的编译和链接</center>

​	学习 Makefile 需要对程序编译链接的过程有所了解。先编译成中间目标文件（.o或者.obj）随后链接大量的中间目标文件成为执行文件，因为中间目标文件太多，所以给它们打个包成为了库文件（windows下为 **.lib**文件，UNIX下为**.a **文件）。

## <center> Makefile 的规则</center>

```
targets（目标文件） : prerequisites（需要的文件）
	command（make需要执行的shell命令）
...
```

等价于下述语法：

```
targets : prerequisites ; command
...
```

命令太长可以使用反斜杠作为换行符。另，一些变量代表的意义:

* $@ : 目标文件
* $^ : 所有需要的依赖文件
* $< : 第一个依赖文件

## <center>Makefile 工作方法</center>

* make在当前命令找 makefile 或 Makefile 文件
* 找到以后找第一个目标文件，判断可不可以更新（按需要文件和目标文件的新旧）
* 如果需要的文件不存在，去找生成该文件的定义，如此递归

## <center>Makefile 中的变量</center>

​	makefile中允许使用变量，因为有时编译需要怎加新的需求文件，可以直接修改变量而不需要一个个改生成文件的定义，类似于C语言中的宏。

```
objects = main.o kbd.o command.o display.o /
	insert.o search.o files.o utils.o
```

​	于是可以使用   *$(objects)* 来使用这个变量

```
edit : $(objects)
	cc -o edit &(objects)
```

## <center>Makefile “隐晦规则”</center>

​	GUN的make会自动推导命令，比如，每个[.o]文件后面的依赖文件加上对应的**[.c]**文件，然后自动 **gcc -c xxx.c**

## <center>清空目标文件的方法</center>

​	在Makefile中应该有一个清空目标文件的规则，这有利于重编译和保持文件的清洁。

```
.PHONY : clean
clean :
	-rm edit $(objects)
```

## <center>Makefile 注释</center>

​	makefile 采用 # 进行注释。令Makefile中的命令必须要以 **[Tab] ** 开始。

## <center>引用其他 Makefile 文件</center>

​	通过 **include** 引用其他 Makefile文件，被包含的文件会房间当前文件的包含位置。filename 可以包含路径和通配符。

```
include <filename>
```



