Timing Analyzer report for UART
Fri Apr 14 13:55:24 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; UART                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 301.93 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -2.312 ; -38.047         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.384 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -28.700                       ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.312 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.795      ;
; -2.312 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.795      ;
; -2.312 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.795      ;
; -2.312 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.795      ;
; -2.312 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.795      ;
; -2.312 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.795      ;
; -2.294 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.781      ;
; -2.294 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.781      ;
; -2.294 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.781      ;
; -2.294 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.781      ;
; -2.294 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.781      ;
; -2.294 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.781      ;
; -2.270 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.187      ;
; -2.270 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.187      ;
; -2.270 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.187      ;
; -2.270 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.187      ;
; -2.270 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.187      ;
; -2.270 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.187      ;
; -2.211 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.694      ;
; -2.211 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.694      ;
; -2.211 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.694      ;
; -2.211 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.694      ;
; -2.211 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.694      ;
; -2.211 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.694      ;
; -2.181 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.664      ;
; -2.181 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.664      ;
; -2.181 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.664      ;
; -2.169 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.656      ;
; -2.169 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.656      ;
; -2.169 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.656      ;
; -2.145 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.062      ;
; -2.145 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.062      ;
; -2.145 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.062      ;
; -2.108 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 2.590      ;
; -2.100 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.583      ;
; -2.100 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.583      ;
; -2.100 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.583      ;
; -2.100 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.583      ;
; -2.100 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.583      ;
; -2.100 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.583      ;
; -2.085 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.002      ;
; -2.085 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.002      ;
; -2.085 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.002      ;
; -2.085 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.002      ;
; -2.085 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.002      ;
; -2.085 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.002      ;
; -2.080 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.563      ;
; -2.080 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.563      ;
; -2.080 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.563      ;
; -2.078 ; \implicitFSM:DATA_CYCLES[2]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 2.975      ;
; -2.046 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.964      ;
; -2.046 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.964      ;
; -2.046 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.964      ;
; -2.046 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.964      ;
; -2.046 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.964      ;
; -2.046 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.964      ;
; -2.029 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 2.515      ;
; -2.029 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.945      ;
; -2.022 ; \implicitFSM:DATA_CYCLES[3]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 2.923      ;
; -2.011 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.494      ;
; -2.007 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 2.489      ;
; -1.999 ; \implicitFSM:DATA_CYCLES[7]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 3.330      ;
; -1.998 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.916      ;
; -1.998 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.916      ;
; -1.998 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.916      ;
; -1.998 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.916      ;
; -1.998 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.916      ;
; -1.998 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.916      ;
; -1.996 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 2.478      ;
; -1.983 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 2.469      ;
; -1.981 ; \implicitFSM:DATA_CYCLES[2]  ; transmitState.transmit       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.464      ;
; -1.977 ; \implicitFSM:DATA_CYCLES[6]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.101     ; 2.874      ;
; -1.973 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.890      ;
; -1.973 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.890      ;
; -1.973 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.890      ;
; -1.973 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.890      ;
; -1.973 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.890      ;
; -1.973 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.890      ;
; -1.969 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.452      ;
; -1.969 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.452      ;
; -1.969 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.515     ; 2.452      ;
; -1.967 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.883      ;
; -1.967 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.883      ;
; -1.967 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.883      ;
; -1.967 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.883      ;
; -1.967 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.883      ;
; -1.967 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.883      ;
; -1.967 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.454      ;
; -1.964 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.881      ;
; -1.964 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.881      ;
; -1.964 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.881      ;
; -1.964 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.881      ;
; -1.964 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.881      ;
; -1.964 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.881      ;
; -1.960 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.877      ;
; -1.960 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.877      ;
; -1.960 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.877      ;
; -1.959 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.875      ;
; -1.943 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.860      ;
; -1.915 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.833      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; UART_TXD~reg0                     ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.669      ;
; 0.401 ; \implicitFSM:messageToTransmit[9] ; \implicitFSM:messageToTransmit[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; transmitState.transmit            ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; \implicitFSM:K[1]                 ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; \implicitFSM:K[3]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; \implicitFSM:K[2]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; \implicitFSM:K[0]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.425 ; \implicitFSM:DATA_CYCLES[11]      ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.692      ;
; 0.441 ; transmitState.init                ; \implicitFSM:messageToTransmit[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.709      ;
; 0.527 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.228      ;
; 0.536 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.237      ;
; 0.546 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.247      ;
; 0.612 ; transmitState.transmit            ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.311      ;
; 0.625 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.910      ;
; 0.629 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.914      ;
; 0.639 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.924      ;
; 0.642 ; \implicitFSM:DATA_CYCLES[10]      ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; transmitState.init                ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.345      ;
; 0.648 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.658 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.662 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.363      ;
; 0.674 ; \implicitFSM:K[0]                 ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.942      ;
; 0.675 ; \implicitFSM:K[0]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.943      ;
; 0.677 ; \implicitFSM:K[1]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.945      ;
; 0.720 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.422      ;
; 0.747 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.449      ;
; 0.748 ; transmitState.transmit            ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.016      ;
; 0.774 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.475      ;
; 0.793 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.494      ;
; 0.852 ; \implicitFSM:K[1]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.120      ;
; 0.861 ; \implicitFSM:K[1]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.560      ;
; 0.968 ; \implicitFSM:K[3]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.236      ;
; 0.969 ; \implicitFSM:DATA_CYCLES[10]      ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.972 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.674      ;
; 0.975 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.999 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.701      ;
; 1.023 ; \implicitFSM:K[1]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.291      ;
; 1.029 ; \implicitFSM:K[0]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.728      ;
; 1.060 ; transmitState.transmit            ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.328      ;
; 1.060 ; transmitState.transmit            ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.328      ;
; 1.061 ; transmitState.transmit            ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.329      ;
; 1.082 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.082 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.367      ;
; 1.087 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.096 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.382      ;
; 1.100 ; \implicitFSM:K[3]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.799      ;
; 1.101 ; \implicitFSM:K[2]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.369      ;
; 1.101 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.106 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.107 ; \implicitFSM:K[2]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.806      ;
; 1.115 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.812      ;
; 1.149 ; \implicitFSM:K[0]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.417      ;
; 1.213 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.480      ;
; 1.219 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.921      ;
; 1.222 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.489      ;
; 1.232 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.499      ;
; 1.234 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.936      ;
; 1.245 ; \implicitFSM:K[2]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.513      ;
; 1.278 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.979      ;
; 1.278 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.979      ;
; 1.278 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.515      ; 1.979      ;
; 1.280 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.548      ;
; 1.292 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.102      ; 1.580      ;
; 1.296 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.562      ;
; 1.304 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.570      ;
; 1.307 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.575      ;
; 1.330 ; transmitState.init                ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.597      ;
; 1.334 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.601      ;
; 1.340 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 2.038      ;
; 1.344 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.629      ;
; 1.353 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.620      ;
; 1.367 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 2.065      ;
; 1.376 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.335     ; 1.227      ;
; 1.378 ; \implicitFSM:messageToTransmit[9] ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 2.076      ;
; 1.390 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.335     ; 1.241      ;
; 1.395 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.335     ; 1.246      ;
; 1.401 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.669      ;
; 1.405 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.335     ; 1.256      ;
; 1.416 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.684      ;
; 1.429 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.696      ;
; 1.441 ; \implicitFSM:K[1]                 ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.709      ;
; 1.465 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.095      ; 1.746      ;
; 1.497 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.335     ; 1.348      ;
; 1.516 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.102      ; 1.804      ;
; 1.521 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.335     ; 1.372      ;
; 1.526 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.335     ; 1.377      ;
; 1.527 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.795      ;
; 1.532 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.800      ;
; 1.542 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.810      ;
; 1.557 ; \implicitFSM:K[3]                 ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.825      ;
; 1.559 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.827      ;
; 1.598 ; \implicitFSM:K[3]                 ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.866      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 329.38 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.036 ; -33.377        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.337 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -28.700                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.036 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.562      ;
; -2.036 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.562      ;
; -2.036 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.562      ;
; -2.036 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.562      ;
; -2.036 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.562      ;
; -2.036 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.562      ;
; -1.996 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.526      ;
; -1.996 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.526      ;
; -1.996 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.526      ;
; -1.996 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.526      ;
; -1.996 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.526      ;
; -1.996 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.526      ;
; -1.992 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.918      ;
; -1.992 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.918      ;
; -1.992 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.918      ;
; -1.992 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.918      ;
; -1.992 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.918      ;
; -1.992 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.918      ;
; -1.937 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.463      ;
; -1.937 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.463      ;
; -1.937 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.463      ;
; -1.937 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.463      ;
; -1.937 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.463      ;
; -1.937 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.463      ;
; -1.930 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.457      ;
; -1.930 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.457      ;
; -1.929 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.456      ;
; -1.858 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.474     ; 2.383      ;
; -1.857 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.388      ;
; -1.857 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.388      ;
; -1.856 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.387      ;
; -1.853 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.780      ;
; -1.853 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.780      ;
; -1.852 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.779      ;
; -1.834 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.360      ;
; -1.834 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.360      ;
; -1.834 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.360      ;
; -1.834 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.360      ;
; -1.834 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.360      ;
; -1.834 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.473     ; 2.360      ;
; -1.831 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.358      ;
; -1.831 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.358      ;
; -1.830 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.357      ;
; -1.812 ; \implicitFSM:DATA_CYCLES[2]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 2.720      ;
; -1.810 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.736      ;
; -1.810 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.736      ;
; -1.810 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.736      ;
; -1.810 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.736      ;
; -1.810 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.736      ;
; -1.810 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.736      ;
; -1.788 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.715      ;
; -1.788 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.715      ;
; -1.788 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.715      ;
; -1.788 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.715      ;
; -1.788 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.715      ;
; -1.788 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.715      ;
; -1.780 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.309      ;
; -1.762 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.289      ;
; -1.760 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.685      ;
; -1.759 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.474     ; 2.284      ;
; -1.737 ; \implicitFSM:DATA_CYCLES[2]  ; transmitState.transmit       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.264      ;
; -1.734 ; \implicitFSM:DATA_CYCLES[3]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 2.646      ;
; -1.728 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.255      ;
; -1.728 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.255      ;
; -1.727 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 2.254      ;
; -1.723 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.474     ; 2.248      ;
; -1.720 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.249      ;
; -1.718 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.645      ;
; -1.718 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.645      ;
; -1.718 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.645      ;
; -1.718 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.645      ;
; -1.718 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.645      ;
; -1.718 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.645      ;
; -1.717 ; \implicitFSM:DATA_CYCLES[7]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 3.025      ;
; -1.716 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.641      ;
; -1.713 ; \implicitFSM:DATA_CYCLES[6]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.091     ; 2.621      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.708 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.634      ;
; -1.696 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.623      ;
; -1.696 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.623      ;
; -1.695 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.622      ;
; -1.684 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.215      ;
; -1.682 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.610      ;
; -1.682 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.610      ;
; -1.681 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.606      ;
; -1.681 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.606      ;
; -1.681 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.606      ;
; -1.681 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.606      ;
; -1.681 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.606      ;
; -1.681 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.606      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; UART_TXD~reg0                     ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.597      ;
; 0.353 ; \implicitFSM:messageToTransmit[9] ; \implicitFSM:messageToTransmit[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; transmitState.transmit            ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; \implicitFSM:K[1]                 ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; \implicitFSM:K[3]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; \implicitFSM:K[2]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; \implicitFSM:K[0]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.383 ; \implicitFSM:DATA_CYCLES[11]      ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.627      ;
; 0.400 ; transmitState.init                ; \implicitFSM:messageToTransmit[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.644      ;
; 0.474 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 1.118      ;
; 0.476 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 1.120      ;
; 0.490 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 1.134      ;
; 0.554 ; transmitState.transmit            ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.195      ;
; 0.572 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.832      ;
; 0.575 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.835      ;
; 0.583 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.843      ;
; 0.586 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; \implicitFSM:DATA_CYCLES[10]      ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.588 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 1.232      ;
; 0.589 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.591 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.600 ; transmitState.init                ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.240      ;
; 0.602 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.615 ; \implicitFSM:K[0]                 ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.859      ;
; 0.616 ; \implicitFSM:K[0]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.860      ;
; 0.618 ; \implicitFSM:K[1]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.862      ;
; 0.660 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.305      ;
; 0.685 ; transmitState.transmit            ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.929      ;
; 0.685 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 1.329      ;
; 0.691 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.336      ;
; 0.699 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.473      ; 1.343      ;
; 0.763 ; \implicitFSM:K[1]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.404      ;
; 0.778 ; \implicitFSM:K[1]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.022      ;
; 0.874 ; \implicitFSM:DATA_CYCLES[10]      ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.879 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.880 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.525      ;
; 0.885 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.885 ; \implicitFSM:K[3]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.889 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.911 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.556      ;
; 0.929 ; \implicitFSM:K[1]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.173      ;
; 0.963 ; \implicitFSM:K[0]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.604      ;
; 0.972 ; transmitState.transmit            ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.216      ;
; 0.972 ; transmitState.transmit            ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.216      ;
; 0.973 ; transmitState.transmit            ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.217      ;
; 0.973 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.233      ;
; 0.975 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.219      ;
; 0.984 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.986 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; \implicitFSM:K[3]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.628      ;
; 0.989 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.992 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.252      ;
; 0.999 ; \implicitFSM:K[2]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.000 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.007 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.646      ;
; 1.030 ; \implicitFSM:K[2]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.671      ;
; 1.047 ; \implicitFSM:K[0]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.291      ;
; 1.078 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.723      ;
; 1.089 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.734      ;
; 1.096 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.340      ;
; 1.098 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.110 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.354      ;
; 1.142 ; \implicitFSM:K[2]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.386      ;
; 1.170 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.415      ;
; 1.181 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.824      ;
; 1.181 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.824      ;
; 1.181 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.824      ;
; 1.185 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.093      ; 1.449      ;
; 1.188 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.430      ;
; 1.189 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.431      ;
; 1.195 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.439      ;
; 1.201 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.461      ;
; 1.201 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.446      ;
; 1.202 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.843      ;
; 1.208 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.849      ;
; 1.209 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.453      ;
; 1.211 ; transmitState.init                ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.454      ;
; 1.257 ; \implicitFSM:messageToTransmit[9] ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.897      ;
; 1.258 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.503      ;
; 1.259 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.311     ; 1.119      ;
; 1.263 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.311     ; 1.123      ;
; 1.269 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.514      ;
; 1.274 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.311     ; 1.134      ;
; 1.282 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.311     ; 1.142      ;
; 1.304 ; \implicitFSM:K[1]                 ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.548      ;
; 1.314 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.570      ;
; 1.316 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.560      ;
; 1.345 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.093      ; 1.609      ;
; 1.358 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.311     ; 1.218      ;
; 1.368 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.613      ;
; 1.379 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.624      ;
; 1.381 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.311     ; 1.241      ;
; 1.384 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.311     ; 1.244      ;
; 1.390 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.635      ;
; 1.411 ; \implicitFSM:K[3]                 ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.655      ;
; 1.421 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.666      ;
; 1.441 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 2.081      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.583 ; -8.931         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.173 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -24.337                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.583 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.325      ;
; -0.583 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.325      ;
; -0.583 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.325      ;
; -0.583 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.325      ;
; -0.583 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.325      ;
; -0.583 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.325      ;
; -0.574 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.314      ;
; -0.574 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.314      ;
; -0.574 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.314      ;
; -0.574 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.314      ;
; -0.574 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.314      ;
; -0.574 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.314      ;
; -0.557 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.501      ;
; -0.557 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.501      ;
; -0.557 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.501      ;
; -0.557 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.501      ;
; -0.557 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.501      ;
; -0.557 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.501      ;
; -0.549 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.292      ;
; -0.549 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.292      ;
; -0.548 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.291      ;
; -0.530 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.270      ;
; -0.530 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.270      ;
; -0.530 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.270      ;
; -0.530 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.270      ;
; -0.530 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.270      ;
; -0.530 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.270      ;
; -0.520 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.261      ;
; -0.520 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.261      ;
; -0.519 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.260      ;
; -0.513 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.458      ;
; -0.513 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.458      ;
; -0.512 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.457      ;
; -0.496 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.237      ;
; -0.496 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.237      ;
; -0.495 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.236      ;
; -0.492 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.234      ;
; -0.475 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.215      ;
; -0.475 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.215      ;
; -0.475 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.215      ;
; -0.475 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.215      ;
; -0.475 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.215      ;
; -0.475 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.215      ;
; -0.473 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.417      ;
; -0.473 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.417      ;
; -0.473 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.417      ;
; -0.473 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.417      ;
; -0.473 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.417      ;
; -0.473 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.417      ;
; -0.466 ; \implicitFSM:DATA_CYCLES[3]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.404      ;
; -0.463 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.206      ;
; -0.463 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.203      ;
; -0.456 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.400      ;
; -0.455 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.400      ;
; -0.455 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.400      ;
; -0.455 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.400      ;
; -0.455 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.400      ;
; -0.455 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.400      ;
; -0.455 ; \implicitFSM:DATA_CYCLES[0]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.400      ;
; -0.453 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.398      ;
; -0.453 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.398      ;
; -0.453 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.398      ;
; -0.453 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.398      ;
; -0.453 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.398      ;
; -0.453 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.398      ;
; -0.452 ; \implicitFSM:DATA_CYCLES[2]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.388      ;
; -0.448 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.392      ;
; -0.448 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.392      ;
; -0.448 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.392      ;
; -0.448 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.392      ;
; -0.448 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.392      ;
; -0.448 ; \implicitFSM:K[2]            ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.392      ;
; -0.439 ; \implicitFSM:DATA_CYCLES[6]  ; \implicitFSM:DATA_CYCLES[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.179      ;
; -0.437 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.382      ;
; -0.437 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.382      ;
; -0.436 ; \implicitFSM:DATA_CYCLES[5]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.381      ;
; -0.435 ; \implicitFSM:DATA_CYCLES[7]  ; UART_TXD~reg0                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 1.575      ;
; -0.434 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.174      ;
; -0.434 ; \implicitFSM:DATA_CYCLES[2]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.175      ;
; -0.428 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.169      ;
; -0.428 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.169      ;
; -0.427 ; \implicitFSM:DATA_CYCLES[3]  ; transmitState.transmit       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.170      ;
; -0.427 ; \implicitFSM:DATA_CYCLES[9]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.168      ;
; -0.427 ; \implicitFSM:DATA_CYCLES[7]  ; \implicitFSM:K[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.372      ;
; -0.426 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.370      ;
; -0.426 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.370      ;
; -0.426 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.370      ;
; -0.426 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.370      ;
; -0.426 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.370      ;
; -0.426 ; \implicitFSM:DATA_CYCLES[10] ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.370      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:K[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.365      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:K[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.365      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.363      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.363      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.363      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.363      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.363      ;
; -0.419 ; \implicitFSM:DATA_CYCLES[11] ; \implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.363      ;
; -0.418 ; \implicitFSM:DATA_CYCLES[1]  ; \implicitFSM:K[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.364      ;
; -0.417 ; \implicitFSM:DATA_CYCLES[3]  ; \implicitFSM:DATA_CYCLES[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.159      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; UART_TXD~reg0                     ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.307      ;
; 0.180 ; \implicitFSM:messageToTransmit[9] ; \implicitFSM:messageToTransmit[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; transmitState.transmit            ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; \implicitFSM:K[1]                 ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; \implicitFSM:K[3]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; \implicitFSM:K[2]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; \implicitFSM:K[0]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.189 ; \implicitFSM:DATA_CYCLES[11]      ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.316      ;
; 0.203 ; transmitState.init                ; \implicitFSM:messageToTransmit[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.330      ;
; 0.237 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.568      ;
; 0.246 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.577      ;
; 0.250 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.581      ;
; 0.277 ; transmitState.init                ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.606      ;
; 0.285 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.286 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.420      ;
; 0.289 ; transmitState.transmit            ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.618      ;
; 0.292 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; \implicitFSM:DATA_CYCLES[10]      ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.300 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.427      ;
; 0.308 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.639      ;
; 0.310 ; \implicitFSM:K[1]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.313 ; \implicitFSM:K[0]                 ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.439      ;
; 0.314 ; \implicitFSM:K[0]                 ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.440      ;
; 0.325 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.656      ;
; 0.329 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.660      ;
; 0.353 ; transmitState.transmit            ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.479      ;
; 0.366 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.697      ;
; 0.379 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.710      ;
; 0.387 ; \implicitFSM:K[1]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.513      ;
; 0.424 ; \implicitFSM:K[1]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.753      ;
; 0.445 ; \implicitFSM:K[3]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.571      ;
; 0.449 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.576      ;
; 0.450 ; \implicitFSM:DATA_CYCLES[10]      ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.577      ;
; 0.450 ; \implicitFSM:K[0]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.779      ;
; 0.451 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.578      ;
; 0.453 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.580      ;
; 0.457 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.788      ;
; 0.461 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.792      ;
; 0.465 ; \implicitFSM:K[1]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.591      ;
; 0.485 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.813      ;
; 0.487 ; \implicitFSM:K[2]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.816      ;
; 0.491 ; transmitState.transmit            ; \implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.617      ;
; 0.491 ; transmitState.transmit            ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.617      ;
; 0.491 ; transmitState.transmit            ; \implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.617      ;
; 0.501 ; \implicitFSM:K[3]                 ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.830      ;
; 0.504 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.631      ;
; 0.507 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.634      ;
; 0.509 ; \implicitFSM:K[2]                 ; \implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.635      ;
; 0.510 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.644      ;
; 0.515 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.642      ;
; 0.516 ; \implicitFSM:DATA_CYCLES[8]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.643      ;
; 0.517 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.519 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.653      ;
; 0.520 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.647      ;
; 0.529 ; \implicitFSM:K[0]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.573 ; \implicitFSM:K[2]                 ; \implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.573 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.700      ;
; 0.576 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.701      ;
; 0.577 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.702      ;
; 0.578 ; \implicitFSM:DATA_CYCLES[7]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.705      ;
; 0.580 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.910      ;
; 0.580 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.910      ;
; 0.580 ; transmitState.transmit            ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.910      ;
; 0.586 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.917      ;
; 0.586 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.713      ;
; 0.590 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 0.726      ;
; 0.590 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.921      ;
; 0.595 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.722      ;
; 0.599 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.726      ;
; 0.616 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.945      ;
; 0.617 ; transmitState.init                ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.743      ;
; 0.620 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.949      ;
; 0.626 ; \implicitFSM:messageToTransmit[9] ; UART_TXD~reg0                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.955      ;
; 0.636 ; \implicitFSM:DATA_CYCLES[5]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.763      ;
; 0.638 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.154     ; 0.568      ;
; 0.648 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.154     ; 0.578      ;
; 0.648 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.774      ;
; 0.648 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.782      ;
; 0.649 ; \implicitFSM:DATA_CYCLES[4]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.776      ;
; 0.651 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.154     ; 0.581      ;
; 0.657 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.154     ; 0.587      ;
; 0.658 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.785      ;
; 0.662 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.789      ;
; 0.677 ; \implicitFSM:K[1]                 ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.803      ;
; 0.678 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.810      ;
; 0.701 ; \implicitFSM:DATA_CYCLES[9]       ; \implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.154     ; 0.631      ;
; 0.717 ; \implicitFSM:DATA_CYCLES[6]       ; \implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.154     ; 0.647      ;
; 0.719 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 0.855      ;
; 0.720 ; \implicitFSM:DATA_CYCLES[2]       ; \implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.154     ; 0.650      ;
; 0.724 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.851      ;
; 0.727 ; \implicitFSM:DATA_CYCLES[0]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.854      ;
; 0.728 ; \implicitFSM:DATA_CYCLES[3]       ; \implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.152     ; 0.660      ;
; 0.728 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.855      ;
; 0.731 ; \implicitFSM:DATA_CYCLES[1]       ; \implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.858      ;
; 0.735 ; \implicitFSM:K[3]                 ; transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.312  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -2.312  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -38.047 ; 0.0   ; 0.0      ; 0.0     ; -28.7               ;
;  CLOCK_50        ; -38.047 ; 0.000 ; N/A      ; N/A     ; -28.700             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_CTS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RTS                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RTX                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; UART_CTS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; UART_CTS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; UART_CTS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 457      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 457      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Fri Apr 14 13:55:21 2023
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.312             -38.047 CLOCK_50 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.036             -33.377 CLOCK_50 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.583
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.583              -8.931 CLOCK_50 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.337 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4847 megabytes
    Info: Processing ended: Fri Apr 14 13:55:24 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


