<stg><name>moments_atan2_cordic<double></name>


<trans_list>

<trans id="115" from="1" to="10">
<condition id="112">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="116" from="1" to="2">
<condition id="114">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="117" from="1" to="3">
<condition id="113">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="134" from="1" to="15">
<condition id="131">
<or_exp><and_exp><literal name="tmp_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_44_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="1"/>
</and_exp><and_exp><literal name="tmp_27" val="1"/>
<literal name="m" val="0"/>
</and_exp><and_exp><literal name="tmp_27" val="1"/>
<literal name="m" val="1"/>
</and_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_56_demorgan" val="1"/>
<literal name="m" val="0"/>
</and_exp><and_exp><literal name="tmp_27" val="1"/>
<literal name="m" val="2"/>
</and_exp><and_exp><literal name="tmp_56_demorgan" val="1"/>
<literal name="m" val="1"/>
</and_exp><and_exp><literal name="tmp_27" val="1"/>
<literal name="m" val="3"/>
</and_exp><and_exp><literal name="tmp_56_demorgan" val="1"/>
<literal name="m" val="2"/>
</and_exp><and_exp><literal name="tmp_56_demorgan" val="1"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="135" from="1" to="14">
<condition id="132">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="1"/>
<literal name="m" val="!0"/>
<literal name="m" val="!1"/>
<literal name="m" val="!2"/>
<literal name="m" val="!3"/>
</and_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="m" val="!0"/>
<literal name="m" val="!1"/>
<literal name="m" val="!2"/>
<literal name="m" val="!3"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="119" from="2" to="10">
<condition id="116">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="121" from="3" to="4">
<condition id="118">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="122" from="4" to="5">
<condition id="119">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="123" from="5" to="6">
<condition id="120">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="124" from="6" to="7">
<condition id="121">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="125" from="7" to="8">
<condition id="122">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="126" from="8" to="9">
<condition id="123">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="127" from="9" to="10">
<condition id="124">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="128" from="10" to="11">
<condition id="125">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="129" from="11" to="12">
<condition id="126">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="130" from="12" to="13">
<condition id="127">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="131" from="13" to="14">
<condition id="128">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="132" from="14" to="15">
<condition id="129">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
</and_exp><and_exp><literal name="m" val="!0"/>
<literal name="m" val="!1"/>
<literal name="m" val="!2"/>
<literal name="m" val="!3"/>
</and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="4" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0  %x_in_read = call double @_ssdm_op_Read.ap_auto.double(double %x_in) nounwind

]]></node>
<StgValue><ssdm name="x_in_read"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="5" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %y_in_read = call double @_ssdm_op_Read.ap_auto.double(double %y_in) nounwind

]]></node>
<StgValue><ssdm name="y_in_read"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="6" bw="64" op_0_bw="64">
<![CDATA[
:2  %p_Val2_s = bitcast double %x_in_read to i64

]]></node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="7" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:3  %p_Result_s = call i1 @_ssdm_op_BitSelect.i1.i64.i32(i64 %p_Val2_s, i32 63)

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="8" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %loc_V = call i11 @_ssdm_op_PartSelect.i11.i64.i32.i32(i64 %p_Val2_s, i32 52, i32 62)

]]></node>
<StgValue><ssdm name="loc_V"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="9" bw="64" op_0_bw="64">
<![CDATA[
:5  %p_Val2_16 = bitcast double %y_in_read to i64

]]></node>
<StgValue><ssdm name="p_Val2_16"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="10" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:6  %p_Result_17 = call i1 @_ssdm_op_BitSelect.i1.i64.i32(i64 %p_Val2_16, i32 63)

]]></node>
<StgValue><ssdm name="p_Result_17"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="11" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:7  %loc_V_4 = call i11 @_ssdm_op_PartSelect.i11.i64.i32.i32(i64 %p_Val2_16, i32 52, i32 62)

]]></node>
<StgValue><ssdm name="loc_V_4"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="12" bw="52" op_0_bw="64">
<![CDATA[
:8  %loc_V_5 = trunc i64 %p_Val2_16 to i52

]]></node>
<StgValue><ssdm name="loc_V_5"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="13" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:9  %tmp_i = icmp eq i11 %loc_V_4, -1

]]></node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="14" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
:10  %tmp_i_25 = icmp ne i52 %loc_V_5, 0

]]></node>
<StgValue><ssdm name="tmp_i_25"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="15" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:11  %tmp_demorgan = and i1 %tmp_i, %tmp_i_25

]]></node>
<StgValue><ssdm name="tmp_demorgan"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="16" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:12  br i1 %tmp_demorgan, label %._crit_edge, label %1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="63">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="18" bw="52" op_0_bw="64">
<![CDATA[
:0  %loc_V_6 = trunc i64 %p_Val2_s to i52

]]></node>
<StgValue><ssdm name="loc_V_6"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="63">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="19" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:1  %tmp_i1 = icmp eq i11 %loc_V, -1

]]></node>
<StgValue><ssdm name="tmp_i1"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="63">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="20" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
:2  %tmp_i1_26 = icmp ne i52 %loc_V_6, 0

]]></node>
<StgValue><ssdm name="tmp_i1_26"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="63">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="21" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp_44_demorgan = and i1 %tmp_i1, %tmp_i1_26

]]></node>
<StgValue><ssdm name="tmp_44_demorgan"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="63">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="22" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_44_demorgan, label %._crit_edge, label %2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="64">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="24" bw="32" op_0_bw="1">
<![CDATA[
:0  %tmp_s = zext i1 %p_Result_17 to i32

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="64">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="25" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="1">
<![CDATA[
:1  %m = call i32 @_ssdm_op_BitSet.i32.i32.i32.i1(i32 %tmp_s, i32 1, i1 %p_Result_s)

]]></node>
<StgValue><ssdm name="m"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="64">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="26" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:2  %tmp_27 = icmp eq i11 %loc_V_4, 0

]]></node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="64">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="27" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_27, label %3, label %7

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="65">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="29" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:0  %tmp_28 = icmp eq i11 %loc_V, 0

]]></node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="65">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="30" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_28, label %8, label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
</and_exp></or_exp>
</condition>

<node id="32" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
:0  %tmp_i2 = icmp eq i52 %loc_V_6, 0

]]></node>
<StgValue><ssdm name="tmp_i2"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
</and_exp></or_exp>
</condition>

<node id="33" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1  %tmp_56_demorgan = and i1 %tmp_i1, %tmp_i2

]]></node>
<StgValue><ssdm name="tmp_56_demorgan"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
</and_exp></or_exp>
</condition>

<node id="34" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
:2  %tmp_i3 = icmp eq i52 %loc_V_5, 0

]]></node>
<StgValue><ssdm name="tmp_i3"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
</and_exp></or_exp>
</condition>

<node id="35" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp_61_demorgan = and i1 %tmp_i, %tmp_i3

]]></node>
<StgValue><ssdm name="tmp_61_demorgan"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
</and_exp></or_exp>
</condition>

<node id="36" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_56_demorgan, label %10, label %.critedge

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="67">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="38" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge:0  br i1 %tmp_61_demorgan, label %18, label %19

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="40" bw="63" op_0_bw="64">
<![CDATA[
:0  %tmp = trunc i64 %p_Val2_16 to i63

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="41" bw="64" op_0_bw="64" op_1_bw="1" op_2_bw="63">
<![CDATA[
:1  %p_Result_41 = call i64 @_ssdm_op_BitConcatenate.i64.i1.i63(i1 false, i63 %tmp)

]]></node>
<StgValue><ssdm name="p_Result_41"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="42" bw="64" op_0_bw="64">
<![CDATA[
:2  %a = bitcast i64 %p_Result_41 to double

]]></node>
<StgValue><ssdm name="a"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="43" bw="63" op_0_bw="64">
<![CDATA[
:3  %tmp_50 = trunc i64 %p_Val2_s to i63

]]></node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="44" bw="64" op_0_bw="64" op_1_bw="1" op_2_bw="63">
<![CDATA[
:4  %p_Result_42 = call i64 @_ssdm_op_BitConcatenate.i64.i1.i63(i1 false, i63 %tmp_50)

]]></node>
<StgValue><ssdm name="p_Result_42"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="45" bw="64" op_0_bw="64">
<![CDATA[
:5  %b = bitcast i64 %p_Result_42 to double

]]></node>
<StgValue><ssdm name="b"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="46" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0">
<![CDATA[
:6  call void (...)* @_ssdm_op_SpecResourceLimit(i32 1, [1 x i8]* @p_str1806, [1 x i8]* @p_str1806, [33 x i8]* @moments_atan2_range_redux_cordic.str, [1 x i8]* @p_str1806) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="47" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:7  %tmp_i2_27 = icmp eq i64 %p_Result_42, %p_Result_41

]]></node>
<StgValue><ssdm name="tmp_i2_27"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="48" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:8  br i1 %tmp_i2_27, label %"atan2_cordic_floatdouble<double>.exit", label %20

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="50" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:0  %notlhs = icmp ne i11 %loc_V_4, -1

]]></node>
<StgValue><ssdm name="notlhs"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="51" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1  %tmp_6 = or i1 %tmp_i3, %notlhs

]]></node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:2  %notlhs1 = icmp ne i11 %loc_V, -1

]]></node>
<StgValue><ssdm name="notlhs1"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="53" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp_7 = or i1 %tmp_i2, %notlhs1

]]></node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="54" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %tmp_8 = and i1 %tmp_6, %tmp_7

]]></node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>DCmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:5  %tmp_9 = fcmp ogt double %a, %b

]]></node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="56" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6  %tmp_10 = and i1 %tmp_8, %tmp_9

]]></node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_10, label %21, label %22

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="63" st_id="1" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="70">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %tmp_42_i = call fastcc double @moments_atan2_range_redux_cordic(double %a, double %b) nounwind

]]></node>
<StgValue><ssdm name="tmp_42_i"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="71">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="tmp_i2_27" val="0"/>
<literal name="tmp_10" val="1"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %tmp_40_i = call fastcc double @moments_atan2_range_redux_cordic(double %b, double %a) nounwind

]]></node>
<StgValue><ssdm name="tmp_40_i"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="72">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="1"/>
</and_exp></or_exp>
</condition>

<node id="82" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %p_2 = select i1 %p_Result_17, double 0xBFF921FB54442D18, double 0x3FF921FB54442D18

]]></node>
<StgValue><ssdm name="p_2"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="72">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="1"/>
</and_exp></or_exp>
</condition>

<node id="83" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="73">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
</and_exp></or_exp>
</condition>

<node id="85" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_61_demorgan, label %11, label %._crit_edge18

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="74">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="87" bw="0" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0">
<![CDATA[
._crit_edge18:0  switch i32 %m, label %._crit_edge21 [
    i32 0, label %._crit_edge24
    i32 1, label %15
    i32 2, label %16
    i32 3, label %17
  ]

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>

<node id="89" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="2"/>
</and_exp></or_exp>
</condition>

<node id="91" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="77">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="1"/>
</and_exp></or_exp>
</condition>

<node id="93" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="78">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="0" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0">
<![CDATA[
:0  switch i32 %m, label %._crit_edge17 [
    i32 0, label %._crit_edge24
    i32 1, label %12
    i32 2, label %13
    i32 3, label %14
  ]

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="79">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="1"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>

<node id="99" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="80">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="1"/>
<literal name="m" val="2"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="81">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="1"/>
<literal name="tmp_61_demorgan" val="1"/>
<literal name="m" val="1"/>
</and_exp></or_exp>
</condition>

<node id="103" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="83">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<node id="107" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %p_1 = select i1 %p_Result_17, double 0xBFF921FB54442D18, double 0x3FF921FB54442D18

]]></node>
<StgValue><ssdm name="p_1"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="83">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %UnifiedReturnBlock

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="84">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<node id="110" bw="0" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0">
<![CDATA[
:0  switch i32 %m, label %._crit_edge16 [
    i32 0, label %._crit_edge24
    i32 1, label %4
    i32 2, label %5
    i32 3, label %6
  ]

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="85">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="1"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="86">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="1"/>
<literal name="m" val="2"/>
</and_exp></or_exp>
</condition>

<node id="114" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="87">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="1"/>
<literal name="m" val="1"/>
</and_exp></or_exp>
</condition>

<node id="116" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="88">
<or_exp><and_exp><literal name="tmp_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_44_demorgan" val="1"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="83" st_id="2" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="59" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %tmp_42_i = call fastcc double @moments_atan2_range_redux_cordic(double %a, double %b) nounwind

]]></node>
<StgValue><ssdm name="tmp_42_i"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="60" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %"atan2_cordic_floatdouble<double>.exit"

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="85" st_id="3" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="90">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="62" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %tmp_40_i = call fastcc double @moments_atan2_range_redux_cordic(double %b, double %a) nounwind

]]></node>
<StgValue><ssdm name="tmp_40_i"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="86" st_id="4" stage="5" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="91">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="63" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_41_i = fsub double 0x3FF921FB54442D18, %tmp_40_i

]]></node>
<StgValue><ssdm name="tmp_41_i"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="87" st_id="5" stage="4" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="92">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="63" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_41_i = fsub double 0x3FF921FB54442D18, %tmp_40_i

]]></node>
<StgValue><ssdm name="tmp_41_i"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="88" st_id="6" stage="3" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="63" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_41_i = fsub double 0x3FF921FB54442D18, %tmp_40_i

]]></node>
<StgValue><ssdm name="tmp_41_i"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="89" st_id="7" stage="2" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="63" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_41_i = fsub double 0x3FF921FB54442D18, %tmp_40_i

]]></node>
<StgValue><ssdm name="tmp_41_i"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="90" st_id="8" stage="1" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="63" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_41_i = fsub double 0x3FF921FB54442D18, %tmp_40_i

]]></node>
<StgValue><ssdm name="tmp_41_i"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="91" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="64" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %"atan2_cordic_floatdouble<double>.exit"

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="92" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="66" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64">
<![CDATA[
atan2_cordic_floatdouble<double>.exit:0  %c = phi double [ %tmp_41_i, %21 ], [ %tmp_42_i, %22 ], [ 0x3FE921FB54442D18, %19 ]

]]></node>
<StgValue><ssdm name="c"/></StgValue>
</operation>

<operation id="93" st_id="10" stage="5" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="67" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
atan2_cordic_floatdouble<double>.exit:1  %d = fsub double 0x400921FB54442D18, %c

]]></node>
<StgValue><ssdm name="d"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="94" st_id="11" stage="4" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="67" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
atan2_cordic_floatdouble<double>.exit:1  %d = fsub double 0x400921FB54442D18, %c

]]></node>
<StgValue><ssdm name="d"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="95" st_id="12" stage="3" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="67" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
atan2_cordic_floatdouble<double>.exit:1  %d = fsub double 0x400921FB54442D18, %c

]]></node>
<StgValue><ssdm name="d"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="96" st_id="13" stage="2" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="67" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
atan2_cordic_floatdouble<double>.exit:1  %d = fsub double 0x400921FB54442D18, %c

]]></node>
<StgValue><ssdm name="d"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="97" st_id="14" stage="1" lat="5">
<core>DAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
atan2_cordic_floatdouble<double>.exit:1  %d = fsub double 0x400921FB54442D18, %c

]]></node>
<StgValue><ssdm name="d"/></StgValue>
</operation>

<operation id="98" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="0" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0">
<![CDATA[
atan2_cordic_floatdouble<double>.exit:2  switch i32 %m, label %._crit_edge21 [
    i32 0, label %._crit_edge24
    i32 1, label %23
    i32 2, label %24
    i32 3, label %25
  ]

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="99" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="m" val="1"/>
</and_exp></or_exp>
</condition>

<node id="77" bw="64" op_0_bw="64">
<![CDATA[
:0  %tmp_84_to_int = bitcast double %c to i64

]]></node>
<StgValue><ssdm name="tmp_84_to_int"/></StgValue>
</operation>

<operation id="100" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="m" val="1"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_84_neg = xor i64 %tmp_84_to_int, -9223372036854775808

]]></node>
<StgValue><ssdm name="tmp_84_neg"/></StgValue>
</operation>

<operation id="101" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="m" val="1"/>
</and_exp></or_exp>
</condition>

<node id="79" bw="64" op_0_bw="64">
<![CDATA[
:2  %tmp_29 = bitcast i64 %tmp_84_neg to double

]]></node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="102" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="m" val="1"/>
</and_exp></or_exp>
</condition>

<node id="80" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="103" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="103">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="m" val="!0"/>
<literal name="m" val="!1"/>
<literal name="m" val="!2"/>
<literal name="m" val="!3"/>
</and_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="!0"/>
<literal name="m" val="!1"/>
<literal name="m" val="!2"/>
<literal name="m" val="!3"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge21:0  br label %._crit_edge17

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="104" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="104">
<or_exp><and_exp><literal name="tmp_27" val="0"/>
<literal name="m" val="!0"/>
<literal name="m" val="!1"/>
<literal name="m" val="!2"/>
<literal name="m" val="!3"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17:0  br label %._crit_edge16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="m" val="!0"/>
<literal name="m" val="!1"/>
<literal name="m" val="!2"/>
<literal name="m" val="!3"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge16:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="106" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="64" op_0_bw="64">
<![CDATA[
:0  %tmp_85_to_int = bitcast double %d to i64

]]></node>
<StgValue><ssdm name="tmp_85_to_int"/></StgValue>
</operation>

<operation id="107" st_id="15" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_85_neg = xor i64 %tmp_85_to_int, -9223372036854775808

]]></node>
<StgValue><ssdm name="tmp_85_neg"/></StgValue>
</operation>

<operation id="108" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>

<node id="72" bw="64" op_0_bw="64">
<![CDATA[
:2  %tmp_30 = bitcast i64 %tmp_85_neg to double

]]></node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="109" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="3"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="tmp_demorgan" val="0"/>
<literal name="tmp_44_demorgan" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_28" val="0"/>
<literal name="tmp_56_demorgan" val="0"/>
<literal name="tmp_61_demorgan" val="0"/>
<literal name="m" val="2"/>
</and_exp></or_exp>
</condition>

<node id="75" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge24

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="tmp_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_44_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_27" val="1"/>
</and_exp><and_exp><literal name="tmp_28" val="0"/>
</and_exp></or_exp>
</condition>

<node id="122" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64" op_3_bw="0" op_4_bw="64" op_5_bw="0" op_6_bw="64" op_7_bw="0" op_8_bw="64" op_9_bw="0" op_10_bw="64" op_11_bw="0" op_12_bw="64" op_13_bw="0" op_14_bw="64" op_15_bw="0" op_16_bw="64" op_17_bw="0" op_18_bw="64">
<![CDATA[
._crit_edge24:0  %p_s = phi double [ 0x7FFFFFFFFFFFFFFF, %._crit_edge ], [ 0.000000e+00, %._crit_edge16 ], [ 0xC00921FB54442D18, %6 ], [ 0x400921FB54442D18, %5 ], [ -0.000000e+00, %4 ], [ 0xC002D97C7F3321D2, %14 ], [ 0x4002D97C7F3321D2, %13 ], [ 0xBFE921FB54442D18, %12 ], [ 0xC00921FB54442D18, %17 ], [ 0x400921FB54442D18, %16 ], [ -0.000000e+00, %15 ], [ %tmp_30, %25 ], [ %d, %24 ], [ %tmp_29, %23 ], [ %c, %"atan2_cordic_floatdouble<double>.exit" ], [ 0.000000e+00, %3 ], [ 0x3FE921FB54442D18, %11 ], [ 0.000000e+00, %._crit_edge18 ], [ %p_2, %18 ]

]]></node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="112" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="tmp_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_44_demorgan" val="1"/>
</and_exp><and_exp><literal name="tmp_27" val="1"/>
</and_exp><and_exp><literal name="tmp_28" val="0"/>
</and_exp></or_exp>
</condition>

<node id="123" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge24:1  br label %UnifiedReturnBlock

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="113" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="125" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
UnifiedReturnBlock:0  %UnifiedRetVal = phi double [ %p_1, %8 ], [ %p_s, %._crit_edge24 ]

]]></node>
<StgValue><ssdm name="UnifiedRetVal"/></StgValue>
</operation>

<operation id="114" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="126" bw="0" op_0_bw="64">
<![CDATA[
UnifiedReturnBlock:1  ret double %UnifiedRetVal

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
