# Verilog_WEEK02
전자전기컴퓨터공학부 전자전기컴퓨터설계실험 II 2주차 실험 (Pre.)
logic_gate와 tb_logic_gate는 2개의 input을 가지고 5개의 output을 가지는 and, or, xor, nor, nand gate를 활용한 코드.
logic_half_adder는 반가산기, logic_half_adder_case는 반가산기를 case를 이용해 구현한 것.
마지막으로 logic_full_adder와 tb_logic_full_adder는 전가산기의 코드.
