# 半导体学习文档

## 简介

导电性能介于导体与绝缘体之间的就叫半导体，比如：硅、锗、硫化银

### 特性

#### 热敏性

半导体材料的电阻率与温度相关，温度越高，电阻率越低（金属恰恰相反），这条性质可以用在传感器上

#### 光敏性

在光照下，半导体与电解质接触形成的 **结**，能够产生电压，太阳能电池就是利用了这种光敏性，也叫 **光伏特效应**，将光转化为电

#### 可整流性

半导体的导点与所加的电场的方向性有关，即它的导点是有方向性的，比如：将其两端加上正电压，可以导电；若是将两端的电压极性反过来，就不导电

#### 可掺杂性

在纯净的半导体中加入微量的杂质，能够极大程度改变其导电能力

在金属中，几乎每个原子都会贡献一个或者多个传导电子，而在半导体中，这个比例会大大降低，不过在大量半导体原子中，加入一个杂质原子就可以极大程度改变半导体的导电性能

### 从贝尔实验室到晶体管

#### 电子管

在半导体材料被应用到电子工业之前，横行的是真空电子管

全世界第一台通用计算机就是用电子管做的，其重达 30T，占地 170㎡，用了 17468只电子三极管、7200个电子二极管、7万多个电阻、1万多个电容、1500个继电器和 6000多个开关

采用电子管做出来的计算机不仅体积大，吨位大，功耗巨大而且寿命很短、检修率极高；除此之外，因为采用的是电子管，所以使用的时候还需要预热时间、会产生极高的热量、还容易烧坏、漏气和爆裂

电子管以前用在通信、收音机、电视机上还没觉得它毛病这么多，但用在计算机上，这些毛病就被陡然放大和暴露了

#### 半导体二极管

1939年，贝尔实验室的半导体行为研究员拉塞尔·欧尔发现借助半导体的PN结可以控制电流的方向，具备比电子管更好的整流效果，而 PN 结正是重点利用了半导体的四个特性之一的 **可掺杂性**

- 纯净的半导体称为本征半导体，在其中加入微量的5价元素，比如磷、锑、砷等等，就会形成以电子导点为主的半导体，电子带负电，所以这种半导体称为N型半导体，取英文 Negative 的第一个字母来表示

- 当本征半导体中加入 3价元素，比如硼、稼、铟等，在电场的作用下就主要是空穴电流，空穴电流带正电荷，这种半导体就被称为 P 型半导体，用 Positive 的第一个字母表示

这种PN结型半导体二极管在整流性能上比电子二极管强，贝尔实验室由此看到了用半导体器件代替电子管的曙光

1945年秋天，贝尔实验室成立了固体物理研究小组，将半导体选为研究方向，第一个目标就是研制出具有放大器功能的半导体晶体管，而项目负责人是时年 35岁的威廉·肖克利，肖克利不负众望，很快就提出了半导体三极管的设想——将一片金属覆盖在半导体上面，利用金属与半导体之间的电压所产生的电场来控制半导体中流过的电流，这就是 **结型场效应** 的基本工作原理，但初期因为无法观测到 **场效应** 而无法验证

#### 约翰·巴丁

全世界获得两次诺贝尔奖的只有四个人

- 居里夫人和其丈夫发现放射现象拿了诺贝尔物理学奖，后来她分离出镭拿了诺贝尔化学奖
- 莱纳斯·鲍林拿过化学奖以及和平奖
- 弗雷德里克·桑格提出蛋白质测序和基因测序，拿了两次化学奖

以上偏向于在本领域的不断突破，而约翰·巴丁（John Bardeen）则在半导体和低温超导理论中两夺诺贝尔物理学奖

值得一提的是，巴丁虽然是电机系毕业，一开始却从事石油勘探相关工作，还发明了一种勘探石油的新电磁学方法，这种方法不但新颖，而且还能大大提高勘探效率，海湾石油公司甚至决定不申请专利，要将这项技术保密到底，直到 30年后，他的这项发明才被公布于世

后来巴丁自费去普林斯顿大学继续读博，顺便还获得了哲学博士，二战期间，他又参加海军，在华盛顿海军军械实验室服役，1945年 4月，37岁的巴丁被肖克利招进贝尔实验室

作为造诣极高的固体物理专家，巴丁提出了一个至关重要的 **半导体表面态理论**，在外加电场的作用下，电子被吸引到半导体的表面并被束缚在那里，形成了严密的屏蔽作用，这阻止了电场穿透到半导体内部，因而不能形成电流，这也是为什么肖克利在实验中，一直观测不到场效应的原因

1947年 12月，巴丁的表面态理论和布拉顿精湛的实验技艺开花结果，世界上第一个点接触型锗晶体管在贝尔实验室诞生，但作为小组长，肖克利却并没有获得半导体三极管的专利署名，这主要有两个原因

- 晶体管诞生的那一刻肖克利不在场
- 肖克利关于晶体管的场效应理论，与美国人菲力尔德于1925年获得的结型MOS专利冲突

#### 威廉·肖克利

1948年，肖克利决定重新做回PN结型晶体管，PN结掺杂的杂质量级是百万个原子中加入一个杂质原子，这就要求首先你得有高纯度的本征半导体，在当时硅的提纯工艺还不成熟，所以用的是锗，纯度要求在11个9以上，即 99.999999999% 纯度的锗

贝尔实验室的戈登·蒂尔提出，先做一个高纯度的 **锗单晶** ，这是一种极具工业化的思想，先做一种材料，再进行材料加工，最后进行工艺制作，这种方式能让实验室里的东西真正实现大规模量产，实现商业化

戈登·蒂尔制作锗单晶的灵感来自于一位叫切克劳斯基的科学家在1918年发表的一篇关于晶体直拉法的论文，1916年，时年31岁的切克劳斯基正在写实验记录，写好以后手一滑把想放进墨水瓶中的钢笔放进了熔融状态的锡里面去了，当他迅速将笔拿出来的时候，笔尖拉出很细的固化金属线，后来经过检验，这金属线竟然是金属单晶构成的

1918年切克劳斯基把这个发现写了一篇论文发表，但并没有引起重视，淹没在了浩瀚的论文中，直到戈登·蒂尔将这个 **直拉法** 用在了半导体的拉晶中，才名声大噪，后来的这种直拉式半导体晶体生长方法更被直接命名为 **切克劳斯基法** 简称 **CZ 法**

不过由于现代半导体的主流材料是硅而不是当初的锗

- 锗的稳定性不如硅，锗受热以后会变成本征状态，使N型和P型半导体都失去了它们的特征，基本上，锗在 75℃ 以上就不工作了
- 锗的价格较贵，在地壳中含量很少，不到 2%，而且分布很分散，不利于开采，以致于还没做成半导体材料的成品锗，价格就已经肩比白银；而硅占了地壳元素含量的 27.7%，材料获取很容易，若是不算工艺成本，这材料几乎就是不要钱
- 锗的氧化物非常不稳定，在 400℃ 以上还容易发生解析反应，导致器件制作难度大，稳定性差，且容易出现大的删漏电流
- 锗的禁带宽度只有 0.66ev，而硅有 1.12eV，这就导致锗器件比较容易被击穿，静态功耗就大了
- 现有水平制备出的锗衬底，达不到硅的纯度和低界面静态密度

所以后续会以硅为材料简单介绍一下 CZ 法

## 硅片的制作

### 多晶硅

硅在沙子中主要以二氧化硅的形式存在，所以，首先要将二氧化硅还原成硅，将沙子与焦炭、煤或者木屑等混合，在石墨电弧炉中进行高温加热，在高于 1900℃ 的温度下，依照下列方程式碳把石英砂还原成硅
$$
\begin{align}
SiO_2+C &\to Si +CO_2 \\
SiO_2+2C &\to Si +2CO
\end{align}
$$
通过这个过程，能获得纯度在 98% 左右的多晶硅，然后，再经过一系列化学过程，比如三氯氢硅法进行逐步提纯，最终可以得到 9个 9以上的电子级多晶硅

多晶硅的材料的制作过程，其成本主要是电费、金属、蒸汽、人力和设备折旧等等，其中电费所占成本大约在 30%，是成本占比最高的部分，所以，一般多晶硅材料厂比较适合建在电费便宜的地区，国内多晶硅材料的价格在 40RMB/KG，全球价格在 7.4USD/KG 左右

从 2014年开始，由于国内多晶硅新增产能不断释放，中国大陆对多晶硅材料的进口依赖程度逐渐降低，到 2020年，进口多晶硅的占比已经从 2014年的 45% 左右降低至 20%，未来有望进一步国产替代，不过，当前国内的电子级多晶硅还是主要依赖进口，国内能够提供这种等级多晶硅的主要是黄河水电和江苏鑫华，不过也只限于 8英寸，全球电子级多晶硅的主要企业有瓦克、OCI、REC、Hemlock、Tokuyama等

完成刚才的步骤，已经可以制作出高纯度的多晶硅，但用于制造半导体元器件的硅必须是单晶硅，这两者的区别在于，单晶硅的硅原子排列方向是有序的，而多晶硅不是

### 单晶硅

#### 前道工艺

从多晶硅到单晶硅，这个时候就要用 CZ 直拉法了，所谓 **拉晶**，也是晶棒制作的过程，拉单晶工艺是硅片制作最核心的工艺步骤，属于 **前道** 工艺，它决定了硅片的质量和纯度，重要程度 90%，硅棒的生长是一个定制化的过程，主要是定制硅片的尺寸和电阻率

1. 把多晶硅材料放在坩埚中，在一个封闭的热场内，通过石墨加热器加热到 1420℃，将多晶硅熔化
2. 把 **晶种** 放进去，所谓晶种，就是和目标晶体相同的小晶体，是生长单晶的种子
3. 将晶种缓慢地垂直拉伸，晶体会在晶种下端生长，并随着晶种的提拉逐渐长长，形成一根 **晶棒**

##### MCZ

现在的晶圆尺寸越做越大，从过去的 2英寸，4英寸到 8英寸，再到 12英寸的大硅片，这就导致晶棒的直径也是越来越粗，因此用来加热的热场尺寸也必须相应的增大，而这个时候，熔体的对流也会更加复杂，同时，固液界面温度梯度以及氧浓度分布变得难以控制

这就需要在传统的 CZ 法装置系统上外加一个磁场来解决这些问题，而且，在适合的磁场强度及磁场分布下，晶体的生长过程能减少氧、硼、铝等杂质经由坩埚进入硅熔体，从而可以制备出氧含量可控以及均匀性更好的高电阻率硅棒，这也是一个定制的过程，这种在传统 CZ 法基础上，配置磁场装置的加工方法被称为 **MCZ 法**，是当下主流的工艺技术

晶棒的单炉拉制时长一般为 48小时到 72小时，实际过程还有诸多环节，且每个环节都需要确保生产参数的准确性和互相之间的匹配性，任何环节的一点小小的纰漏都可能造成轻则良品率低，重则直接报废，因此，晶棒的拉制过程属于复杂的系统性控制工艺，有较高的技术难度，需要长时间的经验积累和优化

##### FZ 悬浮区熔法

现在的单晶硅制备技术除了直拉法之外还有 **FZ 悬浮区熔法**

直拉法的优点是出品的硅含氧量较高、机械强度更大、在制作电子元件过程中不易形变，而且更容易做出大尺寸的硅棒；并且成本更低，晶体的生长速度也比较快，目前，约有 **85%** 的单晶硅片采用直拉法进行拉制

FZ 悬浮区熔法做出来的单晶硅电阻率非常高，特别适用于电力电子器件，比如整流器、探测器件、IGBT等高功率器件；FZ 悬浮区熔法不会用到坩埚，避免了坩埚造成的污染，能使单晶硅的纯度更高，更好的满足制作功率器件的要求

但 FZ 悬浮区熔法做出来的硅棒尺寸比较小，目前最大能做到8英寸，再往上就很困难了；而直拉法，12英寸已经很成熟，并且，下一个技术节点是 18英寸，以英特尔、台积电等厂商在主导相关研究工作，据说已经取得一些进展，但因为不具备生产效益而有所搁置

#### 中道工艺

通过前道工艺，我们做出来一根 **硅晶棒**，接下来要进入 **中道** 工艺过程，通过中道工艺最后出来的产品就是 **抛光片**，也就是我们通常所说的 **晶圆片** 了，这个过程包括

- **切片**
  - 将晶棒切成薄片，晶棒的直径决定了晶圆片的直径
  - 必须保证晶片的平整度和总厚度变化（TTV，相当于厚度的极差）最小
  - 切片后的硅片的翘曲度及TTV能达到 20μm以下
  - 切片后的硅片表面粗糙度轮廓算术平均偏差（Ra）能达到1μm以下
- **研磨**
  - 研磨技术能够去除切片印痕以及表面损伤，使表面加工程度保持均匀一致，同一硅片各处的厚薄均匀
  - 改善晶片厚度与平整度的精确性
  - 目前最先进的 12英寸硅片要求平整度必须控制在1纳米以内，相当于从上海到广州，最大的起伏不能超过 3㎜
  - 硅片经过切片及研磨工序后，其表面会由于机械加工形成一层损伤
- **蚀刻**
  - 使用化学腐蚀的方法去除机械加工造成的损伤，以维持硅片高质量的单晶特性
  - 分为干蚀刻法和湿蚀刻法
- **抛光**
  - 对硅片的表面粗糙度、局部平整度和颗粒度进行控制
  - 12寸硅片要进行双面抛光，8寸的可以单面抛光
  - 抛光设备，目前还被日本和美国垄断中
- **清洗**
  - 每个加工步骤后都要使用专门的设备对硅片进行清洗
  - 以前清洗设备是被日本垄断的，现在国内的 **至纯科技** 已经研制出并投入了市场
  - 由于硅片的制作过程时不时要清洗，挺费水的，所以一般硅片制作中道工艺的工厂都建设在沿海或者内陆水资源丰富的地方
- **激光检查**

#### 后道工艺

经过前道和中道工艺就可以成功地制作出来抛光片，抛光片是硅片中用量最大的产品，占硅片应用的 70%，广泛用于数字、模拟集成电路、存储器、功率器件等芯片

而剩下的 30% 左右的应用，是在抛光片的基础上进行二次加工，做成不同种类的其他硅片，这种二次加工，专业上称为 **后道** 工艺，经过后道工艺我们可以制作出来退火片、外延片、结隔离片以及以 SOI 片为代表的高端芯片等

##### 退火片

- 将抛光片置于扩散炉中，在 1100-1200℃ 高温下，利用高纯度的氢气或者氩气进行退火处理，经过数小时之后，晶圆片表层的氧气向外扩散，能大幅度降低晶片的氧浓度
- 采用这种方法能够消除在拉晶过程中形成的微小缺陷，藉由高温过程，将晶圆表面扩散的金属杂质也吸附掉，减轻重金属对晶片的污染
- 采用退火片为基本材料，可以提升制作半导体芯片时的良率和产品品质
- 一般 CMOS 组件制作及 DRAM 制造厂商对于晶圆片表层的缺陷要求相当的严格，这种具有更低缺陷密度、较高氧化层崩溃电压的退火片更能满足他们的需求

##### 外延片

- 以抛光片为基础，在抛光片表面外延生长出一层不同电阻率的单晶薄膜，膜和衬底的结晶面整齐排列进行生长
  - 单晶层称为外延层
  - 长了膜的晶片就是外延片
- 作为衬底的单晶硅片根据尺寸不同，厚度位于 500-800μm，常用的外延层厚度为 2-20μm
- 外延生长技术发展于 50年代末 60年代初
  - 外延片具备抛光片所不具备的某些电学特性
  - 消除了许多在硅晶体生长和中道加工中所造成的表面和近表面缺陷
  - 不同的外延膜元素、化合物、合金，能够有不同的电学特性

- 外延片分类方式较多，可以按反应室、外延温度、材料异同、外延厚度、掺杂浓度、导电类型、外延生长方式等分类，以下介绍两种主要的分类方法
  - 按照衬底与外延层材料，可分为同质外延与异质外延
    - 当外延膜在同一种材料上生长时，称为同质外延，如硅基外延硅
    - 在不同材料上生长外延则称为异质外延，如硅基氮化镓（GaN on Si）
  - 按照原子输入方式，主要分为气相外延（VPE），液相外延（LPE）和固相外延（SPE）
    - 气相外延方式常用来生长硅外延材料，砷化镓外延材料等
    - 液相外延主要用于生长制造光电器件所需的化合物外延功能薄层材料
    - 化学气相沉积（CVD）生长方法应用最为广泛，在化合物半导体的广泛应用
    - 分子束外延（MBE）、金属有机化学气相沉积（MOCVD）也成为重要的外延生长方式
- 外延片主要技术指标包括产品直径、外延厚度、外延电阻率、外延层厚度均匀性、电阻均匀性、表面缺陷等
- 外延硅晶圆广泛使用在二极管、IGBT功率器件、低功耗数字与模拟集成电路及移动计算通讯芯片等
- 为了满足不同的要求，衬底及外延层的技术参数通常根据客户要求及下游产品定制

##### SOI 硅片

在相同面积的硅片上集成越来越多的晶体管，是半导体的发展趋势，比如华为的麒麟 9000芯片，采用 5纳米制程，在指甲盖大小的芯片中集成了 153亿个晶体管，比苹果 A14多了 30%

更多的晶体管集成，而硅片面积不变，这就势必导致 **线宽** 逐渐微缩，所谓线宽，就是指所能光刻的最小尺寸，但尺寸的缩小是有限的，线宽极限约在 3-5nm 之间，且线宽越小电阻值越大，科学家在不断试图寻找，在不微缩线宽的前提下，如何以相同的制程方式提升元件的效率，突破 **摩尔定律** （集成电路上可以容纳的晶体管数目在大约每经过 18个月便会增加一倍，换言之，处理器的性能每隔两年翻一倍）的限制，但现在，这个定律面临物理限制上的挑战，所有科学家都在想办法，争取将摩尔定律延续下去

**SOI (Silicon on Insulator)** 硅晶绝缘体技术，即为解决方法之一，SOI 类似一种三明治结构，在两层硅的中间夹了一层二氧化硅，二氧化硅是绝缘体，通过绝缘埋层可以实现全介质隔离，能够大幅度减少硅片的寄生电容及漏电现象，并消除了闩锁效应（这种问题会导致芯片功能的混乱或者电路直接无法工作甚至烧毁）

SOI 硅片具有寄生电容小、短沟道效应小、低压低功耗、集成密度高、速度快、工艺简单、抗宇宙射线粒子的能力强、耐高压、耐恶劣环境、低功耗、集成度高的特点，在射频前端芯片、功率器件、汽车电子、传感器以及星载芯片等应用上有绝佳的表现

SOI 硅片的制造方法主要有四种：SIMOX 技术、Bonding 技术、Sim-bond 技术和 Smart-Cut 技术

- **SIMOX**
  - 注氧隔离技术，通过氧离子注入和退火两个关键步骤在抛光片内部嵌入氧化物隔离层，从而制备 SOI 硅片
  - SIMOX 适合于制作超大规模集成电路，比如高速微处理器、高速通讯、三维图象处理、先进多媒体电路、低压低功耗移动计算机、移动电话、便携式电子设备电路等等
- **Bonding**
  - 键合技术，通过将两张抛光片氧化、键合以及退火加固后，通过研磨与抛光将其中一个半导体硅片减薄到所要求的厚度来制备 SOI 硅片
- **Sim-bond**
  - 注氧键合技术，通过在抛光片上注入离子并结合高温退火，形成分布均匀的离子注入层作为化学腐蚀阻挡层，实现对最终器件层的厚度及其均匀性的良好控制
  - 制备的 SOI 硅片具有优越的顶层硅均匀性，同时也能得到厚的绝缘埋层，因此广泛应用于汽车电子、硅光子等领域

- **Smart Cut**
  - 智能剥离技术，是世界领先的 SOI 制备技术，由法国 Soitec 公司开发
  - 先将两片晶圆经高温氧化形成表面氧化层，然后将其中一片的氧化层以离子布植机打入大量氢离子，再将两片氧化层以亲水性链结方式相互接合，并加热至 400-600℃，使氢离子层产生断裂，分离多余的硅层，最终经退火与研磨后形成
  - 借由 Smart-Cut 方法，能提高 SOI 的生产效率和降低成本

针对 SOI 材料，我国从 80年代起就在研究，但没能走出实验室，直到 2000年，中国科学院上海微系统所才终于在量产方面取得重大突破，2001年成立了上海新傲科技股份有限公司，仅仅用了 5个月时间就建成了我国第一条 SOI 生产线，现在我国的 SOI 硅片已经能够成熟量产 8英寸，12英寸的工厂已经建成即将投产

我国的 SOI 硅片目前主要用在射频芯片上，虽然 SOI 硅片的价格是普通硅片的 4-5倍，但相比起通常用在射频芯片上的化合物芯片 5-10倍的高价，还是具有一定性价比优势的，在要求不那么严苛的射频应用领域，SOI 芯片可以作为化合物芯片的一种低配版替代

2015年底，由上海市、国家大基金等部门和机构联合组建了硅产业集团，2016年法国公司 Soitec 因为副业经营不善资金链短缺，Soitec 是全球最大的 8英寸、12英寸 SOI 生产商，SOI 市场占有率超过 70%，于是，硅产业集团入股了 Soitec 公司，占了 11.4% 的股份，并将其 Smart Cut 技术授权给了上海新傲科技，本就具备 SOI 制备技术的上海新傲科技得到了进一步加持，2019年上海新傲科技被硅产业集团收购

 ## 运作模式

| 模式     | IDM                                                          | Fabless                                                      | Foundry                                                      |
| -------- | ------------------------------------------------------------ | ------------------------------------------------------------ | ------------------------------------------------------------ |
| 释义     | Integrated Device Manufacture，集成设备制造                  | 无工厂芯片供应商                                             | 代工厂                                                       |
| 特点     | 集芯片设计、芯片制造、芯片封装和测试等多个产业链环节于一身；早期多数集成电路企业采用的模式；目前仅有极少数企业能够维持 | 只负责芯片的电路设计与销售；将生产、测试、封装等环节外包     | 只负责制造、封装或测试的其中一个环节；不负责芯片设计；可以同时为多家设计公司提供服务，但受制于公司间的竞争关系 |
| 优势     | 设计、制造等环节协同优化，有助于充分发掘技术潜力；能有条件率先实验并推行新的半导体技术（如 FinFet） | 资产较轻，初始投资规模小，创业难度相对较小；企业运行费用较低，转型相对灵活 | 不承担由于市场调研不准、产品设计缺陷等决策风险               |
| 劣势     | 公司规模庞大，管理成本较高；运营费用较高，资本回报率偏低     | 与IDM相比无法与工艺协同优化，因此难以完成指标严苛的设计；与Foundry相比需要承担各种市场风险，一旦失误可能万劫不复 | 投资规模较大，维持生产线正常运作费用较高；需要持续投入维持工艺水平，一旦落后追赶难度较大 |
| 代表企业 | 三星、[德州仪器](https://xueqiu.com/S/TXN?from=status_stock_match)（TI） | 海思、联发科（MTK）、[博通](https://xueqiu.com/S/AVGO?from=status_stock_match)（Broadcom） | SMIC、UMC、Global Foundry                                    |

