{"patent_id": "10-2023-0135257", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0039845", "출원번호": "10-2023-0135257", "발명의 명칭": "하우징 및 이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "김인규"}}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(101)에 있어서, 하우징(210); 및 상기 하우징(210)에 의해 둘러싸이는 적어도 하나의 전자 부품; 을 포함하고, 상기 하우징(210)은, 제1 합금(410), 상기 제1 합금(410)과 구별되는 상기 제1 합금(410) 상의 제2 합금(420), 및 상기 제1 합금(410)과 상기 제2 합금(420) 사이에 개재되는(interposed) 버퍼층(430)(buffer layer)을 포함하는 제1 영역(401); 상기 제1 영역(401)과 접하고 상기 제1 합금(410)을 포함하는 제2 영역(402); 및 상기 제1 영역(401) 내의 상기 제2 합금(420) 상에 배치되는 제1 부분(441), 및 상기 제2 영역(402) 내의 상기제1 합금(410) 상에 배치되는 제2 부분(442)을 포함하는 아노다이징 피막(440)(anodizing film); 을 포함하는,전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제1 부분(441)의 패턴(p1)은, 상기 제2 부분(442)의 패턴(p2)과 다른, 전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서, 상기 아노다이징 피막(440)은, 복수의 홈들(445)을 더 포함하고, 상기 하우징(210)은, 상기 복수의 홈을 채우는(filling) 착색 물질(450)(coloring material); 을 더 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하우징(210)은, 상기 아노다이징 피막(440) 상에 배치되고, 상기 착색 물질(450)로 채워진 상기 복수의 홈들(445)을 밀봉하는코팅층(460)(coating layer); 를 더 포함하는, 공개특허 10-2025-0039845-3-전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 내지 제4항 중 어느 한 항에 있어서, 상기 버퍼층(430)은, 구리, 주석, 니켈, 및 아연 중 적어도 하나를 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 합금(410) 및 상기 제2 합금(420)은, 각각 알루미늄, 및 규소 중 적어도 하나를 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 내지 제6항 중 어느 한 항에 있어서, 상기 버퍼층(430)의 두께(d3)는, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치되는, 전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 영역(401)의 두께(d1)는, 상기 제2 영역(402)의 두께(d2) 보다 큰, 전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 내지 제8항 중 어느 한 항에 있어서, 상기 버퍼층(430)은, 상기 아노다이징 피막(440)에 의해 감싸지고(covered), 상기 버퍼층(430)의 이온화 경향(i3)(ionization tendency)은, 상기 제1 합금(410)의 이온화 경향(i1) 및 상기 제2 합금(420)의 이온화 경향(i2) 보다 작은, 전자 장치(101). 공개특허 10-2025-0039845-4-청구항 10 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 아노다이징 피막(440)은, 상기 하우징(210)의 외부로 노출되는, 전자 장치(101)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "전자 장치(101)의 하우징(210)을 제작하기 위한 방법에 있어서, 제1 합금(410)을 절삭 툴(701)을 이용하여 상기 하우징(210)의 적어도 일부의 형상에 대응하는 형상을 가지는프레임(710)으로 제작하는 단계; 상기 프레임(710)의 일부에 버퍼층(430)을 증착 시키는 단계; 상기 버퍼층(430) 상에 제2 합금(420)을 증착 시키는 단계; 및 상기 프레임(710)에 아노다이징 피막(440)을 형성시키는 단계; 를 포함하는, 방법."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 제1 합금(410)을 상기 프레임(710)으로 제작한 후 상기 프레임(710)의 상기 일부에 상기 버퍼층(430)을 증착 시키기 전, 상기 프레임(710)을 폴리싱(polishing)하는 단계; 및 상기 버퍼층(430) 상에 상기 제2 합금(420)을 증착 시킨 후 상기 프레임(710)에 상기 아노다이징 피막(440)을형성시키기 전, 상기 제2 합금(420)의 일부를 가공하여 상기 제2 합금(420)에 패턴을 형성하는 단계; 를 더 포함하는, 방법."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항 또는 제12항에 있어서, 상기 프레임(710)에 상기 아노다이징 피막(440)을 형성시키는 상기 단계는, 상기 아노다이징 피막(440)에 복수의 홈들(445)을 형성시키는 단계를 포함하고, 상기 프레임(710)에 상기 아노다이징 피막(440)을 형성시킨 후, 상기 복수의 홈들(445) 내에 착색 물질(450)을흡착시키는 단계; 를 더 포함하는, 방법."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항 내지 제13항 중 어느 한 항에 있어서, 상기 복수의 홈들(445) 내에 착색 물질(450)을 흡착시킨 후, 상기 아노다이징 피막(440) 상에 코팅층(460)을 증착 시키는 단계; 를 더 포함하는, 공개특허 10-2025-0039845-5-방법."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항 내지 제14항 중 어느 한 항에 있어서, 상기 프레임(710)의 일부에 버퍼층(430)을 증착 시키는 단계는, 상기 버퍼층(430)을 상기 프레임(710)의 상기 일부에 0.1㎛ 이상 1.0㎛ 이하의 범위 내의 두께(d3)로 증착 시키는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "하우징(210)에 있어서, 제1 합금(410), 상기 제1 합금(410)과 구별되는 상기 제1 합금(410) 상의 제2 합금(420), 및 상기 제1 합금(410)과 상기 제2 합금(420) 사이에 개재되는(interposed) 버퍼층(430)(buffer layer)을 포함하는 제1 영역(401); 상기 제1 영역(401)과 접하고 상기 제1 합금(410)을 포함하는 제2 영역(402); 상기 제1 영역(401) 내의 상기 제2 합금(420) 상에 배치되는 제1 부분(441), 및 상기 제2 영역(402) 내의 상기제1 합금(410) 상에 배치되는 제2 부분(442)을 포함하는 아노다이징 피막(440)(anodizing film); 및 상기 아노다이징 피막(440) 상에 배치되는 코팅층(460); 을 포함하는, 하우징(210)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서, 상기 제1 부분(441)의 패턴(p1)은, 상기 제2 부분(442)의 패턴(p2)과 다른, 하우징(210)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항 또는 제17항에 있어서, 상기 아노다이징 피막(440)은, 상기 코팅층(460)으로부터 상기 제2 합금(420)을 향하여 함몰된 복수의 홈들(445)을 더 포함하고, 상기 복수의 홈들(445)을 채우는 착색 물질(450); 을 더 포함하는, 하우징(210)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항 내지 제18항 중 어느 한 항에 있어서, 상기 버퍼층(430)은, 공개특허 10-2025-0039845-6-구리, 주석, 니켈, 및 아연 중 적어도 하나를 포함하는, 하우징(210)."}
{"patent_id": "10-2023-0135257", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16항 내지 제19항 중 어느 한 항에 있어서, 상기 버퍼층(430)의 두께(d3)는, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치되는, 하우징(210)."}
{"patent_id": "10-2023-0135257", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따른, 전자 장치의 하우징은, 제1 합금, 상기 제1 합금과 구별되는 상기 제1 합금 상의 제2 합금, 및 상기 제1 합금과 상기 제2 합금 사이에 개재되는(interposed) 버퍼층(buffer layer)을 포함하는 제1 영역을 포함할 수 있다. 상기 하우징은, 상기 제1 영역과 접하고 상기 제1 합금을 포함하는 제2 영역을 포함할 수 있다. 상기 하우징은, 상기 제1 영역 내의 상기 제2 합금 상에 배치되는 제1 부분, 및 상기 제2 영역 내의 상기 제1 합 금 상에 배치되는 제2 부분을 포함하는 아노다이징 피막(anodizing film)을 포함할 수 있다."}
{"patent_id": "10-2023-0135257", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "후술할 다양한 실시예들은, 하우징 및 이를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0135257", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "사용자의 심미감 향상을 위하여, 전자 장치는 디자인적 요소를 강화하고 있다. 차별화된 디자인을 제공하기 위 해, 전자 장치는 다양한 외관을 가지는 하우징을 포함할 수 있다. 전자 장치는, 하우징의 패턴 및 색상을 통하 여 사용자에게 다양한 사용자 경험을 제공할 수 있다. 상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상 술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이 나 결정이 제기되지 않는다."}
{"patent_id": "10-2023-0135257", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따른, 전자 장치는, 하우징, 및 상기 하우징에 의해 둘러싸이는 적어도 하나의 전자 부품을 포함할 수 있다. 상기 하우징은, 제1 합금, 상기 제1 합금과 구별되는 상기 제1 합금 상의 제2 합금, 및 상기 제1 합 금과 상기 제2 합금 사이에 개재되는(interposed) 버퍼층(buffer layer)을 포함하는 제1 영역을 포함할 수 있다. 상기 하우징은, 상기 제1 영역과 접하고 상기 제1 합금을 포함하는 제2 영역을 포함할 수 있다. 상기 하 우징은, 상기 제1 영역 내의 상기 제2 합금 상에 배치되는 제1 부분, 및 상기 제2 영역 내의 상기 제1 합금 상 에 배치되는 제2 부분을 포함하는 아노다이징 피막(anodizing film)을 포함할 수 있다. 일 실시예에 따른, 전자 장치의 하우징을 제작하기 위한 방법은, 제1 합금을 절삭 툴을 이용하여 상기 하우징의 적어도 일부의 형상에 대응하는 형상을 가지는 프레임으로 제작하는 단계를 포함할 수 있다. 상기 방법은, 상기 프레임의 일부에 버퍼층을 증착 시키는 단계를 포함할 수 있다. 상기 방법은, 상기 버퍼층 상에 제2 합금을 증 착 시키는 단계를 포함할 수 있다. 상기 방법은, 상기 프레임에 아노다이징 피막을 형성시키는 단계를 포함할 수 있다. 일 실시예에 따른, 하우징은, 제1 합금, 상기 제1 합금과 구별되는 상기 제1 합금 상의 제2 합금, 및 상기 제1 합금과 상기 제2 합금 사이에 개재되는 버퍼층을 포함하는 제1 영역을 포함할 수 있다. 상기 하우징은, 상기 제 1 영역과 접하고 상기 제1 합금을 포함하는 제2 영역을 포함할 수 있다. 상기 하우징은, 기 제1 영역 내의 상기 제2 합금 상에 배치되는 제1 부분, 및 상기 제2 영역 내의 상기 제1 합금 상에 배치되는 제2 부분을 포함하는 아노다이징 피막을 포함할 수 있다. 상기 하우징은, 상기 아노다이징 피막 상에 배치되는 코팅층을 포함할 수있다."}
{"patent_id": "10-2023-0135257", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 도면을 참조하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으 며 여기에서 설명하는 실시예에 한정되지 않는다. 도면의 설명과 관련하여, 동일하거나 유사한 구성요소에 대해 서는 동일하거나 유사한 참조 부호가 사용될 수 있다. 또한, 도면 및 관련된 설명에서는, 잘 알려진 기능 및 구성에 대한 설명이 명확성과 간결성을 위해 생략될 수 있다. 도 1은, 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도(block diagram)이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스 , 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈 , 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 일 실시예에 따르면, 전자 장치(10 1)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가 될 수 있다. 일 실시예에 따르면, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테 나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)을 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)과 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD(secure digital)카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터,SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통 신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블 루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통 신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈은 복수의 안테나 들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 일 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 일 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안 테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 일 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 다른 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안 테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외 부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가 적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상 기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전 자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제 공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 일 실시예에 따르면, 외부의 전자 장 치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치 또는 서버는 제2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 도 2는, 일 실시예에 따른, 전자 장치를 나타내는 도면이다. 도 2를 참조하면, 일 실시예에 따른 전자 장치는, 전자 장치의 외관을 형성하는 하우징을 포함 할 수 있다. 예를 들어, 하우징은 전면(200A), 후면(200B) 및 전면(200A) 및 후면(200B) 사이의 공간을 둘러싸는 측면(200C)을 포함할 수 있다. 일 실시예에 따르면, 하우징은, 전면(200A), 후면(200B) 및/또는 측면(200C)들 중 적어도 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따른 전자 장치는, 실질적으로 투명한 전면 플레이트를 포함할 수 있다. 일 실시예에 따 르면, 전면 플레이트는 전면(200A)의 적어도 일부를 형성할 수 있다. 일 실시예에 따르면, 전면 플레이트 는, 예를 들어, 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트를 포함할 수 있 으나, 이에 제한되는 것은 아니다. 일 실시예에 따른 전자 장치는, 실질적으로 불투명한 후면 플레이트를 포함할 수 있다. 일 실시예에 따르면, 후면 플레이트는 후면(200B)의 적어도 일부를 형성할 수 있다. 일 실시예에 따르면, 후면 플레이 트는 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네 슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 일 실시예에 따른 전자 장치는 측면 베젤 구조(또는 측면 부재)를 포함할 수 있다. 일 실시예에 따르 면, 측면 베젤 구조는 전면 플레이트 및/또는 후면 플레이트와 결합되어, 전자 장치의 측 면(200C)의 적어도 일부를 형성할 수 있다. 예를 들어, 측면 베젤 구조는 전자 장치의 측면(200C)을 전부 형성할 수도 있고, 다른 예를 들어, 측면 베젤 구조는 전면 플레이트 및/또는 후면 플레이트 와 함께 전자 장치의 측면(200C)을 형성할 수도 있다. 도시된 실시예와 달리, 전자 장치의 측면(200C)이 전면 플레이트 및/또는 후면 플레이트에 의해 부분적으로 형성되는 경우, 전면 플레이트 및/또는 후면 플레이트는 그 가장자리에서 후면 플레이트 및/또는 전면 플레이트를 향하여 휘어져 심리스하게(seamless) 연장되는 영역을 포함할 수 있다. 상 기 전면 플레이트 및/또는 후면 플레이트의 상기 연장되는 영역은, 예를 들어, 전자 장치의 긴 엣지(long edge)의 양단에 위치할 수 있으나, 상술한 예에 의해 제한되는 것은 아니다. 일 실시예에 따르면, 측면 베젤 구조는 금속 및/또는 폴리머를 포함할 수 있다. 일 실시예에 따르면, 후면 플레이트 및 측면 베젤 구조는 일체로 형성될 수 있고, 동일한 물질(예: 알루미늄과 같은 금속 물 질)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 후면 플레이트 및 측면 베젤 구조 는 별개의 구성으로 형성되거나 및/또는 서로 상이한 물질을 포함할 수도 있다. 일 실시예에 따르면, 전자 장치는 디스플레이(예: 도 1의 디스플레이 모듈), 오디오 모듈(203, 204, 207)(예: 도 1의 오디오 모듈), 센서 모듈(미도시)(예: 도 1의 센서 모듈), 카메라 모듈(205, 212)(예: 도 1의 카메라 모듈), 키 입력 장치(예: 도 1의 입력 모듈), 발광 소자(미도시), 및/ 또는 커넥터 홀 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 상기 구성요소 들 중 적어도 하나(예: 키 입력 장치 또는 발광 소자(미도시))를 생략하거나, 다른 구성요소를 추가적으로 포함할 수 있다. 일 실시예에 따르면, 디스플레이는 전면 플레이트의 상당 부분을 통하여 시각적으로 노출될 수 있다. 예를 들어, 디스플레이의 적어도 일부는 전면(200A)을 형성하는 전면 플레이트를 통하여 보일 수 있 다. 일 실시예에 따르면, 디스플레이는 전면 플레이트의 배면에 배치될 수 있다. 일 실시예에 따르면, 디스플레이의 외곽 형상은, 디스플레이에 인접한 전면 플레이트의 외곽 형 상과 대체로 동일하게 형성될 수 있다. 일 실시예에 따르면, 디스플레이가 시각적으로 노출되는 면적을 확 장하기 위하여, 디스플레이의 외곽과 전면 플레이트의 외곽 간의 간격은 대체로 동일하게 형성될 수 있다. 일 실시예에 따르면, 디스플레이(또는 전자 장치의 전면(200A))은 화면 표시 영역(201A)을 포함할 수 있다. 일 실시예에 따르면, 디스플레이는 화면 표시 영역(201A)을 통해 사용자에게 시각적 정보를 제공할 수 있다. 도시된 실시 예에서는, 전면(200A)을 정면으로 바라보았을 때, 화면 표시 영역(201A)이 전면(200A)의 외곽과 이격되어 전면(200A)의 내측에 위치하는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 다른 실시 예에서, 전면(200A)을 정면으로 바라보았을 때, 화면 표시 영역(201A)의 가장자리의 적어도 일부는 전면(200A) (또는 전면 플레이트)의 가장자리와 실질적으로 일치될 수도 있다. 일 실시예에 따르면, 화면 표시 영역(201A)은 사용자의 생체 정보를 획득하도록 구성된 센싱 영역(201B)을 포함 할 수 있다. 여기서, \"화면 표시 영역(201A)이 센싱 영역(201B)을 포함함\"의 의미는 센싱 영역(201B)의 적어도 일부가 화면 표시 영역(201A)에 겹쳐질 수 있는 것(overlapped)으로 이해될 수 있다. 예를 들어, 센싱 영역 (201B)은 화면 표시 영역(201A)의 다른 영역과 마찬가지로 디스플레이에 의해 시각 정보를 표시할 수 있고, 추가적으로 사용자의 생체 정보(예: 지문)를 획득할 수 있는 영역을 의미할 수 있다. 일 실시예에 따르면, 센싱 영역(201B)은 키 입력 장치에 형성될 수도 있다. 일 실시예에 따르면, 디스플레이는 제1 카메라가 위치하는 영역을 포함할 수 있다. 일 실시예에 따르 면, 디스플레이의 상기 영역에는 개구부가 형성되고, 제1 카메라(예: 펀치 홀 카메라)는 전면(200A) 을 향하도록 상기 개구부 내에 적어도 부분적으로 배치될 수 있다. 이 경우, 화면 표시 영역(201A)은 상기 개구 부의 가장자리의 적어도 일부를 둘러쌀 수 있다. 일 실시예 따르면, 제1 카메라(예: 언더 디스플레이 카메 라(under display camera, UDC))는 디스플레이의 상기 영역과 중첩되도록 디스플레이 아래에 배치될 수 있다. 이 경우, 디스플레이는 상기 영역을 통해 사용자에게 시각적 정보를 제공할 수 있고, 추가적으로 제1 카메라는 디스플레이의 상기 영역을 통해 전면(200A)을 향하는 방향에 대응되는 이미지를 획득할 수 있다. 일 실시예에 따르면, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/ 또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 일 실시예에 따르면, 오디오 모듈(203, 204, 207)은 마이크 홀(203, 204) 및 스피커 홀을 포함할 수 있다. 일 실시예에 따르면, 마이크 홀(203, 204)은 측면(200C)의 일부 영역에 형성된 제1 마이크 홀 및 후면 (200B)의 일부 영역에 형성된 제2 마이크 홀을 포함할 수 있다. 마이크 홀(203, 204)의 내부에는 외부의 소리를 획득하기 위한 마이크(미도시)가 배치될 수 있다. 마이크는 소리의 방향을 감지할 수 있도록 복수개의 마이크를 포함할 수 있다. 일 실시예에 따르면, 후면(200B)의 일부 영역에 형성된 제2 마이크 홀은, 카메라 모듈(205, 212)에 인접하 도록 배치될 수 있다. 예를 들어, 제2 마이크 홀은 카메라 모듈(205, 212)의 동작에 따라 소리를 획득할수 있다. 다만 이에 제한되는 것은 아니다. 일 실시 예에 따르면, 스피커 홀은, 외부 스피커 홀 및 통화용 리시버 홀(미도시)을 포함할 수 있다. 외부 스피커 홀은 전자 장치의 측면(200C)의 일부에 형성될 수 있다. 일 실시예에 따르면, 외부 스피 커 홀은 마이크 홀과 하나의 홀로 구현될 수 있다. 도시되지 않았으나, 통화용 리시버 홀(미도시)은 측면(200C)의 다른 일부에 형성될 수 있다. 예를 들어, 통화용 리시버 홀은, 측면(200C)에서 외부 스피커 홀 의 반대편에 형성될 수 있다. 예를 들어, 도 2의 도시를 기준으로, 외부 스피커 홀은 전자 장치(10 1)의 하단부에 해당하는 측면(200C)에 형성되고, 통화용 리시버 홀은 전자 장치의 상단부에 해당하는 측면 (200C)에 형성될 수 있다. 다만 이에 제한되는 것은 아니며, 일 실시예에 따르면, 통화용 리시버 홀은 측면 (200C)이 아닌 위치에 형성될 수도 있다. 예를 들어, 통화용 리시버 홀은 전면 플레이트(또는, 디스플레이 )와 측면 베젤 구조 사이의 이격된 공간에 의해 형성될 수도 있다. 일 실시예에 따르면, 전자 장치는 외부 스피커 홀 및/또는 통화용 리시버 홀(미도시)을 통해 하우징 의 외부로 소리를 출력하도록 구성되는 적어도 하나의 스피커(미도시)를 포함할 수 있다. 예를 들면, 상기 스피 커는, 압전 소자(piezoelectric element)를 이용하여 상기 스피커 내의 진동판을 진동시킴으로써 오디오를 출력 하도록 구성된 피에조 스피커(piezo speaker)를 포함할 수 있다. 그러나 이에 제한되지 않는다. 일 실시예에 따르면, 센서 모듈(미도시)은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응 하는 전기 신호 또는 데이터 값을 생성할 수 있다. 예를 들어, 센서 모듈은, 근접 센서, HRM(heart rate monitor) 센서, 지문 센서, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬 러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 카메라 모듈(205, 212)은, 전자 장치의 전면(200A)을 향하도록 배치된 제1 카메라 , 및 후면(200B)을 향하도록 배치되는 제2 카메라를 포함할 수 있다. 일 실시예에 따르면, 제2 카메라는 복수의 카메라들(예: 듀얼 카메라, 트리플 카메라 또는 쿼드 카메라)를 포함할 수 있다. 다만, 제2 카메라가 반드시 복수의 카메라들을 포함하는 것으로 한정되는 것은 아니며, 하나의 카메라를 포함할 수도 있다. 일 실시예에 따르면, 제1 카메라 및 제2 카메라는, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 일 실시예에서, 전자 장치는, 후면(200B)을 향하도록 배치되는 플래시를 포함할 수 있다. 일 실시예 에 따르면, 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 일 실시 예에 따르면, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치의 한 면에 배치될 수 있다. 일 실시예에 따르면, 키 입력 장치는 전자 장치의 측면(200C)에 배치될 수 있다. 일 실시예에 따르면, 전자 장치는 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고, 포함되지 않은 키 입력 장치는 디스플레이 상에 소프트 키와 같은 다른 형태로 구현될 수 있다. 일 실시예에 따르면, 커넥터 홀은 외부 장치의 커넥터가 수용될 수 있도록 전자 장치의 측면(200C)에 형성될 수 있다. 커넥터 홀 내에는 외부 장치의 커넥터와 전기적으로 연결되는 연결 단자(예: 도 1의 연결 단자)가 배치될 수 있다. 일 실시예에 따른 전자 장치는 상기 연결 단자를 통해 송수신되는 전기적인 신호를 처리하기 위한 인터페이스 모듈(예: 도 1의 인터페이스)을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는 발광 소자(미도시)를 포함할 수 있다. 예를 들어, 상기 발광 소자(미도 시)는 하우징의 전면(200A)에 배치될 수 있다. 상기 발광 소자(미도시)는 전자 장치의 상태 정보를 광 형 태로 제공할 수 있다. 일 실시예에 따르면, 상기 발광 소자(미도시)는 제1 카메라의 동작과 연동되는 광원 을 제공할 수 있다. 예를 들어, 상기 발광 소자(미도시)는, LED, IR LED 및/또는 제논 램프를 포함할 수 있다. 도 3은, 일 실시예에 따른 전자 장치의 분해 사시도(exploded perspective view)이다. 이하에서, 전술한 구성과 동일한 참조 부호를 갖는 구성에 대해 중복되는 설명은 생략한다. 도 3을 참조하면, 일 실시예에 따른 전자 장치는, 디스플레이, 전면 플레이트, 후면 플레이트 , 프레임 구조, 제1 인쇄 회로 기판, 제2 인쇄 회로 기판, 커버 플레이트, 및 배터 리(예: 도 1의 배터리)를 포함할 수 있다. 일 실시예에 따르면, 프레임 구조는, 전자 장치의 외관(예: 도 2의 측면(200C))을 형성하는 내벽 및 상기 내벽으로부터 내측으로 연장되는 지지 구조를 포함할 수 있다. 일 실시예에 따르면, 프레임 구조는 디스플레이 및 후면 플레이트 사이에 배치될 수 있다. 일 실시예에 따르면, 프레 임 구조의 내벽은 후면 플레이트 및 전면 플레이트(및/또는 디스플레이) 사이의 공간 을 둘러쌀 수 있고, 프레임 구조의 지지 구조는, 상기 공간 내에서 내벽으로부터 연장될 수 있 다. 일 실시예에 따르면, 프레임 구조는 전자 장치에 포함된 다른 구성요소들을 지지하거나 수용할 수 있 다. 예를 들어, 일 방향(예: +z 방향)을 향하는 프레임 구조의 일 면에는 디스플레이가 배치될 수 있 고, 디스플레이는 프레임 구조의 지지 구조에 의해 지지될 수 있다. 예를 들어, 프레임 구조 의 상기 일 방향과 반대 방향(예: -z 방향)을 향하는 타 면에는 제1 인쇄 회로 기판, 제2 인쇄 회로 기판, 배터리, 및 제2 카메라가 배치될 수 있다. 제1 인쇄 회로 기판, 제2 인쇄 회로 기판 , 배터리 및 제2 카메라는 프레임 구조의 내벽 및/또는 지지 구조에 의해 정의 되는 리세스에 각각 안착될 수 있다. 일 실시예에 따르면, 제1 인쇄 회로 기판, 제2 인쇄 회로 기판 및 배터리는 프레임 구조와 각각 결합될 수 있다. 예를 들어, 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판은, 스크류(screw)와 같 은 결합 부재를 통해, 프레임 구조에 고정 배치될 수 있다. 예를 들어, 배터리는 접착 부재(예: 양면 테이프)를 통해 프레임 구조에 고정 배치될 수 있다. 그러나, 상술한 예에 의해 제한되는 것은 아니다. 일 실시예에 따르면, 커버 플레이트는 제1 인쇄 회로 기판 및 후면 플레이트 사이에 배치될 수 있다. 일 실시예에 따르면, 제1 인쇄 회로 기판 상에는 커버 플레이트가 배치될 수 있다. 예를 들어, 커버 플레이트는 제1 인쇄 회로 기판의 -z 방향을 향하는 면에 배치될 수 있다. 일 실시예에 따르면, 커버 플레이트는, z 축을 기준으로, 제1 인쇄 회로 기판과 적어도 부분적으로 중첩될 수 있다. 일 실시예에 따르면, 커버 플레이트는 제1 인쇄 회로 기판의 적어도 일부 영역을 덮 을 수 있다. 이를 통해, 커버 플레이트는 제1 인쇄 회로 기판을 물리적인 충격으로부터 보호하거나, 제1 인쇄 회로 기판에 결합된 커넥터의 이탈을 방지할 수 있다. 일 실시예에 따르면, 커버 플레이트는, 결합 부재(예: 스크류)를 통해 제1 인쇄 회로 기판에 고정 배 치되거나, 또는 상기 결합 부재를 통해 제1 인쇄 회로 기판과 함께 프레임 구조에 결합될 수 있다. 일 실시예에 따르면, 디스플레이는 프레임 구조 및 전면 플레이트 사이에 배치될 수 있다. 예를 들어, 디스플레이의 일 측(예: +z 방향)에는 전면 플레이트가 배치되고, 타 측(예: -z 방향)에는 프 레임 구조가 배치될 수 있다. 일 실시예에 따르면, 전면 플레이트는 디스플레이와 결합될 수 있다. 예를 들어, 전면 플레이트 및 디스플레이는, 그 사이에 개재되는 광학용 접착 부재(예: optically clear adhesive(OCA) 또는 optically clear resin(OCR))를 통해 서로 접착될 수 있다. 일 실시예에 따르면, 전면 플레이트는 프레임 구조와 결합될 수 있다. 예를 들어, 전면 플레이트 는, z 축 방향으로 바라보았을 때, 디스플레이 바깥으로 연장되는 외곽부를 포함할 수 있고, 전면 플 레이트의 상기 외곽부와 프레임 구조(예: 내벽) 사이에 배치되는 접착 부재(예: 양면 테이프)를 통해, 프레임 구조와 접착될 수 있다. 다만 상술한 예에 의해 제한되는 것은 아니다. 일 실시예에 따르면, 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판에는, 프로세서(예: 도 1의 프 로세서), 메모리(예: 도 1의 메모리), 및/또는 인터페이스(예: 도 1의 인터페이스)가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세 서, 센서 허브 프로세서, 또는 통신 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 메모리는, 예를 들어, 휘발성 메모리(예: 도 1의 휘발성 메모리) 또는 비휘발성 메모리(예: 도 1의 비휘발성 메모리)를 포 함할 수 있다. 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는 전자 장치 를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC(multimedia card) 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 일 실시예에 따르면, 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판은 연결 부재(예: 연성 인쇄 회로 기판)를 통해 서로 작동적으로 또는 전기적으로 연결될 수 있다. 일 실시예에 따르면, 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 예를 들면, 배터리는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리의 적어도 일부는 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판과 실질적으로 동일 평면 상에 배치될 수 있다. 일 실시예에 따른 전자 장치는, 안테나 모듈(미도시)을 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈 은, 후면 플레이트와 배터리 사이에 배치될 수 있다. 안테나 모듈은, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나 모듈은, 예를 들어, 외부 장치와 근거리 통신을 하거나, 외부 장치와 전력을 무선으로 송수신 할 수 있다. 일 실시예에 따르면, 제1 카메라(예: 전면 카메라)는 렌즈가 전면 플레이트(예: 도 1의 전면(200A)) 의 일부 영역(예: 카메라 영역)을 통해 외부 광을 수신할 수 있도록 프레임 구조의 적어도 일부(예: 지지 구조)에 배치될 수 있다. 일 실시예에 따르면, 제2 카메라(예: 후면 카메라)는 프레임 구조 및 후면 플레이트 사이에 배 치될 수 있다. 일 실시예에 따르면, 제2 카메라는 연결 부재(예: 커넥터)를 통해 제1 인쇄 회로 기판(25 0)에 전기적으로 연결될 수 있다. 일 실시예에 따르면, 제2 카메라는 렌즈가 전자 장치의 후면 플레 이트의 카메라 영역을 통해 외부 광을 수신할 수 있도록 배치될 수 있다. 일 실시예에 따르면, 카메라 영역은 후면 플레이트의 표면(예: 도 1의 후면(200B))에 형성될 수 있다. 일 실시예에 따르면, 카메라 영역은 제2 카메라의 렌즈로 외부의 광이 입사 될 수 있도록 적어 도 부분적으로 투명하게 형성될 수 있다. 일 실시예에 따르면, 카메라 영역의 적어도 일부는 후면 플레이 트의 상기 표면으로부터 소정의 높이로 돌출될 수 있다. 다만, 이에 한정되는 것은 아니며, 다른 실시 예 에서, 카메라 영역은 후면 플레이트의 표면과 실질적으로 동일한 평면을 형성할 수도 있다. 일 실시예에 따르면, 전자 장치의 하우징(예: 도 2의 하우징)은, 전자 장치의 외관의 적어도 일 부를 형성하는 구성 또는 구조를 의미할 수 있다. 이러한 점에서, 전자 장치의 외관을 형성하는 전면 플레 이트, 프레임 구조, 및/또는 후면 플레이트 중 적어도 일부는 전자 장치의 하우징으 로 참조될 수 있다. 도 4a는, 예시적인 전자 장치의 하우징의 일부를 도시한다. 도 4b는, 도 4a의 라인 A-A'를 따라 절단한 예시적 인 전자 장치의 하우징의 부분단면도(partial cross-sectional view)이다. 도 4a, 및 도 4b를 참조하면, 전자 장치(예: 도 1의 전자 장치)는, 하우징을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 하우징에 의해 둘러싸이는 적어도 하나의 전자 부품을 포함할 수 있다. 예를 들면, 도 2, 및 도 3을 함께 참조할 때, 하우징은, 전자 장치의 외관을 형성할 수 있다. 전자 장치는, 상기 하우징의 내부 공간에 배치되는 적어도 하나의 전자 부품을 포함할 수 있다. 예를 들면, 전자 장치는, 상기 전자 장치의 다양한 기능 수행을 위하여, 하우징 내부에 배치되는 적 어도 하나의 인쇄 회로 기판(예: 도 3의 제1 인쇄 회로 기판, 제2 인쇄 회로 기판) 상에 장착되는 적 어도 하나의 전자 부품을 포함할 수 있다. 하우징은, 상기 적어도 하나의 인쇄 회로 기판 상에 장착되는 상기 적어도 하나의 전자 부품을 감쌀(covering) 수 있다. 전자 장치는, 상기 적어도 하나의 전자 부품을 감싸는 상기 하우징을 포함함으로써, 외부 충격에 의해 상기 적어도 하나의 전자 부품이 파손되는 것을 줄 일 수 있다. 일 실시예에 따르면, 전자 장치의 하우징은, 상기 전자 장치에 포함된 적어도 하나의 전자 부품 의 파손을 줄이는 것 외에 사용자의 요구에 부응(meet)하기 위하여 외부로 노출되는 상기 하우징의 적어도 일부(예: 도 2의 전면(200A), 후면(200B), 측면(200C))에 디자인적 요소를 포함할 수 있다. 예를 들면, 하우징 은, 전자 장치의 외부로 노출되는 상기 하우징의 적어도 일부에 다양한 패턴 및/또는 색상을 포 함할 수 있다. 상기 하우징은, 다양한 패턴 및/또는 색상을 구현하기 위한 구조가 요구될 수 있다. 일 실시예에 따르면, 하우징은, 제1 영역, 및 상기 제1 영역과 접하는 제2 영역을 포함할 수 있다. 상기 제1 영역은, 제1 합금, 상기 제1 합금과 구별되는 상기 제1 합금 상의 제2합금, 및 상기 제1 합금과 상기 제2 합금 사이에 개재되는(interposed) 버퍼층(buffer layer)을 포함할 수 있다. 상기 제2 영역은, 상기 제1 합금을 포함할 수 있다. 예를 들면, 제1 합금은, 하우징의 형상에 대응하는 형상을 가질 수 있다. 예를 들면, 제1 합금 은, 하우징의 외관을 정의할 수 있다. 예를 들면, 제1 합금은, 하우징을 형성하는 물질 (material) 중 상기 하우징의 기재층(substrate layer)일 수 있다. 예를 들면, 하우징은, 제1 합금 이 실질적으로 평탄한 부분을 포함함으로써, 평면(210a)을 포함할 수 있다. 예를 들면, 하우징은, 제 1 합금이 곡률을 가지는 부분을 포함함으로써, 제1 곡면(210b) 및/또는 제2 곡면(210c)을 포함할 수 있다. 예를 들면, 제1 합금의 적어도 일부가 제거됨으로써, 하우징에 홀이 형성될 수 있다. 전자 장치 의 적어도 하나의 전자 부품(예: 도 2의 제2 카메라)은, 상기 홀을 통하여 상기 하우징의 외부로 노출될 수 있다. 상기 제1 합금은, 하우징의 모재(base material)로 참조될 수 있으나, 이에 제한되지 않는다. 예를 들면, 제2 합금은, 제1 합금 상에 배치될 수 있다. 본 문서 내에서, 일 요소(element)가 다른 요소 \"상에\" 있는 것으로 언급될 시, 그것은 상기 다른 요소 상에 직접적으로 있는 것 또는 그 사이에 (therebetween) 중간 요소들(intervening elements)이 존재할 수 있다는 것임을 이해하여야 할 것이다. 예를 들면, 본 문서 내에서, \"A 상에 배치된 B\"는 \"A 위에(over) 배치된 B\"를 나타낼 수 있다. 예를 들면, 본 문서 내에서, \"A 상에 배치된 B\"는 \"A와 마주하여 떨어진(faced away) B\"를 나타낼 수 있다. 예를 들면, \"제1 합금 상에 배치되는 제2 합금\"은 \"제1 합금과 접하는 제2 합금\"을 나타낼 수 있다. 예를 들면, \"제1 합금 상에 배치되는 제2 합금\"은 \"제1 합금을 마주하고 상기 제1 합금로부터 이격된 제2 합금\"을 나타낼 수 있다. 예를 들면, 제2 합금은, 제1 합금 상에 부착(attached)될 수 있 다. 예를 들면, 제2 합금은, 제1 합금의 일부를 덮을(cover) 수 있다. 예를 들면, 제2 합금은, 제1 합금 상에 합지될(laminated) 수 있다. 예를 들면, 제2 합금은, 하우징을 위에서 바라볼 때, 제1 합금의 일부와 중첩될 수 있다. 예를 들면, 버퍼층은, 제1 합금과 제2 합금 사이에 배치될 수 있다. 상기 제2 합금은, 상 기 버퍼층을 통해, 상기 제1 합금 상에 부착될 수 있다. 예를 들면, 버퍼층은, 제1 합금의 하우징의 외부를 향하는 제1 면 상에 부착될 수 있다. 예를 들면, 버퍼층은, 제1 합금의 제1 면 상에 합지될 수 있다. 예를 들면, 버퍼층은, 제1 합금과 제2 합금을 분리 (separate)할 수 있다. 예를 들면, 버퍼층은, 제1 합금 및 제2 합금과 접촉될 수 있다. 하우징 은, 상기 버퍼층을 포함함으로써 상기 제2 합금을 상기 제1 합금 상에 부착시킬 수 있다. 예를 들면, 제1 영역은, 하우징 중 제2 합금, 및 버퍼층을 포함하는 영역일 수 있다. 제2 영역은, 상기 하우징 중 제1 영역을 둘러싸는 영역일 수 있다. 예를 들면, 제1 영역은, 제 1 합금이 제2 합금 및/또는 버퍼층에 의해 덮인(covered) 영역일 수 있다. 제2 영역은, 상기 제1 합금 상에 상기 제2 합금 및/또는 상기 버퍼층이 배치되지 않는 영역일 수 있다. 일 실시예에 따르면, 제1 영역의 두께(d1)는, 제2 영역의 두께(d2)보다 클 수 있다. 예를 들면, 제1 영 역 내에 배치되는 제1 합금의 두께와 제2 영역 내에 배치되는 상기 제1 합금의 두께는, 실 질적으로 동일할 수 있다. 상기 제1 영역은, 상기 제1 합금 상에 배치되는 제2 합금 및 버퍼층 을 포함하므로, 상기 제1 영역의 두께(d1)는, 상기 제2 영역의 두께(d2)보다 클 수 있다. 상기 제1 영역이 제2 합금을 포함하고, 상기 제1 영역의 상기 두께(d1)가 상기 제2 영역의 상기 두께(d2)보다 큼으로써, 하우징은, 다양한 시각적 효과를 제공할 수 있다. 일 실시예에 따르면, 제2 합금의 물성(properties)은, 제1 합금의 물성과 다를 수 있다. 예를 들면, 제2 합금의 색상은, 제1 합금의 색상과 다를 수 있다. 예를 들면, 제2 합금의 반응성 (reactivity)은, 제1 합금의 반응성과 다를 수 있다. 예를 들면, 제2 합금의 강성은, 제1 합금(41 0)의 강성보다 작을 수 있다. 그러나, 이에 제한되지 않는다. 상기 제2 합금의 물성이 상기 제1 합금의 물 성과 다르므로, 하우징은 상기 제1 합금과 상기 제2 합금에 의해 형성되는 다양한 패턴 및/또는 색상이 구현될 수 있다. 일 실시예에 따르면, 제1 합금 및 제2 합금은, 각각 알루미늄, 및 규소 중 적어도 하나를 포함할 수 있다. 예를 들면, 제1 합금 및 제2 합금은, 각각 알루미늄 계열의 합금에서 선택될 수 있다. 알루미 늄 계열의 합금은, 예를 들어, 1xxx 계열 알루미늄(1xxx series aluminum), 2xxx 계열 알루미늄, 3xxx 계열 알루미늄, 4xxx 계열 알루미늄, 5xxx 계열 알루미늄, 6xxx 계열 알루미늄, 및/또는 7xxx 계열 알루미늄을 포함할 수 있다. 1xxx 계열 알루미늄은, 99.00wt(weigh ratio)% 이상의 알루미늄을 함유한 순수 알루미늄, 2xxx 계열 알루미늄은, 알루미늄-구리계 합금, 3xxx 계열 알루미늄은 알루미늄-망간계 합금, 4xxx 계열 알루미늄은 알루미 늄-규소계 합금, 5xxx 계열 알루미늄은 알루미늄-마그네슘계 합금, 6xxx 계열 알루미늄은 알루미늄-마그네슘-규 소계 합금, 7xxx 계열 알루미늄은 알루미늄-아연계 합금으로 각각 참조될 수 있다. 예를 들면, 제1 합금 은, 7xxx 계열의 알루미늄을 포함하고, 제2 합금은 1xxx 계열의 알루미늄을 포함할 수 있으나, 이에 제한 되는 것은 아니다. 일 실시예에 따르면, 버퍼층은, 아노다이징 피막에 의해 감싸질(covered) 수 있다. 상기 버퍼층(43 0)의 이온화 경향(i3)은, 제1 합금의 이온화 경향(i1), 및 제2 합금의 이온화 경향(i2) 보다 작을 수 있다. 예를 들면, 버퍼층의 하우징의 외부를 향하는 일 면은, 아노다이징 피막의 제1 부분(44 1)에 의해 덮일 수 있다. 상기 버퍼층의 측면은, 상기 아노다이징 피막의 제2 부분에 의해 덮일 수 있다. 예를 들면, 버퍼층은, 아노다이징 피막의 제2 부분에 의해 둘러싸일 수 있다. 예를 들면, 버퍼층은, 상대적으로 반응성이 작은 금속을 포함할 수 있다. 예를 들면, 버퍼층의 반응 성은, 제1 합금의 반응성 및 제2 합금의 반응성 보다 작을 수 있다. 일 실시예에 따르면, 버퍼층 은, 적어도 둘 이상의 금속(metal)의 합금(alloy)일 수 있다. 상기 버퍼층은, 구리(Cu), 주석(Sn), 니켈(Ni), 아연(Zn), 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 그러나, 이에 제한되지 않는다. 상기 버퍼층은, 예를 들면, 둘 이상의 금속의 스퍼터링에 의해 제1 합금 상에 상기 둘 이상의 금속이 증착 됨으로써 형성될 수 있다. 상기 둘 이상의 금속을 포함하는 상기 버퍼층의 두께는, 0.1㎛ 이상 1.0㎛ 이하 의 범위 내에 위치될 수 있다. 버퍼층의 이온화 경향(i3)이 제1 합금의 이온화 경향(i1) 및 제2 합 금의 이온화 경향(i2)보다 작음으로써, 상기 버퍼층은, 양극 산화 공정이 진행되는 동안 제1 영역 내의 제1 합금으로부터의 아노다이징 피막의 성장을 억제하고 상기 제2 합금의 제1 합금 에 대한 부착력을 높일 수 있다. 일 실시예에 따르면, 버퍼층의 두께(d3)는, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치될 수 있다. 예를 들 면, 제1 영역 내에서 제1 합금과 제2 합금 사이의 거리는, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치될 수 있다. 상기 버퍼층은, 0.1㎛ 이상 1.0㎛ 이하의 범위 내의 두께(d3)를 가짐으로써, 상기 버퍼층 의 투명도를 높이고 상기 제1 합금에 대한 제2 합금의 부착력을 높일 수 있다. 일 실시예에 따르면, 하우징은, 아노다이징 피막을 포함할 수 있다. 상기 아노다이징 피막은, 제1 영역 내의 제2 합금 상에 배치되는 제1 부분, 및 제2 영역 내의 제1 합금 상에 배치되는 제2 부분을 포함할 수 있다. 일 실시예에 따르면, 아노다이징 피막은, 하우징의 외부 로 노출될 수 있다. 예를 들면, 아노다이징 피막은, 하우징의 외부를 향하는 제1 합금의 제1 면 상에 배치될 수 있다. 예를 들면, 아노다이징 피막은, 제1 합금 및/또는 제2 합금의 양극 산화(anodic oxidation)를 통하여 형성될 수 있다. 예를 들면, 아노다이징 피막은, 제1 합금 및 제2 합금을 덮을 수 있다. 하우징은, 상기 아노다이징 피막을 포함함으로써, 제1 합금 및/또는 제2 합금 이 부식되는 것을 줄이고 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 예를 들면, 제1 부분은, 제2 합금 상에 부착될 수 있다. 예를 들면, 제1 부분은, 제2 합금(42 0)의 일부가 양극 산화를 통하여 형성된 부분일 수 있다. 예를 들면, 제1 부분은, 하우징의 제1 영역 상에 배치될 수 있다. 예를 들면, 제1 부분은, 아노다이징 피막 중 버퍼층 상에 배치되는 부분일 수 있다. 예를 들면, 제1 부분은, 위에서 바라볼 때, 버퍼층과 중첩될 수 있다. 그러나, 이에 제한되지 않는다. 도시된 바와 다르게, 제2 합금은, 생략될 수 있다. 예를 들면, 양극 산화 공정을 통해, 제2 합금의 전부가 아노다이징 피막의 제1 부분으로 형성될 수 있다. 이 경우, 제1 부분은, 버퍼층과 접할 수 있다. 상기 버퍼층은, 상기 제1 부분과 제1 합금 사이에 개재될 수 있다. 그러나, 이에 제한되지 않는다. 예를 들면, 제2 부분은, 제1 합금 상에 부착될 수 있다. 예를 들면, 제2 부분은, 하우징의 외부를 향하는 제1 합금의 제1 면의 적어도 일부와 접하는 부분일 수 있다. 예를 들면, 제2 부분 은, 제1 합금의 일부가 양극 산화를 통하여 형성된 부분일 수 있다. 예를 들면, 제2 부분은, 하우징의 제2 영역 상에 배치될 수 있다. 아노다이징 피막은, 제1 영역 상에 배치되는 제1 부분, 및 상기 제2 영역 상에 배치되는 제2 부분을 포함함으로써, 상기 제1 합금 및/또는 제2 합금이 부식되는 것을 줄이고 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 아노다 이징 피막을 형성하는 것과 관련하여서는, 도 6 이하에서 후술한다. 일 실시예에 따르면, 아노다이징 피막은 복수의 홈들을 포함할 수 있다. 하우징은, 상기 복수의 홈들을 채우는(filling) 착색 물질(coloring material)을 포함할 수 있다. 예를 들면, 복수의 홈들 은, 아노다이징 피막의 하우징의 외부를 향하는 일 면으로부터 제1 합금의 제1 면을 향하여 함몰될 수 있다. 예를 들면, 복수의 홈들은, 제1 합금의 제1 면을 따라(along) 형성될 수 있다. 예를 들면, 복수의 홈들은, 양극 산화 공정으로 형성된 아노다이징 기공들(anodizing pores)로 참조될 수 있으나, 이에 제한되지 않는다. 예를 들면, 착색 물질은, 복수의 홈들 각각의 내면에 흡착 될 수 있다. 예를 들면, 착색 물질은, 복수의 홈들의 내부 공간을 점유(occupy)할 수 있다. 예를 들 면, 착색 물질은, 유기 염료(organic dyes), 및 무기 염료(inorganic dyes) 중 적어도 하나를 포함할 수 있으나 이에 제한되는 것은 아니다. 하우징은, 아노다이징 피막에 형성된 복수의 홈들을 채우는 상기 착색 물질을 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 일 실시예에 따르면, 하우징은, 아노다이징 피막 상에 배치되고, 착색 물질로 채워진 복수의 홈 들을 밀봉하는 코팅층을 포함할 수 있다. 예를 들면, 코팅층은, 아노다이징 피막을 덮을 수 있다. 예를 들면, 코팅층의 적어도 일부는, 복수의 홈들 내에 배치되는 착색 물질과 접할 수 있다. 상기 코팅층의 나머지 일부는, 아노다이징 피막의 하우징의 외부를 향하는 일 면과 접할 수 있다. 예를 들면, 코팅층은, 아노다이징 피막을 차폐(shielding)할 수 있다. 예를 들면, 코팅층 은, 하우징의 표면(surface)의 적어도 일부를 형성하는 제2 면(460a)을 포함할 수 있다. 상기 제2 면 (460a)은, 사용자의 신체의 일부와 접촉되도록 구성될 수 있다. 상기 코팅층은, 니켈(nickel)을 포함할 수 있으나, 이에 제한되지 않는다. 하우징은, 상기 코팅층을 포함함으로써 복수의 홈들 내에 배치 되는 착색 물질이 상기 복수의 홈들로부터 유출되는 것을 줄이고 아노다이징 피막이 부식되는 것을 줄일 수 있다. 일 실시예에 따르면, 아노다이징 피막의 제1 부분의 패턴(p1)은, 상기 아노다이징 피막의 제2 부분의 패턴(p2)과 다를 수 있다. 예를 들면, 제1 부분은 제2 합금 중 일부의 양극 산화를 통해 형성되고, 제2 부분은 제1 합금 중 일부의 양극 산화를 통해 형성될 수 있다. 상기 제1 합금과 상기 제2 합금의 물성이 다르므로, 상기 제1 부분과 상기 제2 부분은, 서로 다른 패턴을 가질 수 있다. 예를 들면, 제1 부분의 색상은, 제2 부분의 색상과 다를 수 있다. 예를 들면, 제1 부분 에 포함된 단위 면적 당 복수의 홈들의 개수는, 제2 부분에 포함된 단위 면적 당 복수의 홈들 의 개수와 다를 수 있다. 예를 들면, 제1 부분에 포함된 복수의 홈들 각각의 크기(size)는, 제2 부분에 포함된 복수의 홈들 각각의 크기와 다를 수 있다. 그러나 이에 제한되지 않는다. 예를 들면, 하우징을 위에서 바라볼 때, 제1 부분은 제1 영역과 중첩되므로, 버퍼층을 포함하는 상기 제1 영역에 의해 상기 제1 부분의 색상은 상기 버퍼층을 포함하지 않는 제2 영역 상의 제2 부분의 색상과 다를 수 있다. 그러나 이에 제한되지 않는다. 아노다이징 피막은, 제1 부분의 패 턴(p1)이 제2 부분의 패턴(p2)과 다르도록 구성됨으로써 하우징에 다양한 시각적 효과를 제공할 수 있다. 상술한 실시예에 따른, 전자 장치의 하우징은, 제1 합금, 및 상기 제1 합금 상의 제2 합금 을 포함하는 제1 영역과 상기 제1 영역에 접하고 상기 제1 합금을 포함하는 제2 영역(40 2)을 포함함으로써, 상기 하우징의 외관에 다양한 시각적 효과를 제공할 수 있다. 상기 하우징은, 상 기 제1 합금과 상기 제2 합금 사이에 개재되는 버퍼층을 포함함으로써, 상기 제1 합금에 대한 상기 제2 합금의 부착력을 높일 수 있다. 상기 하우징은, 상기 제2 합금으로부터 형성된 제1 부분, 및 상기 제1 합금으로부터 형성된 제2 부분을 포함하는 아노다이징 피막을 포함 함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 하우징은, 상기 아노다이징 피 막에 형성된 복수의 홈들 내에 배치되는 착색 물질을 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 하우징은, 상기 흡착 물질이 배치되는(disposed in) 상기 복수 의 홈들을 밀봉하는 상기 아노다이징 피막 상의 코팅층을 포함함으로써 상기 아노다이징 피막 이 부식되는 것을 줄이고 상기 착색 물질이 상기 아노다이징 피막으로부터 유출되는 것을 줄일 수 있다. 도 5a, 및 도 5b는, 예시적인 전자 장치의 하우징의 부분단면도이다. 도 5a, 및 도 5b를 참조하면, 전자 장치(예: 도 1의 전자 장치)의 하우징은, 제1 영역, 상기 제 1 영역과 접하는 제2 영역, 및 아노다이징 피막을 포함할 수 있다. 상기 제1 영역은, 제1 합금, 상기 제1 합금과 구별되는 상기 제1 합금 상의 제2 합금, 및 상기 제1 합금과 상기 제2 합금 사이에 개재되는 버퍼층을 포함할 수 있다. 상기 제2 영역은, 상기 제1 합금 을 포함할 수 있다. 상기 아노다이징 피막은, 상기 제1 영역 내의 상기 제2 합금 상에 배 치되는 제1 부분, 및 상기 제2 영역 내의 상기 제1 합금 상에 배치되는 제2 부분을 포함할 수 있다. 일 실시예에 따르면, 상기 아노다이징 피막은, 복수의 홈들을 포함할 수 있다. 상기 하우징 은, 상기 복수의 홈들을 채우는 착색 물질을 포함할 수 있다. 일 실시예에 따르면, 상기 하우징 은, 상기 아노다이징 피막 상에 배치되고, 상기 착색 물질로 채워진 상기 복수의 홈들을 밀봉하는 코팅층을 포함할 수 있다. 이하, 도 4a, 및 도 4b에서 전술한 구성과 동일한 참조 부호를 갖는 구성에 대해 중복되는 설명은 생략한다. 도 5a를 참조하면, 하우징은, 아노다이징 피막이 배치되는(disposed on) 영역들(401, 402, 403, 404)을 포함할 수 있다. 예를 들면, 하우징은, 제1 합금, 상기 제1 합금 상에 배치되고 제2 합금으로부터 이격된 제3 합금, 및 상기 제1 합금과 상기 제3 합금 사이에 개재되는 다른 버퍼층을 포함하는 제 3 영역을 포함할 수 있다. 상기 하우징은, 상기 제3 영역과 접하고 제2 영역으로부터 이격 된 제4 영역을 포함할 수 있다. 상기 제4 영역은, 제1 합금을 포함할 수 있다. 예를 들면, 제3 영역 내의 다른 버퍼층은, 제1 영역 내의 버퍼층과 실질적으로 동일하거나 유사하게 구성될 수 있다. 예를 들면, 다른 버퍼층의 두께는, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치될 수 있다. 예를 들면, 다른 버퍼층은, 상대적으로 이온화 경향이 작은 구리, 주석, 니켈, 및 아연 중 적어 도 하나를 포함할 수 있다. 예를 들면, 제3 영역 내의 제3 합금은, 제1 영역 내의 제2 합금 과 실질적으로 동일하거나 유사하게 구성될 수 있으나, 이에 제한되지 않으며, 상기 제3 합금은 제2 합금과 다른 계열의 알루미늄을 포함할 수 있다. 예를 들면, 제4 영역은, 제2 영역과 실질적으 로 동일하거나 유사하게 구성될 수 있으나, 이에 제한되지 않는다. 예를 들면, 아노다이징 피막은, 제3 영역의 제3 합금 상에 배치되는 제3 부분, 및 제4 영 역의 제1 합금 상에 배치되는 제4 부분을 포함할 수 있다. 상기 제4 부분은, 제2 영역 상에 배치되는 제2 부분과 유사하게 구성될 수 있다. 예를 들면, 제3 부분은, 제3 합금의 양극 산화를 통하여 형성될 수 있다. 제4 부분은, 제4 영역 내의 제1 합금 중 일부의 양극 산화 를 통하여 형성될 수 있다. 예를 들면, 제3 합금이 제2 합금과 실질적으로 동일할 경우, 제3 부분 은, 제1 부분과 실질적으로 동일한 시각적 효과를 제공할 수 있다. 예를 들면, 제3 합금이 제2 합금과 다를 경우, 제3 부분에 의해 제공되는 시각적 효과는, 제1 부분에 의해 제공되는 시각적 효과와 다를 수 있다. 그러나, 이에 제한되지 않는다. 하우징이 아노다이징 피막이 배치되는(disposed on) 영역들(401, 402, 403, 404)을 포함하는 것으로 설명하였으나, 이에 제한되지 않는다. 하우징은, 제1 합금 상의 서로 이격된 버퍼층들(예: 버퍼층 , 다른 버퍼층) 및 상기 버퍼층들 상에 배치되는 합금들(예: 제2 합금, 제3 합금)을 포함 하는 영역들(예: 제1 영역, 제3 영역)과 상기 버퍼층들이 배치되지 않는 영역들(예: 제2 영역, 제4 영역)을 포함함으로써, 상기 아노다이징 피막에 다양한 시각적 효과를 제공할 수 있다. 도 5b를 참조하면, 제1 영역 상의 제1 부분의 패턴(p3)은, 제2 영역 상의 제2 부분의 패 턴(p2)과 다를 수 있다. 예를 들면, 제1 영역 상에 배치되는 제1 부분은, 경사(inclination)를 가 질 수 있다. 예를 들면, 코팅층은, 아노다이징 피막의 제1 부분 상에 배치되는 제1 코팅부 (coating portion), 및 상기 아노다이징 피막의 제2 부분 상에 배치되는 제2 코팅부를 포 함할 수 있다. 상기 제1 부분의 제2 합금과 상기 제1 코팅부 사이의 두께는, 달라질 수 있다. 상기 제2 부분의 제1 합금과 상기 제2 코팅부 사이의 두께는, 실질적으로 동일하게 유지될 수 있다. 예를 들면, 제1 부분 상의 제1 코팅부는, 상기 제1 부분과 접하는 경사면(461a)을 포함할 수 있다. 예를 들면, 제1 부분이 경사를 가짐으로써, 아노다이징 피막은, 상기 제1 부분과 제2부분 사이의 단차부(440a)를 포함할 수 있다. 상기 아노다이징 피막은, 제2 합금으로부터 형성 된 상기 제1 부분을 통하여, 시각적 효과(예: 그라데이션 효과)를 제공할 수 있다. 그러나, 이에 제한되지 않는다. 아노다이징 피막은, 다양한 형상을 가지는 제2 합금으로부터 형성됨으로써, 하우징에 시각적 효과를 제공할 수 있다. 상술한 실시예에 따른, 전자 장치의 하우징은, 영역들(401, 402, 403, 404) 상에 각각 배치되고 서로 다른 패턴 및/또는 색상을 가지는 부분들(441, 442, 443, 444)을 포함하는 아노다이징 피막을 포함함으로 써, 하우징에 다양한 시각적 효과를 제공할 수 있다. 도 6은, 예시적인 전자 장치의 하우징을 제작하기 위한 공정을 나타내는 흐름도(flow chart)이다. 도 6을 참조하면, 단계에서, 제1 합금(예: 도 4b의 제1 합금)은 절삭 툴(예: 도 7의 절삭 툴)에 의해 하우징(예: 도 2의 하우징)의 적어도 일부의 형상에 대응하는 형상을 가지는 프레임(예: 도 7의 프레 임)으로 제작될 수 있다. 예를 들면, 프레임은, 하우징의 일 구성 요소(예: 도 3의 프레임 구조 )의 형상에 대응하는 형상을 가질 수 있다. 제1 합금은, 예를 들면, 절삭 툴을 이용한 CNC 밀링 (computerized numerical control milling), 고속 밀링(profit milling), 또는 절삭 가공(cutting processing)을 통하여, 프레임으로 제작될 수 있다. 단계에서, 버퍼층(예: 도 4b의 버퍼층)은, 프레임의 일부에 증착될 수 있다. 예를 들면, 버퍼층 은, 프레임의 일부(예: 도 7의 제1 가공 영역) 상에 증착될 수 있다. 예를 들면, 버퍼층은, 프레임 중 상기 버퍼층이 증착되기 위한 일부를 제외한 나머지 일부(예: 도 7의 제2 가공 영역)의 마스킹(masking) 이후, 상기 프레임의 상기 일부 상에 증착될 수 있다. 예를 들면, 단 계에서, 진공 챔버(vacuum chamber) 내에서 플라즈마(plasma)를 형성한 후, 버퍼층의 금속 물질은 상기 진공 챔버 내에서 가열 및/또는 증발될 수 있다. 상기 버퍼층은, 상기 버퍼층의 금속 물질이 상 기 진공 챔버 내에서 프레임의 일부에 압착 됨으로써 형성될 수 있다. 상기 버퍼층의 금속 물질은, 예를 들면, 구리, 주석, 아연, 및 니켈 등 상대적으로 반응성이 작거나 결합력이 큰 금속 물질이 선택될 수 있 다. 단계에서, 제2 합금(예: 도 4b의 제2 합금)은, 버퍼층 상에 증착될 수 있다. 예를 들면, 제2 합 금은, PVD 증착(physical vapor deposition)을 통하여, 버퍼층 상에 증착될 수 있다. 예를 들면, 제 2 합금은, 상기 제2 합금의 금속 물질이 반응성 스퍼터링(reactive sputtering)을 통해 버퍼층 상에 증착 됨으로써 형성될 수 있다. 상기 제2 합금의 금속 물질은, 알루미늄 계열의 합금이 선택될 수 있 으나, 이에 제한되지 않는다. 단계에서, 아노다이징 피막(예: 도 4b의 아노다이징 피막)은, 프레임에 형성될 수 있다. 예를 들면, 아노다이징 피막은, 프레임 상에 버퍼층, 및 제2 합금을 증착 시키기 위하여 배치되 었던 마스킹을 제거한 후, 상기 프레임의 양극 산화를 통하여 형성될 수 있다. 예를 들면, 마스킹이 제거 된 후, 제2 합금 상에는 상기 제2 합금으로부터 형성된 아노다이징 피막(예: 도 4b의 제1 부분(44 1))이 형성되고, 제1 합금 상에는 상기 제1 합금으로부터 형성된 아노다이징 피막(예: 도 4b의 제2 부분)이 형성될 수 있다. 예를 들면, 양극 산화 공정에 이용되는 전해질은, 황산(sulfuric acid), 및 옥살 산(oxalic acid)을 포함할 수 있으나, 이에 제한되지 않는다. 일 실시예에 따르면, 단계에서 양극 산화 공 정에 인가되는 전압의 세기는, 5V 이상 20V 이하의 범위 내에 위치될 수 있으나, 이에 제한되지 않는다. 일 실 시예에 따르면, 단계에서 양극 산화 공정의 소요 시간은 30분(minutes) 이상 2시간(hours) 이하의 범위 내 에 위치될 수 있으나, 이에 제한되지 않는다. 일 실시예에 따르면, 단계에서 양극 산화 공정의 온도는 5도 (degree) 이상 25도 이하의 범위 내에 위치될 수 있으나, 이에 제한되지 않는다. 제1 합금 상에 버퍼층 , 및 제2 합금이 증착 됨으로써, 프레임은 단계에서 한번의 양극 산화 공정을 통해 다양한 패턴이 형성될 수 있다. 상기 버퍼층은, 상대적으로 작은 이온화 경향을 가짐으로써, 상기 버퍼층이 배치되는(disposed on) 제1 합금의 일부에 아노다이징 피막이 형성되는 것을 줄일 수 있다. 상술한 실시예에 따른, 전자 장치의 하우징을 제작하기 위한 방법은, 제1 합금, 및 제2 합금 의 양극 산화를 통해 아노다이징 피막을 형성시키는 단계를 포함함으로써, 하우징에 다양한 시 각적 효과를 제공할 수 있다. 상기 방법은, 상기 제1 합금 상에 버퍼층을 증착 시키는 단계를 포함함 으로써, 상기 버퍼층 상에 증착되는 제2 합금의 부착력을 높이고 양극 산화 공정에서 상기 버퍼층이 배치되는 제1 합금의 일부로부터의 아노다이징 피막의 형성을 줄일 수 있다. 도 7은, 예시적인 전자 장치의 하우징을 제작하기 위한 공정을 도시한다. 도 7을 참조하면, 단계(700a)에서, 제1 합금은 절삭 툴을 통하여 가공될 수 있다. 단계(700a)는, 도 6의 단계에 대응할 수 있다. 단계(700b)에서, 제1 합금으로부터 제작된 프레임은, 상기 프레임의 일부에 버퍼층(예: 도 4b의 버퍼층)을 증착 시키기 전, 폴리싱(polishing)을 통해 가공될 수 있다. 상기 단계(700b)를 통해, 프레임 의 광택을 높일 수 있다. 일 실시예에 따르면, 단계(700b)에서 버퍼층(예: 도 4b의 버퍼층) 및 제2 합금(예: 도 4b의 제2 합금)을 증착 시키기 위한 프레임의 제1 가공 영역과 마스킹을 위한 제2 가공 영역이 설정될 수 있다. 단계(700c)에서, 제1 가공 영역 상에 도 6의 단계, 및 단계를 통해 버퍼층, 및 제2 합금 이 증착될 수 있다. 제2 가공 영역 상의 마스킹은, 단계(700c)에서 제거될 수 있다. 제1 영역은, 제1 합금 상에 버퍼층, 및 제2 합금이 증착 됨으로서 형성될 수 있다. 제2 영역 은, 제1 합금 상의 마스킹이 제거됨으로써 형성될 수 있다. 상기 단계(700c) 이후, 도 6의 단계(60 7)를 통해, 제1 영역 및 제2 영역 상에 아노다이징 피막(예: 도 4b의 아노다이징 피막)이 형성 될 수 있다. 상술한 실시예에 따른, 전자 장치의 하우징을 제작하기 위한 방법은, 제1 합금으로부터 제작된 프레임의 폴리싱 공정을 포함함으로써, 상기 하우징의 광택을 높일 수 있다. 도 8a, 및 도 8b는, 예시적인 전자 장치의 하우징을 제작하기 위한 공정의 일부를 도시한다. 도 8a를 참조하면, 단계에서, 폴리싱 가공된 제1 합금이 준비될 수 있다. 예를 들면, 제1 합금 은, 하우징(예: 도 2의 하우징)의 적어도 일부의 형상에 대응하는 프레임(예: 도 7의 프레임)의 형태 로 제공될 수 있다. 단계에서, 프레임의 일부에 버퍼층이 증착될 수 있다. 일 실시예에 따르면, 단계는, 버퍼 층을 프레임의 일부에 0.1㎛ 이상 1.0㎛ 이하의 범위 내의 두께로 증착시키는 단계를 포함할 수 있다. 예를 들면, 단계에서, 버퍼층은, 상기 버퍼층의 물질이 플라즈마에 의한 스퍼터링을 통해 제1 합금 상에 증착 됨으로써 형성될 수 있다. 일 실시예에 따르면, 단계에서 상기 스퍼터링 시간을 제어함으로써, 상기 버퍼층이 0.1㎛ 이상 1.0㎛ 이하의 범위 내의 두께를 가지도록 조정할 수 있다. 그러 나 이에 제한되지 않는다. 단계에서, 버퍼층 상에 제2 합금이 증착될 수 있다. 예를 들면, 제1 합금의 하우징의 외부로 노출되는 제1 면(예: 도 4b의 제1 면)은, 버퍼층이 배치되는 제3 면(411a), 및 마스킹된 (masked) 제4 면(411b)을 포함할 수 있다. 제2 합금은, 상기 버퍼층 상에 증착될 수 있다. 단계에서, 프레임에 아노다이징 피막이 형성될 수 있다. 예를 들면, 아노다이징 피막은, 제1 합금의 제4 면(411b) 상의 마스킹이 제거된 후, 양극 산화 공정을 통해 프레임에 형성될 수 있다. 제1 영역 내의 제2 합금으로부터 아노다이징 피막의 제1 부분이 형성될 수 있다. 제 1 합금으로부터 아노다이징 피막의 제2 부분이 형성될 수 있다. 상기 제1 합금과 상기 제2 합금의 물성이 다르므로, 상기 제1 부분의 패턴(p1)과 상기 제2 부분의 패턴(p2)은, 다를 수 있 다. 일 실시예에 따르면, 단계는, 아노다이징 피막에 복수의 홈들을 형성시키는 단계를 포함할 수 있다. 예를 들면, 제1 합금 및 제2 합금의 양극 산화를 통해, 아노다이징 피막에 복수의 홈 들이 형성될 수 있다. 단계에서, 프레임에 아노다이징 피막이 형성된 후, 상기 아노다이징 피막의 복수의 홈들 내에 착색 물질이 흡착될 수 있다. 예를 들면, 단계에서, 아노다이징 피막 상에 염료를 부음(pouring)으로써, 착색 물질을 복수의 홈들 내에 흡착시킬 수 있다. 단계에서, 복수의 홈들 내에 착색 물질이 흡착된 후, 아노다이징 피막 상에 코팅층이 증착될 수 있다. 예를 들면, 착색 물질이 흡착된 아노다이징 피막은, 단계에서 코팅층의코팅 물질을 포함하는 실링액(sealing fluid) 내에 투입될 수 있다. 단계에서 상기 실링액을 가열시킴으로 써, 상기 아노다이징 피막 상에 코팅층이 형성될 수 있다. 상기 코팅층은, 상기 착색 물질(45 0)이 배치된 복수의 홈들을 밀봉할 수 있다. 일 실시예에 따르면, 상기 실링액은 초산(acetic acid)을 포 함할 수 있으며, 상기 실링액의 가열 온도는 80도 이상 90도 이하의 범위 내에 위치될 수 있으나, 이에 제한되 지 않는다. 도 8b를 참조하면, 단계에서, 버퍼층 상에 제2 합금이 증착된 후 프레임에 아노다이징 피 막을 형성시키기 전, 제2 합금의 일부는 가공됨으로써 패턴이 형성될 수 있다. 예를 들면, 단계(81 3)에서 제2 합금의 적어도 일부는, CNC 밀링, 절삭 가공 등의 공정을 통해, 제거될 수 있다. 상기 제2 합 금은, 단계에서 가공됨으로써 패턴이 형성될 수 있다. 예를 들면, 제2 합금은, 적어도 일부가 제거됨으로써, 경사면이 형성될 수 있으나, 이에 제한되지 않는다. 단계에서, 제2 합금의 일부가 가공됨으로써 패턴이 형성된 후, 프레임 상에 아노다이징 피막 이 형성될 수 있다. 상기 형성된 패턴에 의해, 상기 아노다이징 피막에 다양한 패턴이 형성될 수 있 다. 예를 들면, 제2 합금 상에 패턴이 형성되므로, 상기 패턴이 형성된 제2 합금으로부터 패턴(p3)을 가지는 제1 부분이 형성될 수 있다. 예를 들면, 경사면을 가지는 제2 합금으로부터, 경사를 가 지는 패턴(p3)을 포함하는 제1 부분이 형성될 수 있다. 제2 부분은, 제1 합금의 제4 면(411b) 상의 마스킹이 제거된 후, 상기 제1 합금으로부터 형성될 수 있다. 상기 제1 부분의 패턴(p3)이 상기 제2 부분의 패턴(p2)과 다르기 때문에, 아노다이징 피막은, 하우징에 다양한 시각적 효과(예: 그라데이션 효과)를 제공할 수 있다. 상술한 실시예에 따른, 전자 장치의 하우징을 제작하기 위한 방법은, 아노다이징 피막에 형성된 복수의 홈들에 착색 물질을 흡착시키는 단계를 포함함으로써, 상기 하우징에 다양한 시각적 효 과를 제공할 수 있다. 상기 방법은, 상기 복수의 홈들을 밀봉하는 코팅층을 형성하는 단계를 포함함 으로써, 상기 복수의 홈들 내에 흡착된 상기 착색 물질이 상기 하우징으로부터 유출되는 것을 줄일 수 있다. 상기 방법은, 버퍼층 상에 제2 합금을 증착시킨 후, 상기 제2 합금을 가공하는 공정을 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상술한 실시예에 따른, 전자 장치(예: 도 1의 전자 장치)는, 하우징(예: 도 2의 하우징), 및 상기 하 우징에 의해 둘러싸이는 적어도 하나의 전자 부품을 포함할 수 있다. 상기 하우징은, 제1 합금(예: 도 4b의 제1 합금), 상기 제1 합금과 구별되는 상기 제1 합금 상의 제2 합금(예: 도 4b의 제2 합금), 및 상기 제1 합금과 상기 제2 합금 사이에 개재되는(interposed) 버퍼층(buffer layer)(예: 도 4b의 버퍼층)을 포함하 는 제1 영역(예: 도 4b의 제1 영역)을 포함할 수 있다. 상기 하우징은, 상기 제1 영역과 접하고 상기 제1 합금을 포함하는 제2 영역(예: 도 4b의 제2 영역)을 포함할 수 있다. 상기 하우징은, 상기 제1 영역 내의 상기 제2 합금 상에 배치되는 제1 부분(예: 도 4b의 제1 부분), 및 상기 제2 영역 내의 상기 제1 합금 상 에 배치되는 제2 부분(예: 도 4b의 제2 부분)을 포함하는 아노다이징 피막(anodizing film)(예: 도 4b의 아노다이징 피막)을 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 하우징은, 상기 버퍼층을 포함함 으로써 상기 제1 합금에 대한 상기 제2 합금의 부착력을 높일 수 있다. 상기 하우징은, 상기 제1 영역 상의 제1 부분, 및 상기 제2 영역 상의 제2 부분을 포함하는 아노다이징 피막을 포함함으로써, 상기 하우징에 다양한 시 각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제1 부분의 패턴(예: 도 4b의 p1)은, 상기 제2 부분의 패턴(예: 도 4b의 p2)과 다를 수 있다. 상기 언급된 실시예에 따르면, 상기 아노다이징 피막은, 상기 제1 부분의 패턴이 상기 제2 부분의 패 턴과 다름으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효 과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 아노다이징 피막은, 복수의 홈들(예: 도 4b의 복수의 홈들)을 더 포함할 수 있 다. 상기 하우징은, 상기 복수의 홈을 채우는(filling) 착색 물질(coloring material)(예: 도 4b의 착색 물질 )을 더 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 하우징은, 상기 복수의 홈들을 채우는 착색 물질을 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급 된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 하우징은, 상기 아노다이징 피막 상에 배치되고, 상기 착색 물질로 채워진 상기 복수 의 홈들을 밀봉하는 코팅층(coating layer)(예: 도 4b의 코팅층)를 더 포함할 수 있다. 상기 언급된 실시 예에 따르면, 상기 하우징은, 상기 복수의 홈들을 밀봉하는 코팅층을 포함함으로써, 상기 착색 물질이 상기 하 우징으로부터 유출되는 것을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 버퍼층은, 구리, 주석, 니켈, 및 아연 중 적어도 하나를 포함할 수 있다. 상기 언급 된 실시예에 따르면, 상기 버퍼층은, 구리, 주석, 니켈, 및 아연 중 적어도 하나를 포함함으로써, 상기 제1 합 금에 대한 상기 제2 합금의 부착력을 높일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양 한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제1 합금 및 상기 제2 합금은, 각각 알루미늄, 및 규소 중 적어도 하나를 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 제1 합금 및 상기 제2 합금은, 각각 알루미늄, 및 규소 중 적어도 하 나를 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 버퍼층의 두께(예: 도 4b의 d3)는, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치될 수 있 다. 상기 언급된 실시예에 따르면, 상기 버퍼층은, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치되는 두께를 가짐으 로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하 는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제1 영역의 두께(예: 도 4b의 d1)는, 상기 제2 영역의 두께(예: 도 4b의 d2) 보다 클 수 있다. 상기 언급된 실시예에 따르면, 상기 제1 영역의 두께는, 상기 제2 영역의 두께 보다 큼으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 버퍼층은, 상기 아노다이징 피막에 의해 감싸질(covered) 수 있다. 상기 버퍼층의 이 온화 경향(ionization tendency)(예: 도 4b의 i3)은, 상기 제1 합금의 이온화 경향(예: 도 4b의 i1) 및 상기 제2 합금의 이온화 경향(예: 도 4b의 i2) 보다 작을 수 있다. 상기 언급된 실시예에 따르면, 상기 버퍼층은, 상 기 버퍼층의 이온화 경향이 상기 제1 합금의 이온화 경향 및 상기 제2 합금의 이온화 경향 보다 작음으로써, 상기 제1 합금에 대한 상기 제2 합금의 부착력을 높일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포 함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 아노다이징 피막은, 상기 하우징의 외부로 노출될 수 있다. 상기 언급된 실시예에 따 르면, 상기 아노다이징 피막은, 상기 하우징의 외부로 노출됨으로써, 상기 하우징에 다양한 시각적 효과를 제공 할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따른, 전자 장치의 하우징을 제작하기 위한 방법은, 제1 합금을 절삭 툴을 이용하여 상기 하우징의 적어도 일부의 형상에 대응하는 형상을 가지는 프레임으로 제작하는 단계를 포함할 수 있다. 상기 방법은, 상기 프레임의 일부에 버퍼층을 증착 시키는 단계를 포함할 수 있다. 상기 방법은, 상기 버퍼층 상에 제2 합금을 증 착 시키는 단계를 포함할 수 있다. 상기 방법은, 상기 프레임에 아노다이징 피막을 형성시키는 단계를 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 방법은, 상기 제1 합금 상에 상기 버퍼층을 증착 시키는 단계, 및 상기 버퍼층 상에 상기 제2 합금을 증착 시키는 단계를 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제 공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 방법은, 상기 제1 합금을 상기 프레임으로 제작한 후 상기 프레임의 상기 일부에 상 기 버퍼층을 증착 시키기 전, 상기 프레임을 폴리싱(polishing)하는 단계를 더 포함할 수 있다. 상기 방법은, 상기 버퍼층 상에 상기 제2 합금을 증착 시킨 후 상기 프레임에 상기 아노다이징 피막을 형성시키기 전, 상기 제2 합금의 일부를 가공하여 상기 제2 합금에 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 언급된 실시예 에 따르면, 상기 방법은, 상기 프레임을 폴리싱 하는 단계를 포함함으로써, 상기 하우징에 다양한 시각적 효과 를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 프레임에 상기 아노다이징 피막을 형성시키는 상기 단계는, 상기 아노다이징 피막에 복수의 홈들을 형성시키는 단계를 포함할 수 있다. 상기 방법은, 상기 프레임에 상기 아노다이징 피막을 형성시 킨 후, 상기 복수의 홈들 내에 착색 물질을 흡착시키는 단계를 더 포함할 수 있다. 상기 언급된 실시예에 따르 면, 상기 방법은, 상기 복수의 홈들 내에 상기 착색 물질을 흡착시키는 단계를 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 방법은, 상기 복수의 홈들 내에 착색 물질을 흡착시킨 후, 상기 아노다이징 피막 상 에 코팅층을 증착 시키는 단계를 더 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 방법은, 상기 아노다 이징 피막 상에 상기 코팅층을 증착 시키는 단계를 포함함으로써, 상기 착색 물질이 상기 하우징으로부터 유출 되는 것을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 프레임의 일부에 버퍼층을 증착 시키는 단계는, 상기 버퍼층을 상기 프레임의 상기 일부에 0.1㎛ 이상 1.0㎛ 이하의 범위 내의 두께로 증착 시키는 단계를 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 방법은, 상기 버퍼층을 상기 프레임의 상기 일부에 0.1㎛ 이상 1.0㎛ 이하의 범위 내의 두께로 증 착 시키는 단계를 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따른, 하우징은, 제1 합금, 상기 제1 합금과 구별되는 상기 제1 합금 상의 제2 합금, 및 상기 제1 합금과 상기 제2 합금 사이에 개재되는 버퍼층을 포함하는 제1 영역을 포함할 수 있다. 상기 하우징은, 상기 제 1 영역과 접하고 상기 제1 합금을 포함하는 제2 영역을 포함할 수 있다. 상기 하우징은, 상기 제1 영역 내의 상 기 제2 합금 상에 배치되는 제1 부분, 및 상기 제2 영역 내의 상기 제1 합금 상에 배치되는 제2 부분을 포함하 는 아노다이징 피막을 포함할 수 있다. 상기 하우징은, 상기 아노다이징 피막 상에 배치되는 코팅층을 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 하우징은, 상기 버퍼층을 포함함으로써 상기 제1 합금에 대한 상 기 제2 합금의 부착력을 높일 수 있다. 상기 하우징은, 상기 제1 영역 상의 제1 부분, 및 상기 제2 영역 상의 제2 부분을 포함하는 아노다이징 피막을 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제1 부분의 패턴은, 상기 제2 부분의 패턴과 다를 수 있다. 상기 언급된 실시예에 따 르면, 상기 아노다이징 피막은, 상기 제1 부분의 패턴이 상기 제2 부분의 패턴과 다름으로써, 상기 하우징에 다 양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 아노다이징 피막은, 상기 코팅층으로부터 상기 제2 합금을 향하여 함몰된 복수의 홈 들을 더 포함할 수 있다. 상기 하우징은, 상기 복수의 홈들을 채우는 착색 물질을 더 포함할 수 있다. 상기 언 급된 실시예에 따르면, 상기 하우징은, 상기 복수의 홈들을 채우는 착색 물질을 포함함으로써, 상기 하우징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있 을 수 있다. 일 실시예에 따르면, 상기 버퍼층은, 구리, 주석, 니켈, 및 아연 중 적어도 하나를 포함할 수 있다. 상기 언급 된 실시예에 따르면, 상기 버퍼층은, 구리, 주석, 니켈, 및 아연 중 적어도 하나를 포함함으로써, 상기 제1 합 금에 대한 상기 제2 합금의 부착력을 높일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양 한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 버퍼층의 두께는, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치될 수 있다. 상기 언급된 실시예에 따르면, 상기 버퍼층은, 0.1㎛ 이상 1.0㎛ 이하의 범위 내에 위치되는 두께를 가짐으로써, 상기 하우 징에 다양한 시각적 효과를 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과 가 있을 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 전 자 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없 이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으 로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.도면 도면1 도면2 도면3 도면4a 도면4b 도면5a 도면5b 도면6 도면7 도면8a 도면8b"}
{"patent_id": "10-2023-0135257", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 일 실시예에 따른 네트워크 환경 내의 전자 장치의 블록도(block diagram)이다. 도 2는, 일 실시예에 따른, 전자 장치를 나타내는 도면이다. 도 3은, 일 실시예에 따른 전자 장치의 분해 사시도(exploded perspective view)이다. 도 4a는, 예시적인 전자 장치의 하우징의 일부를 도시한다. 도 4b는, 도 4a의 라인 A-A'를 따라 절단한 예시적인 전자 장치의 하우징의 부분단면도(partial cross- sectional view)이다. 도 5a, 및 도 5b는, 예시적인 전자 장치의 하우징의 부분단면도이다. 도 6은, 예시적인 전자 장치의 하우징을 제작하기 위한 공정을 나타내는 흐름도(flow chart)이다. 도 7은, 예시적인 전자 장치의 하우징을 제작하기 위한 공정을 도시한다. 도 8a, 및 도 8b는, 예시적인 전자 장치의 하우징을 제작하기 위한 공정을 도시한다."}
