INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Facultad/Arquitectura de Computadoras/Trabajos Prácticos/Tp1/Lab1-ALU-Arquitectura2024/ALU/ALU.srcs/sources_1/new/ALU.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module ALU
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Facultad/Arquitectura de Computadoras/Trabajos Prácticos/Tp1/Lab1-ALU-Arquitectura2024/ALU/ALU.srcs/sim_1/new/Test_Bench_ALU.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Test_Bench_ALU
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Facultad/Arquitectura de Computadoras/Trabajos Prácticos/Tp1/Lab1-ALU-Arquitectura2024/ALU/ALU.sim/sim_1/behav/xsim/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
