
****************
Macro Parameters
****************

Name                            : RAM_2048_8_SDP_RAM_2048_8_SDP_0_TPSRAM
Family                          : IGLOO2
Output Format                   : VERILOG
Type                            : RAM
Write Block Enable              : Active High
Read Block Enable               : Active High
A_DOUT_EN                       : None
B_DOUT_EN                       : None
A_DOUT_SRST_N                   : None
B_DOUT_SRST_N                   : None
A_DOUT_ARST_N                   : None
B_DOUT_ARST_N                   : None
A_DOUT_CLK                      : None
B_DOUT_CLK                      : None
Reset Polarity                  : None
Read Clock                      : Rising
Write Clock                     : Rising
Write Depth                     : 2048
Write Width                     : 8
Read Depth                      : 2048
Read Width                      : 8
Portname DataIn                 : WD
Portname DataOut                : RD
Portname WClock                 : WCLK
Portname RClock                 : RCLK
Portname WAddress               : WADDR
Portname RAddress               : RADDR
Portname Clock                  : CLK
Portname Reset                  : ARST_N
Portname DataAIn                : 
Portname DataBIn                : 
Portname DataAOut               : 
Portname DataBOut               : 
Portname AddressA               : 
Portname AddressB               : 
Portname CLKA                   : 
Portname CLKB                   : 
Portname RWA                    : 
Portname RWB                    : 
Portname BLKA                   : 
Portname BLKB                   : 
Portname A_DOUT_EN              : RD_EN
Portname B_DOUT_EN              : 
Portname A_DOUT_SRST_N          : RD_SRST_N
Portname B_DOUT_SRST_N          : 
Portname A_DOUT_ARST_N          : 
Portname B_DOUT_ARST_N          : 
Portname A_DOUT_CLK             : 
Portname B_DOUT_CLK             : 
Portname Write Enable           : WEN
Portname Read Enable            : REN
Portname A_WBYTE_EN             : 
Portname B_WBYTE_EN             : 
LPM_HINT                        : 
Device                          : 9000
RAM Type                        : Two Port
Optimized for                   : Speed
Initialize RAM                  : True
Clocks                          : Independent Read and Write Clocks
Byte Enables                    : No
Read Pipeline A                 : No
Read Pipeline B                 : No
Write Mode A                    : Hold Data
Write Mode B                    : Hold Data

Cascade Configuration: 
     Write Port configuration   : 2048x9
     Read Port configuration    : 2048x9
     Number of blocks depth wise: 1
     Number of blocks width wise: 1

Wrote Verilog netlist to G:\project_NicSys8000N\NP811_PFPGA\GHO\component\work\RAM_2048_8_SDP\RAM_2048_8_SDP_0\\RAM_2048_8_SDP_RAM_2048_8_SDP_0_TPSRAM.v.
