0.7
2020.2
Oct 14 2022
05:20:55
C:/Users/Frank Andes/Documents/VScode_VHDL/DSD2-Lab5/VerToVhdl/VerToVhdl.sim/sim_1/synth/timing/xsim/MemoryStage_tb_time_synth.v,1680210430,verilog,,,,MemoryStage;RAM256X1S_HD509;RAM256X1S_HD510;RAM256X1S_HD511;RAM256X1S_HD512;RAM256X1S_HD513;RAM256X1S_HD514;RAM256X1S_HD515;RAM256X1S_HD516;RAM256X1S_HD517;RAM256X1S_HD518;RAM256X1S_HD519;RAM256X1S_HD520;RAM256X1S_HD521;RAM256X1S_HD522;RAM256X1S_HD523;RAM256X1S_HD524;RAM256X1S_HD525;RAM256X1S_HD526;RAM256X1S_HD527;RAM256X1S_HD528;RAM256X1S_HD529;RAM256X1S_HD530;RAM256X1S_HD531;RAM256X1S_HD532;RAM256X1S_HD533;RAM256X1S_HD534;RAM256X1S_HD535;RAM256X1S_HD536;RAM256X1S_HD537;RAM256X1S_HD538;RAM256X1S_HD539;RAM256X1S_HD540;RAM256X1S_HD541;RAM256X1S_HD542;RAM256X1S_HD543;RAM256X1S_HD544;RAM256X1S_HD545;RAM256X1S_HD546;RAM256X1S_HD547;RAM256X1S_HD548;RAM256X1S_HD549;RAM256X1S_HD550;RAM256X1S_HD551;RAM256X1S_HD552;RAM256X1S_HD553;RAM256X1S_HD554;RAM256X1S_HD555;RAM256X1S_HD556;RAM256X1S_HD557;RAM256X1S_HD558;RAM256X1S_HD559;RAM256X1S_HD560;RAM256X1S_HD561;RAM256X1S_HD562;RAM256X1S_HD563;RAM256X1S_HD564;RAM256X1S_HD565;RAM256X1S_HD566;RAM256X1S_HD567;RAM256X1S_HD568;RAM256X1S_HD569;RAM256X1S_HD570;RAM256X1S_HD571;RAM256X1S_HD572;RAM256X1S_HD573;RAM256X1S_HD574;RAM256X1S_HD575;RAM256X1S_HD576;RAM256X1S_HD577;RAM256X1S_HD578;RAM256X1S_HD579;RAM256X1S_HD580;RAM256X1S_HD581;RAM256X1S_HD582;RAM256X1S_HD583;RAM256X1S_HD584;RAM256X1S_HD585;RAM256X1S_HD586;RAM256X1S_HD587;RAM256X1S_HD588;RAM256X1S_HD589;RAM256X1S_HD590;RAM256X1S_HD591;RAM256X1S_HD592;RAM256X1S_HD593;RAM256X1S_HD594;RAM256X1S_HD595;RAM256X1S_HD596;RAM256X1S_HD597;RAM256X1S_HD598;RAM256X1S_HD599;RAM256X1S_HD600;RAM256X1S_HD601;RAM256X1S_HD602;RAM256X1S_HD603;RAM256X1S_HD604;RAM256X1S_HD605;RAM256X1S_HD606;RAM256X1S_HD607;RAM256X1S_HD608;RAM256X1S_HD609;RAM256X1S_HD610;RAM256X1S_HD611;RAM256X1S_HD612;RAM256X1S_HD613;RAM256X1S_HD614;RAM256X1S_HD615;RAM256X1S_HD616;RAM256X1S_HD617;RAM256X1S_HD618;RAM256X1S_HD619;RAM256X1S_HD620;RAM256X1S_HD621;RAM256X1S_HD622;RAM256X1S_HD623;RAM256X1S_HD624;RAM256X1S_HD625;RAM256X1S_HD626;RAM256X1S_HD627;RAM256X1S_HD628;RAM256X1S_HD629;RAM256X1S_HD630;RAM256X1S_HD631;RAM256X1S_HD632;RAM256X1S_HD633;RAM256X1S_HD634;RAM256X1S_HD635;RAM256X1S_UNIQ_BASE_;SevenSegController;data_memory;glbl,,,,,,,,
C:/Users/Frank Andes/Documents/VScode_VHDL/DSD2-Lab5/VerToVhdl/VerToVhdl.srcs/sim_1/new/MemoryStageTB.vhd,1680210411,vhdl,,,,memorystage_tb,,,,,,,,
