[IMPORTS]

[PORTS]
clk=1
reset=1
dsp_addr=EMIF_ADDR_WIDTH
dsp_data_out=EMIF_DATA_WIDTH
dsp_data_in=EMIF_DATA_WIDTH
dsp_wr=1
x1_in=FPGA_REG_WIDTH
y1_out=FPGA_REG_WIDTH
map_base=$

[REGISTERS]
scale1=FPGA_REG_WIDTH,rw
