Fitter report for orpsoc_top
Tue Dec  9 17:25:15 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec  9 17:25:14 2014       ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                      ; orpsoc_top                                  ;
; Top-level Entity Name              ; orpsoc_top                                  ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX150DF31C7                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 31,511 / 149,760 ( 21 % )                   ;
;     Total combinational functions  ; 23,741 / 149,760 ( 16 % )                   ;
;     Dedicated logic registers      ; 16,204 / 149,760 ( 11 % )                   ;
; Total registers                    ; 16204                                       ;
; Total pins                         ; 76 / 508 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,104,820 / 6,635,520 ( 17 % )              ;
; Embedded Multiplier 9-bit elements ; 8 / 720 ( 1 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 8 ( 0 % )                               ;
; Total GXB Receiver Channel PMA     ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS  ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA  ; 0 / 8 ( 0 % )                               ;
; Total PLLs                         ; 1 / 8 ( 13 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.98        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  32.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; sdram_ba_pad_o[0]   ; Missing drive strength               ;
; sdram_ba_pad_o[1]   ; Missing drive strength               ;
; sdram_a_pad_o[0]    ; Missing drive strength               ;
; sdram_a_pad_o[1]    ; Missing drive strength               ;
; sdram_a_pad_o[2]    ; Missing drive strength               ;
; sdram_a_pad_o[3]    ; Missing drive strength               ;
; sdram_a_pad_o[4]    ; Missing drive strength               ;
; sdram_a_pad_o[5]    ; Missing drive strength               ;
; sdram_a_pad_o[6]    ; Missing drive strength               ;
; sdram_a_pad_o[7]    ; Missing drive strength               ;
; sdram_a_pad_o[8]    ; Missing drive strength               ;
; sdram_a_pad_o[9]    ; Missing drive strength               ;
; sdram_a_pad_o[10]   ; Missing drive strength               ;
; sdram_a_pad_o[11]   ; Missing drive strength               ;
; sdram_a_pad_o[12]   ; Missing drive strength               ;
; sdram_cs_n_pad_o    ; Missing drive strength               ;
; sdram_ras_pad_o     ; Missing drive strength               ;
; sdram_cas_pad_o     ; Missing drive strength               ;
; sdram_we_pad_o      ; Missing drive strength               ;
; sdram_dqm_pad_o[0]  ; Missing drive strength               ;
; sdram_dqm_pad_o[1]  ; Missing drive strength               ;
; sdram_cke_pad_o     ; Missing drive strength               ;
; sdram_clk_pad_o     ; Missing drive strength               ;
; uart0_stx_pad_o     ; Missing drive strength               ;
; eth0_tx_data[0]     ; Missing drive strength and slew rate ;
; eth0_tx_data[1]     ; Missing drive strength and slew rate ;
; eth0_tx_data[2]     ; Missing drive strength and slew rate ;
; eth0_tx_data[3]     ; Missing drive strength and slew rate ;
; eth0_tx_en          ; Missing drive strength and slew rate ;
; eth0_tx_er          ; Missing drive strength and slew rate ;
; eth0_mdc_pad_o      ; Missing drive strength and slew rate ;
; sdc_clk_pad_o       ; Missing drive strength               ;
; sdram_dq_pad_io[0]  ; Missing drive strength               ;
; sdram_dq_pad_io[1]  ; Missing drive strength               ;
; sdram_dq_pad_io[2]  ; Missing drive strength               ;
; sdram_dq_pad_io[3]  ; Missing drive strength               ;
; sdram_dq_pad_io[4]  ; Missing drive strength               ;
; sdram_dq_pad_io[5]  ; Missing drive strength               ;
; sdram_dq_pad_io[6]  ; Missing drive strength               ;
; sdram_dq_pad_io[7]  ; Missing drive strength               ;
; sdram_dq_pad_io[8]  ; Missing drive strength               ;
; sdram_dq_pad_io[9]  ; Missing drive strength               ;
; sdram_dq_pad_io[10] ; Missing drive strength               ;
; sdram_dq_pad_io[11] ; Missing drive strength               ;
; sdram_dq_pad_io[12] ; Missing drive strength               ;
; sdram_dq_pad_io[13] ; Missing drive strength               ;
; sdram_dq_pad_io[14] ; Missing drive strength               ;
; sdram_dq_pad_io[15] ; Missing drive strength               ;
; gpio0_io[0]         ; Missing drive strength               ;
; gpio0_io[1]         ; Missing drive strength               ;
; gpio0_io[2]         ; Missing drive strength               ;
; gpio0_io[3]         ; Missing drive strength               ;
; gpio0_io[4]         ; Missing drive strength               ;
; gpio0_io[5]         ; Missing drive strength               ;
; gpio0_io[6]         ; Missing drive strength               ;
; gpio0_io[7]         ; Missing drive strength               ;
; eth0_md_pad_io      ; Missing drive strength and slew rate ;
; sdc_cmd_pad_io      ; Missing drive strength               ;
; sdc_dat_pad_io[0]   ; Missing drive strength               ;
; sdc_dat_pad_io[1]   ; Missing drive strength               ;
; sdc_dat_pad_io[2]   ; Missing drive strength               ;
; sdc_dat_pad_io[3]   ; Missing drive strength               ;
+---------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
+-------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 41144 ) ; 0.00 % ( 0 / 41144 )       ; 0.00 % ( 0 / 41144 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 41144 ) ; 0.00 % ( 0 / 41144 )       ; 0.00 % ( 0 / 41144 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 31750 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 309 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 9073 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/bony/Workspace/PhD/CipherCloud_FPGA/altera/de2i-150/openRISC/run/output_files/orpsoc_top.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 31,511 / 149,760 ( 21 % )      ;
;     -- Combinational with no register       ; 15307                          ;
;     -- Register only                        ; 7770                           ;
;     -- Combinational with a register        ; 8434                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 17162                          ;
;     -- 3 input functions                    ; 4118                           ;
;     -- <=2 input functions                  ; 2461                           ;
;     -- Register only                        ; 7770                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 22276                          ;
;     -- arithmetic mode                      ; 1465                           ;
;                                             ;                                ;
; Total registers*                            ; 16,204 / 152,165 ( 11 % )      ;
;     -- Dedicated logic registers            ; 16,204 / 149,760 ( 11 % )      ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 2,565 / 9,360 ( 27 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 76 / 508 ( 15 % )              ;
;     -- Clock pins                           ; 2 / 10 ( 20 % )                ;
;     -- Dedicated input pins                 ; 3 / 25 ( 12 % )                ;
;                                             ;                                ;
; Global signals                              ; 13                             ;
; M9Ks                                        ; 144 / 720 ( 20 % )             ;
; Total block memory bits                     ; 1,104,820 / 6,635,520 ( 17 % ) ;
; Total block memory implementation bits      ; 1,327,104 / 6,635,520 ( 20 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 720 ( 1 % )                ;
; PLLs                                        ; 1 / 8 ( 13 % )                 ;
; Global clocks                               ; 13 / 30 ( 43 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                   ; 0 / 8 ( 0 % )                  ;
; GXB Receiver channel PMAs                   ; 0 / 8 ( 0 % )                  ;
; GXB Transmitter channel PCSs                ; 0 / 8 ( 0 % )                  ;
; GXB Transmitter channel PMAs                ; 0 / 8 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 8.4% / 7.9% / 9.2%             ;
; Peak interconnect usage (total/H/V)         ; 54.8% / 53.5% / 56.6%          ;
; Maximum fan-out                             ; 7299                           ;
; Highest non-global fan-out                  ; 1566                           ;
; Total fan-out                               ; 145797                         ;
; Average fan-out                             ; 3.15                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                      ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ; Low                            ;
;                                             ;                         ;                        ;                                ;                                ;
; Total logic elements                        ; 24530 / 149760 ( 16 % ) ; 202 / 149760 ( < 1 % ) ; 6779 / 149760 ( 5 % )          ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 14951                   ; 80                     ; 276                            ; 0                              ;
;     -- Register only                        ; 3032                    ; 16                     ; 4722                           ; 0                              ;
;     -- Combinational with a register        ; 6547                    ; 106                    ; 1781                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 15780                   ; 72                     ; 1310                           ; 0                              ;
;     -- 3 input functions                    ; 3427                    ; 72                     ; 619                            ; 0                              ;
;     -- <=2 input functions                  ; 2291                    ; 42                     ; 128                            ; 0                              ;
;     -- Register only                        ; 3032                    ; 16                     ; 4722                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;                                ;
;     -- normal mode                          ; 20125                   ; 178                    ; 1973                           ; 0                              ;
;     -- arithmetic mode                      ; 1373                    ; 8                      ; 84                             ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total registers                             ; 9579                    ; 122                    ; 6503                           ; 0                              ;
;     -- Dedicated logic registers            ; 9579 / 149760 ( 6 % )   ; 122 / 149760 ( < 1 % ) ; 6503 / 149760 ( 4 % )          ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 1923 / 9360 ( 21 % )    ; 19 / 9360 ( < 1 % )    ; 694 / 9360 ( 7 % )             ; 0 / 9360 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 76                      ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 720 ( 1 % )         ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 578484                  ; 0                      ; 526336                         ; 0                              ;
; Total RAM block bits                        ; 792576                  ; 0                      ; 534528                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 1 / 8 ( 12 % )                 ;
; M9K                                         ; 86 / 720 ( 11 % )       ; 0 / 720 ( 0 % )        ; 58 / 720 ( 8 % )               ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 9 / 38 ( 23 % )         ; 1 / 38 ( 2 % )         ; 1 / 38 ( 2 % )                 ; 3 / 38 ( 7 % )                 ;
;                                             ;                         ;                        ;                                ;                                ;
; Connections                                 ;                         ;                        ;                                ;                                ;
;     -- Input Connections                    ; 9252                    ; 176                    ; 7879                           ; 2                              ;
;     -- Registered Input Connections         ; 9013                    ; 131                    ; 6626                           ; 0                              ;
;     -- Output Connections                   ; 8412                    ; 796                    ; 33                             ; 8068                           ;
;     -- Registered Output Connections        ; 680                     ; 242                    ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;                                ;
;     -- Total Connections                    ; 123784                  ; 1822                   ; 30096                          ; 8078                           ;
;     -- Registered Connections               ; 59615                   ; 904                    ; 17776                          ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; External Connections                        ;                         ;                        ;                                ;                                ;
;     -- Top                                  ; 1192                    ; 749                    ; 7653                           ; 8070                           ;
;     -- sld_hub:auto_hub                     ; 749                     ; 28                     ; 195                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 7653                    ; 195                    ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 8070                    ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;                                ;
;     -- Input Ports                          ; 43                      ; 33                     ; 1600                           ; 2                              ;
;     -- Output Ports                         ; 551                     ; 50                     ; 1042                           ; 3                              ;
;     -- Bidir Ports                          ; 30                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                       ; 3                      ; 100                            ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 39                     ; 1029                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 8                      ; 17                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 1                      ; 1                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 1                      ; 516                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 2                      ; 521                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 20                     ; 1031                           ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                               ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; eth0_col              ; F14   ; 8        ; 46           ; 91           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; eth0_crs              ; B13   ; 8        ; 48           ; 91           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; eth0_dv               ; C14   ; 8        ; 41           ; 91           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; eth0_rx_clk           ; L15   ; 8A       ; 57           ; 91           ; 21           ; 229                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; eth0_rx_data[0]       ; F15   ; 8        ; 48           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; eth0_rx_data[1]       ; E13   ; 8        ; 39           ; 91           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; eth0_rx_data[2]       ; A5    ; 8        ; 30           ; 91           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; eth0_rx_data[3]       ; B7    ; 8        ; 34           ; 91           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; eth0_rx_er            ; D11   ; 8        ; 32           ; 91           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; eth0_tx_clk           ; F13   ; 8        ; 39           ; 91           ; 7            ; 185                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; rst_n_pad_i           ; AA26  ; 5        ; 117          ; 14           ; 0            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sdc_card_detect_pad_i ; AK22  ; 4        ; 82           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; sys_clk_pad_i         ; AJ16  ; 4        ; 57           ; 0            ; 7            ; 4304                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; uart0_srx_pad_i       ; B27   ; 7        ; 101          ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; eth0_mdc_pad_o     ; C16   ; 8        ; 53           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth0_tx_data[0]    ; B12   ; 8        ; 46           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth0_tx_data[1]    ; E7    ; 8        ; 28           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth0_tx_data[2]    ; C13   ; 8        ; 41           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth0_tx_data[3]    ; D15   ; 8        ; 44           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth0_tx_en         ; D14   ; 8        ; 41           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth0_tx_er         ; D13   ; 8        ; 41           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdc_clk_pad_o      ; AH25  ; 4        ; 97           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[0]   ; AG7   ; 3        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[10]  ; AH6   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[11]  ; AE11  ; 3        ; 15           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[12]  ; AE10  ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[1]   ; AJ7   ; 3        ; 41           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[2]   ; AG8   ; 3        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[3]   ; AH8   ; 3        ; 37           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[4]   ; AE16  ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[5]   ; AF16  ; 4        ; 61           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[6]   ; AE14  ; 3        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[7]   ; AE15  ; 3        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[8]   ; AE13  ; 3        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[9]   ; AE12  ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba_pad_o[0]  ; AH5   ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba_pad_o[1]  ; AG6   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_pad_o    ; AJ4   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke_pad_o    ; AD6   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk_pad_o    ; AE6   ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n_pad_o   ; AG5   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm_pad_o[0] ; AF10  ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm_pad_o[1] ; AB14  ; 3        ; 46           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_pad_o    ; AK4   ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_pad_o     ; AK3   ; 3        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart0_stx_pad_o    ; H24   ; 7        ; 111          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                           ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------+
; eth0_md_pad_io      ; C15   ; 8        ; 44           ; 91           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; ethmac:ethmac0|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn (inverted)                      ;
; gpio0_io[0]         ; G16   ; 7        ; 68           ; 91           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[0] (inverted)                                                             ;
; gpio0_io[1]         ; F17   ; 7        ; 79           ; 91           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[1] (inverted)                                                             ;
; gpio0_io[2]         ; D18   ; 7        ; 68           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[2] (inverted)                                                             ;
; gpio0_io[3]         ; F18   ; 7        ; 66           ; 91           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[3] (inverted)                                                             ;
; gpio0_io[4]         ; D19   ; 7        ; 72           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[4] (inverted)                                                             ;
; gpio0_io[5]         ; K21   ; 7        ; 111          ; 91           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[5] (inverted)                                                             ;
; gpio0_io[6]         ; F19   ; 7        ; 92           ; 91           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[6] (inverted)                                                             ;
; gpio0_io[7]         ; K22   ; 7        ; 111          ; 91           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir[7] (inverted)                                                             ;
; sdc_cmd_pad_io      ; AF18  ; 4        ; 66           ; 0            ; 7            ; 64                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|cmd_oe_o                 ;
; sdc_dat_pad_io[0]   ; AH27  ; 4        ; 111          ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|DAT_oe_o (inverted) ;
; sdc_dat_pad_io[1]   ; AJ28  ; 4        ; 104          ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|DAT_oe_o (inverted) ;
; sdc_dat_pad_io[2]   ; AD24  ; 4        ; 115          ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|DAT_oe_o (inverted) ;
; sdc_dat_pad_io[3]   ; AE18  ; 4        ; 70           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|DAT_oe_o (inverted) ;
; sdram_dq_pad_io[0]  ; AD10  ; 3        ; 15           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[10] ; AF12  ; 3        ; 26           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[11] ; AG9   ; 3        ; 26           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[12] ; AA13  ; 3        ; 37           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[13] ; AB11  ; 3        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[14] ; AA12  ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[15] ; AA15  ; 3        ; 46           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[1]  ; AD9   ; 3        ; 15           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[2]  ; AE9   ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[3]  ; AE8   ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[4]  ; AE7   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[5]  ; AF7   ; 3        ; 3            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[6]  ; AF6   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[7]  ; AF9   ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[8]  ; AB13  ; 3        ; 37           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
; sdram_dq_pad_io[9]  ; AF13  ; 3        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AE8      ; INIT_DONE             ; Use as regular IO        ; sdram_dq_pad_io[3]  ; Dual Purpose Pin          ;
; AD6      ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; sdram_cke_pad_o     ; Dual Purpose Pin          ;
; AE7      ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; sdram_dq_pad_io[4]  ; Dual Purpose Pin          ;
; AE10     ; DIFFIO_B3p, DATA7     ; Use as regular IO        ; sdram_a_pad_o[12]   ; Dual Purpose Pin          ;
; A3       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
; E2       ; TDI                   ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; F2       ; TCK                   ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; E1       ; TMS                   ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; F1       ; TDO                   ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 37 / 82 ( 45 % ) ; 3.3V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 4        ; 10 / 82 ( 12 % ) ; 3.3V          ; --           ; --               ;
; 5        ; 1 / 66 ( 2 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 0 / 69 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 10 / 80 ( 13 % ) ; 3.3V          ; --           ; --               ;
; 8A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 17 / 81 ( 21 % ) ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 465        ; 8        ; eth0_rx_data[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A28      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; sdram_dq_pad_io[14]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 95         ; 3        ; sdram_dq_pad_io[12]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; sdram_dq_pad_io[15]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 223        ; 5        ; rst_n_pad_i                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 28         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; sdram_dq_pad_io[13]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; sdram_dq_pad_io[8]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 110        ; 3        ; sdram_dqm_pad_o[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB29     ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC2      ; 30         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; sdram_cke_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; sdram_dq_pad_io[1]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 63         ; 3        ; sdram_dq_pad_io[0]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 206        ; 4        ; sdc_dat_pad_io[2]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 45         ; 3        ; sdram_clk_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 40         ; 3        ; sdram_dq_pad_io[4]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; sdram_dq_pad_io[3]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 49         ; 3        ; sdram_dq_pad_io[2]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 53         ; 3        ; sdram_a_pad_o[12]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 61         ; 3        ; sdram_a_pad_o[11]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 76         ; 3        ; sdram_a_pad_o[9]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 80         ; 3        ; sdram_a_pad_o[8]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 111        ; 3        ; sdram_a_pad_o[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 112        ; 3        ; sdram_a_pad_o[7]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 135        ; 4        ; sdram_a_pad_o[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 147        ; 4        ; sdc_dat_pad_io[3]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; sdram_dq_pad_io[6]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 47         ; 3        ; sdram_dq_pad_io[5]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; sdram_dq_pad_io[7]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 54         ; 3        ; sdram_dqm_pad_o[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; sdram_dq_pad_io[10]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 81         ; 3        ; sdram_dq_pad_io[9]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 130        ; 4        ; sdram_a_pad_o[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; sdc_cmd_pad_io                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ; 68         ; 3        ; sdram_cs_n_pad_o                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 48         ; 3        ; sdram_ba_pad_o[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 97         ; 3        ; sdram_a_pad_o[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 93         ; 3        ; sdram_a_pad_o[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 78         ; 3        ; sdram_dq_pad_io[11]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG12     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG14     ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 69         ; 3        ; sdram_ba_pad_o[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ; 72         ; 3        ; sdram_a_pad_o[10]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 94         ; 3        ; sdram_a_pad_o[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; sdc_clk_pad_o                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; sdc_dat_pad_io[0]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ4      ; 67         ; 3        ; sdram_cas_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; sdram_a_pad_o[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 126        ; 4        ; sys_clk_pad_i                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ19     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 189        ; 4        ; sdc_dat_pad_io[1]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; sdram_we_pad_o                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ; 71         ; 3        ; sdram_ras_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK5      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK6      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK7      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK8      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK9      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK11     ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK12     ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AK17     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK18     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; sdc_card_detect_pad_i                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 457        ; 8        ; eth0_rx_data[3]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; eth0_tx_data[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 435        ; 8        ; eth0_crs                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; uart0_srx_pad_i                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C9       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; eth0_tx_data[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 444        ; 8        ; eth0_dv                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 440        ; 8        ; eth0_md_pad_io                                        ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 427        ; 8        ; eth0_mdc_pad_o                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 463        ; 8        ; eth0_rx_er                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 447        ; 8        ; eth0_tx_er                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 445        ; 8        ; eth0_tx_en                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 441        ; 8        ; eth0_tx_data[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; gpio0_io[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 404        ; 7        ; gpio0_io[4]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D28      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; altera_reserved_tms                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E2       ; 516        ; 9        ; altera_reserved_tdi                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 468        ; 8        ; eth0_tx_data[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; eth0_rx_data[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; altera_reserved_tdo                                   ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F2       ; 517        ; 9        ; altera_reserved_tck                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 449        ; 8        ; eth0_tx_clk                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 437        ; 8        ; eth0_col                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 434        ; 8        ; eth0_rx_data[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; gpio0_io[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 410        ; 7        ; gpio0_io[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 378        ; 7        ; gpio0_io[6]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F26      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; gpio0_io[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G24      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G26      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; uart0_stx_pad_o                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; gpio0_io[5]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K22      ; 353        ; 7        ; gpio0_io[7]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; eth0_rx_clk                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 271        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 270        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V30      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                    ;
+-------------------------------+--------------------------------------------------------------------------------+
; Name                          ; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------+
; SDC pin name                  ; clkgen0|pll0|altpll_component|auto_generated|pll1                              ;
; PLL type                      ; GPLL                                                                           ;
; PLL mode                      ; Normal                                                                         ;
; Compensate clock              ; clock1                                                                         ;
; Compensated input/output pins ; --                                                                             ;
; Switchover type               ; --                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                       ;
; Input frequency 1             ; --                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                       ;
; Nominal VCO frequency         ; 800.0 MHz                                                                      ;
; VCO post scale K counter      ; 2                                                                              ;
; VCO frequency control         ; Auto                                                                           ;
; VCO phase shift step          ; 156 ps                                                                         ;
; VCO multiply                  ; --                                                                             ;
; VCO divide                    ; --                                                                             ;
; DPA multiply                  ; --                                                                             ;
; DPA divide                    ; --                                                                             ;
; DPA divider counter value     ; 1                                                                              ;
; Freq min lock                 ; 18.75 MHz                                                                      ;
; Freq max lock                 ; 50.0 MHz                                                                       ;
; M VCO Tap                     ; 0                                                                              ;
; M Initial                     ; 1                                                                              ;
; M value                       ; 16                                                                             ;
; N value                       ; 1                                                                              ;
; Charge pump current           ; setting 1                                                                      ;
; Loop filter resistance        ; setting 27                                                                     ;
; Loop filter capacitance       ; setting 0                                                                      ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                             ;
; Bandwidth type                ; Medium                                                                         ;
; Real time reconfigurable      ; Off                                                                            ;
; Scan chain MIF file           ; --                                                                             ;
; Preserve PLL counter order    ; Off                                                                            ;
; PLL location                  ; PLL_1                                                                          ;
; Inclk0 signal                 ; sys_clk_pad_i                                                                  ;
; Inclk1 signal                 ; --                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                  ;
; Inclk1 signal type            ; --                                                                             ;
+-------------------------------+--------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 5.62 (156 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0] ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 2.81 (156 ps)    ; 50/50      ; C1      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1] ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |orpsoc_top                                                                                             ; 31511 (3)   ; 16204 (0)                 ; 0 (0)         ; 1104820     ; 144  ; 8            ; 0       ; 4         ; 0         ; 76   ; 0            ; 15307 (3)    ; 7770 (0)          ; 8434 (0)         ; |orpsoc_top                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |adv_dbg_if:dbg_if0|                                                                                 ; 910 (76)    ; 668 (55)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 240 (29)     ; 174 (22)          ; 496 (25)         ; |orpsoc_top|adv_dbg_if:dbg_if0                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |adbg_jsp_module:i_dbg_jsp|                                                                       ; 129 (71)    ; 86 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (37)      ; 19 (0)            ; 67 (34)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp                                                                                                                                                                                                                                                                                          ; work         ;
;          |adbg_jsp_biu:jsp_biu_i|                                                                       ; 58 (7)      ; 52 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 19 (0)            ; 33 (7)           ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i                                                                                                                                                                                                                                                                   ; work         ;
;             |bytefifo:rd_fifo|                                                                          ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|bytefifo:rd_fifo                                                                                                                                                                                                                                                  ; work         ;
;             |bytefifo:wr_fifo|                                                                          ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|bytefifo:wr_fifo                                                                                                                                                                                                                                                  ; work         ;
;             |syncflop:ren_sff|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncflop:ren_sff                                                                                                                                                                                                                                                  ; work         ;
;             |syncflop:wen_sff|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncflop:wen_sff                                                                                                                                                                                                                                                  ; work         ;
;             |syncreg:bytesavail_syncreg|                                                                ; 16 (9)      ; 15 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (5)             ; 7 (4)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg                                                                                                                                                                                                                                        ; work         ;
;                |syncflop:ack_sff|                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|syncflop:ack_sff                                                                                                                                                                                                                       ; work         ;
;                |syncflop:strobe_sff|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|syncflop:strobe_sff                                                                                                                                                                                                                    ; work         ;
;             |syncreg:freespace_syncreg|                                                                 ; 19 (12)     ; 17 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (4)             ; 10 (7)           ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg                                                                                                                                                                                                                                         ; work         ;
;                |syncflop:ack_sff|                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|syncflop:ack_sff                                                                                                                                                                                                                        ; work         ;
;                |syncflop:strobe_sff|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|syncflop:strobe_sff                                                                                                                                                                                                                     ; work         ;
;       |adbg_or1k_module:i_dbg_cpu_or1k|                                                                 ; 321 (166)   ; 244 (98)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (61)      ; 66 (0)            ; 185 (106)        ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k                                                                                                                                                                                                                                                                                    ; work         ;
;          |adbg_crc32:or1k_crc_i|                                                                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i                                                                                                                                                                                                                                                              ; work         ;
;          |adbg_or1k_biu:or1k_biu_i|                                                                     ; 112 (112)   ; 107 (107)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 63 (63)           ; 44 (44)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i                                                                                                                                                                                                                                                           ; work         ;
;          |adbg_or1k_status_reg:or1k_statusreg_i|                                                        ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 4 (4)            ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_status_reg:or1k_statusreg_i                                                                                                                                                                                                                                              ; work         ;
;       |adbg_wb_module:i_dbg_wb|                                                                         ; 384 (212)   ; 283 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 98 (74)      ; 67 (36)           ; 219 (103)        ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb                                                                                                                                                                                                                                                                                            ; work         ;
;          |adbg_crc32:wb_crc_i|                                                                          ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i                                                                                                                                                                                                                                                                        ; work         ;
;          |adbg_wb_biu:wb_biu_i|                                                                         ; 138 (138)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 31 (31)           ; 86 (86)          ; |orpsoc_top|adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i                                                                                                                                                                                                                                                                       ; work         ;
;    |aes_dec_128:aes_dec_128_0|                                                                          ; 4422 (0)    ; 809 (0)                   ; 0 (0)         ; 308         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3613 (0)     ; 538 (0)           ; 271 (0)          ; |orpsoc_top|aes_dec_128:aes_dec_128_0                                                                                                                                                                                                                                                                                                             ; work         ;
;       |aes_dec_wb:aes_dec_128_wb|                                                                       ; 424 (424)   ; 417 (417)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 253 (253)         ; 164 (164)        ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb                                                                                                                                                                                                                                                                                   ; work         ;
;       |aes_inv_cipher_top:aes_decipher_128|                                                             ; 4001 (711)  ; 392 (392)                 ; 0 (0)         ; 308         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3606 (316)   ; 285 (285)         ; 110 (72)         ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128                                                                                                                                                                                                                                                                         ; work         ;
;          |aes_inv_sbox:us00|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 205 (205)    ; 0 (0)             ; 3 (3)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us00                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us01|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 204 (204)    ; 0 (0)             ; 4 (4)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us01                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us02|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 204 (204)    ; 0 (0)             ; 4 (4)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us02                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us03|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 205 (205)    ; 0 (0)             ; 3 (3)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us03                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us10|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 206 (206)    ; 0 (0)             ; 2 (2)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us10                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us11|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 205 (205)    ; 0 (0)             ; 3 (3)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us11                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us12|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 207 (207)    ; 0 (0)             ; 1 (1)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us12                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us13|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 207 (207)    ; 0 (0)             ; 1 (1)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us13                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us20|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 205 (205)    ; 0 (0)             ; 3 (3)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us20                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us21|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 206 (206)    ; 0 (0)             ; 2 (2)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us21                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us22|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us22                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us23|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us23                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us30|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 204 (204)    ; 0 (0)             ; 4 (4)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us30                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us31|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 203 (203)    ; 0 (0)             ; 5 (5)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us31                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us32|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us32                                                                                                                                                                                                                                                       ; work         ;
;          |aes_inv_sbox:us33|                                                                            ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 205 (205)    ; 0 (0)             ; 3 (3)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|aes_inv_sbox:us33                                                                                                                                                                                                                                                       ; work         ;
;          |altsyncram:kb_rtl_0|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 308         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|altsyncram:kb_rtl_0                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_gcg1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 308         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|altsyncram:kb_rtl_0|altsyncram_gcg1:auto_generated                                                                                                                                                                                                                      ; work         ;
;    |aes_enc_128:aes_enc_128_0|                                                                          ; 5470 (0)    ; 948 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4507 (0)     ; 352 (0)           ; 611 (0)          ; |orpsoc_top|aes_enc_128:aes_enc_128_0                                                                                                                                                                                                                                                                                                             ; work         ;
;       |aes_cipher_top:aes_cipher_128|                                                                   ; 4943 (636)  ; 530 (390)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4413 (246)   ; 127 (120)         ; 403 (270)        ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128                                                                                                                                                                                                                                                                               ; work         ;
;          |aes_key_expand_128:u0|                                                                        ; 979 (135)   ; 140 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 839 (7)      ; 7 (7)             ; 133 (121)        ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0                                                                                                                                                                                                                                                         ; work         ;
;             |aes_rcon:r0|                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|aes_rcon:r0                                                                                                                                                                                                                                             ; work         ;
;             |aes_sbox:u0|                                                                               ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|aes_sbox:u0                                                                                                                                                                                                                                             ; work         ;
;             |aes_sbox:u1|                                                                               ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|aes_sbox:u1                                                                                                                                                                                                                                             ; work         ;
;             |aes_sbox:u2|                                                                               ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|aes_sbox:u2                                                                                                                                                                                                                                             ; work         ;
;             |aes_sbox:u3|                                                                               ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|aes_sbox:u3                                                                                                                                                                                                                                             ; work         ;
;          |aes_sbox:us00|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us00                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us01|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us01                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us02|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us02                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us03|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us03                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us10|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us10                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us11|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us11                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us12|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us12                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us13|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us13                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us20|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us20                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us21|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us21                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us22|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us22                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us23|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us23                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us30|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us30                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us31|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us31                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us32|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us32                                                                                                                                                                                                                                                                 ; work         ;
;          |aes_sbox:us33|                                                                                ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_sbox:us33                                                                                                                                                                                                                                                                 ; work         ;
;       |aes_enc_wb:aes_enc_128_wb|                                                                       ; 527 (527)   ; 418 (418)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 94 (94)      ; 225 (225)         ; 208 (208)        ; |orpsoc_top|aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb                                                                                                                                                                                                                                                                                   ; work         ;
;    |altera_virtual_jtag:jtag_tap0|                                                                      ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0                                                                                                                                                                                                                                                                                                         ; work         ;
;       |sld_virtual_jtag:sld_virtual_jtag_component|                                                     ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component                                                                                                                                                                                                                                                             ; work         ;
;          |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                                                                                                                                                                          ; work         ;
;    |arbiter_bytebus:arbiter_bytebus0|                                                                   ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 10 (10)          ; |orpsoc_top|arbiter_bytebus:arbiter_bytebus0                                                                                                                                                                                                                                                                                                      ; work         ;
;    |arbiter_dbus:arbiter_dbus0|                                                                         ; 250 (250)   ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 226 (226)    ; 2 (2)             ; 22 (22)          ; |orpsoc_top|arbiter_dbus:arbiter_dbus0                                                                                                                                                                                                                                                                                                            ; work         ;
;    |arbiter_ibus:arbiter_ibus0|                                                                         ; 72 (72)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 1 (1)             ; 19 (19)          ; |orpsoc_top|arbiter_ibus:arbiter_ibus0                                                                                                                                                                                                                                                                                                            ; work         ;
;    |clkgen:clkgen0|                                                                                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |orpsoc_top|clkgen:clkgen0                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |pll:pll0|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altpll:altpll_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0|altpll:altpll_component                                                                                                                                                                                                                                                                                       ; work         ;
;             |pll_altpll:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                                             ; work         ;
;    |ethmac:ethmac0|                                                                                     ; 1978 (155)  ; 1040 (54)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 938 (100)    ; 217 (12)          ; 823 (120)        ; |orpsoc_top|ethmac:ethmac0                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |eth_maccontrol:maccontrol1|                                                                      ; 219 (12)    ; 97 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (5)      ; 12 (0)            ; 94 (7)           ; |orpsoc_top|ethmac:ethmac0|eth_maccontrol:maccontrol1                                                                                                                                                                                                                                                                                             ; work         ;
;          |eth_receivecontrol:receivecontrol1|                                                           ; 115 (115)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (46)      ; 10 (10)           ; 59 (59)          ; |orpsoc_top|ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1                                                                                                                                                                                                                                                          ; work         ;
;          |eth_transmitcontrol:transmitcontrol1|                                                         ; 92 (92)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (62)      ; 2 (2)             ; 28 (28)          ; |orpsoc_top|ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1                                                                                                                                                                                                                                                        ; work         ;
;       |eth_macstatus:macstatus1|                                                                        ; 64 (64)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 8 (8)             ; 20 (20)          ; |orpsoc_top|ethmac:ethmac0|eth_macstatus:macstatus1                                                                                                                                                                                                                                                                                               ; work         ;
;       |eth_miim:miim1|                                                                                  ; 126 (48)    ; 76 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (12)      ; 30 (12)           ; 56 (22)          ; |orpsoc_top|ethmac:ethmac0|eth_miim:miim1                                                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_clockgen:clkgen|                                                                          ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |orpsoc_top|ethmac:ethmac0|eth_miim:miim1|eth_clockgen:clkgen                                                                                                                                                                                                                                                                                     ; work         ;
;          |eth_outputcontrol:outctrl|                                                                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |orpsoc_top|ethmac:ethmac0|eth_miim:miim1|eth_outputcontrol:outctrl                                                                                                                                                                                                                                                                               ; work         ;
;          |eth_shiftreg:shftrg|                                                                          ; 46 (46)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 16 (16)           ; 17 (17)          ; |orpsoc_top|ethmac:ethmac0|eth_miim:miim1|eth_shiftreg:shftrg                                                                                                                                                                                                                                                                                     ; work         ;
;       |eth_registers:ethreg1|                                                                           ; 428 (145)   ; 302 (21)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 124 (121)    ; 64 (9)            ; 240 (69)         ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1                                                                                                                                                                                                                                                                                                  ; work         ;
;          |eth_register:COLLCONF_0|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:COLLCONF_0                                                                                                                                                                                                                                                                          ; work         ;
;          |eth_register:COLLCONF_2|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:COLLCONF_2                                                                                                                                                                                                                                                                          ; work         ;
;          |eth_register:CTRLMODER_0|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:CTRLMODER_0                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:INT_MASK_0|                                                                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:INT_MASK_0                                                                                                                                                                                                                                                                          ; work         ;
;          |eth_register:IPGR1_0|                                                                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:IPGR1_0                                                                                                                                                                                                                                                                             ; work         ;
;          |eth_register:IPGR2_0|                                                                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 3 (3)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:IPGR2_0                                                                                                                                                                                                                                                                             ; work         ;
;          |eth_register:IPGT_0|                                                                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:IPGT_0                                                                                                                                                                                                                                                                              ; work         ;
;          |eth_register:MAC_ADDR0_0|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MAC_ADDR0_0                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MAC_ADDR0_1|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MAC_ADDR0_1                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MAC_ADDR0_2|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MAC_ADDR0_2                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MAC_ADDR0_3|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MAC_ADDR0_3                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MAC_ADDR1_0|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MAC_ADDR1_0                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MAC_ADDR1_1|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MAC_ADDR1_1                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MIIADDRESS_0|                                                                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIIADDRESS_0                                                                                                                                                                                                                                                                        ; work         ;
;          |eth_register:MIIADDRESS_1|                                                                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIIADDRESS_1                                                                                                                                                                                                                                                                        ; work         ;
;          |eth_register:MIICOMMAND0|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIICOMMAND0                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MIICOMMAND1|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIICOMMAND1                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MIICOMMAND2|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIICOMMAND2                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:MIIMODER_0|                                                                      ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIIMODER_0                                                                                                                                                                                                                                                                          ; work         ;
;          |eth_register:MIIMODER_1|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIIMODER_1                                                                                                                                                                                                                                                                          ; work         ;
;          |eth_register:MIIRX_DATA|                                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIIRX_DATA                                                                                                                                                                                                                                                                          ; work         ;
;          |eth_register:MIITX_DATA_0|                                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIITX_DATA_0                                                                                                                                                                                                                                                                        ; work         ;
;          |eth_register:MIITX_DATA_1|                                                                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MIITX_DATA_1                                                                                                                                                                                                                                                                        ; work         ;
;          |eth_register:MODER_0|                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MODER_0                                                                                                                                                                                                                                                                             ; work         ;
;          |eth_register:MODER_1|                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MODER_1                                                                                                                                                                                                                                                                             ; work         ;
;          |eth_register:MODER_2|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:MODER_2                                                                                                                                                                                                                                                                             ; work         ;
;          |eth_register:PACKETLEN_0|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:PACKETLEN_0                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:PACKETLEN_1|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:PACKETLEN_1                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:PACKETLEN_2|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:PACKETLEN_2                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:PACKETLEN_3|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:PACKETLEN_3                                                                                                                                                                                                                                                                         ; work         ;
;          |eth_register:RXHASH0_0|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH0_0                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:RXHASH0_1|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH0_1                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:RXHASH0_2|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH0_2                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:RXHASH0_3|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH0_3                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:RXHASH1_0|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH1_0                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:RXHASH1_1|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH1_1                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:RXHASH1_2|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH1_2                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:RXHASH1_3|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:RXHASH1_3                                                                                                                                                                                                                                                                           ; work         ;
;          |eth_register:TXCTRL_0|                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:TXCTRL_0                                                                                                                                                                                                                                                                            ; work         ;
;          |eth_register:TXCTRL_1|                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:TXCTRL_1                                                                                                                                                                                                                                                                            ; work         ;
;          |eth_register:TXCTRL_2|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:TXCTRL_2                                                                                                                                                                                                                                                                            ; work         ;
;          |eth_register:TX_BD_NUM_0|                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 3 (3)            ; |orpsoc_top|ethmac:ethmac0|eth_registers:ethreg1|eth_register:TX_BD_NUM_0                                                                                                                                                                                                                                                                         ; work         ;
;       |eth_rxethmac:rxethmac1|                                                                          ; 274 (49)    ; 103 (40)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 139 (10)     ; 15 (15)           ; 120 (23)         ; |orpsoc_top|ethmac:ethmac0|eth_rxethmac:rxethmac1                                                                                                                                                                                                                                                                                                 ; work         ;
;          |eth_crc:crcrx|                                                                                ; 55 (55)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 33 (33)          ; |orpsoc_top|ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_crc:crcrx                                                                                                                                                                                                                                                                                   ; work         ;
;          |eth_rxaddrcheck:rxaddrcheck1|                                                                 ; 98 (98)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 35 (35)          ; |orpsoc_top|ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1                                                                                                                                                                                                                                                                    ; work         ;
;          |eth_rxcounters:rxcounters1|                                                                   ; 56 (56)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 22 (22)          ; |orpsoc_top|ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1                                                                                                                                                                                                                                                                      ; work         ;
;          |eth_rxstatem:rxstatem1|                                                                       ; 17 (17)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; |orpsoc_top|ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1                                                                                                                                                                                                                                                                          ; work         ;
;       |eth_txethmac:txethmac1|                                                                          ; 328 (62)    ; 116 (20)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 207 (42)     ; 9 (0)             ; 112 (19)         ; |orpsoc_top|ethmac:ethmac0|eth_txethmac:txethmac1                                                                                                                                                                                                                                                                                                 ; work         ;
;          |eth_crc:txcrc|                                                                                ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |orpsoc_top|ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc                                                                                                                                                                                                                                                                                   ; work         ;
;          |eth_random:random1|                                                                           ; 32 (32)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 8 (8)             ; 13 (13)          ; |orpsoc_top|ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1                                                                                                                                                                                                                                                                              ; work         ;
;          |eth_txcounters:txcounters1|                                                                   ; 132 (132)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 34 (34)          ; |orpsoc_top|ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1                                                                                                                                                                                                                                                                      ; work         ;
;          |eth_txstatem:txstatem1|                                                                       ; 60 (60)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 15 (15)          ; |orpsoc_top|ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1                                                                                                                                                                                                                                                                          ; work         ;
;       |eth_wishbone:wishbone|                                                                           ; 456 (376)   ; 274 (250)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 179 (134)    ; 67 (66)           ; 210 (168)        ; |orpsoc_top|ethmac:ethmac0|eth_wishbone:wishbone                                                                                                                                                                                                                                                                                                  ; work         ;
;          |eth_fifo:rx_fifo0|                                                                            ; 24 (24)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 7 (7)            ; |orpsoc_top|ethmac:ethmac0|eth_wishbone:wishbone|eth_fifo:rx_fifo0                                                                                                                                                                                                                                                                                ; work         ;
;          |eth_fifo:rx_fifo1|                                                                            ; 23 (23)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_wishbone:wishbone|eth_fifo:rx_fifo1                                                                                                                                                                                                                                                                                ; work         ;
;          |eth_fifo:tx_fifo|                                                                             ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |orpsoc_top|ethmac:ethmac0|eth_wishbone:wishbone|eth_fifo:tx_fifo                                                                                                                                                                                                                                                                                 ; work         ;
;          |eth_spram_256x32:bd_ram|                                                                      ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |orpsoc_top|ethmac:ethmac0|eth_wishbone:wishbone|eth_spram_256x32:bd_ram                                                                                                                                                                                                                                                                          ; work         ;
;             |altsyncram:mem_rtl_0|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|ethmac:ethmac0|eth_wishbone:wishbone|eth_spram_256x32:bd_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_6j41:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|ethmac:ethmac0|eth_wishbone:wishbone|eth_spram_256x32:bd_ram|altsyncram:mem_rtl_0|altsyncram_6j41:auto_generated                                                                                                                                                                                                                      ; work         ;
;    |gpio:gpio0|                                                                                         ; 30 (30)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 25 (25)          ; |orpsoc_top|gpio:gpio0                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |or1200_top:or1200_top0|                                                                             ; 5024 (0)    ; 1765 (0)                  ; 0 (0)         ; 567936      ; 74   ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 3218 (0)     ; 373 (0)           ; 1433 (0)         ; |orpsoc_top|or1200_top:or1200_top0                                                                                                                                                                                                                                                                                                                ; work         ;
;       |or1200_cpu:or1200_cpu|                                                                           ; 3715 (7)    ; 942 (0)                   ; 0 (0)         ; 2048        ; 2    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 2629 (7)     ; 193 (0)           ; 893 (0)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu                                                                                                                                                                                                                                                                                          ; work         ;
;          |or1200_alu:or1200_alu|                                                                        ; 702 (702)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 699 (699)    ; 0 (0)             ; 3 (3)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu                                                                                                                                                                                                                                                                    ; work         ;
;          |or1200_cfgr:or1200_cfgr|                                                                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_cfgr:or1200_cfgr                                                                                                                                                                                                                                                                  ; work         ;
;          |or1200_ctrl:or1200_ctrl|                                                                      ; 230 (230)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 125 (125)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl                                                                                                                                                                                                                                                                  ; work         ;
;          |or1200_except:or1200_except|                                                                  ; 562 (562)   ; 233 (233)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 304 (304)    ; 49 (49)           ; 209 (209)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except                                                                                                                                                                                                                                                              ; work         ;
;          |or1200_freeze:or1200_freeze|                                                                  ; 22 (22)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 7 (7)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze                                                                                                                                                                                                                                                              ; work         ;
;          |or1200_genpc:or1200_genpc|                                                                    ; 230 (230)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 172 (172)    ; 0 (0)             ; 58 (58)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc                                                                                                                                                                                                                                                                ; work         ;
;          |or1200_if:or1200_if|                                                                          ; 162 (162)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 105 (105)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if                                                                                                                                                                                                                                                                      ; work         ;
;          |or1200_lsu:or1200_lsu|                                                                        ; 157 (73)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 125 (42)     ; 0 (0)             ; 32 (31)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu                                                                                                                                                                                                                                                                    ; work         ;
;             |or1200_mem2reg:or1200_mem2reg|                                                             ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 1 (1)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg                                                                                                                                                                                                                                      ; work         ;
;             |or1200_reg2mem:or1200_reg2mem|                                                             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_reg2mem:or1200_reg2mem                                                                                                                                                                                                                                      ; work         ;
;          |or1200_mult_mac:or1200_mult_mac|                                                              ; 519 (349)   ; 266 (138)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 253 (207)    ; 132 (54)          ; 134 (88)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac                                                                                                                                                                                                                                                          ; work         ;
;             |or1200_gmultp2_32x32:or1200_gmultp2_32x32|                                                 ; 174 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 46 (0)       ; 78 (78)           ; 50 (50)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32                                                                                                                                                                                                                ; work         ;
;                |lpm_mult:Mult0|                                                                         ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0                                                                                                                                                                                                 ; work         ;
;                   |mult_u9t:auto_generated|                                                             ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated                                                                                                                                                                         ; work         ;
;          |or1200_operandmuxes:or1200_operandmuxes|                                                      ; 146 (146)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 80 (80)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes                                                                                                                                                                                                                                                  ; work         ;
;          |or1200_rf:or1200_rf|                                                                          ; 142 (36)    ; 93 (7)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (28)      ; 11 (1)            ; 84 (46)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf                                                                                                                                                                                                                                                                      ; work         ;
;             |or1200_dpram:rf_a|                                                                         ; 66 (66)     ; 43 (43)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 9 (9)             ; 38 (38)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_nvd1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated                                                                                                                                                                                                ; work         ;
;             |or1200_dpram:rf_b|                                                                         ; 43 (43)     ; 43 (43)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 42 (42)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_nvd1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated                                                                                                                                                                                                ; work         ;
;          |or1200_sprs:or1200_sprs|                                                                      ; 488 (488)   ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 342 (342)    ; 0 (0)             ; 146 (146)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs                                                                                                                                                                                                                                                                  ; work         ;
;          |or1200_wbmux:or1200_wbmux|                                                                    ; 465 (465)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 432 (432)    ; 0 (0)             ; 33 (33)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux                                                                                                                                                                                                                                                                ; work         ;
;       |or1200_dc_top:or1200_dc_top|                                                                     ; 395 (86)    ; 225 (0)                   ; 0 (0)         ; 280576      ; 34   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (83)     ; 77 (0)            ; 154 (48)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top                                                                                                                                                                                                                                                                                    ; work         ;
;          |or1200_dc_fsm:or1200_dc_fsm|                                                                  ; 112 (112)   ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 1 (1)             ; 54 (54)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm                                                                                                                                                                                                                                                        ; work         ;
;          |or1200_dc_ram:or1200_dc_ram|                                                                  ; 159 (0)     ; 140 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 72 (0)            ; 68 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram                                                                                                                                                                                                                                                        ; work         ;
;             |or1200_spram_32_bw:dc_ram|                                                                 ; 159 (159)   ; 140 (140)                 ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 72 (72)           ; 68 (68)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram                                                                                                                                                                                                                              ; work         ;
;                |altsyncram:mem0_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0                                                                                                                                                                                                        ; work         ;
;                   |altsyncram_p6e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_p6e1:auto_generated                                                                                                                                                                         ; work         ;
;                |altsyncram:mem1_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0                                                                                                                                                                                                        ; work         ;
;                   |altsyncram_p6e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_p6e1:auto_generated                                                                                                                                                                         ; work         ;
;                |altsyncram:mem2_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0                                                                                                                                                                                                        ; work         ;
;                   |altsyncram_p6e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_p6e1:auto_generated                                                                                                                                                                         ; work         ;
;                |altsyncram:mem3_rtl_0|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0                                                                                                                                                                                                        ; work         ;
;                   |altsyncram_p6e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_p6e1:auto_generated                                                                                                                                                                         ; work         ;
;          |or1200_dc_tag:or1200_dc_tag|                                                                  ; 44 (0)      ; 39 (0)                    ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 4 (0)             ; 35 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag                                                                                                                                                                                                                                                        ; work         ;
;             |or1200_spram:dc_tag0|                                                                      ; 44 (44)     ; 39 (39)                   ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 35 (35)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_r8e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_r8e1:auto_generated                                                                                                                                                                               ; work         ;
;       |or1200_dmmu_top:or1200_dmmu_top|                                                                 ; 117 (32)    ; 65 (1)                    ; 0 (0)         ; 2432        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (25)      ; 13 (0)            ; 60 (15)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top                                                                                                                                                                                                                                                                                ; work         ;
;          |or1200_dmmu_tlb:or1200_dmmu_tlb|                                                              ; 85 (18)     ; 64 (0)                    ; 0 (0)         ; 2432        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (16)      ; 13 (0)            ; 53 (3)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb                                                                                                                                                                                                                                                ; work         ;
;             |or1200_spram:dtlb_ram|                                                                     ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 22 (22)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram                                                                                                                                                                                                                          ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                     ; work         ;
;                   |altsyncram_30e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated                                                                                                                                                                      ; work         ;
;             |or1200_spram:dtlb_tr_ram|                                                                  ; 41 (41)     ; 37 (37)                   ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 30 (30)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                  ; work         ;
;                   |altsyncram_50e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_50e1:auto_generated                                                                                                                                                                   ; work         ;
;       |or1200_du:or1200_du|                                                                             ; 122 (122)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 11 (11)           ; 56 (56)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_du:or1200_du                                                                                                                                                                                                                                                                                            ; work         ;
;       |or1200_ic_top:or1200_ic_top|                                                                     ; 312 (104)   ; 138 (0)                   ; 0 (0)         ; 280576      ; 34   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 152 (82)     ; 37 (0)            ; 123 (70)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top                                                                                                                                                                                                                                                                                    ; work         ;
;          |or1200_ic_fsm:or1200_ic_fsm|                                                                  ; 104 (104)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 5 (5)             ; 35 (35)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm                                                                                                                                                                                                                                                        ; work         ;
;          |or1200_ic_ram:or1200_ic_ram|                                                                  ; 61 (0)      ; 59 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 21 (0)            ; 38 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram                                                                                                                                                                                                                                                        ; work         ;
;             |or1200_spram:ic_ram0|                                                                      ; 61 (61)     ; 59 (59)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 21 (21)           ; 38 (38)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_j9e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_j9e1:auto_generated                                                                                                                                                                               ; work         ;
;          |or1200_ic_tag:or1200_ic_tag|                                                                  ; 43 (0)      ; 39 (0)                    ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 11 (0)            ; 28 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag                                                                                                                                                                                                                                                        ; work         ;
;             |or1200_spram:ic_tag0|                                                                      ; 43 (43)     ; 39 (39)                   ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 28 (28)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_r8e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_r8e1:auto_generated                                                                                                                                                                               ; work         ;
;       |or1200_immu_top:or1200_immu_top|                                                                 ; 246 (164)   ; 138 (76)                  ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 91 (72)      ; 14 (0)            ; 141 (111)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top                                                                                                                                                                                                                                                                                ; work         ;
;          |or1200_immu_tlb:or1200_immu_tlb|                                                              ; 82 (15)     ; 62 (0)                    ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (15)      ; 14 (0)            ; 49 (8)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb                                                                                                                                                                                                                                                ; work         ;
;             |or1200_spram:itlb_mr_ram|                                                                  ; 31 (31)     ; 27 (27)                   ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 19 (19)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                  ; work         ;
;                   |altsyncram_30e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated                                                                                                                                                                   ; work         ;
;             |or1200_spram:itlb_tr_ram|                                                                  ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 30 (30)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram:mem_rtl_0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                  ; work         ;
;                   |altsyncram_10e1:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_10e1:auto_generated                                                                                                                                                                   ; work         ;
;       |or1200_pic:or1200_pic|                                                                           ; 53 (53)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 7 (7)             ; 34 (34)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_pic:or1200_pic                                                                                                                                                                                                                                                                                          ; work         ;
;       |or1200_tt:or1200_tt|                                                                             ; 85 (85)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 64 (64)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_tt:or1200_tt                                                                                                                                                                                                                                                                                            ; work         ;
;       |or1200_wb_biu:dwb_biu|                                                                           ; 78 (78)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 13 (13)           ; 37 (37)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_wb_biu:dwb_biu                                                                                                                                                                                                                                                                                          ; work         ;
;       |or1200_wb_biu:iwb_biu|                                                                           ; 66 (66)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 8 (8)             ; 36 (36)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_wb_biu:iwb_biu                                                                                                                                                                                                                                                                                          ; work         ;
;    |rom:rom0|                                                                                           ; 119 (119)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 31 (31)          ; |orpsoc_top|rom:rom0                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |sdc_controller:sdc_controller_0|                                                                    ; 2524 (85)   ; 1671 (56)                 ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 853 (29)     ; 601 (21)          ; 1070 (3)         ; |orpsoc_top|sdc_controller:sdc_controller_0                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sd_bd:rx_bd|                                                                                     ; 91 (91)     ; 78 (78)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 40 (40)           ; 38 (38)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_bd:rx_bd                                                                                                                                                                                                                                                                                           ; work         ;
;          |altsyncram:bd_mem_rtl_0|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_bd:rx_bd|altsyncram:bd_mem_rtl_0                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_jfi1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_bd:rx_bd|altsyncram:bd_mem_rtl_0|altsyncram_jfi1:auto_generated                                                                                                                                                                                                                                    ; work         ;
;       |sd_bd:tx_bd|                                                                                     ; 88 (88)     ; 78 (78)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 37 (37)           ; 41 (41)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_bd:tx_bd                                                                                                                                                                                                                                                                                           ; work         ;
;          |altsyncram:bd_mem_rtl_0|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_bd:tx_bd|altsyncram:bd_mem_rtl_0                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram_jfi1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_bd:tx_bd|altsyncram:bd_mem_rtl_0|altsyncram_jfi1:auto_generated                                                                                                                                                                                                                                    ; work         ;
;       |sd_clock_divider:clock_divider_1|                                                                ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1                                                                                                                                                                                                                                                                      ; work         ;
;       |sd_cmd_master:cmd_master_1|                                                                      ; 161 (161)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 70 (70)           ; 50 (50)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1                                                                                                                                                                                                                                                                            ; work         ;
;       |sd_cmd_serial_host:cmd_serial_host_1|                                                            ; 625 (618)   ; 184 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 440 (440)    ; 23 (21)           ; 162 (160)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1                                                                                                                                                                                                                                                                  ; work         ;
;          |sd_crc_7:CRC_7|                                                                               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|sd_crc_7:CRC_7                                                                                                                                                                                                                                                   ; work         ;
;       |sd_controller_wb:sd_controller_wb0|                                                              ; 334 (334)   ; 196 (196)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 106 (106)    ; 41 (41)           ; 187 (187)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0                                                                                                                                                                                                                                                                    ; work         ;
;       |sd_data_master:data_master_1|                                                                    ; 172 (172)   ; 107 (107)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (62)      ; 23 (23)           ; 87 (87)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_master:data_master_1                                                                                                                                                                                                                                                                          ; work         ;
;       |sd_data_serial_host:sd_data_serial_host_1|                                                       ; 330 (266)   ; 221 (157)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 109 (109)    ; 56 (36)           ; 165 (153)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1                                                                                                                                                                                                                                                             ; work         ;
;          |sd_crc_16:CRC_16_gen[0].CRC_16_i|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|sd_crc_16:CRC_16_gen[0].CRC_16_i                                                                                                                                                                                                                            ; work         ;
;          |sd_crc_16:CRC_16_gen[1].CRC_16_i|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|sd_crc_16:CRC_16_gen[1].CRC_16_i                                                                                                                                                                                                                            ; work         ;
;          |sd_crc_16:CRC_16_gen[2].CRC_16_i|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|sd_crc_16:CRC_16_gen[2].CRC_16_i                                                                                                                                                                                                                            ; work         ;
;          |sd_crc_16:CRC_16_gen[3].CRC_16_i|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|sd_crc_16:CRC_16_gen[3].CRC_16_i                                                                                                                                                                                                                            ; work         ;
;       |sd_fifo_rx_filler:fifo_filer_rx|                                                                 ; 403 (83)    ; 348 (43)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (10)      ; 162 (2)           ; 216 (39)         ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx                                                                                                                                                                                                                                                                       ; work         ;
;          |sd_rx_fifo:Rx_Fifo|                                                                           ; 352 (352)   ; 305 (305)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 160 (160)         ; 177 (177)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo                                                                                                                                                                                                                                                    ; work         ;
;       |sd_fifo_tx_filler:fifo_filer_tx|                                                                 ; 322 (12)    ; 275 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (1)       ; 128 (0)           ; 179 (11)         ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx                                                                                                                                                                                                                                                                       ; work         ;
;          |sd_tx_fifo:Tx_Fifo|                                                                           ; 310 (310)   ; 264 (264)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 128 (128)         ; 168 (168)        ; |orpsoc_top|sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo                                                                                                                                                                                                                                                    ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 202 (1)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 80 (1)       ; 16 (0)            ; 106 (0)          ; |orpsoc_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 201 (157)   ; 122 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (63)      ; 16 (13)           ; 106 (81)         ; |orpsoc_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |orpsoc_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |orpsoc_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                               ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 6779 (1030) ; 6503 (1028)               ; 0 (0)         ; 526336      ; 58   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 276 (2)      ; 4722 (1028)       ; 1781 (0)         ; |orpsoc_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                        ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 5749 (0)    ; 5475 (0)                  ; 0 (0)         ; 526336      ; 58   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 274 (0)      ; 3694 (0)          ; 1781 (0)         ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 5749 (2168) ; 5475 (2136)               ; 0 (0)         ; 526336      ; 58   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 274 (34)     ; 3694 (2076)       ; 1781 (55)        ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 43 (43)           ; 21 (0)           ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                        ; work         ;
;                   |decode_73g:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated                                                                                                              ; work         ;
;                |lpm_mux:mux|                                                                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                ; work         ;
;                   |mux_j0d:auto_generated|                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_j0d:auto_generated                                                                                                                         ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 526336      ; 58   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                           ; work         ;
;                |altsyncram_2824:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 526336      ; 58   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2824:auto_generated                                                                                                                                            ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                   ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 102 (102)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 19 (19)           ; 53 (53)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 2754 (1)    ; 2586 (1)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 168 (0)      ; 1549 (0)          ; 1037 (1)         ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 2570 (0)    ; 2570 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1539 (0)          ; 1031 (0)         ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 1542 (1542) ; 1542 (1542)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1036 (1036)       ; 506 (506)        ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 1534 (0)    ; 1028 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 503 (0)           ; 1031 (0)         ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:306:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:306:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:307:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:307:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:308:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:308:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:309:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:309:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:310:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:310:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:311:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:311:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:312:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:312:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:313:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:313:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:314:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:314:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:315:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:315:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:316:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:316:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:317:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:317:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:318:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:318:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:319:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:319:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:320:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:320:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:321:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:321:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:322:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:322:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:323:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:323:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:324:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:324:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:325:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:325:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:326:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:326:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:327:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:327:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:328:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:328:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:329:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:329:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:330:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:330:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:331:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:331:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:332:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:332:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:333:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:333:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:334:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:334:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:335:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:335:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:336:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:336:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:337:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:337:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:338:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:338:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:339:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:339:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:340:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:340:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:341:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:341:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:342:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:342:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:343:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:343:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:344:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:344:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:345:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:345:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:346:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:346:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:347:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:347:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:348:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:348:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:349:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:349:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:350:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:350:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:351:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:351:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:352:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:352:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:353:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:353:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:354:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:354:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:355:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:355:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:356:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:356:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:357:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:357:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:358:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:358:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:359:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:359:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:360:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:360:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:361:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:361:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:362:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:362:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:363:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:363:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:364:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:364:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:365:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:365:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:366:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:366:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:367:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:367:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:368:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:368:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:369:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:369:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:370:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:370:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:371:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:371:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:372:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:372:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:373:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:373:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:374:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:374:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:375:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:375:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:376:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:376:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:377:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:377:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:378:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:378:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:379:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:379:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:380:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:380:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:381:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:381:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:382:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:382:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:383:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:383:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:384:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:384:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:385:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:385:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:386:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:386:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:387:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:387:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:388:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:388:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:389:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:389:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:390:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:390:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:391:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:391:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:392:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:392:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:393:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:393:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:394:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:394:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:395:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:395:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:396:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:396:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:397:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:397:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:398:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:398:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:399:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:399:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:400:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:400:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:401:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:401:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:402:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:402:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:403:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:403:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:404:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:404:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:405:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:405:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:406:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:406:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:407:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:407:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:408:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:408:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:409:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:409:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:410:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:410:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:411:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:411:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:412:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:412:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:413:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:413:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:414:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:414:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:415:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:415:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:416:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:416:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:417:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:417:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:418:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:418:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:419:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:419:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:420:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:420:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:421:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:421:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:422:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:422:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:423:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:423:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:424:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:424:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:425:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:425:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:426:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:426:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:427:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:427:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:428:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:428:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:429:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:429:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:430:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:430:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:431:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:431:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:432:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:432:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:433:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:433:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:434:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:434:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:435:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:435:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:436:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:436:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:437:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:437:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:438:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:438:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:439:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:439:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:440:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:440:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:441:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:441:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:442:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:442:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:443:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:443:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:444:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:444:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:445:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:445:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:446:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:446:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:447:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:447:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:448:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:448:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:449:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:449:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:450:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:450:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:451:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:451:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:452:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:452:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:453:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:453:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:454:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:454:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:455:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:455:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:456:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:456:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:457:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:457:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:458:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:458:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:459:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:459:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:460:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:460:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:461:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:461:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:462:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:462:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:463:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:463:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:464:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:464:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:465:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:465:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:466:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:466:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:467:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:467:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:468:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:468:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:469:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:469:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:470:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:470:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:471:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:471:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:472:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:472:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:473:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:473:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:474:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:474:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:475:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:475:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:476:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:476:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:477:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:477:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:478:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:478:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:479:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:479:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:480:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:480:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:481:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:481:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:482:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:482:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:483:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:483:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:484:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:484:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:485:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:485:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:486:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:486:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:487:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:487:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:488:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:488:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:489:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:489:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:490:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:490:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:491:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:491:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:492:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:492:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:493:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:493:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:494:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:494:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:495:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:495:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:496:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:496:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:497:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:497:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:498:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:498:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:499:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:499:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:500:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:500:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:501:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:501:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:502:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:502:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:503:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:503:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:504:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:504:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:505:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:505:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:506:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:506:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:507:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:507:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:508:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:508:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:509:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:509:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:510:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:510:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:511:sm1|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:511:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:512:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:512:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:513:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:513:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 182 (172)   ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 168 (168)    ; 8 (0)             ; 6 (4)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 604 (11)    ; 582 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (11)      ; 5 (0)             ; 582 (0)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 12 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 10 (0)           ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                ; work         ;
;                   |cntr_9ni:auto_generated|                                                             ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9ni:auto_generated                                                        ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                         ; work         ;
;                   |cntr_2dj:auto_generated|                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated                                                                                 ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                               ; work         ;
;                   |cntr_6ki:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_6ki:auto_generated                                                                       ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                  ; work         ;
;                   |cntr_s6j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated                                                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 519 (519)   ; 514 (514)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 514 (514)        ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                       ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |orpsoc_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                     ; work         ;
;    |uart16550:uart16550_0|                                                                              ; 680 (0)     ; 342 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 338 (0)      ; 70 (0)            ; 272 (0)          ; |orpsoc_top|uart16550:uart16550_0                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |uart_regs:regs|                                                                                  ; 646 (197)   ; 317 (112)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 325 (84)     ; 66 (21)           ; 255 (116)        ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs                                                                                                                                                                                                                                                                                                  ; work         ;
;          |uart_receiver:receiver|                                                                       ; 330 (126)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 185 (72)     ; 31 (1)            ; 114 (53)         ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver                                                                                                                                                                                                                                                                           ; work         ;
;             |uart_rfifo:fifo_rx|                                                                        ; 204 (176)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (111)    ; 30 (19)           ; 61 (46)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                                                                                                                                                                                                        ; work         ;
;                |raminfr:rfifo|                                                                          ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 15 (15)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                                                                                                                                                                                                          ; work         ;
;                   |altsyncram:ram_rtl_0|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                                                                                                                                                                                                     ; work         ;
;                      |altsyncram_odc1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated                                                                                                                                                                                      ; work         ;
;          |uart_sync_flops:i_uart_sync_flops|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                                                                                                                                                                                                ; work         ;
;          |uart_transmitter:transmitter|                                                                 ; 117 (55)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 56 (34)      ; 14 (0)            ; 47 (22)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter                                                                                                                                                                                                                                                                     ; work         ;
;             |uart_tfifo:fifo_tx|                                                                        ; 62 (33)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (20)      ; 14 (1)            ; 26 (12)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                                                                                                                                                                                                  ; work         ;
;                |raminfr:tfifo|                                                                          ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 14 (14)          ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                                                                                                                                                                                                    ; work         ;
;                   |altsyncram:ram_rtl_0|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                                                                                                                                                                                               ; work         ;
;                      |altsyncram_odc1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated                                                                                                                                                                                ; work         ;
;       |uart_wb:wb_interface|                                                                            ; 40 (40)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 4 (4)             ; 23 (23)          ; |orpsoc_top|uart16550:uart16550_0|uart_wb:wb_interface                                                                                                                                                                                                                                                                                            ; work         ;
;    |wb_sdram_ctrl:wb_sdram_ctrl0|                                                                       ; 3067 (0)    ; 2210 (0)                  ; 0 (0)         ; 768         ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 839 (0)      ; 672 (0)           ; 1556 (0)         ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0                                                                                                                                                                                                                                                                                                          ; work         ;
;       |arbiter:arbiter|                                                                                 ; 2511 (286)  ; 1978 (204)                ; 0 (0)         ; 768         ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 512 (61)     ; 612 (32)          ; 1387 (213)       ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter                                                                                                                                                                                                                                                                                          ; work         ;
;          |wb_port:wbports[0].wb_port|                                                                   ; 911 (366)   ; 765 (237)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 141 (124)    ; 263 (31)          ; 507 (212)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port                                                                                                                                                                                                                                                               ; work         ;
;             |bufram:bufram|                                                                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram                                                                                                                                                                                                                                                 ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                                                                                                          ; work         ;
;                   |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                                                                                                          ; work         ;
;                      |altsyncram_jti2:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated                                                                                                                                           ; work         ;
;             |dual_clock_fifo:wrfifo|                                                                    ; 544 (544)   ; 528 (528)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 232 (232)         ; 296 (296)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                                                                                                        ; work         ;
;          |wb_port:wbports[1].wb_port|                                                                   ; 991 (410)   ; 804 (240)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 182 (165)    ; 287 (55)          ; 522 (189)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port                                                                                                                                                                                                                                                               ; work         ;
;             |bufram:bufram|                                                                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram                                                                                                                                                                                                                                                 ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                                                                                                          ; work         ;
;                   |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                                                                                                          ; work         ;
;                      |altsyncram_jti2:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated                                                                                                                                           ; work         ;
;             |dual_clock_fifo:wrfifo|                                                                    ; 581 (581)   ; 564 (564)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 232 (232)         ; 333 (333)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                                                                                                        ; work         ;
;          |wb_port:wbports[2].wb_port|                                                                   ; 333 (325)   ; 205 (201)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 128 (124)    ; 30 (29)           ; 175 (172)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port                                                                                                                                                                                                                                                               ; work         ;
;             |bufram:bufram|                                                                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|bufram:bufram                                                                                                                                                                                                                                                 ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                                                                                                          ; work         ;
;                   |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                                                                                                          ; work         ;
;                      |altsyncram_jti2:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated                                                                                                                                           ; work         ;
;             |dual_clock_fifo:wrfifo|                                                                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                                                                                                        ; work         ;
;       |sdram_ctrl:sdram_ctrl|                                                                           ; 580 (580)   ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 327 (327)    ; 60 (60)           ; 193 (193)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl                                                                                                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+
; sdram_ba_pad_o[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba_pad_o[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cs_n_pad_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ras_pad_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cas_pad_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_we_pad_o        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm_pad_o[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm_pad_o[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cke_pad_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk_pad_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart0_stx_pad_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_tx_data[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_tx_data[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_tx_data[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_tx_data[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_tx_en            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_tx_er            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eth0_mdc_pad_o        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdc_clk_pad_o         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[0]    ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[1]    ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[2]    ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[3]    ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[4]    ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[5]    ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[6]    ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[7]    ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[8]    ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[9]    ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[10]   ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[11]   ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[12]   ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[13]   ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[14]   ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[15]   ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; gpio0_io[0]           ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[1]           ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[2]           ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[3]           ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[4]           ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; gpio0_io[5]           ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[6]           ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[7]           ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; eth0_md_pad_io        ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdc_cmd_pad_io        ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdc_dat_pad_io[0]     ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdc_dat_pad_io[1]     ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdc_dat_pad_io[2]     ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; sdc_dat_pad_io[3]     ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; rst_n_pad_i           ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; sys_clk_pad_i         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; eth0_tx_clk           ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; eth0_col              ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; eth0_rx_clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; eth0_crs              ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; eth0_dv               ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; eth0_rx_data[2]       ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; eth0_rx_data[0]       ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; eth0_rx_data[1]       ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; eth0_rx_data[3]       ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; eth0_rx_er            ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; sdc_card_detect_pad_i ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; uart0_srx_pad_i       ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_dq_pad_io[0]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]~feeder                                  ; 0                 ; 6       ;
; sdram_dq_pad_io[1]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[1]                                         ; 0                 ; 6       ;
; sdram_dq_pad_io[2]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[2]~feeder                                  ; 1                 ; 6       ;
; sdram_dq_pad_io[3]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[3]~feeder                                  ; 0                 ; 6       ;
; sdram_dq_pad_io[4]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[4]                                         ; 0                 ; 6       ;
; sdram_dq_pad_io[5]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[5]                                         ; 1                 ; 6       ;
; sdram_dq_pad_io[6]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[6]~feeder                                  ; 1                 ; 6       ;
; sdram_dq_pad_io[7]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[7]~feeder                                  ; 0                 ; 6       ;
; sdram_dq_pad_io[8]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[8]~feeder                                  ; 0                 ; 6       ;
; sdram_dq_pad_io[9]                                                                                         ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[9]                                         ; 1                 ; 6       ;
; sdram_dq_pad_io[10]                                                                                        ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[10]~feeder                                 ; 0                 ; 6       ;
; sdram_dq_pad_io[11]                                                                                        ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[11]~feeder                                 ; 1                 ; 6       ;
; sdram_dq_pad_io[12]                                                                                        ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[12]~feeder                                 ; 0                 ; 6       ;
; sdram_dq_pad_io[13]                                                                                        ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[13]                                        ; 0                 ; 6       ;
; sdram_dq_pad_io[14]                                                                                        ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[14]~feeder                                 ; 1                 ; 6       ;
; sdram_dq_pad_io[15]                                                                                        ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[15]                                        ; 1                 ; 6       ;
; gpio0_io[0]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[0]~0                                                                              ; 0                 ; 6       ;
; gpio0_io[1]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[1]~3                                                                              ; 0                 ; 6       ;
; gpio0_io[2]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[2]~1                                                                              ; 0                 ; 6       ;
; gpio0_io[3]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[3]~4                                                                              ; 0                 ; 6       ;
; gpio0_io[4]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[4]~5                                                                              ; 1                 ; 6       ;
; gpio0_io[5]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[5]~6                                                                              ; 0                 ; 6       ;
; gpio0_io[6]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[6]~7                                                                              ; 0                 ; 6       ;
; gpio0_io[7]                                                                                                ;                   ;         ;
;      - gpio:gpio0|gpio_i[7]~2                                                                              ; 0                 ; 6       ;
; eth0_md_pad_io                                                                                             ;                   ;         ;
;      - ethmac:ethmac0|eth_miim:miim1|eth_shiftreg:shftrg|ShiftReg~4                                        ; 0                 ; 6       ;
;      - ethmac:ethmac0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[8]~feeder                                    ; 0                 ; 6       ;
;      - ethmac:ethmac0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[0]~feeder                                    ; 0                 ; 6       ;
; sdc_cmd_pad_io                                                                                             ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~60                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~63                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~67                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~71                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~73                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~81                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~88                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~95                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~102                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~109                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~116                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~117                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~128                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~135                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~142                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~149                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~156                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~163                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~170                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~177                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~184                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~191                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~198                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~205                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~212                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~219                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~226                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~233                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~240                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~247                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[32]~250               ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[33]~252               ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[34]~253               ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[35]~254               ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[36]~255               ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[37]~256               ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[38]~257               ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~260                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~267                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~274                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~281                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~288                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~295                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~302                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~309                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Selector4~0                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Selector78~2                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_IN[1]~0                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_IN[0]~1                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_IN[3]~2                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_IN[2]~3                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_IN[5]~4                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_IN[4]~5                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_IN[6]~6                    ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~311                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~312                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~315                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~316                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~317                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~318                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~319                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~320                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~321                   ; 1                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~322                   ; 1                 ; 6       ;
; sdc_dat_pad_io[0]                                                                                          ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|last_din[0]               ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Selector33~2              ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Selector32~3              ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|busy_int~0                ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Selector52~0              ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|always2~0                 ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|data_out[0]~feeder        ; 0                 ; 6       ;
; sdc_dat_pad_io[1]                                                                                          ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|last_din[1]               ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Selector51~0              ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|data_out[1]~feeder        ; 0                 ; 6       ;
; sdc_dat_pad_io[2]                                                                                          ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|last_din[2]               ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Selector50~0              ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|data_out[2]~feeder        ; 0                 ; 6       ;
; sdc_dat_pad_io[3]                                                                                          ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|last_din[3]               ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Selector49~0              ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|data_out[3]~feeder        ; 0                 ; 6       ;
; rst_n_pad_i                                                                                                ;                   ;         ;
;      - clkgen:clkgen0|sdram_rst_shr[15]                                                                    ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[15]                                                                       ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[14]                                                                    ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[14]                                                                       ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[13]                                                                    ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[13]                                                                       ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[12]                                                                    ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[12]                                                                       ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[11]                                                                    ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[11]                                                                       ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[10]                                                                    ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[10]                                                                       ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[9]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[9]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[8]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[8]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[7]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[7]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[6]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[6]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[5]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[5]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[4]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[4]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[3]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[3]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[2]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[2]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[1]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[1]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[0]                                                                     ; 1                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[0]                                                                        ; 1                 ; 6       ;
;      - clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1                      ; 1                 ; 6       ;
; sys_clk_pad_i                                                                                              ;                   ;         ;
; eth0_tx_clk                                                                                                ;                   ;         ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[0]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[4]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|CtrlMux              ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|MTxErr                                                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|MTxD[0]                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|MTxD[1]                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|MTxD[2]                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|MTxEn                                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateJam                               ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateFCS                               ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[1]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StatePreamble                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[31]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[0]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[1]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[2]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[3]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[4]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[5]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[6]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[7]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[8]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[9]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[10]                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[11]                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[12]                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[13]                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[14]                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[15]                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[5]           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[1]           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[3]           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[2]           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[4]           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|MTxD[3]                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[1]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[5]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[30]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[29]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[2]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[6]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[7]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[28]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[3]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[2]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[1]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[0]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[3]       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StatePAD                               ; 1                 ; 0       ;
;      - ethmac:ethmac0|Collision_Tx2                                                                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxUnderRun                                                     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateIdle                              ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxCtrlStartFrm       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxStartFrm                                                     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|Pause                  ; 1                 ; 0       ;
;      - ethmac:ethmac0|CarrierSense_Tx2                                                                     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxEndFrm                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxCtrlEndFrm         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[27]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|SendingCtrlFrm       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[15]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[14]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[13]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[12]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[11]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[10]                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[9]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[8]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[7]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[6]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[5]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[4]                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|RetryCnt[0]                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|RetryCnt[1]                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|RetryCnt[2]                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|RetryCnt[3]                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|ColWindow                                                     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[9]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[8]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[7]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[6]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[5]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[4]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[3]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[2]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[1]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[0]                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateIPG                               ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|Rule1                                  ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateBackOff                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|WillSendControlFrame ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|TxDone                                                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|TxUsedData                                                    ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[0]           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[26]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[25]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[24]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateDefer                             ; 1                 ; 0       ;
;      - ethmac:ethmac0|Collision_Tx1                                                                        ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxUnderRun_sync1                                               ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|BlockingTxStatusWrite_sync2                                    ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|PacketFinished_q                                              ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|TxAbort                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|TxUsedDataOutDetected                                     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxUsedDataIn_q       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxStartFrm_sync2                                               ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxRetry_q                                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|TxRetry                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxUsedData_q                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimerEq0_sync2    ; 1                 ; 0       ;
;      - ethmac:ethmac0|CarrierSense_Tx1                                                                     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|LastWord                                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxByteCnt[0]                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxByteCnt[1]                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|Flop                                                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|BlockTxDone          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|MuxedAbort                                                ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlEnd_q         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[23]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|StopExcessiveDeferOccured                                     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[9]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateJam_q                             ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[8]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[7]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[6]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[5]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[4]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[3]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[2]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[1]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|x[0]                                       ; 1                 ; 0       ;
;      - ethmac:ethmac0|TPauseRq                                                                             ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|StatusLatch                                                   ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxCtrlStartFrm_q     ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[22]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[21]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[20]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|BlockingTxStatusWrite_sync1                                    ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|PacketFinished                                                ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|CarrierSenseLost                                            ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|RetryLimit                                                  ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|LateCollLatched                                             ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxStartFrm_sync1                                               ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimerEq0_sync1    ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|TxAbort_q                                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|MuxedDone                                                 ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|TxAbortInLatched                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[19]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|TxPauseRq_sync2                                                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|TxPauseRq_sync3                                                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[18]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[17]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[16]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|RetryCntLatched[3]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|DeferLatched                                                ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|RetryCntLatched[0]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|RetryCntLatched[1]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|RetryCntLatched[2]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_maccontrol:maccontrol1|TxDoneInLatched                                           ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[15]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|TxPauseRq_sync1                                                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[14]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[13]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[12]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|BlockingTxStatusWrite_sync3                                    ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|ReadTxDataFromFifo_tck                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_registers:ethreg1|SetTxCIrq_txclk                                                ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[11]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[10]                                         ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[9]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[8]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|ReadTxDataFromFifo_syncb3                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|ReadTxDataFromFifo_syncb2                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_registers:ethreg1|ResetTxCIrq_sync2                                              ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[7]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[6]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[5]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[4]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|WillTransmit                                                  ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_wishbone:wishbone|ReadTxDataFromFifo_syncb1                                      ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[3]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[2]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[1]                                          ; 1                 ; 0       ;
;      - ethmac:ethmac0|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[0]                                          ; 1                 ; 0       ;
; eth0_col                                                                                                   ;                   ;         ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|always14~0                                                  ; 0                 ; 6       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|RxLateCollision~0                                           ; 0                 ; 6       ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|RxColWindow~0                                               ; 0                 ; 6       ;
;      - ethmac:ethmac0|Collision_Tx1~feeder                                                                 ; 0                 ; 6       ;
; eth0_rx_clk                                                                                                ;                   ;         ;
; eth0_crs                                                                                                   ;                   ;         ;
;      - ethmac:ethmac0|CarrierSense_Tx1~feeder                                                              ; 0                 ; 6       ;
; eth0_dv                                                                                                    ;                   ;         ;
;      - ethmac:ethmac0|MRxDV_Lb~0                                                                           ; 0                 ; 6       ;
;      - ethmac:ethmac0|RxEnSync~0                                                                           ; 0                 ; 6       ;
; eth0_rx_data[2]                                                                                            ;                   ;         ;
;      - ethmac:ethmac0|MRxD_Lb[2]~0                                                                         ; 1                 ; 6       ;
;      - ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~2                                       ; 1                 ; 6       ;
; eth0_rx_data[0]                                                                                            ;                   ;         ;
;      - ethmac:ethmac0|MRxD_Lb[0]~1                                                                         ; 0                 ; 6       ;
; eth0_rx_data[1]                                                                                            ;                   ;         ;
;      - ethmac:ethmac0|MRxD_Lb[1]~2                                                                         ; 0                 ; 6       ;
;      - ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~1                                       ; 0                 ; 6       ;
; eth0_rx_data[3]                                                                                            ;                   ;         ;
;      - ethmac:ethmac0|MRxD_Lb[3]~3                                                                         ; 1                 ; 6       ;
;      - ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~8                                       ; 1                 ; 6       ;
; eth0_rx_er                                                                                                 ;                   ;         ;
;      - ethmac:ethmac0|eth_macstatus:macstatus1|SetInvalidSymbol~0                                          ; 1                 ; 6       ;
; sdc_card_detect_pad_i                                                                                      ;                   ;         ;
;      - sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|debounce[3]~0                            ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|debounce[2]~1                            ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|debounce[1]~2                            ; 0                 ; 6       ;
;      - sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|debounce[0]~3                            ; 0                 ; 6       ;
; uart0_srx_pad_i                                                                                            ;                   ;         ;
;      - uart16550:uart16550_0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                  ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|Selector14~0                                                                                                                                                                                                                                           ; LCCOMB_X66_Y58_N2  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|Selector5~0                                                                                                                                                                                                                                            ; LCCOMB_X64_Y58_N20 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|Selector7~0                                                                                                                                                                                                                                            ; LCCOMB_X64_Y58_N0  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|bytefifo:wr_fifo|always8~1                                                                                                                                                                                                      ; LCCOMB_X64_Y57_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|A_enable~1                                                                                                                                                                                           ; LCCOMB_X66_Y59_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|syncflop:strobe_sff|syncxor                                                                                                                                                                          ; LCCOMB_X63_Y59_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|A_enable~0                                                                                                                                                                                            ; LCCOMB_X67_Y60_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|syncflop:strobe_sff|syncxor                                                                                                                                                                           ; LCCOMB_X67_Y57_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_jsp_module:i_dbg_jsp|data_out_shift_reg[4]~2                                                                                                                                                                                                                                ; LCCOMB_X66_Y58_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector12~1                                                                                                                                                                                                                                     ; LCCOMB_X76_Y58_N2  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector13~0                                                                                                                                                                                                                                     ; LCCOMB_X76_Y59_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector15~0                                                                                                                                                                                                                                     ; LCCOMB_X71_Y60_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i|crc[3]~1                                                                                                                                                                                                                   ; LCCOMB_X75_Y59_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|always2~0                                                                                                                                                                                                               ; LCCOMB_X77_Y60_N0  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_in_reg[31]~0                                                                                                                                                                                                       ; LCCOMB_X77_Y60_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_o_en~1                                                                                                                                                                                                             ; LCCOMB_X83_Y62_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|data_out_shift_reg[0]~3                                                                                                                                                                                                                          ; LCCOMB_X76_Y58_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|module_state.0000                                                                                                                                                                                                                                ; FF_X71_Y60_N11     ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector13~1                                                                                                                                                                                                                                             ; LCCOMB_X71_Y56_N28 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector14~4                                                                                                                                                                                                                                             ; LCCOMB_X71_Y56_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector15~0                                                                                                                                                                                                                                             ; LCCOMB_X71_Y58_N30 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector16~0                                                                                                                                                                                                                                             ; LCCOMB_X70_Y59_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i|crc[0]~1                                                                                                                                                                                                                             ; LCCOMB_X69_Y59_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|WideOr3~0                                                                                                                                                                                                                           ; LCCOMB_X72_Y54_N4  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|always4~0                                                                                                                                                                                                                           ; LCCOMB_X71_Y56_N20 ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|be_dec.0001~0                                                                                                                                                                                                                       ; LCCOMB_X72_Y54_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_in_reg[0]~8                                                                                                                                                                                                                    ; LCCOMB_X70_Y57_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_o_en~1                                                                                                                                                                                                                         ; LCCOMB_X72_Y50_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|err_en~0                                                                                                                                                                                                                            ; LCCOMB_X72_Y50_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|bit_count[5]~11                                                                                                                                                                                                                                          ; LCCOMB_X71_Y58_N16 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|biu_rst                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y59_N8  ; 116     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|crc_clr~0                                                                                                                                                                                                                                                ; LCCOMB_X75_Y58_N2  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|data_out_shift_reg[8]~33                                                                                                                                                                                                                                 ; LCCOMB_X68_Y55_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|internal_reg_error[1]~3                                                                                                                                                                                                                                  ; LCCOMB_X71_Y56_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|module_state.0000                                                                                                                                                                                                                                        ; FF_X69_Y59_N19     ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|always0~1                                                                                                                                                                                                                                                                        ; LCCOMB_X68_Y58_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adv_dbg_if:dbg_if0|always2~3                                                                                                                                                                                                                                                                        ; LCCOMB_X68_Y58_N6  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[0]~4                                                                                                                                                                                                                             ; LCCOMB_X48_Y35_N12 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[32]~2                                                                                                                                                                                                                            ; LCCOMB_X48_Y35_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[64]~1                                                                                                                                                                                                                            ; LCCOMB_X48_Y35_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[96]~3                                                                                                                                                                                                                            ; LCCOMB_X48_Y35_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|dec_cs                                                                                                                                                                                                                                          ; FF_X48_Y35_N19     ; 136     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|wb_dat_o[0]~0                                                                                                                                                                                                                                   ; LCCOMB_X48_Y35_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|kb_ld                                                                                                                                                                                                                                 ; FF_X37_Y28_N25     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|ld_r                                                                                                                                                                                                                                  ; FF_X34_Y28_N13     ; 136     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|done                                                                                                                                                                                                                                        ; FF_X39_Y56_N3      ; 133     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[125]~37                                                                                                                                                                                                                          ; LCCOMB_X48_Y50_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[1]~39                                                                                                                                                                                                                            ; LCCOMB_X48_Y50_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[48]~35                                                                                                                                                                                                                           ; LCCOMB_X48_Y51_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[71]~33                                                                                                                                                                                                                           ; LCCOMB_X48_Y50_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|enc_cs                                                                                                                                                                                                                                          ; FF_X48_Y50_N23     ; 275     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[10]~0                                                                                                                                                                                                                               ; LCCOMB_X39_Y56_N18 ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[0]~1                                                                                                                                                                                                                              ; LCCOMB_X48_Y50_N30 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[100]~2                                                                                                                                                                                                                            ; LCCOMB_X48_Y50_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[32]~3                                                                                                                                                                                                                             ; LCCOMB_X48_Y50_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[64]~4                                                                                                                                                                                                                             ; LCCOMB_X48_Y50_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|wb_dat_o[0]~0                                                                                                                                                                                                                                   ; LCCOMB_X48_Y50_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X0_Y78_N0     ; 2993    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X0_Y78_N0     ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arbiter_dbus:arbiter_dbus0|watchdog_timer[4]~5                                                                                                                                                                                                                                                      ; LCCOMB_X75_Y50_N2  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter_ibus:arbiter_ibus0|watchdog_timer[0]~5                                                                                                                                                                                                                                                      ; LCCOMB_X96_Y55_N18 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                          ; PLL_1              ; 766     ; Clock                                 ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                          ; PLL_1              ; 7227    ; Clock                                 ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; clkgen:clkgen0|sdram_rst_shr[15]                                                                                                                                                                                                                                                                    ; FF_X59_Y27_N1      ; 182     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                                                                                                       ; FF_X83_Y27_N17     ; 420     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                                                                                                       ; FF_X83_Y27_N17     ; 3263    ; Async. clear                          ; yes    ; Global Clock         ; GCLK22           ; --                        ;
; eth0_rx_clk                                                                                                                                                                                                                                                                                         ; PIN_L15            ; 229     ; Clock                                 ; yes    ; Global Clock         ; GCLK23           ; --                        ;
; eth0_tx_clk                                                                                                                                                                                                                                                                                         ; PIN_F13            ; 185     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[0]~2                                                                                                                                                                                               ; LCCOMB_X39_Y78_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[9]~10                                                                                                                                                                                              ; LCCOMB_X39_Y78_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[2]~16                                                                                                                                                                                                          ; LCCOMB_X39_Y78_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[8]~1                                                                                                                                                                                                 ; LCCOMB_X39_Y82_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[8]~18                                                                                                                                                                                                       ; LCCOMB_X40_Y77_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SlotTimer[4]~8                                                                                                                                                                                                         ; LCCOMB_X40_Y77_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[0]                                                                                                                                                                                                           ; FF_X42_Y79_N9      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[5]~16                                                                                                                                                                                                        ; LCCOMB_X42_Y78_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|IncrementByteCntBy2~0                                                                                                                                                                                                ; LCCOMB_X41_Y78_N14 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~0                                                                                                                                                                                                       ; LCCOMB_X42_Y78_N0  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_macstatus:macstatus1|LoadRxStatus                                                                                                                                                                                                                                                ; FF_X40_Y80_N11     ; 31      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_macstatus:macstatus1|ReceivedPacketTooBig~1                                                                                                                                                                                                                                      ; LCCOMB_X40_Y80_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|BitCounter[6]~15                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y69_N0  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|UpdateMIIRX_DATAReg                                                                                                                                                                                                                                                   ; FF_X47_Y71_N11     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|eth_clockgen:clkgen|Equal0~2                                                                                                                                                                                                                                          ; LCCOMB_X50_Y70_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn                                                                                                                                                                                                                                             ; LCCOMB_X50_Y70_N2  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn_n                                                                                                                                                                                                                                           ; LCCOMB_X50_Y70_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn                                                                                                                                                                                                                                       ; FF_X51_Y71_N3      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[0]~0                                                                                                                                                                                                                                         ; LCCOMB_X51_Y71_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[8]~1                                                                                                                                                                                                                                         ; LCCOMB_X51_Y71_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|COLLCONF_Wr[0]                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y74_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|COLLCONF_Wr[2]~0                                                                                                                                                                                                                                               ; LCCOMB_X46_Y74_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|CTRLMODER_Wr[0]                                                                                                                                                                                                                                                ; LCCOMB_X50_Y73_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH0_Wr[0]                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y73_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH0_Wr[1]                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y73_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH0_Wr[2]~0                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y73_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH0_Wr[3]~1                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y73_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH1_Wr[0]                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y73_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH1_Wr[1]                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y73_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH1_Wr[2]~0                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y73_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|HASH1_Wr[3]~1                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y73_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|INT_MASK_Wr[0]                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y72_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|IPGR1_Wr[0]                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y75_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|IPGR2_Wr[0]                                                                                                                                                                                                                                                    ; LCCOMB_X47_Y69_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|IPGT_Wr[0]                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y74_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MAC_ADDR0_Wr[0]                                                                                                                                                                                                                                                ; LCCOMB_X45_Y73_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MAC_ADDR0_Wr[1]                                                                                                                                                                                                                                                ; LCCOMB_X45_Y73_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MAC_ADDR0_Wr[2]~1                                                                                                                                                                                                                                              ; LCCOMB_X45_Y73_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MAC_ADDR0_Wr[3]~0                                                                                                                                                                                                                                              ; LCCOMB_X45_Y73_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MAC_ADDR1_Wr[0]                                                                                                                                                                                                                                                ; LCCOMB_X48_Y73_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MAC_ADDR1_Wr[1]                                                                                                                                                                                                                                                ; LCCOMB_X48_Y73_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MIIADDRESS_Wr[0]                                                                                                                                                                                                                                               ; LCCOMB_X49_Y72_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MIIADDRESS_Wr[1]                                                                                                                                                                                                                                               ; LCCOMB_X49_Y72_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MIIMODER_Wr[0]                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y73_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MIITX_DATA_Wr[0]                                                                                                                                                                                                                                               ; LCCOMB_X49_Y72_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MIITX_DATA_Wr[1]                                                                                                                                                                                                                                               ; LCCOMB_X49_Y72_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MODER_Wr[0]                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y73_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|MODER_Wr[1]                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y73_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|PACKETLEN_Wr[0]                                                                                                                                                                                                                                                ; LCCOMB_X45_Y73_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|PACKETLEN_Wr[1]                                                                                                                                                                                                                                                ; LCCOMB_X45_Y73_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|PACKETLEN_Wr[2]~1                                                                                                                                                                                                                                              ; LCCOMB_X45_Y73_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|PACKETLEN_Wr[3]~0                                                                                                                                                                                                                                              ; LCCOMB_X45_Y73_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|TXCTRL_Wr[0]                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y74_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|TXCTRL_Wr[1]                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y74_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|TX_BD_NUM_Wr[0]~11                                                                                                                                                                                                                                             ; LCCOMB_X49_Y69_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_registers:ethreg1|always8~1                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y80_N30 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|CrcHash[2]~1                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y83_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|RxData_d[4]~1                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y79_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|RxEndFrm                                                                                                                                                                                                                                                      ; FF_X40_Y80_N5      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|RxStartFrm                                                                                                                                                                                                                                                    ; FF_X39_Y78_N5      ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[3]~32                                                                                                                                                                                                                      ; LCCOMB_X41_Y80_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|IFGCounter[0]~15                                                                                                                                                                                                                   ; LCCOMB_X42_Y84_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetByteCounter~1                                                                                                                                                                                                                 ; LCCOMB_X42_Y80_N14 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter                                                                                                                                                                                                                    ; LCCOMB_X42_Y84_N28 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateSFD                                                                                                                                                                                                                               ; FF_X42_Y80_N29     ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_txethmac:txethmac1|PacketFinished_d~1                                                                                                                                                                                                                                            ; LCCOMB_X44_Y80_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_txethmac:txethmac1|RetryCnt[1]~5                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y80_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_random:random1|always1~0                                                                                                                                                                                                                                  ; LCCOMB_X48_Y76_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[2]~21                                                                                                                                                                                                                      ; LCCOMB_X46_Y77_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[8]~5                                                                                                                                                                                                                        ; LCCOMB_X47_Y80_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetByteCnt                                                                                                                                                                                                                       ; LCCOMB_X46_Y79_N14 ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                                                                                                                                                                                                                           ; FF_X46_Y82_N29     ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|MasterWbTX                                                                                                                                                                                                                                                     ; FF_X42_Y71_N21     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|RxBDAddress[7]~6                                                                                                                                                                                                                                               ; LCCOMB_X40_Y69_N8  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|RxEn~1                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y69_N6  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|SetReadTxDataFromMemory~0                                                                                                                                                                                                                                      ; LCCOMB_X38_Y71_N24 ; 7       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|StartRxBDRead~0                                                                                                                                                                                                                                                ; LCCOMB_X40_Y69_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|TempTxBDAddress~0                                                                                                                                                                                                                                              ; LCCOMB_X38_Y71_N28 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|TxBDAddress[5]~21                                                                                                                                                                                                                                              ; LCCOMB_X39_Y71_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|TxPointerMSB[31]~4                                                                                                                                                                                                                                             ; LCCOMB_X38_Y70_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|TxValidBytesLatched[1]~1                                                                                                                                                                                                                                       ; LCCOMB_X38_Y70_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|WbEn                                                                                                                                                                                                                                                           ; FF_X38_Y69_N21     ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|WbEn_q                                                                                                                                                                                                                                                         ; FF_X38_Y69_N27     ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|WideOr15~1                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y69_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|always15~0                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y71_N16 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|always37~0                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y71_N10 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|always72~0                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y69_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|always78~0                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y69_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|eth_fifo:rx_fifo0|cnt~1                                                                                                                                                                                                                                        ; LCCOMB_X45_Y70_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|eth_fifo:rx_fifo1|cnt~1                                                                                                                                                                                                                                        ; LCCOMB_X45_Y69_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|eth_fifo:tx_fifo|cnt~1                                                                                                                                                                                                                                         ; LCCOMB_X38_Y74_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|ram_di[28]~27                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y69_N20 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|ram_we[0]~1                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y70_N20 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ethmac:ethmac0|eth_wishbone:wishbone|rx_burst_cnt[2]~0                                                                                                                                                                                                                                              ; LCCOMB_X42_Y71_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|Equal1~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y65_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[0]                                                                                                                                                                                                                                                                              ; FF_X68_Y87_N27     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[1]                                                                                                                                                                                                                                                                              ; FF_X68_Y87_N31     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[2]                                                                                                                                                                                                                                                                              ; FF_X68_Y87_N15     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[3]                                                                                                                                                                                                                                                                              ; FF_X68_Y87_N7      ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[4]                                                                                                                                                                                                                                                                              ; FF_X68_Y87_N23     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[5]                                                                                                                                                                                                                                                                              ; FF_X68_Y87_N11     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[6]                                                                                                                                                                                                                                                                              ; FF_X71_Y87_N23     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir[7]                                                                                                                                                                                                                                                                              ; FF_X68_Y87_N19     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir~2                                                                                                                                                                                                                                                                               ; LCCOMB_X68_Y87_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_o~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y87_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|always4~3                                                                                                                                                                                                                      ; LCCOMB_X91_Y68_N14 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_branch_op[2]~0                                                                                                                                                                                                              ; LCCOMB_X91_Y67_N14 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[19]~63                                                                                                                                                                                                                 ; LCCOMB_X97_Y64_N30 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|if_flushpipe~1                                                                                                                                                                                                                 ; LCCOMB_X92_Y64_N26 ; 163     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|always1~0                                                                                                                                                                                                                  ; LCCOMB_X87_Y63_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[0]~3                                                                                                                                                                                                                  ; LCCOMB_X93_Y64_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[2]~11                                                                                                                                                                                                                 ; LCCOMB_X93_Y64_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[0]~34                                                                                                                                                                                                                 ; LCCOMB_X93_Y64_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[31]~51                                                                                                                                                                                                                ; LCCOMB_X93_Y64_N24 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|esr[15]~25                                                                                                                                                                                                                 ; LCCOMB_X93_Y63_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_pc[2]~1                                                                                                                                                                                                                 ; LCCOMB_X91_Y62_N8  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_flushpipe~2                                                                                                                                                                                                         ; LCCOMB_X93_Y64_N8  ; 82      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_start~1                                                                                                                                                                                                             ; LCCOMB_X92_Y62_N8  ; 71      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_type[0]~1                                                                                                                                                                                                           ; LCCOMB_X96_Y64_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[17]~0                                                                                                                                                                                                                ; LCCOMB_X96_Y62_N22 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze|ex_freeze                                                                                                                                                                                                                  ; LCCOMB_X91_Y64_N0  ; 239     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_default[27]~21                                                                                                                                                                                                         ; LCCOMB_X95_Y60_N16 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_select                                                                                                                                                                                                                 ; FF_X98_Y61_N31     ; 198     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|insn_saved[8]~62                                                                                                                                                                                                                   ; LCCOMB_X96_Y60_N30 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|WideOr6                                                                                                                                                                                                                ; LCCOMB_X82_Y73_N30 ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_by_zero~11                                                                                                                                                                                                         ; LCCOMB_X82_Y73_N26 ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_quot_r[0]~36                                                                                                                                                                                                       ; LCCOMB_X82_Y73_N10 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|always0~1                                                                                                                                                                                                                          ; LCCOMB_X93_Y67_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_ena~2                                                                                                                                                                                                                           ; LCCOMB_X92_Y64_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_enb                                                                                                                                                                                                                             ; LCCOMB_X93_Y68_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_we~1                                                                                                                                                                                                                            ; LCCOMB_X92_Y67_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[3]                                                                                                                                                                                                                      ; FF_X93_Y63_N27     ; 118     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[4]                                                                                                                                                                                                                      ; FF_X93_Y63_N25     ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|dctag_en~0                                                                                                                                                                                                                                       ; LCCOMB_X80_Y65_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[14]~0                                                                                                                                                                                                         ; LCCOMB_X77_Y63_N24 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[2]~1                                                                                                                                                                                                          ; LCCOMB_X77_Y63_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|cnt[3]~5                                                                                                                                                                                                             ; LCCOMB_X79_Y64_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.001                                                                                                                                                                                                            ; FF_X78_Y63_N23     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem0~17                                                                                                                                                                                    ; LCCOMB_X76_Y63_N10 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem1~9                                                                                                                                                                                     ; LCCOMB_X76_Y62_N18 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem2~9                                                                                                                                                                                     ; LCCOMB_X76_Y62_N22 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem3~9                                                                                                                                                                                     ; LCCOMB_X76_Y62_N20 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|always1~0                                                                                                                                                                                       ; LCCOMB_X80_Y65_N18 ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|always1~0                                                                                                                                                                              ; LCCOMB_X84_Y60_N2  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|always1~0                                                                                                                                                                           ; LCCOMB_X84_Y60_N22 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|tlb_mr_en                                                                                                                                                                                                    ; LCCOMB_X80_Y61_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|tlb_tr_en                                                                                                                                                                                                    ; LCCOMB_X80_Y61_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always6~1                                                                                                                                                                                                                                                ; LCCOMB_X86_Y63_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always7~0                                                                                                                                                                                                                                                ; LCCOMB_X86_Y63_N12 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always8~0                                                                                                                                                                                                                                                ; LCCOMB_X83_Y60_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|du_read                                                                                                                                                                                                                                                  ; LCCOMB_X83_Y62_N2  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ictag_en~0                                                                                                                                                                                                                                       ; LCCOMB_X92_Y57_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[26]~18                                                                                                                                                                                                  ; LCCOMB_X96_Y58_N30 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[4]~32                                                                                                                                                                                                   ; LCCOMB_X98_Y58_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[7]~25                                                                                                                                                                                                   ; LCCOMB_X96_Y58_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|state.10                                                                                                                                                                                                             ; FF_X95_Y57_N11     ; 20      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|always1~0                                                                                                                                                                                       ; LCCOMB_X93_Y54_N10 ; 34      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|always1~1                                                                                                                                                                                       ; LCCOMB_X93_Y55_N26 ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|always1~0                                                                                                                                                                           ; LCCOMB_X90_Y58_N16 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|always1~0                                                                                                                                                                           ; LCCOMB_X90_Y58_N26 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|tlb_mr_en                                                                                                                                                                                                    ; LCCOMB_X95_Y60_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|tlb_tr_en                                                                                                                                                                                                    ; LCCOMB_X95_Y60_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always0~2                                                                                                                                                                                                                                              ; LCCOMB_X85_Y62_N8  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always1~2                                                                                                                                                                                                                                              ; LCCOMB_X84_Y62_N6  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always0~0                                                                                                                                                                                                                                                ; LCCOMB_X85_Y61_N28 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always1~0                                                                                                                                                                                                                                                ; LCCOMB_X85_Y61_N26 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|restart                                                                                                                                                                                                                                                  ; LCCOMB_X85_Y61_N20 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|ttcr[15]~35                                                                                                                                                                                                                                              ; LCCOMB_X85_Y61_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|WideNor0~0                                                                                                                                                                                                                                             ; LCCOMB_X75_Y54_N4  ; 43      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|wb_adr_o[4]~3                                                                                                                                                                                                                                          ; LCCOMB_X75_Y54_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|WideNor0~0                                                                                                                                                                                                                                             ; LCCOMB_X97_Y54_N0  ; 38      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[2]~3                                                                                                                                                                                                                                          ; LCCOMB_X96_Y54_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[4]                                                                                                                                                                                                                                            ; FF_X96_Y50_N17     ; 62      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rst_n_pad_i                                                                                                                                                                                                                                                                                         ; PIN_AA26           ; 33      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|comb~0                                                                                                                                                                                                                                                              ; LCCOMB_X85_Y37_N0  ; 464     ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sdc_controller:sdc_controller_0|comb~1                                                                                                                                                                                                                                                              ; LCCOMB_X83_Y39_N0  ; 177     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|bd_mem~20                                                                                                                                                                                                                                               ; LCCOMB_X82_Y34_N8  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|bd_mem~21                                                                                                                                                                                                                                               ; LCCOMB_X84_Y37_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|bd_mem~23                                                                                                                                                                                                                                               ; LCCOMB_X85_Y37_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|comb~0                                                                                                                                                                                                                                                  ; LCCOMB_X84_Y37_N10 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|dat_out_s[0]~16                                                                                                                                                                                                                                         ; LCCOMB_X83_Y37_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|free_bd[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X82_Y38_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|bd_mem~20                                                                                                                                                                                                                                               ; LCCOMB_X84_Y39_N26 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|bd_mem~21                                                                                                                                                                                                                                               ; LCCOMB_X85_Y37_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|bd_mem~23                                                                                                                                                                                                                                               ; LCCOMB_X85_Y37_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|comb~0                                                                                                                                                                                                                                                  ; LCCOMB_X85_Y37_N22 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|dat_out_s[0]~16                                                                                                                                                                                                                                         ; LCCOMB_X82_Y39_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|free_bd[2]~0                                                                                                                                                                                                                                            ; LCCOMB_X84_Y36_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1|Equal0~4                                                                                                                                                                                                                           ; LCCOMB_X78_Y43_N4  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1|SD_CLK_O                                                                                                                                                                                                                           ; FF_X116_Y43_N17    ; 710     ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|RESP_1_REG[9]~1                                                                                                                                                                                                                          ; LCCOMB_X87_Y38_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|state.EXECUTE                                                                                                                                                                                                                            ; FF_X87_Y38_N3      ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|state.SETUP                                                                                                                                                                                                                              ; FF_X87_Y38_N1      ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_Enable                                                                                                                                                                                                                     ; FF_X89_Y36_N17     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_RST                                                                                                                                                                                                                        ; FF_X89_Y38_N9      ; 7       ; Async. clear                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[2]~5                                                                                                                                                                                                                   ; LCCOMB_X88_Y38_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|LessThan16~0                                                                                                                                                                                                                   ; LCCOMB_X90_Y39_N2  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[0]~74                                                                                                                                                                                                                 ; LCCOMB_X91_Y36_N26 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Req_internal_in                                                                                                                                                                                                                ; FF_X88_Y42_N1      ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|cmd_oe_o                                                                                                                                                                                                                       ; FF_X88_Y38_N23     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|st_dat_t[1]~2                                                                                                                                                                                                                  ; LCCOMB_X89_Y37_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|state.READ_WR                                                                                                                                                                                                                  ; FF_X89_Y38_N5      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|Bd_isr_enable_reg[0]~0                                                                                                                                                                                                           ; LCCOMB_X79_Y39_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|argument_reg[4]~1                                                                                                                                                                                                                ; LCCOMB_X79_Y34_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|clock_divider[7]~1                                                                                                                                                                                                               ; LCCOMB_X82_Y41_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|cmd_setting_reg[4]~14                                                                                                                                                                                                            ; LCCOMB_X79_Y34_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|dat_in_m_rx_bd[0]~1                                                                                                                                                                                                              ; LCCOMB_X78_Y37_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|dat_in_m_tx_bd[0]~1                                                                                                                                                                                                              ; LCCOMB_X79_Y39_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|error_int_signal_enable_reg[0]~2                                                                                                                                                                                                 ; LCCOMB_X82_Y40_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|normal_int_signal_enable_reg[0]~2                                                                                                                                                                                                ; LCCOMB_X82_Y40_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|software_reset_reg[0]~0                                                                                                                                                                                                          ; LCCOMB_X82_Y41_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|time_out_reg[15]~0                                                                                                                                                                                                               ; LCCOMB_X82_Y41_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|wb_dat_o[8]~14                                                                                                                                                                                                                   ; LCCOMB_X83_Y42_N20 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|we[1]~1                                                                                                                                                                                                                          ; LCCOMB_X77_Y37_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|bd_cnt[0]~1                                                                                                                                                                                                                            ; LCCOMB_X83_Y34_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|cmd_arg[0]~2                                                                                                                                                                                                                           ; LCCOMB_X83_Y34_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|cmd_arg[30]~4                                                                                                                                                                                                                          ; LCCOMB_X83_Y34_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|re_s_rx                                                                                                                                                                                                                                ; FF_X85_Y35_N19     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|re_s_tx                                                                                                                                                                                                                                ; FF_X85_Y34_N1      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|start_rx_fifo                                                                                                                                                                                                                          ; FF_X85_Y35_N21     ; 103     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|start_tx_fifo                                                                                                                                                                                                                          ; FF_X84_Y34_N5      ; 113     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|state.IDLE                                                                                                                                                                                                                             ; FF_X84_Y37_N17     ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|sys_adr[16]~5                                                                                                                                                                                                                          ; LCCOMB_X83_Y34_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|sys_adr[1]~2                                                                                                                                                                                                                           ; LCCOMB_X83_Y34_N10 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|DAT_oe_o                                                                                                                                                                                                                  ; FF_X84_Y19_N21     ; 6       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|WideOr10~0                                                                                                                                                                                                                ; LCCOMB_X84_Y20_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_c[4]~2                                                                                                                                                                                                                ; LCCOMB_X85_Y20_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_en                                                                                                                                                                                                                    ; FF_X86_Y21_N19     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_in[1]~3                                                                                                                                                                                                               ; LCCOMB_X86_Y20_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_rst                                                                                                                                                                                                                   ; FF_X86_Y21_N1      ; 64      ; Async. clear                          ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|data_out[0]~0                                                                                                                                                                                                             ; LCCOMB_X85_Y19_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|last_din[3]~1                                                                                                                                                                                                             ; LCCOMB_X85_Y19_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|sd_data_out[19]~1                                                                                                                                                                                                         ; LCCOMB_X85_Y27_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|state.IDLE                                                                                                                                                                                                                ; FF_X86_Y20_N13     ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|state.READ_DAT                                                                                                                                                                                                            ; FF_X86_Y20_N1      ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|transf_cnt[3]~33                                                                                                                                                                                                          ; LCCOMB_X85_Y20_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|we                                                                                                                                                                                                                        ; FF_X84_Y19_N11     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|write_buf_0[28]~0                                                                                                                                                                                                         ; LCCOMB_X84_Y19_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|write_buf_1[28]~0                                                                                                                                                                                                         ; LCCOMB_X84_Y19_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|comb~0                                                                                                                                                                                                                              ; LCCOMB_X82_Y27_N16 ; 49      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|m_wb_dat_o[0]~0                                                                                                                                                                                                                     ; LCCOMB_X79_Y20_N22 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~0                                                                                                                                                                                                        ; LCCOMB_X78_Y20_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~1                                                                                                                                                                                                        ; LCCOMB_X80_Y20_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~2                                                                                                                                                                                                        ; LCCOMB_X80_Y20_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~3                                                                                                                                                                                                        ; LCCOMB_X80_Y20_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~4                                                                                                                                                                                                        ; LCCOMB_X80_Y20_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~5                                                                                                                                                                                                        ; LCCOMB_X80_Y20_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~6                                                                                                                                                                                                        ; LCCOMB_X80_Y20_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|always1~7                                                                                                                                                                                                        ; LCCOMB_X80_Y20_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~416                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N18 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~417                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~418                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~419                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~420                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~421                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~422                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~423                                                                                                                                                                                                          ; LCCOMB_X78_Y20_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|wb_free~0                                                                                                                                                                                                                           ; LCCOMB_X79_Y20_N12 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|comb~0                                                                                                                                                                                                                              ; LCCOMB_X84_Y27_N16 ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|din[23]~0                                                                                                                                                                                                                           ; LCCOMB_X84_Y26_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~256                                                                                                                                                                                                          ; LCCOMB_X85_Y26_N6  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~277                                                                                                                                                                                                          ; LCCOMB_X84_Y26_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~278                                                                                                                                                                                                          ; LCCOMB_X85_Y26_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~279                                                                                                                                                                                                          ; LCCOMB_X85_Y26_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~280                                                                                                                                                                                                          ; LCCOMB_X85_Y26_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~281                                                                                                                                                                                                          ; LCCOMB_X84_Y26_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~282                                                                                                                                                                                                          ; LCCOMB_X84_Y26_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~283                                                                                                                                                                                                          ; LCCOMB_X85_Y26_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X58_Y58_N21     ; 58      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X62_Y56_N2  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X62_Y56_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X60_Y57_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                       ; LCCOMB_X62_Y57_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X62_Y57_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                       ; LCCOMB_X59_Y57_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~16                                                                                                                                                                                                                      ; LCCOMB_X59_Y57_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                         ; FF_X59_Y57_N25     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][7]                                                                                                                                                                                                                         ; FF_X59_Y57_N27     ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                         ; LCCOMB_X60_Y57_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~15                                                                                                                                                                                                                  ; LCCOMB_X61_Y58_N12 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                                                                                                                                                  ; LCCOMB_X61_Y58_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                            ; LCCOMB_X58_Y58_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; LCCOMB_X59_Y57_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~14                                                                                                                                                                                                               ; LCCOMB_X59_Y57_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                                                                                                                                                 ; LCCOMB_X57_Y57_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                            ; LCCOMB_X58_Y57_N30 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                            ; LCCOMB_X57_Y57_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X57_Y58_N7      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                                                                          ; LCCOMB_X57_Y58_N0  ; 552     ; Async. clear                          ; yes    ; Global Clock         ; GCLK21           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X57_Y58_N23     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X57_Y58_N11     ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; FF_X57_Y57_N17     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X57_Y57_N1      ; 18      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X57_Y58_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X56_Y58_N25     ; 46      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X59_Y52_N6  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X59_Y52_N22 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X59_Y54_N25     ; 61      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X59_Y53_N6  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; LCCOMB_X60_Y55_N26 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; LCCOMB_X60_Y55_N0  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X60_Y58_N13     ; 2184    ; Async. clear                          ; yes    ; Global Clock         ; GCLK20           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                       ; LCCOMB_X62_Y55_N18 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X58_Y53_N18 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X59_Y53_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X60_Y54_N16 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X60_Y51_N0  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9ni:auto_generated|counter_reg_bit[9]~0 ; LCCOMB_X61_Y51_N0  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_6ki:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X60_Y54_N24 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X60_Y50_N30 ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X60_Y51_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~8                                                                                                                                                      ; LCCOMB_X58_Y55_N4  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~9                                                                                                                                                      ; LCCOMB_X58_Y55_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                 ; LCCOMB_X58_Y55_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; LCCOMB_X59_Y54_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~34                                                                                                                                                                   ; LCCOMB_X62_Y55_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; LCCOMB_X60_Y55_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X60_Y55_N12 ; 1566    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sys_clk_pad_i                                                                                                                                                                                                                                                                                       ; PIN_AJ16           ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; sys_clk_pad_i                                                                                                                                                                                                                                                                                       ; PIN_AJ16           ; 4303    ; Clock                                 ; yes    ; Global Clock         ; GCLK27           ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always31~0                                                                                                                                                                                                                                                     ; LCCOMB_X63_Y70_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always4~0                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y72_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always6~2                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y72_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always7~0                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y68_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|always8~0                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y72_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|block_cnt[4]~10                                                                                                                                                                                                                                                ; LCCOMB_X63_Y70_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|dl[7]~1                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y72_N24 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|dl[8]~0                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y72_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|enable                                                                                                                                                                                                                                                         ; FF_X61_Y72_N5      ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|ier[0]~0                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y72_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|rf_pop                                                                                                                                                                                                                                                         ; FF_X58_Y71_N1      ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|rx_reset                                                                                                                                                                                                                                                       ; FF_X63_Y72_N23     ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|serial_in~0                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y73_N18 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|tf_push                                                                                                                                                                                                                                                        ; FF_X64_Y69_N1      ; 13      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|always4~0                                                                                                                                                                                                                               ; LCCOMB_X57_Y73_N28 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                                                                                                                                                                                                                         ; LCCOMB_X61_Y70_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|counter_t[0]~12                                                                                                                                                                                                                         ; LCCOMB_X61_Y69_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                                                                                                                                                                                                                       ; LCCOMB_X60_Y68_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                                                                                                                                                                                                                         ; LCCOMB_X60_Y69_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                                                                                                                                                                                                         ; LCCOMB_X59_Y70_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                                                                                                                                                                                                           ; LCCOMB_X55_Y72_N0  ; 25      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                                                                                                                                                                                                             ; LCCOMB_X60_Y70_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                                                                                                                                                                                               ; FF_X60_Y69_N9      ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                                                                                                                                                                                               ; FF_X59_Y69_N1      ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~9                                                                                                                                                                                                           ; LCCOMB_X56_Y71_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]~54                                                                                                                                                                                                        ; LCCOMB_X56_Y74_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]~56                                                                                                                                                                                                       ; LCCOMB_X54_Y75_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]~40                                                                                                                                                                                                       ; LCCOMB_X57_Y73_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][0]~44                                                                                                                                                                                                       ; LCCOMB_X57_Y73_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~60                                                                                                                                                                                                       ; LCCOMB_X54_Y74_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]~48                                                                                                                                                                                                       ; LCCOMB_X56_Y73_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]~64                                                                                                                                                                                                       ; LCCOMB_X54_Y74_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]~38                                                                                                                                                                                                        ; LCCOMB_X56_Y73_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]~52                                                                                                                                                                                                        ; LCCOMB_X56_Y74_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]~36                                                                                                                                                                                                        ; LCCOMB_X55_Y74_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]~46                                                                                                                                                                                                        ; LCCOMB_X54_Y74_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]~62                                                                                                                                                                                                        ; LCCOMB_X55_Y73_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]~42                                                                                                                                                                                                        ; LCCOMB_X56_Y73_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]~58                                                                                                                                                                                                        ; LCCOMB_X54_Y74_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]~50                                                                                                                                                                                                        ; LCCOMB_X54_Y75_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]~34                                                                                                                                                                                                        ; LCCOMB_X55_Y72_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10                                                                                                                                                                                                 ; LCCOMB_X55_Y72_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]~6                                                                                                                                                                                                             ; LCCOMB_X53_Y74_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                                                                                                                                                                                                                  ; LCCOMB_X62_Y69_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                                                                                                                                                                                                                      ; LCCOMB_X63_Y69_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                                                                                                                                                                                                                      ; LCCOMB_X62_Y69_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                                                                                                                                                                                                         ; FF_X63_Y69_N25     ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]~5                                                                                                                                                                                                     ; LCCOMB_X66_Y69_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22                                                                                                                                                                                           ; LCCOMB_X66_Y69_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]~1                                                                                                                                                                                                       ; LCCOMB_X66_Y69_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_wb:wb_interface|wb_dat_o[6]~16                                                                                                                                                                                                                                           ; LCCOMB_X63_Y72_N16 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart16550:uart16550_0|uart_wb:wb_interface|wb_dat_o[6]~17                                                                                                                                                                                                                                           ; LCCOMB_X58_Y72_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|always4~2                                                                                                                                                                                                                                              ; LCCOMB_X76_Y30_N16 ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][5]~0                                                                                                                                                                                                                                     ; LCCOMB_X71_Y49_N24 ; 182     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][6]~1                                                                                                                                                                                                                                     ; LCCOMB_X71_Y54_N14 ; 112     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc[1]                                                                                                                                                                                                                                            ; FF_X67_Y24_N13     ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc~1                                                                                                                                                                                                                                             ; LCCOMB_X67_Y24_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|ack_count[23]~36                                                                                                                                                                                                            ; LCCOMB_X64_Y26_N10 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|ack_count[23]~37                                                                                                                                                                                                            ; LCCOMB_X66_Y27_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|adr_o_r[25]~0                                                                                                                                                                                                               ; LCCOMB_X69_Y27_N6  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|buf_adr[31]~0                                                                                                                                                                                                               ; LCCOMB_X72_Y32_N6  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0                                                                                                                                                                ; LCCOMB_X78_Y29_N20 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|cycle_count[29]~40                                                                                                                                                                                                          ; LCCOMB_X68_Y26_N14 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dat_r[16]~1                                                                                                                                                                                                                 ; LCCOMB_X66_Y27_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~600                                                                                                                                                                                              ; LCCOMB_X78_Y27_N30 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~601                                                                                                                                                                                              ; LCCOMB_X78_Y27_N16 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~602                                                                                                                                                                                              ; LCCOMB_X78_Y27_N10 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~603                                                                                                                                                                                              ; LCCOMB_X78_Y27_N28 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~604                                                                                                                                                                                              ; LCCOMB_X78_Y27_N6  ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~605                                                                                                                                                                                              ; LCCOMB_X78_Y27_N20 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~606                                                                                                                                                                                              ; LCCOMB_X78_Y27_N18 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~607                                                                                                                                                                                              ; LCCOMB_X78_Y27_N0  ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]~1                                                                                                                                                                                         ; LCCOMB_X71_Y28_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|wr_addr[1]~1                                                                                                                                                                                         ; LCCOMB_X78_Y27_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|sdram_state.READ                                                                                                                                                                                                            ; FF_X64_Y27_N27     ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|sdram_state~12                                                                                                                                                                                                              ; LCCOMB_X72_Y27_N18 ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|sdram_write_bufram                                                                                                                                                                                                          ; FF_X62_Y25_N5      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|wb_adr[29]~60                                                                                                                                                                                                               ; LCCOMB_X78_Y29_N26 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[18]~36                                                                                                                                                                                                            ; LCCOMB_X64_Y27_N0  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[18]~37                                                                                                                                                                                                            ; LCCOMB_X67_Y24_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|adr_o_r[25]~0                                                                                                                                                                                                               ; LCCOMB_X69_Y24_N26 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|buf_adr[31]~0                                                                                                                                                                                                               ; LCCOMB_X72_Y34_N28 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0                                                                                                                                                                ; LCCOMB_X66_Y30_N30 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|cycle_count[4]~40                                                                                                                                                                                                           ; LCCOMB_X67_Y23_N18 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[16]~0                                                                                                                                                                                                                 ; LCCOMB_X66_Y29_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~620                                                                                                                                                                                              ; LCCOMB_X68_Y33_N16 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~621                                                                                                                                                                                              ; LCCOMB_X68_Y33_N8  ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~622                                                                                                                                                                                              ; LCCOMB_X68_Y33_N20 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~623                                                                                                                                                                                              ; LCCOMB_X68_Y33_N4  ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~624                                                                                                                                                                                              ; LCCOMB_X68_Y33_N6  ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~625                                                                                                                                                                                              ; LCCOMB_X68_Y33_N24 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~626                                                                                                                                                                                              ; LCCOMB_X68_Y33_N12 ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~627                                                                                                                                                                                              ; LCCOMB_X69_Y33_N8  ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[0]~0                                                                                                                                                                                    ; LCCOMB_X66_Y31_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[0]~0                                                                                                                                                                                    ; LCCOMB_X69_Y33_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state.READ                                                                                                                                                                                                            ; FF_X69_Y24_N15     ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state~10                                                                                                                                                                                                              ; LCCOMB_X69_Y24_N16 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_write_bufram                                                                                                                                                                                                          ; FF_X66_Y29_N1      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_adr[14]~0                                                                                                                                                                                                                ; LCCOMB_X71_Y32_N20 ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|ack_count[31]~36                                                                                                                                                                                                            ; LCCOMB_X70_Y25_N20 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|ack_count[31]~37                                                                                                                                                                                                            ; LCCOMB_X67_Y24_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|adr_o_r[25]~0                                                                                                                                                                                                               ; LCCOMB_X70_Y25_N30 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|buf_adr[31]~0                                                                                                                                                                                                               ; LCCOMB_X92_Y51_N26 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0                                                                                                                                                                ; LCCOMB_X82_Y30_N28 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|cycle_count[17]~40                                                                                                                                                                                                          ; LCCOMB_X67_Y25_N18 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|dat_r[30]~0                                                                                                                                                                                                                 ; LCCOMB_X69_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1                                                                                                                                                                                         ; LCCOMB_X69_Y28_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|sdram_state.READ                                                                                                                                                                                                            ; FF_X70_Y25_N23     ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|sdram_write_bufram                                                                                                                                                                                                          ; FF_X70_Y29_N1      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|wb_adr[3]~1                                                                                                                                                                                                                 ; LCCOMB_X89_Y49_N24 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector52~0                                                                                                                                                                                                                                     ; LCCOMB_X62_Y24_N14 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~21                                                                                                                                                                                                                                         ; LCCOMB_X59_Y26_N0  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~23                                                                                                                                                                                                                                         ; LCCOMB_X60_Y22_N22 ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~30                                                                                                                                                                                                                                         ; LCCOMB_X59_Y26_N16 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~46                                                                                                                                                                                                                                         ; LCCOMB_X62_Y26_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[9]~52                                                                                                                                                                                                                                          ; LCCOMB_X61_Y26_N8  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[2]~11                                                                                                                                                                                                                                      ; LCCOMB_X62_Y25_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a~53                                                                                                                                                                                                                                             ; LCCOMB_X62_Y27_N30 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ba[0]~6                                                                                                                                                                                                                                          ; LCCOMB_X61_Y25_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[21]~80                                                                                                                                                                                                                               ; LCCOMB_X60_Y22_N24 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]~0                                                                                                                                                                                                                                       ; LCCOMB_X62_Y22_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o                                                                                                                                                                                                                                          ; FF_X62_Y23_N21     ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_o~6                                                                                                                                                                                                                                           ; LCCOMB_X63_Y25_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_cycle_count[31]~62                                                                                                                                                                                                                          ; LCCOMB_X60_Y25_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~17                                                                                                                                                                                                                                    ; LCCOMB_X60_Y25_N8  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~19                                                                                                                                                                                                                                    ; LCCOMB_X60_Y25_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~78                                                                                                                                                                                                                                    ; LCCOMB_X63_Y26_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~79                                                                                                                                                                                                                                    ; LCCOMB_X64_Y26_N2  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~80                                                                                                                                                                                                                                    ; LCCOMB_X67_Y26_N0  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~81                                                                                                                                                                                                                                    ; LCCOMB_X67_Y26_N14 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_REF                                                                                                                                                                                                                                   ; FF_X61_Y25_N29     ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state_count[0]~0                                                                                                                                                                                                                                 ; LCCOMB_X60_Y23_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X0_Y78_N0    ; 2993    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                            ; PLL_1             ; 766     ; 4                                    ; Global Clock         ; GCLK29           ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                            ; PLL_1             ; 7227    ; 134                                  ; Global Clock         ; GCLK28           ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                         ; FF_X83_Y27_N17    ; 3263    ; 0                                    ; Global Clock         ; GCLK22           ; --                        ;
; eth0_rx_clk                                                                                                           ; PIN_L15           ; 229     ; 0                                    ; Global Clock         ; GCLK23           ; --                        ;
; sdc_controller:sdc_controller_0|comb~0                                                                                ; LCCOMB_X85_Y37_N0 ; 464     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; sdc_controller:sdc_controller_0|comb~1                                                                                ; LCCOMB_X83_Y39_N0 ; 177     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1|SD_CLK_O                                             ; FF_X116_Y43_N17   ; 710     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_RST                                          ; FF_X89_Y38_N9     ; 7       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_rst                                     ; FF_X86_Y21_N1     ; 64      ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell            ; LCCOMB_X57_Y58_N0 ; 552     ; 0                                    ; Global Clock         ; GCLK21           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X60_Y58_N13    ; 2184    ; 0                                    ; Global Clock         ; GCLK20           ; --                        ;
; sys_clk_pad_i                                                                                                         ; PIN_AJ16          ; 4303    ; 0                                    ; Global Clock         ; GCLK27           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                            ; 1566    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                            ; 515     ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                                                                            ; 419     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][2]~27                                                                                                                                                                                                         ; 382     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][3]~28                                                                                                                                                                                                         ; 375     ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|enc_cs                                                                                                                                                                                                               ; 275     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze|ex_freeze                                                                                                                                                                                       ; 239     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][4]~29                                                                                                                                                                                                         ; 232     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|ld_r                                                                                                                                                                                                             ; 202     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_select                                                                                                                                                                                      ; 198     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]                                                                                                                                                                ; 188     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]                                                                                                                                                                ; 188     ;
; eth0_tx_clk~input                                                                                                                                                                                                                                                        ; 185     ;
; clkgen:clkgen0|sdram_rst_shr[15]                                                                                                                                                                                                                                         ; 182     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][5]~0                                                                                                                                                                                                          ; 182     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]                                                                                                                                                                ; 176     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]                                                                                                                                                                ; 176     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|if_flushpipe~1                                                                                                                                                                                      ; 163     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|ld_r                                                                                                                                                                                                       ; 136     ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|dec_cs                                                                                                                                                                                                               ; 136     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|done                                                                                                                                                                                                             ; 133     ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[10]~0                                                                                                                                                                                                    ; 128     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                  ; 119     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[3]                                                                                                                                                                                           ; 118     ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|biu_rst                                                                                                                                                                                                                       ; 116     ;
; arbiter_dbus:arbiter_dbus0|wbs0_we_i~0                                                                                                                                                                                                                                   ; 115     ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|start_tx_fifo                                                                                                                                                                                               ; 113     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][6]~1                                                                                                                                                                                                          ; 112     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][9]                                                                                                                                                                                    ; 110     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][25]                                                                                                                                                                                   ; 110     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][1]                                                                                                                                                                                    ; 110     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][17]                                                                                                                                                                                   ; 110     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[1]                                                                                                                                                                                                          ; 106     ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[1]                                                                                                                                                                                                          ; 106     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[1]                                                                                                                                                                                                    ; 103     ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|start_rx_fifo                                                                                                                                                                                               ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[1]                                                                                                                                                                                                    ; 103     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[1]                                                                                                                                                                                                    ; 103     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[1]                                                                                                                                                                        ; 102     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[0]                                                                                                                                                                                                    ; 100     ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|adr_o[0]                                                                                                                                                                              ; 100     ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|adr_o[0]                                                                                                                                                                              ; 100     ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|always4~0                                                                                                                                                                                                                   ; 100     ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[0]                                                                                                                                                                        ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[0]                                                                                                                                                                                                    ; 100     ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[0]                                                                                                                                                                                                    ; 100     ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|adr_o[1]                                                                                                                                                                              ; 99      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|adr_o[1]                                                                                                                                                                              ; 99      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[7]                                                                                                                                                                                                    ; 97      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[2]                                                                                                                                                                        ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[7]                                                                                                                                                                                                    ; 97      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[7]                                                                                                                                                                                                    ; 97      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[0]                                                                                                                                                                                           ; 95      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[3]                                                                                                                                                                        ; 94      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[1]                                                                                                                                                                                           ; 91      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][2]                                                                                                                                                                                    ; 89      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][26]                                                                                                                                                                                   ; 89      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][18]                                                                                                                                                                                   ; 89      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][10]                                                                                                                                                                                   ; 89      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|wb_cyc_o~0                                                                                                                                                                                               ; 88      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][3]                                                                                                                                                                                    ; 87      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][19]                                                                                                                                                                                   ; 87      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][11]                                                                                                                                                                                   ; 87      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[2]                                                                                                                                                                                                          ; 86      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[2]                                                                                                                                                                                                          ; 86      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][27]                                                                                                                                                                                   ; 86      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[2]                                                                                                                                                                                                          ; 85      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][8]                                                                                                                                                                                    ; 84      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][24]                                                                                                                                                                                   ; 84      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][16]                                                                                                                                                                                   ; 84      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][0]                                                                                                                                                                                    ; 84      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[3]                                                                                                                                                                                                          ; 83      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[3]                                                                                                                                                                                                          ; 83      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_flushpipe~2                                                                                                                                                                              ; 82      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[4]                                                                                                                                                                        ; 82      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][6]                                                                                                                                                                                    ; 82      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][30]                                                                                                                                                                                   ; 82      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][22]                                                                                                                                                                                   ; 82      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][14]                                                                                                                                                                                   ; 82      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[0]                                                                                                                                                                                                          ; 81      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[3]                                                                                                                                                                                                          ; 81      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][4]                                                                                                                                                                                    ; 81      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][28]                                                                                                                                                                                   ; 81      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][20]                                                                                                                                                                                   ; 81      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][12]                                                                                                                                                                                   ; 81      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[6]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[0]                                                                                                                                                                                                          ; 80      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][29]                                                                                                                                                                                   ; 80      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[4]                                                                                                                                                                                           ; 79      ;
; arbiter_dbus:arbiter_dbus0|wbm0_dat_i[7]~10                                                                                                                                                                                                                              ; 79      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[6]                                                                                                                                                                                                          ; 79      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][5]                                                                                                                                                                                    ; 79      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][21]                                                                                                                                                                                   ; 79      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][13]                                                                                                                                                                                   ; 79      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|module_state.0000                                                                                                                                                                                                     ; 78      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|module_state.0000                                                                                                                                                                                                             ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[6]                                                                                                                                                                                                          ; 78      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[4]                                                                                                                                                                                                          ; 77      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[5]                                                                                                                                                                                                          ; 76      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[4]                                                                                                                                                                                                          ; 76      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[4]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[5]                                                                                                                                                                                                          ; 75      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[5]                                                                                                                                                                                                          ; 75      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~93                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~92                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~91                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~90                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~89                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~69                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~68                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~67                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~66                                                                                                                                                                                ; 74      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|dc_addr~65                                                                                                                                                                                ; 74      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|always1~23                                                                                                                                                                                       ; 74      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[6]                                                                                                                                                                                                    ; 73      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[5]                                                                                                                                                                                                          ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[6]                                                                                                                                                                                                    ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[6]                                                                                                                                                                                                    ; 73      ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|wb_adr_o[4]~2                                                                                                                                                                                                               ; 73      ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|wb_adr_o[3]~1                                                                                                                                                                                                               ; 73      ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|wb_adr_o[2]~0                                                                                                                                                                                                               ; 73      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[2]                                                                                                                                                                                                    ; 72      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[2]                                                                                                                                                                                                    ; 72      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|saved                                                                                                                                                                                                   ; 72      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_start~1                                                                                                                                                                                  ; 71      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_we~0                                                                                                                                                                                            ; 71      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[3]                                                                                                                                                                                                                 ; 71      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|spr_valid                                                                                                                                                                                               ; 70      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[4]                                                                                                                                                                                                    ; 68      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_cycle_r[1]                                                                                                                                                                                                               ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[4]                                                                                                                                                                                                    ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[13]~17                                                                                                                                                                                                        ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[12]~13                                                                                                                                                                                                        ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[11]~12                                                                                                                                                                                                        ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[10]~11                                                                                                                                                                                                        ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[9]~10                                                                                                                                                                                                         ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[8]~9                                                                                                                                                                                                          ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[7]~8                                                                                                                                                                                                          ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[6]~7                                                                                                                                                                                                          ; 68      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[5]~6                                                                                                                                                                                                          ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[4]                                                                                                                                                                                                    ; 68      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[4]                                                                                                                                                                                                    ; 68      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|always4~2                                                                                                                                                                                                                   ; 67      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ic_addr[14]~37                                                                                                                                                                                                        ; 67      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|Mux3~2                                                                                                                                                                                            ; 67      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[4]~2                                                                                                                                                                                                               ; 67      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[3]~0                                                                                                                                                                                                               ; 67      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[2]~1                                                                                                                                                                                                               ; 67      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_adr[14]~0                                                                                                                                                                                     ; 66      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|always1~0                                                                                                                                                            ; 66      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[2]                                                                                                                                                           ; 66      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|icpu_adr_o~18                                                                                                                                                                                     ; 66      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                              ; 65      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|insn_saved[8]~62                                                                                                                                                                                        ; 65      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_en                                                                                                                                                                                         ; 65      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|comb~0                                                                                                                                                                                                                      ; 65      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|rfwb_op[2]                                                                                                                                                                                          ; 65      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[2]                                                                                                                                                                                                                 ; 65      ;
; sdc_cmd_pad_io~input                                                                                                                                                                                                                                                     ; 64      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_quot_r[0]~36                                                                                                                                                                            ; 64      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[5]                                                                                                                                                                                                                 ; 63      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|rfwb_op[1]                                                                                                                                                                                          ; 63      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|wb_adr[29]~60                                                                                                                                                                                    ; 62      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[7]                                                                                                                                                                                                                 ; 62      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[2]                                                                                                                                                           ; 62      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state~10                                                                                                                                                                                   ; 62      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[14]~1                                                                                                                                                                                      ; 62      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[4]                                                                                                                                                                                                                 ; 62      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                              ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                              ; 60      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                         ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[5]                                                                                                                                                                                                    ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~627                                                                                                                                                                   ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~626                                                                                                                                                                   ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~625                                                                                                                                                                   ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~624                                                                                                                                                                   ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~623                                                                                                                                                                   ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~622                                                                                                                                                                   ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~621                                                                                                                                                                   ; 60      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~620                                                                                                                                                                   ; 60      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[6]                                                                                                                                                                                                                 ; 60      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[3]                                                                                                                                                                                           ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[5]                                                                                                                                                                                                    ; 60      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[5]                                                                                                                                                                                                    ; 60      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[9] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[8] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[7] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[6] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[5] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[4] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[3] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[2] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[1] ; 59      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_2dj:auto_generated|counter_reg_bit[0] ; 59      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                    ; 58      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|state.IDLE                                                                                                                                                                                          ; 58      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|sdram_state~12                                                                                                                                                                                   ; 58      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|always0~0                                                                                                                                                                                             ; 57      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[11]~0                                                                                                                                                                                      ; 57      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa23[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa12[3]                                                                                                                                                                                                    ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~607                                                                                                                                                                   ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~606                                                                                                                                                                   ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~605                                                                                                                                                                   ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~604                                                                                                                                                                   ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~603                                                                                                                                                                   ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~602                                                                                                                                                                   ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~601                                                                                                                                                                   ; 56      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~600                                                                                                                                                                   ; 56      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|state.SETUP                                                                                                                                                                                                   ; 56      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[2]                                                                                                                                                                                           ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa03[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa00[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa02[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa01[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa21[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa22[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa20[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa13[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa11[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa10[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa30[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa31[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa33[3]                                                                                                                                                                                                    ; 56      ;
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|sa32[3]                                                                                                                                                                                                    ; 56      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[66]~2                                                                                                                                                                                                 ; 56      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[65]~1                                                                                                                                                                                                 ; 56      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[64]~0                                                                                                                                                                                                 ; 56      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[12]~13                                                                                                                                                                                     ; 55      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.010                                                                                                                                                                                 ; 54      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[36]~4                                                                                                                                                                                                 ; 54      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[67]~3                                                                                                                                                                                                 ; 54      ;
; adv_dbg_if:dbg_if0|always2~3                                                                                                                                                                                                                                             ; 53      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_dslot                                                                                                                                                                                        ; 53      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc[0]                                                                                                                                                                                                                 ; 53      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[37]~5                                                                                                                                                                                                 ; 53      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[38]~6                                                                                                                                                                                                 ; 52      ;
; ethmac:ethmac0|eth_wishbone:wishbone|WbEn_q                                                                                                                                                                                                                              ; 51      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|word_select[1]                                                                                                                                                                                      ; 51      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|port_enc[1]                                                                                                                                                                                                                 ; 51      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|word_select[0]                                                                                                                                                                                      ; 50      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][7]                                                                                                                                                                                    ; 50      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][31]                                                                                                                                                                                   ; 50      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][23]                                                                                                                                                                                   ; 50      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|aes_key_expand_128:u0|w[3][15]                                                                                                                                                                                   ; 50      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|comb~0                                                                                                                                                                                                   ; 49      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Req_internal_in                                                                                                                                                                                     ; 49      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[0]~8                                                                                                                                                                      ; 49      ;
; ~GND                                                                                                                                                                                                                                                                     ; 47      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|biu_read~0                                                                                                                                                                                ; 47      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[0]~7                                                                                                                                                                      ; 47      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|dcpu_adr_r[1]                                                                                                                                                                                         ; 47      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[39]~7                                                                                                                                                                                                 ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                        ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa01[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa12[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa23[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa30[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa02[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa13[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa20[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa31[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa03[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa10[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa00[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa11[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa21[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa22[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa33[7]                                                                                                                                                                                                          ; 46      ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|sa32[7]                                                                                                                                                                                                          ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|hitmiss_eval                                                                                                                                                                              ; 46      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                                                                                                                                                                                  ; 46      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|store                                                                                                                                                                                     ; 45      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|state.DLY_READ                                                                                                                                                                                      ; 44      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_branch_op[1]                                                                                                                                                                                     ; 44      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[5]                                                                                                                                                                                           ; 44      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[40]~8                                                                                                                                                                                                 ; 44      ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|WideNor0~0                                                                                                                                                                                                                  ; 43      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux13~2                                                                                                                                                                                                                     ; 43      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[41]~9                                                                                                                                                                                                 ; 43      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[44]~12                                                                                                                                                                                                ; 43      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[43]~11                                                                                                                                                                                                ; 43      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[42]~10                                                                                                                                                                                                ; 43      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|wb_bufram_we~17                                                                                                                                                                                  ; 42      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_by_zero~11                                                                                                                                                                              ; 42      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|WideOr6                                                                                                                                                                                     ; 42      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|always4~0                                                                                                                                                                                                ; 42      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[47]~15                                                                                                                                                                                                ; 42      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[46]~14                                                                                                                                                                                                ; 42      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[45]~13                                                                                                                                                                                                ; 42      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                      ; 41      ;
; ethmac:ethmac0|eth_wishbone:wishbone|RxEn~1                                                                                                                                                                                                                              ; 41      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|Equal3~0                                                                                                                                                                                              ; 41      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[0]~10                                                                                                                                                                                      ; 41      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[31]                                                                                                                                                                       ; 41      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                   ; 40      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_branch_op[2]~0                                                                                                                                                                                   ; 40      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|wb_bufram_we~17                                                                                                                                                                                  ; 39      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|if_insn~3                                                                                                                                                                                               ; 39      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|du_write                                                                                                                                                                                                                      ; 39      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|load                                                                                                                                                                                      ; 39      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux7~2                                                                                                                                                                                                                      ; 39      ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateSFD                                                                                                                                                                                                    ; 38      ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|WideNor0~0                                                                                                                                                                                                                  ; 38      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_bufram_we~17                                                                                                                                                                                  ; 38      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[19]~63                                                                                                                                                                                      ; 37      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux25~7                                                                                                                                                                                           ; 37      ;
; arbiter_dbus:arbiter_dbus0|wbm0_dat_i[7]~4                                                                                                                                                                                                                               ; 37      ;
; arbiter_dbus:arbiter_dbus0|wb_slave_sel_r[1]                                                                                                                                                                                                                             ; 37      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[48]~16                                                                                                                                                                                                ; 37      ;
; ethmac:ethmac0|eth_wishbone:wishbone|ram_di[28]~27                                                                                                                                                                                                                       ; 36      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|state.IDLE                                                                                                                                                                                     ; 36      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|adr_o[2]                                                                                                                                                                              ; 36      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|adr_o[2]                                                                                                                                                                              ; 36      ;
; uart16550:uart16550_0|uart_regs:regs|rx_reset                                                                                                                                                                                                                            ; 36      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze|if_freeze                                                                                                                                                                                       ; 36      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|always4~3                                                                                                                                                                                           ; 36      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|out_buff_ptr                                                                                                                                                                                   ; 35      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|state.GET_RX_BD                                                                                                                                                                                             ; 35      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector12~0                                                                                                                                                                                                          ; 35      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector13~0                                                                                                                                                                                                                  ; 35      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[2]                                                                                                                                                                                          ; 35      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|Mux3~1                                                                                                                                                                                            ; 35      ;
; arbiter_ibus:arbiter_ibus0|Equal1~0                                                                                                                                                                                                                                      ; 35      ;
; arbiter_dbus:arbiter_dbus0|wbm0_dat_i[7]~5                                                                                                                                                                                                                               ; 35      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~23                                                                                                                                                                                                              ; 35      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[51]~19                                                                                                                                                                                                ; 35      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[50]~18                                                                                                                                                                                                ; 35      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[49]~17                                                                                                                                                                                                ; 35      ;
; ethmac:ethmac0|eth_registers:ethreg1|Read~2                                                                                                                                                                                                                              ; 34      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|state.GET_TX_BD                                                                                                                                                                                             ; 34      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_default~18                                                                                                                                                                                  ; 34      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|saving_if_insn~0                                                                                                                                                                                        ; 34      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|always2~0                                                                                                                                                                                    ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[0]~1                                                                                                                                                                                                   ; 34      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff[0]~74                                                                                                                                                                                      ; 34      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|Mux27~0                                                                                                                                                                                             ; 34      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op[4]                                                                                                                                                                                           ; 34      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|mem~3                                                                                                                                                                                 ; 34      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.READ                                                                                                                                                                                                            ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[63]~31                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[62]~30                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[61]~29                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[60]~28                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[59]~27                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[58]~26                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[57]~25                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[56]~24                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[55]~23                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[54]~22                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[53]~21                                                                                                                                                                                                ; 34      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[52]~20                                                                                                                                                                                                ; 34      ;
; rst_n_pad_i~input                                                                                                                                                                                                                                                        ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                            ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                         ; 33      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~256                                                                                                                                                                               ; 33      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~416                                                                                                                                                                               ; 33      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|m_wb_dat_o[0]~0                                                                                                                                                                                          ; 33      ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[0]~4                                                                                                                                                                                                  ; 33      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|state.EXECUTE                                                                                                                                                                                                 ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[5]~7                                                                                                                                                                                       ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[5]~5                                                                                                                                                                                       ; 33      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|icpu_err_o~8                                                                                                                                                                                                      ; 33      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always0~0                                                                                                                                                                                                                     ; 33      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always1~0                                                                                                                                                                                                                     ; 33      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector12~1                                                                                                                                                                                                          ; 33      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector13~1                                                                                                                                                                                                                  ; 33      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|LessThan16~0                                                                                                                                                                                        ; 33      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Equal3~0                                                                                                                                                                                            ; 33      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[3]                                                                                                                                                                                          ; 33      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|icqmem_err_o~0                                                                                                                                                                                                        ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[31]                                                                                                                                                                                         ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|eear_sel                                                                                                                                                                                            ; 33      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|epcr_sel                                                                                                                                                                                            ; 33      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.000                                                                                                                                                                                 ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~34                                                                                                                                        ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                  ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                  ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_quot_r[0]~69                                                                                                                                                                            ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector14~4                                                                                                                                                                                                                  ; 32      ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|CrcHash[5]                                                                                                                                                                                                                         ; 32      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|write_buf_1[28]~0                                                                                                                                                                              ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~283                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~282                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~281                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~280                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~279                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~278                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|ram~277                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|sd_data_out[19]~1                                                                                                                                                                              ; 32      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|write_buf_0[28]~0                                                                                                                                                                              ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~423                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~422                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~421                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~420                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~419                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~418                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_fifo_rx_filler:fifo_filer_rx|sd_rx_fifo:Rx_Fifo|ram~417                                                                                                                                                                               ; 32      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|RESP_1_REG[9]~1                                                                                                                                                                                               ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dqm_o[1]~35                                                                                                                                                                                                           ; 32      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|du_read                                                                                                                                                                                                                       ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|internal_reg_error[1]~3                                                                                                                                                                                                       ; 32      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector13~0                                                                                                                                                                                                          ; 32      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|argument_reg[4]~1                                                                                                                                                                                     ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[1]~39                                                                                                                                                                                                 ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[125]~37                                                                                                                                                                                               ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[48]~35                                                                                                                                                                                                ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|ciphertext_reg[71]~33                                                                                                                                                                                                ; 32      ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[96]~3                                                                                                                                                                                                 ; 32      ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[32]~2                                                                                                                                                                                                 ; 32      ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|ciphertext_reg[64]~1                                                                                                                                                                                                 ; 32      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                                                                                                                                                                                 ; 32      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                                                                                                                                                                                 ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_cycle_count[31]~62                                                                                                                                                                                               ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|cycle_count[17]~40                                                                                                                                                                               ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|ack_count[31]~37                                                                                                                                                                                 ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|ack_count[31]~36                                                                                                                                                                                 ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|cycle_count[29]~40                                                                                                                                                                               ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|ack_count[23]~37                                                                                                                                                                                 ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|ack_count[23]~36                                                                                                                                                                                 ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|cycle_count[4]~40                                                                                                                                                                                ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[18]~37                                                                                                                                                                                 ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|ack_count[18]~36                                                                                                                                                                                 ; 32      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_o_en~1                                                                                                                                                                                  ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_o_en~1                                                                                                                                                                                              ; 32      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_in_reg[31]~0                                                                                                                                                                            ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|y~0                                                                                                                                                                                         ; 32      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|ttcr[15]~35                                                                                                                                                                                                                   ; 32      ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|restart                                                                                                                                                                                                                       ; 32      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|icqmem_dat_o~1                                                                                                                                                                                                        ; 32      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|mem~8                                                                                                                                                                ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|wb_dat_o[0]~0                                                                                                                                                                                                        ; 32      ;
; aes_dec_128:aes_dec_128_0|aes_dec_wb:aes_dec_128_wb|wb_dat_o[0]~0                                                                                                                                                                                                        ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[64]~4                                                                                                                                                                                                  ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[32]~3                                                                                                                                                                                                  ; 32      ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_reg[100]~2                                                                                                                                                                                                 ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector52~0                                                                                                                                                                                                          ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~17                                                                                                                                                                                                         ; 32      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[21]~80                                                                                                                                                                                                    ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|data_out_shift_reg[8]~33                                                                                                                                                                                                      ; 32      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[1]                                                                                                                                                                                          ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|Equal1~3                                                                                                                                                                            ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|b_mux~0                                                                                                                                                                                               ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|sel_b[1]~4                                                                                                                                                                                          ; 32      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_in_reg[0]~8                                                                                                                                                                                         ; 32      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateFCS                                                                                                                                                                                                    ; 32      ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|mem~3                                                                                                                                                    ; 32      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_tmp[31]~62                                                                                                                                                                              ; 32      ;
; ethmac:ethmac0|eth_macstatus:macstatus1|LoadRxStatus                                                                                                                                                                                                                     ; 31      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i|crc[3]~1                                                                                                                                                                                        ; 31      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|data_out_shift_reg[0]~3                                                                                                                                                                                               ; 31      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i|crc[0]~1                                                                                                                                                                                                  ; 31      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|dis_spr_access_scnd_clk                                                                                                                                                                                           ; 31      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|itlb_spr_access~0                                                                                                                                                                                                 ; 31      ;
; altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_udr~0                                                                                                                         ; 31      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[2]                                                                                                                                                                                ; 31      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.IDLE                                                                                                                                                                                                            ; 31      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                                                                                                                                                                    ; 30      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                                                                                                                                                                                    ; 30      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|wb_adr[3]~1                                                                                                                                                                                      ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|x~2                                                                                                                                                                                         ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[17]~0                                                                                                                                                                                     ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[2]~11                                                                                                                                                                                      ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_default[27]~21                                                                                                                                                                              ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[31]~51                                                                                                                                                                                     ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[14]~48                                                                                                                                                                                     ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[14]~46                                                                                                                                                                                     ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[14]~42                                                                                                                                                                                     ; 30      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateIdle                                                                                                                                                                                                   ; 30      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[0]                                                                                                                                                                                          ; 30      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[7]                                                                                                                                                                                          ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|npc_sel                                                                                                                                                                                             ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|ppc_sel                                                                                                                                                                                             ; 30      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|dcqmem_dat_o~10                                                                                                                                                                                                       ; 30      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|WideNor13~12                                                                                                                                                                                    ; 29      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                                                                                                                                                                                 ; 29      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_pc[2]~1                                                                                                                                                                                      ; 29      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|qmemimmu_adr_o~18                                                                                                                                                                                                 ; 29      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[14]~0                                                                                                                                                                              ; 29      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|Equal6~0                                                                                                                                                                                                                      ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][7]                                                                                                                                                                                              ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn~119                                                                                                                                                                                         ; 28      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                                                                                                                                                                                 ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[14]~41                                                                                                                                                                                     ; 28      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[4]                                                                                                                                                                                          ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[29]                                                                                                                                                                                         ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[26]                                                                                                                                                                                         ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[28]                                                                                                                                                                                         ; 28      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg|Mux54~0                                                                                                                                                                 ; 28      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StatePreamble                                                                                                                                                                                               ; 28      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux6~2                                                                                                                                                                                                                      ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                 ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                        ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|buf_adr[31]~0                                                                                                                                                                                    ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|buf_adr[31]~0                                                                                                                                                                                    ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|buf_adr[31]~0                                                                                                                                                                                    ; 27      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|if_insn[27]~0                                                                                                                                                                                           ; 27      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|wb_dat_o[8]~14                                                                                                                                                                                        ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|sdram_state.IDLE                                                                                                                                                                                 ; 27      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[7]~14                                                                                                                                                                                      ; 27      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[13]~11                                                                                                                                                                                     ; 27      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|sdram_state.WRITE                                                                                                                                                                                ; 27      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                             ; 26      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|state.READ_DAT                                                                                                                                                                                 ; 26      ;
; ethmac:ethmac0|temp_wb_dat_o_reg[19]~5                                                                                                                                                                                                                                   ; 26      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|WideNor2                                                                                                                                                                                        ; 26      ;
; ethmac:ethmac0|eth_wishbone:wishbone|rx_ethside_fifo_sel                                                                                                                                                                                                                 ; 26      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[30]                                                                                                                                                                                         ; 26      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|LessThan2~1                                                                                                                                                                                                           ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                          ; 25      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                                                                                                                                                                    ; 25      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                                                                                                                                                                                    ; 25      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                                                                                                                                                                                ; 25      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|sdram_state.IDLE                                                                                                                                                                                 ; 25      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|word_select_counter[4]                                                                                                                                                                              ; 25      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|mem~3                                                                                                                                                    ; 25      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[27]                                                                                                                                                                                         ; 25      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[1]~9                                                                                                                                                                                       ; 25      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|cpu_stb_o~0                                                                                                                                                                                  ; 25      ;
; uart16550:uart16550_0|uart_regs:regs|rf_pop                                                                                                                                                                                                                              ; 25      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_REF                                                                                                                                                                                                        ; 25      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][25]~20                                                                                                                                                                                                        ; 25      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|WideOr8                                                                                                                                                                                                  ; 24      ;
; ethmac:ethmac0|RegCs~1                                                                                                                                                                                                                                                   ; 24      ;
; ethmac:ethmac0|eth_registers:ethreg1|Equal0~1                                                                                                                                                                                                                            ; 24      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|sdram_state.IDLE                                                                                                                                                                                 ; 24      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector1~3                                                                                                                                                                                                                   ; 24      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[6]                                                                                                                                                                                          ; 24      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux25~5                                                                                                                                                                                           ; 24      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_void~0                                                                                                                                                                                           ; 24      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|state.01                                                                                                                                                                                  ; 24      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|extend_flush                                                                                                                                                                                    ; 24      ;
; uart16550:uart16550_0|uart_regs:regs|enable                                                                                                                                                                                                                              ; 24      ;
; uart16550:uart16550_0|uart_wb:wb_interface|wb_adr_is[0]                                                                                                                                                                                                                  ; 24      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state.IDLE                                                                                                                                                                                                       ; 24      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|dcpu_adr_r[0]                                                                                                                                                                                         ; 24      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|transf_cnt[10]                                                                                                                                                                                 ; 24      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[30]                                                                                                                                                                       ; 24      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|state.WRITE_DAT                                                                                                                                                                                ; 23      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                                                                                                                                                                                    ; 23      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|we[0]                                                                                                                                                                                                 ; 23      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|adr_o_r[25]~0                                                                                                                                                                                    ; 23      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|adr_o_r[25]~0                                                                                                                                                                                    ; 23      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|adr_o_r[25]~0                                                                                                                                                                                    ; 23      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|Decoder0~2                                                                                                                                                                                            ; 23      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux25~8                                                                                                                                                                                           ; 23      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux25~4                                                                                                                                                                                           ; 23      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|ex_void~1                                                                                                                                                                                           ; 23      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|CtrlMux                                                                                                                                                                                   ; 23      ;
; uart16550:uart16550_0|uart_wb:wb_interface|wb_adr_is[2]                                                                                                                                                                                                                  ; 23      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|ex_lsu_op[2]                                                                                                                                                                                          ; 23      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_sel[2][1]~1                                                                                                                                                                                                          ; 23      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.WRITE                                                                                                                                                                                                           ; 23      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[15]                                                                                                                                                                       ; 23      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[16]                                                                                                                                                                       ; 23      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][7]~2                                                                                                                                                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                               ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                     ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                              ; 22      ;
; sdc_controller:sdc_controller_0|sd_cmd_master:cmd_master_1|state.IDLE                                                                                                                                                                                                    ; 22      ;
; uart16550:uart16550_0|uart_regs:regs|lsr0~2                                                                                                                                                                                                                              ; 22      ;
; ethmac:ethmac0|eth_wishbone:wishbone|always15~0                                                                                                                                                                                                                          ; 22      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|if_insn~16                                                                                                                                                                                              ; 22      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|we[1]                                                                                                                                                                                                 ; 22      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector0~3                                                                                                                                                                                                           ; 22      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|itlb_spr_access~1                                                                                                                                                                                                 ; 22      ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                                                                                                                                                                              ; 22      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|ex_lsu_op[3]                                                                                                                                                                                          ; 22      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                                                                                                                                                                                    ; 22      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_sel[2][3]~3                                                                                                                                                                                                          ; 22      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_sel[2][2]~2                                                                                                                                                                                                          ; 22      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][24]~19                                                                                                                                                                                                        ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                    ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                    ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                     ; 21      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                             ; 21      ;
; uart16550:uart16550_0|uart_regs:regs|serial_in~0                                                                                                                                                                                                                         ; 21      ;
; ethmac:ethmac0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn                                                                                                                                                                                                                  ; 21      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|state.READ_WR                                                                                                                                                                                       ; 21      ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always0~0                                                                                                                                                                                                                   ; 21      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[1]                                                                                                                                                                        ; 21      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                                                                                                                                                                                    ; 21      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_sel[2][0]~0                                                                                                                                                                                                          ; 21      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[1]                                                                                                                                                                                ; 21      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[2]                                                                                                                                                                        ; 21      ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always1~2                                                                                                                                                                                                                   ; 20      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[1]                                                                                                                                                                                                              ; 20      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|state.10                                                                                                                                                                                  ; 20      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|crc_clr~0                                                                                                                                                                                                                     ; 20      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Cmd_Cnt[5]                                                                                                                                                                                          ; 20      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[0]                                                                                                                                                                        ; 20      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|spr_addr[2]~2                                                                                                                                                                                       ; 20      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|LessThan6~2                                                                                                                                                                                                           ; 20      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                                                                                                                                                                                    ; 20      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[7]~21                                                                                                                                                                                      ; 20      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[6]~20                                                                                                                                                                                      ; 20      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[13]~0                                                                                                                                                                                      ; 20      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[7]                                                                                                                                                                        ; 20      ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|Enable_Crc                                                                                                                                                                                                                         ; 19      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|we                                                                                                                                                                                             ; 19      ;
; ethmac:ethmac0|MRxDV_Lb~0                                                                                                                                                                                                                                                ; 19      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_c[0]                                                                                                                                                                                       ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg|Mux54~1                                                                                                                                                                 ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze|id_freeze~2                                                                                                                                                                                     ; 19      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~1                                                                                                                                                                                                             ; 19      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[4]                                                                                                                                                                                ; 19      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.ACTIVATE                                                                                                                                                                                                        ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[3]                                                                                                                                                                        ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[4]                                                                                                                                                                        ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[5]                                                                                                                                                                        ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[13]                                                                                                                                                                       ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[14]                                                                                                                                                                       ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[27]                                                                                                                                                                       ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[28]                                                                                                                                                                       ; 19      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[29]                                                                                                                                                                       ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                         ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|Mux15~11                                                                                                                                                                                            ; 18      ;
; ethmac:ethmac0|eth_registers:ethreg1|always8~1                                                                                                                                                                                                                           ; 18      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|state.IDLE                                                                                                                                                                                                  ; 18      ;
; ethmac:ethmac0|eth_wishbone:wishbone|rx_ethside_fifo_sel~4                                                                                                                                                                                                               ; 18      ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always0~2                                                                                                                                                                                                                   ; 18      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Add2~1                                                                                                                                                                                              ; 18      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|word_select_counter[3]                                                                                                                                                                              ; 18      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|word_select_counter[2]                                                                                                                                                                              ; 18      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|word_select_counter[1]                                                                                                                                                                              ; 18      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|word_select_counter[0]                                                                                                                                                                              ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|Mux15~3                                                                                                                                                                                             ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_by_zero~1                                                                                                                                                                               ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|result~0                                                                                                                                                                                    ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_start~0                                                                                                                                                                                  ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg|Decoder0~0                                                                                                                                                              ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|esr_sel                                                                                                                                                                                             ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_sel                                                                                                                                                                                              ; 18      ;
; ethmac:ethmac0|RegCs~0                                                                                                                                                                                                                                                   ; 18      ;
; arbiter_dbus:arbiter_dbus0|wb_slave_sel_r[2]                                                                                                                                                                                                                             ; 18      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|mem~4                                                                                                                                                                ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[5]                                                                                                                                                                        ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[9]~23                                                                                                                                                                                      ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[8]~22                                                                                                                                                                                      ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[14]~1                                                                                                                                                                                      ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[22]~9                                                                                                                                                                                      ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[19]~6                                                                                                                                                                                      ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[6]                                                                                                                                                                        ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[19]                                                                                                                                                                       ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[20]                                                                                                                                                                       ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[23]                                                                                                                                                                       ; 18      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[25]                                                                                                                                                                       ; 18      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][11]~6                                                                                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                                                                                                                      ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                 ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                        ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                        ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][6]                                                                                                                                                                                              ; 17      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|always6~0                                                                                                                                                                                   ; 17      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|data_send_index[0]                                                                                                                                                                             ; 17      ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateData0                                                                                                                                                                                                  ; 17      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Add4~2                                                                                                                                                                                         ; 17      ;
; uart16550:uart16550_0|uart_regs:regs|lsr0r~0                                                                                                                                                                                                                             ; 17      ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[26]~18                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|esr[15]~25                                                                                                                                                                                      ; 17      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always8~0                                                                                                                                                                                                                     ; 17      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|Decoder0~1                                                                                                                                                                                            ; 17      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetByteCnt                                                                                                                                                                                            ; 17      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetNibCnt                                                                                                                                                                                             ; 17      ;
; uart16550:uart16550_0|uart_regs:regs|WideOr0~4                                                                                                                                                                                                                           ; 17      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem0~17                                                                                                                                                         ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|Selector15~2                                                                                                                                                                                        ; 17      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem1~9                                                                                                                                                          ; 17      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem2~9                                                                                                                                                          ; 17      ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|mem~3                                                                                                                                                    ; 17      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem3~9                                                                                                                                                          ; 17      ;
; uart16550:uart16550_0|uart_wb:wb_interface|wb_adr_is[1]                                                                                                                                                                                                                  ; 17      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux48~1                                                                                                                                                                                                                     ; 17      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|Mux51~1                                                                                                                                                                                                                     ; 17      ;
; adv_dbg_if:dbg_if0|input_shift_reg[52]                                                                                                                                                                                                                                   ; 17      ;
; adv_dbg_if:dbg_if0|input_shift_reg[50]                                                                                                                                                                                                                                   ; 17      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|mem~6                                                                                                                                                                ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[31]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_reg2mem:or1200_reg2mem|Equal0~1                                                                                                                                                                ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[7]                                                                                                                                                                        ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_b[6]                                                                                                                                                                        ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[23]~10                                                                                                                                                                                     ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[20]~7                                                                                                                                                                                      ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[24]~11                                                                                                                                                                                     ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[8]                                                                                                                                                                        ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[9]                                                                                                                                                                        ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[10]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[11]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[12]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[17]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[18]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[21]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[24]                                                                                                                                                                       ; 17      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[26]                                                                                                                                                                       ; 17      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][9]~4                                                                                                                                                                                                          ; 17      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][8]~3                                                                                                                                                                                                          ; 17      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|p_bufw_adr[2][10]~5                                                                                                                                                                                                         ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                   ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                        ; 16      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|normal_int_signal_enable_reg[0]~2                                                                                                                                                                     ; 16      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|error_int_signal_enable_reg[0]~2                                                                                                                                                                      ; 16      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|bit_count[5]~22                                                                                                                                                                                                               ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~314                                                                                                                                                                                        ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~313                                                                                                                                                                                        ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~311                                                                                                                                                                                        ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~310                                                                                                                                                                                        ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dat_r[16]~1                                                                                                                                                                                      ; 16      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[8]~1                                                                                                                                                                      ; 16      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|dat_in_m_tx_bd[0]~1                                                                                                                                                                                   ; 16      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|dat_in_m_rx_bd[0]~1                                                                                                                                                                                   ; 16      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[8]~18                                                                                                                                                                            ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|bd_mem~23                                                                                                                                                                                                                    ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|bd_mem~23                                                                                                                                                                                                                    ; 16      ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[3]~32                                                                                                                                                                                           ; 16      ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetByteCounter~1                                                                                                                                                                                      ; 16      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|data_send_index[1]                                                                                                                                                                             ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|dat_out_s[0]~16                                                                                                                                                                                                              ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|bd_mem~20                                                                                                                                                                                                                    ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|bd_mem~0                                                                                                                                                                                                                     ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|dat_out_s[0]~16                                                                                                                                                                                                              ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|bd_mem~20                                                                                                                                                                                                                    ; 16      ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|bd_mem~0                                                                                                                                                                                                                     ; 16      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~66                                                                                                                                                                                   ; 16      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~65                                                                                                                                                                                   ; 16      ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~32                                                                                                                                                                                   ; 16      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|cmd_arg[30]~4                                                                                                                                                                                               ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|dat_r[30]~0                                                                                                                                                                                      ; 16      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|cmd_arg[0]~2                                                                                                                                                                                                ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_o~6                                                                                                                                                                                                                ; 16      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|sys_adr[16]~5                                                                                                                                                                                               ; 16      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|cmd_setting_reg[4]~14                                                                                                                                                                                 ; 16      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|time_out_reg[15]~0                                                                                                                                                                                    ; 16      ;
; ethmac:ethmac0|eth_miim:miim1|eth_clockgen:clkgen|MdcEn_n                                                                                                                                                                                                                ; 16      ;
; ethmac:ethmac0|eth_miim:miim1|UpdateMIIRX_DATAReg                                                                                                                                                                                                                        ; 16      ;
; ethmac:ethmac0|eth_wishbone:wishbone|rx_fifo1_clear~4                                                                                                                                                                                                                    ; 16      ;
; ethmac:ethmac0|eth_wishbone:wishbone|RxEn_q                                                                                                                                                                                                                              ; 16      ;
; ethmac:ethmac0|eth_wishbone:wishbone|TxEn_q                                                                                                                                                                                                                              ; 16      ;
; uart16550:uart16550_0|uart_regs:regs|start_dlc                                                                                                                                                                                                                           ; 16      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector15~0                                                                                                                                                                                                          ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dat_r[16]~0                                                                                                                                                                                      ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]~0                                                                                                                                                                                                            ; 16      ;
; sdc_controller:sdc_controller_0|sd_controller_wb:sd_controller_wb0|wb_dat_o[28]~16                                                                                                                                                                                       ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[5]~0                                                                                                                                                                                       ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_we~0                                                                                                                                                                                                 ; 16      ;
; ethmac:ethmac0|eth_registers:ethreg1|Equal0~4                                                                                                                                                                                                                            ; 16      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|Selector16~0                                                                                                                                                                                                                  ; 16      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[2]~21                                                                                                                                                                                           ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~124                                                                                                                                                                                        ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~123                                                                                                                                                                                        ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~118                                                                                                                                                                                        ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~71                                                                                                                                                                                         ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~68                                                                                                                                                                                         ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~67                                                                                                                                                                                         ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~64                                                                                                                                                                                         ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~63                                                                                                                                                                                         ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~61                                                                                                                                                                                         ; 16      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Out_Buff~60                                                                                                                                                                                         ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[2]                                                                                                                                                                                                              ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|Mux54~1                                                                                                                                                                                               ; 16      ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|WideOr0~0                                                                                                                                                                                                ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|except_illegal                                                                                                                                                                                      ; 16      ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.001                                                                                                                                                                                 ; 16      ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|biu_ack_o~1                                                                                                                                                                                                                 ; 16      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                                                                                                                                                                                                ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|LessThan4~0                                                                                                                                                                                                           ; 16      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o                                                                                                                                                                                                               ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[12]~26                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[11]~25                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[10]~24                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[5]~19                                                                                                                                                                                      ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[29]~16                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[30]~17                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[31]~18                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[21]~8                                                                                                                                                                                      ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[25]~12                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[27]~14                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[28]~15                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[26]~13                                                                                                                                                                                     ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[16]~3                                                                                                                                                                                      ; 16      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes|operand_a[22]                                                                                                                                                                       ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                         ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux20~40                                                                                                                                                                                          ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux20~39                                                                                                                                                                                          ; 15      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|state.READ_WAIT                                                                                                                                                                                ; 15      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|re_s_rx                                                                                                                                                                                                     ; 15      ;
; sdc_controller:sdc_controller_0|sd_data_master:data_master_1|re_s_tx                                                                                                                                                                                                     ; 15      ;
; sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Add4~0                                                                                                                                                                                         ; 15      ;
; ethmac:ethmac0|eth_rxethmac:rxethmac1|RxStartFrm                                                                                                                                                                                                                         ; 15      ;
; uart16550:uart16550_0|uart_regs:regs|tx_reset                                                                                                                                                                                                                            ; 15      ;
; ethmac:ethmac0|eth_txethmac:txethmac1|eth_txcounters:txcounters1|IncrementNibCnt                                                                                                                                                                                         ; 15      ;
; ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[5]~1                                                                                                                                                                          ; 15      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|crc_clr~0                                                                                                                                                                                                             ; 15      ;
; adv_dbg_if:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector19~0                                                                                                                                                                                                          ; 15      ;
; sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Response_Size[0]                                                                                                                                                                                    ; 15      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[4]                                                                                                                                                                                                              ; 15      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[3]                                                                                                                                                                                                              ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux|Mux13~0                                                                                                                                                                                           ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|ShiftRight0~98                                                                                                                                                                                        ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg|Mux2~1                                                                                                                                                                  ; 15      ;
; or1200_top:or1200_top0|or1200_du:or1200_du|Equal9~0                                                                                                                                                                                                                      ; 15      ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|mem~3                                                                                                                                                       ; 15      ;
; ethmac:ethmac0|eth_registers:ethreg1|eth_register:MODER_1|DataOut[2]                                                                                                                                                                                                     ; 15      ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                                                                                                                                                                              ; 15      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dqm_o[1]~13                                                                                                                                                                                                           ; 15      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~6                                                                                                                                                                                                             ; 15      ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~0                                                                                                                                                                                                             ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[0]~27                                                                                                                                                                                      ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|esr[1]~1                                                                                                                                                                                        ; 15      ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[18]~5                                                                                                                                                                                      ; 15      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; aes_dec_128:aes_dec_128_0|aes_inv_cipher_top:aes_decipher_128|altsyncram:kb_rtl_0|altsyncram_gcg1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 28           ; 11           ; 28           ; yes                    ; no                      ; yes                    ; no                      ; 308    ; 11                          ; 28                          ; 11                          ; 28                          ; 308                 ; 1    ; None ; M9K_X36_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; ethmac:ethmac0|eth_wishbone:wishbone|eth_spram_256x32:bd_ram|altsyncram:mem_rtl_0|altsyncram_6j41:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X36_Y70_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X94_Y67_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0|altsyncram_nvd1:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X94_Y68_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X65_Y54_N0, M9K_X81_Y55_N0, M9K_X81_Y57_N0, M9K_X81_Y56_N0, M9K_X81_Y54_N0, M9K_X65_Y57_N0, M9K_X65_Y55_N0, M9K_X65_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X52_Y63_N0, M9K_X65_Y66_N0, M9K_X65_Y56_N0, M9K_X52_Y65_N0, M9K_X65_Y64_N0, M9K_X65_Y65_N0, M9K_X65_Y58_N0, M9K_X65_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X81_Y59_N0, M9K_X52_Y67_N0, M9K_X52_Y64_N0, M9K_X81_Y62_N0, M9K_X81_Y66_N0, M9K_X52_Y60_N0, M9K_X81_Y67_N0, M9K_X65_Y67_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_p6e1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X52_Y58_N0, M9K_X52_Y61_N0, M9K_X81_Y60_N0, M9K_X65_Y63_N0, M9K_X81_Y58_N0, M9K_X65_Y62_N0, M9K_X52_Y66_N0, M9K_X65_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_r8e1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 18           ; 1024         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 18432  ; 1024                        ; 18                          ; 1024                        ; 18                          ; 18432               ; 2    ; None ; M9K_X81_Y64_N0, M9K_X81_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; None ; M9K_X81_Y63_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_50e1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 24           ; 64           ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 1536   ; 64                          ; 24                          ; 64                          ; 24                          ; 1536                ; 1    ; None ; M9K_X81_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_j9e1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32   ; None ; M9K_X94_Y48_N0, M9K_X94_Y50_N0, M9K_X94_Y51_N0, M9K_X81_Y46_N0, M9K_X94_Y47_N0, M9K_X110_Y46_N0, M9K_X110_Y56_N0, M9K_X94_Y45_N0, M9K_X94_Y52_N0, M9K_X81_Y53_N0, M9K_X94_Y53_N0, M9K_X110_Y52_N0, M9K_X110_Y43_N0, M9K_X81_Y52_N0, M9K_X110_Y50_N0, M9K_X94_Y46_N0, M9K_X110_Y47_N0, M9K_X110_Y51_N0, M9K_X81_Y49_N0, M9K_X110_Y53_N0, M9K_X94_Y49_N0, M9K_X110_Y49_N0, M9K_X94_Y44_N0, M9K_X94_Y43_N0, M9K_X110_Y45_N0, M9K_X81_Y50_N0, M9K_X110_Y48_N0, M9K_X94_Y55_N0, M9K_X94_Y54_N0, M9K_X110_Y54_N0, M9K_X110_Y55_N0, M9K_X81_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_r8e1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 18           ; 1024         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 18432  ; 1024                        ; 18                          ; 1024                        ; 18                          ; 18432               ; 2    ; None ; M9K_X94_Y56_N0, M9K_X94_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0|altsyncram_30e1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; None ; M9K_X94_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_10e1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 22           ; 64           ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 1408   ; 64                          ; 22                          ; 64                          ; 22                          ; 1408                ; 1    ; None ; M9K_X94_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sdc_controller:sdc_controller_0|sd_bd:rx_bd|altsyncram:bd_mem_rtl_0|altsyncram_jfi1:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X81_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; sdc_controller:sdc_controller_0|sd_bd:tx_bd|altsyncram:bd_mem_rtl_0|altsyncram_jfi1:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X81_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2824:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 514          ; 1024         ; 514          ; yes                    ; no                      ; yes                    ; no                      ; 526336 ; 1024                        ; 514                         ; 1024                        ; 514                         ; 526336              ; 58   ; None ; M9K_X52_Y50_N0, M9K_X52_Y47_N0, M9K_X52_Y49_N0, M9K_X36_Y49_N0, M9K_X36_Y46_N0, M9K_X36_Y38_N0, M9K_X36_Y41_N0, M9K_X36_Y40_N0, M9K_X23_Y42_N0, M9K_X23_Y41_N0, M9K_X23_Y38_N0, M9K_X23_Y37_N0, M9K_X23_Y39_N0, M9K_X23_Y43_N0, M9K_X23_Y40_N0, M9K_X36_Y39_N0, M9K_X36_Y43_N0, M9K_X23_Y47_N0, M9K_X23_Y45_N0, M9K_X36_Y48_N0, M9K_X36_Y47_N0, M9K_X23_Y51_N0, M9K_X36_Y51_N0, M9K_X36_Y50_N0, M9K_X36_Y52_N0, M9K_X52_Y48_N0, M9K_X52_Y52_N0, M9K_X36_Y37_N0, M9K_X52_Y38_N0, M9K_X52_Y42_N0, M9K_X52_Y41_N0, M9K_X52_Y37_N0, M9K_X52_Y45_N0, M9K_X52_Y46_N0, M9K_X52_Y44_N0, M9K_X52_Y36_N0, M9K_X52_Y40_N0, M9K_X65_Y43_N0, M9K_X52_Y43_N0, M9K_X65_Y50_N0, M9K_X65_Y48_N0, M9K_X65_Y49_N0, M9K_X65_Y45_N0, M9K_X65_Y47_N0, M9K_X65_Y46_N0, M9K_X65_Y52_N0, M9K_X65_Y51_N0, M9K_X65_Y44_N0, M9K_X65_Y42_N0, M9K_X65_Y41_N0, M9K_X65_Y40_N0, M9K_X65_Y39_N0, M9K_X65_Y35_N0, M9K_X65_Y36_N0, M9K_X65_Y38_N0, M9K_X65_Y37_N0, M9K_X52_Y35_N0, M9K_X36_Y35_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; uart16550:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X52_Y72_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; uart16550:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_odc1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X65_Y68_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 512    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None ; M9K_X81_Y25_N0, M9K_X81_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None ; M9K_X65_Y30_N0, M9K_X65_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_jti2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None ; M9K_X81_Y29_N0, M9K_X81_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 720               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 360               ;
; Simple Multipliers (36-bit)           ; 0           ; 0                   ; 0                 ;
; Multiply Accumulators (18-bit)        ; 0           ; 0                   ; 0                 ;
; Two-Multipliers Adders (9-bit)        ; 0           ; 1                   ; 360               ;
; Two-Multipliers Adders (18-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (9-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (18-bit)      ; 0           ; 0                   ; 0                 ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 360               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 720               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y76_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y76_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y75_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult3 ;                            ; DSPMULT_X74_Y75_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y74_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult5 ;                            ; DSPMULT_X74_Y74_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y73_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|or1200_gmultp2_32x32:or1200_gmultp2_32x32|lpm_mult:Mult0|mult_u9t:auto_generated|mac_mult7 ;                            ; DSPMULT_X74_Y73_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 38,055 / 445,464 ( 9 % )  ;
; C16 interconnects                 ; 1,378 / 12,402 ( 11 % )   ;
; C4 interconnects                  ; 22,127 / 263,952 ( 8 % )  ;
; Direct links                      ; 5,564 / 445,464 ( 1 % )   ;
; GXB block output buffers          ; 0 / 3,600 ( 0 % )         ;
; Global clocks                     ; 13 / 30 ( 43 % )          ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 19,748 / 149,760 ( 13 % ) ;
; R24 interconnects                 ; 1,509 / 12,690 ( 12 % )   ;
; R4 interconnects                  ; 24,401 / 370,260 ( 7 % )  ;
+-----------------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.28) ; Number of LABs  (Total = 2565) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 191                            ;
; 2                                           ; 104                            ;
; 3                                           ; 57                             ;
; 4                                           ; 53                             ;
; 5                                           ; 43                             ;
; 6                                           ; 44                             ;
; 7                                           ; 42                             ;
; 8                                           ; 48                             ;
; 9                                           ; 55                             ;
; 10                                          ; 49                             ;
; 11                                          ; 51                             ;
; 12                                          ; 83                             ;
; 13                                          ; 121                            ;
; 14                                          ; 145                            ;
; 15                                          ; 237                            ;
; 16                                          ; 1242                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.73) ; Number of LABs  (Total = 2565) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1057                           ;
; 1 Clock                            ; 1541                           ;
; 1 Clock enable                     ; 811                            ;
; 1 Sync. clear                      ; 94                             ;
; 1 Sync. load                       ; 148                            ;
; 2 Async. clears                    ; 26                             ;
; 2 Clock enables                    ; 344                            ;
; 2 Clocks                           ; 420                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.85) ; Number of LABs  (Total = 2565) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 48                             ;
; 2                                            ; 163                            ;
; 3                                            ; 46                             ;
; 4                                            ; 64                             ;
; 5                                            ; 24                             ;
; 6                                            ; 27                             ;
; 7                                            ; 23                             ;
; 8                                            ; 44                             ;
; 9                                            ; 14                             ;
; 10                                           ; 33                             ;
; 11                                           ; 20                             ;
; 12                                           ; 42                             ;
; 13                                           ; 46                             ;
; 14                                           ; 49                             ;
; 15                                           ; 72                             ;
; 16                                           ; 489                            ;
; 17                                           ; 101                            ;
; 18                                           ; 88                             ;
; 19                                           ; 76                             ;
; 20                                           ; 83                             ;
; 21                                           ; 99                             ;
; 22                                           ; 88                             ;
; 23                                           ; 80                             ;
; 24                                           ; 105                            ;
; 25                                           ; 96                             ;
; 26                                           ; 82                             ;
; 27                                           ; 83                             ;
; 28                                           ; 103                            ;
; 29                                           ; 67                             ;
; 30                                           ; 72                             ;
; 31                                           ; 34                             ;
; 32                                           ; 102                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.88) ; Number of LABs  (Total = 2565) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 340                            ;
; 2                                               ; 352                            ;
; 3                                               ; 324                            ;
; 4                                               ; 340                            ;
; 5                                               ; 172                            ;
; 6                                               ; 139                            ;
; 7                                               ; 104                            ;
; 8                                               ; 175                            ;
; 9                                               ; 113                            ;
; 10                                              ; 92                             ;
; 11                                              ; 79                             ;
; 12                                              ; 63                             ;
; 13                                              ; 49                             ;
; 14                                              ; 38                             ;
; 15                                              ; 32                             ;
; 16                                              ; 94                             ;
; 17                                              ; 16                             ;
; 18                                              ; 7                              ;
; 19                                              ; 8                              ;
; 20                                              ; 4                              ;
; 21                                              ; 1                              ;
; 22                                              ; 1                              ;
; 23                                              ; 6                              ;
; 24                                              ; 10                             ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 1                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 1                              ;
; 31                                              ; 1                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.28) ; Number of LABs  (Total = 2565) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 133                            ;
; 3                                            ; 114                            ;
; 4                                            ; 118                            ;
; 5                                            ; 78                             ;
; 6                                            ; 126                            ;
; 7                                            ; 168                            ;
; 8                                            ; 158                            ;
; 9                                            ; 183                            ;
; 10                                           ; 129                            ;
; 11                                           ; 141                            ;
; 12                                           ; 106                            ;
; 13                                           ; 116                            ;
; 14                                           ; 78                             ;
; 15                                           ; 56                             ;
; 16                                           ; 56                             ;
; 17                                           ; 50                             ;
; 18                                           ; 72                             ;
; 19                                           ; 69                             ;
; 20                                           ; 89                             ;
; 21                                           ; 62                             ;
; 22                                           ; 48                             ;
; 23                                           ; 33                             ;
; 24                                           ; 51                             ;
; 25                                           ; 40                             ;
; 26                                           ; 42                             ;
; 27                                           ; 42                             ;
; 28                                           ; 30                             ;
; 29                                           ; 25                             ;
; 30                                           ; 32                             ;
; 31                                           ; 21                             ;
; 32                                           ; 15                             ;
; 33                                           ; 23                             ;
; 34                                           ; 13                             ;
; 35                                           ; 16                             ;
; 36                                           ; 13                             ;
; 37                                           ; 8                              ;
; 38                                           ; 7                              ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass            ; 72           ; 0            ; 72           ; 0            ; 0            ; 80        ; 72           ; 0            ; 80        ; 80        ; 0            ; 8            ; 0            ; 0            ; 44           ; 0            ; 8            ; 44           ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 80        ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable    ; 8            ; 80           ; 8            ; 80           ; 80           ; 0         ; 8            ; 80           ; 0         ; 0         ; 80           ; 72           ; 80           ; 80           ; 36           ; 80           ; 72           ; 36           ; 80           ; 80           ; 80           ; 72           ; 80           ; 80           ; 80           ; 80           ; 80           ; 0         ; 80           ; 80           ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sdram_ba_pad_o[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba_pad_o[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n_pad_o      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_pad_o       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_pad_o       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_pad_o        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm_pad_o[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm_pad_o[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke_pad_o       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk_pad_o       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_stx_pad_o       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_tx_data[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_tx_data[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_tx_data[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_tx_data[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_tx_en            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_tx_er            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_mdc_pad_o        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_clk_pad_o         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[4]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[5]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[6]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[7]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[8]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[9]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[10]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[11]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[12]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[13]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[14]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[15]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_md_pad_io        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_cmd_pad_io        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_dat_pad_io[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n_pad_i           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk_pad_i         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_tx_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_col              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_rx_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_crs              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_dv               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_rx_data[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_rx_data[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_rx_data[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_rx_data[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eth0_rx_er            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdc_card_detect_pad_i ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_srx_pad_i       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                              ; Destination Clock(s)                                                   ; Delay Added in ns ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]                     ; sys_clk_pad_i                                                          ; 2626.7            ;
; altera_reserved_tck,clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1] ; sys_clk_pad_i                                                          ; 328.9             ;
; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]                     ; sys_clk_pad_i,clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1] ; 132.3             ;
+------------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                ;
+---------------------------------------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                                                                 ; Destination Register                                   ; Delay Added in ns ;
+---------------------------------------------------------------------------------+--------------------------------------------------------+-------------------+
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|text_out[2]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[50]     ; 5.273             ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|text_out[19]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[38]     ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[60]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[212]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[119]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[149]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[80]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[234]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[41]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[191]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[81]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[235]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[120]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[151]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[14]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[161]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[85]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[239]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[86]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[240]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[126]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[157]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[43]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[193]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[121]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[152]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[123]            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[154] ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[127]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[158]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[116]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[146]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[82]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[236]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[84]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[238]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[117]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[147]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[29]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[177]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[108]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[137]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[74]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[227]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[2]              ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[178] ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[114]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[144]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[115]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[145]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[61]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[213]    ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[30]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[179] ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|text_out[25]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[45]     ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[26]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[174] ; 5.271             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[33]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[182] ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[58]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[209]    ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[75]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[228]    ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[31]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[180] ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[79]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[232]    ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[51]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[202]    ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[52]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[203]    ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[35]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[184]    ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[59]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[210]    ; 5.267             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[83]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[237]    ; 5.144             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[122]            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[153] ; 4.973             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[70]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[223]    ; 4.922             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[24]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[172] ; 4.896             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[69]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[221]    ; 4.893             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[88]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[242] ; 4.874             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[37]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[186]    ; 4.863             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[40]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[190] ; 4.851             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[55]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[206]    ; 4.841             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[7]              ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[233] ; 4.833             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[89]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[243]    ; 4.831             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[27]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[175] ; 4.831             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[118]            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[148] ; 4.827             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[87]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[241] ; 4.825             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[93]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[248] ; 4.823             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[6]              ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[222] ; 4.817             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[72]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[225] ; 4.815             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[68]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[220] ; 4.810             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[76]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[229] ; 4.810             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[56]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[207]    ; 4.805             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[94]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[249]    ; 4.781             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[113]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[143]    ; 4.750             ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|text_out[53]            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[76]  ; 4.694             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[39]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[188] ; 4.657             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[38]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[187] ; 4.655             ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|wb_fsm_state    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[269]    ; 4.648             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[45]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[195] ; 4.642             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[73]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[226]    ; 4.641             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[28]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[176]    ; 4.635             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[67]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[219]    ; 4.634             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[12]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[159] ; 4.630             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[11]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[150] ; 4.629             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[25]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[173] ; 4.629             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[42]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[192] ; 4.627             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[48]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[198]    ; 4.623             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[15]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[162] ; 4.616             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[53]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[204]    ; 4.606             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[124]            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[155] ; 4.600             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[13]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[160] ; 4.590             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[64]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[216] ; 4.589             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[71]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[224] ; 4.587             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[77]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[230] ; 4.578             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[78]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[231]    ; 4.564             ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|str_sync_wbff2  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[269]    ; 4.554             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[57]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[208]    ; 4.551             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[8]              ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[244] ; 4.541             ;
; adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|str_sync_wbff2q ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[269]    ; 4.540             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[100]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[129]    ; 4.540             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[107]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[136]    ; 4.537             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[49]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[199]    ; 4.534             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[95]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[250] ; 4.514             ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|text_out[59]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[82]     ; 4.510             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[54]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[205]    ; 4.477             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[17]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[164] ; 4.455             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[62]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[214]    ; 4.408             ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|text_out[57]            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[80]     ; 4.395             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[36]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[185] ; 4.386             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[32]             ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[181] ; 4.376             ;
; aes_enc_128:aes_enc_128_0|aes_enc_wb:aes_enc_128_wb|plaintext_o[1]              ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[167] ; 4.369             ;
; arbiter_dbus:arbiter_dbus0|wb_slave_sel_r[0]                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[353]    ; 4.350             ;
; aes_enc_128:aes_enc_128_0|aes_cipher_top:aes_cipher_128|text_out[9]             ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[127]    ; 4.346             ;
+---------------------------------------------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CGX150DF31C7 for design "orpsoc_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 76 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Info (15535): Implemented PLL "clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'orpsoc_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clkgen0|pll0|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]} {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {clkgen0|pll0|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]} {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at orpsoc_top.sdc(14): rst_n_pad_i could not be matched with a net
Warning (332049): Ignored set_false_path at orpsoc_top.sdc(14): Argument <through> is an empty collection
    Info (332050): set_false_path -through [get_nets {rst_n_pad_i}]
Warning (332060): Node: sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1|SD_CLK_O was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sdc_controller:sdc_controller_0|sd_fifo_tx_filler:fifo_filer_tx|sd_tx_fifo:Tx_Fifo|adr_o[2] is being clocked by sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1|SD_CLK_O
Warning (332060): Node: eth0_rx_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ethmac:ethmac0|eth_wishbone:wishbone|ShiftEnded_rck is being clocked by eth0_rx_clk
Warning (332060): Node: eth0_tx_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ethmac:ethmac0|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|CtrlMux is being clocked by eth0_tx_clk
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000 clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000 clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000 sys_clk_pad_i
Info (176353): Automatically promoted node clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
Info (176353): Automatically promoted node sys_clk_pad_i~input (placed in PIN AJ16 (CLKIO14, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G27
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clkgen:clkgen0|wb_rst_shr[15] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|first_req
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|first_req
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_ack_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|wb_ack_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|first_req
        Info (176357): Destination node gpio:gpio0|wb_ack_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[2].wb_port|wb_ack_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|wb_write_bufram
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|full_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|arbiter:arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|full_o
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node eth0_rx_clk~input (placed in PIN L15 (CLKIO11, DIFFCLK_4p, REFCLK3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G23
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1|SD_CLK_O 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_clock_divider:clock_divider_1|SD_CLK_O~0
        Info (176357): Destination node sdc_clk_pad_o~output
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node adv_dbg_if:dbg_if0|adbg_wb_module:i_dbg_wb|biu_rst
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_bd:rx_bd|bd_mem~23
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_bd:rx_bd|comb~0
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_bd:tx_bd|bd_mem~23
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_bd:tx_bd|comb~0
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|comb~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|crc_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_data_serial_host:sd_data_serial_host_1|Selector12~1
Info (176353): Automatically promoted node sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|CRC_RST 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdc_controller:sdc_controller_0|sd_cmd_serial_host:cmd_serial_host_1|Selector21~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 4 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  69 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  70 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  67 pins available
        Info (176213): I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:28
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X82_Y57 to location X93_Y68
Info (170194): Fitter routing operations ending: elapsed time is 00:00:46
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 38.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (169177): 33 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sdram_dq_pad_io[0] uses I/O standard 3.3-V LVTTL at AD10
    Info (169178): Pin sdram_dq_pad_io[1] uses I/O standard 3.3-V LVTTL at AD9
    Info (169178): Pin sdram_dq_pad_io[2] uses I/O standard 3.3-V LVTTL at AE9
    Info (169178): Pin sdram_dq_pad_io[3] uses I/O standard 3.3-V LVTTL at AE8
    Info (169178): Pin sdram_dq_pad_io[4] uses I/O standard 3.3-V LVTTL at AE7
    Info (169178): Pin sdram_dq_pad_io[5] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin sdram_dq_pad_io[6] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin sdram_dq_pad_io[7] uses I/O standard 3.3-V LVTTL at AF9
    Info (169178): Pin sdram_dq_pad_io[8] uses I/O standard 3.3-V LVTTL at AB13
    Info (169178): Pin sdram_dq_pad_io[9] uses I/O standard 3.3-V LVTTL at AF13
    Info (169178): Pin sdram_dq_pad_io[10] uses I/O standard 3.3-V LVTTL at AF12
    Info (169178): Pin sdram_dq_pad_io[11] uses I/O standard 3.3-V LVTTL at AG9
    Info (169178): Pin sdram_dq_pad_io[12] uses I/O standard 3.3-V LVTTL at AA13
    Info (169178): Pin sdram_dq_pad_io[13] uses I/O standard 3.3-V LVTTL at AB11
    Info (169178): Pin sdram_dq_pad_io[14] uses I/O standard 3.3-V LVTTL at AA12
    Info (169178): Pin sdram_dq_pad_io[15] uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin gpio0_io[0] uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin gpio0_io[1] uses I/O standard 3.3-V LVTTL at F17
    Info (169178): Pin gpio0_io[2] uses I/O standard 3.3-V LVTTL at D18
    Info (169178): Pin gpio0_io[3] uses I/O standard 3.3-V LVTTL at F18
    Info (169178): Pin gpio0_io[4] uses I/O standard 3.3-V LVTTL at D19
    Info (169178): Pin gpio0_io[5] uses I/O standard 3.3-V LVTTL at K21
    Info (169178): Pin gpio0_io[6] uses I/O standard 3.3-V LVTTL at F19
    Info (169178): Pin gpio0_io[7] uses I/O standard 3.3-V LVTTL at K22
    Info (169178): Pin sdc_cmd_pad_io uses I/O standard 3.3-V LVTTL at AF18
    Info (169178): Pin sdc_dat_pad_io[0] uses I/O standard 3.3-V LVTTL at AH27
    Info (169178): Pin sdc_dat_pad_io[1] uses I/O standard 3.3-V LVTTL at AJ28
    Info (169178): Pin sdc_dat_pad_io[2] uses I/O standard 3.3-V LVTTL at AD24
    Info (169178): Pin sdc_dat_pad_io[3] uses I/O standard 3.3-V LVTTL at AE18
    Info (169178): Pin sys_clk_pad_i uses I/O standard 3.3-V LVTTL at AJ16
    Info (169178): Pin eth0_rx_clk uses I/O standard 2.5 V at L15
    Info (169178): Pin sdc_card_detect_pad_i uses I/O standard 2.5 V at AK22
    Info (169178): Pin uart0_srx_pad_i uses I/O standard 3.3-V LVTTL at B27
Info (144001): Generated suppressed messages file /home/bony/Workspace/PhD/CipherCloud_FPGA/altera/de2i-150/openRISC/run/output_files/orpsoc_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 1926 megabytes
    Info: Processing ended: Tue Dec  9 17:25:22 2014
    Info: Elapsed time: 00:03:23
    Info: Total CPU time (on all processors): 00:05:59


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/bony/Workspace/PhD/CipherCloud_FPGA/altera/de2i-150/openRISC/run/output_files/orpsoc_top.fit.smsg.


