Fitter report for test_board
Sun Jun 23 14:09:33 2019
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 23 14:09:33 2019       ;
; Quartus Prime Version              ; 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Revision Name                      ; test_board                                  ;
; Top-level Entity Name              ; test_board                                  ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,054 / 8,064 ( 50 % )                      ;
;     Total combinational functions  ; 3,748 / 8,064 ( 46 % )                      ;
;     Dedicated logic registers      ; 2,199 / 8,064 ( 27 % )                      ;
; Total registers                    ; 2269                                        ;
; Total pins                         ; 59 / 130 ( 45 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 272,384 / 387,072 ( 70 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M08SAU169C8G                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.88        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.9%      ;
;     Processor 3            ;  12.5%      ;
;     Processor 4            ;  12.1%      ;
;     Processor 5            ;  11.9%      ;
;     Processor 6            ;  11.8%      ;
;     Processor 7            ;  11.7%      ;
;     Processor 8            ;  11.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                               ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[0]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[1]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[2]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[3]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[4]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[5]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[6]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[7]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[8]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[9]~output                                                                           ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[10]~output                                                                          ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[11]~output                                                                          ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_bank[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[0]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_bank[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[1]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[0]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1   ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wen~output                                                                               ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[0]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[1]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1   ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_casn~output                                                                              ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[1]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[2]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1   ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_rasn~output                                                                              ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[2]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_csn~output                                                                               ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_cmd[3]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[0]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[1]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[2]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[3]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[4]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[4]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[5]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[6]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[7]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[8]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[8]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[9]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1  ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[9]~output                                                                             ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[10]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1 ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[10]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[11]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1 ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[11]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[12]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1 ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[12]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[13]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1 ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[13]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[14]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1 ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[14]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[15]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1 ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[15]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_dqm[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[0]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_dqm[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[1]~output                                                                            ; I                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_1         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[15]~output                                                                            ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_2         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[14]~output                                                                            ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_1  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_3         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[13]~output                                                                            ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_2  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_4         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[12]~output                                                                            ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_3  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_5         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[11]~output                                                                            ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_4  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_6         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[10]~output                                                                            ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_5  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_7         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[9]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_6  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_8         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[8]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_7  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_9         ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[7]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_8  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_10        ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[6]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_9  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_11        ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[5]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_10 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_12        ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[4]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_11 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_13        ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[3]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_12 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_14        ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[2]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_13 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_15        ; Q                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[1]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_14 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[0]~output                                                                             ; OE               ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_15 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[0]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[0]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[1]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[1]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[2]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[2]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[3]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[3]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[4]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[4]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[5]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[5]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[6]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[6]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[7]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[7]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[8]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[8]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[9]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[9]~input                                                                              ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[10]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[10]~input                                                                             ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[11]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[11]~input                                                                             ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[12]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[12]~input                                                                             ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[13]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[13]~input                                                                             ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[14]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[14]~input                                                                             ; O                ;                       ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|za_data[15]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[15]~input                                                                             ; O                ;                       ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                           ;
+-----------------------------+----------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOS_test_board_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOS_test_board_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6257 ) ; 0.00 % ( 0 / 6257 )        ; 0.00 % ( 0 / 6257 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6257 ) ; 0.00 % ( 0 / 6257 )        ; 0.00 % ( 0 / 6257 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6044 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 206 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 7 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/output_files/test_board.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,054 / 8,064 ( 50 % )     ;
;     -- Combinational with no register       ; 1855                       ;
;     -- Register only                        ; 306                        ;
;     -- Combinational with a register        ; 1893                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2008                       ;
;     -- 3 input functions                    ; 920                        ;
;     -- <=2 input functions                  ; 820                        ;
;     -- Register only                        ; 306                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3470                       ;
;     -- arithmetic mode                      ; 278                        ;
;                                             ;                            ;
; Total registers*                            ; 2,269 / 8,687 ( 26 % )     ;
;     -- Dedicated logic registers            ; 2,199 / 8,064 ( 27 % )     ;
;     -- I/O registers                        ; 70 / 623 ( 11 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 320 / 504 ( 63 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 59 / 130 ( 45 % )          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 35 / 42 ( 83 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 272,384 / 387,072 ( 70 % ) ;
; Total block memory implementation bits      ; 322,560 / 387,072 ( 83 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global signals                              ; 10                         ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 15.3% / 14.2% / 16.8%      ;
; Peak interconnect usage (total/H/V)         ; 31.4% / 30.3% / 33.0%      ;
; Maximum fan-out                             ; 2020                       ;
; Highest non-global fan-out                  ; 132                        ;
; Total fan-out                               ; 21150                      ;
; Average fan-out                             ; 3.29                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                ;
+----------------------------------------------+----------------------+---------------------+--------------------------------+
; Statistic                                    ; Top                  ; sld_hub:auto_hub    ; hard_block:auto_generated_inst ;
+----------------------------------------------+----------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                 ; Low                            ;
;                                              ;                      ;                     ;                                ;
; Total logic elements                         ; 3910 / 8064 ( 48 % ) ; 144 / 8064 ( 2 % )  ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register        ; 1788                 ; 67                  ; 0                              ;
;     -- Register only                         ; 291                  ; 15                  ; 0                              ;
;     -- Combinational with a register         ; 1831                 ; 62                  ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Logic element usage by number of LUT inputs  ;                      ;                     ;                                ;
;     -- 4 input functions                     ; 1948                 ; 60                  ; 0                              ;
;     -- 3 input functions                     ; 892                  ; 28                  ; 0                              ;
;     -- <=2 input functions                   ; 779                  ; 41                  ; 0                              ;
;     -- Register only                         ; 291                  ; 15                  ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Logic elements by mode                       ;                      ;                     ;                                ;
;     -- normal mode                           ; 3349                 ; 121                 ; 0                              ;
;     -- arithmetic mode                       ; 270                  ; 8                   ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Total registers                              ; 2192                 ; 77                  ; 0                              ;
;     -- Dedicated logic registers             ; 2122 / 8064 ( 26 % ) ; 77 / 8064 ( < 1 % ) ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                         ; 140                  ; 0                   ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Total LABs:  partially or completely used    ; 310 / 504 ( 62 % )   ; 11 / 504 ( 2 % )    ; 0 / 504 ( 0 % )                ;
;                                              ;                      ;                     ;                                ;
; Virtual pins                                 ; 0                    ; 0                   ; 0                              ;
; I/O pins                                     ; 59                   ; 0                   ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 48 ( 0 % )       ; 0 / 48 ( 0 % )      ; 0 / 48 ( 0 % )                 ;
; Total memory bits                            ; 272384               ; 0                   ; 0                              ;
; Total RAM block bits                         ; 322560               ; 0                   ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )       ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )       ; 1 / 1 ( 100 % )                ;
; M9K                                          ; 35 / 42 ( 83 % )     ; 0 / 42 ( 0 % )      ; 0 / 42 ( 0 % )                 ;
; Clock control block                          ; 8 / 12 ( 66 % )      ; 0 / 12 ( 0 % )      ; 2 / 12 ( 16 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )       ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry        ; 37 / 252 ( 14 % )    ; 0 / 252 ( 0 % )     ; 0 / 252 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 252 ( 6 % )     ; 0 / 252 ( 0 % )     ; 0 / 252 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )       ; 0 / 1 ( 0 % )                  ;
;                                              ;                      ;                     ;                                ;
; Connections                                  ;                      ;                     ;                                ;
;     -- Input Connections                     ; 2185                 ; 112                 ; 2                              ;
;     -- Registered Input Connections          ; 2031                 ; 86                  ; 0                              ;
;     -- Output Connections                    ; 181                  ; 93                  ; 2025                           ;
;     -- Registered Output Connections         ; 4                    ; 93                  ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Internal Connections                         ;                      ;                     ;                                ;
;     -- Total Connections                     ; 20665                ; 752                 ; 2032                           ;
;     -- Registered Connections                ; 9605                 ; 519                 ; 0                              ;
;                                              ;                      ;                     ;                                ;
; External Connections                         ;                      ;                     ;                                ;
;     -- Top                                   ; 134                  ; 205                 ; 2027                           ;
;     -- sld_hub:auto_hub                      ; 205                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2027                 ; 0                   ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Partition Interface                          ;                      ;                     ;                                ;
;     -- Input Ports                           ; 33                   ; 37                  ; 2                              ;
;     -- Output Ports                          ; 41                   ; 54                  ; 3                              ;
;     -- Bidir Ports                           ; 16                   ; 0                   ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Registered Ports                             ;                      ;                     ;                                ;
;     -- Registered Input Ports                ; 0                    ; 3                   ; 0                              ;
;     -- Registered Output Ports               ; 0                    ; 21                  ; 0                              ;
;                                              ;                      ;                     ;                                ;
; Port Connectivity                            ;                      ;                     ;                                ;
;     -- Input Ports driven by GND             ; 0                    ; 1                   ; 0                              ;
;     -- Output Ports driven by GND            ; 0                    ; 28                  ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                   ; 0                              ;
;     -- Input Ports with no Source            ; 0                    ; 25                  ; 0                              ;
;     -- Output Ports with no Source           ; 0                    ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                    ; 30                  ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                    ; 43                  ; 0                              ;
+----------------------------------------------+----------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; clk_12mhz      ; H6    ; 2        ; 0            ; 7            ; 21           ; 156                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; reset_btn      ; E7    ; 8        ; 11           ; 25           ; 7            ; 53                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; spi_flash_miso ; B2    ; 8        ; 1            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; spi_g_sen_miso ; K5    ; 3        ; 6            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; uart_txd       ; A4    ; 8        ; 6            ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; user_btn       ; E6    ; 8        ; 6            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led_out[0]     ; A8    ; 8        ; 15           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out[1]     ; A9    ; 8        ; 15           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out[2]     ; A11   ; 8        ; 13           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out[3]     ; A10   ; 8        ; 15           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out[4]     ; B10   ; 8        ; 15           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out[5]     ; C9    ; 8        ; 17           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out[6]     ; C10   ; 8        ; 17           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out[7]     ; D8    ; 8        ; 13           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[0]  ; K6    ; 3        ; 11           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[10] ; N4    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[11] ; M10   ; 3        ; 17           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[1]  ; M5    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[2]  ; N5    ; 3        ; 6            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[3]  ; J8    ; 3        ; 17           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[4]  ; N10   ; 3        ; 13           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[5]  ; M11   ; 3        ; 15           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[6]  ; N9    ; 3        ; 13           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[7]  ; L10   ; 3        ; 19           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[8]  ; M13   ; 3        ; 13           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[9]  ; N8    ; 3        ; 6            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[0]    ; N6    ; 3        ; 9            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[1]    ; K8    ; 3        ; 17           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_casn     ; N7    ; 3        ; 6            ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke      ; M8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk      ; M9    ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_csn      ; M4    ; 3        ; 3            ; 0            ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[0]   ; E9    ; 6        ; 31           ; 19           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[1]   ; F12   ; 6        ; 31           ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_rasn     ; M7    ; 3        ; 9            ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wen      ; K7    ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_flash_clk  ; A3    ; 8        ; 6            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_flash_csn  ; B3    ; 8        ; 3            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_flash_mosi ; A2    ; 8        ; 1            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_g_sen_clk  ; J6    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_g_sen_csn  ; L5    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_g_sen_mosi ; J7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_rxd       ; B4    ; 8        ; 3            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------+
; sdram_dq[0]  ; D11   ; 6        ; 31           ; 22           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_15 ;
; sdram_dq[10] ; E13   ; 6        ; 31           ; 11           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_5  ;
; sdram_dq[11] ; D12   ; 6        ; 31           ; 22           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_4  ;
; sdram_dq[12] ; C12   ; 6        ; 31           ; 20           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_3  ;
; sdram_dq[13] ; B12   ; 6        ; 31           ; 19           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_2  ;
; sdram_dq[14] ; B13   ; 6        ; 31           ; 20           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_1  ;
; sdram_dq[15] ; A12   ; 6        ; 31           ; 20           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe               ;
; sdram_dq[1]  ; G10   ; 6        ; 31           ; 9            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_14 ;
; sdram_dq[2]  ; F10   ; 6        ; 31           ; 17           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_13 ;
; sdram_dq[3]  ; F9    ; 6        ; 31           ; 17           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_12 ;
; sdram_dq[4]  ; E10   ; 6        ; 31           ; 21           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_11 ;
; sdram_dq[5]  ; D9    ; 6        ; 31           ; 21           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_10 ;
; sdram_dq[6]  ; G9    ; 6        ; 31           ; 9            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_9  ;
; sdram_dq[7]  ; F8    ; 6        ; 31           ; 19           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_8  ;
; sdram_dq[8]  ; F13   ; 6        ; 31           ; 11           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_7  ;
; sdram_dq[9]  ; E12   ; 6        ; 31           ; 12           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_6  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                        ;
+----------+---------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                          ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+---------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed      ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed      ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed      ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed      ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; B9       ; DIFFIO_RX_T16n, DIFFOUT_T16n, DEV_CLRn, Low_Speed ; Reserved as secondary function ; ~ALTERA_DEV_CLRn~   ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T18p, DIFFOUT_T18p, DEV_OE, Low_Speed   ; Use as regular IO              ; led_out[7]          ; Dual Purpose Pin ;
; D7       ; CONFIG_SEL, Low_Speed                             ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E7       ; nCONFIG, Low_Speed                                ; Use as regular IO              ; reset_btn           ; Dual Purpose Pin ;
+----------+---------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )    ; 3.3V          ; --           ;
; 1B       ; 4 / 10 ( 40 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 24 / 30 ( 80 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 18 / 22 ( 82 % ) ; 3.3V          ; --           ;
; 8        ; 18 / 28 ( 64 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                              ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 248        ; 8        ; spi_flash_mosi                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; spi_flash_clk                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 237        ; 8        ; uart_txd                             ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A6       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A7       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A8       ; 221        ; 8        ; led_out[0]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 223        ; 8        ; led_out[1]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 225        ; 8        ; led_out[3]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 227        ; 8        ; led_out[2]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 183        ; 6        ; sdram_dq[15]                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 250        ; 8        ; spi_flash_miso                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 241        ; 8        ; spi_flash_csn                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 243        ; 8        ; uart_rxd                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B6       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B7       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 226        ; 8        ; ~ALTERA_DEV_CLRn~ / RESERVED_INPUT   ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 224        ; 8        ; led_out[4]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B12      ; 177        ; 6        ; sdram_dq[13]                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 181        ; 6        ; sdram_dq[14]                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 244        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C5       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C6       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 222        ; 8        ; led_out[5]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 220        ; 8        ; led_out[6]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C12      ; 180        ; 6        ; sdram_dq[12]                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D2       ;            ;          ; ANAIN1                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF                             ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D7       ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 228        ; 8        ; led_out[7]                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 186        ; 6        ; sdram_dq[5]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 190        ; 6        ; sdram_dq[0]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 188        ; 6        ; sdram_dq[11]                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D13      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; E1       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; REFGND                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 240        ; 8        ; user_btn                             ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 234        ; 8        ; reset_btn                            ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E9       ; 178        ; 6        ; sdram_dqm[0]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E10      ; 184        ; 6        ; sdram_dq[4]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 158        ; 6        ; sdram_dq[9]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 154        ; 6        ; sdram_dq[10]                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F2       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo                  ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 176        ; 6        ; sdram_dq[7]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 172        ; 6        ; sdram_dq[3]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 174        ; 6        ; sdram_dq[2]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 156        ; 6        ; sdram_dqm[1]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 152        ; 6        ; sdram_dq[8]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 20         ; 1B       ; altera_reserved_tms                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 148        ; 6        ; sdram_dq[6]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 150        ; 6        ; sdram_dq[1]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G13      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 38         ; 2        ; clk_12mhz                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H9       ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H10      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 139        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J6       ; 72         ; 3        ; spi_g_sen_clk                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; J7       ; 76         ; 3        ; spi_g_sen_mosi                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; J8       ; 88         ; 3        ; sdram_addr[3]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; J9       ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 3        ; spi_g_sen_miso                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 74         ; 3        ; sdram_addr[0]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K7       ; 78         ; 3        ; sdram_wen                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K8       ; 90         ; 3        ; sdram_ba[1]                          ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K11      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L5       ; 60         ; 3        ; spi_g_sen_csn                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 94         ; 3        ; sdram_addr[7]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 61         ; 3        ; sdram_csn                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 63         ; 3        ; sdram_addr[1]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M6       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 70         ; 3        ; sdram_rasn                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 73         ; 3        ; sdram_cke                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 75         ; 3        ; sdram_clk                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 92         ; 3        ; sdram_addr[11]                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 84         ; 3        ; sdram_addr[5]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M13      ; 80         ; 3        ; sdram_addr[8]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 65         ; 3        ; sdram_addr[10]                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 67         ; 3        ; sdram_addr[2]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 68         ; 3        ; sdram_ba[0]                          ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 69         ; 3        ; sdram_casn                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 71         ; 3        ; sdram_addr[9]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 83         ; 3        ; sdram_addr[6]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 81         ; 3        ; sdram_addr[4]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; N12      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                           ;
+-------------------------------+---------------------------------------------------------------------------------------+
; Name                          ; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|pll7 ;
+-------------------------------+---------------------------------------------------------------------------------------+
; SDC pin name                  ; inst|pll|sd1|pll7                                                                     ;
; PLL mode                      ; Normal                                                                                ;
; Compensate clock              ; clock0                                                                                ;
; Compensated input/output pins ; --                                                                                    ;
; Switchover type               ; --                                                                                    ;
; Input frequency 0             ; 12.0 MHz                                                                              ;
; Input frequency 1             ; --                                                                                    ;
; Nominal PFD frequency         ; 12.0 MHz                                                                              ;
; Nominal VCO frequency         ; 312.0 MHz                                                                             ;
; VCO post scale K counter      ; 2                                                                                     ;
; VCO frequency control         ; Auto                                                                                  ;
; VCO phase shift step          ; 400 ps                                                                                ;
; VCO multiply                  ; --                                                                                    ;
; VCO divide                    ; --                                                                                    ;
; Freq min lock                 ; 11.54 MHz                                                                             ;
; Freq max lock                 ; 25.01 MHz                                                                             ;
; M VCO Tap                     ; 6                                                                                     ;
; M Initial                     ; 1                                                                                     ;
; M value                       ; 26                                                                                    ;
; N value                       ; 1                                                                                     ;
; Charge pump current           ; setting 1                                                                             ;
; Loop filter resistance        ; setting 24                                                                            ;
; Loop filter capacitance       ; setting 0                                                                             ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                                    ;
; Bandwidth type                ; Medium                                                                                ;
; Real time reconfigurable      ; Off                                                                                   ;
; Scan chain MIF file           ; --                                                                                    ;
; Preserve PLL counter order    ; Off                                                                                   ;
; PLL location                  ; PLL_1                                                                                 ;
; Inclk0 signal                 ; clk_12mhz                                                                             ;
; Inclk1 signal                 ; --                                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                                         ;
; Inclk1 signal type            ; --                                                                                    ;
+-------------------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; Name                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[0] ; clock0       ; 26   ; 3   ; 104.0 MHz        ; 0 (0 ps)       ; 15.00 (400 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 6       ; inst|pll|sd1|pll7|clk[0] ;
; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[1] ; clock1       ; 26   ; 3   ; 104.0 MHz        ; -90 (-2404 ps) ; 15.00 (400 ps)   ; 50/50      ; C1      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[1] ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; sdram_cke      ; Missing drive strength ;
; sdram_casn     ; Missing drive strength ;
; sdram_csn      ; Missing drive strength ;
; sdram_rasn     ; Missing drive strength ;
; sdram_wen      ; Missing drive strength ;
; spi_flash_mosi ; Missing drive strength ;
; spi_flash_clk  ; Missing drive strength ;
; uart_rxd       ; Missing drive strength ;
; sdram_clk      ; Missing drive strength ;
; spi_flash_csn  ; Missing drive strength ;
; spi_g_sen_mosi ; Missing drive strength ;
; spi_g_sen_clk  ; Missing drive strength ;
; spi_g_sen_csn  ; Missing drive strength ;
; led_out[7]     ; Missing drive strength ;
; led_out[6]     ; Missing drive strength ;
; led_out[5]     ; Missing drive strength ;
; led_out[4]     ; Missing drive strength ;
; led_out[3]     ; Missing drive strength ;
; led_out[2]     ; Missing drive strength ;
; led_out[1]     ; Missing drive strength ;
; led_out[0]     ; Missing drive strength ;
; sdram_addr[11] ; Missing drive strength ;
; sdram_addr[10] ; Missing drive strength ;
; sdram_addr[9]  ; Missing drive strength ;
; sdram_addr[8]  ; Missing drive strength ;
; sdram_addr[7]  ; Missing drive strength ;
; sdram_addr[6]  ; Missing drive strength ;
; sdram_addr[5]  ; Missing drive strength ;
; sdram_addr[4]  ; Missing drive strength ;
; sdram_addr[3]  ; Missing drive strength ;
; sdram_addr[2]  ; Missing drive strength ;
; sdram_addr[1]  ; Missing drive strength ;
; sdram_addr[0]  ; Missing drive strength ;
; sdram_ba[1]    ; Missing drive strength ;
; sdram_ba[0]    ; Missing drive strength ;
; sdram_dqm[1]   ; Missing drive strength ;
; sdram_dqm[0]   ; Missing drive strength ;
; sdram_dq[15]   ; Missing drive strength ;
; sdram_dq[14]   ; Missing drive strength ;
; sdram_dq[13]   ; Missing drive strength ;
; sdram_dq[12]   ; Missing drive strength ;
; sdram_dq[11]   ; Missing drive strength ;
; sdram_dq[10]   ; Missing drive strength ;
; sdram_dq[9]    ; Missing drive strength ;
; sdram_dq[8]    ; Missing drive strength ;
; sdram_dq[7]    ; Missing drive strength ;
; sdram_dq[6]    ; Missing drive strength ;
; sdram_dq[5]    ; Missing drive strength ;
; sdram_dq[4]    ; Missing drive strength ;
; sdram_dq[3]    ; Missing drive strength ;
; sdram_dq[2]    ; Missing drive strength ;
; sdram_dq[1]    ; Missing drive strength ;
; sdram_dq[0]    ; Missing drive strength ;
+----------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+-----------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                                          ; Library Name    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+-----------------+
; |test_board                                                                                                                             ; 4054 (1)    ; 2199 (0)                  ; 70 (70)       ; 272384      ; 35   ; 1          ; 0            ; 0       ; 0         ; 59   ; 0            ; 1855 (1)     ; 306 (0)           ; 1893 (0)         ; 0          ; |test_board                                                                                                                                                                                                                                                                                                                                                                                                               ; test_board                                           ; work            ;
;    |NIOS_test_board:inst|                                                                                                               ; 3646 (0)    ; 2024 (0)                  ; 0 (0)         ; 272384      ; 35   ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1622 (0)     ; 283 (0)           ; 1741 (0)         ; 0          ; |test_board|NIOS_test_board:inst                                                                                                                                                                                                                                                                                                                                                                                          ; NIOS_test_board                                      ; NIOS_test_board ;
;       |NIOS_test_board_mm_interconnect_0:mm_interconnect_0|                                                                             ; 1263 (0)    ; 630 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 507 (0)      ; 113 (0)           ; 643 (0)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                      ; NIOS_test_board_mm_interconnect_0                    ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_demux:cmd_demux|                                                                        ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                        ; NIOS_test_board_mm_interconnect_0_cmd_demux_001      ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                        ; 27 (24)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (21)      ; 0 (0)             ; 5 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                        ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                        ; 9 (6)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 7 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                        ; 59 (56)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (50)      ; 1 (1)             ; 7 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                        ; 51 (49)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 45 (41)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                        ; 12 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                        ; 23 (21)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (11)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                        ; 14 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 6 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                        ; 30 (28)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 19 (15)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                        ; 32 (29)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (13)      ; 1 (1)             ; 17 (14)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux|                                                                            ; 15 (12)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 6 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                    ; NIOS_test_board_mm_interconnect_0_cmd_mux            ; NIOS_test_board ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                       ; altera_merlin_arbitrator                             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_router:router|                                                                              ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                      ; NIOS_test_board_mm_interconnect_0_router             ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_router_001:router_001|                                                                      ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                              ; NIOS_test_board_mm_interconnect_0_router_001         ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_006|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_011|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_demux          ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_demux_004:rsp_demux_004|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                                                                        ; NIOS_test_board_mm_interconnect_0_rsp_demux_004      ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_mux:rsp_mux|                                                                            ; 156 (156)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 69 (69)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                    ; NIOS_test_board_mm_interconnect_0_rsp_mux            ; NIOS_test_board ;
;          |NIOS_test_board_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 11 (11)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                            ; NIOS_test_board_mm_interconnect_0_rsp_mux_001        ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|                                                                   ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:onchip_flash_csr_agent_rsp_fifo|                                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:onchip_flash_data_agent_rsp_fifo|                                                                       ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_data_agent_rsp_fifo                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|                                                                           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|                                                                              ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:pio_mode_s1_agent_rsp_fifo|                                                                             ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_mode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo|                                                                         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|                                                                           ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|                                                                   ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 69 (69)           ; 102 (102)        ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|                                                                     ; 75 (75)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 57 (57)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:spi_flash_spi_control_port_agent_rsp_fifo|                                                              ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_flash_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:spi_g_sensor_spi_control_port_agent_rsp_fifo|                                                           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_g_sensor_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|                                                                                 ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                ; NIOS_test_board ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 11 (0)            ; 6 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                 ; altera_avalon_st_handshake_clock_crosser             ; NIOS_test_board ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 19 (15)     ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (8)            ; 6 (5)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                        ; altera_avalon_st_clock_crosser                       ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                   ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                   ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 12 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 3 (0)             ; 7 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                 ; altera_avalon_st_handshake_clock_crosser             ; NIOS_test_board ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 12 (8)      ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (2)             ; 7 (5)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                        ; altera_avalon_st_clock_crosser                       ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                   ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                   ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 13 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 7 (0)             ; 4 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                 ; altera_avalon_st_handshake_clock_crosser             ; NIOS_test_board ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 13 (9)      ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (6)             ; 4 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                        ; altera_avalon_st_clock_crosser                       ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                   ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                   ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 24 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 6 (0)             ; 17 (0)           ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                     ; altera_avalon_st_handshake_clock_crosser             ; NIOS_test_board ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 24 (20)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (3)             ; 17 (17)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                            ; altera_avalon_st_clock_crosser                       ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; NIOS_test_board ;
;          |altera_merlin_master_agent:nios2_data_master_agent|                                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent                                                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                           ; NIOS_test_board ;
;          |altera_merlin_master_agent:nios2_instruction_master_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_instruction_master_agent                                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                           ; NIOS_test_board ;
;          |altera_merlin_master_translator:nios2_data_master_translator|                                                                 ; 11 (11)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_data_master_translator                                                                                                                                                                                                                                                                         ; altera_merlin_master_translator                      ; NIOS_test_board ;
;          |altera_merlin_master_translator:nios2_instruction_master_translator|                                                          ; 17 (17)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_instruction_master_translator                                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                      ; NIOS_test_board ;
;          |altera_merlin_slave_agent:nios2_debug_mem_slave_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_debug_mem_slave_agent                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;          |altera_merlin_slave_agent:onchip_flash_csr_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_csr_agent                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;          |altera_merlin_slave_agent:onchip_flash_data_agent|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_data_agent                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;          |altera_merlin_slave_agent:pio_led_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_led_s1_agent                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;          |altera_merlin_slave_agent:pio_mode_s1_agent|                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_mode_s1_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;          |altera_merlin_slave_agent:pll_pll_slave_agent|                                                                                ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                     ; NIOS_test_board ;
;          |altera_merlin_slave_agent:sdram_controller_s1_agent|                                                                          ; 18 (10)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 3 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                    ; altera_merlin_burst_uncompressor                     ; NIOS_test_board ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                            ; NIOS_test_board ;
;          |altera_merlin_slave_translator:nios2_debug_mem_slave_translator|                                                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:onchip_flash_csr_translator|                                                                   ; 36 (36)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 34 (34)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_csr_translator                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:onchip_ram_s1_translator|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_ram_s1_translator                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:pio_led_s1_translator|                                                                         ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:pio_mode_s1_translator|                                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_mode_s1_translator                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:pll_pll_slave_translator|                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_pll_slave_translator                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:spi_flash_spi_control_port_translator|                                                         ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_flash_spi_control_port_translator                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:spi_g_sensor_spi_control_port_translator|                                                      ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_g_sensor_spi_control_port_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_slave_translator:uart_s1_translator|                                                                            ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                       ; NIOS_test_board ;
;          |altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|                                                            ; 83 (83)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 81 (81)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter                                                                                                                                                                                                                                                                    ; altera_merlin_width_adapter                          ; NIOS_test_board ;
;          |altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|                                                            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter                                                                                                                                                                                                                                                                    ; altera_merlin_width_adapter                          ; NIOS_test_board ;
;       |NIOS_test_board_nios2:nios2|                                                                                                     ; 1151 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 546 (0)      ; 50 (0)            ; 555 (0)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2                                                                                                                                                                                                                                                                                                                                                              ; NIOS_test_board_nios2                                ; NIOS_test_board ;
;          |NIOS_test_board_nios2_cpu:cpu|                                                                                                ; 1151 (767)  ; 590 (319)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 546 (433)    ; 50 (9)            ; 555 (325)        ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu                                                                                                                                                                                                                                                                                                                                ; NIOS_test_board_nios2_cpu                            ; NIOS_test_board ;
;             |NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|                                               ; 384 (87)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (7)      ; 41 (4)            ; 230 (76)         ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci                                                                                                                                                                                                                                                    ; NIOS_test_board_nios2_cpu_nios2_oci                  ; NIOS_test_board ;
;                |NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|                        ; 129 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 34 (0)            ; 62 (0)           ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper                                                                                                                                                    ; NIOS_test_board_nios2_cpu_debug_slave_wrapper        ; NIOS_test_board ;
;                   |NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|                       ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (25)           ; 22 (20)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk                                                      ; NIOS_test_board_nios2_cpu_debug_slave_sysclk         ; NIOS_test_board ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                              ; work            ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                              ; work            ;
;                   |NIOS_test_board_nios2_cpu_debug_slave_tck:the_NIOS_test_board_nios2_cpu_debug_slave_tck|                             ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 7 (4)             ; 54 (54)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_tck:the_NIOS_test_board_nios2_cpu_debug_slave_tck                                                            ; NIOS_test_board_nios2_cpu_debug_slave_tck            ; NIOS_test_board ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_tck:the_NIOS_test_board_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                              ; work            ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_tck:the_NIOS_test_board_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                              ; work            ;
;                   |sld_virtual_jtag_basic:NIOS_test_board_nios2_cpu_debug_slave_phy|                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_test_board_nios2_cpu_debug_slave_phy                                                                                   ; sld_virtual_jtag_basic                               ; work            ;
;                |NIOS_test_board_nios2_cpu_nios2_avalon_reg:the_NIOS_test_board_nios2_cpu_nios2_avalon_reg|                              ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_avalon_reg:the_NIOS_test_board_nios2_cpu_nios2_avalon_reg                                                                                                                                                          ; NIOS_test_board_nios2_cpu_nios2_avalon_reg           ; NIOS_test_board ;
;                |NIOS_test_board_nios2_cpu_nios2_oci_break:the_NIOS_test_board_nios2_cpu_nios2_oci_break|                                ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_oci_break:the_NIOS_test_board_nios2_cpu_nios2_oci_break                                                                                                                                                            ; NIOS_test_board_nios2_cpu_nios2_oci_break            ; NIOS_test_board ;
;                |NIOS_test_board_nios2_cpu_nios2_oci_debug:the_NIOS_test_board_nios2_cpu_nios2_oci_debug|                                ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_oci_debug:the_NIOS_test_board_nios2_cpu_nios2_oci_debug                                                                                                                                                            ; NIOS_test_board_nios2_cpu_nios2_oci_debug            ; NIOS_test_board ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_oci_debug:the_NIOS_test_board_nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; altera_std_synchronizer                              ; work            ;
;                |NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|                                      ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 50 (50)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem                                                                                                                                                                  ; NIOS_test_board_nios2_cpu_nios2_ocimem               ; NIOS_test_board ;
;                   |NIOS_test_board_nios2_cpu_ociram_sp_ram_module:NIOS_test_board_nios2_cpu_ociram_sp_ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|NIOS_test_board_nios2_cpu_ociram_sp_ram_module:NIOS_test_board_nios2_cpu_ociram_sp_ram                                                                           ; NIOS_test_board_nios2_cpu_ociram_sp_ram_module       ; NIOS_test_board ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|NIOS_test_board_nios2_cpu_ociram_sp_ram_module:NIOS_test_board_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                           ; work            ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|NIOS_test_board_nios2_cpu_ociram_sp_ram_module:NIOS_test_board_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                      ; work            ;
;             |NIOS_test_board_nios2_cpu_register_bank_a_module:NIOS_test_board_nios2_cpu_register_bank_a|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_a_module:NIOS_test_board_nios2_cpu_register_bank_a                                                                                                                                                                                                                                     ; NIOS_test_board_nios2_cpu_register_bank_a_module     ; NIOS_test_board ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_a_module:NIOS_test_board_nios2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                           ; work            ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_a_module:NIOS_test_board_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                            ; altsyncram_s0c1                                      ; work            ;
;             |NIOS_test_board_nios2_cpu_register_bank_b_module:NIOS_test_board_nios2_cpu_register_bank_b|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_b_module:NIOS_test_board_nios2_cpu_register_bank_b                                                                                                                                                                                                                                     ; NIOS_test_board_nios2_cpu_register_bank_b_module     ; NIOS_test_board ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_b_module:NIOS_test_board_nios2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                           ; work            ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_b_module:NIOS_test_board_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                            ; altsyncram_s0c1                                      ; work            ;
;       |NIOS_test_board_onchip_ram:onchip_ram|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_onchip_ram:onchip_ram                                                                                                                                                                                                                                                                                                                                                    ; NIOS_test_board_onchip_ram                           ; NIOS_test_board ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_onchip_ram:onchip_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                          ; altsyncram                                           ; work            ;
;             |altsyncram_tkm1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_tkm1:auto_generated                                                                                                                                                                                                                                                                                           ; altsyncram_tkm1                                      ; work            ;
;       |NIOS_test_board_pio_led:pio_led|                                                                                                 ; 23 (23)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 13 (13)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_pio_led:pio_led                                                                                                                                                                                                                                                                                                                                                          ; NIOS_test_board_pio_led                              ; NIOS_test_board ;
;       |NIOS_test_board_pio_mode:pio_mode|                                                                                               ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_pio_mode:pio_mode                                                                                                                                                                                                                                                                                                                                                        ; NIOS_test_board_pio_mode                             ; NIOS_test_board ;
;       |NIOS_test_board_pll:pll|                                                                                                         ; 12 (8)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 10 (7)           ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_pll:pll                                                                                                                                                                                                                                                                                                                                                                  ; NIOS_test_board_pll                                  ; NIOS_test_board ;
;          |NIOS_test_board_pll_altpll_cl92:sd1|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1                                                                                                                                                                                                                                                                                                                              ; NIOS_test_board_pll_altpll_cl92                      ; NIOS_test_board ;
;          |NIOS_test_board_pll_stdsync_sv6:stdsync2|                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                         ; NIOS_test_board_pll_stdsync_sv6                      ; NIOS_test_board ;
;             |NIOS_test_board_pll_dffpipe_l2c:dffpipe3|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_stdsync_sv6:stdsync2|NIOS_test_board_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                ; NIOS_test_board_pll_dffpipe_l2c                      ; NIOS_test_board ;
;       |NIOS_test_board_sdram_controller:sdram_controller|                                                                               ; 359 (246)   ; 207 (121)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (142)    ; 40 (2)            ; 167 (84)         ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller                                                                                                                                                                                                                                                                                                                                        ; NIOS_test_board_sdram_controller                     ; NIOS_test_board ;
;          |NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|                  ; 134 (134)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 38 (38)           ; 86 (86)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module                                                                                                                                                                                                                            ; NIOS_test_board_sdram_controller_input_efifo_module  ; NIOS_test_board ;
;       |NIOS_test_board_spi_flash:spi_flash|                                                                                             ; 161 (161)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 26 (26)           ; 97 (97)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash                                                                                                                                                                                                                                                                                                                                                      ; NIOS_test_board_spi_flash                            ; NIOS_test_board ;
;       |NIOS_test_board_spi_flash:spi_g_sensor|                                                                                          ; 157 (157)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 24 (24)           ; 99 (99)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor                                                                                                                                                                                                                                                                                                                                                   ; NIOS_test_board_spi_flash                            ; NIOS_test_board ;
;       |NIOS_test_board_uart:uart|                                                                                                       ; 141 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 8 (0)             ; 86 (0)           ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_uart:uart                                                                                                                                                                                                                                                                                                                                                                ; NIOS_test_board_uart                                 ; NIOS_test_board ;
;          |NIOS_test_board_uart_regs:the_NIOS_test_board_uart_regs|                                                                      ; 53 (53)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 6 (6)             ; 31 (31)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_regs:the_NIOS_test_board_uart_regs                                                                                                                                                                                                                                                                                                        ; NIOS_test_board_uart_regs                            ; NIOS_test_board ;
;          |NIOS_test_board_uart_rx:the_NIOS_test_board_uart_rx|                                                                          ; 58 (57)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 2 (1)             ; 37 (37)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_rx:the_NIOS_test_board_uart_rx                                                                                                                                                                                                                                                                                                            ; NIOS_test_board_uart_rx                              ; NIOS_test_board ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_rx:the_NIOS_test_board_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                        ; altera_std_synchronizer                              ; work            ;
;          |NIOS_test_board_uart_tx:the_NIOS_test_board_uart_tx|                                                                          ; 39 (39)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 27 (27)          ; 0          ; |test_board|NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_tx:the_NIOS_test_board_uart_tx                                                                                                                                                                                                                                                                                                            ; NIOS_test_board_uart_tx                              ; NIOS_test_board ;
;       |altera_onchip_flash:onchip_flash|                                                                                                ; 540 (0)     ; 221 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (0)      ; 7 (0)             ; 246 (0)          ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash                                                                                                                                                                                                                                                                                                                                                         ; altera_onchip_flash                                  ; NIOS_test_board ;
;          |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                                  ; 85 (85)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 63 (63)          ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                                                             ; altera_onchip_flash_avmm_csr_controller              ; NIOS_test_board ;
;          |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                                ; 455 (393)   ; 189 (153)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 266 (239)    ; 6 (5)             ; 183 (148)        ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                                                           ; altera_onchip_flash_avmm_data_controller             ; NIOS_test_board ;
;             |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                                              ; altera_onchip_flash_a_address_write_protection_check ; NIOS_test_board ;
;             |altera_onchip_flash_convert_address:address_convertor|                                                                     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                                                     ; altera_onchip_flash_convert_address                  ; NIOS_test_board ;
;             |altera_onchip_flash_convert_sector:sector_convertor|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                                                                                                                                                                                                                       ; altera_onchip_flash_convert_sector                   ; NIOS_test_board ;
;             |altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker                                                                                                                                                                                              ; altera_onchip_flash_s_address_write_protection_check ; NIOS_test_board ;
;             |altera_std_synchronizer:stdsync_busy_clear|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                                                ; altera_std_synchronizer                              ; work            ;
;             |altera_std_synchronizer:stdsync_busy|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                                                      ; altera_std_synchronizer                              ; work            ;
;             |lpm_shiftreg:ufm_data_shiftreg|                                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                                                            ; lpm_shiftreg                                         ; work            ;
;          |altera_onchip_flash_block:altera_onchip_flash_block|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                                                     ; altera_onchip_flash_block                            ; NIOS_test_board ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; 0          ; |test_board|NIOS_test_board:inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                              ; NIOS_test_board ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                            ; NIOS_test_board ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |test_board|NIOS_test_board:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                              ; NIOS_test_board ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                            ; NIOS_test_board ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |test_board|NIOS_test_board:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                            ; NIOS_test_board ;
;    |case_state_seq:inst9|                                                                                                               ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0          ; |test_board|case_state_seq:inst9                                                                                                                                                                                                                                                                                                                                                                                          ; case_state_seq                                       ; work            ;
;    |clk_divisor:inst12|                                                                                                                 ; 26 (26)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 10 (10)          ; 0          ; |test_board|clk_divisor:inst12                                                                                                                                                                                                                                                                                                                                                                                            ; clk_divisor                                          ; work            ;
;    |clk_divisor:inst2|                                                                                                                  ; 39 (39)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 21 (21)          ; 0          ; |test_board|clk_divisor:inst2                                                                                                                                                                                                                                                                                                                                                                                             ; clk_divisor                                          ; work            ;
;    |control_mux:inst3|                                                                                                                  ; 43 (43)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 3 (3)             ; 8 (8)            ; 0          ; |test_board|control_mux:inst3                                                                                                                                                                                                                                                                                                                                                                                             ; control_mux                                          ; work            ;
;    |ddrclk:inst1|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|ddrclk:inst1                                                                                                                                                                                                                                                                                                                                                                                                  ; ddrclk                                               ; ddrclk          ;
;       |altera_gpio_lite:ddrclk_inst|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|ddrclk:inst1|altera_gpio_lite:ddrclk_inst                                                                                                                                                                                                                                                                                                                                                                     ; altera_gpio_lite                                     ; ddrclk          ;
;          |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |test_board|ddrclk:inst1|altera_gpio_lite:ddrclk_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                                                                                ; altgpio_one_bit                                      ; ddrclk          ;
;    |differentiator:inst11|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|differentiator:inst11                                                                                                                                                                                                                                                                                                                                                                                         ; differentiator                                       ; work            ;
;    |differentiator:inst4|                                                                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|differentiator:inst4                                                                                                                                                                                                                                                                                                                                                                                          ; differentiator                                       ; work            ;
;    |knightrider:inst5|                                                                                                                  ; 50 (50)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 2 (2)             ; 9 (9)            ; 0          ; |test_board|knightrider:inst5                                                                                                                                                                                                                                                                                                                                                                                             ; knightrider                                          ; work            ;
;    |pwm_gen:inst10|                                                                                                                     ; 38 (38)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 13 (13)          ; 0          ; |test_board|pwm_gen:inst10                                                                                                                                                                                                                                                                                                                                                                                                ; pwm_gen                                              ; work            ;
;    |pwm_gen:inst6|                                                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |test_board|pwm_gen:inst6                                                                                                                                                                                                                                                                                                                                                                                                 ; pwm_gen                                              ; work            ;
;    |pwm_seq:inst7|                                                                                                                      ; 46 (46)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 24 (24)          ; 0          ; |test_board|pwm_seq:inst7                                                                                                                                                                                                                                                                                                                                                                                                 ; pwm_seq                                              ; work            ;
;    |shift_reg_seq:inst8|                                                                                                                ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 5 (5)            ; 0          ; |test_board|shift_reg_seq:inst8                                                                                                                                                                                                                                                                                                                                                                                           ; shift_reg_seq                                        ; work            ;
;    |sld_hub:auto_hub|                                                                                                                   ; 144 (1)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (1)       ; 15 (0)            ; 62 (0)           ; 0          ; |test_board|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                              ; sld_hub                                              ; altera_sld      ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 143 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 15 (0)            ; 62 (0)           ; 0          ; |test_board|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                              ; alt_sld_fab_with_jtag_input                          ; altera_sld      ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 143 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 15 (0)            ; 62 (0)           ; 0          ; |test_board|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                           ; alt_sld_fab                                          ; alt_sld_fab     ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 143 (6)     ; 77 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (1)       ; 15 (1)            ; 62 (0)           ; 0          ; |test_board|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab                              ; alt_sld_fab     ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 141 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 14 (0)            ; 62 (0)           ; 0          ; |test_board|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                           ; alt_sld_fab_alt_sld_fab_sldfabric                    ; alt_sld_fab     ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 141 (99)    ; 72 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (51)      ; 14 (13)           ; 62 (37)          ; 0          ; |test_board|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                              ; sld_jtag_hub                                         ; work            ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |test_board|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                      ; sld_rom_sr                                           ; work            ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |test_board|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                    ; sld_shadow_jsm                                       ; altera_sld      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+-----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; sdram_cke      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_casn     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_csn      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_rasn     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wen      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; spi_flash_mosi ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; spi_flash_clk  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_rxd       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_clk      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; spi_flash_csn  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; spi_g_sen_mosi ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; spi_g_sen_clk  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; spi_g_sen_csn  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_out[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dq[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; reset_btn      ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; clk_12mhz      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; user_btn       ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; spi_g_sen_miso ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; spi_flash_miso ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; uart_txd       ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_dq[15]                                                                                                                                                         ;                   ;         ;
; sdram_dq[14]                                                                                                                                                         ;                   ;         ;
; sdram_dq[13]                                                                                                                                                         ;                   ;         ;
; sdram_dq[12]                                                                                                                                                         ;                   ;         ;
; sdram_dq[11]                                                                                                                                                         ;                   ;         ;
; sdram_dq[10]                                                                                                                                                         ;                   ;         ;
; sdram_dq[9]                                                                                                                                                          ;                   ;         ;
; sdram_dq[8]                                                                                                                                                          ;                   ;         ;
; sdram_dq[7]                                                                                                                                                          ;                   ;         ;
; sdram_dq[6]                                                                                                                                                          ;                   ;         ;
; sdram_dq[5]                                                                                                                                                          ;                   ;         ;
; sdram_dq[4]                                                                                                                                                          ;                   ;         ;
; sdram_dq[3]                                                                                                                                                          ;                   ;         ;
; sdram_dq[2]                                                                                                                                                          ;                   ;         ;
; sdram_dq[1]                                                                                                                                                          ;                   ;         ;
; sdram_dq[0]                                                                                                                                                          ;                   ;         ;
; reset_btn                                                                                                                                                            ;                   ;         ;
;      - control_mux:inst3|delay3                                                                                                                                      ; 0                 ; 6       ;
;      - control_mux:inst3|process_1~0                                                                                                                                 ; 0                 ; 6       ;
;      - shift_reg_seq:inst8|process_0~0                                                                                                                               ; 0                 ; 6       ;
;      - differentiator:inst4|en                                                                                                                                       ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[5]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[7]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[6]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[8]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[9]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[12]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[11]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[10]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[13]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[14]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[15]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[18]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[17]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[16]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[19]                                                                                                                                     ; 0                 ; 6       ;
;      - pwm_gen:inst10|pwm_out                                                                                                                                        ; 0                 ; 6       ;
;      - pwm_gen:inst6|pwm_out                                                                                                                                         ; 0                 ; 6       ;
;      - case_state_seq:inst9|process_0~0                                                                                                                              ; 0                 ; 6       ;
;      - control_mux:inst3|delay2                                                                                                                                      ; 0                 ; 6       ;
;      - differentiator:inst11|en                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[4]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[6]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[5]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[7]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[8]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[10]                                                                                                                                    ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[9]                                                                                                                                     ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[11]                                                                                                                                    ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[12]                                                                                                                                    ; 0                 ; 6       ;
;      - clk_divisor:inst12|cnt[13]                                                                                                                                    ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[3]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[2]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[1]                                                                                                                                      ; 0                 ; 6       ;
;      - clk_divisor:inst2|cnt[0]                                                                                                                                      ; 0                 ; 6       ;
;      - knightrider:inst5|process_0~0                                                                                                                                 ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[12]                                                                                                                                        ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[11]                                                                                                                                        ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[10]                                                                                                                                        ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[9]                                                                                                                                         ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[8]                                                                                                                                         ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[7]                                                                                                                                         ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[6]                                                                                                                                         ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[5]                                                                                                                                         ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[15]                                                                                                                                        ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[14]                                                                                                                                        ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[13]                                                                                                                                        ; 0                 ; 6       ;
;      - pwm_gen:inst10|cnt[16]                                                                                                                                        ; 0                 ; 6       ;
;      - control_mux:inst3|delay1                                                                                                                                      ; 0                 ; 6       ;
;      - NIOS_test_board:inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                ; 0                 ; 6       ;
; clk_12mhz                                                                                                                                                            ;                   ;         ;
; user_btn                                                                                                                                                             ;                   ;         ;
;      - control_mux:inst3|delay1~feeder                                                                                                                               ; 0                 ; 6       ;
; spi_g_sen_miso                                                                                                                                                       ;                   ;         ;
;      - NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|MISO_reg~0                                                                                        ; 0                 ; 6       ;
; spi_flash_miso                                                                                                                                                       ;                   ;         ;
;      - NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|MISO_reg~0                                                                                           ; 1                 ; 6       ;
; uart_txd                                                                                                                                                             ;                   ;         ;
;      - NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_rx:the_NIOS_test_board_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                            ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                               ; LCCOMB_X18_Y8_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X14_Y14_N20     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                               ; LCCOMB_X20_Y9_N22      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X20_Y9_N30      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                               ; LCCOMB_X18_Y6_N6       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                   ; LCCOMB_X18_Y6_N20      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                               ; LCCOMB_X20_Y7_N10      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X20_Y7_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                               ; LCCOMB_X19_Y4_N4       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                   ; LCCOMB_X25_Y4_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                               ; LCCOMB_X14_Y8_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X16_Y8_N10      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                               ; LCCOMB_X12_Y7_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X12_Y9_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~3                                                                                                                                                                                               ; LCCOMB_X14_Y4_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X15_Y4_N2       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                               ; LCCOMB_X14_Y5_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010|src_data[39]                                                                                                                                                                                                                                     ; LCCOMB_X13_Y8_N22      ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X13_Y7_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                               ; LCCOMB_X18_Y5_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_011|src_data[39]                                                                                                                                                                                                                                     ; LCCOMB_X19_Y11_N20     ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~2                                                                                                                                                                                                                                   ; LCCOMB_X18_Y5_N20      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                   ; LCCOMB_X13_Y5_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~2                                                                                                                                                                                                                                       ; LCCOMB_X12_Y5_N16      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                               ; LCCOMB_X20_Y10_N22     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_data_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                   ; LCCOMB_X14_Y14_N2      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                       ; LCCOMB_X19_Y10_N8      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                          ; LCCOMB_X16_Y8_N18      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_mode_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                         ; LCCOMB_X15_Y4_N12      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                         ; LCCOMB_X15_Y6_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                                                       ; LCCOMB_X16_Y6_N8       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                        ; LCCOMB_X24_Y14_N20     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                     ; LCCOMB_X25_Y17_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                       ; LCCOMB_X24_Y14_N18     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                     ; LCCOMB_X23_Y5_N6       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                     ; LCCOMB_X23_Y5_N20      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                     ; LCCOMB_X24_Y5_N10      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                     ; LCCOMB_X24_Y5_N14      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                     ; LCCOMB_X24_Y5_N12      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                     ; LCCOMB_X24_Y5_N22      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                     ; LCCOMB_X24_Y5_N20      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                                                                 ; LCCOMB_X24_Y5_N16      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_flash_spi_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                          ; LCCOMB_X13_Y11_N2      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_g_sensor_spi_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                       ; LCCOMB_X19_Y9_N4       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                 ; LCCOMB_X13_Y9_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; LCCOMB_X12_Y9_N18      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X17_Y7_N4       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; LCCOMB_X16_Y6_N14      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                           ; LCCOMB_X16_Y6_N0       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                 ; LCCOMB_X17_Y5_N22      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|comb~0                                                                                                                                                                                                                                             ; LCCOMB_X24_Y12_N10     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|rp_valid                                                                                                                                                                                                                                           ; LCCOMB_X24_Y12_N24     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|data_reg[12]~0                                                                                                                                                                                                                       ; LCCOMB_X20_Y4_N24      ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                              ; FF_X25_Y4_N27          ; 74      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y6_N14      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                          ; FF_X12_Y10_N9          ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y6_N4        ; 61      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                       ; FF_X15_Y5_N21          ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                   ; FF_X15_Y5_N9           ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y10_N10     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|jxuir                  ; FF_X27_Y13_N23         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X24_Y11_N26     ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X24_Y11_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X24_Y11_N8      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X23_Y11_N8      ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_sysclk:the_NIOS_test_board_nios2_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X27_Y13_N29         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_tck:the_NIOS_test_board_nios2_cpu_debug_slave_tck|sr[34]~29                    ; LCCOMB_X27_Y12_N30     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_tck:the_NIOS_test_board_nios2_cpu_debug_slave_tck|sr[37]~21                    ; LCCOMB_X27_Y12_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|NIOS_test_board_nios2_cpu_debug_slave_tck:the_NIOS_test_board_nios2_cpu_debug_slave_tck|sr[6]~13                     ; LCCOMB_X27_Y13_N10     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_test_board_nios2_cpu_debug_slave_phy|virtual_state_sdr~0                                 ; LCCOMB_X27_Y13_N8      ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_debug_slave_wrapper:the_NIOS_test_board_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_test_board_nios2_cpu_debug_slave_phy|virtual_state_uir~0                                 ; LCCOMB_X27_Y13_N2      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_avalon_reg:the_NIOS_test_board_nios2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; LCCOMB_X22_Y10_N16     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_oci_break:the_NIOS_test_board_nios2_cpu_nios2_oci_break|break_readreg[26]~1                                                                                                          ; LCCOMB_X23_Y11_N10     ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                      ; LCCOMB_X25_Y9_N24      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; LCCOMB_X25_Y12_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                     ; LCCOMB_X25_Y12_N12     ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X23_Y10_N23         ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                  ; FF_X6_Y7_N17           ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                 ; FF_X2_Y5_N7            ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|R_src1~19                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y8_N24       ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y7_N30       ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y8_N12       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y8_N26       ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                          ; FF_X15_Y5_N1           ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y6_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y6_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y6_N14      ; 28      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_onchip_ram:onchip_ram|wren~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y7_N24      ; 32      ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_pio_led:pio_led|always0~4                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y14_N8      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                               ; PLL_1                  ; 2020    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                               ; PLL_1                  ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                               ; PLL_1                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_pll:pll|prev_reset                                                                                                                                                                                                                                                                                                                         ; FF_X17_Y6_N25          ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_0[40]~1                                                                                                                                                                                ; LCCOMB_X20_Y4_N8       ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_1[40]~1                                                                                                                                                                                ; LCCOMB_X20_Y4_N0       ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y2_N6       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|Selector34~3                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y3_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|Selector89~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y3_N22      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y2_N10      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y2_N26      ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                                                                        ; FF_X24_Y2_N25          ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                                                                                        ; FF_X27_Y3_N21          ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X31_Y20_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y20_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X31_Y21_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X31_Y21_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X31_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X31_Y17_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X31_Y9_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X31_Y22_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y19_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y20_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y22_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y11_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y12_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y11_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y19_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y9_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|always11~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y15_N22     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|always6~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X14_Y15_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|control_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y15_N20     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                             ; LCCOMB_X13_Y15_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|p1_slowcount~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y15_N0      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|rx_holding_reg[3]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y15_N30     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|shift_reg[3]~11                                                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y15_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X13_Y15_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_flash|write_tx_holding                                                                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y15_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|always11~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y19_N10     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|always6~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y17_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|control_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y16_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                          ; LCCOMB_X20_Y16_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|p1_slowcount~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y19_N0      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|rx_holding_reg[1]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y19_N30     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|shift_reg[6]~11                                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y18_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y16_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_spi_flash:spi_g_sensor|write_tx_holding                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y18_N14     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_regs:the_NIOS_test_board_uart_regs|control_wr_strobe                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y8_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_rx:the_NIOS_test_board_uart_rx|got_new_char                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y9_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_rx:the_NIOS_test_board_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~0                                                                                                                                                                                                                     ; LCCOMB_X1_Y9_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_tx:the_NIOS_test_board_uart_tx|always4~0                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y19_N2      ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_tx:the_NIOS_test_board_uart_tx|tx_wr_strobe_onset~1                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y8_N16      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_uart:uart|NIOS_test_board_uart_tx:the_NIOS_test_board_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[8]~1                                                                                                                                                                                                              ; LCCOMB_X7_Y9_N10       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[11]~1                                                                                                                                                                                                                          ; LCCOMB_X16_Y9_N2       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[0]~1                                                                                                                                                                                                                                              ; LCCOMB_X18_Y9_N28      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                                                  ; FF_X13_Y12_N11         ; 132     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|Equal2~0                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y14_N12     ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always7~0                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y17_N16     ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_burstcount_reg[0]~13                                                                                                                                                                                                                                   ; LCCOMB_X13_Y19_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[0]~10                                                                                                                                                                                                                                            ; LCCOMB_X13_Y19_N18     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X16_Y18_N26     ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~29                                                                                                                                                                                                                                              ; LCCOMB_X16_Y18_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[15]~2                                                                                                                                                                                                                                  ; LCCOMB_X20_Y13_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                                                  ; FF_X18_Y15_N23         ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_SETUP                                                                                                                                                                                                                                 ; FF_X18_Y14_N9          ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[0]~10                                                                                                                                                                                                                                           ; LCCOMB_X12_Y17_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                                                ; FF_X12_Y17_N15         ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                                               ; FF_X13_Y17_N5          ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~26                                                                                                                                                                                                                                              ; LCCOMB_X13_Y17_N22     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                                                   ; UNVM_X0_Y11_N40        ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; NIOS_test_board:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                              ; FF_X15_Y6_N21          ; 57      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y13_N24     ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                         ; FF_X22_Y14_N29         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                          ; FF_X22_Y14_N25         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_test_board:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                          ; FF_X22_Y14_N25         ; 1262    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X10_Y11_N0        ; 124     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X10_Y11_N0        ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; case_state_seq:inst9|Equal0~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y21_N6      ; 8       ; Latch enable                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; case_state_seq:inst9|process_0~0                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y21_N8      ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; clk_12mhz                                                                                                                                                                                                                                                                                                                                                                       ; PIN_H6                 ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk_12mhz                                                                                                                                                                                                                                                                                                                                                                       ; PIN_H6                 ; 153     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; control_mux:inst3|delay3                                                                                                                                                                                                                                                                                                                                                        ; FF_X17_Y21_N19         ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; control_mux:inst3|process_1~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y18_N2      ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; differentiator:inst4|enable                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y21_N30     ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; knightrider:inst5|ns.f1~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y21_N8      ; 10      ; Latch enable                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; knightrider:inst5|process_0~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y21_N4      ; 11      ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pwm_seq:inst7|LessThan2~3                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X13_Y21_N2      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pwm_seq:inst7|duty_cycle[10]~33                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y21_N2      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset_btn                                                                                                                                                                                                                                                                                                                                                                       ; PIN_E7                 ; 53      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; shift_reg_seq:inst8|process_0~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y21_N22     ; 8       ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                        ; FF_X24_Y13_N21         ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                             ; LCCOMB_X23_Y16_N10     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                               ; LCCOMB_X23_Y16_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                             ; LCCOMB_X25_Y13_N2      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                ; LCCOMB_X24_Y16_N18     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                                                ; LCCOMB_X23_Y14_N12     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~15                                                 ; LCCOMB_X23_Y15_N22     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                                  ; LCCOMB_X25_Y16_N2      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16                                  ; LCCOMB_X23_Y16_N2      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                           ; LCCOMB_X23_Y14_N10     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                          ; LCCOMB_X23_Y16_N0      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~22                     ; LCCOMB_X22_Y16_N30     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~23                     ; LCCOMB_X23_Y16_N6      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                             ; FF_X25_Y13_N7          ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                            ; FF_X24_Y13_N23         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                      ; LCCOMB_X24_Y13_N2      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                            ; FF_X25_Y15_N13         ; 29      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                          ; LCCOMB_X24_Y15_N0      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[0]             ; PLL_1              ; 2020    ; 21                                   ; Global Clock         ; GCLK3            ; --                        ;
; NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[1]             ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|osc ; UNVM_X0_Y11_N40    ; 2       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; NIOS_test_board:inst|altera_reset_controller:rst_controller|r_sync_rst                                        ; FF_X22_Y14_N25     ; 1262    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                  ; JTAG_X10_Y11_N0    ; 124     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; case_state_seq:inst9|Equal0~1                                                                                 ; LCCOMB_X17_Y21_N6  ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; clk_12mhz                                                                                                     ; PIN_H6             ; 153     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; knightrider:inst5|ns.f1~0                                                                                     ; LCCOMB_X18_Y21_N8  ; 10      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; knightrider:inst5|process_0~0                                                                                 ; LCCOMB_X17_Y21_N4  ; 11      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; shift_reg_seq:inst8|process_0~0                                                                               ; LCCOMB_X17_Y21_N22 ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_ocimem:the_NIOS_test_board_nios2_cpu_nios2_ocimem|NIOS_test_board_nios2_cpu_ociram_sp_ram_module:NIOS_test_board_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X26_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_a_module:NIOS_test_board_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X8_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_register_bank_b_module:NIOS_test_board_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X8_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS_test_board:inst|NIOS_test_board_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_tkm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 32   ; None ; M9K_X5_Y7_N0, M9K_X26_Y13_N0, M9K_X26_Y16_N0, M9K_X26_Y20_N0, M9K_X8_Y9_N0, M9K_X26_Y21_N0, M9K_X8_Y4_N0, M9K_X5_Y4_N0, M9K_X26_Y12_N0, M9K_X8_Y5_N0, M9K_X8_Y8_N0, M9K_X26_Y4_N0, M9K_X26_Y8_N0, M9K_X26_Y17_N0, M9K_X8_Y3_N0, M9K_X5_Y8_N0, M9K_X5_Y5_N0, M9K_X5_Y9_N0, M9K_X26_Y3_N0, M9K_X26_Y15_N0, M9K_X26_Y18_N0, M9K_X26_Y6_N0, M9K_X26_Y11_N0, M9K_X26_Y2_N0, M9K_X5_Y3_N0, M9K_X26_Y9_N0, M9K_X5_Y6_N0, M9K_X8_Y2_N0, M9K_X26_Y5_N0, M9K_X26_Y14_N0, M9K_X26_Y19_N0, M9K_X26_Y7_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,346 / 27,275 ( 23 % ) ;
; C16 interconnects     ; 60 / 1,240 ( 5 % )      ;
; C4 interconnects      ; 3,453 / 20,832 ( 17 % ) ;
; Direct links          ; 1,004 / 27,275 ( 4 % )  ;
; Global clocks         ; 10 / 10 ( 100 % )       ;
; Local interconnects   ; 1,945 / 8,064 ( 24 % )  ;
; R24 interconnects     ; 99 / 1,320 ( 8 % )      ;
; R4 interconnects      ; 3,898 / 28,560 ( 14 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.67) ; Number of LABs  (Total = 320) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 10                            ;
; 3                                           ; 9                             ;
; 4                                           ; 7                             ;
; 5                                           ; 5                             ;
; 6                                           ; 6                             ;
; 7                                           ; 5                             ;
; 8                                           ; 7                             ;
; 9                                           ; 5                             ;
; 10                                          ; 6                             ;
; 11                                          ; 11                            ;
; 12                                          ; 6                             ;
; 13                                          ; 19                            ;
; 14                                          ; 24                            ;
; 15                                          ; 44                            ;
; 16                                          ; 142                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.17) ; Number of LABs  (Total = 320) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 197                           ;
; 1 Clock                            ; 282                           ;
; 1 Clock enable                     ; 112                           ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 27                            ;
; 2 Async. clears                    ; 7                             ;
; 2 Clock enables                    ; 38                            ;
; 2 Clocks                           ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.20) ; Number of LABs  (Total = 320) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 12                            ;
; 3                                            ; 1                             ;
; 4                                            ; 10                            ;
; 5                                            ; 7                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 1                             ;
; 13                                           ; 4                             ;
; 14                                           ; 8                             ;
; 15                                           ; 12                            ;
; 16                                           ; 14                            ;
; 17                                           ; 13                            ;
; 18                                           ; 14                            ;
; 19                                           ; 14                            ;
; 20                                           ; 19                            ;
; 21                                           ; 18                            ;
; 22                                           ; 14                            ;
; 23                                           ; 17                            ;
; 24                                           ; 17                            ;
; 25                                           ; 13                            ;
; 26                                           ; 23                            ;
; 27                                           ; 10                            ;
; 28                                           ; 17                            ;
; 29                                           ; 5                             ;
; 30                                           ; 10                            ;
; 31                                           ; 7                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.91) ; Number of LABs  (Total = 320) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 16                            ;
; 2                                               ; 14                            ;
; 3                                               ; 13                            ;
; 4                                               ; 14                            ;
; 5                                               ; 16                            ;
; 6                                               ; 21                            ;
; 7                                               ; 31                            ;
; 8                                               ; 31                            ;
; 9                                               ; 25                            ;
; 10                                              ; 19                            ;
; 11                                              ; 29                            ;
; 12                                              ; 21                            ;
; 13                                              ; 16                            ;
; 14                                              ; 17                            ;
; 15                                              ; 5                             ;
; 16                                              ; 22                            ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.80) ; Number of LABs  (Total = 320) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 10                            ;
; 4                                            ; 6                             ;
; 5                                            ; 9                             ;
; 6                                            ; 4                             ;
; 7                                            ; 7                             ;
; 8                                            ; 13                            ;
; 9                                            ; 9                             ;
; 10                                           ; 13                            ;
; 11                                           ; 13                            ;
; 12                                           ; 13                            ;
; 13                                           ; 21                            ;
; 14                                           ; 10                            ;
; 15                                           ; 21                            ;
; 16                                           ; 11                            ;
; 17                                           ; 9                             ;
; 18                                           ; 10                            ;
; 19                                           ; 16                            ;
; 20                                           ; 20                            ;
; 21                                           ; 12                            ;
; 22                                           ; 15                            ;
; 23                                           ; 6                             ;
; 24                                           ; 9                             ;
; 25                                           ; 9                             ;
; 26                                           ; 7                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 9                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
; 33                                           ; 7                             ;
; 34                                           ; 2                             ;
; 35                                           ; 0                             ;
; 36                                           ; 4                             ;
; 37                                           ; 3                             ;
; 38                                           ; 0                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 59           ; 37           ; 59           ; 0            ; 0            ; 63        ; 59           ; 0            ; 63        ; 63        ; 0            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 63        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 26           ; 4            ; 63           ; 63           ; 0         ; 4            ; 63           ; 0         ; 0         ; 63           ; 63           ; 63           ; 63           ; 41           ; 63           ; 63           ; 41           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ; 0         ; 63           ; 63           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sdram_cke           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_casn          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_csn           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_rasn          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wen           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_flash_mosi      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_flash_clk       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rxd            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_flash_csn       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_g_sen_mosi      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_g_sen_clk       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_g_sen_csn       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_btn           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_12mhz           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_btn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_g_sen_miso      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spi_flash_miso      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_txd            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; On                     ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_12mhz       ; clk_12mhz            ; 202.8             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                ; Destination Register                                                                                                                                                            ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|d_read                                                                                                          ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.386             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[24]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[22]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[23]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[21]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[22]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[20]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[18]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_002|saved_grant[0]                                                  ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_002|saved_grant[1]                                                  ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.ERASE_STATE_IDLE                                               ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[21]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[20]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[13]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[15]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[14]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[12]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[13]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[11]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[18]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_data_agent_rsp_fifo|mem_used[1]                                                    ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[16]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[17]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[15]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[19]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|d_write                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[11]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[10]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[14]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[8]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[9]                                                                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[3]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[4]                                                                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[9]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[10]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[16]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[2]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_data_master_translator|write_accepted                                           ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[4]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[6]                                                                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[7]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[12]                                                                                                ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                               ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[1]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[5]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[7]                                                                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_data_master_translator|read_accepted                                            ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[6]                                                                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent|hold_waitrequest                                                   ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_instruction_master_translator|read_accepted                                     ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[17]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|F_pc[19]                                                                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[8]                                                                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[3]                                                                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_alu_result[5]                                                                                                 ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|i_read                                                                                                          ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                ; 3.364             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[13]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[14]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[16]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[21]                                           ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[22]                                           ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[20]                                           ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_erase_state[0]                                                           ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_erase_state[1]                                                           ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.982             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[17]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.908             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_sector_addr[0]                                                       ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.868             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[20]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.868             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[18]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.853             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_sector_addr[1]                                                       ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.836             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[0]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.792             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[10]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.719             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[12]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.719             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[15]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.719             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[19]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.686             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[8]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.665             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[1]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.598             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[2]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.598             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[3]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.598             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[9]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.598             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[7]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.597             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[4]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.544             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[5]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.537             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_sector_addr[2]                                                       ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.532             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[11]                                                        ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.389             ;
; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_page_addr[6]                                                         ; NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~ADDRESS_DFF                                                 ; 2.277             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_1[27] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.696             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_1[29] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.696             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_1[28] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.696             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_1[37] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.696             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_1[36] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.696             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_1[38] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.689             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_0[31] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.654             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_0[30] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.654             ;
; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|NIOS_test_board_sdram_controller_input_efifo_module:the_NIOS_test_board_sdram_controller_input_efifo_module|entry_0[32] ; NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                   ; 0.653             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_valid                                         ; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_payload[14]                    ; 0.464             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[1]                ; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0] ; 0.424             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]     ; 0.424             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[1]                ; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0] ; 0.424             ;
; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                ; NIOS_test_board:inst|NIOS_test_board_mm_interconnect_0:mm_interconnect_0|NIOS_test_board_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0] ; 0.424             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M08SAU169C8G for design "test_board"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|pll7" as MAX 10 PLL type File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 26, clock division of 3, and phase shift of 0 degrees (0 ps) for NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[0] port File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 26, clock division of 3, and phase shift of -90 degrees (-2404 ps) for NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[1] port File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_pll.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the PowerPlay Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
    Info (176445): Device 10M16SAU169C8G is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DEV_CLRn~ is reserved at location B9
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location D7
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'test_board.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332104): Reading SDC File: 'NIOS_test_board/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NIOS_test_board/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'NIOS_test_board/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'NIOS_test_board/synthesis/submodules/NIOS_test_board_nios2_cpu.sdc'
Warning (332060): Node: control_mux:inst3|delay3 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register control_mux:inst3|cnt[0] is being clocked by control_mux:inst3|delay3
Warning (332060): Node: control_mux:inst3|cnt[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch knightrider:inst5|ns.f10_285 is being clocked by control_mux:inst3|cnt[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|onchip_flash|altera_onchip_flash_block|ufm_block|osc was found missing 1 generated clock that corresponds to a base clock with a period of: 181.818
    Warning (332056): Node: inst|pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 83.333
    Warning (332056): Node: inst|pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 83.333
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From clk_12mhz (Rise) to clk_12mhz (Rise) (setup and hold)
    Critical Warning (332169): From clk_12mhz (Fall) to clk_12mhz (Rise) (setup and hold)
    Critical Warning (332169): From clk_12mhz (Rise) to clk_12mhz (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   83.333    clk_12mhz
Info (176353): Automatically promoted node clk_12mhz~input (placed in PIN H6 (CLK0p, DIFFIO_RX_L18p, DIFFOUT_L18p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_mux:inst3|delay3 File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/control_mux.vhd Line: 32
        Info (176357): Destination node knightrider:inst5|cs.f1 File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/knightrider.vhd Line: 29
Info (176353): Automatically promoted node NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1) File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node NIOS_test_board:inst|NIOS_test_board_pll:pll|NIOS_test_board_pll_altpll_cl92:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node knightrider:inst5|ns.f1~0  File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/knightrider.vhd Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node case_state_seq:inst9|Equal0~1  File: c:/intelfpga_lite/16.1/quartus/libraries/vhdl/synopsys/ieee/syn_arit.vhd Line: 1805
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node knightrider:inst5|ns.f1~0 File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/knightrider.vhd Line: 30
Info (176353): Automatically promoted node NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 143
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOS_test_board:inst|altera_reset_controller:rst_controller|r_sync_rst  File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_waitrequest~3 File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 176
        Info (176357): Destination node NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|active_rnw~3 File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_sdram_controller.v Line: 215
        Info (176357): Destination node NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|active_cs_n~0 File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_sdram_controller.v Line: 212
        Info (176357): Destination node NIOS_test_board:inst|altera_reset_controller:rst_controller|WideOr0~0 File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|W_rf_wren File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_nios2_cpu.v Line: 3451
        Info (176357): Destination node NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|i_refs[0] File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_sdram_controller.v Line: 356
        Info (176357): Destination node NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|i_refs[2] File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_sdram_controller.v Line: 356
        Info (176357): Destination node NIOS_test_board:inst|NIOS_test_board_sdram_controller:sdram_controller|i_refs[1] File: C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/NIOS_test_board/synthesis/submodules/NIOS_test_board_sdram_controller.v Line: 356
        Info (176357): Destination node NIOS_test_board:inst|altera_onchip_flash:onchip_flash|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always7~0
        Info (176357): Destination node NIOS_test_board:inst|NIOS_test_board_nios2:nios2|NIOS_test_board_nios2_cpu:cpu|NIOS_test_board_nios2_cpu_nios2_oci:the_NIOS_test_board_nios2_cpu_nios2_oci|NIOS_test_board_nios2_cpu_nios2_oci_debug:the_NIOS_test_board_nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node knightrider:inst5|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node shift_reg_seq:inst8|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 35 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X10_Y0 to location X20_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 6.76 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 22 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sdram_dq[15] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin sdram_dq[14] uses I/O standard 3.3-V LVTTL at B13
    Info (169178): Pin sdram_dq[13] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin sdram_dq[12] uses I/O standard 3.3-V LVTTL at C12
    Info (169178): Pin sdram_dq[11] uses I/O standard 3.3-V LVTTL at D12
    Info (169178): Pin sdram_dq[10] uses I/O standard 3.3-V LVTTL at E13
    Info (169178): Pin sdram_dq[9] uses I/O standard 3.3-V LVTTL at E12
    Info (169178): Pin sdram_dq[8] uses I/O standard 3.3-V LVTTL at F13
    Info (169178): Pin sdram_dq[7] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin sdram_dq[6] uses I/O standard 3.3-V LVTTL at G9
    Info (169178): Pin sdram_dq[5] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin sdram_dq[4] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin sdram_dq[3] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin sdram_dq[2] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin sdram_dq[1] uses I/O standard 3.3-V LVTTL at G10
    Info (169178): Pin sdram_dq[0] uses I/O standard 3.3-V LVTTL at D11
    Info (169178): Pin reset_btn uses I/O standard 3.3 V Schmitt Trigger at E7
    Info (169178): Pin clk_12mhz uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin user_btn uses I/O standard 3.3 V Schmitt Trigger at E6
    Info (169178): Pin spi_g_sen_miso uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin spi_flash_miso uses I/O standard 3.3-V LVTTL at B2
    Info (169178): Pin uart_txd uses I/O standard 3.3-V LVTTL at A4
Info (144001): Generated suppressed messages file C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/output_files/test_board.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 6003 megabytes
    Info: Processing ended: Sun Jun 23 14:09:35 2019
    Info: Elapsed time: 00:00:43
    Info: Total CPU time (on all processors): 00:01:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/myGithub/MAX1000/test_board-quartus_18.1/test_board-TEI0001-03-08-C8_restored/output_files/test_board.fit.smsg.


