[colophon]
= 前言


本文档描述了 RISC-V 非特权架构。

标记为 *Ratified*（已批准）的 ISA 模块已经在本版本中获得批准。标记为 _Frozen_（冻结）的模块预计在正式批准前不会发生重大变化。标记为 _Draft_（草案）的模块预计在批准前会所有调整。

本文档包含以下版本的 RISC-V ISA 模块：

[%autowidth,float="center",align="center",cols="^,<,^",options="header"]
|===
|基础 |版本 |状态
|*RV32I* |*2.1* |*Ratified*
|*RV32E* |*2.0* |*Ratified*
|*RV64E* |*2.0* |*Ratified*
|*RV64I* |*2.1* |*Ratified*
|_RV128I_ |_1.7_ |_Draft_
|===

[%autowidth,float="center",align="center",cols="^,<,^",options="header"]
|===
|扩展 |版本 |状态
|*Zifencei* |*2.0* |*Ratified*
|*Zicsr* |*2.0* |*Ratified*
|*Zicntr* |*2.0* |*Ratified*
|*Zihintntl* |*1.0* |*Ratified*
|*Zihintpause* |*2.0* |*Ratified*
|*Zimop* | *1.0* | *Ratified*
|*Zicond* | *1.0* |*Ratified*
|*M* |*2.0* |*Ratified*
|*Zmmul* |*1.0* |*Ratified*
|*A* |*2.1* |*Ratified*
|*Zawrs* |*1.01* |*Ratified*
|*Zacas* |*1.0* |*Ratified*
|*RVWMO* |*2.0* |*Ratified*
|*Ztso* |*1.0* |*Ratified*
|*CMO* |*1.0* |*Ratified*
|*F* |*2.2* |*Ratified*
|*D* |*2.2* |*Ratified*
|*Q* |*2.2* |*Ratified*
|*Zfh* |*1.0* |*Ratified*
|*Zfhmin* |*1.0* |*Ratified*
|*Zfa* |*1.0* |*Ratified*
|*Zfinx* |*1.0* |*Ratified*
|*Zdinx* |*1.0* |*Ratified*
|*Zhinx* |*1.0* |*Ratified*
|*Zhinxmin* |*1.0* |*Ratified*
|*C* |*2.0* |*Ratified*
|*Zce |*1.0* |*Ratified*
|*B* |*1.0* |*Ratified*
|_P_ |_0.2_ |_Draft_
|*V* |*1.0* |*Ratified*
|*Zbkb |*1.0* |*Ratified*
|*Zbkc |*1.0* |*Ratified*
|*Zbkx |*1.0* |*Ratified*
|*Zk |*1.0* |*Ratified*
|*Zks |*1.0* |*Ratified*
|*Zvbb |*1.0* |*Ratified*
|*Zvbc |*1.0* |*Ratified*
|*Zvkg |*1.0* |*Ratified*
|*Zvkned |*1.0* |*Ratified*
|*Zvknhb |*1.0* |*Ratified*
|*Zvksed |*1.0* |*Ratified*
|*Zvksh |*1.0* |*Ratified*
|*Zvkt |*1.0* |*Ratified*
|===

本版本文档的变更包括：

* 包含截至 2024 年 3 月所有批准的扩展。
* 移除了草案 Zam 扩展，替换为对非对齐原子性粒度的物理内存属性（PMA） 的定义。

[.big]*_文档版本 20191213-Base-Ratified 的前言_*

本文档描述了 RISC-V 的非特权架构。

标记为 *Ratified*（已批准）的 ISA 模块已经获得批准。标记为 _Frozen_（冻结）的模块预计在正式批准之前不会发生重大变化。标记为 _Draft_（草案）的模块预计在批准前会有所调整。

本文档包含以下版本的 RISC-V ISA 模块：

[%autowidth,float="center",align="center",cols="^,<,^",options="header",]
|===
|基础 |版本 |状态
|*RVWMO* |*2.0* |*Ratified*
|*RV32I* |*2.1* |*Ratified*
|*RV64I* |*2.1* |*Ratified*
|_RV32E_ |_1.9_ |_Draft_
|_RV128I_ |_1.7_ |_Draft_
|===

[%autowidth,float="center",align="center",cols="^,<,^",options="header"]
|===
|扩展 |版本 |状态
|*M* |*2.0* |*Ratified*
|*A* |*2.1* |*Ratified*
|*F* |*2.2* |*Ratified*
|*D* |*2.2* |*Ratified*
|*Q* |*2.2* |*Ratified*
|*C* |*2.0* |*Ratified*
|_Counters_ |_2.0_ |_Draft_
|_L_ |_0.0_ |_Draft_
|_B_ |_0.0_ |_Draft_
|_J_ |_0.0_ |_Draft_
|_T_ |_0.0_ |_Draft_
|_P_ |_0.2_ |_Draft_
|_V_ |_0.7_ |_Draft_
|*Zicsr* |*2.0* |*Ratified*
|*Zifencei* |*2.0* |*Ratified*
|_Zam_ |_0.1_ |_Draft_
|_Ztso_ |_0.1_ |_Frozen_
|===

本版本文档的变更包括：

* A 扩展（现为 2.1 版）已于 2019 年 12 月经董事会批准。
* 定义了大端字节序的 ISA 变体。
* 将用于用户模式中断的 N 扩展移至《卷 II》。
* 定义了 PAUSE 提示指令。

[.big]*_文档版本 20190608-Base-Ratified 的前言_*

本文档描述了 RISC-V 的非特权架构。

RVWMO 内存模型已获得批准。标记为 *Ratified*（已批准）的 ISA 模块已获得正式批准。标记为 _Frozen_（冻结）的模块预计在正式批准之前不会发生重大变化。标记为 _Draft_（草案）的模块预计在批准之前会所有调整。

本文档包含以下版本的 RISC-V ISA 模块：

[%autowidth,float="center",align="center",cols="^,<,^",options="header",]
|===
|基础 |版本 |状态
|*RVWMO* |*2.0* |*Ratified*
|*RV32I* |*2.1* |*Ratified*
|*RV64I* |*2.1* |*Ratified*
|_RV32E_ |_1.9_ |_Draft_
|_RV128I_ |_1.7_ |_Draft_
|===

[%autowidth,float="center",align="center",cols="^,<,^",options="header"]
|===
|扩展 |版本 |状态
|*Zifencei* |*2.0* |*Ratified*
|*Zicsr* |*2.0* |*Ratified*
|*M* |*2.0* |*Ratified*
|_A_ |_2.0_ |Frozen
|*F* |*2.2* |*Ratified*
|*D* |*2.2* |*Ratified*
|*Q* |*2.2* |*Ratified*
|*C* |*2.0* |*Ratified*
|_Ztso_ |_0.1_ |_Frozen_
|_Counters_ |_2.0_ |_Draft_
|_L_ |_0.0_ |_Draft_
|_B_ |_0.0_ |_Draft_
|_J_ |_0.0_ |_Draft_
|_T_ |_0.0_ |_Draft_
|_P_ |_0.2_ |_Draft_
|_V_ |_0.7_ |_Draft_
|_N_ |_1.1_ |_Draft_
|_Zam_ |_0.1_ |_Draft_
|===

本版文档的变更包括：

* 将 2019 年初经董事会批准的 ISA 模块的描述移至 *Ratified*（已批准）部分。
* 移除了 A 扩展的批准状态。
* 更改了文档版本编号方案，以避免与 ISA 模块版本号混淆。
* 将基础整数 ISA 版本号提升至 2.1，反映了已批准的 RVWMO 内存模型的存在，同时移除了之前基础 ISA 中的 FENCE.I、计数器和控制状态寄存器指令。
* 将 F 和 D 扩展的版本号提升至 2.2，反映了 2.1 版本中更改了标准 NaN ， 2.2 版本定义了 NaN 装箱(NaN-boxing)方案，并修改了 FMIN 和 FMAX 指令的定义。
* 更改文档名称，使其明确指代“非特权”指令，以便将 ISA 规范与平台配置要求分离。
* 增加了执行环境、硬件线程（hart）、陷阱（trap）和内存访问的更清晰、更精确的定义。
* 定义了指令集类别：标准（_standard_）、保留（_reserved_）、自定义（_custom_）、非标准（_non-standard_） 和 不合规（_non-conforming_）。
* 移除了暗示可在不同字节序模式下运行的文本，因为 RISC-V 目前尚未定义交替字节序（alternate endianness）操作。
* 更改了未对齐加载和存储行为的描述。规范现在允许在执行环境接口中可见的未对齐地址陷阱，而不仅仅是要求在用户模式下对未对齐加载和存储进行隐式处理。此外，现在允许对不应被模拟的未对齐访问（包括原子操作）报告访问错误异常（access-fault exceptions）。
* 将 FENCE.I 从强制性基础 ISA 中移出，并单独定义为 Zifencei 扩展。FENCE.I 指令已从 Linux 用户 ABI 规范中移除，并且在具有大型不一致指令和数据缓存的实现中存在问题。然而，它仍然是唯一的标准指令获取一致性机制。
* 移除了禁止将 RV32E 与其他扩展结合使用的规定。
* 移除了在 RV32E 和 RV64I 章节中，要求某些编码产生非法指令异常的特定平台要求。
* 计数器/定时器指令现在不再被视为是基础 ISA 的一部分，因此控制状态寄存器指令被移至单独的章节，并标记为 2.0 版本，而非特权计数器则移至另一个独立章节。由于存在计数器不准确等未解决问题，计数器尚未准备好进行批准。
* 添加了控制状态寄存器访问的顺序模型。
* 明确定义了 16 位半精度浮点格式，并在 2 位 fmt 字段的浮点指令中使用。
* 明确定义了 FMIN._fmt_ 和 FMAX._fmt_ 指令的有符号零行为，并更改了其对信号 NaN（signaling-NaN） 输入的处理，以符合拟议的 IEEE 754-201x 规范中的 minimumNumber 和 maximumNumber 操作。
* 定义了内存一致性模型 RVWMO。
* 定义了 “Zam” 扩展，该扩展允许未对齐的原子内存操作（AMO）并指定其语义。
* 定义了 “Ztso” 扩展，该扩展比 RVWMO 更严格地执行内存一致性模型。
* 改进了描述和注释内容。
* 定义了术语 `IALIGN` ，作为描述指令地址对齐约束。
* 移除了 `P` 扩展章节的内容，因为该内容已被现行任务组的文档所取代。
* 移除了 `V` 扩展章节的内容，因为该内容已被独立的向量扩展草案文件所取代。

[.big]*_文档版本 2.2 的前言_*

本文档是描述 RISC-V 用户级架构的 2.2 版。本文档包含以下版本的 RISC-V ISA 模块：

[%autowidth,float="center",align="center",cols="^,<,^",options="header",]
|===
|基础 |版本 |草案 冻结?
|RV32I |2.0 |Y
|RV32E |1.9 |N
|RV64I |2.0 |Y
|RV128I |1.7 |N
|===

[%autowidth,float="center",align="center",cols="^,<,^",options="header"]
|===
|扩展 |版本 |冻结?
|M |2.0 |Y
|A |2.0 |Y
|F |2.0 |Y
|D |2.0 |Y
|Q |2.0 |Y
|L |0.0 |N
|C |2.0 |Y
|B |0.0 |N
|J |0.0 |N
|T |0.0 |N
|P |0.1 |N
|V |0.7 |N
|N |1.1 |N
|===

截至目前，RISC-V 基金会尚未正式批准标准的任何部分，但上述标记为“冻结”（frozen）的组件在批准过程中预计不会发生变化，除非是为了消除规范中的歧义或漏洞。

本版本文档的主要变更包括：

* 上一版本由原作者以 Creative Commons Attribution 4.0 International License（知识共享署名 4.0 国际许可）发布，当前及未来版本也将遵循相同的许可协议发布。
* 重新调整章节顺序，使所有扩展部分按照标准顺序排列在前。
* 改进了描述和注释内容。
* 修改了 `JALR` 的隐式提示建议，以支持更高效的 `LUI/JALR` 和 `AUIPC/JALR` 组合宏操作融合（macro-op fusion）。
* 明确了加载-保留（load-reserved）/存储条件（store-conditional）序列的约束。
* 添加了一张新的控制状态寄存器（CSR）映射表。
* 明确了 `fcsr` 高位比特的用途和行为。
* 修正了 `FNMADD`._fmt_ 和 `FNMSUB`._fmt_ 指令的描述，原先的描述错误地暗示了零结果的符号问题。
* 指令 `FMV.S.X` 和 `FMV.X.S` 分别更名为 `FMV.W.X` 和 `FMV.X.W` ，以更符合其语义，但其行为保持不变；旧名称仍将在工具链中得到支持。
* 指定了在 NaN 装箱(NaN-boxing)模型下，存储于更宽 `f` 寄存器中的窄浮点值 (latexmath:[$<$]FLEN) 的行为。
* 定义了 FMA(latexmath:[$\infty$], 0, qNaN) 的异常行为。
* 添加了一条注释，指出 `P` 扩展可能会被重新设计为整数打包 SIMD 方案，以使用整数寄存器执行定点运算。
* 发布了 V 向量指令集扩展的草案提案。
* 发布了 N 用户级陷阱扩展的早期草案提案。
* 扩展了伪指令（pseudoinstruction）列表。
* 移除了调用约定章节，该部分已被 RISC-V ELF psABI 规范 cite:[riscv-elf-psabi] 取代.
* C 扩展已被冻结，并重新编号为版本 2.0。

[.big]*_文档版本 2.1 的前言_*

本文件是描述 RISC-V 用户级架构的 2.1 版本。请注意，冻结状态的用户级 ISA 基础及扩展 `IMAFDQ` （版本 2.0）相较于上一版本未发生变化 cite:[riscvtr2]，但修复了一些规范中的漏洞，并改进了文档内容。此外，还对软件约定进行了以下调整：

* 对注释部分进行了大量补充和改进。
* 为每个章节单独分配了版本号。
* 修改了latexmath:[$>$]64 位的长指令编码，避免在长指令格式中移动 _rd_ 指定符。
* 现在在介绍计数器寄存器的基础整数格式章节中描述 CSR 指令，而不是仅在浮点部分（以及配套的特权架构手册）中介绍。
* SCALL 和 SBREAK 指令分别重命名为 `ECALL` 和 `EBREAK`，其编码和功能保持不变。
* 明确了浮点 NaN 的处理，并定义了一种新的规范 NaN 值。
* 明确了浮点到整数转换发生溢出时的返回值。
* 明确了 `LR/SC` 指令序列中允许成功及必须失败的情况，包括在序列中使用压缩指令的情况。
* 提出了新的 `RV32E` 基础 ISA 提案，该提案减少了整数寄存器的数量，并支持 `MAC` 扩展。
* 修订了调用约定。
* 放宽了软浮点调用约定的栈对齐要求，并补充了对 RV32E 调用约定的描述。
* 提出了 `C` 压缩扩展的修订提案，版本为 1.9。

[.big]*_版本 2.0 前言_*

这是用户级 ISA 规范的第二次发布。我们计划保持基础用户级 ISA 及其通用扩展（即 IMAFD），作为未来开发的基础。自版本 1.0 cite:[riscvtr] 以来，该规范进行了以下变更：

* 将 ISA 分为整数基础部分和若干标准扩展。
* 重新排列了指令格式，以提高立即数编码的效率。
* 基础 ISA 规定采用小端字节序的内存系统，而大端字节序或双字节序被定义为非标准变体。
* 在原子指令扩展中增加了 加载保留/存储条件（Load-Reserved/Store-Conditional, `LR/SC`） 指令。
* `AMOs` 和 `LR/SC` 现在支持释放一致性模型（Release Consistency Model）。
* `FENCE` 指令提供了更细粒度的内存和 I/O 访问顺序控制。
* 添加了用于 “取值并 `XOR`”的 AMO指令（`AMOXOR`） ，并调整了 `AMOSWAP` 的编码以腾出空间。
* `AUIPC` 指令（将 20 位高位立即数加到 `PC`）取代了仅读取当前 `PC` 值的 `RDNPC` 指令。这显著节省了位置无关代码（Position-Independent Code, PIC）的空间。
* `JAL` 指令现在采用 `U-Type` 格式，显式指定目标寄存器，并移除了 `J` 指令，用 `JAL`（_rd_=`x0`） 代替。这消除了唯一带有隐式目标寄存器的指令，并从基础 ISA 中移除了 `J-Type` 指令格式。虽然 `JAL` 的可跳转范围缩小了，但大幅降低了基础 ISA 的复杂性。
* 移除了 JALR 指令的静态提示（Static Hinting）。对于符合标准调用约定的代码而言，rd 和 rs1 寄存器已经包含了足够的信息，因此静态提示是冗余的。
* `JALR` 指令现在会清除计算出的目标地址的最低位，以简化硬件设计，并允许在函数指针中存储辅助信息。
* 将 `MFTX.S` 和 `MFTX.D` 指令分别重命名为 `FMV.X.S` 和 `FMV.X.D`；同样地，将 `MXTF.S` 和 `MXTF.D` 指令重命名为 `FMV.S.X` 和 `FMV.D.X`。
* 将 `MFFSR` 和 `MTFSR` 指令分别重命名为 `FRCSR` 和 `FSCSR`，并添加了 `FRRM`、`FSRM`、`FRFLAGS` 和 `FSFLAGS` 指令，以单独访问 fcsr 寄存器中的舍入模式（rounding mode）和异常标志（exception flags）字段。
* `FMV.X.S` 和 `FMV.X.D` 指令现在从 _rs1_ 获取操作数，而不是从 _rs2_。此更改简化了数据通路（datapath）设计。
* 新增了 `FCLASS.S` 和 `FCLASS.D` 浮点分类（floating-point classify）指令。
* 采用了更简化的 NaN 生成与传播机制。
* 对于 `RV32I`，系统性能计数器扩展至 64 位宽，并提供独立访问高 32 位和低 32 位的方式。
* 定义了规范的 `NOP` 和 `MV` 指令的编码。
* 定义了标准指令长度编码，包括 48 位、64 位和超过 64 位的指令。
* 新增了 128 位地址空间变体 `RV128` 的描述。
* 在 32 位基础指令格式中，为用户自定义扩展分配了主要操作码（major opcodes）。
* 修正了一个排版错误，该错误暗示存储指令的数据来源为 _rd_，实际应为 _rs2_。

