 
互動式智慧型健康照護與晶片系統－總計畫(3/3) 
計畫編號：NSC99－2220－E－194－001 
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日 
主持人：李順裕 中正大學電機工程系教授 
一、 中文摘要 
本計畫目的在於發展一個互動式智慧型健
康照護與晶片系統，此系統包含生醫訊號感測
端（Bio-signal Acquisition Nodes, BAN）：擷取
ECG 生理訊號，並具有無線傳輸功能。生醫資
訊處理端（Bio-Information Node, BIN）：位於人
體貼身端進行 ECG 訊號收取、儲存、網路傳輸。
生 理 感 知 服 務 通 道 閘 （ Bio-aware service 
Gateway, BGate）與伺服器：網路伺服器提供網
路資訊服務與 ECG 資料處理。本計畫主要核心
技術包含通訊協定制訂、心電訊號無線傳輸接
收晶片設計、低功率類比/數位電路設計、媒體
存取與加解密技術、數位系統晶片設計、網路
無線傳輸接收晶片設計及各式心臟疾病與生理
狀況的分析。 
為達成計畫目標，本計畫將分三年進行研
究。本整合型計畫包含下列六個子計畫其研究
項目與計畫特色如下： 
1. 抗雜訊心電訊號處理演算法：研究可容忍
雜訊之心電訊號處理系統與演算法。（子計畫
二） 
2. 多類型心臟疾病辨識：針對各種不同心臟
疾病進行心電訊號的分析。（子計畫二） 
3. 智慧型異質網路與服務功能整合：整合異
質網路，設定服務項目（Service policy），採用
context aware 技術，透過訊號分析，判斷並提供
病人需求。（子計畫三） 
4. 心電訊號可靠傳輸與即時排程：建立健康
資訊報告與智慧型健康監控系統。（子計畫三） 
5. 低電壓低功率奈米電路設計：實現
UniRISC IP Core，開發極低電壓（0.2V~0.9V）
奈米電路，可與手錶結合之低功率數位晶片系
統。（子計畫四） 
6. 多通道心電訊號檢測與傳輸接收系統：長
時間檢測與傳輸有效生理訊號，透過互動式網
路控制，可隨時或定時將病人生理訊號傳至BIN
中儲存。（子計畫五） 
7. 多重標準/寬頻之射頻/混合訊號傳輸與接
收技術：整合射頻傳輸接收晶片與混合訊號晶
片技術，建立多重標準/寬頻射頻前端電路技
術，以及低功率低雜訊射頻/混合訊號積體電路
設計技術。（子計畫六）
計 畫 項 目 主持人 計  畫  名  稱 
總計畫 李順裕 互動式智慧型健康照護與晶片系統 
子計畫二 余松年 重要生理訊號分析及其高效能演算法實現 
子計畫三 陳 煥 生醫資訊情境感知之智慧型家庭遠距照護服務 
子計畫四 王進賢 低功率/低電壓/高性能 BEAP 數位 SoC 
子計畫五 蔡宗亨 生理質素萃取感測器之低功率類比前端積體電路 
子計畫六 李順裕 應用於多重標準/寬頻生醫通訊之低功率低雜訊射頻/混合訊號電路 
二、 計畫的緣由與目的 
1. 研究背景及目的： 
行政院衛生署新竹醫院家醫科賴和賢醫師
表示，過去心血管疾病及腦血管病變較好發於
年老的族群，因此對個人、家庭所造成的影響
往往被視為自然衰老的一部份；然而，隨著台
灣經濟發展，生活方式改變，運動機會減少，
飲食精緻化，生活壓力增加，心血管疾病及腦
血管病變的疾病也慢慢找上中壯年族群，或有
甚者在 30 多歲便已發病，而造成家庭、公司及
社會的損失巨大，所以民眾不得不多加關注。
（資料來源：KingNet 國家網路醫院 2007/11） 
 
‧心血管疾病高居不下的排行 
在我們人體，心臟是全年無休工作的臟器
之一，也是最不允許停工的要角。但許多高危
險因子卻往往導致了對心臟直/間接的破壞，最
直觀的便是一些心血管相關的疾病，像是糖尿
病(diabetes mellitus)、高膽固醇(high cholesterol)
與高血壓，而不正常在外入侵毒素，如抽煙與
過量飲酒等，這些顯而易見的原因，都易造就
血管疾病，進而提高了心臟病發的機率。讓我
們先由一些統計數字來觀察心血管疾病對台灣
所造成的影響。由圖 1 可以見到，心臟血管疾
病佔國人十大死因中心的二~四名[1]。相較於
2003 年的十大死因比率(圖 2)，cerebrovascular 
diseases, heart diseases 與 diabetes mellitus 等慢
性心血管疾病，持續的維持在死亡因素的
34%，其中 heart diseases 的比率更是有往上增加
的趨勢(12.1%→12.4%)，死亡人數在短短的二年
內，增加了 1200 多人(13057→14265，以 2,500
萬人次計)。 
 
‧心血管疾病與壓力 
而隨著現代社會進步的腳步愈來愈快，人
們工作壓力愈來愈大，已經對心臟造成了長期
的負擔，杜克大學(Durham)的研究指出，心理
的壓力(Mental Stress)對我們健康的影響遠超過
偶發的災難與變化[2]。而 Mayo 臨床醫學研究
中心的報告中也指出，心理壓力亦是未來罹患
心臟病機率的重要指標[3]。事實上，心臟病發
後，復原情況的決定性因素往往都單純只是生
理上的狀況，例如心臟功能不良或動脈阻塞，
而是患者情緒，因此對工作的滿意度或對人生
的樂觀程度，是決定患者復原情形的重要因
素。哈佛大學醫學院研究 1623 心肌梗塞
(myocardial infarction)後的復原者(含 501 位女
性)發現，在情緒波動時容易發怒者，病情再發
風險是保持冷靜者的 2.3 倍(95%信賴區間, 1.7 ~ 
3.2) [4]。情緒之於心臟的風險為病患當下自己
無法自我控制且身邊的親人亦無法觀察到的，
等到發生的時候，往往都是病人已覺得不適且
危急時。 
此外，隨著人口分佈的改變，上述的情形
將更需要重視，因為現代都市化的變遷，年輕
子女們常外出工作，老年人們往往會是被忽視
或無法就近照料的一群。 
 
 
圖 1、2005 年台灣十大死因變動比較表 
表 1、先進國家高齡化社會所需時間比較表 
國別 到達 65 歲以上人口比例之年次 倍化期間(年數) 
7% 10% 15% 20% 30% 7~15% 10~20%
法國 1864 1943 1995 2019 - 131 76 
瑞典 1887 1948 1975 2011 2041 88 63 
義大利 1927 1966 1990 2008 2033 63 42 
英國 1929 1946 1980 2020 - 51 74 
德國 1932 1952 1976 2010 2035 44 58 
美國 1949 1967 2015 2030 - 66 63 
日本 1970 1985 1996 2006 2038 26 21 
台灣 1993 2005 2019 2025 2040 26 20 
 
‧病患居家醫療照護與遠距醫療 
  居家醫療照護約可分三個階段，第一階段
為醫院看護，屬於比較緊急但往往是最短暫的
階段；其次是介於醫院與安養中心或相關民間
醫療照護機構之間的居家長期療養與照護；最
後是安養安置階段－最後但卻是最需要時間心
力及長期花費的。而台灣在醫療照護體系上，
政府跟其他相關民間組織（或稱之 NGO：
Non-Government Organization）所培訓出來的人
力幾乎都是投入第一階段醫院看護，第二階段
照護反倒是需求與供給存在極大落差，這些現
象都可以在許多民間療養機構照護人力供需不
平衡可發現。而近幾年，因為許多外籍勞工問
題恣生，造成政府不得不在引入政策上多加關
卡，更是造成了一些家庭當出現照護人力需求
時，即使有錢也請不到人，最後只得協調家庭
成員擔任照護工作，而部份家庭，其中財務支
柱的中壯年，更可能因之前所述及的飲食與壓
力等因素就提早發生了心血管疾病，反變成需
要接受長期照護的病患，在不能找到照護人力
的情況下，對家中經濟更是雪上加霜，也常造
成了許多不幸與社會問題。 
為了能夠減少安養階段的人物力負擔，並
進而提供居家服務，本計畫希望結合貼身心電
訊號擷取系統，數位系統晶片技術、心電資訊
處理與疾病辨識、及智慧型網路服務系統，透
過感測網路（Sensor Network）可隨時隨地監控
與檢測病人之心電訊號，並提供必要之協助與
服務。 
本研究重要性： 
‧醫材研發根留台灣 
因應現代人高壓力高熱量飲食易造成心臟
血管疾病，以及快速接近的高齡化社會，建構
一個可以讓親人放心且可靠的心電資訊萃取處
理智慧網路，即時的預防或避免如此高危險的
疾病，將可以使整個國家生產力不會因為靑壯
年得花很多心力在家庭成員照顧上而減緩停
滯，更可讓其放心在自己外出工作活動時，可
以顧及家中成員的健康狀況。而建構如此的環
境，若依賴國外醫材，將會是國家財政的一大
負擔。根據工研院「2007 醫療器材工業年鑑」
指出，2006 年整體進口達 377 億元較 2005 年
356 億元，成長 6.66%[8]，而 2007 年 11 月工研
院「產業經濟與趨勢研究中心」「生醫與生活科
技研究組」的報告更指出，光 2007 年前三季的
較 2006 年同期成長了約 8%（如表 2）[9]；醫
材工業年鑑中亦提到，我國的廠商結構偏重於
居家保健相關的醫療器材產品製造，如電動輪
椅、電動代步車、血壓計、血糖計、體溫計、
隱形眼鏡…等，大多是代工製造的模式，在無
法掌握關鍵技術或材料、少有自有品牌且內需
市場小的劣勢下，近年來我國的醫療器材廠商
 
圖5、與醫療院所連結之遠距照護系統範例[14] 
 
 
圖 6、遠距急救資訊系統[15] 
 
在可攜式、隨身之醫療器具方面，則有 G. 
Gogou 發展了一個為糖尿病人所設計的長期病
情監控系統[21]，這個系統與本計畫相關的部
分，首推病患隨身、稱之為 DIABCARD 的裝
置，此裝置乃直接利用 Smart Card 的基礎設
備，在其上撰寫近端儲存以及遠端通訊(依循既
有 Smart Card 的接觸式通訊)與後續處理的程
式，換言之，本項作品並未有新的硬體設計。
同樣以隨身裝置為重點，C. N. Scanaill 等則提
出一個整合加速器在內的遠端監控裝置(圖 7) 
[22]，這個裝置得以長期觀測老人的主要活動能
力，作為其健康指標；而觀測所得資料經加密
後，以 SMS 訊息方式，每小時傳遞一次給遠端
的醫療院所的相關醫事人員。此外，系統會在
偵測出病患活動能力降低時，自動發出 SMS 警
訊給醫事人員。值得注意的是，本項設計因需
透過公共無線網路傳遞具個人隱私的相關訊
息，所以其中十分注重資料的保密性，惟其保
密性乃由包含於 AduC812S IC 上的 CPU 執行
程式而得，從系統設計的角度來看，這樣的執
行方式效率不僅可能不足，其對 Battery 的要求
也相對較高。 
 
‧國內發展現況 
相對於國外的蓬勃發展，國內亦有許多研
發活動積極進行，醫療有線系統如：台大電機
系陳志宏教授研究團隊 [23]，利用現在很普遍
的 有 線 電 視 系 統 平 台 (Cable Television, 
CATV)，架構出一套具有生理訊號與影音監測
功能的系統，可監控3-channel ECG、血壓等生
理訊號。 
 
圖 7、遠距照護系統隨身端設備之實施範例[22] 
 
 
 
圖 8、居家照護系統架構[23] 
（MAC）、RISC處理器、RF/Mixed-Signal傳輸
接收功能，因此簡稱 BIN （ Bio-Information 
Node），透過網路之連結與控制（如Sensor 
Network、WLAN），將訊號分別收集至生理感
知服務通道閘（Bio-aware service Gateway, 簡稱
BGate）與伺服器進行多類型心臟疾病辨識與生
理狀況分析，並透過網路提供病人生理監控服
務，此外，透過互動式網路系統，可控制BANs
端發射功率，進而達到節能的效果或提高訊號
傳輸品質。
ECG Signal Analysis
Telecare
Context Aware
Intelligent Network
cardiopathy
Multi-Sensor
Local Sensor Network
Intelligent Healthcare Center
Interactive Service Management
Immediate care
Intelligent Network
Scheduling
Power Management
Sensor Network 
Transceiver/Ana
log-digital 
interface
(WPAN)
Body Sensor Network
Sensor Network
(ZigBee)
BGate
Service Manager
Analog-digital 
interface
Body Sensor 
Network 
RF Transceiver
Local Sensor 
Network 
Transceiver
(ZigBee/WLAN)
Co-processor
--------
Memory
-------------
UniRISC
---------
MAC
ADC
-------
DAC
Wireless LAN
Bio-aware Service 
Gateway
 (BGate)
ECG Server
 
圖 9、本計畫所規劃心電資訊萃取、處理之 BIN、BANs、BGate 異質網路系統 
三、 研究方法及成果 
1. 計畫規劃與分工： 
由以上之構想，本整合型計畫將著手研發
互動式智慧型健康照護與晶片系統，其規劃如
圖 10 所示，本計畫主要包含三個不同的處理系
統（BIN、BAN、BGate），如何在此異質網路
上 （ Body Sensor Network 、 Local Sensor 
Network）建構”互動式智慧型健康照護與晶片
系統”，為本計畫特色之一。其主要核心技術包
含：(1) 在 BAN 與 BIN 通訊部分（Body Sensor 
Network），除心電訊號擷取電路外，需自訂通
訊協定與設計射頻無線傳輸與接收電路，此
外，為降低此龐大電路之耗能，低功率電路設
計(子計畫五)與透過智慧型網路節能（子計畫
三）將成為本計畫需面對之核心與整合技術。(2) 
在 BIN 與 BGate 通訊部分（Local Sensor 
Network），除上層網路服務需自行定義溝通模
式外（子計畫三），在 BIN 上需提供網路實體
層（Physical Layer）所需之相關技術，如建立
媒體存取與加解密技術（子計畫一）、數位系
統晶片（子計畫四）、心電訊號無線傳輸接收
晶片（子計畫五）、網路無線傳輸接收晶片（子
計畫六）。(3) 在 BGate 與 Server 部分，主要透
過所擷取之心電資訊進行各式心臟疾病與生理
狀況的分析（子計畫二），做為網路服務項目
（子計畫三）。此外，針對各個子計畫所發展
(1). 子計畫二：開發多類型心臟疾病辨識
技術，提供病人就醫參考與協助醫師
診斷。 
(2). 子計畫三：在研究上將開發心電訊號
可靠傳輸與即時排程功能，可自動建
立健康資訊報告與智慧型健康監控系
統（Smart Healthcare Surveillance）。 
III. Noise Resistance（抗雜訊）：本計畫具有可
攜式貼身心電訊號萃取與傳輸特性，此技術主
要透過 SoC 技術所帶來的「即時性」，病人無
需在醫療院所與龐大醫療器材為伍，可透過穿
戴方式檢測生理訊號。然因病人移動與環境的
改變將造成生理訊號萃取的干擾，如何克服此
問題，低雜訊電路與抗雜訊處理將分別成為電
路設計與訊號處理演算法之一大挑戰，如 
(1). 子計畫一：將於加解密中加入編解碼技
術，以抵抗無線傳輸之雜訊干擾，降低
通訊傳輸之錯誤率。 
(2). 子計畫二：開發抗雜訊心電訊號演算
法，提高心臟疾病辨識能力。 
(3). 子計畫四：開發可容忍雜訊（Noise 
Tolerance）之奈米 CMOS 電路設計技
術，以達到低電壓電路設計目標。 
(4). 子計畫五：建立低雜訊電路設計技術
（low-noise active-electron preamplifier, 
low-noise RF front-end circuits），此外，
建立多通道心電訊號檢測技術，提高心
電訊號品質與心臟疾病辨識能力。 
(5). 子計畫六：為避免在多重標準之訊號傳
輸當中彼此互相干擾，本計畫除需建立
低雜訊電路設計技術外，將研究多重標
準訊號傳輸之干擾問題，以及開發新的
架構（如 Multi-standard Transceiver 
Architecture、Digital Radio），克服雜
訊干擾問題。  
IV. 低功率（Low-Power）：由於 BIN 與 BAN
皆包含訊號傳輸接收電路且為貼身訊號處理晶
片，為達到可攜式與長時間穿戴之目標，其功
率消耗將成為本計畫在電路設計上之一大挑
戰，因此 
(1). 子計畫三：透過互動式傳輸，可調整
BIN 與 BAN 端之發射功率與資料量，
達到節能之效果。 
(2). 子計畫四：建立極低電壓與低功率
（Ultra Low-Voltage and Low-Power）
數位電路設計技術，以達到整體低功
率消耗之目標。 
(3). 子計畫五：開發低功率 BAN，此外，
透過 power management 與網路連接，
控制所需之發射功率，達到有效的傳
輸目的。 
(4). 子 計 畫 六 ： 開 發 低 功 率
RF/Mixed-Signal 電路設計與整合技
術，以達到長時間穿戴之目標。 
 
2. 研究方法與進行步驟： 
此互動式智慧型健康照護與晶片系統建構
技 術 包 含 生 醫 訊 號 感 測 端 （ Bio-signal 
Acquisition Nodes, BAN ） ： 擷 取 多 通 道
（Multi-channel）ECG 生理訊號，並具有無線
傳輸功能。生醫資訊處理端（Bio-Information 
Node, BIN）：位於人體貼身端進行 ECG 訊號
收取、儲存、網路傳輸。生理感知服務通道閘
（Bio-aware service Gateway, 簡稱 BGate）與伺
服器：網路伺服器提供網路資訊服務與 ECG 資
料處理，BGate 則在整個感測網路（Sensor 
Network）中擔任人體與網路伺服器間的橋樑，
提供病人健康監控服務與資訊傳輸。為達成上
述構想，各子計畫分工如圖 11 所示： 
本總計畫共分成六個子計畫執行，各子計
畫間分工合作方式可以圖 11 說明。多通道心電
訊號（ECG）可由子計畫五負責擷取，由於本
計畫為非侵入式訊號檢測，感測器（Sensor）貼
片可向一般醫療器材公司購得，子計畫五主要
負責含類比訊號處理與無線傳輸接收系統 BAN
的開發，然後送至 BIN 中，為符合 Body Sensor 
一、 緒論 
心電圖的量測具量測簡易、非侵入性
(non-invasive) 、含豐富判讀資訊等等特性，因
此心電圖在臨床心臟功能檢驗方面是一項不可
或缺的檢查項目。心電圖的特徵可以擷取自時
域[2-1 - 2-9]、頻域[2-9 - 2-11]、時-頻域[2-4, 2-12 
- 2-14]等等面向，從時域以及頻域擷取心電圖特
徵具有明確的生理意義，然而容易受心電圖本
身型態學特性變異的影響，同時無法抵抗雜訊
的干擾，而時-頻域的方法比較能夠容忍型態學
與雜訊的干擾 [2-12]。 
離散小波轉換 (Discrete wavelet transform; 
DWT)，可以將一個訊號分解成不同的次頻帶成
分，藉此可以進一步對訊號作濾波操作或分析
隱藏在次頻帶中的特徵。另外一方面，在擷取
生理訊號時同時會記錄到許多雜訊，雖然文獻
中提出許多方法試圖改善測量的品質，卻不一
定能完全解決生理訊號中雜訊干擾的問題，因
此對心電圖搏動的辨識方法而言，抗雜訊能力
是一個極有意義的議題。高階統計(Higher order 
statistics, HOS)的方法，目前已經被證明能有效
的抵抗白雜訊，而且對一般心電圖波形變異較
不敏感，所以我們結合離散小波轉換與高階統
計的優點來提升抗雜訊的能力。 
本計畫第一年度的成果，以及隨後所發表
的論文 [2-15]，使用單導程的心電圖資訊，經
過離散小波分解後的取次頻帶成分的高階統計
特徵，再用類神經網路當作分類器，可以達到
97.5% 的辨識率，本研究根據這樣的基礎，希
望進一步探討當加入第二個導程的資訊之後，
是否能在辨識率和抗雜訊能力兩方面都能有更
進一步的提升？ 
 
二、研究方法 
2.1 離散小波轉換 
離散小波轉換可由高通濾波與低通濾波來
實現[2-16]，本研究中我們採用了 à trous 的架構
[2-16]。首先將訊號切成以 R 點為中心左邊 32
個點右邊 31 個點的 QRS 區段，將此 64 點數的
QRS 區段做五層的離散小波分解後，取相關的
頻帶再重建回原來長度。考慮波形的相似性，
我們選用”sym6”來當作母小波[2-14]。分解後子
頻率的範圍列於表 2-1，為了抑制雜訊的影響，
我們刪除了最低次頻帶 A5 與最高次頻帶 D1、
D2，只採用中間三個頻帶成分 D3、D4、D5 來
計算高階統計。 
 
2.2 高階統計(High order statistics) 
高階統計在統計訊號過程中扮演重要的角
色，假設 x 是一隨機變數以原點 0 為中心的 n
階動差( thn moment)定義成 ][ nxE   
nx
n mnxE )]([ 。 
 
每一階 x(n)的動差，第 n 階的動差可表示成(n-1)
個延遲相乘。 
 

)]()()([),(
)]()([)(
)]([
21213
2
1





nxnxnxEm
nxnxEm
nxEm
x
x
x
  (2-1) 
 
而其累積量(cumulant)，在 x(n)平均值為零的情
況下，前三階累積量與動差相等，四階累積量
可由二階與四階的動差計算所得： 
 
表 2-1 取樣頻率為 360 Hz的訊號經五層離散
小波轉換後次頻帶的頻率範圍 
Band Frequency range (Hz) 
A5 0 – 5.63 
D5 5.63 – 11.25 
D4 11.25 – 22.5 
D3 22.5 – 45 
D2 45 – 90 
D1 90 – 180 
' tan sig
j
ij j
ij
x
x x
x 
     
             (2-7)  
tansig: 雙曲線正切函數 
jx :特徵向量第 j 個成分的平均值 jx :特
徵向量第 j 個成分的變異數 
 
2.5 分類器 
許多的分類器都曾經被用來提升 ECG搏動
的辨識率，其中代表性的分類器有基於規則的 
[2-5, 2-10]，線性辨別分析 [2-1]，支持向量機 
[2-17, 2-18]，循序假設檢定 [2-2]，混合式的專
家 [2-7]，類神經網路等等[2-1, 2-3, 2-4, 2-12]。 
因為大部分的心電圖特徵並非線性相關特
徵，採用基於規則的辨識方法或線性的辨識分
析方法，在實際應用上效果不佳。根據研究，
類神經網路為卓越的非線性方法，其中回饋式
倒傳遞神經網路在歸納訓練資料到複雜的非線
性區辨函數時效果特別好[2-19]。回饋式倒傳遞
神經網路曾被成功地應用在分類心電圖上[2-3, 
2-14]，雖然其訓練期間較為耗時，但訓練完成
後即能夠快速分類，並且對記憶體的需求很
小，因此我們延續第一年度計畫以及研究論文
[2-15]的方法，也使用回饋式倒傳遞神經網路，
以作為比較的基準並延續系統的一致性。 
三、實驗設計 
3.1 資料庫 
本研究採用 MIT-BIH arrhythmia 資料庫
[2-20]，這個資料庫包含 48 個病患的紀錄，每
筆資料為半小時兩個通道的心電圖資料，每個
通道包括第二肢導程(Lead II)與心前導程 V1、
V2、V4、V5 導程之一的紀錄，資料取樣頻率
為 360Hz，數位化為 11 bits 解析度。 
本研究中，我們延續第一年度計畫以及論
文[2-15]一樣分辨七種心搏狀態（見表 3-1），研
究由論文[2-15] 的 15 個記錄中挑選其中兩個導
程皆相同的資料，即第一個導程為第二肢導程
II 及第二個導程為心前導程 V1，共 12 個記錄
作為測試資料。 
 
 
 
 
 
表 3-1 所要辨識的七種心搏 
1 normal sinus rhythm 
(NOR) 
正常 
2 left bundle branch 
block (LBBB) 
左束分枝傳導
阻塞 
3 right bundle branch 
block (RBBB) 
右束分枝傳導
阻塞 
4 premature 
ventricular 
contraction (PVC) 
心室過早收縮 
5 atrial premature beat 
(APB) 
心房過早收縮 
6 ventricular escape 
beat (VEB) 
心室異位搏動 
7 ventricular flutter 
wave (VFW) 
心室波型漂移 
 
3.2 實驗流程 
首先選取 MIT-BIH 心律不整資料庫中含多
種類型心搏的的記錄檔，表 3-2 為選取的十二個
記錄檔，以及所挑選出來作為實驗樣本的心搏
類別和數量。 
 
表 3-2 記錄檔中挑選的心搏種類和數量 
響，因此每一組實驗設計我們皆重複五次，然
後將結果平均得到最後的結果，所有的資料一
半用來當訓練，另外一半當測試。 
3.4 加入的雜訊 
心電圖訊號常會受到各種雜訊的汙染 
[2-21]，縱然是在 MIT-BIH 心律不整的資料庫中
也呈現出 60Hz 市電和其他雜訊的干擾。本研究
中，我們探討所提出的方法對不同雜訊的容忍
度，假設資料庫中的訊號不含雜訊，加上不同
程度的雜訊到訊號中，然後探討在不同情況下
的分辨能力。雜訊的程度以訊雜比 (Signal- 
to-noise ratio, SNR)的方式呈現，其定義為  
，                (2-8) 
 
其中  and 分別是訊號與雜訊的能量。訊雜
比越高表示訊號的品質越好，反之則受到雜訊
污染越大。 
本研究探討四種常在心電圖中發現的雜
訊，產生這些人工雜訊的方法分別描述如下。 
(1) 白高斯雜訊 
當擷取心電圖訊號時，熱電雜訊與環境雜
訊共同引起隨機雜訊污染。這種形式的雜訊 可
以表示成平均值為零(Zero-mean)高斯分佈的隨
機程序，在時間上是穩定的，在頻譜上是白的，
稱之白高斯雜訊。高斯白雜訊是由 Matlab 高斯
隨機變數，依據不同訊雜比產生。 
(2) 基線漂移 
量測心電圖訊號的時候，貼在皮膚上的電
極的移動會造成電極與皮膚之間的接觸阻抗發
生改變，造成基線漂移。基線漂移的頻率通常
很低，會改變心電圖的波形並影響心電圖的判
讀。儘管很多研究致力於移除心電圖的基線漂
移[22-24]，但仍然無法完全移除。研究中，基
線漂移是採用自 MIT-BIH Noise Stress Test 
Database (NSTDB) [2-25]，振幅依不同的 SNR
值調整。 
(3) 市電干擾 
在生醫訊號量測中，市電干擾( Powerline 
interference)是主要的干擾源之一，我們實驗加
入市電干擾在訊雜比 10dB 到 40dB 範圍之間。 
市電干擾由一個震盪器以及一個乘法器組
成，  其中 A, , 分別代表
振幅、頻率、相位。振福 A 是一個常數由不同
實驗的訊雜比值所決定，中心頻率 選為一個
固定值/3，對應到 60Hz power-line 頻率。相位
為-和+之間的隨機變數。 
(4) 肌電訊號干擾 
量測心電圖時，常常會因為肌肉收縮或身
體移動而導致心電圖被干擾，稱為肌電訊號干
擾。肌電訊號干擾跟基線漂移一樣都是屬於低
頻的雜訊，但是肌電訊號分部的頻域較廣。這
類的肌電訊號干擾由 SNTDB database 取出，資
料庫可由 Physionet 網站得到[2-25]。 
四、結果與討論 
4.1 不同特徵組合的辨識能力 
當依據實驗設計，採用 12 個記錄(雙同導
程)，選擇回饋式倒傳遞神經網路作為分類器，
探討不同特徵組合的辨識能力，其結果如表
4-1。 
表 4-1 各組合實驗辨識率 
Method 
組合 1 組合 2 組合 3 組合 4 組合 5
原 方
法
(ch1) 
原 方
法 
(ch1+ 
ch2) 
Cross-
HOS 
Ch1+ 
Cross- 
HOS 
Ch1+ 
correla
tion 
Features 30 57 30 57 36 
Specificit
y (%) 
97.83 97.71 98.19 98.42 98.81 
Se
ns
iti
vi
ty
 
(%
) 
LBBB 98.73 98.92 99 99.23 98.9 
RBBB 99.08 99.85 99.72 99.8 99.76 
APB 97.76 98.33 98 98.45 98.43 
2
2SNR 10log
s
v


    
2
s 2v
   sinv n A n    


 
圖 2-2 比較單導程與雙導程特徵在訊號加入
白高斯雜訊後的辨識率 
(2) 加入基線漂移的結果 
當心電圖訊號加入不同程度的基線漂移雜
訊後，系統的辨識率如圖 2-3 所示。其辨識率改
變的趨勢和加入白高斯雜訊的趨勢相近，使用
雙導程資訊（特徵組合 5）與使用單一導程訊號
特徵（特徵組合 1）一樣，其辨識率在訊雜比由
40dB 降到 25dB 的影響皆很小，且特徵組合 5
一直保持比特徵組合 1 更高的辨識率，當訊雜
比降到 20dB 兩組特徵的辨識率皆開始下滑，一
直到 10dB，且特徵組合 1 在低訊雜比（高雜訊）
時辨識率明顯比特徵組合 5 下降快速，同時即
使在 10dB 的高雜訊狀態，特徵組合 5 仍顯示出
比僅有 40dB 低雜訊的特徵組合 1 更高的辨識
率，突顯出使用雙導程資訊（特徵組合 5）有較
高的抗白高斯雜訊能力。然而相較於白高斯雜
訊的影響，基線漂移雜訊的影響更為明顯。 
 
圖 2-3 比較單導程與雙導程特徵在訊號加入
基線漂移後的辨識率 
 
(3) 加入 60 Hz 市電干擾的結果 
當心電圖訊號加入不同程度的 60 Hz 市電
干擾雜訊後，系統的辨識率如圖 2-4 所示。使用
雙導程資訊（特徵組合 5）與使用單一導程訊號
特徵（特徵組合 1）的辨識率變化趨勢雷同，在
訊雜比由 40dB 一直降到 15dB 影響很小，且特
徵組合 5 一直保持比特徵組合 1 更高的辨識
率，一直降到訊雜比 10dB 才在特徵組合 1 看到
稍微的影響。顯示出兩組特徵皆有很好的抗雜
訊能力，且使用雙導程資訊（特徵組合 5）比僅
用單導程資訊（特徵組合 1）有更高的抗 60 Hz
市電訊號雜訊的能力。 
 
 
圖 2-4 比較單導程與雙導程特徵在訊號加入
60 Hz 市電干擾後的辨識率 
 
(4) 加入肌電訊號干擾的結果 
當心電圖訊號加入不同程度的肌電訊號干
擾雜訊後，系統的辨識率如圖 2-5 所示。使用雙
導程資訊（特徵組合 5）與使用單一導程訊號特
徵（特徵組合 1）的辨識率變化趨勢就很不同。
肌電訊號對特徵組合 1 的影響非常明顯，其辨
識率在訊雜比小於 25dB 之後開始快速下降，相
對而言，特徵組合 5 則保持極佳的抗肌電訊號
干擾雜訊的能力。 
 
低單價，模組化體積小，非常符合可攜特性。
另外其核心為 RISC 架構可大幅縮小程式長
度，利於開發。資料的儲存則是搭配 SD Card 
模組來實現，利用多媒體數位儲存卡的輕薄特
性，便於資料的擷取儲存。透過前端硬體所收
集儲存的 ECG 訊號資料，可匯入後端 PC 軟
體系統，將資料送往雲端資料庫儲存記錄，透
過簡易操作的系統軟體讓使用者可瀏覽了解自
身身體狀況，並提供護理人員做長期追蹤與治
療的依據。 
綜合以上的討論，本計畫的研究需求在致
力可攜、長效(long-time)、可靠的 ECG 訊號擷
取與儲存平台的實作，並整合後端資訊儲存管
理平台。 
I. 硬體環境 
ECG 訊號擷取儲存系統的硬體主要為訊
號放大器與 TI 的 MSP430F149 為控制器的搭
配，最後微控制器藉由 SPI 介面與 SD 模組建
立溝通，將 ECG 訊號儲存至 SD 卡。 
 
MSP430F149 Module 
 
採用 TI 的 MSP430F149單晶片模組，此
系列晶片具超低功耗與低單價的特性，功耗分
別為1.6uA(待機模式)、0.1uA(關閉模式)、280uA 
(活動模式)[3-1]，功能模組包含：中斷功能、基
礎時鐘、看門狗定時器、兩個計時器、8通道的
12位元 ADC、2個通用串列同步通訊介面(提供 
SPI/UART 模式)...等[3-2]。 
 
 
圖 3.1 MSP430F149 Module 
SD Card Module 
SD Card(Secure Digital Memory Card)稱安
全數碼卡或簡稱  SD 卡，快閃記憶卡 (Flash 
memory Card)的一種，優點為輕、薄與傳送速度
快，是基於多媒體記憶卡 (Multimedia Card, 
MMC)技術延伸出來的記憶卡格式，在 MMC 
硬體上嵌入加密技術以保護數位版權的資料。
標準  SD 卡需支援開放原始碼的  MMC 模
式，所以我們可以使用 MMC 模式控制 SD 
卡。SD Card 支援三種傳輸模式個別為：SPI 模
式、1位元 傳輸模式、4位元傳輸模式。SPI Bus 
以1 位元組進行傳輸，4根引腳(SIMO、SOMI、
UCLK、STE)連接外部系統，可以用來控制 
MMC 或 SD Card。 
 
 
圖 3.2 SD Card Module 
 
Physiological Signal Amplifier 
一般採集到的人體心電訊號都非常微弱，
因此需使用生理訊號放大器將訊號放大，便於
訊號的處理與觀察。在此我們使用國立中正大
學電機工程學系李順裕教授於 NSOC 計畫『互
B. ADC 取樣 
MSP430F149 的 類 比 轉 數 位 訊 號 為 
ADC12，並支援有四種模式可以轉換，單通道
轉換一次、順序通道轉換一次、單通道多次轉
換、順序通道多次轉換，藉由 CONSEQx 位元
可以選擇。本論文使用重複單通道轉換來使類
比轉數位訊號，重複單通道轉換是單一通道做
連續取樣和轉換，並把轉換結果儲存到 
CSTARTADD x 定義的  ADC12MEMx 記憶
體，而且轉換完成後必須馬上讀出轉換值，因
為只有使用一個 ADC12MEMx，不讀出會被下
一次轉換的值覆蓋過去。如果要停止 ADC12轉
換是根據運作的不同而不同，在單通道單次轉
換的時候，重置(RESET) ENC 可以立即停止轉
換，但轉換結果是不可預料的，為了得到正確
結果，可以先判斷 ADC 轉換訊號是否忙碌，
再清除 ENC。在單通道連續轉換的時候，重置
(RESET) ENC 就可以立即停止當前的轉換。在
順序通道連續轉換的時候，重置 ENC 就可以
立即停止當前的轉換。 
C. SPI 設定與初始化 
使用 MSP430F149 SPI Bus 須要先設定所
提供 USART 腳位，可以藉由 PUC(Power Up 
Clear)或 SWRST(Software Reset)位元來重新設
置。USART 在 PUC 之後，SWRST 位元就會
自動設置而且一直保持在一個重新設置的狀
態，清除 SWRST 才會釋放 USART 的運作。 
 
 
 
資料被移動到 UxTXBUF(傳送資料緩衝區)
時，就會開始啟動 USART 的資料傳輸。當TX
位移暫存器是空的時候，UxTXBUF 的資料被
移到 TX 位移暫存器，並以最高位元開始在 
SIMO 上進行資料傳輸。發送中斷旗標 
UTXIFGx 是用來表示資料已經從 UxTXBUF 
移到 TX 位移暫存器並且 UxTXBUF 已經準
備等新的資料寫入，但  UTXIFGx 並不表示 
RX/TX 已完成。在 USART 的 SPI 模式中，
使用 USPIEx 暫存器來啟用或禁用其 SPI 功
能。如果 USPIEx=0時，會在目前資料搬移後 
USART 就停止運作，假使沒有資料在運作就會
立即停止。PUC 或 SWRST 位元的設置也會立
即終止  USART 任何傳輸活動。所以當  
USPIEx=0時，任何寫入 UxTXBUF 的資料都不
傳輸。USPIEx=1時並且 BRCLK 處於運作狀態
下，UxTXBUF 寫入的資料才會開始傳輸。
USART 傳送緩衝暫存器 (USART Transmit 
Buffer Register, UxTXBUF)共8 bit 用來儲存要
傳送之資料，資料寫進去 UxTXBUF 就會將 
UTXIFGx 清除。模組致能暫存器 (Module 
Enable Register 1, ME1) ，設定  USPIE0 使 
USART0的 SPI 模式致能。 
D. SD 卡初始化 
SD Card初始化的開始要先設定 SPI 的運
作時脈為400kHz[3-3]。這個設定是需要的並且
相容大部份的 SD Card。命令訊號是一個固定
的長度封包，會從 host 端送到 SD Card。當命
令訊號被送到 SD Card，回應訊號也會從 SD 
Card 回傳。透過 MSP430F149上的 SPI 周邊
來傳送和接收命令。SD 卡的初始模式為 SD 
模式，所以一開始要先將 CS 設定低電位，接
下來 Master 必須發出至少74個時脈來延遲試
圖跟記憶卡通信，這樣可以使記憶卡的內部暫
存器初始化，再將 CS 腳位升到高電位，這樣
的動作才會使 SD Card 進入 SPI 模式。再來
向 SD Card 發出 Reset 指令 CMD0等收到回
應0x01並進入 idle 狀態。接下來要傳送命令 
ACMD41來初始化記憶卡，不過傳送 ACMDxx 
圖 3.8 USART 的 Master 和外部 SPI方塊圖
 
圖 3.12 實作架構圖 
如上圖示，本系統使用Lead I導程量測 
ECG 訊號，先將電極片貼置左(+)右(-)上肢，右
腳接地輔助穩定波形，接著ECG 生理訊號由感
應節點輸入至訊號放大模組做訊號的濾波與放
大來使訊號易於後續處理，放大後的訊號會經
由電位移板將訊號由正負電位轉至正電位，以
便訊號進行訊號的轉換。 
當訊號輸入至 TI的MSP430F149，內部計
數器固定產生  PWM 產生固定周期去觸發 
ADC 模組擷取 ECG 訊號，ADC 模組每次擷
取到一筆類比資料就轉換成數位 ECG 資料並
觸發中斷程序將資料格式化為 FAT16檔案系統
格式，並寫入 SPI 傳送暫存器，透過 SPI Bus
將資料傳送至 SD 卡的記憶體空間，藉由不斷
重複類比數位轉換、格式化資料、寫入 SD 卡
記憶體的動作來實踐  ECG 訊號的擷取與儲
存。 
B. 後端健康照護系統 
 
圖 3.13 健康照護系統架構 
當透過前端可攜式  MSP430裝置平台對 
ECG 生理訊號截取與儲存之後，接著須將資料
匯入儲存到後端系統平台上，此時將會做 ECG 
訊號的分析並傳送到我們所採用 Aamzon Web 
Service 的RDS(Relational Database Service)雲
端資料庫上做儲存[3-4]，而醫療照護人員透過
登入系統的管理者平台，於雲端資料庫上獲取
相關資訊，檢視使用者的歷次量測記錄，進行
追蹤觀察。 
2.2. 雲端資料庫 
如下表所示是目前五大雲端平台供應商 
表 3.1 五大雲端平台列表 
Cloud Computing Platform 
Google App Engine (GAE) 
Yahoo Application Platform (YAP)
Windows Azure Platform 
Amazon Web Service (AWS) 
Force.com 
 
本研究所使用的雲端資料庫為，Amazon 
Web Service 的 RDS 服務，在 RDS 中提供 
MySQL 與 Oracle 關聯式資料庫的部屬，我們
選擇的是 MySQL 的部屬考量的理由為(1)雲
端運算資源的快速彈性服務，保有穩定服務供
應速度(2)自動備份與硬體管理(3)與之前所建置
的系統性質相同，資料庫資料移轉方便的特
性。而預設的情況下 RDS 環境的設定無法合
乎需求，我們也使用  AWS 所提供之  RDS 
Command Line Tool [3-5]對我們所部署的 RDS 
進行環境參數設定修改，以符合實際軟體系統
之需要。而 Amazon RDS 所提供的服務在全球
的分布上有五處地方，美東、美西、歐洲(愛爾
蘭)、亞太(東京、新加坡)，考量到提供最佳的
服務品質，我們選擇放置於東京的 RDS 服務
群，以期達到最高的網路傳輸速度。 
2.3. 系統平台執行結果 
圖14是遠端照護系統介面，提供給醫療人
員使用。左方 A 部分是用戶清單，所有註冊過
的使用者都會出現在這個名單上，管理者可以
透過點選名字來切換中間 B 部分各個用戶的
 
子 計 畫 四 ： Design of Low-Power and 
Low-Voltage Nano-CMOS Digital Circuits（王進
賢教授主持，數位電路設計專長） 
(一)計畫中文摘要 (關鍵詞：低功率、低電壓、
微處理器、電壓準位轉換器) 
本子計畫為國立中正大學晶片系統研究中
心所提出的總計劃「互動式智慧型健康照護與
晶片系統」中的子計畫四「低功率與低電壓奈
米數位電路設計」。總計畫所規劃的設計包含三
個不同的處理系統；當中 BIN 將以晶片系統方
式實現。本子計畫負責研發總計劃中 BIN SoC
的數位電路部分(簡稱 BIN-D)所需之低電壓低
功率設計技術。 
根據總計畫核准及本子計劃研發重點，本
子計畫訂定幾個主要研發目標： 
1) 研發低電壓高性能數位電路設計技術，
以協助進行 BIN-D 設計 (並提升 BIN-D
運算能力，大幅延長 BIN-D 電池壽命)。 
2) 開發 90 奈米低電壓 UniRISC 核心。 
3) 開發可容忍製程/電壓/溫度變異的直流
準位轉換器。 
(二)計畫英文摘要 (Key words：Low Power, 
Low Voltage, microprocessor, level converter) 
This project is named as “Design of 
Low-power and Low-Voltage Nano-CMOS 
Digital Circuits”, which is the sub-project 4 of the 
group-type project “Interactive Intelligent 
Healthcare System and SOC,” proposed by the 
research group of SoC Center, Chung-Cheng 
University. 
The responsibility of this sub-project is to 
develop low power and low voltage digital circuit 
technologies for realizing the nano-meter digital 
SoC in the Bio Information Node (BIN), defined 
in the main project. 
According to the final project granting, the 
goals of the research include 
1) Develop new low voltage, but high 
performance nano-CMOS digital circuit 
technologies. These new design techniques 
will be used to implement ultra low power 
digital circuits in the BIN SoC, including 
the UniRISC core. 
2) Based on 90nm CMOS technology 
provided by the Chip Implementation 
Center (CIC), develop a low-voltage 
UniRISC IP. 
3) Develop new design methodology and 
new circuit design technologies for PVT 
tolerant DC-to-DC Level Converter 
(LC). 
 
研究計畫報告內容 
(一)前言 
本子計畫為國立中正大學晶片系統研究中
心所提出的總計劃「互動式智慧型健康照護與
晶片系統」中的子計畫四「低功率與低電壓奈
米數位電路設計」。總計畫所規劃之心電資訊萃
取、處理之 BIN、BANs、BGate 異質網路系統
如圖 4-1 所示。本子計畫所負責的範圍是 Bio 
Information Node (BIN) 中的數位電路設計部分
(我們稱其為 BIN-D)。BIN-D 的方塊圖如圖 4-2
所示，本子計畫將進行除了 SRAM 以外其他基
礎數位電路所需之低電壓低功率設計技術的研
究，電路整合則由總計畫執行。 
 
圖 4-1：本計畫所規劃心電資訊萃取、處理之
BIN、BANs、B-gate 異質網路系統 
CMOS 技術開發了完整的低電
壓 設 計 環 境 及 技 術 ( 稱 為
SLV-CMOS)，並將性能提升為
5MHz@0.5V。 
 發表於2007 IEEE ISSCC研討會
的作品 [4-8] (稱為 Ultra-Low- 
Voltage CMOS; ULV-CMOS)，仍
以 CCU32 RISC Core 為測試平
台，成功的以 0.18um CMOS 技
術開發了完整的低電壓設計環
境及技術，並將性能提升 3 倍至
16MHz@0.5V。可惜ULV-CMOS
電路無法操作於比 0.7V 更高的
電壓環境 
4) 欲將 UniRISC 應用在 BIN-D，我們
還需進行下列 LV 研究工作。 
 首先需要先將於 2007 IEEE 
ISSCC 發表的 ULV-CMOS 技
術實現於 UniRISC 上，開發第
一版的 LV UniRISC，觀察其設
計困難，並建立UniRISC soft 及
hard IPs。之後以完整使用配套
建置的 tool chain 環境，以優化
特定應用之效能。 
 搭配子計畫一，分析 BIN-D 的
應用特質，以決定 UniRISC 在
正常模式的工作頻率，並降低正
常與休眠模式的功率消耗。因此
應讓 UniRISC 也有休眠的功
能，並能搭配系統功能，順利與
省電的切換於正常與休眠模式
之間。 
   我 們 將 建 立 90nm CMOS 
Low-Voltage Cell Library，將
UniRISC 設計邁入奈米製程。 
 因應 BIN-D 於操作時性能的需
求，也應研發更高性能的電路技
術，或操作於比 0.5V 更高的電
壓(如 0.9V)；因應 BIN-D 於休
眠模式的需求，將研發 UniRISC
工作於 0.3V的電路技術(我們將
稱呼此電路為超低電壓 CMOS
電路)。電路若能於 0.3V 下操
作，也可以說”當正常電路工作
電壓是 0.5V 時，其雜訊免疫力
將足夠大。”  
綜合來說，UniRISC 的電壓操作
範圍可能達 0.3V-0.9V，這不是
一般 CMOS 電路技術可以達到
的；因此我們將研發 wide-range 
low-voltage CMOS 設計技術。 
 先前的 2007 IEEE ISSCC 發表
的 ULV-CMOS 技術在休眠時
有一個 charge pump 電路仍在工
作，是休眠狀態的主要功率消耗
來源。我們將研發更新型 charge 
pump free 的 low-voltage Nano- 
CMOS 電路，讓休眠模式的省電
效果更佳，這對長時使用電池的
系統設計將有極大助益。 
3. Level Converter (LC)： 
1) 已 被 提 出 的 DC-to-DC Level 
Converter (LC) 包含 [4-9] 提出了
pass-transistor-based LC，[4-10]分析
differential cascade voltage switch 
(DCVS) logic buffer/inverter 也可以
當成 LC，另外 [4-11]提出了利用
dual-VTH元件設計的高速 LC。然而
這些研究有兩個嚴重的缺失：一則
除了運用 HSPICE 中的 optimizer，
他們沒有提出可靠的 sizing 方法，
二 來 他 們 皆 欠 缺 對 於 PVT 
variations 之容忍度分析。第一個問
題在於縱然使用optimizer可能只得
到 local optimal 解。第二個問題在
於 我 們 認 為 當 使 用 比 0.13um 
CMOS 或更先進的製程進行設計
時，很可能一個小的 LC 設計差錯，
的電路技術(我們將稱呼此電路為
超低電壓 CMOS 電路)。電路若能
於 0.3V 下操作，也可以說”當正常
電路工作電壓是 0.5V 時，其雜訊免
疫力將足夠大。”  
5) 綜合來說，UniRISC 的電壓操作範
圍可能達 0.3V-0.9V，這不是一般
CMOS 電路技術可以達到的；因此
我們將研發 wide-range low-voltage 
CMOS 設計技術。 
6) 先前的 2007 IEEE ISSCC 發表的
ULV-CMOS 技術在休眠時有一個
charge pump 電路仍在工作，是休眠
狀態的主要功率消耗來源。我們將
研發更新型 charge pump free 的
low-voltage Nano-CMOS 電路，讓休
眠模式的省電效果更佳，這對長時
使用電池的系統設計將有極大助
益。 
3. Level Converter (LC)： 
在本子計畫中，我們將針對 LC 的設
計，進行下列 LV 研究工作。 
1) 進一步改良 LC 電晶體尺寸設計
(sizing)方法，配合 CIC 之服務，使
其適合 90nm~65nm CMOS 先進製
程，以配合未來 BIN-D 之開發。 
2) 利用研發出來的電晶體尺寸設計方
法，進行 LC 對於 PVT variations 敏
感度的分析，並找出造成電路失去
功能的最重要原因。 
3) 根據 PVT variations 敏感度的分
析，重新定義各式樣 LC 電路的性
能比較基礎，使其涵蓋可靠度
(reliability)這一項新指標，以便找出
最適合 SoC 應用的 LC 電路。 
4) 利用上述研發成果，設計性能更佳
的 LC 電路；並且此新型 LC 電路可
能還會因其使用的設計環境是 full 
custom 或 cell-based 而有所不同。 
5) 利用上述研發成果，再研究不同電
壓轉換範圍(如 0.3V-0.5V, 0.5V-0.9V, 
或 0.5V-1.2V 一般範圍電壓轉換, 
甚或 0.3V-1.0V 之大範圍電壓轉換)
高性能的 LC 電路。 
(五)結果與討論 
本計畫之研究進度綜合如下: 
(1) 完成工作與休眠模式整合之大電壓操
作範圍(達 0.3V-0.9V) 90nm CMOS 電路
設計技術研發，及完成 90nm UniRISC
量測；專利文件已完成，準備論文投稿
中。基本設計圖如下: 
 
圖 4-3: 新型低電壓 CMOS 電路基本概念圖 
 
 
圖 4-4: RISC 晶片圖 
 
(2) 重新定義各式樣 Level Converter (LC)
電路的性能比較基礎，包含 delay time、
difference of rise and fall delay、rise/fall 
time、difference of rise and fall time；論
文已刊登。LC 及其測試電路如下。而
不同 LC 設計方法結果比較如圖 4-5。 
  
圖 4-10: Measurement results @ 248 mV. 
 
  
(a) 
 
 
 
(b) 
 
圖 4-11: Measurement results at (a) 280 mV/25℃ 
and (b) 300 mV/80℃ for showing tolerability to 
variations. 
 
 
圖 4-12: 太陽能 SRAM 量測圖 [4-15] 
 
(5) 完成整合 (clocking circuitry)+(DC-DC 
converter)之 Characterization 整合實驗
晶片設計、量測、及論文投稿 
 
 
 
 
圖 4-13: ADDLL-based characterization 完整架構
及 LDO 
器的運作[5-1]，且具有良好的CMRR表現，我
們的研究方向為將目前文獻上的架構改善，使
整體電路操作在弱反轉區，讓其架構使用在低
電壓的環境下，使其功率消耗可以更為降低。
圖5-2為一個電流迴授式IA的架構圖。 
 
M1
M2
M3
M11
M12
M13
M7
M8
M9
M10
M14
M15
M16
M4
M5
M6
R1
R2
Vi+ Vi-
Vo+Vo-
 
圖 5-2 電流迴授式儀表放大器架構 
   
電路行為模式則在共模狀態之下，每條電
流支流都留過相同的電流，電阻的左右兩邊電
壓相同，沒有電流流過；當差動訊號送入之後，
電流流過R1與R2所以可以得到一個R2/ R1的增
益，從下圖5-3之小訊號推導也可以驗證此結果。 
 
_ 2
_ 1 2
1
1 ( / )
out half
in half out
V R
V R R R            (1) 
2 1 5 2
(1 1/ )(1 1/ )mM mMg R g R           (2) 
 
 
圖 5-3 Low-frequency small-signal model of 
half-circuit of the IA  
下表 5-1 列出前端放大器設計之規格。 
表 5-1. SPECIFICATIONS 
Supply voltage 1V 
Power consumption 2.2069uW 
Bandwidth 0.1~5.74kHz 
Phase Margin 53.46 
Adifferent 19.51dB 
CMRR 101.5dB 
 
A. 低功率低通濾波器 
A. RLC Ladder prototype 
圖 5-4 為傳統的五階帶通 Butterworth filter
的 RLC Ladder[5-2]，全部由被動元件所組成，
在應用上受限許多，為了將濾波器微小化，做
更多的應用，將用轉導器組成的積分器電路來
取代掉電感，便於往後做成晶片運用於電極片
上。 
圖 5-4 五階 RLC ladder 架構圖 
為了節省晶片面積，我們將電容最大值設
定在 0.62pF，而必須相呼應一個非常小的轉導
值，所以我們將此限性的轉導運算放大器操作
在弱反轉區。 
B. OTA Design 
為了得到這極小的轉導值，流過每顆MOS
的電流值亦非常小，所以我們將所有的MOS都
操作在弱反轉區，但相對的會換來size較大的
MOS，所需晶片面積也較大。轉導器最主要的
功能是將輸入電壓轉換為輸出電流，理想上轉
導器的輸入級、輸出級具有無窮大的阻抗，不
同於運算放大器之輸出阻抗被假設為零。所以
我們在設計此OTA時要特別阻抗的問題，要讓
此OTA的輸入、輸出阻抗皆非常大，否則會影
響到濾波器的pass-band衰減量和stop-band的衰
減量。一般來說，差動輸出具有較高的抗雜訊
在上面的公式中，M為MM1與M1的轉導值比
例，N為MN1與M1的轉導值比。我們亦可得知
可藉由調整M和N的比例與goMR來減小此OTA
的小訊號轉導值。由於此濾波器是OTA-C的架
構，所以對於輸入級的MOS大小必須加以考
量，不能太大，以免造成過大的寄生電容與輸
出端的電容產生影響；在此我們也將輸入級的
MOS source與body相連，減小通道長度調變效
應。由於將電路操作於弱反轉區是相當不穩定
的，偏壓只要稍微改變，對電路即會造成很大
的影響，所以我們在設計時，都將Length的長度
設計的很長，來減小Drain-Source的漏電流影
響，輸出級亦用CMFB做其輸出共模準位的調
整。 
C. OTA-C Implementation 
利用運算轉導放大器與電容構成的等效電
阻與電感取代 RLC Ladder 的被動元件-電阻與
電感[5-8]，電阻等效如下，有浮接電阻與接地
電阻 
  1  i oi o m i o
m
V V
I I g V V R
I g
             (7) 
電感等效如下，亦有浮接電感與接地電感： 
 
   2 21m Li o i o i o
L m
G CI I V V V V L
sC sL G
          (8) 
 
 
圖 5-8 (a)等效浮接電阻 (b)接地電阻 
 
圖 5-9 (a)等效浮接電感 (b)接地電感 
藉由使用 OTA-C 的技術，可以完成八階
1.5Hz~40Hz 帶通濾波器的設計。這個濾波器是
基於 RLC ladder 架構來完成，詳細的電路完成
圖如圖 5-10. 用 13 個 0.5nA/V 線性的轉導放大
器完成，其中為了節省面積及功率消耗，我們
將浮接電阻的兩顆OTA與下一級接地電感的兩
顆 OTA 共用其中一顆 OTA，但電路依然可正常
work。有效的電容範圍位於 0.2-0.62F. 這濾波
器全部使用相同的 OTA 來改善時間常數的
match 問題。 
 
 
圖 5-10 OTA-C implementation of the fully 
differential band-pass filter 
 
B. 誤差電壓消除技術(OFFSET CANCELLATION) 
由於在實際截取心電生理訊號時，會因為
人體的移動造成電極貼片與人體皮膚上的等效
阻抗產生變化，造成截取信號時，在電極貼片
上產生誤差壓，此誤差電壓會讓後方的類比前
端電路飽和，讓電路運作不正常，故在此加入
了誤差電壓消除的機制。在文獻[5-9]有提出，
在生理訊號檢測中常使用的 Ag/AgCl 材質的電
極貼片，在量測會產生的誤差電壓中，最高的
情況會達到 50mV，如圖 5-11，但大多數集中在
20mV 以內，在我們設計中，CHS 迴路會及時
的對放大器做誤差電壓消除的運作，設計上考
量到功率與電路面積的成本考量，將誤差電壓
消除的範圍訂在±30mV 
 
(b) 低功率逐漸逼近式12 位元類比數位轉換器 
I. ARCHITECTURE OF THE SAR ADC  
12位元的SAR ADC 的基本架構(如圖5-17
所示)，其中包含一個前級取樣保持(S/H)電路 
[5-12-5-14]、一個軌對軌電壓比較器(Comparator) 
[5-15-5-16] 、一個 Successive Approximation 
Register (SAR) [5-17]及一個 12 位元的數位類比
轉換器(DAC) 所組成。以一個十位元的 SAR 
ADC 為例，其轉換一個類比電壓值變為數位訊
號需要 12 個週期。 
一個 12 位元的 SAR ADC 的動作原理可用
如下的簡單描述來說明。類比輸入電壓經由
Sample/Hold (S/H) 提 供 一 個 穩 定 電 壓 給
Comparator，與內部 12 位元的 DAC 的輸出電
壓做比較。Successive Approximation Register 
(SAR) 執行 Binary Search (二位元搜尋演算法)
控制 DAC 輸出，預測待測電壓值，根據
Comparator 的輸出可視為上一個週期預測的結
果，以決定上一週期的位元。在一週期中可決
定一位元，從產生最高位元(MSB)執行搜尋，直
到產生最低位元(LSB)，也就是第 12 週期，將
結果存至 Register 可得到數位輸出。 
在Successive Approximation ADC的基本架
構 中 ， 有 兩 個 非 常 重 要 的 元 件 分 別 是
Comparator 與 DAC ，這兩個元件是決定
Successive Approximation ADC 速度的主因。這
是因為以下兩個時間 : (1)Comparator 比較與 
最小電壓做出判斷所需的時間。(2)DAC 電壓穩
定至整個 ADC 的解析度已內所需的時間，如
0.5LSB。很明顯的 Comparator 與 DAC 也決定
了整體精確度。 
 
圖 5-17 SAR ADC block diagram  
A. Sample and hold circuit 
取樣保持電路位於逐漸趨近式類比數位轉
換器的前端，其主宰整個類比數位轉換器的解
析度。可以提供高解析度的取樣保持電路有許
多種架構，其中靴帶式取樣保持電路(bootstrap)
產生的功率消耗式最低，最有利於本篇電路設
計。我們所採用的取樣電路架構如圖 5-18 所
示，主要是利用電容儲存電壓來提升 M11 的
gate 壓降，可推得 VG11 到 Vin 的壓差約等於
Vdd，這可使 M1 當開關時的電阻值不受到 Vin
改變而變化，可以增加 S/H 電路的 SNR，以達
到我們要的解析度，在此電路中，將使用偏壓
控制的技術來降低 M11 的漏電流，可以有效提
昇電壓的穩定性。其中 Md 是 dummy switch 主
要的作用是吸收 M111 開關關閉時所產生的
charge injection，減少整體電路的非線性誤差。 
為了要提高電路的效能，可以從兩個地方
方向進行研究，一個是改善電路進行取樣時的
準確度，另一個則是改善電路保持電壓的能
力。想要改善電路的取樣能力，可以透過放大
電晶體的方式來提高其電流驅動能力。因此，
當 VIN 變化時，電晶體 M11 的閘極電壓 VG11
和源極電壓 VIN 之間，由於 VIN 變化所帶來的
微小延遲時間可以被改善。想要提高電路保持
的能力，除了加大電容值 CH 以外，還可以通
過控制基版偏壓的方式(body bias control)，來調
整電晶體 M11 的 VTH [5-18]，當電路在進行取
樣時給予的 Vbias 為 GND，當電路進行保持的
動作時，給予的 Vbias 為負的 VDD。透過偏壓
控制可以提高 M11 的 VTH 來提高阻抗值，同
時降低 VIN 變化對於 HOLD 電壓所產生的影
響。 
 
圖5-18 boosted sample and hold switched circuit 
予一個 Ramp 訊號， inV 給予固定電壓值
(0.5V)，我們可以得知，在 inV > inV (0.5V)時，
輸出訊號為 High，反之， inV < inV (0.5V)時，輸
出訊號為 Low。 
 
圖 5-24 Simulation result of the Comparator 
C. Charge redistribution DAC 
Successive Approximation ADC中的DAC架
構主要可分為三種，第一種為Current Steering架
構，第二種為電阻式架構，第三種為電容式架
構，基於本系統的需求為低功率，故選擇第三
種電容式架構。這種電容式的架構主要是用二
進位搜尋法的構念來產生出所需的參考電壓，
如圖圖5-25所示，左圖為二進位搜尋法流程圖，
右圖中為4bit DAC所產生出來的參考電壓值
比。 
 
圖5-25 Binary search algorithm 
 
電容式數位類比轉換器主要是利用不同比
例的電容來進行充放電，運用電荷重新分佈的
特性來產生電壓。使用此架構作高解析度的設
計，將會面臨到一個電容面積過大的問題，為
了改善這種情況，本篇改用了分離式電容陣列
的架構如圖5-26所示，將原本12位元電容陣列分
離成2組6位元的電容陣列，可以省下90%以上的
電容面積。 
%9.96
4095
1274095
1272
4095
12
1
6
1
12
1



 

 

old
newold
n n
new
n
old
C
CC
CCCnCCnC
CCnC     (9) 
邁入了 90-nm 製程，最需要克服的問題就
是 device leakage，leakage 除了會造成額外的
power consumption 之外，還會造成 voltage 
drop，嚴重影響 linearity 和 resolution。因此針
對這次 DAC 的 leakage 問題，我們也採用了一
些抵抗 leakage 的設計。首先我們從下方的
sub-threshold current 公式來說明： 
 







 


  T
ds
T
thgs
T
cheffi
eff
eff
sub v
V
nv
VV
v
Nq
L
I exp1exp
2
2

  (10) 
 
從式子中得知當 MOS 的 Vds 縮小時，
sub-threshold leakage current 會減少，因此在
DAC 架構上我們附加了 dummy capacitor 
array，如圖 5-26 所示。其單位電容 Ca 遠比 C
小，相對來說dummy capacitance所消耗的power
不會太過明顯。其用意在於讓 MOS switch tursns 
off 時，讓 MOS switch 的 drain 和 source 的電壓
相同，以大幅減低 MOS switch 的 leakage。 
  
圖 5-26 DAC design for leakage reduction 
 
為了克服製程變異對電路造成的影響，本
篇設計一個一種 background calibration 的機制
如圖 5-27 所示，此機制可以自我調整電容值
Cc，針對電容陣列中充當橋樑的電容 Cm，當電
容 Cm 發生不匹配的情況時，可以利用現有的
電路：比較器 (COMP) 以及數位邏輯電路
 
圖 5-30 Layout of SAR ADC 
 
晶片採用 TSMC 90nm CMOS 1P9M process
來完成佈局，採用的是 32Pin 的封裝，其封裝腳
位圖如圖 5-31 所示，Chip Size 為 1.124 × 0.789  
mm2，其中 Active area 為 0.885 × 0.519 mm2。 
 
 
圖 5-31 SAR ADC 整體電路腳位圖. 
 
 
子 計 畫 六 ： Low-power Low-Noise 
RF/Mixed-Signal Circuits for Multi-Standard 
Wide-Band Biomedical Communications （李順
裕教授主持，RF/Analog/Mixed-signal 電路設計
專長） 
BFSK 超再生接收機： 
由於居家遠端照護概念的興起，隨身生醫
檢測系統也隨著蓬勃發展，因此為了延長使用
時間與電池壽命，低功耗已成為檢測系統的重
要考量之一，因應此需求，無線傳輸系統架構
的挑選變顯得重要，其中超再生系統架構，因
為採用簡易的調變方式，可減少系統元件的使
用量，在功率消耗方面有不錯的優勢。現今文
獻中已有許多超再生架構電路設計被提出
[6-1]-[6-4]，為低功耗接收機提供許多可行的方
法，然而傳統超再生架構電路特性只能針對某
種特定頻率作接收，換句話說，電路只能被單
一頻率所觸發而產生訊號，由於電路特性的限
制，因此其調變方式都採用振幅的調變方式，
也就是 OOK(on/off keying)調變。由系統的角度
來考量，無線通訊上訊號在傳輸時，採用
FSK(frequency shift keying)的調變方式將會優
於 OOK 的調變方式，主要原因為使用頻率調變
方式相較於振幅調變方式有更好的抗衰減及抗
雜訊的能力，由式(6-1)(6-2)與圖 6-1 觀察，當系
統在相同的訊號雜訊比(SNR)需求下，採用頻率
的調變方式傳輸會比使用振幅調變方式有更佳
的位元誤差率(BER)。 
ASK 之位元誤差率 
1/ 21 ( )
2 4
b
o
EBER erfc
N
  (6-1)
 
FSK 之位元誤差率 
1/ 21 ( )
2 2
b
o
EBER erfc
N
  (6-2)
 
 
圖 6-1、ASK 與 BFSK 之 BER 
 
基於上述論點，本論文提出利用除頻方
式，接收兩種不同頻率的訊號，達成可接收解
調 FSK 調變訊號的接收機，其系統架構由增益
 
 
圖 6-4、電流再利用之第一級等效模型 
    
圖 6-5 為第二級等效模型，其電流增益 3 2/d di i
為： 
3 2
2 2 2( )
d m
d gs gd
i g
i s C C
   (6-5)
 
由式可得總電流增益 3 1/d di i 為： 
3 1 2
1 1 1 2 2( ) ( )
d m m
d gs gd gs gd
i g g
i s C C s C C
    (6-6)
 
由上式可知，使用 current-reused 架構，在一條
直流電流路徑下，所輸入的小訊號將經過兩次
的放大，並不需要如串接式的額外電流路徑，
換句話說，使用此架構可以在相同的功率消耗
下，得到更高增益。 
 
圖 6-5、電流再利用之第二級等效模型 
    增益放大器電路架構如圖 6-6 所示，採用電
流再利用之共源極放大器架構，電晶體 M1 提
供第一級的增益，電容 C1 與電感 L1 作為訊號
輸入端的阻抗匹配，電感 L2 為 M1 之負載，且
在高頻時提供一極大阻抗，用來阻擋小訊號通
過，而電容 C2 即是提供小訊號路徑，使訊號能
注入電晶體 M2 的閘極，電感 L3 為第二級放大
器的負載其作用如同 L2，電容 C3 作為共源極
放大器的 bypass 電容。在此架構下，只需使用
單級放大器的功率消耗就能達到兩級放大器的
增益。 
Vin
VDD
Vb
Vb
M1
L3
C1 L1
C3L2
C2
M2
Vout
 
圖 6-6、電流再利用增益放大器電路架構 
 
B. 除頻器 
注入鎖定除頻器[6-5]，簡單來說，就是把一
週期性訊號注入一振盪系統，而此注入訊號將
會把振盪系統鎖定在同一個頻率下，以下將解
釋注入鎖定的原理。以一個簡單的 LC 振盪器如
圖 6-7 所示，其振盪頻率為 0 1 11/ L C  ，反相
緩衝器產生一個相位位移，回授給 LC 振盪器，
使整個系統相位位移為 360°而振盪頻率為 0 ，
亦稱為 free running frequency。 
 
DCI 之間亦會存在相位差。 
當注入頻率 inj 與 0 差異增加時，共振腔所
產生之相位移量也跟著增加，導致 DCI 與 injI 之間
的必需角度增大，使得相量將會以逆時針方向
轉移，如圖 6-10(b)，而角度之間的關係可表示
為： 
0 2 2
sin
sin sin
2 cos
injT
inj DC inj DC inj
II
I I I I I
       (6-9)
 
而上式最大值發生在： 
cos inj
DC
I
I
      (6-10)
 
最大值為： 
0,maxsin
inj
DC
I
I
     (6-11)
 
此關係表示 0,max 與  兩者相差 90°，亦即
0,max 90   ，如圖 6-10(c)所示，觀察圖 6-10(c)
可發現此時 TI 與 injI 相差 90°。為了推估此時注
入電流之頻率值 inj ，此時共振腔所提供之相位
移可表示為： 
0
0
2tan ( )inj
Q     (6-12)
 
由 圖  6-10(c) 可 知 0tan /inj TI I  、
2 2
T DC injI I I  ，且 0,maxtan tan  ，可得到： 
 
0
0 2
2
1( )
2
1
inj
inj
DC inj
DC
I
Q I I
I
       

 
(6-13)
 
由上式可知，當注入鎖定頻率落在離振盪頻率
 之範圍內，皆可使電路產生注入鎖定現象。 
 
 
圖 6-11、超再生原理等效模型 
利用一諧振電路來表示超再生原理之等效
模型，如圖 6-11 所示，包含由電感 L 與電容 C
所組成的共振腔，以及一並聯阻抗用 G+-G-表
示，其中 G+代表 LC tank 的等效阻抗，而-G-
代表由主動元件所提供的負阻抗，並用訊號源
表示所注入的訊號。 
    令注入訊號電流為 sin( )A t ，G= G+-G-，
等效模型可表示為[6-3]： 
 
1sin( ) dvA t C GV Vdt
dt L
      (6-14)
 
此共振電路的輸出訊號： 
 
1 2 2 2
sin( )( )
( 1/ )
d dj t j tt A tV e k e k e
G C L
   
 
   
  (6-15)
 
其 中 / 2G C  為 阻 尼 係 數 ，
2 2 2
0(1/ ) ( / 2 )d L G C       為阻尼頻
率。 
式(15)可分為兩個部分，第一部分為暫態振盪響
應： 
1 2( )d d
j t j ttV e k e k e     (6-16)
 
由上式可知，暫態響應會隨著阻抗的轉變而起
振與衰退，如圖 6-12(a)，並不會因為注入訊號
而改變，因此又稱自由響應(free response)。 
另一部分為： 
 
    
2 2
sin( )
( 1/ )
A tV
G C L
 
 
    (6-17)
 
此部分則用來表示注入訊號對於輸出訊號的關
係，又稱為外力響應(forced response)。 
爲了要偵測訊號，首先使阻抗為正值，輸
出會衰退至靜止，接著讓阻抗由正轉負，電路
開始起振，若有輸入訊號注入，則輸出將會由
外力響應(6-17)主導，也就是輸出將與注入的訊
號大小有關，然而，因為阻抗為負值，自由響
是 3MHz，由圖 6.52 可知 quench 機制可正常控
制除頻器輸出訊號。 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
Frequency (GHz)
-30
-25
-20
-15
-10
-5
0
In
pu
t R
et
ur
n 
Lo
ss
 (d
B
)
simulation
measurement
  
圖 6-15、輸入反射損耗比較圖 
 
 
圖 6-16、相位雜訊量測圖 
 
 
圖 6-17、輸出功率量測圖 
 
quench 頻率：3MHz 
 
 
圖 6-18、quench 功能量測圖 
 
表 6-1、接收機模擬與量測結果比較表 
 Simulation Measurement
Power Supply 
(V) 1.2 1.2 
Phase Noise 
(dBc/Hz@1MHz) -114.3 -102.7 
Power 
Consumption 
(mW) 
1.26 2.34 
Output Power 
(dBm) -7.4 -5.47 
Output Return 
Loss (dB) <-12 <-15 
 
本晶片利用除頻的方式使超再生接收機能
接收不同頻率的訊號。BFSK 超再生接收機包含
增益放大器與超再生除頻器，增益放大器採用
電流再利用的方式，在相同的功耗下有更佳的
增益，而超再生除頻器則是結合超再生原理與
除頻器，利用除頻器的特性接收不同頻率的訊
號，使超再生接收機能接收 FSK 調變訊號。此
電路操作於 1.2V 之電壓下，消耗 1.05mA，操
作範圍 2.4-2.5GHz，資料率為 3MHz，每位元消
耗能量為 0.42nJ ，除頻器的輸出功率為
-5.47dBm。 
 
BFSK 超再生發射機： 
 
隨著無線通訊調變理論的發展，可經由超
外差架構、直接降頻架構、或低中頻架構來實
現較複雜的調變方式。但是，應用在近距離偵
測的感測器上，如悠遊卡、門禁裝置等，一般
來說，大多以 ASK、FSK、PSK 調變方式進行
傳輸，並不需要如：QAM、QPSK 等複雜的調
變方式；此外，元件使用數上也和功率消耗成
正相關，上述架構因為混波緣故，都必須有一
組或數組以上的混波器，造成功率消耗與晶片
面積都大幅上揚。為了有著更低的消耗功率與
較簡單調變方式，此電路採用阿姆斯壯所提出
的超再生架構，來達到低功耗與低成本之感測
器。 
Quench 
signal 
Output 
signal 
一般而言，電流再利用壓控振盪器，相較於
交互耦合對式壓控振盪器會有著較差的相位雜
訊輸出與輸出功率不平衡兩項缺點，第一項較
差的相位雜訊輸出主要原因在於，利用了節省
功率消耗去換取相位雜訊變差，第二項輸出功
率不平衡，原因在於 PMOS 與 NMOS 的阻抗不
同，由電晶體阻抗公式可發現，因電子遷移率
之不同，導致振盪器會因 PMOS、NMOS 而有
不同的輸出振幅，造成功率不平衡[6-7]。 
 
2)(
21
OVoxpD
p VLWCI
R    
2)(
21
OVoxnD
n VLWCI
R    
(6-20)
 
上述之兩個缺點，相位雜訊較差會因為使
用超外差、直接降頻與低中頻架構下進行混
波，造成較差的相位雜訊也一併混波進入接收
機，而送至後端基頻處理；相反的，使用鍵移
頻率之超再生架構下，相位雜訊或是一般自然
界雜訊並不會干擾發射與接收，所以相位雜訊
之優劣並無關緊要。至於輸出功率不平衡，除
了利用 Sizing 的方式，使其阻抗調至匹配，另
外，仍可在 PMOS 與 NMOS 之源極端置上電
阻，以達到 Sizing 無法匹配的情況。 
 
B. 功率放大器 
功率放大器線性度提升方法，其中一種是利
用二極體線性器(Diode Linearizer)，此種方法具
有電路架構簡單、低功率消耗、面積小、易積
體化等優點。常見的二極體線性器可以分成三
類，第一類是功率放大的輸入端串連一個二極
體，如圖 6-21 所示，二極體可視為一個等效於
電容與電阻並聯，當輸入訊號增強時，等效電
容與電阻的非線性變化 (Positive Amplitude 
Deviation) 與 負 向 相 位 偏 移 (Negative Phase 
Deviation)的現象，對於功率放大器的 AM/AM
與 AM/PM 之失真具有補償的動作。第二類則是
並聯一個二極體到功率放大器之輸入端，如圖
6-22 所示，在電晶體的集極與基極串接一個電
阻，並操作在順偏壓。當輸入功率增加時，可
發揮整流的效果，並且使功率放大器基射極電
壓些微提升，此時操作電流亦隨之上升，藉以
提高增益，改善壓縮增益現象；另外，基射極
二極體之間的電容亦會隨著功率增加而變大，
且可在不犧牲效率的情況下改善線性度，為目
前最有效的線性度提升方法。 
 
圖 6-21、串聯式二極體線性器 
 
 
圖 6-22、並聯式二極體線性器 
 
 
圖 6-23、偏壓式二極體線性器 
 
近幾年來，有許多相關的文章在探討應用
在功率放大器的偏壓式二極體線性器，其中較
新型的二極體線性器如圖 6-24 所示。由兩個二
極體 D1 與 D2、一個接地電容 C1，和一個順偏
2 2 2 2
0 0 0 0
2 2 2 2
0
( 2 ) [( 2 ) ( ) ]
(2 ) (1 )
( )
on T on B on
T B
GD GS GB
T DB SB
GD GS GB
R Z C R Z R R Z Z
IL
Z C R
C C C
C C C
C C C


     
    
 (6-21)
 
假設在低頻時，電容 TC 可視為開路，輸入損耗
可化簡為 
2
0
0 )
2
2(
Z
ZRIL on   (6-22)
 
IL 主要由 onR 所決定，而當在高頻時，換成 BR 與
TC 所主宰，由於無法藉由降低電晶體之雜散電
容來改善輸入損耗，因此藉由增加基體電阻之
阻值，使其電晶體產生基底浮接效應，以降低
輸入損耗。在考量 BR 電阻與 TC 電容後決定電晶
體 1M 、 2M 尺寸分別為 mm  18.0/160 ，為 3M 、
4M 為 mm  18.0/96 ，且 BR 與 BR 電阻皆為 k15
歐姆。圖 6-28 為開關之電路圖 
 
 
圖 6-28、低插入損耗開關電路 
 
本設計之超再生發射前端電路使用 TSMC 
1P6M 0.18μm 製程，並利用 ADS 2009 軟體進行
電路特性模擬以及透過 Virtuoso 完成佈局規
劃，如圖 6-29 所示，晶片面積為 26.14.1 mm ，
量測方式採用電路板打線方式，將裸晶放置於
FR4 板材之印刷電路板，透過鎊線連接訊號與
電源，鎊線長度約為 3 mm。 
 
 
圖 6-29、超再生接收發射機(紅框部分) 
 
直流偏壓使用 1.2V，在模擬時可得到電流
為 0.65mA，實際量測時給定偏壓 1.2V，可得電
流為 1.45mA。輸出匹配在 2.4GHz 頻帶下皆小
於-10dB。由於量測板以及訊號傳輸線之損耗， 
P1dB 約為-12dBm(圖 6.65)。量測相位雜訊為
-102.63dBc/Hz@1MHz offset。壓控振盪器可調
範圍為 459MHz 
 
 
圖 6-30、輸出反射損耗比較圖 
 
 
圖 6-31、輸出功率量測圖 
 
本超再生發射機前端電路符合了低功率感
測器的需求。此電路在分析時，以較佳錯誤位
元率表現選出頻率鍵移調變，由於調變方式的
不像現有超外差、直接降頻與低中頻架構下那
般複雜，不須要求壓控振盪器擁有較好的相位
1 1.5 2 2.5 3 3.5 4
Frequency [GHz]
-25
-20
-15
-10
-5
0
R
et
ur
n 
Lo
ss
 [d
B
]
Simulation
Measurement
 56
174-183, June 2005. 
[15] G. Weiss, et al., “Welcome to the (almost) digital 
hospital,” IEEE Spectrum, vol. 39, no. 3, pp.44-49, 
March 2002. 
[16] S. J. Dwyer III, et al. “Teleradiology Using Switched 
Dialup Networks,” IEEE Journal on Selected areas in 
communications, vol. 10, no. 7, pp. 1161-1172, Sept. 
1992. 
[17] S. Akselsen , et al., “Telemedicine and ISDN,” IEEE 
communications Magazine, pp. 46-51, Jan. 1993. 
[18] J. Andreasson, et al., “Remote System for Patient 
Monitoring Using Bluetooth,” IEEE proceeding at 
Sensors, 2002. 
[19] R. H. Istepanian, B. et al., “Desing of mobile 
telemedicine systems using GSM and IS-54 cellular 
telephone standards.,” J Telemed Telecare, vol. 4, pp.80-2, 
1998. 
[20] D. L. Rollins, et al., “A Telemetry System for the Study 
of Spontaneous Cardiac Arrhytmias,” IEEE Trans on 
Biomed Eng, vol.47, pp. 887-92, 2000. 
[21] G. Gogou, et al. ,“DIABCARD CCMIS-a portable and 
scalable CPR for diabetes care,” IEEE Trans. Biomedical 
Engineering, vol. 49, no. 12, pp. 1412-1419, Dec. 2002. 
[22] C. N. Scanaill, et al., “Long-term telemonitoring of 
mobility trends of elderly people using SMS messaging,” 
IEEE Trans. Information Technology in Biomedicine, vol. 
10, no. 2, pp. 412-413, April 2006. 
[23] R. G. Lee, et al., “Home telecare system using cable 
television plants—an experimental field trial,” IEEE 
Trans. on Information Technology in Biomedicine, vol. 4, 
pp. 37-44, Mar. 2000. 
[24] 「007 年台北國際醫療器材、藥品暨生技展」，工研院
新聞。 
[25] 台大校訊 901 期。 
 
[2-1] I. Jekova, G. Bortolan, and I. Christov,“Assessment and 
comparison of different methods for heartbeat 
classification,＂Medical Engineering & Physics, vol. 30, 
pp. 248-259，2008. 
[2-2] S. W. Chen, “ Complexity-measure-based sequential 
hypothesis testing for real-time detection of lethal cardiac 
arrhythmias,,＂Eurasip Journal on Advances in Signal 
Processing, pp.8,2007. 
[2-3] H. G. Hosseini, D. Luo, and K. J. Reynolds, “The 
comparison of different feed forward neural network 
architectures for ECG signal diagnoisi, ＂ Medical 
Engineering & Physics, vol. 28, pp. 372-378, 2006. 
[2-4] I. Christov, G. Gomez-Herrero, V.Krasteva, I. Jekova,  
A. Gotchev, and K. Egiazarian, “Comparative study of 
morphological and time-frequency ECG descriptors for 
heartbeat classification,” Medical Medical Engineering 
& Physics, vol. 28, pp. 876-887,2006. 
[2-5] M. G. Tsipouras, D. I. Fotiadis, and D. Sideris, “An 
arrhythmia classification system based on the 
RR-interval signal,” Artifical Intelligence in Medicine, 
vol. 33, pp. 237-250, 2005 
[2-6] P. de Chazal and R. B. Reilly, “Automatic classification 
of ECG beats using waveform shap and heart beat 
interval features, ” presented at IEEE International 
Conference  on Acoustics, Speech, and Signal 
Processing(ICASSP’03),2003. 
[2-7] Y. H. Hu, S. Palreddy, and W. J. Tompkins, “A 
patient-adaptable ECG beat classifier using a mixture of 
experts approach, ” IEEE Transctions on Biomedical 
Engineering, vol. 44, pp.891-900, 1997. 
[2-8] R. E. Challis and R. I. Kitney, “Biomedical signal 
processing (in for parts). Part 1. Time-domain methods, ”  
Medical and Biological Engineering and Computing, vol. 
28, pp. 509-24,1990. 
[2-9] J. Moraes, M. O. Seixas, F.N. Vilani, and E. V. Costa, 
“A real time QRS complex classification method using 
Mahalanobis distance,” 2002, pp. 201-204, 2002. 
[2-10] L. Khadra, A. S. Al-Fahoum, and S. Binajjaj, “A 
quantitative analysis approach for cardiac arrhythmia 
classification using higher order spectral techniques, ” 
IEEE Transactions on Biomedical Engineering, vol. 52, 
pp.1840-1845, 2005. 
[2-11] K.Minami, H. Nakajima, and T. Toyoshima, “Real-time 
discrimination of ventricular tachyarrhythmia with 
Fourier-transform neural network,” IEEE Transactions on 
Biomedical Engineering, vol. 46, pp. 179-185, 1999. 
[2-12] S. N. Yu and Y. H. Chen, “Electrocardiogram beat 
classification based on wavelet transformation and 
probabilistic neural network, ” Pattern Recognition 
Letters, vol. 28, pp. 1142-1150, 2007. 
[2-13] E. D. Ubeyli, “ECG beats classification using multiclass 
support vector machines with error correcting output 
codes, ” Digital Signal Processign, vol. 17, pp.675-684, 
2007. 
[2-14] G. Krishna Prasad and J. S. Sahambi, “Classificaiton of 
ECG arrhythmias using multi-resolution analysis and 
neural networks, ” presented at IEEE TENCON 2003: 
Conference on Covergent Technologies for the 
Asia-Pacific Region, Bangalore, India, 2003. 
[2-15] S.-N. Yu and Y.-H. Chen, “Noise-tolerant 
electrocardiogram beat classification based on higher 
order statistics of subband components,” Artificial 
Intelligence in Medicine, vol. 46, pp. 165-178, 2009. 
[2-16] S. G. Mallat, “A theory for multiresolution signal 
decomposition: the wavelet representation,” Pattern 
Analysis and Machine Intelligence, IEEE Transactions on, 
vol. 11, no. 7, pp. 674-693,1989. 
[2-17] E. D. Ubeyli, “ECG beats classification using multiclass 
support vector machines with error correcting about 
codes,” Digital Signal Processing, vol. 17, pp. 675-684, 
2007. 
[2-18] K. Polat and S. Gunes, “Detection of ECG Arrhythmia 
using a differential expert system approach based on 
principal component analysis and least square support 
vector machine,” Applied Mathematics and Computation, 
vol. 186, pp.898-9026, 2007. 
[2-19] S. Haykin, Neural Networks: A Comprehensive 
 58
continuous-time filter with on-chip automatic tuning,” 
IEEE Journal of Solid-State Circuits, Vol. 23, no.3, 1988, 
pp. 750-758. 
[5-4] E. Seevinck, R.F. Wassenaar, “A versatile CMOS linear 
transconductor /square-law function,” IEEE Journal of 
Solid-State Circuits, Vol. 22, no.3,1987, pp. 366-377. 
[5-5] Z. Wang and W. Guggenbuhl, “A voltage-controllable 
linear MOStransconductor using bias offset technique,” 
IEEE Journal of Solid-StateCircuits, Vol. 25, no.1, 1990, 
pp. 315-317. 
[5-6] A. Veeravalli, E. Sánchez-Sinencio, and J. 
Silva-Martinez, “ Transconductance Amplifier Structures 
With Very Small Transconductances : A Comparative 
Design Approach, ” IEEE J. Solid-State Circuits, vol. 37, 
no. 6, pp. 770-775, 2002 . 
[5-7] S. Solis-Bustos, J. Silva-Martinez, F. Maloberti, E. 
Sanchez-Sinencio, “ A 60db dynamic-range CMOS 
sixth-order 2.4 Hz Low-pass filter for medical 
applications, ” IEEE Trans. Circuits Syst. II, vol. 47, pp. 
1391-1398, Dec.2000. 
[5-8] Jaime E. Kardontchik, ”Introduction to the Design of 
Transconductor-Capacitor Filters,” Raytheon Company, 
Mountain View, CA , 1992 
[5-9] R. F. Yazicioglu, P. Merken, and C. Van Hoof, “Effect of 
electrode offset on the CMRR of current balancing 
instrumentation amplifiers,” Ph.D. Res. Microelec. Elec. 
(PRIME), vol. 1, pp. 35–38, Jul. 2005. 
[5-10] Yazicioglu, R.F.;   Merken, P.;   Puers, R.;   Van 
Hoof, C.; "A 200 uW Eight-Channel EEG Acquisition 
ASIC for Ambulatory EEG Systems"Solid-State 
Circuits, IEEE Journal of ,pp3025-3038,2008 
[5-11] Christian C. ENZ and GABOR C. TEMES, “Circuit 
Techniques for Reducing the Effects of Op-Amp 
Imperfections: Autozeroing, Correlated Double 
Sampling, and Chopper Stabilization,” Proceedings of 
the IEEE, VOL  84, NO  11, NOVEMBER  I996 
[5-12] T. Cho and P. R. Gray, “A 10b, 20 Msamples/s, 35 mW 
pipeline A/D converter,” IEEE J. Solid-State Circuits, 
vol. 30, no. 3, pp. 166–172, Mar. 1995. 
[5-13] S. Rabii and B. A. Wooley, “A 1.8-V digital-audio 
sigma-delta modulator in 0.8-_m CMOS,” IEEE J. 
Solid-State Circuits, vol. 32, no. 6, pp. 783–796, Jun. 
1997. 
[5-14] C. J. B. Fayomi, G. W. Roberts, and M. Sawan, “A 1-V, 
10-bit rail-torail successive approximation 
analog-to-digital converter in standard 0.18 _m CMOS 
technology,” in Proc. IEEE Int. Symp. Circuits and 
Systems (ISCAS), 2001, pp. 460–463. 
[5-15] Hao-Chiao Hong, Member, IEEE, and Guo-Ming Lee 
“A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 
8-bit Successive Approximation ADC”, IEEE 
JOURNAL OF SOLID-STATE CIRCUITS, VOL. 42, 
NO. 10, OCTOBER 2007 
[5-16] T. Yoshida, M. Sasaki, and A. Iwata, “A 1-V supply 
successive approximation ADC with rail-to-rail input 
voltage range,” in Proc. IEEE Int. Symp. Circuits and 
Systems (ISCAS), 2005, pp. 192–195. 
[5-17] A. Rossi and G. Fucili, “Nonredundant successive 
approximation register for A/D converters,” IEE of 
Electronics Letters, vol. 32, Issue. 12, pp. 1055-10576, 
Jun 1996. 
[5-18] Vito Giannini and Pierluigi Nuzzo “An 820μW 9b 
40MS/s Noise-Tolerant Dynamic-SAR ADC in 90nm 
Digital CMOS”,  IEEE international Solid-State 
Circuit Conference ISSCC 2008 February 5 
[5-19] J. Crols and M. Steyaert, “Switched-opamp: An 
approach to realize full CMOS switched-capacitor 
filters at very low power supply,” IEEE J. Solid-State 
Circuits, vol. 29, no. 8, pp. 936–942, Aug. 1994.  
[5-20] A. Baschirotto and R. Castello, “A 1-V 1.8-MHz 
CMOS switched opamp SC filter with rail-to-rail ouput 
swing,” IEEE J. Solid-State Circuits, vol. 32, no. 12, pp. 
1979–1986, Dec. 1997. 
[5-21] S. Ogawa, and K. Watanabe, “A switched-capacitor 
successive approximation A/D converter,” IEEE 
Transactions on Instrumentation and Measurement, vol. 
42, Issue. 4, pp. 847-853, Aug. 1993. 
[5-22] A. Baschirotto and R. Castello, “A 1-V 1.8-MHz 
CMOS switched opamp SC filter with rail-to-rail output 
swing,” IEEE J. Solid-State Circuits, vol. 32, no. 12, pp. 
1979–1986, Dec. 1997. 
[5-23] J. Crols and M. Steyaert, “Switched-opamp: An 
approach to realize full CMOS switched-capacitor 
filters at very low power supply,” IEEE J. Solid-State 
Circuits, vol. 29, no. 8, pp. 936–942, Aug. 1994. 
 
[6-1] IEEE Standard Part 15.4: Wireless Medium Access 
Control (MAC) and Physical Layer (PHY) Specification 
for Wireless Personal Area Networks (WPANs), IEEE 
standard 802.15.4-2003, 2003. 
[6-2] A. Vouilloz, M. Declercq, and C. Dehollain, “A 
low-power CMOS super-regenerative receiver at 1 
GHz,” IEEE J. Solid-State Circuits, vol. 36, no. 3, pp. 
440-451, Mar. 2001. 
[6-3] B. Otis, Y.H. Chee, and J. Rabaey, “A 400µW-RX, 
1.6mW-TX super-regenerative transceiver for wireless 
sensor networks,” IEEE Int. Solid-State Circuits Tech. 
Conf. Dig., vol. 51, Feb. 2005, pp. 396-397. 
[6-4] J.-Y. Chen, M. P. Flynn, and J. P. Hayes, “A fully 
integrated auto-calibrated super-regenerative receiver in 
0.13-µm CMOS,” IEEE J. Solid-State Circuits, vol. 42, 
no. 9, pp. 1976-1985, Sep. 2007. 
[6-5] F.X. Moncunill-Geniz, P. Pal ` a-Sch ¨ onw¨ alder, C. 
Dehollain, N. Joehl, and M. Declercq, “An 11-Mb/s 
2.1-mW synchronous superregenerative receiver at 2.4 
GHz,” IEEE Trans. Microw. Theory Tech., vol. 55, no. 6, 
pp. 1355-1362, June 2007. 
[6-6] 劉深淵、楊清淵，“鎖相迴路”，滄海，2008 年。 
[6-7] E. H. Armstrong, “Some Recent Developments of 
Regenerative Circuits,” Proceeding of The Institute of 
Radio Engineers, vol. 10, Issue 4, pp.244-260, Oct 1922. 
[6-8] J. P. Hong, S. J. Yun, N. J. Oh, and S. G. Lee, “A 
2.2-mW Backgate Coupled LC Quadrature VCO with 
 60
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
將涵蓋生醫、資訊、通訊、網路與 SoC 技術之互動式智慧型身體感測網路晶片系統平台整合成
功，完成部分晶片設計、下線與量測，開發關鍵技術並提供產業在生醫電子方面之人才與技術
需求，經由自我技術不斷實現與創新，提升健康照護技術與兼顧社會責任。 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：■已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
總計畫執行：已完成部分晶片設計、下線與量測，開始進行無線發射系統整合的工作，加
入通訊基頻控制電路，預期將互動式智慧型身體感測網路晶片系統平台整合成功。由於此系統
涵蓋生醫、資訊、通訊、網路與 SOC 技術，在整合上相當不易，然透過每星期之研究會議，
可克服整合時所遇到之瓶頸。本計畫已開發相關技術並提供產業在生醫電子方面之人才與技
術需求，經由自我技術實現與創新，除了提升健康照護技術亦兼顧社會責任，已達到計畫執
行之初被賦予對產業貢獻的自我要求。 
此外，目前台灣產業界並無此整合晶片，學術界如交大亦投入人力進行晶片開發(如 E 華
陀)與人才培訓，顯見此方面人才對未來生醫晶片產業的迫切需求，因此，本計畫亦希望透過
計畫執行，培養生醫系統晶片設計人才，並完成無線 ECG 傳輸接收系統晶片，以提升產業開
發生醫系統晶片的能力。 
 
附件二 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/13
國科會補助計畫
計畫名稱: 總計畫(3/3)
計畫主持人: 李順裕
計畫編號: 99-2220-E-194-001- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
與大陸中山科學研究院、澳洲 RMIT 大學共同舉辦 2nd International 
Symposium on Bioelectronics &amp ；  Bioinformatics 國 際 會 議
http://isbb2011.wmah.org/. 擔任 Technical Program Chair. 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
