# Filtro-FIR-para-FPGA
Projeto para explorar implementa√ß√µes otimizadas de filtros FIR de alta ordem em FPGA. Utiliza Python para gera√ß√£o autom√°tica de c√≥digo Verilog, quantiza√ß√£o, cria√ß√£o de testbenches e an√°lise de desempenho, visando aplica√ß√µes em tempo real e uso eficiente de recursos.

Gera√ß√£o, Simula√ß√£o e Valida√ß√£o de Filtro FIR em Verilog com Suporte Python
Este projeto automatiza o fluxo completo de gera√ß√£o, simula√ß√£o e verifica√ß√£o de um filtro FIR digital usando Python para gerar arquivos Verilog (m√≥dulo e testbench), simular no ModelSim (ou outro ambiente FPGA) e comparar os resultados com uma refer√™ncia implementada no pr√≥prio Python.

‚öôÔ∏è 1. Gera√ß√£o do C√≥digo Verilog ‚Äì gerar_verilog()
Esta fun√ß√£o em Python gera automaticamente um m√≥dulo Verilog (FIR.v) que implementa um filtro FIR com os seguintes elementos:

Linha de atraso para armazenar entradas anteriores (delay_line[])

Vetor de coeficientes (coeffs[]), com os valores vindos do c√≥digo Python.

Estrutura de acumulador que realiza a convolu√ß√£o FIR.

Sa√≠da assinada com largura de bits suficiente para evitar overflow.

A largura da sa√≠da √© calculada por:
### F√≥rmula:
###     Nbout = Nbs + Nbf - 1 + ceil(log2(ordem))
###
### Onde:
###     Nbs   = n√∫mero de bits da entrada (ex: 16 bits do ADC)
###     Nbf   = n√∫mero de bits dos coeficientes do filtro
###     ordem = n√∫mero de coeficientes - 1 (ordem do filtro FIR)

üß™ 2. Gera√ß√£o do Testbench ‚Äì gerar_testbench()
Esta fun√ß√£o gera um arquivo Verilog (fir_tb.v) que implementa o testbench automatizado. Ele realiza as seguintes tarefas:

Gera um clock de 8 kHz.

L√™ amostras de entrada do arquivo input_signal.txt.

Aplica essas amostras ao m√≥dulo FIR.

Escreve as sa√≠das simuladas em dois arquivos:

output_data.txt (todos os bits da sa√≠da)

output_data16.txt (apenas os 16 LSBs da sa√≠da)

‚ö†Ô∏è Aten√ß√£o: √â necess√°rio editar os caminhos dos arquivos no c√≥digo para que apontem para as pastas corretas no seu computador (entrada e sa√≠da devem estar no mesmo diret√≥rio do ModelSim ou da ferramenta de simula√ß√£o Verilog).

üßæ 3. Fluxo de Execu√ß√£o Completo
Gerar o sinal de entrada em Python usando o script principal (base):

Um sinal de teste √© criado com harm√¥nicos e ru√≠do.

Este sinal √© quantizado e salvo em input_signal.txt.

Executar as fun√ß√µes gerar_verilog() e gerar_testbench():

Estas fun√ß√µes criam automaticamente os arquivos Verilog do filtro e do testbench, j√° prontos para simula√ß√£o.

Rodar a simula√ß√£o no ModelSim (ou similar):

Carregue fir_tb.v, compile e simule o testbench.

Isso ir√° gerar automaticamente os arquivos output_data.txt e output_data16.txt.

Executar novamente o script Python base para compara√ß√£o:

O script ir√° ler os arquivos de sa√≠da da simula√ß√£o Verilog.

Comparar as respostas do FPGA com a resposta esperada em Python.

Plotar os sinais sobrepostos.

Calcular o erro quadr√°tico m√©dio (MSE) entre as respostas.

üìä 4. Sa√≠das do Verilog
output_data.txt: sa√≠da do filtro FIR completa com largura total de bits.

output_data16.txt: sa√≠da truncada para 16 bits (√∫til para visualiza√ß√£o ou uso em blocos com limita√ß√£o de largura de barramento).


