# Verilog HDL 实现单周期无流水 MIPS 架构

> + 实现软件：Xilins 13.4；
> + 支持指令：基本 ALU 指令、LW/SW、BEQ、JMP（没有 JNE 等）;
> + 时钟控制：同步时钟、上升沿取指、下降沿写存;
> + 作者：李扬名，时间：18/10/12;

