# DDS - Direct Digital Synthesis
## Generador de Formas de Onda Digital con Control UART

[![FPGA](https://img.shields.io/badge/FPGA-Cyclone%20II%20EP2C5T144C8-blue)]()
[![Language](https://img.shields.io/badge/Language-VHDL-orange)]()
[![Processor](https://img.shields.io/badge/Processor-Nios%20II-green)]()
[![License](https://img.shields.io/badge/License-MIT-yellow)]()

---

## ğŸ“‹ Tabla de Contenidos
- [DescripciÃ³n del Proyecto](#descripciÃ³n-del-proyecto)
- [CaracterÃ­sticas Principales](#caracterÃ­sticas-principales)
- [Arquitectura del Sistema](#arquitectura-del-sistema)
- [Especificaciones TÃ©cnicas](#especificaciones-tÃ©cnicas)
- [Componentes del Sistema](#componentes-del-sistema)
- [Diagrama de Bloques](#diagrama-de-bloques)
- [ConfiguraciÃ³n de Pines](#configuraciÃ³n-de-pines)
- [Software Embebido](#software-embebido)
- [InstalaciÃ³n y Uso](#instalaciÃ³n-y-uso)
- [Resultados y Pruebas](#resultados-y-pruebas)
- [Conclusiones](#conclusiones)
- [Trabajo Futuro](#trabajo-futuro)
- [Referencias](#referencias)

---

## ğŸ¯ DescripciÃ³n del Proyecto

Este proyecto implementa un **Sistema de SÃ­ntesis Digital Directa (DDS)** en una FPGA Cyclone II, capaz de generar tres tipos de formas de onda digitales con control de frecuencia dinÃ¡mico a travÃ©s de comunicaciÃ³n UART. El sistema combina hardware digital avanzado con un procesador embebido Nios II para proporcionar una soluciÃ³n completa y flexible de generaciÃ³n de seÃ±ales.

### Formas de Onda Soportadas
- âœ… **Senoidal** - Para aplicaciones de comunicaciones y anÃ¡lisis espectral
- âœ… **Triangular** - Para generaciÃ³n de rampa y testing de sistemas lineales  
- âœ… **Diente de Sierra** - Para aplicaciones de barrido y osciladores

---

## ğŸš€ CaracterÃ­sticas Principales

- **Alta ResoluciÃ³n**: 10 bits en todas las etapas de procesamiento (1024 niveles)
- **Control de Frecuencia**: DinÃ¡mico a travÃ©s de UART con precisiÃ³n de 10 bits
- **SelecciÃ³n de Forma de Onda**: 3 botones fÃ­sicos para cambio instantÃ¡neo
- **Interfaz UART**: Control remoto desde Eclipse IDE o terminal serial
- **Salida PWM**: SeÃ±al modulada lista para filtrado analÃ³gico
- **Procesador Embebido**: Nios II para manejo de comunicaciones
- **Bajo Consumo de Recursos**: Optimizado para FPGA Cyclone II

---

## ğŸ—ï¸ Arquitectura del Sistema

### Diagrama de Bloques Principal

```mermaid
graph TB
    subgraph CONTROL ["ğŸ–¥ï¸ INTERFAZ DE CONTROL"]
        direction TB
        A["ğŸ–¥ï¸ Eclipse IDE<br/>ğŸ“Ÿ Terminal Serial"]
        B["ğŸ“¡ UART RS-232<br/>âš¡ 115200 bps"]
        A ==>|Control Commands| B
    end
    
    subgraph NIOS ["âš¡ SISTEMA NIOS II EMBEBIDO"]
        direction TB
        C["ğŸ§  CPU Nios II<br/>ğŸ”„ 50 MHz"]
        D["ğŸ’¾ Memoria RAM<br/>ğŸ“¦ 4KB"]
        E["ğŸ“¨ UART Controller"]
        F["ğŸ”¢ FCW Generator<br/>ğŸ¯ 10 bits"]
        
        C -.-> D
        C -.-> E
        C ==> F
    end
    
    subgraph DDS ["ğŸ”§ NÃšCLEO DDS HARDWARE"]
        direction TB
        G["ğŸ”„ Acumulador de Fase<br/>âš™ï¸ 10 bits"]
        
        subgraph LUTS ["ğŸ“Š TABLAS LOOKUP LUT"]
            direction LR
            H["ğŸŒŠ Senoidal<br/>ğŸ“ˆ 1024x10b"]
            I["ğŸ“ Triangular<br/>ğŸ“ˆ 1024x10b"]
            J["âš¡ Diente Sierra<br/>ğŸ“ˆ 1024x10b"]
        end
        
        K["ğŸ”€ Multiplexor<br/>ğŸ›ï¸ MUX 3:1"]
        L["ğŸ”˜ Botones<br/>ğŸ® sel 2:0"]
        M["âš¡ DAC PWM<br/>ğŸµ 10 bits"]
        
        G ==>|fase_out 9:0| H
        G ==>|fase_out 9:0| I
        G ==>|fase_out 9:0| J
        
        H ==> K
        I ==> K
        J ==> K
        L ==> K
        
        K ==>|data 9:0| M
        M -.->|enable| G
    end
    
    subgraph OUTPUT ["ğŸ“¡ SALIDA ANALÃ“GICA"]
        direction TB
        N["ğŸ” Filtro RC<br/>ğŸ“Š Paso Bajo"]
        O["ğŸ“ˆ SeÃ±al AnalÃ³gica<br/>ğŸµ f = FCW x f_clk / 2^10"]
        
        N ==> O
    end
    
    %% Conexiones principales
    B ==>|Serial Data| C
    F ==>|FCW 9:0| G
    M ==>|PWM Signal| N
    
    %% Estilos avanzados
    classDef interfaceStyle fill:#1565C0,stroke:#0D47A1,stroke-width:3px,color:#fff,font-weight:bold
    classDef niosStyle fill:#7B1FA2,stroke:#4A148C,stroke-width:3px,color:#fff,font-weight:bold
    classDef ddsStyle fill:#F57C00,stroke:#E65100,stroke-width:3px,color:#fff,font-weight:bold
    classDef lutStyle fill:#388E3C,stroke:#1B5E20,stroke-width:3px,color:#fff,font-weight:bold
    classDef outputStyle fill:#D32F2F,stroke:#B71C1C,stroke-width:3px,color:#fff,font-weight:bold
    
    class A,B interfaceStyle
    class C,D,E,F niosStyle
    class G,K,L,M ddsStyle
    class H,I,J lutStyle
    class N,O outputStyle
    
    %% Estilos de subgrafos
    style CONTROL fill:#E3F2FD,stroke:#1976D2,stroke-width:4px
    style NIOS fill:#F3E5F5,stroke:#7B1FA2,stroke-width:4px
    style DDS fill:#FFF3E0,stroke:#F57C00,stroke-width:4px
    style LUTS fill:#E8F5E8,stroke:#388E3C,stroke-width:4px
    style OUTPUT fill:#FFEBEE,stroke:#D32F2F,stroke-width:4px
```

### Flujo de Datos

```mermaid
flowchart LR
    subgraph INPUT ["ğŸ“± ENTRADA"]
        A["ğŸ–¥ï¸ Terminal<br/>Eclipse IDE"]
    end
    
    subgraph COMM ["ğŸ“¡ COMUNICACIÃ“N"]
        B["ğŸ“¡ UART<br/>115200 bps"]
    end
    
    subgraph PROC ["ğŸ§  PROCESAMIENTO"]
        C["ğŸ–¥ï¸ Nios II<br/>Processor"]
        D["ğŸ”¢ FCW<br/>Generator"]
    end
    
    subgraph SIGNAL ["ğŸ”„ GENERACIÃ“N DE SEÃ‘AL"]
        E["âš™ï¸ Acumulador<br/>de Fase"]
        F["ğŸ“Š LUTs<br/>Lookup Tables"]
        G["ğŸ”€ MUX<br/>Selector"]
        H["ğŸ”˜ Botones<br/>Control"]
    end
    
    subgraph CONV ["âš¡ CONVERSIÃ“N"]
        I["âš¡ DAC<br/>PWM"]
    end
    
    subgraph FILTER ["ï¿½ FILTRADO"]
        J["ï¿½ Filtro RC<br/>Paso Bajo"]
    end
    
    subgraph FINAL ["ğŸ“ˆ SALIDA"]
        K["ğŸµ SeÃ±al<br/>AnalÃ³gica"]
    end
    
    subgraph CLOCK ["â° SINCRONIZACIÃ“N"]
        L["ğŸ”„ Reloj<br/>Sistema"]
    end
    
    %% Flujo principal
    A ==>|Comandos| B
    B ==>|Serial Data| C
    C ==>|Control| D
    D ==>|FCW 9:0| E
    E ==>|Fase| F
    F ==>|Datos| G
    H ==>|Select| G
    G ==>|Amplitud| I
    I ==>|PWM| J
    J ==>|Filtrada| K
    
    %% SeÃ±ales de control
    L -.->|Clock| E
    I -.->|Enable| E
    
    %% Estilos modernos con gradientes
    classDef inputStyle fill:linear-gradient(90deg, #2196F3, #21CBF3),stroke:#1976D2,stroke-width:3px,color:#fff,font-weight:bold
    classDef commStyle fill:linear-gradient(90deg, #4CAF50, #8BC34A),stroke:#388E3C,stroke-width:3px,color:#fff,font-weight:bold
    classDef procStyle fill:linear-gradient(90deg, #9C27B0, #E91E63),stroke:#7B1FA2,stroke-width:3px,color:#fff,font-weight:bold
    classDef signalStyle fill:linear-gradient(90deg, #FF9800, #FFC107),stroke:#F57C00,stroke-width:3px,color:#fff,font-weight:bold
    classDef convStyle fill:linear-gradient(90deg, #F44336, #FF5722),stroke:#D32F2F,stroke-width:3px,color:#fff,font-weight:bold
    classDef filterStyle fill:linear-gradient(90deg, #795548, #8D6E63),stroke:#5D4037,stroke-width:3px,color:#fff,font-weight:bold
    classDef finalStyle fill:linear-gradient(90deg, #607D8B, #90A4AE),stroke:#455A64,stroke-width:3px,color:#fff,font-weight:bold
    classDef clockStyle fill:linear-gradient(90deg, #009688, #4DB6AC),stroke:#00695C,stroke-width:3px,color:#fff,font-weight:bold
    
    class A inputStyle
    class B commStyle
    class C,D procStyle
    class E,F,G,H signalStyle
    class I convStyle
    class J filterStyle
    class K finalStyle
    class L clockStyle
    
    %% Estilos de subgrafos con efectos
    style INPUT fill:#E3F2FD,stroke:#1976D2,stroke-width:4px,stroke-dasharray: 5 5
    style COMM fill:#E8F5E8,stroke:#388E3C,stroke-width:4px,stroke-dasharray: 5 5
    style PROC fill:#F3E5F5,stroke:#7B1FA2,stroke-width:4px,stroke-dasharray: 5 5
    style SIGNAL fill:#FFF3E0,stroke:#F57C00,stroke-width:4px,stroke-dasharray: 5 5
    style CONV fill:#FFEBEE,stroke:#D32F2F,stroke-width:4px,stroke-dasharray: 5 5
    style FILTER fill:#EFEBE9,stroke:#5D4037,stroke-width:4px,stroke-dasharray: 5 5
    style FINAL fill:#ECEFF1,stroke:#455A64,stroke-width:4px,stroke-dasharray: 5 5
    style CLOCK fill:#E0F2F1,stroke:#00695C,stroke-width:4px,stroke-dasharray: 5 5
```

### Diagrama Interactivo de Arquitectura DDS

<div align="center">

```mermaid
gitgraph
    commit id: "ğŸš€ Sistema Inicializado"
    
    branch uart-comm
    checkout uart-comm
    commit id: "ğŸ“¡ UART Configurado"
    commit id: "ğŸ“¨ Datos Recibidos"
    
    branch nios-processing
    checkout nios-processing
    commit id: "ğŸ§  Nios II Activo"
    commit id: "ğŸ”¢ FCW Generado"
    
    branch dds-core
    checkout dds-core
    commit id: "âš™ï¸ Acumulador Funcionando"
    commit id: "ğŸ“Š LUTs Accedidas"
    commit id: "ğŸ”€ MUX Seleccionado"
    
    branch output
    checkout output
    commit id: "âš¡ PWM Generado"
    commit id: "ğŸ” SeÃ±al Filtrada"
    commit id: "ğŸµ Salida AnalÃ³gica"
    
    checkout main
    merge uart-comm
    merge nios-processing
    merge dds-core
    merge output
    commit id: "âœ… Sistema DDS Completo"
```

</div>

---

## ğŸ“Š Especificaciones TÃ©cnicas

### Hardware
| EspecificaciÃ³n | Valor |
|---|---|
| **FPGA** | Cyclone II EP2C5T144C8 |
| **Elementos LÃ³gicos** | 4,608 (utilizados: ~26-33%) |
| **Memoria M4K** | 26 bloques de 4KB (utilizados: ~23%) |
| **Pines I/O** | 89 disponibles (utilizados: 8) |
| **Frecuencia MÃ¡xima** | 50 MHz |
| **Encapsulado** | TQFP 144 pines |

### ResoluciÃ³n y PrecisiÃ³n
| ParÃ¡metro | EspecificaciÃ³n |
|---|---|
| **ResoluciÃ³n de Fase** | 10 bits (1024 puntos/ciclo) |
| **ResoluciÃ³n PWM** | 10 bits (1024 niveles) |
| **ResoluciÃ³n FCW** | 10 bits (1024 valores) |
| **PrecisiÃ³n de Frecuencia** | f_clk/1024 |
| **Rango de Frecuencia** | 0 - f_clk/2 Hz |

### ComunicaciÃ³n
| Protocolo | ConfiguraciÃ³n |
|---|---|
| **UART** | 115,200 baudios, 8N1 |
| **Interfaz** | Eclipse IDE / Terminal Serial |
| **Protocolo** | ASCII (valores binarios 10 bits) |

---

## ğŸ”§ Componentes del Sistema

### 1. Sistema Nios II
- **CPU**: Nios II/e (versiÃ³n econÃ³mica)
- **Memoria**: 4KB on-chip RAM
- **PerifÃ©ricos**: UART, PIO, JTAG UART
- **Clock**: 50 MHz

### 2. NÃºcleo DDS
#### Acumulador de Fase (`Acum_Fase.vhd`)
```vhdl
entity Acum_Fase is
    Port (
        clk      : in std_logic;
        rst      : in std_logic;
        enable   : in std_logic;
        fcw      : in std_logic_vector (9 downto 0);
        fase_out : out std_logic_vector (9 downto 0)
    );
end Acum_Fase;
```

#### Tablas de Lookup
- **Senoidal**: ROM 1024Ã—10 bits con valores sinusoidales
- **Triangular**: ROM 1024Ã—10 bits con valores triangulares  
- **Diente de Sierra**: ROM 1024Ã—10 bits con valores de rampa

#### Multiplexor (`MUX.vhd`)
```vhdl
-- Mapeo de SelecciÃ³n:
-- sel = "011" â†’ Senoidal
-- sel = "101" â†’ Diente de Sierra  
-- sel = "110" â†’ Triangular
```

#### DAC PWM (`DAC.vhd`)
- Generador PWM de 10 bits
- Frecuencia PWM: f_clk
- Ciclo de trabajo proporcional a la amplitud

---

## ğŸ“ ConfiguraciÃ³n de Pines

| Pin | SeÃ±al | DescripciÃ³n |
|---|---|---|
| PIN_17 | clk | Reloj del sistema (50 MHz) |
| PIN_144 | rst | Reset global (activo bajo) |
| PIN_41 | rxd | RecepciÃ³n UART |
| PIN_43 | txd | TransmisiÃ³n UART |
| PIN_40 | pwm_out | Salida PWM del DDS |
| PIN_44 | sel[0] | Selector forma de onda bit 0 |
| PIN_42 | sel[1] | Selector forma de onda bit 1 |
| PIN_47 | sel[2] | Selector forma de onda bit 2 |

### ConfiguraciÃ³n de Pull-ups
- Todos los pines de entrada tienen resistencias pull-up habilitadas
- EstÃ¡ndar I/O: 3.3V LVTTL

---

## ğŸ’» Software Embebido

### CÃ³digo Principal (Nios II)
```c
#include "sys/alt_stdio.h"
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "altera_avalon_uart_regs.h"

// FunciÃ³n principal de conversiÃ³n FCW
void sendBinaryValueToFCW(char* bin_value) {
    int value = 0;
    int i;
    for (i = 0; i < 10; i++) {
        value = (value << 1) | (bin_value[i] - '0');
    }
    IOWR_ALTERA_AVALON_PIO_DATA(FCW_BASE, value);
}

int main() {
    char bin_value[11];
    
    while (1) {
        alt_putstr("\nIngresa un valor binario de 10 bits: ");
        alt_getline(bin_value, 11);
        sendBinaryValueToFCW(bin_value);
    }
    return 0;
}
```

### Mapa de Memoria Nios II
```
0x0000 - 0x0008: JTAG UART
0x0800 - 0x1000: Debug Module  
0x4000 - 0x5000: On-Chip Memory (4KB)
0x8000 - 0x8020: UART
0x9000 - 0x9010: FCW PIO
```

---

## ğŸ› ï¸ InstalaciÃ³n y Uso

### Requisitos del Sistema
- Quartus II 13.0 o superior
- Eclipse IDE para Nios II
- ModelSim (opcional para simulaciÃ³n)
- Cable USB-Blaster para programaciÃ³n

### Pasos de InstalaciÃ³n

1. **Clonar el Repositorio**
```bash
git clone https://github.com/Cahura/DDS-Direct-Digital-Synthesis.git
cd DDS-Direct-Digital-Synthesis
```

2. **Abrir Proyecto en Quartus II**
```bash
# Abrir DDS/DDS.qpf en Quartus II
# Compilar el proyecto completo
```

3. **Programar la FPGA**
- Conectar cable USB-Blaster
- Programar archivo .sof generado

4. **Compilar Software Nios II**
```bash
# Abrir Eclipse IDE para Nios II
# Importar proyecto desde UART/software/UART/
# Compilar y ejecutar
```

### Uso del Sistema

1. **ConexiÃ³n UART**
   - Conectar puerto serial a 115,200 baudios
   - Abrir terminal en Eclipse o aplicaciÃ³n serial

2. **Control de Frecuencia**
   - Ingresar valores binarios de 10 bits (ej: 0000000001)
   - El sistema calcularÃ¡: f_out = (FCW Ã— 50MHz) / 1024

3. **SelecciÃ³n de Forma de Onda**
   - BotÃ³n 1: Onda senoidal
   - BotÃ³n 2: Onda diente de sierra  
   - BotÃ³n 3: Onda triangular

4. **ConexiÃ³n de Salida**
   - Conectar pin PWM_OUT a filtro RC
   - fc_filtro â‰ˆ 10 Ã— f_out_max para mejor calidad

---

## ğŸ“ˆ Resultados y Pruebas

### Pruebas Realizadas

#### Test de Frecuencia
| FCW (decimal) | FCW (binario) | Frecuencia TeÃ³rica | Frecuencia Medida |
|---|---|---|---|
| 1 | 0000000001 | 48.8 Hz | 48.7 Hz |
| 10 | 0000001010 | 488 Hz | 487 Hz |
| 100 | 0001100100 | 4.88 kHz | 4.87 kHz |
| 512 | 1000000000 | 25 kHz | 24.98 kHz |

#### Test de Formas de Onda
- âœ… **Senoidal**: THD < 1% con filtro RC adecuado
- âœ… **Triangular**: Linealidad > 99%
- âœ… **Diente de Sierra**: Tiempo de subida uniforme

#### UtilizaciÃ³n de Recursos
- **Elementos LÃ³gicos**: 1,247 / 4,608 (27%)
- **Memoria M4K**: 6 / 26 (23%)
- **Pines I/O**: 8 / 89 (9%)
- **Frecuencia MÃ¡xima**: 52.1 MHz (cumple especificaciÃ³n)

---

## ğŸ“ Conclusiones

### Logros Principales

1. **ImplementaciÃ³n Exitosa**: Se desarrollÃ³ un sistema DDS completo y funcional en FPGA Cyclone II.

2. **Alta PrecisiÃ³n**: La resoluciÃ³n de 10 bits proporciona 1024 niveles discretos, resultando en excelente calidad de seÃ±al.

3. **Flexibilidad de Control**: La combinaciÃ³n de control UART para frecuencia y botones fÃ­sicos para forma de onda ofrece una interfaz muy versÃ¡til.

4. **Eficiencia de Recursos**: El diseÃ±o utiliza menos del 30% de los recursos disponibles, permitiendo expansiones futuras.

5. **IntegraciÃ³n Hardware-Software**: La implementaciÃ³n del procesador Nios II permite un control inteligente y flexible del sistema.

### Ventajas del DiseÃ±o

- **Modularidad**: Cada componente tiene responsabilidades bien definidas
- **Escalabilidad**: FÃ¡cil agregar nuevas formas de onda o parÃ¡metros
- **Mantenibilidad**: CÃ³digo bien documentado y estructurado
- **Performance**: OperaciÃ³n en tiempo real sin latencias perceptibles

### Aspectos TÃ©cnicos Destacados

- **SincronizaciÃ³n**: El sistema DAC controla el timing del acumulador de fase
- **Estabilidad**: Reset global asegura inicializaciÃ³n correcta
- **ComunicaciÃ³n**: Protocolo UART robusto para control remoto
- **Filtrado**: Salida PWM optimizada para filtrado analÃ³gico

---

## ğŸ”® Trabajo Futuro

### Mejoras Propuestas

#### Corto Plazo
- [ ] **CorrecciÃ³n FCW**: Ampliar PIO de FCW a 10 bits completos
- [ ] **ValidaciÃ³n de Entrada**: Verificar formato de datos UART
- [ ] **Interfaz de Usuario**: MenÃº mÃ¡s amigable en terminal
- [ ] **DocumentaciÃ³n**: Manual de usuario detallado

#### Mediano Plazo
- [ ] **Control de Amplitud**: Escalado dinÃ¡mico de amplitud
- [ ] **Offset de Fase**: Control independiente de fase inicial  
- [ ] **Barrido de Frecuencia**: GeneraciÃ³n automÃ¡tica de sweeps
- [ ] **Almacenamiento**: Presets de configuraciÃ³n en memoria

#### Largo Plazo
- [ ] **Formas Personalizadas**: Carga de LUTs arbitrarias
- [ ] **MÃºltiples Canales**: GeneraciÃ³n simultÃ¡nea multi-canal
- [ ] **Interfaz GrÃ¡fica**: Control vÃ­a PC con GUI
- [ ] **MediciÃ³n**: Feedback de frecuencia/amplitud real

### Aplicaciones Potenciales
- **Laboratorios de ElectrÃ³nica**: Generador de funciones educativo
- **Testing de Sistemas**: SeÃ±ales de prueba controladas
- **Comunicaciones**: Portadoras y seÃ±ales de referencia
- **InvestigaciÃ³n**: Plataforma para algoritmos DSP

---

## ğŸ“š Referencias

### DocumentaciÃ³n TÃ©cnica
1. **Altera Cyclone II Handbook** - Especificaciones de la FPGA
2. **Nios II Processor Reference Handbook** - Arquitectura del procesador
3. **UART Core Specification** - Protocolo de comunicaciÃ³n
4. **DDS Theory and Applications** - Fundamentos de sÃ­ntesis directa

### Herramientas Utilizadas
- **Quartus II 13.0 SP1** - SÃ­ntesis y Place & Route
- **ModelSim** - SimulaciÃ³n y verificaciÃ³n  
- **Eclipse IDE** - Desarrollo software embebido
- **Git** - Control de versiones

### EstÃ¡ndares y Protocolos
- **IEEE 1364** - EstÃ¡ndar Verilog (componentes Qsys)
- **IEEE 1076** - EstÃ¡ndar VHDL
- **RS-232** - Protocolo UART
- **Avalon Bus** - Bus del sistema Nios II

---

##  Licencia

Este proyecto estÃ¡ licenciado bajo la Licencia MIT - ver el archivo [LICENSE](LICENSE) para mÃ¡s detalles.

---

*Desarrollado para la comunidad de sistemas embebidos y procesamiento digital de seÃ±ales*
